docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "rtx", "m32c_return_addr_rtx", "(", "int", "count", ")", "{", "enum", "machine_mode", "mode", ";", "int", "offset", ";", "rtx", "ra_mem", ";", "if", "(", "count", ")", "return", "NULL_RTX", ";", "if", "(", "TARGET_A24", ")", "{", "mode", "=", "S...	[ "Implements", "RETURN_ADDR_RTX", ".", "Note", "that", "R8C", "and", "M16C", "push", "24", "bits", "(", "yes", ",", "THREE", "bytes", ")", "onto", "the", "stack", "for", "the", "return", "address", ",", "but", "we", "do", "n't", "support", "pointers", "bi...	[ "m32c", "4", "2" ]	m32c2	m32c_return_addr_rtx	m32c	MPU	GCC	27,600	77	1	[]
[ "<s>", "static", "void", "mcore_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "ptr_pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATI...	[ "Keep", "track", "of", "some", "information", "about", "varargs", "for", "the", "prolog", "." ]	[ "mcore", "1" ]	mcore	mcore_setup_incoming_varargs	mcore	MPU	GCC	27,601	67	1	[]
[ "<s>", "int", "AArch64AsmParser", "::", "tryParseRegister", "(", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "\"Token is not an Ide...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "AArch64", "AArch64", "\"Token is not an Identifier\"", "0", "\"fp\"", "AArch64::FP", "\"lr\"", "AArch64::LR", "\"x31\"", "AArch64::XZR", "\"w31\"", "AArch64::WZR", "0", "0", "1" ]	AArch64AsmParser102	tryParseRegister	AArch64	CPU	LLVM	27,602	134	1	[]
[ "<s>", "bool", "pa_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "int_size_in_bytes", "(", "type", ")", ">", "(", "TARGET_64BIT", "?", "16", ":", "8", ")", "\|\|", "int_size_in_bytes", "("...	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]	[ "pa", "16", "8", "0" ]	pa	pa_return_in_memory	pa	CPU	GCC	27,603	35	1	[]
[ "<s>", "void", "Thumb1RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "M...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "ARM", "0", "0", "1", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]	Thumb1RegisterInfo12	eliminateCallFramePseudoInstr	ARM	CPU	LLVM	27,604	199	1	[]
[ "<s>", "void", "mips_expand_conditional_trap", "(", "rtx", "comparison", ")", "{", "rtx", "op0", ",", "op1", ";", "machine_mode", "mode", ";", "enum", "rtx_code", "code", ";", "code", "=", "GET_CODE", "(", "comparison", ")", ";", "switch", "(", "code", ")"...	[ "Perform", "the", "comparison", "in", "COMPARISON", ",", "then", "trap", "if", "the", "condition", "holds", "." ]	[ "mips", "1", "0", "0", "1", "0" ]	mips	mips_expand_conditional_trap	mips	CPU	GCC	27,605	166	1	[]
[ "<s>", "static", "void", "mcore_print_operand", "(", "FILE", "*", "stream", ",", "rtx", "x", ",", "int", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "'N'", ":", "if", "(", "INTVAL", "(", "x", ")", "==", "-", "1", ")", "fprintf", "(...	[ "Print", "operand", "x", "(", "an", "rtx", ")", "in", "assembler", "syntax", "to", "file", "stream", "according", "to", "modifier", "code", ".", "'", "R", "'", "print", "the", "next", "register", "or", "memory", "location", "along", ",", "ie", "the", "...	[ "mcore", "1", "\"32\"", "\"%d\"", "1", "\"%d\"", "0xffffffff", "\"%d\"", "1", "4", "0", "\"%s-%s\"", "3", "3", "8", "0" ]	mcore4	mcore_print_operand	mcore	MPU	GCC	27,606	333	1	[]
[ "<s>", "static", "rtx", "frv_expand_binopimm_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", ...	[ "Expand", "builtins", "that", "take", "two", "operands", "and", "the", "second", "is", "immediate", "." ]	[ "frv", "0", "1", "2", "1" ]	frv	frv_expand_binopimm_builtin	frv	VLIW	GCC	27,607	104	1	[]
[ "<s>", "const", "RISCVRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RegInfo", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "RISCV", "RISCV" ]	RISCVSubtarget (2)	getRegisterInfo	RISCV	CPU	LLVM	27,608	14	1	[]
[ "<s>", "bool", "HexagonOptAddrMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "aut...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"==== [RefMap#]=====:\\n \"", "\"\\n\"" ]	HexagonOptAddrMode2	runOnMachineFunction	Hexagon	DSP	LLVM	27,609	268	1	[]
[ "<s>", "const", "uint16_t", "", "OpenRISCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", ".", "getFrameLowering", "(", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "OpenRISC", "OpenRISC" ]	OpenRISCRegisterInfo	getCalleeSavedRegs	OpenRISC	CPU	LLVM	27,610	45	1	[]
[ "<s>", "bool", "HexagonCommonGEP", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "for", "(", "Function", "::", "iterator", "A", "=", "F", ".", "begin", "(", ")", ","...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "Hexagon", "Hexagon" ]	HexagonCommonGEP10	runOnFunction	Hexagon	DSP	LLVM	27,611	216	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "TargetMachine", "&", "TM", ",", "bool", "LittleEnd...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "\"e-m:o-i64:64-i128:128-n32:64-S128\"", "\"e-m:e-i64:64-i128:128-n32:64-S128\"", "\"E-m:e-i64:64-i128:128-n32:64-S128\"" ]	AArch64Subtarget2	AArch64Subtarget	AArch64	CPU	LLVM	27,612	128	1	[]
[ "<s>", "enum", "reg_class", "alpha_preferred_reload_class", "(", "rtx", "x", ",", "enum", "reg_class", "rclass", ")", "{", "if", "(", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")", ")", ")", "return", "rclass", ";", "if", "(", "CONST_INT_P", "(...	[ "On", "the", "Alpha", ",", "all", "(", "non-symbolic", ")", "constants", "except", "zero", "go", "into", "a", "floating-point", "register", "via", "memory", ".", "Note", "that", "we", "can", "not", "return", "anything", "that", "is", "not", "a", "subset", ...	[ "alpha" ]	alpha4	alpha_preferred_reload_class	alpha	MPU	GCC	27,613	93	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", ...	[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]	[ "X86", "X86", "X86::MOVSX16rr8", "X86::MOVZX16rr8", "X86::MOVSX32rr8", "X86::MOVZX32rr8", "X86::MOVSX64rr8", "X86::MOVZX64rr8", "X86", "X86::MOVSX32rr16", "X86::MOVZX32rr16", "X86::MOVSX64rr16", "X86::MOVZX64rr16", "X86::MOVSX64rr32", "X86::MOVZX64rr32", "0", "1", "1", "0", "0"...	X86InstrInfo21	isCoalescableExtInstr	X86	CPU	LLVM	27,614	280	1	[]
[ "<s>", "MVT", "BPFTargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", "DL", ",", "EVT", "VT", ")", "const", "{", "return", "(", "getHasAlu32", "(", ")", "&&", "VT", "==", "MVT", "::", "i32", ")", "?", "MVT", "::", "i32", "...	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "BPF", "BPF", "MVT::i32", "MVT::i32", "MVT::i64" ]	BPFISelLowering	getScalarShiftAmountTy	BPF	Virtual ISA	LLVM	27,615	37	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isB...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "AMDGPU", "SI", "0", "SI", "SI", "0", "0", "0", "SI", "0", "SI", "0", "0", "0", "0", "0", "0", "0", "0", "SI", "0", "0", "0" ]	GCNHazardRecognizer24	getHazardType	AMDGPU	GPU	LLVM	27,616	395	1	[]
[ "<s>", "static", "void", "push_regs", "(", "HARD_REG_SET", "*", "mask", ",", "bool", "interrupt_handler", ")", "{", "bool", "skip_fpscr", "=", "false", ";", "for", "(", "int", "i", "=", "interrupt_handler", "?", "LAST_BANKED_REG", "+", "1", ":", "0", ";", ...	[ "Generate", "code", "to", "push", "the", "regs", "specified", "in", "the", "mask", ".", "remember", "that", "the", "mask", "is", "of", "the", "internal", "shape", "of", "the", "regs", ",", "not", "the", "external", "shape", "-", "so", "go", "through", ...	[ "sh", "1", "0", "0", "1", "4", "32" ]	sh6	push_regs	sh	CPU	GCC	27,617	417	1	[]
[ "<s>", "static", "bool", "hasTailCall", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "RetOpc", "=", "I", "->", "getOpcode", "(", ...	[ "Returns", "true", "if", "the", "function", "contains", "a", "tail", "call", "." ]	[ "Hexagon", "Hexagon::PS_tailcall_i", "Hexagon::PS_tailcall_r" ]	HexagonFrameLowering11	hasTailCall	Hexagon	DSP	LLVM	27,618	44	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "if", "(", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "ErrInfo"...	[ "Perform", "target-specific", "instruction", "verification", "." ]	[ "ARM", "ARM", "\"Pseudo flag setting opcodes only exist in Selection DAG\"", "ARM::tMOVr", "ARM::hGPRRegClass", "0", "ARM::hGPRRegClass", "1", "\"Non-flag-setting Thumb1 mov is v6-only\"", "ARM::tPUSH", "ARM::tPOP", "ARM::tPOP_RET", "2", "ARM::R0", "ARM::R7", "ARM::tPUSH", "ARM::LR",...	ARMBaseInstrInfo116	verifyInstruction	ARM	CPU	LLVM	27,619	274	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "PostRAMachineSinkingID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "dis...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine	addPostRegAlloc	WebAssembly	Virtual ISA	LLVM	27,620	62	1	[]
[ "<s>", "uint64_t", "R600MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "AMDGPU", "R600", "0", "0", "4", "0" ]	R600MCCodeEmitter19	getMachineOpValue	AMDGPU	GPU	LLVM	27,621	169	1	[]
[ "<s>", "MachineInstr", "*", "X86FrameLowering", "::", "emitStackProbe", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "DL", ",", "bool", "InProlog", ")", "const", "{"...	[ "Emit", "target", "stack", "probe", "code", "." ]	[ "X86", "X86", "X86", "X86" ]	X86FrameLowering (2)4	emitStackProbe	X86	CPU	LLVM	27,622	106	1	[]
[ "<s>", "static", "void", "rs6000_free_sched_context", "(", "void", "*", "_sc", ")", "{", "gcc_assert", "(", "_sc", "!=", "NULL", ")", ";", "free", "(", "_sc", ")", ";", "}", "</s>" ]	[ "Free", "_SC", "." ]	[ "rs6000" ]	rs6000	rs6000_free_sched_context	rs6000	CPU	GCC	27,623	22	1	[]
[ "<s>", "void", "RISCVPassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createRISCVExpandPseudoPass", "(", ")", ")", ";", "addPass", "(", "createPULPFixupHwLoops", "(", ")", ")", ";", "addPass", "(", "createRISCVExpandAtomicPseudoPass", "(", ")"...	[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]	[ "RI5CY", "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine	addPreEmitPass2	RI5CY	CPU	LLVM	27,624	29	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::OutputArg", "16", "MSP430", "\"ISRs cannot return any value\"", "MSP430", "0", "0", "\"Can only return in registers!\"", "1", "MSP430", "MSP430ISD::RETI_FLAG", "MSP430ISD::RET_FLAG", "MVT::Other", "MVT::Other" ]	MSP430ISelLowering1	LowerReturn	MSP430	MPU	LLVM	27,625	321	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".ent\"", ")", "{", "Parser", ".", "Lex", "(", ")", "...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "Mips", "Mips", "\".ent\"", "\".end\"", "\".frame\"", "\".set\"", "\".fmask\"", "\".mask\"", "\".gpword\"", "\".word\"", "4", "\".mips_hack_stocg\"", "Mips", "\".mips_hack_elf_flags\"", "Mips" ]	MipsAsmParser64	ParseDirective	Mips	CPU	LLVM	27,626	179	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]	[ "R600" ]	AMDGPUISelLowering100	isCheapToSpeculateCtlz	R600	GPU	LLVM	27,627	12	1	[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tLDRspi", "0", "ARMCC::AL" ]	Thumb1InstrInfo20	loadRegFromStackSlot	ARM	CPU	LLVM	27,628	213	1	[]
[ "<s>", "void", "MipsOptimizeMathLibCalls", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetLibraryInfo", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}",...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Mips", "Mips" ]	MipsOptimizeMathLibCalls	getAnalysisUsage	Mips	CPU	LLVM	27,629	28	1	[]
[ "<s>", "int", "arc_unalign_branch_p", "(", "rtx", "branch", ")", "{", "rtx", "note", ";", "if", "(", "!", "TARGET_UNALIGN_BRANCH", ")", "return", "0", ";", "if", "(", "get_attr_delay_slot_filled", "(", "branch", ")", "==", "DELAY_SLOT_FILLED_YES", "&&", "!", ...	[ "Return", "nonzero", "iff", "BRANCH", "should", "be", "unaligned", "if", "possible", "by", "upsizing", "a", "previous", "instruction", "." ]	[ "arc", "0", "0", "0", "0" ]	arc	arc_unalign_branch_p	arc	MPU	GCC	27,630	80	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "CodeModel", "::", "Model", "M", "=", "getTargetMachine", "(", ")", ".", "getCodeModel",...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "X86", "X86", "X86::isOffsetSuitableForCodeModel", "1", "0", "1", "2", "4", "8", "3", "5", "9" ]	X86ISelLowering171	isLegalAddressingMode	X86	CPU	LLVM	27,631	207	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "X86", "X86", "ISD::EXTRACT_VECTOR_ELT", "ISD::VSELECT", "ISD::SELECT", "X86ISD::CMOV", "ISD::ADD", "ISD::SUB", "X86ISD::ADC", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::LOAD", "ISD::STORE", "ISD::SINT_TO_FP", "ISD::FADD", "ISD::F...	X86ISelLowering114	PerformDAGCombine	X86	CPU	LLVM	27,632	509	1	[]
[ "<s>", "static", "rtx", "m32c_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "fprintf", "(", "stderr", ",", "\"m32c_legitimize_address for mode %s\\n\"", ",", "mode_name", "[", "mode", "]", ")",...	[ "Implements", "LEGITIMIZE_ADDRESS", ".", "The", "only", "address", "we", "really", "have", "to", "worry", "about", "is", "frame", "base", "offsets", ",", "as", "$", "fb", "has", "a", "limited", "displacement", "range", ".", "We", "deal", "with", "this", "b...	[ "m32c", "\"m32c_legitimize_address for mode %s\\n\"", "\"\\n\"", "0", "0", "1", "1", "128", "1", "128", "0", "0" ]	m32c3	m32c_legitimize_address	m32c	MPU	GCC	27,633	165	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "CodeModel", "::", "Model", "M", "=", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ";", "Relo...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "X86", "X86", "X86::isOffsetSuitableForCodeModel", "1", "0", "1", "2", "4", "8", "3", "5", "9" ]	X86ISelLowering (2)	isLegalAddressingMode	X86	CPU	LLVM	27,634	204	1	[]
[ "<s>", "static", "void", "rs6000_finish_cost", "(", "void", "", "data", ",", "unsigned", "", "prologue_cost", ",", "unsigned", "", "body_cost", ",", "unsigned", "", "epilogue_cost", ")", "{", "rs6000_cost_data", "*", "cost_data", "=", "(", "rs6000_cost_data"...	[ "Implement", "targetm.vectorize.finish_cost", "." ]	[ "rs6000", "2", "10000" ]	rs60001	rs6000_finish_cost	rs6000	CPU	GCC	27,635	124	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "MCInst", "const", "&", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "Hexagon" ]	HexagonAsmBackend13	mayNeedRelaxation	Hexagon	DSP	LLVM	27,636	14	1	[]
[ "<s>", "bool", "MBlazeTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createMBlazeDelaySlotFillerPass", "(", "*", "this", ")", ")", ";", "return", "true"...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "MBlaze", "MBlaze", "MBlaze" ]	MBlazeTargetMachine13	addPreEmitPass	MBlaze	MPU	LLVM	27,637	30	1	[]
[ "<s>", "void", "AMDGPUTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "AMDGPU", "AMDGPU", "ISD::SIGN_EXTEND_INREG", "ISD::LOAD", "0", "0", "1", "1", "1", "ISD::STORE", "0" ]	AMDGPUISelLowering (2)	ReplaceNodeResults	AMDGPU	GPU	LLVM	27,638	162	1	[]
[ "<s>", "bool", "F2003fInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBranch", "(", ")", ...	[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]	[ "F2003f", "F2003f" ]	F2003fInstrInfo	isUnpredicatedTerminator	F2003f	CPU	LLVM	27,639	62	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if"...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"After hexagon peephole pass\"" ]	HexagonTargetMachine15	addInstSelector	Hexagon	DSP	LLVM	27,640	76	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "ST", "->", "hasAVX", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", "Data...	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "X86", "X86", "1", "32", "64", "8", "16" ]	X86TargetTransformInfo (2)1	isLegalMaskedLoad	X86	CPU	LLVM	27,641	162	1	[]
[ "<s>", "static", "bool", "indirectable_address_p", "(", "rtx", "x", ",", "bool", "strict", ",", "bool", "indirect", ")", "{", "if", "(", "indirectable_constant_address_p", "(", "x", ",", "indirect", ")", "\|\|", "BASE_REGISTER_P", "(", "x", ",", "strict", ")",...	[ "Nonzero", "if", "X", "is", "an", "address", "which", "can", "be", "indirected", ".", "External", "symbols", "could", "be", "in", "a", "sharable", "image", "library", ",", "so", "we", "disallow", "those", "." ]	[ "vax", "0", "1", "1" ]	vax	indirectable_address_p	vax	CPU	GCC	27,642	87	1	[]
[ "<s>", "bool", "aarch64_sve_float_mul_immediate_p", "(", "rtx", "x", ")", "{", "rtx", "elt", ";", "return", "(", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "&&", "CONST_DOUBLE_P", "(", "elt", ")", "&&", "(", "real_equal", "(", "CONST_DOUBLE_REA...	[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "operand", "for", "an", "SVE", "FMUL", "instruction", "." ]	[ "aarch64" ]	aarch641	aarch64_sve_float_mul_immediate_p	aarch64	CPU	GCC	27,643	51	1	[]
[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", ...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "RISCV", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "33", "1" ]	RISCVISelLowering11	ComputeNumSignBitsForTargetNode	RISCV	CPU	LLVM	27,644	74	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "ST", "->", "hasAVX", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", "Data...	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "X86", "X86", "1", "32", "64", "8", "16" ]	X86TargetTransformInfo103	isLegalMaskedLoad	X86	CPU	LLVM	27,645	139	1	[]
[ "<s>", "bool", "isLegalNTStore", "(", "Type", "", "DataType", ",", "Align", "Alignment", ")", "{", "if", "(", "auto", "", "DataTypeVTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "DataType", ")", ")", "{", "unsigned", "NumElements", "=", "DataTypeVTy...	[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "store", "." ]	[ "AArch64", "1", "8", "128" ]	AArch64TargetTransformInfo1	isLegalNTStore	AArch64	CPU	LLVM	27,646	83	1	[]
[ "<s>", "void", "TVMTargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDValue"...	[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]	[ "TVM", "TVM", "0", "\"Lowering returned the wrong number of results!\"", "0" ]	TVMISelLowering	LowerOperationWrapper	TVM	Virtual ISA	LLVM	27,647	102	1	[]
[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "0", "4", "\"Cost of loop: \"", "\"\\n\"", "4", "60", "12" ]	ARMTargetTransformInfo25	getUnrollingPreferences	ARM	CPU	LLVM	27,648	356	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "override", "{", "bool", "Changed", "=", "false", ";", "Subtarget", "=", "&", "F", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ";", "F", ".", "getRegInfo", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Sparc", "Sparc" ]	DelaySlotFiller20	runOnMachineFunction	Sparc	CPU	LLVM	27,649	55	1	[]
[ "<s>", "static", "unsigned", "aarch64_add_stmt_cost", "(", "class", "vec_info", "", "vinfo", ",", "void", "", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "*", "stmt_info", ",", "tree", "vectype", "...	[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]	[ "aarch64", "0", "0", "0", "1", "1", "50" ]	aarch641	aarch64_add_stmt_cost	aarch64	CPU	GCC	27,650	477	1	[]
[ "<s>", "static", "bool", "riscv_classify_address", "(", "struct", "riscv_address_info", "*", "info", ",", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict_p", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", ...	[ "Return", "true", "if", "X", "is", "a", "valid", "address", "for", "machine", "mode", "MODE", ".", "If", "it", "is", ",", "fill", "in", "INFO", "appropriately", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]	[ "riscv", "0", "1", "0", "1" ]	riscv	riscv_classify_address	riscv	CPU	GCC	27,651	211	1	[]
[ "<s>", "static", "unsigned", "long", "arm_isr_value", "(", "tree", "argument", ")", "{", "const", "isr_attribute_arg", "", "ptr", ";", "const", "char", "", "arg", ";", "if", "(", "argument", "==", "NULL_TREE", ")", "return", "ARM_FT_ISR", ";", "if", "(",...	[ "Returns", "the", "(", "interrupt", ")", "function", "type", "of", "the", "current", "function", ",", "or", "ARM_FT_UNKNOWN", "if", "the", "type", "can", "not", "be", "determined", "." ]	[ "arm" ]	arm3	arm_isr_value	arm	CPU	GCC	27,652	95	1	[]
[ "<s>", "Register", "PPCTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "bool", "isPPC64", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "b...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "64", "32", "\"Invalid register global variable type\"", "\"r1\"", "PPC::X1", "PPC::R1", "\"r2\"", "PPC", "PPC::R2", "\"r13\"", "PPC", "PPC::X13", "PPC::R13", "\"Invalid register name global variable\"" ]	PPCISelLowering104	getRegisterByName	PowerPC	CPU	LLVM	27,653	164	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "MSP430", "MSP430", "0", "MSP430::GR16RegClass", "MSP430::MOV16mr", "0", "MSP430::GR8RegClass", "MSP430::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]	MSP430InstrInfo38	storeRegToStackSlot	MSP430	MPU	LLVM	27,654	223	1	[]
[ "<s>", "static", "rtx", "emit_frame_save", "(", "rtx", "frame_reg", ",", "machine_mode", "mode", ",", "unsigned", "int", "regno", ",", "int", "offset", ",", "HOST_WIDE_INT", "frame_reg_to_sp", ")", "{", "rtx", "reg", ",", "insn", ";", "gcc_checking_assert", "(...	[ "Save", "a", "register", "into", "the", "frame", ",", "and", "emit", "RTX_FRAME_RELATED_P", "notes", ".", "Save", "REGNO", "into", "[", "FRAME_REG", "+", "OFFSET", "]", "in", "mode", "MODE", "." ]	[ "rs6000" ]	rs60005	emit_frame_save	rs6000	CPU	GCC	27,655	111	1	[]
[ "<s>", "rtx", "fusion_wrap_memory_address", "(", "rtx", "old_mem", ")", "{", "rtx", "old_addr", "=", "XEXP", "(", "old_mem", ",", "0", ")", ";", "rtvec", "v", "=", "gen_rtvec", "(", "1", ",", "old_addr", ")", ";", "rtx", "new_addr", "=", "gen_rtx_UNSPEC"...	[ "Wrap", "a", "TOC", "address", "that", "can", "be", "fused", "to", "indicate", "that", "special", "fusion", "processing", "is", "needed", "." ]	[ "rs6000", "0", "1" ]	rs60005	fusion_wrap_memory_address	rs6000	CPU	GCC	27,656	50	1	[]
[ "<s>", "bool", "aarch64_sve_arith_immediate_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "negate_p", ")", "{", "rtx", "elt", "=", "unwrap_const_vec_duplicate", "(", "x", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "elt", ")", ")", "retu...	[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "for", "the", "SVE", "ADD", "and", "SUB", "instructions", ".", "Negate", "X", "first", "if", "NEGATE_P", "is", "true", "." ]	[ "aarch64", "0xff", "0", "0xff", "0", "0xff00" ]	aarch64	aarch64_sve_arith_immediate_p	aarch64	CPU	GCC	27,657	86	1	[]
[ "<s>", "void", "i386_pe_seh_cold_init", "(", "FILE", "", "f", ",", "const", "char", "", "name", ")", "{", "struct", "seh_frame_state", "*", "seh", ";", "HOST_WIDE_INT", "alloc_offset", ",", "offset", ";", "if", "(", "!", "TARGET_SEH", ")", "return", ";",...	[ "Emit", "assembler", "directives", "to", "reconstruct", "the", "SEH", "state", "." ]	[ "i386", "\"\\t.seh_proc\\t\"", "0", "\"\\t.seh_stackalloc\\t\"", "\"\\n\"", "0", "0", "\"\\t.seh_savexmm\\t\"", "\"\\t.seh_savereg\\t\"", "\"\"", "0", "\", \"", "\"\\n\"", "15", "0", "0", "240", "\"\\t.seh_setframe\\t\"", "0", "\", \"", "\"\\n\"", "0", "\"\\t.seh_stackall...	winnt7	i386_pe_seh_cold_init	i386	CPU	GCC	27,658	316	1	[]
[ "<s>", "static", "bool", "arm_cannot_copy_insn_p", "(", "rtx", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", "&&", "GET_CODE", "(", "XVECEXP", "(", "pat", ",", "0", ",...	[ "Must", "not", "copy", "any", "rtx", "that", "uses", "a", "pc-relative", "address", "." ]	[ "arm", "0", "0", "0", "0", "1", "0", "0", "1" ]	arm3	arm_cannot_copy_insn_p	arm	CPU	GCC	27,659	119	1	[]
[ "<s>", "void", "AMDGPUPALMetadata", "::", "reset", "(", ")", "{", "MsgPackDoc", ".", "clear", "(", ")", ";", "Registers", "=", "MsgPackDoc", ".", "getEmptyNode", "(", ")", ";", "HwStages", "=", "MsgPackDoc", ".", "getEmptyNode", "(", ")", ";", "}", "</s>...	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUPALMetadata	reset	AMDGPU	GPU	LLVM	27,660	30	1	[]
[ "<s>", "static", "bool", "dimode_scalar_to_vector_candidate_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "def_set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "def_set", ")", "return", "false", ";", "if", "(", "has_non_address_hard_reg", ...	[ "The", "DImode", "version", "of", "scalar_to_vector_candidate_p", "." ]	[ "i386", "1", "1", "0", "63", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1" ]	i3866	dimode_scalar_to_vector_candidate_p	i386	CPU	GCC	27,661	395	1	[]
[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraC...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "PowerPC", "PPC", "0", "1", "0", "0", "\"r0\"", "\", \"", "\"0(\"", "\")\"" ]	PPCAsmPrinter (2)1	PrintAsmMemoryOperand	PowerPC	CPU	LLVM	27,662	169	1	[]
[ "<s>", "void", "SITargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", ...	[ "Execute", "target", "specific", "actions", "to", "finalize", "target", "lowering", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::SP_REG", "AMDGPU::SP_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::FP_REG", "AMDGPU::FP_REG", "SI", "AMDGPU::VCC_HI" ]	SIISelLowering24	finalizeLowering	AMDGPU	GPU	LLVM	27,663	302	1	[]
[ "<s>", "rtx", "aarch64_ptrue_reg", "(", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", ")", ";", "rtx", "reg", "=", "force_reg", "(", "VNx16BImode", ",", "CONSTM1_RTX", "(", "VNx16BImode", ")"...	[ "Return", "an", "all-true", "predicate", "register", "of", "mode", "MODE", "." ]	[ "aarch64" ]	aarch64	aarch64_ptrue_reg	aarch64	CPU	GCC	27,664	39	1	[]
[ "<s>", "void", "BPFAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "Fixup", ".", "getKind", "("...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "BPF", "BPF", "0", "4", "8", "0", "8", "8", "8", "2", "0xFF", "3", "8", "2", "8", "3", "0xFF" ]	BPFAsmBackend12	applyFixup	BPF	Virtual ISA	LLVM	27,665	236	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", "::", "MC_PATTERN", ">", "&", "Patterns", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetMachine", ...	[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]	[ "PowerPC", "PPC" ]	PPCInstrInfo75	getMachineCombinerPatterns	PowerPC	CPU	LLVM	27,666	74	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine37	addIRPasses	Hexagon	DSP	LLVM	27,667	138	1	[]
[ "<s>", "void", "emitValueImpl", "(", "const", "MCExpr", "", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "override", "{", "if", "(", "const", "MCSymbolRefExpr", "", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ...	[ "Overriding", "these", "functions", "allows", "us", "to", "dismiss", "all", "labels", "that", "are", "candidates", "for", "marking", "as", "microMIPS", "when", ".word/.long/.4byte", "etc", "directives", "are", "emitted", "." ]	[ "ARM", "ARM", "4", "\"relocated expression must be 32-bit\"" ]	ARMELFStreamer22	emitValueImpl	ARM	CPU	LLVM	27,668	87	1	[]
[ "<s>", "void", "VideocoreMCInstLower", "::", "Initialize", "(", "Mangler", "", "M", ",", "MCContext", "", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Videocore", "Videocore" ]	VideocoreMCInstLower	Initialize	Videocore	DSP	LLVM	27,669	23	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", ":", "AArch64GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "HasNEON", "(", "false", ")", ",", "HasCrypto", "...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget67	AArch64Subtarget	AArch64	CPU	LLVM	27,670	46	1	[]
[ "<s>", "bool", "aarch64_move_imm", "(", "HOST_WIDE_INT", "val", ",", "machine_mode", "mode", ")", "{", "scalar_int_mode", "int_mode", ";", "if", "(", "!", "is_a", "<", "scalar_int_mode", ">", "(", "mode", ",", "&", "int_mode", ")", ")", "return", "false", ...	[ "Return", "true", "if", "val", "is", "an", "immediate", "that", "can", "be", "loaded", "into", "a", "register", "in", "a", "single", "instruction", "." ]	[ "aarch64", "1" ]	aarch64	aarch64_move_imm	aarch64	CPU	GCC	27,671	59	1	[]
[ "<s>", "MCSymbol", "*", "Z80MCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "!=", "0", ")", "llvm_unreachable", "(", "\"Unknown target flag on GV operand...	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]	[ "Z80", "Z80", "0", "\"Unknown target flag on GV operand\"" ]	Z80MCInstLower	GetExternalSymbolSymbol	Z80	MPU	LLVM	27,672	41	1	[]
[ "<s>", "MachineBasicBlock", "", "CAHPTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "BB", "->", "getParent", "(", ")...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "CAHP", "CAHP", "CAHP::Select_GPR_Using_CC_GPR", "\"Unexpected instr type to insert\"", "1", "2", "ISD::CondCode", "3", "CAHP::PHI", "0", "4", "5" ]	CAHPISelLowering	EmitInstrWithCustomInserter	CAHP	CPU	LLVM	27,673	367	1	[]
[ "<s>", "void", "dump", "(", "raw_ostream", "&", "os", ",", "unsigned", "indent", ")", "const", "{", "printID", "(", "os", ".", "indent", "(", "indent", ")", ")", "<<", "\":\\n\"", ";", "os", ".", "indent", "(", "indent", "+", "2", ")", "<<", "\"Def...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "Patmos", "\":\\n\"", "2", "\"Definitions:{\"", "\"(\"", "\", \"", "\", \"", "\"), \"", "\"}\\n\"", "2", "\"ExitTargets:{\"", "\", \"", "\"}\\n\"", "2", "\"Successors:{\"", "\"(\"", "\", \"", "\"), \"", "\"}\\n\"", "2", "\"Remnants:{\"", "\", \"", "\"}\\n\"", "2" ]	PredicatedBlock	dump	Patmos	VLIW	LLVM	27,674	180	1	[]
[ "<s>", "static", "void", "rl78_alloc_physical_registers_umul", "(", "rtx_insn", "", "insn", ")", "{", "rtx_insn", "", "prev", "=", "prev_nonnote_nondebug_insn", "(", "insn", ")", ";", "rtx", "first", ";", "int", "tmp_id", ";", "rtx", "saved_op1", ";", "OP", ...	[ "Like", "op2", ",", "but", "AX", "=", "A", "*", "X", "." ]	[ "rl78", "0", "0", "1", "1", "2", "2", "1", "0", "1", "2", "2", "1", "1", "2", "2", "0", "0", "1", "1", "2", "2", "2", "2", "1", "1", "1", "2", "2" ]	rl783	rl78_alloc_physical_registers_umul	rl78	MPU	GCC	27,675	306	1	[]
[ "<s>", "const", "uint16_t", "", "HSAILRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "HSAIL", "HSAIL", "0" ]	HSAILRegisterInfo	getCalleeSavedRegs	HSAIL	Virtual ISA	LLVM	27,676	29	1	[]
[ "<s>", "const", "MCPhysReg", "", "Nios2RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Nios2", "Nios2" ]	Nios2RegisterInfo1	getCalleeSavedRegs	Nios2	MPU	LLVM	27,677	18	1	[]
[ "<s>", "bool", "ir_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "return", "(", "REG_P", "(", "XEXP", "(", "op", ",", "0", ")", ")", "&&", "z8k_reg_ok_for_base_p", "(", "XEXP", "(...	[ "Also", "accept", "(", "MEM", "(", "pseudo", ")", ")", "here", "during", "reload", ",", "because", "the", "pseudo", "is", "guaranteed", "to", "be", "reloaded", "into", "a", "PTR", "reg", "." ]	[ "z8k", "0", "0", "0" ]	z8k	ir_p	z8k	MPU	GCC	27,678	66	1	[]
[ "<s>", "bool", "X86CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "X86", "X86", "8", "0", "1", "X86" ]	X86CallLowering8	lowerFormalArguments	X86	CPU	LLVM	27,679	153	1	[]
[ "<s>", "bool", "arc_raw_symbolic_reference_mentioned_p", "(", "rtx", "op", ",", "bool", "skip_local", ")", "{", "register", "const", "char", "*", "fmt", ";", "register", "int", "i", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "UNSPEC", ")", "return",...	[ "Return", "true", "if", "OP", "contains", "a", "SYMBOL_REF", "that", "is", "not", "wrapped", "in", "an", "unspec", ".", "If", "SKIP_LOCAL", "is", "true", ",", "skip", "symbols", "that", "bind", "locally", ".", "This", "is", "used", "further", "down", "in...	[ "arc", "1", "0", "1", "0" ]	arc4	arc_raw_symbolic_reference_mentioned_p	arc	MPU	GCC	27,680	180	1	[]
[ "<s>", "void", "ix86_expand_sse2_abs", "(", "rtx", "target", ",", "rtx", "input", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "rtx", "tmp0", ",", "tmp1", ",", "x", ";", "switch", "(", "mode", ")", "{", "case", "E_V4SImod...	[ "Calculate", "integer", "abs", "(", ")", "using", "only", "SSE2", "instructions", "." ]	[ "i386", "1", "0", "0", "0", "0", "0", "0", "0" ]	i3867	ix86_expand_sse2_abs	i386	CPU	GCC	27,681	199	1	[]
[ "<s>", "static", "void", "avr_asm_function_end_prologue", "(", "FILE", "", "file", ")", "{", "if", "(", "cfun", "->", "machine", "->", "is_naked", ")", "{", "fputs", "(", "\"/ prologue: naked */\\n\"", ",", "file", ")", ";", "}", "else", "{", "if", "(", ...	[ "Output", "summary", "at", "end", "of", "function", "prologue", "." ]	[ "avr", "\"/* prologue: naked /\\n\"", "\"/ prologue: Interrupt /\\n\"", "\"/ prologue: Signal /\\n\"", "\"/ prologue: function /\\n\"", "\"/ outgoing args size = %d /\\n\"", "\"/ frame size = \"", "\" /\\n\"", "\"/ stack size = %d /\\n\"", "\".L__stack_usage = %d\\n\"", "3", "\"/...	avr	avr_asm_function_end_prologue	avr	MPU	GCC	27,682	199	1	[]
[ "<s>", "void", "rs6000_xcoff_declare_function_name", "(", "FILE", "", "file", ",", "const", "char", "", "name", ",", "tree", "decl", ")", "{", "char", "", "buffer", "=", "(", "char", "", ")", "alloca", "(", "strlen", "(", "name", ")", "+", "1", "...	[ "This", "macro", "produces", "the", "initial", "definition", "of", "a", "function", "name", ".", "On", "the", "RS/6000", ",", "we", "need", "to", "place", "an", "extra", "'", ".", "'", "in", "the", "function", "name", "and", "output", "the", "function", ...	[ "rs6000", "1", "0", "1", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.globl .\"", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.lglobl .\"", "\"\\t.csect \"", "\"\\n\"", "\",3\\n\"", "\"\\t.long .\"", "\"\\t.llong .\"", ...	rs60001	rs6000_xcoff_declare_function_name	rs6000	CPU	GCC	27,683	394	1	[]
[ "<s>", "static", "int", "ix86_multiplication_cost", "(", "const", "struct", "processor_costs", "*", "cost", ",", "enum", "machine_mode", "mode", ")", "{", "machine_mode", "inner_mode", "=", "mode", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "inner...	[ "Return", "cost", "of", "multiplication", "in", "MODE", "." ]	[ "i386", "11", "5", "6", "2", "2", "3", "3", "5", "2", "5", "7" ]	i386	ix86_multiplication_cost	i386	CPU	GCC	27,684	297	1	[]
[ "<s>", "static", "void", "expand_interrupt_handler_epilogue", "(", "rtx", "spreg", ",", "e_funkind", "fkind", ")", "{", "int", "i", ";", "rtx", "postinc1", "=", "gen_rtx_POST_INC", "(", "SImode", ",", "spreg", ")", ";", "rtx", "postinc", "=", "gen_rtx_MEM", ...	[ "Generate", "an", "epilogue", "suitable", "for", "a", "function", "of", "kind", "FKIND", ".", "This", "is", "called", "for", "interrupt", "and", "exception", "handler", "epilogues", ".", "SPREG", "contains", "(", "reg", ":", "SI", "REG_SP", ")", "." ]	[ "bfin", "\"saveall\"", "1", "\"nesting\"", "1", "1", "12" ]	bfin2	expand_interrupt_handler_epilogue	bfin	DSP	GCC	27,685	272	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isFsqrtCheap", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getScalarType", "(", ")", "==", "MVT"...	[ "Return", "true", "if", "SQRT", "(", "X", ")", "should", "n't", "be", "replaced", "with", "X", "*", "RSQRT", "(", "X", ")", "." ]	[ "X86", "X86", "MVT::f16", "X86ISD::FRSQRT" ]	X86ISelLowering104	isFsqrtCheap	X86	CPU	LLVM	27,686	84	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "AArch64", "AArch64", "ISD::AND", "ISD::OR", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::INTRINSIC_WO_CHAIN", "AArch64ISD::NEON_VDUPLANE", "AArch64ISD::NEON_LD2DUP", "AArch64ISD::NEON_LD3DUP", "AArch64ISD::NEON_LD4DUP", "ISD::INTRINSIC_VOID", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ar...	AArch64ISelLowering126	PerformDAGCombine	AArch64	CPU	LLVM	27,687	286	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "", "MF", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "ARM", "ARM", "ARM::INLINEASM", "0", "0", "ARM::MOVi16_ga_pcrel", "ARM::MOVTi16_ga_pcrel", "ARM::t2MOVi16_ga_pcrel", "ARM::t2MOVTi16_ga_pcrel", "4", "ARM::MOVi32imm", "ARM::t2MOVi32imm", "8", "ARM::CONSTPOOL_ENTRY", "ARM::JUMPTABLE_INSTS", "ARM::JUMPTABLE_ADDRS", "ARM::JUMPTABLE_TBB"...	ARMBaseInstrInfo102	getInstSizeInBytes	ARM	CPU	LLVM	27,688	283	1	[]
[ "<s>", "int", "m32c_prepare_move", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "if", "(", "far_addr_space_p", "(", "operands", "[", "0", "]", ")", "&&", "CONSTANT_P", "(", "operands", "[", "1", "]", ")", ")", "{", "operands", "[...	[ "Used", "to", "emit", "move", "instructions", ".", "We", "split", "some", "moves", ",", "and", "avoid", "mem-mem", "moves", "." ]	[ "m32c", "0", "1", "1", "0", "1", "1", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "1", "1", "0" ]	m32c	m32c_prepare_move	m32c	MPU	GCC	27,689	199	1	[]
[ "<s>", "bool", "isFPVectorizationPotentiallyUnsafe", "(", ")", "{", "return", "!", "ST", "->", "isTargetDarwin", "(", ")", "&&", "!", "ST", "->", "hasMVEFloatOps", "(", ")", ";", "}", "</s>" ]	[ "Indicate", "that", "it", "is", "potentially", "unsafe", "to", "automatically", "vectorize", "floating-point", "operations", "because", "the", "semantics", "of", "vector", "and", "scalar", "floating-point", "semantics", "may", "differ", "." ]	[ "ARM" ]	ARMTargetTransformInfo (2)1	isFPVectorizationPotentiallyUnsafe	ARM	CPU	LLVM	27,690	21	1	[]
[ "<s>", "RegisterAggr", "&", "RegisterAggr", "::", "insert", "(", "const", "RegisterAggr", "&", "RG", ")", "{", "for", "(", "std", "::", "pair", "<", "RegisterId", ",", "LaneBitmask", ">", "P", ":", "RG", ".", "Masks", ")", "insert", "(", "RegisterRef", ...	[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]	[ "Hexagon" ]	RDFGraph7	insert	Hexagon	DSP	LLVM	27,691	47	1	[]
[ "<s>", "uint64_t", "BPFAbstractMemberAccess", "::", "getConstant", "(", "const", "Value", "", "IndexValue", ")", "{", "const", "ConstantInt", "", "CV", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "IndexValue", ")", ";", "assert", "(", "CV", ")", ";", ...	[ "Return", "the", "large", "constant", "at", "the", "given", "index", "." ]	[ "BPF", "BPF" ]	BPFAbstractMemberAccess	getConstant	BPF	Virtual ISA	LLVM	27,692	41	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "\|\|", "OperandType", "<", "AMDGPU", "::", "OPERAND_SRC_FIRST", ...	[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]	[ "AMDGPU", "SI", "AMDGPU::OPERAND_SRC_FIRST", "AMDGPU::OPERAND_SRC_LAST", "AMDGPU::OPERAND_REG_IMM_INT32", "AMDGPU::OPERAND_REG_IMM_FP32", "AMDGPU::OPERAND_REG_INLINE_C_INT32", "AMDGPU::OPERAND_REG_INLINE_C_FP32", "AMDGPU::OPERAND_REG_INLINE_AC_INT32", "AMDGPU::OPERAND_REG_INLINE_AC_FP32", "AMDGP...	SIInstrInfo111	isInlineConstant	AMDGPU	GPU	LLVM	27,693	316	1	[]
[ "<s>", "void", "ConvergingVLIWScheduler", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "SU", "->", "isScheduled", ")", "return", ";", "for", "(", "SUnit", "::", "succ_iterator", "I", "=", "SU", "->", "Preds", ".", "begin", "(", ...	[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]	[ "Hexagon" ]	HexagonMachineScheduler10	releaseTopNode	Hexagon	DSP	LLVM	27,694	117	1	[]
[ "<s>", "static", "void", "ix86_simd_clone_adjust", "(", "struct", "cgraph_node", "", "node", ")", "{", "const", "char", "", "str", "=", "NULL", ";", "gcc_assert", "(", "node", "->", "decl", "==", "cfun", "->", "decl", ")", ";", "switch", "(", "node", ...	[ "Add", "target", "attribute", "to", "SIMD", "clone", "NODE", "if", "needed", "." ]	[ "i386", "\"sse2\"", "\"avx\"", "\"avx2\"", "\"avx512f\"", "0" ]	i3865	ix86_simd_clone_adjust	i386	CPU	GCC	27,695	168	1	[]
[ "<s>", "void", "HSAILMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "const", "MachineOperand",...	[ "The", "instruction", "is", "lowered", "." ]	[ "HSAIL", "HSAIL", "\"unknown operand type\"", "\"Unhandled floating point type\"", "256", "HSAIL", "\"Don't know how to lower target index\"" ]	HSAILMCInstLower	lower	HSAIL	Virtual ISA	LLVM	27,696	382	1	[]
[ "<s>", "static", "void", "ix86_init_large_pic_reg", "(", "unsigned", "int", "tmp_regno", ")", "{", "rtx_code_label", "*", "label", ";", "rtx", "tmp_reg", ";", "gcc_assert", "(", "Pmode", "==", "DImode", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";",...	[ "Initialize", "large", "model", "PIC", "register", "." ]	[ "i386", "1" ]	i3864	ix86_init_large_pic_reg	i386	CPU	GCC	27,697	93	1	[]
[ "<s>", "void", "PTXMCAsmStreamer", "::", "Finish", "(", ")", "{", "}", "</s>" ]	[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]	[ "PTX", "PTX" ]	PTXMCAsmStreamer	Finish	PTX	GPU	LLVM	27,698	8	1	[]
[ "<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "cond", ",", "rtx", "label", ")", "{", "rtx", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cond", ",", "label", ",", "pc_rtx", ")", ";", "rtx_insn", "*", "insn", "=", "emit_jump_insn", ...	[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]	[ "alpha" ]	alpha	emit_unlikely_jump	alpha	MPU	GCC	27,699	51	1	[]

[ "<s>", "rtx", "m32c_return_addr_rtx", "(", "int", "count", ")", "{", "enum", "machine_mode", "mode", ";", "int", "offset", ";", "rtx", "ra_mem", ";", "if", "(", "count", ")", "return", "NULL_RTX", ";", "if", "(", "TARGET_A24", ")", "{", "mode", "=", "S...

[ "Implements", "RETURN_ADDR_RTX", ".", "Note", "that", "R8C", "and", "M16C", "push", "24", "bits", "(", "yes", ",", "THREE", "bytes", ")", "onto", "the", "stack", "for", "the", "return", "address", ",", "but", "we", "do", "n't", "support", "pointers", "bi...

[ "m32c", "4", "2" ]

m32c2

m32c_return_addr_rtx

m32c

MPU

GCC

27,600

77

1

[]

[ "<s>", "static", "void", "mcore_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "ptr_pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATI...

[ "Keep", "track", "of", "some", "information", "about", "varargs", "for", "the", "prolog", "." ]

[ "mcore", "1" ]

mcore

mcore_setup_incoming_varargs

mcore

MPU

GCC

27,601

67

1

[]

[ "<s>", "int", "AArch64AsmParser", "::", "tryParseRegister", "(", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "\"Token is not an Ide...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "AArch64", "AArch64", "\"Token is not an Identifier\"", "0", "\"fp\"", "AArch64::FP", "\"lr\"", "AArch64::LR", "\"x31\"", "AArch64::XZR", "\"w31\"", "AArch64::WZR", "0", "0", "1" ]

AArch64AsmParser102

tryParseRegister

AArch64

CPU

LLVM

27,602

134

1

[]

[ "<s>", "bool", "pa_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "int_size_in_bytes", "(", "type", ")", ">", "(", "TARGET_64BIT", "?", "16", ":", "8", ")", "||", "int_size_in_bytes", "("...

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "pa", "16", "8", "0" ]

pa

pa_return_in_memory

pa

CPU

GCC

27,603

35

1

[]

[ "<s>", "void", "Thumb1RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "M...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "ARM", "0", "0", "1", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]

Thumb1RegisterInfo12

eliminateCallFramePseudoInstr

ARM

CPU

LLVM

27,604

199

1

[]

[ "<s>", "void", "mips_expand_conditional_trap", "(", "rtx", "comparison", ")", "{", "rtx", "op0", ",", "op1", ";", "machine_mode", "mode", ";", "enum", "rtx_code", "code", ";", "code", "=", "GET_CODE", "(", "comparison", ")", ";", "switch", "(", "code", ")"...

[ "Perform", "the", "comparison", "in", "COMPARISON", ",", "then", "trap", "if", "the", "condition", "holds", "." ]

[ "mips", "1", "0", "0", "1", "0" ]

mips

mips_expand_conditional_trap

mips

CPU

GCC

27,605

166

1

[]

[ "<s>", "static", "void", "mcore_print_operand", "(", "FILE", "*", "stream", ",", "rtx", "x", ",", "int", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "'N'", ":", "if", "(", "INTVAL", "(", "x", ")", "==", "-", "1", ")", "fprintf", "(...

[ "Print", "operand", "x", "(", "an", "rtx", ")", "in", "assembler", "syntax", "to", "file", "stream", "according", "to", "modifier", "code", ".", "'", "R", "'", "print", "the", "next", "register", "or", "memory", "location", "along", ",", "ie", "the", "...

[ "mcore", "1", "\"32\"", "\"%d\"", "1", "\"%d\"", "0xffffffff", "\"%d\"", "1", "4", "0", "\"%s-%s\"", "3", "3", "8", "0" ]

mcore4

mcore_print_operand

mcore

MPU

GCC

27,606

333

1

[]

[ "<s>", "static", "rtx", "frv_expand_binopimm_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", ...

[ "Expand", "builtins", "that", "take", "two", "operands", "and", "the", "second", "is", "immediate", "." ]

[ "frv", "0", "1", "2", "1" ]

frv

frv_expand_binopimm_builtin

frv

VLIW

GCC

27,607

104

1

[]

[ "<s>", "const", "RISCVRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RegInfo", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "RISCV", "RISCV" ]

RISCVSubtarget (2)

getRegisterInfo

RISCV

CPU

LLVM

27,608

14

1

[]

[ "<s>", "bool", "HexagonOptAddrMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "aut...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"==== [RefMap#]=====:\\n \"", "\"\\n\"" ]

HexagonOptAddrMode2

runOnMachineFunction

Hexagon

DSP

LLVM

27,609

268

1

[]

[ "<s>", "const", "uint16_t", "*", "OpenRISCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", ".", "getFrameLowering", "(", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "OpenRISC", "OpenRISC" ]

OpenRISCRegisterInfo

getCalleeSavedRegs

OpenRISC

CPU

LLVM

27,610

45

1

[]

[ "<s>", "bool", "HexagonCommonGEP", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "for", "(", "Function", "::", "iterator", "A", "=", "F", ".", "begin", "(", ")", ","...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "Hexagon", "Hexagon" ]

HexagonCommonGEP10

runOnFunction

Hexagon

DSP

LLVM

27,611

216

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "TargetMachine", "&", "TM", ",", "bool", "LittleEnd...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "\"e-m:o-i64:64-i128:128-n32:64-S128\"", "\"e-m:e-i64:64-i128:128-n32:64-S128\"", "\"E-m:e-i64:64-i128:128-n32:64-S128\"" ]

AArch64Subtarget2

AArch64Subtarget

AArch64

CPU

LLVM

27,612

128

1

[]

[ "<s>", "enum", "reg_class", "alpha_preferred_reload_class", "(", "rtx", "x", ",", "enum", "reg_class", "rclass", ")", "{", "if", "(", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")", ")", ")", "return", "rclass", ";", "if", "(", "CONST_INT_P", "(...

[ "On", "the", "Alpha", ",", "all", "(", "non-symbolic", ")", "constants", "except", "zero", "go", "into", "a", "floating-point", "register", "via", "memory", ".", "Note", "that", "we", "can", "not", "return", "anything", "that", "is", "not", "a", "subset", ...

[ "alpha" ]

alpha4

alpha_preferred_reload_class

alpha

MPU

GCC

27,613

93

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", ...

[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]

[ "X86", "X86", "X86::MOVSX16rr8", "X86::MOVZX16rr8", "X86::MOVSX32rr8", "X86::MOVZX32rr8", "X86::MOVSX64rr8", "X86::MOVZX64rr8", "X86", "X86::MOVSX32rr16", "X86::MOVZX32rr16", "X86::MOVSX64rr16", "X86::MOVZX64rr16", "X86::MOVSX64rr32", "X86::MOVZX64rr32", "0", "1", "1", "0", "0"...

X86InstrInfo21

isCoalescableExtInstr

X86

CPU

LLVM

27,614

280

1

[]

[ "<s>", "MVT", "BPFTargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", "DL", ",", "EVT", "VT", ")", "const", "{", "return", "(", "getHasAlu32", "(", ")", "&&", "VT", "==", "MVT", "::", "i32", ")", "?", "MVT", "::", "i32", "...

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "BPF", "BPF", "MVT::i32", "MVT::i32", "MVT::i64" ]

BPFISelLowering

getScalarShiftAmountTy

BPF

Virtual ISA

LLVM

27,615

37

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isB...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "AMDGPU", "SI", "0", "SI", "SI", "0", "0", "0", "SI", "0", "SI", "0", "0", "0", "0", "0", "0", "0", "0", "SI", "0", "0", "0" ]

GCNHazardRecognizer24

getHazardType

AMDGPU

GPU

LLVM

27,616

395

1

[]

[ "<s>", "static", "void", "push_regs", "(", "HARD_REG_SET", "*", "mask", ",", "bool", "interrupt_handler", ")", "{", "bool", "skip_fpscr", "=", "false", ";", "for", "(", "int", "i", "=", "interrupt_handler", "?", "LAST_BANKED_REG", "+", "1", ":", "0", ";", ...

[ "Generate", "code", "to", "push", "the", "regs", "specified", "in", "the", "mask", ".", "remember", "that", "the", "mask", "is", "of", "the", "internal", "shape", "of", "the", "regs", ",", "not", "the", "external", "shape", "-", "so", "go", "through", ...

[ "sh", "1", "0", "0", "1", "4", "32" ]

sh6

push_regs

sh

CPU

GCC

27,617

417

1

[]

[ "<s>", "static", "bool", "hasTailCall", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "RetOpc", "=", "I", "->", "getOpcode", "(", ...

[ "Returns", "true", "if", "the", "function", "contains", "a", "tail", "call", "." ]

[ "Hexagon", "Hexagon::PS_tailcall_i", "Hexagon::PS_tailcall_r" ]

HexagonFrameLowering11

hasTailCall

Hexagon

DSP

LLVM

27,618

44

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "if", "(", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "ErrInfo"...

[ "Perform", "target-specific", "instruction", "verification", "." ]

[ "ARM", "ARM", "\"Pseudo flag setting opcodes only exist in Selection DAG\"", "ARM::tMOVr", "ARM::hGPRRegClass", "0", "ARM::hGPRRegClass", "1", "\"Non-flag-setting Thumb1 mov is v6-only\"", "ARM::tPUSH", "ARM::tPOP", "ARM::tPOP_RET", "2", "ARM::R0", "ARM::R7", "ARM::tPUSH", "ARM::LR",...

ARMBaseInstrInfo116

verifyInstruction

ARM

CPU

LLVM

27,619

274

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "PostRAMachineSinkingID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "dis...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine

addPostRegAlloc

WebAssembly

Virtual ISA

LLVM

27,620

62

1

[]

[ "<s>", "uint64_t", "R600MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "AMDGPU", "R600", "0", "0", "4", "0" ]

R600MCCodeEmitter19

getMachineOpValue

AMDGPU

GPU

LLVM

27,621

169

1

[]

[ "<s>", "MachineInstr", "*", "X86FrameLowering", "::", "emitStackProbe", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "DL", ",", "bool", "InProlog", ")", "const", "{"...

[ "Emit", "target", "stack", "probe", "code", "." ]

[ "X86", "X86", "X86", "X86" ]

X86FrameLowering (2)4

emitStackProbe

X86

CPU

LLVM

27,622

106

1

[]

[ "<s>", "static", "void", "rs6000_free_sched_context", "(", "void", "*", "_sc", ")", "{", "gcc_assert", "(", "_sc", "!=", "NULL", ")", ";", "free", "(", "_sc", ")", ";", "}", "</s>" ]

[ "Free", "_SC", "." ]

[ "rs6000" ]

rs6000

rs6000_free_sched_context

rs6000

CPU

GCC

27,623

22

1

[]

[ "<s>", "void", "RISCVPassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createRISCVExpandPseudoPass", "(", ")", ")", ";", "addPass", "(", "createPULPFixupHwLoops", "(", ")", ")", ";", "addPass", "(", "createRISCVExpandAtomicPseudoPass", "(", ")"...

[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]

[ "RI5CY", "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine

addPreEmitPass2

RI5CY

CPU

LLVM

27,624

29

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::OutputArg", "16", "MSP430", "\"ISRs cannot return any value\"", "MSP430", "0", "0", "\"Can only return in registers!\"", "1", "MSP430", "MSP430ISD::RETI_FLAG", "MSP430ISD::RET_FLAG", "MVT::Other", "MVT::Other" ]

MSP430ISelLowering1

LowerReturn

MSP430

MPU

LLVM

27,625

321

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".ent\"", ")", "{", "Parser", ".", "Lex", "(", ")", "...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "Mips", "Mips", "\".ent\"", "\".end\"", "\".frame\"", "\".set\"", "\".fmask\"", "\".mask\"", "\".gpword\"", "\".word\"", "4", "\".mips_hack_stocg\"", "Mips", "\".mips_hack_elf_flags\"", "Mips" ]

MipsAsmParser64

ParseDirective

Mips

CPU

LLVM

27,626

179

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]

[ "R600" ]

AMDGPUISelLowering100

isCheapToSpeculateCtlz

R600

GPU

LLVM

27,627

12

1

[]

[ "<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tLDRspi", "0", "ARMCC::AL" ]

Thumb1InstrInfo20

loadRegFromStackSlot

ARM

CPU

LLVM

27,628

213

1

[]

[ "<s>", "void", "MipsOptimizeMathLibCalls", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetLibraryInfo", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}",...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Mips", "Mips" ]

MipsOptimizeMathLibCalls

getAnalysisUsage

Mips

CPU

LLVM

27,629

28

1

[]

[ "<s>", "int", "arc_unalign_branch_p", "(", "rtx", "branch", ")", "{", "rtx", "note", ";", "if", "(", "!", "TARGET_UNALIGN_BRANCH", ")", "return", "0", ";", "if", "(", "get_attr_delay_slot_filled", "(", "branch", ")", "==", "DELAY_SLOT_FILLED_YES", "&&", "!", ...

[ "Return", "nonzero", "iff", "BRANCH", "should", "be", "unaligned", "if", "possible", "by", "upsizing", "a", "previous", "instruction", "." ]

[ "arc", "0", "0", "0", "0" ]

arc

arc_unalign_branch_p

arc

MPU

GCC

27,630

80

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "CodeModel", "::", "Model", "M", "=", "getTargetMachine", "(", ")", ".", "getCodeModel",...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "X86", "X86", "X86::isOffsetSuitableForCodeModel", "1", "0", "1", "2", "4", "8", "3", "5", "9" ]

X86ISelLowering171

isLegalAddressingMode

X86

CPU

LLVM

27,631

207

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "X86", "X86", "ISD::EXTRACT_VECTOR_ELT", "ISD::VSELECT", "ISD::SELECT", "X86ISD::CMOV", "ISD::ADD", "ISD::SUB", "X86ISD::ADC", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::LOAD", "ISD::STORE", "ISD::SINT_TO_FP", "ISD::FADD", "ISD::F...

X86ISelLowering114

PerformDAGCombine

X86

CPU

LLVM

27,632

509

1

[]

[ "<s>", "static", "rtx", "m32c_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "fprintf", "(", "stderr", ",", "\"m32c_legitimize_address for mode %s\\n\"", ",", "mode_name", "[", "mode", "]", ")",...

[ "Implements", "LEGITIMIZE_ADDRESS", ".", "The", "only", "address", "we", "really", "have", "to", "worry", "about", "is", "frame", "base", "offsets", ",", "as", "$", "fb", "has", "a", "limited", "displacement", "range", ".", "We", "deal", "with", "this", "b...

[ "m32c", "\"m32c_legitimize_address for mode %s\\n\"", "\"\\n\"", "0", "0", "1", "1", "128", "1", "128", "0", "0" ]

m32c3

m32c_legitimize_address

m32c

MPU

GCC

27,633

165

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "CodeModel", "::", "Model", "M", "=", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ";", "Relo...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "X86", "X86", "X86::isOffsetSuitableForCodeModel", "1", "0", "1", "2", "4", "8", "3", "5", "9" ]

X86ISelLowering (2)

isLegalAddressingMode

X86

CPU

LLVM

27,634

204

1

[]

[ "<s>", "static", "void", "rs6000_finish_cost", "(", "void", "*", "data", ",", "unsigned", "*", "prologue_cost", ",", "unsigned", "*", "body_cost", ",", "unsigned", "*", "epilogue_cost", ")", "{", "rs6000_cost_data", "*", "cost_data", "=", "(", "rs6000_cost_data"...

[ "Implement", "targetm.vectorize.finish_cost", "." ]

[ "rs6000", "2", "10000" ]

rs60001

rs6000_finish_cost

rs6000

CPU

GCC

27,635

124

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "MCInst", "const", "&", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "Hexagon" ]

HexagonAsmBackend13

mayNeedRelaxation

Hexagon

DSP

LLVM

27,636

14

1

[]

[ "<s>", "bool", "MBlazeTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createMBlazeDelaySlotFillerPass", "(", "*", "this", ")", ")", ";", "return", "true"...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "MBlaze", "MBlaze", "MBlaze" ]

MBlazeTargetMachine13

addPreEmitPass

MBlaze

MPU

LLVM

27,637

30

1

[]

[ "<s>", "void", "AMDGPUTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "AMDGPU", "AMDGPU", "ISD::SIGN_EXTEND_INREG", "ISD::LOAD", "0", "0", "1", "1", "1", "ISD::STORE", "0" ]

AMDGPUISelLowering (2)

ReplaceNodeResults

AMDGPU

GPU

LLVM

27,638

162

1

[]

[ "<s>", "bool", "F2003fInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBranch", "(", ")", ...

[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]

[ "F2003f", "F2003f" ]

F2003fInstrInfo

isUnpredicatedTerminator

F2003f

CPU

LLVM

27,639

62

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if"...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"After hexagon peephole pass\"" ]

HexagonTargetMachine15

addInstSelector

Hexagon

DSP

LLVM

27,640

76

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "ST", "->", "hasAVX", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", "Data...

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "X86", "X86", "1", "32", "64", "8", "16" ]

X86TargetTransformInfo (2)1

isLegalMaskedLoad

X86

CPU

LLVM

27,641

162

1

[]

[ "<s>", "static", "bool", "indirectable_address_p", "(", "rtx", "x", ",", "bool", "strict", ",", "bool", "indirect", ")", "{", "if", "(", "indirectable_constant_address_p", "(", "x", ",", "indirect", ")", "||", "BASE_REGISTER_P", "(", "x", ",", "strict", ")",...

[ "Nonzero", "if", "X", "is", "an", "address", "which", "can", "be", "indirected", ".", "External", "symbols", "could", "be", "in", "a", "sharable", "image", "library", ",", "so", "we", "disallow", "those", "." ]

[ "vax", "0", "1", "1" ]

vax

indirectable_address_p

vax

CPU

GCC

27,642

87

1

[]

[ "<s>", "bool", "aarch64_sve_float_mul_immediate_p", "(", "rtx", "x", ")", "{", "rtx", "elt", ";", "return", "(", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "&&", "CONST_DOUBLE_P", "(", "elt", ")", "&&", "(", "real_equal", "(", "CONST_DOUBLE_REA...

[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "operand", "for", "an", "SVE", "FMUL", "instruction", "." ]

[ "aarch64" ]

aarch641

aarch64_sve_float_mul_immediate_p

aarch64

CPU

GCC

27,643

51

1

[]

[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", ...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "RISCV", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "33", "1" ]

RISCVISelLowering11

ComputeNumSignBitsForTargetNode

RISCV

CPU

LLVM

27,644

74

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "ST", "->", "hasAVX", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", "Data...

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "X86", "X86", "1", "32", "64", "8", "16" ]

X86TargetTransformInfo103

isLegalMaskedLoad

X86

CPU

LLVM

27,645

139

1

[]

[ "<s>", "bool", "isLegalNTStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "if", "(", "auto", "*", "DataTypeVTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "DataType", ")", ")", "{", "unsigned", "NumElements", "=", "DataTypeVTy...

[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "store", "." ]

[ "AArch64", "1", "8", "128" ]

AArch64TargetTransformInfo1

isLegalNTStore

AArch64

CPU

LLVM

27,646

83

1

[]

[ "<s>", "void", "TVMTargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDValue"...

[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]

[ "TVM", "TVM", "0", "\"Lowering returned the wrong number of results!\"", "0" ]

TVMISelLowering

LowerOperationWrapper

TVM

Virtual ISA

LLVM

27,647

102

1

[]

[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "0", "4", "\"Cost of loop: \"", "\"\\n\"", "4", "60", "12" ]

ARMTargetTransformInfo25

getUnrollingPreferences

ARM

CPU

LLVM

27,648

356

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "override", "{", "bool", "Changed", "=", "false", ";", "Subtarget", "=", "&", "F", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ";", "F", ".", "getRegInfo", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Sparc", "Sparc" ]

DelaySlotFiller20

runOnMachineFunction

Sparc

CPU

LLVM

27,649

55

1

[]

[ "<s>", "static", "unsigned", "aarch64_add_stmt_cost", "(", "class", "vec_info", "*", "vinfo", ",", "void", "*", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "*", "stmt_info", ",", "tree", "vectype", "...

[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]

[ "aarch64", "0", "0", "0", "1", "1", "50" ]

aarch641

aarch64_add_stmt_cost

aarch64

CPU

GCC

27,650

477

1

[]

[ "<s>", "static", "bool", "riscv_classify_address", "(", "struct", "riscv_address_info", "*", "info", ",", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict_p", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", ...

[ "Return", "true", "if", "X", "is", "a", "valid", "address", "for", "machine", "mode", "MODE", ".", "If", "it", "is", ",", "fill", "in", "INFO", "appropriately", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]

[ "riscv", "0", "1", "0", "1" ]

riscv

riscv_classify_address

riscv

CPU

GCC

27,651

211

1

[]

[ "<s>", "static", "unsigned", "long", "arm_isr_value", "(", "tree", "argument", ")", "{", "const", "isr_attribute_arg", "*", "ptr", ";", "const", "char", "*", "arg", ";", "if", "(", "argument", "==", "NULL_TREE", ")", "return", "ARM_FT_ISR", ";", "if", "(",...

[ "Returns", "the", "(", "interrupt", ")", "function", "type", "of", "the", "current", "function", ",", "or", "ARM_FT_UNKNOWN", "if", "the", "type", "can", "not", "be", "determined", "." ]

[ "arm" ]

arm3

arm_isr_value

arm

CPU

GCC

27,652

95

1

[]

[ "<s>", "Register", "PPCTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "bool", "isPPC64", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "b...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "64", "32", "\"Invalid register global variable type\"", "\"r1\"", "PPC::X1", "PPC::R1", "\"r2\"", "PPC", "PPC::R2", "\"r13\"", "PPC", "PPC::X13", "PPC::R13", "\"Invalid register name global variable\"" ]

PPCISelLowering104

getRegisterByName

PowerPC

CPU

LLVM

27,653

164

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "MSP430", "MSP430", "0", "MSP430::GR16RegClass", "MSP430::MOV16mr", "0", "MSP430::GR8RegClass", "MSP430::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]

MSP430InstrInfo38

storeRegToStackSlot

MSP430

MPU

LLVM

27,654

223

1

[]

[ "<s>", "static", "rtx", "emit_frame_save", "(", "rtx", "frame_reg", ",", "machine_mode", "mode", ",", "unsigned", "int", "regno", ",", "int", "offset", ",", "HOST_WIDE_INT", "frame_reg_to_sp", ")", "{", "rtx", "reg", ",", "insn", ";", "gcc_checking_assert", "(...

[ "Save", "a", "register", "into", "the", "frame", ",", "and", "emit", "RTX_FRAME_RELATED_P", "notes", ".", "Save", "REGNO", "into", "[", "FRAME_REG", "+", "OFFSET", "]", "in", "mode", "MODE", "." ]

[ "rs6000" ]

rs60005

emit_frame_save

rs6000

CPU

GCC

27,655

111

1

[]

[ "<s>", "rtx", "fusion_wrap_memory_address", "(", "rtx", "old_mem", ")", "{", "rtx", "old_addr", "=", "XEXP", "(", "old_mem", ",", "0", ")", ";", "rtvec", "v", "=", "gen_rtvec", "(", "1", ",", "old_addr", ")", ";", "rtx", "new_addr", "=", "gen_rtx_UNSPEC"...

[ "Wrap", "a", "TOC", "address", "that", "can", "be", "fused", "to", "indicate", "that", "special", "fusion", "processing", "is", "needed", "." ]

[ "rs6000", "0", "1" ]

rs60005

fusion_wrap_memory_address

rs6000

CPU

GCC

27,656

50

1

[]

[ "<s>", "bool", "aarch64_sve_arith_immediate_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "negate_p", ")", "{", "rtx", "elt", "=", "unwrap_const_vec_duplicate", "(", "x", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "elt", ")", ")", "retu...

[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "for", "the", "SVE", "ADD", "and", "SUB", "instructions", ".", "Negate", "X", "first", "if", "NEGATE_P", "is", "true", "." ]

[ "aarch64", "0xff", "0", "0xff", "0", "0xff00" ]

aarch64

aarch64_sve_arith_immediate_p

aarch64

CPU

GCC

27,657

86

1

[]

[ "<s>", "void", "i386_pe_seh_cold_init", "(", "FILE", "*", "f", ",", "const", "char", "*", "name", ")", "{", "struct", "seh_frame_state", "*", "seh", ";", "HOST_WIDE_INT", "alloc_offset", ",", "offset", ";", "if", "(", "!", "TARGET_SEH", ")", "return", ";",...

[ "Emit", "assembler", "directives", "to", "reconstruct", "the", "SEH", "state", "." ]

[ "i386", "\"\\t.seh_proc\\t\"", "0", "\"\\t.seh_stackalloc\\t\"", "\"\\n\"", "0", "0", "\"\\t.seh_savexmm\\t\"", "\"\\t.seh_savereg\\t\"", "\"\"", "0", "\", \"", "\"\\n\"", "15", "0", "0", "240", "\"\\t.seh_setframe\\t\"", "0", "\", \"", "\"\\n\"", "0", "\"\\t.seh_stackall...

winnt7

i386_pe_seh_cold_init

i386

CPU

GCC

27,658

316

1

[]

[ "<s>", "static", "bool", "arm_cannot_copy_insn_p", "(", "rtx", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", "&&", "GET_CODE", "(", "XVECEXP", "(", "pat", ",", "0", ",...

[ "Must", "not", "copy", "any", "rtx", "that", "uses", "a", "pc-relative", "address", "." ]

[ "arm", "0", "0", "0", "0", "1", "0", "0", "1" ]

arm3

arm_cannot_copy_insn_p

arm

CPU

GCC

27,659

119

1

[]

[ "<s>", "void", "AMDGPUPALMetadata", "::", "reset", "(", ")", "{", "MsgPackDoc", ".", "clear", "(", ")", ";", "Registers", "=", "MsgPackDoc", ".", "getEmptyNode", "(", ")", ";", "HwStages", "=", "MsgPackDoc", ".", "getEmptyNode", "(", ")", ";", "}", "</s>...

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUPALMetadata

reset

AMDGPU

GPU

LLVM

27,660

30

1

[]

[ "<s>", "static", "bool", "dimode_scalar_to_vector_candidate_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "def_set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "def_set", ")", "return", "false", ";", "if", "(", "has_non_address_hard_reg", ...

[ "The", "DImode", "version", "of", "scalar_to_vector_candidate_p", "." ]

[ "i386", "1", "1", "0", "63", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1" ]

i3866

dimode_scalar_to_vector_candidate_p

i386

CPU

GCC

27,661

395

1

[]

[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraC...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "PowerPC", "PPC", "0", "1", "0", "0", "\"r0\"", "\", \"", "\"0(\"", "\")\"" ]

PPCAsmPrinter (2)1

PrintAsmMemoryOperand

PowerPC

CPU

LLVM

27,662

169

1

[]

[ "<s>", "void", "SITargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", ...

[ "Execute", "target", "specific", "actions", "to", "finalize", "target", "lowering", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::SP_REG", "AMDGPU::SP_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::FP_REG", "AMDGPU::FP_REG", "SI", "AMDGPU::VCC_HI" ]

SIISelLowering24

finalizeLowering

AMDGPU

GPU

LLVM

27,663

302

1

[]

[ "<s>", "rtx", "aarch64_ptrue_reg", "(", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", ")", ";", "rtx", "reg", "=", "force_reg", "(", "VNx16BImode", ",", "CONSTM1_RTX", "(", "VNx16BImode", ")"...

[ "Return", "an", "all-true", "predicate", "register", "of", "mode", "MODE", "." ]

[ "aarch64" ]

aarch64

aarch64_ptrue_reg

aarch64

CPU

GCC

27,664

39

1

[]

[ "<s>", "void", "BPFAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "Fixup", ".", "getKind", "("...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "BPF", "BPF", "0", "4", "8", "0", "8", "8", "8", "2", "0xFF", "3", "8", "2", "8", "3", "0xFF" ]

BPFAsmBackend12

applyFixup

BPF

Virtual ISA

LLVM

27,665

236

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", "::", "MC_PATTERN", ">", "&", "Patterns", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetMachine", ...

[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]

[ "PowerPC", "PPC" ]

PPCInstrInfo75

getMachineCombinerPatterns

PowerPC

CPU

LLVM

27,666

74

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine37

addIRPasses

Hexagon

DSP

LLVM

27,667

138

1

[]

[ "<s>", "void", "emitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "override", "{", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ...

[ "Overriding", "these", "functions", "allows", "us", "to", "dismiss", "all", "labels", "that", "are", "candidates", "for", "marking", "as", "microMIPS", "when", ".word/.long/.4byte", "etc", "directives", "are", "emitted", "." ]

[ "ARM", "ARM", "4", "\"relocated expression must be 32-bit\"" ]

ARMELFStreamer22

emitValueImpl

ARM

CPU

LLVM

27,668

87

1

[]

[ "<s>", "void", "VideocoreMCInstLower", "::", "Initialize", "(", "Mangler", "*", "M", ",", "MCContext", "*", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Videocore", "Videocore" ]

VideocoreMCInstLower

Initialize

Videocore

DSP

LLVM

27,669

23

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", ":", "AArch64GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "HasNEON", "(", "false", ")", ",", "HasCrypto", "...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget67

AArch64Subtarget

AArch64

CPU

LLVM

27,670

46

1

[]

[ "<s>", "bool", "aarch64_move_imm", "(", "HOST_WIDE_INT", "val", ",", "machine_mode", "mode", ")", "{", "scalar_int_mode", "int_mode", ";", "if", "(", "!", "is_a", "<", "scalar_int_mode", ">", "(", "mode", ",", "&", "int_mode", ")", ")", "return", "false", ...

[ "Return", "true", "if", "val", "is", "an", "immediate", "that", "can", "be", "loaded", "into", "a", "register", "in", "a", "single", "instruction", "." ]

[ "aarch64", "1" ]

aarch64

aarch64_move_imm

aarch64

CPU

GCC

27,671

59

1

[]

[ "<s>", "MCSymbol", "*", "Z80MCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "!=", "0", ")", "llvm_unreachable", "(", "\"Unknown target flag on GV operand...

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

[ "Z80", "Z80", "0", "\"Unknown target flag on GV operand\"" ]

Z80MCInstLower

GetExternalSymbolSymbol

Z80

MPU

LLVM

27,672

41

1

[]

[ "<s>", "MachineBasicBlock", "*", "CAHPTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "BB", "->", "getParent", "(", ")...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "CAHP", "CAHP", "CAHP::Select_GPR_Using_CC_GPR", "\"Unexpected instr type to insert\"", "1", "2", "ISD::CondCode", "3", "CAHP::PHI", "0", "4", "5" ]

CAHPISelLowering

EmitInstrWithCustomInserter

CAHP

CPU

LLVM

27,673

367

1

[]

[ "<s>", "void", "dump", "(", "raw_ostream", "&", "os", ",", "unsigned", "indent", ")", "const", "{", "printID", "(", "os", ".", "indent", "(", "indent", ")", ")", "<<", "\":\\n\"", ";", "os", ".", "indent", "(", "indent", "+", "2", ")", "<<", "\"Def...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "Patmos", "\":\\n\"", "2", "\"Definitions:{\"", "\"(\"", "\", \"", "\", \"", "\"), \"", "\"}\\n\"", "2", "\"ExitTargets:{\"", "\", \"", "\"}\\n\"", "2", "\"Successors:{\"", "\"(\"", "\", \"", "\"), \"", "\"}\\n\"", "2", "\"Remnants:{\"", "\", \"", "\"}\\n\"", "2" ]

PredicatedBlock

dump

Patmos

VLIW

LLVM

27,674

180

1

[]

[ "<s>", "static", "void", "rl78_alloc_physical_registers_umul", "(", "rtx_insn", "*", "insn", ")", "{", "rtx_insn", "*", "prev", "=", "prev_nonnote_nondebug_insn", "(", "insn", ")", ";", "rtx", "first", ";", "int", "tmp_id", ";", "rtx", "saved_op1", ";", "OP", ...

[ "Like", "op2", ",", "but", "AX", "=", "A", "*", "X", "." ]

[ "rl78", "0", "0", "1", "1", "2", "2", "1", "0", "1", "2", "2", "1", "1", "2", "2", "0", "0", "1", "1", "2", "2", "2", "2", "1", "1", "1", "2", "2" ]

rl783

rl78_alloc_physical_registers_umul

rl78

MPU

GCC

27,675

306

1

[]

[ "<s>", "const", "uint16_t", "*", "HSAILRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "HSAIL", "HSAIL", "0" ]

HSAILRegisterInfo

getCalleeSavedRegs

HSAIL

Virtual ISA

LLVM

27,676

29

1

[]

[ "<s>", "const", "MCPhysReg", "*", "Nios2RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Nios2", "Nios2" ]

Nios2RegisterInfo1

getCalleeSavedRegs

Nios2

MPU

LLVM

27,677

18

1

[]

[ "<s>", "bool", "ir_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "return", "(", "REG_P", "(", "XEXP", "(", "op", ",", "0", ")", ")", "&&", "z8k_reg_ok_for_base_p", "(", "XEXP", "(...

[ "Also", "accept", "(", "MEM", "(", "pseudo", ")", ")", "here", "during", "reload", ",", "because", "the", "pseudo", "is", "guaranteed", "to", "be", "reloaded", "into", "a", "PTR", "reg", "." ]

[ "z8k", "0", "0", "0" ]

z8k

ir_p

z8k

MPU

GCC

27,678

66

1

[]

[ "<s>", "bool", "X86CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "X86", "X86", "8", "0", "1", "X86" ]

X86CallLowering8

lowerFormalArguments

X86

CPU

LLVM

27,679

153

1

[]

[ "<s>", "bool", "arc_raw_symbolic_reference_mentioned_p", "(", "rtx", "op", ",", "bool", "skip_local", ")", "{", "register", "const", "char", "*", "fmt", ";", "register", "int", "i", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "UNSPEC", ")", "return",...

[ "Return", "true", "if", "OP", "contains", "a", "SYMBOL_REF", "that", "is", "not", "wrapped", "in", "an", "unspec", ".", "If", "SKIP_LOCAL", "is", "true", ",", "skip", "symbols", "that", "bind", "locally", ".", "This", "is", "used", "further", "down", "in...

[ "arc", "1", "0", "1", "0" ]

arc4

arc_raw_symbolic_reference_mentioned_p

arc

MPU

GCC

27,680

180

1

[]

[ "<s>", "void", "ix86_expand_sse2_abs", "(", "rtx", "target", ",", "rtx", "input", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "rtx", "tmp0", ",", "tmp1", ",", "x", ";", "switch", "(", "mode", ")", "{", "case", "E_V4SImod...

[ "Calculate", "integer", "abs", "(", ")", "using", "only", "SSE2", "instructions", "." ]

[ "i386", "1", "0", "0", "0", "0", "0", "0", "0" ]

i3867

ix86_expand_sse2_abs

i386

CPU

GCC

27,681

199

1

[]

[ "<s>", "static", "void", "avr_asm_function_end_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "cfun", "->", "machine", "->", "is_naked", ")", "{", "fputs", "(", "\"/* prologue: naked */\\n\"", ",", "file", ")", ";", "}", "else", "{", "if", "(", ...

[ "Output", "summary", "at", "end", "of", "function", "prologue", "." ]

[ "avr", "\"/* prologue: naked */\\n\"", "\"/* prologue: Interrupt */\\n\"", "\"/* prologue: Signal */\\n\"", "\"/* prologue: function */\\n\"", "\"/* outgoing args size = %d */\\n\"", "\"/* frame size = \"", "\" */\\n\"", "\"/* stack size = %d */\\n\"", "\".L__stack_usage = %d\\n\"", "3", "\"/*...

avr

avr_asm_function_end_prologue

avr

MPU

GCC

27,682

199

1

[]

[ "<s>", "void", "rs6000_xcoff_declare_function_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "char", "*", "buffer", "=", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "name", ")", "+", "1", "...

[ "This", "macro", "produces", "the", "initial", "definition", "of", "a", "function", "name", ".", "On", "the", "RS/6000", ",", "we", "need", "to", "place", "an", "extra", "'", ".", "'", "in", "the", "function", "name", "and", "output", "the", "function", ...

[ "rs6000", "1", "0", "1", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.globl .\"", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.lglobl .\"", "\"\\t.csect \"", "\"\\n\"", "\",3\\n\"", "\"\\t.long .\"", "\"\\t.llong .\"", ...

rs60001

rs6000_xcoff_declare_function_name

rs6000

CPU

GCC

27,683

394

1

[]

[ "<s>", "static", "int", "ix86_multiplication_cost", "(", "const", "struct", "processor_costs", "*", "cost", ",", "enum", "machine_mode", "mode", ")", "{", "machine_mode", "inner_mode", "=", "mode", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "inner...

[ "Return", "cost", "of", "multiplication", "in", "MODE", "." ]

[ "i386", "11", "5", "6", "2", "2", "3", "3", "5", "2", "5", "7" ]

i386

ix86_multiplication_cost

i386

CPU

GCC

27,684

297

1

[]

[ "<s>", "static", "void", "expand_interrupt_handler_epilogue", "(", "rtx", "spreg", ",", "e_funkind", "fkind", ")", "{", "int", "i", ";", "rtx", "postinc1", "=", "gen_rtx_POST_INC", "(", "SImode", ",", "spreg", ")", ";", "rtx", "postinc", "=", "gen_rtx_MEM", ...

[ "Generate", "an", "epilogue", "suitable", "for", "a", "function", "of", "kind", "FKIND", ".", "This", "is", "called", "for", "interrupt", "and", "exception", "handler", "epilogues", ".", "SPREG", "contains", "(", "reg", ":", "SI", "REG_SP", ")", "." ]

[ "bfin", "\"saveall\"", "1", "\"nesting\"", "1", "1", "12" ]

bfin2

expand_interrupt_handler_epilogue

bfin

DSP

GCC

27,685

272

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isFsqrtCheap", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getScalarType", "(", ")", "==", "MVT"...

[ "Return", "true", "if", "SQRT", "(", "X", ")", "should", "n't", "be", "replaced", "with", "X", "*", "RSQRT", "(", "X", ")", "." ]

[ "X86", "X86", "MVT::f16", "X86ISD::FRSQRT" ]

X86ISelLowering104

isFsqrtCheap

X86

CPU

LLVM

27,686

84

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "AArch64", "AArch64", "ISD::AND", "ISD::OR", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::INTRINSIC_WO_CHAIN", "AArch64ISD::NEON_VDUPLANE", "AArch64ISD::NEON_LD2DUP", "AArch64ISD::NEON_LD3DUP", "AArch64ISD::NEON_LD4DUP", "ISD::INTRINSIC_VOID", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ar...

AArch64ISelLowering126

PerformDAGCombine

AArch64

CPU

LLVM

27,687

286

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "ARM", "ARM", "ARM::INLINEASM", "0", "0", "ARM::MOVi16_ga_pcrel", "ARM::MOVTi16_ga_pcrel", "ARM::t2MOVi16_ga_pcrel", "ARM::t2MOVTi16_ga_pcrel", "4", "ARM::MOVi32imm", "ARM::t2MOVi32imm", "8", "ARM::CONSTPOOL_ENTRY", "ARM::JUMPTABLE_INSTS", "ARM::JUMPTABLE_ADDRS", "ARM::JUMPTABLE_TBB"...

ARMBaseInstrInfo102

getInstSizeInBytes

ARM

CPU

LLVM

27,688

283

1

[]

[ "<s>", "int", "m32c_prepare_move", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "if", "(", "far_addr_space_p", "(", "operands", "[", "0", "]", ")", "&&", "CONSTANT_P", "(", "operands", "[", "1", "]", ")", ")", "{", "operands", "[...

[ "Used", "to", "emit", "move", "instructions", ".", "We", "split", "some", "moves", ",", "and", "avoid", "mem-mem", "moves", "." ]

[ "m32c", "0", "1", "1", "0", "1", "1", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "1", "1", "0" ]

m32c

m32c_prepare_move

m32c

MPU

GCC

27,689

199

1

[]

[ "<s>", "bool", "isFPVectorizationPotentiallyUnsafe", "(", ")", "{", "return", "!", "ST", "->", "isTargetDarwin", "(", ")", "&&", "!", "ST", "->", "hasMVEFloatOps", "(", ")", ";", "}", "</s>" ]

[ "Indicate", "that", "it", "is", "potentially", "unsafe", "to", "automatically", "vectorize", "floating-point", "operations", "because", "the", "semantics", "of", "vector", "and", "scalar", "floating-point", "semantics", "may", "differ", "." ]

[ "ARM" ]

ARMTargetTransformInfo (2)1

isFPVectorizationPotentiallyUnsafe

ARM

CPU

LLVM

27,690

21

1

[]

[ "<s>", "RegisterAggr", "&", "RegisterAggr", "::", "insert", "(", "const", "RegisterAggr", "&", "RG", ")", "{", "for", "(", "std", "::", "pair", "<", "RegisterId", ",", "LaneBitmask", ">", "P", ":", "RG", ".", "Masks", ")", "insert", "(", "RegisterRef", ...

[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]

[ "Hexagon" ]

RDFGraph7

insert

Hexagon

DSP

LLVM

27,691

47

1

[]

[ "<s>", "uint64_t", "BPFAbstractMemberAccess", "::", "getConstant", "(", "const", "Value", "*", "IndexValue", ")", "{", "const", "ConstantInt", "*", "CV", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "IndexValue", ")", ";", "assert", "(", "CV", ")", ";", ...

[ "Return", "the", "large", "constant", "at", "the", "given", "index", "." ]

[ "BPF", "BPF" ]

BPFAbstractMemberAccess

getConstant

BPF

Virtual ISA

LLVM

27,692

41

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "||", "OperandType", "<", "AMDGPU", "::", "OPERAND_SRC_FIRST", ...

[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]

[ "AMDGPU", "SI", "AMDGPU::OPERAND_SRC_FIRST", "AMDGPU::OPERAND_SRC_LAST", "AMDGPU::OPERAND_REG_IMM_INT32", "AMDGPU::OPERAND_REG_IMM_FP32", "AMDGPU::OPERAND_REG_INLINE_C_INT32", "AMDGPU::OPERAND_REG_INLINE_C_FP32", "AMDGPU::OPERAND_REG_INLINE_AC_INT32", "AMDGPU::OPERAND_REG_INLINE_AC_FP32", "AMDGP...

SIInstrInfo111

isInlineConstant

AMDGPU

GPU

LLVM

27,693

316

1

[]

[ "<s>", "void", "ConvergingVLIWScheduler", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "SU", "->", "isScheduled", ")", "return", ";", "for", "(", "SUnit", "::", "succ_iterator", "I", "=", "SU", "->", "Preds", ".", "begin", "(", ...

[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]

[ "Hexagon" ]

HexagonMachineScheduler10

releaseTopNode

Hexagon

DSP

LLVM

27,694

117

1

[]

[ "<s>", "static", "void", "ix86_simd_clone_adjust", "(", "struct", "cgraph_node", "*", "node", ")", "{", "const", "char", "*", "str", "=", "NULL", ";", "gcc_assert", "(", "node", "->", "decl", "==", "cfun", "->", "decl", ")", ";", "switch", "(", "node", ...

[ "Add", "target", "attribute", "to", "SIMD", "clone", "NODE", "if", "needed", "." ]

[ "i386", "\"sse2\"", "\"avx\"", "\"avx2\"", "\"avx512f\"", "0" ]

i3865

ix86_simd_clone_adjust

i386

CPU

GCC

27,695

168

1

[]

[ "<s>", "void", "HSAILMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "const", "MachineOperand",...

[ "The", "instruction", "is", "lowered", "." ]

[ "HSAIL", "HSAIL", "\"unknown operand type\"", "\"Unhandled floating point type\"", "256", "HSAIL", "\"Don't know how to lower target index\"" ]

HSAILMCInstLower

lower

HSAIL

Virtual ISA

LLVM

27,696

382

1

[]

[ "<s>", "static", "void", "ix86_init_large_pic_reg", "(", "unsigned", "int", "tmp_regno", ")", "{", "rtx_code_label", "*", "label", ";", "rtx", "tmp_reg", ";", "gcc_assert", "(", "Pmode", "==", "DImode", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";",...

[ "Initialize", "large", "model", "PIC", "register", "." ]

[ "i386", "1" ]

i3864

ix86_init_large_pic_reg

i386

CPU

GCC

27,697

93

1

[]

[ "<s>", "void", "PTXMCAsmStreamer", "::", "Finish", "(", ")", "{", "}", "</s>" ]

[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]

[ "PTX", "PTX" ]

PTXMCAsmStreamer

Finish

PTX

GPU

LLVM

27,698

8

1

[]

[ "<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "cond", ",", "rtx", "label", ")", "{", "rtx", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cond", ",", "label", ",", "pc_rtx", ")", ";", "rtx_insn", "*", "insn", "=", "emit_jump_insn", ...

[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]

[ "alpha" ]

alpha

emit_unlikely_jump

alpha

MPU

GCC

27,699

51

1

[]