docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "int", "short_immediate_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "CONST_INT", ")", "return", "0", ";", "return", "SMALL_INT", "(", "INTVAL", "(", "op"...	[ "Return", "true", "if", "OP", "is", "a", "short", "immediate", "(", "shimm", ")", "value", "." ]	[ "arc", "0" ]	arc3	short_immediate_operand	arc	MPU	GCC	27,800	34	1	[]
[ "<s>", "void", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DstReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")", "const", "overri...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "RISCV" ]	RISCVInstrInfo14	copyPhysReg	RISCV	CPU	LLVM	27,801	49	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addRegBankSelect", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "register", "bank", "selector", "pass", ",", "which", "assigns", "register", "banks", "to", "virtual", "registers", "without", "a", "register", "class", "or", "register", "banks", "." ]	[ "X86", "X86" ]	X86TargetMachine45	addRegBankSelect	X86	CPU	LLVM	27,802	11	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Tile Register Configure\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"Tile Register Configure\"" ]	X86TileConfig (2)	getPassName	X86	CPU	LLVM	27,803	11	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MF", ":", "M", ")", "{", "C...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "ARM64" ]	ARM64PromoteConstant	runOnModule	ARM64	CPU	LLVM	27,804	47	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "Mips" ]	MipsAsmParser (2)4	isImm	Mips	CPU	LLVM	27,805	13	1	[]
[ "<s>", "void", "func_fma_steering", "::", "analyze", "(", ")", "{", "int", "i", ",", "n_blocks", ",", "", "bb_dfs_preorder", ";", "basic_block", "bb", ";", "rtx_insn", "", "insn", ";", "bb_dfs_preorder", "=", "XNEWVEC", "(", "int", ",", "last_basic_block_f...	[ "Count", "how", "many", "times", "each", "regno", "is", "referenced", "as", "base", "address", "for", "a", "memory", "access", "." ]	[ "aarch64", "0", "0" ]	cortex-a57-fma-steering2	analyze	aarch64	CPU	GCC	27,806	352	1	[]
[ "<s>", "static", "int", "write_arg_mode", "(", "std", "::", "stringstream", "&", "s", ",", "int", "for_reg", ",", "int", "argno", ",", "machine_mode", "mode", ")", "{", "const", "char", "*", "ptx_type", "=", "nvptx_ptx_type_from_mode", "(", "mode", ",", "f...	[ "Helper", "for", "write_arg", ".", "Emit", "a", "single", "PTX", "argument", "of", "MODE", ",", "either", "in", "a", "prototype", ",", "or", "as", "copy", "in", "a", "function", "prologue", ".", "ARGNO", "is", "the", "index", "of", "this", "argument", ...	[ "nvptx", "0", "\", \"", "\" (\"", "\".param\"", "\" %in_ar\"", "\"\\t.reg\"", "\" \"", "\"%ar\"", "\";\\n\"", "0", "\"\\tld.param\"", "\" \"", "\"%ar\"", "\", [%in_ar\"", "\"];\\n\"", "1" ]	nvptx	write_arg_mode	nvptx	GPU	GCC	27,807	141	1	[]
[ "<s>", "static", "rtx", "altivec_expand_dst_builtin", "(", "tree", "exp", ",", "rtx", "target", "ATTRIBUTE_UNUSED", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "TREE_OPERAND", "(", "exp", ",", "0", ")", ",", "0", ")...	[ "Expand", "the", "dst", "builtins", "." ]	[ "rs6000", "0", "0", "1", "0", "0", "0", "0", "0", "1", "2", "0x3", "\"argument to %qs must be a 2-bit unsigned literal\"", "0", "1", "0" ]	rs60003	altivec_expand_dst_builtin	rs6000	CPU	GCC	27,808	402	1	[]
[ "<s>", "bool", "HSAILPassConfig", "::", "addPreISel", "(", ")", "{", "addPass", "(", "createLCSSAPass", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "{", "{", "@", "For", "GlobalISel" ]	[ "HSAIL", "HSAIL" ]	HSAILTargetMachine	addPreISel	HSAIL	Virtual ISA	LLVM	27,809	18	1	[]
[ "<s>", "bool", "AMDGPUMCAsmInfo", "::", "shouldOmitSectionDirective", "(", "StringRef", "SectionName", ")", "const", "{", "return", "SectionName", "==", "\".hsatext\"", "\|\|", "SectionName", "==", "\".hsadata_global_agent\"", "\|\|", "SectionName", "==", "\".hsadata_global_p...	[ "Return", "true", "if", "the", ".section", "directive", "should", "be", "omitted", "when", "emitting", "SectionName", "." ]	[ "AMDGPU", "AMDGPU", "\".hsatext\"", "\".hsadata_global_agent\"", "\".hsadata_global_program\"", "\".hsarodata_readonly_agent\"" ]	AMDGPUMCAsmInfo (2)	shouldOmitSectionDirective	AMDGPU	GPU	LLVM	27,810	35	1	[]
[ "<s>", "static", "bool", "arc_enter_leave_p", "(", "unsigned", "int", "gmask", ")", "{", "int", "regno", ";", "unsigned", "int", "rmask", "=", "0", ";", "if", "(", "!", "gmask", ")", "return", "false", ";", "for", "(", "regno", "=", "ENTER_LEAVE_START_RE...	[ "Check", "if", "we", "have", "a", "continous", "range", "to", "be", "save/restored", "with", "the", "help", "of", "enter/leave", "instructions", ".", "A", "vaild", "register", "range", "starts", "from", "$", "r13", "and", "is", "up", "to", "(", "including"...	[ "arc", "0", "1L", "1L" ]	arc8	arc_enter_leave_p	arc	MPU	GCC	27,811	68	1	[]
[ "<s>", "static", "bool", "arm_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "(", "regno", "==", "CC_REGNUM", "\|\|", "(", "TARGET_VFP_...	[ "Returns", "true", "if", "REGNO", "is", "a", "valid", "register", "for", "holding", "a", "quantity", "of", "type", "MODE", "." ]	[ "arm", "2", "2", "3", "4", "6", "8", "4", "8", "4", "4", "1", "0" ]	arm	arm_hard_regno_mode_ok	arm	CPU	GCC	27,812	405	1	[]
[ "<s>", "static", "void", "avr_set_current_function", "(", "tree", "decl", ")", "{", "location_t", "loc", ";", "const", "char", "*", "isr", ";", "if", "(", "decl", "==", "NULL_TREE", "\|\|", "current_function_decl", "==", "NULL_TREE", "\|\|", "current_function_decl",...	[ "Sanity", "cheching", "for", "above", "function", "attributes", "." ]	[ "avr", "\"interrupt\"", "\"signal\"", "1", "\"function attributes %qs, %qs and %qs are mutually\"", "\" exclusive\"", "\"OS_task\"", "\"OS_main\"", "\"function attributes %qs and %qs have\"", "\" no effect on %qs function\"", "\"OS_task\"", "\"OS_main\"", "\"naked\"", "0", "\"%qs functio...	avr4	avr_set_current_function	avr	MPU	GCC	27,813	361	1	[]
[ "<s>", "bool", "AMDGPUPropagateAttributesLate", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "TM", ")", "return", "false", ";", "return", "AMDGPUPropagateAttributes", "(", "TM", ",", "true", ")", ".", "process", "(", "M", ")", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUPropagateAttributes12	runOnModule	AMDGPU	GPU	LLVM	27,814	32	1	[]
[ "<s>", "static", "bool", "mips_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "V2SFmode", ":", "return", "TARGET_PAIRED_SINGLE_FLOAT", ";", "case", "V2HImode", ":", "case", "V4QImode", ":", "case", "V2HQ...	[ "Target", "hook", "for", "vector_mode_supported_p", "." ]	[ "mips" ]	mips4	mips_vector_mode_supported_p	mips	CPU	GCC	27,815	65	1	[]
[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "NVPTX", "NVPTX", "NVPTX::Int64RegsRegClass", "NVPTX::cvta_local_yes_64", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::Int32RegsRegClass", "NVPTX::cvta_local_yes", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR" ]	NVPTXFrameLowering2	emitPrologue	NVPTX	GPU	LLVM	27,816	235	1	[]
[ "<s>", "virtual", "ScheduleDAGInstrs", "", "createMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "{", "return", "createVLIWMachineSched", "(", "C", ")", ";", "}", "</s>" ]	[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]	[ "Hexagon" ]	HexagonTargetMachine16	createMachineScheduler	Hexagon	DSP	LLVM	27,817	18	1	[]
[ "<s>", "bool", "s390_const_int_pool_entry_p", "(", "rtx", "mem", ",", "HOST_WIDE_INT", "*", "val", ")", "{", "if", "(", "!", "MEM_P", "(", "mem", ")", ")", "return", "false", ";", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "rtx", "...	[ "Return", "true", "if", "MEM", "refers", "to", "an", "integer", "constant", "in", "the", "literal", "pool", ".", "If", "VAL", "is", "not", "nullptr", ",", "then", "also", "fill", "it", "with", "the", "constant", "'s", "value", "." ]	[ "s390", "0", "1", "0", "0" ]	s390	s390_const_int_pool_entry_p	s390	MPU	GCC	27,818	123	1	[]
[ "<s>", "void", "MOSPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "insertPass", "(", "&", "llvm", "::", "TwoAddressInstructionPassID", ",", "&", "llvm", "::", "RegisterCoalescerID", ")", ";", "TargetPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "...	[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]	[ "MOS", "MOS" ]	MOSTargetMachine	addOptimizedRegAlloc	MOS	MPU	LLVM	27,819	27	1	[]
[ "<s>", "static", "int", "ix86_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", ")", "{", "unsigned", "elements", ";", "switch", "(", "type_of_cost", ")", "{", "case", "scalar_stmt", ":", "return", ...	[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]	[ "i386", "2", "1" ]	i3864	ix86_builtin_vectorization_cost	i386	CPU	GCC	27,820	149	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1", "\"WebAssembly can only return up to one value\"", "\"WebAssembly doesn't support non-C calling conventions\"", "4", "1", "WebAssemblyISD::RETURN", "MVT::Other", "ISD::OutputArg", "\"byval is not valid for return values\"", "\"nest is not ...	WebAssemblyISelLowering (2)1	LowerReturn	WebAssembly	Virtual ISA	LLVM	27,821	234	1	[]
[ "<s>", "static", "tree", "get_prev_label", "(", "tree", "function_name", ")", "{", "tree", "branch_island", ";", "for", "(", "branch_island", "=", "branch_island_list", ";", "branch_island", ";", "branch_island", "=", "TREE_CHAIN", "(", "branch_island", ")", ")", ...	[ "GET_PREV_LABEL", "gets", "the", "label", "name", "from", "the", "previous", "definition", "of", "the", "function", "." ]	[ "rs6000", "0" ]	rs60003	get_prev_label	rs6000	CPU	GCC	27,822	45	1	[]
[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "const", "bool", "isPPC64", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isPPC...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::X2", "PPC::R2" ]	PPCTOCRegDeps1	processBlock	PowerPC	CPU	LLVM	27,823	92	1	[]
[ "<s>", "MVT", "::", "SimpleValueType", "SPUTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "(", "(", "VT", "==", "MVT", "::", "i8", "\|\|", "VT", "==", "MVT", "::", "i16", "\|\|", "VT", "==", "MVT", "::", "i32", ...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "CellSPU", "MVT::SimpleValueType", "SPU", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i32" ]	SPUISelLowering1	getSetCCResultType	CellSPU	MPU	LLVM	27,824	48	1	[]
[ "<s>", "const", "char", "*", "SparcTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "SPISD", "::", "CMPICC", ":", "return", "\"SPISD::CMPI...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Sparc", "Sparc", "0", "SPISD::CMPICC", "\"SPISD::CMPICC\"", "SPISD::CMPFCC", "\"SPISD::CMPFCC\"", "SPISD::BRICC", "\"SPISD::BRICC\"", "SPISD::BRFCC", "\"SPISD::BRFCC\"", "SPISD::SELECT_ICC", "\"SPISD::SELECT_ICC\"", "SPISD::SELECT_FCC", "\"SPISD::SELECT_FCC\"", "SPISD::Hi", "\"SPISD...	SparcISelLowering13	getTargetNodeName	Sparc	CPU	LLVM	27,825	120	1	[]
[ "<s>", "bool", "PatmosInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Patmos", "Patmos" ]	PatmosInstrInfo	expandPostRAPseudo	Patmos	VLIW	LLVM	27,826	16	1	[]
[ "<s>", "bool", "loongarch_symbol_binds_local_p", "(", "const_rtx", "x", ")", "{", "if", "(", "TARGET_DIRECT_EXTERN_ACCESS", ")", "return", "true", ";", "if", "(", "SYMBOL_REF_P", "(", "x", ")", ")", "return", "(", "SYMBOL_REF_DECL", "(", "x", ")", "?", "targ...	[ "Return", "true", "if", "SYMBOL_REF", "X", "binds", "locally", "." ]	[ "loongarch" ]	loongarch1	loongarch_symbol_binds_local_p	loongarch	CPU	GCC	27,827	49	1	[]
[ "<s>", "static", "bool", "i386_pe_determine_dllimport_p", "(", "tree", "decl", ")", "{", "tree", "assoc", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", "&&", "TREE_CODE", "(", "decl", ")", "!=", "FUNCTION_DECL", ")", "return", "false", "...	[ "Return", "true", "if", "DECL", "should", "be", "a", "dllimport", "'d", "object", "." ]	[ "i386", "\"dllimport\"", "\"definition of static data member %q+D of \"", "\"dllimport%'d class\"" ]	winnt	i386_pe_determine_dllimport_p	i386	CPU	GCC	27,828	102	1	[]
[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "WebAssembly", "WebAssembly", "wasm::ValType", "0", "WebAssembly::GetDefaultP2AlignAny", "1U", "0", "1", "\"instruction requires a WASM feature not currently enabled\"", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\"", "\"invalid opera...	WebAssemblyAsmParser7	MatchAndEmitInstruction	WebAssembly	Virtual ISA	LLVM	27,829	301	1	[]
[ "<s>", "Register", "MipsFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "getGlobalBaseRegClass", "(", "MF", ")", ")",...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Mips", "Mips" ]	MipsMachineFunction23	getGlobalBaseReg	Mips	CPU	LLVM	27,830	33	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "AArch64", "0", "64", "64", "AArch64::SP" ]	AArch64CallLowering15	getStackAddress	AArch64	CPU	LLVM	27,831	187	1	[]
[ "<s>", "void", "arc_final_prescan_insn", "(", "rtx_insn", "", "insn", ",", "rtx", "", "opvec", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_DUMPISIZE", ")", "fprintf", "(", "asm_out_file", ",", "\"\\n; at %04x\\n\...	[ "The", "state", "of", "the", "fsm", "controlling", "condition", "codes", "are", ":", "0", ":", "normal", ",", "do", "nothing", "special", "1", ":", "do", "n't", "output", "this", "insn", "2", ":", "do", "n't", "output", "this", "insn", "3", ":", "mak...	[ "arc", "\"\\n; at %04x\\n\"", "1", "0", "1", "0" ]	arc4	arc_final_prescan_insn	arc	MPU	GCC	27,832	151	1	[]
[ "<s>", "static", "void", "initialize_aarch64_code_model", "(", "struct", "gcc_options", "*", "opts", ")", "{", "aarch64_cmodel", "=", "opts", "->", "x_aarch64_cmodel_var", ";", "switch", "(", "opts", "->", "x_aarch64_cmodel_var", ")", "{", "case", "AARCH64_CMODEL_TI...	[ "A", "checking", "mechanism", "for", "the", "implementation", "of", "the", "various", "code", "models", "." ]	[ "aarch64", "2", "\"code model %qs with %<-f%s%>\"", "\"large\"", "1", "\"PIC\"", "\"pic\"", "\"code model %qs not supported in ilp32 mode\"", "\"large\"" ]	aarch64	initialize_aarch64_code_model	aarch64	CPU	GCC	27,833	125	1	[]
[ "<s>", "static", "bool", "s390_hard_regno_scratch_ok", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", "&&", "!", "call_really_used_regs", "[", "regno", "]", "&&", "cfun_gpr_save_slot", "(", "regno", ")", "==", "SAVE...	[ "Return", "nonzero", "if", "register", "REGNO", "can", "be", "used", "as", "a", "scratch", "register", "in", "peephole2", "." ]	[ "s390" ]	s3905	s390_hard_regno_scratch_ok	s390	MPU	GCC	27,834	36	1	[]
[ "<s>", "void", "handle_arm_mve_types_h", "(", ")", "{", "if", "(", "handle_arm_mve_types_p", ")", "{", "error", "(", "\"duplicate definition of %qs\"", ",", "\"arm_mve_types.h\"", ")", ";", "return", ";", "}", "handle_arm_mve_types_p", "=", "true", ";", "if", "(",...	[ "Implement", "#", "pragma", "GCC", "arm", "``", "arm_mve_types.h", "''", "." ]	[ "arm", "\"duplicate definition of %qs\"", "\"arm_mve_types.h\"", "\"this definition requires the MVE ISA extension\"", "0" ]	arm-mve-builtins	handle_arm_mve_types_h	arm	CPU	GCC	27,835	84	1	[]
[ "<s>", "void", "BTFTypeStruct", "::", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "if", "(", "IsCompleted", ")", "return", ";", "IsCompleted", "=", "true", ";", "BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "STy", "->", "...	[ "Complete", "BTF", "type", "generation", "after", "all", "related", "DebugInfo", "types", "have", "been", "visited", "so", "their", "BTF", "type", "id", "'s", "are", "available", "for", "cross", "referece", "." ]	[ "BPF", "BTF::BTFMember", "0", "24" ]	BTFDebug7	completeType	BPF	Virtual ISA	LLVM	27,836	185	1	[]
[ "<s>", "static", "void", "arc_finalize_pic", "(", "void", ")", "{", "rtx", "pat", ";", "rtx", "baseptr_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "PIC_OFFSET_TABLE_REGNUM", ")", ";", "if", "(", "crtl", "->", "uses_pic_offset_table", "==", "0", ")", "return...	[ "If", "the", "function", "has", "any", "GOTOFF", "relocations", ",", "then", "the", "GOTBASE", "register", "has", "to", "be", "setup", "in", "the", "prologue", "The", "instruction", "needed", "at", "the", "function", "start", "for", "setting", "up", "the", ...	[ "arc", "0", "0", "\"_DYNAMIC\"", "1" ]	arc4	arc_finalize_pic	arc	MPU	GCC	27,837	88	1	[]
[ "<s>", "unsigned", "X86AsmBackend", "::", "getMaximumNopSize", "(", ")", "const", "{", "if", "(", "STI", ".", "hasFeature", "(", "X86", "::", "Mode16Bit", ")", ")", "return", "4", ";", "if", "(", "!", "STI", ".", "hasFeature", "(", "X86", "::", "Featur...	[ "Returns", "the", "maximum", "size", "of", "a", "nop", "in", "bytes", "on", "this", "target", "." ]	[ "X86", "X86", "X86::Mode16Bit", "4", "X86::FeatureNOPL", "X86::Mode64Bit", "1", "X86::TuningFast7ByteNOP", "7", "X86::TuningFast15ByteNOP", "15", "X86::TuningFast11ByteNOP", "11", "10" ]	X86AsmBackend57	getMaximumNopSize	X86	CPU	LLVM	27,838	99	1	[]
[ "<s>", "void", "SICMCCodeEmitter", "::", "EmitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "un...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "SIC", "SIC", "0", "8", "1", "8", "0xff" ]	SICMCCodeEmitter	EmitInstruction	SIC	CPU	LLVM	27,839	66	1	[]
[ "<s>", "static", "int", "mn10300_adjust_sched_cost", "(", "rtx_insn", "", "insn", ",", "int", "dep_type", ",", "rtx_insn", "", "dep", ",", "int", "cost", ",", "unsigned", "int", ")", "{", "rtx", "insn_set", ";", "rtx", "dep_set", ";", "int", "timings", ...	[ "Update", "scheduling", "costs", "for", "situations", "that", "can", "not", "be", "described", "using", "the", "attributes", "and", "DFA", "machinery", ".", "DEP", "is", "the", "insn", "being", "scheduled", ".", "INSN", "is", "the", "previous", "insn", ".", ...	[ "mn10300", "1", "1", "1", "0", "100", "10", "100" ]	mn10300	mn10300_adjust_sched_cost	mn10300	MPU	GCC	27,840	233	1	[]
[ "<s>", "const", "RegisterBank", "&", "ARMRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "ARM", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "G...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "ARM", "ARM", "ARM", "ARM::GPRRegBankID", "ARM::FPRRegBankID", "\"Unsupported register kind\"", "\"Switch should handle all register classes\"" ]	ARMRegisterBankInfo28	getRegBankFromRegClass	ARM	CPU	LLVM	27,841	78	1	[]
[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "Expr", ";", "}", "</s>" ]	[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]	[ "PowerPC" ]	PPCMCExpr	getSubExpr	PowerPC	CPU	LLVM	27,842	12	1	[]
[ "<s>", "int", "SystemZFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFFrame", "=", "MF", ".", "getFrameInfo", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "SystemZ", "SystemZ" ]	SystemZFrameLowering (2)	getFrameIndexReference	SystemZ	CPU	LLVM	27,843	89	1	[]
[ "<s>", "MCSection", "", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "return", "DataSection", ";", "}", "</s>" ]	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "NVPTX" ]	NVPTXTargetObjectFile11	getExplicitSectionGlobal	NVPTX	GPU	LLVM	27,844	24	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isTailCall", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isBranch", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "Op", ":", "MI", ".", "operands"...	[ "Determines", "whether", "Inst", "is", "a", "tail", "call", "instruction", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo (2)2	isTailCall	Hexagon	DSP	LLVM	27,845	57	1	[]
[ "<s>", "void", "MachineConstPropagator", "::", "propagate", "(", "MachineFunction", "&", "MF", ")", "{", "MachineBasicBlock", "", "Entry", "=", "GraphTraits", "<", "MachineFunction", "", ">", "::", "getEntryNode", "(", "&", "MF", ")", ";", "unsigned", "Entry...	[ "Propgate", "synthetic", "entry", "counts", "on", "a", "callgraph", "CG", "." ]	[ "Hexagon", "\"Picked edge \"", "\"->\"", "\"Cells after propagation:\\n\"", "\"Dead CFG edges:\\n\"", "\" \"", "\" -> \"" ]	HexagonConstPropagation17	propagate	Hexagon	DSP	LLVM	27,846	459	1	[]
[ "<s>", "static", "unsigned", "int", "ix86_minimum_incoming_stack_boundary", "(", "bool", "sibcall", ")", "{", "unsigned", "int", "incoming_stack_boundary", ";", "if", "(", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", ")", "incoming_stack_boundary",...	[ "Return", "minimum", "incoming", "stack", "alignment", "." ]	[ "i386", "128", "128", "\"force_align_arg_pointer\"" ]	i386	ix86_minimum_incoming_stack_boundary	i386	CPU	GCC	27,847	132	1	[]
[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCFrameLowering", "*", "PPCFI", "=", "static_cast", "<", "...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::FP", "PPC::FP8", "PPC::BP", "PPC::BP8", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::VRSAVE", "PPC::R2", "PPC::R13", "PPC", "PPC::R13", "PPC::X1", "PPC::X13", "PPC",...	PPCRegisterInfo68	getReservedRegs	PowerPC	CPU	LLVM	27,848	460	1	[]
[ "<s>", "BitVector", "VideocoreRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "VC", "::", "SP", ")", ";", "R...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Videocore", "Videocore", "VC::SP", "VC::LR", "VC::SR", "VC::PC" ]	VideocoreRegisterInfo	getReservedRegs	Videocore	DSP	LLVM	27,849	60	1	[]
[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "SCS", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttr...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "\"ShadowCallStack attribute not supported on Darwin.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "\"ShadowCallStack attribute not supported with ...	AArch64RegisterInfo26	getCallPreservedMask	AArch64	CPU	LLVM	27,850	225	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Lanai load / store optimization pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Lanai", "\"Lanai load / store optimization pass\"" ]	LanaiMemAluCombiner1	getPassName	Lanai	CPU	LLVM	27,851	11	1	[]
[ "<s>", "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "!", "Value", ")", "retur...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AMDGPU", "AMDGPU", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	AMDGPUAsmBackend22	applyFixup	AMDGPU	GPU	LLVM	27,852	122	1	[]
[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "MBlaze", "MBlaze", "ISD::InputArg", "16", "MBlaze", "0", "1", "2", "0" ]	MBlazeISelLowering5	LowerCallResult	MBlaze	MPU	LLVM	27,853	164	1	[]
[ "<s>", "BitVector", "NyuziRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "Nyuzi", "::", "SP_REG", ")", ";", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Nyuzi", "Nyuzi", "Nyuzi::SP_REG", "Nyuzi::RA_REG", "Nyuzi::FP_REG", "Nyuzi::GP_REG" ]	NyuziRegisterInfo	getReservedRegs	Nyuzi	GPU	LLVM	27,854	60	1	[]
[ "<s>", "void", "init_builtins", "(", ")", "{", "rvv_switcher", "rvv", ";", "if", "(", "!", "TARGET_VECTOR", ")", "return", ";", "register_builtin_types", "(", ")", ";", "if", "(", "in_lto_p", ")", "handle_pragma_vector", "(", ")", ";", "}", "</s>" ]	[ "Initialize", "all", "compiler", "built-ins", "related", "to", "RVV", "that", "should", "be", "defined", "at", "start-up", "." ]	[ "riscv" ]	riscv-vector-builtins	init_builtins	riscv	CPU	GCC	27,855	28	1	[]
[ "<s>", "static", "void", "arc_init_reg_tables", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "NUM_MACHINE_MODES", ";", "i", "++", ")", "{", "machine_mode", "m", "=", "(", "machine_mode", ")", "i", ";", "switch", ...	[ "Initialize", "the", "arc_mode_class", "array", "." ]	[ "arc", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "1", "1", "0" ]	arc5	arc_init_reg_tables	arc	MPU	GCC	27,856	348	1	[]
[ "<s>", "static", "bool", "alpha_store_data_bypass_p_1", "(", "rtx_insn", "*", "out_insn", ",", "rtx", "in_set", ")", "{", "if", "(", "!", "MEM_P", "(", "SET_DEST", "(", "in_set", ")", ")", ")", "return", "false", ";", "rtx", "out_set", "=", "single_set", ...	[ "Helper", "function", "for", "alpha_store_data_bypass_p", ",", "handle", "just", "a", "single", "SET", "IN_SET", "." ]	[ "alpha", "0", "0", "0" ]	alpha1	alpha_store_data_bypass_p_1	alpha	MPU	GCC	27,857	163	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SI Lower control flow instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI Lower control flow instructions\"" ]	SILowerControlFlow16	getPassName	R600	GPU	LLVM	27,858	12	1	[]
[ "<s>", "bool", "AArch64StorePairSuppress", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "TargetSubtargetInfo", "&", "ST...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "\"*** \"", "\": \"", "\" Skipping pass: no machine model present.\\n\"", "0", "\"Unpairing store \"", "\"\\n\"", "0" ]	AArch64StorePairSuppress3	runOnMachineFunction	AArch64	CPU	LLVM	27,859	260	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Alpha Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Alpha", "\"Alpha Assembly Printer\"" ]	AlphaAsmPrinter	getPassName	Alpha	MPU	LLVM	27,860	13	1	[]
[ "<s>", "void", "PPCTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "ST", "->", "getCPUDirective", "(", ")", "==", "PPC", "::", ...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "PowerPC", "PPC", "PPC::DIR_A2" ]	PPCTargetTransformInfo12	getUnrollingPreferences	PowerPC	CPU	LLVM	27,861	62	1	[]
[ "<s>", "int", "mmix_local_alignment", "(", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "basic_align", ")", "{", "if", "(", "basic_align", "<", "32", ")", "return", "32", ";", "return", "basic_align", ";", "}", "</s>" ]	[ "LOCAL_ALIGNMENT", "." ]	[ "mmix", "32", "32" ]	mmix3	mmix_local_alignment	mmix	CPU	GCC	27,862	24	1	[]
[ "<s>", "int", "riscv_const_insns", "(", "rtx", "x", ")", "{", "enum", "riscv_symbol_type", "symbol_type", ";", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "HIGH", ":", "if", "(", "!", "riscv_symbolic_constant_p", "(", ...	[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "constant", "X", ".", "Return", "0", "if", "X", "is", "n't", "a", "valid", "constant", "." ]	[ "riscv", "0", "0", "1", "4", "0", "1", "0", "0", "0", "0", "0" ]	riscv	riscv_const_insns	riscv	CPU	GCC	27,863	187	1	[]
[ "<s>", "Instruction", "", "RISCVTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Instruction", "", "Inst", ",", "AtomicOrdering", "Ord", ")", "const", "{", "if", "(", "isa", "<", "LoadInst", ">", "(", "Inst", "...	[ "Custom", "Lower", "{", "." ]	[ "RISCV", "RISCV" ]	RISCVISelLowering	emitLeadingFence	RISCV	CPU	LLVM	27,864	74	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon RDF optimizations\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon RDF optimizations\"" ]	HexagonRDFOpt10	getPassName	Hexagon	DSP	LLVM	27,865	11	1	[]
[ "<s>", "virtual", "bool", "check", "(", "function_checker", "&", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Perform", "semantic", "checks", "on", "the", "call", ".", "Return", "true", "if", "the", "call", "is", "valid", ",", "otherwise", "report", "a", "suitable", "error", "." ]	[ "aarch64" ]	aarch64-sve-builtins	check	aarch64	CPU	GCC	27,866	13	1	[]
[ "<s>", "SUnit", "", "GCNMaxOccupancySchedStrategy", "::", "pickNodeBidirectional", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "SUnit", "", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "false", ";", "return", "SU...	[ "Pick", "the", "best", "candidate", "node", "from", "either", "the", "top", "or", "bottom", "queue", "." ]	[ "AMDGPU", "\"Picking from Bot:\\n\"", "\"failed to find the first candidate\"", "\"Picking from Top:\\n\"", "\"failed to find the first candidate\"", "\"Top Cand: \"", "\"Bot Cand: \"", "0", "0", "0", "0", "\"Picking: \"" ]	GCNSchedStrategy1	pickNodeBidirectional	AMDGPU	GPU	LLVM	27,867	499	1	[]
[ "<s>", "void", "mips_expand_vec_unpack", "(", "rtx", "operands", "[", "2", "]", ",", "bool", "unsigned_p", ",", "bool", "high_p", ")", "{", "machine_mode", "imode", "=", "GET_MODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "(", "*", "unpack", "...	[ "Expand", "an", "integral", "vector", "unpack", "operation", "." ]	[ "mips", "2", "1", "1", "1", "0", "0" ]	mips4	mips_expand_vec_unpack	mips	CPU	GCC	27,868	205	1	[]
[ "<s>", "int", "SystemZTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1Pr...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "SystemZ", "SystemZ", "\"getArithmeticInstrCost() called with vector type.\"", "32", "2", "2", "64", "128", "2", "32", "2", "1", "32", "1", "2", "1", "1", "7", "32", "4", "32", "2", "1", "32", "4", "2" ]	SystemZTargetTransformInfo12	getArithmeticInstrCost	SystemZ	CPU	LLVM	27,869	426	1	[]
[ "<s>", "void", "MOSTargetStreamer", "::", "finish", "(", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "MCContext", "&", "Context", "=", "OS", ".", "getContext", "(", ")", ";", "if", "(", "hasBSS", "(", ")", ")", "stronglyRefere...	[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]	[ "MOS", "MOS", "\"__do_zero_bss\"", "\"Declaring this symbol tells the CRT that there is \"", "\"something in BSS, so it may need to be zeroed.\"", "\"__do_copy_data\"", "\"Declaring this symbol tells the CRT that there is something in .data, \"", "\"so it may need to be copied from LMA to VMA.\"", "...	MOSTargetStreamer	finish	MOS	MPU	LLVM	27,870	125	1	[]
[ "<s>", "int", "ARMTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "(", "Opcode", "==", "Instruction", "::", "SDiv", "\|\|", "Opcode", ...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "ARM", "ARM", "1", "0", "255", "65535", "0", "32", "1", "12", "0", "1", "8", "0", "0" ]	ARMTargetTransformInfo10	getIntImmCostInst	ARM	CPU	LLVM	27,871	223	1	[]
[ "<s>", "BitVector", "SparcRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "SP", "::", "G1", ")", ";", "if", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Sparc", "Sparc", "SP::G1", "SP::G2", "SP::G3", "SP::G4", "SP::G5", "SP::O6", "SP::I6", "SP::I7", "SP::G0", "SP::G6", "SP::G7" ]	SparcRegisterInfo4	getReservedRegs	Sparc	CPU	LLVM	27,872	138	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "M680x0RegisterInfo", "::", "getRegsForTailCall", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "&", "M680x0", "::", "XR32_TCRegClass", ";", "}", "</s>" ]	[ "Returns", "a", "register", "class", "with", "registers", "that", "can", "be", "used", "in", "forming", "tail", "calls", "." ]	[ "M680x0", "M680x0", "M680x0::XR32_TCRegClass" ]	M680x0RegisterInfo	getRegsForTailCall	M680x0	MPU	LLVM	27,873	21	1	[]
[ "<s>", "rtx", "aarch64_simd_expand_builtin", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "if", "(", "fcode", "==", "AARCH64_SIMD_BUILTIN_LANE_CHECK", ")", "{", "rtx", "totalsize", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "e...	[ "Expand", "an", "AArch64", "AdvSIMD", "builtin", "(", "intrinsic", ")", "." ]	[ "aarch64", "0", "1", "0", "0", "2", "0", "\"%Klane index must be a constant immediate\"", "\"%Ktotal size and element size must be a non-zero constant immediate\"", "1", "0", "0", "1", "1", "1" ]	aarch64-builtins2	aarch64_simd_expand_builtin	aarch64	CPU	GCC	27,874	386	1	[]
[ "<s>", "DecodeStatus", "CSKYDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "uint32_t"...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "CSKY", "CSKY", "support::endian", "14", "0x3", "4", "0", "16", "support::endian", "2", "\"Trying CSKY 32-bit table :\\n\"", "4", "2", "0", "\"Trying CSKY 16-bit table :\\n\"", "2" ]	CSKYDisassembler	getInstruction	CSKY	CPU	LLVM	27,875	224	1	[]
[ "<s>", "bool", "check_if_valid_sleep_operand", "(", "rtx", "*", "operands", ",", "int", "opno", ")", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "opno", "]", ")", ")", "{", "case", "CONST", ":", "case", "CONST_INT", ":", "if", "(", "UNSIGNED_IN...	[ "Check", "that", "after", "all", "the", "constant", "folding", ",", "whether", "the", "operand", "to", "__builtin_arc_sleep", "is", "an", "unsigned", "int", "of", "6", "bits", ".", "If", "not", ",", "flag", "an", "error", "." ]	[ "arc", "\"operand for sleep instruction must be an unsigned 6 bit compile-time constant\"" ]	arc4	check_if_valid_sleep_operand	arc	MPU	GCC	27,876	60	1	[]
[ "<s>", "void", "AMDGPUAsmParser", "::", "peekTokens", "(", "MutableArrayRef", "<", "AsmToken", ">", "Tokens", ")", "{", "auto", "TokCount", "=", "getLexer", "(", ")", ".", "peekTokens", "(", "Tokens", ")", ";", "for", "(", "auto", "Idx", "=", "TokCount", ...	[ "Look", "ahead", "an", "arbitrary", "number", "of", "tokens", "." ]	[ "AMDGPU", "AMDGPU", "\"\"" ]	AMDGPUAsmParser1	peekTokens	AMDGPU	GPU	LLVM	27,877	57	1	[]
[ "<s>", "bool", "M88kPassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "register", "bank", "selector", "pass", ",", "which", "assigns", "register", "banks", "to", "virtual", "registers", "without", "a", "register", "class", "or", "register", "banks", "." ]	[ "M88k", "M88k" ]	M88kTargetMachine	addRegBankSelect	M88k	MPU	LLVM	27,878	19	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", ")", "{", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "SILowerControlFlowID", ",", "false", ")", ";", "insertPass", "(", "&", "RegisterCoalescerID", ",", "&", "SIPreAllocateWWMRegsID", ",", ...	[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]	[ "AMDGPU", "SI", "SI" ]	AMDGPUTargetMachine104	addFastRegAlloc	AMDGPU	GPU	LLVM	27,879	36	1	[]
[ "<s>", "static", "struct", "machine_function", "*", "cris_init_machine_status", "(", "void", ")", "{", "return", "ggc_alloc_cleared", "(", "sizeof", "(", "struct", "machine_function", ")", ")", ";", "}", "</s>" ]	[ "Zero", "initialization", "is", "OK", "for", "all", "current", "fields", "." ]	[ "cris" ]	cris3	cris_init_machine_status	cris	MPU	GCC	27,880	20	1	[]
[ "<s>", "static", "void", "recombine_stvx_pattern", "(", "rtx_insn", "", "insn", ",", "del_info", "", "to_delete", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "MEM_P...	[ "If", "INSN", "is", "the", "store", "for", "an", "stvx", "pattern", ",", "put", "it", "in", "canonical", "form", "." ]	[ "rs6000", "0", "0", "0", "0", "0", "0", "1", "0", "1", "\"stvx opportunity found at %d\\n\"" ]	rs6000-p8swap	recombine_stvx_pattern	rs6000	CPU	GCC	27,881	424	1	[]
[ "<s>", "bool", "RISCVDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", ...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "RISCV", "RISCV" ]	RISCVISelDAGToDAG14	SelectInlineAsmMemoryOperand	RISCV	CPU	LLVM	27,882	72	1	[]
[ "<s>", "DecodeStatus", "MipsDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&"...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Mips", "Mips", "Mips", "\"Trying MicroMips16 table (16-bit instructions):\\n\"", "Mips", "2", "\"Trying MicroMips32 table (32-bit instructions):\\n\"", "Mips", "4", "\"Trying COP3_ table (32-bit opcodes):\\n\"", "4", "Mips", "\"Trying Mips32r6_64r6 (GPR64) table (32-bit opcodes):\\n\"", "...	MipsDisassembler61	getInstruction	Mips	CPU	LLVM	27,883	467	1	[]
[ "<s>", "const", "char", "*", "m68k_output_scc", "(", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "return", "\"seq %0\"", ";", "case", "NE", ":", "return", "\"sne %0\"", ";", "case", "GT", ":", "return", "\"sgt %0\"",...	[ "Return", "an", "output", "template", "for", "a", "scc", "instruction", "with", "CODE", "." ]	[ "m68k", "\"seq %0\"", "\"sne %0\"", "\"sgt %0\"", "\"shi %0\"", "\"slt %0\"", "\"scs %0\"", "\"sge %0\"", "\"scc %0\"", "\"sle %0\"", "\"sls %0\"", "\"spl %0\"", "\"smi %0\"" ]	m68k	m68k_output_scc	m68k	MPU	GCC	27,884	94	1	[]
[ "<s>", "bool", "Mips16FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "Mips", "Mips" ]	Mips16FrameLowering12	restoreCalleeSavedRegisters	Mips	CPU	LLVM	27,885	31	1	[]
[ "<s>", "static", "int", "ix86_simd_clone_compute_vecsize_and_simdlen", "(", "struct", "cgraph_node", "", "node", ",", "struct", "cgraph_simd_clone", "", "clonei", ",", "tree", "base_type", ",", "int", "num", ")", "{", "int", "ret", "=", "1", ";", "if", "(", ...	[ "Set", "CLONEI-", ">", "vecsize_mangle", ",", "CLONEI-", ">", "vecsize_int", ",", "CLONEI-", ">", "vecsize_float", "and", "if", "CLONEI-", ">", "simdlen", "is", "0", ",", "also", "CLONEI-", ">", "simdlen", ".", "Return", "0", "if", "SIMD", "clones", "shoul...	[ "i386", "1", "2", "16", "1", "0", "0", "\"unsupported simdlen %d\"", "0", "0", "\"unsupported return type %qT for simd\\n\"", "0", "0", "0", "\"unsupported argument type %qT for simd\\n\"", "0", "1", "\"bcd\"", "3", "128", "128", "128", "256", "256", "256", "0", "...	i3864	ix86_simd_clone_compute_vecsize_and_simdlen	i386	CPU	GCC	27,886	447	1	[]
[ "<s>", "static", "rtx", "rs6000_parallel_return", "(", "machine_mode", "mode", ",", "int", "n_elts", ",", "machine_mode", "elt_mode", ",", "unsigned", "int", "regno", ",", "unsigned", "int", "reg_stride", ")", "{", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "...	[ "Return", "an", "rtx", "describing", "a", "return", "value", "of", "MODE", "as", "a", "PARALLEL", "in", "N_ELTS", "registers", ",", "each", "of", "mode", "ELT_MODE", ",", "starting", "at", "REGNO", ",", "stride", "REG_STRIDE", "." ]	[ "rs6000", "0", "0" ]	rs6000	rs6000_parallel_return	rs6000	CPU	GCC	27,887	102	1	[]
[ "<s>", "static", "bool", "msp430_use_32bit_hwmult", "(", "void", ")", "{", "static", "const", "char", "*", "cached_match", "=", "NULL", ";", "static", "bool", "cached_result", ";", "if", "(", "msp430_hwmult_type", "==", "MSP430_HWMULT_LARGE", ")", "return", "tru...	[ "Returns", "true", "if", "the", "current", "MCU", "has", "a", "second", "generation", "32-bit", "hardware", "multiplier", "." ]	[ "msp430", "4" ]	msp430	msp430_use_32bit_hwmult	msp430	MPU	GCC	27,888	82	1	[]
[ "<s>", "static", "int", "arc_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ...	[ "Implement", "TARGET_ARG_PARTIAL_BYTES", "." ]	[ "arc", "1", "0" ]	arc4	arc_arg_partial_bytes	arc	MPU	GCC	27,889	107	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SIMachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunction...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU", "AMDGPU::VGPR_32RegClassID", "AMDGPU::SGPR_32RegClassID" ]	SIRegisterInfo114	getRegPressureLimit	AMDGPU	GPU	LLVM	27,890	125	1	[]
[ "<s>", "static", "bool", "loongarch_tls_symbol_p", "(", "rtx", "x", ")", "{", "return", "SYMBOL_REF_P", "(", "x", ")", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "0", ";", "}", "</s>" ]	[ "Return", "true", "if", "X", "is", "a", "thread-local", "symbol", "." ]	[ "loongarch", "0" ]	loongarch	loongarch_tls_symbol_p	loongarch	CPU	GCC	27,891	22	1	[]
[ "<s>", "static", "int", "write_one_arg", "(", "std", "::", "stringstream", "&", "s", ",", "tree", "type", ",", "int", "i", ",", "machine_mode", "mode", ",", "bool", "no_arg_types", ")", "{", "if", "(", "!", "PASS_IN_REG_P", "(", "mode", ",", "type", ")...	[ "Write", "the", "declaration", "of", "a", "function", "arg", "of", "TYPE", "to", "S.", "I", "is", "the", "index", "of", "the", "argument", ",", "MODE", "its", "mode", ".", "NO_ARG_TYPES", "is", "true", "if", "this", "is", "for", "a", "decl", "with", ...	[ "nvptx", "2", "1", "1", "0", "\", \"", "\".param\"", "\" %in_ar\"", "1", "\"[1]\"", "\"\"", "\"[\"", "\"]\"" ]	nvptx2	write_one_arg	nvptx	GPU	GCC	27,892	180	1	[]
[ "<s>", "void", "BPFAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "BPF", "BPF", "\"Unsupported relocation: try to compile with -O2 or above, \"", "\"or check your static variable usage\"", "support::endian", "support::endian", "8", "8", "support::little", "1", "0x10", "support::endian", "4", "1", "0x1", "support::endian", "4", "8", "8", "supp...	BPFAsmBackend17	applyFixup	BPF	Virtual ISA	LLVM	27,893	328	1	[]
[ "<s>", "void", "X86TargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDValue"...	[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]	[ "X86", "X86", "0", "1", "\"Lowering returned the wrong number of results!\"", "0" ]	X86ISelLowering (2)6	LowerOperationWrapper	X86	CPU	LLVM	27,894	123	1	[]
[ "<s>", "static", "bool", "isInstr", "(", "IndexType", "X", ")", "{", "return", "X", ".", "Index", ">=", "First", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "SUnit", "refers", "to", "a", "machine", "instruction", "as", "opposed", "to", "an", "SDNode", "." ]	[ "Hexagon" ]	HexagonBlockRanges	isInstr	Hexagon	DSP	LLVM	27,895	16	1	[]
[ "<s>", "void", "AGCAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "\"No relaxation implemented\"", ")", ";", "}", "...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "AGC", "AGC", "\"No relaxation implemented\"" ]	AGCAsmBackend	relaxInstruction	AGC	MPU	LLVM	27,896	27	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", "Ty", ")", "const", "{", "CodeModel", "::", "Model", "M", "=", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "X86", "X86", "X86::isOffsetSuitableForCodeModel", "1", "0", "1", "2", "4", "8", "3", "5", "9" ]	X86ISelLowering144	isLegalAddressingMode	X86	CPU	LLVM	27,897	178	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "return",...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "RISCV", "RISCV", "0", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "RISCV::PseudoLLA", "RISCV::PseudoLA", "8", "RISCV", "0" ]	RISCVInstrInfo44	getInstSizeInBytes	RISCV	CPU	LLVM	27,898	157	1	[]
[ "<s>", "bool", "IA64TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createIA64DAGToDAGInstructionSelector", "(", "*", "this", ")", ")", ";", "return", "...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "IA64", "IA64", "IA64" ]	IA64TargetMachine	addInstSelector	IA64	CPU	LLVM	27,899	30	1	[]

[ "<s>", "int", "short_immediate_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "CONST_INT", ")", "return", "0", ";", "return", "SMALL_INT", "(", "INTVAL", "(", "op"...

[ "Return", "true", "if", "OP", "is", "a", "short", "immediate", "(", "shimm", ")", "value", "." ]

[ "arc", "0" ]

arc3

short_immediate_operand

arc

MPU

GCC

27,800

34

1

[]

[ "<s>", "void", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DstReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")", "const", "overri...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "RISCV" ]

RISCVInstrInfo14

copyPhysReg

RISCV

CPU

LLVM

27,801

49

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addRegBankSelect", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "register", "bank", "selector", "pass", ",", "which", "assigns", "register", "banks", "to", "virtual", "registers", "without", "a", "register", "class", "or", "register", "banks", "." ]

[ "X86", "X86" ]

X86TargetMachine45

addRegBankSelect

X86

CPU

LLVM

27,802

11

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Tile Register Configure\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"Tile Register Configure\"" ]

X86TileConfig (2)

getPassName

X86

CPU

LLVM

27,803

11

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MF", ":", "M", ")", "{", "C...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "ARM64" ]

ARM64PromoteConstant

runOnModule

ARM64

CPU

LLVM

27,804

47

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "Mips" ]

MipsAsmParser (2)4

isImm

Mips

CPU

LLVM

27,805

13

1

[]

[ "<s>", "void", "func_fma_steering", "::", "analyze", "(", ")", "{", "int", "i", ",", "n_blocks", ",", "*", "bb_dfs_preorder", ";", "basic_block", "bb", ";", "rtx_insn", "*", "insn", ";", "bb_dfs_preorder", "=", "XNEWVEC", "(", "int", ",", "last_basic_block_f...

[ "Count", "how", "many", "times", "each", "regno", "is", "referenced", "as", "base", "address", "for", "a", "memory", "access", "." ]

[ "aarch64", "0", "0" ]

cortex-a57-fma-steering2

analyze

aarch64

CPU

GCC

27,806

352

1

[]

[ "<s>", "static", "int", "write_arg_mode", "(", "std", "::", "stringstream", "&", "s", ",", "int", "for_reg", ",", "int", "argno", ",", "machine_mode", "mode", ")", "{", "const", "char", "*", "ptx_type", "=", "nvptx_ptx_type_from_mode", "(", "mode", ",", "f...

[ "Helper", "for", "write_arg", ".", "Emit", "a", "single", "PTX", "argument", "of", "MODE", ",", "either", "in", "a", "prototype", ",", "or", "as", "copy", "in", "a", "function", "prologue", ".", "ARGNO", "is", "the", "index", "of", "this", "argument", ...

[ "nvptx", "0", "\", \"", "\" (\"", "\".param\"", "\" %in_ar\"", "\"\\t.reg\"", "\" \"", "\"%ar\"", "\";\\n\"", "0", "\"\\tld.param\"", "\" \"", "\"%ar\"", "\", [%in_ar\"", "\"];\\n\"", "1" ]

nvptx

write_arg_mode

nvptx

GPU

GCC

27,807

141

1

[]

[ "<s>", "static", "rtx", "altivec_expand_dst_builtin", "(", "tree", "exp", ",", "rtx", "target", "ATTRIBUTE_UNUSED", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "TREE_OPERAND", "(", "exp", ",", "0", ")", ",", "0", ")...

[ "Expand", "the", "dst", "builtins", "." ]

[ "rs6000", "0", "0", "1", "0", "0", "0", "0", "0", "1", "2", "0x3", "\"argument to %qs must be a 2-bit unsigned literal\"", "0", "1", "0" ]

rs60003

altivec_expand_dst_builtin

rs6000

CPU

GCC

27,808

402

1

[]

[ "<s>", "bool", "HSAILPassConfig", "::", "addPreISel", "(", ")", "{", "addPass", "(", "createLCSSAPass", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "{", "{", "@", "For", "GlobalISel" ]

[ "HSAIL", "HSAIL" ]

HSAILTargetMachine

addPreISel

HSAIL

Virtual ISA

LLVM

27,809

18

1

[]

[ "<s>", "bool", "AMDGPUMCAsmInfo", "::", "shouldOmitSectionDirective", "(", "StringRef", "SectionName", ")", "const", "{", "return", "SectionName", "==", "\".hsatext\"", "||", "SectionName", "==", "\".hsadata_global_agent\"", "||", "SectionName", "==", "\".hsadata_global_p...

[ "Return", "true", "if", "the", ".section", "directive", "should", "be", "omitted", "when", "emitting", "SectionName", "." ]

[ "AMDGPU", "AMDGPU", "\".hsatext\"", "\".hsadata_global_agent\"", "\".hsadata_global_program\"", "\".hsarodata_readonly_agent\"" ]

AMDGPUMCAsmInfo (2)

shouldOmitSectionDirective

AMDGPU

GPU

LLVM

27,810

35

1

[]

[ "<s>", "static", "bool", "arc_enter_leave_p", "(", "unsigned", "int", "gmask", ")", "{", "int", "regno", ";", "unsigned", "int", "rmask", "=", "0", ";", "if", "(", "!", "gmask", ")", "return", "false", ";", "for", "(", "regno", "=", "ENTER_LEAVE_START_RE...

[ "Check", "if", "we", "have", "a", "continous", "range", "to", "be", "save/restored", "with", "the", "help", "of", "enter/leave", "instructions", ".", "A", "vaild", "register", "range", "starts", "from", "$", "r13", "and", "is", "up", "to", "(", "including"...

[ "arc", "0", "1L", "1L" ]

arc8

arc_enter_leave_p

arc

MPU

GCC

27,811

68

1

[]

[ "<s>", "static", "bool", "arm_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "(", "regno", "==", "CC_REGNUM", "||", "(", "TARGET_VFP_...

[ "Returns", "true", "if", "REGNO", "is", "a", "valid", "register", "for", "holding", "a", "quantity", "of", "type", "MODE", "." ]

[ "arm", "2", "2", "3", "4", "6", "8", "4", "8", "4", "4", "1", "0" ]

arm

arm_hard_regno_mode_ok

arm

CPU

GCC

27,812

405

1

[]

[ "<s>", "static", "void", "avr_set_current_function", "(", "tree", "decl", ")", "{", "location_t", "loc", ";", "const", "char", "*", "isr", ";", "if", "(", "decl", "==", "NULL_TREE", "||", "current_function_decl", "==", "NULL_TREE", "||", "current_function_decl",...

[ "Sanity", "cheching", "for", "above", "function", "attributes", "." ]

[ "avr", "\"interrupt\"", "\"signal\"", "1", "\"function attributes %qs, %qs and %qs are mutually\"", "\" exclusive\"", "\"OS_task\"", "\"OS_main\"", "\"function attributes %qs and %qs have\"", "\" no effect on %qs function\"", "\"OS_task\"", "\"OS_main\"", "\"naked\"", "0", "\"%qs functio...

avr4

avr_set_current_function

avr

MPU

GCC

27,813

361

1

[]

[ "<s>", "bool", "AMDGPUPropagateAttributesLate", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "TM", ")", "return", "false", ";", "return", "AMDGPUPropagateAttributes", "(", "TM", ",", "true", ")", ".", "process", "(", "M", ")", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUPropagateAttributes12

runOnModule

AMDGPU

GPU

LLVM

27,814

32

1

[]

[ "<s>", "static", "bool", "mips_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "V2SFmode", ":", "return", "TARGET_PAIRED_SINGLE_FLOAT", ";", "case", "V2HImode", ":", "case", "V4QImode", ":", "case", "V2HQ...

[ "Target", "hook", "for", "vector_mode_supported_p", "." ]

[ "mips" ]

mips4

mips_vector_mode_supported_p

mips

CPU

GCC

27,815

65

1

[]

[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "NVPTX", "NVPTX", "NVPTX::Int64RegsRegClass", "NVPTX::cvta_local_yes_64", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::Int32RegsRegClass", "NVPTX::cvta_local_yes", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR" ]

NVPTXFrameLowering2

emitPrologue

NVPTX

GPU

LLVM

27,816

235

1

[]

[ "<s>", "virtual", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "{", "return", "createVLIWMachineSched", "(", "C", ")", ";", "}", "</s>" ]

[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]

[ "Hexagon" ]

HexagonTargetMachine16

createMachineScheduler

Hexagon

DSP

LLVM

27,817

18

1

[]

[ "<s>", "bool", "s390_const_int_pool_entry_p", "(", "rtx", "mem", ",", "HOST_WIDE_INT", "*", "val", ")", "{", "if", "(", "!", "MEM_P", "(", "mem", ")", ")", "return", "false", ";", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "rtx", "...

[ "Return", "true", "if", "MEM", "refers", "to", "an", "integer", "constant", "in", "the", "literal", "pool", ".", "If", "VAL", "is", "not", "nullptr", ",", "then", "also", "fill", "it", "with", "the", "constant", "'s", "value", "." ]

[ "s390", "0", "1", "0", "0" ]

s390

s390_const_int_pool_entry_p

s390

MPU

GCC

27,818

123

1

[]

[ "<s>", "void", "MOSPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "insertPass", "(", "&", "llvm", "::", "TwoAddressInstructionPassID", ",", "&", "llvm", "::", "RegisterCoalescerID", ")", ";", "TargetPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "...

[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]

[ "MOS", "MOS" ]

MOSTargetMachine

addOptimizedRegAlloc

MOS

MPU

LLVM

27,819

27

1

[]

[ "<s>", "static", "int", "ix86_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", ")", "{", "unsigned", "elements", ";", "switch", "(", "type_of_cost", ")", "{", "case", "scalar_stmt", ":", "return", ...

[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]

[ "i386", "2", "1" ]

i3864

ix86_builtin_vectorization_cost

i386

CPU

GCC

27,820

149

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1", "\"WebAssembly can only return up to one value\"", "\"WebAssembly doesn't support non-C calling conventions\"", "4", "1", "WebAssemblyISD::RETURN", "MVT::Other", "ISD::OutputArg", "\"byval is not valid for return values\"", "\"nest is not ...

WebAssemblyISelLowering (2)1

LowerReturn

WebAssembly

Virtual ISA

LLVM

27,821

234

1

[]

[ "<s>", "static", "tree", "get_prev_label", "(", "tree", "function_name", ")", "{", "tree", "branch_island", ";", "for", "(", "branch_island", "=", "branch_island_list", ";", "branch_island", ";", "branch_island", "=", "TREE_CHAIN", "(", "branch_island", ")", ")", ...

[ "GET_PREV_LABEL", "gets", "the", "label", "name", "from", "the", "previous", "definition", "of", "the", "function", "." ]

[ "rs6000", "0" ]

rs60003

get_prev_label

rs6000

CPU

GCC

27,822

45

1

[]

[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "const", "bool", "isPPC64", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isPPC...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::X2", "PPC::R2" ]

PPCTOCRegDeps1

processBlock

PowerPC

CPU

LLVM

27,823

92

1

[]

[ "<s>", "MVT", "::", "SimpleValueType", "SPUTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "(", "(", "VT", "==", "MVT", "::", "i8", "||", "VT", "==", "MVT", "::", "i16", "||", "VT", "==", "MVT", "::", "i32", ...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "CellSPU", "MVT::SimpleValueType", "SPU", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i32" ]

SPUISelLowering1

getSetCCResultType

CellSPU

MPU

LLVM

27,824

48

1

[]

[ "<s>", "const", "char", "*", "SparcTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "SPISD", "::", "CMPICC", ":", "return", "\"SPISD::CMPI...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Sparc", "Sparc", "0", "SPISD::CMPICC", "\"SPISD::CMPICC\"", "SPISD::CMPFCC", "\"SPISD::CMPFCC\"", "SPISD::BRICC", "\"SPISD::BRICC\"", "SPISD::BRFCC", "\"SPISD::BRFCC\"", "SPISD::SELECT_ICC", "\"SPISD::SELECT_ICC\"", "SPISD::SELECT_FCC", "\"SPISD::SELECT_FCC\"", "SPISD::Hi", "\"SPISD...

SparcISelLowering13

getTargetNodeName

Sparc

CPU

LLVM

27,825

120

1

[]

[ "<s>", "bool", "PatmosInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Patmos", "Patmos" ]

PatmosInstrInfo

expandPostRAPseudo

Patmos

VLIW

LLVM

27,826

16

1

[]

[ "<s>", "bool", "loongarch_symbol_binds_local_p", "(", "const_rtx", "x", ")", "{", "if", "(", "TARGET_DIRECT_EXTERN_ACCESS", ")", "return", "true", ";", "if", "(", "SYMBOL_REF_P", "(", "x", ")", ")", "return", "(", "SYMBOL_REF_DECL", "(", "x", ")", "?", "targ...

[ "Return", "true", "if", "SYMBOL_REF", "X", "binds", "locally", "." ]

[ "loongarch" ]

loongarch1

loongarch_symbol_binds_local_p

loongarch

CPU

GCC

27,827

49

1

[]

[ "<s>", "static", "bool", "i386_pe_determine_dllimport_p", "(", "tree", "decl", ")", "{", "tree", "assoc", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", "&&", "TREE_CODE", "(", "decl", ")", "!=", "FUNCTION_DECL", ")", "return", "false", "...

[ "Return", "true", "if", "DECL", "should", "be", "a", "dllimport", "'d", "object", "." ]

[ "i386", "\"dllimport\"", "\"definition of static data member %q+D of \"", "\"dllimport%'d class\"" ]

winnt

i386_pe_determine_dllimport_p

i386

CPU

GCC

27,828

102

1

[]

[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "WebAssembly", "WebAssembly", "wasm::ValType", "0", "WebAssembly::GetDefaultP2AlignAny", "1U", "0", "1", "\"instruction requires a WASM feature not currently enabled\"", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\"", "\"invalid opera...

WebAssemblyAsmParser7

MatchAndEmitInstruction

WebAssembly

Virtual ISA

LLVM

27,829

301

1

[]

[ "<s>", "Register", "MipsFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "getGlobalBaseRegClass", "(", "MF", ")", ")",...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Mips", "Mips" ]

MipsMachineFunction23

getGlobalBaseReg

Mips

CPU

LLVM

27,830

33

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "AArch64", "0", "64", "64", "AArch64::SP" ]

AArch64CallLowering15

getStackAddress

AArch64

CPU

LLVM

27,831

187

1

[]

[ "<s>", "void", "arc_final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "opvec", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_DUMPISIZE", ")", "fprintf", "(", "asm_out_file", ",", "\"\\n; at %04x\\n\...

[ "The", "state", "of", "the", "fsm", "controlling", "condition", "codes", "are", ":", "0", ":", "normal", ",", "do", "nothing", "special", "1", ":", "do", "n't", "output", "this", "insn", "2", ":", "do", "n't", "output", "this", "insn", "3", ":", "mak...

[ "arc", "\"\\n; at %04x\\n\"", "1", "0", "1", "0" ]

arc4

arc_final_prescan_insn

arc

MPU

GCC

27,832

151

1

[]

[ "<s>", "static", "void", "initialize_aarch64_code_model", "(", "struct", "gcc_options", "*", "opts", ")", "{", "aarch64_cmodel", "=", "opts", "->", "x_aarch64_cmodel_var", ";", "switch", "(", "opts", "->", "x_aarch64_cmodel_var", ")", "{", "case", "AARCH64_CMODEL_TI...

[ "A", "checking", "mechanism", "for", "the", "implementation", "of", "the", "various", "code", "models", "." ]

[ "aarch64", "2", "\"code model %qs with %<-f%s%>\"", "\"large\"", "1", "\"PIC\"", "\"pic\"", "\"code model %qs not supported in ilp32 mode\"", "\"large\"" ]

aarch64

initialize_aarch64_code_model

aarch64

CPU

GCC

27,833

125

1

[]

[ "<s>", "static", "bool", "s390_hard_regno_scratch_ok", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", "&&", "!", "call_really_used_regs", "[", "regno", "]", "&&", "cfun_gpr_save_slot", "(", "regno", ")", "==", "SAVE...

[ "Return", "nonzero", "if", "register", "REGNO", "can", "be", "used", "as", "a", "scratch", "register", "in", "peephole2", "." ]

[ "s390" ]

s3905

s390_hard_regno_scratch_ok

s390

MPU

GCC

27,834

36

1

[]

[ "<s>", "void", "handle_arm_mve_types_h", "(", ")", "{", "if", "(", "handle_arm_mve_types_p", ")", "{", "error", "(", "\"duplicate definition of %qs\"", ",", "\"arm_mve_types.h\"", ")", ";", "return", ";", "}", "handle_arm_mve_types_p", "=", "true", ";", "if", "(",...

[ "Implement", "#", "pragma", "GCC", "arm", "``", "arm_mve_types.h", "''", "." ]

[ "arm", "\"duplicate definition of %qs\"", "\"arm_mve_types.h\"", "\"this definition requires the MVE ISA extension\"", "0" ]

arm-mve-builtins

handle_arm_mve_types_h

arm

CPU

GCC

27,835

84

1

[]

[ "<s>", "void", "BTFTypeStruct", "::", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "if", "(", "IsCompleted", ")", "return", ";", "IsCompleted", "=", "true", ";", "BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "STy", "->", "...

[ "Complete", "BTF", "type", "generation", "after", "all", "related", "DebugInfo", "types", "have", "been", "visited", "so", "their", "BTF", "type", "id", "'s", "are", "available", "for", "cross", "referece", "." ]

[ "BPF", "BTF::BTFMember", "0", "24" ]

BTFDebug7

completeType

BPF

Virtual ISA

LLVM

27,836

185

1

[]

[ "<s>", "static", "void", "arc_finalize_pic", "(", "void", ")", "{", "rtx", "pat", ";", "rtx", "baseptr_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "PIC_OFFSET_TABLE_REGNUM", ")", ";", "if", "(", "crtl", "->", "uses_pic_offset_table", "==", "0", ")", "return...

[ "If", "the", "function", "has", "any", "GOTOFF", "relocations", ",", "then", "the", "GOTBASE", "register", "has", "to", "be", "setup", "in", "the", "prologue", "The", "instruction", "needed", "at", "the", "function", "start", "for", "setting", "up", "the", ...

[ "arc", "0", "0", "\"_DYNAMIC\"", "1" ]

arc4

arc_finalize_pic

arc

MPU

GCC

27,837

88

1

[]

[ "<s>", "unsigned", "X86AsmBackend", "::", "getMaximumNopSize", "(", ")", "const", "{", "if", "(", "STI", ".", "hasFeature", "(", "X86", "::", "Mode16Bit", ")", ")", "return", "4", ";", "if", "(", "!", "STI", ".", "hasFeature", "(", "X86", "::", "Featur...

[ "Returns", "the", "maximum", "size", "of", "a", "nop", "in", "bytes", "on", "this", "target", "." ]

[ "X86", "X86", "X86::Mode16Bit", "4", "X86::FeatureNOPL", "X86::Mode64Bit", "1", "X86::TuningFast7ByteNOP", "7", "X86::TuningFast15ByteNOP", "15", "X86::TuningFast11ByteNOP", "11", "10" ]

X86AsmBackend57

getMaximumNopSize

X86

CPU

LLVM

27,838

99

1

[]

[ "<s>", "void", "SICMCCodeEmitter", "::", "EmitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "un...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "SIC", "SIC", "0", "8", "1", "8", "0xff" ]

SICMCCodeEmitter

EmitInstruction

SIC

CPU

LLVM

27,839

66

1

[]

[ "<s>", "static", "int", "mn10300_adjust_sched_cost", "(", "rtx_insn", "*", "insn", ",", "int", "dep_type", ",", "rtx_insn", "*", "dep", ",", "int", "cost", ",", "unsigned", "int", ")", "{", "rtx", "insn_set", ";", "rtx", "dep_set", ";", "int", "timings", ...

[ "Update", "scheduling", "costs", "for", "situations", "that", "can", "not", "be", "described", "using", "the", "attributes", "and", "DFA", "machinery", ".", "DEP", "is", "the", "insn", "being", "scheduled", ".", "INSN", "is", "the", "previous", "insn", ".", ...

[ "mn10300", "1", "1", "1", "0", "100", "10", "100" ]

mn10300

mn10300_adjust_sched_cost

mn10300

MPU

GCC

27,840

233

1

[]

[ "<s>", "const", "RegisterBank", "&", "ARMRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "ARM", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "G...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "ARM", "ARM", "ARM", "ARM::GPRRegBankID", "ARM::FPRRegBankID", "\"Unsupported register kind\"", "\"Switch should handle all register classes\"" ]

ARMRegisterBankInfo28

getRegBankFromRegClass

ARM

CPU

LLVM

27,841

78

1

[]

[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "Expr", ";", "}", "</s>" ]

[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]

[ "PowerPC" ]

PPCMCExpr

getSubExpr

PowerPC

CPU

LLVM

27,842

12

1

[]

[ "<s>", "int", "SystemZFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFFrame", "=", "MF", ".", "getFrameInfo", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "SystemZ", "SystemZ" ]

SystemZFrameLowering (2)

getFrameIndexReference

SystemZ

CPU

LLVM

27,843

89

1

[]

[ "<s>", "MCSection", "*", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "return", "DataSection", ";", "}", "</s>" ]

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "NVPTX" ]

NVPTXTargetObjectFile11

getExplicitSectionGlobal

NVPTX

GPU

LLVM

27,844

24

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isTailCall", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isBranch", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "Op", ":", "MI", ".", "operands"...

[ "Determines", "whether", "Inst", "is", "a", "tail", "call", "instruction", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo (2)2

isTailCall

Hexagon

DSP

LLVM

27,845

57

1

[]

[ "<s>", "void", "MachineConstPropagator", "::", "propagate", "(", "MachineFunction", "&", "MF", ")", "{", "MachineBasicBlock", "*", "Entry", "=", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "getEntryNode", "(", "&", "MF", ")", ";", "unsigned", "Entry...

[ "Propgate", "synthetic", "entry", "counts", "on", "a", "callgraph", "CG", "." ]

[ "Hexagon", "\"Picked edge \"", "\"->\"", "\"Cells after propagation:\\n\"", "\"Dead CFG edges:\\n\"", "\" \"", "\" -> \"" ]

HexagonConstPropagation17

propagate

Hexagon

DSP

LLVM

27,846

459

1

[]

[ "<s>", "static", "unsigned", "int", "ix86_minimum_incoming_stack_boundary", "(", "bool", "sibcall", ")", "{", "unsigned", "int", "incoming_stack_boundary", ";", "if", "(", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", ")", "incoming_stack_boundary",...

[ "Return", "minimum", "incoming", "stack", "alignment", "." ]

[ "i386", "128", "128", "\"force_align_arg_pointer\"" ]

i386

ix86_minimum_incoming_stack_boundary

i386

CPU

GCC

27,847

132

1

[]

[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCFrameLowering", "*", "PPCFI", "=", "static_cast", "<", "...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::FP", "PPC::FP8", "PPC::BP", "PPC::BP8", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::VRSAVE", "PPC::R2", "PPC::R13", "PPC", "PPC::R13", "PPC::X1", "PPC::X13", "PPC",...

PPCRegisterInfo68

getReservedRegs

PowerPC

CPU

LLVM

27,848

460

1

[]

[ "<s>", "BitVector", "VideocoreRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "VC", "::", "SP", ")", ";", "R...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Videocore", "Videocore", "VC::SP", "VC::LR", "VC::SR", "VC::PC" ]

VideocoreRegisterInfo

getReservedRegs

Videocore

DSP

LLVM

27,849

60

1

[]

[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "SCS", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttr...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "\"ShadowCallStack attribute not supported on Darwin.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "\"ShadowCallStack attribute not supported with ...

AArch64RegisterInfo26

getCallPreservedMask

AArch64

CPU

LLVM

27,850

225

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Lanai load / store optimization pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Lanai", "\"Lanai load / store optimization pass\"" ]

LanaiMemAluCombiner1

getPassName

Lanai

CPU

LLVM

27,851

11

1

[]

[ "<s>", "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "!", "Value", ")", "retur...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AMDGPU", "AMDGPU", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

AMDGPUAsmBackend22

applyFixup

AMDGPU

GPU

LLVM

27,852

122

1

[]

[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "MBlaze", "MBlaze", "ISD::InputArg", "16", "MBlaze", "0", "1", "2", "0" ]

MBlazeISelLowering5

LowerCallResult

MBlaze

MPU

LLVM

27,853

164

1

[]

[ "<s>", "BitVector", "NyuziRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "Nyuzi", "::", "SP_REG", ")", ";", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Nyuzi", "Nyuzi", "Nyuzi::SP_REG", "Nyuzi::RA_REG", "Nyuzi::FP_REG", "Nyuzi::GP_REG" ]

NyuziRegisterInfo

getReservedRegs

Nyuzi

GPU

LLVM

27,854

60

1

[]

[ "<s>", "void", "init_builtins", "(", ")", "{", "rvv_switcher", "rvv", ";", "if", "(", "!", "TARGET_VECTOR", ")", "return", ";", "register_builtin_types", "(", ")", ";", "if", "(", "in_lto_p", ")", "handle_pragma_vector", "(", ")", ";", "}", "</s>" ]

[ "Initialize", "all", "compiler", "built-ins", "related", "to", "RVV", "that", "should", "be", "defined", "at", "start-up", "." ]

[ "riscv" ]

riscv-vector-builtins

init_builtins

riscv

CPU

GCC

27,855

28

1

[]

[ "<s>", "static", "void", "arc_init_reg_tables", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "NUM_MACHINE_MODES", ";", "i", "++", ")", "{", "machine_mode", "m", "=", "(", "machine_mode", ")", "i", ";", "switch", ...

[ "Initialize", "the", "arc_mode_class", "array", "." ]

[ "arc", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "1", "1", "0" ]

arc5

arc_init_reg_tables

arc

MPU

GCC

27,856

348

1

[]

[ "<s>", "static", "bool", "alpha_store_data_bypass_p_1", "(", "rtx_insn", "*", "out_insn", ",", "rtx", "in_set", ")", "{", "if", "(", "!", "MEM_P", "(", "SET_DEST", "(", "in_set", ")", ")", ")", "return", "false", ";", "rtx", "out_set", "=", "single_set", ...

[ "Helper", "function", "for", "alpha_store_data_bypass_p", ",", "handle", "just", "a", "single", "SET", "IN_SET", "." ]

[ "alpha", "0", "0", "0" ]

alpha1

alpha_store_data_bypass_p_1

alpha

MPU

GCC

27,857

163

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SI Lower control flow instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI Lower control flow instructions\"" ]

SILowerControlFlow16

getPassName

R600

GPU

LLVM

27,858

12

1

[]

[ "<s>", "bool", "AArch64StorePairSuppress", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "TargetSubtargetInfo", "&", "ST...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "\"*** \"", "\": \"", "\" Skipping pass: no machine model present.\\n\"", "0", "\"Unpairing store \"", "\"\\n\"", "0" ]

AArch64StorePairSuppress3

runOnMachineFunction

AArch64

CPU

LLVM

27,859

260

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Alpha Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Alpha", "\"Alpha Assembly Printer\"" ]

AlphaAsmPrinter

getPassName

Alpha

MPU

LLVM

27,860

13

1

[]

[ "<s>", "void", "PPCTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "ST", "->", "getCPUDirective", "(", ")", "==", "PPC", "::", ...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "PowerPC", "PPC", "PPC::DIR_A2" ]

PPCTargetTransformInfo12

getUnrollingPreferences

PowerPC

CPU

LLVM

27,861

62

1

[]

[ "<s>", "int", "mmix_local_alignment", "(", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "basic_align", ")", "{", "if", "(", "basic_align", "<", "32", ")", "return", "32", ";", "return", "basic_align", ";", "}", "</s>" ]

[ "LOCAL_ALIGNMENT", "." ]

[ "mmix", "32", "32" ]

mmix3

mmix_local_alignment

mmix

CPU

GCC

27,862

24

1

[]

[ "<s>", "int", "riscv_const_insns", "(", "rtx", "x", ")", "{", "enum", "riscv_symbol_type", "symbol_type", ";", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "HIGH", ":", "if", "(", "!", "riscv_symbolic_constant_p", "(", ...

[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "constant", "X", ".", "Return", "0", "if", "X", "is", "n't", "a", "valid", "constant", "." ]

[ "riscv", "0", "0", "1", "4", "0", "1", "0", "0", "0", "0", "0" ]

riscv

riscv_const_insns

riscv

CPU

GCC

27,863

187

1

[]

[ "<s>", "Instruction", "*", "RISCVTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Instruction", "*", "Inst", ",", "AtomicOrdering", "Ord", ")", "const", "{", "if", "(", "isa", "<", "LoadInst", ">", "(", "Inst", "...

[ "Custom", "Lower", "{", "." ]

[ "RISCV", "RISCV" ]

RISCVISelLowering

emitLeadingFence

RISCV

CPU

LLVM

27,864

74

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon RDF optimizations\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon RDF optimizations\"" ]

HexagonRDFOpt10

getPassName

Hexagon

DSP

LLVM

27,865

11

1

[]

[ "<s>", "virtual", "bool", "check", "(", "function_checker", "&", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Perform", "semantic", "checks", "on", "the", "call", ".", "Return", "true", "if", "the", "call", "is", "valid", ",", "otherwise", "report", "a", "suitable", "error", "." ]

[ "aarch64" ]

aarch64-sve-builtins

check

aarch64

CPU

GCC

27,866

13

1

[]

[ "<s>", "SUnit", "*", "GCNMaxOccupancySchedStrategy", "::", "pickNodeBidirectional", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "SUnit", "*", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "false", ";", "return", "SU...

[ "Pick", "the", "best", "candidate", "node", "from", "either", "the", "top", "or", "bottom", "queue", "." ]

[ "AMDGPU", "\"Picking from Bot:\\n\"", "\"failed to find the first candidate\"", "\"Picking from Top:\\n\"", "\"failed to find the first candidate\"", "\"Top Cand: \"", "\"Bot Cand: \"", "0", "0", "0", "0", "\"Picking: \"" ]

GCNSchedStrategy1

pickNodeBidirectional

AMDGPU

GPU

LLVM

27,867

499

1

[]

[ "<s>", "void", "mips_expand_vec_unpack", "(", "rtx", "operands", "[", "2", "]", ",", "bool", "unsigned_p", ",", "bool", "high_p", ")", "{", "machine_mode", "imode", "=", "GET_MODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "(", "*", "unpack", "...

[ "Expand", "an", "integral", "vector", "unpack", "operation", "." ]

[ "mips", "2", "1", "1", "1", "0", "0" ]

mips4

mips_expand_vec_unpack

mips

CPU

GCC

27,868

205

1

[]

[ "<s>", "int", "SystemZTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1Pr...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "SystemZ", "SystemZ", "\"getArithmeticInstrCost() called with vector type.\"", "32", "2", "2", "64", "128", "2", "32", "2", "1", "32", "1", "2", "1", "1", "7", "32", "4", "32", "2", "1", "32", "4", "2" ]

SystemZTargetTransformInfo12

getArithmeticInstrCost

SystemZ

CPU

LLVM

27,869

426

1

[]

[ "<s>", "void", "MOSTargetStreamer", "::", "finish", "(", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "MCContext", "&", "Context", "=", "OS", ".", "getContext", "(", ")", ";", "if", "(", "hasBSS", "(", ")", ")", "stronglyRefere...

[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]

[ "MOS", "MOS", "\"__do_zero_bss\"", "\"Declaring this symbol tells the CRT that there is \"", "\"something in BSS, so it may need to be zeroed.\"", "\"__do_copy_data\"", "\"Declaring this symbol tells the CRT that there is something in .data, \"", "\"so it may need to be copied from LMA to VMA.\"", "...

MOSTargetStreamer

finish

MOS

MPU

LLVM

27,870

125

1

[]

[ "<s>", "int", "ARMTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "(", "Opcode", "==", "Instruction", "::", "SDiv", "||", "Opcode", ...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "ARM", "ARM", "1", "0", "255", "65535", "0", "32", "1", "12", "0", "1", "8", "0", "0" ]

ARMTargetTransformInfo10

getIntImmCostInst

ARM

CPU

LLVM

27,871

223

1

[]

[ "<s>", "BitVector", "SparcRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "SP", "::", "G1", ")", ";", "if", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Sparc", "Sparc", "SP::G1", "SP::G2", "SP::G3", "SP::G4", "SP::G5", "SP::O6", "SP::I6", "SP::I7", "SP::G0", "SP::G6", "SP::G7" ]

SparcRegisterInfo4

getReservedRegs

Sparc

CPU

LLVM

27,872

138

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "M680x0RegisterInfo", "::", "getRegsForTailCall", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "&", "M680x0", "::", "XR32_TCRegClass", ";", "}", "</s>" ]

[ "Returns", "a", "register", "class", "with", "registers", "that", "can", "be", "used", "in", "forming", "tail", "calls", "." ]

[ "M680x0", "M680x0", "M680x0::XR32_TCRegClass" ]

M680x0RegisterInfo

getRegsForTailCall

M680x0

MPU

LLVM

27,873

21

1

[]

[ "<s>", "rtx", "aarch64_simd_expand_builtin", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "if", "(", "fcode", "==", "AARCH64_SIMD_BUILTIN_LANE_CHECK", ")", "{", "rtx", "totalsize", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "e...

[ "Expand", "an", "AArch64", "AdvSIMD", "builtin", "(", "intrinsic", ")", "." ]

[ "aarch64", "0", "1", "0", "0", "2", "0", "\"%Klane index must be a constant immediate\"", "\"%Ktotal size and element size must be a non-zero constant immediate\"", "1", "0", "0", "1", "1", "1" ]

aarch64-builtins2

aarch64_simd_expand_builtin

aarch64

CPU

GCC

27,874

386

1

[]

[ "<s>", "DecodeStatus", "CSKYDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "uint32_t"...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "CSKY", "CSKY", "support::endian", "14", "0x3", "4", "0", "16", "support::endian", "2", "\"Trying CSKY 32-bit table :\\n\"", "4", "2", "0", "\"Trying CSKY 16-bit table :\\n\"", "2" ]

CSKYDisassembler

getInstruction

CSKY

CPU

LLVM

27,875

224

1

[]

[ "<s>", "bool", "check_if_valid_sleep_operand", "(", "rtx", "*", "operands", ",", "int", "opno", ")", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "opno", "]", ")", ")", "{", "case", "CONST", ":", "case", "CONST_INT", ":", "if", "(", "UNSIGNED_IN...

[ "Check", "that", "after", "all", "the", "constant", "folding", ",", "whether", "the", "operand", "to", "__builtin_arc_sleep", "is", "an", "unsigned", "int", "of", "6", "bits", ".", "If", "not", ",", "flag", "an", "error", "." ]

[ "arc", "\"operand for sleep instruction must be an unsigned 6 bit compile-time constant\"" ]

arc4

check_if_valid_sleep_operand

arc

MPU

GCC

27,876

60

1

[]

[ "<s>", "void", "AMDGPUAsmParser", "::", "peekTokens", "(", "MutableArrayRef", "<", "AsmToken", ">", "Tokens", ")", "{", "auto", "TokCount", "=", "getLexer", "(", ")", ".", "peekTokens", "(", "Tokens", ")", ";", "for", "(", "auto", "Idx", "=", "TokCount", ...

[ "Look", "ahead", "an", "arbitrary", "number", "of", "tokens", "." ]

[ "AMDGPU", "AMDGPU", "\"\"" ]

AMDGPUAsmParser1

peekTokens

AMDGPU

GPU

LLVM

27,877

57

1

[]

[ "<s>", "bool", "M88kPassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "register", "bank", "selector", "pass", ",", "which", "assigns", "register", "banks", "to", "virtual", "registers", "without", "a", "register", "class", "or", "register", "banks", "." ]

[ "M88k", "M88k" ]

M88kTargetMachine

addRegBankSelect

M88k

MPU

LLVM

27,878

19

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", ")", "{", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "SILowerControlFlowID", ",", "false", ")", ";", "insertPass", "(", "&", "RegisterCoalescerID", ",", "&", "SIPreAllocateWWMRegsID", ",", ...

[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]

[ "AMDGPU", "SI", "SI" ]

AMDGPUTargetMachine104

addFastRegAlloc

AMDGPU

GPU

LLVM

27,879

36

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "cris_init_machine_status", "(", "void", ")", "{", "return", "ggc_alloc_cleared", "(", "sizeof", "(", "struct", "machine_function", ")", ")", ";", "}", "</s>" ]

[ "Zero", "initialization", "is", "OK", "for", "all", "current", "fields", "." ]

[ "cris" ]

cris3

cris_init_machine_status

cris

MPU

GCC

27,880

20

1

[]

[ "<s>", "static", "void", "recombine_stvx_pattern", "(", "rtx_insn", "*", "insn", ",", "del_info", "*", "to_delete", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "MEM_P...

[ "If", "INSN", "is", "the", "store", "for", "an", "stvx", "pattern", ",", "put", "it", "in", "canonical", "form", "." ]

[ "rs6000", "0", "0", "0", "0", "0", "0", "1", "0", "1", "\"stvx opportunity found at %d\\n\"" ]

rs6000-p8swap

recombine_stvx_pattern

rs6000

CPU

GCC

27,881

424

1

[]

[ "<s>", "bool", "RISCVDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", ...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "RISCV", "RISCV" ]

RISCVISelDAGToDAG14

SelectInlineAsmMemoryOperand

RISCV

CPU

LLVM

27,882

72

1

[]

[ "<s>", "DecodeStatus", "MipsDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&"...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Mips", "Mips", "Mips", "\"Trying MicroMips16 table (16-bit instructions):\\n\"", "Mips", "2", "\"Trying MicroMips32 table (32-bit instructions):\\n\"", "Mips", "4", "\"Trying COP3_ table (32-bit opcodes):\\n\"", "4", "Mips", "\"Trying Mips32r6_64r6 (GPR64) table (32-bit opcodes):\\n\"", "...

MipsDisassembler61

getInstruction

Mips

CPU

LLVM

27,883

467

1

[]

[ "<s>", "const", "char", "*", "m68k_output_scc", "(", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "return", "\"seq %0\"", ";", "case", "NE", ":", "return", "\"sne %0\"", ";", "case", "GT", ":", "return", "\"sgt %0\"",...

[ "Return", "an", "output", "template", "for", "a", "scc", "instruction", "with", "CODE", "." ]

[ "m68k", "\"seq %0\"", "\"sne %0\"", "\"sgt %0\"", "\"shi %0\"", "\"slt %0\"", "\"scs %0\"", "\"sge %0\"", "\"scc %0\"", "\"sle %0\"", "\"sls %0\"", "\"spl %0\"", "\"smi %0\"" ]

m68k

m68k_output_scc

m68k

MPU

GCC

27,884

94

1

[]

[ "<s>", "bool", "Mips16FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "Mips", "Mips" ]

Mips16FrameLowering12

restoreCalleeSavedRegisters

Mips

CPU

LLVM

27,885

31

1

[]

[ "<s>", "static", "int", "ix86_simd_clone_compute_vecsize_and_simdlen", "(", "struct", "cgraph_node", "*", "node", ",", "struct", "cgraph_simd_clone", "*", "clonei", ",", "tree", "base_type", ",", "int", "num", ")", "{", "int", "ret", "=", "1", ";", "if", "(", ...

[ "Set", "CLONEI-", ">", "vecsize_mangle", ",", "CLONEI-", ">", "vecsize_int", ",", "CLONEI-", ">", "vecsize_float", "and", "if", "CLONEI-", ">", "simdlen", "is", "0", ",", "also", "CLONEI-", ">", "simdlen", ".", "Return", "0", "if", "SIMD", "clones", "shoul...

[ "i386", "1", "2", "16", "1", "0", "0", "\"unsupported simdlen %d\"", "0", "0", "\"unsupported return type %qT for simd\\n\"", "0", "0", "0", "\"unsupported argument type %qT for simd\\n\"", "0", "1", "\"bcd\"", "3", "128", "128", "128", "256", "256", "256", "0", "...

i3864

ix86_simd_clone_compute_vecsize_and_simdlen

i386

CPU

GCC

27,886

447

1

[]

[ "<s>", "static", "rtx", "rs6000_parallel_return", "(", "machine_mode", "mode", ",", "int", "n_elts", ",", "machine_mode", "elt_mode", ",", "unsigned", "int", "regno", ",", "unsigned", "int", "reg_stride", ")", "{", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "...

[ "Return", "an", "rtx", "describing", "a", "return", "value", "of", "MODE", "as", "a", "PARALLEL", "in", "N_ELTS", "registers", ",", "each", "of", "mode", "ELT_MODE", ",", "starting", "at", "REGNO", ",", "stride", "REG_STRIDE", "." ]

[ "rs6000", "0", "0" ]

rs6000

rs6000_parallel_return

rs6000

CPU

GCC

27,887

102

1

[]

[ "<s>", "static", "bool", "msp430_use_32bit_hwmult", "(", "void", ")", "{", "static", "const", "char", "*", "cached_match", "=", "NULL", ";", "static", "bool", "cached_result", ";", "if", "(", "msp430_hwmult_type", "==", "MSP430_HWMULT_LARGE", ")", "return", "tru...

[ "Returns", "true", "if", "the", "current", "MCU", "has", "a", "second", "generation", "32-bit", "hardware", "multiplier", "." ]

[ "msp430", "4" ]

msp430

msp430_use_32bit_hwmult

msp430

MPU

GCC

27,888

82

1

[]

[ "<s>", "static", "int", "arc_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ...

[ "Implement", "TARGET_ARG_PARTIAL_BYTES", "." ]

[ "arc", "1", "0" ]

arc4

arc_arg_partial_bytes

arc

MPU

GCC

27,889

107

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunction...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU", "AMDGPU::VGPR_32RegClassID", "AMDGPU::SGPR_32RegClassID" ]

SIRegisterInfo114

getRegPressureLimit

AMDGPU

GPU

LLVM

27,890

125

1

[]

[ "<s>", "static", "bool", "loongarch_tls_symbol_p", "(", "rtx", "x", ")", "{", "return", "SYMBOL_REF_P", "(", "x", ")", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "0", ";", "}", "</s>" ]

[ "Return", "true", "if", "X", "is", "a", "thread-local", "symbol", "." ]

[ "loongarch", "0" ]

loongarch

loongarch_tls_symbol_p

loongarch

CPU

GCC

27,891

22

1

[]

[ "<s>", "static", "int", "write_one_arg", "(", "std", "::", "stringstream", "&", "s", ",", "tree", "type", ",", "int", "i", ",", "machine_mode", "mode", ",", "bool", "no_arg_types", ")", "{", "if", "(", "!", "PASS_IN_REG_P", "(", "mode", ",", "type", ")...

[ "Write", "the", "declaration", "of", "a", "function", "arg", "of", "TYPE", "to", "S.", "I", "is", "the", "index", "of", "the", "argument", ",", "MODE", "its", "mode", ".", "NO_ARG_TYPES", "is", "true", "if", "this", "is", "for", "a", "decl", "with", ...

[ "nvptx", "2", "1", "1", "0", "\", \"", "\".param\"", "\" %in_ar\"", "1", "\"[1]\"", "\"\"", "\"[\"", "\"]\"" ]

nvptx2

write_one_arg

nvptx

GPU

GCC

27,892

180

1

[]

[ "<s>", "void", "BPFAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "BPF", "BPF", "\"Unsupported relocation: try to compile with -O2 or above, \"", "\"or check your static variable usage\"", "support::endian", "support::endian", "8", "8", "support::little", "1", "0x10", "support::endian", "4", "1", "0x1", "support::endian", "4", "8", "8", "supp...

BPFAsmBackend17

applyFixup

BPF

Virtual ISA

LLVM

27,893

328

1

[]

[ "<s>", "void", "X86TargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDValue"...

[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]

[ "X86", "X86", "0", "1", "\"Lowering returned the wrong number of results!\"", "0" ]

X86ISelLowering (2)6

LowerOperationWrapper

X86

CPU

LLVM

27,894

123

1

[]

[ "<s>", "static", "bool", "isInstr", "(", "IndexType", "X", ")", "{", "return", "X", ".", "Index", ">=", "First", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "SUnit", "refers", "to", "a", "machine", "instruction", "as", "opposed", "to", "an", "SDNode", "." ]

[ "Hexagon" ]

HexagonBlockRanges

isInstr

Hexagon

DSP

LLVM

27,895

16

1

[]

[ "<s>", "void", "AGCAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "\"No relaxation implemented\"", ")", ";", "}", "...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "AGC", "AGC", "\"No relaxation implemented\"" ]

AGCAsmBackend

relaxInstruction

AGC

MPU

LLVM

27,896

27

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", "Ty", ")", "const", "{", "CodeModel", "::", "Model", "M", "=", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "X86", "X86", "X86::isOffsetSuitableForCodeModel", "1", "0", "1", "2", "4", "8", "3", "5", "9" ]

X86ISelLowering144

isLegalAddressingMode

X86

CPU

LLVM

27,897

178

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "return",...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "RISCV", "RISCV", "0", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "RISCV::PseudoLLA", "RISCV::PseudoLA", "8", "RISCV", "0" ]

RISCVInstrInfo44

getInstSizeInBytes

RISCV

CPU

LLVM

27,898

157

1

[]

[ "<s>", "bool", "IA64TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createIA64DAGToDAGInstructionSelector", "(", "*", "this", ")", ")", ";", "return", "...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "IA64", "IA64", "IA64" ]

IA64TargetMachine

addInstSelector

IA64

CPU

LLVM

27,899

30

1

[]