docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "void", "nvptx_asm_declare_constant_name", "(", "FILE", "", "file", ",", "const", "char", "", "name", ",", "const_tree", "exp", ",", "HOST_WIDE_INT", "obj_size", ")", "{", "write_var_marker", "(", "file", ",", "true", ",", "false", ",", "n...	[ "Implement", "TARGET_ASM_DECLARE_CONSTANT_NAME", ".", "Begin", "the", "process", "of", "writing", "a", "constant", "variable", "EXP", "with", "NAME", "and", "SIZE", "and", "its", "initializer", "to", "FILE", "." ]	[ "nvptx", "\"\\t\"", "\".const\"" ]	nvptx	nvptx_asm_declare_constant_name	nvptx	GPU	GCC	28,100	65	1	[]
[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "X86", "X86", "X86", "1", "0", "2", "0", "1", "X86::COND_INVALID" ]	X86ISelLowering (2)6	getConstraintType	X86	CPU	LLVM	28,101	229	1	[]
[ "<s>", "void", "fma_forest", "::", "merge_forest", "(", "fma_forest", "", "other_forest", ")", "{", "std", "::", "list", "<", "fma_root_node", "", ">", "", "other_roots", ";", "std", "::", "list", "<", "fma_root_node", "", ">", "::", "iterator", "other...	[ "Merge", "REF_FOREST", "and", "OTHER_FOREST", "together", ",", "making", "REF_FOREST", "the", "canonical", "fma_forest", "object", "to", "represent", "both", "." ]	[ "aarch64" ]	cortex-a57-fma-steering	merge_forest	aarch64	CPU	GCC	28,102	115	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createX86FixupSetCC", "(", ")", ")", ";", "addPass", "(", "createX86OptimizeLEAs", "(", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine108	addPreRegAlloc	X86	CPU	LLVM	28,103	48	1	[]
[ "<s>", "bool", "mips_split_64bit_move_p", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "TARGET_64BIT", ")", "return", "false", ";", "if", "(", "FP_REG_RTX_P", "(", "src", ")", "&&", "FP_REG_RTX_P", "(", "dest", ")", ")", "return", "false",...	[ "Return", "true", "if", "a", "64-bit", "move", "from", "SRC", "to", "DEST", "should", "be", "split", "into", "two", "." ]	[ "mips", "1" ]	mips3	mips_split_64bit_move_p	mips	CPU	GCC	28,104	74	1	[]
[ "<s>", "const", "KudeyarTargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "KudeyarTargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]	[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]	[ "Kudeyar", "Kudeyar", "Kudeyar" ]	KudeyarISelDAGToDAG	getTargetMachine	Kudeyar	CPU	LLVM	28,105	19	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32\"", "XCore" ]	XCoreTargetMachine15	XCoreTargetMachine	XCore	MPU	LLVM	28,106	95	1	[]
[ "<s>", "static", "rtx", "tilegx_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "0", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_LIBCALL_VALUE", "." ]	[ "tilegx", "0" ]	tilegx	tilegx_libcall_value	tilegx	VLIW	GCC	28,107	21	1	[]
[ "<s>", "bool", "SIAnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopIn...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "R600", "SI", "1" ]	SIAnnotateControlFlow12	runOnFunction	R600	GPU	LLVM	28,108	245	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertExtraNopBytesForCodeAlign", "(", "const", "MCAlignFragment", "&", "AF", ",", "unsigned", "&", "Size", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureRelax", "]"...	[ "Hook", "to", "check", "if", "extra", "nop", "bytes", "must", "be", "inserted", "for", "alignment", "directive", "." ]	[ "RI5CY", "RISCV", "RISCV::FeatureRelax", "RISCV::FeatureStdExtC", "2", "4" ]	RISCVAsmBackend	shouldInsertExtraNopBytesForCodeAlign	RI5CY	CPU	LLVM	28,109	87	1	[]
[ "<s>", "void", "emitBytes", "(", "StringRef", "Data", ")", "override", "{", "emitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "emitBytes", "(", "Data", ")", ";", "}", "</s>" ]	[ "Emit", "the", "bytes", "in", "Data", "into", "the", "output", "." ]	[ "AArch64" ]	AArch64ELFStreamer11	emitBytes	AArch64	CPU	LLVM	28,110	20	1	[]
[ "<s>", "bool", "HexagonExpandCondsets", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "HII", "=", "static_cast", "<", "c...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"Before expand-condsets\\n\"", "\"After expand-condsets\\n\"" ]	HexagonExpandCondsets24	runOnMachineFunction	Hexagon	DSP	LLVM	28,111	216	1	[]
[ "<s>", "unsigned", "MBlazeIntrinsicInfo", "::", "lookupName", "(", "const", "char", "*", "Name", ",", "unsigned", "Len", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "Look", "up", "target", "intrinsic", "by", "name", "." ]	[ "MBlaze", "MBlaze", "0" ]	MBlazeIntrinsicInfo3	lookupName	MBlaze	MPU	LLVM	28,112	19	1	[]
[ "<s>", "static", "void", "mcore_mark_dllimport", "(", "tree", "decl", ")", "{", "const", "char", "", "oldname", ";", "char", "", "newname", ";", "tree", "idp", ";", "rtx", "rtlname", ";", "rtx", "newrtl", ";", "rtlname", "=", "XEXP", "(", "DECL_RTL", ...	[ "Mark", "a", "DECL", "as", "being", "dllimport", "'d", "." ]	[ "mcore", "0", "0", "0", "\"initialized variable %q+D is marked dllimport\"", "1", "1", "11", "\"@i.__imp_%s\"", "0" ]	mcore3	mcore_mark_dllimport	mcore	MPU	GCC	28,113	213	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "SITargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "AMDGPU", "SI", "\"r\"", "\"Unhandled type for 'r' inline asm constraint\"", "MVT::i64", "0U", "AMDGPU::SGPR_64RegClass", "MVT::i32", "0U", "AMDGPU::SGPR_32RegClass", "1", "1", "AMDGPU::VGPR_32RegClass", "1", "AMDGPU::SGPR_32RegClass", "2", "10" ]	SIISelLowering1	getRegForInlineAsmConstraint	AMDGPU	GPU	LLVM	28,114	209	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "R600" ]	AMDGPUTargetTransformInfo	getAnalysisUsage	R600	GPU	LLVM	28,115	18	1	[]
[ "<s>", "bool", "HexagonEarlyIfConversion", "::", "isValid", "(", "const", "FlowPattern", "&", "FP", ")", "const", "{", "if", "(", "hasEHLabel", "(", "FP", ".", "SplitB", ")", ")", "return", "false", ";", "if", "(", "FP", ".", "TrueB", "&&", "!", "isVal...	[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]	[ "Hexagon", "Hexagon", "0", "Hexagon::PredRegsRegClass" ]	HexagonEarlyIfConv (2)	isValid	Hexagon	DSP	LLVM	28,116	150	1	[]
[ "<s>", "bool", "XCoreDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Reg", ";", "switch", "(", "Co...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "XCore", "XCore", "XCoreISD::CPRelativeWrapper", "XCore::CP", "MVT::i32", "XCoreISD::DPRelativeWrapper", "XCore::DP", "MVT::i32", "0" ]	XCoreISelDAGToDAG (2)1	SelectInlineAsmMemoryOperand	XCore	MPU	LLVM	28,117	124	1	[]
[ "<s>", "static", "void", "union_uses", "(", "swap_web_entry", "", "insn_entry", ",", "rtx", "insn", ",", "df_ref", "def", ")", "{", "struct", "df_link", "", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "link", ")", "insn_entry", ...	[ "Union", "INSN", "with", "all", "insns", "containing", "uses", "reached", "from", "DEF", ".", "Detect", "whether", "DEF", "is", "live-out", "from", "the", "current", "function", "." ]	[ "rs6000", "1", "1" ]	rs6000-p8swap	union_uses	rs6000	CPU	GCC	28,118	117	1	[]
[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "static", "const", "char", "Nops", "[", "10", "]", "[", "11", "]", "=", "{", "\"\\x90\"", ",", "\"\\x66\\x90\"", ",", "\"\\x...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "X86", "X86", "10", "11", "\"\\x90\"", "\"\\x66\\x90\"", "\"\\x0f\\x1f\\x00\"", "\"\\x0f\\x1f\\x40\\x00\"", "\"\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x0f\\x1f\\x80\\x00\\x00\\x00\\x00\"", "\"\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x8...	X86AsmBackend16	writeNopData	X86	CPU	LLVM	28,119	237	1	[]
[ "<s>", "static", "rtx", "nds32_read_argument", "(", "tree", "exp", ",", "unsigned", "int", "index", ")", "{", "return", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "index", ")", ")", ";", "}", "</s>" ]	[ "Read", "the", "requested", "argument", "from", "the", "EXP", "given", "by", "INDEX", ".", "Return", "the", "value", "as", "an", "rtx", "." ]	[ "nds32" ]	nds32-intrinsic	nds32_read_argument	nds32	CPU	GCC	28,120	24	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Instruction Shortening\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SystemZ", "\"SystemZ Instruction Shortening\"" ]	SystemZShortenInst15	getPassName	SystemZ	CPU	LLVM	28,121	11	1	[]
[ "<s>", "static", "rtx", "arc_call_tls_get_addr", "(", "rtx", "ti", ")", "{", "rtx", "arg", "=", "gen_rtx_REG", "(", "Pmode", ",", "R0_REG", ")", ";", "rtx", "ret", "=", "gen_rtx_REG", "(", "Pmode", ",", "R0_REG", ")", ";", "rtx", "fn", ";", "rtx_insn",...	[ "Emit", "a", "call", "to", "__tls_get_addr", ".", "TI", "is", "the", "argument", "to", "this", "function", ".", "RET", "is", "an", "RTX", "for", "the", "return", "value", "location", ".", "The", "entire", "insn", "sequence", "is", "returned", "." ]	[ "arc", "\"__tls_get_addr\"", "1" ]	arc	arc_call_tls_get_addr	arc	MPU	GCC	28,122	110	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "EnableA53Fix835769", ")", "addPass", "(", "createAArch64A53Fix835769", "(", ")", ")", ";", "addPass", "(", "createAArch64BranchRelaxation", "(", ")", ")", ";", "if", "(", "T...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine52	addPreEmitPass	AArch64	CPU	LLVM	28,123	65	1	[]
[ "<s>", "bool", "HexagonOptAddrMode", "::", "processBlock", "(", "NodeAddr", "<", "BlockNode", "", ">", "BA", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "IA", ":", "BA", ".", "Addr", "->", "members", "(", "", "DFG", ")", ")"...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "Hexagon", "Hexagon", "Hexagon::A2_tfrsi", "1", "\"[Analyzing \"", "\"]: \"", "\"\\n\\t[InstrNode]: \"", "0", "0", "\"\\t[Total reached uses] : \"", "\"\\n\"", "\"\\t[Processing Reached Uses] ===\\n\"", "\"Found a PhiRef node as a real reached use!!\"", "\"\\t\\t[MI <\"", "\">]: \"", "...	HexagonOptAddrMode23	processBlock	Hexagon	DSP	LLVM	28,124	475	1	[]
[ "<s>", "Align", "getAlign", "(", "DataLayout", "const", "&", "DL", ",", "const", "GlobalVariable", "*", "GV", ")", "{", "return", "DL", ".", "getValueOrABITypeAlignment", "(", "GV", "->", "getPointerAlignment", "(", "DL", ")", ",", "GV", "->", "getValueType"...	[ "Return", "the", "minimum", "known", "alignment", "in", "bytes", "of", "the", "actual", "memory", "reference", "." ]	[ "AMDGPU" ]	AMDGPULDSUtils	getAlign	AMDGPU	GPU	LLVM	28,125	34	1	[]
[ "<s>", "int", "xtensa_expand_block_move", "(", "rtx", "*", "operands", ")", "{", "static", "const", "machine_mode", "mode_from_align", "[", "]", "=", "{", "VOIDmode", ",", "QImode", ",", "HImode", ",", "VOIDmode", ",", "SImode", ",", "}", ";", "rtx", "dst_...	[ "Try", "to", "expand", "a", "block", "move", "operation", "to", "an", "RTL", "block", "move", "instruction", ".", "If", "not", "optimizing", "or", "if", "the", "block", "size", "is", "not", "a", "constant", "or", "if", "the", "block", "is", "small", ",...	[ "xtensa", "0", "1", "2", "2", "2", "2", "0", "0", "0", "2", "0", "2", "3", "0", "0", "4", "2", "0", "0", "0", "0", "1", "1", "0", "4", "4", "2", "2", "1", "1" ]	xtensa4	xtensa_expand_block_move	xtensa	MPU	GCC	28,126	470	1	[]
[ "<s>", "static", "int", "translate_unix", "(", "char", "*", "name", ",", "int", "type", "ATTRIBUTE_UNUSED", ")", "{", "strcpy", "(", "filename_buff", ",", "name", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "Action", "routine", "called", "by", "decc", "$", "to_vms", ".", "NAME", "is", "a", "file", "name", "or", "directory", "name", ".", "TYPE", "is", "unused", "." ]	[ "alpha", "0" ]	vms-cc1	translate_unix	alpha	MPU	GCC	28,127	24	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")...	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARM::LDRi12", "ARM::LDRH", "ARM::LDRBi12", "ARM::STRi12", "ARM::STRH", "ARM::STRBi12", "ARM::t2LDRi12", "ARM::t2LDRi8", "ARM::t2STRi12", "ARM::t2STRi8", "ARM::VLDRS", "ARM::VLDRD", "ARM::VSTRS", "ARM::VSTRD", "ARM:...	ARMBaseRegisterInfo	needsFrameBaseReg	ARM	CPU	LLVM	28,128	317	1	[]
[ "<s>", "SDValue", "VETargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVecto...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "VE", "VE", "ISD::OutputArg", "16", "4", "1", "0", "\"Can only return in registers!\"", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "MVT::i64", "MVT::f32", "MVT::i64", "0", "VE::sub_f32", "MVT::i32", "MVT::i64", "0", "\"Unknown loc info!\"", "\"Unexpected custo...	VEISelLowering1	LowerReturn	VE	CPU	LLVM	28,129	469	1	[]
[ "<s>", "TargetTransformInfo", "::", "PopcntSupportKind", "WebAssemblyTTIImpl", "::", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "const", "{", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "\"Ty width must be power of 2\"", ")", ";", "return", "T...	[ "Return", "hardware", "support", "for", "population", "count", "." ]	[ "WebAssembly", "WebAssembly", "\"Ty width must be power of 2\"" ]	WebAssemblyTargetTransformInfo (2)	getPopcntSupport	WebAssembly	Virtual ISA	LLVM	28,130	28	1	[]
[ "<s>", "static", "rtx", "single_set_and_flags", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "multiple_sets", "(", "insn", ")", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "XVECLEN", "(", "pat", ",", "0", ")", "=...	[ "Wrapper", "around", "single_set", "which", "returns", "the", "first", "SET", "of", "a", "pair", "if", "the", "second", "SET", "is", "to", "the", "flags", "register", "." ]	[ "visium", "0", "2", "0", "0", "0", "0", "0", "0", "0", "1" ]	visium	single_set_and_flags	visium	Virtual ISA	GCC	28,131	100	1	[]
[ "<s>", "static", "inline", "int", "rs6000_secondary_reload_toc_costs", "(", "addr_mask_type", "addr_mask", ")", "{", "int", "ret", ";", "if", "(", "TARGET_CMODEL", "!=", "CMODEL_SMALL", ")", "ret", "=", "(", "(", "addr_mask", "&", "RELOAD_REG_OFFSET", ")", "==",...	[ "Helper", "function", "to", "return", "the", "cost", "of", "adding", "a", "TOC", "entry", "address", "." ]	[ "powerpcspe", "0", "1", "2", "6", "3" ]	powerpcspe	rs6000_secondary_reload_toc_costs	powerpcspe	CPU	GCC	28,132	49	1	[]
[ "<s>", "static", "bool", "s390_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fundecl", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "INTEGRAL_TYPE_P", "(", "type", ")", "\|\|", "POINTER_TYPE_P", "(", "type", ")", "\|\|", "TREE_CODE", "(", "type", "...	[ "Return", "true", "if", "return", "values", "of", "type", "TYPE", "should", "be", "returned", "in", "a", "memory", "buffer", "whose", "address", "is", "passed", "by", "the", "caller", "as", "hidden", "first", "argument", "." ]	[ "s390", "8" ]	s3904	s390_return_in_memory	s390	MPU	GCC	28,133	74	1	[]
[ "<s>", "const", "AMDGPURegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "R600" ]	AMDGPUTargetMachine	getRegisterInfo	R600	GPU	LLVM	28,134	20	1	[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "AMDGPU", "SI", "SI", "0", "AMDGPU::VReg_128RegClass", "12", "3", "4", "0", "0", "4", "1", "1", "0", "1", "AMDGPU::VGPR_32RegClass", "2", "AMDGPU::VReg_64RegClass", "3", "AMDGPU::VReg_96RegClass", "AMDGPU::getAtomicNoRetOp", "1", "0", "0", "1", "0", "AMDGPU::EXTRA...	SIISelLowering113	AdjustInstrPostInstrSelection	AMDGPU	GPU	LLVM	28,135	439	1	[]
[ "<s>", "size_t", "ARMELFAttributeData", "::", "emit", "(", "char", "", "pBuf", ")", "const", "{", "char", "", "buffer", "=", "pBuf", ";", "const", "ELFAttributeValue", "&", "attr_conformance", "=", "m_Attrs", "[", "Tag_conformance", "]", ";", "if", "(", ...	[ "Output", "the", "remark", "via", "the", "diagnostic", "handler", "and", "to", "the", "optimization", "record", "file", "." ]	[ "ARM", "ARM", "0", "0", "0", "0", "1", "0", "0" ]	ARMELFAttributeData	emit	ARM	CPU	LLVM	28,136	308	1	[]
[ "<s>", "static", "bool", "Check", "(", "DecodeStatus", "&", "Out", ",", "DecodeStatus", "In", ")", "{", "switch", "(", "In", ")", "{", "case", "MCDisassembler", "::", "Success", ":", "return", "true", ";", "case", "MCDisassembler", "::", "SoftFail", ":", ...	[ "Matches", "check", "string", "and", "its", "``", "not", "strings", "''", "and/or", "``", "dag", "strings", "''", "." ]	[ "ARM", "\"Invalid DecodeStatus!\"" ]	ARMDisassembler (2)	Check	ARM	CPU	LLVM	28,137	56	1	[]
[ "<s>", "static", "rtx", "s390_function_and_libcall_value", "(", "machine_mode", "mode", ",", "const_tree", "ret_type", ",", "const_tree", "fntype_or_decl", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "ret_type", ")", "{", "int", "unsignedp", ...	[ "Define", "where", "to", "return", "a", "(", "scalar", ")", "value", "of", "type", "RET_TYPE", ".", "If", "RET_TYPE", "is", "null", ",", "define", "where", "to", "return", "a", "(", "scalar", ")", "value", "of", "mode", "MODE", "from", "a", "libcall", ...	[ "s390", "1", "8", "16", "2", "2", "2", "0", "2", "1", "3", "4" ]	s3904	s390_function_and_libcall_value	s390	MPU	GCC	28,138	192	1	[]
[ "<s>", "const", "char", "*", "Z80oldTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "Z80oldISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "Z80oldISD", "::", "FIRST_NUMBER", ":", "break", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Z80old", "Z80old", "Z80oldISD::NodeType", "Z80oldISD::FIRST_NUMBER", "Z80oldISD::Wrapper", "\"Z80oldISD::Wrapper\"", "Z80oldISD::RLC", "\"Z80oldISD::RLC\"", "Z80oldISD::RRC", "\"Z80oldISD::RRC\"", "Z80oldISD::RL", "\"Z80oldISD::RL\"", "Z80oldISD::RR", "\"Z80oldISD::RR\"", "Z80oldISD::SL...	Z80oldISelLowering	getTargetNodeName	Z80old	MPU	LLVM	28,139	274	1	[]
[ "<s>", "bool", "find", "(", "const", "SPIRV", "::", "SpecialTypeDescriptor", "&", "TD", ",", "const", "MachineFunction", "*", "MF", ",", "Register", "&", "R", ")", "{", "return", "ST", ".", "find", "(", "TD", ",", "MF", ",", "R", ")", ";", "}", "</...	[ "Search", "for", "the", "first", "string", "Str", "in", "the", "string", "." ]	[ "SPIRV", "SPIRV::SpecialTypeDescriptor" ]	SPIRVDuplicatesTracker	find	SPIRV	Virtual ISA	LLVM	28,140	33	1	[]
[ "<s>", "param_iterator", "arg_begin", "(", ")", "const", "{", "return", "ArgumentParams", ".", "begin", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "iterator", "pointing", "to", "the", "beginning", "of", "the", "argument", "list", "." ]	[ "HSAIL" ]	HSAILParamManager	arg_begin	HSAIL	Virtual ISA	LLVM	28,141	14	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "X86AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"reloc_riprel_4byte\"", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "X86", "X86", "X86::NumTargetFixupKinds", "\"reloc_riprel_4byte\"", "0", "32", "\"reloc_riprel_4byte_movq_load\"", "0", "32", "\"reloc_riprel_4byte_relax\"", "0", "32", "\"reloc_riprel_4byte_relax_rex\"", "0", "32", "\"reloc_signed_4byte\"", "0", "32", "0", "\"reloc_signed_4byt...	X86AsmBackend (2)1	getFixupKindInfo	X86	CPU	LLVM	28,142	192	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "CV_Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "RI5CY" ]	PULPHardwareLoops	isReg	RI5CY	CPU	LLVM	28,143	12	1	[]
[ "<s>", "const", "MCPhysReg", "", "R600RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", ")", "const", "{", "return", "&", "CalleeSavedReg", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AMDGPU", "R600" ]	R600RegisterInfo1	getCalleeSavedRegs	AMDGPU	GPU	LLVM	28,144	18	1	[]
[ "<s>", "bool", "AArch64LegalizerInfo", "::", "legalizeCustom", "(", "LegalizerHelper", "&", "Helper", ",", "MachineInstr", "&", "MI", ")", "const", "{", "MachineIRBuilder", "&", "MIRBuilder", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI"...	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "AArch64", "AArch64", "\"expected switch to return\"" ]	AArch64LegalizerInfo29	legalizeCustom	AArch64	CPU	LLVM	28,145	157	1	[]
[ "<s>", "void", "TOYInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'$'", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "TOY", "TOY" ]	TOYInstPrinter	printRegName	TOY	CPU	LLVM	28,146	31	1	[]
[ "<s>", "void", "AMDGPUTargetELFStreamer", "::", "finish", "(", ")", "{", "std", "::", "string", "Blob", ";", "const", "char", "*", "Vendor", "=", "getPALMetadata", "(", ")", "->", "getVendor", "(", ")", ";", "unsigned", "Type", "=", "getPALMetadata", "(", ...	[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUTargetStreamer19	finish	AMDGPU	GPU	LLVM	28,147	106	1	[]
[ "<s>", "std", "::", "string", "HSAILIntrinsicInfo", "::", "getName", "(", "unsigned", "int", "IntrID", ",", "Type", "", "", "Tys", ",", "unsigned", "int", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "HSAIL", "HSAIL", "Intrinsic::num_intrinsics", "0", "HSAILIntrinsic::num_HSAIL_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]	HSAILIntrinsicInfo	getName	HSAIL	Virtual ISA	LLVM	28,148	77	1	[]
[ "<s>", "bool", "MipsConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MCP", "=", "mf", ".", "getConstantPool", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"constant island ma...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "\"constant island machine function \"", "\"\\n\"", "Mips", "Mips", "Mips", "Mips", "Mips", "\"constant island processing \"", "\"\\n\"", "0", "0", "\"Beginning CP iteration #\"", "0", "30", "\"Constant Island pass failed to converge!\"", "\"Beginning BR iteration #...	MipsConstantIslandPass31	runOnMachineFunction	Mips	CPU	LLVM	28,149	417	1	[]
[ "<s>", "bool", "function_resolver", "::", "require_vector_or_scalar_type", "(", "unsigned", "int", "argno", ")", "{", "tree", "actual", "=", "get_argument_type", "(", "argno", ")", ";", "if", "(", "actual", "==", "error_mark_node", ")", "return", "false", ";", ...	[ "Require", "argument", "ARGNO", "to", "be", "a", "vector", "or", "scalar", "argument", ".", "Return", "true", "if", "it", "is", ",", "otherwise", "report", "an", "appropriate", "error", "." ]	[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a vector or scalar type\"", "1" ]	aarch64-sve-builtins	require_vector_or_scalar_type	aarch64	CPU	GCC	28,150	66	1	[]
[ "<s>", "void", "HSAILFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "DenseMap", "<"...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "HSAIL", "HSAIL", "0", "0", "4", "4", "0", "\"Stack object offsets should be 0 before frame finalized\"", "1", "1", "1", "1", "0", "0", "HSAIL::getNamedOperandIdx", "HSAIL::OpName", "1", "2" ]	HSAILFrameLowering	processFunctionBeforeFrameFinalized	HSAIL	Virtual ISA	LLVM	28,151	442	1	[]
[ "<s>", "static", "void", "avr_reorg", "(", "void", ")", "{", "rtx", "insn", ",", "pattern", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "!", "(", "GET_COD...	[ "This", "function", "optimizes", "conditional", "jumps", "." ]	[ "avr", "0", "0", "0", "0", "1", "0", "0", "0", "0", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "0", "0", "1", "1" ]	avr3	avr_reorg	avr	MPU	GCC	28,152	503	1	[]
[ "<s>", "static", "void", "sh_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "fputs", "(", "\"\\t.section .directive, \\\"SM\\\", @progbits, 1\\n\"", ",", "asm_out_file", ")", ";", "fputs", "(", "\"\\t.asciz \\\"#<SYMEDIT>#\\\\n\\\"\\n\"", ",", ...	[ "Output", "the", "start", "of", "the", "assembler", "file", "." ]	[ "sh", "\"\\t.section .directive, \\\"SM\\\", @progbits, 1\\n\"", "\"\\t.asciz \\\"#<SYMEDIT>#\\\\n\\\"\\n\"", "\"%s\\n\"", "\"\\t.little\\n\"", "\"\\t.mode\\tSHcompact\\n\"", "\"\\t.mode\\tSHmedia\\n\\t.abi\\t%i\\n\"", "64", "32" ]	sh3	sh_file_start	sh	CPU	GCC	28,153	91	1	[]
[ "<s>", "static", "bool", "rs6000_expand_vec_perm_const_1", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "unsigned", "char", "perm0", ",", "unsigned", "char", "perm1", ")", "{", "rtx", "x", ";", "if", "(", "(", "perm0", "&", "2", ")"...	[ "Expand", "a", "Paired", "Single", "or", "VSX", "Permute", "Doubleword", "constant", "permutation", ".", "Return", "true", "if", "we", "match", "an", "efficient", "implementation", "." ]	[ "rs6000", "2", "2", "2", "1", "1", "2", "2", "2", "2", "2", "2", "0", "2", "4", "2" ]	rs60004	rs6000_expand_vec_perm_const_1	rs6000	CPU	GCC	28,154	237	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "AArch64", "AArch64", "AArch64::LDRWui", "AArch64::LDRXui", "AArch64::LDRBui", "AArch64::LDRHui", "AArch64::LDRSui", "AArch64::LDRDui", "AArch64::LDRQui", "AArch64::LDR_PXI", "AArch64::LDR_ZXI", "AArch64::LDR_ZZXI", "AArch64::LDR_ZZZXI", "AArch64::LDR_ZZZZXI", "0", "0", "1", "2", ...	AArch64InstrInfo73	isLoadFromStackSlot	AArch64	CPU	LLVM	28,155	173	1	[]
[ "<s>", "void", "Cpu0AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", "...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Cpu0", "Cpu0", "128", "\"Pseudo opcode found in EmitInstruction()\"" ]	Cpu0AsmPrinter3	EmitInstruction	Cpu0	CPU	LLVM	28,156	140	1	[]
[ "<s>", "int", "cr16_interrupt_function_p", "(", "void", ")", "{", "tree", "attributes", ";", "attributes", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "return", "(", "lookup_attribute", "(", "\"interrupt\"", ",", "attribu...	[ "Return", "nonzero", "if", "the", "current", "function", "being", "compiled", "is", "an", "interrupt", "function", "as", "specified", "by", "the", "``", "interrupt", "''", "attribute", "." ]	[ "cr16", "\"interrupt\"" ]	cr16	cr16_interrupt_function_p	cr16	MPU	GCC	28,157	32	1	[]
[ "<s>", "bool", "NVPTXTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "{", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "NVPTX", "NVPTX", "0", "1" ]	NVPTXISelLowering (2)	isLegalAddressingMode	NVPTX	GPU	LLVM	28,158	84	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", ...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "Hexagon", "Hexagon", "0", "0" ]	HexagonInstrInfo32	areMemAccessesTriviallyDisjoint	Hexagon	DSP	LLVM	28,159	359	1	[]
[ "<s>", "unsigned", "getTOCSaveOffset", "(", ")", "const", "{", "return", "TOCSaveOffset", ";", "}", "</s>" ]	[ "getTOCSaveOffset", "-", "Return", "the", "previous", "frame", "offset", "to", "save", "the", "TOC", "register", "�", "?", "64-bit", "SVR4", "ABI", "only", "." ]	[ "PowerPC" ]	PPCFrameLowering (2)	getTOCSaveOffset	PowerPC	CPU	LLVM	28,160	10	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM" ]	ARMBlockPlacement	getAnalysisUsage	ARM	CPU	LLVM	28,161	33	1	[]
[ "<s>", "static", "size_t", "cygwin_gt_pch_alloc_granularity", "(", "void", ")", "{", "return", "va_granularity", ";", "}", "</s>" ]	[ "Return", "the", "alignment", "required", "for", "allocating", "virtual", "memory", "." ]	[ "i386" ]	host-cygwin	cygwin_gt_pch_alloc_granularity	i386	CPU	GCC	28,162	11	1	[]
[ "<s>", "void", "TGSIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "mf", ",", "MachineBasicBlock", "&", "mbb", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "mbbi", "=", "mbb", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineF...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "TGSI", "TGSI", "TGSI", "TGSI", "0", "TGSI::UADDs", "TGSI::TEMP0x", "TGSI::TEMP0x" ]	TGSIFrameLowering	emitEpilogue	TGSI	Virtual ISA	LLVM	28,163	116	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "Subtarget", "(", "*", "this", ",", "M", ",", "FS", ")", ",", "DataLayout", "(", "\"e-p:32:32:32-a0:0:32-f3...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32\"" ]	XCoreTargetMachine16	XCoreTargetMachine	XCore	MPU	LLVM	28,164	50	1	[]
[ "<s>", "static", "void", "rs6000_darwin_file_start", "(", "void", ")", "{", "static", "const", "struct", "{", "const", "char", "", "arg", ";", "const", "char", "", "name", ";", "int", "if_set", ";", "}", "mapping", "[", "]", "=", "{", "{", "\"ppc64\"...	[ "Output", "a", ".machine", "directive", "for", "the", "Darwin", "assembler", ",", "and", "call", "the", "generic", "start_file", "routine", "." ]	[ "rs6000", "\"ppc64\"", "\"ppc64\"", "\"970\"", "\"ppc970\"", "\"power4\"", "\"ppc970\"", "0", "\"G5\"", "\"ppc970\"", "0", "\"7450\"", "\"ppc7450\"", "0", "\"7400\"", "\"ppc7400\"", "\"G4\"", "\"ppc7400\"", "0", "\"750\"", "\"ppc750\"", "0", "\"740\"", "\"ppc750\"", "...	rs60003	rs6000_darwin_file_start	rs6000	CPU	GCC	28,165	290	1	[]
[ "<s>", "void", "eco32_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "rtx", "operand", "=", "x", ";", "switch", "(", "code", ")", "{", "case", "0", ":", "break", ";", "case", "'H'", ":", "if", "(", "GET_C...	[ "The", "PRINT_OPERAND", "worker", "." ]	[ "eco32", "0", "\"%s\"", "1", "\"invalid operand modifier letter\"", "\"internal error: bad register: %d\"", "\"%s\"", "0", "\"unexpected operand\"" ]	eco32	eco32_print_operand	eco32	MPU	GCC	28,166	165	1	[]
[ "<s>", "void", "Coloring", "::", "dump", "(", ")", "const", "{", "dbgs", "(", ")", "<<", "\"{ Order: {\"", ";", "for", "(", "Node", "P", ":", "Order", ")", "{", "if", "(", "P", "!=", "Ignore", ")", "dbgs", "(", ")", "<<", "' '", "<<", "P", ";...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "Hexagon", "\"{ Order: {\"", "\" -\"", "\" }\\n\"", "\" Needed: {\"", "\" }\\n\"", "\" Edges: {\\n\"", "\" \"", "\" -> {\"", "\" }\\n\"", "\" }\\n\"", "\"None\"", "\"Red\"", "\"Black\"", "\"all ColorKinds should be handled by the switch above\"", "\" Colors: {\\n\"", "\" ...	HexagonISelDAGToDAGHVX7	dump	Hexagon	DSP	LLVM	28,167	221	1	[]
[ "<s>", "unsigned", "getMachineCSELookAheadLimit", "(", ")", "const", "override", "{", "return", "500", ";", "}", "</s>" ]	[ "Return", "the", "value", "to", "use", "for", "the", "MachineCSE", "'s", "LookAheadLimit", ",", "which", "is", "a", "heuristic", "used", "for", "CSE'ing", "phys", "reg", "defs", "." ]	[ "R600", "500" ]	SIInstrInfo79	getMachineCSELookAheadLimit	R600	GPU	LLVM	28,168	11	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "ca...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "RISCV", "RISCV", "0", "RISCV::SB", "RISCV::SH", "RISCV::SW", "RISCV::FSH", "RISCV::FSW", "RISCV::SD", "RISCV::FSD", "1", "2", "2", "0", "1", "0", "0" ]	RISCVInstrInfo (2)	isStoreToStackSlot	RISCV	CPU	LLVM	28,169	136	1	[]
[ "<s>", "BitVector", "MSP430RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSu...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "MSP430", "MSP430", "MSP430::PCB", "MSP430::SPB", "MSP430::SRB", "MSP430::CGB", "MSP430::PC", "MSP430::SP", "MSP430::SR", "MSP430::CG", "MSP430::FPB", "MSP430::FP" ]	MSP430RegisterInfo16	getReservedRegs	MSP430	MPU	LLVM	28,170	140	1	[]
[ "<s>", "static", "bool", "m32c_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "int", "rn", ";", "fprintf", "(", "stderr", ",", "\"can change from %s to %s in %s\\n\"", ",", "mode_name", "[", ...	[ "Implements", "TARGET_CAN_CHANGE_MODE_CLASS", ".", "Only", "r0", "and", "r1", "can", "change", "to", "QI", "(", "r0l", ",", "r1l", ")", "because", "the", "chip", "does", "n't", "support", "QI", "ops", "on", "other", "registers", "(", "well", ",", "it", "...	[ "m32c", "\"can change from %s to %s in %s\\n\"", "0", "0", "1", "0", "0x1ffa", "0", "0", "0x0005", "1", "2" ]	m32c	m32c_can_change_mode_class	m32c	MPU	GCC	28,171	140	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";"...	[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]	[ "PowerPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "PPC", "0", "PPC::MFCR", "PPC::MFCR", "0", "0", "PPC::CR0", "PPC::RLWINM", "PPC", "4", "0", "31", "PPC::STW", "1" ]	PPCRegisterInfo62	lowerCRSpilling	PowerPC	CPU	LLVM	28,172	299	1	[]
[ "<s>", "static", "void", "mcore_unique_section", "(", "tree", "decl", ",", "int", "reloc", "ATTRIBUTE_UNUSED", ")", "{", "int", "len", ";", "const", "char", "", "name", ";", "char", "", "string", ";", "const", "char", "*", "prefix", ";", "name", "=", ...	[ "Cover", "function", "for", "UNIQUE_SECTION", "." ]	[ "mcore", "\".text$\"", "0", "\".rdata$\"", "\".data$\"", "1", "\"%s%s\"" ]	mcore3	mcore_unique_section	mcore	MPU	GCC	28,173	128	1	[]
[ "<s>", "int", "arc_check_millicode", "(", "rtx", "op", ",", "int", "offset", ",", "int", "load_p", ")", "{", "int", "len", "=", "XVECLEN", "(", "op", ",", "0", ")", "-", "offset", ";", "int", "i", ";", "if", "(", "load_p", "==", "2", ")", "{", ...	[ "Check", "if", "OP", "is", "a", "proper", "parallel", "of", "a", "millicode", "call", "pattern", ".", "OFFSET", "indicates", "a", "number", "of", "elements", "to", "ignore", "-", "that", "allows", "to", "have", "a", "sibcall", "pattern", "that", "starts", ...	[ "arc", "0", "2", "2", "13", "0", "1", "0", "0", "0", "3", "13", "0", "1", "0", "0", "1", "13U", "0", "0", "0", "1", "1", "4", "0", "1" ]	arc	arc_check_millicode	arc	MPU	GCC	28,174	269	1	[]
[ "<s>", "static", "bool", "arm_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "ARG_REGISTER", "(", "1", ")", "\|\|", "(", "TARGET_32BIT", "&&", "TARGET_AAPCS_BASED", "&&", "TARGET_VFP", "&&", "TARGET_HARD_FLOA...	[ "Implement", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]	[ "arm", "1" ]	arm4	arm_function_value_regno_p	arm	CPU	GCC	28,175	48	1	[]
[ "<s>", "bool", "X86Subtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubta...	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "X86", "X86" ]	X86Subtarget104	enablePostRAScheduler	X86	CPU	LLVM	28,176	44	1	[]
[ "<s>", "const", "RegisterBankInfo", "::", "ValueMapping", "*", "AMDGPURegisterBankInfo", "::", "getValueMappingForPtr", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "PtrReg", ")", "const", "{", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", ...	[ "Return", "the", "mapping", "for", "a", "pointer", "argument", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isFlatGlobalAddrSpace", "AMDGPU::getValueMapping", "AMDGPU::VGPRRegBankID", "AMDGPU::getValueMapping" ]	AMDGPURegisterBankInfo15	getValueMappingForPtr	AMDGPU	GPU	LLVM	28,177	100	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AMDGPU", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "8", "AMDGPU:...	SIInstrInfo111	getInstSizeInBytes	AMDGPU	GPU	LLVM	28,178	420	1	[]
[ "<s>", "static", "bool", "cbranch_predicted_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "x", "=", "find_reg_note", "(", "insn", ",", "REG_BR_PROB", ",", "0", ")", ";", "if", "(", "x", ")", "{", "return", "profile_probability", "::", "from_reg_br_pro...	[ "Return", "true", "if", "INSN", "is", "annotated", "with", "a", "REG_BR_PROB", "note", "that", "indicates", "it", "'s", "a", "branch", "that", "'s", "predicted", "taken", "." ]	[ "tilegx", "0", "0" ]	tilegx	cbranch_predicted_p	tilegx	VLIW	GCC	28,179	50	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "M88k" ]	M88kAsmParser	isMem	M88k	MPU	LLVM	28,180	11	1	[]
[ "<s>", "static", "bool", "s390_hard_fp_reg_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "(", "REG_P", "(", "x", ")", "&&", "HARD_REGISTER_P", "(", "x", ")", "&&", "REG_ATTRS", "(", "x", ")", ")", ")", "return", "false", ";", "tree", "decl", "=", ...	[ "Return", "TRUE", "iff", "X", "is", "a", "hard", "floating-point", "(", "and", "not", "a", "vector", ")", "register", "." ]	[ "s390", "0", "1" ]	s390	s390_hard_fp_reg_p	s390	MPU	GCC	28,181	86	1	[]
[ "<s>", "static", "rtx", "microblaze_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_ar...	[ "Return", "an", "RTL", "expression", "containing", "the", "register", "for", "the", "given", "mode", ",", "or", "0", "if", "the", "argument", "is", "to", "be", "passed", "on", "the", "stack", "." ]	[ "microblaze", "1", "0", "0", "1", "0" ]	microblaze5	microblaze_function_arg	microblaze	MPU	GCC	28,182	193	1	[]
[ "<s>", "void", "ia64_start_function", "(", "FILE", "", "file", ",", "const", "char", "", "fnname", ",", "tree", "decl", "ATTRIBUTE_UNUSED", ")", "{", "vms_start_function", "(", "fnname", ")", ";", "fputs", "(", "\"\\t.proc \"", ",", "file", ")", ";", "as...	[ "Output", "the", "textual", "info", "surrounding", "the", "prologue", "." ]	[ "ia64", "\"\\t.proc \"" ]	ia64	ia64_start_function	ia64	CPU	GCC	28,183	51	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", "AM",...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "4", "0", "4", "AMDGPU", "8", "4", "AMDGPU", "32", "4", "AMDGPU", "20", "\"unhandled generation\"", "0", "1", "SI", "SI", "SI", "16", "0", "1", "SI", "SI", "\"unhandled address space\"" ]	SIISelLowering	isLegalAddressingMode	AMDGPU	GPU	LLVM	28,184	348	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "RegInfo", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "&", "MinCSFram...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64::FP", "8" ]	AArch64FrameLowering101	assignCalleeSavedSpillSlots	AArch64	CPU	LLVM	28,185	269	1	[]
[ "<s>", "int", "xstormy16_interrupt_function_p", "(", "void", ")", "{", "tree", "attributes", ";", "if", "(", "!", "cfun", ")", "return", "0", ";", "attributes", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "return", ...	[ "Return", "nonzero", "if", "the", "function", "is", "an", "interrupt", "function", "." ]	[ "stormy16", "0", "\"interrupt\"" ]	stormy16	xstormy16_interrupt_function_p	stormy16	CPU	GCC	28,186	38	1	[]
[ "<s>", "static", "void", "sparc_file_end", "(", "void", ")", "{", "if", "(", "got_helper_rtx", ")", "{", "const", "char", "", "name", "=", "XSTR", "(", "got_helper_rtx", ",", "0", ")", ";", "const", "char", "", "reg_name", "=", "reg_names", "[", "GLO...	[ "Do", "whatever", "processing", "is", "required", "at", "the", "end", "of", "a", "file", "." ]	[ "sparc", "0", "1", "1", "1", "0", "1", "0", "\"\\t.cfi_startproc\\n\"", "\"\\tjmp\\t%%o7+8\\n\\t add\\t%%o7, %s, %s\\n\"", "\"\\tadd\\t%%o7, %s, %s\\n\\tjmp\\t%%o7+8\\n\\t nop\\n\"", "\"\\t.cfi_endproc\\n\"" ]	sparc4	sparc_file_end	sparc	CPU	GCC	28,187	264	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "return", "false", ";", "return", "true", ";", ...	[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]	[ "ARM", "ARM" ]	ARMFrameLowering51	enableShrinkWrapping	ARM	CPU	LLVM	28,188	31	1	[]
[ "<s>", "static", "bool", "rs6000_maybe_emit_fp_cmove", "(", "rtx", "dest", ",", "rtx", "op", ",", "rtx", "true_cond", ",", "rtx", "false_cond", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "rtx", "op0", "=", "XEXP", "(", ...	[ "Possibly", "emit", "a", "floating", "point", "conditional", "move", "by", "generating", "a", "compare", "that", "sets", "a", "mask", "instruction", "and", "a", "XXSEL", "select", "instruction", ".", "Move", "TRUE_COND", "to", "DEST", "if", "OP", "of", "the"...	[ "rs6000", "0", "1", "0", "2" ]	rs60001	rs6000_maybe_emit_fp_cmove	rs6000	CPU	GCC	28,189	186	1	[]
[ "<s>", "StringRef", "AArch64MCExpr", "::", "getVariantKindName", "(", ")", "const", "{", "switch", "(", "static_cast", "<", "uint32_t", ">", "(", "getKind", "(", ")", ")", ")", "{", "case", "VK_CALL", ":", "return", "\"\"", ";", "case", "VK_LO12", ":", "...	[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]	[ "AArch64", "AArch64", "\"\"", "\":lo12:\"", "\":abs_g3:\"", "\":abs_g2:\"", "\":abs_g2_s:\"", "\":abs_g2_nc:\"", "\":abs_g1:\"", "\":abs_g1_s:\"", "\":abs_g1_nc:\"", "\":abs_g0:\"", "\":abs_g0_s:\"", "\":abs_g0_nc:\"", "\":prel_g3:\"", "\":prel_g2:\"", "\":prel_g2_nc:\"", "\":prel_...	AArch64MCExpr24	getVariantKindName	AArch64	CPU	LLVM	28,190	330	1	[]
[ "<s>", "unsigned", "stackAlignment", "(", ")", "const", "{", "return", "hasMips64", "(", ")", "?", "16", ":", "8", ";", "}", "</s>" ]	[ "The", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "." ]	[ "Mips", "Mips", "16", "8" ]	MipsSubtarget (2)	stackAlignment	Mips	CPU	LLVM	28,191	16	1	[]
[ "<s>", "void", "i386_pe_record_exported_symbol", "(", "const", "char", "", "name", ",", "int", "is_data", ")", "{", "struct", "export_list", "", "p", ";", "p", "=", "(", "struct", "export_list", "", ")", "ggc_alloc", "(", "sizeof", "", "p", ")", ";",...	[ "Assemble", "an", "export", "symbol", "entry", ".", "We", "need", "to", "keep", "a", "list", "of", "these", ",", "so", "that", "we", "can", "output", "the", "export", "list", "at", "the", "end", "of", "the", "assembly", ".", "We", "used", "to", "outp...	[ "i386" ]	winnt3	i386_pe_record_exported_symbol	i386	CPU	GCC	28,192	54	1	[]
[ "<s>", "void", "riscv_expand_float_scc", "(", "rtx", "target", ",", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "riscv_emit_float_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "op1", ")", ";", "rtx", "cmp", "=",...	[ "Like", "riscv_expand_int_scc", ",", "but", "for", "floating-point", "comparisons", "." ]	[ "riscv" ]	riscv	riscv_expand_float_scc	riscv	CPU	GCC	28,193	58	1	[]
[ "<s>", "bool", "aarch64_mask_and_shift_for_ubfiz_p", "(", "scalar_int_mode", "mode", ",", "rtx", "mask", ",", "rtx", "shft_amnt", ")", "{", "return", "CONST_INT_P", "(", "mask", ")", "&&", "CONST_INT_P", "(", "shft_amnt", ")", "&&", "INTVAL", "(", "mask", ")",...	[ "Return", "true", "if", "the", "mask", "and", "a", "shift", "amount", "from", "an", "RTX", "of", "the", "form", "(", "x", "<", "<", "SHFT_AMNT", ")", "&", "MASK", "are", "valid", "to", "combine", "into", "a", "UBFIZ", "instruction", "of", "mode", "MO...	[ "aarch64", "0", "1", "0", "1", "0" ]	aarch641	aarch64_mask_and_shift_for_ubfiz_p	aarch64	CPU	GCC	28,194	83	1	[]
[ "<s>", "bool", "aarch64_stepped_int_parallel_p", "(", "rtx", "op", ",", "int", "step", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PARALLEL", "\|\|", "!", "CONST_INT_P", "(", "XVECEXP", "(", "op", ",", "0", ",", "0", ")", ")", ")", "return"...	[ "Return", "true", "if", "OP", "is", "a", "PARALLEL", "of", "CONST_INTs", "that", "form", "a", "linear", "series", "with", "step", "STEP", "." ]	[ "aarch64", "0", "0", "0", "0", "1", "0", "0", "0" ]	aarch64	aarch64_stepped_int_parallel_p	aarch64	CPU	GCC	28,195	110	1	[]
[ "<s>", "void", "HexagonAsmInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "RawPrinter", "->", "printRegName", "(", "O", ",", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstPrinter14	printRegName	Hexagon	DSP	LLVM	28,196	24	1	[]
[ "<s>", "static", "rtx", "promote_duplicated_reg", "(", "machine_mode", "mode", ",", "rtx", "val", ")", "{", "machine_mode", "valmode", "=", "GET_MODE", "(", "val", ")", ";", "rtx", "tmp", ";", "int", "nops", "=", "mode", "==", "DImode", "?", "3", ":", ...	[ "Helper", "function", "for", "memcpy", ".", "For", "QImode", "value", "0xXY", "produce", "0xXYXYXYXY", "of", "wide", "specified", "by", "MODE", ".", "This", "is", "essentially", "a", "*", "0x10101010", ",", "but", "we", "can", "do", "slightly", "better", "...	[ "i386", "3", "2", "255", "8", "16", "16", "16", "3", "2", "8", "4", "0", "1", "8", "1", "1", "16", "1", "1", "32", "1", "1" ]	i386-expand	promote_duplicated_reg	i386	CPU	GCC	28,197	433	1	[]
[ "<s>", "Register", "MINA32RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "ret...	[ "Debug", "information", "queries", "." ]	[ "MINA32", "MINA32", "MINA32::R11", "MINA32::SP" ]	MINA32RegisterInfo	getFrameRegister	MINA32	CPU	LLVM	28,198	44	1	[]
[ "<s>", "void", "m32c_output_reg_push", "(", "FILE", "*", "s", ",", "int", "regno", ")", "{", "if", "(", "regno", "==", "FLG_REGNO", ")", "fprintf", "(", "s", ",", "\"\\tpushc\\tflg\\n\"", ")", ";", "else", "fprintf", "(", "s", ",", "\"\\tpush.%c\\t%s\\n\""...	[ "Implements", "ASM_OUTPUT_REG_PUSH", ".", "Control", "registers", "are", "pushed", "differently", "than", "general", "registers", "." ]	[ "m32c", "\"\\tpushc\\tflg\\n\"", "\"\\tpush.%c\\t%s\\n\"", "\" bwll\"" ]	m32c	m32c_output_reg_push	m32c	MPU	GCC	28,199	46	1	[]

[ "<s>", "static", "void", "nvptx_asm_declare_constant_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "const_tree", "exp", ",", "HOST_WIDE_INT", "obj_size", ")", "{", "write_var_marker", "(", "file", ",", "true", ",", "false", ",", "n...

[ "Implement", "TARGET_ASM_DECLARE_CONSTANT_NAME", ".", "Begin", "the", "process", "of", "writing", "a", "constant", "variable", "EXP", "with", "NAME", "and", "SIZE", "and", "its", "initializer", "to", "FILE", "." ]

[ "nvptx", "\"\\t\"", "\".const\"" ]

nvptx

nvptx_asm_declare_constant_name

nvptx

GPU

GCC

28,100

65

1

[]

[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "X86", "X86", "X86", "1", "0", "2", "0", "1", "X86::COND_INVALID" ]

X86ISelLowering (2)6

getConstraintType

X86

CPU

LLVM

28,101

229

1

[]

[ "<s>", "void", "fma_forest", "::", "merge_forest", "(", "fma_forest", "*", "other_forest", ")", "{", "std", "::", "list", "<", "fma_root_node", "*", ">", "*", "other_roots", ";", "std", "::", "list", "<", "fma_root_node", "*", ">", "::", "iterator", "other...

[ "Merge", "REF_FOREST", "and", "OTHER_FOREST", "together", ",", "making", "REF_FOREST", "the", "canonical", "fma_forest", "object", "to", "represent", "both", "." ]

[ "aarch64" ]

cortex-a57-fma-steering

merge_forest

aarch64

CPU

GCC

28,102

115

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createX86FixupSetCC", "(", ")", ")", ";", "addPass", "(", "createX86OptimizeLEAs", "(", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine108

addPreRegAlloc

X86

CPU

LLVM

28,103

48

1

[]

[ "<s>", "bool", "mips_split_64bit_move_p", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "TARGET_64BIT", ")", "return", "false", ";", "if", "(", "FP_REG_RTX_P", "(", "src", ")", "&&", "FP_REG_RTX_P", "(", "dest", ")", ")", "return", "false",...

[ "Return", "true", "if", "a", "64-bit", "move", "from", "SRC", "to", "DEST", "should", "be", "split", "into", "two", "." ]

[ "mips", "1" ]

mips3

mips_split_64bit_move_p

mips

CPU

GCC

28,104

74

1

[]

[ "<s>", "const", "KudeyarTargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "KudeyarTargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]

[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]

[ "Kudeyar", "Kudeyar", "Kudeyar" ]

KudeyarISelDAGToDAG

getTargetMachine

Kudeyar

CPU

LLVM

28,105

19

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32\"", "XCore" ]

XCoreTargetMachine15

XCoreTargetMachine

XCore

MPU

LLVM

28,106

95

1

[]

[ "<s>", "static", "rtx", "tilegx_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "0", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_LIBCALL_VALUE", "." ]

[ "tilegx", "0" ]

tilegx

tilegx_libcall_value

tilegx

VLIW

GCC

28,107

21

1

[]

[ "<s>", "bool", "SIAnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopIn...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "R600", "SI", "1" ]

SIAnnotateControlFlow12

runOnFunction

R600

GPU

LLVM

28,108

245

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertExtraNopBytesForCodeAlign", "(", "const", "MCAlignFragment", "&", "AF", ",", "unsigned", "&", "Size", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureRelax", "]"...

[ "Hook", "to", "check", "if", "extra", "nop", "bytes", "must", "be", "inserted", "for", "alignment", "directive", "." ]

[ "RI5CY", "RISCV", "RISCV::FeatureRelax", "RISCV::FeatureStdExtC", "2", "4" ]

RISCVAsmBackend

shouldInsertExtraNopBytesForCodeAlign

RI5CY

CPU

LLVM

28,109

87

1

[]

[ "<s>", "void", "emitBytes", "(", "StringRef", "Data", ")", "override", "{", "emitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "emitBytes", "(", "Data", ")", ";", "}", "</s>" ]

[ "Emit", "the", "bytes", "in", "Data", "into", "the", "output", "." ]

[ "AArch64" ]

AArch64ELFStreamer11

emitBytes

AArch64

CPU

LLVM

28,110

20

1

[]

[ "<s>", "bool", "HexagonExpandCondsets", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "HII", "=", "static_cast", "<", "c...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"Before expand-condsets\\n\"", "\"After expand-condsets\\n\"" ]

HexagonExpandCondsets24

runOnMachineFunction

Hexagon

DSP

LLVM

28,111

216

1

[]

[ "<s>", "unsigned", "MBlazeIntrinsicInfo", "::", "lookupName", "(", "const", "char", "*", "Name", ",", "unsigned", "Len", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "Look", "up", "target", "intrinsic", "by", "name", "." ]

[ "MBlaze", "MBlaze", "0" ]

MBlazeIntrinsicInfo3

lookupName

MBlaze

MPU

LLVM

28,112

19

1

[]

[ "<s>", "static", "void", "mcore_mark_dllimport", "(", "tree", "decl", ")", "{", "const", "char", "*", "oldname", ";", "char", "*", "newname", ";", "tree", "idp", ";", "rtx", "rtlname", ";", "rtx", "newrtl", ";", "rtlname", "=", "XEXP", "(", "DECL_RTL", ...

[ "Mark", "a", "DECL", "as", "being", "dllimport", "'d", "." ]

[ "mcore", "0", "0", "0", "\"initialized variable %q+D is marked dllimport\"", "1", "1", "11", "\"@i.__imp_%s\"", "0" ]

mcore3

mcore_mark_dllimport

mcore

MPU

GCC

28,113

213

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SITargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "AMDGPU", "SI", "\"r\"", "\"Unhandled type for 'r' inline asm constraint\"", "MVT::i64", "0U", "AMDGPU::SGPR_64RegClass", "MVT::i32", "0U", "AMDGPU::SGPR_32RegClass", "1", "1", "AMDGPU::VGPR_32RegClass", "1", "AMDGPU::SGPR_32RegClass", "2", "10" ]

SIISelLowering1

getRegForInlineAsmConstraint

AMDGPU

GPU

LLVM

28,114

209

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "R600" ]

AMDGPUTargetTransformInfo

getAnalysisUsage

R600

GPU

LLVM

28,115

18

1

[]

[ "<s>", "bool", "HexagonEarlyIfConversion", "::", "isValid", "(", "const", "FlowPattern", "&", "FP", ")", "const", "{", "if", "(", "hasEHLabel", "(", "FP", ".", "SplitB", ")", ")", "return", "false", ";", "if", "(", "FP", ".", "TrueB", "&&", "!", "isVal...

[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]

[ "Hexagon", "Hexagon", "0", "Hexagon::PredRegsRegClass" ]

HexagonEarlyIfConv (2)

isValid

Hexagon

DSP

LLVM

28,116

150

1

[]

[ "<s>", "bool", "XCoreDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Reg", ";", "switch", "(", "Co...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "XCore", "XCore", "XCoreISD::CPRelativeWrapper", "XCore::CP", "MVT::i32", "XCoreISD::DPRelativeWrapper", "XCore::DP", "MVT::i32", "0" ]

XCoreISelDAGToDAG (2)1

SelectInlineAsmMemoryOperand

XCore

MPU

LLVM

28,117

124

1

[]

[ "<s>", "static", "void", "union_uses", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx", "insn", ",", "df_ref", "def", ")", "{", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "link", ")", "insn_entry", ...

[ "Union", "INSN", "with", "all", "insns", "containing", "uses", "reached", "from", "DEF", ".", "Detect", "whether", "DEF", "is", "live-out", "from", "the", "current", "function", "." ]

[ "rs6000", "1", "1" ]

rs6000-p8swap

union_uses

rs6000

CPU

GCC

28,118

117

1

[]

[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "static", "const", "char", "Nops", "[", "10", "]", "[", "11", "]", "=", "{", "\"\\x90\"", ",", "\"\\x66\\x90\"", ",", "\"\\x...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "X86", "X86", "10", "11", "\"\\x90\"", "\"\\x66\\x90\"", "\"\\x0f\\x1f\\x00\"", "\"\\x0f\\x1f\\x40\\x00\"", "\"\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x0f\\x1f\\x80\\x00\\x00\\x00\\x00\"", "\"\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x8...

X86AsmBackend16

writeNopData

X86

CPU

LLVM

28,119

237

1

[]

[ "<s>", "static", "rtx", "nds32_read_argument", "(", "tree", "exp", ",", "unsigned", "int", "index", ")", "{", "return", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "index", ")", ")", ";", "}", "</s>" ]

[ "Read", "the", "requested", "argument", "from", "the", "EXP", "given", "by", "INDEX", ".", "Return", "the", "value", "as", "an", "rtx", "." ]

[ "nds32" ]

nds32-intrinsic

nds32_read_argument

nds32

CPU

GCC

28,120

24

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Instruction Shortening\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SystemZ", "\"SystemZ Instruction Shortening\"" ]

SystemZShortenInst15

getPassName

SystemZ

CPU

LLVM

28,121

11

1

[]

[ "<s>", "static", "rtx", "arc_call_tls_get_addr", "(", "rtx", "ti", ")", "{", "rtx", "arg", "=", "gen_rtx_REG", "(", "Pmode", ",", "R0_REG", ")", ";", "rtx", "ret", "=", "gen_rtx_REG", "(", "Pmode", ",", "R0_REG", ")", ";", "rtx", "fn", ";", "rtx_insn",...

[ "Emit", "a", "call", "to", "__tls_get_addr", ".", "TI", "is", "the", "argument", "to", "this", "function", ".", "RET", "is", "an", "RTX", "for", "the", "return", "value", "location", ".", "The", "entire", "insn", "sequence", "is", "returned", "." ]

[ "arc", "\"__tls_get_addr\"", "1" ]

arc

arc_call_tls_get_addr

arc

MPU

GCC

28,122

110

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "EnableA53Fix835769", ")", "addPass", "(", "createAArch64A53Fix835769", "(", ")", ")", ";", "addPass", "(", "createAArch64BranchRelaxation", "(", ")", ")", ";", "if", "(", "T...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine52

addPreEmitPass

AArch64

CPU

LLVM

28,123

65

1

[]

[ "<s>", "bool", "HexagonOptAddrMode", "::", "processBlock", "(", "NodeAddr", "<", "BlockNode", "*", ">", "BA", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "IA", ":", "BA", ".", "Addr", "->", "members", "(", "*", "DFG", ")", ")"...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "Hexagon", "Hexagon", "Hexagon::A2_tfrsi", "1", "\"[Analyzing \"", "\"]: \"", "\"\\n\\t[InstrNode]: \"", "0", "0", "\"\\t[Total reached uses] : \"", "\"\\n\"", "\"\\t[Processing Reached Uses] ===\\n\"", "\"Found a PhiRef node as a real reached use!!\"", "\"\\t\\t[MI <\"", "\">]: \"", "...

HexagonOptAddrMode23

processBlock

Hexagon

DSP

LLVM

28,124

475

1

[]

[ "<s>", "Align", "getAlign", "(", "DataLayout", "const", "&", "DL", ",", "const", "GlobalVariable", "*", "GV", ")", "{", "return", "DL", ".", "getValueOrABITypeAlignment", "(", "GV", "->", "getPointerAlignment", "(", "DL", ")", ",", "GV", "->", "getValueType"...

[ "Return", "the", "minimum", "known", "alignment", "in", "bytes", "of", "the", "actual", "memory", "reference", "." ]

[ "AMDGPU" ]

AMDGPULDSUtils

getAlign

AMDGPU

GPU

LLVM

28,125

34

1

[]

[ "<s>", "int", "xtensa_expand_block_move", "(", "rtx", "*", "operands", ")", "{", "static", "const", "machine_mode", "mode_from_align", "[", "]", "=", "{", "VOIDmode", ",", "QImode", ",", "HImode", ",", "VOIDmode", ",", "SImode", ",", "}", ";", "rtx", "dst_...

[ "Try", "to", "expand", "a", "block", "move", "operation", "to", "an", "RTL", "block", "move", "instruction", ".", "If", "not", "optimizing", "or", "if", "the", "block", "size", "is", "not", "a", "constant", "or", "if", "the", "block", "is", "small", ",...

[ "xtensa", "0", "1", "2", "2", "2", "2", "0", "0", "0", "2", "0", "2", "3", "0", "0", "4", "2", "0", "0", "0", "0", "1", "1", "0", "4", "4", "2", "2", "1", "1" ]

xtensa4

xtensa_expand_block_move

xtensa

MPU

GCC

28,126

470

1

[]

[ "<s>", "static", "int", "translate_unix", "(", "char", "*", "name", ",", "int", "type", "ATTRIBUTE_UNUSED", ")", "{", "strcpy", "(", "filename_buff", ",", "name", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "Action", "routine", "called", "by", "decc", "$", "to_vms", ".", "NAME", "is", "a", "file", "name", "or", "directory", "name", ".", "TYPE", "is", "unused", "." ]

[ "alpha", "0" ]

vms-cc1

translate_unix

alpha

MPU

GCC

28,127

24

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")...

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARM::LDRi12", "ARM::LDRH", "ARM::LDRBi12", "ARM::STRi12", "ARM::STRH", "ARM::STRBi12", "ARM::t2LDRi12", "ARM::t2LDRi8", "ARM::t2STRi12", "ARM::t2STRi8", "ARM::VLDRS", "ARM::VLDRD", "ARM::VSTRS", "ARM::VSTRD", "ARM:...

ARMBaseRegisterInfo

needsFrameBaseReg

ARM

CPU

LLVM

28,128

317

1

[]

[ "<s>", "SDValue", "VETargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVecto...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "VE", "VE", "ISD::OutputArg", "16", "4", "1", "0", "\"Can only return in registers!\"", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "MVT::i64", "MVT::f32", "MVT::i64", "0", "VE::sub_f32", "MVT::i32", "MVT::i64", "0", "\"Unknown loc info!\"", "\"Unexpected custo...

VEISelLowering1

LowerReturn

VE

CPU

LLVM

28,129

469

1

[]

[ "<s>", "TargetTransformInfo", "::", "PopcntSupportKind", "WebAssemblyTTIImpl", "::", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "const", "{", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "\"Ty width must be power of 2\"", ")", ";", "return", "T...

[ "Return", "hardware", "support", "for", "population", "count", "." ]

[ "WebAssembly", "WebAssembly", "\"Ty width must be power of 2\"" ]

WebAssemblyTargetTransformInfo (2)

getPopcntSupport

WebAssembly

Virtual ISA

LLVM

28,130

28

1

[]

[ "<s>", "static", "rtx", "single_set_and_flags", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "multiple_sets", "(", "insn", ")", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "XVECLEN", "(", "pat", ",", "0", ")", "=...

[ "Wrapper", "around", "single_set", "which", "returns", "the", "first", "SET", "of", "a", "pair", "if", "the", "second", "SET", "is", "to", "the", "flags", "register", "." ]

[ "visium", "0", "2", "0", "0", "0", "0", "0", "0", "0", "1" ]

visium

single_set_and_flags

visium

Virtual ISA

GCC

28,131

100

1

[]

[ "<s>", "static", "inline", "int", "rs6000_secondary_reload_toc_costs", "(", "addr_mask_type", "addr_mask", ")", "{", "int", "ret", ";", "if", "(", "TARGET_CMODEL", "!=", "CMODEL_SMALL", ")", "ret", "=", "(", "(", "addr_mask", "&", "RELOAD_REG_OFFSET", ")", "==",...

[ "Helper", "function", "to", "return", "the", "cost", "of", "adding", "a", "TOC", "entry", "address", "." ]

[ "powerpcspe", "0", "1", "2", "6", "3" ]

powerpcspe

rs6000_secondary_reload_toc_costs

powerpcspe

CPU

GCC

28,132

49

1

[]

[ "<s>", "static", "bool", "s390_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fundecl", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "INTEGRAL_TYPE_P", "(", "type", ")", "||", "POINTER_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "type", "...

[ "Return", "true", "if", "return", "values", "of", "type", "TYPE", "should", "be", "returned", "in", "a", "memory", "buffer", "whose", "address", "is", "passed", "by", "the", "caller", "as", "hidden", "first", "argument", "." ]

[ "s390", "8" ]

s3904

s390_return_in_memory

s390

MPU

GCC

28,133

74

1

[]

[ "<s>", "const", "AMDGPURegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "R600" ]

AMDGPUTargetMachine

getRegisterInfo

R600

GPU

LLVM

28,134

20

1

[]

[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "AMDGPU", "SI", "SI", "0", "AMDGPU::VReg_128RegClass", "12", "3", "4", "0", "0", "4", "1", "1", "0", "1", "AMDGPU::VGPR_32RegClass", "2", "AMDGPU::VReg_64RegClass", "3", "AMDGPU::VReg_96RegClass", "AMDGPU::getAtomicNoRetOp", "1", "0", "0", "1", "0", "AMDGPU::EXTRA...

SIISelLowering113

AdjustInstrPostInstrSelection

AMDGPU

GPU

LLVM

28,135

439

1

[]

[ "<s>", "size_t", "ARMELFAttributeData", "::", "emit", "(", "char", "*", "pBuf", ")", "const", "{", "char", "*", "buffer", "=", "pBuf", ";", "const", "ELFAttributeValue", "&", "attr_conformance", "=", "m_Attrs", "[", "Tag_conformance", "]", ";", "if", "(", ...

[ "Output", "the", "remark", "via", "the", "diagnostic", "handler", "and", "to", "the", "optimization", "record", "file", "." ]

[ "ARM", "ARM", "0", "0", "0", "0", "1", "0", "0" ]

ARMELFAttributeData

emit

ARM

CPU

LLVM

28,136

308

1

[]

[ "<s>", "static", "bool", "Check", "(", "DecodeStatus", "&", "Out", ",", "DecodeStatus", "In", ")", "{", "switch", "(", "In", ")", "{", "case", "MCDisassembler", "::", "Success", ":", "return", "true", ";", "case", "MCDisassembler", "::", "SoftFail", ":", ...

[ "Matches", "check", "string", "and", "its", "``", "not", "strings", "''", "and/or", "``", "dag", "strings", "''", "." ]

[ "ARM", "\"Invalid DecodeStatus!\"" ]

ARMDisassembler (2)

Check

ARM

CPU

LLVM

28,137

56

1

[]

[ "<s>", "static", "rtx", "s390_function_and_libcall_value", "(", "machine_mode", "mode", ",", "const_tree", "ret_type", ",", "const_tree", "fntype_or_decl", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "ret_type", ")", "{", "int", "unsignedp", ...

[ "Define", "where", "to", "return", "a", "(", "scalar", ")", "value", "of", "type", "RET_TYPE", ".", "If", "RET_TYPE", "is", "null", ",", "define", "where", "to", "return", "a", "(", "scalar", ")", "value", "of", "mode", "MODE", "from", "a", "libcall", ...

[ "s390", "1", "8", "16", "2", "2", "2", "0", "2", "1", "3", "4" ]

s3904

s390_function_and_libcall_value

s390

MPU

GCC

28,138

192

1

[]

[ "<s>", "const", "char", "*", "Z80oldTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "Z80oldISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "Z80oldISD", "::", "FIRST_NUMBER", ":", "break", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Z80old", "Z80old", "Z80oldISD::NodeType", "Z80oldISD::FIRST_NUMBER", "Z80oldISD::Wrapper", "\"Z80oldISD::Wrapper\"", "Z80oldISD::RLC", "\"Z80oldISD::RLC\"", "Z80oldISD::RRC", "\"Z80oldISD::RRC\"", "Z80oldISD::RL", "\"Z80oldISD::RL\"", "Z80oldISD::RR", "\"Z80oldISD::RR\"", "Z80oldISD::SL...

Z80oldISelLowering

getTargetNodeName

Z80old

MPU

LLVM

28,139

274

1

[]

[ "<s>", "bool", "find", "(", "const", "SPIRV", "::", "SpecialTypeDescriptor", "&", "TD", ",", "const", "MachineFunction", "*", "MF", ",", "Register", "&", "R", ")", "{", "return", "ST", ".", "find", "(", "TD", ",", "MF", ",", "R", ")", ";", "}", "</...

[ "Search", "for", "the", "first", "string", "Str", "in", "the", "string", "." ]

[ "SPIRV", "SPIRV::SpecialTypeDescriptor" ]

SPIRVDuplicatesTracker

find

SPIRV

Virtual ISA

LLVM

28,140

33

1

[]

[ "<s>", "param_iterator", "arg_begin", "(", ")", "const", "{", "return", "ArgumentParams", ".", "begin", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "iterator", "pointing", "to", "the", "beginning", "of", "the", "argument", "list", "." ]

[ "HSAIL" ]

HSAILParamManager

arg_begin

HSAIL

Virtual ISA

LLVM

28,141

14

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "X86AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"reloc_riprel_4byte\"", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "X86", "X86", "X86::NumTargetFixupKinds", "\"reloc_riprel_4byte\"", "0", "32", "\"reloc_riprel_4byte_movq_load\"", "0", "32", "\"reloc_riprel_4byte_relax\"", "0", "32", "\"reloc_riprel_4byte_relax_rex\"", "0", "32", "\"reloc_signed_4byte\"", "0", "32", "0", "\"reloc_signed_4byt...

X86AsmBackend (2)1

getFixupKindInfo

X86

CPU

LLVM

28,142

192

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "CV_Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "RI5CY" ]

PULPHardwareLoops

isReg

RI5CY

CPU

LLVM

28,143

12

1

[]

[ "<s>", "const", "MCPhysReg", "*", "R600RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", ")", "const", "{", "return", "&", "CalleeSavedReg", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AMDGPU", "R600" ]

R600RegisterInfo1

getCalleeSavedRegs

AMDGPU

GPU

LLVM

28,144

18

1

[]

[ "<s>", "bool", "AArch64LegalizerInfo", "::", "legalizeCustom", "(", "LegalizerHelper", "&", "Helper", ",", "MachineInstr", "&", "MI", ")", "const", "{", "MachineIRBuilder", "&", "MIRBuilder", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI"...

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "AArch64", "AArch64", "\"expected switch to return\"" ]

AArch64LegalizerInfo29

legalizeCustom

AArch64

CPU

LLVM

28,145

157

1

[]

[ "<s>", "void", "TOYInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'$'", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "TOY", "TOY" ]

TOYInstPrinter

printRegName

TOY

CPU

LLVM

28,146

31

1

[]

[ "<s>", "void", "AMDGPUTargetELFStreamer", "::", "finish", "(", ")", "{", "std", "::", "string", "Blob", ";", "const", "char", "*", "Vendor", "=", "getPALMetadata", "(", ")", "->", "getVendor", "(", ")", ";", "unsigned", "Type", "=", "getPALMetadata", "(", ...

[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUTargetStreamer19

finish

AMDGPU

GPU

LLVM

28,147

106

1

[]

[ "<s>", "std", "::", "string", "HSAILIntrinsicInfo", "::", "getName", "(", "unsigned", "int", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "int", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "HSAIL", "HSAIL", "Intrinsic::num_intrinsics", "0", "HSAILIntrinsic::num_HSAIL_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]

HSAILIntrinsicInfo

getName

HSAIL

Virtual ISA

LLVM

28,148

77

1

[]

[ "<s>", "bool", "MipsConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MCP", "=", "mf", ".", "getConstantPool", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"constant island ma...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "\"constant island machine function \"", "\"\\n\"", "Mips", "Mips", "Mips", "Mips", "Mips", "\"constant island processing \"", "\"\\n\"", "0", "0", "\"Beginning CP iteration #\"", "0", "30", "\"Constant Island pass failed to converge!\"", "\"Beginning BR iteration #...

MipsConstantIslandPass31

runOnMachineFunction

Mips

CPU

LLVM

28,149

417

1

[]

[ "<s>", "bool", "function_resolver", "::", "require_vector_or_scalar_type", "(", "unsigned", "int", "argno", ")", "{", "tree", "actual", "=", "get_argument_type", "(", "argno", ")", ";", "if", "(", "actual", "==", "error_mark_node", ")", "return", "false", ";", ...

[ "Require", "argument", "ARGNO", "to", "be", "a", "vector", "or", "scalar", "argument", ".", "Return", "true", "if", "it", "is", ",", "otherwise", "report", "an", "appropriate", "error", "." ]

[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a vector or scalar type\"", "1" ]

aarch64-sve-builtins

require_vector_or_scalar_type

aarch64

CPU

GCC

28,150

66

1

[]

[ "<s>", "void", "HSAILFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "DenseMap", "<"...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "HSAIL", "HSAIL", "0", "0", "4", "4", "0", "\"Stack object offsets should be 0 before frame finalized\"", "1", "1", "1", "1", "0", "0", "HSAIL::getNamedOperandIdx", "HSAIL::OpName", "1", "2" ]

HSAILFrameLowering

processFunctionBeforeFrameFinalized

HSAIL

Virtual ISA

LLVM

28,151

442

1

[]

[ "<s>", "static", "void", "avr_reorg", "(", "void", ")", "{", "rtx", "insn", ",", "pattern", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "!", "(", "GET_COD...

[ "This", "function", "optimizes", "conditional", "jumps", "." ]

[ "avr", "0", "0", "0", "0", "1", "0", "0", "0", "0", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "0", "0", "1", "1" ]

avr3

avr_reorg

avr

MPU

GCC

28,152

503

1

[]

[ "<s>", "static", "void", "sh_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "fputs", "(", "\"\\t.section .directive, \\\"SM\\\", @progbits, 1\\n\"", ",", "asm_out_file", ")", ";", "fputs", "(", "\"\\t.asciz \\\"#<SYMEDIT>#\\\\n\\\"\\n\"", ",", ...

[ "Output", "the", "start", "of", "the", "assembler", "file", "." ]

[ "sh", "\"\\t.section .directive, \\\"SM\\\", @progbits, 1\\n\"", "\"\\t.asciz \\\"#<SYMEDIT>#\\\\n\\\"\\n\"", "\"%s\\n\"", "\"\\t.little\\n\"", "\"\\t.mode\\tSHcompact\\n\"", "\"\\t.mode\\tSHmedia\\n\\t.abi\\t%i\\n\"", "64", "32" ]

sh3

sh_file_start

sh

CPU

GCC

28,153

91

1

[]

[ "<s>", "static", "bool", "rs6000_expand_vec_perm_const_1", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "unsigned", "char", "perm0", ",", "unsigned", "char", "perm1", ")", "{", "rtx", "x", ";", "if", "(", "(", "perm0", "&", "2", ")"...

[ "Expand", "a", "Paired", "Single", "or", "VSX", "Permute", "Doubleword", "constant", "permutation", ".", "Return", "true", "if", "we", "match", "an", "efficient", "implementation", "." ]

[ "rs6000", "2", "2", "2", "1", "1", "2", "2", "2", "2", "2", "2", "0", "2", "4", "2" ]

rs60004

rs6000_expand_vec_perm_const_1

rs6000

CPU

GCC

28,154

237

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "AArch64", "AArch64", "AArch64::LDRWui", "AArch64::LDRXui", "AArch64::LDRBui", "AArch64::LDRHui", "AArch64::LDRSui", "AArch64::LDRDui", "AArch64::LDRQui", "AArch64::LDR_PXI", "AArch64::LDR_ZXI", "AArch64::LDR_ZZXI", "AArch64::LDR_ZZZXI", "AArch64::LDR_ZZZZXI", "0", "0", "1", "2", ...

AArch64InstrInfo73

isLoadFromStackSlot

AArch64

CPU

LLVM

28,155

173

1

[]

[ "<s>", "void", "Cpu0AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", "...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Cpu0", "Cpu0", "128", "\"Pseudo opcode found in EmitInstruction()\"" ]

Cpu0AsmPrinter3

EmitInstruction

Cpu0

CPU

LLVM

28,156

140

1

[]

[ "<s>", "int", "cr16_interrupt_function_p", "(", "void", ")", "{", "tree", "attributes", ";", "attributes", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "return", "(", "lookup_attribute", "(", "\"interrupt\"", ",", "attribu...

[ "Return", "nonzero", "if", "the", "current", "function", "being", "compiled", "is", "an", "interrupt", "function", "as", "specified", "by", "the", "``", "interrupt", "''", "attribute", "." ]

[ "cr16", "\"interrupt\"" ]

cr16

cr16_interrupt_function_p

cr16

MPU

GCC

28,157

32

1

[]

[ "<s>", "bool", "NVPTXTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "{", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "NVPTX", "NVPTX", "0", "1" ]

NVPTXISelLowering (2)

isLegalAddressingMode

NVPTX

GPU

LLVM

28,158

84

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", ...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "Hexagon", "Hexagon", "0", "0" ]

HexagonInstrInfo32

areMemAccessesTriviallyDisjoint

Hexagon

DSP

LLVM

28,159

359

1

[]

[ "<s>", "unsigned", "getTOCSaveOffset", "(", ")", "const", "{", "return", "TOCSaveOffset", ";", "}", "</s>" ]

[ "getTOCSaveOffset", "-", "Return", "the", "previous", "frame", "offset", "to", "save", "the", "TOC", "register", "�", "?", "64-bit", "SVR4", "ABI", "only", "." ]

[ "PowerPC" ]

PPCFrameLowering (2)

getTOCSaveOffset

PowerPC

CPU

LLVM

28,160

10

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM" ]

ARMBlockPlacement

getAnalysisUsage

ARM

CPU

LLVM

28,161

33

1

[]

[ "<s>", "static", "size_t", "cygwin_gt_pch_alloc_granularity", "(", "void", ")", "{", "return", "va_granularity", ";", "}", "</s>" ]

[ "Return", "the", "alignment", "required", "for", "allocating", "virtual", "memory", "." ]

[ "i386" ]

host-cygwin

cygwin_gt_pch_alloc_granularity

i386

CPU

GCC

28,162

11

1

[]

[ "<s>", "void", "TGSIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "mf", ",", "MachineBasicBlock", "&", "mbb", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "mbbi", "=", "mbb", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineF...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "TGSI", "TGSI", "TGSI", "TGSI", "0", "TGSI::UADDs", "TGSI::TEMP0x", "TGSI::TEMP0x" ]

TGSIFrameLowering

emitEpilogue

TGSI

Virtual ISA

LLVM

28,163

116

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "Subtarget", "(", "*", "this", ",", "M", ",", "FS", ")", ",", "DataLayout", "(", "\"e-p:32:32:32-a0:0:32-f3...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32\"" ]

XCoreTargetMachine16

XCoreTargetMachine

XCore

MPU

LLVM

28,164

50

1

[]

[ "<s>", "static", "void", "rs6000_darwin_file_start", "(", "void", ")", "{", "static", "const", "struct", "{", "const", "char", "*", "arg", ";", "const", "char", "*", "name", ";", "int", "if_set", ";", "}", "mapping", "[", "]", "=", "{", "{", "\"ppc64\"...

[ "Output", "a", ".machine", "directive", "for", "the", "Darwin", "assembler", ",", "and", "call", "the", "generic", "start_file", "routine", "." ]

[ "rs6000", "\"ppc64\"", "\"ppc64\"", "\"970\"", "\"ppc970\"", "\"power4\"", "\"ppc970\"", "0", "\"G5\"", "\"ppc970\"", "0", "\"7450\"", "\"ppc7450\"", "0", "\"7400\"", "\"ppc7400\"", "\"G4\"", "\"ppc7400\"", "0", "\"750\"", "\"ppc750\"", "0", "\"740\"", "\"ppc750\"", "...

rs60003

rs6000_darwin_file_start

rs6000

CPU

GCC

28,165

290

1

[]

[ "<s>", "void", "eco32_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "rtx", "operand", "=", "x", ";", "switch", "(", "code", ")", "{", "case", "0", ":", "break", ";", "case", "'H'", ":", "if", "(", "GET_C...

[ "The", "PRINT_OPERAND", "worker", "." ]

[ "eco32", "0", "\"%s\"", "1", "\"invalid operand modifier letter\"", "\"internal error: bad register: %d\"", "\"%s\"", "0", "\"unexpected operand\"" ]

eco32

eco32_print_operand

eco32

MPU

GCC

28,166

165

1

[]

[ "<s>", "void", "Coloring", "::", "dump", "(", ")", "const", "{", "dbgs", "(", ")", "<<", "\"{ Order: {\"", ";", "for", "(", "Node", "P", ":", "Order", ")", "{", "if", "(", "P", "!=", "Ignore", ")", "dbgs", "(", ")", "<<", "' '", "<<", "P", ";...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "Hexagon", "\"{ Order: {\"", "\" -\"", "\" }\\n\"", "\" Needed: {\"", "\" }\\n\"", "\" Edges: {\\n\"", "\" \"", "\" -> {\"", "\" }\\n\"", "\" }\\n\"", "\"None\"", "\"Red\"", "\"Black\"", "\"all ColorKinds should be handled by the switch above\"", "\" Colors: {\\n\"", "\" ...

HexagonISelDAGToDAGHVX7

dump

Hexagon

DSP

LLVM

28,167

221

1

[]

[ "<s>", "unsigned", "getMachineCSELookAheadLimit", "(", ")", "const", "override", "{", "return", "500", ";", "}", "</s>" ]

[ "Return", "the", "value", "to", "use", "for", "the", "MachineCSE", "'s", "LookAheadLimit", ",", "which", "is", "a", "heuristic", "used", "for", "CSE'ing", "phys", "reg", "defs", "." ]

[ "R600", "500" ]

SIInstrInfo79

getMachineCSELookAheadLimit

R600

GPU

LLVM

28,168

11

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "ca...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "RISCV", "RISCV", "0", "RISCV::SB", "RISCV::SH", "RISCV::SW", "RISCV::FSH", "RISCV::FSW", "RISCV::SD", "RISCV::FSD", "1", "2", "2", "0", "1", "0", "0" ]

RISCVInstrInfo (2)

isStoreToStackSlot

RISCV

CPU

LLVM

28,169

136

1

[]

[ "<s>", "BitVector", "MSP430RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSu...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "MSP430", "MSP430", "MSP430::PCB", "MSP430::SPB", "MSP430::SRB", "MSP430::CGB", "MSP430::PC", "MSP430::SP", "MSP430::SR", "MSP430::CG", "MSP430::FPB", "MSP430::FP" ]

MSP430RegisterInfo16

getReservedRegs

MSP430

MPU

LLVM

28,170

140

1

[]

[ "<s>", "static", "bool", "m32c_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "int", "rn", ";", "fprintf", "(", "stderr", ",", "\"can change from %s to %s in %s\\n\"", ",", "mode_name", "[", ...

[ "Implements", "TARGET_CAN_CHANGE_MODE_CLASS", ".", "Only", "r0", "and", "r1", "can", "change", "to", "QI", "(", "r0l", ",", "r1l", ")", "because", "the", "chip", "does", "n't", "support", "QI", "ops", "on", "other", "registers", "(", "well", ",", "it", "...

[ "m32c", "\"can change from %s to %s in %s\\n\"", "0", "0", "1", "0", "0x1ffa", "0", "0", "0x0005", "1", "2" ]

m32c

m32c_can_change_mode_class

m32c

MPU

GCC

28,171

140

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";"...

[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]

[ "PowerPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "PPC", "0", "PPC::MFCR", "PPC::MFCR", "0", "0", "PPC::CR0", "PPC::RLWINM", "PPC", "4", "0", "31", "PPC::STW", "1" ]

PPCRegisterInfo62

lowerCRSpilling

PowerPC

CPU

LLVM

28,172

299

1

[]

[ "<s>", "static", "void", "mcore_unique_section", "(", "tree", "decl", ",", "int", "reloc", "ATTRIBUTE_UNUSED", ")", "{", "int", "len", ";", "const", "char", "*", "name", ";", "char", "*", "string", ";", "const", "char", "*", "prefix", ";", "name", "=", ...

[ "Cover", "function", "for", "UNIQUE_SECTION", "." ]

[ "mcore", "\".text$\"", "0", "\".rdata$\"", "\".data$\"", "1", "\"%s%s\"" ]

mcore3

mcore_unique_section

mcore

MPU

GCC

28,173

128

1

[]

[ "<s>", "int", "arc_check_millicode", "(", "rtx", "op", ",", "int", "offset", ",", "int", "load_p", ")", "{", "int", "len", "=", "XVECLEN", "(", "op", ",", "0", ")", "-", "offset", ";", "int", "i", ";", "if", "(", "load_p", "==", "2", ")", "{", ...

[ "Check", "if", "OP", "is", "a", "proper", "parallel", "of", "a", "millicode", "call", "pattern", ".", "OFFSET", "indicates", "a", "number", "of", "elements", "to", "ignore", "-", "that", "allows", "to", "have", "a", "sibcall", "pattern", "that", "starts", ...

[ "arc", "0", "2", "2", "13", "0", "1", "0", "0", "0", "3", "13", "0", "1", "0", "0", "1", "13U", "0", "0", "0", "1", "1", "4", "0", "1" ]

arc

arc_check_millicode

arc

MPU

GCC

28,174

269

1

[]

[ "<s>", "static", "bool", "arm_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "ARG_REGISTER", "(", "1", ")", "||", "(", "TARGET_32BIT", "&&", "TARGET_AAPCS_BASED", "&&", "TARGET_VFP", "&&", "TARGET_HARD_FLOA...

[ "Implement", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]

[ "arm", "1" ]

arm4

arm_function_value_regno_p

arm

CPU

GCC

28,175

48

1

[]

[ "<s>", "bool", "X86Subtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubta...

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "X86", "X86" ]

X86Subtarget104

enablePostRAScheduler

X86

CPU

LLVM

28,176

44

1

[]

[ "<s>", "const", "RegisterBankInfo", "::", "ValueMapping", "*", "AMDGPURegisterBankInfo", "::", "getValueMappingForPtr", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "PtrReg", ")", "const", "{", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", ...

[ "Return", "the", "mapping", "for", "a", "pointer", "argument", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isFlatGlobalAddrSpace", "AMDGPU::getValueMapping", "AMDGPU::VGPRRegBankID", "AMDGPU::getValueMapping" ]

AMDGPURegisterBankInfo15

getValueMappingForPtr

AMDGPU

GPU

LLVM

28,177

100

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AMDGPU", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "8", "AMDGPU:...

SIInstrInfo111

getInstSizeInBytes

AMDGPU

GPU

LLVM

28,178

420

1

[]

[ "<s>", "static", "bool", "cbranch_predicted_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "x", "=", "find_reg_note", "(", "insn", ",", "REG_BR_PROB", ",", "0", ")", ";", "if", "(", "x", ")", "{", "return", "profile_probability", "::", "from_reg_br_pro...

[ "Return", "true", "if", "INSN", "is", "annotated", "with", "a", "REG_BR_PROB", "note", "that", "indicates", "it", "'s", "a", "branch", "that", "'s", "predicted", "taken", "." ]

[ "tilegx", "0", "0" ]

tilegx

cbranch_predicted_p

tilegx

VLIW

GCC

28,179

50

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "M88k" ]

M88kAsmParser

isMem

M88k

MPU

LLVM

28,180

11

1

[]

[ "<s>", "static", "bool", "s390_hard_fp_reg_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "(", "REG_P", "(", "x", ")", "&&", "HARD_REGISTER_P", "(", "x", ")", "&&", "REG_ATTRS", "(", "x", ")", ")", ")", "return", "false", ";", "tree", "decl", "=", ...

[ "Return", "TRUE", "iff", "X", "is", "a", "hard", "floating-point", "(", "and", "not", "a", "vector", ")", "register", "." ]

[ "s390", "0", "1" ]

s390

s390_hard_fp_reg_p

s390

MPU

GCC

28,181

86

1

[]

[ "<s>", "static", "rtx", "microblaze_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_ar...

[ "Return", "an", "RTL", "expression", "containing", "the", "register", "for", "the", "given", "mode", ",", "or", "0", "if", "the", "argument", "is", "to", "be", "passed", "on", "the", "stack", "." ]

[ "microblaze", "1", "0", "0", "1", "0" ]

microblaze5

microblaze_function_arg

microblaze

MPU

GCC

28,182

193

1

[]

[ "<s>", "void", "ia64_start_function", "(", "FILE", "*", "file", ",", "const", "char", "*", "fnname", ",", "tree", "decl", "ATTRIBUTE_UNUSED", ")", "{", "vms_start_function", "(", "fnname", ")", ";", "fputs", "(", "\"\\t.proc \"", ",", "file", ")", ";", "as...

[ "Output", "the", "textual", "info", "surrounding", "the", "prologue", "." ]

[ "ia64", "\"\\t.proc \"" ]

ia64

ia64_start_function

ia64

CPU

GCC

28,183

51

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", "AM",...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "4", "0", "4", "AMDGPU", "8", "4", "AMDGPU", "32", "4", "AMDGPU", "20", "\"unhandled generation\"", "0", "1", "SI", "SI", "SI", "16", "0", "1", "SI", "SI", "\"unhandled address space\"" ]

SIISelLowering

isLegalAddressingMode

AMDGPU

GPU

LLVM

28,184

348

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "RegInfo", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "&", "MinCSFram...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64::FP", "8" ]

AArch64FrameLowering101

assignCalleeSavedSpillSlots

AArch64

CPU

LLVM

28,185

269

1

[]

[ "<s>", "int", "xstormy16_interrupt_function_p", "(", "void", ")", "{", "tree", "attributes", ";", "if", "(", "!", "cfun", ")", "return", "0", ";", "attributes", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "return", ...

[ "Return", "nonzero", "if", "the", "function", "is", "an", "interrupt", "function", "." ]

[ "stormy16", "0", "\"interrupt\"" ]

stormy16

xstormy16_interrupt_function_p

stormy16

CPU

GCC

28,186

38

1

[]

[ "<s>", "static", "void", "sparc_file_end", "(", "void", ")", "{", "if", "(", "got_helper_rtx", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "got_helper_rtx", ",", "0", ")", ";", "const", "char", "*", "reg_name", "=", "reg_names", "[", "GLO...

[ "Do", "whatever", "processing", "is", "required", "at", "the", "end", "of", "a", "file", "." ]

[ "sparc", "0", "1", "1", "1", "0", "1", "0", "\"\\t.cfi_startproc\\n\"", "\"\\tjmp\\t%%o7+8\\n\\t add\\t%%o7, %s, %s\\n\"", "\"\\tadd\\t%%o7, %s, %s\\n\\tjmp\\t%%o7+8\\n\\t nop\\n\"", "\"\\t.cfi_endproc\\n\"" ]

sparc4

sparc_file_end

sparc

CPU

GCC

28,187

264

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "return", "false", ";", "return", "true", ";", ...

[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]

[ "ARM", "ARM" ]

ARMFrameLowering51

enableShrinkWrapping

ARM

CPU

LLVM

28,188

31

1

[]

[ "<s>", "static", "bool", "rs6000_maybe_emit_fp_cmove", "(", "rtx", "dest", ",", "rtx", "op", ",", "rtx", "true_cond", ",", "rtx", "false_cond", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "rtx", "op0", "=", "XEXP", "(", ...

[ "Possibly", "emit", "a", "floating", "point", "conditional", "move", "by", "generating", "a", "compare", "that", "sets", "a", "mask", "instruction", "and", "a", "XXSEL", "select", "instruction", ".", "Move", "TRUE_COND", "to", "DEST", "if", "OP", "of", "the"...

[ "rs6000", "0", "1", "0", "2" ]

rs60001

rs6000_maybe_emit_fp_cmove

rs6000

CPU

GCC

28,189

186

1

[]

[ "<s>", "StringRef", "AArch64MCExpr", "::", "getVariantKindName", "(", ")", "const", "{", "switch", "(", "static_cast", "<", "uint32_t", ">", "(", "getKind", "(", ")", ")", ")", "{", "case", "VK_CALL", ":", "return", "\"\"", ";", "case", "VK_LO12", ":", "...

[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]

[ "AArch64", "AArch64", "\"\"", "\":lo12:\"", "\":abs_g3:\"", "\":abs_g2:\"", "\":abs_g2_s:\"", "\":abs_g2_nc:\"", "\":abs_g1:\"", "\":abs_g1_s:\"", "\":abs_g1_nc:\"", "\":abs_g0:\"", "\":abs_g0_s:\"", "\":abs_g0_nc:\"", "\":prel_g3:\"", "\":prel_g2:\"", "\":prel_g2_nc:\"", "\":prel_...

AArch64MCExpr24

getVariantKindName

AArch64

CPU

LLVM

28,190

330

1

[]

[ "<s>", "unsigned", "stackAlignment", "(", ")", "const", "{", "return", "hasMips64", "(", ")", "?", "16", ":", "8", ";", "}", "</s>" ]

[ "The", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "." ]

[ "Mips", "Mips", "16", "8" ]

MipsSubtarget (2)

stackAlignment

Mips

CPU

LLVM

28,191

16

1

[]

[ "<s>", "void", "i386_pe_record_exported_symbol", "(", "const", "char", "*", "name", ",", "int", "is_data", ")", "{", "struct", "export_list", "*", "p", ";", "p", "=", "(", "struct", "export_list", "*", ")", "ggc_alloc", "(", "sizeof", "*", "p", ")", ";",...

[ "Assemble", "an", "export", "symbol", "entry", ".", "We", "need", "to", "keep", "a", "list", "of", "these", ",", "so", "that", "we", "can", "output", "the", "export", "list", "at", "the", "end", "of", "the", "assembly", ".", "We", "used", "to", "outp...

[ "i386" ]

winnt3

i386_pe_record_exported_symbol

i386

CPU

GCC

28,192

54

1

[]

[ "<s>", "void", "riscv_expand_float_scc", "(", "rtx", "target", ",", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "riscv_emit_float_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "op1", ")", ";", "rtx", "cmp", "=",...

[ "Like", "riscv_expand_int_scc", ",", "but", "for", "floating-point", "comparisons", "." ]

[ "riscv" ]

riscv

riscv_expand_float_scc

riscv

CPU

GCC

28,193

58

1

[]

[ "<s>", "bool", "aarch64_mask_and_shift_for_ubfiz_p", "(", "scalar_int_mode", "mode", ",", "rtx", "mask", ",", "rtx", "shft_amnt", ")", "{", "return", "CONST_INT_P", "(", "mask", ")", "&&", "CONST_INT_P", "(", "shft_amnt", ")", "&&", "INTVAL", "(", "mask", ")",...

[ "Return", "true", "if", "the", "mask", "and", "a", "shift", "amount", "from", "an", "RTX", "of", "the", "form", "(", "x", "<", "<", "SHFT_AMNT", ")", "&", "MASK", "are", "valid", "to", "combine", "into", "a", "UBFIZ", "instruction", "of", "mode", "MO...

[ "aarch64", "0", "1", "0", "1", "0" ]

aarch641

aarch64_mask_and_shift_for_ubfiz_p

aarch64

CPU

GCC

28,194

83

1

[]

[ "<s>", "bool", "aarch64_stepped_int_parallel_p", "(", "rtx", "op", ",", "int", "step", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PARALLEL", "||", "!", "CONST_INT_P", "(", "XVECEXP", "(", "op", ",", "0", ",", "0", ")", ")", ")", "return"...

[ "Return", "true", "if", "OP", "is", "a", "PARALLEL", "of", "CONST_INTs", "that", "form", "a", "linear", "series", "with", "step", "STEP", "." ]

[ "aarch64", "0", "0", "0", "0", "1", "0", "0", "0" ]

aarch64

aarch64_stepped_int_parallel_p

aarch64

CPU

GCC

28,195

110

1

[]

[ "<s>", "void", "HexagonAsmInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "RawPrinter", "->", "printRegName", "(", "O", ",", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstPrinter14

printRegName

Hexagon

DSP

LLVM

28,196

24

1

[]

[ "<s>", "static", "rtx", "promote_duplicated_reg", "(", "machine_mode", "mode", ",", "rtx", "val", ")", "{", "machine_mode", "valmode", "=", "GET_MODE", "(", "val", ")", ";", "rtx", "tmp", ";", "int", "nops", "=", "mode", "==", "DImode", "?", "3", ":", ...

[ "Helper", "function", "for", "memcpy", ".", "For", "QImode", "value", "0xXY", "produce", "0xXYXYXYXY", "of", "wide", "specified", "by", "MODE", ".", "This", "is", "essentially", "a", "*", "0x10101010", ",", "but", "we", "can", "do", "slightly", "better", "...

[ "i386", "3", "2", "255", "8", "16", "16", "16", "3", "2", "8", "4", "0", "1", "8", "1", "1", "16", "1", "1", "32", "1", "1" ]

i386-expand

promote_duplicated_reg

i386

CPU

GCC

28,197

433

1

[]

[ "<s>", "Register", "MINA32RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "ret...

[ "Debug", "information", "queries", "." ]

[ "MINA32", "MINA32", "MINA32::R11", "MINA32::SP" ]

MINA32RegisterInfo

getFrameRegister

MINA32

CPU

LLVM

28,198

44

1

[]

[ "<s>", "void", "m32c_output_reg_push", "(", "FILE", "*", "s", ",", "int", "regno", ")", "{", "if", "(", "regno", "==", "FLG_REGNO", ")", "fprintf", "(", "s", ",", "\"\\tpushc\\tflg\\n\"", ")", ";", "else", "fprintf", "(", "s", ",", "\"\\tpush.%c\\t%s\\n\""...

[ "Implements", "ASM_OUTPUT_REG_PUSH", ".", "Control", "registers", "are", "pushed", "differently", "than", "general", "registers", "." ]

[ "m32c", "\"\\tpushc\\tflg\\n\"", "\"\\tpush.%c\\t%s\\n\"", "\" bwll\"" ]

m32c

m32c_output_reg_push

m32c

MPU

GCC

28,199

46

1

[]