docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "LanaiInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Lanai", "Lanai" ]	LanaiInstrInfo18	expandPostRAPseudo	Lanai	CPU	LLVM	28,200	16	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createMipsELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ",", "IsLittle", ",", "Is64Bit", ")", ";...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "Mips", "Mips" ]	MipsAsmBackend11	createObjectWriter	Mips	CPU	LLVM	28,201	28	1	[]
[ "<s>", "bool", "rx_fuse_in_memory_bitop", "(", "rtx", "", "operands", ",", "rtx_insn", "", "curr_insn", ",", "rtx", "(", "*", "gen_insn", ")", "(", "rtx", ",", "rtx", ")", ")", "{", "rtx", "op2_reg", "=", "SUBREG_P", "(", "operands", "[", "2", "]", ...	[ "Try", "to", "fuse", "the", "current", "bit-operation", "insn", "with", "the", "surrounding", "memory", "load", "and", "store", "." ]	[ "rx", "2", "2", "2", "0", "2", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "2", "1" ]	rx	rx_fuse_in_memory_bitop	rx	CPU	GCC	28,202	382	1	[]
[ "<s>", "void", "sparc_d_target_versions", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "d_add_builtin_version", "(", "\"SPARC64\"", ")", ";", "else", "d_add_builtin_version", "(", "\"SPARC\"", ")", ";", "if", "(", "TARGET_V8PLUS", ")", "d_add_builtin_ver...	[ "Implement", "TARGET_D_CPU_VERSIONS", "for", "SPARC", "targets", "." ]	[ "sparc", "\"SPARC64\"", "\"SPARC\"", "\"SPARC_V8Plus\"", "\"D_HardFloat\"", "\"SPARC_HardFloat\"", "\"D_SoftFloat\"", "\"SPARC_SoftFloat\"" ]	sparc-d	sparc_d_target_versions	sparc	CPU	GCC	28,203	60	1	[]
[ "<s>", "int", "m32c_preferred_output_reload_class", "(", "rtx", "x", ",", "int", "rclass", ")", "{", "return", "m32c_preferred_reload_class", "(", "x", ",", "rclass", ")", ";", "}", "</s>" ]	[ "Implements", "PREFERRED_OUTPUT_RELOAD_CLASS", "." ]	[ "m32c" ]	m32c2	m32c_preferred_output_reload_class	m32c	MPU	GCC	28,204	19	1	[]
[ "<s>", "static", "bool", "c6x_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "mode1", "==", "mode2", "\|\|", "(", "GET_MODE_SIZE", "(", "mode1", ")", "<=", "UNITS_PER_WORD", "&&", "GET_MODE_SIZE", "(", "mod...	[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]	[ "c6x" ]	c6x	c6x_modes_tieable_p	c6x	VLIW	GCC	28,205	35	1	[]
[ "<s>", "void", "aarch64_split_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "scratch", ";", "machine_mode", "mode", ";", "bool", "is_weak", ";", "rtx_code_label", "*", "label1", ...	[ "Split", "a", "compare", "and", "swap", "pattern", "." ]	[ "aarch64", "0", "1", "2", "3", "4", "5", "7" ]	aarch646	aarch64_split_compare_and_swap	aarch64	CPU	GCC	28,206	498	1	[]
[ "<s>", "tree", "loongarch_builtin_decl", "(", "unsigned", "int", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "ARRAY_SIZE", "(", "loongarch_builtins", ")", ")", "return", "error_mark_node", ";", "return", "loongarch_b...	[ "Implement", "TARGET_BUILTIN_DECL", "." ]	[ "loongarch" ]	loongarch-builtins	loongarch_builtin_decl	loongarch	CPU	GCC	28,207	31	1	[]
[ "<s>", "static", "bool", "aarch64_validate_mtune", "(", "const", "char", "", "str", ",", "const", "struct", "processor", "", "*", "res", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_tune", "(", "str", ",", "res", ")", ";", ...	[ "Validate", "a", "command-line", "-mtune", "option", ".", "Parse", "the", "cpu", "specified", "in", "STR", "and", "throw", "errors", "if", "appropriate", ".", "Put", "the", "result", ",", "if", "it", "is", "valid", ",", "in", "RES", ".", "Return", "wheth...	[ "aarch64", "\"missing cpu name in -mtune=%qs\"", "\"unknown value %qs for -mtune\"" ]	aarch643	aarch64_validate_mtune	aarch64	CPU	GCC	28,208	77	1	[]
[ "<s>", "void", "OpenRISCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", "...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "OpenRISC", "OpenRISC" ]	OpenRISCInstPrinter	printInst	OpenRISC	CPU	LLVM	28,209	33	1	[]
[ "<s>", "static", "void", "sh_override_options_after_change", "(", "void", ")", "{", "if", "(", "align_loops", "==", "0", ")", "align_loops", "=", "optimize_size", "?", "2", ":", "4", ";", "if", "(", "align_jumps", "==", "0", ")", "align_jumps", "=", "2", ...	[ "Implement", "targetm.override_options_after_change", "." ]	[ "sh", "0", "2", "4", "0", "2", "2", "2", "0", "2", "4", "4", "4" ]	sh6	sh_override_options_after_change	sh	CPU	GCC	28,210	94	1	[]
[ "<s>", "bool", "ARM64TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", ...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "ARM64", "ARM64", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16", "128" ]	ARM64ISelLowering	isShuffleMaskLegal	ARM64	CPU	LLVM	28,211	302	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "AGC" ]	AGCAsmParser	isMem	AGC	MPU	LLVM	28,212	11	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD",...	[ "Whether", "we", "must", "prevent", "this", "instruction", "from", "executing", "with", "EXEC", "=", "0", "." ]	[ "AMDGPU", "SI", "AMDGPU::S_SENDMSG", "AMDGPU::S_SENDMSGHALT", "AMDGPU::EXP", "AMDGPU::EXP_DONE", "AMDGPU::DS_ORDERED_COUNT", "AMDGPU::S_TRAP", "AMDGPU::DS_GWS_INIT", "AMDGPU::DS_GWS_BARRIER", "AMDGPU::V_READFIRSTLANE_B32", "AMDGPU::V_READLANE_B32", "AMDGPU::V_WRITELANE_B32" ]	SIInstrInfo13	hasUnwantedEffectsWhenEXECEmpty	AMDGPU	GPU	LLVM	28,213	155	1	[]
[ "<s>", "bool", "OR1KAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "OR1K", "OR1K" ]	OR1KAsmParser	ParseDirective	OR1K	CPU	LLVM	28,214	13	1	[]
[ "<s>", "static", "void", "setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "rtx", "mem", ";", "int...	[ "Perform", "any", "needed", "actions", "needed", "for", "a", "function", "that", "is", "receiving", "a", "variable", "number", "of", "arguments", ".", "CUM", "is", "as", "above", ".", "MODE", "and", "TYPE", "are", "the", "mode", "and", "type", "of", "the...	[ "bfin", "1", "0" ]	bfin3	setup_incoming_varargs	bfin	DSP	GCC	28,215	95	1	[]
[ "<s>", "static", "void", "iq2000_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "addr", ")", "{", "if", "(", "!", "addr", ")", "error", "(", "\"%<PRINT_OPERAND_ADDRESS%>, null pointer\"", ")", ";", "else", "switch", ...	[ "A", "C", "compound", "statement", "to", "output", "to", "stdio", "stream", "STREAM", "the", "assembler", "syntax", "for", "an", "instruction", "operand", "that", "is", "a", "memory", "reference", "whose", "address", "is", "ADDR", ".", "ADDR", "is", "an", ...	[ "iq2000", "\"%<PRINT_OPERAND_ADDRESS%>, null pointer\"", "\"Arg pointer not eliminated.\"", "\"0(%s)\"", "0", "1", "\"PRINT_OPERAND_ADDRESS, LO_SUM with #1 not REG.\"", "\"%%lo(\"", "\")(%s)\"", "0", "0", "0", "1", "\"PRINT_OPERAND_ADDRESS, 2 regs\"", "\"PRINT_OPERAND_ADDRESS, no regs\""...	iq2000	iq2000_print_operand_address	iq2000	CPU	GCC	28,216	374	1	[]
[ "<s>", "AArch64TargetLowering", "::", "ConstraintType", "AArch64TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "AArch64", "AArch64", "AArch64", "1", "0" ]	AArch64ISelLowering104	getConstraintType	AArch64	CPU	LLVM	28,217	100	1	[]
[ "<s>", "unsigned", "X86TTI", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "{", "if", "(", "Vector", "&&", "!", "ST", "->", "hasSSE1", "(", ")", ")", "return", "0", ";", "if", "(", "ST", "->", "is64Bit", "(", ")", ")", "{", "if...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "X86", "X86", "0", "32", "16", "8" ]	X86TargetTransformInfo112	getNumberOfRegisters	X86	CPU	LLVM	28,218	54	1	[]
[ "<s>", "int", "use_return_insn", "(", "int", "iscond", ",", "rtx", "sibling", ")", "{", "int", "regno", ";", "unsigned", "int", "func_type", ";", "unsigned", "long", "saved_int_regs", ";", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "*...	[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]	[ "arm", "0", "0", "0", "0", "0", "4", "0", "0", "4", "3", "0", "4", "0", "3", "0", "0x7", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1" ]	arm8	use_return_insn	arm	CPU	GCC	28,219	404	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseOffs", "<=", "...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "Hexagon", "Hexagon", "1LL", "13", "1LL", "13", "1", "0", "0" ]	HexagonISelLowering (2)	isLegalAddressingMode	Hexagon	DSP	LLVM	28,220	99	1	[]
[ "<s>", "static", "void", "ia64_output_function_prologue", "(", "FILE", "*", "file", ")", "{", "int", "mask", ",", "grsave", ",", "grsave_prev", ";", "if", "(", "current_frame_info", ".", "need_regstk", ")", "fprintf", "(", "file", ",", "\"\\t.regstk %d, %d, %d, ...	[ "Emit", "the", "function", "prologue", "." ]	[ "ia64", "\"\\t.regstk %d, %d, %d, %d\\n\"", "0", "0", "0", "8", "0", "0", "1", "4", "0", "0", "0", "1", "2", "0", "0", "0", "1", "1", "0", "\"\\t.prologue %d, %d\\n\"", "\"\\t.prologue\\n\"", "16", "\"\\t.spill %ld\\n\"" ]	ia64	ia64_output_function_prologue	ia64	CPU	GCC	28,221	313	1	[]
[ "<s>", "TargetPassConfig", "*", "ARM64TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "ARM64PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "ARM64", "ARM64", "ARM64" ]	ARM64TargetMachine	createPassConfig	ARM64	CPU	LLVM	28,222	21	1	[]
[ "<s>", "static", "void", "spu_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "rtx", "op", "[", "8", "]", ";", "fina...	[ "Output", "thunk", "to", "FILE", "that", "implements", "a", "C++", "virtual", "function", "call", "(", "with", "multiple", "inheritance", ")", "to", "FUNCTION", ".", "The", "thunk", "adjusts", "the", "this", "pointer", "by", "DELTA", ",", "and", "unless", ...	[ "spu", "8", "1", "0", "0", "1", "1", "1", "2", "3", "16", "4", "5", "16", "6", "79", "7", "78", "0x200", "0x200", "\"ai\\t%1,%1,%2\"", "0x8000", "0x8000", "\"il\\t%6,%2\"", "\"a\\t%1,%1,%6\"", "\"ilhu\\t%6,%3\"", "\"iohl\\t%6,%2\"", "\"a\\t%1,%1,%6\"", "\"lqd\...	spu	spu_output_mi_thunk	spu	MPU	GCC	28,223	383	1	[]
[ "<s>", "static", "int", "aarch64_reduc_type", "(", "vec_info", "*", "vinfo", ",", "stmt_vec_info", "stmt_info", ")", "{", "if", "(", "loop_vec_info", "loop_vinfo", "=", "dyn_cast", "<", "loop_vec_info", ">", "(", "vinfo", ")", ")", "if", "(", "STMT_VINFO_REDUC...	[ "If", "STMT_INFO", "describes", "a", "reduction", ",", "return", "the", "type", "of", "reduction", "it", "describes", ",", "otherwise", "return", "-1", "." ]	[ "aarch64", "1" ]	aarch641	aarch64_reduc_type	aarch64	CPU	GCC	28,224	58	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AAP Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AAP", "\"AAP Assembly Printer\"" ]	AAPAsmPrinter	getPassName	AAP	MPU	LLVM	28,225	11	1	[]
[ "<s>", "static", "bool", "arm_mem_costs", "(", "rtx", "x", ",", "const", "struct", "cpu_cost_table", "", "extra_cost", ",", "int", "", "cost", ",", "bool", "speed_p", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "*", "cost", ...	[ "Helper", "function", "for", "arm_rtx_costs_internal", ".", "Calculates", "the", "cost", "of", "a", "MEM", ",", "considering", "the", "costs", "of", "the", "addressing", "mode", "and", "memory", "access", "separately", "." ]	[ "arm", "1", "0", "0", "1", "1", "0", "8", "8" ]	arm	arm_mem_costs	arm	CPU	GCC	28,226	293	1	[]
[ "<s>", "unsigned", "getExplicitKernelArgOffset", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "36", ";", "}", "</s>" ]	[ "Returns", "the", "offset", "in", "bytes", "from", "the", "start", "of", "the", "input", "buffer", "of", "the", "first", "explicit", "kernel", "argument", "." ]	[ "AMDGPU", "36" ]	AMDGPUSubtarget76	getExplicitKernelArgOffset	AMDGPU	GPU	LLVM	28,227	14	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder"...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "AArch64", "AArch64", "8", "0", "AArch64", "AArch64", "AArch64", "8", "AArch64", "AArch64", "4" ]	AArch64CallLowering18	lowerFormalArguments	AArch64	CPU	LLVM	28,228	424	1	[]
[ "<s>", "virtual", "unsigned", "getCycles", "(", ")", "const", "{", "return", "NumCycles", ";", "}", "</s>" ]	[ "Returns", "the", "number", "of", "cycles", "the", "stage", "is", "occupied", "." ]	[ "TMS320C64X" ]	ClusterDAG	getCycles	TMS320C64X	VLIW	LLVM	28,229	11	1	[]
[ "<s>", "static", "bool", "sh_legitimize_address_displacement", "(", "rtx", "", "disp", ",", "rtx", "", "offs", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SHMEDIA", ")", "return", "false", ";", "if", "(", "(", "(", "TARGET_SH4", "\|\|", "TARG...	[ "Return", "true", "if", "DISP", "can", "be", "legitimized", "." ]	[ "sh" ]	sh4	sh_legitimize_address_displacement	sh	CPU	GCC	28,230	100	1	[]
[ "<s>", "const", "char", "", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "", "", "argv", ")", "{", "const", "char", "", "cpu", "=", "NULL", ";", "char", "", "buf", "=", "NULL", ";", "kstat_ctl_t", "", "kc", ";", "kstat_t",...	[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", ...	[ "sparc", "128", "1", "0", "\"cpu\"", "0", "\"tune\"", "\"cpu_info\"", "1", "1", "\"brand\"", "\"implementation\"", "0", "0", "\"/proc/cpuinfo\"", "\"r\"", "\"cpu\\t\\t:\"", "\"cpu\\t\\t:\"", "1", "0", "0", "\"-m\"", "0", "\"=\"" ]	driver-sparc2	host_detect_local_cpu	sparc	CPU	GCC	28,231	423	1	[]
[ "<s>", "TargetTransformInfo", "::", "PopcntSupportKind", "WebAssemblyTTIImpl", "::", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "{", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "\"Ty width must be power of 2\"", ")", ";", "return", "TTI", "::"...	[ "Return", "hardware", "support", "for", "population", "count", "." ]	[ "WebAssembly", "WebAssembly", "\"Ty width must be power of 2\"" ]	WebAssemblyTargetTransformInfo	getPopcntSupport	WebAssembly	Virtual ISA	LLVM	28,232	27	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "OR1K" ]	OR1KTargetMachine1	getObjFileLowering	OR1K	CPU	LLVM	28,233	16	1	[]
[ "<s>", "bool", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "return", "MCInstLowering", ".", "lowerOperand", "(", "MO", ",", "MCOp", ")", ";", "}", "</s>" ]	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "ARM64" ]	ARM64AsmPrinter	lowerOperand	ARM64	CPU	LLVM	28,234	25	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::STWFI", "0" ]	XCoreInstrInfo22	storeRegToStackSlot	XCore	MPU	LLVM	28,235	154	1	[]
[ "<s>", "bool", "HexagonAsmParser", "::", "parseExpression", "(", "MCExpr", "const", "*", "&", "Expr", ")", "{", "llvm", "::", "SmallVector", "<", "AsmToken", ",", "4", ">", "Tokens", ";", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "bool"...	[ "Parse", "an", "arbitrary", "expression", "." ]	[ "Hexagon", "Hexagon", "4", "\",\"", "1", "2", "2" ]	HexagonAsmParser (2)	parseExpression	Hexagon	DSP	LLVM	28,236	224	1	[]
[ "<s>", "CCAssignFn", "*", "R600TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "AMDGPU_KERNEL", ":", "case", "CallingConv"...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AMDGPU", "R600", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "\"Unsupported calling convention.\"" ]	R600ISelLowering66	CCAssignFnForCall	AMDGPU	GPU	LLVM	28,237	96	1	[]
[ "<s>", "unsigned", "MipsTargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "if", "(", "ABI", ".", "IsCheriPureCap", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_LabelDifference32", ";", "if", "(", "ABI", ".", "IsN64", "(", ")"...	[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]	[ "Mips", "Mips" ]	MipsISelLowering66	getJumpTableEncoding	Mips	CPU	LLVM	28,238	46	1	[]
[ "<s>", "unsigned", "Mips16InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Mips", "Mips", "0" ]	Mips16InstrInfo10	isLoadFromStackSlot	Mips	CPU	LLVM	28,239	20	1	[]
[ "<s>", "int", "mem_min_alignment", "(", "rtx", "mem", ",", "int", "desired", ")", "{", "rtx", "addr", ",", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "mem", ")", "!=", "MEM", ")", "return", "0", ";", "if", "(", "!", "TARGET_UNALIGNED_DOU...	[ "Return", "1", "if", "RTX", "is", "a", "MEM", "which", "is", "known", "to", "be", "aligned", "to", "at", "least", "a", "DESIRED", "byte", "boundary", "." ]	[ "sparc", "0", "1", "0", "0", "0", "1", "1", "0", "1", "0", "1", "1", "0", "1", "1", "0" ]	sparc	mem_min_alignment	sparc	CPU	GCC	28,240	273	1	[]
[ "<s>", "const", "CAHPRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RegInfo", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "CAHP", "CAHP" ]	CAHPSubtarget	getRegisterInfo	CAHP	CPU	LLVM	28,241	14	1	[]
[ "<s>", "AMDGPUMCObjectWriter", "*", "AMDGPUAsmBackend", "::", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "new", "AMDGPUMCObjectWriter", "(", "OS", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "R600" ]	AMDGPUAsmBackend16	createObjectWriter	R600	GPU	LLVM	28,242	20	1	[]
[ "<s>", "AArch64Subtarget", "&", "AArch64Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ",", "StringRef", "CPUString", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "\"generic\"", ";", "ParseSubtarget...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AArch64", "AArch64", "AArch64", "\"generic\"" ]	AArch64Subtarget (2)1	initializeSubtargetDependencies	AArch64	CPU	LLVM	28,243	43	1	[]
[ "<s>", "bool", "Nios2AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Nios2", "Nios2" ]	Nios2AsmBackend	writeNopData	Nios2	MPU	LLVM	28,244	18	1	[]
[ "<s>", "ARMConstantPoolSymbol", "*", "ARMConstantPoolSymbol", "::", "Create", "(", "LLVMContext", "&", "C", ",", "StringRef", "s", ",", "ARMCP", "::", "ARMCPModifier", "Modifier", ")", "{", "return", "new", "ARMConstantPoolSymbol", "(", "C", ",", "s", ",", "0"...	[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]	[ "ARM", "ARM", "ARM", "ARMCP::ARMCPModifier", "ARM", "0", "0" ]	ARMConstantPoolValue1	Create	ARM	CPU	LLVM	28,245	37	1	[]
[ "<s>", "const", "CSKYInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "CSKY", "CSKY" ]	CSKYSubtarget	getInstrInfo	CSKY	CPU	LLVM	28,246	14	1	[]
[ "<s>", "void", "expand", "(", "enum", "insn_code", "icode", ",", "bool", "temporary_volatile_p", "=", "false", ")", "{", "if", "(", "temporary_volatile_p", ")", "{", "temporary_volatile_ok", "v", "(", "true", ")", ";", "expand_insn", "(", "icode", ",", "m_op...	[ "Expand", "the", "call", "and", "return", "its", "lhs", "." ]	[ "riscv" ]	riscv-v	expand	riscv	CPU	GCC	28,247	45	1	[]
[ "<s>", "bool", "HexagonBitSimplify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "HST", "=", "MF", ".",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonBitSimplify1	runOnMachineFunction	Hexagon	DSP	LLVM	28,248	361	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressRegImm34", "(", "SDValue", "N", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Base", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "N", ".", "getValueType", "(", ")", "!=", "MV...	[ "Similar", "to", "the", "16-bit", "case", "but", "for", "instructions", "that", "take", "a", "34-bit", "displacement", "field", "(", "prefixed", "loads/stores", ")", "." ]	[ "PowerPC", "PPC", "MVT::i64", "0", "ISD::ADD", "1", "0", "0", "ISD::OR", "1", "0", "0ULL", "0", "0", "PPC::ZERO8" ]	PPCISelLowering109	SelectAddressRegImm34	PowerPC	CPU	LLVM	28,249	339	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")"...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU", "AMDGPU::SGPR_32RegClass", "AMDGPU", "4", "AMDGPU::SGPR_32RegClass" ]	SIRegisterInfo22	getReservedRegs	AMDGPU	GPU	LLVM	28,250	123	1	[]
[ "<s>", "SDValue", "AAPTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AAP", "AAP", "ISD::OutputArg", "16", "AAP", "4", "1", "AAP", "MVT::i16", "0", "0", "\"Can only return in registers!\"", "1", "0", "AAPISD::RET_FLAG", "MVT::Other", "MVT::i16" ]	AAPISelLowering	LowerReturn	AAP	MPU	LLVM	28,251	311	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Subtarget", "->", "requiresStrictAlign", "(", ")", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "AArch64", "AArch64", "16", "2", "MVT::v2i64" ]	AArch64ISelLowering (2)1	allowsMisalignedMemoryAccesses	AArch64	CPU	LLVM	28,252	69	1	[]
[ "<s>", "MCELFStreamer", "&", "MipsTargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "*", "Streamer", ")", ";", "}", "</s>" ]	[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]	[ "Mips", "Mips" ]	MipsMCTargetDesc29	getStreamer	Mips	CPU	LLVM	28,253	20	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "RISCVInstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "ou...	[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]	[ "RI5CY", "RISCV", "RISCV::PseudoCALLReg", "RISCV::X5", "0", "RISCVII::MO_CALL" ]	RISCVInstrInfo	insertOutlinedCall	RI5CY	CPU	LLVM	28,254	87	1	[]
[ "<s>", "bool", "m32r_can_eliminate", "(", "const", "int", "from", ",", "const", "int", "to", ")", "{", "return", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", "?", "!", "frame_pointer_needed", ":", "true", ")", ";", "}", ...	[ "Worker", "function", "for", "TARGET_CAN_ELIMINATE", "." ]	[ "m32r" ]	m32r	m32r_can_eliminate	m32r	MPU	GCC	28,255	29	1	[]
[ "<s>", "const", "unsigned", "", "SPURegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "unsigned", "SPU_CalleeSaveRegs", "[", "]", "=", "{", "SPU", "::", "R80", ",", "SPU", "::", "R81...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "CellSPU", "SPU", "SPU", "SPU::R80", "SPU::R81", "SPU::R82", "SPU::R83", "SPU::R84", "SPU::R85", "SPU::R86", "SPU::R87", "SPU::R88", "SPU::R89", "SPU::R90", "SPU::R91", "SPU::R92", "SPU::R93", "SPU::R94", "SPU::R95", "SPU::R96", "SPU::R97", "SPU::R98", "SPU::R99", "SPU:...	SPURegisterInfo1	getCalleeSavedRegs	CellSPU	MPU	LLVM	28,256	233	1	[]
[ "<s>", "static", "bool", "mn10300_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "size", "=", "arg", ".", "type_size_in_bytes", "(", ")", ";", "return", "(", "size", ">", "8", ...	[ "Return", "true", "when", "a", "parameter", "should", "be", "passed", "by", "reference", "." ]	[ "mn10300", "8", "0" ]	mn10300	mn10300_pass_by_reference	mn10300	MPU	GCC	28,257	34	1	[]
[ "<s>", "bool", "FixupLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "if", "(", "skipFunction", "(", "*", "Func", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MF", "=", "&", "Func", ";", "const",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "\"Start X86FixupLEAs\\n\"", "\"End X86FixupLEAs\\n\"" ]	X86FixupLEAs13	runOnMachineFunction	X86	CPU	LLVM	28,258	155	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "setSpecialOperandAttr", "(", "MachineInstr", "&", "OldMI1", ",", "MachineInstr", "&", "OldMI2", ",", "MachineInstr", "&", "NewMI1", ",", "MachineInstr", "&", "NewMI2", ")", "const", "{", "MachineOperand", "*", "OldFlagDef1", ...	[ "This", "is", "an", "architecture-specific", "helper", "function", "of", "reassociateOps", "." ]	[ "X86", "X86", "X86::EFLAGS", "X86::EFLAGS", "\"Unexpected instruction type for reassociation\"", "\"Must have dead EFLAGS operand in reassociable instruction\"", "X86::EFLAGS", "X86::EFLAGS", "\"Unexpected operand in reassociable instruction\"" ]	X86InstrInfo106	setSpecialOperandAttr	X86	CPU	LLVM	28,259	135	1	[]
[ "<s>", "const", "char", "", "thumb2_output_casesi", "(", "rtx", "", "operands", ")", "{", "rtx", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands", "[", "2", "]", ")", ")", ")", ";", "gcc_assert", ...	[ "Output", "a", "Thumb-2", "casesi", "instruction", "." ]	[ "arm", "2", "\"cmp\\t%0, %1\"", "\"bhi\\t%l3\"", "\"tbb\\t[%\|pc, %0]\"", "\"tbh\\t[%\|pc, %0, lsl #1]\"", "\"adr\\t%4, %l2\"", "\"ldr\\t%5, [%4, %0, lsl #2]\"", "\"add\\t%4, %4, %5\"", "\"bx\\t%4\"", "\"adr\\t%4, %l2\"", "\"ldr\\t%\|pc, [%4, %0, lsl #2]\"" ]	arm4	thumb2_output_casesi	arm	CPU	GCC	28,260	129	1	[]
[ "<s>", "RISCVSubtarget", "&", "RISCVSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "{", "...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "RISCV", "RISCV", "RISCV", "\"\"" ]	RISCVSubtarget (2)1	initializeSubtargetDependencies	RISCV	CPU	LLVM	28,261	46	1	[]
[ "<s>", "void", "init_cumulative_args", "(", "struct", "sparc_args", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "cum", "->", "words", "=", "0", ";", "cum", "->", "prototyp...	[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...	[ "sparc", "0", "0" ]	sparc3	init_cumulative_args	sparc	CPU	GCC	28,262	46	1	[]
[ "<s>", "bool", "X86RegisterInfo", "::", "isFixedRegister", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "PhysReg", ")", "const", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";...	[ "Returns", "true", "if", "PhysReg", "is", "a", "fixed", "register", "." ]	[ "X86", "X86", "X86", "X86", "X86::RSP", "X86", "X86::RBP", "X86" ]	X86RegisterInfo47	isFixedRegister	X86	CPU	LLVM	28,263	102	1	[]
[ "<s>", "unsigned", "MOSInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "cas...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "MOS", "MOS", "0", "MOS::LDAbs", "0", "0", "1", "0", "MOS::LDStk", "2", "0" ]	MOSInstrInfo	isLoadFromStackSlot	MOS	MPU	LLVM	28,264	109	1	[]
[ "<s>", "bool", "ARM64AdvSIMDScalar", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "if", "(", "!", "AdvSIMDScalar", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM64", "ARM64", "\"*** ARM64AdvSIMDScalar ***\\n\"", "ARM64" ]	ARM64AdvSIMDScalarPass	runOnMachineFunction	ARM64	CPU	LLVM	28,265	111	1	[]
[ "<s>", "rtx", "function_arg", "(", "CUMULATIVE_ARGS", "", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ")", "{", "static", "const", "char", "", "const", "hand_list", "[", "]", "=", "{", "\"__main\"", ",", "\"__c...	[ "Return", "an", "RTL", "expression", "containing", "the", "register", "for", "the", "given", "mode", ",", "or", "0", "if", "the", "argument", "is", "to", "be", "passed", "on", "the", "stack", ".", "INCOMING_P", "is", "nonzero", "if", "this", "is", "an", ...	[ "h8300", "\"__main\"", "\"__cmpsi2\"", "\"__divhi3\"", "\"__modhi3\"", "\"__udivhi3\"", "\"__umodhi3\"", "\"__divsi3\"", "\"__modsi3\"", "\"__udivsi3\"", "\"__umodsi3\"", "\"__mulhi3\"", "\"__mulsi3\"", "\"__reg_memcpy\"", "\"__reg_memset\"", "\"__ucmpsi2\"", "0", "0", "3", "0"...	h83003	function_arg	h8300	MPU	GCC	28,266	218	1	[]
[ "<s>", "bool", "expand_move", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "op", "=", "operands", "[", "1", "]", ";", "if", "(", "(", "reload_in_progress", "\|", "reload...	[ "Expand", "a", "move", "operation", "in", "mode", "MODE", ".", "The", "operands", "are", "in", "OPERANDS", "." ]	[ "c6x", "0", "1", "0", "1", "1", "1" ]	c6x	expand_move	c6x	VLIW	GCC	28,267	194	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "P2", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "P2", "P2::NumTargetFixupKinds" ]	P2AsmBackend	getNumFixupKinds	P2	MPU	LLVM	28,268	13	1	[]
[ "<s>", "void", "gen_conditional_move", "(", "rtx", "*", "operands", ")", "{", "enum", "rtx_code", "code", ";", "rtx", "op0", ",", "op1", ";", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "mips_emit_compare", "(", "&", "code", ",",...	[ "Emit", "the", "common", "code", "for", "conditional", "moves", ".", "OPERANDS", "is", "the", "array", "of", "operands", "passed", "to", "the", "conditional", "move", "define_expand", "." ]	[ "mips", "1", "0", "0", "2", "3" ]	mips3	gen_conditional_move	mips	CPU	GCC	28,269	90	1	[]
[ "<s>", "static", "bool", "m68k_tls_symbol_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";", "return", "SYMBOL_REF_TLS_MODEL"...	[ "Return", "true", "if", "X", "is", "a", "TLS", "symbol", "." ]	[ "m68k", "0" ]	m68k	m68k_tls_symbol_p	m68k	MPU	GCC	28,270	37	1	[]
[ "<s>", "bool", "symbolic_reference_mentioned_p", "(", "rtx", "op", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return...	[ "Return", "true", "if", "OP", "contains", "a", "symbol", "reference" ]	[ "nds32", "1", "0", "1", "0" ]	nds32-md-auxiliary	symbolic_reference_mentioned_p	nds32	CPU	GCC	28,271	145	1	[]
[ "<s>", "void", "sh_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "tree", "fndecl", ",", "signed", "int", "n_named_args", ",", "machine_mode", "mode", ")", "{", "pcum", "->", "...	[ "Initialize", "the", "CUMULATIVE_ARGS", "structure", "." ]	[ "sh", "0", "0", "1", "0", "4" ]	sh	sh_init_cumulative_args	sh	CPU	GCC	28,272	183	1	[]
[ "<s>", "static", "void", "expand_block_move_1", "(", "rtx", "dst_reg", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "emit_library_call", "(", "byt_memcpy_libfunc", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "3", ",", "dst_reg", ",", "Pmode", ",", ...	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "move", "BYTES_RTX", "bytes", "from", "address", "SRC_REG", "to", "address", "DST_REG", "in", "1-byte", "chunks", "." ]	[ "visium", "3" ]	visium3	expand_block_move_1	visium	Virtual ISA	GCC	28,273	54	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]	AMDGPUAsmParser10	ParseInstruction	AMDGPU	GPU	LLVM	28,274	185	1	[]
[ "<s>", "static", "rtx", "arm_expand_vfp_builtin", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "if", "(", "fcode", ">=", "ARM_BUILTIN_VFP_BASE", "&&", "!", "TARGET_HARD_FLOAT", ")", "{", "fatal_error", "(", "input_location", ",", ...	[ "Expand", "a", "VFP", "builtin", ".", "These", "builtins", "are", "treated", "like", "neon", "builtins", "except", "that", "the", "data", "is", "looked", "up", "in", "table", "VFP_BUILTIN_DATA", "." ]	[ "arm", "\"You must enable VFP instructions\"", "\" to use these intrinsics.\"" ]	arm-builtins	arm_expand_vfp_builtin	arm	CPU	GCC	28,275	61	1	[]
[ "<s>", "const", "char", "*", "ix86_output_function_return", "(", "bool", "long_p", ")", "{", "output_return_instrumentation", "(", ")", ";", "if", "(", "cfun", "->", "machine", "->", "function_return_type", "!=", "indirect_branch_keep", ")", "{", "char", "thunk_na...	[ "Output", "function", "return", ".", "CALL_OP", "is", "the", "jump", "target", ".", "Add", "a", "REP", "prefix", "to", "RET", "if", "LONG_P", "is", "true", "and", "function", "return", "is", "kept", "." ]	[ "i386", "32", "\"\\tjmp\\t\"", "\"\"", "\"rep%; ret\"", "\"ret\"", "\"int3\"", "\"\"" ]	i386	ix86_output_function_return	i386	CPU	GCC	28,276	133	1	[]
[ "<s>", "const", "X86_64GNULDBackend", "&", "getTarget", "(", ")", "const", "{", "return", "m_Target", ";", "}", "</s>" ]	[ "getTarget", "-", "Return", "the", "target", "machine", "this", "machine", "code", "is", "compiled", "with" ]	[ "X86", "X86" ]	X86Relocator	getTarget	X86	CPU	LLVM	28,277	12	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "AArch64Operand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "RegKind", "Kind", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ",", "AArch64_AM", "::", "ShiftExtendType", "ExtTy", ...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "AArch64", "AArch64", "AArch64_AM::ShiftExtendType", "AArch64_AM::LSL", "0", "AArch64", "0" ]	AArch64AsmParser27	CreateReg	AArch64	CPU	LLVM	28,278	128	1	[]
[ "<s>", "static", "void", "riscv_option_override", "(", "void", ")", "{", "const", "struct", "riscv_cpu_info", "*", "cpu", ";", "SUBTARGET_OVERRIDE_OPTIONS", ";", "flag_pcc_struct_return", "=", "0", ";", "if", "(", "flag_pic", ")", "g_switch_value", "=", "0", ";"...	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "riscv", "0", "0", "0", "\"-mdiv requires -march to subsume the %<M%> extension\"", "0", "0", "0", "0", "0", "\"requested ABI requires -march to subsume the %qc extension\"", "8", "4", "\"ABI requires -march=rv%d\"", "8", "8", "\"-mpreferred-stack-boundary=%d must be between %d and %...	riscv3	riscv_option_override	riscv	CPU	GCC	28,279	272	1	[]
[ "<s>", "SDValue", "TL45TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented ope...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "TL45", "TL45", "\"unimplemented operand\"", "ISD::BR_CC", "ISD::SELECT", "ISD::SELECT_CC", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::VASTART", "ISD::GlobalAddress" ]	TL45ISelLowering	LowerOperation	TL45	MPU	LLVM	28,280	136	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "\|\|", "Size", "==", "2", ...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "ARM", "ISD::ArgFlagsTy", "1", "2", "4", "8", "\"Unsupported size\"", "32", "0" ]	ARMCallLowering14	getStackAddress	ARM	CPU	LLVM	28,281	124	1	[]
[ "<s>", "static", "void", "ix86_finalize_stack_realign_flags", "(", "void", ")", "{", "unsigned", "int", "incoming_stack_boundary", "=", "(", "crtl", "->", "parm_stack_boundary", ">", "ix86_incoming_stack_boundary", "?", "crtl", "->", "parm_stack_boundary", ":", "ix86_in...	[ "Finalize", "stack_realign_needed", "flag", ",", "which", "will", "guide", "prologue/epilogue", "to", "be", "generated", "in", "correct", "form", "." ]	[ "i386", "0", "0", "0" ]	i3864	ix86_finalize_stack_realign_flags	i386	CPU	GCC	28,282	365	1	[]
[ "<s>", "static", "void", "sh_atomic_assign_expand_fenv", "(", "tree", "", "hold", ",", "tree", "", "clear", ",", "tree", "*", "update", ")", "{", "const", "unsigned", "SH_FE_INVALID", "=", "64", ";", "const", "unsigned", "SH_FE_DIVBYZERO", "=", "32", ";", ...	[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]	[ "sh", "64", "32", "16", "8", "4", "5", "0", "1", "1", "0", "1", "1" ]	sh4	sh_atomic_assign_expand_fenv	sh	CPU	GCC	28,283	286	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]	[ "AMDGPU", "R600" ]	R600InstrInfo (2)1	isProfitableToDupForIfCvt	AMDGPU	GPU	LLVM	28,284	21	1	[]
[ "<s>", "static", "bool", "bpf_hard_regno_mode_ok", "(", "unsigned", "int", "regno", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_HImode", ":", ...	[ "Return", "true", "if", "it", "is", "permissible", "to", "store", "a", "value", "of", "mode", "MODE", "in", "hard", "register", "number", "REGNO", ",", "or", "in", "several", "registers", "starting", "with", "that", "one", "." ]	[ "bpf" ]	bpf	bpf_hard_regno_mode_ok	bpf	Virtual ISA	GCC	28,285	50	1	[]
[ "<s>", "void", "ix86_set_current_function", "(", "tree", "fndecl", ")", "{", "if", "(", "fndecl", "==", "ix86_previous_fndecl", ")", "{", "if", "(", "fndecl", "!=", "NULL_TREE", ")", "{", "ix86_set_func_type", "(", "fndecl", ")", ";", "ix86_set_indirect_branch_t...	[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]	[ "i386", "\"SSE\"", "\"MMX/3Dnow\"", "\"80387\"", "\"%s instructions aren%'t allowed in an\"", "\" exception service routine\"", "\"%s instructions aren%'t allowed in an\"", "\" interrupt service routine\"", "\"%s instructions aren%'t allowed in a function with \"", "\"the %<no_caller_saved_registe...	i386-options1	ix86_set_current_function	i386	CPU	GCC	28,286	412	1	[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]	AMDGPUISelLowering1	getTargetNodeName	AMDGPU	GPU	LLVM	28,287	304	1	[]
[ "<s>", "bool", "UPTInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "UPT", "::", "MOVi32", ":", "{", "D...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "UPT", "UPT", "UPT::MOVi32", "0", "0", "1", "UPT::MOVLOi16", "UPT::MOVHIi16", "UPTII::MO_LO16", "UPTII::MO_HI16" ]	UPTInstrInfo	expandPostRAPseudo	UPT	CPU	LLVM	28,288	228	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "R600" ]	AMDGPUAsmParser43	isReg	R600	GPU	LLVM	28,289	11	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "Lowe...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "XCore", "XCore", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::BR_JT", "ISD::LOAD", "ISD::STORE", "ISD::SELECT_CC", "ISD::VAARG", "ISD::VASTART", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "ISD::IN...	XCoreISelLowering7	LowerOperation	XCore	MPU	LLVM	28,290	254	1	[]
[ "<s>", "static", "void", "mcore_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "fprintf", "(", "f", ",", "\"\\t.short\t0x7102\\n\"", ")", ";", "fprintf", "(", "f", ",", "\"\\t.short\t0x7d02\\n\"", ")", ";", "fprintf", "(", "f", ",", "\"\\t.short\t0...	[ "Worker", "function", "for", "TARGET_ASM_TRAMPOLINE_TEMPLATE", ".", "Output", "assembler", "code", "for", "a", "block", "containing", "the", "constant", "parts", "of", "a", "trampoline", ",", "leaving", "space", "for", "the", "variable", "parts", ".", "On", "the...	[ "mcore", "\"\\t.short\t0x7102\\n\"", "\"\\t.short\t0x7d02\\n\"", "\"\\t.short\t0x00cd\\n\"", "\"\\t.short\t0x1e00\\n\"", "\"\\t.long\t0\\n\"", "\"\\t.long\t0\\n\"" ]	mcore	mcore_asm_trampoline_template	mcore	MPU	GCC	28,291	52	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "PPCTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getPointerOperand", "(", ")", "->", "getType", "(", ")", ...	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "PowerPC", "PPC", "128" ]	PPCISelLowering109	shouldExpandAtomicCmpXchgInIR	PowerPC	CPU	LLVM	28,292	62	1	[]
[ "<s>", "int", "tilepro_asm_preferred_eh_data_format", "(", "int", "code", "ATTRIBUTE_UNUSED", ",", "int", "global", ")", "{", "return", "(", "global", "?", "DW_EH_PE_indirect", ":", "0", ")", "\|", "DW_EH_PE_pcrel", "\|", "DW_EH_PE_sdata4", ";", "}", "</s>" ]	[ "Select", "a", "format", "to", "encode", "pointers", "in", "exception", "handling", "data", ".", "CODE", "is", "0", "for", "data", ",", "1", "for", "code", "labels", ",", "2", "for", "function", "pointers", ".", "GLOBAL", "is", "true", "if", "the", "sy...	[ "tilepro", "0" ]	tilepro	tilepro_asm_preferred_eh_data_format	tilepro	VLIW	GCC	28,293	25	1	[]
[ "<s>", "bool", "fusion_p9_p", "(", "rtx", "addis_reg", ",", "rtx", "addis_value", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "addr", ",", "mem", ",", "offset", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "if", "("...	[ "Return", "true", "if", "the", "peephole2", "can", "combine", "a", "load/store", "involving", "a", "combination", "of", "an", "addis", "instruction", "and", "the", "memory", "operation", ".", "This", "was", "added", "to", "the", "ISA", "3.0", "(", "power9", ...	[ "rs6000", "0", "0", "0", "1", "0", "1" ]	rs60007	fusion_p9_p	rs6000	CPU	GCC	28,294	287	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::ADJDYNALLOC", "\"Expected adjust alloca node\"", "2", "\"Expected immediate\"", "16384", "Hexagon::S2_allocframe", "0", "Hexagon::CONST32_Int_Real", "Hexagon::A2_sub", "Hexagon::S2_allocframe" ]	HexagonFrameLowering62	emitPrologue	Hexagon	DSP	LLVM	28,295	389	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "TargetMachine", "&", "TM", ",", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ")", ":", "MipsArchVersion", "(", "Mips1", ")", ",", "MipsAB...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"mips1\"", "\"linux\"", "\"mipsallegrex\"", "\"psp\"", "Mips", "Mips", "Mips" ]	MipsSubtarget46	MipsSubtarget	Mips	CPU	LLVM	28,296	252	1	[]
[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "\"Shrink-wrapping not yet supported\"", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]	Mips16FrameLowering22	emitPrologue	Mips	CPU	LLVM	28,297	400	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Tile64 VLIW Packetizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Tile64", "\"Tile64 VLIW Packetizer\"" ]	Tile64VLIWPacketizer	getPassName	Tile64	VLIW	LLVM	28,298	12	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "("...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "X86", "X86", "X86", "X86", "8", "4", "X86", "X86", "X86", "0", "X86::PUSH64r", "X86::PUSH32r", "0", "1", "1", "X86::VR128RegClass", "1", "X86" ]	X86InstrInfo108	spillCalleeSavedRegisters	X86	CPU	LLVM	28,299	301	1	[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Lanai", "Lanai" ]

LanaiInstrInfo18

expandPostRAPseudo

Lanai

CPU

LLVM

28,200

16

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createMipsELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ",", "IsLittle", ",", "Is64Bit", ")", ";...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "Mips", "Mips" ]

MipsAsmBackend11

createObjectWriter

Mips

CPU

LLVM

28,201

28

1

[]

[ "<s>", "bool", "rx_fuse_in_memory_bitop", "(", "rtx", "*", "operands", ",", "rtx_insn", "*", "curr_insn", ",", "rtx", "(", "*", "gen_insn", ")", "(", "rtx", ",", "rtx", ")", ")", "{", "rtx", "op2_reg", "=", "SUBREG_P", "(", "operands", "[", "2", "]", ...

[ "Try", "to", "fuse", "the", "current", "bit-operation", "insn", "with", "the", "surrounding", "memory", "load", "and", "store", "." ]

[ "rx", "2", "2", "2", "0", "2", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "2", "1" ]

rx

rx_fuse_in_memory_bitop

rx

CPU

GCC

28,202

382

1

[]

[ "<s>", "void", "sparc_d_target_versions", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "d_add_builtin_version", "(", "\"SPARC64\"", ")", ";", "else", "d_add_builtin_version", "(", "\"SPARC\"", ")", ";", "if", "(", "TARGET_V8PLUS", ")", "d_add_builtin_ver...

[ "Implement", "TARGET_D_CPU_VERSIONS", "for", "SPARC", "targets", "." ]

[ "sparc", "\"SPARC64\"", "\"SPARC\"", "\"SPARC_V8Plus\"", "\"D_HardFloat\"", "\"SPARC_HardFloat\"", "\"D_SoftFloat\"", "\"SPARC_SoftFloat\"" ]

sparc-d

sparc_d_target_versions

sparc

CPU

GCC

28,203

60

1

[]

[ "<s>", "int", "m32c_preferred_output_reload_class", "(", "rtx", "x", ",", "int", "rclass", ")", "{", "return", "m32c_preferred_reload_class", "(", "x", ",", "rclass", ")", ";", "}", "</s>" ]

[ "Implements", "PREFERRED_OUTPUT_RELOAD_CLASS", "." ]

[ "m32c" ]

m32c2

m32c_preferred_output_reload_class

m32c

MPU

GCC

28,204

19

1

[]

[ "<s>", "static", "bool", "c6x_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "mode1", "==", "mode2", "||", "(", "GET_MODE_SIZE", "(", "mode1", ")", "<=", "UNITS_PER_WORD", "&&", "GET_MODE_SIZE", "(", "mod...

[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]

[ "c6x" ]

c6x

c6x_modes_tieable_p

c6x

VLIW

GCC

28,205

35

1

[]

[ "<s>", "void", "aarch64_split_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "scratch", ";", "machine_mode", "mode", ";", "bool", "is_weak", ";", "rtx_code_label", "*", "label1", ...

[ "Split", "a", "compare", "and", "swap", "pattern", "." ]

[ "aarch64", "0", "1", "2", "3", "4", "5", "7" ]

aarch646

aarch64_split_compare_and_swap

aarch64

CPU

GCC

28,206

498

1

[]

[ "<s>", "tree", "loongarch_builtin_decl", "(", "unsigned", "int", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "ARRAY_SIZE", "(", "loongarch_builtins", ")", ")", "return", "error_mark_node", ";", "return", "loongarch_b...

[ "Implement", "TARGET_BUILTIN_DECL", "." ]

[ "loongarch" ]

loongarch-builtins

loongarch_builtin_decl

loongarch

CPU

GCC

28,207

31

1

[]

[ "<s>", "static", "bool", "aarch64_validate_mtune", "(", "const", "char", "*", "str", ",", "const", "struct", "processor", "*", "*", "res", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_tune", "(", "str", ",", "res", ")", ";", ...

[ "Validate", "a", "command-line", "-mtune", "option", ".", "Parse", "the", "cpu", "specified", "in", "STR", "and", "throw", "errors", "if", "appropriate", ".", "Put", "the", "result", ",", "if", "it", "is", "valid", ",", "in", "RES", ".", "Return", "wheth...

[ "aarch64", "\"missing cpu name in -mtune=%qs\"", "\"unknown value %qs for -mtune\"" ]

aarch643

aarch64_validate_mtune

aarch64

CPU

GCC

28,208

77

1

[]

[ "<s>", "void", "OpenRISCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", "...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "OpenRISC", "OpenRISC" ]

OpenRISCInstPrinter

printInst

OpenRISC

CPU

LLVM

28,209

33

1

[]

[ "<s>", "static", "void", "sh_override_options_after_change", "(", "void", ")", "{", "if", "(", "align_loops", "==", "0", ")", "align_loops", "=", "optimize_size", "?", "2", ":", "4", ";", "if", "(", "align_jumps", "==", "0", ")", "align_jumps", "=", "2", ...

[ "Implement", "targetm.override_options_after_change", "." ]

[ "sh", "0", "2", "4", "0", "2", "2", "2", "0", "2", "4", "4", "4" ]

sh6

sh_override_options_after_change

sh

CPU

GCC

28,210

94

1

[]

[ "<s>", "bool", "ARM64TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", ...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "ARM64", "ARM64", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16", "128" ]

ARM64ISelLowering

isShuffleMaskLegal

ARM64

CPU

LLVM

28,211

302

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "AGC" ]

AGCAsmParser

isMem

AGC

MPU

LLVM

28,212

11

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD",...

[ "Whether", "we", "must", "prevent", "this", "instruction", "from", "executing", "with", "EXEC", "=", "0", "." ]

[ "AMDGPU", "SI", "AMDGPU::S_SENDMSG", "AMDGPU::S_SENDMSGHALT", "AMDGPU::EXP", "AMDGPU::EXP_DONE", "AMDGPU::DS_ORDERED_COUNT", "AMDGPU::S_TRAP", "AMDGPU::DS_GWS_INIT", "AMDGPU::DS_GWS_BARRIER", "AMDGPU::V_READFIRSTLANE_B32", "AMDGPU::V_READLANE_B32", "AMDGPU::V_WRITELANE_B32" ]

SIInstrInfo13

hasUnwantedEffectsWhenEXECEmpty

AMDGPU

GPU

LLVM

28,213

155

1

[]

[ "<s>", "bool", "OR1KAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "OR1K", "OR1K" ]

OR1KAsmParser

ParseDirective

OR1K

CPU

LLVM

28,214

13

1

[]

[ "<s>", "static", "void", "setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "rtx", "mem", ";", "int...

[ "Perform", "any", "needed", "actions", "needed", "for", "a", "function", "that", "is", "receiving", "a", "variable", "number", "of", "arguments", ".", "CUM", "is", "as", "above", ".", "MODE", "and", "TYPE", "are", "the", "mode", "and", "type", "of", "the...

[ "bfin", "1", "0" ]

bfin3

setup_incoming_varargs

bfin

DSP

GCC

28,215

95

1

[]

[ "<s>", "static", "void", "iq2000_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "addr", ")", "{", "if", "(", "!", "addr", ")", "error", "(", "\"%<PRINT_OPERAND_ADDRESS%>, null pointer\"", ")", ";", "else", "switch", ...

[ "A", "C", "compound", "statement", "to", "output", "to", "stdio", "stream", "STREAM", "the", "assembler", "syntax", "for", "an", "instruction", "operand", "that", "is", "a", "memory", "reference", "whose", "address", "is", "ADDR", ".", "ADDR", "is", "an", ...

[ "iq2000", "\"%<PRINT_OPERAND_ADDRESS%>, null pointer\"", "\"Arg pointer not eliminated.\"", "\"0(%s)\"", "0", "1", "\"PRINT_OPERAND_ADDRESS, LO_SUM with #1 not REG.\"", "\"%%lo(\"", "\")(%s)\"", "0", "0", "0", "1", "\"PRINT_OPERAND_ADDRESS, 2 regs\"", "\"PRINT_OPERAND_ADDRESS, no regs\""...

iq2000

iq2000_print_operand_address

iq2000

CPU

GCC

28,216

374

1

[]

[ "<s>", "AArch64TargetLowering", "::", "ConstraintType", "AArch64TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "AArch64", "AArch64", "AArch64", "1", "0" ]

AArch64ISelLowering104

getConstraintType

AArch64

CPU

LLVM

28,217

100

1

[]

[ "<s>", "unsigned", "X86TTI", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "{", "if", "(", "Vector", "&&", "!", "ST", "->", "hasSSE1", "(", ")", ")", "return", "0", ";", "if", "(", "ST", "->", "is64Bit", "(", ")", ")", "{", "if...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "X86", "X86", "0", "32", "16", "8" ]

X86TargetTransformInfo112

getNumberOfRegisters

X86

CPU

LLVM

28,218

54

1

[]

[ "<s>", "int", "use_return_insn", "(", "int", "iscond", ",", "rtx", "sibling", ")", "{", "int", "regno", ";", "unsigned", "int", "func_type", ";", "unsigned", "long", "saved_int_regs", ";", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "*...

[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]

[ "arm", "0", "0", "0", "0", "0", "4", "0", "0", "4", "3", "0", "4", "0", "3", "0", "0x7", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1" ]

arm8

use_return_insn

arm

CPU

GCC

28,219

404

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseOffs", "<=", "...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "Hexagon", "Hexagon", "1LL", "13", "1LL", "13", "1", "0", "0" ]

HexagonISelLowering (2)

isLegalAddressingMode

Hexagon

DSP

LLVM

28,220

99

1

[]

[ "<s>", "static", "void", "ia64_output_function_prologue", "(", "FILE", "*", "file", ")", "{", "int", "mask", ",", "grsave", ",", "grsave_prev", ";", "if", "(", "current_frame_info", ".", "need_regstk", ")", "fprintf", "(", "file", ",", "\"\\t.regstk %d, %d, %d, ...

[ "Emit", "the", "function", "prologue", "." ]

[ "ia64", "\"\\t.regstk %d, %d, %d, %d\\n\"", "0", "0", "0", "8", "0", "0", "1", "4", "0", "0", "0", "1", "2", "0", "0", "0", "1", "1", "0", "\"\\t.prologue %d, %d\\n\"", "\"\\t.prologue\\n\"", "16", "\"\\t.spill %ld\\n\"" ]

ia64

ia64_output_function_prologue

ia64

CPU

GCC

28,221

313

1

[]

[ "<s>", "TargetPassConfig", "*", "ARM64TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "ARM64PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "ARM64", "ARM64", "ARM64" ]

ARM64TargetMachine

createPassConfig

ARM64

CPU

LLVM

28,222

21

1

[]

[ "<s>", "static", "void", "spu_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "rtx", "op", "[", "8", "]", ";", "fina...

[ "Output", "thunk", "to", "FILE", "that", "implements", "a", "C++", "virtual", "function", "call", "(", "with", "multiple", "inheritance", ")", "to", "FUNCTION", ".", "The", "thunk", "adjusts", "the", "this", "pointer", "by", "DELTA", ",", "and", "unless", ...

[ "spu", "8", "1", "0", "0", "1", "1", "1", "2", "3", "16", "4", "5", "16", "6", "79", "7", "78", "0x200", "0x200", "\"ai\\t%1,%1,%2\"", "0x8000", "0x8000", "\"il\\t%6,%2\"", "\"a\\t%1,%1,%6\"", "\"ilhu\\t%6,%3\"", "\"iohl\\t%6,%2\"", "\"a\\t%1,%1,%6\"", "\"lqd\...

spu

spu_output_mi_thunk

spu

MPU

GCC

28,223

383

1

[]

[ "<s>", "static", "int", "aarch64_reduc_type", "(", "vec_info", "*", "vinfo", ",", "stmt_vec_info", "stmt_info", ")", "{", "if", "(", "loop_vec_info", "loop_vinfo", "=", "dyn_cast", "<", "loop_vec_info", ">", "(", "vinfo", ")", ")", "if", "(", "STMT_VINFO_REDUC...

[ "If", "STMT_INFO", "describes", "a", "reduction", ",", "return", "the", "type", "of", "reduction", "it", "describes", ",", "otherwise", "return", "-1", "." ]

[ "aarch64", "1" ]

aarch641

aarch64_reduc_type

aarch64

CPU

GCC

28,224

58

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AAP Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AAP", "\"AAP Assembly Printer\"" ]

AAPAsmPrinter

getPassName

AAP

MPU

LLVM

28,225

11

1

[]

[ "<s>", "static", "bool", "arm_mem_costs", "(", "rtx", "x", ",", "const", "struct", "cpu_cost_table", "*", "extra_cost", ",", "int", "*", "cost", ",", "bool", "speed_p", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "*", "cost", ...

[ "Helper", "function", "for", "arm_rtx_costs_internal", ".", "Calculates", "the", "cost", "of", "a", "MEM", ",", "considering", "the", "costs", "of", "the", "addressing", "mode", "and", "memory", "access", "separately", "." ]

[ "arm", "1", "0", "0", "1", "1", "0", "8", "8" ]

arm

arm_mem_costs

arm

CPU

GCC

28,226

293

1

[]

[ "<s>", "unsigned", "getExplicitKernelArgOffset", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "36", ";", "}", "</s>" ]

[ "Returns", "the", "offset", "in", "bytes", "from", "the", "start", "of", "the", "input", "buffer", "of", "the", "first", "explicit", "kernel", "argument", "." ]

[ "AMDGPU", "36" ]

AMDGPUSubtarget76

getExplicitKernelArgOffset

AMDGPU

GPU

LLVM

28,227

14

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder"...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "AArch64", "AArch64", "8", "0", "AArch64", "AArch64", "AArch64", "8", "AArch64", "AArch64", "4" ]

AArch64CallLowering18

lowerFormalArguments

AArch64

CPU

LLVM

28,228

424

1

[]

[ "<s>", "virtual", "unsigned", "getCycles", "(", ")", "const", "{", "return", "NumCycles", ";", "}", "</s>" ]

[ "Returns", "the", "number", "of", "cycles", "the", "stage", "is", "occupied", "." ]

[ "TMS320C64X" ]

ClusterDAG

getCycles

TMS320C64X

VLIW

LLVM

28,229

11

1

[]

[ "<s>", "static", "bool", "sh_legitimize_address_displacement", "(", "rtx", "*", "disp", ",", "rtx", "*", "offs", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SHMEDIA", ")", "return", "false", ";", "if", "(", "(", "(", "TARGET_SH4", "||", "TARG...

[ "Return", "true", "if", "DISP", "can", "be", "legitimized", "." ]

[ "sh" ]

sh4

sh_legitimize_address_displacement

sh

CPU

GCC

28,230

100

1

[]

[ "<s>", "const", "char", "*", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", "{", "const", "char", "*", "cpu", "=", "NULL", ";", "char", "*", "buf", "=", "NULL", ";", "kstat_ctl_t", "*", "kc", ";", "kstat_t",...

[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", ...

[ "sparc", "128", "1", "0", "\"cpu\"", "0", "\"tune\"", "\"cpu_info\"", "1", "1", "\"brand\"", "\"implementation\"", "0", "0", "\"/proc/cpuinfo\"", "\"r\"", "\"cpu\\t\\t:\"", "\"cpu\\t\\t:\"", "1", "0", "0", "\"-m\"", "0", "\"=\"" ]

driver-sparc2

host_detect_local_cpu

sparc

CPU

GCC

28,231

423

1

[]

[ "<s>", "TargetTransformInfo", "::", "PopcntSupportKind", "WebAssemblyTTIImpl", "::", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "{", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "\"Ty width must be power of 2\"", ")", ";", "return", "TTI", "::"...

[ "Return", "hardware", "support", "for", "population", "count", "." ]

[ "WebAssembly", "WebAssembly", "\"Ty width must be power of 2\"" ]

WebAssemblyTargetTransformInfo

getPopcntSupport

WebAssembly

Virtual ISA

LLVM

28,232

27

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "OR1K" ]

OR1KTargetMachine1

getObjFileLowering

OR1K

CPU

LLVM

28,233

16

1

[]

[ "<s>", "bool", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "return", "MCInstLowering", ".", "lowerOperand", "(", "MO", ",", "MCOp", ")", ";", "}", "</s>" ]

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "ARM64" ]

ARM64AsmPrinter

lowerOperand

ARM64

CPU

LLVM

28,234

25

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::STWFI", "0" ]

XCoreInstrInfo22

storeRegToStackSlot

XCore

MPU

LLVM

28,235

154

1

[]

[ "<s>", "bool", "HexagonAsmParser", "::", "parseExpression", "(", "MCExpr", "const", "*", "&", "Expr", ")", "{", "llvm", "::", "SmallVector", "<", "AsmToken", ",", "4", ">", "Tokens", ";", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "bool"...

[ "Parse", "an", "arbitrary", "expression", "." ]

[ "Hexagon", "Hexagon", "4", "\",\"", "1", "2", "2" ]

HexagonAsmParser (2)

parseExpression

Hexagon

DSP

LLVM

28,236

224

1

[]

[ "<s>", "CCAssignFn", "*", "R600TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "AMDGPU_KERNEL", ":", "case", "CallingConv"...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AMDGPU", "R600", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "\"Unsupported calling convention.\"" ]

R600ISelLowering66

CCAssignFnForCall

AMDGPU

GPU

LLVM

28,237

96

1

[]

[ "<s>", "unsigned", "MipsTargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "if", "(", "ABI", ".", "IsCheriPureCap", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_LabelDifference32", ";", "if", "(", "ABI", ".", "IsN64", "(", ")"...

[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]

[ "Mips", "Mips" ]

MipsISelLowering66

getJumpTableEncoding

Mips

CPU

LLVM

28,238

46

1

[]

[ "<s>", "unsigned", "Mips16InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Mips", "Mips", "0" ]

Mips16InstrInfo10

isLoadFromStackSlot

Mips

CPU

LLVM

28,239

20

1

[]

[ "<s>", "int", "mem_min_alignment", "(", "rtx", "mem", ",", "int", "desired", ")", "{", "rtx", "addr", ",", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "mem", ")", "!=", "MEM", ")", "return", "0", ";", "if", "(", "!", "TARGET_UNALIGNED_DOU...

[ "Return", "1", "if", "RTX", "is", "a", "MEM", "which", "is", "known", "to", "be", "aligned", "to", "at", "least", "a", "DESIRED", "byte", "boundary", "." ]

[ "sparc", "0", "1", "0", "0", "0", "1", "1", "0", "1", "0", "1", "1", "0", "1", "1", "0" ]

sparc

mem_min_alignment

sparc

CPU

GCC

28,240

273

1

[]

[ "<s>", "const", "CAHPRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RegInfo", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "CAHP", "CAHP" ]

CAHPSubtarget

getRegisterInfo

CAHP

CPU

LLVM

28,241

14

1

[]

[ "<s>", "AMDGPUMCObjectWriter", "*", "AMDGPUAsmBackend", "::", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "new", "AMDGPUMCObjectWriter", "(", "OS", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "R600" ]

AMDGPUAsmBackend16

createObjectWriter

R600

GPU

LLVM

28,242

20

1

[]

[ "<s>", "AArch64Subtarget", "&", "AArch64Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ",", "StringRef", "CPUString", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "\"generic\"", ";", "ParseSubtarget...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AArch64", "AArch64", "AArch64", "\"generic\"" ]

AArch64Subtarget (2)1

initializeSubtargetDependencies

AArch64

CPU

LLVM

28,243

43

1

[]

[ "<s>", "bool", "Nios2AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Nios2", "Nios2" ]

Nios2AsmBackend

writeNopData

Nios2

MPU

LLVM

28,244

18

1

[]

[ "<s>", "ARMConstantPoolSymbol", "*", "ARMConstantPoolSymbol", "::", "Create", "(", "LLVMContext", "&", "C", ",", "StringRef", "s", ",", "ARMCP", "::", "ARMCPModifier", "Modifier", ")", "{", "return", "new", "ARMConstantPoolSymbol", "(", "C", ",", "s", ",", "0"...

[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]

[ "ARM", "ARM", "ARM", "ARMCP::ARMCPModifier", "ARM", "0", "0" ]

ARMConstantPoolValue1

Create

ARM

CPU

LLVM

28,245

37

1

[]

[ "<s>", "const", "CSKYInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "CSKY", "CSKY" ]

CSKYSubtarget

getInstrInfo

CSKY

CPU

LLVM

28,246

14

1

[]

[ "<s>", "void", "expand", "(", "enum", "insn_code", "icode", ",", "bool", "temporary_volatile_p", "=", "false", ")", "{", "if", "(", "temporary_volatile_p", ")", "{", "temporary_volatile_ok", "v", "(", "true", ")", ";", "expand_insn", "(", "icode", ",", "m_op...

[ "Expand", "the", "call", "and", "return", "its", "lhs", "." ]

[ "riscv" ]

riscv-v

expand

riscv

CPU

GCC

28,247

45

1

[]

[ "<s>", "bool", "HexagonBitSimplify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "HST", "=", "MF", ".",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonBitSimplify1

runOnMachineFunction

Hexagon

DSP

LLVM

28,248

361

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressRegImm34", "(", "SDValue", "N", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Base", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "N", ".", "getValueType", "(", ")", "!=", "MV...

[ "Similar", "to", "the", "16-bit", "case", "but", "for", "instructions", "that", "take", "a", "34-bit", "displacement", "field", "(", "prefixed", "loads/stores", ")", "." ]

[ "PowerPC", "PPC", "MVT::i64", "0", "ISD::ADD", "1", "0", "0", "ISD::OR", "1", "0", "0ULL", "0", "0", "PPC::ZERO8" ]

PPCISelLowering109

SelectAddressRegImm34

PowerPC

CPU

LLVM

28,249

339

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")"...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU", "AMDGPU::SGPR_32RegClass", "AMDGPU", "4", "AMDGPU::SGPR_32RegClass" ]

SIRegisterInfo22

getReservedRegs

AMDGPU

GPU

LLVM

28,250

123

1

[]

[ "<s>", "SDValue", "AAPTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AAP", "AAP", "ISD::OutputArg", "16", "AAP", "4", "1", "AAP", "MVT::i16", "0", "0", "\"Can only return in registers!\"", "1", "0", "AAPISD::RET_FLAG", "MVT::Other", "MVT::i16" ]

AAPISelLowering

LowerReturn

AAP

MPU

LLVM

28,251

311

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Subtarget", "->", "requiresStrictAlign", "(", ")", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "AArch64", "AArch64", "16", "2", "MVT::v2i64" ]

AArch64ISelLowering (2)1

allowsMisalignedMemoryAccesses

AArch64

CPU

LLVM

28,252

69

1

[]

[ "<s>", "MCELFStreamer", "&", "MipsTargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "*", "Streamer", ")", ";", "}", "</s>" ]

[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]

[ "Mips", "Mips" ]

MipsMCTargetDesc29

getStreamer

Mips

CPU

LLVM

28,253

20

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "RISCVInstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "ou...

[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]

[ "RI5CY", "RISCV", "RISCV::PseudoCALLReg", "RISCV::X5", "0", "RISCVII::MO_CALL" ]

RISCVInstrInfo

insertOutlinedCall

RI5CY

CPU

LLVM

28,254

87

1

[]

[ "<s>", "bool", "m32r_can_eliminate", "(", "const", "int", "from", ",", "const", "int", "to", ")", "{", "return", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", "?", "!", "frame_pointer_needed", ":", "true", ")", ";", "}", ...

[ "Worker", "function", "for", "TARGET_CAN_ELIMINATE", "." ]

[ "m32r" ]

m32r

m32r_can_eliminate

m32r

MPU

GCC

28,255

29

1

[]

[ "<s>", "const", "unsigned", "*", "SPURegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "unsigned", "SPU_CalleeSaveRegs", "[", "]", "=", "{", "SPU", "::", "R80", ",", "SPU", "::", "R81...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "CellSPU", "SPU", "SPU", "SPU::R80", "SPU::R81", "SPU::R82", "SPU::R83", "SPU::R84", "SPU::R85", "SPU::R86", "SPU::R87", "SPU::R88", "SPU::R89", "SPU::R90", "SPU::R91", "SPU::R92", "SPU::R93", "SPU::R94", "SPU::R95", "SPU::R96", "SPU::R97", "SPU::R98", "SPU::R99", "SPU:...

SPURegisterInfo1

getCalleeSavedRegs

CellSPU

MPU

LLVM

28,256

233

1

[]

[ "<s>", "static", "bool", "mn10300_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "size", "=", "arg", ".", "type_size_in_bytes", "(", ")", ";", "return", "(", "size", ">", "8", ...

[ "Return", "true", "when", "a", "parameter", "should", "be", "passed", "by", "reference", "." ]

[ "mn10300", "8", "0" ]

mn10300

mn10300_pass_by_reference

mn10300

MPU

GCC

28,257

34

1

[]

[ "<s>", "bool", "FixupLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "if", "(", "skipFunction", "(", "*", "Func", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MF", "=", "&", "Func", ";", "const",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "\"Start X86FixupLEAs\\n\"", "\"End X86FixupLEAs\\n\"" ]

X86FixupLEAs13

runOnMachineFunction

X86

CPU

LLVM

28,258

155

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "setSpecialOperandAttr", "(", "MachineInstr", "&", "OldMI1", ",", "MachineInstr", "&", "OldMI2", ",", "MachineInstr", "&", "NewMI1", ",", "MachineInstr", "&", "NewMI2", ")", "const", "{", "MachineOperand", "*", "OldFlagDef1", ...

[ "This", "is", "an", "architecture-specific", "helper", "function", "of", "reassociateOps", "." ]

[ "X86", "X86", "X86::EFLAGS", "X86::EFLAGS", "\"Unexpected instruction type for reassociation\"", "\"Must have dead EFLAGS operand in reassociable instruction\"", "X86::EFLAGS", "X86::EFLAGS", "\"Unexpected operand in reassociable instruction\"" ]

X86InstrInfo106

setSpecialOperandAttr

X86

CPU

LLVM

28,259

135

1

[]

[ "<s>", "const", "char", "*", "thumb2_output_casesi", "(", "rtx", "*", "operands", ")", "{", "rtx", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands", "[", "2", "]", ")", ")", ")", ";", "gcc_assert", ...

[ "Output", "a", "Thumb-2", "casesi", "instruction", "." ]

[ "arm", "2", "\"cmp\\t%0, %1\"", "\"bhi\\t%l3\"", "\"tbb\\t[%|pc, %0]\"", "\"tbh\\t[%|pc, %0, lsl #1]\"", "\"adr\\t%4, %l2\"", "\"ldr\\t%5, [%4, %0, lsl #2]\"", "\"add\\t%4, %4, %5\"", "\"bx\\t%4\"", "\"adr\\t%4, %l2\"", "\"ldr\\t%|pc, [%4, %0, lsl #2]\"" ]

arm4

thumb2_output_casesi

arm

CPU

GCC

28,260

129

1

[]

[ "<s>", "RISCVSubtarget", "&", "RISCVSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "{", "...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "RISCV", "RISCV", "RISCV", "\"\"" ]

RISCVSubtarget (2)1

initializeSubtargetDependencies

RISCV

CPU

LLVM

28,261

46

1

[]

[ "<s>", "void", "init_cumulative_args", "(", "struct", "sparc_args", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "cum", "->", "words", "=", "0", ";", "cum", "->", "prototyp...

[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...

[ "sparc", "0", "0" ]

sparc3

init_cumulative_args

sparc

CPU

GCC

28,262

46

1

[]

[ "<s>", "bool", "X86RegisterInfo", "::", "isFixedRegister", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "PhysReg", ")", "const", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";...

[ "Returns", "true", "if", "PhysReg", "is", "a", "fixed", "register", "." ]

[ "X86", "X86", "X86", "X86", "X86::RSP", "X86", "X86::RBP", "X86" ]

X86RegisterInfo47

isFixedRegister

X86

CPU

LLVM

28,263

102

1

[]

[ "<s>", "unsigned", "MOSInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "cas...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "MOS", "MOS", "0", "MOS::LDAbs", "0", "0", "1", "0", "MOS::LDStk", "2", "0" ]

MOSInstrInfo

isLoadFromStackSlot

MOS

MPU

LLVM

28,264

109

1

[]

[ "<s>", "bool", "ARM64AdvSIMDScalar", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "if", "(", "!", "AdvSIMDScalar", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM64", "ARM64", "\"***** ARM64AdvSIMDScalar *****\\n\"", "ARM64" ]

ARM64AdvSIMDScalarPass

runOnMachineFunction

ARM64

CPU

LLVM

28,265

111

1

[]

[ "<s>", "rtx", "function_arg", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ")", "{", "static", "const", "char", "*", "const", "hand_list", "[", "]", "=", "{", "\"__main\"", ",", "\"__c...

[ "Return", "an", "RTL", "expression", "containing", "the", "register", "for", "the", "given", "mode", ",", "or", "0", "if", "the", "argument", "is", "to", "be", "passed", "on", "the", "stack", ".", "INCOMING_P", "is", "nonzero", "if", "this", "is", "an", ...

[ "h8300", "\"__main\"", "\"__cmpsi2\"", "\"__divhi3\"", "\"__modhi3\"", "\"__udivhi3\"", "\"__umodhi3\"", "\"__divsi3\"", "\"__modsi3\"", "\"__udivsi3\"", "\"__umodsi3\"", "\"__mulhi3\"", "\"__mulsi3\"", "\"__reg_memcpy\"", "\"__reg_memset\"", "\"__ucmpsi2\"", "0", "0", "3", "0"...

h83003

function_arg

h8300

MPU

GCC

28,266

218

1

[]

[ "<s>", "bool", "expand_move", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "op", "=", "operands", "[", "1", "]", ";", "if", "(", "(", "reload_in_progress", "|", "reload...

[ "Expand", "a", "move", "operation", "in", "mode", "MODE", ".", "The", "operands", "are", "in", "OPERANDS", "." ]

[ "c6x", "0", "1", "0", "1", "1", "1" ]

c6x

expand_move

c6x

VLIW

GCC

28,267

194

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "P2", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "P2", "P2::NumTargetFixupKinds" ]

P2AsmBackend

getNumFixupKinds

P2

MPU

LLVM

28,268

13

1

[]

[ "<s>", "void", "gen_conditional_move", "(", "rtx", "*", "operands", ")", "{", "enum", "rtx_code", "code", ";", "rtx", "op0", ",", "op1", ";", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "mips_emit_compare", "(", "&", "code", ",",...

[ "Emit", "the", "common", "code", "for", "conditional", "moves", ".", "OPERANDS", "is", "the", "array", "of", "operands", "passed", "to", "the", "conditional", "move", "define_expand", "." ]

[ "mips", "1", "0", "0", "2", "3" ]

mips3

gen_conditional_move

mips

CPU

GCC

28,269

90

1

[]

[ "<s>", "static", "bool", "m68k_tls_symbol_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";", "return", "SYMBOL_REF_TLS_MODEL"...

[ "Return", "true", "if", "X", "is", "a", "TLS", "symbol", "." ]

[ "m68k", "0" ]

m68k

m68k_tls_symbol_p

m68k

MPU

GCC

28,270

37

1

[]

[ "<s>", "bool", "symbolic_reference_mentioned_p", "(", "rtx", "op", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return...

[ "Return", "true", "if", "OP", "contains", "a", "symbol", "reference" ]

[ "nds32", "1", "0", "1", "0" ]

nds32-md-auxiliary

symbolic_reference_mentioned_p

nds32

CPU

GCC

28,271

145

1

[]

[ "<s>", "void", "sh_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "tree", "fndecl", ",", "signed", "int", "n_named_args", ",", "machine_mode", "mode", ")", "{", "pcum", "->", "...

[ "Initialize", "the", "CUMULATIVE_ARGS", "structure", "." ]

[ "sh", "0", "0", "1", "0", "4" ]

sh

sh_init_cumulative_args

sh

CPU

GCC

28,272

183

1

[]

[ "<s>", "static", "void", "expand_block_move_1", "(", "rtx", "dst_reg", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "emit_library_call", "(", "byt_memcpy_libfunc", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "3", ",", "dst_reg", ",", "Pmode", ",", ...

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "move", "BYTES_RTX", "bytes", "from", "address", "SRC_REG", "to", "address", "DST_REG", "in", "1-byte", "chunks", "." ]

[ "visium", "3" ]

visium3

expand_block_move_1

visium

Virtual ISA

GCC

28,273

54

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]

AMDGPUAsmParser10

ParseInstruction

AMDGPU

GPU

LLVM

28,274

185

1

[]

[ "<s>", "static", "rtx", "arm_expand_vfp_builtin", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "if", "(", "fcode", ">=", "ARM_BUILTIN_VFP_BASE", "&&", "!", "TARGET_HARD_FLOAT", ")", "{", "fatal_error", "(", "input_location", ",", ...

[ "Expand", "a", "VFP", "builtin", ".", "These", "builtins", "are", "treated", "like", "neon", "builtins", "except", "that", "the", "data", "is", "looked", "up", "in", "table", "VFP_BUILTIN_DATA", "." ]

[ "arm", "\"You must enable VFP instructions\"", "\" to use these intrinsics.\"" ]

arm-builtins

arm_expand_vfp_builtin

arm

CPU

GCC

28,275

61

1

[]

[ "<s>", "const", "char", "*", "ix86_output_function_return", "(", "bool", "long_p", ")", "{", "output_return_instrumentation", "(", ")", ";", "if", "(", "cfun", "->", "machine", "->", "function_return_type", "!=", "indirect_branch_keep", ")", "{", "char", "thunk_na...

[ "Output", "function", "return", ".", "CALL_OP", "is", "the", "jump", "target", ".", "Add", "a", "REP", "prefix", "to", "RET", "if", "LONG_P", "is", "true", "and", "function", "return", "is", "kept", "." ]

[ "i386", "32", "\"\\tjmp\\t\"", "\"\"", "\"rep%; ret\"", "\"ret\"", "\"int3\"", "\"\"" ]

i386

ix86_output_function_return

i386

CPU

GCC

28,276

133

1

[]

[ "<s>", "const", "X86_64GNULDBackend", "&", "getTarget", "(", ")", "const", "{", "return", "m_Target", ";", "}", "</s>" ]

[ "getTarget", "-", "Return", "the", "target", "machine", "this", "machine", "code", "is", "compiled", "with" ]

[ "X86", "X86" ]

X86Relocator

getTarget

X86

CPU

LLVM

28,277

12

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "AArch64Operand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "RegKind", "Kind", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ",", "AArch64_AM", "::", "ShiftExtendType", "ExtTy", ...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "AArch64", "AArch64", "AArch64_AM::ShiftExtendType", "AArch64_AM::LSL", "0", "AArch64", "0" ]

AArch64AsmParser27

CreateReg

AArch64

CPU

LLVM

28,278

128

1

[]

[ "<s>", "static", "void", "riscv_option_override", "(", "void", ")", "{", "const", "struct", "riscv_cpu_info", "*", "cpu", ";", "SUBTARGET_OVERRIDE_OPTIONS", ";", "flag_pcc_struct_return", "=", "0", ";", "if", "(", "flag_pic", ")", "g_switch_value", "=", "0", ";"...

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "riscv", "0", "0", "0", "\"-mdiv requires -march to subsume the %<M%> extension\"", "0", "0", "0", "0", "0", "\"requested ABI requires -march to subsume the %qc extension\"", "8", "4", "\"ABI requires -march=rv%d\"", "8", "8", "\"-mpreferred-stack-boundary=%d must be between %d and %...

riscv3

riscv_option_override

riscv

CPU

GCC

28,279

272

1

[]

[ "<s>", "SDValue", "TL45TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented ope...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "TL45", "TL45", "\"unimplemented operand\"", "ISD::BR_CC", "ISD::SELECT", "ISD::SELECT_CC", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::VASTART", "ISD::GlobalAddress" ]

TL45ISelLowering

LowerOperation

TL45

MPU

LLVM

28,280

136

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "||", "Size", "==", "2", ...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "ARM", "ISD::ArgFlagsTy", "1", "2", "4", "8", "\"Unsupported size\"", "32", "0" ]

ARMCallLowering14

getStackAddress

ARM

CPU

LLVM

28,281

124

1

[]

[ "<s>", "static", "void", "ix86_finalize_stack_realign_flags", "(", "void", ")", "{", "unsigned", "int", "incoming_stack_boundary", "=", "(", "crtl", "->", "parm_stack_boundary", ">", "ix86_incoming_stack_boundary", "?", "crtl", "->", "parm_stack_boundary", ":", "ix86_in...

[ "Finalize", "stack_realign_needed", "flag", ",", "which", "will", "guide", "prologue/epilogue", "to", "be", "generated", "in", "correct", "form", "." ]

[ "i386", "0", "0", "0" ]

i3864

ix86_finalize_stack_realign_flags

i386

CPU

GCC

28,282

365

1

[]

[ "<s>", "static", "void", "sh_atomic_assign_expand_fenv", "(", "tree", "*", "hold", ",", "tree", "*", "clear", ",", "tree", "*", "update", ")", "{", "const", "unsigned", "SH_FE_INVALID", "=", "64", ";", "const", "unsigned", "SH_FE_DIVBYZERO", "=", "32", ";", ...

[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]

[ "sh", "64", "32", "16", "8", "4", "5", "0", "1", "1", "0", "1", "1" ]

sh4

sh_atomic_assign_expand_fenv

sh

CPU

GCC

28,283

286

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]

[ "AMDGPU", "R600" ]

R600InstrInfo (2)1

isProfitableToDupForIfCvt

AMDGPU

GPU

LLVM

28,284

21

1

[]

[ "<s>", "static", "bool", "bpf_hard_regno_mode_ok", "(", "unsigned", "int", "regno", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_HImode", ":", ...

[ "Return", "true", "if", "it", "is", "permissible", "to", "store", "a", "value", "of", "mode", "MODE", "in", "hard", "register", "number", "REGNO", ",", "or", "in", "several", "registers", "starting", "with", "that", "one", "." ]

[ "bpf" ]

bpf

bpf_hard_regno_mode_ok

bpf

Virtual ISA

GCC

28,285

50

1

[]

[ "<s>", "void", "ix86_set_current_function", "(", "tree", "fndecl", ")", "{", "if", "(", "fndecl", "==", "ix86_previous_fndecl", ")", "{", "if", "(", "fndecl", "!=", "NULL_TREE", ")", "{", "ix86_set_func_type", "(", "fndecl", ")", ";", "ix86_set_indirect_branch_t...

[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]

[ "i386", "\"SSE\"", "\"MMX/3Dnow\"", "\"80387\"", "\"%s instructions aren%'t allowed in an\"", "\" exception service routine\"", "\"%s instructions aren%'t allowed in an\"", "\" interrupt service routine\"", "\"%s instructions aren%'t allowed in a function with \"", "\"the %<no_caller_saved_registe...

i386-options1

ix86_set_current_function

i386

CPU

GCC

28,286

412

1

[]

[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]

AMDGPUISelLowering1

getTargetNodeName

AMDGPU

GPU

LLVM

28,287

304

1

[]

[ "<s>", "bool", "UPTInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "UPT", "::", "MOVi32", ":", "{", "D...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "UPT", "UPT", "UPT::MOVi32", "0", "0", "1", "UPT::MOVLOi16", "UPT::MOVHIi16", "UPTII::MO_LO16", "UPTII::MO_HI16" ]

UPTInstrInfo

expandPostRAPseudo

UPT

CPU

LLVM

28,288

228

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "R600" ]

AMDGPUAsmParser43

isReg

R600

GPU

LLVM

28,289

11

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "Lowe...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "XCore", "XCore", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::BR_JT", "ISD::LOAD", "ISD::STORE", "ISD::SELECT_CC", "ISD::VAARG", "ISD::VASTART", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "ISD::IN...

XCoreISelLowering7

LowerOperation

XCore

MPU

LLVM

28,290

254

1

[]

[ "<s>", "static", "void", "mcore_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "fprintf", "(", "f", ",", "\"\\t.short\t0x7102\\n\"", ")", ";", "fprintf", "(", "f", ",", "\"\\t.short\t0x7d02\\n\"", ")", ";", "fprintf", "(", "f", ",", "\"\\t.short\t0...

[ "Worker", "function", "for", "TARGET_ASM_TRAMPOLINE_TEMPLATE", ".", "Output", "assembler", "code", "for", "a", "block", "containing", "the", "constant", "parts", "of", "a", "trampoline", ",", "leaving", "space", "for", "the", "variable", "parts", ".", "On", "the...

[ "mcore", "\"\\t.short\t0x7102\\n\"", "\"\\t.short\t0x7d02\\n\"", "\"\\t.short\t0x00cd\\n\"", "\"\\t.short\t0x1e00\\n\"", "\"\\t.long\t0\\n\"", "\"\\t.long\t0\\n\"" ]

mcore

mcore_asm_trampoline_template

mcore

MPU

GCC

28,291

52

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "PPCTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getPointerOperand", "(", ")", "->", "getType", "(", ")", ...

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "PowerPC", "PPC", "128" ]

PPCISelLowering109

shouldExpandAtomicCmpXchgInIR

PowerPC

CPU

LLVM

28,292

62

1

[]

[ "<s>", "int", "tilepro_asm_preferred_eh_data_format", "(", "int", "code", "ATTRIBUTE_UNUSED", ",", "int", "global", ")", "{", "return", "(", "global", "?", "DW_EH_PE_indirect", ":", "0", ")", "|", "DW_EH_PE_pcrel", "|", "DW_EH_PE_sdata4", ";", "}", "</s>" ]

[ "Select", "a", "format", "to", "encode", "pointers", "in", "exception", "handling", "data", ".", "CODE", "is", "0", "for", "data", ",", "1", "for", "code", "labels", ",", "2", "for", "function", "pointers", ".", "GLOBAL", "is", "true", "if", "the", "sy...

[ "tilepro", "0" ]

tilepro

tilepro_asm_preferred_eh_data_format

tilepro

VLIW

GCC

28,293

25

1

[]

[ "<s>", "bool", "fusion_p9_p", "(", "rtx", "addis_reg", ",", "rtx", "addis_value", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "addr", ",", "mem", ",", "offset", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "if", "("...

[ "Return", "true", "if", "the", "peephole2", "can", "combine", "a", "load/store", "involving", "a", "combination", "of", "an", "addis", "instruction", "and", "the", "memory", "operation", ".", "This", "was", "added", "to", "the", "ISA", "3.0", "(", "power9", ...

[ "rs6000", "0", "0", "0", "1", "0", "1" ]

rs60007

fusion_p9_p

rs6000

CPU

GCC

28,294

287

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::ADJDYNALLOC", "\"Expected adjust alloca node\"", "2", "\"Expected immediate\"", "16384", "Hexagon::S2_allocframe", "0", "Hexagon::CONST32_Int_Real", "Hexagon::A2_sub", "Hexagon::S2_allocframe" ]

HexagonFrameLowering62

emitPrologue

Hexagon

DSP

LLVM

28,295

389

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "TargetMachine", "&", "TM", ",", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ")", ":", "MipsArchVersion", "(", "Mips1", ")", ",", "MipsAB...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"mips1\"", "\"linux\"", "\"mipsallegrex\"", "\"psp\"", "Mips", "Mips", "Mips" ]

MipsSubtarget46

MipsSubtarget

Mips

CPU

LLVM

28,296

252

1

[]

[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "\"Shrink-wrapping not yet supported\"", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]

Mips16FrameLowering22

emitPrologue

Mips

CPU

LLVM

28,297

400

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Tile64 VLIW Packetizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Tile64", "\"Tile64 VLIW Packetizer\"" ]

Tile64VLIWPacketizer

getPassName

Tile64

VLIW

LLVM

28,298

12

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "("...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "X86", "X86", "X86", "X86", "8", "4", "X86", "X86", "X86", "0", "X86::PUSH64r", "X86::PUSH32r", "0", "1", "1", "X86::VR128RegClass", "1", "X86" ]

X86InstrInfo108

spillCalleeSavedRegisters

X86

CPU

LLVM

28,299

301

1

[]