docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "int", "m32c_regno_ok_for_base_p", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "A0_REGNO", "\|\|", "regno", "==", "A1_REGNO", "\|\|", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]	[ "Implements", "REGNO_OK_FOR_BASE_P", "." ]	[ "m32c", "1", "0" ]	m32c	m32c_regno_ok_for_base_p	m32c	MPU	GCC	28,700	28	1	[]
[ "<s>", "void", "ARMAsmPrinter", "::", "emitInlineAsmEnd", "(", "const", "MCSubtargetInfo", "&", "StartInfo", ",", "const", "MCSubtargetInfo", "*", "EndInfo", ")", "const", "{", "const", "bool", "WasThumb", "=", "isThumb", "(", "StartInfo", ")", ";", "if", "(",...	[ "Let", "the", "target", "do", "anything", "it", "needs", "to", "do", "after", "emitting", "inlineasm", "." ]	[ "ARM", "ARM" ]	ARMAsmPrinter (2)1	emitInlineAsmEnd	ARM	CPU	LLVM	28,701	53	1	[]
[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "PowerPC", "PPC", "1", "0", "PPC::G8RC_NOX0RegClassID", "PPC::GPRC_NOR0RegClassID", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::VRRCRegClassID", "PPC::VSLRCRegClassID", "PPC::VSHRCRegClassID", "32", "PPC::VSRCReg...	PPCRegisterInfo24	getRegPressureLimit	PowerPC	CPU	LLVM	28,702	146	1	[]
[ "<s>", "int", "X86TargetLowering", "::", "getScalingFactorCost", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "AM", ",", "Ty", ",", "AS", ")", ")", "return...	[ "Return", "the", "cost", "of", "the", "scaling", "factor", "used", "in", "the", "addressing", "mode", "represented", "by", "AM", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "X86", "X86", "0", "1" ]	X86ISelLowering171	getScalingFactorCost	X86	CPU	LLVM	28,703	42	1	[]
[ "<s>", "static", "unsigned", "rs6000_add_stmt_cost", "(", "void", "", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "wher...	[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]	[ "rs6000", "0", "50" ]	rs60007	rs6000_add_stmt_cost	rs6000	CPU	GCC	28,704	152	1	[]
[ "<s>", "static", "bool", "glibc_supports_ieee_128bit", "(", "void", ")", "{", "if", "(", "OPTION_GLIBC", "&&", "!", "BYTES_BIG_ENDIAN", "&&", "(", "(", "TARGET_GLIBC_MAJOR", "*", "1000", ")", "+", "TARGET_GLIBC_MINOR", ")", ">=", "2032", ")", "return", "true",...	[ "Return", "true", "if", "we", "are", "using", "GLIBC", ",", "and", "it", "supports", "IEEE", "128-bit", "long", "double", ".", "This", "support", "is", "only", "in", "little", "endian", "GLIBC", "2.32", "or", "newer", "." ]	[ "rs6000", "1000", "2032" ]	rs6000	glibc_supports_ieee_128bit	rs6000	CPU	GCC	28,705	33	1	[]
[ "<s>", "int", "arc_write_ext_corereg", "(", "rtx", "insn", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "NONCONST", ")", "{", "const_rtx", "x", "=", "*",...	[ "Return", "nonzreo", "iff", "INSN", "writes", "to", "an", "extension", "core", "register", "." ]	[ "arc", "0", "32", "61", "1", "0" ]	arc	arc_write_ext_corereg	arc	MPU	GCC	28,706	101	1	[]
[ "<s>", "void", "AnalyzeReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "CCAssignFn", "Fn", ")", "{", "PreAnalyzeReturnForF128", "(", "Outs", ")", ";", "PreAnalyzeReturnForVectorFloat", "(", "Outs", ")", ";", "CCS...	[ "AnalyzeReturn", "-", "Analyze", "the", "returned", "values", "of", "a", "return", ",", "incorporating", "info", "about", "the", "result", "values", "into", "this", "state", "." ]	[ "Mips", "ISD::OutputArg" ]	MipsCCState12	AnalyzeReturn	Mips	CPU	LLVM	28,707	55	1	[]
[ "<s>", "const", "CallLowering", "*", "ARMSubtarget", "::", "getCallLowering", "(", ")", "const", "{", "return", "CallLoweringInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Methods", "used", "by", "Global", "ISel", "." ]	[ "ARM", "ARM" ]	ARMSubtarget	getCallLowering	ARM	CPU	LLVM	28,708	18	1	[]
[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "unsigned", "ErrorInfo", ";", "...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "ARM", "ARM", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "ARM", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"flag setting instruction only valid outside IT block\"", "\"instruction only valid inside IT block...	ARMAsmParser111	MatchAndEmitInstruction	ARM	CPU	LLVM	28,709	250	1	[]
[ "<s>", "static", "int", "mingw32_gt_pch_use_address", "(", "void", "", "addr", ",", "size_t", "size", ",", "int", "fd", ",", "size_t", "offset", ")", "{", "void", "", "mmap_addr", ";", "HANDLE", "mmap_handle", ";", "char", "*", "object_name", "=", "NULL"...	[ "ADDR", "is", "an", "address", "returned", "by", "gt_pch_get_address", ".", "Attempt", "to", "allocate", "SIZE", "bytes", "at", "the", "same", "address", "and", "load", "it", "with", "the", "data", "from", "FD", "at", "OFFSET", ".", "Return", "-1", "if", ...	[ "i386", "0", "0", "1", "0", "1", "4", "2", "\"%lx\"", "0", "0", "\"CreateFileMapping\"", "1", "0", "5", "0", "4", "500", "\"MapViewOfFileEx\"", "1", "1" ]	host-mingw323	mingw32_gt_pch_use_address	i386	CPU	GCC	28,710	261	1	[]
[ "<s>", "void", "BPFInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "BPF", "BPF", "BPF::GPRRegClass", "BPF::STD", "0", "BPF::GPR32RegClass", "BPF::STW32", "0", "\"Can't store this register to stack slot\"" ]	BPFInstrInfo12	storeRegToStackSlot	BPF	Virtual ISA	LLVM	28,711	154	1	[]
[ "<s>", "bool", "isUnspillableTerminatorImpl", "(", "const", "MachineInstr", "*", "MI", ")", "const", "override", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2LoopEndDec", "\|\|", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::"...	[ "Return", "true", "if", "the", "given", "terminator", "MI", "is", "not", "expected", "to", "spill", "." ]	[ "ARM", "ARM::t2LoopEndDec", "ARM::t2DoLoopStartTP" ]	ARMBaseInstrInfo38	isUnspillableTerminatorImpl	ARM	CPU	LLVM	28,712	33	1	[]
[ "<s>", "static", "char", "*", "detect_caches_darwin", "(", "void", ")", "{", "unsigned", "l1_sizekb", ",", "l1_line", ",", "l1_assoc", ",", "l2_sizekb", ";", "size_t", "len", "=", "4", ";", "static", "int", "l1_size_name", "[", "2", "]", "=", "{", "CTL_H...	[ "Returns", "the", "description", "of", "caches", "on", "Darwin", "." ]	[ "powerpcspe", "4", "2", "2", "2", "2", "0", "2", "0", "2", "0", "0", "1024", "1024" ]	driver-powerpcspe	detect_caches_darwin	powerpcspe	CPU	GCC	28,713	133	1	[]
[ "<s>", "static", "bool", "aarch64_short_vector_p", "(", "const_tree", "type", ",", "machine_mode", "mode", ")", "{", "poly_int64", "size", "=", "-", "1", ";", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "if", "(...	[ "Return", "TRUE", "if", "the", "type", ",", "as", "described", "by", "TYPE", "and", "MODE", ",", "is", "a", "short", "vector", "type", "as", "described", "in", "AAPCS64", "\\S", "4.1.2", ".", "See", "the", "comment", "above", "aarch64_composite_type_p", "f...	[ "aarch64", "1", "aarch64_sve::builtin_type_p", "8", "16" ]	aarch641	aarch64_short_vector_p	aarch64	CPU	GCC	28,714	130	1	[]
[ "<s>", "void", "rs6000_emit_swdivsf", "(", "rtx", "res", ",", "rtx", "n", ",", "rtx", "d", ")", "{", "rtx", "x0", ",", "e0", ",", "e1", ",", "y1", ",", "u0", ",", "v0", ",", "one", ";", "x0", "=", "gen_reg_rtx", "(", "SFmode", ")", ";", "e0", ...	[ "Newton-Raphson", "approximation", "of", "single-precision", "floating", "point", "divide", "n/d", ".", "Assumes", "no", "trapping", "math", "and", "finite", "arguments", "." ]	[ "rs6000", "1" ]	rs60003	rs6000_emit_swdivsf	rs6000	CPU	GCC	28,715	258	1	[]
[ "<s>", "bool", "BPFAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "unsigned", "RegNo", "=", "MatchRegisterName", "(", "Name", ")"...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "BPF", "BPF", "0", "1", "BPFOperand::createReg", "BPFOperand::isValidIdAtStart", "BPFOperand::createToken", "\"invalid register/token name\"", "\"unexpected token\"", "\"unexpected token\"" ]	BPFAsmParser	ParseInstruction	BPF	Virtual ISA	LLVM	28,716	223	1	[]
[ "<s>", "int", "h8300_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "pc_size", "=", "POINTER_SIZE", "/", "BITS_PER_UNIT", ";", "int", "fp_size", "=", "frame_pointer_needed", "*", "UNITS_PER_WORD", ";", "int", "saved_regs_size",...	[ "Function", "for", "INITIAL_ELIMINATION_OFFSET", "(", "FROM", ",", "TO", ",", "OFFSET", ")", ".", "Define", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "...	[ "h8300", "0", "0" ]	h8300	h8300_initial_elimination_offset	h8300	MPU	GCC	28,717	166	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "ARM", "ARM", "ARM", "ARM", "ARM::t2STMDB_UPD", "ARM::STMDB_UPD", "ARM::t2STR_PRE", "ARM::STR_PRE_IMM", "ARM::VSTMDDB_UPD", "ARM", "ARM", "0", "ARM" ]	ARMFrameLowering84	spillCalleeSavedRegisters	ARM	CPU	LLVM	28,718	177	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86" ]	X86AsmPrinter57	runOnMachineFunction	X86	CPU	LLVM	28,719	170	1	[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Save...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::S7_64", "Mips::S7", "Mips", "Mips", "Mips", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "10", "16", "Mips::GPR64RegClass", "Mips::GPR32RegClass" ]	MipsSEFrameLowering16	determineCalleeSaves	Mips	CPU	LLVM	28,720	313	1	[]
[ "<s>", "const", "BPFTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]	[ "Getter", "for", "generic", "TargetLowering", "class", "." ]	[ "BPF", "BPF" ]	BPFTargetTransformInfo	getTLI	BPF	Virtual ISA	LLVM	28,721	12	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...	[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...	[ "R600", "0" ]	R600InstrInfo3	fitsReadPortLimitations	R600	GPU	LLVM	28,722	169	1	[]
[ "<s>", "bool", "SICFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "STI", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "SIC", "SIC" ]	SICFrameLowering	hasFP	SIC	CPU	LLVM	28,723	68	1	[]
[ "<s>", "bool", "MipsAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "const", "unsigned", "FixupKind", "=", "Fixup", ".", "getKind", ...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "Mips", "Mips", "Mips::fixup_Mips_CALL_HI16", "Mips::fixup_Mips_CALL_LO16", "Mips::fixup_Mips_CALL16", "Mips::fixup_Mips_GOT", "Mips::fixup_Mips_GOT_PAGE", "Mips::fixup_Mips_GOT_OFST", "Mips::fixup_Mips_GOT_DISP", "Mips::fixup_Mips_GOT_HI16", "Mips::fixup_Mips_GOT_LO16", "Mips::fixup_Mips_GOTT...	MipsAsmBackend50	shouldForceRelocation	Mips	CPU	LLVM	28,724	186	1	[]
[ "<s>", "void", "WebAssemblyTargetELFStreamer", "::", "emitLocal", "(", "ArrayRef", "<", "MVT", ">", "Types", ")", "{", "Streamer", ".", "EmitIntValue", "(", "WebAssembly", "::", "DotLocal", ",", "sizeof", "(", "uint64_t", ")", ")", ";", "EncodeTypes", "(", "...	[ ".local" ]	[ "WebAssembly", "WebAssembly", "WebAssembly::DotLocal" ]	WebAssemblyTargetStreamer21	emitLocal	WebAssembly	Virtual ISA	LLVM	28,725	34	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"J2 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "J2", "\"J2 DAG->DAG Pattern Instruction Selection\"" ]	J2ISelDAGToDAG	getPassName	J2	MPU	LLVM	28,726	11	1	[]
[ "<s>", "bool", "LC3FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "\|\|", "MF", ".", "getFrameInfo", "(...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "LC3", "LC3" ]	LC3FrameLowering	hasFP	LC3	CPU	LLVM	28,727	37	1	[]
[ "<s>", "static", "rtx", "riscv_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "struct", ...	[ "Implement", "TARGET_FUNCTION_ARG", "." ]	[ "riscv" ]	riscv3	riscv_function_arg	riscv	CPU	GCC	28,728	57	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "ReplaceTailWithBranchTo", "(", "MachineBasicBlock", "::", "iterator", "Tail", ",", "MachineBasicBlock", "", "NewDest", ")", "const", "{", "MachineBasicBlock", "", "MBB", "=", "Tail", "->", "getParent", "(", ")", ";", "A...	[ "Delete", "the", "instruction", "OldInst", "and", "everything", "after", "it", ",", "replacing", "it", "with", "an", "unconditional", "branch", "to", "NewDest", "." ]	[ "ARM", "ARM", "ARM", "ARMCC::CondCodes", "ARMCC::AL", "ARMCC::AL", "4", "ARM::t2IT", "1", "4", "1", "1", "1" ]	Thumb2InstrInfo	ReplaceTailWithBranchTo	ARM	CPU	LLVM	28,729	252	1	[]
[ "<s>", "unsigned", "getFramePointerSaveOffset", "(", ")", "const", "{", "return", "FramePointerSaveOffset", ";", "}", "</s>" ]	[ "getFramePointerSaveOffset", "-", "Return", "the", "previous", "frame", "offset", "to", "save", "the", "frame", "pointer", "." ]	[ "PowerPC" ]	PPCFrameLowering (2)	getFramePointerSaveOffset	PowerPC	CPU	LLVM	28,730	10	1	[]
[ "<s>", "void", "xstormy16_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "'B'", ":", "{", "static", "int", "bits_set", "[", "8", "]", "=", "{", "0", ",", "1", ",",...	[ "Print", "an", "operand", "to", "an", "assembler", "instruction", "." ]	[ "stormy16", "8", "0", "1", "1", "2", "1", "2", "2", "3", "1", "\"'B' operand is not constant\"", "7", "1", "0xff", "0", "0xff", "0xffff", "0", "0xffff", "0xff", "0", "0xff", "0xffff", "0", "0xffff", "1", "\"'B' operand has multiple bits set\"", "0", "0", "...	stormy163	xstormy16_print_operand	stormy16	CPU	GCC	28,731	466	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ";", "AU", "....	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86IndirectThunks	getAnalysisUsage	X86	CPU	LLVM	28,732	36	1	[]
[ "<s>", "static", "inline", "SlotWithTag", "getTombstoneKey", "(", ")", "{", "return", "{", "-", "3", ",", "-", "3", ";", "}", "</s>" ]	[ "Difference", "in", "tombstone", "is", "that", "the", "Optional", "is", "meaningful", "." ]	[ "AArch64", "3", "3" ]	AArch64StackTaggingPreRA1	getTombstoneKey	AArch64	CPU	LLVM	28,733	16	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "MipsTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Valu...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "Mips", "Mips" ]	MipsISelLowering (2)	getSingleConstraintMatchWeight	Mips	CPU	LLVM	28,734	182	1	[]
[ "<s>", "static", "int", "bpf_core_get_index", "(", "const", "tree", "node", ")", "{", "enum", "tree_code", "code", "=", "TREE_CODE", "(", "node", ")", ";", "if", "(", "code", "==", "FIELD_DECL", ")", "{", "int", "idx", "=", "bpf_core_get_sou_member_index", ...	[ "Compute", "the", "index", "of", "the", "NODE", "in", "its", "immediate", "container", ".", "NODE", "should", "be", "a", "FIELD_DECL", "(", "i.e", ".", "of", "struct", "or", "union", ")", ",", "or", "an", "ARRAY_REF", "." ]	[ "bpf", "0", "1", "1" ]	bpf	bpf_core_get_index	bpf	Virtual ISA	GCC	28,735	99	1	[]
[ "<s>", "bool", "MipsSEFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "CH...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "Mips", "Mips", "Mips::RA_64", "Mips::C16", "0" ]	MipsSEFrameLowering40	assignCalleeSavedSpillSlots	Mips	CPU	LLVM	28,736	88	1	[]
[ "<s>", "static", "int", "s390_fn_types_compatible", "(", "enum", "s390_builtin_ov_type_index", "typeindex", ",", "vec", "<", "tree", ",", "va_gc", ">", "*", "arglist", ")", "{", "unsigned", "int", "i", ";", "int", "match_type", "=", "0", ";", "for", "(", "...	[ "Check", "whether", "the", "arguments", "in", "ARGLIST", "match", "the", "function", "type", "DEF_TYPE", ".", "Return", "the", "number", "of", "argument", "types", "which", "required", "conversion/promotion", "in", "order", "to", "make", "it", "match", ".", "0...	[ "s390", "0", "0", "1", "\" mismatch in operand: %d\\n\"", "1" ]	s390-c2	s390_fn_types_compatible	s390	MPU	GCC	28,737	295	1	[]
[ "<s>", "static", "bool", "microblaze_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "microblaze_hard_regno_mode_ok_p", "[", "mode", "]", "[", "regno", "]", ";", "}", "</s>" ]	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", ".", "In", "32", "bit", "mode", ",", "require", "that", "DImode", "and", "DFmode", "be", "in", "even", "registers", ".", "For", "DImode", ",", "this", "makes", "some", "of", "the", "insns", "easier", "to", "write", ...	[ "microblaze" ]	microblaze	microblaze_hard_regno_mode_ok	microblaze	MPU	GCC	28,738	22	1	[]
[ "<s>", "void", "mprocInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "mproc", "mproc", "\"Impossible reg-to-reg copy\"" ]	mprocInstrInfo	copyPhysReg	mproc	Virtual ISA	LLVM	28,739	63	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "MSP430", "MSP430", "ISD::SHL", "ISD::SRL", "ISD::SRA", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ExternalSymbol", "ISD::SETCC", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::VASTART", "ISD::JumpTable", "\"unimplemented operand\...	MSP430ISelLowering (2)	LowerOperation	MSP430	MPU	LLVM	28,740	198	1	[]
[ "<s>", "char", "", "aarch64_output_sve_prefetch", "(", "const", "char", "", "mnemonic", ",", "rtx", "prfop_rtx", ",", "const", "char", "*", "suffix", ")", "{", "static", "char", "buffer", "[", "128", "]", ";", "aarch64_svprfop", "prfop", "=", "(", "aarch...	[ "Return", "the", "assembly", "string", "for", "an", "SVE", "prefetch", "operation", "with", "mnemonic", "MNEMONIC", ",", "given", "that", "PRFOP_RTX", "is", "the", "prefetch", "operation", "and", "that", "SUFFIX", "is", "the", "format", "for", "the", "remainin...	[ "aarch64", "128", "\"%s\\t%s, %s\"" ]	aarch64	aarch64_output_sve_prefetch	aarch64	CPU	GCC	28,741	75	1	[]
[ "<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "...	[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]	[ "AMDGPU", "32", "32" ]	AMDGPUCallLowering1	assignValueToReg	AMDGPU	GPU	LLVM	28,742	141	1	[]
[ "<s>", "static", "const", "char", "", "unicosmk_ssib_name", "(", ")", "{", "static", "char", "name", "[", "256", "]", ";", "rtx", "x", ";", "const", "char", "", "fnname", ";", "int", "len", ";", "x", "=", "DECL_RTL", "(", "cfun", "->", "decl", ")...	[ "Generate", "the", "name", "of", "the", "SSIB", "section", "for", "the", "current", "function", "." ]	[ "alpha", "256", "0", "0", "255", "255", "0" ]	alpha2	unicosmk_ssib_name	alpha	MPU	GCC	28,743	138	1	[]
[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", "."...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", "1", "AArch...	AArch64RegisterInfo47	getRegPressureLimit	AArch64	CPU	LLVM	28,744	187	1	[]
[ "<s>", "static", "unsigned", "loongarch_save_libcall_count", "(", "unsigned", "mask", ")", "{", "for", "(", "unsigned", "n", "=", "GP_REG_LAST", ";", "n", ">", "GP_REG_FIRST", ";", "n", "--", ")", "if", "(", "BITSET_P", "(", "mask", ",", "n", ")", ")", ...	[ "Determine", "which", "GPR", "save/restore", "routine", "to", "call", "." ]	[ "loongarch", "1" ]	loongarch	loongarch_save_libcall_count	loongarch	CPU	GCC	28,745	44	1	[]
[ "<s>", "static", "const", "char", "*", "getName", "(", ")", "{", "return", "DEBUG_TYPE", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "X86" ]	X86InstructionSelector	getName	X86	CPU	LLVM	28,746	12	1	[]
[ "<s>", "void", "LM32InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "LM32", "LM32" ]	LM32InstPrinter	printInst	LM32	MPU	LLVM	28,747	33	1	[]
[ "<s>", "void", "M88kInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "cons...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "M88k", "M88k", "M88k::LDriw", "0" ]	M88kInstrInfo	loadRegFromStackSlot	M88k	MPU	LLVM	28,748	91	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "TPC" ]	TPCAsmParser	getStartLoc	TPC	Virtual ISA	LLVM	28,749	11	1	[]
[ "<s>", "static", "rtx", "mips16_stub_call_address", "(", "mips_one_only_stub", "*", "stub", ")", "{", "rtx", "fn", "=", "mips16_stub_function", "(", "stub", "->", "get_name", "(", ")", ")", ";", "SYMBOL_REF_FLAGS", "(", "fn", ")", "\|=", "SYMBOL_FLAG_LOCAL", ";...	[ "Return", "a", "legitimate", "call", "address", "for", "STUB", ",", "given", "that", "STUB", "is", "a", "MIPS16", "support", "function", "." ]	[ "mips" ]	mips	mips16_stub_call_address	mips	CPU	GCC	28,750	51	1	[]
[ "<s>", "MachineBasicBlock", "*", "LinearizedRegion", "::", "getExit", "(", ")", "{", "return", "Exit", ";", "}", "</s>" ]	[ "Get", "the", "exit", "BasicBlock", "of", "the", "Region", "." ]	[ "AMDGPU" ]	AMDGPUMachineCFGStructurizer	getExit	AMDGPU	GPU	LLVM	28,751	12	1	[]
[ "<s>", "bool", "LinearizedRegion", "::", "contains", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "return", "MBBs", ".", "count", "(", "MBB", ")", "==", "1", ";", "}", "</s>" ]	[ "contains", "-", "Returns", "true", "if", "this", "trace", "contains", "the", "given", "basic", "block", "." ]	[ "AMDGPU", "1" ]	AMDGPUMachineCFGStructurizer	contains	AMDGPU	GPU	LLVM	28,752	21	1	[]
[ "<s>", "int", "const_uint32_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "op", ")", ">=", "0", "&&", "INTVAL", "(", ...	[ "Accept", "integer", "operands", "in", "the", "range", "0", "..", "0xffffffff", ".", "We", "have", "to", "check", "the", "range", "carefully", "since", "this", "predicate", "is", "used", "in", "DImode", "contexts", ".", "Also", ",", "we", "need", "some", ...	[ "arc", "0", "0xffffffffL", "0", "0" ]	arc3	const_uint32_operand	arc	MPU	GCC	28,753	74	1	[]
[ "<s>", "static", "bool", "aarch64_expand_sve_ld1rq", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "src", "=", "force_const_mem", "(", "GET_MODE", "(", "src", ")", ",", "src", ")", ";", "if", "(", "!", "src", ")", "return", "false", ";", "if", "("...	[ "Try", "to", "force", "128-bit", "vector", "value", "SRC", "into", "memory", "and", "use", "LD1RQ", "to", "fetch", "the", "memory", "image", "into", "DEST", ".", "Return", "true", "on", "success", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_expand_sve_ld1rq	aarch64	CPU	GCC	28,754	107	1	[]
[ "<s>", "unsigned", "SystemZInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(",...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "SystemZ", "SystemZ", "0", "SystemZ::PATCHPOINT", "SystemZ::STACKMAP", "1", "SystemZ::FENTRY_CALL", "6" ]	SystemZInstrInfo16	getInstSizeInBytes	SystemZ	CPU	LLVM	28,755	147	1	[]
[ "<s>", "static", "reg_class_t", "cris_preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "!=", "ACR_REGS", "&&", "rclass", "!=", "MOF_REGS", "&&", "rclass", "!=", "MOF_SRP_REGS", "&&", "rcla...	[ "Worker", "function", "for", "TARGET_PREFERRED_RELOAD_CLASS", ".", "It", "seems", "like", "gcc", "(", "2.7.2", "and", "2.9x", "of", "2000-03-22", ")", "may", "send", "``", "NO_REGS", "''", "as", "the", "class", "for", "a", "constant", "(", "testcase", ":", ...	[ "cris" ]	cris4	cris_preferred_reload_class	cris	MPU	GCC	28,756	45	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumTCycles", ",", "unsigned", "ExtraTCycles", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumFCycles", ",", "unsigned", "ExtraFCycles", ...	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "R600" ]	R600InstrInfo	isProfitableToIfCvt	R600	GPU	LLVM	28,757	36	1	[]
[ "<s>", "static", "rtx", "aarch64_gen_store_pair", "(", "machine_mode", "mode", ",", "rtx", "mem1", ",", "rtx", "reg1", ",", "rtx", "mem2", ",", "rtx", "reg2", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "gen_store_pair_dw_...	[ "Generate", "and", "return", "a", "store", "pair", "instruction", "of", "mode", "MODE", "to", "store", "register", "REG1", "to", "MEM1", "and", "register", "REG2", "to", "MEM2", "." ]	[ "aarch64" ]	aarch64	aarch64_gen_store_pair	aarch64	CPU	GCC	28,758	78	1	[]
[ "<s>", "static", "void", "arm_block_arith_comp_libfuncs_for_mode", "(", "machine_mode", "mode", ")", "{", "set_optab_libfunc", "(", "add_optab", ",", "mode", ",", "NULL", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "mode", ",", "NULL", ")", ";", "set_...	[ "Record", "that", "we", "have", "no", "arithmetic", "or", "comparison", "libfuncs", "for", "machine", "mode", "MODE", "." ]	[ "arm" ]	arm	arm_block_arith_comp_libfuncs_for_mode	arm	CPU	GCC	28,759	117	1	[]
[ "<s>", "void", "NVPTXTargetStreamer", "::", "changeSection", "(", "const", "MCSection", "", "CurSection", ",", "MCSection", "", "Section", ",", "const", "MCExpr", "*", "SubSection", ",", "raw_ostream", "&", "OS", ")", "{", "assert", "(", "!", "SubSection", ...	[ "Update", "streamer", "for", "a", "new", "active", "section", "." ]	[ "NVPTX", "NVPTX", "\"SubSection is not null!\"", "\"\\t}\\n\"", "\"\\t.section\"", "\"\\t{\\n\"" ]	NVPTXTargetStreamer2	changeSection	NVPTX	GPU	LLVM	28,760	124	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "R600", "SI", "1", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "8", "32", "SI", "64", "SI", "96", "SI", "128", "SI", "256", "SI", "512", "SI", "1", "4", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore regis...	SIInstrInfo61	loadRegFromStackSlot	R600	GPU	LLVM	28,761	346	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")...	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARM::LDRi12", "ARM::LDRH", "ARM::LDRBi12", "ARM::STRi12", "ARM::STRH", "ARM::STRBi12", "ARM::t2LDRi12", "ARM::t2LDRi8", "ARM::t2STRi12", "ARM::t2STRi8", "ARM::VLDRS", "ARM::VLDRD", "ARM::VSTRS", "ARM::VSTRD", "ARM:...	ARMBaseRegisterInfo10	needsFrameBaseReg	ARM	CPU	LLVM	28,762	322	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rr", "MSP430::GR8RegClass", "MSP430::MOV8rr", "\"Impossible reg-to-reg copy\"" ]	MSP430InstrInfo	copyPhysReg	MSP430	MPU	LLVM	28,763	103	1	[]
[ "<s>", "static", "unsigned", "long", "arm_compute_save_reg0_reg12_mask", "(", "void", ")", "{", "unsigned", "long", "func_type", "=", "arm_current_func_type", "(", ")", ";", "unsigned", "long", "save_reg_mask", "=", "0", ";", "unsigned", "int", "reg", ";", "if",...	[ "Compute", "the", "register", "save", "mask", "for", "registers", "0", "through", "12", "inclusive", ".", "This", "code", "is", "used", "by", "arm_compute_save_reg_mask", "." ]	[ "arm", "0", "7", "12", "0", "1", "1", "1", "1", "1", "0", "11", "1", "1", "1", "1", "0", "1" ]	arm4	arm_compute_save_reg0_reg12_mask	arm	CPU	GCC	28,764	298	1	[]
[ "<s>", "virtual", "const", "TGSIRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "TGSI", "TGSI" ]	TGSIInstrInfo	getRegisterInfo	TGSI	Virtual ISA	LLVM	28,765	13	1	[]
[ "<s>", "int", "mems_ok_for_quad_peep", "(", "rtx", "mem1", ",", "rtx", "mem2", ")", "{", "rtx", "addr1", ",", "addr2", ";", "unsigned", "int", "reg1", ",", "reg2", ";", "int", "offset1", ",", "offset2", ";", "if", "(", "MEM_VOLATILE_P", "(", "mem1", ")...	[ "Return", "1", "if", "addr1", "and", "addr2", "are", "suitable", "for", "lfq", "or", "stfq", "insn", ".", "addr1", "and", "addr2", "must", "be", "in", "consecutive", "memory", "locations", "(", "addr2", "==", "addr1", "+", "8", ")", "." ]	[ "rs6000", "0", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "8", "0", "1" ]	rs60003	mems_ok_for_quad_peep	rs6000	CPU	GCC	28,766	281	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "size", ",", "const", "MemoryObject", "&", "region", ",", "uint64_t", "address", ",", "raw_ostream", "&", "vStream",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "X86", "X86", "0" ]	X86Disassembler18	getInstruction	X86	CPU	LLVM	28,767	141	1	[]
[ "<s>", "unsigned", "R600RegisterInfo", "::", "getHWRegChan", "(", "unsigned", "reg", ")", "const", "{", "return", "this", "->", "getEncodingValue", "(", "reg", ")", ">>", "HW_CHAN_SHIFT", ";", "}", "</s>" ]	[ "get", "the", "HW", "encoding", "for", "a", "register", "'s", "channel", "." ]	[ "AMDGPU", "R600" ]	R600RegisterInfo (2)	getHWRegChan	AMDGPU	GPU	LLVM	28,768	21	1	[]
[ "<s>", "void", "PPCDispatchGroupSBHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "const", "MCInstrDesc", "", "MCID", "=", "DAG", "->", "getInstrDesc", "(", "SU", ")", ";", "if", "(", "MCID", ")", "{", "if", "(", "CurSlots",...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "PowerPC", "PPC", "5", "1", "0", "\"**** Adding to dispatch group: \"", "0" ]	PPCHazardRecognizers20	EmitInstruction	PowerPC	CPU	LLVM	28,769	147	1	[]
[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "Lanai" ]	LanaiSubtarget	enableMachineScheduler	Lanai	CPU	LLVM	28,770	11	1	[]
[ "<s>", "static", "bool", "spu_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", ")", "{", "return", "(", "GET_MODE_SIZE", "(", "from", ")", "==", "GET_MODE_SIZE", "(", "to", ")", "\|\|", "(", "GET_MODE_SIZE", "("...	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", ".", "GCC", "assumes", "that", "modes", "are", "in", "the", "lowpart", "of", "a", "register", ",", "which", "is", "only", "true", "for", "SPU", "." ]	[ "spu", "4", "4", "16", "16" ]	spu3	spu_can_change_mode_class	spu	MPU	GCC	28,771	59	1	[]
[ "<s>", "void", "rs6000_expand_extract_even", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "vmode", ")", ...	[ "Expand", "an", "extract", "even", "operation", "." ]	[ "powerpcspe", "1", "0", "2" ]	powerpcspe	rs6000_expand_extract_even	powerpcspe	CPU	GCC	28,772	77	1	[]
[ "<s>", "void", "WebAssemblyMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "WebAssembly", "WebAssembly", "support::endian", "support::little", "support::endian", "support::little", "0", "support::endian", "support::little", "support::endian", "support::little", "support::endian", "support::little", "support::endian", "support::little", "0", "1", "\"unexpe...	WebAssemblyMCCodeEmitter10	encodeInstruction	WebAssembly	Virtual ISA	LLVM	28,773	364	1	[]
[ "<s>", "const", "char", "", "msp430_select_hwmult_lib", "(", "int", "argc", "ATTRIBUTE_UNUSED", ",", "const", "char", "", "*", "argv", "ATTRIBUTE_UNUSED", ")", "{", "int", "i", ";", "switch", "(", "argc", ")", "{", "case", "1", ":", "if", "(", "strcase...	[ "Implement", "spec", "function", "`", "msp430_hwmult_lib麓", "." ]	[ "msp430", "1", "0", "\"default\"", "\"unexpected argument to msp430_select_hwmult_lib: %s\"", "0", "0", "\"hwmult\"", "0", "\"none\"", "\"-lmul_none\"", "\"auto\"", "\"-lmul_AUTO\"", "\"16bit\"", "\"-lmul_16\"", "\"32bit\"", "\"-lmul_32\"", "\"f5series\"", "\"-lmul_f5\"", "1", ...	driver-msp4302	msp430_select_hwmult_lib	msp430	MPU	GCC	28,774	300	1	[]
[ "<s>", "unsigned", "XtensaRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Xtensa", "Xtensa", "0" ]	XtensaRegisterInfo1	getFrameRegister	Xtensa	MPU	LLVM	28,775	16	1	[]
[ "<s>", "static", "bool", "rs6000_emit_move_si_sf_subreg", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_DIRECT_MOVE_64BIT", "&&", "!", "reload_in_progress", "&&", "!", "reload_completed", "&&", "!", "lra_in_pro...	[ "Helper", "function", "to", "change", "moves", "with", ":", "(", "SUBREG", ":", "SF", "(", "REG", ":", "SI", ")", ")", "and", "(", "SUBREG", ":", "SI", "(", "REG", ":", "SF", ")", ")", "into", "separate", "UNSPEC", "insns", ".", "In", "the", "Pow...	[ "powerpcspe" ]	powerpcspe	rs6000_emit_move_si_sf_subreg	powerpcspe	CPU	GCC	28,776	127	1	[]
[ "<s>", "bool", "hasBranchDivergence", "(", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "branch", "divergence", "exists", "." ]	[ "NVPTX" ]	NVPTXTargetTransformInfo (2)	hasBranchDivergence	NVPTX	GPU	LLVM	28,777	9	1	[]
[ "<s>", "void", "bfin_expand_epilogue", "(", "int", "need_return", ",", "int", "eh_return", ")", "{", "rtx", "spreg", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_SP", ")", ";", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl"...	[ "Generate", "RTL", "for", "the", "epilogue", "of", "the", "current", "function", ".", "NEED_RETURN", "is", "zero", "if", "this", "is", "for", "a", "sibcall", ".", "EH_RETURN", "is", "nonzero", "if", "we", "'re", "expanding", "an", "eh_return", "pattern", "...	[ "bfin" ]	bfin2	bfin_expand_epilogue	bfin	DSP	GCC	28,778	108	1	[]
[ "<s>", "bool", "isTarget64BitILP32", "(", ")", "const", "{", "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUX32", "\|\|", "TargetTriple", ".", "isOSNaCl", "(", ")", ")", ";", "}", "</s>" ]	[ "Is", "this", "x86_64", "with", "the", "ILP32", "programming", "model", "(", "x32", "ABI", ")", "?" ]	[ "X86" ]	X86Subtarget (2)	isTarget64BitILP32	X86	CPU	LLVM	28,779	28	1	[]
[ "<s>", "enum", "reg_class", "preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "enum", "reg_class", "class", ")", "{", "return", "class", ";", "}", "</s>" ]	[ "Given", "an", "rtx", "X", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", ".", "In", "general", "this", "is", "just", "CLASS", ";", "but", ...	[ "avr" ]	avr3	preferred_reload_class	avr	MPU	GCC	28,780	17	1	[]
[ "<s>", "unsigned", "int", "execute_omp_gcn", "(", "void", ")", "{", "tree", "thr_num_tree", "=", "builtin_decl_explicit", "(", "BUILT_IN_OMP_GET_THREAD_NUM", ")", ";", "tree", "thr_num_id", "=", "DECL_NAME", "(", "thr_num_tree", ")", ";", "tree", "team_num_tree", ...	[ "{", "{", "{", "OMP", "GCN", "pass", ".", "This", "pass", "is", "intended", "to", "make", "any", "GCN-specfic", "transformations", "to", "OpenMP", "target", "regions", ".", "At", "present", ",", "its", "only", "purpose", "is", "to", "convert", "some", "`...	[ "gcn", "0", "\"Replace '%s' with __builtin_gcn_dim_pos.\\n\"", "0", "1", "1", "\"Replace '%s' with __builtin_gcn_dim_pos.\\n\"", "0", "1" ]	gcn-tree	execute_omp_gcn	gcn	GPU	GCC	28,781	301	1	[]
[ "<s>", "static", "int", "branch_dest", "(", "rtx", "branch", ")", "{", "rtx", "dest", ";", "int", "dest_uid", ";", "rtx", "pat", "=", "PATTERN", "(", "branch", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XV...	[ "Return", "the", "destination", "address", "of", "BRANCH", ".", "We", "need", "to", "use", "this", "instead", "of", "get_attr_length", ",", "because", "the", "cbranch_with_nops", "pattern", "conservatively", "sets", "its", "length", "to", "6", ",", "and", "we"...	[ "bfin", "0", "0", "1", "0" ]	bfin2	branch_dest	bfin	DSP	GCC	28,782	90	1	[]
[ "<s>", "int", "h8300_current_function_interrupt_function_p", "(", "void", ")", "{", "return", "(", "h8300_interrupt_function_p", "(", "current_function_decl", ")", "\|\|", "h8300_monitor_function_p", "(", "current_function_decl", ")", ")", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "the", "current", "function", "is", "an", "interrupt", "function", "." ]	[ "h8300" ]	h83003	h8300_current_function_interrupt_function_p	h8300	MPU	GCC	28,783	20	1	[]
[ "<s>", "DiagnosticInfoUnsupported", "::", "DiagnosticInfoUnsupported", "(", "const", "Function", "&", "Fn", ",", "const", "Twine", "&", "Desc", ",", "DiagnosticSeverity", "Severity", ")", ":", "DiagnosticInfo", "(", "getKindID", "(", ")", ",", "Severity", ")", "...	[ "Fn", "is", "the", "function", "where", "the", "diagnostic", "is", "being", "emitted", "." ]	[ "AMDGPU" ]	AMDGPUDiagnosticInfoUnsupported	DiagnosticInfoUnsupported	AMDGPU	GPU	LLVM	28,784	38	1	[]
[ "<s>", "bool", "CJGAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "Count", "==", "0", ")", "{", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "CJG", "CJG", "0" ]	CJGAsmBackend	writeNopData	CJG	CPU	LLVM	28,785	29	1	[]
[ "<s>", "static", "rtx", "alpha_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TR...	[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", ...	[ "alpha", "0", "\"bad builtin fcode\"", "0", "\"bad builtin fcode\"", "0", "0", "0", "0", "1", "0", "0", "2", "0", "1" ]	alpha4	alpha_expand_builtin	alpha	MPU	GCC	28,786	397	1	[]
[ "<s>", "static", "tree", "ix86_build_builtin_va_list_64", "(", "void", ")", "{", "tree", "f_gpr", ",", "f_fpr", ",", "f_ovf", ",", "f_sav", ",", "record", ",", "type_decl", ";", "record", "=", "lang_hooks", ".", "types", ".", "make_type", "(", "RECORD_TYPE",...	[ "Create", "the", "va_list", "data", "type", "." ]	[ "i386", "\"__va_list_tag\"", "\"gp_offset\"", "\"fp_offset\"", "\"overflow_arg_area\"", "\"reg_save_area\"", "\"sysv_abi va_list\"" ]	i386	ix86_build_builtin_va_list_64	i386	CPU	GCC	28,787	226	1	[]
[ "<s>", "static", "int", "s390_sched_variable_issue", "(", "FILE", "", "file", ",", "int", "verbose", ",", "rtx_insn", "", "insn", ",", "int", "more", ")", "{", "last_scheduled_insn", "=", "insn", ";", "if", "(", "s390_tune", ">=", "PROCESSOR_2827_ZEC12", "...	[ "This", "function", "is", "called", "via", "hook", "TARGET_SCHED_VARIABLE_ISSUE", "after", "the", "scheduler", "has", "issued", "INSN", ".", "It", "stores", "the", "last", "issued", "insn", "into", "last_scheduled_insn", "in", "order", "to", "make", "it", "avail...	[ "s390", "0", "0", "0", "0", "0", "0", "1", "2", "1", "1", "0", "1", "0", "5", "\";;\\t\\tBACKEND: insn %d: \"", "1", "\"(units:\"", "0", "1", "\" %d\"", "\")\"", "\" sched state: %d\\n\"", "\";;\\t\\tBACKEND: units unused for: \"", "0", "\"%d:%d \"", "\"\\n\"", ...	s3905	s390_sched_variable_issue	s390	MPU	GCC	28,788	462	1	[]
[ "<s>", "TargetPassConfig", "*", "XNCMTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "XNCMPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "XNCM", "XNCM", "XNCM" ]	XNCMTargetMachine	createPassConfig	XNCM	CPU	LLVM	28,789	21	1	[]
[ "<s>", "bool", "WaitInsert", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "StrictFP", ")", ")", "return", "false", ";", "const"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86::WAIT", "\"\\nInsert wait after:\\t\"" ]	X86InsertWait2	runOnMachineFunction	X86	CPU	LLVM	28,790	210	1	[]
[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "Register", "GlobalBaseReg", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "Glo...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Sparc", "Sparc" ]	SparcISelDAGToDAG32	getGlobalBaseReg	Sparc	CPU	LLVM	28,791	46	1	[]
[ "<s>", "static", "void", "iq2000_annotate_frame_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "dwarf_pattern", ")", "{", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_EXPR_LIST", "(", "REG_FRAME_RELATED_EXP...	[ "Make", "INSN", "frame", "related", "and", "note", "that", "it", "performs", "the", "frame-related", "operation", "DWARF_PATTERN", "." ]	[ "iq2000", "1" ]	iq2000	iq2000_annotate_frame_insn	iq2000	CPU	GCC	28,792	37	1	[]
[ "<s>", "bool", "ix86_valid_target_attribute_p", "(", "tree", "fndecl", ",", "tree", "ARG_UNUSED", "(", "name", ")", ",", "tree", "args", ",", "int", "flags", ")", "{", "struct", "gcc_options", "func_options", ",", "func_options_set", ";", "tree", "new_target", ...	[ "Hook", "to", "validate", "attribute", "(", "(", "target", "(", "``", "string", "''", ")", ")", ")", "." ]	[ "i386", "\"default\"", "0", "1", "2", "0", "1", "2", "0", "0", "1", "0", "1", "2" ]	i386-options	ix86_valid_target_attribute_p	i386	CPU	GCC	28,793	388	1	[]
[ "<s>", "int", "R600InstrInfo", "::", "getOperandIdx", "(", "unsigned", "Opcode", ",", "R600Operands", "::", "Ops", "Op", ")", "const", "{", "unsigned", "TargetFlags", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";", "unsigned", "OpTableIdx", ";", "if", ...	[ "Get", "the", "index", "of", "Op", "for", "the", "given", "Opcode", "." ]	[ "R600", "R600Operands::Ops", "R600Operands::DST", "0", "R600Operands::SRC0", "1", "R600Operands::SRC1", "2", "R600Operands::SRC2", "3", "\"Unknown operand type for instruction\"", "1", "R600_InstFlag::OP1", "0", "R600_InstFlag::OP2", "1", "R600_InstFlag::OP3", "\"OP1, OP2, or OP3 n...	R600InstrInfo	getOperandIdx	R600	GPU	LLVM	28,794	150	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "SIFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "int64_t", "Amount", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "AMDGPU", "SI", "0", "0", "SI", "1", "0", "32", "\"exceeded stack address space size\"", "SI", "SI", "AMDGPU::S_SUB_U32", "AMDGPU::S_ADD_U32", "0", "\"is this used?\"" ]	SIFrameLowering1	eliminateCallFramePseudoInstr	AMDGPU	GPU	LLVM	28,795	251	1	[]
[ "<s>", "unsigned", "AlphaCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "{", "unsigned", "rv", "=", "0", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "rv", "=...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Alpha", "Alpha", "0", "Alpha", "\" is a relocated op for \"", "\"\\n\"", "0", "0", "Alpha::BSR", "Alpha::reloc_bsr", "Alpha::LDLr", "Alpha::LDQr", "Alpha::LDBUr", "Alpha::LDWUr", "Alpha::LDSr", "Alpha::LDTr", "Alpha::LDAr", "Alpha::STQr", "Alpha::STLr", "Alpha::STWr", "Alpha...	AlphaCodeEmitter6	getMachineOpValue	Alpha	MPU	LLVM	28,796	448	1	[]
[ "<s>", "const", "char", "*", "getSymbol", "(", ")", "const", "{", "return", "S", ".", "c_str", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "target", "address", "and", "flags", "for", "the", "named", "symbol", "." ]	[ "ARM" ]	ARMConstantPoolValue	getSymbol	ARM	CPU	LLVM	28,797	16	1	[]
[ "<s>", "unsigned", "getScratchRSrcReg", "(", ")", "const", "{", "return", "ScratchRSrcReg", ";", "}", "</s>" ]	[ "Returns", "the", "physical", "register", "reserved", "for", "use", "as", "the", "resource", "descriptor", "for", "scratch", "accesses", "." ]	[ "AMDGPU" ]	SIMachineFunctionInfo (2)	getScratchRSrcReg	AMDGPU	GPU	LLVM	28,798	10	1	[]
[ "<s>", "const", "RISCVInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "RI5CY", "RISCV" ]	RISCVSubtarget	getInstrInfo	RI5CY	CPU	LLVM	28,799	14	1	[]

[ "<s>", "int", "m32c_regno_ok_for_base_p", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "A0_REGNO", "||", "regno", "==", "A1_REGNO", "||", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]

[ "Implements", "REGNO_OK_FOR_BASE_P", "." ]

[ "m32c", "1", "0" ]

m32c

m32c_regno_ok_for_base_p

m32c

MPU

GCC

28,700

28

1

[]

[ "<s>", "void", "ARMAsmPrinter", "::", "emitInlineAsmEnd", "(", "const", "MCSubtargetInfo", "&", "StartInfo", ",", "const", "MCSubtargetInfo", "*", "EndInfo", ")", "const", "{", "const", "bool", "WasThumb", "=", "isThumb", "(", "StartInfo", ")", ";", "if", "(",...

[ "Let", "the", "target", "do", "anything", "it", "needs", "to", "do", "after", "emitting", "inlineasm", "." ]

[ "ARM", "ARM" ]

ARMAsmPrinter (2)1

emitInlineAsmEnd

ARM

CPU

LLVM

28,701

53

1

[]

[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "PowerPC", "PPC", "1", "0", "PPC::G8RC_NOX0RegClassID", "PPC::GPRC_NOR0RegClassID", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::VRRCRegClassID", "PPC::VSLRCRegClassID", "PPC::VSHRCRegClassID", "32", "PPC::VSRCReg...

PPCRegisterInfo24

getRegPressureLimit

PowerPC

CPU

LLVM

28,702

146

1

[]

[ "<s>", "int", "X86TargetLowering", "::", "getScalingFactorCost", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "AM", ",", "Ty", ",", "AS", ")", ")", "return...

[ "Return", "the", "cost", "of", "the", "scaling", "factor", "used", "in", "the", "addressing", "mode", "represented", "by", "AM", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "X86", "X86", "0", "1" ]

X86ISelLowering171

getScalingFactorCost

X86

CPU

LLVM

28,703

42

1

[]

[ "<s>", "static", "unsigned", "rs6000_add_stmt_cost", "(", "void", "*", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "*", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "wher...

[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]

[ "rs6000", "0", "50" ]

rs60007

rs6000_add_stmt_cost

rs6000

CPU

GCC

28,704

152

1

[]

[ "<s>", "static", "bool", "glibc_supports_ieee_128bit", "(", "void", ")", "{", "if", "(", "OPTION_GLIBC", "&&", "!", "BYTES_BIG_ENDIAN", "&&", "(", "(", "TARGET_GLIBC_MAJOR", "*", "1000", ")", "+", "TARGET_GLIBC_MINOR", ")", ">=", "2032", ")", "return", "true",...

[ "Return", "true", "if", "we", "are", "using", "GLIBC", ",", "and", "it", "supports", "IEEE", "128-bit", "long", "double", ".", "This", "support", "is", "only", "in", "little", "endian", "GLIBC", "2.32", "or", "newer", "." ]

[ "rs6000", "1000", "2032" ]

rs6000

glibc_supports_ieee_128bit

rs6000

CPU

GCC

28,705

33

1

[]

[ "<s>", "int", "arc_write_ext_corereg", "(", "rtx", "insn", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "NONCONST", ")", "{", "const_rtx", "x", "=", "*",...

[ "Return", "nonzreo", "iff", "INSN", "writes", "to", "an", "extension", "core", "register", "." ]

[ "arc", "0", "32", "61", "1", "0" ]

arc

arc_write_ext_corereg

arc

MPU

GCC

28,706

101

1

[]

[ "<s>", "void", "AnalyzeReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "CCAssignFn", "Fn", ")", "{", "PreAnalyzeReturnForF128", "(", "Outs", ")", ";", "PreAnalyzeReturnForVectorFloat", "(", "Outs", ")", ";", "CCS...

[ "AnalyzeReturn", "-", "Analyze", "the", "returned", "values", "of", "a", "return", ",", "incorporating", "info", "about", "the", "result", "values", "into", "this", "state", "." ]

[ "Mips", "ISD::OutputArg" ]

MipsCCState12

AnalyzeReturn

Mips

CPU

LLVM

28,707

55

1

[]

[ "<s>", "const", "CallLowering", "*", "ARMSubtarget", "::", "getCallLowering", "(", ")", "const", "{", "return", "CallLoweringInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Methods", "used", "by", "Global", "ISel", "." ]

[ "ARM", "ARM" ]

ARMSubtarget

getCallLowering

ARM

CPU

LLVM

28,708

18

1

[]

[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "unsigned", "ErrorInfo", ";", "...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "ARM", "ARM", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "ARM", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"flag setting instruction only valid outside IT block\"", "\"instruction only valid inside IT block...

ARMAsmParser111

MatchAndEmitInstruction

ARM

CPU

LLVM

28,709

250

1

[]

[ "<s>", "static", "int", "mingw32_gt_pch_use_address", "(", "void", "*", "addr", ",", "size_t", "size", ",", "int", "fd", ",", "size_t", "offset", ")", "{", "void", "*", "mmap_addr", ";", "HANDLE", "mmap_handle", ";", "char", "*", "object_name", "=", "NULL"...

[ "ADDR", "is", "an", "address", "returned", "by", "gt_pch_get_address", ".", "Attempt", "to", "allocate", "SIZE", "bytes", "at", "the", "same", "address", "and", "load", "it", "with", "the", "data", "from", "FD", "at", "OFFSET", ".", "Return", "-1", "if", ...

[ "i386", "0", "0", "1", "0", "1", "4", "2", "\"%lx\"", "0", "0", "\"CreateFileMapping\"", "1", "0", "5", "0", "4", "500", "\"MapViewOfFileEx\"", "1", "1" ]

host-mingw323

mingw32_gt_pch_use_address

i386

CPU

GCC

28,710

261

1

[]

[ "<s>", "void", "BPFInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "BPF", "BPF", "BPF::GPRRegClass", "BPF::STD", "0", "BPF::GPR32RegClass", "BPF::STW32", "0", "\"Can't store this register to stack slot\"" ]

BPFInstrInfo12

storeRegToStackSlot

BPF

Virtual ISA

LLVM

28,711

154

1

[]

[ "<s>", "bool", "isUnspillableTerminatorImpl", "(", "const", "MachineInstr", "*", "MI", ")", "const", "override", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2LoopEndDec", "||", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::"...

[ "Return", "true", "if", "the", "given", "terminator", "MI", "is", "not", "expected", "to", "spill", "." ]

[ "ARM", "ARM::t2LoopEndDec", "ARM::t2DoLoopStartTP" ]

ARMBaseInstrInfo38

isUnspillableTerminatorImpl

ARM

CPU

LLVM

28,712

33

1

[]

[ "<s>", "static", "char", "*", "detect_caches_darwin", "(", "void", ")", "{", "unsigned", "l1_sizekb", ",", "l1_line", ",", "l1_assoc", ",", "l2_sizekb", ";", "size_t", "len", "=", "4", ";", "static", "int", "l1_size_name", "[", "2", "]", "=", "{", "CTL_H...

[ "Returns", "the", "description", "of", "caches", "on", "Darwin", "." ]

[ "powerpcspe", "4", "2", "2", "2", "2", "0", "2", "0", "2", "0", "0", "1024", "1024" ]

driver-powerpcspe

detect_caches_darwin

powerpcspe

CPU

GCC

28,713

133

1

[]

[ "<s>", "static", "bool", "aarch64_short_vector_p", "(", "const_tree", "type", ",", "machine_mode", "mode", ")", "{", "poly_int64", "size", "=", "-", "1", ";", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "if", "(...

[ "Return", "TRUE", "if", "the", "type", ",", "as", "described", "by", "TYPE", "and", "MODE", ",", "is", "a", "short", "vector", "type", "as", "described", "in", "AAPCS64", "\\S", "4.1.2", ".", "See", "the", "comment", "above", "aarch64_composite_type_p", "f...

[ "aarch64", "1", "aarch64_sve::builtin_type_p", "8", "16" ]

aarch641

aarch64_short_vector_p

aarch64

CPU

GCC

28,714

130

1

[]

[ "<s>", "void", "rs6000_emit_swdivsf", "(", "rtx", "res", ",", "rtx", "n", ",", "rtx", "d", ")", "{", "rtx", "x0", ",", "e0", ",", "e1", ",", "y1", ",", "u0", ",", "v0", ",", "one", ";", "x0", "=", "gen_reg_rtx", "(", "SFmode", ")", ";", "e0", ...

[ "Newton-Raphson", "approximation", "of", "single-precision", "floating", "point", "divide", "n/d", ".", "Assumes", "no", "trapping", "math", "and", "finite", "arguments", "." ]

[ "rs6000", "1" ]

rs60003

rs6000_emit_swdivsf

rs6000

CPU

GCC

28,715

258

1

[]

[ "<s>", "bool", "BPFAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "unsigned", "RegNo", "=", "MatchRegisterName", "(", "Name", ")"...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "BPF", "BPF", "0", "1", "BPFOperand::createReg", "BPFOperand::isValidIdAtStart", "BPFOperand::createToken", "\"invalid register/token name\"", "\"unexpected token\"", "\"unexpected token\"" ]

BPFAsmParser

ParseInstruction

BPF

Virtual ISA

LLVM

28,716

223

1

[]

[ "<s>", "int", "h8300_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "pc_size", "=", "POINTER_SIZE", "/", "BITS_PER_UNIT", ";", "int", "fp_size", "=", "frame_pointer_needed", "*", "UNITS_PER_WORD", ";", "int", "saved_regs_size",...

[ "Function", "for", "INITIAL_ELIMINATION_OFFSET", "(", "FROM", ",", "TO", ",", "OFFSET", ")", ".", "Define", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "...

[ "h8300", "0", "0" ]

h8300

h8300_initial_elimination_offset

h8300

MPU

GCC

28,717

166

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "ARM", "ARM", "ARM", "ARM", "ARM::t2STMDB_UPD", "ARM::STMDB_UPD", "ARM::t2STR_PRE", "ARM::STR_PRE_IMM", "ARM::VSTMDDB_UPD", "ARM", "ARM", "0", "ARM" ]

ARMFrameLowering84

spillCalleeSavedRegisters

ARM

CPU

LLVM

28,718

177

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86" ]

X86AsmPrinter57

runOnMachineFunction

X86

CPU

LLVM

28,719

170

1

[]

[ "<s>", "void", "MipsSEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Save...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::S7_64", "Mips::S7", "Mips", "Mips", "Mips", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "10", "16", "Mips::GPR64RegClass", "Mips::GPR32RegClass" ]

MipsSEFrameLowering16

determineCalleeSaves

Mips

CPU

LLVM

28,720

313

1

[]

[ "<s>", "const", "BPFTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]

[ "Getter", "for", "generic", "TargetLowering", "class", "." ]

[ "BPF", "BPF" ]

BPFTargetTransformInfo

getTLI

BPF

Virtual ISA

LLVM

28,721

12

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...

[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...

[ "R600", "0" ]

R600InstrInfo3

fitsReadPortLimitations

R600

GPU

LLVM

28,722

169

1

[]

[ "<s>", "bool", "SICFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "SIC", "SIC" ]

SICFrameLowering

hasFP

SIC

CPU

LLVM

28,723

68

1

[]

[ "<s>", "bool", "MipsAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "const", "unsigned", "FixupKind", "=", "Fixup", ".", "getKind", ...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "Mips", "Mips", "Mips::fixup_Mips_CALL_HI16", "Mips::fixup_Mips_CALL_LO16", "Mips::fixup_Mips_CALL16", "Mips::fixup_Mips_GOT", "Mips::fixup_Mips_GOT_PAGE", "Mips::fixup_Mips_GOT_OFST", "Mips::fixup_Mips_GOT_DISP", "Mips::fixup_Mips_GOT_HI16", "Mips::fixup_Mips_GOT_LO16", "Mips::fixup_Mips_GOTT...

MipsAsmBackend50

shouldForceRelocation

Mips

CPU

LLVM

28,724

186

1

[]

[ "<s>", "void", "WebAssemblyTargetELFStreamer", "::", "emitLocal", "(", "ArrayRef", "<", "MVT", ">", "Types", ")", "{", "Streamer", ".", "EmitIntValue", "(", "WebAssembly", "::", "DotLocal", ",", "sizeof", "(", "uint64_t", ")", ")", ";", "EncodeTypes", "(", "...

[ ".local" ]

[ "WebAssembly", "WebAssembly", "WebAssembly::DotLocal" ]

WebAssemblyTargetStreamer21

emitLocal

WebAssembly

Virtual ISA

LLVM

28,725

34

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"J2 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "J2", "\"J2 DAG->DAG Pattern Instruction Selection\"" ]

J2ISelDAGToDAG

getPassName

J2

MPU

LLVM

28,726

11

1

[]

[ "<s>", "bool", "LC3FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "LC3", "LC3" ]

LC3FrameLowering

hasFP

LC3

CPU

LLVM

28,727

37

1

[]

[ "<s>", "static", "rtx", "riscv_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "struct", ...

[ "Implement", "TARGET_FUNCTION_ARG", "." ]

[ "riscv" ]

riscv3

riscv_function_arg

riscv

CPU

GCC

28,728

57

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "ReplaceTailWithBranchTo", "(", "MachineBasicBlock", "::", "iterator", "Tail", ",", "MachineBasicBlock", "*", "NewDest", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "Tail", "->", "getParent", "(", ")", ";", "A...

[ "Delete", "the", "instruction", "OldInst", "and", "everything", "after", "it", ",", "replacing", "it", "with", "an", "unconditional", "branch", "to", "NewDest", "." ]

[ "ARM", "ARM", "ARM", "ARMCC::CondCodes", "ARMCC::AL", "ARMCC::AL", "4", "ARM::t2IT", "1", "4", "1", "1", "1" ]

Thumb2InstrInfo

ReplaceTailWithBranchTo

ARM

CPU

LLVM

28,729

252

1

[]

[ "<s>", "unsigned", "getFramePointerSaveOffset", "(", ")", "const", "{", "return", "FramePointerSaveOffset", ";", "}", "</s>" ]

[ "getFramePointerSaveOffset", "-", "Return", "the", "previous", "frame", "offset", "to", "save", "the", "frame", "pointer", "." ]

[ "PowerPC" ]

PPCFrameLowering (2)

getFramePointerSaveOffset

PowerPC

CPU

LLVM

28,730

10

1

[]

[ "<s>", "void", "xstormy16_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "'B'", ":", "{", "static", "int", "bits_set", "[", "8", "]", "=", "{", "0", ",", "1", ",",...

[ "Print", "an", "operand", "to", "an", "assembler", "instruction", "." ]

[ "stormy16", "8", "0", "1", "1", "2", "1", "2", "2", "3", "1", "\"'B' operand is not constant\"", "7", "1", "0xff", "0", "0xff", "0xffff", "0", "0xffff", "0xff", "0", "0xff", "0xffff", "0", "0xffff", "1", "\"'B' operand has multiple bits set\"", "0", "0", "...

stormy163

xstormy16_print_operand

stormy16

CPU

GCC

28,731

466

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ";", "AU", "....

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86IndirectThunks

getAnalysisUsage

X86

CPU

LLVM

28,732

36

1

[]

[ "<s>", "static", "inline", "SlotWithTag", "getTombstoneKey", "(", ")", "{", "return", "{", "-", "3", ",", "-", "3", ";", "}", "</s>" ]

[ "Difference", "in", "tombstone", "is", "that", "the", "Optional", "is", "meaningful", "." ]

[ "AArch64", "3", "3" ]

AArch64StackTaggingPreRA1

getTombstoneKey

AArch64

CPU

LLVM

28,733

16

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "MipsTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Valu...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "Mips", "Mips" ]

MipsISelLowering (2)

getSingleConstraintMatchWeight

Mips

CPU

LLVM

28,734

182

1

[]

[ "<s>", "static", "int", "bpf_core_get_index", "(", "const", "tree", "node", ")", "{", "enum", "tree_code", "code", "=", "TREE_CODE", "(", "node", ")", ";", "if", "(", "code", "==", "FIELD_DECL", ")", "{", "int", "idx", "=", "bpf_core_get_sou_member_index", ...

[ "Compute", "the", "index", "of", "the", "NODE", "in", "its", "immediate", "container", ".", "NODE", "should", "be", "a", "FIELD_DECL", "(", "i.e", ".", "of", "struct", "or", "union", ")", ",", "or", "an", "ARRAY_REF", "." ]

[ "bpf", "0", "1", "1" ]

bpf

bpf_core_get_index

bpf

Virtual ISA

GCC

28,735

99

1

[]

[ "<s>", "bool", "MipsSEFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "CH...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "Mips", "Mips", "Mips::RA_64", "Mips::C16", "0" ]

MipsSEFrameLowering40

assignCalleeSavedSpillSlots

Mips

CPU

LLVM

28,736

88

1

[]

[ "<s>", "static", "int", "s390_fn_types_compatible", "(", "enum", "s390_builtin_ov_type_index", "typeindex", ",", "vec", "<", "tree", ",", "va_gc", ">", "*", "arglist", ")", "{", "unsigned", "int", "i", ";", "int", "match_type", "=", "0", ";", "for", "(", "...

[ "Check", "whether", "the", "arguments", "in", "ARGLIST", "match", "the", "function", "type", "DEF_TYPE", ".", "Return", "the", "number", "of", "argument", "types", "which", "required", "conversion/promotion", "in", "order", "to", "make", "it", "match", ".", "0...

[ "s390", "0", "0", "1", "\" mismatch in operand: %d\\n\"", "1" ]

s390-c2

s390_fn_types_compatible

s390

MPU

GCC

28,737

295

1

[]

[ "<s>", "static", "bool", "microblaze_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "microblaze_hard_regno_mode_ok_p", "[", "mode", "]", "[", "regno", "]", ";", "}", "</s>" ]

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", ".", "In", "32", "bit", "mode", ",", "require", "that", "DImode", "and", "DFmode", "be", "in", "even", "registers", ".", "For", "DImode", ",", "this", "makes", "some", "of", "the", "insns", "easier", "to", "write", ...

[ "microblaze" ]

microblaze

microblaze_hard_regno_mode_ok

microblaze

MPU

GCC

28,738

22

1

[]

[ "<s>", "void", "mprocInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "mproc", "mproc", "\"Impossible reg-to-reg copy\"" ]

mprocInstrInfo

copyPhysReg

mproc

Virtual ISA

LLVM

28,739

63

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "MSP430", "MSP430", "ISD::SHL", "ISD::SRL", "ISD::SRA", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ExternalSymbol", "ISD::SETCC", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::VASTART", "ISD::JumpTable", "\"unimplemented operand\...

MSP430ISelLowering (2)

LowerOperation

MSP430

MPU

LLVM

28,740

198

1

[]

[ "<s>", "char", "*", "aarch64_output_sve_prefetch", "(", "const", "char", "*", "mnemonic", ",", "rtx", "prfop_rtx", ",", "const", "char", "*", "suffix", ")", "{", "static", "char", "buffer", "[", "128", "]", ";", "aarch64_svprfop", "prfop", "=", "(", "aarch...

[ "Return", "the", "assembly", "string", "for", "an", "SVE", "prefetch", "operation", "with", "mnemonic", "MNEMONIC", ",", "given", "that", "PRFOP_RTX", "is", "the", "prefetch", "operation", "and", "that", "SUFFIX", "is", "the", "format", "for", "the", "remainin...

[ "aarch64", "128", "\"%s\\t%s, %s\"" ]

aarch64

aarch64_output_sve_prefetch

aarch64

CPU

GCC

28,741

75

1

[]

[ "<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "...

[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]

[ "AMDGPU", "32", "32" ]

AMDGPUCallLowering1

assignValueToReg

AMDGPU

GPU

LLVM

28,742

141

1

[]

[ "<s>", "static", "const", "char", "*", "unicosmk_ssib_name", "(", ")", "{", "static", "char", "name", "[", "256", "]", ";", "rtx", "x", ";", "const", "char", "*", "fnname", ";", "int", "len", ";", "x", "=", "DECL_RTL", "(", "cfun", "->", "decl", ")...

[ "Generate", "the", "name", "of", "the", "SSIB", "section", "for", "the", "current", "function", "." ]

[ "alpha", "256", "0", "0", "255", "255", "0" ]

alpha2

unicosmk_ssib_name

alpha

MPU

GCC

28,743

138

1

[]

[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", "."...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", "1", "AArch...

AArch64RegisterInfo47

getRegPressureLimit

AArch64

CPU

LLVM

28,744

187

1

[]

[ "<s>", "static", "unsigned", "loongarch_save_libcall_count", "(", "unsigned", "mask", ")", "{", "for", "(", "unsigned", "n", "=", "GP_REG_LAST", ";", "n", ">", "GP_REG_FIRST", ";", "n", "--", ")", "if", "(", "BITSET_P", "(", "mask", ",", "n", ")", ")", ...

[ "Determine", "which", "GPR", "save/restore", "routine", "to", "call", "." ]

[ "loongarch", "1" ]

loongarch

loongarch_save_libcall_count

loongarch

CPU

GCC

28,745

44

1

[]

[ "<s>", "static", "const", "char", "*", "getName", "(", ")", "{", "return", "DEBUG_TYPE", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "X86" ]

X86InstructionSelector

getName

X86

CPU

LLVM

28,746

12

1

[]

[ "<s>", "void", "LM32InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "LM32", "LM32" ]

LM32InstPrinter

printInst

LM32

MPU

LLVM

28,747

33

1

[]

[ "<s>", "void", "M88kInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "cons...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "M88k", "M88k", "M88k::LDriw", "0" ]

M88kInstrInfo

loadRegFromStackSlot

M88k

MPU

LLVM

28,748

91

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "TPC" ]

TPCAsmParser

getStartLoc

TPC

Virtual ISA

LLVM

28,749

11

1

[]

[ "<s>", "static", "rtx", "mips16_stub_call_address", "(", "mips_one_only_stub", "*", "stub", ")", "{", "rtx", "fn", "=", "mips16_stub_function", "(", "stub", "->", "get_name", "(", ")", ")", ";", "SYMBOL_REF_FLAGS", "(", "fn", ")", "|=", "SYMBOL_FLAG_LOCAL", ";...

[ "Return", "a", "legitimate", "call", "address", "for", "STUB", ",", "given", "that", "STUB", "is", "a", "MIPS16", "support", "function", "." ]

[ "mips" ]

mips

mips16_stub_call_address

mips

CPU

GCC

28,750

51

1

[]

[ "<s>", "MachineBasicBlock", "*", "LinearizedRegion", "::", "getExit", "(", ")", "{", "return", "Exit", ";", "}", "</s>" ]

[ "Get", "the", "exit", "BasicBlock", "of", "the", "Region", "." ]

[ "AMDGPU" ]

AMDGPUMachineCFGStructurizer

getExit

AMDGPU

GPU

LLVM

28,751

12

1

[]

[ "<s>", "bool", "LinearizedRegion", "::", "contains", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "return", "MBBs", ".", "count", "(", "MBB", ")", "==", "1", ";", "}", "</s>" ]

[ "contains", "-", "Returns", "true", "if", "this", "trace", "contains", "the", "given", "basic", "block", "." ]

[ "AMDGPU", "1" ]

AMDGPUMachineCFGStructurizer

contains

AMDGPU

GPU

LLVM

28,752

21

1

[]

[ "<s>", "int", "const_uint32_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "op", ")", ">=", "0", "&&", "INTVAL", "(", ...

[ "Accept", "integer", "operands", "in", "the", "range", "0", "..", "0xffffffff", ".", "We", "have", "to", "check", "the", "range", "carefully", "since", "this", "predicate", "is", "used", "in", "DImode", "contexts", ".", "Also", ",", "we", "need", "some", ...

[ "arc", "0", "0xffffffffL", "0", "0" ]

arc3

const_uint32_operand

arc

MPU

GCC

28,753

74

1

[]

[ "<s>", "static", "bool", "aarch64_expand_sve_ld1rq", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "src", "=", "force_const_mem", "(", "GET_MODE", "(", "src", ")", ",", "src", ")", ";", "if", "(", "!", "src", ")", "return", "false", ";", "if", "("...

[ "Try", "to", "force", "128-bit", "vector", "value", "SRC", "into", "memory", "and", "use", "LD1RQ", "to", "fetch", "the", "memory", "image", "into", "DEST", ".", "Return", "true", "on", "success", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_expand_sve_ld1rq

aarch64

CPU

GCC

28,754

107

1

[]

[ "<s>", "unsigned", "SystemZInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(",...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "SystemZ", "SystemZ", "0", "SystemZ::PATCHPOINT", "SystemZ::STACKMAP", "1", "SystemZ::FENTRY_CALL", "6" ]

SystemZInstrInfo16

getInstSizeInBytes

SystemZ

CPU

LLVM

28,755

147

1

[]

[ "<s>", "static", "reg_class_t", "cris_preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "!=", "ACR_REGS", "&&", "rclass", "!=", "MOF_REGS", "&&", "rclass", "!=", "MOF_SRP_REGS", "&&", "rcla...

[ "Worker", "function", "for", "TARGET_PREFERRED_RELOAD_CLASS", ".", "It", "seems", "like", "gcc", "(", "2.7.2", "and", "2.9x", "of", "2000-03-22", ")", "may", "send", "``", "NO_REGS", "''", "as", "the", "class", "for", "a", "constant", "(", "testcase", ":", ...

[ "cris" ]

cris4

cris_preferred_reload_class

cris

MPU

GCC

28,756

45

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumTCycles", ",", "unsigned", "ExtraTCycles", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumFCycles", ",", "unsigned", "ExtraFCycles", ...

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "R600" ]

R600InstrInfo

isProfitableToIfCvt

R600

GPU

LLVM

28,757

36

1

[]

[ "<s>", "static", "rtx", "aarch64_gen_store_pair", "(", "machine_mode", "mode", ",", "rtx", "mem1", ",", "rtx", "reg1", ",", "rtx", "mem2", ",", "rtx", "reg2", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "gen_store_pair_dw_...

[ "Generate", "and", "return", "a", "store", "pair", "instruction", "of", "mode", "MODE", "to", "store", "register", "REG1", "to", "MEM1", "and", "register", "REG2", "to", "MEM2", "." ]

[ "aarch64" ]

aarch64

aarch64_gen_store_pair

aarch64

CPU

GCC

28,758

78

1

[]

[ "<s>", "static", "void", "arm_block_arith_comp_libfuncs_for_mode", "(", "machine_mode", "mode", ")", "{", "set_optab_libfunc", "(", "add_optab", ",", "mode", ",", "NULL", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "mode", ",", "NULL", ")", ";", "set_...

[ "Record", "that", "we", "have", "no", "arithmetic", "or", "comparison", "libfuncs", "for", "machine", "mode", "MODE", "." ]

[ "arm" ]

arm

arm_block_arith_comp_libfuncs_for_mode

arm

CPU

GCC

28,759

117

1

[]

[ "<s>", "void", "NVPTXTargetStreamer", "::", "changeSection", "(", "const", "MCSection", "*", "CurSection", ",", "MCSection", "*", "Section", ",", "const", "MCExpr", "*", "SubSection", ",", "raw_ostream", "&", "OS", ")", "{", "assert", "(", "!", "SubSection", ...

[ "Update", "streamer", "for", "a", "new", "active", "section", "." ]

[ "NVPTX", "NVPTX", "\"SubSection is not null!\"", "\"\\t}\\n\"", "\"\\t.section\"", "\"\\t{\\n\"" ]

NVPTXTargetStreamer2

changeSection

NVPTX

GPU

LLVM

28,760

124

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "R600", "SI", "1", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "8", "32", "SI", "64", "SI", "96", "SI", "128", "SI", "256", "SI", "512", "SI", "1", "4", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore regis...

SIInstrInfo61

loadRegFromStackSlot

R600

GPU

LLVM

28,761

346

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")...

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARM::LDRi12", "ARM::LDRH", "ARM::LDRBi12", "ARM::STRi12", "ARM::STRH", "ARM::STRBi12", "ARM::t2LDRi12", "ARM::t2LDRi8", "ARM::t2STRi12", "ARM::t2STRi8", "ARM::VLDRS", "ARM::VLDRD", "ARM::VSTRS", "ARM::VSTRD", "ARM:...

ARMBaseRegisterInfo10

needsFrameBaseReg

ARM

CPU

LLVM

28,762

322

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rr", "MSP430::GR8RegClass", "MSP430::MOV8rr", "\"Impossible reg-to-reg copy\"" ]

MSP430InstrInfo

copyPhysReg

MSP430

MPU

LLVM

28,763

103

1

[]

[ "<s>", "static", "unsigned", "long", "arm_compute_save_reg0_reg12_mask", "(", "void", ")", "{", "unsigned", "long", "func_type", "=", "arm_current_func_type", "(", ")", ";", "unsigned", "long", "save_reg_mask", "=", "0", ";", "unsigned", "int", "reg", ";", "if",...

[ "Compute", "the", "register", "save", "mask", "for", "registers", "0", "through", "12", "inclusive", ".", "This", "code", "is", "used", "by", "arm_compute_save_reg_mask", "." ]

[ "arm", "0", "7", "12", "0", "1", "1", "1", "1", "1", "0", "11", "1", "1", "1", "1", "0", "1" ]

arm4

arm_compute_save_reg0_reg12_mask

arm

CPU

GCC

28,764

298

1

[]

[ "<s>", "virtual", "const", "TGSIRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "TGSI", "TGSI" ]

TGSIInstrInfo

getRegisterInfo

TGSI

Virtual ISA

LLVM

28,765

13

1

[]

[ "<s>", "int", "mems_ok_for_quad_peep", "(", "rtx", "mem1", ",", "rtx", "mem2", ")", "{", "rtx", "addr1", ",", "addr2", ";", "unsigned", "int", "reg1", ",", "reg2", ";", "int", "offset1", ",", "offset2", ";", "if", "(", "MEM_VOLATILE_P", "(", "mem1", ")...

[ "Return", "1", "if", "addr1", "and", "addr2", "are", "suitable", "for", "lfq", "or", "stfq", "insn", ".", "addr1", "and", "addr2", "must", "be", "in", "consecutive", "memory", "locations", "(", "addr2", "==", "addr1", "+", "8", ")", "." ]

[ "rs6000", "0", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "8", "0", "1" ]

rs60003

mems_ok_for_quad_peep

rs6000

CPU

GCC

28,766

281

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "size", ",", "const", "MemoryObject", "&", "region", ",", "uint64_t", "address", ",", "raw_ostream", "&", "vStream",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "X86", "X86", "0" ]

X86Disassembler18

getInstruction

X86

CPU

LLVM

28,767

141

1

[]

[ "<s>", "unsigned", "R600RegisterInfo", "::", "getHWRegChan", "(", "unsigned", "reg", ")", "const", "{", "return", "this", "->", "getEncodingValue", "(", "reg", ")", ">>", "HW_CHAN_SHIFT", ";", "}", "</s>" ]

[ "get", "the", "HW", "encoding", "for", "a", "register", "'s", "channel", "." ]

[ "AMDGPU", "R600" ]

R600RegisterInfo (2)

getHWRegChan

AMDGPU

GPU

LLVM

28,768

21

1

[]

[ "<s>", "void", "PPCDispatchGroupSBHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "const", "MCInstrDesc", "*", "MCID", "=", "DAG", "->", "getInstrDesc", "(", "SU", ")", ";", "if", "(", "MCID", ")", "{", "if", "(", "CurSlots",...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "PowerPC", "PPC", "5", "1", "0", "\"**** Adding to dispatch group: \"", "0" ]

PPCHazardRecognizers20

EmitInstruction

PowerPC

CPU

LLVM

28,769

147

1

[]

[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "Lanai" ]

LanaiSubtarget

enableMachineScheduler

Lanai

CPU

LLVM

28,770

11

1

[]

[ "<s>", "static", "bool", "spu_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", ")", "{", "return", "(", "GET_MODE_SIZE", "(", "from", ")", "==", "GET_MODE_SIZE", "(", "to", ")", "||", "(", "GET_MODE_SIZE", "("...

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", ".", "GCC", "assumes", "that", "modes", "are", "in", "the", "lowpart", "of", "a", "register", ",", "which", "is", "only", "true", "for", "SPU", "." ]

[ "spu", "4", "4", "16", "16" ]

spu3

spu_can_change_mode_class

spu

MPU

GCC

28,771

59

1

[]

[ "<s>", "void", "rs6000_expand_extract_even", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "vmode", ")", ...

[ "Expand", "an", "extract", "even", "operation", "." ]

[ "powerpcspe", "1", "0", "2" ]

powerpcspe

rs6000_expand_extract_even

powerpcspe

CPU

GCC

28,772

77

1

[]

[ "<s>", "void", "WebAssemblyMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "WebAssembly", "WebAssembly", "support::endian", "support::little", "support::endian", "support::little", "0", "support::endian", "support::little", "support::endian", "support::little", "support::endian", "support::little", "support::endian", "support::little", "0", "1", "\"unexpe...

WebAssemblyMCCodeEmitter10

encodeInstruction

WebAssembly

Virtual ISA

LLVM

28,773

364

1

[]

[ "<s>", "const", "char", "*", "msp430_select_hwmult_lib", "(", "int", "argc", "ATTRIBUTE_UNUSED", ",", "const", "char", "*", "*", "argv", "ATTRIBUTE_UNUSED", ")", "{", "int", "i", ";", "switch", "(", "argc", ")", "{", "case", "1", ":", "if", "(", "strcase...

[ "Implement", "spec", "function", "`", "msp430_hwmult_lib麓", "." ]

[ "msp430", "1", "0", "\"default\"", "\"unexpected argument to msp430_select_hwmult_lib: %s\"", "0", "0", "\"hwmult\"", "0", "\"none\"", "\"-lmul_none\"", "\"auto\"", "\"-lmul_AUTO\"", "\"16bit\"", "\"-lmul_16\"", "\"32bit\"", "\"-lmul_32\"", "\"f5series\"", "\"-lmul_f5\"", "1", ...

driver-msp4302

msp430_select_hwmult_lib

msp430

MPU

GCC

28,774

300

1

[]

[ "<s>", "unsigned", "XtensaRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Xtensa", "Xtensa", "0" ]

XtensaRegisterInfo1

getFrameRegister

Xtensa

MPU

LLVM

28,775

16

1

[]

[ "<s>", "static", "bool", "rs6000_emit_move_si_sf_subreg", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_DIRECT_MOVE_64BIT", "&&", "!", "reload_in_progress", "&&", "!", "reload_completed", "&&", "!", "lra_in_pro...

[ "Helper", "function", "to", "change", "moves", "with", ":", "(", "SUBREG", ":", "SF", "(", "REG", ":", "SI", ")", ")", "and", "(", "SUBREG", ":", "SI", "(", "REG", ":", "SF", ")", ")", "into", "separate", "UNSPEC", "insns", ".", "In", "the", "Pow...

[ "powerpcspe" ]

powerpcspe

rs6000_emit_move_si_sf_subreg

powerpcspe

CPU

GCC

28,776

127

1

[]

[ "<s>", "bool", "hasBranchDivergence", "(", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "branch", "divergence", "exists", "." ]

[ "NVPTX" ]

NVPTXTargetTransformInfo (2)

hasBranchDivergence

NVPTX

GPU

LLVM

28,777

9

1

[]

[ "<s>", "void", "bfin_expand_epilogue", "(", "int", "need_return", ",", "int", "eh_return", ")", "{", "rtx", "spreg", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_SP", ")", ";", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl"...

[ "Generate", "RTL", "for", "the", "epilogue", "of", "the", "current", "function", ".", "NEED_RETURN", "is", "zero", "if", "this", "is", "for", "a", "sibcall", ".", "EH_RETURN", "is", "nonzero", "if", "we", "'re", "expanding", "an", "eh_return", "pattern", "...

[ "bfin" ]

bfin2

bfin_expand_epilogue

bfin

DSP

GCC

28,778

108

1

[]

[ "<s>", "bool", "isTarget64BitILP32", "(", ")", "const", "{", "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUX32", "||", "TargetTriple", ".", "isOSNaCl", "(", ")", ")", ";", "}", "</s>" ]

[ "Is", "this", "x86_64", "with", "the", "ILP32", "programming", "model", "(", "x32", "ABI", ")", "?" ]

[ "X86" ]

X86Subtarget (2)

isTarget64BitILP32

X86

CPU

LLVM

28,779

28

1

[]

[ "<s>", "enum", "reg_class", "preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "enum", "reg_class", "class", ")", "{", "return", "class", ";", "}", "</s>" ]

[ "Given", "an", "rtx", "X", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", ".", "In", "general", "this", "is", "just", "CLASS", ";", "but", ...

[ "avr" ]

avr3

preferred_reload_class

avr

MPU

GCC

28,780

17

1

[]

[ "<s>", "unsigned", "int", "execute_omp_gcn", "(", "void", ")", "{", "tree", "thr_num_tree", "=", "builtin_decl_explicit", "(", "BUILT_IN_OMP_GET_THREAD_NUM", ")", ";", "tree", "thr_num_id", "=", "DECL_NAME", "(", "thr_num_tree", ")", ";", "tree", "team_num_tree", ...

[ "{", "{", "{", "OMP", "GCN", "pass", ".", "This", "pass", "is", "intended", "to", "make", "any", "GCN-specfic", "transformations", "to", "OpenMP", "target", "regions", ".", "At", "present", ",", "its", "only", "purpose", "is", "to", "convert", "some", "`...

[ "gcn", "0", "\"Replace '%s' with __builtin_gcn_dim_pos.\\n\"", "0", "1", "1", "\"Replace '%s' with __builtin_gcn_dim_pos.\\n\"", "0", "1" ]

gcn-tree

execute_omp_gcn

gcn

GPU

GCC

28,781

301

1

[]

[ "<s>", "static", "int", "branch_dest", "(", "rtx", "branch", ")", "{", "rtx", "dest", ";", "int", "dest_uid", ";", "rtx", "pat", "=", "PATTERN", "(", "branch", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XV...

[ "Return", "the", "destination", "address", "of", "BRANCH", ".", "We", "need", "to", "use", "this", "instead", "of", "get_attr_length", ",", "because", "the", "cbranch_with_nops", "pattern", "conservatively", "sets", "its", "length", "to", "6", ",", "and", "we"...

[ "bfin", "0", "0", "1", "0" ]

bfin2

branch_dest

bfin

DSP

GCC

28,782

90

1

[]

[ "<s>", "int", "h8300_current_function_interrupt_function_p", "(", "void", ")", "{", "return", "(", "h8300_interrupt_function_p", "(", "current_function_decl", ")", "||", "h8300_monitor_function_p", "(", "current_function_decl", ")", ")", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "the", "current", "function", "is", "an", "interrupt", "function", "." ]

[ "h8300" ]

h83003

h8300_current_function_interrupt_function_p

h8300

MPU

GCC

28,783

20

1

[]

[ "<s>", "DiagnosticInfoUnsupported", "::", "DiagnosticInfoUnsupported", "(", "const", "Function", "&", "Fn", ",", "const", "Twine", "&", "Desc", ",", "DiagnosticSeverity", "Severity", ")", ":", "DiagnosticInfo", "(", "getKindID", "(", ")", ",", "Severity", ")", "...

[ "Fn", "is", "the", "function", "where", "the", "diagnostic", "is", "being", "emitted", "." ]

[ "AMDGPU" ]

AMDGPUDiagnosticInfoUnsupported

DiagnosticInfoUnsupported

AMDGPU

GPU

LLVM

28,784

38

1

[]

[ "<s>", "bool", "CJGAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "Count", "==", "0", ")", "{", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "CJG", "CJG", "0" ]

CJGAsmBackend

writeNopData

CJG

CPU

LLVM

28,785

29

1

[]

[ "<s>", "static", "rtx", "alpha_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TR...

[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", ...

[ "alpha", "0", "\"bad builtin fcode\"", "0", "\"bad builtin fcode\"", "0", "0", "0", "0", "1", "0", "0", "2", "0", "1" ]

alpha4

alpha_expand_builtin

alpha

MPU

GCC

28,786

397

1

[]

[ "<s>", "static", "tree", "ix86_build_builtin_va_list_64", "(", "void", ")", "{", "tree", "f_gpr", ",", "f_fpr", ",", "f_ovf", ",", "f_sav", ",", "record", ",", "type_decl", ";", "record", "=", "lang_hooks", ".", "types", ".", "make_type", "(", "RECORD_TYPE",...

[ "Create", "the", "va_list", "data", "type", "." ]

[ "i386", "\"__va_list_tag\"", "\"gp_offset\"", "\"fp_offset\"", "\"overflow_arg_area\"", "\"reg_save_area\"", "\"sysv_abi va_list\"" ]

i386

ix86_build_builtin_va_list_64

i386

CPU

GCC

28,787

226

1

[]

[ "<s>", "static", "int", "s390_sched_variable_issue", "(", "FILE", "*", "file", ",", "int", "verbose", ",", "rtx_insn", "*", "insn", ",", "int", "more", ")", "{", "last_scheduled_insn", "=", "insn", ";", "if", "(", "s390_tune", ">=", "PROCESSOR_2827_ZEC12", "...

[ "This", "function", "is", "called", "via", "hook", "TARGET_SCHED_VARIABLE_ISSUE", "after", "the", "scheduler", "has", "issued", "INSN", ".", "It", "stores", "the", "last", "issued", "insn", "into", "last_scheduled_insn", "in", "order", "to", "make", "it", "avail...

[ "s390", "0", "0", "0", "0", "0", "0", "1", "2", "1", "1", "0", "1", "0", "5", "\";;\\t\\tBACKEND: insn %d: \"", "1", "\"(units:\"", "0", "1", "\" %d\"", "\")\"", "\" sched state: %d\\n\"", "\";;\\t\\tBACKEND: units unused for: \"", "0", "\"%d:%d \"", "\"\\n\"", ...

s3905

s390_sched_variable_issue

s390

MPU

GCC

28,788

462

1

[]

[ "<s>", "TargetPassConfig", "*", "XNCMTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "XNCMPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "XNCM", "XNCM", "XNCM" ]

XNCMTargetMachine

createPassConfig

XNCM

CPU

LLVM

28,789

21

1

[]

[ "<s>", "bool", "WaitInsert", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "StrictFP", ")", ")", "return", "false", ";", "const"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86::WAIT", "\"\\nInsert wait after:\\t\"" ]

X86InsertWait2

runOnMachineFunction

X86

CPU

LLVM

28,790

210

1

[]

[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "Register", "GlobalBaseReg", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "Glo...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Sparc", "Sparc" ]

SparcISelDAGToDAG32

getGlobalBaseReg

Sparc

CPU

LLVM

28,791

46

1

[]

[ "<s>", "static", "void", "iq2000_annotate_frame_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "dwarf_pattern", ")", "{", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_EXPR_LIST", "(", "REG_FRAME_RELATED_EXP...

[ "Make", "INSN", "frame", "related", "and", "note", "that", "it", "performs", "the", "frame-related", "operation", "DWARF_PATTERN", "." ]

[ "iq2000", "1" ]

iq2000

iq2000_annotate_frame_insn

iq2000

CPU

GCC

28,792

37

1

[]

[ "<s>", "bool", "ix86_valid_target_attribute_p", "(", "tree", "fndecl", ",", "tree", "ARG_UNUSED", "(", "name", ")", ",", "tree", "args", ",", "int", "flags", ")", "{", "struct", "gcc_options", "func_options", ",", "func_options_set", ";", "tree", "new_target", ...

[ "Hook", "to", "validate", "attribute", "(", "(", "target", "(", "``", "string", "''", ")", ")", ")", "." ]

[ "i386", "\"default\"", "0", "1", "2", "0", "1", "2", "0", "0", "1", "0", "1", "2" ]

i386-options

ix86_valid_target_attribute_p

i386

CPU

GCC

28,793

388

1

[]

[ "<s>", "int", "R600InstrInfo", "::", "getOperandIdx", "(", "unsigned", "Opcode", ",", "R600Operands", "::", "Ops", "Op", ")", "const", "{", "unsigned", "TargetFlags", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";", "unsigned", "OpTableIdx", ";", "if", ...

[ "Get", "the", "index", "of", "Op", "for", "the", "given", "Opcode", "." ]

[ "R600", "R600Operands::Ops", "R600Operands::DST", "0", "R600Operands::SRC0", "1", "R600Operands::SRC1", "2", "R600Operands::SRC2", "3", "\"Unknown operand type for instruction\"", "1", "R600_InstFlag::OP1", "0", "R600_InstFlag::OP2", "1", "R600_InstFlag::OP3", "\"OP1, OP2, or OP3 n...

R600InstrInfo

getOperandIdx

R600

GPU

LLVM

28,794

150

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "SIFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "int64_t", "Amount", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "AMDGPU", "SI", "0", "0", "SI", "1", "0", "32", "\"exceeded stack address space size\"", "SI", "SI", "AMDGPU::S_SUB_U32", "AMDGPU::S_ADD_U32", "0", "\"is this used?\"" ]

SIFrameLowering1

eliminateCallFramePseudoInstr

AMDGPU

GPU

LLVM

28,795

251

1

[]

[ "<s>", "unsigned", "AlphaCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "{", "unsigned", "rv", "=", "0", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "rv", "=...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Alpha", "Alpha", "0", "Alpha", "\" is a relocated op for \"", "\"\\n\"", "0", "0", "Alpha::BSR", "Alpha::reloc_bsr", "Alpha::LDLr", "Alpha::LDQr", "Alpha::LDBUr", "Alpha::LDWUr", "Alpha::LDSr", "Alpha::LDTr", "Alpha::LDAr", "Alpha::STQr", "Alpha::STLr", "Alpha::STWr", "Alpha...

AlphaCodeEmitter6

getMachineOpValue

Alpha

MPU

LLVM

28,796

448

1

[]

[ "<s>", "const", "char", "*", "getSymbol", "(", ")", "const", "{", "return", "S", ".", "c_str", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "target", "address", "and", "flags", "for", "the", "named", "symbol", "." ]

[ "ARM" ]

ARMConstantPoolValue

getSymbol

ARM

CPU

LLVM

28,797

16

1

[]

[ "<s>", "unsigned", "getScratchRSrcReg", "(", ")", "const", "{", "return", "ScratchRSrcReg", ";", "}", "</s>" ]

[ "Returns", "the", "physical", "register", "reserved", "for", "use", "as", "the", "resource", "descriptor", "for", "scratch", "accesses", "." ]

[ "AMDGPU" ]

SIMachineFunctionInfo (2)

getScratchRSrcReg

AMDGPU

GPU

LLVM

28,798

10

1

[]

[ "<s>", "const", "RISCVInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "RI5CY", "RISCV" ]

RISCVSubtarget

getInstrInfo

RI5CY

CPU

LLVM

28,799

14

1

[]