docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "TPCFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "TPC", "TPC" ]	TPCFrameLowering	emitPrologue	TPC	Virtual ISA	LLVM	28,800	16	1	[]
[ "<s>", "void", "NyuziDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", ";", "SelectCode", "(", "N", ")", ";", "}", "</s>" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Nyuzi", "Nyuzi" ]	NyuziISelDAGToDAG	Select	Nyuzi	GPU	LLVM	28,801	26	1	[]
[ "<s>", "NVPTXSubtarget", "::", "NVPTXSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "is...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "module", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "0", "20", "NVPTX", "NVPTX::NVCL", "NVPTX::CUDA" ]	NVPTXSubtarget23	NVPTXSubtarget	NVPTX	GPU	LLVM	28,802	130	1	[]
[ "<s>", "int", "attr_length_indirect_call", "(", "rtx", "insn", ")", "{", "unsigned", "long", "distance", "=", "-", "1", ";", "unsigned", "long", "total", "=", "IN_NAMED_SECTION_P", "(", "cfun", "->", "decl", ")", "?", "0", ":", "total_code_bytes", ";", "if...	[ "Return", "the", "attribute", "length", "of", "the", "indirect", "call", "instruction", "INSN", ".", "The", "length", "must", "match", "the", "code", "generated", "by", "output_indirect", "call", ".", "The", "returned", "length", "includes", "the", "delay", "s...	[ "pa", "1", "0", "1", "12", "7600000", "240000", "8", "24", "20", "12" ]	pa3	attr_length_indirect_call	pa	CPU	GCC	28,803	113	1	[]
[ "<s>", "const", "uint32_t", "*", "VERegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "return", "CSR_RegMask", ";",...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "VE", "VE" ]	VERegisterInfo	getCallPreservedMask	VE	CPU	LLVM	28,804	39	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_VECTOR_REMOVE_REDUNDANCY_VSETVL", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV", "RISCV" ]	RISCVRemoveRedundancyVSETVL	getPassName	RISCV	CPU	LLVM	28,805	11	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetMachine", "", "TM", "=", "0", ")", "const", "{", "const", "TargetRegisterInfo", "", "TRI", "=", "TM", "?", "TM", "->", "getRegisterInfo", "(", ")", ":", "0", ";", "if", "("...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Hexagon", "0", "0" ]	HexagonHardwareLoops11	print	Hexagon	DSP	LLVM	28,806	73	1	[]
[ "<s>", "int", "pic_address_needs_scratch", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "PLUS", ")", "{", "rtx", "p0", ",", "p1", ";", "p0", "...	[ "Return", "true", "if", "X", "is", "an", "address", "which", "needs", "a", "temporary", "register", "when", "reloaded", "while", "generating", "PIC", "code", "." ]	[ "microblaze", "0", "0", "0", "0", "1", "2", "1", "0" ]	microblaze	pic_address_needs_scratch	microblaze	MPU	GCC	28,807	114	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Discriminate Memory Operands\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Discriminate Memory Operands\"" ]	X86DiscriminateMemOps (2)	getPassName	X86	CPU	LLVM	28,808	11	1	[]
[ "<s>", "bool", "X86FixupSetCCPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "X86...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "4", "0", "X86::MOVZX32rr8", "X86", "X86::GR32RegClass", "X86::GR32_ABCDRegClass", "X86::MOV32r0", "X86::INSERT_SUBREG", "0", "X86::sub_8bit", "0" ]	X86FixupSetCC	runOnMachineFunction	X86	CPU	LLVM	28,809	348	1	[]
[ "<s>", "bool", "JVMInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "All...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "JVM", "JVM", "\"Multiple-unconditional branches\"", "\"Multiple-conditional branches\"", "0", "1", "0", "2", "0", "\"Unhandled banching\"" ]	JVMInstrInfo	analyzeBranch	JVM	Virtual ISA	LLVM	28,810	247	1	[]
[ "<s>", "void", "umips_output_load_store_pair", "(", "bool", "load_p", ",", "rtx", "*", "operands", ")", "{", "rtx", "reg1", ",", "reg2", ",", "mem1", ",", "mem2", ";", "if", "(", "load_p", ")", "{", "reg1", "=", "operands", "[", "0", "]", ";", "reg2"...	[ "Output", "the", "assembly", "instruction", "for", "a", "microMIPS", "LWP", "or", "SWP", "instruction", ".", "LOAD_P", "and", "OPERANDS", "are", "as", "for", "umips_load_store_pair_p", "." ]	[ "mips", "0", "2", "1", "3", "1", "3", "0", "2", "1", "1" ]	mips	umips_output_load_store_pair	mips	CPU	GCC	28,811	137	1	[]
[ "<s>", "DecodeStatus", "LanaiDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Lanai", "Lanai", "Lanai", "4" ]	LanaiDisassembler4	getInstruction	Lanai	CPU	LLVM	28,812	109	1	[]
[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "DataTy", ",", "const", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "Cos...	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "AArch64", "AArch64", "1", "0" ]	AArch64TargetTransformInfo24	getGatherScatterOpCost	AArch64	CPU	LLVM	28,813	184	1	[]
[ "<s>", "const", "char", "", "output_plussi", "(", "rtx", "", "operands", ",", "bool", "need_flags", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "gcc_assert", "(", "mode", "==", "SImode", ")", ";", "if"...	[ "Output", "an", "addition", "insn", "." ]	[ "h8300", "0", "2", "1", "2", "1", "7", "\"add.l\\t%S2,%S0\"", "7", "1", "\"sub.l\\t%G2,%S0\"", "0xffffffff", "0x00000001", "\"inc.l\\t#1,%S0\"", "\"adds\\t%2,%S0\"", "0x00000002", "\"inc.l\\t#2,%S0\"", "\"adds\\t%2,%S0\"", "0xffffffff", "\"dec.l\\t#1,%S0\"", "\"subs\\t%G2,%S0...	h8300	output_plussi	h8300	MPU	GCC	28,814	323	1	[]
[ "<s>", "int", "mmix_legitimate_address", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ",", "int", "strict_checking", ")", "{", "(", "(", "strict_checking", "\\", "&&", "(", "REGNO", "(", "X", ")", "<=", "MMIX_LAST_GENERAL_REGISTER", ...	[ "Return", "1", "if", "the", "address", "is", "OK", ",", "otherwise", "0", ".", "Used", "by", "GO_IF_LEGITIMATE_ADDRESS", "." ]	[ "mmix", "0", "1", "0", "1", "1", "1", "0" ]	mmix3	mmix_legitimate_address	mmix	CPU	GCC	28,815	226	1	[]
[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "SPIRV" ]	SPIRVAsmBackend1	writeNopData	SPIRV	Virtual ISA	LLVM	28,816	17	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_estimated_sve_vq", "(", ")", "{", "return", "estimated_poly_value", "(", "BITS_PER_SVE_VECTOR", ")", "/", "128", ";", "}", "</s>" ]	[ "Return", "an", "estimate", "for", "the", "number", "of", "quadwords", "in", "an", "SVE", "vector", ".", "This", "is", "equivalent", "to", "the", "number", "of", "Advanced", "SIMD", "vectors", "in", "an", "SVE", "vector", "." ]	[ "aarch64", "128" ]	aarch641	aarch64_estimated_sve_vq	aarch64	CPU	GCC	28,817	16	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ")", "const", "{", "if", "(", "!", "MIa", ".", "hasOneMemOperand", "(", ")", "\|\|", "!", "MIb", "."...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "SystemZ", "SystemZ" ]	SystemZInstrInfo16	areMemAccessesTriviallyDisjoint	SystemZ	CPU	LLVM	28,818	230	1	[]
[ "<s>", "static", "const", "MachineOperand", "&", "getLdStBaseOp", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "\|\|", "AArch64InstrInfo", "::", "isPreLdSt", "(", "MI", ")", "?", "2", ":", "1", ...	[ "Returns", "the", "base", "register", "operator", "of", "a", "load/store", "." ]	[ "AArch64", "AArch64", "2", "1" ]	AArch64LoadStoreOptimizer (2)1	getLdStBaseOp	AArch64	CPU	LLVM	28,819	40	1	[]
[ "<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "sub", "(", "Px", "a", ",", "Bx", "b", ")", "{", "return", "D", "(", "\"sub\"", ",", "R", "(", "a", ")", ",", "R", "(", "b", ")", ")", ";", "}", "</s>" ]	[ "sub", "-", "Return", "the", "result", "of", "replacing", "the", "first", "match", "of", "the", "regex", "in", "String", "with", "the", "Repl", "string", "." ]	[ "Teak", "\"sub\"" ]	disassembler	sub	Teak	DSP	LLVM	28,820	34	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">", "AMDGPUSubt...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "R600", "SI", "SI" ]	AMDGPUTargetMachine35	addPostRegAlloc	R600	GPU	LLVM	28,821	54	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLo...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "WebAssembly" ]	WebAssemblyCFGStackify28	getAnalysisUsage	WebAssembly	Virtual ISA	LLVM	28,822	42	1	[]
[ "<s>", "bool", "tls_symbolic_reference_mentioned_p", "(", "rtx", "op", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", "tls_symbolic_operand", "(", "op", ")", ";", "fm...	[ "Return", "true", "if", "OP", "contains", "a", "reference", "to", "a", "thread-local", "symbol", "." ]	[ "s390", "1", "0", "1", "0" ]	s390	tls_symbolic_reference_mentioned_p	s390	MPU	GCC	28,823	141	1	[]
[ "<s>", "bool", "M68kFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "M68k", "M68k", "M68k", "0", "0", "1", "M68k::addFrameReference", "M68k::MOVM32pm", "M68k::addMemOperand", "0" ]	M68kFrameLowering4	spillCalleeSavedRegisters	M68k	MPU	LLVM	28,824	254	1	[]
[ "<s>", "void", "Remove", "(", "T", "&", "Instrs", ",", "MachineRegisterInfo", "&", "RI", ")", "{", "for", "(", "MachineInstr", "*", "I", ":", "Instrs", ")", "{", "if", "(", "RI", ".", "use_nodbg_empty", "(", "I", "->", "getOperand", "(", "0", ")", ...	[ "Remove", "-", "Removes", "a", "function", "pass", "from", "the", "registration", "list", "." ]	[ "Mips", "0" ]	CheriAddressingModeFolder	Remove	Mips	CPU	LLVM	28,825	49	1	[]
[ "<s>", "static", "void", "conditionalize_after_sched", "(", "void", ")", "{", "basic_block", "bb", ";", "rtx_insn", "*", "insn", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "unsigned", "uid", "=", ...	[ "For", "every", "insn", "that", "has", "an", "entry", "in", "the", "new_conditions", "vector", ",", "give", "it", "the", "appropriate", "predicate", "." ]	[ "c6x", "\"Conditionalizing insn %d\\n\"" ]	c6x	conditionalize_after_sched	c6x	VLIW	GCC	28,826	93	1	[]
[ "<s>", "void", "ARM64AsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKin...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "ARM64", "ARM64", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	ARM64AsmBackend	applyFixup	ARM64	CPU	LLVM	28,827	132	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TID", ".", "isPredicable", "(", ")", ")", "r...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON", "ARM", "ARM" ]	ARMBaseInstrInfo11	isPredicable	ARM	CPU	LLVM	28,828	84	1	[]
[ "<s>", "static", "rtx", "mips_expand_builtin_direct", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ",", "tree", "arglist", ",", "bool", "has_target", ")", "{", "rtx", "ops", "[", "MAX_RECOG_OPERANDS", "]", ";", "int", "i", "=", "0", ";", "if", ...	[ "Expand", "a", "MIPS_BUILTIN_DIRECT", "function", ".", "ICODE", "is", "the", "code", "of", "the", ".md", "pattern", "and", "ARGLIST", "is", "the", "list", "of", "function", "arguments", ".", "TARGET", ",", "if", "nonnull", ",", "suggests", "a", "good", "pl...	[ "mips", "0", "0", "0", "1", "0", "2", "0", "1", "3", "0", "1", "2", "4", "0", "1", "2", "3" ]	mips3	mips_expand_builtin_direct	mips	CPU	GCC	28,829	190	1	[]
[ "<s>", "virtual", "const", "Dcpu16RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Dcpu16" ]	Dcpu16TargetMachine (2)	getRegisterInfo	Dcpu16	CPU	LLVM	28,830	18	1	[]
[ "<s>", "static", "inline", "HOST_WIDE_INT", "htm_spr_num", "(", "enum", "rs6000_builtins", "code", ")", "{", "if", "(", "code", "==", "HTM_BUILTIN_GET_TFHAR", "\|\|", "code", "==", "HTM_BUILTIN_SET_TFHAR", ")", "return", "TFHAR_SPR", ";", "else", "if", "(", "code"...	[ "Return", "the", "appropriate", "SPR", "number", "associated", "with", "the", "given", "builtin", "." ]	[ "powerpcspe" ]	powerpcspe	htm_spr_num	powerpcspe	CPU	GCC	28,831	66	1	[]
[ "<s>", "static", "void", "build_vs_offset", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ",", "bool", "force_direct_overloads", "=", "false", ")", "{", "build_32_64", "(", "b", ",...	[ "Like", "build_v_base", ",", "but", "for", "functions", "that", "also", "take", "a", "scalar", "byte", "offset", "." ]	[ "aarch64" ]	aarch64-sve-builtins-shapes	build_vs_offset	aarch64	CPU	GCC	28,832	40	1	[]
[ "<s>", "bool", "isValid", "(", ")", "{", "return", "isValidModel", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]	[ "TPC" ]	TPCCostModelEmitter	isValid	TPC	Virtual ISA	LLVM	28,833	9	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "MSP430", "MSP430", "ISD::SHL", "ISD::SRL", "ISD::SRA", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ExternalSymbol", "ISD::SETCC", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "ISD::RETURNADDR", "ISD::FRAMEADDR", "\"unimplemented operand\"" ]	MSP430ISelLowering1	LowerOperation	MSP430	MPU	LLVM	28,834	177	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ")", ")", ";", "return"...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "ARM", "ARM" ]	ARMTargetMachine5	addPreISel	ARM	CPU	LLVM	28,835	33	1	[]
[ "<s>", "int", "msp430_hard_regno_nregs_with_padding", "(", "int", "regno", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "PSImode", ")", "return", "2", ";", "return", "msp430_hard_regno_nregs", "(", "regno", ",", "mode", ")"...	[ "Implements", "HARD_REGNO_NREGS_WITH_PADDING", "." ]	[ "msp430", "2" ]	msp4302	msp430_hard_regno_nregs_with_padding	msp430	MPU	GCC	28,836	29	1	[]
[ "<s>", "outliner", "::", "OutlinedFunction", "ARMBaseInstrInfo", "::", "getOutliningCandidateInfo", "(", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "&", "RepeatedSequenceLocs", ")", "const", "{", "outliner", "::", "Candidate", "&", "FirstCand", ...	[ "Returns", "a", "outliner", ":", ":OutlinedFunction", "struct", "containing", "target-specific", "information", "for", "a", "set", "of", "outlining", "candidates", "." ]	[ "ARM", "ARM", "0", "0", "0xF", "ARM::R12", "ARM::CPSR", "2", "0", "0", "0", "0", "ARM::BL", "ARM::BLX", "ARM::tBL", "ARM::tBLXr", "ARM::tBLXi" ]	ARMBaseInstrInfo50	getOutliningCandidateInfo	ARM	CPU	LLVM	28,837	443	1	[]
[ "<s>", "bool", "addPreISel", "(", ")", "override", "{", "if", "(", "PatmosSinglePathInfo", "::", "isEnabled", "(", ")", ")", "{", "addPass", "(", "createUnifyFunctionExitNodesPass", "(", ")", ")", ";", "addPass", "(", "createLowerSwitchPass", "(", ")", ")", ...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "Patmos", "Patmos", "Patmos", "Patmos", "Patmos" ]	PatmosTargetMachine1	addPreISel	Patmos	VLIW	LLVM	28,838	52	1	[]
[ "<s>", "void", "MipsTargetStreamer", "::", "emitStoreWithImmOffset", "(", "unsigned", "Opcode", ",", "unsigned", "SrcReg", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ",", "function_ref", "<", "unsigned", "(", ")", ">", "GetATReg", ",", "SMLoc", "IDLoc...	[ "Emit", "a", "store", "instruction", "with", "an", "offset", "." ]	[ "Mips", "Mips", "16", "0x0000ffff", "0xffff0000", "16", "0x8000", "Mips::LUi", "Mips::ZERO", "Mips::ADDu" ]	MipsTargetStreamer (2)1	emitStoreWithImmOffset	Mips	CPU	LLVM	28,839	160	1	[]
[ "<s>", "void", "function_arg_advance", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "count", ",", "bytes", ",", "words", ";", "bytes", "=", "(", "mod...	[ "Handle", "the", "FUNCTION_ARG_ADVANCE", "macro", ".", "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "TYPE", "is", "null", "for", "libcalls", "where", "that", "inf...	[ "bfin", "1", "0", "0", "1" ]	bfin2	function_arg_advance	bfin	DSP	GCC	28,840	114	1	[]
[ "<s>", "FastISel", "", "MipsTargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "", "libInfo", ")", "const", "{", "const", "MipsTargetMachine", "&", "TM", "=", "static_cast", "<", "const", "Mi...	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::createFastISel" ]	MipsISelLowering103	createFastISel	Mips	CPU	LLVM	28,841	113	1	[]
[ "<s>", "void", "MBlazeFrameInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")",...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "0", "MBlaze", "MBlaze", "MBlaze::ADDI", "MBlaze::R1", "MBlaze::R1", "MBlaze::SWI", "MBlaze::R15", "MBlaze::R1", "MBlaze::SWI", "MBlaze::R19", "MBlaze::R1", "MBlaze::ADD", "MBlaze::R...	MBlazeFrameInfo	emitPrologue	MBlaze	MPU	LLVM	28,842	321	1	[]
[ "<s>", "static", "void", "arc_dwarf_emit_irq_save_regs", "(", "void", ")", "{", "rtx", "tmp", ",", "par", ",", "insn", ",", "reg", ";", "int", "i", ",", "offset", ",", "j", ";", "par", "=", "gen_rtx_SEQUENCE", "(", "VOIDmode", ",", "rtvec_alloc", "(", ...	[ "Build", "dwarf", "information", "when", "the", "context", "is", "saved", "via", "AUX_IRQ_CTRL", "mechanism", "." ]	[ "arc", "1", "1", "0", "1", "1", "1", "0", "60", "1", "0", "31", "1", "0", "0", "1", "0", "1" ]	arc	arc_dwarf_emit_irq_save_regs	arc	MPU	GCC	28,843	361	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegisterClass", "0U", "ARM::GPRRegisterClass", "0U", "ARM::GPRRegisterClass", "MVT::f32", "0U", "ARM::SPRRegisterClass", "MVT::f64", "0U", "ARM::DPRRegisterClass" ]	ARMISelLowering57	getRegForInlineAsmConstraint	ARM	CPU	LLVM	28,844	154	1	[]
[ "<s>", "unsigned", "char", "AArch64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Lar...	[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]	[ "AArch64", "AArch64", "AArch64II::MO_GOT", "AArch64II::MO_GOT", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG" ]	AArch64Subtarget16	ClassifyGlobalReference	AArch64	CPU	LLVM	28,845	84	1	[]
[ "<s>", "static", "void", "riscv_emit_int_order_test", "(", "enum", "rtx_code", "code", ",", "bool", "*", "invert_ptr", ",", "rtx", "target", ",", "rtx", "cmp0", ",", "rtx", "cmp1", ")", "{", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "(", "cmp0"...	[ "Compare", "CMP0", "and", "CMP1", "using", "ordering", "test", "CODE", "and", "store", "the", "result", "in", "TARGET", ".", "CMP0", "and", "TARGET", "are", "register_operands", ".", "If", "INVERT_PTR", "is", "nonnull", ",", "it", "'s", "OK", "to", "set", ...	[ "riscv", "0" ]	riscv	riscv_emit_int_order_test	riscv	CPU	GCC	28,846	165	1	[]
[ "<s>", "bool", "BPFAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", "&&", "!", "empty", "(", "M", ".", "...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "BPF", "BPF", "\"emit\"", "\"Debug Info Emission\"", "\"BTF\"", "\"BTF Emission\"" ]	BPFAsmPrinter2	doInitialization	BPF	Virtual ISA	LLVM	28,847	75	1	[]
[ "<s>", "bool", "A15SDOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "ARMSubtarget", "&", "STI", "=", "Fn"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "\"Running on function \"", "\"\\n\"" ]	A15SDOptimizer21	runOnMachineFunction	ARM	CPU	LLVM	28,848	165	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoW...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM" ]	MVEGatherScatterLowering (2)	getAnalysisUsage	ARM	CPU	LLVM	28,849	42	1	[]
[ "<s>", "void", "gomp_print_output", "(", "struct", "kernargs", "*", "kernargs", ",", "bool", "final", ")", "{", "unsigned", "int", "limit", "=", "(", "sizeof", "(", "kernargs", "->", "output_data", ".", "queue", ")", "/", "sizeof", "(", "kernargs", "->", ...	[ "Print", "any", "console", "output", "from", "the", "kernel", ".", "We", "print", "all", "entries", "from", "``", "consumed", "''", "to", "the", "next", "entry", "without", "a", "``", "written", "''", "flag", ",", "or", "``", "next_output", "''", "is", ...	[ "gcn", "0", "\"GCN print buffer overflowed.\\n\"", "0", "\"%.128s%ld\\n\"", "1", "\"%.128s%f\\n\"", "2", "\"%.128s%.128s\\n\"", "3", "\"%.128s%.128s\"", "\"GCN print buffer error!\\n\"", "0", "1" ]	gcn-run	gomp_print_output	gcn	GPU	GCC	28,850	249	1	[]
[ "<s>", "unsigned", "SISubtarget", "::", "getOccupancyWithNumVGPRs", "(", "unsigned", "VGPRs", ")", "const", "{", "if", "(", "VGPRs", "<=", "24", ")", "return", "10", ";", "if", "(", "VGPRs", "<=", "28", ")", "return", "9", ";", "if", "(", "VGPRs", "<="...	[ "Return", "the", "maximum", "number", "of", "waves", "per", "SIMD", "for", "kernels", "using", "VGPRs", "VGPRs", "." ]	[ "AMDGPU", "SI", "24", "10", "28", "9", "32", "8", "36", "7", "40", "6", "48", "5", "64", "4", "84", "3", "128", "2", "1" ]	AMDGPUSubtarget10	getOccupancyWithNumVGPRs	AMDGPU	GPU	LLVM	28,851	95	1	[]
[ "<s>", "virtual", "bool", "runOnFunction", "(", "Function", "&", "Fn", ")", "{", "GlobalBaseReg", "=", "0", ";", "SelectionDAGISel", "::", "runOnFunction", "(", "Fn", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "CellSPU", "0" ]	SPUISelDAGToDAG3	runOnFunction	CellSPU	MPU	LLVM	28,852	24	1	[]
[ "<s>", "bool", "LanaiTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCo...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "Lanai", "Lanai", "ISD::OutputArg", "16", "Lanai" ]	LanaiISelLowering	CanLowerReturn	Lanai	CPU	LLVM	28,853	66	1	[]
[ "<s>", "bool", "arc_ccfsm_branch_deleted_p", "(", "void", ")", "{", "return", "ARC_CCFSM_BRANCH_DELETED_P", "(", "&", "arc_ccfsm_current", ")", ";", "}", "</s>" ]	[ "See", "if", "the", "current", "insn", ",", "which", "is", "a", "conditional", "branch", ",", "is", "to", "be", "deleted", "." ]	[ "arc" ]	arc	arc_ccfsm_branch_deleted_p	arc	MPU	GCC	28,854	14	1	[]
[ "<s>", "static", "bool", "arm_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "if", "(", "mode", "==", "HFmode", ")", "return", "(", "arm_fp16_format", "!=", "ARM_FP16_FORMAT_NONE", ")", ";", "else", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mod...	[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", ".", "This", "simply", "adds", "HFmode", "as", "a", "supported", "mode", ";", "even", "though", "we", "do", "n't", "implement", "arithmetic", "on", "this", "type", "directly", ",", "it", "'s", "supported", "by", "...	[ "arm" ]	arm	arm_scalar_mode_supported_p	arm	CPU	GCC	28,855	40	1	[]
[ "<s>", "static", "bool", "mips_cfun_might_clobber_call_saved_reg_p", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "crtl", "->", "saves_all_registers", ")", "return", "true", ";", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "true"...	[ "Return", "true", "if", "the", "function", "body", "might", "clobber", "register", "REGNO", ".", "We", "know", "that", "REGNO", "is", "call-saved", "." ]	[ "mips" ]	mips	mips_cfun_might_clobber_call_saved_reg_p	mips	CPU	GCC	28,856	104	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCBoolRetToInt	getAnalysisUsage	PowerPC	CPU	LLVM	28,857	27	1	[]
[ "<s>", "bool", "LC2200InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ...	[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]	[ "LC2200", "LC2200", "LC2200::ADDI", "1", "1", "LC2200::zero" ]	LC2200InstrInfo	isAsCheapAsAMove	LC2200	CPU	LLVM	28,858	74	1	[]
[ "<s>", "bool", "PTXTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "formatted_raw_ostream", "&", "Out", ",", "CodeGenFileType", "FileType", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "DisableVerify", ")", "{", "...	[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]	[ "PTX", "PTX", "0", "0", "\"Failed to get MCContext\"", "0", "0", "\"Object file emission is not supported with PTX\"", "0" ]	PTXTargetMachine6	addPassesToEmitFile	PTX	GPU	LLVM	28,859	267	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "mprocRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "mproc", "::", "GR8RegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "mproc", "mproc", "mproc::GR8RegClass" ]	mprocRegisterInfo	getPointerRegClass	mproc	Virtual ISA	LLVM	28,860	24	1	[]
[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillS...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_F64", "WebAssembly::V128RegClass", "WebAssembly::COPY_V128...	WebAssemblyInstrInfo11	copyPhysReg	WebAssembly	Virtual ISA	LLVM	28,861	224	1	[]
[ "<s>", "int", "main", "(", "void", ")", "{", "enum", "avr_arch_id", "arch_id", "=", "ARCH_UNKNOWN", ";", "size_t", "i", ",", "n_mcus", "=", "0", ";", "const", "avr_mcu_t", "*", "mcu", ";", "printf", "(", "\"@c Copyright (C) 2012-2017 Free Software Foundation, In...	[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]	[ "avr", "0", "\"@c Copyright (C) 2012-2017 Free Software Foundation, Inc.\\n\"", "\"@c This is part of the GCC manual.\\n\"", "\"@c For copying conditions, see the file \"", "\"gcc/doc/include/fdl.texi.\\n\\n\"", "\"@c This file is generated automatically using\\n\"", "\"@c gcc/config/avr/gen-avr-mmcu-...	gen-avr-mmcu-texi4	main	avr	MPU	GCC	28,862	203	1	[]
[ "<s>", "static", "rtx", "rs6000_expand_zeroop_builtin", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "0", "]", ".", "mode", ";", "...	[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "builtin", "without", "arguments", "." ]	[ "powerpcspe", "0", "0", "0", "0", "0" ]	powerpcspe	rs6000_expand_zeroop_builtin	powerpcspe	CPU	GCC	28,863	107	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getARMSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "createARMLoadStoreOptimi...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine28	addPreRegAlloc	ARM	CPU	LLVM	28,864	63	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Mips PseudoInstrs Expansion\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"Mips PseudoInstrs Expansion\"" ]	MipsExpandPseudo	getPassName	Mips	CPU	LLVM	28,865	13	1	[]
[ "<s>", "MCS51TargetLowering", "::", "ConstraintType", "MCS51TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "MCS51", "MCS51", "MCS51", "1", "0" ]	MCS51ISelLowering	getConstraintType	MCS51	MPU	LLVM	28,866	136	1	[]
[ "<s>", "void", "SystemZFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Sav...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::NumArgGPRs", "SystemZ::ArgGPRs", "SystemZ::R6D", "SystemZ::R7D", "SystemZ::R11D", "SystemZ::R14D", "0", "SystemZ::GR64BitRegClass", "SystemZ::R15D" ]	SystemZFrameLowering37	determineCalleeSaves	SystemZ	CPU	LLVM	28,867	262	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnablePromoteConstant", ")", "addPass", "(", "createAArch64PromoteConstantPass", "(", ")", ")", ";",...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "AArch64", "AArch64", "AArch64", "4095" ]	AArch64TargetMachine1	addPreISel	AArch64	CPU	LLVM	28,868	120	1	[]
[ "<s>", "unsigned", "OpenRISCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retu...	[ "Debug", "information", "queries", "." ]	[ "OpenRISC", "OpenRISC", "OpenRISC::FP", "OpenRISC::SP" ]	OpenRISCRegisterInfo	getFrameRegister	OpenRISC	CPU	LLVM	28,869	44	1	[]
[ "<s>", "TargetPassConfig", "*", "MSP430TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "MSP430PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "MSP430", "MSP430", "MSP430" ]	MSP430TargetMachine11	createPassConfig	MSP430	MPU	LLVM	28,870	21	1	[]
[ "<s>", "static", "rtx", "m68hc11_expand_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "ret", "=", "0", ";", "gcc_assert", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "!=", "MODE_FLOAT"...	[ "Splitting", "of", "some", "instructions", "." ]	[ "m68hc11", "0" ]	m68hc111	m68hc11_expand_compare	m68hc11	MPU	GCC	28,871	69	1	[]
[ "<s>", "static", "void", "rs6000_eliminate_indexed_memrefs", "(", "rtx", "operands", "[", "2", "]", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "operands", "[", "0", "]", ",", ...	[ "Helper", "for", "the", "following", ".", "Get", "rid", "of", "[", "r+r", "]", "memory", "refs", "in", "cases", "where", "it", "wo", "n't", "work", "(", "TImode", ",", "TFmode", ")", "." ]	[ "rs6000", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "1", "0", "1", "1", "1", "0" ]	rs60003	rs6000_eliminate_indexed_memrefs	rs6000	CPU	GCC	28,872	152	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "i...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "ARM", "ARM", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16" ]	ARMISelLowering109	isShuffleMaskLegal	ARM	CPU	LLVM	28,873	271	1	[]
[ "<s>", "static", "bool", "xtensa_lra_p", "(", "void", ")", "{", "return", "TARGET_LRA", ";", "}", "</s>" ]	[ "Implement", "TARGET_LRA_P", "." ]	[ "xtensa" ]	xtensa1	xtensa_lra_p	xtensa	MPU	GCC	28,874	11	1	[]
[ "<s>", "bool", "fp_zero_operand", "(", "rtx", "op", ")", "{", "if", "(", "GET_MODE", "(", "op", ")", "!=", "SFmode", ")", "return", "false", ";", "const", "REAL_VALUE_TYPE", "*", "r", "=", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ";", "return", "real_e...	[ "Returns", "true", "if", "OP", "is", "a", "floating", "point", "value", "with", "value", "0.0", "." ]	[ "sh" ]	sh	fp_zero_operand	sh	CPU	GCC	28,875	46	1	[]
[ "<s>", "void", "SNESRegisterInfo", "::", "splitReg", "(", "unsigned", "Reg", ",", "unsigned", "&", "LoReg", ",", "unsigned", "&", "HiReg", ")", "const", "{", "assert", "(", "SNES", "::", "MainRegsRegClass", ".", "contains", "(", "Reg", ")", "&&", "\"can on...	[ "Splits", "a", "16-bit", "DREGS", "register", "into", "the", "lo/hi", "register", "pair", "." ]	[ "SNES", "SNES", "SNES::MainRegsRegClass", "\"can only split 16-bit registers\"", "SNES::sub_lo", "SNES::sub_hi" ]	SNESRegisterInfo	splitReg	SNES	DSP	LLVM	28,876	55	1	[]
[ "<s>", "static", "rtx", "function_value_32", "(", "machine_mode", "orig_mode", ",", "machine_mode", "mode", ",", "const_tree", "fntype", ",", "const_tree", "fn", ")", "{", "unsigned", "int", "regno", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", "&&", "...	[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", ".", "VALTYPE", "is", "the", "data", "type", "of", "the", "value", "(", "as", "a", "tree", ")", ".", "If", "the", "precise", "function", "being", "called", "is", "known",...	[ "i386", "8", "16", "32", "64", "1", "0", "0", "0", "1", "\"calling %qD with SSE calling convention without \"", "\"SSE/SSE2 enabled\"", "\"this is a GCC bug that can be worked around by adding \"", "\"attribute used to function called\"", "1", "2" ]	i386	function_value_32	i386	CPU	GCC	28,877	279	1	[]
[ "<s>", "static", "void", "store_reg_modify", "(", "int", "base", ",", "int", "reg", ",", "HOST_WIDE_INT", "mod", ")", "{", "rtx", "insn", ",", "basereg", ",", "srcreg", ",", "delta", ";", "gcc_assert", "(", "VAL_14_BITS_P", "(", "mod", ")", ")", ";", "...	[ "Emit", "RTL", "to", "store", "REG", "at", "the", "memory", "location", "specified", "by", "BASE", "and", "then", "add", "MOD", "to", "BASE", ".", "MOD", "must", "be", "<", "=", "8k", "." ]	[ "pa", "1", "0", "0", "1", "0", "1", "1" ]	pa3	store_reg_modify	pa	CPU	GCC	28,878	118	1	[]
[ "<s>", "bool", "nds32_indirect_call_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_ICT", ")", "x", "=", "XVECEXP", "(", "x", ",", "0", ",", "0", ...	[ "Return", "true", "X", "is", "a", "indirect", "call", "symbol", "." ]	[ "nds32", "1", "0", "0", "\"indirect_call\"" ]	nds32-md-auxiliary	nds32_indirect_call_referenced_p	nds32	CPU	GCC	28,879	76	1	[]
[ "<s>", "const", "char", "*", "BPFTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "BPFISD", "::", "ADJDYNALLOC", ":", "return", "\"BPFI...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "BPF", "BPF", "BPFISD::ADJDYNALLOC", "\"BPFISD::ADJDYNALLOC\"", "BPFISD::RET_FLAG", "\"BPFISD::RET_FLAG\"", "BPFISD::CALL", "\"BPFISD::CALL\"", "BPFISD::SELECT_CC", "\"BPFISD::SELECT_CC\"", "BPFISD::BR_CC", "\"BPFISD::BR_CC\"", "BPFISD::Wrapper", "\"BPFISD::Wrapper\"" ]	BPFISelLowering38	getTargetNodeName	BPF	Virtual ISA	LLVM	28,880	72	1	[]
[ "<s>", "void", "MandarinInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Mandarin", "MD::GenericRegsRegClass", "MD::STORErr", "0", "\"Cannot store this register to stack slot!\"" ]	MandarinInstrInfo	storeRegToStackSlot	Mandarin	CPU	LLVM	28,881	173	1	[]
[ "<s>", "unsigned", "PPCTargetLowering", "::", "getPrefLoopAlignment", "(", "MachineLoop", "*", "ML", ")", "const", "{", "switch", "(", "Subtarget", ".", "getDarwinDirective", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "DIR_970", "...	[ "Return", "the", "preferred", "loop", "alignment", "." ]	[ "PowerPC", "PPC", "PPC::DIR_970", "PPC::DIR_PWR4", "PPC::DIR_PWR5", "PPC::DIR_PWR5X", "PPC::DIR_PWR6", "PPC::DIR_PWR6X", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC", "0", "16", "32", "5" ]	PPCISelLowering1	getPrefLoopAlignment	PowerPC	CPU	LLVM	28,882	181	1	[]
[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "DLX" ]	DLXSubtarget	enableMachineScheduler	DLX	CPU	LLVM	28,883	11	1	[]
[ "<s>", "static", "tree", "spu_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "", "pre_p", ",", "gimple_seq", "", "post_p", "ATTRIBUTE_UNUSED", ")", "{", "tree", "f_args", ",", "f_skip", ";", "tree", "args", ",", "skip...	[ "Gimplify", "va_arg", "by", "updating", "the", "va_list", "structure", "VALIST", "as", "required", "to", "retrieve", "an", "argument", "of", "type", "TYPE", ",", "and", "returning", "that", "argument", ".", "ret", "=", "va_arg", "(", "VALIST", ",", "TYPE", ...	[ "spu", "\"va_arg\"", "1", "32" ]	spu	spu_gimplify_va_arg_expr	spu	MPU	GCC	28,884	304	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Dummy", ";", "if", "(", "isFrameLoadOpcode", "(", "MI", ".", "getOpcode", "(", ")", ...	[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]	[ "X86", "X86", "1", "0", "0" ]	X86InstrInfo (2)3	isLoadFromStackSlotPostFE	X86	CPU	LLVM	28,885	112	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "4", "1", "0", "1", "0", "HexagonISD::RET_FLAG", "MVT::Other" ]	HexagonISelLowering54	LowerReturn	Hexagon	DSP	LLVM	28,886	228	1	[]
[ "<s>", "SDValue", "MMIXTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MMIX", "MMIX", "ISD::OutputArg", "\"VarArg not supported\"", "16", "MMIX", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "MMIXISD::RET_FLAG", "MVT::Other" ]	MMIXISelLowering	LowerReturn	MMIX	CPU	LLVM	28,887	254	1	[]
[ "<s>", "static", "bool", "aarch64_advsimd_valid_immediate", "(", "unsigned", "HOST_WIDE_INT", "val64", ",", "simd_immediate_info", "*", "info", ",", "enum", "simd_immediate_check", "which", ")", "{", "unsigned", "int", "val32", "=", "val64", "&", "0xffffffff", ";", ...	[ "Return", "true", "if", "replicating", "VAL64", "is", "a", "valid", "immediate", "for", "the", "Advanced", "SIMD", "operation", "described", "by", "WHICH", ".", "If", "INFO", "is", "nonnull", ",", "use", "it", "to", "describe", "valid", "immediates", "." ]	[ "aarch64", "0xffffffff", "0xffff", "0xff", "32", "0", "0", "16", "8", "0", "64", "8", "0xff", "0", "0xff", "64" ]	aarch64	aarch64_advsimd_valid_immediate	aarch64	CPU	GCC	28,888	228	1	[]
[ "<s>", "void", "expand_epilogue", "(", ")", "{", "HOST_WIDE_INT", "size", ";", "size", "=", "get_frame_size", "(", ")", "+", "current_function_outgoing_args_size", ";", "size", "+=", "(", "current_function_outgoing_args_size", "?", "4", ":", "0", ")", ";", "if",...	[ "Expand", "the", "epilogue", "into", "RTL", "." ]	[ "mn10300", "4", "0", "0", "255", "0", "2", "3", "6", "7", "14", "15", "16", "17" ]	mn103002	expand_epilogue	mn10300	MPU	GCC	28,889	141	1	[]
[ "<s>", "DFAPacketizer", "", "HexagonInstrInfo", "::", "CreateTargetScheduleState", "(", "const", "TargetSubtargetInfo", "&", "STI", ")", "const", "{", "const", "InstrItineraryData", "", "II", "=", "STI", ".", "getInstrItineraryData", "(", ")", ";", "return", "st...	[ "Create", "machine", "specific", "model", "for", "scheduling", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonInstrInfo	CreateTargetScheduleState	Hexagon	DSP	LLVM	28,890	41	1	[]
[ "<s>", "const", "TeakInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Teak", "Teak" ]	TeakSubtarget	getInstrInfo	Teak	DSP	LLVM	28,891	14	1	[]
[ "<s>", "static", "const", "predefined_function_abi", "&", "aarch64_simd_abi", "(", "void", ")", "{", "predefined_function_abi", "&", "simd_abi", "=", "function_abis", "[", "ARM_PCS_SIMD", "]", ";", "if", "(", "!", "simd_abi", ".", "initialized_p", "(", ")", ")",...	[ "Return", "the", "descriptor", "of", "the", "SIMD", "ABI", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_simd_abi	aarch64	CPU	GCC	28,892	79	1	[]
[ "<s>", "void", "AMDGPUTargetLowering", "::", "ExtractVectorElements", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Args", ",", "unsigned", "Start", ",", "unsigned", "Count", ")", "const", "{", "EVT",...	[ "Append", "the", "extracted", "elements", "from", "Start", "to", "Count", "out", "of", "the", "vector", "Op", "in", "Args", "." ]	[ "R600", "ISD::EXTRACT_VECTOR_ELT", "MVT::i32" ]	AMDGPUISelLowering108	ExtractVectorElements	R600	GPU	LLVM	28,893	97	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "", "TmpMBB", "=", "const_cast", "<", "MachineBasicBlock", "", ">", "(", "&", "MBB", ")", ";", "const", "aut...	[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV::X5" ]	RISCVFrameLowering19	canUseAsPrologue	RISCV	CPU	LLVM	28,894	79	1	[]
[ "<s>", "void", "MCS51ShiftExpand", "::", "expand", "(", "BinaryOperator", "", "BI", ")", "{", "auto", "&", "Ctx", "=", "BI", "->", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "BI", ")", ";", "Type", "", "Int32Ty", "=", "Type...	[ "expand", "-", "Expand", "a", "record", "into", "a", "set", "of", "elements", "if", "possible", "." ]	[ "MCS51", "MCS51", "0", "\"shift.done\"", "\"shift.loop\"", "1", "2", "2", "0", "1", "1", "1", "1", "\"asked to expand an instruction that is not a shift\"", "2", "0" ]	MCS51ShiftExpand	expand	MCS51	MPU	LLVM	28,895	448	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "AS", "==", "AMDGPUAS", "::", "GLOBAL_ADDRESS", "\|\|", "AS", "==", "AMDGPUAS", "...	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "4", "32", "AMDGPU", "8", "AMDGPU", "AMDGPU", "2", "32" ]	SIISelLowering106	canMergeStoresTo	AMDGPU	GPU	LLVM	28,896	116	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "HexagonOperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "HexagonOperand", "*", "Op", "=", "new", "HexagonOperand", "(", "Register", ")", ";", "Op", "-...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonAsmParser (2)	CreateReg	Hexagon	DSP	LLVM	28,897	61	1	[]
[ "<s>", "static", "bool", "spu_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "case", "HImode", ":", "case", "SImode", ":", "case", "SFmode", ":", "case", "DImode", ":", "case", "TImo...	[ "True", "if", "MODE", "is", "valid", "for", "the", "target", ".", "By", "``", "valid", "''", ",", "we", "mean", "able", "to", "be", "manipulated", "in", "non-trivial", "ways", ".", "In", "particular", ",", "this", "means", "all", "the", "arithmetic", "...	[ "spu" ]	spu	spu_scalar_mode_supported_p	spu	MPU	GCC	28,898	44	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "asse...	[ "Lower", "interleaved", "load", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]	[ "ARM", "ARM", "2", "\"Invalid interleave factor\"", "\"Empty shufflevector input\"", "\"Unmatched number of shufflevectors and indices\"", "0", "64", "64", "128", "Intrinsic::ID", "3", "Intrinsic::arm_neon_vld2", "Intrinsic::arm_neon_vld3", "Intrinsic::arm_neon_vld4", "2", "Intrinsic...	ARMISelLowering	lowerInterleavedLoad	ARM	CPU	LLVM	28,899	408	1	[]

[ "<s>", "void", "TPCFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "TPC", "TPC" ]

TPCFrameLowering

emitPrologue

TPC

Virtual ISA

LLVM

28,800

16

1

[]

[ "<s>", "void", "NyuziDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", ";", "SelectCode", "(", "N", ")", ";", "}", "</s>" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Nyuzi", "Nyuzi" ]

NyuziISelDAGToDAG

Select

Nyuzi

GPU

LLVM

28,801

26

1

[]

[ "<s>", "NVPTXSubtarget", "::", "NVPTXSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "is...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "module", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "0", "20", "NVPTX", "NVPTX::NVCL", "NVPTX::CUDA" ]

NVPTXSubtarget23

NVPTXSubtarget

NVPTX

GPU

LLVM

28,802

130

1

[]

[ "<s>", "int", "attr_length_indirect_call", "(", "rtx", "insn", ")", "{", "unsigned", "long", "distance", "=", "-", "1", ";", "unsigned", "long", "total", "=", "IN_NAMED_SECTION_P", "(", "cfun", "->", "decl", ")", "?", "0", ":", "total_code_bytes", ";", "if...

[ "Return", "the", "attribute", "length", "of", "the", "indirect", "call", "instruction", "INSN", ".", "The", "length", "must", "match", "the", "code", "generated", "by", "output_indirect", "call", ".", "The", "returned", "length", "includes", "the", "delay", "s...

[ "pa", "1", "0", "1", "12", "7600000", "240000", "8", "24", "20", "12" ]

pa3

attr_length_indirect_call

pa

CPU

GCC

28,803

113

1

[]

[ "<s>", "const", "uint32_t", "*", "VERegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "return", "CSR_RegMask", ";",...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "VE", "VE" ]

VERegisterInfo

getCallPreservedMask

VE

CPU

LLVM

28,804

39

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_VECTOR_REMOVE_REDUNDANCY_VSETVL", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV", "RISCV" ]

RISCVRemoveRedundancyVSETVL

getPassName

RISCV

CPU

LLVM

28,805

11

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetMachine", "*", "TM", "=", "0", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", "?", "TM", "->", "getRegisterInfo", "(", ")", ":", "0", ";", "if", "("...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Hexagon", "0", "0" ]

HexagonHardwareLoops11

print

Hexagon

DSP

LLVM

28,806

73

1

[]

[ "<s>", "int", "pic_address_needs_scratch", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "PLUS", ")", "{", "rtx", "p0", ",", "p1", ";", "p0", "...

[ "Return", "true", "if", "X", "is", "an", "address", "which", "needs", "a", "temporary", "register", "when", "reloaded", "while", "generating", "PIC", "code", "." ]

[ "microblaze", "0", "0", "0", "0", "1", "2", "1", "0" ]

microblaze

pic_address_needs_scratch

microblaze

MPU

GCC

28,807

114

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Discriminate Memory Operands\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Discriminate Memory Operands\"" ]

X86DiscriminateMemOps (2)

getPassName

X86

CPU

LLVM

28,808

11

1

[]

[ "<s>", "bool", "X86FixupSetCCPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "X86...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "4", "0", "X86::MOVZX32rr8", "X86", "X86::GR32RegClass", "X86::GR32_ABCDRegClass", "X86::MOV32r0", "X86::INSERT_SUBREG", "0", "X86::sub_8bit", "0" ]

X86FixupSetCC

runOnMachineFunction

X86

CPU

LLVM

28,809

348

1

[]

[ "<s>", "bool", "JVMInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "All...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "JVM", "JVM", "\"Multiple-unconditional branches\"", "\"Multiple-conditional branches\"", "0", "1", "0", "2", "0", "\"Unhandled banching\"" ]

JVMInstrInfo

analyzeBranch

JVM

Virtual ISA

LLVM

28,810

247

1

[]

[ "<s>", "void", "umips_output_load_store_pair", "(", "bool", "load_p", ",", "rtx", "*", "operands", ")", "{", "rtx", "reg1", ",", "reg2", ",", "mem1", ",", "mem2", ";", "if", "(", "load_p", ")", "{", "reg1", "=", "operands", "[", "0", "]", ";", "reg2"...

[ "Output", "the", "assembly", "instruction", "for", "a", "microMIPS", "LWP", "or", "SWP", "instruction", ".", "LOAD_P", "and", "OPERANDS", "are", "as", "for", "umips_load_store_pair_p", "." ]

[ "mips", "0", "2", "1", "3", "1", "3", "0", "2", "1", "1" ]

mips

umips_output_load_store_pair

mips

CPU

GCC

28,811

137

1

[]

[ "<s>", "DecodeStatus", "LanaiDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Lanai", "Lanai", "Lanai", "4" ]

LanaiDisassembler4

getInstruction

Lanai

CPU

LLVM

28,812

109

1

[]

[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "const", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "Cos...

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "AArch64", "AArch64", "1", "0" ]

AArch64TargetTransformInfo24

getGatherScatterOpCost

AArch64

CPU

LLVM

28,813

184

1

[]

[ "<s>", "const", "char", "*", "output_plussi", "(", "rtx", "*", "operands", ",", "bool", "need_flags", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "gcc_assert", "(", "mode", "==", "SImode", ")", ";", "if"...

[ "Output", "an", "addition", "insn", "." ]

[ "h8300", "0", "2", "1", "2", "1", "7", "\"add.l\\t%S2,%S0\"", "7", "1", "\"sub.l\\t%G2,%S0\"", "0xffffffff", "0x00000001", "\"inc.l\\t#1,%S0\"", "\"adds\\t%2,%S0\"", "0x00000002", "\"inc.l\\t#2,%S0\"", "\"adds\\t%2,%S0\"", "0xffffffff", "\"dec.l\\t#1,%S0\"", "\"subs\\t%G2,%S0...

h8300

output_plussi

h8300

MPU

GCC

28,814

323

1

[]

[ "<s>", "int", "mmix_legitimate_address", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ",", "int", "strict_checking", ")", "{", "(", "(", "strict_checking", "\\", "&&", "(", "REGNO", "(", "X", ")", "<=", "MMIX_LAST_GENERAL_REGISTER", ...

[ "Return", "1", "if", "the", "address", "is", "OK", ",", "otherwise", "0", ".", "Used", "by", "GO_IF_LEGITIMATE_ADDRESS", "." ]

[ "mmix", "0", "1", "0", "1", "1", "1", "0" ]

mmix3

mmix_legitimate_address

mmix

CPU

GCC

28,815

226

1

[]

[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "SPIRV" ]

SPIRVAsmBackend1

writeNopData

SPIRV

Virtual ISA

LLVM

28,816

17

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_estimated_sve_vq", "(", ")", "{", "return", "estimated_poly_value", "(", "BITS_PER_SVE_VECTOR", ")", "/", "128", ";", "}", "</s>" ]

[ "Return", "an", "estimate", "for", "the", "number", "of", "quadwords", "in", "an", "SVE", "vector", ".", "This", "is", "equivalent", "to", "the", "number", "of", "Advanced", "SIMD", "vectors", "in", "an", "SVE", "vector", "." ]

[ "aarch64", "128" ]

aarch641

aarch64_estimated_sve_vq

aarch64

CPU

GCC

28,817

16

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ")", "const", "{", "if", "(", "!", "MIa", ".", "hasOneMemOperand", "(", ")", "||", "!", "MIb", "."...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "SystemZ", "SystemZ" ]

SystemZInstrInfo16

areMemAccessesTriviallyDisjoint

SystemZ

CPU

LLVM

28,818

230

1

[]

[ "<s>", "static", "const", "MachineOperand", "&", "getLdStBaseOp", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "||", "AArch64InstrInfo", "::", "isPreLdSt", "(", "MI", ")", "?", "2", ":", "1", ...

[ "Returns", "the", "base", "register", "operator", "of", "a", "load/store", "." ]

[ "AArch64", "AArch64", "2", "1" ]

AArch64LoadStoreOptimizer (2)1

getLdStBaseOp

AArch64

CPU

LLVM

28,819

40

1

[]

[ "<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "sub", "(", "Px", "a", ",", "Bx", "b", ")", "{", "return", "D", "(", "\"sub\"", ",", "R", "(", "a", ")", ",", "R", "(", "b", ")", ")", ";", "}", "</s>" ]

[ "sub", "-", "Return", "the", "result", "of", "replacing", "the", "first", "match", "of", "the", "regex", "in", "String", "with", "the", "Repl", "string", "." ]

[ "Teak", "\"sub\"" ]

disassembler

sub

Teak

DSP

LLVM

28,820

34

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">", "AMDGPUSubt...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "R600", "SI", "SI" ]

AMDGPUTargetMachine35

addPostRegAlloc

R600

GPU

LLVM

28,821

54

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLo...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "WebAssembly" ]

WebAssemblyCFGStackify28

getAnalysisUsage

WebAssembly

Virtual ISA

LLVM

28,822

42

1

[]

[ "<s>", "bool", "tls_symbolic_reference_mentioned_p", "(", "rtx", "op", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", "tls_symbolic_operand", "(", "op", ")", ";", "fm...

[ "Return", "true", "if", "OP", "contains", "a", "reference", "to", "a", "thread-local", "symbol", "." ]

[ "s390", "1", "0", "1", "0" ]

s390

tls_symbolic_reference_mentioned_p

s390

MPU

GCC

28,823

141

1

[]

[ "<s>", "bool", "M68kFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "M68k", "M68k", "M68k", "0", "0", "1", "M68k::addFrameReference", "M68k::MOVM32pm", "M68k::addMemOperand", "0" ]

M68kFrameLowering4

spillCalleeSavedRegisters

M68k

MPU

LLVM

28,824

254

1

[]

[ "<s>", "void", "Remove", "(", "T", "&", "Instrs", ",", "MachineRegisterInfo", "&", "RI", ")", "{", "for", "(", "MachineInstr", "*", "I", ":", "Instrs", ")", "{", "if", "(", "RI", ".", "use_nodbg_empty", "(", "I", "->", "getOperand", "(", "0", ")", ...

[ "Remove", "-", "Removes", "a", "function", "pass", "from", "the", "registration", "list", "." ]

[ "Mips", "0" ]

CheriAddressingModeFolder

Remove

Mips

CPU

LLVM

28,825

49

1

[]

[ "<s>", "static", "void", "conditionalize_after_sched", "(", "void", ")", "{", "basic_block", "bb", ";", "rtx_insn", "*", "insn", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "unsigned", "uid", "=", ...

[ "For", "every", "insn", "that", "has", "an", "entry", "in", "the", "new_conditions", "vector", ",", "give", "it", "the", "appropriate", "predicate", "." ]

[ "c6x", "\"Conditionalizing insn %d\\n\"" ]

c6x

conditionalize_after_sched

c6x

VLIW

GCC

28,826

93

1

[]

[ "<s>", "void", "ARM64AsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKin...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "ARM64", "ARM64", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

ARM64AsmBackend

applyFixup

ARM64

CPU

LLVM

28,827

132

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TID", ".", "isPredicable", "(", ")", ")", "r...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON", "ARM", "ARM" ]

ARMBaseInstrInfo11

isPredicable

ARM

CPU

LLVM

28,828

84

1

[]

[ "<s>", "static", "rtx", "mips_expand_builtin_direct", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ",", "tree", "arglist", ",", "bool", "has_target", ")", "{", "rtx", "ops", "[", "MAX_RECOG_OPERANDS", "]", ";", "int", "i", "=", "0", ";", "if", ...

[ "Expand", "a", "MIPS_BUILTIN_DIRECT", "function", ".", "ICODE", "is", "the", "code", "of", "the", ".md", "pattern", "and", "ARGLIST", "is", "the", "list", "of", "function", "arguments", ".", "TARGET", ",", "if", "nonnull", ",", "suggests", "a", "good", "pl...

[ "mips", "0", "0", "0", "1", "0", "2", "0", "1", "3", "0", "1", "2", "4", "0", "1", "2", "3" ]

mips3

mips_expand_builtin_direct

mips

CPU

GCC

28,829

190

1

[]

[ "<s>", "virtual", "const", "Dcpu16RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Dcpu16" ]

Dcpu16TargetMachine (2)

getRegisterInfo

Dcpu16

CPU

LLVM

28,830

18

1

[]

[ "<s>", "static", "inline", "HOST_WIDE_INT", "htm_spr_num", "(", "enum", "rs6000_builtins", "code", ")", "{", "if", "(", "code", "==", "HTM_BUILTIN_GET_TFHAR", "||", "code", "==", "HTM_BUILTIN_SET_TFHAR", ")", "return", "TFHAR_SPR", ";", "else", "if", "(", "code"...

[ "Return", "the", "appropriate", "SPR", "number", "associated", "with", "the", "given", "builtin", "." ]

[ "powerpcspe" ]

powerpcspe

htm_spr_num

powerpcspe

CPU

GCC

28,831

66

1

[]

[ "<s>", "static", "void", "build_vs_offset", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ",", "bool", "force_direct_overloads", "=", "false", ")", "{", "build_32_64", "(", "b", ",...

[ "Like", "build_v_base", ",", "but", "for", "functions", "that", "also", "take", "a", "scalar", "byte", "offset", "." ]

[ "aarch64" ]

aarch64-sve-builtins-shapes

build_vs_offset

aarch64

CPU

GCC

28,832

40

1

[]

[ "<s>", "bool", "isValid", "(", ")", "{", "return", "isValidModel", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]

[ "TPC" ]

TPCCostModelEmitter

isValid

TPC

Virtual ISA

LLVM

28,833

9

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "MSP430", "MSP430", "ISD::SHL", "ISD::SRL", "ISD::SRA", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ExternalSymbol", "ISD::SETCC", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "ISD::RETURNADDR", "ISD::FRAMEADDR", "\"unimplemented operand\"" ]

MSP430ISelLowering1

LowerOperation

MSP430

MPU

LLVM

28,834

177

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ")", ")", ";", "return"...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "ARM", "ARM" ]

ARMTargetMachine5

addPreISel

ARM

CPU

LLVM

28,835

33

1

[]

[ "<s>", "int", "msp430_hard_regno_nregs_with_padding", "(", "int", "regno", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "PSImode", ")", "return", "2", ";", "return", "msp430_hard_regno_nregs", "(", "regno", ",", "mode", ")"...

[ "Implements", "HARD_REGNO_NREGS_WITH_PADDING", "." ]

[ "msp430", "2" ]

msp4302

msp430_hard_regno_nregs_with_padding

msp430

MPU

GCC

28,836

29

1

[]

[ "<s>", "outliner", "::", "OutlinedFunction", "ARMBaseInstrInfo", "::", "getOutliningCandidateInfo", "(", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "&", "RepeatedSequenceLocs", ")", "const", "{", "outliner", "::", "Candidate", "&", "FirstCand", ...

[ "Returns", "a", "outliner", ":", ":OutlinedFunction", "struct", "containing", "target-specific", "information", "for", "a", "set", "of", "outlining", "candidates", "." ]

[ "ARM", "ARM", "0", "0", "0xF", "ARM::R12", "ARM::CPSR", "2", "0", "0", "0", "0", "ARM::BL", "ARM::BLX", "ARM::tBL", "ARM::tBLXr", "ARM::tBLXi" ]

ARMBaseInstrInfo50

getOutliningCandidateInfo

ARM

CPU

LLVM

28,837

443

1

[]

[ "<s>", "bool", "addPreISel", "(", ")", "override", "{", "if", "(", "PatmosSinglePathInfo", "::", "isEnabled", "(", ")", ")", "{", "addPass", "(", "createUnifyFunctionExitNodesPass", "(", ")", ")", ";", "addPass", "(", "createLowerSwitchPass", "(", ")", ")", ...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "Patmos", "Patmos", "Patmos", "Patmos", "Patmos" ]

PatmosTargetMachine1

addPreISel

Patmos

VLIW

LLVM

28,838

52

1

[]

[ "<s>", "void", "MipsTargetStreamer", "::", "emitStoreWithImmOffset", "(", "unsigned", "Opcode", ",", "unsigned", "SrcReg", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ",", "function_ref", "<", "unsigned", "(", ")", ">", "GetATReg", ",", "SMLoc", "IDLoc...

[ "Emit", "a", "store", "instruction", "with", "an", "offset", "." ]

[ "Mips", "Mips", "16", "0x0000ffff", "0xffff0000", "16", "0x8000", "Mips::LUi", "Mips::ZERO", "Mips::ADDu" ]

MipsTargetStreamer (2)1

emitStoreWithImmOffset

Mips

CPU

LLVM

28,839

160

1

[]

[ "<s>", "void", "function_arg_advance", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "count", ",", "bytes", ",", "words", ";", "bytes", "=", "(", "mod...

[ "Handle", "the", "FUNCTION_ARG_ADVANCE", "macro", ".", "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "TYPE", "is", "null", "for", "libcalls", "where", "that", "inf...

[ "bfin", "1", "0", "0", "1" ]

bfin2

function_arg_advance

bfin

DSP

GCC

28,840

114

1

[]

[ "<s>", "FastISel", "*", "MipsTargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "const", "{", "const", "MipsTargetMachine", "&", "TM", "=", "static_cast", "<", "const", "Mi...

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::createFastISel" ]

MipsISelLowering103

createFastISel

Mips

CPU

LLVM

28,841

113

1

[]

[ "<s>", "void", "MBlazeFrameInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")",...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "0", "MBlaze", "MBlaze", "MBlaze::ADDI", "MBlaze::R1", "MBlaze::R1", "MBlaze::SWI", "MBlaze::R15", "MBlaze::R1", "MBlaze::SWI", "MBlaze::R19", "MBlaze::R1", "MBlaze::ADD", "MBlaze::R...

MBlazeFrameInfo

emitPrologue

MBlaze

MPU

LLVM

28,842

321

1

[]

[ "<s>", "static", "void", "arc_dwarf_emit_irq_save_regs", "(", "void", ")", "{", "rtx", "tmp", ",", "par", ",", "insn", ",", "reg", ";", "int", "i", ",", "offset", ",", "j", ";", "par", "=", "gen_rtx_SEQUENCE", "(", "VOIDmode", ",", "rtvec_alloc", "(", ...

[ "Build", "dwarf", "information", "when", "the", "context", "is", "saved", "via", "AUX_IRQ_CTRL", "mechanism", "." ]

[ "arc", "1", "1", "0", "1", "1", "1", "0", "60", "1", "0", "31", "1", "0", "0", "1", "0", "1" ]

arc

arc_dwarf_emit_irq_save_regs

arc

MPU

GCC

28,843

361

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegisterClass", "0U", "ARM::GPRRegisterClass", "0U", "ARM::GPRRegisterClass", "MVT::f32", "0U", "ARM::SPRRegisterClass", "MVT::f64", "0U", "ARM::DPRRegisterClass" ]

ARMISelLowering57

getRegForInlineAsmConstraint

ARM

CPU

LLVM

28,844

154

1

[]

[ "<s>", "unsigned", "char", "AArch64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Lar...

[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]

[ "AArch64", "AArch64", "AArch64II::MO_GOT", "AArch64II::MO_GOT", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG" ]

AArch64Subtarget16

ClassifyGlobalReference

AArch64

CPU

LLVM

28,845

84

1

[]

[ "<s>", "static", "void", "riscv_emit_int_order_test", "(", "enum", "rtx_code", "code", ",", "bool", "*", "invert_ptr", ",", "rtx", "target", ",", "rtx", "cmp0", ",", "rtx", "cmp1", ")", "{", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "(", "cmp0"...

[ "Compare", "CMP0", "and", "CMP1", "using", "ordering", "test", "CODE", "and", "store", "the", "result", "in", "TARGET", ".", "CMP0", "and", "TARGET", "are", "register_operands", ".", "If", "INVERT_PTR", "is", "nonnull", ",", "it", "'s", "OK", "to", "set", ...

[ "riscv", "0" ]

riscv

riscv_emit_int_order_test

riscv

CPU

GCC

28,846

165

1

[]

[ "<s>", "bool", "BPFAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", "&&", "!", "empty", "(", "M", ".", "...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "BPF", "BPF", "\"emit\"", "\"Debug Info Emission\"", "\"BTF\"", "\"BTF Emission\"" ]

BPFAsmPrinter2

doInitialization

BPF

Virtual ISA

LLVM

28,847

75

1

[]

[ "<s>", "bool", "A15SDOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "ARMSubtarget", "&", "STI", "=", "Fn"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "\"Running on function \"", "\"\\n\"" ]

A15SDOptimizer21

runOnMachineFunction

ARM

CPU

LLVM

28,848

165

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoW...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM" ]

MVEGatherScatterLowering (2)

getAnalysisUsage

ARM

CPU

LLVM

28,849

42

1

[]

[ "<s>", "void", "gomp_print_output", "(", "struct", "kernargs", "*", "kernargs", ",", "bool", "final", ")", "{", "unsigned", "int", "limit", "=", "(", "sizeof", "(", "kernargs", "->", "output_data", ".", "queue", ")", "/", "sizeof", "(", "kernargs", "->", ...

[ "Print", "any", "console", "output", "from", "the", "kernel", ".", "We", "print", "all", "entries", "from", "``", "consumed", "''", "to", "the", "next", "entry", "without", "a", "``", "written", "''", "flag", ",", "or", "``", "next_output", "''", "is", ...

[ "gcn", "0", "\"GCN print buffer overflowed.\\n\"", "0", "\"%.128s%ld\\n\"", "1", "\"%.128s%f\\n\"", "2", "\"%.128s%.128s\\n\"", "3", "\"%.128s%.128s\"", "\"GCN print buffer error!\\n\"", "0", "1" ]

gcn-run

gomp_print_output

gcn

GPU

GCC

28,850

249

1

[]

[ "<s>", "unsigned", "SISubtarget", "::", "getOccupancyWithNumVGPRs", "(", "unsigned", "VGPRs", ")", "const", "{", "if", "(", "VGPRs", "<=", "24", ")", "return", "10", ";", "if", "(", "VGPRs", "<=", "28", ")", "return", "9", ";", "if", "(", "VGPRs", "<="...

[ "Return", "the", "maximum", "number", "of", "waves", "per", "SIMD", "for", "kernels", "using", "VGPRs", "VGPRs", "." ]

[ "AMDGPU", "SI", "24", "10", "28", "9", "32", "8", "36", "7", "40", "6", "48", "5", "64", "4", "84", "3", "128", "2", "1" ]

AMDGPUSubtarget10

getOccupancyWithNumVGPRs

AMDGPU

GPU

LLVM

28,851

95

1

[]

[ "<s>", "virtual", "bool", "runOnFunction", "(", "Function", "&", "Fn", ")", "{", "GlobalBaseReg", "=", "0", ";", "SelectionDAGISel", "::", "runOnFunction", "(", "Fn", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "CellSPU", "0" ]

SPUISelDAGToDAG3

runOnFunction

CellSPU

MPU

LLVM

28,852

24

1

[]

[ "<s>", "bool", "LanaiTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCo...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "Lanai", "Lanai", "ISD::OutputArg", "16", "Lanai" ]

LanaiISelLowering

CanLowerReturn

Lanai

CPU

LLVM

28,853

66

1

[]

[ "<s>", "bool", "arc_ccfsm_branch_deleted_p", "(", "void", ")", "{", "return", "ARC_CCFSM_BRANCH_DELETED_P", "(", "&", "arc_ccfsm_current", ")", ";", "}", "</s>" ]

[ "See", "if", "the", "current", "insn", ",", "which", "is", "a", "conditional", "branch", ",", "is", "to", "be", "deleted", "." ]

[ "arc" ]

arc

arc_ccfsm_branch_deleted_p

arc

MPU

GCC

28,854

14

1

[]

[ "<s>", "static", "bool", "arm_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "if", "(", "mode", "==", "HFmode", ")", "return", "(", "arm_fp16_format", "!=", "ARM_FP16_FORMAT_NONE", ")", ";", "else", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mod...

[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", ".", "This", "simply", "adds", "HFmode", "as", "a", "supported", "mode", ";", "even", "though", "we", "do", "n't", "implement", "arithmetic", "on", "this", "type", "directly", ",", "it", "'s", "supported", "by", "...

[ "arm" ]

arm

arm_scalar_mode_supported_p

arm

CPU

GCC

28,855

40

1

[]

[ "<s>", "static", "bool", "mips_cfun_might_clobber_call_saved_reg_p", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "crtl", "->", "saves_all_registers", ")", "return", "true", ";", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "true"...

[ "Return", "true", "if", "the", "function", "body", "might", "clobber", "register", "REGNO", ".", "We", "know", "that", "REGNO", "is", "call-saved", "." ]

[ "mips" ]

mips

mips_cfun_might_clobber_call_saved_reg_p

mips

CPU

GCC

28,856

104

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCBoolRetToInt

getAnalysisUsage

PowerPC

CPU

LLVM

28,857

27

1

[]

[ "<s>", "bool", "LC2200InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ...

[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]

[ "LC2200", "LC2200", "LC2200::ADDI", "1", "1", "LC2200::zero" ]

LC2200InstrInfo

isAsCheapAsAMove

LC2200

CPU

LLVM

28,858

74

1

[]

[ "<s>", "bool", "PTXTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "formatted_raw_ostream", "&", "Out", ",", "CodeGenFileType", "FileType", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "DisableVerify", ")", "{", "...

[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]

[ "PTX", "PTX", "0", "0", "\"Failed to get MCContext\"", "0", "0", "\"Object file emission is not supported with PTX\"", "0" ]

PTXTargetMachine6

addPassesToEmitFile

PTX

GPU

LLVM

28,859

267

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "mprocRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "mproc", "::", "GR8RegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "mproc", "mproc", "mproc::GR8RegClass" ]

mprocRegisterInfo

getPointerRegClass

mproc

Virtual ISA

LLVM

28,860

24

1

[]

[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillS...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_F64", "WebAssembly::V128RegClass", "WebAssembly::COPY_V128...

WebAssemblyInstrInfo11

copyPhysReg

WebAssembly

Virtual ISA

LLVM

28,861

224

1

[]

[ "<s>", "int", "main", "(", "void", ")", "{", "enum", "avr_arch_id", "arch_id", "=", "ARCH_UNKNOWN", ";", "size_t", "i", ",", "n_mcus", "=", "0", ";", "const", "avr_mcu_t", "*", "mcu", ";", "printf", "(", "\"@c Copyright (C) 2012-2017 Free Software Foundation, In...

[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]

[ "avr", "0", "\"@c Copyright (C) 2012-2017 Free Software Foundation, Inc.\\n\"", "\"@c This is part of the GCC manual.\\n\"", "\"@c For copying conditions, see the file \"", "\"gcc/doc/include/fdl.texi.\\n\\n\"", "\"@c This file is generated automatically using\\n\"", "\"@c gcc/config/avr/gen-avr-mmcu-...

gen-avr-mmcu-texi4

main

avr

MPU

GCC

28,862

203

1

[]

[ "<s>", "static", "rtx", "rs6000_expand_zeroop_builtin", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "0", "]", ".", "mode", ";", "...

[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "builtin", "without", "arguments", "." ]

[ "powerpcspe", "0", "0", "0", "0", "0" ]

powerpcspe

rs6000_expand_zeroop_builtin

powerpcspe

CPU

GCC

28,863

107

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getARMSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "createARMLoadStoreOptimi...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine28

addPreRegAlloc

ARM

CPU

LLVM

28,864

63

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Mips PseudoInstrs Expansion\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"Mips PseudoInstrs Expansion\"" ]

MipsExpandPseudo

getPassName

Mips

CPU

LLVM

28,865

13

1

[]

[ "<s>", "MCS51TargetLowering", "::", "ConstraintType", "MCS51TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "MCS51", "MCS51", "MCS51", "1", "0" ]

MCS51ISelLowering

getConstraintType

MCS51

MPU

LLVM

28,866

136

1

[]

[ "<s>", "void", "SystemZFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Sav...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::NumArgGPRs", "SystemZ::ArgGPRs", "SystemZ::R6D", "SystemZ::R7D", "SystemZ::R11D", "SystemZ::R14D", "0", "SystemZ::GR64BitRegClass", "SystemZ::R15D" ]

SystemZFrameLowering37

determineCalleeSaves

SystemZ

CPU

LLVM

28,867

262

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnablePromoteConstant", ")", "addPass", "(", "createAArch64PromoteConstantPass", "(", ")", ")", ";",...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "AArch64", "AArch64", "AArch64", "4095" ]

AArch64TargetMachine1

addPreISel

AArch64

CPU

LLVM

28,868

120

1

[]

[ "<s>", "unsigned", "OpenRISCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retu...

[ "Debug", "information", "queries", "." ]

[ "OpenRISC", "OpenRISC", "OpenRISC::FP", "OpenRISC::SP" ]

OpenRISCRegisterInfo

getFrameRegister

OpenRISC

CPU

LLVM

28,869

44

1

[]

[ "<s>", "TargetPassConfig", "*", "MSP430TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "MSP430PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "MSP430", "MSP430", "MSP430" ]

MSP430TargetMachine11

createPassConfig

MSP430

MPU

LLVM

28,870

21

1

[]

[ "<s>", "static", "rtx", "m68hc11_expand_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "ret", "=", "0", ";", "gcc_assert", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "!=", "MODE_FLOAT"...

[ "Splitting", "of", "some", "instructions", "." ]

[ "m68hc11", "0" ]

m68hc111

m68hc11_expand_compare

m68hc11

MPU

GCC

28,871

69

1

[]

[ "<s>", "static", "void", "rs6000_eliminate_indexed_memrefs", "(", "rtx", "operands", "[", "2", "]", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "operands", "[", "0", "]", ",", ...

[ "Helper", "for", "the", "following", ".", "Get", "rid", "of", "[", "r+r", "]", "memory", "refs", "in", "cases", "where", "it", "wo", "n't", "work", "(", "TImode", ",", "TFmode", ")", "." ]

[ "rs6000", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "1", "0", "1", "1", "1", "0" ]

rs60003

rs6000_eliminate_indexed_memrefs

rs6000

CPU

GCC

28,872

152

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "i...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "ARM", "ARM", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16" ]

ARMISelLowering109

isShuffleMaskLegal

ARM

CPU

LLVM

28,873

271

1

[]

[ "<s>", "static", "bool", "xtensa_lra_p", "(", "void", ")", "{", "return", "TARGET_LRA", ";", "}", "</s>" ]

[ "Implement", "TARGET_LRA_P", "." ]

[ "xtensa" ]

xtensa1

xtensa_lra_p

xtensa

MPU

GCC

28,874

11

1

[]

[ "<s>", "bool", "fp_zero_operand", "(", "rtx", "op", ")", "{", "if", "(", "GET_MODE", "(", "op", ")", "!=", "SFmode", ")", "return", "false", ";", "const", "REAL_VALUE_TYPE", "*", "r", "=", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ";", "return", "real_e...

[ "Returns", "true", "if", "OP", "is", "a", "floating", "point", "value", "with", "value", "0.0", "." ]

[ "sh" ]

sh

fp_zero_operand

sh

CPU

GCC

28,875

46

1

[]

[ "<s>", "void", "SNESRegisterInfo", "::", "splitReg", "(", "unsigned", "Reg", ",", "unsigned", "&", "LoReg", ",", "unsigned", "&", "HiReg", ")", "const", "{", "assert", "(", "SNES", "::", "MainRegsRegClass", ".", "contains", "(", "Reg", ")", "&&", "\"can on...

[ "Splits", "a", "16-bit", "DREGS", "register", "into", "the", "lo/hi", "register", "pair", "." ]

[ "SNES", "SNES", "SNES::MainRegsRegClass", "\"can only split 16-bit registers\"", "SNES::sub_lo", "SNES::sub_hi" ]

SNESRegisterInfo

splitReg

SNES

DSP

LLVM

28,876

55

1

[]

[ "<s>", "static", "rtx", "function_value_32", "(", "machine_mode", "orig_mode", ",", "machine_mode", "mode", ",", "const_tree", "fntype", ",", "const_tree", "fn", ")", "{", "unsigned", "int", "regno", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", "&&", "...

[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", ".", "VALTYPE", "is", "the", "data", "type", "of", "the", "value", "(", "as", "a", "tree", ")", ".", "If", "the", "precise", "function", "being", "called", "is", "known",...

[ "i386", "8", "16", "32", "64", "1", "0", "0", "0", "1", "\"calling %qD with SSE calling convention without \"", "\"SSE/SSE2 enabled\"", "\"this is a GCC bug that can be worked around by adding \"", "\"attribute used to function called\"", "1", "2" ]

i386

function_value_32

i386

CPU

GCC

28,877

279

1

[]

[ "<s>", "static", "void", "store_reg_modify", "(", "int", "base", ",", "int", "reg", ",", "HOST_WIDE_INT", "mod", ")", "{", "rtx", "insn", ",", "basereg", ",", "srcreg", ",", "delta", ";", "gcc_assert", "(", "VAL_14_BITS_P", "(", "mod", ")", ")", ";", "...

[ "Emit", "RTL", "to", "store", "REG", "at", "the", "memory", "location", "specified", "by", "BASE", "and", "then", "add", "MOD", "to", "BASE", ".", "MOD", "must", "be", "<", "=", "8k", "." ]

[ "pa", "1", "0", "0", "1", "0", "1", "1" ]

pa3

store_reg_modify

pa

CPU

GCC

28,878

118

1

[]

[ "<s>", "bool", "nds32_indirect_call_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_ICT", ")", "x", "=", "XVECEXP", "(", "x", ",", "0", ",", "0", ...

[ "Return", "true", "X", "is", "a", "indirect", "call", "symbol", "." ]

[ "nds32", "1", "0", "0", "\"indirect_call\"" ]

nds32-md-auxiliary

nds32_indirect_call_referenced_p

nds32

CPU

GCC

28,879

76

1

[]

[ "<s>", "const", "char", "*", "BPFTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "BPFISD", "::", "ADJDYNALLOC", ":", "return", "\"BPFI...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "BPF", "BPF", "BPFISD::ADJDYNALLOC", "\"BPFISD::ADJDYNALLOC\"", "BPFISD::RET_FLAG", "\"BPFISD::RET_FLAG\"", "BPFISD::CALL", "\"BPFISD::CALL\"", "BPFISD::SELECT_CC", "\"BPFISD::SELECT_CC\"", "BPFISD::BR_CC", "\"BPFISD::BR_CC\"", "BPFISD::Wrapper", "\"BPFISD::Wrapper\"" ]

BPFISelLowering38

getTargetNodeName

BPF

Virtual ISA

LLVM

28,880

72

1

[]

[ "<s>", "void", "MandarinInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Mandarin", "MD::GenericRegsRegClass", "MD::STORErr", "0", "\"Cannot store this register to stack slot!\"" ]

MandarinInstrInfo

storeRegToStackSlot

Mandarin

CPU

LLVM

28,881

173

1

[]

[ "<s>", "unsigned", "PPCTargetLowering", "::", "getPrefLoopAlignment", "(", "MachineLoop", "*", "ML", ")", "const", "{", "switch", "(", "Subtarget", ".", "getDarwinDirective", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "DIR_970", "...

[ "Return", "the", "preferred", "loop", "alignment", "." ]

[ "PowerPC", "PPC", "PPC::DIR_970", "PPC::DIR_PWR4", "PPC::DIR_PWR5", "PPC::DIR_PWR5X", "PPC::DIR_PWR6", "PPC::DIR_PWR6X", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC", "0", "16", "32", "5" ]

PPCISelLowering1

getPrefLoopAlignment

PowerPC

CPU

LLVM

28,882

181

1

[]

[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "DLX" ]

DLXSubtarget

enableMachineScheduler

DLX

CPU

LLVM

28,883

11

1

[]

[ "<s>", "static", "tree", "spu_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", "ATTRIBUTE_UNUSED", ")", "{", "tree", "f_args", ",", "f_skip", ";", "tree", "args", ",", "skip...

[ "Gimplify", "va_arg", "by", "updating", "the", "va_list", "structure", "VALIST", "as", "required", "to", "retrieve", "an", "argument", "of", "type", "TYPE", ",", "and", "returning", "that", "argument", ".", "ret", "=", "va_arg", "(", "VALIST", ",", "TYPE", ...

[ "spu", "\"va_arg\"", "1", "32" ]

spu

spu_gimplify_va_arg_expr

spu

MPU

GCC

28,884

304

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Dummy", ";", "if", "(", "isFrameLoadOpcode", "(", "MI", ".", "getOpcode", "(", ")", ...

[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

[ "X86", "X86", "1", "0", "0" ]

X86InstrInfo (2)3

isLoadFromStackSlotPostFE

X86

CPU

LLVM

28,885

112

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "4", "1", "0", "1", "0", "HexagonISD::RET_FLAG", "MVT::Other" ]

HexagonISelLowering54

LowerReturn

Hexagon

DSP

LLVM

28,886

228

1

[]

[ "<s>", "SDValue", "MMIXTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MMIX", "MMIX", "ISD::OutputArg", "\"VarArg not supported\"", "16", "MMIX", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "MMIXISD::RET_FLAG", "MVT::Other" ]

MMIXISelLowering

LowerReturn

MMIX

CPU

LLVM

28,887

254

1

[]

[ "<s>", "static", "bool", "aarch64_advsimd_valid_immediate", "(", "unsigned", "HOST_WIDE_INT", "val64", ",", "simd_immediate_info", "*", "info", ",", "enum", "simd_immediate_check", "which", ")", "{", "unsigned", "int", "val32", "=", "val64", "&", "0xffffffff", ";", ...

[ "Return", "true", "if", "replicating", "VAL64", "is", "a", "valid", "immediate", "for", "the", "Advanced", "SIMD", "operation", "described", "by", "WHICH", ".", "If", "INFO", "is", "nonnull", ",", "use", "it", "to", "describe", "valid", "immediates", "." ]

[ "aarch64", "0xffffffff", "0xffff", "0xff", "32", "0", "0", "16", "8", "0", "64", "8", "0xff", "0", "0xff", "64" ]

aarch64

aarch64_advsimd_valid_immediate

aarch64

CPU

GCC

28,888

228

1

[]

[ "<s>", "void", "expand_epilogue", "(", ")", "{", "HOST_WIDE_INT", "size", ";", "size", "=", "get_frame_size", "(", ")", "+", "current_function_outgoing_args_size", ";", "size", "+=", "(", "current_function_outgoing_args_size", "?", "4", ":", "0", ")", ";", "if",...

[ "Expand", "the", "epilogue", "into", "RTL", "." ]

[ "mn10300", "4", "0", "0", "255", "0", "2", "3", "6", "7", "14", "15", "16", "17" ]

mn103002

expand_epilogue

mn10300

MPU

GCC

28,889

141

1

[]

[ "<s>", "DFAPacketizer", "*", "HexagonInstrInfo", "::", "CreateTargetScheduleState", "(", "const", "TargetSubtargetInfo", "&", "STI", ")", "const", "{", "const", "InstrItineraryData", "*", "II", "=", "STI", ".", "getInstrItineraryData", "(", ")", ";", "return", "st...

[ "Create", "machine", "specific", "model", "for", "scheduling", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonInstrInfo

CreateTargetScheduleState

Hexagon

DSP

LLVM

28,890

41

1

[]

[ "<s>", "const", "TeakInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Teak", "Teak" ]

TeakSubtarget

getInstrInfo

Teak

DSP

LLVM

28,891

14

1

[]

[ "<s>", "static", "const", "predefined_function_abi", "&", "aarch64_simd_abi", "(", "void", ")", "{", "predefined_function_abi", "&", "simd_abi", "=", "function_abis", "[", "ARM_PCS_SIMD", "]", ";", "if", "(", "!", "simd_abi", ".", "initialized_p", "(", ")", ")",...

[ "Return", "the", "descriptor", "of", "the", "SIMD", "ABI", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_simd_abi

aarch64

CPU

GCC

28,892

79

1

[]

[ "<s>", "void", "AMDGPUTargetLowering", "::", "ExtractVectorElements", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Args", ",", "unsigned", "Start", ",", "unsigned", "Count", ")", "const", "{", "EVT",...

[ "Append", "the", "extracted", "elements", "from", "Start", "to", "Count", "out", "of", "the", "vector", "Op", "in", "Args", "." ]

[ "R600", "ISD::EXTRACT_VECTOR_ELT", "MVT::i32" ]

AMDGPUISelLowering108

ExtractVectorElements

R600

GPU

LLVM

28,893

97

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "*", "TmpMBB", "=", "const_cast", "<", "MachineBasicBlock", "*", ">", "(", "&", "MBB", ")", ";", "const", "aut...

[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV::X5" ]

RISCVFrameLowering19

canUseAsPrologue

RISCV

CPU

LLVM

28,894

79

1

[]

[ "<s>", "void", "MCS51ShiftExpand", "::", "expand", "(", "BinaryOperator", "*", "BI", ")", "{", "auto", "&", "Ctx", "=", "BI", "->", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "BI", ")", ";", "Type", "*", "Int32Ty", "=", "Type...

[ "expand", "-", "Expand", "a", "record", "into", "a", "set", "of", "elements", "if", "possible", "." ]

[ "MCS51", "MCS51", "0", "\"shift.done\"", "\"shift.loop\"", "1", "2", "2", "0", "1", "1", "1", "1", "\"asked to expand an instruction that is not a shift\"", "2", "0" ]

MCS51ShiftExpand

expand

MCS51

MPU

LLVM

28,895

448

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "AS", "==", "AMDGPUAS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUAS", "...

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "4", "32", "AMDGPU", "8", "AMDGPU", "AMDGPU", "2", "32" ]

SIISelLowering106

canMergeStoresTo

AMDGPU

GPU

LLVM

28,896

116

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "HexagonOperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "HexagonOperand", "*", "Op", "=", "new", "HexagonOperand", "(", "Register", ")", ";", "Op", "-...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonAsmParser (2)

CreateReg

Hexagon

DSP

LLVM

28,897

61

1

[]

[ "<s>", "static", "bool", "spu_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "case", "HImode", ":", "case", "SImode", ":", "case", "SFmode", ":", "case", "DImode", ":", "case", "TImo...

[ "True", "if", "MODE", "is", "valid", "for", "the", "target", ".", "By", "``", "valid", "''", ",", "we", "mean", "able", "to", "be", "manipulated", "in", "non-trivial", "ways", ".", "In", "particular", ",", "this", "means", "all", "the", "arithmetic", "...

[ "spu" ]

spu

spu_scalar_mode_supported_p

spu

MPU

GCC

28,898

44

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "*", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "*", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "asse...

[ "Lower", "interleaved", "load", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]

[ "ARM", "ARM", "2", "\"Invalid interleave factor\"", "\"Empty shufflevector input\"", "\"Unmatched number of shufflevectors and indices\"", "0", "64", "64", "128", "Intrinsic::ID", "3", "Intrinsic::arm_neon_vld2", "Intrinsic::arm_neon_vld3", "Intrinsic::arm_neon_vld4", "2", "Intrinsic...

ARMISelLowering

lowerInterleavedLoad

ARM

CPU

LLVM

28,899

408

1

[]