docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "TargetRegisterClass", "", "ARMBaseRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterClass", "*", "Super", "=", "R...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "ARM", "ARM", "ARM::GPRRegClassID", "ARM::SPRRegClassID", "ARM::DPRRegClassID", "ARM::GPRPairRegClassID", "ARM::QPRRegClassID", "ARM::QQPRRegClassID", "ARM::QQQQPRRegClassID", "ARM", "ARM::MQPRRegClassID", "ARM::MQQPRRegClassID", "ARM::MQQQQPRRegClassID", "ARM" ]	ARMBaseRegisterInfo	getLargestLegalSuperClass	ARM	CPU	LLVM	29,300	158	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", "....	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "X86", "X86", "X86" ]	X86FrameLowering128	hasFP	X86	CPU	LLVM	29,301	100	1	[]
[ "<s>", "static", "void", "mips_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "if", "(", "!", "TARGET_IRIX", ")", "{", "const", "char", "*", "abi_string", "=", "NULL", ";", "switch", "(", "mips_abi", ")", "{", "case", "ABI_32", ...	[ "Implement", "TARGET_ASM_FILE_START", "." ]	[ "mips", "\"abi32\"", "\"abiN32\"", "\"abi64\"", "\"abiO64\"", "\"eabi64\"", "\"eabi32\"", "\"\\t.section .mdebug.%s\\n\"", "\"\\t.section .gcc_compiled_long%d\\n\"", "64", "32", "\"\\t.previous\\n\"", "\"\\t.abicalls\\n\"", "\"\\t.set\\tmips16\\n\"", "\"\\n%s -G value = %d, Arch = %s, IS...	mips3	mips_file_start	mips	CPU	GCC	29,302	165	1	[]
[ "<s>", "MCAssembler", "", "getAssembler", "(", ")", "const", "{", "MCAssembler", "", "Assembler", "=", "nullptr", ";", "if", "(", "!", "Parser", ".", "getStreamer", "(", ")", ".", "hasRawTextSupport", "(", ")", ")", "{", "MCELFStreamer", "*", "MES", "=...	[ "Get", "the", "assembler", "object", "this", "is", "a", "layout", "for", "." ]	[ "Hexagon" ]	HexagonAsmParser	getAssembler	Hexagon	DSP	LLVM	29,303	59	1	[]
[ "<s>", "static", "int", "arm_barrier_cost", "(", "rtx", "insn", ")", "{", "int", "base_cost", "=", "50", ";", "rtx", "next", "=", "next_nonnote_insn", "(", "insn", ")", ";", "if", "(", "next", "!=", "NULL", "&&", "LABEL_P", "(", "next", ")", ")", "ba...	[ "Return", "the", "cost", "of", "forcibly", "inserting", "a", "barrier", "after", "INSN", "." ]	[ "arm", "50", "20", "50", "10", "10" ]	arm4	arm_barrier_cost	arm	CPU	GCC	29,304	76	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "Debu...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "0", "1", "2", "0" ]	MipsISelLowering93	LowerCallResult	Mips	CPU	LLVM	29,305	161	1	[]
[ "<s>", "void", "setAlignment", "(", "unsigned", "Align", ")", "{", "Alignment", "=", "Align", ";", "}", "</s>" ]	[ "setAlignment", "-", "Set", "the", "alignment", "of", "the", "function", "." ]	[ "GBZ80" ]	GBZ80TargetObjectFile	setAlignment	GBZ80	MPU	LLVM	29,306	12	1	[]
[ "<s>", "SDValue", "DLXTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unimplemented operan...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "DLX", "DLX", "\"unimplemented operand\"" ]	DLXISelLowering	LowerOperation	DLX	CPU	LLVM	29,307	32	1	[]
[ "<s>", "static", "void", "cris_file_start", "(", "void", ")", "{", "targetm", ".", "file_start_app_off", "=", "!", "(", "TARGET_PDEBUG", "\|\|", "flag_print_asm_name", ")", ";", "targetm", ".", "file_start_file_directive", "=", "TARGET_ELF", ";", "default_file_start",...	[ "Boilerplate", "emitted", "at", "start", "of", "file", ".", "NO_APP", "", "only", "at", "file", "start", "", "means", "faster", "assembly", ".", "It", "also", "means", "comments", "are", "not", "allowed", ".", "In", "some", "cases", "comments", "will", ...	[ "cris" ]	cris3	cris_file_start	cris	MPU	GCC	29,308	29	1	[]
[ "<s>", "static", "void", "aarch64_emit_load_exclusive", "(", "machine_mode", "mode", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "...	[ "Emit", "load", "exclusive", "." ]	[ "aarch64" ]	aarch642	aarch64_emit_load_exclusive	aarch64	CPU	GCC	29,309	91	1	[]
[ "<s>", "bool", "LM32FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "Machin...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "LM32", "LM32" ]	LM32FrameLowering	hasFP	LM32	MPU	LLVM	29,310	78	1	[]
[ "<s>", "static", "unsigned", "int", "ix86_minimum_incoming_stack_boundary", "(", "bool", "sibcall", ")", "{", "unsigned", "int", "incoming_stack_boundary", ";", "if", "(", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", ")", "incoming_stack_boundary",...	[ "Return", "minimum", "incoming", "stack", "alignment", "." ]	[ "i386", "128", "128" ]	i3866	ix86_minimum_incoming_stack_boundary	i386	CPU	GCC	29,311	132	1	[]
[ "<s>", "Register", "SparcRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "SP", "::", "I6", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Sparc", "Sparc", "SP::I6" ]	SparcRegisterInfo18	getFrameRegister	Sparc	CPU	LLVM	29,312	18	1	[]
[ "<s>", "bool", "BTFDebug", "::", "InstLower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "BPF", "::", "LD_imm64", ")", "{", "const", "MachineOperand", "&", "MO", ...	[ "Emit", "proper", "patchable", "instructions", "." ]	[ "BPF", "BPF::LD_imm64", "1", "BPFCoreSharedInfo::AmaAttr", "BPF::MOV_ri", "0" ]	BTFDebug15	InstLower	BPF	Virtual ISA	LLVM	29,313	154	1	[]
[ "<s>", "void", "CSKYInstPrinter", "::", "printInst", "(", "const", "MCInst", "", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCInst", "", "New...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "CSKY", "CSKY" ]	CSKYInstPrinter	printInst	CSKY	CPU	LLVM	29,314	68	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "", "MBB", ")", "const", "{", "const", "MachineBasicBlock", "", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "if", "(", "const", "Ba...	[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...	[ "Mips", "Mips" ]	MipsAsmPrinter100	isBlockOnlyReachableByFallthrough	Mips	CPU	LLVM	29,315	167	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "OpKind", "::", "Reg", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "TPC" ]	TPCAsmParser	isReg	TPC	Virtual ISA	LLVM	29,316	15	1	[]
[ "<s>", "static", "int", "getRegClass", "(", "RegisterKind", "Is", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "Is", "==", "IS_VGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "retu...	[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]	[ "AMDGPU", "1", "1", "AMDGPU::VGPR_32RegClassID", "2", "AMDGPU::VReg_64RegClassID", "3", "AMDGPU::VReg_96RegClassID", "4", "AMDGPU::VReg_128RegClassID", "5", "AMDGPU::VReg_160RegClassID", "6", "AMDGPU::VReg_192RegClassID", "8", "AMDGPU::VReg_256RegClassID", "16", "AMDGPU::VReg_512Re...	AMDGPUAsmParser11	getRegClass	AMDGPU	GPU	LLVM	29,317	347	1	[]
[ "<s>", "static", "int", "pa_reloc_rw_mask", "(", "void", ")", "{", "return", "3", ";", "}", "</s>" ]	[ "Implement", "pa_reloc_rw_mask", "." ]	[ "pa", "3" ]	pa4	pa_reloc_rw_mask	pa	CPU	GCC	29,318	11	1	[]
[ "<s>", "static", "void", "rs6000_option_override", "(", "void", ")", "{", "(", "void", ")", "rs6000_option_override_internal", "(", "true", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_OPTION_OVERRIDE", ".", "On", "the", "RS/6000", "this", "is", "used", "to", "define", "the", "target", "cpu", "type", "." ]	[ "rs6000" ]	rs6000	rs6000_option_override	rs6000	CPU	GCC	29,319	16	1	[]
[ "<s>", "void", "rs6000_emit_sISEL", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "operands", "[", "]", ")", "{", "rs6000_emit_int_cmove", "(", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ",", "const1_rtx", ",", "const0_rtx", ")...	[ "Emit", "the", "RTL", "for", "an", "sISEL", "pattern", "." ]	[ "powerpcspe", "0", "1" ]	powerpcspe	rs6000_emit_sISEL	powerpcspe	CPU	GCC	29,320	31	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", ...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "X86", "0", "0" ]	X86CallLowering14	getStackAddress	X86	CPU	LLVM	29,321	93	1	[]
[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mip...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Mips", "Mips", "Mips::SW", "Mips::SD", "Mips::SWC1", "Mips::SDC1", "Mips::SDC164", "1", "2", "2", "1", "0", "0" ]	MipsSEInstrInfo15	isStoreToStackSlot	Mips	CPU	LLVM	29,322	140	1	[]
[ "<s>", "bool", "Z80AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "int", "Offset", ...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "Z80", "Z80", "0", "\"unexpected inline asm memory operand\"", "\"(\"", "Z80", "\")\"" ]	Z80AsmPrinter (2)	PrintAsmMemoryOperand	Z80	MPU	LLVM	29,323	86	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "TargetRe...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "X86", "X86", "X86::EFLAGS", "X86::MOV32r0", "0", "X86::MOV32r1", "1", "X86::MOV32r_1", "1", "\"Unexpected instruction!\"", "X86::MOV32ri", "0", "0" ]	X86InstrInfo106	reMaterialize	X86	CPU	LLVM	29,324	220	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "xtensa_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "\|\|", "TREE_CODE", "(", "exp", ")", "==", "CONSTRUCTOR", ")", ...	[ "Implement", "TARGET_CONSTANT_ALIGNMENT", ".", "Align", "string", "constants", "and", "constructors", "to", "at", "least", "a", "word", "boundary", ".", "The", "typical", "use", "of", "this", "macro", "is", "to", "increase", "alignment", "for", "string", "consta...	[ "xtensa" ]	xtensa	xtensa_constant_alignment	xtensa	MPU	GCC	29,325	44	1	[]
[ "<s>", "bool", "BPFAdjustOptImpl", "::", "run", "(", ")", "{", "for", "(", "Function", "&", "F", ":", "*", "M", ")", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "adjustBasicBlock", "(", "BB", ")", ";", "for", "(", "auto", "&", "I", ":", ...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "BPF", "BPF" ]	BPFAdjustOpt1	run	BPF	Virtual ISA	LLVM	29,326	50	1	[]
[ "<s>", "static", "rtx", "mips_expand_builtin_bposge", "(", "enum", "mips_builtin_type", "builtin_type", ",", "rtx", "target", ")", "{", "rtx", "condition", ",", "cmp_result", ";", "int", "cmp_value", ";", "if", "(", "target", "==", "0", "\|\|", "GET_MODE", "(", ...	[ "Expand", "a", "bposge", "builtin", "of", "type", "BUILTIN_TYPE", ".", "TARGET", ",", "if", "nonnull", ",", "suggests", "a", "good", "place", "to", "put", "the", "boolean", "result", ".", "The", "sequence", "we", "want", "is", "li", "target", ",", "0", ...	[ "mips", "0", "32", "0" ]	mips	mips_expand_builtin_bposge	mips	CPU	GCC	29,327	92	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "override", "{", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", "....	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "X86", "ISD::ArgFlagsTy", "0", "0", "0" ]	X86CallLowering11	getStackAddress	X86	CPU	LLVM	29,328	102	1	[]
[ "<s>", "static", "void", "rs6000_split_v4si_init_di_reg", "(", "rtx", "dest", ",", "rtx", "si1", ",", "rtx", "si2", ",", "rtx", "tmp", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "mask_32bit", "=", "HOST_WIDE_INT_C", "(", "0xffffffff", ")", ";", "if", "(...	[ "Helper", "function", "for", "rs6000_split_v4si_init", "to", "build", "up", "a", "DImode", "value", "from", "two", "SImode", "values", "." ]	[ "rs6000", "0xffffffff", "32", "32", "32", "32" ]	rs60006	rs6000_split_v4si_init_di_reg	rs6000	CPU	GCC	29,329	240	1	[]
[ "<s>", "static", "void", "s390_init_frame_layout", "(", "void", ")", "{", "HOST_WIDE_INT", "frame_size", ";", "int", "base_used", ";", "if", "(", "reload_completed", ")", "return", ";", "do", "{", "frame_size", "=", "cfun_frame_layout", ".", "frame_size", ";", ...	[ "Generate", "frame", "layout", ".", "Fills", "in", "register", "and", "frame", "data", "for", "the", "current", "function", "in", "cfun-", ">", "machine", ".", "This", "routine", "can", "be", "called", "multiple", "times", ";", "it", "will", "re-do", "the"...	[ "s390", "0", "5", "2", "2" ]	s390	s390_init_frame_layout	s390	MPU	GCC	29,330	133	1	[]
[ "<s>", "int", "sparc_check_64", "(", "rtx", "x", ",", "rtx_insn", "*", "insn", ")", "{", "int", "set_once", "=", "0", ";", "rtx", "y", "=", "x", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", ";", "if", "(", "GET_MODE", "(",...	[ "Return", "0", "if", "the", "high", "32", "bits", "of", "X", "(", "the", "low", "word", "of", "X", ",", "if", "DImode", ")", "are", "unknown", ".", "Return", "1", "if", "the", "high", "bits", "are", "zero", ",", "-1", "if", "the", "register", "is...	[ "sparc", "0", "1", "1", "0", "0", "0", "0", "0", "0" ]	sparc	sparc_check_64	sparc	CPU	GCC	29,331	226	1	[]
[ "<s>", "const", "CAHPInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "CAHP", "CAHP" ]	CAHPSubtarget	getInstrInfo	CAHP	CPU	LLVM	29,332	14	1	[]
[ "<s>", "static", "bool", "fits_dispatch_window", "(", "rtx_insn", "", "insn", ")", "{", "dispatch_windows", "", "window_list", "=", "dispatch_window_list", ";", "dispatch_windows", "*", "window_list_next", "=", "dispatch_window_list", "->", "next", ";", "unsigned", ...	[ "This", "function", "returns", "true", "if", "insn", "satisfies", "dispatch", "rules", "on", "the", "last", "window", "scheduled", "." ]	[ "i386", "1", "32", "48", "0", "2" ]	i3864	fits_dispatch_window	i386	CPU	GCC	29,333	188	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "RISCV" ]	RISCVAsmParser (2)	getEndLoc	RISCV	CPU	LLVM	29,334	11	1	[]
[ "<s>", "bool", "ARMBlockPlacement", "::", "fixBackwardsWLS", "(", "MachineLoop", "", "ML", ")", "{", "MachineInstr", "", "WlsInstr", "=", "findWLS", "(", "ML", ")", ";", "if", "(", "!", "WlsInstr", ")", "return", "false", ";", "MachineBasicBlock", "*", "...	[ "Checks", "if", "loop", "has", "a", "backwards", "branching", "WLS", ",", "and", "if", "possible", ",", "fixes", "it", "." ]	[ "ARM", "ARM", "\"Found a backwards WLS from \"", "\" to \"", "\"\\n\"", "\"Can't move Predecessor\"", "\"block as it would convert a WLS from forward to a \"", "\"backwards branching WLS\\n\"" ]	ARMBlockPlacement	fixBackwardsWLS	ARM	CPU	LLVM	29,335	199	1	[]
[ "<s>", "const", "MCPhysReg", "", "MSP430RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "MSP430FrameLowering", "", "TFI", "=", "getFrameLowering", "(", "", "MF", ")", ";", "const", "Function",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "MSP430", "MSP430", "MSP430", "MSP430::FP", "MSP430::R5", "MSP430::R6", "MSP430::R7", "MSP430::R8", "MSP430::R9", "MSP430::R10", "0", "MSP430::R5", "MSP430::R6", "MSP430::R7", "MSP430::R8", "MSP430::R9", "MSP430::R10", "0", "MSP430::FP", "MSP430::R5", "MSP430::R6", "MSP430:...	MSP430RegisterInfo24	getCalleeSavedRegs	MSP430	MPU	LLVM	29,336	271	1	[]
[ "<s>", "static", "rsqrts_type", "get_rsqrts_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "return", "gen_aarch64_rsqrtsdf", ";", "case", "E_SFmode", ":", "return", "gen_aarch64_rsqrtssf", ";", "case", "E_...	[ "Select", "reciprocal", "square", "root", "series", "step", "insn", "depending", "on", "machine", "mode", "." ]	[ "aarch64" ]	aarch645	get_rsqrts_type	aarch64	CPU	GCC	29,337	51	1	[]
[ "<s>", "void", "PPCELFStreamer", "::", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "PPCMCCodeEmitter", "", "Emitter", "=", "static_cast", "<", "PPCMCCodeEmitter", "", ">", "(", "getAssembler", ...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "64", "4", "0" ]	PPCELFStreamer5	emitInstruction	PowerPC	CPU	LLVM	29,338	172	1	[]
[ "<s>", "MCSection", "", "HexagonTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "TRACE", "(", "\...	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "Hexagon", "Hexagon", "\"[getExplicitSectionGlobal] GV(\"", "\") from(\"", "\") \"", "\"private_linkage \"", "\"\"", "\"local_linkage \"", "\"\"", "\"internal \"", "\"\"", "\"external \"", "\"\"", "\"common_linkage \"", "\"\"", "\"common \"", "\"\"", "\"kind_common \"", "\"\"", ...	HexagonTargetObjectFile41	getExplicitSectionGlobal	Hexagon	DSP	LLVM	29,339	295	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "LiveRangeShrinkID", ")", ";", "addPass", "(", "createX86FixupSetCC", "(", ")", ")",...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine102	addPreRegAlloc	X86	CPU	LLVM	29,340	75	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "ARMBaseRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "const", "TargetRegisterClass", "*", "Super", "=", "RC", ";", "TargetRegisterClass", "::", "sc_iter...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "ARM", "ARM", "ARM::GPRRegClassID", "ARM::SPRRegClassID", "ARM::DPRRegClassID", "ARM::QPRRegClassID", "ARM::QQPRRegClassID", "ARM::QQQQPRRegClassID" ]	ARMBaseRegisterInfo1	getLargestLegalSuperClass	ARM	CPU	LLVM	29,341	93	1	[]
[ "<s>", "void", "pa_asm_output_aligned_common", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "unsigned", "int", "max_common_align", ";", "max_common_align", "="...	[ "Both", "the", "HP", "and", "GNU", "assemblers", "under", "HP-UX", "provide", "a", ".comm", "directive", "that", "does", "n't", "allow", "the", "alignment", "of", "global", "common", "storage", "to", "be", "directly", "specified", ".", "The", "SOM", "linker"...	[ "pa", "128", "4096", "256", "64", "0", "\"alignment (%u) for %s exceeds maximum alignment \"", "\"for global common data. Using %u\"", "\"\\t.comm \"", "\"\\n\"" ]	pa3	pa_asm_output_aligned_common	pa	CPU	GCC	29,342	101	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "LoongArchSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "LoongArch", "LoongArch" ]	LoongArchISelDAGToDAG	runOnMachineFunction	LoongArch	CPU	LLVM	29,343	30	1	[]
[ "<s>", "MCSection", "", "RISCVELFTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "isConstantI...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "RISCV", "RISCV" ]	RISCVTargetObjectFile7	getSectionForConstant	RISCV	CPU	LLVM	29,344	52	1	[]
[ "<s>", "static", "void", "s390_z10_prevent_earlyload_conflicts", "(", "rtx_insn", "", "", "ready", ",", "int", "", "nready_p", ")", "{", "unsigned", "int", "regno", ";", "int", "nready", "=", "", "nready_p", ";", "rtx_insn", "*", "tmp", ";", "int", "i"...	[ "Rearrange", "the", "ready", "list", "in", "order", "to", "avoid", "the", "situation", "described", "for", "Z10_EARLYLOAD_DISTANCE", ".", "A", "problematic", "load", "instruction", "is", "moved", "to", "the", "very", "end", "of", "the", "ready", "list", "." ]	[ "s390", "1", "0", "1", "0", "1", "0", "0" ]	s390	s390_z10_prevent_earlyload_conflicts	s390	MPU	GCC	29,345	234	1	[]
[ "<s>", "static", "rtx", "frv_expand_cut_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", "fr...	[ "Expand", "cut-style", "builtins", ",", "which", "take", "two", "operands", "and", "an", "implicit", "ACCG", "one", "." ]	[ "frv", "0", "1", "1", "2", "2" ]	frv	frv_expand_cut_builtin	frv	VLIW	GCC	29,346	151	1	[]
[ "<s>", "static", "unsigned", "int", "sparc_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "SPARC_GSR_REG", ")", "return", "1", ";", "if", "(", "TARGET_ARCH64", ")", "{", "if", "(", "SPAR...	[ "Implement", "TARGET_HARD_REGNO_NREGS", ".", "On", "SPARC", ",", "ordinary", "registers", "hold", "32", "bits", "worth", ";", "this", "means", "both", "integer", "and", "floating", "point", "registers", ".", "On", "v9", ",", "integer", "regs", "hold", "64", ...	[ "sparc", "1", "4" ]	sparc	sparc_hard_regno_nregs	sparc	CPU	GCC	29,347	73	1	[]
[ "<s>", "static", "bool", "nvptx_can_change_mode_class", "(", "machine_mode", ",", "machine_mode", ",", "reg_class_t", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]	[ "nvptx" ]	nvptx	nvptx_can_change_mode_class	nvptx	GPU	GCC	29,348	15	1	[]
[ "<s>", "void", "ix86_expand_sse2_abs", "(", "rtx", "target", ",", "rtx", "input", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "rtx", "tmp0", ",", "tmp1", ",", "x", ";", "switch", "(", "mode", ")", "{", "case", "V4SImode"...	[ "Calculate", "integer", "abs", "(", ")", "using", "only", "SSE2", "instructions", "." ]	[ "i386", "1", "0", "0", "0", "0", "0", "0", "0" ]	i3865	ix86_expand_sse2_abs	i386	CPU	GCC	29,349	199	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".hsa_code_object_version\"", ")", "return", "ParseDirectiveH...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AMDGPU", "AMDGPU", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".hsatext\"", "\".text\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amdgpu_hsa_module_global\"", "AMDGPU", "\".amdgpu_hsa_program_global\"", "AMDGPU", "\".hsadata_global_agent\"", "...	AMDGPUAsmParser (2)	ParseDirective	AMDGPU	GPU	LLVM	29,350	136	1	[]
[ "<s>", "bool", "enableEarlyIfConversion", "(", ")", "const", "override", "{", "return", "hasISEL", "(", ")", ";", "}", "</s>" ]	[ "Enable", "the", "use", "of", "the", "early", "if", "conversion", "pass", "." ]	[ "PowerPC" ]	PPCSubtarget (2)1	enableEarlyIfConversion	PowerPC	CPU	LLVM	29,351	13	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "CV_Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "PowerPC" ]	PPCCTRLoops2	isImm	PowerPC	CPU	LLVM	29,352	12	1	[]
[ "<s>", "bool", "AArch64Subtarget", "::", "supportsAddressTopByteIgnored", "(", ")", "const", "{", "if", "(", "!", "UseAddressTopByteIgnored", ")", "return", "false", ";", "if", "(", "TargetTriple", ".", "isDriverKit", "(", ")", ")", "return", "true", ";", "if"...	[ "CPU", "has", "TBI", "(", "top", "byte", "of", "addresses", "is", "ignored", "during", "HW", "address", "translation", ")", "and", "OS", "enables", "it", "." ]	[ "AArch64", "AArch64", "8" ]	AArch64Subtarget36	supportsAddressTopByteIgnored	AArch64	CPU	LLVM	29,353	53	1	[]
[ "<s>", "int", "const_ok_for_arm", "(", "HOST_WIDE_INT", "i", ")", "{", "int", "lowbit", ";", "if", "(", "(", "i", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "0xffffffff", ")", "!=", "0", "&&", "(", "(", "i", "&", "~", "(", "unsigned", "HOST_WID...	[ "Return", "TRUE", "if", "int", "I", "is", "a", "valid", "immediate", "ARM", "constant", "." ]	[ "arm", "0xffffffff", "0", "0xffffffff", "0", "0xffffffff", "0xffffffff", "0xff", "0", "1", "1", "0xff", "0", "4", "0xc000003f", "0", "0xf000000f", "0", "0xfc000003", "0", "0xff", "16", "8", "0xff00", "16" ]	arm4	const_ok_for_arm	arm	CPU	GCC	29,354	238	1	[]
[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "ARM" ]	ARMMCExpr	getKind	ARM	CPU	LLVM	29,355	10	1	[]
[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForStrcmp", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src1", ",", "SDValue", "Src2", ",", "M...	[ "Emit", "target-specific", "code", "that", "performs", "a", "strcmp", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]	[ "SystemZ", "SystemZ", "MVT::Other", "MVT::Glue", "SystemZISD::STRCMP", "0", "MVT::i32", "1", "2" ]	SystemZSelectionDAGInfo (2)	EmitTargetCodeForStrcmp	SystemZ	CPU	LLVM	29,356	130	1	[]
[ "<s>", "bool", "CSKYConstantPool", "::", "empty", "(", ")", "{", "return", "Entries", ".", "empty", "(", ")", ";", "}", "</s>" ]	[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]	[ "CSKY", "CSKY" ]	CSKYTargetStreamer	empty	CSKY	CPU	LLVM	29,357	15	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createAArch64O0PreLegalizerCombiner", "(", ")", ")", ";", "else", "{", "addPass", "(...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine21	addPreLegalizeMachineIR	AArch64	CPU	LLVM	29,358	47	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "X86InstrInfo", "&", "TII", "=", "*", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "X86", "X86", "X86", "X86", "0", "0", "1", "0", "0", "1", "0", "3", "3" ]	X86FrameLowering (2)	eliminateCallFramePseudoInstr	X86	CPU	LLVM	29,359	435	1	[]
[ "<s>", "bool", "LC2200FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI",...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "LC2200", "LC2200" ]	LC2200FrameLowering	hasFP	LC2200	CPU	LLVM	29,360	68	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "SystemZ", "SystemZ", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::SIGN_EXTEND_INREG", "SystemZISD::MERGE_HIGH", "SystemZISD::MERGE_LOW", "ISD::LOAD", "ISD::STORE", "ISD::EXTRACT_VECTOR_ELT", "SystemZISD::JOIN_DWORDS", "ISD::FP_ROUND", "ISD::BSWAP", "SystemZISD::BR_CCMASK", "SystemZISD:...	SystemZISelLowering3	PerformDAGCombine	SystemZ	CPU	LLVM	29,361	237	1	[]
[ "<s>", "void", "alpha_expand_builtin_revert_vms_condition_handler", "(", "rtx", "target", ")", "{", "alpha_expand_builtin_establish_vms_condition_handler", "(", "target", ",", "const0_rtx", ")", ";", "}", "</s>" ]	[ "Expand", "code", "to", "store", "the", "current", "VMS", "condition", "handler", "into", "TARGET", "and", "nullify", "it", "." ]	[ "alpha" ]	alpha	alpha_expand_builtin_revert_vms_condition_handler	alpha	MPU	GCC	29,362	15	1	[]
[ "<s>", "static", "bool", "sh_can_follow_jump", "(", "const", "rtx_insn", "", "branch1", ",", "const", "rtx_insn", "", "branch2", ")", "{", "if", "(", "flag_reorder_blocks_and_partition", "&&", "simplejump_p", "(", "branch2", ")", "&&", "CROSSING_JUMP_P", "(", ...	[ "Return", "true", "if", "it", "'s", "possible", "to", "redirect", "BRANCH1", "to", "the", "destination", "of", "an", "unconditional", "jump", "BRANCH2", ".", "We", "only", "want", "to", "do", "this", "if", "the", "resulting", "branch", "will", "have", "a",...	[ "sh", "0", "0", "256", "0", "256" ]	sh	sh_can_follow_jump	sh	CPU	GCC	29,363	160	1	[]
[ "<s>", "void", "expand_prologue", "(", "void", ")", "{", "tree", "func_attr", ";", "int", "size", ";", "int", "regno", ";", "rtx", "scratch", ";", "gcc_assert", "(", "reload_completed", "==", "1", ")", ";", "size", "=", "get_frame_size", "(", ")", ";", ...	[ "Expand", "the", "prologue", "into", "RTL", "." ]	[ "m68hc11", "1", "\"interrupt\"", "\"trap\"", "\"far\"", "1", "\"near\"", "0", "0", "2", "4", "3", "8", "10", "2", "2", "2", "0", "1" ]	m68hc111	expand_prologue	m68hc11	MPU	GCC	29,364	392	1	[]
[ "<s>", "OR1KSubtarget", "&", "OR1KSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName",...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "OR1K", "OR1K", "OR1K", "\"generic\"" ]	OR1KSubtarget1	initializeSubtargetDependencies	OR1K	CPU	LLVM	29,365	44	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "createSIPrepareScratchRegs", "(", ")", ",", "false", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ",", "false", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "R600", "SI", "SI" ]	AMDGPUTargetMachine80	addPostRegAlloc	R600	GPU	LLVM	29,366	26	1	[]
[ "<s>", "int", "MSP430RegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "assert", "(", "0", "&&", "\"Not implemented yet!\"", ")", ";", "}", "</s>" ]	[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]	[ "MSP430", "MSP430", "0", "\"Not implemented yet!\"" ]	MSP430RegisterInfo11	getDwarfRegNum	MSP430	MPU	LLVM	29,367	21	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "IsDesirableToPromoteOp", "(", "SDValue", "Op", ",", "EVT", "&", "PVT", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i16", ")", "return", ...	[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "." ]	[ "X86", "X86", "MVT::i16", "ISD::isNormalStore", "ISD::ATOMIC_LOAD", "ISD::ATOMIC_STORE", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SHL", "ISD::SRL", "0", "ISD::ADD", "ISD::MUL", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::SUB", "0", "1", "ISD::MUL", "ISD...	X86ISelLowering	IsDesirableToPromoteOp	X86	CPU	LLVM	29,368	490	1	[]
[ "<s>", "bool", "LanaiInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TrueBlock", ",", "MachineBasicBlock", "", "&", "FalseBlock", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Condition", "...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "Lanai", "Lanai", "Lanai::BT", "0", "0", "0", "Lanai::BRCC", "1", "0" ]	LanaiInstrInfo	analyzeBranch	Lanai	CPU	LLVM	29,369	311	1	[]
[ "<s>", "static", "void", "arc_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "asm_fprintf", "(", "f", ",", "\"\\tld_s\\t%s,[pcl,8]\\n\"", ",", "ARC_TEMP_SCRATCH_REG", ")", ";", "asm_fprintf", "(", "f", ",", "\"\\tld\\t%s,[pcl,12]\\n\"", ",", "reg_names",...	[ "Output", "assembler", "code", "for", "a", "block", "containing", "the", "constant", "parts", "of", "a", "trampoline", ",", "leaving", "space", "for", "variable", "parts", ".", "A", "trampoline", "looks", "like", "this", ":", "ld_s", "r12", ",", "[", "pcl,...	[ "arc", "\"\\tld_s\\t%s,[pcl,8]\\n\"", "\"\\tld\\t%s,[pcl,12]\\n\"", "\"\\tj_s\\t[%s]\\n\"" ]	arc	arc_asm_trampoline_template	arc	MPU	GCC	29,370	54	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "return", "SIInstrInfo", "::", "isMUBUF", "(", "", "MI", ")", "&&", "isUInt", "<",...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "12" ]	SIRegisterInfo106	isFrameOffsetLegal	AMDGPU	GPU	LLVM	29,371	36	1	[]
[ "<s>", "void", "tilepro_expand_builtin_vector_binop", "(", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ",", "machine_mode", "dest_mode", ",", "rtx", "dest", ",", "machine_mode", "src_mode", ",", "rtx", "src0", ",", "rtx", "src1", ...	[ "Expand", "a", "builtin", "vector", "binary", "op", ",", "by", "calling", "gen", "function", "GEN", "with", "operands", "in", "the", "proper", "modes", ".", "DEST", "is", "converted", "to", "DEST_MODE", ",", "and", "src0", "and", "src1", "(", "if", "DO_S...	[ "tilepro" ]	tilepro	tilepro_expand_builtin_vector_binop	tilepro	VLIW	GCC	29,372	112	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "EVT", "VT", "=", "getValueType", "(", "DL", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "0", "1", "MVT::i1", "MVT::i8", "MVT::i32", "0", "1", "1", "MVT::i16", "MVT::i64", "2", "MVT::isVoid", "1" ]	ARMISelLowering (2)2	isLegalAddressingMode	ARM	CPU	LLVM	29,373	251	1	[]
[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "MachineBasicBloc...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "PowerPC", "0", "1", "PPC::VSHRCRegClass", "PPC::VSLRCRegClass", "\"Unknown source for a VSX copy\"", "1", "PPC::sub_128", "PPC::sub_64", "PPC::VSHRCRegClass", "PPC::VSLRCRegClass", "\"Unknown destination for a VSX copy\"", "PPC::sub_128", "PPC::sub_64" ]	PPCVSXCopy7	processBlock	PowerPC	CPU	LLVM	29,374	438	1	[]
[ "<s>", "MachineInstr", "", "SystemZInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MFI", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "LiveVariables", "", "LV", ")", "const", "{", "MachineInstr", "*", ...	[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]	[ "SystemZ", "SystemZ", "SystemZ::getThreeOperandOpcode", "0", "0", "1", "2", "64", "SystemZ::RISBG", "SystemZ::RISBLG32", "0", "2", "SystemZ::RISBLG32", "31", "31", "0", "1", "0", "128", "0", "0" ]	SystemZInstrInfo (2)	convertToThreeAddress	SystemZ	CPU	LLVM	29,375	450	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM" ]	ARMTargetTransformInfo	getAnalysisUsage	ARM	CPU	LLVM	29,376	18	1	[]
[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitImplicitDef", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "RegNo", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", ...	[ "Targets", "can", "override", "this", "to", "customize", "the", "output", "of", "IMPLICIT_DEF", "instructions", "in", "verbose", "mode", "." ]	[ "NVPTX", "NVPTX", "0", "\"implicit-def: \"", "\"implicit-def: \"" ]	NVPTXAsmPrinter25	emitImplicitDef	NVPTX	GPU	LLVM	29,377	83	1	[]
[ "<s>", "const", "uint32_t", "*", "HexagonRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "HexagonCSR_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonRegisterInfo12	getCallPreservedMask	Hexagon	DSP	LLVM	29,378	22	1	[]
[ "<s>", "bool", "RISCVPassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "register", "bank", "selector", "pass", ",", "which", "assigns", "register", "banks", "to", "virtual", "registers", "without", "a", "register", "class", "or", "register", "banks", "." ]	[ "RISCV", "RISCV" ]	RISCVTargetMachine1	addRegBankSelect	RISCV	CPU	LLVM	29,379	19	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", ...	[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]	[ "X86", "X86", "X86::MOVSX16rr8", "X86::MOVZX16rr8", "X86::MOVSX32rr8", "X86::MOVZX32rr8", "X86::MOVSX64rr8", "X86::MOVSX32rr16", "X86::MOVZX32rr16", "X86::MOVSX64rr16", "X86::MOVSX64rr32", "0", "1", "1", "0", "\"Unreachable!\"", "X86::MOVSX16rr8", "X86::MOVZX16rr8", "X86::MOVSX32...	X86InstrInfo (2)1	isCoalescableExtInstr	X86	CPU	LLVM	29,380	243	1	[]
[ "<s>", "bool", "AArch64LoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "Subtarget", "=", "&", "Fn", ".", "getSub...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64LoadStoreOptimizer (2)1	runOnMachineFunction	AArch64	CPU	LLVM	29,381	141	1	[]
[ "<s>", "static", "void", "avr_asm_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", "decl", ")", "{", "if", "(", "flags", "&", "AVR_SECTION_PROGMEM", ")", "{", "addr_space_t", "as", "=", "(", "flags", "&", "...	[ "Track", "need", "of", "__do_clear_bss", ",", "__do_copy_data", "for", "named", "sections", "." ]	[ "avr", "\".rodata\"", "\".data\"", "\".gnu.linkonce.d\"", "0", "\".rodata\"", "\".gnu.linkonce.r\"", "\".bss\"" ]	avr	avr_asm_named_section	avr	MPU	GCC	29,382	185	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "CSKYFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "Register", "SPReg",...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "CSKY", "CSKY", "CSKY::R14", "0", "0", "CSKY::ADJCALLSTACKDOWN" ]	CSKYFrameLowering1	eliminateCallFramePseudoInstr	CSKY	CPU	LLVM	29,383	122	1	[]
[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "AArch64", "AArch64", "ISD::SDIV", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "1" ]	AArch64TargetTransformInfo (2)	getArithmeticInstrCost	AArch64	CPU	LLVM	29,384	239	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", ":...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine16	addIRPasses	X86	CPU	LLVM	29,385	108	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "doesNotRet", ",", "bool", "&", "isTailCall", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "PPC", "PPC" ]	PPCISelLowering114	LowerCall	PowerPC	CPU	LLVM	29,386	157	1	[]
[ "<s>", "int", "main", "(", "int", "argc", ",", "char", "", "", "argv", ")", "{", "progname", "=", "\"mkoffload-intelmic\"", ";", "gcc_init_libintl", "(", ")", ";", "diagnostic_initialize", "(", "global_dc", ",", "0", ")", ";", "if", "(", "atexit", "(",...	[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]	[ "i386", "\"mkoffload-intelmic\"", "0", "0", "\"atexit failed\"", "\"COLLECT_GCC\"", "\"COLLECT_GCC must be set\"", "\"offload compiler %s not found\"", "1", "0", "\"-foffload-abi=\"", "\"-foffload-abi=\"", "1", "0", "\"ilp32\"", "\"lp64\"", "\"unrecognizable argument of option -foffl...	intelmic-mkoffload2	main	i386	CPU	GCC	29,387	419	1	[]
[ "<s>", "bool", "SNESFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegist...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "SNES", "SNES", "0", "SNES", "SNES", "SNES", "SNES", "SNES", "0", "1", "16", "\"Invalid register size\"", "SNES::PHAstk", "SNES" ]	SNESFrameLowering	spillCalleeSavedRegisters	SNES	DSP	LLVM	29,388	236	1	[]
[ "<s>", "bool", "HexagonShuffler", "::", "check", "(", ")", "{", "const", "HexagonPacketSummary", "Summary", "=", "GetPacketSummary", "(", ")", ";", "if", "(", "!", "applySlotRestrictions", "(", "Summary", ")", ")", "return", "false", ";", "if", "(", "!", "...	[ "Check", "if", "the", "constraints", "are", "satisfiable", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"invalid instruction packet\"" ]	HexagonShuffler10	check	Hexagon	DSP	LLVM	29,389	54	1	[]
[ "<s>", "int", "pru_get_ctable_base_index", "(", "unsigned", "HOST_WIDE_INT", "caddr", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "pru_ctable", ")", ";", "i", "++", ")", "{", "if", "(", "pru_ctabl...	[ "Check", "if", "the", "given", "address", "can", "be", "addressed", "via", "CTABLE_BASE", "+", "UBYTE_OFFS", ",", "and", "return", "the", "base", "CTABLE", "index", "if", "possible", "." ]	[ "pru", "0", "0xff", "1" ]	pru	pru_get_ctable_base_index	pru	CPU	GCC	29,390	68	1	[]
[ "<s>", "RCPair", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegisterClass", "0U", "ARM::GPRRegisterClass", "0U", "ARM::hGPRRegisterClass", "0U", "ARM::GPRRegisterClass", "MVT::f32", "0U", "ARM::SPRRegisterClass", "64", "0U", "ARM::DPRRegisterClass", "128", "0U", "ARM::QPRRegisterClass", "MVT::...	ARMISelLowering114	getRegForInlineAsmConstraint	ARM	CPU	LLVM	29,391	295	1	[]
[ "<s>", "bool", "movd44_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "get_attr_type", "(", "insn", ")", "==", "TYPE_ALU", "&&", "(", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_move_di", "\|\|", "INSN_CODE", "(", "insn", ")", "==", "CODE_F...	[ "Check", "if", "INSN", "is", "a", "movd44", "insn", "." ]	[ "nds32" ]	nds32-utils	movd44_insn_p	nds32	CPU	GCC	29,392	109	1	[]
[ "<s>", "void", "AMDGPUInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "}", "</s>" ]	[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "R600" ]	AMDGPUInstrInfo10	insertNoop	R600	GPU	LLVM	29,393	17	1	[]
[ "<s>", "int", "aarch64_asm_preferred_eh_data_format", "(", "int", "code", "ATTRIBUTE_UNUSED", ",", "int", "global", ")", "{", "int", "type", ";", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "case", "AARCH64_CMODEL_TINY_PIC", ":", ...	[ "Select", "a", "format", "to", "encode", "pointers", "in", "exception", "handling", "data", "." ]	[ "aarch64", "0" ]	aarch642	aarch64_asm_preferred_eh_data_format	aarch64	CPU	GCC	29,394	60	1	[]
[ "<s>", "void", "TPCSymbolizer", "::", "tryAddingPcLoadReferenceComment", "(", "raw_ostream", "&", "cStream", ",", "int64_t", "Value", ",", "uint64_t", "Address", ")", "{", "llvm_unreachable", "(", "\"unimplemented\"", ")", ";", "}", "</s>" ]	[ "Try", "to", "add", "a", "comment", "on", "the", "PC-relative", "load", "." ]	[ "TPC", "TPC", "\"unimplemented\"" ]	TPCDisassembler	tryAddingPcLoadReferenceComment	TPC	Virtual ISA	LLVM	29,395	22	1	[]
[ "<s>", "static", "bool", "sparc_cannot_force_const_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "case", "CONST_WIDE_INT", ":", "case", "CONST_DOUBLE", ":", "case",...	[ "Determine", "if", "it", "'s", "legal", "to", "put", "X", "into", "the", "constant", "pool", ".", "This", "is", "not", "possible", "if", "X", "contains", "the", "address", "of", "a", "symbol", "that", "is", "not", "constant", "(", "TLS", ")", "or", "...	[ "sparc", "0", "0", "0", "0", "1" ]	sparc	sparc_cannot_force_const_mem	sparc	CPU	GCC	29,396	122	1	[]
[ "<s>", "static", "bool", "riscv_valid_base_register_p", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ...	[ "Return", "true", "if", "X", "is", "a", "valid", "base", "register", "for", "mode", "MODE", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]	[ "riscv" ]	riscv	riscv_valid_base_register_p	riscv	CPU	GCC	29,397	54	1	[]
[ "<s>", "void", "R600MCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "const", "MachineOperand", ...	[ "The", "instruction", "is", "lowered", "." ]	[ "AMDGPU", "R600" ]	AMDGPUMCInstLower20	lower	AMDGPU	GPU	LLVM	29,398	60	1	[]
[ "<s>", "void", "BPFMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verif...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "BPF", "BPF", "support::endian", "support::little", "support::endian", "support::big", "BPF::LD_imm64", "BPF::LD_pseudo", "56", "48", "0xff", "48", "0xff", "0", "0xffffFFFF", "0xffffFFFF", "1", "0", "0", "0", "0", "32", "32", "56", "48", "0xff", "32", "0xffff", ...	BPFMCCodeEmitter12	encodeInstruction	BPF	Virtual ISA	LLVM	29,399	416	1	[]

[ "<s>", "const", "TargetRegisterClass", "*", "ARMBaseRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterClass", "*", "Super", "=", "R...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "ARM", "ARM", "ARM::GPRRegClassID", "ARM::SPRRegClassID", "ARM::DPRRegClassID", "ARM::GPRPairRegClassID", "ARM::QPRRegClassID", "ARM::QQPRRegClassID", "ARM::QQQQPRRegClassID", "ARM", "ARM::MQPRRegClassID", "ARM::MQQPRRegClassID", "ARM::MQQQQPRRegClassID", "ARM" ]

ARMBaseRegisterInfo

getLargestLegalSuperClass

ARM

CPU

LLVM

29,300

158

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", "....

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "X86", "X86", "X86" ]

X86FrameLowering128

hasFP

X86

CPU

LLVM

29,301

100

1

[]

[ "<s>", "static", "void", "mips_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "if", "(", "!", "TARGET_IRIX", ")", "{", "const", "char", "*", "abi_string", "=", "NULL", ";", "switch", "(", "mips_abi", ")", "{", "case", "ABI_32", ...

[ "Implement", "TARGET_ASM_FILE_START", "." ]

[ "mips", "\"abi32\"", "\"abiN32\"", "\"abi64\"", "\"abiO64\"", "\"eabi64\"", "\"eabi32\"", "\"\\t.section .mdebug.%s\\n\"", "\"\\t.section .gcc_compiled_long%d\\n\"", "64", "32", "\"\\t.previous\\n\"", "\"\\t.abicalls\\n\"", "\"\\t.set\\tmips16\\n\"", "\"\\n%s -G value = %d, Arch = %s, IS...

mips3

mips_file_start

mips

CPU

GCC

29,302

165

1

[]

[ "<s>", "MCAssembler", "*", "getAssembler", "(", ")", "const", "{", "MCAssembler", "*", "Assembler", "=", "nullptr", ";", "if", "(", "!", "Parser", ".", "getStreamer", "(", ")", ".", "hasRawTextSupport", "(", ")", ")", "{", "MCELFStreamer", "*", "MES", "=...

[ "Get", "the", "assembler", "object", "this", "is", "a", "layout", "for", "." ]

[ "Hexagon" ]

HexagonAsmParser

getAssembler

Hexagon

DSP

LLVM

29,303

59

1

[]

[ "<s>", "static", "int", "arm_barrier_cost", "(", "rtx", "insn", ")", "{", "int", "base_cost", "=", "50", ";", "rtx", "next", "=", "next_nonnote_insn", "(", "insn", ")", ";", "if", "(", "next", "!=", "NULL", "&&", "LABEL_P", "(", "next", ")", ")", "ba...

[ "Return", "the", "cost", "of", "forcibly", "inserting", "a", "barrier", "after", "INSN", "." ]

[ "arm", "50", "20", "50", "10", "10" ]

arm4

arm_barrier_cost

arm

CPU

GCC

29,304

76

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "Debu...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "0", "1", "2", "0" ]

MipsISelLowering93

LowerCallResult

Mips

CPU

LLVM

29,305

161

1

[]

[ "<s>", "void", "setAlignment", "(", "unsigned", "Align", ")", "{", "Alignment", "=", "Align", ";", "}", "</s>" ]

[ "setAlignment", "-", "Set", "the", "alignment", "of", "the", "function", "." ]

[ "GBZ80" ]

GBZ80TargetObjectFile

setAlignment

GBZ80

MPU

LLVM

29,306

12

1

[]

[ "<s>", "SDValue", "DLXTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unimplemented operan...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "DLX", "DLX", "\"unimplemented operand\"" ]

DLXISelLowering

LowerOperation

DLX

CPU

LLVM

29,307

32

1

[]

[ "<s>", "static", "void", "cris_file_start", "(", "void", ")", "{", "targetm", ".", "file_start_app_off", "=", "!", "(", "TARGET_PDEBUG", "||", "flag_print_asm_name", ")", ";", "targetm", ".", "file_start_file_directive", "=", "TARGET_ELF", ";", "default_file_start",...

[ "Boilerplate", "emitted", "at", "start", "of", "file", ".", "NO_APP", "*", "only", "at", "file", "start", "*", "means", "faster", "assembly", ".", "It", "also", "means", "comments", "are", "not", "allowed", ".", "In", "some", "cases", "comments", "will", ...

[ "cris" ]

cris3

cris_file_start

cris

MPU

GCC

29,308

29

1

[]

[ "<s>", "static", "void", "aarch64_emit_load_exclusive", "(", "machine_mode", "mode", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "...

[ "Emit", "load", "exclusive", "." ]

[ "aarch64" ]

aarch642

aarch64_emit_load_exclusive

aarch64

CPU

GCC

29,309

91

1

[]

[ "<s>", "bool", "LM32FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "Machin...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "LM32", "LM32" ]

LM32FrameLowering

hasFP

LM32

MPU

LLVM

29,310

78

1

[]

[ "<s>", "static", "unsigned", "int", "ix86_minimum_incoming_stack_boundary", "(", "bool", "sibcall", ")", "{", "unsigned", "int", "incoming_stack_boundary", ";", "if", "(", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", ")", "incoming_stack_boundary",...

[ "Return", "minimum", "incoming", "stack", "alignment", "." ]

[ "i386", "128", "128" ]

i3866

ix86_minimum_incoming_stack_boundary

i386

CPU

GCC

29,311

132

1

[]

[ "<s>", "Register", "SparcRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "SP", "::", "I6", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Sparc", "Sparc", "SP::I6" ]

SparcRegisterInfo18

getFrameRegister

Sparc

CPU

LLVM

29,312

18

1

[]

[ "<s>", "bool", "BTFDebug", "::", "InstLower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "BPF", "::", "LD_imm64", ")", "{", "const", "MachineOperand", "&", "MO", ...

[ "Emit", "proper", "patchable", "instructions", "." ]

[ "BPF", "BPF::LD_imm64", "1", "BPFCoreSharedInfo::AmaAttr", "BPF::MOV_ri", "0" ]

BTFDebug15

InstLower

BPF

Virtual ISA

LLVM

29,313

154

1

[]

[ "<s>", "void", "CSKYInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCInst", "*", "New...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "CSKY", "CSKY" ]

CSKYInstPrinter

printInst

CSKY

CPU

LLVM

29,314

68

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "const", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "if", "(", "const", "Ba...

[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...

[ "Mips", "Mips" ]

MipsAsmPrinter100

isBlockOnlyReachableByFallthrough

Mips

CPU

LLVM

29,315

167

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "OpKind", "::", "Reg", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "TPC" ]

TPCAsmParser

isReg

TPC

Virtual ISA

LLVM

29,316

15

1

[]

[ "<s>", "static", "int", "getRegClass", "(", "RegisterKind", "Is", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "Is", "==", "IS_VGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "retu...

[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]

[ "AMDGPU", "1", "1", "AMDGPU::VGPR_32RegClassID", "2", "AMDGPU::VReg_64RegClassID", "3", "AMDGPU::VReg_96RegClassID", "4", "AMDGPU::VReg_128RegClassID", "5", "AMDGPU::VReg_160RegClassID", "6", "AMDGPU::VReg_192RegClassID", "8", "AMDGPU::VReg_256RegClassID", "16", "AMDGPU::VReg_512Re...

AMDGPUAsmParser11

getRegClass

AMDGPU

GPU

LLVM

29,317

347

1

[]

[ "<s>", "static", "int", "pa_reloc_rw_mask", "(", "void", ")", "{", "return", "3", ";", "}", "</s>" ]

[ "Implement", "pa_reloc_rw_mask", "." ]

[ "pa", "3" ]

pa4

pa_reloc_rw_mask

pa

CPU

GCC

29,318

11

1

[]

[ "<s>", "static", "void", "rs6000_option_override", "(", "void", ")", "{", "(", "void", ")", "rs6000_option_override_internal", "(", "true", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_OPTION_OVERRIDE", ".", "On", "the", "RS/6000", "this", "is", "used", "to", "define", "the", "target", "cpu", "type", "." ]

[ "rs6000" ]

rs6000

rs6000_option_override

rs6000

CPU

GCC

29,319

16

1

[]

[ "<s>", "void", "rs6000_emit_sISEL", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "operands", "[", "]", ")", "{", "rs6000_emit_int_cmove", "(", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ",", "const1_rtx", ",", "const0_rtx", ")...

[ "Emit", "the", "RTL", "for", "an", "sISEL", "pattern", "." ]

[ "powerpcspe", "0", "1" ]

powerpcspe

rs6000_emit_sISEL

powerpcspe

CPU

GCC

29,320

31

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", ...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "X86", "0", "0" ]

X86CallLowering14

getStackAddress

X86

CPU

LLVM

29,321

93

1

[]

[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mip...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Mips", "Mips", "Mips::SW", "Mips::SD", "Mips::SWC1", "Mips::SDC1", "Mips::SDC164", "1", "2", "2", "1", "0", "0" ]

MipsSEInstrInfo15

isStoreToStackSlot

Mips

CPU

LLVM

29,322

140

1

[]

[ "<s>", "bool", "Z80AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "int", "Offset", ...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "Z80", "Z80", "0", "\"unexpected inline asm memory operand\"", "\"(\"", "Z80", "\")\"" ]

Z80AsmPrinter (2)

PrintAsmMemoryOperand

Z80

MPU

LLVM

29,323

86

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "TargetRe...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "X86", "X86", "X86::EFLAGS", "X86::MOV32r0", "0", "X86::MOV32r1", "1", "X86::MOV32r_1", "1", "\"Unexpected instruction!\"", "X86::MOV32ri", "0", "0" ]

X86InstrInfo106

reMaterialize

X86

CPU

LLVM

29,324

220

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "xtensa_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "||", "TREE_CODE", "(", "exp", ")", "==", "CONSTRUCTOR", ")", ...

[ "Implement", "TARGET_CONSTANT_ALIGNMENT", ".", "Align", "string", "constants", "and", "constructors", "to", "at", "least", "a", "word", "boundary", ".", "The", "typical", "use", "of", "this", "macro", "is", "to", "increase", "alignment", "for", "string", "consta...

[ "xtensa" ]

xtensa

xtensa_constant_alignment

xtensa

MPU

GCC

29,325

44

1

[]

[ "<s>", "bool", "BPFAdjustOptImpl", "::", "run", "(", ")", "{", "for", "(", "Function", "&", "F", ":", "*", "M", ")", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "adjustBasicBlock", "(", "BB", ")", ";", "for", "(", "auto", "&", "I", ":", ...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "BPF", "BPF" ]

BPFAdjustOpt1

run

BPF

Virtual ISA

LLVM

29,326

50

1

[]

[ "<s>", "static", "rtx", "mips_expand_builtin_bposge", "(", "enum", "mips_builtin_type", "builtin_type", ",", "rtx", "target", ")", "{", "rtx", "condition", ",", "cmp_result", ";", "int", "cmp_value", ";", "if", "(", "target", "==", "0", "||", "GET_MODE", "(", ...

[ "Expand", "a", "bposge", "builtin", "of", "type", "BUILTIN_TYPE", ".", "TARGET", ",", "if", "nonnull", ",", "suggests", "a", "good", "place", "to", "put", "the", "boolean", "result", ".", "The", "sequence", "we", "want", "is", "li", "target", ",", "0", ...

[ "mips", "0", "32", "0" ]

mips

mips_expand_builtin_bposge

mips

CPU

GCC

29,327

92

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "override", "{", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", "....

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "X86", "ISD::ArgFlagsTy", "0", "0", "0" ]

X86CallLowering11

getStackAddress

X86

CPU

LLVM

29,328

102

1

[]

[ "<s>", "static", "void", "rs6000_split_v4si_init_di_reg", "(", "rtx", "dest", ",", "rtx", "si1", ",", "rtx", "si2", ",", "rtx", "tmp", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "mask_32bit", "=", "HOST_WIDE_INT_C", "(", "0xffffffff", ")", ";", "if", "(...

[ "Helper", "function", "for", "rs6000_split_v4si_init", "to", "build", "up", "a", "DImode", "value", "from", "two", "SImode", "values", "." ]

[ "rs6000", "0xffffffff", "32", "32", "32", "32" ]

rs60006

rs6000_split_v4si_init_di_reg

rs6000

CPU

GCC

29,329

240

1

[]

[ "<s>", "static", "void", "s390_init_frame_layout", "(", "void", ")", "{", "HOST_WIDE_INT", "frame_size", ";", "int", "base_used", ";", "if", "(", "reload_completed", ")", "return", ";", "do", "{", "frame_size", "=", "cfun_frame_layout", ".", "frame_size", ";", ...

[ "Generate", "frame", "layout", ".", "Fills", "in", "register", "and", "frame", "data", "for", "the", "current", "function", "in", "cfun-", ">", "machine", ".", "This", "routine", "can", "be", "called", "multiple", "times", ";", "it", "will", "re-do", "the"...

[ "s390", "0", "5", "2", "2" ]

s390

s390_init_frame_layout

s390

MPU

GCC

29,330

133

1

[]

[ "<s>", "int", "sparc_check_64", "(", "rtx", "x", ",", "rtx_insn", "*", "insn", ")", "{", "int", "set_once", "=", "0", ";", "rtx", "y", "=", "x", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", ";", "if", "(", "GET_MODE", "(",...

[ "Return", "0", "if", "the", "high", "32", "bits", "of", "X", "(", "the", "low", "word", "of", "X", ",", "if", "DImode", ")", "are", "unknown", ".", "Return", "1", "if", "the", "high", "bits", "are", "zero", ",", "-1", "if", "the", "register", "is...

[ "sparc", "0", "1", "1", "0", "0", "0", "0", "0", "0" ]

sparc

sparc_check_64

sparc

CPU

GCC

29,331

226

1

[]

[ "<s>", "const", "CAHPInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "CAHP", "CAHP" ]

CAHPSubtarget

getInstrInfo

CAHP

CPU

LLVM

29,332

14

1

[]

[ "<s>", "static", "bool", "fits_dispatch_window", "(", "rtx_insn", "*", "insn", ")", "{", "dispatch_windows", "*", "window_list", "=", "dispatch_window_list", ";", "dispatch_windows", "*", "window_list_next", "=", "dispatch_window_list", "->", "next", ";", "unsigned", ...

[ "This", "function", "returns", "true", "if", "insn", "satisfies", "dispatch", "rules", "on", "the", "last", "window", "scheduled", "." ]

[ "i386", "1", "32", "48", "0", "2" ]

i3864

fits_dispatch_window

i386

CPU

GCC

29,333

188

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "RISCV" ]

RISCVAsmParser (2)

getEndLoc

RISCV

CPU

LLVM

29,334

11

1

[]

[ "<s>", "bool", "ARMBlockPlacement", "::", "fixBackwardsWLS", "(", "MachineLoop", "*", "ML", ")", "{", "MachineInstr", "*", "WlsInstr", "=", "findWLS", "(", "ML", ")", ";", "if", "(", "!", "WlsInstr", ")", "return", "false", ";", "MachineBasicBlock", "*", "...

[ "Checks", "if", "loop", "has", "a", "backwards", "branching", "WLS", ",", "and", "if", "possible", ",", "fixes", "it", "." ]

[ "ARM", "ARM", "\"Found a backwards WLS from \"", "\" to \"", "\"\\n\"", "\"Can't move Predecessor\"", "\"block as it would convert a WLS from forward to a \"", "\"backwards branching WLS\\n\"" ]

ARMBlockPlacement

fixBackwardsWLS

ARM

CPU

LLVM

29,335

199

1

[]

[ "<s>", "const", "MCPhysReg", "*", "MSP430RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "MSP430FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "*", "MF", ")", ";", "const", "Function",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "MSP430", "MSP430", "MSP430", "MSP430::FP", "MSP430::R5", "MSP430::R6", "MSP430::R7", "MSP430::R8", "MSP430::R9", "MSP430::R10", "0", "MSP430::R5", "MSP430::R6", "MSP430::R7", "MSP430::R8", "MSP430::R9", "MSP430::R10", "0", "MSP430::FP", "MSP430::R5", "MSP430::R6", "MSP430:...

MSP430RegisterInfo24

getCalleeSavedRegs

MSP430

MPU

LLVM

29,336

271

1

[]

[ "<s>", "static", "rsqrts_type", "get_rsqrts_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "return", "gen_aarch64_rsqrtsdf", ";", "case", "E_SFmode", ":", "return", "gen_aarch64_rsqrtssf", ";", "case", "E_...

[ "Select", "reciprocal", "square", "root", "series", "step", "insn", "depending", "on", "machine", "mode", "." ]

[ "aarch64" ]

aarch645

get_rsqrts_type

aarch64

CPU

GCC

29,337

51

1

[]

[ "<s>", "void", "PPCELFStreamer", "::", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "PPCMCCodeEmitter", "*", "Emitter", "=", "static_cast", "<", "PPCMCCodeEmitter", "*", ">", "(", "getAssembler", ...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "64", "4", "0" ]

PPCELFStreamer5

emitInstruction

PowerPC

CPU

LLVM

29,338

172

1

[]

[ "<s>", "MCSection", "*", "HexagonTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "TRACE", "(", "\...

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "Hexagon", "Hexagon", "\"[getExplicitSectionGlobal] GV(\"", "\") from(\"", "\") \"", "\"private_linkage \"", "\"\"", "\"local_linkage \"", "\"\"", "\"internal \"", "\"\"", "\"external \"", "\"\"", "\"common_linkage \"", "\"\"", "\"common \"", "\"\"", "\"kind_common \"", "\"\"", ...

HexagonTargetObjectFile41

getExplicitSectionGlobal

Hexagon

DSP

LLVM

29,339

295

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "LiveRangeShrinkID", ")", ";", "addPass", "(", "createX86FixupSetCC", "(", ")", ")",...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine102

addPreRegAlloc

X86

CPU

LLVM

29,340

75

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "ARMBaseRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "const", "TargetRegisterClass", "*", "Super", "=", "RC", ";", "TargetRegisterClass", "::", "sc_iter...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "ARM", "ARM", "ARM::GPRRegClassID", "ARM::SPRRegClassID", "ARM::DPRRegClassID", "ARM::QPRRegClassID", "ARM::QQPRRegClassID", "ARM::QQQQPRRegClassID" ]

ARMBaseRegisterInfo1

getLargestLegalSuperClass

ARM

CPU

LLVM

29,341

93

1

[]

[ "<s>", "void", "pa_asm_output_aligned_common", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "unsigned", "int", "max_common_align", ";", "max_common_align", "="...

[ "Both", "the", "HP", "and", "GNU", "assemblers", "under", "HP-UX", "provide", "a", ".comm", "directive", "that", "does", "n't", "allow", "the", "alignment", "of", "global", "common", "storage", "to", "be", "directly", "specified", ".", "The", "SOM", "linker"...

[ "pa", "128", "4096", "256", "64", "0", "\"alignment (%u) for %s exceeds maximum alignment \"", "\"for global common data. Using %u\"", "\"\\t.comm \"", "\"\\n\"" ]

pa3

pa_asm_output_aligned_common

pa

CPU

GCC

29,342

101

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "LoongArchSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "LoongArch", "LoongArch" ]

LoongArchISelDAGToDAG

runOnMachineFunction

LoongArch

CPU

LLVM

29,343

30

1

[]

[ "<s>", "MCSection", "*", "RISCVELFTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "isConstantI...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "RISCV", "RISCV" ]

RISCVTargetObjectFile7

getSectionForConstant

RISCV

CPU

LLVM

29,344

52

1

[]

[ "<s>", "static", "void", "s390_z10_prevent_earlyload_conflicts", "(", "rtx_insn", "*", "*", "ready", ",", "int", "*", "nready_p", ")", "{", "unsigned", "int", "regno", ";", "int", "nready", "=", "*", "nready_p", ";", "rtx_insn", "*", "tmp", ";", "int", "i"...

[ "Rearrange", "the", "ready", "list", "in", "order", "to", "avoid", "the", "situation", "described", "for", "Z10_EARLYLOAD_DISTANCE", ".", "A", "problematic", "load", "instruction", "is", "moved", "to", "the", "very", "end", "of", "the", "ready", "list", "." ]

[ "s390", "1", "0", "1", "0", "1", "0", "0" ]

s390

s390_z10_prevent_earlyload_conflicts

s390

MPU

GCC

29,345

234

1

[]

[ "<s>", "static", "rtx", "frv_expand_cut_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", "fr...

[ "Expand", "cut-style", "builtins", ",", "which", "take", "two", "operands", "and", "an", "implicit", "ACCG", "one", "." ]

[ "frv", "0", "1", "1", "2", "2" ]

frv

frv_expand_cut_builtin

frv

VLIW

GCC

29,346

151

1

[]

[ "<s>", "static", "unsigned", "int", "sparc_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "SPARC_GSR_REG", ")", "return", "1", ";", "if", "(", "TARGET_ARCH64", ")", "{", "if", "(", "SPAR...

[ "Implement", "TARGET_HARD_REGNO_NREGS", ".", "On", "SPARC", ",", "ordinary", "registers", "hold", "32", "bits", "worth", ";", "this", "means", "both", "integer", "and", "floating", "point", "registers", ".", "On", "v9", ",", "integer", "regs", "hold", "64", ...

[ "sparc", "1", "4" ]

sparc

sparc_hard_regno_nregs

sparc

CPU

GCC

29,347

73

1

[]

[ "<s>", "static", "bool", "nvptx_can_change_mode_class", "(", "machine_mode", ",", "machine_mode", ",", "reg_class_t", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]

[ "nvptx" ]

nvptx

nvptx_can_change_mode_class

nvptx

GPU

GCC

29,348

15

1

[]

[ "<s>", "void", "ix86_expand_sse2_abs", "(", "rtx", "target", ",", "rtx", "input", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "rtx", "tmp0", ",", "tmp1", ",", "x", ";", "switch", "(", "mode", ")", "{", "case", "V4SImode"...

[ "Calculate", "integer", "abs", "(", ")", "using", "only", "SSE2", "instructions", "." ]

[ "i386", "1", "0", "0", "0", "0", "0", "0", "0" ]

i3865

ix86_expand_sse2_abs

i386

CPU

GCC

29,349

199

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".hsa_code_object_version\"", ")", "return", "ParseDirectiveH...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AMDGPU", "AMDGPU", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".hsatext\"", "\".text\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amdgpu_hsa_module_global\"", "AMDGPU", "\".amdgpu_hsa_program_global\"", "AMDGPU", "\".hsadata_global_agent\"", "...

AMDGPUAsmParser (2)

ParseDirective

AMDGPU

GPU

LLVM

29,350

136

1

[]

[ "<s>", "bool", "enableEarlyIfConversion", "(", ")", "const", "override", "{", "return", "hasISEL", "(", ")", ";", "}", "</s>" ]

[ "Enable", "the", "use", "of", "the", "early", "if", "conversion", "pass", "." ]

[ "PowerPC" ]

PPCSubtarget (2)1

enableEarlyIfConversion

PowerPC

CPU

LLVM

29,351

13

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "CV_Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "PowerPC" ]

PPCCTRLoops2

isImm

PowerPC

CPU

LLVM

29,352

12

1

[]

[ "<s>", "bool", "AArch64Subtarget", "::", "supportsAddressTopByteIgnored", "(", ")", "const", "{", "if", "(", "!", "UseAddressTopByteIgnored", ")", "return", "false", ";", "if", "(", "TargetTriple", ".", "isDriverKit", "(", ")", ")", "return", "true", ";", "if"...

[ "CPU", "has", "TBI", "(", "top", "byte", "of", "addresses", "is", "ignored", "during", "HW", "address", "translation", ")", "and", "OS", "enables", "it", "." ]

[ "AArch64", "AArch64", "8" ]

AArch64Subtarget36

supportsAddressTopByteIgnored

AArch64

CPU

LLVM

29,353

53

1

[]

[ "<s>", "int", "const_ok_for_arm", "(", "HOST_WIDE_INT", "i", ")", "{", "int", "lowbit", ";", "if", "(", "(", "i", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "0xffffffff", ")", "!=", "0", "&&", "(", "(", "i", "&", "~", "(", "unsigned", "HOST_WID...

[ "Return", "TRUE", "if", "int", "I", "is", "a", "valid", "immediate", "ARM", "constant", "." ]

[ "arm", "0xffffffff", "0", "0xffffffff", "0", "0xffffffff", "0xffffffff", "0xff", "0", "1", "1", "0xff", "0", "4", "0xc000003f", "0", "0xf000000f", "0", "0xfc000003", "0", "0xff", "16", "8", "0xff00", "16" ]

arm4

const_ok_for_arm

arm

CPU

GCC

29,354

238

1

[]

[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "ARM" ]

ARMMCExpr

getKind

ARM

CPU

LLVM

29,355

10

1

[]

[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForStrcmp", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src1", ",", "SDValue", "Src2", ",", "M...

[ "Emit", "target-specific", "code", "that", "performs", "a", "strcmp", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]

[ "SystemZ", "SystemZ", "MVT::Other", "MVT::Glue", "SystemZISD::STRCMP", "0", "MVT::i32", "1", "2" ]

SystemZSelectionDAGInfo (2)

EmitTargetCodeForStrcmp

SystemZ

CPU

LLVM

29,356

130

1

[]

[ "<s>", "bool", "CSKYConstantPool", "::", "empty", "(", ")", "{", "return", "Entries", ".", "empty", "(", ")", ";", "}", "</s>" ]

[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]

[ "CSKY", "CSKY" ]

CSKYTargetStreamer

empty

CSKY

CPU

LLVM

29,357

15

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createAArch64O0PreLegalizerCombiner", "(", ")", ")", ";", "else", "{", "addPass", "(...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine21

addPreLegalizeMachineIR

AArch64

CPU

LLVM

29,358

47

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "X86InstrInfo", "&", "TII", "=", "*", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "X86", "X86", "X86", "X86", "0", "0", "1", "0", "0", "1", "0", "3", "3" ]

X86FrameLowering (2)

eliminateCallFramePseudoInstr

X86

CPU

LLVM

29,359

435

1

[]

[ "<s>", "bool", "LC2200FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI",...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "LC2200", "LC2200" ]

LC2200FrameLowering

hasFP

LC2200

CPU

LLVM

29,360

68

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "SystemZ", "SystemZ", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::SIGN_EXTEND_INREG", "SystemZISD::MERGE_HIGH", "SystemZISD::MERGE_LOW", "ISD::LOAD", "ISD::STORE", "ISD::EXTRACT_VECTOR_ELT", "SystemZISD::JOIN_DWORDS", "ISD::FP_ROUND", "ISD::BSWAP", "SystemZISD::BR_CCMASK", "SystemZISD:...

SystemZISelLowering3

PerformDAGCombine

SystemZ

CPU

LLVM

29,361

237

1

[]

[ "<s>", "void", "alpha_expand_builtin_revert_vms_condition_handler", "(", "rtx", "target", ")", "{", "alpha_expand_builtin_establish_vms_condition_handler", "(", "target", ",", "const0_rtx", ")", ";", "}", "</s>" ]

[ "Expand", "code", "to", "store", "the", "current", "VMS", "condition", "handler", "into", "TARGET", "and", "nullify", "it", "." ]

[ "alpha" ]

alpha

alpha_expand_builtin_revert_vms_condition_handler

alpha

MPU

GCC

29,362

15

1

[]

[ "<s>", "static", "bool", "sh_can_follow_jump", "(", "const", "rtx_insn", "*", "branch1", ",", "const", "rtx_insn", "*", "branch2", ")", "{", "if", "(", "flag_reorder_blocks_and_partition", "&&", "simplejump_p", "(", "branch2", ")", "&&", "CROSSING_JUMP_P", "(", ...

[ "Return", "true", "if", "it", "'s", "possible", "to", "redirect", "BRANCH1", "to", "the", "destination", "of", "an", "unconditional", "jump", "BRANCH2", ".", "We", "only", "want", "to", "do", "this", "if", "the", "resulting", "branch", "will", "have", "a",...

[ "sh", "0", "0", "256", "0", "256" ]

sh

sh_can_follow_jump

sh

CPU

GCC

29,363

160

1

[]

[ "<s>", "void", "expand_prologue", "(", "void", ")", "{", "tree", "func_attr", ";", "int", "size", ";", "int", "regno", ";", "rtx", "scratch", ";", "gcc_assert", "(", "reload_completed", "==", "1", ")", ";", "size", "=", "get_frame_size", "(", ")", ";", ...

[ "Expand", "the", "prologue", "into", "RTL", "." ]

[ "m68hc11", "1", "\"interrupt\"", "\"trap\"", "\"far\"", "1", "\"near\"", "0", "0", "2", "4", "3", "8", "10", "2", "2", "2", "0", "1" ]

m68hc111

expand_prologue

m68hc11

MPU

GCC

29,364

392

1

[]

[ "<s>", "OR1KSubtarget", "&", "OR1KSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName",...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "OR1K", "OR1K", "OR1K", "\"generic\"" ]

OR1KSubtarget1

initializeSubtargetDependencies

OR1K

CPU

LLVM

29,365

44

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "createSIPrepareScratchRegs", "(", ")", ",", "false", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ",", "false", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "R600", "SI", "SI" ]

AMDGPUTargetMachine80

addPostRegAlloc

R600

GPU

LLVM

29,366

26

1

[]

[ "<s>", "int", "MSP430RegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "assert", "(", "0", "&&", "\"Not implemented yet!\"", ")", ";", "}", "</s>" ]

[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]

[ "MSP430", "MSP430", "0", "\"Not implemented yet!\"" ]

MSP430RegisterInfo11

getDwarfRegNum

MSP430

MPU

LLVM

29,367

21

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "IsDesirableToPromoteOp", "(", "SDValue", "Op", ",", "EVT", "&", "PVT", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i16", ")", "return", ...

[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "." ]

[ "X86", "X86", "MVT::i16", "ISD::isNormalStore", "ISD::ATOMIC_LOAD", "ISD::ATOMIC_STORE", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SHL", "ISD::SRL", "0", "ISD::ADD", "ISD::MUL", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::SUB", "0", "1", "ISD::MUL", "ISD...

X86ISelLowering

IsDesirableToPromoteOp

X86

CPU

LLVM

29,368

490

1

[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TrueBlock", ",", "MachineBasicBlock", "*", "&", "FalseBlock", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Condition", "...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "Lanai", "Lanai", "Lanai::BT", "0", "0", "0", "Lanai::BRCC", "1", "0" ]

LanaiInstrInfo

analyzeBranch

Lanai

CPU

LLVM

29,369

311

1

[]

[ "<s>", "static", "void", "arc_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "asm_fprintf", "(", "f", ",", "\"\\tld_s\\t%s,[pcl,8]\\n\"", ",", "ARC_TEMP_SCRATCH_REG", ")", ";", "asm_fprintf", "(", "f", ",", "\"\\tld\\t%s,[pcl,12]\\n\"", ",", "reg_names",...

[ "Output", "assembler", "code", "for", "a", "block", "containing", "the", "constant", "parts", "of", "a", "trampoline", ",", "leaving", "space", "for", "variable", "parts", ".", "A", "trampoline", "looks", "like", "this", ":", "ld_s", "r12", ",", "[", "pcl,...

[ "arc", "\"\\tld_s\\t%s,[pcl,8]\\n\"", "\"\\tld\\t%s,[pcl,12]\\n\"", "\"\\tj_s\\t[%s]\\n\"" ]

arc

arc_asm_trampoline_template

arc

MPU

GCC

29,370

54

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "return", "SIInstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "isUInt", "<",...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "12" ]

SIRegisterInfo106

isFrameOffsetLegal

AMDGPU

GPU

LLVM

29,371

36

1

[]

[ "<s>", "void", "tilepro_expand_builtin_vector_binop", "(", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ",", "machine_mode", "dest_mode", ",", "rtx", "dest", ",", "machine_mode", "src_mode", ",", "rtx", "src0", ",", "rtx", "src1", ...

[ "Expand", "a", "builtin", "vector", "binary", "op", ",", "by", "calling", "gen", "function", "GEN", "with", "operands", "in", "the", "proper", "modes", ".", "DEST", "is", "converted", "to", "DEST_MODE", ",", "and", "src0", "and", "src1", "(", "if", "DO_S...

[ "tilepro" ]

tilepro

tilepro_expand_builtin_vector_binop

tilepro

VLIW

GCC

29,372

112

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "EVT", "VT", "=", "getValueType", "(", "DL", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "0", "1", "MVT::i1", "MVT::i8", "MVT::i32", "0", "1", "1", "MVT::i16", "MVT::i64", "2", "MVT::isVoid", "1" ]

ARMISelLowering (2)2

isLegalAddressingMode

ARM

CPU

LLVM

29,373

251

1

[]

[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "MachineBasicBloc...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "PowerPC", "0", "1", "PPC::VSHRCRegClass", "PPC::VSLRCRegClass", "\"Unknown source for a VSX copy\"", "1", "PPC::sub_128", "PPC::sub_64", "PPC::VSHRCRegClass", "PPC::VSLRCRegClass", "\"Unknown destination for a VSX copy\"", "PPC::sub_128", "PPC::sub_64" ]

PPCVSXCopy7

processBlock

PowerPC

CPU

LLVM

29,374

438

1

[]

[ "<s>", "MachineInstr", "*", "SystemZInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MFI", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "LiveVariables", "*", "LV", ")", "const", "{", "MachineInstr", "*", ...

[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]

[ "SystemZ", "SystemZ", "SystemZ::getThreeOperandOpcode", "0", "0", "1", "2", "64", "SystemZ::RISBG", "SystemZ::RISBLG32", "0", "2", "SystemZ::RISBLG32", "31", "31", "0", "1", "0", "128", "0", "0" ]

SystemZInstrInfo (2)

convertToThreeAddress

SystemZ

CPU

LLVM

29,375

450

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM" ]

ARMTargetTransformInfo

getAnalysisUsage

ARM

CPU

LLVM

29,376

18

1

[]

[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitImplicitDef", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "RegNo", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", ...

[ "Targets", "can", "override", "this", "to", "customize", "the", "output", "of", "IMPLICIT_DEF", "instructions", "in", "verbose", "mode", "." ]

[ "NVPTX", "NVPTX", "0", "\"implicit-def: \"", "\"implicit-def: \"" ]

NVPTXAsmPrinter25

emitImplicitDef

NVPTX

GPU

LLVM

29,377

83

1

[]

[ "<s>", "const", "uint32_t", "*", "HexagonRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "HexagonCSR_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonRegisterInfo12

getCallPreservedMask

Hexagon

DSP

LLVM

29,378

22

1

[]

[ "<s>", "bool", "RISCVPassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "register", "bank", "selector", "pass", ",", "which", "assigns", "register", "banks", "to", "virtual", "registers", "without", "a", "register", "class", "or", "register", "banks", "." ]

[ "RISCV", "RISCV" ]

RISCVTargetMachine1

addRegBankSelect

RISCV

CPU

LLVM

29,379

19

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", ...

[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]

[ "X86", "X86", "X86::MOVSX16rr8", "X86::MOVZX16rr8", "X86::MOVSX32rr8", "X86::MOVZX32rr8", "X86::MOVSX64rr8", "X86::MOVSX32rr16", "X86::MOVZX32rr16", "X86::MOVSX64rr16", "X86::MOVSX64rr32", "0", "1", "1", "0", "\"Unreachable!\"", "X86::MOVSX16rr8", "X86::MOVZX16rr8", "X86::MOVSX32...

X86InstrInfo (2)1

isCoalescableExtInstr

X86

CPU

LLVM

29,380

243

1

[]

[ "<s>", "bool", "AArch64LoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "Subtarget", "=", "&", "Fn", ".", "getSub...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64LoadStoreOptimizer (2)1

runOnMachineFunction

AArch64

CPU

LLVM

29,381

141

1

[]

[ "<s>", "static", "void", "avr_asm_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", "decl", ")", "{", "if", "(", "flags", "&", "AVR_SECTION_PROGMEM", ")", "{", "addr_space_t", "as", "=", "(", "flags", "&", "...

[ "Track", "need", "of", "__do_clear_bss", ",", "__do_copy_data", "for", "named", "sections", "." ]

[ "avr", "\".rodata\"", "\".data\"", "\".gnu.linkonce.d\"", "0", "\".rodata\"", "\".gnu.linkonce.r\"", "\".bss\"" ]

avr

avr_asm_named_section

avr

MPU

GCC

29,382

185

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "CSKYFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "Register", "SPReg",...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "CSKY", "CSKY", "CSKY::R14", "0", "0", "CSKY::ADJCALLSTACKDOWN" ]

CSKYFrameLowering1

eliminateCallFramePseudoInstr

CSKY

CPU

LLVM

29,383

122

1

[]

[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "AArch64", "AArch64", "ISD::SDIV", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "1" ]

AArch64TargetTransformInfo (2)

getArithmeticInstrCost

AArch64

CPU

LLVM

29,384

239

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", ":...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine16

addIRPasses

X86

CPU

LLVM

29,385

108

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "doesNotRet", ",", "bool", "&", "isTailCall", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "PPC", "PPC" ]

PPCISelLowering114

LowerCall

PowerPC

CPU

LLVM

29,386

157

1

[]

[ "<s>", "int", "main", "(", "int", "argc", ",", "char", "*", "*", "argv", ")", "{", "progname", "=", "\"mkoffload-intelmic\"", ";", "gcc_init_libintl", "(", ")", ";", "diagnostic_initialize", "(", "global_dc", ",", "0", ")", ";", "if", "(", "atexit", "(",...

[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]

[ "i386", "\"mkoffload-intelmic\"", "0", "0", "\"atexit failed\"", "\"COLLECT_GCC\"", "\"COLLECT_GCC must be set\"", "\"offload compiler %s not found\"", "1", "0", "\"-foffload-abi=\"", "\"-foffload-abi=\"", "1", "0", "\"ilp32\"", "\"lp64\"", "\"unrecognizable argument of option -foffl...

intelmic-mkoffload2

main

i386

CPU

GCC

29,387

419

1

[]

[ "<s>", "bool", "SNESFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegist...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "SNES", "SNES", "0", "SNES", "SNES", "SNES", "SNES", "SNES", "0", "1", "16", "\"Invalid register size\"", "SNES::PHAstk", "SNES" ]

SNESFrameLowering

spillCalleeSavedRegisters

SNES

DSP

LLVM

29,388

236

1

[]

[ "<s>", "bool", "HexagonShuffler", "::", "check", "(", ")", "{", "const", "HexagonPacketSummary", "Summary", "=", "GetPacketSummary", "(", ")", ";", "if", "(", "!", "applySlotRestrictions", "(", "Summary", ")", ")", "return", "false", ";", "if", "(", "!", "...

[ "Check", "if", "the", "constraints", "are", "satisfiable", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"invalid instruction packet\"" ]

HexagonShuffler10

check

Hexagon

DSP

LLVM

29,389

54

1

[]

[ "<s>", "int", "pru_get_ctable_base_index", "(", "unsigned", "HOST_WIDE_INT", "caddr", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "pru_ctable", ")", ";", "i", "++", ")", "{", "if", "(", "pru_ctabl...

[ "Check", "if", "the", "given", "address", "can", "be", "addressed", "via", "CTABLE_BASE", "+", "UBYTE_OFFS", ",", "and", "return", "the", "base", "CTABLE", "index", "if", "possible", "." ]

[ "pru", "0", "0xff", "1" ]

pru

pru_get_ctable_base_index

pru

CPU

GCC

29,390

68

1

[]

[ "<s>", "RCPair", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegisterClass", "0U", "ARM::GPRRegisterClass", "0U", "ARM::hGPRRegisterClass", "0U", "ARM::GPRRegisterClass", "MVT::f32", "0U", "ARM::SPRRegisterClass", "64", "0U", "ARM::DPRRegisterClass", "128", "0U", "ARM::QPRRegisterClass", "MVT::...

ARMISelLowering114

getRegForInlineAsmConstraint

ARM

CPU

LLVM

29,391

295

1

[]

[ "<s>", "bool", "movd44_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "get_attr_type", "(", "insn", ")", "==", "TYPE_ALU", "&&", "(", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_move_di", "||", "INSN_CODE", "(", "insn", ")", "==", "CODE_F...

[ "Check", "if", "INSN", "is", "a", "movd44", "insn", "." ]

[ "nds32" ]

nds32-utils

movd44_insn_p

nds32

CPU

GCC

29,392

109

1

[]

[ "<s>", "void", "AMDGPUInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "}", "</s>" ]

[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "R600" ]

AMDGPUInstrInfo10

insertNoop

R600

GPU

LLVM

29,393

17

1

[]

[ "<s>", "int", "aarch64_asm_preferred_eh_data_format", "(", "int", "code", "ATTRIBUTE_UNUSED", ",", "int", "global", ")", "{", "int", "type", ";", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "case", "AARCH64_CMODEL_TINY_PIC", ":", ...

[ "Select", "a", "format", "to", "encode", "pointers", "in", "exception", "handling", "data", "." ]

[ "aarch64", "0" ]

aarch642

aarch64_asm_preferred_eh_data_format

aarch64

CPU

GCC

29,394

60

1

[]

[ "<s>", "void", "TPCSymbolizer", "::", "tryAddingPcLoadReferenceComment", "(", "raw_ostream", "&", "cStream", ",", "int64_t", "Value", ",", "uint64_t", "Address", ")", "{", "llvm_unreachable", "(", "\"unimplemented\"", ")", ";", "}", "</s>" ]

[ "Try", "to", "add", "a", "comment", "on", "the", "PC-relative", "load", "." ]

[ "TPC", "TPC", "\"unimplemented\"" ]

TPCDisassembler

tryAddingPcLoadReferenceComment

TPC

Virtual ISA

LLVM

29,395

22

1

[]

[ "<s>", "static", "bool", "sparc_cannot_force_const_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "case", "CONST_WIDE_INT", ":", "case", "CONST_DOUBLE", ":", "case",...

[ "Determine", "if", "it", "'s", "legal", "to", "put", "X", "into", "the", "constant", "pool", ".", "This", "is", "not", "possible", "if", "X", "contains", "the", "address", "of", "a", "symbol", "that", "is", "not", "constant", "(", "TLS", ")", "or", "...

[ "sparc", "0", "0", "0", "0", "1" ]

sparc

sparc_cannot_force_const_mem

sparc

CPU

GCC

29,396

122

1

[]

[ "<s>", "static", "bool", "riscv_valid_base_register_p", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ...

[ "Return", "true", "if", "X", "is", "a", "valid", "base", "register", "for", "mode", "MODE", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]

[ "riscv" ]

riscv

riscv_valid_base_register_p

riscv

CPU

GCC

29,397

54

1

[]

[ "<s>", "void", "R600MCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "const", "MachineOperand", ...

[ "The", "instruction", "is", "lowered", "." ]

[ "AMDGPU", "R600" ]

AMDGPUMCInstLower20

lower

AMDGPU

GPU

LLVM

29,398

60

1

[]

[ "<s>", "void", "BPFMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verif...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "BPF", "BPF", "support::endian", "support::little", "support::endian", "support::big", "BPF::LD_imm64", "BPF::LD_pseudo", "56", "48", "0xff", "48", "0xff", "0", "0xffffFFFF", "0xffffFFFF", "1", "0", "0", "0", "0", "32", "32", "56", "48", "0xff", "32", "0xffff", ...

BPFMCCodeEmitter12

encodeInstruction

BPF

Virtual ISA

LLVM

29,399

416

1

[]