docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "Thumb2SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM" ]	Thumb2SizeReduction53	runOnMachineFunction	ARM	CPU	LLVM	29,500	174	1	[]
[ "<s>", "bool", "HexagonRegisterAliasInfo", "::", "covers", "(", "const", "RegisterSet", "&", "RRs", ",", "RegisterRef", "RR", ")", "const", "{", "if", "(", "RRs", ".", "count", "(", "RR", ")", ")", "return", "true", ";", "if", "(", "!", "TargetRegisterIn...	[ "Check", "whether", "this", "register", "bank", "covers", "RC", "." ]	[ "Hexagon", "Hexagon", "Hexagon::subreg_loreg", "Hexagon::subreg_hireg", "0", "Hexagon::subreg_loreg", "Hexagon::subreg_hireg", "0", "0" ]	HexagonRDF	covers	Hexagon	DSP	LLVM	29,501	178	1	[]
[ "<s>", "int", "i386_pe_dllexport_name_p", "(", "const", "char", "*", "symbol", ")", "{", "return", "(", "strncmp", "(", "DLL_EXPORT_PREFIX", ",", "symbol", ",", "strlen", "(", "DLL_EXPORT_PREFIX", ")", ")", "==", "0", ")", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "SYMBOL", "is", "marked", "as", "being", "dllexport", "'d", "." ]	[ "i386", "0" ]	winnt3	i386_pe_dllexport_name_p	i386	CPU	GCC	29,502	27	1	[]
[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "subtarget", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "P2" ]	P2TargetMachine	getRegisterInfo	P2	MPU	LLVM	29,503	16	1	[]
[ "<s>", "static", "bool", "s390_pass_by_reference", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", "=", "s390_function_arg_size", "(", "mod...	[ "Return", "1", "if", "a", "function", "argument", "of", "type", "TYPE", "and", "mode", "MODE", "is", "to", "be", "passed", "by", "reference", ".", "The", "ABI", "specifies", "that", "only", "structures", "of", "size", "1", ",", "2", ",", "4", ",", "o...	[ "s390", "8", "0" ]	s3905	s390_pass_by_reference	s390	MPU	GCC	29,504	96	1	[]
[ "<s>", "static", "void", "avr_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v...	[ "Update", "the", "summarizer", "variable", "CUM", "to", "advance", "past", "an", "argument", "in", "the", "argument", "list", "." ]	[ "avr", "8", "0", "1", "8", "0", "0", "\"fixed register %s used to pass parameter to function\"", "0", "0" ]	avr6	avr_function_arg_advance	avr	MPU	GCC	29,505	159	1	[]
[ "<s>", "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling convent...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AArch64", "AArch64", "\"Unsupported calling convention.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64ISelLowering28	CCAssignFnForCall	AArch64	CPU	LLVM	29,506	143	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "SystemZFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "switch", "(", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "SystemZ", "SystemZ", "SystemZ::ADJCALLSTACKDOWN", "SystemZ::ADJCALLSTACKUP", "\"ADJSTACKDOWN and ADJSTACKUP should be no-ops\"", "\"Unexpected call frame instruction\"" ]	SystemZFrameLowering10	eliminateCallFramePseudoInstr	SystemZ	CPU	LLVM	29,507	70	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CPU0 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Cpu0", "\"CPU0 DAG->DAG Pattern Instruction Selection\"" ]	Cpu0ISelDAGToDAG	getPassName	Cpu0	CPU	LLVM	29,508	11	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TVM Lower Intrinsics\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TVM", "\"TVM Lower Intrinsics\"" ]	TVMLowerIntrinsics	getPassName	TVM	Virtual ISA	LLVM	29,509	11	1	[]
[ "<s>", "bool", "CSKYAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand"...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "CSKY", "CSKY", "0", "1", "0", "0", "CSKY", "1", "CSKY::C", "CSKY" ]	CSKYAsmPrinter1	PrintAsmOperand	CSKY	CPU	LLVM	29,510	243	1	[]
[ "<s>", "void", "CSKYDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "N", "->", "dump", "(", "CurDAG", ")", ";"...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "CSKY", "CSKY", "\"== \"", "\"\\n\"", "1", "ISD::ADDCARRY", "ISD::SUBCARRY", "ISD::GLOBAL_OFFSET_TABLE", "0", "ISD::FrameIndex", "0", "MVT::i32", "MVT::i32", "CSKY::ADDI32", "CSKY::ADDI16XZ", "MVT::i32" ]	CSKYISelDAGToDAG1	Select	CSKY	CPU	LLVM	29,511	265	1	[]
[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "D...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "R600", "ISD::InputArg", "16", "ISD::InputArg", "8", "0", "AMDGPUAS::CONSTANT_BUFFER_0", "ISD::LoadExtType", "ISD::SEXTLOAD", "36", "MVT::i32", "4" ]	R600ISelLowering2	LowerFormalArguments	R600	GPU	LLVM	29,512	338	1	[]
[ "<s>", "int", "unqualifiedInlineAsmVariant", "(", ")", "const", "override", "{", "return", "1", ";", "}", "</s>" ]	[ "The", "default", "variant", "to", "use", "in", "unqualified", "asm", "instructions", "." ]	[ "PowerPC", "1" ]	PPCTargetMachine19	unqualifiedInlineAsmVariant	PowerPC	CPU	LLVM	29,513	11	1	[]
[ "<s>", "static", "bool", "rs6000_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "mode1", "==", "PTImode", ")", "return", "mode2", "==", "PTImode", ";", "if", "(", "mode2", "==", "PTImode", ")", "return", ...	[ "Implement", "TARGET_MODES_TIEABLE_P", ".", "PTImode", "can", "not", "tie", "with", "other", "modes", "because", "PTImode", "is", "restricted", "to", "even", "GPR", "registers", ",", "and", "TImode", "can", "go", "in", "any", "GPR", "as", "well", "as", "VSX"...	[ "rs6000" ]	rs60007	rs6000_modes_tieable_p	rs6000	CPU	GCC	29,514	133	1	[]
[ "<s>", "static", "bool", "rs6000_is_costly_dependence", "(", "dep_t", "dep", ",", "int", "cost", ",", "int", "distance", ")", "{", "rtx", "insn", ";", "rtx", "next", ";", "rtx", "load_mem", ",", "str_mem", ";", "if", "(", "rs6000_sched_costly_dep", "==", "...	[ "Returns", "whether", "the", "dependence", "between", "INSN", "and", "NEXT", "is", "considered", "costly", "by", "the", "given", "target", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_is_costly_dependence	powerpcspe	CPU	GCC	29,515	147	1	[]
[ "<s>", "const", "char", "*", "output_condmove_single", "(", "rtx", "operands", "[", "]", ",", "rtx", "insn", ")", "{", "rtx", "dest", "=", "operands", "[", "2", "]", ";", "rtx", "src", "=", "operands", "[", "3", "]", ";", "if", "(", "GET_CODE", "("...	[ "Return", "a", "string", "to", "output", "a", "single", "word", "conditional", "move", ".", "Operand0", "--", "EQ/NE", "of", "ccr", "register", "and", "0", "Operand1", "--", "CCR", "register", "Operand2", "--", "destination", "Operand3", "--", "source" ]	[ "frv", "2", "3", "\"cmov %z3, %2, %1, %e0\"", "\"cmovfg %3, %2, %1, %e0\"", "\"cldsb%I3%U3 %M3, %2, %1, %e0\"", "\"cldsh%I3%U3 %M3, %2, %1, %e0\"", "\"cld%I3%U3 %M3, %2, %1, %e0\"", "\"cmov %., %2, %1, %e0\"", "\"cmovgf %3, %2, %1, %e0\"", "\"cfmovs %3,%2,%1,%e0\"", "\"cmor %3, %3, %2, %1, %e0...	frv3	output_condmove_single	frv	VLIW	GCC	29,516	416	1	[]
[ "<s>", "bool", "alpha_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "HOST_WIDE_INT", "i0", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "LABEL_REF", ":", "case", "HIGH", ":", "return", "true", ";", "c...	[ "Implement", "LEGITIMATE_CONSTANT_P", ".", "This", "is", "all", "constants", "for", "which", "we", "are", "willing", "to", "load", "the", "value", "into", "a", "register", "via", "a", "move", "pattern", ".", "Normally", "this", "is", "all", "symbolic", "cons...	[ "alpha", "0", "0", "1", "0", "0", "0", "2", "1", "3", "0", "8", "3" ]	alpha	alpha_legitimate_constant_p	alpha	MPU	GCC	29,517	279	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AMDGPU", "SI", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "8", "...	SIInstrInfo13	getInstSizeInBytes	AMDGPU	GPU	LLVM	29,518	445	1	[]
[ "<s>", "int", "fma_node", "::", "get_parity", "(", ")", "{", "return", "this", "->", "m_head", "->", "regno", "%", "2", ";", "}", "</s>" ]	[ "Return", "the", "parity", "of", "the", "destination", "register", "of", "the", "instruction", "represented", "by", "this", "node", "." ]	[ "aarch64", "2" ]	cortex-a57-fma-steering	get_parity	aarch64	CPU	GCC	29,519	17	1	[]
[ "<s>", "static", "int", "rs6000_use_sched_lookahead", "(", "void", ")", "{", "if", "(", "rs6000_cpu_attr", "==", "CPU_PPC8540", ")", "return", "4", ";", "return", "0", ";", "}", "</s>" ]	[ "Return", "how", "many", "instructions", "to", "look", "ahead", "for", "better", "insn", "scheduling", "." ]	[ "rs6000", "4", "0" ]	rs60003	rs6000_use_sched_lookahead	rs6000	CPU	GCC	29,520	20	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "c...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "RISCV", "RISCV", "0", "RISCV::LB", "RISCV::LBU", "RISCV::LH", "RISCV::LHU", "RISCV::LW", "RISCV::FLW", "RISCV::LWU", "RISCV::LD", "RISCV::FLD", "1", "2", "2", "0", "1", "0", "0" ]	RISCVInstrInfo	isLoadFromStackSlot	RISCV	CPU	LLVM	29,521	146	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "Hexagon", "Hexagon", "Hexagon::C2_cmpeq", "Hexagon::C2_cmpeqp", "Hexagon::C2_cmpgt", "Hexagon::C2_cmpgtp", "Hexagon::C2_cmpgtu", "Hexagon::C2_cmpgtup", "Hexagon::C4_cmpneq", "Hexagon::C4_cmplte", "Hexagon::C4_cmplteu", "Hexagon::C2_cmpeqi", "Hexagon::C2_cmpgti", "Hexagon::C2_cmpgtui", "...	HexagonInstrInfo (2)	analyzeCompare	Hexagon	DSP	LLVM	29,522	417	1	[]
[ "<s>", "SDValue", "ARCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerG...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "ARC", "ARC", "ISD::GlobalAddress", "ISD::FRAMEADDR", "ISD::SELECT_CC", "ISD::BR_CC", "ISD::SIGN_EXTEND_INREG", "ISD::JumpTable", "ISD::VASTART", "ISD::READCYCLECOUNTER", "MVT::i32", "\"unimplemented operand\"" ]	ARCISelLowering3	LowerOperation	ARC	MPU	LLVM	29,523	144	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::S2_storeri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::S2_storerd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::STriw_pred", "0", "\"Unimplemented\"" ]	HexagonInstrInfo7	storeRegToStackSlot	Hexagon	DSP	LLVM	29,524	281	1	[]
[ "<s>", "static", "bool", "store_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "SET", ")", "return", "false", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case...	[ "True", "if", "INSN", "is", "a", "store", "instruction", "." ]	[ "sparc" ]	sparc	store_insn_p	sparc	CPU	GCC	29,525	48	1	[]
[ "<s>", "void", "LM32FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "LM32", "LM32", "LM32::ADJCALLSTACKDOWN", "LM32::ADJCALLSTACKUP", "\"ADJSTACKDOWN and ADJSTACKUP should be no-ops\"", "\"Unexpected call frame instruction\"" ]	LM32FrameLowering	eliminateCallFramePseudoInstr	LM32	MPU	LLVM	29,526	67	1	[]
[ "<s>", "static", "bool", "tilepro_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]	[ "tilepro" ]	tilepro	tilepro_cannot_force_const_mem	tilepro	VLIW	GCC	29,527	17	1	[]
[ "<s>", "bool", "X86CallFrameOptimization", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TFL", "=", "MF", ".", "getSubtarget", "(", ")", ".",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86" ]	X86CallFrameOptimization11	runOnMachineFunction	X86	CPU	LLVM	29,528	146	1	[]
[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]	[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "Patmos" ]	PatmosAsmParser	Error	Patmos	VLIW	LLVM	29,529	23	1	[]
[ "<s>", "bool", "enablePostRAScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "Nyuzi" ]	NyuziSubtarget	enablePostRAScheduler	Nyuzi	GPU	LLVM	29,530	11	1	[]
[ "<s>", "bool", "SNESAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "assert", "(", "(", "Count", "%", "2", ")", "==", "0", "&&", "\"NOP instructions must be 2 bytes\"", ")", ";", "OW", "->", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "SNES", "SNES", "2", "0", "\"NOP instructions must be 2 bytes\"" ]	SNESAsmBackend	writeNopData	SNES	DSP	LLVM	29,531	38	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertFixupForCodeAlign", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "MCAlignFragment", "&", "AF", ")", "{", "const", "MCSubtargetInfo", "*", "STI", "=", "AF", ".", "getSubtarge...	[ "Hook", "which", "indicates", "if", "the", "target", "requires", "a", "fixup", "to", "be", "generated", "when", "handling", "an", "align", "directive", "in", "an", "executable", "section", "." ]	[ "RISCV", "RISCV", "RISCV::FeatureRelax", "0", "0", "0", "RISCV::fixup_riscv_align", "0" ]	RISCVAsmBackend34	shouldInsertFixupForCodeAlign	RISCV	CPU	LLVM	29,532	157	1	[]
[ "<s>", "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal",...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "X86", "X86", "\".code\"", "\".att_syntax\"", "\"prefix\"", "\"noprefix\"", "\"'.att_syntax noprefix' is not \"", "\"supported: registers must have a \"", "\"'%' prefix in .att_syntax\"", "0", "\".intel_syntax\"", "1", "\"noprefix\"", "\"prefix\"", "\"'.intel_syntax prefix' is not \"", ...	X86AsmParser113	ParseDirective	X86	CPU	LLVM	29,533	381	1	[]
[ "<s>", "InstructionCost", "HexagonTTIImpl", "::", "getCallInstrCost", "(", "Function", "", "F", ",", "Type", "", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "return", "BaseT", "::", "g...	[ "Compute", "a", "cost", "of", "the", "given", "call", "instruction", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo16	getCallInstrCost	Hexagon	DSP	LLVM	29,534	41	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "X86InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "outl...	[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]	[ "X86", "X86", "X86::JMP_1", "X86::CALL64pcrel32" ]	X86InstrInfo86	insertOutlinedCall	X86	CPU	LLVM	29,535	129	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "enableAggressiveInterleaving", "(", "bool", "LoopHasReductions", ")", "{", "return", "LoopHasReductions", ";", "}", "</s>" ]	[ "Do", "n't", "restrict", "interleaved", "unrolling", "to", "small", "loops", "." ]	[ "PowerPC", "PPC" ]	PPCTargetTransformInfo3	enableAggressiveInterleaving	PowerPC	CPU	LLVM	29,536	13	1	[]
[ "<s>", "rtx", "nds32_expand_load_multiple", "(", "int", "base_regno", ",", "int", "count", ",", "rtx", "base_addr", ",", "rtx", "basemem", ")", "{", "int", "par_index", ";", "int", "offset", ";", "rtx", "result", ";", "rtx", "new_addr", ",", "mem", ",", ...	[ "Functions", "to", "expand", "load_multiple", "and", "store_multiple", ".", "They", "are", "auxiliary", "extern", "functions", "to", "help", "create", "rtx", "template", ".", "Check", "nds32-multiple.md", "file", "for", "the", "patterns", "." ]	[ "nds32", "0", "4", "0" ]	nds32-memory-manipulation2	nds32_expand_load_multiple	nds32	CPU	GCC	29,537	122	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "isEligibleForTailCallOptimization", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "InArgs", ",", "SmallVectorImpl", "<", "ArgInfo", ">", ...	[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]	[ "AArch64", "AArch64", "\"Attempting to lower call as tail call\\n\"", "\"... Cannot handle tail calls with swifterror yet.\\n\"", "\"... Calling convention cannot be tail called.\\n\"", "\"... Cannot tail call from callers with byval, \"", "\"inreg, or swifterror arguments\\n\"", "\"... Cannot tail ca...	AArch64CallLowering12	isEligibleForTailCallOptimization	AArch64	CPU	LLVM	29,538	358	1	[]
[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "VReg", ")", "\|\|", "(", "!", "Val", ...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "8", "X86" ]	X86CallLowering16	lowerReturn	X86	CPU	LLVM	29,539	217	1	[]
[ "<s>", "bool", "AMDGPUCFGStructurizer", "::", "isReturnBlock", "(", "MachineBasicBlock", "", "MBB", ")", "{", "MachineInstr", "", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "MBB", "->", "succ_empty", "(", ")", ";", "if", ...	[ "Convenience", "function", "that", "returns", "true", "if", "the", "block", "ends", "in", "a", "return", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "\"BB\"", "\" is return block without RETURN instr\\n\"" ]	AMDILCFGStructurizer10	isReturnBlock	AMDGPU	GPU	LLVM	29,540	64	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "NonScalarIntSafe", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "X86", "X86", "16", "0", "16", "0", "16", "16", "32", "MVT::v8f32", "MVT::v4i32", "MVT::v4f32", "8", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]	X86ISelLowering191	getOptimalMemOpType	X86	CPU	LLVM	29,541	207	1	[]
[ "<s>", "void", "AMDGPUInliner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";", "LegacyInlinerBase", "::", "getAnalysisUsage", "(", "AU", ")", ";",...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUInline	getAnalysisUsage	AMDGPU	GPU	LLVM	29,542	28	1	[]
[ "<s>", "const", "HexagonSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetMachine	getSubtargetImpl	Hexagon	DSP	LLVM	29,543	14	1	[]
[ "<s>", "void", "tilegx_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "tilegx_in_bundle", ")", "{", "fprintf", "(", "file", ",", "\"\\t}\\n\"", ")", ";", "}", "if", "(", "flag_pic", ")", "{", ...	[ "Output", "assembler", "code", "to", "FILE", "to", "increment", "profiler", "label", "#", "LABELNO", "for", "profiling", "a", "function", "entry", "." ]	[ "tilegx", "\"\\t}\\n\"", "\"\\t{\\n\"", "\"\\tmove\\tr10, lr\\n\"", "\"\\tjal\\tplt(%s)\\n\"", "\"\\t}\\n\"", "\"\\t{\\n\"", "\"\\tmove\\tr10, lr\\n\"", "\"\\tjal\\t%s\\n\"", "\"\\t}\\n\"" ]	tilegx2	tilegx_function_profiler	tilegx	VLIW	GCC	29,544	63	1	[]
[ "<s>", "void", "ix86_expand_round_sse4", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "rtx", "e1", ",", "e2", ",", "res", ",", "half", ";", "const", "struct", "real_format", "*", "fmt", ...	[ "Expand", "SSE", "sequence", "for", "computing", "round", "from", "OP1", "storing", "into", "OP0", "using", "sse4", "round", "insn", "." ]	[ "i386", "1", "0" ]	i3864	ix86_expand_round_sse4	i386	CPU	GCC	29,545	214	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "getARMSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine90	addPreEmitPass	ARM	CPU	LLVM	29,546	74	1	[]
[ "<s>", "bool", "X86OptimizeLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "DisableX86LEAOpt", "\|\|", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "ret...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "X86" ]	X86OptimizeLEAs20	runOnMachineFunction	X86	CPU	LLVM	29,547	136	1	[]
[ "<s>", "bool", "s390_rel_address_ok_p", "(", "rtx", "symbol_ref", ")", "{", "tree", "decl", ";", "if", "(", "symbol_ref", "==", "s390_got_symbol", "(", ")", "\|\|", "CONSTANT_POOL_ADDRESS_P", "(", "symbol_ref", ")", ")", "return", "true", ";", "decl", "=", "SY...	[ "Return", "true", "if", "it", "ok", "to", "use", "SYMBOL_REF", "in", "a", "relative", "address", "." ]	[ "s390" ]	s390	s390_rel_address_ok_p	s390	MPU	GCC	29,548	63	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "AbstractAttribute", "*", "AA", ")", "{", "return", "(", "AA", "->", "getIdAddr", "(", ")", "==", "&", "ID", ")", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "AMDGPU" ]	AMDGPUAttributor	classof	AMDGPU	GPU	LLVM	29,549	23	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "CustomRegAlloc", ")", "addPass", "(", "createX86RegisterAllocator", "(", ")", ")", ";", "addPass", "(", "createX86FloatingPointStackifierPass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "X86", "X86", "X86", "X86" ]	X86TargetMachine34	addPostRegAlloc	X86	CPU	LLVM	29,550	26	1	[]
[ "<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "Base", ".", "Reg", "=", "Reg", ";", "}", "</s>" ]	[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]	[ "AArch64", "\"Invalid base register access!\"" ]	AArch64FastISel (2)	setReg	AArch64	CPU	LLVM	29,551	23	1	[]
[ "<s>", "machine_mode", "function_expander", "::", "mask_mode", "(", "void", ")", "const", "{", "vector_type_index", "mask_type_index", "=", "function_types", "[", "type", ".", "index", "]", ".", "type_indexes", "[", "RVV_BASE_mask", "]", ";", "return", "TYPE_MODE"...	[ "Return", "the", "machine_mode", "of", "the", "corresponding", "mask", "type", "." ]	[ "riscv" ]	riscv-vector-builtins	mask_mode	riscv	CPU	GCC	29,552	36	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "areInlineCompatible", "(", "const", "Function", "", "Caller", ",", "const", "Function", "", "Callee", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ...	[ "Determine", "whether", "a", "callee", "with", "the", "given", "TLI", "can", "be", "inlined", "into", "caller", "with", "this", "TLI", ",", "based", "on", "'nobuiltin", "'", "attributes", "." ]	[ "X86", "X86" ]	X86TargetTransformInfo (2)1	areInlineCompatible	X86	CPU	LLVM	29,553	90	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "", ">", "&", "Created", ")", "const", "{", "AttributeL...	[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]	[ "AArch64", "AArch64", "0", "0", "0", "0", "MVT::i32", "MVT::i64", "0", "0", "1ULL", "1", "AArch64", "ISD::SETLT", "ISD::ADD", "AArch64ISD::CSEL", "ISD::SRA", "MVT::i64", "ISD::SUB", "0" ]	AArch64ISelLowering168	BuildSDIVPow2	AArch64	CPU	LLVM	29,554	375	1	[]
[ "<s>", "bool", "PPCSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "if", "(", "DarwinDirecti...	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "PowerPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass" ]	PPCSubtarget46	enablePostRAScheduler	PowerPC	CPU	LLVM	29,555	90	1	[]
[ "<s>", "static", "void", "msp430_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "rtx", "symbol", ";", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "!", "MEM_P", "...	[ "Encode", "whether", "a", "SYMBOL_REF", "is", "definitely", "in", "the", "lower", "memory", "region", "." ]	[ "msp430", "0" ]	msp430	msp430_encode_section_info	msp430	MPU	GCC	29,556	88	1	[]
[ "<s>", "PreservedAnalyses", "BPFPreserveDITypePass", "::", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", "{", "return", "BPFPreserveDITypeImpl", "(", "F", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedA...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "BPF", "BPF", "BPF" ]	BPFPreserveDIType	run	BPF	Virtual ISA	LLVM	29,557	33	1	[]
[ "<s>", "static", "void", "sh_insert_attributes", "(", "tree", "node", ",", "tree", "*", "attributes", ")", "{", "tree", "attrs", ";", "if", "(", "TREE_CODE", "(", "node", ")", "!=", "FUNCTION_DECL", ")", "return", ";", "if", "(", "!", "DECL_P", "(", "n...	[ "Generate", "'handle_interrupt", "'", "attribute", "for", "decls" ]	[ "sh", "\"interrupt_handler\"", "\"interrupt_handler\"", "\"trapa_handler\"", "\"interrupt_handler\"", "\"sp_switch\"", "\"trap_exit\"", "\"nosave_low_regs\"", "\"sp_switch\"", "\"trap_exit\"", "\"nosave_low_regs\"", "\"%qs attribute only applies to interrupt functions\"" ]	sh3	sh_insert_attributes	sh	CPU	GCC	29,558	244	1	[]
[ "<s>", "const", "MCPhysReg", "", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getFunction", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo23	getCalleeSavedRegs	AArch64	CPU	LLVM	29,559	236	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "StringRef", "CPU", "(", "\"HexagonV4\"", ")", ";", "return", "createHexagonELFObjectWriter", "(", "OS", ",", "OSABI", ",", "CPU", ")", ";", "}", ...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "Hexagon", "\"HexagonV4\"", "Hexagon" ]	HexagonAsmBackend13	createObjectWriter	Hexagon	DSP	LLVM	29,560	28	1	[]
[ "<s>", "void", "AVRMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "AVR", "AVR", "0", "\"Instruction size cannot be zero\"" ]	AVRMCCodeEmitter	encodeInstruction	AVR	MPU	LLVM	29,561	86	1	[]
[ "<s>", "rtx", "aarch64_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND...	[ "Implement", "TARGET_EXPAND_BUILTIN", "." ]	[ "aarch64", "0", "0", "0", "1" ]	aarch64-builtins4	aarch64_expand_builtin	aarch64	CPU	GCC	29,562	450	1	[]
[ "<s>", "static", "void", "aarch64_emit_post_barrier", "(", "enum", "memmodel", "model", ")", "{", "const", "enum", "memmodel", "base_model", "=", "memmodel_base", "(", "model", ")", ";", "if", "(", "is_mm_sync", "(", "model", ")", "&&", "(", "base_model", "=...	[ "Emit", "a", "barrier", ",", "that", "is", "appropriate", "for", "memory", "model", "MODEL", ",", "at", "the", "end", "of", "a", "sequence", "implementing", "an", "atomic", "operation", "." ]	[ "aarch64" ]	aarch64	aarch64_emit_post_barrier	aarch64	CPU	GCC	29,563	54	1	[]
[ "<s>", "void", "R600PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createR600MachineCFGStructurizerPass", "(", ")", ")", ";", "addPass", "(", "createR600ExpandSpecialInstrsPass", "(", ")", ")", ";", "addPass", "(", "&", "FinalizeMachineBundlesI...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AMDGPU", "R600", "R600", "R600", "R600", "R600" ]	R600TargetMachine	addPreEmitPass	AMDGPU	GPU	LLVM	29,564	42	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "\"Callee should be an llvm::Function object.\"", "80", "\"TCO caller: \"", "\", callee linkage: 0, 0\"", "\"TCO caller: \"", "\", callee linkage: \"", "\", \"", "\"\\n\"", "\"failed to perform tail call elimination on a call \"",...	PPCISelLowering111	LowerCall	PowerPC	CPU	LLVM	29,565	421	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "RI5CY", "RISCV", "0", "2", "1", "1", "2" ]	RISCVInstrInfo	analyzeBranch	RI5CY	CPU	LLVM	29,566	351	1	[]
[ "<s>", "bool", "DLXDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ",", "AluOp...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "DLX", "DLX" ]	DLXISelDAGToDAG	SelectInlineAsmMemoryOperand	DLX	CPU	LLVM	29,567	102	1	[]
[ "<s>", "bool", "RISCVMCAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "0", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "RISCV", "RISCV", "0" ]	RISCVMCAsmBackend	mayNeedRelaxation	RISCV	CPU	LLVM	29,568	25	1	[]
[ "<s>", "void", "RISCVDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "RISCV", "RISCV", "RISCVISD::SPLAT_VECTOR_SPLIT_I64_VL", "3", "\"Unexpected number of operands\"", "0", "0", "1", "2", "MVT::i64", "MVT::i32", "MVT::i32", "\"Unexpected VTs!\"", "RISCV", "RISCV", "8", "4", "4", "8", "ISD::TokenFactor", "MVT::Other", "MVT::Other", "Intrins...	RISCVISelDAGToDAG24	PreprocessISelDAG	RISCV	CPU	LLVM	29,569	466	1	[]
[ "<s>", "bool", "AMDGPULowerKernelAttributes", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "StringRef", "DispatchPtrName", "=", "Intrinsic", "::", "getName", "(", "Intrinsic", "::", "amdgcn_dispatch_ptr", ")", ";", "Function", "*", "DispatchPtr", "=", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "Intrinsic::getName", "Intrinsic::amdgcn_dispatch_ptr", "4" ]	AMDGPULowerKernelAttributes2	runOnModule	AMDGPU	GPU	LLVM	29,570	109	1	[]
[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "Expr", ";", "}", "</s>" ]	[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]	[ "DLX" ]	DLXMCExpr	getSubExpr	DLX	CPU	LLVM	29,571	12	1	[]
[ "<s>", "const", "char", "", "avr_out_xload", "(", "rtx_insn", "", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "", "op", ",", "int", "", "plen", ")", "{", "rtx", "xop", "[", "4", "]", ";", "xop", "[", "0", "]", "=", "op", "[", "0", "]", ";", "xo...	[ "Worker", "function", "for", "xload_8", "insn", "." ]	[ "avr", "4", "0", "0", "1", "1", "2", "3", "0", "\"lpm %3,%a2\"", "\"lpm\"", "1", "\"sbrc %1,7\"", "\"ld %3,%a2\"", "2", "0", "3", "\"mov %0,%3\"", "1", "\"\"" ]	avr	avr_out_xload	avr	MPU	GCC	29,572	128	1	[]
[ "<s>", "bool", "XCoreRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "XCore", "XCore" ]	XCoreRegisterInfo11	requiresRegisterScavenging	XCore	MPU	LLVM	29,573	19	1	[]
[ "<s>", "void", "thumb1_final_prescan_insn", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "flag_print_asm_name", ")", "asm_fprintf", "(", "asm_out_file", ",", "\"%@ 0x%04x\\n\"", ",", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ")", ";", "if...	[ "Scan", "INSN", "just", "before", "assembler", "is", "output", "for", "it", ".", "For", "Thumb-1", ",", "we", "track", "the", "status", "of", "the", "condition", "codes", ";", "this", "information", "is", "used", "in", "the", "cbranchsi4_insn", "pattern", ...	[ "arm", "\"%@ 0x%04x\\n\"", "1", "\"Unexpected thumb1 far jump\"" ]	arm4	thumb1_final_prescan_insn	arm	CPU	GCC	29,574	242	1	[]
[ "<s>", "static", "rtx", "mips16e_build_save_restore", "(", "bool", "restore_p", ",", "unsigned", "int", "", "mask_ptr", ",", "HOST_WIDE_INT", "", "offset_ptr", ",", "unsigned", "int", "nargs", ",", "HOST_WIDE_INT", "size", ")", "{", "rtx", "pattern", ",", "s...	[ "Return", "RTL", "for", "a", "MIPS16e", "SAVE", "or", "RESTORE", "instruction", ";", "RESTORE_P", "says", "which", ".", "The", "instruction", "must", ":", "-", "Allocate", "or", "deallocate", "SIZE", "bytes", "in", "total", ";", "SIZE", "is", "known", "to"...	[ "mips", "0", "1", "0", "0", "1", "0", "0", "0", "0", "0", "0", "1", "0" ]	mips	mips16e_build_save_restore	mips	CPU	GCC	29,575	315	1	[]
[ "<s>", "static", "bool", "rl78_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "int", "s", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "s", "<", "1", ")", "return", "false", ";", "if", "(", "regn...	[ "Implements", "HARD_REGNO_MODE_OK", "." ]	[ "rl78", "1", "23", "2", "1", "2" ]	rl78	rl78_hard_regno_mode_ok	rl78	MPU	GCC	29,576	114	1	[]
[ "<s>", "static", "bool", "rs6000_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_PAIRED_FLOAT", "&&", "PAIRED_VECTOR_MODE", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "...	[ "Target", "hook", "for", "vector_mode_supported_p", "." ]	[ "rs6000" ]	rs60004	rs6000_vector_mode_supported_p	rs6000	CPU	GCC	29,577	48	1	[]
[ "<s>", "bool", "GCNTTIImpl", "::", "collectFlatAddressOperands", "(", "SmallVectorImpl", "<", "int", ">", "&", "OpIndexes", ",", "Intrinsic", "::", "ID", "IID", ")", "const", "{", "switch", "(", "IID", ")", "{", "case", "Intrinsic", "::", "amdgcn_atomic_inc", ...	[ "Return", "any", "intrinsic", "address", "operand", "indexes", "which", "may", "be", "rewritten", "if", "they", "use", "a", "flat", "address", "space", "pointer", "." ]	[ "AMDGPU", "Intrinsic::ID", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "Intrinsic::amdgcn_ds_fadd", "Intrinsic::amdgcn_ds_fmin", "Intrinsic::amdgcn_ds_fmax", "0" ]	AMDGPUTargetTransformInfo76	collectFlatAddressOperands	AMDGPU	GPU	LLVM	29,578	66	1	[]
[ "<s>", "static", "void", "ultra_flush_pipeline", "(", ")", "{", "ultra_cur_hist", "=", "(", "ultra_cur_hist", "+", "1", ")", "&", "(", "ULTRA_NUM_HIST", "-", "1", ")", ";", "ultra_cycles_elapsed", "+=", "1", ";", "memset", "(", "(", "char", "*", ")", "&"...	[ "Advance", "to", "the", "next", "pipeline", "group", "." ]	[ "sparc", "1", "1", "1", "0", "0xf" ]	sparc2	ultra_flush_pipeline	sparc	CPU	GCC	29,579	46	1	[]
[ "<s>", "bool", "aarch64_use_pseudo_pic_reg", "(", "void", ")", "{", "return", "aarch64_cmodel", "==", "AARCH64_CMODEL_SMALL_SPIC", ";", "}", "</s>" ]	[ "Return", "1", "if", "pseudo", "register", "should", "be", "created", "and", "used", "to", "hold", "GOT", "address", "for", "PIC", "code", "." ]	[ "aarch64" ]	aarch64	aarch64_use_pseudo_pic_reg	aarch64	CPU	GCC	29,580	12	1	[]
[ "<s>", "static", "const", "char", "*", "rs6000_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "...	[ "AltiVec", "defines", "five", "built-in", "scalar", "types", "that", "serve", "as", "vector", "elements", ";", "we", "must", "teach", "the", "compiler", "how", "to", "mangle", "them", ".", "The", "128-bit", "floating", "point", "mangling", "is", "target-specif...	[ "rs6000", "\"U6__boolc\"", "\"U6__bools\"", "\"u7__pixel\"", "\"U6__booli\"", "\"U6__boolx\"", "\"g\"", "\"u9__ieee128\"", "\"u13__vector_pair\"", "\"u13__vector_quad\"" ]	rs6000	rs6000_mangle_type	rs6000	CPU	GCC	29,581	160	1	[]
[ "<s>", "static", "void", "darwin_rs6000_override_options", "(", "void", ")", "{", "rs6000_altivec_abi", "=", "1", ";", "TARGET_ALTIVEC_VRSAVE", "=", "1", ";", "rs6000_current_abi", "=", "ABI_DARWIN", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "TARGET...	[ "The", "Darwin", "version", "of", "SUBTARGET_OVERRIDE_OPTIONS", "." ]	[ "powerpcspe", "1", "1", "1", "0", "\"-m64 requires PowerPC64 architecture, enabling\"", "1", "\"10.5\"", "0" ]	powerpcspe	darwin_rs6000_override_options	powerpcspe	CPU	GCC	29,582	122	1	[]
[ "<s>", "static", "bool", "rs6000_use_blocks_for_decl_p", "(", "const_tree", "decl", ")", "{", "return", "!", "DECL_THREAD_LOCAL_P", "(", "decl", ")", ";", "}", "</s>" ]	[ "Do", "not", "place", "thread-local", "symbols", "refs", "in", "the", "object", "blocks", "." ]	[ "rs6000" ]	rs6000	rs6000_use_blocks_for_decl_p	rs6000	CPU	GCC	29,583	16	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "IndirectTlsSegRefs", "=", "MF", ".", "getFunction", "(", ")", ".", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"indirect-tls-seg-refs\"", "\"OptForMinSize implies OptForSize\"" ]	X86ISelDAGToDAG133	runOnMachineFunction	X86	CPU	LLVM	29,584	81	1	[]
[ "<s>", "static", "void", "avr_adjust_type_node", "(", "tree", "", "node", ",", "machine_mode", "mode", ",", "int", "sat_p", ")", "{", "", "node", "=", "make_node", "(", "FIXED_POINT_TYPE", ")", ";", "TYPE_SATURATING", "(", "*", "node", ")", "=", "sat_p",...	[ "Helper", "for", "the", "function", "below", "." ]	[ "avr", "8" ]	avr	avr_adjust_type_node	avr	MPU	GCC	29,585	98	1	[]
[ "<s>", "virtual", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "LLVM_OVERRIDE", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "SystemZ" ]	SystemZRegisterInfo3	requiresFrameIndexScavenging	SystemZ	CPU	LLVM	29,586	16	1	[]
[ "<s>", "inline", "bool", "libcall_hasher", "::", "equal", "(", "const", "rtx_def", "", "p1", ",", "const", "rtx_def", "", "p2", ")", "{", "return", "rtx_equal_p", "(", "p1", ",", "p2", ")", ";", "}", "</s>" ]	[ "Compare", "H1", "and", "H2", "for", "equivalence", "." ]	[ "arm" ]	arm	equal	arm	CPU	GCC	29,587	26	1	[]
[ "<s>", "Optional", "<", "RegImmPair", ">", "ARMBaseInstrInfo", "::", "isAddImmediate", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "Reg", ")", "const", "{", "int", "Sign", "=", "1", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(",...	[ "If", "the", "specific", "machine", "instruction", "is", "an", "instruction", "that", "adds", "an", "immediate", "value", "and", "a", "register", ",", "and", "stores", "the", "result", "in", "the", "given", "register", "Reg", ",", "return", "a", "pair", "o...	[ "ARM", "ARM", "1", "0", "0", "ARM::SUBri", "1", "ARM::ADDri", "1", "2", "2", "1" ]	ARMBaseInstrInfo110	isAddImmediate	ARM	CPU	LLVM	29,588	156	1	[]
[ "<s>", "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", "Ty", ")", "const", "{", "if", "(", "Ty", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", "return", "fa...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "XCore", "XCore", "4", "0", "4", "0", "1", "0", "1", "0", "2", "3", "0", "2", "0", "0", "4", "0" ]	XCoreISelLowering59	isLegalAddressingMode	XCore	MPU	LLVM	29,589	199	1	[]
[ "<s>", "enum", "reg_class", "eco32_reg_class", "(", "int", "regno", ")", "{", "if", "(", "is_ECO32_GENERAL_REG", "(", "regno", ")", ")", "{", "return", "GENERAL_REGS", ";", "}", "if", "(", "is_ECO32_REG", "(", "regno", ")", ")", "{", "return", "ALL_REGS", ...	[ "#", "include", "``", "gt-eco32.h", "''" ]	[ "eco32" ]	eco32	eco32_reg_class	eco32	MPU	GCC	29,590	36	1	[]
[ "<s>", "void", "bpf_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "\"[%s+0]\"", ",", "reg_names", "[", "REGNO", "(...	[ "Print", "an", "operand", "which", "is", "an", "address", ".", "This", "function", "should", "handle", "any", "legit", "address", ",", "as", "accepted", "by", "bpf_legitimate_address_p", ",", "and", "also", "addresses", "that", "are", "valid", "in", "CALL", ...	[ "bpf", "\"[%s+0]\"", "0", "1", "\"[%s+\"", "\"]\"", "\"invalid address in operand\"", "\"unsupported operand\"" ]	bpf	bpf_print_operand_address	bpf	Virtual ISA	GCC	29,591	149	1	[]
[ "<s>", "bool", "ShouldShrinkFPConstant", "(", "EVT", "VT", ")", "const", "override", "{", "return", "VT", "!=", "MVT", "::", "f128", ";", "}", "</s>" ]	[ "If", "true", ",", "then", "instruction", "selection", "should", "seek", "to", "shrink", "the", "FP", "constant", "of", "the", "specified", "type", "to", "a", "smaller", "type", "in", "order", "to", "save", "space", "and", "/", "or", "reduce", "runtime", ...	[ "Sparc", "MVT::f128" ]	SparcISelLowering (2)2	ShouldShrinkFPConstant	Sparc	CPU	LLVM	29,592	17	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", "->", "print", "(", "errs", "(", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FTRUNC", "ISD::FRINT", "ISD::FNEARBYINT", ...	AMDGPUISelLowering103	LowerOperation	AMDGPU	GPU	LLVM	29,593	302	1	[]
[ "<s>", "void", "setName", "(", "StringRef", "N", ")", "{", "SectionName", "=", "N", ";", "}", "</s>" ]	[ "Change", "the", "name", "of", "this", "type", "to", "the", "specified", "name", ",", "or", "to", "a", "name", "with", "a", "suffix", "if", "there", "is", "a", "collision", "." ]	[ "GBZ80" ]	GBZ80TargetObjectFile	setName	GBZ80	MPU	LLVM	29,594	12	1	[]
[ "<s>", "static", "rtx", "ix86_expand_vec_set_builtin", "(", "tree", "arglist", ")", "{", "enum", "machine_mode", "tmode", ",", "mode1", ";", "tree", "arg0", ",", "arg1", ",", "arg2", ";", "int", "elt", ";", "rtx", "op0", ",", "op1", ";", "arg0", "=", "...	[ "A", "subroutine", "of", "ix86_expand_builtin", ".", "These", "builtins", "are", "a", "wrapper", "around", "ix86_expand_vector_set", ".", "They", "would", "be", "redundant", "(", "for", "non-MMX", ")", "if", "we", "had", "a", "language-level", "syntax", "for", ...	[ "i386", "0", "0" ]	i3863	ix86_expand_vec_set_builtin	i386	CPU	GCC	29,595	193	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "begin", "(", ")", "{", "assert", "(", "Begin", "!=", "nullptr", ")", ";", "return", "Begin", ";", "}", "</s>" ]	[ "Recipe", "iterator", "methods", "." ]	[ "M68k" ]	M68kCollapseMOVEMPass	begin	M68k	MPU	LLVM	29,596	18	1	[]
[ "<s>", "unsigned", "CSKYInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "CSKY", "CSKY", "0", "\"insertBranch must not be told to insert a fallthrough\"", "2", "0", "\"CSKY branch conditions have two components!\"", "CSKY::BR32", "1", "0", "1", "1", "CSKY::BR32", "2" ]	CSKYInstrInfo1	insertBranch	CSKY	CPU	LLVM	29,597	227	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "enableAggressiveFMAFusion", "(", "EVT", "VT", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "target", "always", "benefits", "from", "combining", "into", "FMA", "for", "a", "given", "value", "type", "." ]	[ "R600", "SI" ]	SIISelLowering111	enableAggressiveFMAFusion	R600	GPU	LLVM	29,598	14	1	[]
[ "<s>", "bool", "MipsSETargetLowering", "::", "isEligibleForTailCallOptimization", "(", "const", "CCState", "&", "CCInfo", ",", "unsigned", "NextStackOffset", ",", "const", "MipsFunctionInfo", "&", "FI", ")", "const", "{", "if", "(", "!", "UseMipsTailCalls", ")", "...	[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]	[ "Mips", "Mips", "Mips", "Mips", "0" ]	MipsSEISelLowering11	isEligibleForTailCallOptimization	Mips	CPU	LLVM	29,599	68	1	[]

[ "<s>", "bool", "Thumb2SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM" ]

Thumb2SizeReduction53

runOnMachineFunction

ARM

CPU

LLVM

29,500

174

1

[]

[ "<s>", "bool", "HexagonRegisterAliasInfo", "::", "covers", "(", "const", "RegisterSet", "&", "RRs", ",", "RegisterRef", "RR", ")", "const", "{", "if", "(", "RRs", ".", "count", "(", "RR", ")", ")", "return", "true", ";", "if", "(", "!", "TargetRegisterIn...

[ "Check", "whether", "this", "register", "bank", "covers", "RC", "." ]

[ "Hexagon", "Hexagon", "Hexagon::subreg_loreg", "Hexagon::subreg_hireg", "0", "Hexagon::subreg_loreg", "Hexagon::subreg_hireg", "0", "0" ]

HexagonRDF

covers

Hexagon

DSP

LLVM

29,501

178

1

[]

[ "<s>", "int", "i386_pe_dllexport_name_p", "(", "const", "char", "*", "symbol", ")", "{", "return", "(", "strncmp", "(", "DLL_EXPORT_PREFIX", ",", "symbol", ",", "strlen", "(", "DLL_EXPORT_PREFIX", ")", ")", "==", "0", ")", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "SYMBOL", "is", "marked", "as", "being", "dllexport", "'d", "." ]

[ "i386", "0" ]

winnt3

i386_pe_dllexport_name_p

i386

CPU

GCC

29,502

27

1

[]

[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "subtarget", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "P2" ]

P2TargetMachine

getRegisterInfo

P2

MPU

LLVM

29,503

16

1

[]

[ "<s>", "static", "bool", "s390_pass_by_reference", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", "=", "s390_function_arg_size", "(", "mod...

[ "Return", "1", "if", "a", "function", "argument", "of", "type", "TYPE", "and", "mode", "MODE", "is", "to", "be", "passed", "by", "reference", ".", "The", "ABI", "specifies", "that", "only", "structures", "of", "size", "1", ",", "2", ",", "4", ",", "o...

[ "s390", "8", "0" ]

s3905

s390_pass_by_reference

s390

MPU

GCC

29,504

96

1

[]

[ "<s>", "static", "void", "avr_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v...

[ "Update", "the", "summarizer", "variable", "CUM", "to", "advance", "past", "an", "argument", "in", "the", "argument", "list", "." ]

[ "avr", "8", "0", "1", "8", "0", "0", "\"fixed register %s used to pass parameter to function\"", "0", "0" ]

avr6

avr_function_arg_advance

avr

MPU

GCC

29,505

159

1

[]

[ "<s>", "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling convent...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AArch64", "AArch64", "\"Unsupported calling convention.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64ISelLowering28

CCAssignFnForCall

AArch64

CPU

LLVM

29,506

143

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "SystemZFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "switch", "(", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "SystemZ", "SystemZ", "SystemZ::ADJCALLSTACKDOWN", "SystemZ::ADJCALLSTACKUP", "\"ADJSTACKDOWN and ADJSTACKUP should be no-ops\"", "\"Unexpected call frame instruction\"" ]

SystemZFrameLowering10

eliminateCallFramePseudoInstr

SystemZ

CPU

LLVM

29,507

70

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CPU0 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Cpu0", "\"CPU0 DAG->DAG Pattern Instruction Selection\"" ]

Cpu0ISelDAGToDAG

getPassName

Cpu0

CPU

LLVM

29,508

11

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TVM Lower Intrinsics\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TVM", "\"TVM Lower Intrinsics\"" ]

TVMLowerIntrinsics

getPassName

TVM

Virtual ISA

LLVM

29,509

11

1

[]

[ "<s>", "bool", "CSKYAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand"...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "CSKY", "CSKY", "0", "1", "0", "0", "CSKY", "1", "CSKY::C", "CSKY" ]

CSKYAsmPrinter1

PrintAsmOperand

CSKY

CPU

LLVM

29,510

243

1

[]

[ "<s>", "void", "CSKYDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "N", "->", "dump", "(", "CurDAG", ")", ";"...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "CSKY", "CSKY", "\"== \"", "\"\\n\"", "1", "ISD::ADDCARRY", "ISD::SUBCARRY", "ISD::GLOBAL_OFFSET_TABLE", "0", "ISD::FrameIndex", "0", "MVT::i32", "MVT::i32", "CSKY::ADDI32", "CSKY::ADDI16XZ", "MVT::i32" ]

CSKYISelDAGToDAG1

Select

CSKY

CPU

LLVM

29,511

265

1

[]

[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "D...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "R600", "ISD::InputArg", "16", "ISD::InputArg", "8", "0", "AMDGPUAS::CONSTANT_BUFFER_0", "ISD::LoadExtType", "ISD::SEXTLOAD", "36", "MVT::i32", "4" ]

R600ISelLowering2

LowerFormalArguments

R600

GPU

LLVM

29,512

338

1

[]

[ "<s>", "int", "unqualifiedInlineAsmVariant", "(", ")", "const", "override", "{", "return", "1", ";", "}", "</s>" ]

[ "The", "default", "variant", "to", "use", "in", "unqualified", "asm", "instructions", "." ]

[ "PowerPC", "1" ]

PPCTargetMachine19

unqualifiedInlineAsmVariant

PowerPC

CPU

LLVM

29,513

11

1

[]

[ "<s>", "static", "bool", "rs6000_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "mode1", "==", "PTImode", ")", "return", "mode2", "==", "PTImode", ";", "if", "(", "mode2", "==", "PTImode", ")", "return", ...

[ "Implement", "TARGET_MODES_TIEABLE_P", ".", "PTImode", "can", "not", "tie", "with", "other", "modes", "because", "PTImode", "is", "restricted", "to", "even", "GPR", "registers", ",", "and", "TImode", "can", "go", "in", "any", "GPR", "as", "well", "as", "VSX"...

[ "rs6000" ]

rs60007

rs6000_modes_tieable_p

rs6000

CPU

GCC

29,514

133

1

[]

[ "<s>", "static", "bool", "rs6000_is_costly_dependence", "(", "dep_t", "dep", ",", "int", "cost", ",", "int", "distance", ")", "{", "rtx", "insn", ";", "rtx", "next", ";", "rtx", "load_mem", ",", "str_mem", ";", "if", "(", "rs6000_sched_costly_dep", "==", "...

[ "Returns", "whether", "the", "dependence", "between", "INSN", "and", "NEXT", "is", "considered", "costly", "by", "the", "given", "target", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_is_costly_dependence

powerpcspe

CPU

GCC

29,515

147

1

[]

[ "<s>", "const", "char", "*", "output_condmove_single", "(", "rtx", "operands", "[", "]", ",", "rtx", "insn", ")", "{", "rtx", "dest", "=", "operands", "[", "2", "]", ";", "rtx", "src", "=", "operands", "[", "3", "]", ";", "if", "(", "GET_CODE", "("...

[ "Return", "a", "string", "to", "output", "a", "single", "word", "conditional", "move", ".", "Operand0", "--", "EQ/NE", "of", "ccr", "register", "and", "0", "Operand1", "--", "CCR", "register", "Operand2", "--", "destination", "Operand3", "--", "source" ]

[ "frv", "2", "3", "\"cmov %z3, %2, %1, %e0\"", "\"cmovfg %3, %2, %1, %e0\"", "\"cldsb%I3%U3 %M3, %2, %1, %e0\"", "\"cldsh%I3%U3 %M3, %2, %1, %e0\"", "\"cld%I3%U3 %M3, %2, %1, %e0\"", "\"cmov %., %2, %1, %e0\"", "\"cmovgf %3, %2, %1, %e0\"", "\"cfmovs %3,%2,%1,%e0\"", "\"cmor %3, %3, %2, %1, %e0...

frv3

output_condmove_single

frv

VLIW

GCC

29,516

416

1

[]

[ "<s>", "bool", "alpha_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "HOST_WIDE_INT", "i0", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "LABEL_REF", ":", "case", "HIGH", ":", "return", "true", ";", "c...

[ "Implement", "LEGITIMATE_CONSTANT_P", ".", "This", "is", "all", "constants", "for", "which", "we", "are", "willing", "to", "load", "the", "value", "into", "a", "register", "via", "a", "move", "pattern", ".", "Normally", "this", "is", "all", "symbolic", "cons...

[ "alpha", "0", "0", "1", "0", "0", "0", "2", "1", "3", "0", "8", "3" ]

alpha

alpha_legitimate_constant_p

alpha

MPU

GCC

29,517

279

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AMDGPU", "SI", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "8", "...

SIInstrInfo13

getInstSizeInBytes

AMDGPU

GPU

LLVM

29,518

445

1

[]

[ "<s>", "int", "fma_node", "::", "get_parity", "(", ")", "{", "return", "this", "->", "m_head", "->", "regno", "%", "2", ";", "}", "</s>" ]

[ "Return", "the", "parity", "of", "the", "destination", "register", "of", "the", "instruction", "represented", "by", "this", "node", "." ]

[ "aarch64", "2" ]

cortex-a57-fma-steering

get_parity

aarch64

CPU

GCC

29,519

17

1

[]

[ "<s>", "static", "int", "rs6000_use_sched_lookahead", "(", "void", ")", "{", "if", "(", "rs6000_cpu_attr", "==", "CPU_PPC8540", ")", "return", "4", ";", "return", "0", ";", "}", "</s>" ]

[ "Return", "how", "many", "instructions", "to", "look", "ahead", "for", "better", "insn", "scheduling", "." ]

[ "rs6000", "4", "0" ]

rs60003

rs6000_use_sched_lookahead

rs6000

CPU

GCC

29,520

20

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "c...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "RISCV", "RISCV", "0", "RISCV::LB", "RISCV::LBU", "RISCV::LH", "RISCV::LHU", "RISCV::LW", "RISCV::FLW", "RISCV::LWU", "RISCV::LD", "RISCV::FLD", "1", "2", "2", "0", "1", "0", "0" ]

RISCVInstrInfo

isLoadFromStackSlot

RISCV

CPU

LLVM

29,521

146

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "Hexagon", "Hexagon", "Hexagon::C2_cmpeq", "Hexagon::C2_cmpeqp", "Hexagon::C2_cmpgt", "Hexagon::C2_cmpgtp", "Hexagon::C2_cmpgtu", "Hexagon::C2_cmpgtup", "Hexagon::C4_cmpneq", "Hexagon::C4_cmplte", "Hexagon::C4_cmplteu", "Hexagon::C2_cmpeqi", "Hexagon::C2_cmpgti", "Hexagon::C2_cmpgtui", "...

HexagonInstrInfo (2)

analyzeCompare

Hexagon

DSP

LLVM

29,522

417

1

[]

[ "<s>", "SDValue", "ARCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerG...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "ARC", "ARC", "ISD::GlobalAddress", "ISD::FRAMEADDR", "ISD::SELECT_CC", "ISD::BR_CC", "ISD::SIGN_EXTEND_INREG", "ISD::JumpTable", "ISD::VASTART", "ISD::READCYCLECOUNTER", "MVT::i32", "\"unimplemented operand\"" ]

ARCISelLowering3

LowerOperation

ARC

MPU

LLVM

29,523

144

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::S2_storeri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::S2_storerd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::STriw_pred", "0", "\"Unimplemented\"" ]

HexagonInstrInfo7

storeRegToStackSlot

Hexagon

DSP

LLVM

29,524

281

1

[]

[ "<s>", "static", "bool", "store_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "SET", ")", "return", "false", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case...

[ "True", "if", "INSN", "is", "a", "store", "instruction", "." ]

[ "sparc" ]

sparc

store_insn_p

sparc

CPU

GCC

29,525

48

1

[]

[ "<s>", "void", "LM32FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "LM32", "LM32", "LM32::ADJCALLSTACKDOWN", "LM32::ADJCALLSTACKUP", "\"ADJSTACKDOWN and ADJSTACKUP should be no-ops\"", "\"Unexpected call frame instruction\"" ]

LM32FrameLowering

eliminateCallFramePseudoInstr

LM32

MPU

LLVM

29,526

67

1

[]

[ "<s>", "static", "bool", "tilepro_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]

[ "tilepro" ]

tilepro

tilepro_cannot_force_const_mem

tilepro

VLIW

GCC

29,527

17

1

[]

[ "<s>", "bool", "X86CallFrameOptimization", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TFL", "=", "MF", ".", "getSubtarget", "(", ")", ".",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86" ]

X86CallFrameOptimization11

runOnMachineFunction

X86

CPU

LLVM

29,528

146

1

[]

[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]

[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "Patmos" ]

PatmosAsmParser

Error

Patmos

VLIW

LLVM

29,529

23

1

[]

[ "<s>", "bool", "enablePostRAScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "Nyuzi" ]

NyuziSubtarget

enablePostRAScheduler

Nyuzi

GPU

LLVM

29,530

11

1

[]

[ "<s>", "bool", "SNESAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "assert", "(", "(", "Count", "%", "2", ")", "==", "0", "&&", "\"NOP instructions must be 2 bytes\"", ")", ";", "OW", "->", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "SNES", "SNES", "2", "0", "\"NOP instructions must be 2 bytes\"" ]

SNESAsmBackend

writeNopData

SNES

DSP

LLVM

29,531

38

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertFixupForCodeAlign", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "MCAlignFragment", "&", "AF", ")", "{", "const", "MCSubtargetInfo", "*", "STI", "=", "AF", ".", "getSubtarge...

[ "Hook", "which", "indicates", "if", "the", "target", "requires", "a", "fixup", "to", "be", "generated", "when", "handling", "an", "align", "directive", "in", "an", "executable", "section", "." ]

[ "RISCV", "RISCV", "RISCV::FeatureRelax", "0", "0", "0", "RISCV::fixup_riscv_align", "0" ]

RISCVAsmBackend34

shouldInsertFixupForCodeAlign

RISCV

CPU

LLVM

29,532

157

1

[]

[ "<s>", "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal",...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "X86", "X86", "\".code\"", "\".att_syntax\"", "\"prefix\"", "\"noprefix\"", "\"'.att_syntax noprefix' is not \"", "\"supported: registers must have a \"", "\"'%' prefix in .att_syntax\"", "0", "\".intel_syntax\"", "1", "\"noprefix\"", "\"prefix\"", "\"'.intel_syntax prefix' is not \"", ...

X86AsmParser113

ParseDirective

X86

CPU

LLVM

29,533

381

1

[]

[ "<s>", "InstructionCost", "HexagonTTIImpl", "::", "getCallInstrCost", "(", "Function", "*", "F", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "return", "BaseT", "::", "g...

[ "Compute", "a", "cost", "of", "the", "given", "call", "instruction", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo16

getCallInstrCost

Hexagon

DSP

LLVM

29,534

41

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "X86InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "outl...

[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]

[ "X86", "X86", "X86::JMP_1", "X86::CALL64pcrel32" ]

X86InstrInfo86

insertOutlinedCall

X86

CPU

LLVM

29,535

129

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "enableAggressiveInterleaving", "(", "bool", "LoopHasReductions", ")", "{", "return", "LoopHasReductions", ";", "}", "</s>" ]

[ "Do", "n't", "restrict", "interleaved", "unrolling", "to", "small", "loops", "." ]

[ "PowerPC", "PPC" ]

PPCTargetTransformInfo3

enableAggressiveInterleaving

PowerPC

CPU

LLVM

29,536

13

1

[]

[ "<s>", "rtx", "nds32_expand_load_multiple", "(", "int", "base_regno", ",", "int", "count", ",", "rtx", "base_addr", ",", "rtx", "basemem", ")", "{", "int", "par_index", ";", "int", "offset", ";", "rtx", "result", ";", "rtx", "new_addr", ",", "mem", ",", ...

[ "Functions", "to", "expand", "load_multiple", "and", "store_multiple", ".", "They", "are", "auxiliary", "extern", "functions", "to", "help", "create", "rtx", "template", ".", "Check", "nds32-multiple.md", "file", "for", "the", "patterns", "." ]

[ "nds32", "0", "4", "0" ]

nds32-memory-manipulation2

nds32_expand_load_multiple

nds32

CPU

GCC

29,537

122

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "isEligibleForTailCallOptimization", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "InArgs", ",", "SmallVectorImpl", "<", "ArgInfo", ">", ...

[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]

[ "AArch64", "AArch64", "\"Attempting to lower call as tail call\\n\"", "\"... Cannot handle tail calls with swifterror yet.\\n\"", "\"... Calling convention cannot be tail called.\\n\"", "\"... Cannot tail call from callers with byval, \"", "\"inreg, or swifterror arguments\\n\"", "\"... Cannot tail ca...

AArch64CallLowering12

isEligibleForTailCallOptimization

AArch64

CPU

LLVM

29,538

358

1

[]

[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "VReg", ")", "||", "(", "!", "Val", ...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "8", "X86" ]

X86CallLowering16

lowerReturn

X86

CPU

LLVM

29,539

217

1

[]

[ "<s>", "bool", "AMDGPUCFGStructurizer", "::", "isReturnBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "MBB", "->", "succ_empty", "(", ")", ";", "if", ...

[ "Convenience", "function", "that", "returns", "true", "if", "the", "block", "ends", "in", "a", "return", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "\"BB\"", "\" is return block without RETURN instr\\n\"" ]

AMDILCFGStructurizer10

isReturnBlock

AMDGPU

GPU

LLVM

29,540

64

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "NonScalarIntSafe", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "X86", "X86", "16", "0", "16", "0", "16", "16", "32", "MVT::v8f32", "MVT::v4i32", "MVT::v4f32", "8", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]

X86ISelLowering191

getOptimalMemOpType

X86

CPU

LLVM

29,541

207

1

[]

[ "<s>", "void", "AMDGPUInliner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";", "LegacyInlinerBase", "::", "getAnalysisUsage", "(", "AU", ")", ";",...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUInline

getAnalysisUsage

AMDGPU

GPU

LLVM

29,542

28

1

[]

[ "<s>", "const", "HexagonSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetMachine

getSubtargetImpl

Hexagon

DSP

LLVM

29,543

14

1

[]

[ "<s>", "void", "tilegx_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "tilegx_in_bundle", ")", "{", "fprintf", "(", "file", ",", "\"\\t}\\n\"", ")", ";", "}", "if", "(", "flag_pic", ")", "{", ...

[ "Output", "assembler", "code", "to", "FILE", "to", "increment", "profiler", "label", "#", "LABELNO", "for", "profiling", "a", "function", "entry", "." ]

[ "tilegx", "\"\\t}\\n\"", "\"\\t{\\n\"", "\"\\tmove\\tr10, lr\\n\"", "\"\\tjal\\tplt(%s)\\n\"", "\"\\t}\\n\"", "\"\\t{\\n\"", "\"\\tmove\\tr10, lr\\n\"", "\"\\tjal\\t%s\\n\"", "\"\\t}\\n\"" ]

tilegx2

tilegx_function_profiler

tilegx

VLIW

GCC

29,544

63

1

[]

[ "<s>", "void", "ix86_expand_round_sse4", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "rtx", "e1", ",", "e2", ",", "res", ",", "half", ";", "const", "struct", "real_format", "*", "fmt", ...

[ "Expand", "SSE", "sequence", "for", "computing", "round", "from", "OP1", "storing", "into", "OP0", "using", "sse4", "round", "insn", "." ]

[ "i386", "1", "0" ]

i3864

ix86_expand_round_sse4

i386

CPU

GCC

29,545

214

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "getARMSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine90

addPreEmitPass

ARM

CPU

LLVM

29,546

74

1

[]

[ "<s>", "bool", "X86OptimizeLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "DisableX86LEAOpt", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "ret...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "X86" ]

X86OptimizeLEAs20

runOnMachineFunction

X86

CPU

LLVM

29,547

136

1

[]

[ "<s>", "bool", "s390_rel_address_ok_p", "(", "rtx", "symbol_ref", ")", "{", "tree", "decl", ";", "if", "(", "symbol_ref", "==", "s390_got_symbol", "(", ")", "||", "CONSTANT_POOL_ADDRESS_P", "(", "symbol_ref", ")", ")", "return", "true", ";", "decl", "=", "SY...

[ "Return", "true", "if", "it", "ok", "to", "use", "SYMBOL_REF", "in", "a", "relative", "address", "." ]

[ "s390" ]

s390

s390_rel_address_ok_p

s390

MPU

GCC

29,548

63

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "AbstractAttribute", "*", "AA", ")", "{", "return", "(", "AA", "->", "getIdAddr", "(", ")", "==", "&", "ID", ")", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "AMDGPU" ]

AMDGPUAttributor

classof

AMDGPU

GPU

LLVM

29,549

23

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "CustomRegAlloc", ")", "addPass", "(", "createX86RegisterAllocator", "(", ")", ")", ";", "addPass", "(", "createX86FloatingPointStackifierPass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "X86", "X86", "X86", "X86" ]

X86TargetMachine34

addPostRegAlloc

X86

CPU

LLVM

29,550

26

1

[]

[ "<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "Base", ".", "Reg", "=", "Reg", ";", "}", "</s>" ]

[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]

[ "AArch64", "\"Invalid base register access!\"" ]

AArch64FastISel (2)

setReg

AArch64

CPU

LLVM

29,551

23

1

[]

[ "<s>", "machine_mode", "function_expander", "::", "mask_mode", "(", "void", ")", "const", "{", "vector_type_index", "mask_type_index", "=", "function_types", "[", "type", ".", "index", "]", ".", "type_indexes", "[", "RVV_BASE_mask", "]", ";", "return", "TYPE_MODE"...

[ "Return", "the", "machine_mode", "of", "the", "corresponding", "mask", "type", "." ]

[ "riscv" ]

riscv-vector-builtins

mask_mode

riscv

CPU

GCC

29,552

36

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "areInlineCompatible", "(", "const", "Function", "*", "Caller", ",", "const", "Function", "*", "Callee", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ...

[ "Determine", "whether", "a", "callee", "with", "the", "given", "TLI", "can", "be", "inlined", "into", "caller", "with", "this", "TLI", ",", "based", "on", "'nobuiltin", "'", "attributes", "." ]

[ "X86", "X86" ]

X86TargetTransformInfo (2)1

areInlineCompatible

X86

CPU

LLVM

29,553

90

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "Created", ")", "const", "{", "AttributeL...

[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]

[ "AArch64", "AArch64", "0", "0", "0", "0", "MVT::i32", "MVT::i64", "0", "0", "1ULL", "1", "AArch64", "ISD::SETLT", "ISD::ADD", "AArch64ISD::CSEL", "ISD::SRA", "MVT::i64", "ISD::SUB", "0" ]

AArch64ISelLowering168

BuildSDIVPow2

AArch64

CPU

LLVM

29,554

375

1

[]

[ "<s>", "bool", "PPCSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "if", "(", "DarwinDirecti...

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "PowerPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass" ]

PPCSubtarget46

enablePostRAScheduler

PowerPC

CPU

LLVM

29,555

90

1

[]

[ "<s>", "static", "void", "msp430_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "rtx", "symbol", ";", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "!", "MEM_P", "...

[ "Encode", "whether", "a", "SYMBOL_REF", "is", "definitely", "in", "the", "lower", "memory", "region", "." ]

[ "msp430", "0" ]

msp430

msp430_encode_section_info

msp430

MPU

GCC

29,556

88

1

[]

[ "<s>", "PreservedAnalyses", "BPFPreserveDITypePass", "::", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", "{", "return", "BPFPreserveDITypeImpl", "(", "F", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedA...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "BPF", "BPF", "BPF" ]

BPFPreserveDIType

run

BPF

Virtual ISA

LLVM

29,557

33

1

[]

[ "<s>", "static", "void", "sh_insert_attributes", "(", "tree", "node", ",", "tree", "*", "attributes", ")", "{", "tree", "attrs", ";", "if", "(", "TREE_CODE", "(", "node", ")", "!=", "FUNCTION_DECL", ")", "return", ";", "if", "(", "!", "DECL_P", "(", "n...

[ "Generate", "'handle_interrupt", "'", "attribute", "for", "decls" ]

[ "sh", "\"interrupt_handler\"", "\"interrupt_handler\"", "\"trapa_handler\"", "\"interrupt_handler\"", "\"sp_switch\"", "\"trap_exit\"", "\"nosave_low_regs\"", "\"sp_switch\"", "\"trap_exit\"", "\"nosave_low_regs\"", "\"%qs attribute only applies to interrupt functions\"" ]

sh3

sh_insert_attributes

sh

CPU

GCC

29,558

244

1

[]

[ "<s>", "const", "MCPhysReg", "*", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getFunction", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo23

getCalleeSavedRegs

AArch64

CPU

LLVM

29,559

236

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "StringRef", "CPU", "(", "\"HexagonV4\"", ")", ";", "return", "createHexagonELFObjectWriter", "(", "OS", ",", "OSABI", ",", "CPU", ")", ";", "}", ...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "Hexagon", "\"HexagonV4\"", "Hexagon" ]

HexagonAsmBackend13

createObjectWriter

Hexagon

DSP

LLVM

29,560

28

1

[]

[ "<s>", "void", "AVRMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "AVR", "AVR", "0", "\"Instruction size cannot be zero\"" ]

AVRMCCodeEmitter

encodeInstruction

AVR

MPU

LLVM

29,561

86

1

[]

[ "<s>", "rtx", "aarch64_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND...

[ "Implement", "TARGET_EXPAND_BUILTIN", "." ]

[ "aarch64", "0", "0", "0", "1" ]

aarch64-builtins4

aarch64_expand_builtin

aarch64

CPU

GCC

29,562

450

1

[]

[ "<s>", "static", "void", "aarch64_emit_post_barrier", "(", "enum", "memmodel", "model", ")", "{", "const", "enum", "memmodel", "base_model", "=", "memmodel_base", "(", "model", ")", ";", "if", "(", "is_mm_sync", "(", "model", ")", "&&", "(", "base_model", "=...

[ "Emit", "a", "barrier", ",", "that", "is", "appropriate", "for", "memory", "model", "MODEL", ",", "at", "the", "end", "of", "a", "sequence", "implementing", "an", "atomic", "operation", "." ]

[ "aarch64" ]

aarch64

aarch64_emit_post_barrier

aarch64

CPU

GCC

29,563

54

1

[]

[ "<s>", "void", "R600PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createR600MachineCFGStructurizerPass", "(", ")", ")", ";", "addPass", "(", "createR600ExpandSpecialInstrsPass", "(", ")", ")", ";", "addPass", "(", "&", "FinalizeMachineBundlesI...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AMDGPU", "R600", "R600", "R600", "R600", "R600" ]

R600TargetMachine

addPreEmitPass

AMDGPU

GPU

LLVM

29,564

42

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "\"Callee should be an llvm::Function object.\"", "80", "\"TCO caller: \"", "\", callee linkage: 0, 0\"", "\"TCO caller: \"", "\", callee linkage: \"", "\", \"", "\"\\n\"", "\"failed to perform tail call elimination on a call \"",...

PPCISelLowering111

LowerCall

PowerPC

CPU

LLVM

29,565

421

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "RI5CY", "RISCV", "0", "2", "1", "1", "2" ]

RISCVInstrInfo

analyzeBranch

RI5CY

CPU

LLVM

29,566

351

1

[]

[ "<s>", "bool", "DLXDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ",", "AluOp...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "DLX", "DLX" ]

DLXISelDAGToDAG

SelectInlineAsmMemoryOperand

DLX

CPU

LLVM

29,567

102

1

[]

[ "<s>", "bool", "RISCVMCAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "0", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "RISCV", "RISCV", "0" ]

RISCVMCAsmBackend

mayNeedRelaxation

RISCV

CPU

LLVM

29,568

25

1

[]

[ "<s>", "void", "RISCVDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "RISCV", "RISCV", "RISCVISD::SPLAT_VECTOR_SPLIT_I64_VL", "3", "\"Unexpected number of operands\"", "0", "0", "1", "2", "MVT::i64", "MVT::i32", "MVT::i32", "\"Unexpected VTs!\"", "RISCV", "RISCV", "8", "4", "4", "8", "ISD::TokenFactor", "MVT::Other", "MVT::Other", "Intrins...

RISCVISelDAGToDAG24

PreprocessISelDAG

RISCV

CPU

LLVM

29,569

466

1

[]

[ "<s>", "bool", "AMDGPULowerKernelAttributes", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "StringRef", "DispatchPtrName", "=", "Intrinsic", "::", "getName", "(", "Intrinsic", "::", "amdgcn_dispatch_ptr", ")", ";", "Function", "*", "DispatchPtr", "=", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "Intrinsic::getName", "Intrinsic::amdgcn_dispatch_ptr", "4" ]

AMDGPULowerKernelAttributes2

runOnModule

AMDGPU

GPU

LLVM

29,570

109

1

[]

[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "Expr", ";", "}", "</s>" ]

[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]

[ "DLX" ]

DLXMCExpr

getSubExpr

DLX

CPU

LLVM

29,571

12

1

[]

[ "<s>", "const", "char", "*", "avr_out_xload", "(", "rtx_insn", "*", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "op", ",", "int", "*", "plen", ")", "{", "rtx", "xop", "[", "4", "]", ";", "xop", "[", "0", "]", "=", "op", "[", "0", "]", ";", "xo...

[ "Worker", "function", "for", "xload_8", "insn", "." ]

[ "avr", "4", "0", "0", "1", "1", "2", "3", "0", "\"lpm %3,%a2\"", "\"lpm\"", "1", "\"sbrc %1,7\"", "\"ld %3,%a2\"", "2", "0", "3", "\"mov %0,%3\"", "1", "\"\"" ]

avr

avr_out_xload

avr

MPU

GCC

29,572

128

1

[]

[ "<s>", "bool", "XCoreRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "XCore", "XCore" ]

XCoreRegisterInfo11

requiresRegisterScavenging

XCore

MPU

LLVM

29,573

19

1

[]

[ "<s>", "void", "thumb1_final_prescan_insn", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "flag_print_asm_name", ")", "asm_fprintf", "(", "asm_out_file", ",", "\"%@ 0x%04x\\n\"", ",", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ")", ";", "if...

[ "Scan", "INSN", "just", "before", "assembler", "is", "output", "for", "it", ".", "For", "Thumb-1", ",", "we", "track", "the", "status", "of", "the", "condition", "codes", ";", "this", "information", "is", "used", "in", "the", "cbranchsi4_insn", "pattern", ...

[ "arm", "\"%@ 0x%04x\\n\"", "1", "\"Unexpected thumb1 far jump\"" ]

arm4

thumb1_final_prescan_insn

arm

CPU

GCC

29,574

242

1

[]

[ "<s>", "static", "rtx", "mips16e_build_save_restore", "(", "bool", "restore_p", ",", "unsigned", "int", "*", "mask_ptr", ",", "HOST_WIDE_INT", "*", "offset_ptr", ",", "unsigned", "int", "nargs", ",", "HOST_WIDE_INT", "size", ")", "{", "rtx", "pattern", ",", "s...

[ "Return", "RTL", "for", "a", "MIPS16e", "SAVE", "or", "RESTORE", "instruction", ";", "RESTORE_P", "says", "which", ".", "The", "instruction", "must", ":", "-", "Allocate", "or", "deallocate", "SIZE", "bytes", "in", "total", ";", "SIZE", "is", "known", "to"...

[ "mips", "0", "1", "0", "0", "1", "0", "0", "0", "0", "0", "0", "1", "0" ]

mips

mips16e_build_save_restore

mips

CPU

GCC

29,575

315

1

[]

[ "<s>", "static", "bool", "rl78_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "int", "s", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "s", "<", "1", ")", "return", "false", ";", "if", "(", "regn...

[ "Implements", "HARD_REGNO_MODE_OK", "." ]

[ "rl78", "1", "23", "2", "1", "2" ]

rl78

rl78_hard_regno_mode_ok

rl78

MPU

GCC

29,576

114

1

[]

[ "<s>", "static", "bool", "rs6000_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_PAIRED_FLOAT", "&&", "PAIRED_VECTOR_MODE", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "...

[ "Target", "hook", "for", "vector_mode_supported_p", "." ]

[ "rs6000" ]

rs60004

rs6000_vector_mode_supported_p

rs6000

CPU

GCC

29,577

48

1

[]

[ "<s>", "bool", "GCNTTIImpl", "::", "collectFlatAddressOperands", "(", "SmallVectorImpl", "<", "int", ">", "&", "OpIndexes", ",", "Intrinsic", "::", "ID", "IID", ")", "const", "{", "switch", "(", "IID", ")", "{", "case", "Intrinsic", "::", "amdgcn_atomic_inc", ...

[ "Return", "any", "intrinsic", "address", "operand", "indexes", "which", "may", "be", "rewritten", "if", "they", "use", "a", "flat", "address", "space", "pointer", "." ]

[ "AMDGPU", "Intrinsic::ID", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "Intrinsic::amdgcn_ds_fadd", "Intrinsic::amdgcn_ds_fmin", "Intrinsic::amdgcn_ds_fmax", "0" ]

AMDGPUTargetTransformInfo76

collectFlatAddressOperands

AMDGPU

GPU

LLVM

29,578

66

1

[]

[ "<s>", "static", "void", "ultra_flush_pipeline", "(", ")", "{", "ultra_cur_hist", "=", "(", "ultra_cur_hist", "+", "1", ")", "&", "(", "ULTRA_NUM_HIST", "-", "1", ")", ";", "ultra_cycles_elapsed", "+=", "1", ";", "memset", "(", "(", "char", "*", ")", "&"...

[ "Advance", "to", "the", "next", "pipeline", "group", "." ]

[ "sparc", "1", "1", "1", "0", "0xf" ]

sparc2

ultra_flush_pipeline

sparc

CPU

GCC

29,579

46

1

[]

[ "<s>", "bool", "aarch64_use_pseudo_pic_reg", "(", "void", ")", "{", "return", "aarch64_cmodel", "==", "AARCH64_CMODEL_SMALL_SPIC", ";", "}", "</s>" ]

[ "Return", "1", "if", "pseudo", "register", "should", "be", "created", "and", "used", "to", "hold", "GOT", "address", "for", "PIC", "code", "." ]

[ "aarch64" ]

aarch64

aarch64_use_pseudo_pic_reg

aarch64

CPU

GCC

29,580

12

1

[]

[ "<s>", "static", "const", "char", "*", "rs6000_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "...

[ "AltiVec", "defines", "five", "built-in", "scalar", "types", "that", "serve", "as", "vector", "elements", ";", "we", "must", "teach", "the", "compiler", "how", "to", "mangle", "them", ".", "The", "128-bit", "floating", "point", "mangling", "is", "target-specif...

[ "rs6000", "\"U6__boolc\"", "\"U6__bools\"", "\"u7__pixel\"", "\"U6__booli\"", "\"U6__boolx\"", "\"g\"", "\"u9__ieee128\"", "\"u13__vector_pair\"", "\"u13__vector_quad\"" ]

rs6000

rs6000_mangle_type

rs6000

CPU

GCC

29,581

160

1

[]

[ "<s>", "static", "void", "darwin_rs6000_override_options", "(", "void", ")", "{", "rs6000_altivec_abi", "=", "1", ";", "TARGET_ALTIVEC_VRSAVE", "=", "1", ";", "rs6000_current_abi", "=", "ABI_DARWIN", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "TARGET...

[ "The", "Darwin", "version", "of", "SUBTARGET_OVERRIDE_OPTIONS", "." ]

[ "powerpcspe", "1", "1", "1", "0", "\"-m64 requires PowerPC64 architecture, enabling\"", "1", "\"10.5\"", "0" ]

powerpcspe

darwin_rs6000_override_options

powerpcspe

CPU

GCC

29,582

122

1

[]

[ "<s>", "static", "bool", "rs6000_use_blocks_for_decl_p", "(", "const_tree", "decl", ")", "{", "return", "!", "DECL_THREAD_LOCAL_P", "(", "decl", ")", ";", "}", "</s>" ]

[ "Do", "not", "place", "thread-local", "symbols", "refs", "in", "the", "object", "blocks", "." ]

[ "rs6000" ]

rs6000

rs6000_use_blocks_for_decl_p

rs6000

CPU

GCC

29,583

16

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "IndirectTlsSegRefs", "=", "MF", ".", "getFunction", "(", ")", ".", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"indirect-tls-seg-refs\"", "\"OptForMinSize implies OptForSize\"" ]

X86ISelDAGToDAG133

runOnMachineFunction

X86

CPU

LLVM

29,584

81

1

[]

[ "<s>", "static", "void", "avr_adjust_type_node", "(", "tree", "*", "node", ",", "machine_mode", "mode", ",", "int", "sat_p", ")", "{", "*", "node", "=", "make_node", "(", "FIXED_POINT_TYPE", ")", ";", "TYPE_SATURATING", "(", "*", "node", ")", "=", "sat_p",...

[ "Helper", "for", "the", "function", "below", "." ]

[ "avr", "8" ]

avr

avr_adjust_type_node

avr

MPU

GCC

29,585

98

1

[]

[ "<s>", "virtual", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "LLVM_OVERRIDE", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "SystemZ" ]

SystemZRegisterInfo3

requiresFrameIndexScavenging

SystemZ

CPU

LLVM

29,586

16

1

[]

[ "<s>", "inline", "bool", "libcall_hasher", "::", "equal", "(", "const", "rtx_def", "*", "p1", ",", "const", "rtx_def", "*", "p2", ")", "{", "return", "rtx_equal_p", "(", "p1", ",", "p2", ")", ";", "}", "</s>" ]

[ "Compare", "H1", "and", "H2", "for", "equivalence", "." ]

[ "arm" ]

arm

equal

arm

CPU

GCC

29,587

26

1

[]

[ "<s>", "Optional", "<", "RegImmPair", ">", "ARMBaseInstrInfo", "::", "isAddImmediate", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "Reg", ")", "const", "{", "int", "Sign", "=", "1", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(",...

[ "If", "the", "specific", "machine", "instruction", "is", "an", "instruction", "that", "adds", "an", "immediate", "value", "and", "a", "register", ",", "and", "stores", "the", "result", "in", "the", "given", "register", "Reg", ",", "return", "a", "pair", "o...

[ "ARM", "ARM", "1", "0", "0", "ARM::SUBri", "1", "ARM::ADDri", "1", "2", "2", "1" ]

ARMBaseInstrInfo110

isAddImmediate

ARM

CPU

LLVM

29,588

156

1

[]

[ "<s>", "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", "Ty", ")", "const", "{", "if", "(", "Ty", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", "return", "fa...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "XCore", "XCore", "4", "0", "4", "0", "1", "0", "1", "0", "2", "3", "0", "2", "0", "0", "4", "0" ]

XCoreISelLowering59

isLegalAddressingMode

XCore

MPU

LLVM

29,589

199

1

[]

[ "<s>", "enum", "reg_class", "eco32_reg_class", "(", "int", "regno", ")", "{", "if", "(", "is_ECO32_GENERAL_REG", "(", "regno", ")", ")", "{", "return", "GENERAL_REGS", ";", "}", "if", "(", "is_ECO32_REG", "(", "regno", ")", ")", "{", "return", "ALL_REGS", ...

[ "#", "include", "``", "gt-eco32.h", "''" ]

[ "eco32" ]

eco32

eco32_reg_class

eco32

MPU

GCC

29,590

36

1

[]

[ "<s>", "void", "bpf_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "\"[%s+0]\"", ",", "reg_names", "[", "REGNO", "(...

[ "Print", "an", "operand", "which", "is", "an", "address", ".", "This", "function", "should", "handle", "any", "legit", "address", ",", "as", "accepted", "by", "bpf_legitimate_address_p", ",", "and", "also", "addresses", "that", "are", "valid", "in", "CALL", ...

[ "bpf", "\"[%s+0]\"", "0", "1", "\"[%s+\"", "\"]\"", "\"invalid address in operand\"", "\"unsupported operand\"" ]

bpf

bpf_print_operand_address

bpf

Virtual ISA

GCC

29,591

149

1

[]

[ "<s>", "bool", "ShouldShrinkFPConstant", "(", "EVT", "VT", ")", "const", "override", "{", "return", "VT", "!=", "MVT", "::", "f128", ";", "}", "</s>" ]

[ "If", "true", ",", "then", "instruction", "selection", "should", "seek", "to", "shrink", "the", "FP", "constant", "of", "the", "specified", "type", "to", "a", "smaller", "type", "in", "order", "to", "save", "space", "and", "/", "or", "reduce", "runtime", ...

[ "Sparc", "MVT::f128" ]

SparcISelLowering (2)2

ShouldShrinkFPConstant

Sparc

CPU

LLVM

29,592

17

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", "->", "print", "(", "errs", "(", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FTRUNC", "ISD::FRINT", "ISD::FNEARBYINT", ...

AMDGPUISelLowering103

LowerOperation

AMDGPU

GPU

LLVM

29,593

302

1

[]

[ "<s>", "void", "setName", "(", "StringRef", "N", ")", "{", "SectionName", "=", "N", ";", "}", "</s>" ]

[ "Change", "the", "name", "of", "this", "type", "to", "the", "specified", "name", ",", "or", "to", "a", "name", "with", "a", "suffix", "if", "there", "is", "a", "collision", "." ]

[ "GBZ80" ]

GBZ80TargetObjectFile

setName

GBZ80

MPU

LLVM

29,594

12

1

[]

[ "<s>", "static", "rtx", "ix86_expand_vec_set_builtin", "(", "tree", "arglist", ")", "{", "enum", "machine_mode", "tmode", ",", "mode1", ";", "tree", "arg0", ",", "arg1", ",", "arg2", ";", "int", "elt", ";", "rtx", "op0", ",", "op1", ";", "arg0", "=", "...

[ "A", "subroutine", "of", "ix86_expand_builtin", ".", "These", "builtins", "are", "a", "wrapper", "around", "ix86_expand_vector_set", ".", "They", "would", "be", "redundant", "(", "for", "non-MMX", ")", "if", "we", "had", "a", "language-level", "syntax", "for", ...

[ "i386", "0", "0" ]

i3863

ix86_expand_vec_set_builtin

i386

CPU

GCC

29,595

193

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "begin", "(", ")", "{", "assert", "(", "Begin", "!=", "nullptr", ")", ";", "return", "Begin", ";", "}", "</s>" ]

[ "Recipe", "iterator", "methods", "." ]

[ "M68k" ]

M68kCollapseMOVEMPass

begin

M68k

MPU

LLVM

29,596

18

1

[]

[ "<s>", "unsigned", "CSKYInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "CSKY", "CSKY", "0", "\"insertBranch must not be told to insert a fallthrough\"", "2", "0", "\"CSKY branch conditions have two components!\"", "CSKY::BR32", "1", "0", "1", "1", "CSKY::BR32", "2" ]

CSKYInstrInfo1

insertBranch

CSKY

CPU

LLVM

29,597

227

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "enableAggressiveFMAFusion", "(", "EVT", "VT", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "target", "always", "benefits", "from", "combining", "into", "FMA", "for", "a", "given", "value", "type", "." ]

[ "R600", "SI" ]

SIISelLowering111

enableAggressiveFMAFusion

R600

GPU

LLVM

29,598

14

1

[]

[ "<s>", "bool", "MipsSETargetLowering", "::", "isEligibleForTailCallOptimization", "(", "const", "CCState", "&", "CCInfo", ",", "unsigned", "NextStackOffset", ",", "const", "MipsFunctionInfo", "&", "FI", ")", "const", "{", "if", "(", "!", "UseMipsTailCalls", ")", "...

[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]

[ "Mips", "Mips", "Mips", "Mips", "0" ]

MipsSEISelLowering11

isEligibleForTailCallOptimization

Mips

CPU

LLVM

29,599

68

1

[]