docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "PTXInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MII", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "PTX", "PTX", "\"loadRegFromStackSlot should not be called for PTX\"" ]	PTXInstrInfo4	loadRegFromStackSlot	PTX	GPU	LLVM	29,800	38	1	[]
[ "<s>", "bool", "isScalarFPTypeInSSEReg", "(", "MVT", "VT", ")", "const", "{", "return", "(", "VT", "==", "MVT", "::", "f64", "&&", "X86ScalarSSEf64", ")", "\|\|", "(", "VT", "==", "MVT", "::", "f32", "&&", "X86ScalarSSEf32", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "scalar", "FP", "type", "is", "computed", "in", "an", "SSE", "register", ",", "not", "on", "the", "X87", "floating", "point", "stack", "." ]	[ "X86", "MVT::f64", "X86", "MVT::f32", "X86" ]	X86FastISel41	isScalarFPTypeInSSEReg	X86	CPU	LLVM	29,801	30	1	[]
[ "<s>", "int", "gen_v9_scc", "(", "enum", "rtx_code", "compare_code", ",", "register", "rtx", "*", "operands", ")", "{", "rtx", "temp", ",", "op0", ",", "op1", ";", "if", "(", "!", "TARGET_ARCH64", "&&", "(", "GET_MODE", "(", "sparc_compare_op0", ")", "==...	[ "This", "function", "is", "used", "for", "v9", "only", ".", "CODE", "is", "the", "code", "for", "an", "Scc", "'s", "comparison", ".", "OPERANDS", "[", "0", "]", "is", "the", "target", "of", "the", "Scc", "insn", ".", "OPERANDS", "[", "1", "]", "is"...	[ "sparc", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0", "1", "1", "1", "0", "0", "0", "1", "1", "0", "1" ]	sparc3	gen_v9_scc	sparc	CPU	GCC	29,802	389	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "XCoreTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "const", "std", "::", "string", "&", "Constraint", ",", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "XCore", "XCore", "1", "0", "0U", "XCore::GRRegsRegClass" ]	XCoreISelLowering40	getRegForInlineAsmConstraint	XCore	MPU	LLVM	29,803	85	1	[]
[ "<s>", "static", "bool", "aarch64_handle_attr_isa_flags", "(", "char", "*", "str", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", ";", "uint64_t", "isa_flags", "=", "aarch64_isa_flags", ";", "if", "(", "strncmp", "(", "\"+nothing\"", ",", "str", ",", ...	[ "Parse", "an", "architecture", "extensions", "target", "attribute", "string", "specified", "in", "STR", ".", "For", "example", "``", "+fp+nosimd", "''", ".", "Show", "any", "errors", "if", "needed", ".", "Return", "TRUE", "if", "successful", ".", "Update", "...	[ "aarch64", "\"+nothing\"", "8", "0", "0", "8", "\"missing value in %<target()%> pragma or attribute\"", "\"invalid feature modifier %s of value (\\\"%s\\\") in \"", "\"%<target()%> pragma or attribute\"" ]	aarch64	aarch64_handle_attr_isa_flags	aarch64	CPU	GCC	29,804	119	1	[]
[ "<s>", "static", "int", "c_prefix", "(", "const", "char", "", "str", ")", "{", "static", "const", "char", "", "const", "prefixes", "[", "]", "=", "{", "\"attiny\"", ",", "\"atmega\"", ",", "\"atxmega\"", ",", "\"ata\"", ",", "\"at90\"", "}", ";", "in...	[ "Used", "by", "string", "comparator", "to", "group", "MCUs", "by", "their", "name", "prefix", "like", "``", "attiny", "''", "or", "``", "atmega", "''", "." ]	[ "avr", "\"attiny\"", "\"atmega\"", "\"atxmega\"", "\"ata\"", "\"at90\"", "0" ]	gen-avr-mmcu-texi	c_prefix	avr	MPU	GCC	29,805	84	1	[]
[ "<s>", "void", "cris_conditional_register_usage", "(", ")", "{", "if", "(", "flag_pic", ")", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "}", "</s>" ]	[ "The", "CONDITIONAL_REGISTER_USAGE", "worker", "." ]	[ "cris", "1" ]	cris2	cris_conditional_register_usage	cris	MPU	GCC	29,806	22	1	[]
[ "<s>", "static", "Mfix", "", "create_csky_fix_barrier", "(", "Mfix", "", "fix", ",", "Mfix", "", "fix_next", ",", "HOST_WIDE_INT", "max_address", ")", "{", "rtx_barrier", "", "barrier", ";", "rtx_insn", "*", "from", "=", "(", "fix", "?", "fix", "->", ...	[ "Find", "the", "best", "place", "in", "the", "insn", "stream", "in", "the", "range", "(", "FIX-", ">", "address", ",", "MAX_ADDRESS", ")", "to", "forcibly", "insert", "a", "minipool", "barrier", ".", "Create", "the", "barrier", "by", "inserting", "a", "j...	[ "csky", "0", "0" ]	csky	create_csky_fix_barrier	csky	CPU	GCC	29,807	320	1	[]
[ "<s>", "bool", "WebAssemblyFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "auto", "", "RegInfo", "=", "MF", "."...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyFrameLowering21	hasFP	WebAssembly	Virtual ISA	LLVM	29,808	74	1	[]
[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", "{", "static", "const", "uint32_t", "Nopcode", "=", "0x7f000000", ",", "ParseIn", "=", "0x00004000", ",", "ParseEnd", "=", "0x0000c000", ";", "w...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Hexagon", "0x7f000000", "0x00004000", "0x0000c000", "\"Alignment not a multiple of the instruction size:\"", "\"/\"", "\"\\n\"", "support::endian" ]	HexagonAsmBackend11	writeNopData	Hexagon	DSP	LLVM	29,809	111	1	[]
[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "const", "TargetF...	[ "Debug", "information", "queries", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::R31", "PPC::R1", "PPC::X31", "PPC::X1" ]	PPCRegisterInfo15	getFrameRegister	PowerPC	CPU	LLVM	29,810	80	1	[]
[ "<s>", "static", "bool", "aarch64_evpc_ext", "(", "struct", "expand_vec_perm_d", "", "d", ")", "{", "unsigned", "int", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "(", "", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")",...	[ "Recognize", "patterns", "for", "the", "EXT", "insn", "." ]	[ "aarch64", "0", "1", "1", "0" ]	aarch644	aarch64_evpc_ext	aarch64	CPU	GCC	29,811	294	1	[]
[ "<s>", "unsigned", "CSKYInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "cas...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "CSKY", "CSKY", "0", "CSKY::ST16B", "CSKY::ST16H", "CSKY::ST16W", "CSKY::ST32B", "CSKY::ST32H", "CSKY::ST32W", "CSKY::FST_S", "CSKY::FST_D", "CSKY::f2FST_S", "CSKY::f2FST_D", "CSKY::SPILL_CARRY", "1", "2", "2", "0", "1", "0", "0" ]	CSKYInstrInfo1	isStoreToStackSlot	CSKY	CPU	LLVM	29,812	156	1	[]
[ "<s>", "static", "bool", "iq2000_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_mcpu_", ":", "if", "(", "strcmp", "(", "arg", ",", ...	[ "Implement", "TARGET_HANDLE_OPTION", "." ]	[ "iq2000", "\"iq10\"", "0", "\"iq2000\"", "0", "\"default\"", "0", "\"DEFAULT\"", "0", "\"iq2000\"", "0" ]	iq20002	iq2000_handle_option	iq2000	CPU	GCC	29,813	103	1	[]
[ "<s>", "static", "rtx", "eco32_function_arg", "(", "cumulative_args_t", "cum_v", ",", "enum", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", ...	[ "On", "the", "ECO32", "the", "first", "ECO32_MAX_PARM_REGS", "args", "are", "normally", "in", "registers", "and", "the", "rest", "are", "pushed", "." ]	[ "eco32" ]	eco32	eco32_function_arg	eco32	MPU	GCC	29,814	70	1	[]
[ "<s>", "bool", "ShouldShrinkFPConstant", "(", "EVT", "VT", ")", "const", "{", "return", "VT", "!=", "MVT", "::", "f128", ";", "}", "</s>" ]	[ "If", "true", ",", "then", "instruction", "selection", "should", "seek", "to", "shrink", "the", "FP", "constant", "of", "the", "specified", "type", "to", "a", "smaller", "type", "in", "order", "to", "save", "space", "and", "/", "or", "reduce", "runtime", ...	[ "Mandarin", "MVT::f128" ]	MandarinISelLowering	ShouldShrinkFPConstant	Mandarin	CPU	LLVM	29,815	16	1	[]
[ "<s>", "void", "OutgoingValueHandler", "::", "assignValueToAddress", "(", "Register", "ValVReg", ",", "const", "CCValAssign", "&", "VA", ")", "{", "MachineMemOperand", "*", "MMO", ";", "Register", "Addr", "=", "getStackAddress", "(", "VA", ",", "MMO", ")", ";"...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "Mips" ]	MipsCallLowering10	assignValueToAddress	Mips	CPU	LLVM	29,816	51	1	[]
[ "<s>", "bool", "AArch64RegisterInfo", "::", "isConstantPhysReg", "(", "MCRegister", "PhysReg", ")", "const", "{", "return", "PhysReg", "==", "AArch64", "::", "WZR", "\|\|", "PhysReg", "==", "AArch64", "::", "XZR", ";", "}", "</s>" ]	[ "Returns", "true", "if", "PhysReg", "is", "unallocatable", "and", "constant", "throughout", "the", "function", "." ]	[ "AArch64", "AArch64", "AArch64::WZR", "AArch64::XZR" ]	AArch64RegisterInfo12	isConstantPhysReg	AArch64	CPU	LLVM	29,817	24	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "Machi...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "0", "\"This resolveFrameIndex does not support Thumb1!\"", "\"Instr doesn't have FrameIndex operand!\"", "ARM", "\"Unable to resolve frame index!\"" ]	ARMBaseRegisterInfo15	resolveFrameIndex	ARM	CPU	LLVM	29,818	199	1	[]
[ "<s>", "int", "SparcFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::O6" ]	SparcFrameLowering (2)1	getFrameIndexReference	Sparc	CPU	LLVM	29,819	191	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Assembly Printer\"" ]	HexagonAsmPrinter2	getPassName	Hexagon	DSP	LLVM	29,820	13	1	[]
[ "<s>", "Register", "SystemZRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SystemZFrameLowering", "", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "SystemZSubtarget", "", "Subtarg...	[ "Debug", "information", "queries", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZRegisterInfo10	getFrameRegister	SystemZ	CPU	LLVM	29,821	68	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "RISCV", "RISCV", "ISD::OutputArg", "16", "4", "1", "0", "\"Can only return in registers!\"", "\"Unexpected CCValAssign::LocInfo\"", "1", "0", "RISCVISD::RET_FLAG", "MVT::Other" ]	RISCVISelLowering17	LowerReturn	RISCV	CPU	LLVM	29,822	271	1	[]
[ "<s>", "static", "rtx", "rs6000_adjust_atomic_subword", "(", "rtx", "orig_mem", ",", "rtx", "", "pshift", ",", "rtx", "", "pmask", ")", "{", "rtx", "addr", ",", "align", ",", "shift", ",", "mask", ",", "mem", ";", "HOST_WIDE_INT", "shift_mask", ";", "m...	[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operations", ",", "we", "must", "adjust", "things", "to", "operate", "on", "SImode", ".", "Given", "the", "original", "MEM", ",", "return", "a", "new", "aligned", "m...	[ "rs6000", "0x18", "0x10", "0", "4", "1", "3", "1", "1" ]	rs6000	rs6000_adjust_atomic_subword	rs6000	CPU	GCC	29,823	248	1	[]
[ "<s>", "static", "unsigned", "int", "arc_autovectorize_vector_modes", "(", "vector_modes", "*", "modes", ",", "bool", ")", "{", "if", "(", "TARGET_PLUS_QMACW", ")", "{", "modes", "->", "quick_push", "(", "V4HImode", ")", ";", "modes", "->", "quick_push", "(", ...	[ "Implements", "target", "hook", "TARGET_VECTORIZE_AUTOVECTORIZE_VECTOR_MODES", "." ]	[ "arc", "0" ]	arc	arc_autovectorize_vector_modes	arc	MPU	GCC	29,824	36	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "a...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "R600" ]	SIAnnotateControlFlow17	getAnalysisUsage	R600	GPU	LLVM	29,825	45	1	[]
[ "<s>", "int", "compare_eq_p", "(", "rtx", "insn", ")", "{", "RTX_CODE", "cond", "=", "compare_condition", "(", "insn", ")", ";", "return", "(", "cond", "==", "EQ", "\|\|", "cond", "==", "NE", ")", ";", "}", "</s>" ]	[ "Returns", "nonzero", "if", "INSN", "is", "a", "compare", "insn", "with", "the", "EQ", "or", "NE", "condition", "." ]	[ "avr" ]	avr3	compare_eq_p	avr	MPU	GCC	29,826	27	1	[]
[ "<s>", "bool", "MipsCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ")", "const", "{", "MachineInstrBuilder", "Ret", "=", "MIRBuilder", ".", "bui...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "Mips", "Mips", "Mips::RetRA", "Mips", "Mips", "8", "8", "0", "ISD::OutputArg", "8", "16", "Mips" ]	MipsCallLowering11	lowerReturn	Mips	CPU	LLVM	29,827	280	1	[]
[ "<s>", "void", "function_builder", "::", "register_function_group", "(", "const", "function_group_info", "&", "group", ")", "{", "(", "", "group", ".", "shape", ")", "->", "build", "(", "", "this", ",", "group", ")", ";", "}", "</s>" ]	[ "Register", "all", "the", "functions", "in", "GROUP", "." ]	[ "riscv" ]	riscv-vector-builtins	register_function_group	riscv	CPU	GCC	29,828	27	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getGPRsForTailCall", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "IsWin64", "\|\|",...	[ "getGPRsForTailCall", "-", "Returns", "a", "register", "class", "with", "registers", "that", "can", "be", "used", "in", "forming", "tail", "calls", "." ]	[ "X86", "X86", "X86::GR64_TCW64RegClass", "X86::GR64_TCRegClass", "X86::GR32RegClass", "X86::GR32_TCRegClass" ]	X86RegisterInfo (2)1	getGPRsForTailCall	X86	CPU	LLVM	29,829	90	1	[]
[ "<s>", "bool", "NVPTXAllocaHoisting", "::", "runOnFunction", "(", "Function", "&", "function", ")", "{", "bool", "functionModified", "=", "false", ";", "Function", "::", "iterator", "I", "=", "function", ".", "begin", "(", ")", ";", "TerminatorInst", "*", "f...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXAllocaHoisting1	runOnFunction	NVPTX	GPU	LLVM	29,830	135	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "AArch64MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "VK_AUTH", "\|\|", "E", "->", "getKind", "(", ")", "==", "VK_AUTHADDR", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "AArch64", "AArch64" ]	AArch64MCExpr16	classof	AArch64	CPU	LLVM	29,831	28	1	[]
[ "<s>", "static", "inline", "unsigned", "long", "ia64_rse_num_regs", "(", "unsigned", "long", "", "bspstore", ",", "unsigned", "long", "", "bsp", ")", "{", "unsigned", "long", "slots", "=", "(", "bsp", "-", "bspstore", ")", ";", "return", "slots", "-", ...	[ "Calculate", "the", "number", "of", "registers", "in", "the", "dirty", "partition", "starting", "at", "BSPSTORE", "with", "a", "size", "of", "DIRTY", "bytes", ".", "This", "is", "n't", "simply", "DIRTY", "divided", "by", "eight", "because", "the", "64th", ...	[ "ia64", "0x40" ]	unwind-ia64	ia64_rse_num_regs	ia64	CPU	GCC	29,832	42	1	[]
[ "<s>", "virtual", "const", "AZPRSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AZPR", "AZPR" ]	AZPRTargetMachine	getSubtargetImpl	AZPR	CPU	LLVM	29,833	14	1	[]
[ "<s>", "FastISel", "", "ARM", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "ARMSubtarget", "", "Subtarget", "=", ...	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "ARM", "ARM::createFastISel", "ARM", "ARM", "ARM", "ARM", "0" ]	ARMFastISel41	createFastISel	ARM	CPU	LLVM	29,834	68	1	[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineF...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "0", "0", "4", "Mips", "\"interrupt\"" ]	MipsSEFrameLowering (2)1	emitEpilogue	Mips	CPU	LLVM	29,835	381	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "if", "(", "Fixup", ".", "getKind", "(", ")", ">=", "FirstLit...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "RISCV", "RISCV", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::fixup_riscv_captab_pcrel_hi20", "RISCV::fixup_riscv_tls_ie_captab_pcrel_hi20", "RISCV::fixup_riscv_tls_gd_captab_pcrel_hi20", "RISCV::FeatureRelax" ]	RISCVAsmBackend20	shouldForceRelocation	RISCV	CPU	LLVM	29,836	121	1	[]
[ "<s>", "static", "rtx", "riscv_expand_builtin_insn", "(", "enum", "insn_code", "icode", ",", "unsigned", "int", "n_ops", ",", "struct", "expand_operand", "*", "ops", ",", "bool", "has_target_p", ")", "{", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",",...	[ "Expand", "instruction", "ICODE", "as", "part", "of", "a", "built-in", "function", "sequence", ".", "Use", "the", "first", "NOPS", "elements", "of", "OPS", "as", "the", "instruction", "'s", "operands", ".", "HAS_TARGET_P", "is", "true", "if", "operand", "0",...	[ "riscv", "\"invalid argument to built-in function\"", "0", "0" ]	riscv-builtins	riscv_expand_builtin_insn	riscv	CPU	GCC	29,837	68	1	[]
[ "<s>", "bool", "DirectXTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "raw_pwrite_stream", "&", "Out", ",", "raw_pwrite_stream", "*", "DwoOut", ",", "CodeGenFileType", "FileType", ",", "bool", "DisableVerify", ",", "MachineModuleI...	[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]	[ "DirectX", "DXIL", "DXIL", "DXIL", "\"\"", "DXIL" ]	DirectXTargetMachine2	addPassesToEmitFile	DirectX	Virtual ISA	LLVM	29,838	104	1	[]
[ "<s>", "static", "const", "char", "*", "sh_check_pch_target_flags", "(", "int", "old_flags", ")", "{", "if", "(", "(", "old_flags", "^", "target_flags", ")", "&", "(", "MASK_SH1", "\|", "MASK_SH2", "\|", "MASK_SH3", "\|", "MASK_SH_E", "\|", "MASK_HARD_SH4", "\|",...	[ "Implement", "TARGET_CHECK_PCH_TARGET_FLAGS", "." ]	[ "sh", "\"created and used with different architectures / ABIs\"", "\"created and used with different ABIs\"", "\"created and used with different endianness\"" ]	sh	sh_check_pch_target_flags	sh	CPU	GCC	29,839	76	1	[]
[ "<s>", "bool", "FixFunctionBitcasts", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Fix Function Bitcasts *******\\n\"", ")", ";", "Function", "", "Main", "=", "nullptr", ";", "CallInst", "*"...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "WebAssembly", "\"******** Fix Function Bitcasts ********\\n\"", "0", "\"main\"", "0", "\"Found `main` function with incorrect type: \"", "\"\\n\"", "0", "1", "0", "\"call_main\"", "\"__original_main\"", "\"main\"" ]	WebAssemblyFixFunctionBitcasts3	runOnModule	WebAssembly	Virtual ISA	LLVM	29,840	478	1	[]
[ "<s>", "static", "int", "vfp_emit_fstmx", "(", "int", "base_reg", ",", "int", "count", ")", "{", "rtx", "par", ";", "rtx", "dwarf", ";", "rtx", "tmp", ",", "reg", ";", "int", "i", ";", "if", "(", "count", "==", "2", "&&", "!", "arm_arch6", ")", "...	[ "Emit", "RTL", "to", "save", "block", "of", "VFP", "register", "pairs", "to", "the", "stack", ".", "Returns", "the", "number", "of", "bytes", "pushed", "." ]	[ "arm", "2", "3", "2", "1", "2", "0", "0", "1", "8", "4", "1", "0", "0", "1", "0", "1", "1", "2", "0", "8", "1", "0", "1", "1", "8", "4" ]	arm3	vfp_emit_fstmx	arm	CPU	GCC	29,841	341	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "c...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "RISCV", "RISCV", "0", "RISCV::LB", "RISCV::LBU", "RISCV::LH", "RISCV::LHU", "RISCV::LW", "RISCV::FLW", "RISCV::LWU", "RISCV::LD", "RISCV::FLD", "RISCV::VLE_V_um", "RISCV::VLE_V_um", "1", "1", "0", "1", "2", "2", "0", "1", "0", "0" ]	RISCVInstrInfo31	isLoadFromStackSlot	RISCV	CPU	LLVM	29,842	204	1	[]
[ "<s>", "const", "uint32_t", "*", "PPCRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCRegisterInfo40	getCallPreservedMask	PowerPC	CPU	LLVM	29,843	202	1	[]
[ "<s>", "void", "sparc_d_register_target_info", "(", "void", ")", "{", "const", "struct", "d_target_info_spec", "handlers", "[", "]", "=", "{", "{", "\"floatAbi\"", ",", "sparc_d_handle_target_float_abi", "}", ",", "{", "NULL", ",", "NULL", "}", ",", "}", ";", ...	[ "Implement", "TARGET_D_REGISTER_CPU_TARGET_INFO", "." ]	[ "sparc", "\"floatAbi\"" ]	sparc-d	sparc_d_register_target_info	sparc	CPU	GCC	29,844	34	1	[]
[ "<s>", "bool", "TriCorePassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "{", "{", "@", "For", "GlobalISel" ]	[ "TriCore", "TriCore" ]	TriCoreTargetMachine	addPreISel	TriCore	MPU	LLVM	29,845	11	1	[]
[ "<s>", "static", "rtx", "mips_prepare_builtin_target", "(", "enum", "insn_code", "icode", ",", "unsigned", "int", "op", ",", "rtx", "target", ")", "{", "enum", "machine_mode", "mode", ";", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "...	[ "Return", "an", "rtx", "suitable", "for", "output", "operand", "OP", "of", "instruction", "ICODE", ".", "If", "TARGET", "is", "non-null", ",", "try", "to", "use", "it", "where", "possible", "." ]	[ "mips", "0" ]	mips3	mips_prepare_builtin_target	mips	CPU	GCC	29,846	69	1	[]
[ "<s>", "const", "AVRRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "AVR", "AVR" ]	AVRInstrInfo	getRegisterInfo	AVR	MPU	LLVM	29,847	12	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")"...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Hexagon", "Hexagon", "Hexagon::EH_RETURN_JMPR", "0", "\"Offset should be in register!\"", "Hexagon::L2_deallocframe", "Hexagon::A2_add", "Hexagon::R29", "Hexagon::R29", "Hexagon::R28", "Hexagon::JMPret", "Hexagon::RESTORE_DEALLOC_RET_JMP_V4", "Hexagon::L4_return", "Hexagon::RESTORE_DEALLO...	HexagonFrameLowering57	emitEpilogue	Hexagon	DSP	LLVM	29,848	383	1	[]
[ "<s>", "const", "NVPTXTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]	[ "Getter", "for", "generic", "TargetLowering", "class", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXTargetTransformInfo (2)	getTLI	NVPTX	GPU	LLVM	29,849	12	1	[]
[ "<s>", "int", "M68kRegisterInfo", "::", "getSpillRegisterOrder", "(", "unsigned", "Reg", ")", "const", "{", "int", "Result", "=", "getRegisterOrder", "(", "Reg", ",", "*", "getRegClass", "(", "M68k", "::", "SPILLRegClassID", ")", ")", ";", "assert", "(", "Re...	[ "Return", "spill", "order", "index", "of", "a", "register", ",", "if", "there", "is", "none", "then", "trap", "." ]	[ "M68k", "M68k", "M68k::SPILLRegClassID", "0", "\"Can not determine spill order\"" ]	M68kRegisterInfo	getSpillRegisterOrder	M68k	MPU	LLVM	29,850	39	1	[]
[ "<s>", "void", "PPCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "initializePPCVSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "in...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine40	addPreRegAlloc	PowerPC	CPU	LLVM	29,851	96	1	[]
[ "<s>", "unsigned", "getOffsetReg", "(", ")", "const", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid offset register access!\"", ")", ";", "return", "OffsetReg", ";", "}", "</s>" ]	[ "Get", "the", "offset", "register", "of", "the", "pointer", "value", "." ]	[ "AArch64", "\"Invalid offset register access!\"" ]	AArch64FastISel29	getOffsetReg	AArch64	CPU	LLVM	29,852	19	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "OR1KTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Valu...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "OR1K", "OR1K" ]	OR1KISelLowering	getSingleConstraintMatchWeight	OR1K	CPU	LLVM	29,853	103	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "allowsMemoryAccess", "(", "LLVMContext", "&", "Context", ",", "const", "DataLayout", "&", "DL", ",", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Fl...	[ "This", "function", "returns", "true", "if", "the", "memory", "access", "is", "aligned", "or", "if", "the", "target", "allows", "this", "specific", "unaligned", "memory", "access", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelLowering100	allowsMemoryAccess	Hexagon	DSP	LLVM	29,854	85	1	[]
[ "<s>", "virtual", "const", "TLCS900Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "TLCS900", "TLCS900" ]	TLCS900TargetMachine	getSubtargetImpl	TLCS900	MPU	LLVM	29,855	14	1	[]
[ "<s>", "static", "int", "function_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ...	[ "Return", "number", "of", "bytes", "of", "argument", "to", "put", "in", "registers", "." ]	[ "microblaze", "1", "1", "0", "1", "0" ]	microblaze2	function_arg_partial_bytes	microblaze	MPU	GCC	29,856	145	1	[]
[ "<s>", "bool", "arc_text_label", "(", "rtx_insn", "", "label", ")", "{", "rtx_insn", "", "next", ";", "gcc_assert", "(", "GET_CODE", "(", "label", ")", "==", "CODE_LABEL", "\|\|", "(", "GET_CODE", "(", "label", ")", "==", "NOTE", "&&", "NOTE_KIND", "(", ...	[ "Return", "true", "if", "LABEL", "is", "in", "executable", "code", "." ]	[ "arc" ]	arc	arc_text_label	arc	MPU	GCC	29,857	84	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "CSKY" ]	CSKYAsmParser	isToken	CSKY	CPU	LLVM	29,858	13	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "unsigned",...	[ "isStoreToStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]	[ "X86", "X86", "0" ]	X86InstrInfo (2)1	isStoreToStackSlotPostFE	X86	CPU	LLVM	29,859	67	1	[]
[ "<s>", "RegisterBankInfo", "::", "InstructionMappings", "M88kRegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", ...	[ "Get", "the", "alternative", "mappings", "for", "MI", "." ]	[ "M88k", "M88k", "3", "\"This code is for instructions with 3 or less operands\"", "1", "1", "2", "1" ]	M88kRegisterBankInfo	getInstrAlternativeMappings	M88k	MPU	LLVM	29,860	129	1	[]
[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "isConditionalBranch", "(", "Inst", ")", ")", "{", "int64_t", ...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "RISCV", "2", "1", "2", "RISCV::C_JAL", "RISCV::C_J", "0", "RISCV::JAL", "1" ]	RISCVMCTargetDesc1	evaluateBranch	RISCV	CPU	LLVM	29,861	153	1	[]
[ "<s>", "void", "VideoCore4FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "("...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "VideoCore4", "VideoCore4", "VideoCore4", "VideoCore4", "VideoCore4", "VideoCore4", "4" ]	VideoCore4FrameLowering	emitPrologue	VideoCore4	DSP	LLVM	29,862	171	1	[]
[ "<s>", "static", "void", "loongarch_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "struct", "loongarch_arg_info", ...	[ "Implement", "TARGET_FUNCTION_ARG_ADVANCE", "." ]	[ "loongarch" ]	loongarch	loongarch_function_arg_advance	loongarch	CPU	GCC	29,863	73	1	[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "BPF", "MVT::SimpleValueType", "\"LowerFormalArguments Unhandled argument type: \"", "0", "MVT::i32", "MVT::i64", "MVT::i64", "BPF::GPRRegClass", "BPF::GPR32RegClass", "ISD::AssertSext", "ISD::AssertZex...	BPFISelLowering	LowerFormalArguments	BPF	Virtual ISA	LLVM	29,864	449	1	[]
[ "<s>", "void", "MipsSEInstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "Amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MipsSubtarget", "&", "STI", "=", "Sub...	[ "Adjust", "SP", "by", "Amount", "bytes", "." ]	[ "Mips", "Mips", "Mips", "Mips::DADDu", "Mips::ADDu", "Mips::DADDiu", "Mips::ADDiu", "0", "16" ]	MipsSEInstrInfo49	adjustStackPtr	Mips	CPU	LLVM	29,865	160	1	[]
[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "if", "(", "Subtarget", ".", "isRV64", "(", ")", ")", "if", "(", "Subtarget", ...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "RISCV", "RISCV" ]	RISCVRegisterInfo32	getCallPreservedMask	RISCV	CPU	LLVM	29,866	82	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "if", "(", "Idx", "==", "getVGPRPressureSet", "(", ")", ")", "return", "getRegPressureLimit", "(", "&", ...	[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]	[ "AMDGPU", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SGPR_32RegClass", "AMDGPU" ]	SIRegisterInfo101	getRegPressureSetLimit	AMDGPU	GPU	LLVM	29,867	78	1	[]
[ "<s>", "bool", "HexagonTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "GlobalVariable", "", "GVA", "=", "dyn_cast", "<"...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetObjectFile	IsGlobalInSmallSection	Hexagon	DSP	LLVM	29,868	100	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCCodeEmitter1	getAnalysisUsage	PowerPC	CPU	LLVM	29,869	26	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Condition Optimizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"AArch64 Condition Optimizer\"" ]	AArch64ConditionOptimizer (2)	getPassName	AArch64	CPU	LLVM	29,870	13	1	[]
[ "<s>", "static", "bool", "currently_supported_simd_type", "(", "tree", "t", ",", "tree", "b", ")", "{", "if", "(", "COMPLEX_FLOAT_TYPE_P", "(", "t", ")", ")", "return", "false", ";", "if", "(", "TYPE_SIZE", "(", "t", ")", "!=", "TYPE_SIZE", "(", "b", "...	[ "Return", "true", "for", "types", "that", "currently", "are", "supported", "as", "SIMD", "return", "or", "argument", "types", "." ]	[ "aarch64" ]	aarch64	currently_supported_simd_type	aarch64	CPU	GCC	29,871	43	1	[]
[ "<s>", "void", "addPreRegAlloc", "(", ")", "override", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "}", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "Patmos" ]	PatmosTargetMachine1	addPreRegAlloc	Patmos	VLIW	LLVM	29,872	25	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Sparc", "Sparc", "SP::IntRegsRegisterClass", "SP::STri", "0", "SP::FPRegsRegisterClass", "SP::STFri", "0", "SP::DFPRegsRegisterClass", "SP::STDFri", "0", "\"Can't store this register to stack slot\"" ]	SparcInstrInfo7	storeRegToStackSlot	Sparc	CPU	LLVM	29,873	192	1	[]
[ "<s>", "const", "AVRInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "AVR", "AVR" ]	AVRSubtarget	getInstrInfo	AVR	MPU	LLVM	29,874	14	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "ShrinkWrapID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "disablePass",...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine1	addPostRegAlloc	WebAssembly	Virtual ISA	LLVM	29,875	56	1	[]
[ "<s>", "X86GenInstrInfo", "::", "MachineOutlinerInstrType", "X86InstrInfo", "::", "getOutliningType", "(", "MachineBasicBlock", "::", "iterator", "&", "MIT", ",", "unsigned", "Flags", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "MIT", ";", "if", "(",...	[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]	[ "X86", "X86", "X86", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RIP", "X86::RIP", "X86::RIP" ]	X86InstrInfo161	getOutliningType	X86	CPU	LLVM	29,876	265	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Su...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]	XCoreTargetMachine20	XCoreTargetMachine	XCore	MPU	LLVM	29,877	66	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isExtFreeImpl", "(", "const", "Instruction", "*", "Ext", ")", "const", "{", "if", "(", "isa", "<", "FPExtInst", ">", "(", "Ext", ")", ")", "return", "false", ";", "if", "(", "Ext", "->", "getType", "(", ")...	[ "Return", "true", "if", "the", "extension", "represented", "by", "I", "is", "free", "." ]	[ "AArch64", "AArch64", "1", "3", "0", "4", "0" ]	AArch64ISelLowering (2)	isExtFreeImpl	AArch64	CPU	LLVM	29,878	222	1	[]
[ "<s>", "const", "MCPhysReg", "", "TL45RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CC_Save_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "TL45", "TL45" ]	TL45RegisterInfo	getCalleeSavedRegs	TL45	MPU	LLVM	29,879	18	1	[]
[ "<s>", "static", "void", "rs6000_density_test", "(", "rs6000_cost_data", "*", "data", ")", "{", "const", "int", "DENSITY_PCT_THRESHOLD", "=", "85", ";", "const", "int", "DENSITY_SIZE_THRESHOLD", "=", "70", ";", "const", "int", "DENSITY_PENALTY", "=", "10", ";", ...	[ "Test", "for", "likely", "overcommitment", "of", "vector", "hardware", "resources", ".", "If", "a", "loop", "iteration", "is", "relatively", "large", ",", "and", "too", "large", "a", "percentage", "of", "instructions", "in", "the", "loop", "are", "vectorized",...	[ "rs6000", "85", "70", "10", "0", "0", "100", "100", "100", "\"density %d%%, cost %d exceeds threshold, penalizing \"", "\"loop body cost by %d%%\"" ]	rs6000	rs6000_density_test	rs6000	CPU	GCC	29,880	241	1	[]
[ "<s>", "void", "ARM64FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "ARM64", "ARM64", "ARM64", "ARM64", "0", "0", "1", "ARM64::ADJCALLSTACKDOWN", "ARM64::SP", "ARM64::SP", "ARM64::ADJCALLSTACKUP", "\"expected ADJCALLSTACKUP\"", "ARM64::SP", "ARM64::SP" ]	ARM64FrameLowering	eliminateCallFramePseudoInstr	ARM64	CPU	LLVM	29,881	214	1	[]
[ "<s>", "static", "int", "arc_register_move_cost", "(", "machine_mode", ",", "reg_class_t", "from_class", ",", "reg_class_t", "to_class", ")", "{", "if", "(", "(", "TARGET_ARC700", "\|\|", "TARGET_EM", ")", "&&", "TARGET_DPFP", "&&", "from_class", "==", "DOUBLE_REGS"...	[ "Implement", "TARGET_REGISTER_MOVE_COST", "." ]	[ "arc", "100", "2" ]	arc	arc_register_move_cost	arc	MPU	GCC	29,882	38	1	[]
[ "<s>", "void", "erasingInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{", "}", "</s>" ]	[ "An", "instruction", "is", "about", "to", "be", "erased", "." ]	[ "AMDGPU" ]	AMDGPURegisterBankInfo (2)	erasingInstr	AMDGPU	GPU	LLVM	29,883	10	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "\|\|", "!", "Subtarget", ".", "hasVSX", "(",...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "PowerPC", "PPC", "MVT::f32", "MVT::f64", "MVT::ppcf128" ]	PPCISelLowering101	isFPImmLegal	PowerPC	CPU	LLVM	29,884	77	1	[]
[ "<s>", "static", "void", "mmix_target_asm_function_epilogue", "(", "FILE", "*", "stream", ")", "{", "fputc", "(", "'\\n'", ",", "stream", ")", ";", "}", "</s>" ]	[ "TARGET_ASM_FUNCTION_EPILOGUE", "." ]	[ "mmix" ]	mmix	mmix_target_asm_function_epilogue	mmix	CPU	GCC	29,885	17	1	[]
[ "<s>", "TargetIRAnalysis", "ARMBaseTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "ARMTTIImpl", "(", "this", ","...	[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine (2)1	getTargetIRAnalysis	ARM	CPU	LLVM	29,886	35	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "s390_constant_alignment", "(", "const_tree", ",", "HOST_WIDE_INT", "align", ")", "{", "return", "MAX", "(", "align", ",", "16", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_CONSTANT_ALIGNMENT", ".", "Alignment", "on", "even", "addresses", "for", "LARL", "instruction", "." ]	[ "s390", "16" ]	s390	s390_constant_alignment	s390	MPU	GCC	29,887	19	1	[]
[ "<s>", "void", "J2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "J2", "J2", "J2::MOV32rm" ]	J2InstrInfo	storeRegToStackSlot	J2	MPU	LLVM	29,888	88	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isBasicBlockPrologue", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "!", "MI", ".", "isTerminator", "(", ")", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "COPY", "&&", "MI", ...	[ "True", "if", "the", "instruction", "is", "bound", "to", "the", "top", "of", "its", "basic", "block", "and", "no", "other", "instructions", "shall", "be", "inserted", "before", "it", "." ]	[ "AMDGPU", "SI", "AMDGPU::COPY", "AMDGPU::EXEC" ]	SIInstrInfo (2)	isBasicBlockPrologue	AMDGPU	GPU	LLVM	29,889	43	1	[]
[ "<s>", "bool", "ARMFastISel", "::", "fastLowerArguments", "(", ")", "{", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "const", "Function", "*", "F", "=", "FuncInfo", ".", "Fn", ";", "if", "(", "F", "->", "isVarArg", "...	[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "argument", "lowering", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "1", "4", "MVT::i8", "MVT::i16", "MVT::i32", "ARM::R0", "ARM::R1", "ARM::R2", "ARM::R3", "ARM::rGPRRegClass", "0" ]	ARMFastISel	fastLowerArguments	ARM	CPU	LLVM	29,890	422	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isThroughputPattern", "(", "MachineCombinerPattern", "Pattern", ")", "const", "{", "switch", "(", "Pattern", ")", "{", "default", ":", "break", ";", "case", "MachineCombinerPattern", "::", "FMULADDS_OP1", ":", "case", "Mac...	[ "Return", "true", "when", "a", "code", "sequence", "can", "improve", "throughput", "." ]	[ "AArch64", "AArch64" ]	AArch64InstrInfo109	isThroughputPattern	AArch64	CPU	LLVM	29,891	187	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "TPCSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TPC", "TPC" ]	TPCISelDAGToDAG	runOnMachineFunction	TPC	Virtual ISA	LLVM	29,892	30	1	[]
[ "<s>", "bool", "AMDGPUAAResult", "::", "pointsToConstantMemory", "(", "const", "MemoryLocation", "&", "Loc", ",", "bool", "OrLocal", ")", "{", "const", "Value", "*", "Base", "=", "GetUnderlyingObject", "(", "Loc", ".", "Ptr", ",", "DL", ")", ";", "if", "("...	[ "A", "convenience", "wrapper", "around", "the", "primary", "pointsToConstantMemory", "interface", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAliasAnalysis13	pointsToConstantMemory	AMDGPU	GPU	LLVM	29,893	251	1	[]
[ "<s>", "SDValue", "MandarinTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "dump", "(", ")", ";", "...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Mandarin", "\"Should not custom lower this!\"", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::EXTRACT_VECTOR_ELT", "ISD::GlobalAddress", "ISD::ConstantPool" ]	MandarinISelLowering	LowerOperation	Mandarin	CPU	LLVM	29,894	101	1	[]
[ "<s>", "rtx", "ix86_libcall_value", "(", "machine_mode", "mode", ")", "{", "return", "ix86_function_value_1", "(", "NULL", ",", "NULL", ",", "mode", ",", "mode", ")", ";", "}", "</s>" ]	[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "library", "function", "assuming", "the", "value", "has", "mode", "MODE", "." ]	[ "i386" ]	i386	ix86_libcall_value	i386	CPU	GCC	29,895	20	1	[]
[ "<s>", "static", "bool", "exact_dependency_1", "(", "rtx", "addr", ",", "rtx", "insn", ")", "{", "enum", "rtx_code", "code", ";", "const", "char", "*", "format_ptr", ";", "int", "i", ",", "j", ";", "code", "=", "GET_CODE", "(", "insn", ")", ";", "swi...	[ "Helper", "function", "for", "exact_store_load_dependency", ".", "Return", "true", "if", "addr", "is", "found", "in", "insn", "." ]	[ "i386", "0", "0" ]	x86-tune-sched	exact_dependency_1	i386	CPU	GCC	29,896	180	1	[]
[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "getSSPStackGuardCheck", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "M", ".", "...	[ "If", "the", "target", "has", "a", "standard", "stack", "protection", "check", "function", "that", "performs", "validation", "and", "error", "handling", ",", "returns", "the", "function", "." ]	[ "AArch64", "AArch64", "\"__security_check_cookie\"" ]	AArch64ISelLowering131	getSSPStackGuardCheck	AArch64	CPU	LLVM	29,897	42	1	[]
[ "<s>", "bool", "isImm", "(", "int64_t", "MinValue", ",", "int64_t", "MaxValue", ")", "const", "{", "return", "Kind", "==", "OpKind_Imm", "&&", "inRange", "(", "Imm", ",", "MinValue", ",", "MaxValue", ")", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "M88k" ]	M88kAsmParser	isImm	M88k	MPU	LLVM	29,898	26	1	[]
[ "<s>", "void", "Mips16TargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall"...	[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]	[ "Mips", "Mips", "Mips", "0", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::V0", "Mips", "Mips", "MipsII::MO_GOT", "Mips::T9", "Mips" ]	Mips16ISelLowering	getOpndList	Mips	CPU	LLVM	29,899	266	1	[]

[ "<s>", "void", "PTXInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MII", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "PTX", "PTX", "\"loadRegFromStackSlot should not be called for PTX\"" ]

PTXInstrInfo4

loadRegFromStackSlot

PTX

GPU

LLVM

29,800

38

1

[]

[ "<s>", "bool", "isScalarFPTypeInSSEReg", "(", "MVT", "VT", ")", "const", "{", "return", "(", "VT", "==", "MVT", "::", "f64", "&&", "X86ScalarSSEf64", ")", "||", "(", "VT", "==", "MVT", "::", "f32", "&&", "X86ScalarSSEf32", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "scalar", "FP", "type", "is", "computed", "in", "an", "SSE", "register", ",", "not", "on", "the", "X87", "floating", "point", "stack", "." ]

[ "X86", "MVT::f64", "X86", "MVT::f32", "X86" ]

X86FastISel41

isScalarFPTypeInSSEReg

X86

CPU

LLVM

29,801

30

1

[]

[ "<s>", "int", "gen_v9_scc", "(", "enum", "rtx_code", "compare_code", ",", "register", "rtx", "*", "operands", ")", "{", "rtx", "temp", ",", "op0", ",", "op1", ";", "if", "(", "!", "TARGET_ARCH64", "&&", "(", "GET_MODE", "(", "sparc_compare_op0", ")", "==...

[ "This", "function", "is", "used", "for", "v9", "only", ".", "CODE", "is", "the", "code", "for", "an", "Scc", "'s", "comparison", ".", "OPERANDS", "[", "0", "]", "is", "the", "target", "of", "the", "Scc", "insn", ".", "OPERANDS", "[", "1", "]", "is"...

[ "sparc", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0", "1", "1", "1", "0", "0", "0", "1", "1", "0", "1" ]

sparc3

gen_v9_scc

sparc

CPU

GCC

29,802

389

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "XCoreTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "std", "::", "string", "&", "Constraint", ",", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "XCore", "XCore", "1", "0", "0U", "XCore::GRRegsRegClass" ]

XCoreISelLowering40

getRegForInlineAsmConstraint

XCore

MPU

LLVM

29,803

85

1

[]

[ "<s>", "static", "bool", "aarch64_handle_attr_isa_flags", "(", "char", "*", "str", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", ";", "uint64_t", "isa_flags", "=", "aarch64_isa_flags", ";", "if", "(", "strncmp", "(", "\"+nothing\"", ",", "str", ",", ...

[ "Parse", "an", "architecture", "extensions", "target", "attribute", "string", "specified", "in", "STR", ".", "For", "example", "``", "+fp+nosimd", "''", ".", "Show", "any", "errors", "if", "needed", ".", "Return", "TRUE", "if", "successful", ".", "Update", "...

[ "aarch64", "\"+nothing\"", "8", "0", "0", "8", "\"missing value in %<target()%> pragma or attribute\"", "\"invalid feature modifier %s of value (\\\"%s\\\") in \"", "\"%<target()%> pragma or attribute\"" ]

aarch64

aarch64_handle_attr_isa_flags

aarch64

CPU

GCC

29,804

119

1

[]

[ "<s>", "static", "int", "c_prefix", "(", "const", "char", "*", "str", ")", "{", "static", "const", "char", "*", "const", "prefixes", "[", "]", "=", "{", "\"attiny\"", ",", "\"atmega\"", ",", "\"atxmega\"", ",", "\"ata\"", ",", "\"at90\"", "}", ";", "in...

[ "Used", "by", "string", "comparator", "to", "group", "MCUs", "by", "their", "name", "prefix", "like", "``", "attiny", "''", "or", "``", "atmega", "''", "." ]

[ "avr", "\"attiny\"", "\"atmega\"", "\"atxmega\"", "\"ata\"", "\"at90\"", "0" ]

gen-avr-mmcu-texi

c_prefix

avr

MPU

GCC

29,805

84

1

[]

[ "<s>", "void", "cris_conditional_register_usage", "(", ")", "{", "if", "(", "flag_pic", ")", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "}", "</s>" ]

[ "The", "CONDITIONAL_REGISTER_USAGE", "worker", "." ]

[ "cris", "1" ]

cris2

cris_conditional_register_usage

cris

MPU

GCC

29,806

22

1

[]

[ "<s>", "static", "Mfix", "*", "create_csky_fix_barrier", "(", "Mfix", "*", "fix", ",", "Mfix", "*", "fix_next", ",", "HOST_WIDE_INT", "max_address", ")", "{", "rtx_barrier", "*", "barrier", ";", "rtx_insn", "*", "from", "=", "(", "fix", "?", "fix", "->", ...

[ "Find", "the", "best", "place", "in", "the", "insn", "stream", "in", "the", "range", "(", "FIX-", ">", "address", ",", "MAX_ADDRESS", ")", "to", "forcibly", "insert", "a", "minipool", "barrier", ".", "Create", "the", "barrier", "by", "inserting", "a", "j...

[ "csky", "0", "0" ]

csky

create_csky_fix_barrier

csky

CPU

GCC

29,807

320

1

[]

[ "<s>", "bool", "WebAssemblyFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "auto", "*", "RegInfo", "=", "MF", "."...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyFrameLowering21

hasFP

WebAssembly

Virtual ISA

LLVM

29,808

74

1

[]

[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", "{", "static", "const", "uint32_t", "Nopcode", "=", "0x7f000000", ",", "ParseIn", "=", "0x00004000", ",", "ParseEnd", "=", "0x0000c000", ";", "w...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Hexagon", "0x7f000000", "0x00004000", "0x0000c000", "\"Alignment not a multiple of the instruction size:\"", "\"/\"", "\"\\n\"", "support::endian" ]

HexagonAsmBackend11

writeNopData

Hexagon

DSP

LLVM

29,809

111

1

[]

[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "const", "TargetF...

[ "Debug", "information", "queries", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::R31", "PPC::R1", "PPC::X31", "PPC::X1" ]

PPCRegisterInfo15

getFrameRegister

PowerPC

CPU

LLVM

29,810

80

1

[]

[ "<s>", "static", "bool", "aarch64_evpc_ext", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")",...

[ "Recognize", "patterns", "for", "the", "EXT", "insn", "." ]

[ "aarch64", "0", "1", "1", "0" ]

aarch644

aarch64_evpc_ext

aarch64

CPU

GCC

29,811

294

1

[]

[ "<s>", "unsigned", "CSKYInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "cas...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "CSKY", "CSKY", "0", "CSKY::ST16B", "CSKY::ST16H", "CSKY::ST16W", "CSKY::ST32B", "CSKY::ST32H", "CSKY::ST32W", "CSKY::FST_S", "CSKY::FST_D", "CSKY::f2FST_S", "CSKY::f2FST_D", "CSKY::SPILL_CARRY", "1", "2", "2", "0", "1", "0", "0" ]

CSKYInstrInfo1

isStoreToStackSlot

CSKY

CPU

LLVM

29,812

156

1

[]

[ "<s>", "static", "bool", "iq2000_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_mcpu_", ":", "if", "(", "strcmp", "(", "arg", ",", ...

[ "Implement", "TARGET_HANDLE_OPTION", "." ]

[ "iq2000", "\"iq10\"", "0", "\"iq2000\"", "0", "\"default\"", "0", "\"DEFAULT\"", "0", "\"iq2000\"", "0" ]

iq20002

iq2000_handle_option

iq2000

CPU

GCC

29,813

103

1

[]

[ "<s>", "static", "rtx", "eco32_function_arg", "(", "cumulative_args_t", "cum_v", ",", "enum", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", ...

[ "On", "the", "ECO32", "the", "first", "ECO32_MAX_PARM_REGS", "args", "are", "normally", "in", "registers", "and", "the", "rest", "are", "pushed", "." ]

[ "eco32" ]

eco32

eco32_function_arg

eco32

MPU

GCC

29,814

70

1

[]

[ "<s>", "bool", "ShouldShrinkFPConstant", "(", "EVT", "VT", ")", "const", "{", "return", "VT", "!=", "MVT", "::", "f128", ";", "}", "</s>" ]

[ "If", "true", ",", "then", "instruction", "selection", "should", "seek", "to", "shrink", "the", "FP", "constant", "of", "the", "specified", "type", "to", "a", "smaller", "type", "in", "order", "to", "save", "space", "and", "/", "or", "reduce", "runtime", ...

[ "Mandarin", "MVT::f128" ]

MandarinISelLowering

ShouldShrinkFPConstant

Mandarin

CPU

LLVM

29,815

16

1

[]

[ "<s>", "void", "OutgoingValueHandler", "::", "assignValueToAddress", "(", "Register", "ValVReg", ",", "const", "CCValAssign", "&", "VA", ")", "{", "MachineMemOperand", "*", "MMO", ";", "Register", "Addr", "=", "getStackAddress", "(", "VA", ",", "MMO", ")", ";"...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "Mips" ]

MipsCallLowering10

assignValueToAddress

Mips

CPU

LLVM

29,816

51

1

[]

[ "<s>", "bool", "AArch64RegisterInfo", "::", "isConstantPhysReg", "(", "MCRegister", "PhysReg", ")", "const", "{", "return", "PhysReg", "==", "AArch64", "::", "WZR", "||", "PhysReg", "==", "AArch64", "::", "XZR", ";", "}", "</s>" ]

[ "Returns", "true", "if", "PhysReg", "is", "unallocatable", "and", "constant", "throughout", "the", "function", "." ]

[ "AArch64", "AArch64", "AArch64::WZR", "AArch64::XZR" ]

AArch64RegisterInfo12

isConstantPhysReg

AArch64

CPU

LLVM

29,817

24

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "Machi...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "0", "\"This resolveFrameIndex does not support Thumb1!\"", "\"Instr doesn't have FrameIndex operand!\"", "ARM", "\"Unable to resolve frame index!\"" ]

ARMBaseRegisterInfo15

resolveFrameIndex

ARM

CPU

LLVM

29,818

199

1

[]

[ "<s>", "int", "SparcFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::O6" ]

SparcFrameLowering (2)1

getFrameIndexReference

Sparc

CPU

LLVM

29,819

191

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Assembly Printer\"" ]

HexagonAsmPrinter2

getPassName

Hexagon

DSP

LLVM

29,820

13

1

[]

[ "<s>", "Register", "SystemZRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SystemZFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "SystemZSubtarget", "*", "Subtarg...

[ "Debug", "information", "queries", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZRegisterInfo10

getFrameRegister

SystemZ

CPU

LLVM

29,821

68

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "RISCV", "RISCV", "ISD::OutputArg", "16", "4", "1", "0", "\"Can only return in registers!\"", "\"Unexpected CCValAssign::LocInfo\"", "1", "0", "RISCVISD::RET_FLAG", "MVT::Other" ]

RISCVISelLowering17

LowerReturn

RISCV

CPU

LLVM

29,822

271

1

[]

[ "<s>", "static", "rtx", "rs6000_adjust_atomic_subword", "(", "rtx", "orig_mem", ",", "rtx", "*", "pshift", ",", "rtx", "*", "pmask", ")", "{", "rtx", "addr", ",", "align", ",", "shift", ",", "mask", ",", "mem", ";", "HOST_WIDE_INT", "shift_mask", ";", "m...

[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operations", ",", "we", "must", "adjust", "things", "to", "operate", "on", "SImode", ".", "Given", "the", "original", "MEM", ",", "return", "a", "new", "aligned", "m...

[ "rs6000", "0x18", "0x10", "0", "4", "1", "3", "1", "1" ]

rs6000

rs6000_adjust_atomic_subword

rs6000

CPU

GCC

29,823

248

1

[]

[ "<s>", "static", "unsigned", "int", "arc_autovectorize_vector_modes", "(", "vector_modes", "*", "modes", ",", "bool", ")", "{", "if", "(", "TARGET_PLUS_QMACW", ")", "{", "modes", "->", "quick_push", "(", "V4HImode", ")", ";", "modes", "->", "quick_push", "(", ...

[ "Implements", "target", "hook", "TARGET_VECTORIZE_AUTOVECTORIZE_VECTOR_MODES", "." ]

[ "arc", "0" ]

arc

arc_autovectorize_vector_modes

arc

MPU

GCC

29,824

36

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "a...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "R600" ]

SIAnnotateControlFlow17

getAnalysisUsage

R600

GPU

LLVM

29,825

45

1

[]

[ "<s>", "int", "compare_eq_p", "(", "rtx", "insn", ")", "{", "RTX_CODE", "cond", "=", "compare_condition", "(", "insn", ")", ";", "return", "(", "cond", "==", "EQ", "||", "cond", "==", "NE", ")", ";", "}", "</s>" ]

[ "Returns", "nonzero", "if", "INSN", "is", "a", "compare", "insn", "with", "the", "EQ", "or", "NE", "condition", "." ]

[ "avr" ]

avr3

compare_eq_p

avr

MPU

GCC

29,826

27

1

[]

[ "<s>", "bool", "MipsCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ")", "const", "{", "MachineInstrBuilder", "Ret", "=", "MIRBuilder", ".", "bui...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "Mips", "Mips", "Mips::RetRA", "Mips", "Mips", "8", "8", "0", "ISD::OutputArg", "8", "16", "Mips" ]

MipsCallLowering11

lowerReturn

Mips

CPU

LLVM

29,827

280

1

[]

[ "<s>", "void", "function_builder", "::", "register_function_group", "(", "const", "function_group_info", "&", "group", ")", "{", "(", "*", "group", ".", "shape", ")", "->", "build", "(", "*", "this", ",", "group", ")", ";", "}", "</s>" ]

[ "Register", "all", "the", "functions", "in", "GROUP", "." ]

[ "riscv" ]

riscv-vector-builtins

register_function_group

riscv

CPU

GCC

29,828

27

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getGPRsForTailCall", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "IsWin64", "||",...

[ "getGPRsForTailCall", "-", "Returns", "a", "register", "class", "with", "registers", "that", "can", "be", "used", "in", "forming", "tail", "calls", "." ]

[ "X86", "X86", "X86::GR64_TCW64RegClass", "X86::GR64_TCRegClass", "X86::GR32RegClass", "X86::GR32_TCRegClass" ]

X86RegisterInfo (2)1

getGPRsForTailCall

X86

CPU

LLVM

29,829

90

1

[]

[ "<s>", "bool", "NVPTXAllocaHoisting", "::", "runOnFunction", "(", "Function", "&", "function", ")", "{", "bool", "functionModified", "=", "false", ";", "Function", "::", "iterator", "I", "=", "function", ".", "begin", "(", ")", ";", "TerminatorInst", "*", "f...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXAllocaHoisting1

runOnFunction

NVPTX

GPU

LLVM

29,830

135

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "AArch64MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "VK_AUTH", "||", "E", "->", "getKind", "(", ")", "==", "VK_AUTHADDR", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "AArch64", "AArch64" ]

AArch64MCExpr16

classof

AArch64

CPU

LLVM

29,831

28

1

[]

[ "<s>", "static", "inline", "unsigned", "long", "ia64_rse_num_regs", "(", "unsigned", "long", "*", "bspstore", ",", "unsigned", "long", "*", "bsp", ")", "{", "unsigned", "long", "slots", "=", "(", "bsp", "-", "bspstore", ")", ";", "return", "slots", "-", ...

[ "Calculate", "the", "number", "of", "registers", "in", "the", "dirty", "partition", "starting", "at", "BSPSTORE", "with", "a", "size", "of", "DIRTY", "bytes", ".", "This", "is", "n't", "simply", "DIRTY", "divided", "by", "eight", "because", "the", "64th", ...

[ "ia64", "0x40" ]

unwind-ia64

ia64_rse_num_regs

ia64

CPU

GCC

29,832

42

1

[]

[ "<s>", "virtual", "const", "AZPRSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AZPR", "AZPR" ]

AZPRTargetMachine

getSubtargetImpl

AZPR

CPU

LLVM

29,833

14

1

[]

[ "<s>", "FastISel", "*", "ARM", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "ARMSubtarget", "*", "Subtarget", "=", ...

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "ARM", "ARM::createFastISel", "ARM", "ARM", "ARM", "ARM", "0" ]

ARMFastISel41

createFastISel

ARM

CPU

LLVM

29,834

68

1

[]

[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineF...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "0", "0", "4", "Mips", "\"interrupt\"" ]

MipsSEFrameLowering (2)1

emitEpilogue

Mips

CPU

LLVM

29,835

381

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "if", "(", "Fixup", ".", "getKind", "(", ")", ">=", "FirstLit...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "RISCV", "RISCV", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::fixup_riscv_captab_pcrel_hi20", "RISCV::fixup_riscv_tls_ie_captab_pcrel_hi20", "RISCV::fixup_riscv_tls_gd_captab_pcrel_hi20", "RISCV::FeatureRelax" ]

RISCVAsmBackend20

shouldForceRelocation

RISCV

CPU

LLVM

29,836

121

1

[]

[ "<s>", "static", "rtx", "riscv_expand_builtin_insn", "(", "enum", "insn_code", "icode", ",", "unsigned", "int", "n_ops", ",", "struct", "expand_operand", "*", "ops", ",", "bool", "has_target_p", ")", "{", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",",...

[ "Expand", "instruction", "ICODE", "as", "part", "of", "a", "built-in", "function", "sequence", ".", "Use", "the", "first", "NOPS", "elements", "of", "OPS", "as", "the", "instruction", "'s", "operands", ".", "HAS_TARGET_P", "is", "true", "if", "operand", "0",...

[ "riscv", "\"invalid argument to built-in function\"", "0", "0" ]

riscv-builtins

riscv_expand_builtin_insn

riscv

CPU

GCC

29,837

68

1

[]

[ "<s>", "bool", "DirectXTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "raw_pwrite_stream", "&", "Out", ",", "raw_pwrite_stream", "*", "DwoOut", ",", "CodeGenFileType", "FileType", ",", "bool", "DisableVerify", ",", "MachineModuleI...

[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]

[ "DirectX", "DXIL", "DXIL", "DXIL", "\"\"", "DXIL" ]

DirectXTargetMachine2

addPassesToEmitFile

DirectX

Virtual ISA

LLVM

29,838

104

1

[]

[ "<s>", "static", "const", "char", "*", "sh_check_pch_target_flags", "(", "int", "old_flags", ")", "{", "if", "(", "(", "old_flags", "^", "target_flags", ")", "&", "(", "MASK_SH1", "|", "MASK_SH2", "|", "MASK_SH3", "|", "MASK_SH_E", "|", "MASK_HARD_SH4", "|",...

[ "Implement", "TARGET_CHECK_PCH_TARGET_FLAGS", "." ]

[ "sh", "\"created and used with different architectures / ABIs\"", "\"created and used with different ABIs\"", "\"created and used with different endianness\"" ]

sh

sh_check_pch_target_flags

sh

CPU

GCC

29,839

76

1

[]

[ "<s>", "bool", "FixFunctionBitcasts", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Fix Function Bitcasts **********\\n\"", ")", ";", "Function", "*", "Main", "=", "nullptr", ";", "CallInst", "*"...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "WebAssembly", "\"********** Fix Function Bitcasts **********\\n\"", "0", "\"main\"", "0", "\"Found `main` function with incorrect type: \"", "\"\\n\"", "0", "1", "0", "\"call_main\"", "\"__original_main\"", "\"main\"" ]

WebAssemblyFixFunctionBitcasts3

runOnModule

WebAssembly

Virtual ISA

LLVM

29,840

478

1

[]

[ "<s>", "static", "int", "vfp_emit_fstmx", "(", "int", "base_reg", ",", "int", "count", ")", "{", "rtx", "par", ";", "rtx", "dwarf", ";", "rtx", "tmp", ",", "reg", ";", "int", "i", ";", "if", "(", "count", "==", "2", "&&", "!", "arm_arch6", ")", "...

[ "Emit", "RTL", "to", "save", "block", "of", "VFP", "register", "pairs", "to", "the", "stack", ".", "Returns", "the", "number", "of", "bytes", "pushed", "." ]

[ "arm", "2", "3", "2", "1", "2", "0", "0", "1", "8", "4", "1", "0", "0", "1", "0", "1", "1", "2", "0", "8", "1", "0", "1", "1", "8", "4" ]

arm3

vfp_emit_fstmx

arm

CPU

GCC

29,841

341

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "c...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "RISCV", "RISCV", "0", "RISCV::LB", "RISCV::LBU", "RISCV::LH", "RISCV::LHU", "RISCV::LW", "RISCV::FLW", "RISCV::LWU", "RISCV::LD", "RISCV::FLD", "RISCV::VLE_V_um", "RISCV::VLE_V_um", "1", "1", "0", "1", "2", "2", "0", "1", "0", "0" ]

RISCVInstrInfo31

isLoadFromStackSlot

RISCV

CPU

LLVM

29,842

204

1

[]

[ "<s>", "const", "uint32_t", "*", "PPCRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCRegisterInfo40

getCallPreservedMask

PowerPC

CPU

LLVM

29,843

202

1

[]

[ "<s>", "void", "sparc_d_register_target_info", "(", "void", ")", "{", "const", "struct", "d_target_info_spec", "handlers", "[", "]", "=", "{", "{", "\"floatAbi\"", ",", "sparc_d_handle_target_float_abi", "}", ",", "{", "NULL", ",", "NULL", "}", ",", "}", ";", ...

[ "Implement", "TARGET_D_REGISTER_CPU_TARGET_INFO", "." ]

[ "sparc", "\"floatAbi\"" ]

sparc-d

sparc_d_register_target_info

sparc

CPU

GCC

29,844

34

1

[]

[ "<s>", "bool", "TriCorePassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "{", "{", "@", "For", "GlobalISel" ]

[ "TriCore", "TriCore" ]

TriCoreTargetMachine

addPreISel

TriCore

MPU

LLVM

29,845

11

1

[]

[ "<s>", "static", "rtx", "mips_prepare_builtin_target", "(", "enum", "insn_code", "icode", ",", "unsigned", "int", "op", ",", "rtx", "target", ")", "{", "enum", "machine_mode", "mode", ";", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "...

[ "Return", "an", "rtx", "suitable", "for", "output", "operand", "OP", "of", "instruction", "ICODE", ".", "If", "TARGET", "is", "non-null", ",", "try", "to", "use", "it", "where", "possible", "." ]

[ "mips", "0" ]

mips3

mips_prepare_builtin_target

mips

CPU

GCC

29,846

69

1

[]

[ "<s>", "const", "AVRRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "AVR", "AVR" ]

AVRInstrInfo

getRegisterInfo

AVR

MPU

LLVM

29,847

12

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")"...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Hexagon", "Hexagon", "Hexagon::EH_RETURN_JMPR", "0", "\"Offset should be in register!\"", "Hexagon::L2_deallocframe", "Hexagon::A2_add", "Hexagon::R29", "Hexagon::R29", "Hexagon::R28", "Hexagon::JMPret", "Hexagon::RESTORE_DEALLOC_RET_JMP_V4", "Hexagon::L4_return", "Hexagon::RESTORE_DEALLO...

HexagonFrameLowering57

emitEpilogue

Hexagon

DSP

LLVM

29,848

383

1

[]

[ "<s>", "const", "NVPTXTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]

[ "Getter", "for", "generic", "TargetLowering", "class", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXTargetTransformInfo (2)

getTLI

NVPTX

GPU

LLVM

29,849

12

1

[]

[ "<s>", "int", "M68kRegisterInfo", "::", "getSpillRegisterOrder", "(", "unsigned", "Reg", ")", "const", "{", "int", "Result", "=", "getRegisterOrder", "(", "Reg", ",", "*", "getRegClass", "(", "M68k", "::", "SPILLRegClassID", ")", ")", ";", "assert", "(", "Re...

[ "Return", "spill", "order", "index", "of", "a", "register", ",", "if", "there", "is", "none", "then", "trap", "." ]

[ "M68k", "M68k", "M68k::SPILLRegClassID", "0", "\"Can not determine spill order\"" ]

M68kRegisterInfo

getSpillRegisterOrder

M68k

MPU

LLVM

29,850

39

1

[]

[ "<s>", "void", "PPCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "initializePPCVSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "in...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine40

addPreRegAlloc

PowerPC

CPU

LLVM

29,851

96

1

[]

[ "<s>", "unsigned", "getOffsetReg", "(", ")", "const", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid offset register access!\"", ")", ";", "return", "OffsetReg", ";", "}", "</s>" ]

[ "Get", "the", "offset", "register", "of", "the", "pointer", "value", "." ]

[ "AArch64", "\"Invalid offset register access!\"" ]

AArch64FastISel29

getOffsetReg

AArch64

CPU

LLVM

29,852

19

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "OR1KTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Valu...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "OR1K", "OR1K" ]

OR1KISelLowering

getSingleConstraintMatchWeight

OR1K

CPU

LLVM

29,853

103

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "allowsMemoryAccess", "(", "LLVMContext", "&", "Context", ",", "const", "DataLayout", "&", "DL", ",", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Fl...

[ "This", "function", "returns", "true", "if", "the", "memory", "access", "is", "aligned", "or", "if", "the", "target", "allows", "this", "specific", "unaligned", "memory", "access", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelLowering100

allowsMemoryAccess

Hexagon

DSP

LLVM

29,854

85

1

[]

[ "<s>", "virtual", "const", "TLCS900Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "TLCS900", "TLCS900" ]

TLCS900TargetMachine

getSubtargetImpl

TLCS900

MPU

LLVM

29,855

14

1

[]

[ "<s>", "static", "int", "function_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ...

[ "Return", "number", "of", "bytes", "of", "argument", "to", "put", "in", "registers", "." ]

[ "microblaze", "1", "1", "0", "1", "0" ]

microblaze2

function_arg_partial_bytes

microblaze

MPU

GCC

29,856

145

1

[]

[ "<s>", "bool", "arc_text_label", "(", "rtx_insn", "*", "label", ")", "{", "rtx_insn", "*", "next", ";", "gcc_assert", "(", "GET_CODE", "(", "label", ")", "==", "CODE_LABEL", "||", "(", "GET_CODE", "(", "label", ")", "==", "NOTE", "&&", "NOTE_KIND", "(", ...

[ "Return", "true", "if", "LABEL", "is", "in", "executable", "code", "." ]

[ "arc" ]

arc

arc_text_label

arc

MPU

GCC

29,857

84

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "CSKY" ]

CSKYAsmParser

isToken

CSKY

CPU

LLVM

29,858

13

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "unsigned",...

[ "isStoreToStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

[ "X86", "X86", "0" ]

X86InstrInfo (2)1

isStoreToStackSlotPostFE

X86

CPU

LLVM

29,859

67

1

[]

[ "<s>", "RegisterBankInfo", "::", "InstructionMappings", "M88kRegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", ...

[ "Get", "the", "alternative", "mappings", "for", "MI", "." ]

[ "M88k", "M88k", "3", "\"This code is for instructions with 3 or less operands\"", "1", "1", "2", "1" ]

M88kRegisterBankInfo

getInstrAlternativeMappings

M88k

MPU

LLVM

29,860

129

1

[]

[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "isConditionalBranch", "(", "Inst", ")", ")", "{", "int64_t", ...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "RISCV", "2", "1", "2", "RISCV::C_JAL", "RISCV::C_J", "0", "RISCV::JAL", "1" ]

RISCVMCTargetDesc1

evaluateBranch

RISCV

CPU

LLVM

29,861

153

1

[]

[ "<s>", "void", "VideoCore4FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "("...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "VideoCore4", "VideoCore4", "VideoCore4", "VideoCore4", "VideoCore4", "VideoCore4", "4" ]

VideoCore4FrameLowering

emitPrologue

VideoCore4

DSP

LLVM

29,862

171

1

[]

[ "<s>", "static", "void", "loongarch_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "struct", "loongarch_arg_info", ...

[ "Implement", "TARGET_FUNCTION_ARG_ADVANCE", "." ]

[ "loongarch" ]

loongarch

loongarch_function_arg_advance

loongarch

CPU

GCC

29,863

73

1

[]

[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "BPF", "MVT::SimpleValueType", "\"LowerFormalArguments Unhandled argument type: \"", "0", "MVT::i32", "MVT::i64", "MVT::i64", "BPF::GPRRegClass", "BPF::GPR32RegClass", "ISD::AssertSext", "ISD::AssertZex...

BPFISelLowering

LowerFormalArguments

BPF

Virtual ISA

LLVM

29,864

449

1

[]

[ "<s>", "void", "MipsSEInstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "Amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MipsSubtarget", "&", "STI", "=", "Sub...

[ "Adjust", "SP", "by", "Amount", "bytes", "." ]

[ "Mips", "Mips", "Mips", "Mips::DADDu", "Mips::ADDu", "Mips::DADDiu", "Mips::ADDiu", "0", "16" ]

MipsSEInstrInfo49

adjustStackPtr

Mips

CPU

LLVM

29,865

160

1

[]

[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "if", "(", "Subtarget", ".", "isRV64", "(", ")", ")", "if", "(", "Subtarget", ...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "RISCV", "RISCV" ]

RISCVRegisterInfo32

getCallPreservedMask

RISCV

CPU

LLVM

29,866

82

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "if", "(", "Idx", "==", "getVGPRPressureSet", "(", ")", ")", "return", "getRegPressureLimit", "(", "&", ...

[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]

[ "AMDGPU", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SGPR_32RegClass", "AMDGPU" ]

SIRegisterInfo101

getRegPressureSetLimit

AMDGPU

GPU

LLVM

29,867

78

1

[]

[ "<s>", "bool", "HexagonTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<"...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetObjectFile

IsGlobalInSmallSection

Hexagon

DSP

LLVM

29,868

100

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCCodeEmitter1

getAnalysisUsage

PowerPC

CPU

LLVM

29,869

26

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Condition Optimizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"AArch64 Condition Optimizer\"" ]

AArch64ConditionOptimizer (2)

getPassName

AArch64

CPU

LLVM

29,870

13

1

[]

[ "<s>", "static", "bool", "currently_supported_simd_type", "(", "tree", "t", ",", "tree", "b", ")", "{", "if", "(", "COMPLEX_FLOAT_TYPE_P", "(", "t", ")", ")", "return", "false", ";", "if", "(", "TYPE_SIZE", "(", "t", ")", "!=", "TYPE_SIZE", "(", "b", "...

[ "Return", "true", "for", "types", "that", "currently", "are", "supported", "as", "SIMD", "return", "or", "argument", "types", "." ]

[ "aarch64" ]

aarch64

currently_supported_simd_type

aarch64

CPU

GCC

29,871

43

1

[]

[ "<s>", "void", "addPreRegAlloc", "(", ")", "override", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "}", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "Patmos" ]

PatmosTargetMachine1

addPreRegAlloc

Patmos

VLIW

LLVM

29,872

25

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Sparc", "Sparc", "SP::IntRegsRegisterClass", "SP::STri", "0", "SP::FPRegsRegisterClass", "SP::STFri", "0", "SP::DFPRegsRegisterClass", "SP::STDFri", "0", "\"Can't store this register to stack slot\"" ]

SparcInstrInfo7

storeRegToStackSlot

Sparc

CPU

LLVM

29,873

192

1

[]

[ "<s>", "const", "AVRInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "AVR", "AVR" ]

AVRSubtarget

getInstrInfo

AVR

MPU

LLVM

29,874

14

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "ShrinkWrapID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "disablePass",...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine1

addPostRegAlloc

WebAssembly

Virtual ISA

LLVM

29,875

56

1

[]

[ "<s>", "X86GenInstrInfo", "::", "MachineOutlinerInstrType", "X86InstrInfo", "::", "getOutliningType", "(", "MachineBasicBlock", "::", "iterator", "&", "MIT", ",", "unsigned", "Flags", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "MIT", ";", "if", "(",...

[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]

[ "X86", "X86", "X86", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RIP", "X86::RIP", "X86::RIP" ]

X86InstrInfo161

getOutliningType

X86

CPU

LLVM

29,876

265

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Su...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]

XCoreTargetMachine20

XCoreTargetMachine

XCore

MPU

LLVM

29,877

66

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isExtFreeImpl", "(", "const", "Instruction", "*", "Ext", ")", "const", "{", "if", "(", "isa", "<", "FPExtInst", ">", "(", "Ext", ")", ")", "return", "false", ";", "if", "(", "Ext", "->", "getType", "(", ")...

[ "Return", "true", "if", "the", "extension", "represented", "by", "I", "is", "free", "." ]

[ "AArch64", "AArch64", "1", "3", "0", "4", "0" ]

AArch64ISelLowering (2)

isExtFreeImpl

AArch64

CPU

LLVM

29,878

222

1

[]

[ "<s>", "const", "MCPhysReg", "*", "TL45RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CC_Save_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "TL45", "TL45" ]

TL45RegisterInfo

getCalleeSavedRegs

TL45

MPU

LLVM

29,879

18

1

[]

[ "<s>", "static", "void", "rs6000_density_test", "(", "rs6000_cost_data", "*", "data", ")", "{", "const", "int", "DENSITY_PCT_THRESHOLD", "=", "85", ";", "const", "int", "DENSITY_SIZE_THRESHOLD", "=", "70", ";", "const", "int", "DENSITY_PENALTY", "=", "10", ";", ...

[ "Test", "for", "likely", "overcommitment", "of", "vector", "hardware", "resources", ".", "If", "a", "loop", "iteration", "is", "relatively", "large", ",", "and", "too", "large", "a", "percentage", "of", "instructions", "in", "the", "loop", "are", "vectorized",...

[ "rs6000", "85", "70", "10", "0", "0", "100", "100", "100", "\"density %d%%, cost %d exceeds threshold, penalizing \"", "\"loop body cost by %d%%\"" ]

rs6000

rs6000_density_test

rs6000

CPU

GCC

29,880

241

1

[]

[ "<s>", "void", "ARM64FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "ARM64", "ARM64", "ARM64", "ARM64", "0", "0", "1", "ARM64::ADJCALLSTACKDOWN", "ARM64::SP", "ARM64::SP", "ARM64::ADJCALLSTACKUP", "\"expected ADJCALLSTACKUP\"", "ARM64::SP", "ARM64::SP" ]

ARM64FrameLowering

eliminateCallFramePseudoInstr

ARM64

CPU

LLVM

29,881

214

1

[]

[ "<s>", "static", "int", "arc_register_move_cost", "(", "machine_mode", ",", "reg_class_t", "from_class", ",", "reg_class_t", "to_class", ")", "{", "if", "(", "(", "TARGET_ARC700", "||", "TARGET_EM", ")", "&&", "TARGET_DPFP", "&&", "from_class", "==", "DOUBLE_REGS"...

[ "Implement", "TARGET_REGISTER_MOVE_COST", "." ]

[ "arc", "100", "2" ]

arc

arc_register_move_cost

arc

MPU

GCC

29,882

38

1

[]

[ "<s>", "void", "erasingInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{", "}", "</s>" ]

[ "An", "instruction", "is", "about", "to", "be", "erased", "." ]

[ "AMDGPU" ]

AMDGPURegisterBankInfo (2)

erasingInstr

AMDGPU

GPU

LLVM

29,883

10

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "Subtarget", ".", "hasVSX", "(",...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "PowerPC", "PPC", "MVT::f32", "MVT::f64", "MVT::ppcf128" ]

PPCISelLowering101

isFPImmLegal

PowerPC

CPU

LLVM

29,884

77

1

[]

[ "<s>", "static", "void", "mmix_target_asm_function_epilogue", "(", "FILE", "*", "stream", ")", "{", "fputc", "(", "'\\n'", ",", "stream", ")", ";", "}", "</s>" ]

[ "TARGET_ASM_FUNCTION_EPILOGUE", "." ]

[ "mmix" ]

mmix

mmix_target_asm_function_epilogue

mmix

CPU

GCC

29,885

17

1

[]

[ "<s>", "TargetIRAnalysis", "ARMBaseTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "ARMTTIImpl", "(", "this", ","...

[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine (2)1

getTargetIRAnalysis

ARM

CPU

LLVM

29,886

35

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "s390_constant_alignment", "(", "const_tree", ",", "HOST_WIDE_INT", "align", ")", "{", "return", "MAX", "(", "align", ",", "16", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_CONSTANT_ALIGNMENT", ".", "Alignment", "on", "even", "addresses", "for", "LARL", "instruction", "." ]

[ "s390", "16" ]

s390

s390_constant_alignment

s390

MPU

GCC

29,887

19

1

[]

[ "<s>", "void", "J2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "J2", "J2", "J2::MOV32rm" ]

J2InstrInfo

storeRegToStackSlot

J2

MPU

LLVM

29,888

88

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isBasicBlockPrologue", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "!", "MI", ".", "isTerminator", "(", ")", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "COPY", "&&", "MI", ...

[ "True", "if", "the", "instruction", "is", "bound", "to", "the", "top", "of", "its", "basic", "block", "and", "no", "other", "instructions", "shall", "be", "inserted", "before", "it", "." ]

[ "AMDGPU", "SI", "AMDGPU::COPY", "AMDGPU::EXEC" ]

SIInstrInfo (2)

isBasicBlockPrologue

AMDGPU

GPU

LLVM

29,889

43

1

[]

[ "<s>", "bool", "ARMFastISel", "::", "fastLowerArguments", "(", ")", "{", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "const", "Function", "*", "F", "=", "FuncInfo", ".", "Fn", ";", "if", "(", "F", "->", "isVarArg", "...

[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "argument", "lowering", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "1", "4", "MVT::i8", "MVT::i16", "MVT::i32", "ARM::R0", "ARM::R1", "ARM::R2", "ARM::R3", "ARM::rGPRRegClass", "0" ]

ARMFastISel

fastLowerArguments

ARM

CPU

LLVM

29,890

422

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isThroughputPattern", "(", "MachineCombinerPattern", "Pattern", ")", "const", "{", "switch", "(", "Pattern", ")", "{", "default", ":", "break", ";", "case", "MachineCombinerPattern", "::", "FMULADDS_OP1", ":", "case", "Mac...

[ "Return", "true", "when", "a", "code", "sequence", "can", "improve", "throughput", "." ]

[ "AArch64", "AArch64" ]

AArch64InstrInfo109

isThroughputPattern

AArch64

CPU

LLVM

29,891

187

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "TPCSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TPC", "TPC" ]

TPCISelDAGToDAG

runOnMachineFunction

TPC

Virtual ISA

LLVM

29,892

30

1

[]

[ "<s>", "bool", "AMDGPUAAResult", "::", "pointsToConstantMemory", "(", "const", "MemoryLocation", "&", "Loc", ",", "bool", "OrLocal", ")", "{", "const", "Value", "*", "Base", "=", "GetUnderlyingObject", "(", "Loc", ".", "Ptr", ",", "DL", ")", ";", "if", "("...

[ "A", "convenience", "wrapper", "around", "the", "primary", "pointsToConstantMemory", "interface", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAliasAnalysis13

pointsToConstantMemory

AMDGPU

GPU

LLVM

29,893

251

1

[]

[ "<s>", "SDValue", "MandarinTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "dump", "(", ")", ";", "...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Mandarin", "\"Should not custom lower this!\"", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::EXTRACT_VECTOR_ELT", "ISD::GlobalAddress", "ISD::ConstantPool" ]

MandarinISelLowering

LowerOperation

Mandarin

CPU

LLVM

29,894

101

1

[]

[ "<s>", "rtx", "ix86_libcall_value", "(", "machine_mode", "mode", ")", "{", "return", "ix86_function_value_1", "(", "NULL", ",", "NULL", ",", "mode", ",", "mode", ")", ";", "}", "</s>" ]

[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "library", "function", "assuming", "the", "value", "has", "mode", "MODE", "." ]

[ "i386" ]

i386

ix86_libcall_value

i386

CPU

GCC

29,895

20

1

[]

[ "<s>", "static", "bool", "exact_dependency_1", "(", "rtx", "addr", ",", "rtx", "insn", ")", "{", "enum", "rtx_code", "code", ";", "const", "char", "*", "format_ptr", ";", "int", "i", ",", "j", ";", "code", "=", "GET_CODE", "(", "insn", ")", ";", "swi...

[ "Helper", "function", "for", "exact_store_load_dependency", ".", "Return", "true", "if", "addr", "is", "found", "in", "insn", "." ]

[ "i386", "0", "0" ]

x86-tune-sched

exact_dependency_1

i386

CPU

GCC

29,896

180

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "getSSPStackGuardCheck", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "M", ".", "...

[ "If", "the", "target", "has", "a", "standard", "stack", "protection", "check", "function", "that", "performs", "validation", "and", "error", "handling", ",", "returns", "the", "function", "." ]

[ "AArch64", "AArch64", "\"__security_check_cookie\"" ]

AArch64ISelLowering131

getSSPStackGuardCheck

AArch64

CPU

LLVM

29,897

42

1

[]

[ "<s>", "bool", "isImm", "(", "int64_t", "MinValue", ",", "int64_t", "MaxValue", ")", "const", "{", "return", "Kind", "==", "OpKind_Imm", "&&", "inRange", "(", "Imm", ",", "MinValue", ",", "MaxValue", ")", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "M88k" ]

M88kAsmParser

isImm

M88k

MPU

LLVM

29,898

26

1

[]

[ "<s>", "void", "Mips16TargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall"...

[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]

[ "Mips", "Mips", "Mips", "0", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::V0", "Mips", "Mips", "MipsII::MO_GOT", "Mips::T9", "Mips" ]

Mips16ISelLowering

getOpndList

Mips

CPU

LLVM

29,899

266

1

[]