docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "EXEC", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::M0", "AMDGPU::SRC_SHARED_BASE", "AMDGPU::SRC_SHARED_LIMIT", "AMDGPU::SRC_PRIVATE_BASE", "AMDGPU::SRC_PRIVATE_LIMIT", "AMDGPU::XNACK_MASK", "AMDGPU::TBA", "AMDGPU::TMA", "AMDGPU::TTMP0_TTMP1", "AMDGPU::TTMP2_TTMP3", "AMDGPU::TTM...	SIRegisterInfo103	getReservedRegs	AMDGPU	GPU	LLVM	31,000	463	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "arm_shift_truncation_mask", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "SImode", "?", "255", ":", "0", ";", "}", "</s>" ]	[ "Implement", "TARGET_SHIFT_TRUNCATION_MASK", ".", "SImode", "shifts", "use", "normal", "ARM", "insns", "and", "therefore", "guarantee", "that", "the", "shift", "count", "is", "modulo", "256", ".", "DImode", "shifts", "(", "those", "implemented", "by", "lib1funcs.a...	[ "arm", "255", "0" ]	arm	arm_shift_truncation_mask	arm	CPU	GCC	31,001	19	1	[]
[ "<s>", "const", "SparcSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Sparc", "Sparc" ]	SparcTargetMachine12	getSubtargetImpl	Sparc	CPU	LLVM	31,002	14	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "XCore" ]	XCoreTargetMachine (2)1	getObjFileLowering	XCore	MPU	LLVM	31,003	16	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value"...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Sparc", "0", "4", "4", "1", "8", "0xff" ]	SparcAsmBackend12	applyFixup	Sparc	CPU	LLVM	31,004	92	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "shouldFormOverflowOp", "(", "unsigned", "Opcode", ",", "EVT", "VT", ",", "bool", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "VT", ".", "isSimple", "(", ...	[ "Overflow", "nodes", "should", "get", "combined/lowered", "to", "optimal", "instructions", "(", "they", "should", "allow", "eliminating", "explicit", "compares", "by", "getting", "flags", "from", "math", "ops", ")", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)5	shouldFormOverflowOp	X86	CPU	LLVM	31,005	42	1	[]
[ "<s>", "const", "MCPhysReg", "", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "MCPhysReg", "*", "RegList", "=", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"" ]	ARMBaseRegisterInfo15	getCalleeSavedRegs	ARM	CPU	LLVM	31,006	130	1	[]
[ "<s>", "void", "ARMInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ")", "const", "{", "D...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "ARM", "ARM", "ARM::MOVi2pieces", "1", "ARMCC::CondCodes", "2", "3", "0" ]	ARMInstrInfo19	reMaterialize	ARM	CPU	LLVM	31,007	142	1	[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::SP_64", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::ZERO_64", "Mips::ZERO", "Mips::DADDu", "Mips::ADDu", "0", "Mips", "Mips::CPU64RegsRegClass", "Mips::CPURegsRegClass", "0", "0", "4", "M...	MipsSEFrameLowering26	emitEpilogue	Mips	CPU	LLVM	31,008	376	1	[]
[ "<s>", "static", "unsigned", "int", "find_drap_reg", "(", "void", ")", "{", "tree", "decl", "=", "cfun", "->", "decl", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "DECL_STATIC_CHAIN", "(", "decl", ")", "\|\|", "crtl", "->", "tail_call_emit", ")", ...	[ "Find", "an", "available", "register", "to", "be", "used", "as", "dynamic", "realign", "argument", "pointer", "regsiter", ".", "Such", "a", "register", "will", "be", "written", "in", "prologue", "and", "used", "in", "begin", "of", "body", ",", "so", "it", ...	[ "i386", "2", "0" ]	i3864	find_drap_reg	i386	CPU	GCC	31,009	104	1	[]
[ "<s>", "unsigned", "pass_tiabi_check", "::", "execute", "(", "function", "*", "fun", ")", "{", "struct", "walk_stmt_info", "wi", ";", "const_tree", "fntype", "=", "TREE_TYPE", "(", "fun", "->", "decl", ")", ";", "gimple_seq", "body", "=", "gimple_body", "(",...	[ "Main", "entry", "point", "for", "this", "pass", "." ]	[ "pru", "0", "0" ]	pru-passes	execute	pru	CPU	GCC	31,010	82	1	[]
[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "HexagonISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "HexagonISD", "::", "ADDC", ":", "return", "\"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Hexagon", "Hexagon", "HexagonISD::NodeType", "HexagonISD::ADDC", "\"HexagonISD::ADDC\"", "HexagonISD::SUBC", "\"HexagonISD::SUBC\"", "HexagonISD::ALLOCA", "\"HexagonISD::ALLOCA\"", "HexagonISD::AT_GOT", "\"HexagonISD::AT_GOT\"", "HexagonISD::AT_PCREL", "\"HexagonISD::AT_PCREL\"", "Hexagon...	HexagonISelLowering93	getTargetNodeName	Hexagon	DSP	LLVM	31,011	402	1	[]
[ "<s>", "void", "Nios2DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Nios2", "Nios2", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1" ]	Nios2ISelDAGToDAG1	Select	Nios2	MPU	LLVM	31,012	80	1	[]
[ "<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "bool", "Is64Bit", ")", "{", "const", "MachineFunction", "*",...	[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]	[ "X86", "0", "X86::EAX", "X86::EDX", "X86::ECX", "X86::RAX", "X86::RDX", "X86::RCX", "X86::RSI", "X86::RDI", "X86::R8", "X86::R9", "X86::R10", "X86::R11", "0", "X86::RET", "X86::RETI", "X86::TCRETURNdi", "X86::TCRETURNri", "X86::TCRETURNmi", "X86::TCRETURNdi64", "X86::TCRETU...	X86FrameLowering45	findDeadCallerSavedReg	X86	CPU	LLVM	31,013	344	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "X86", "1" ]	X86CallLowering25	assignValueToAddress	X86	CPU	LLVM	31,014	61	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "AMDGPU", "AMDGPU", "\"instruction not supported on this GPU\"", "AMDGPU", "AMDGPU", "0", "\"invalid instruction\"", "AMDGPU", "0", "0ULL", "\"too few operands for instruction\"", "AMDGPU", "\"invalid operand for instruction\"", "\"internal error: instruction without _e64 suffix \"", "\"...	AMDGPUAsmParser35	MatchAndEmitInstruction	AMDGPU	GPU	LLVM	31,015	366	1	[]
[ "<s>", "static", "rtx", "rs6000_mixed_function_arg", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "align_words", ")", "{", "int", "n_units", ";", "int", "i", ",", "k", ";", "rtx", "rvec", "[", "GP_ARG_NUM_REG", "+", "1", "]", ";", ...	[ "Determine", "where", "to", "place", "an", "argument", "in", "64-bit", "mode", "with", "32-bit", "ABI", "." ]	[ "powerpcspe", "1", "0", "1", "0", "0", "4", "0" ]	powerpcspe	rs6000_mixed_function_arg	powerpcspe	CPU	GCC	31,016	173	1	[]
[ "<s>", "const", "MCPhysReg", "", "RISCVRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"interrupt\"", ")", ")", "{", "if"...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "RISCV", "RISCV", "\"interrupt\"", "RISCV", "RISCV" ]	RISCVRegisterInfo	getCalleeSavedRegs	RISCV	CPU	LLVM	31,017	72	1	[]
[ "<s>", "void", "emitCodeAlignment", "(", "unsigned", "ByteAlignment", ",", "unsigned", "MaxBytesToEmit", "=", "0", ")", "override", "{", "}", "</s>" ]	[ "Emit", "nops", "until", "the", "byte", "alignment", "ByteAlignment", "is", "reached", "." ]	[ "Patmos", "0" ]	PatmosInstrInfo1	emitCodeAlignment	Patmos	VLIW	LLVM	31,018	14	1	[]
[ "<s>", "static", "rtx", "frv_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "FRV_STRUCT_VALUE_REGNUM", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_STRUCT_VALUE_RTX", "." ]	[ "frv" ]	frv	frv_struct_value_rtx	frv	VLIW	GCC	31,019	22	1	[]
[ "<s>", "bool", "SIAnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopIn...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "SI", "1", "\"failed to annotate CFG\"" ]	SIAnnotateControlFlow36	runOnFunction	AMDGPU	GPU	LLVM	31,020	304	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "replaceBranchWithTailCall", "(", "MachineBasicBlock", "&", "MBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "BranchCond", ",", "const", "MachineInstr", "&", "TailCall", ")", "const", "{", "assert", "(", "canMake...	[ "Replace", "the", "conditional", "branch", "in", "MBB", "with", "a", "conditional", "tail", "call", "." ]	[ "X86", "X86", "0", "\"Can't find the branch to replace!\"", "X86::CondCode", "X86::getCondFromBranchOpc", "1", "0", "X86::TCRETURNdi", "X86::TCRETURNdicc", "X86::TCRETURNdi64cc", "0", "0", "0", "8" ]	X86InstrInfo1	replaceBranchWithTailCall	X86	CPU	LLVM	31,021	298	1	[]
[ "<s>", "MachineInstr", "", "X86InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "if", ...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "X86", "X86", "0", "2", "0", "0", "1", "1", "0", "0", "X86::TEST8rr", "X86::CMP8ri", "1", "X86::TEST16rr", "X86::CMP16ri8", "2", "X86::TEST32rr", "X86::CMP32ri8", "4", "X86::TEST64rr", "X86::CMP64ri8", "8", "1", "0", "1", "4", "0" ]	X86InstrInfo116	foldMemoryOperandImpl	X86	CPU	LLVM	31,022	305	1	[]
[ "<s>", "void", "HexagonAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "MCB", ";", "MCB", ".", "setOpcode", "(", "Hexagon", "::", "BUNDLE", ")", ";", "MCB", ".", "addOperand", "(", "MCOperand", "::", "crea...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "0", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0" ]	HexagonAsmPrinter24	emitInstruction	Hexagon	DSP	LLVM	31,023	268	1	[]
[ "<s>", "unsigned", "R600InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "AMDGPU", "R600", "\"insertBranch must not be told to insert a fallthrough\"", "\"code size not handled\"", "AMDGPU::JUMP", "1", "\"No previous predicate !\"", "0", "2", "1", "AMDGPU::JUMP_COND", "AMDGPU::PREDICATE_BIT", "1", "AMDGPU::CF_ALU", "AMDGPU::CF_ALU_PUSH_BEFORE", "1", "\"No...	R600InstrInfo21	insertBranch	AMDGPU	GPU	LLVM	31,024	382	1	[]
[ "<s>", "static", "const", "char", "", "output_branch", "(", "rtx", "label", ",", "const", "char", "", "cond", ",", "rtx_insn", "*", "insn", ")", "{", "char", "str", "[", "64", "]", ";", "rtx", "operands", "[", "2", "]", ";", "gcc_assert", "(", "c...	[ "Output", "a", "conditional/unconditional", "branch", "to", "LABEL", ".", "COND", "is", "the", "string", "condition", ".", "INSN", "is", "the", "instruction", "." ]	[ "visium", "64", "2", "0", "12", "1", "1", "1", "0", "1", "\"write.l 1(sp),%1\"", "\"write.l (sp),%1\"", "\"moviu %1,%%u %0\"", "\"movil %1,%%l %0\"", "\"bra \"", "\",%1,%1\"", "\"%#\"", "\"\\t\\t;long branch\"", "\" read.l %1,1(sp)\"", "\" read.l %1,(sp)\"", "\"bra ...	visium	output_branch	visium	Virtual ISA	GCC	31,025	365	1	[]
[ "<s>", "static", "void", "init_alignment_context", "(", "struct", "alignment_context", "*", "ac", ",", "rtx", "mem", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "rtx", "byteoffset", "=", "NULL_RTX", ";", "bool", "aligned", "=", ...	[ "Initialize", "structure", "AC", "for", "word", "access", "to", "HI", "and", "QI", "mode", "memory", "." ]	[ "xtensa", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]	xtensa4	init_alignment_context	xtensa	MPU	GCC	31,026	346	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "CSKYConstantPoolValue", "*", "ACPV", ")", "{", "return", "ACPV", "->", "isJT", "(", ")", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "CSKY", "CSKY" ]	CSKYConstantPoolValue	classof	CSKY	CPU	LLVM	31,027	18	1	[]
[ "<s>", "virtual", "void", "Initialize", "(", "MCContext", "&", "ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TextSection", "=", "new", "NVPTXSection", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetObjectFile20	Initialize	NVPTX	GPU	LLVM	31,028	319	1	[]
[ "<s>", "static", "unsigned", "int", "arc_compute_frame_size", "(", "void", ")", "{", "int", "regno", ";", "unsigned", "int", "total_size", ",", "var_size", ",", "args_size", ",", "pretend_size", ",", "extra_size", ";", "unsigned", "int", "reg_size", ";", "unsi...	[ "Return", "the", "bytes", "needed", "to", "compute", "the", "frame", "pointer", "from", "the", "current", "stack", "pointer", ".", "SIZE", "is", "the", "size", "needed", "for", "local", "variables", "." ]	[ "arc", "0", "0", "0", "31", "1L", "0", "1L", "0", "4", "4" ]	arc8	arc_compute_frame_size	arc	MPU	GCC	31,029	344	1	[]
[ "<s>", "unsigned", "CSKYConstantIslands", "::", "getOffsetOf", "(", "MachineInstr", "", "MI", ")", "const", "{", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber"...	[ "getOffsetOf", "-", "Return", "the", "current", "offset", "of", "the", "specified", "machine", "instruction", "from", "the", "start", "of", "the", "function", "." ]	[ "CSKY", "CSKY", "\"Didn't find MI in its own basic block?\"" ]	CSKYConstantIslandPass	getOffsetOf	CSKY	CPU	LLVM	31,030	86	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createMachObjectWriter", "(", "OS", ",", "false", ",", "object", "::", "mach", "::", "CTM_ARM", ",", "object", "::", "mach", "::", "CSARM_V7", ",...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "ARM", "ARM", "ARM" ]	ARMAsmBackend28	createObjectWriter	ARM	CPU	LLVM	31,031	33	1	[]
[ "<s>", "static", "rtx_insn", "", "riscv_sr_match_prologue", "(", "rtx_insn", "", "", "body", ")", "{", "rtx_insn", "", "insn", ",", "", "bb_note", ";", "", "body", "=", "NULL", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", "...	[ "Look", "in", "the", "function", "prologue", "for", "a", "call", "to", "the", "save", "stub", ".", "Ensure", "that", "the", "instruction", "is", "as", "we", "expect", "(", "see", "detail", "below", ")", "and", "if", "the", "instruction", "matches", "retu...	[ "riscv", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	riscv-sr	riscv_sr_match_prologue	riscv	CPU	GCC	31,032	264	1	[]
[ "<s>", "rtx", "riscv_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND",...	[ "Implement", "TARGET_EXPAND_BUILTIN", "." ]	[ "riscv", "0" ]	riscv-builtins	riscv_expand_builtin	riscv	CPU	GCC	31,033	103	1	[]
[ "<s>", "const", "uint32_t", "*", "LanaiRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "return", "CSR_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Lanai", "Lanai" ]	LanaiRegisterInfo	getCallPreservedMask	Lanai	CPU	LLVM	31,034	23	1	[]
[ "<s>", "void", "mmix_asm_output_reg_push", "(", "FILE", "*", "stream", ",", "int", "regno", ")", "{", "fprintf", "(", "stream", ",", "\"\\tSUBU %s,%s,8\\n\\tSTOU %s,%s,0\\n\"", ",", "reg_names", "[", "MMIX_STACK_POINTER_REGNUM", "]", ",", "reg_names", "[", "MMIX_STA...	[ "ASM_OUTPUT_REG_PUSH", "." ]	[ "mmix", "\"\\tSUBU %s,%s,8\\n\\tSTOU %s,%s,0\\n\"" ]	mmix	mmix_asm_output_reg_push	mmix	CPU	GCC	31,035	42	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "legalizeOpWithMove", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "("...	[ "Legalize", "the", "OpIndex", "operand", "of", "this", "instruction", "by", "inserting", "a", "MOV", "." ]	[ "R600", "SI" ]	SIInstrInfo116	legalizeOpWithMove	R600	GPU	LLVM	31,036	222	1	[]
[ "<s>", "MVT", "WebAssemblyTargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "VT", ")", "const", "{", "unsigned", "BitWidth", "=", "NextPowerOf2", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "1", ")", ";", "if",...	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "WebAssembly", "WebAssembly", "1", "1", "8", "8", "64", "64", "\"64-bit shift counts ought to be enough for anyone\"", "MVT::getIntegerVT", "MVT::INVALID_SIMPLE_VALUE_TYPE", "\"Unable to represent scalar shift amount type\"" ]	WebAssemblyISelLowering (3)	getScalarShiftAmountTy	WebAssembly	Virtual ISA	LLVM	31,037	95	1	[]
[ "<s>", "static", "bool", "ix86_can_inline_p", "(", "tree", "caller", ",", "tree", "callee", ")", "{", "tree", "caller_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "caller", ")", ";", "tree", "callee_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "callee", ...	[ "Hook", "to", "determine", "if", "one", "function", "can", "safely", "inline", "another", "." ]	[ "i386", "\"always_inline\"" ]	i3867	ix86_can_inline_p	i386	CPU	GCC	31,038	310	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "SelectionD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC", "0", "0", "\"Can only return in registers!\"", "1", "PPCISD::RET_FLAG", "MVT::Other", "PPCISD::RET_FLAG", "MVT::Other" ]	PPCISelLowering70	LowerReturn	PowerPC	CPU	LLVM	31,039	254	1	[]
[ "<s>", "bool", "XCoreAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "EmitConstantPool", "(", ")", ";", "emitFunctionStart", "(", "MF", ")", ";", "DW", "->", "BeginFunction", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "XCore", "XCore" ]	XCoreAsmPrinter35	runOnMachineFunction	XCore	MPU	LLVM	31,040	40	1	[]
[ "<s>", "void", "s390_emit_jump", "(", "rtx", "target", ",", "rtx", "cond", ")", "{", "rtx", "insn", ";", "target", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "target", ")", ";", "if", "(", "cond", ")", "target", "=", "gen_rtx_IF_THEN_ELSE", "(", "VO...	[ "Emit", "a", "jump", "instruction", "to", "TARGET", ".", "If", "COND", "is", "NULL_RTX", ",", "emit", "an", "unconditional", "jump", ",", "else", "a", "conditional", "jump", "under", "condition", "COND", "." ]	[ "s390" ]	s3903	s390_emit_jump	s390	MPU	GCC	31,041	56	1	[]
[ "<s>", "unsigned", "getNumBlocks", "(", ")", "const", "{", "return", "Blocks", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "blocks", "in", "this", "loop", "in", "constant", "time", "." ]	[ "WebAssembly" ]	WebAssemblyExceptionInfo	getNumBlocks	WebAssembly	Virtual ISA	LLVM	31,042	14	1	[]
[ "<s>", "static", "bool", "mips_mode_ok_for_mov_fmt_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "CCFmode", ":", "case", "SFmode", ":", "return", "TARGET_HARD_FLOAT", ";", "case", "DFmode", ":", "return", "TARGET_HARD_FLOAT"...	[ "Return", "true", "if", "moves", "in", "mode", "MODE", "can", "use", "the", "FPU", "'s", "mov.fmt", "instruction", "." ]	[ "mips" ]	mips4	mips_mode_ok_for_mov_fmt_p	mips	CPU	GCC	31,043	45	1	[]
[ "<s>", "DFAPacketizer", "", "PatmosInstrInfo", "::", "CreateTargetScheduleState", "(", "const", "TargetSubtargetInfo", "&", "STI", ")", "const", "{", "const", "InstrItineraryData", "", "II", "=", "STI", ".", "getInstrItineraryData", "(", ")", ";", "return", "sta...	[ "Create", "machine", "specific", "model", "for", "scheduling", "." ]	[ "Patmos", "Patmos", "Patmos" ]	PatmosInstrInfo1	CreateTargetScheduleState	Patmos	VLIW	LLVM	31,044	41	1	[]
[ "<s>", "virtual", "void", "", "getAdjustedAnalysisPointer", "(", "const", "void", "", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "...	[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]	[ "XCore" ]	XCoreTargetTransformInfo	getAdjustedAnalysisPointer	XCore	MPU	LLVM	31,045	32	1	[]
[ "<s>", "rtx", "expand", "(", "function_expander", "&", "e", ")", "const", "OVERRIDE", "{", "if", "(", "m_su", ")", "e", ".", "rotate_inputs_left", "(", "1", ",", "2", ")", ";", "e", ".", "rotate_inputs_left", "(", "0", ",", "3", ")", ";", "machine_mo...	[ "Expand", "the", "call", "and", "return", "its", "lhs", "." ]	[ "aarch64", "1", "2", "0", "3", "0" ]	aarch64-sve-builtins-base2	expand	aarch64	CPU	GCC	31,046	61	1	[]
[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "case", "HexagonISD", "::", "CONST32", ":", "return", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Hexagon", "Hexagon", "HexagonISD::CONST32", "\"HexagonISD::CONST32\"", "HexagonISD::CONST32_GP", "\"HexagonISD::CONST32_GP\"", "HexagonISD::CONST32_Int_Real", "\"HexagonISD::CONST32_Int_Real\"", "HexagonISD::ADJDYNALLOC", "\"HexagonISD::ADJDYNALLOC\"", "HexagonISD::CMPICC", "\"HexagonISD::CMP...	HexagonISelLowering107	getTargetNodeName	Hexagon	DSP	LLVM	31,047	176	1	[]
[ "<s>", "static", "int", "first_altivec_reg_to_save", "(", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_ALTIVEC_ABI", ")", "return", "LAST_ALTIVEC_REGNO", "+", "1", ";", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", "+", "20", ";", "i", "<=", "LAST_ALT...	[ "Similar", ",", "for", "AltiVec", "regs", "." ]	[ "rs6000", "1", "20" ]	rs60002	first_altivec_reg_to_save	rs6000	CPU	GCC	31,048	47	1	[]
[ "<s>", "static", "tree", "pa_d_handle_target_float_abi", "(", "void", ")", "{", "const", "char", "*", "abi", ";", "if", "(", "TARGET_DISABLE_FPREGS", "\|\|", "TARGET_SOFT_FLOAT", ")", "abi", "=", "\"soft\"", ";", "else", "abi", "=", "\"hard\"", ";", "return", ...	[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "floatAbi", "''", ")", "'", "." ]	[ "pa", "\"soft\"", "\"hard\"", "1" ]	pa-d1	pa_d_handle_target_float_abi	pa	CPU	GCC	31,049	41	1	[]
[ "<s>", "static", "void", "mips16_rewrite_pool_refs", "(", "rtx_insn", "", "insn", ",", "struct", "mips16_constant_pool", "", "pool", ")", "{", "subrtx_ptr_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_PTR", "(", "iter", ",", "array", ",", "&", ...	[ "Rewrite", "*", "X", "so", "that", "constant", "pool", "references", "refer", "to", "the", "constant", "'s", "label", "instead", ".", "DATA", "points", "to", "the", "constant", "pool", "structure", "." ]	[ "mips", "0", "1" ]	mips	mips16_rewrite_pool_refs	mips	CPU	GCC	31,050	161	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "\"SSE register return with SSE disabled\"", "X86::ST0", "X86::ST1", "MVT::f80", "X86::FpPOP_RETVAL", "MVT::Other", "MVT::Glue", "1", "0", "ISD::FP_ROUND", "1", "1", "0", "2" ]	X86ISelLowering116	LowerCallResult	X86	CPU	LLVM	31,051	377	1	[]
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "!", "WebAssembly", "::", "isWasmVarAddressSpace", "(", "GV", "->", "getAddressSpace", "(", ")", ")", ")", "{", "AsmPrinter", ":...	[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly::isWasmVarAddressSpace", "WebAssembly", "1", "1", "0", "1", "\"Aggregate globals not yet implemented\"", "0", "wasm::ValType", "WebAssembly::toValType", "wasm::WASM_SYMBOL_TYPE_GLOBAL", "wasm::WasmGlobalType" ]	WebAssemblyAsmPrinter58	emitGlobalVariable	WebAssembly	Virtual ISA	LLVM	31,052	308	1	[]
[ "<s>", "static", "tree", "arm_build_builtin_va_list", "(", "void", ")", "{", "tree", "va_list_name", ";", "tree", "ap_field", ";", "if", "(", "!", "TARGET_AAPCS_BASED", ")", "return", "std_build_builtin_va_list", "(", ")", ";", "va_list_type", "=", "lang_hooks", ...	[ "Return", "the", "type", "to", "use", "as", "__builtin_va_list", "." ]	[ "arm", "\"__va_list\"", "1", "\"__ap\"", "1" ]	arm	arm_build_builtin_va_list	arm	CPU	GCC	31,053	117	1	[]
[ "<s>", "static", "bool", "insn_defines_reg", "(", "unsigned", "int", "regno1", ",", "unsigned", "int", "regno2", ",", "rtx_insn", "*", "insn", ")", "{", "df_ref", "def", ";", "FOR_EACH_INSN_DEF", "(", "def", ",", "insn", ")", "if", "(", "DF_REF_REG_DEF_P", ...	[ "Function", "checks", "if", "instruction", "INSN", "defines", "register", "number", "REGNO1", "or", "REGNO2", "." ]	[ "i386" ]	i3865	insn_defines_reg	i386	CPU	GCC	31,054	62	1	[]
[ "<s>", "void", "AlphaRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "u...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Alpha", "Alpha", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "Alpha::R15", "Alpha::R30", "\"FI: \"", "\" Offset: \"", "\"\\n\"", "\"Corrected Offset \"", "\" for stack size: \"", "\"\\n\"", "\"Unconditionally using R28 for evil purposes Offset: \"", ...	AlphaRegisterInfo1	eliminateFrameIndex	Alpha	MPU	LLVM	31,055	340	1	[]
[ "<s>", "static", "void", "arc_ccfsm_post_advance", "(", "rtx_insn", "", "insn", ",", "struct", "arc_ccfsm", "", "state", ")", "{", "enum", "attr_type", "type", ";", "if", "(", "LABEL_P", "(", "insn", ")", ")", "arc_ccfsm_at_label", "(", "\"L\"", ",", "CO...	[ "Update", "*", "STATE", "as", "we", "would", "when", "we", "emit", "INSN", "." ]	[ "arc", "\"L\"", "0", "1", "5", "0" ]	arc	arc_ccfsm_post_advance	arc	MPU	GCC	31,056	162	1	[]
[ "<s>", "const", "char", "", "rs6000_xcoff_strip_dollar", "(", "const", "char", "", "name", ")", "{", "char", "", "strip", ",", "", "p", ";", "const", "char", "", "q", ";", "size_t", "len", ";", "q", "=", "(", "const", "char", "", ")", "strchr...	[ "Return", "a", "GGC-allocated", "character", "string", "translating", "dollar", "signs", "in", "input", "NAME", "to", "underscores", ".", "Used", "by", "XCOFF", "ASM_OUTPUT_LABELREF", "." ]	[ "rs6000", "0", "1", "1" ]	rs6000	rs6000_xcoff_strip_dollar	rs6000	CPU	GCC	31,057	119	1	[]
[ "<s>", "const", "Nios2Subtarget", "*", "Nios2TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Nios2", "Nios2", "Nios2", "\"target-cpu\"", "\"target-features\"", "Nios2" ]	Nios2TargetMachine1	getSubtargetImpl	Nios2	MPU	LLVM	31,058	138	1	[]
[ "<s>", "bool", "MOSCSEConfigFull", "::", "shouldCSEOpc", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "CSEConfigFull", "::", "shouldCSEOpc", "(", "Opc", ")", ";", "case", "MOS", "::", "G_DEC", ":", "case", "...	[ "--", "--", "--", "�", "?", "CSEConfigFull", "--", "--", "--", "-�", "?", "///" ]	[ "MOS", "MOS", "MOS::G_DEC", "MOS::G_INC", "MOS::G_LSHRE", "MOS::G_SBC", "MOS::G_SHLE" ]	MOSTargetMachine	shouldCSEOpc	MOS	MPU	LLVM	31,059	54	1	[]
[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "X86", "X86", "0", "\"Unexpected\"", "X86::TAILJMPm64", "X86::TAILJMPm", "0", "0", "X86::LEA64_32r", "X86::GR32RegClass", "X86", "MVT::i64", "\"Expected the FP as base register\"", "1", "1", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", "3", "3", "3" ...	X86RegisterInfo90	eliminateFrameIndex	X86	CPU	LLVM	31,060	447	1	[]
[ "<s>", "SDValue", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Align...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "SystemZ", "SystemZ", "SystemZISD::MVC", "SystemZISD::MVC_LOOP" ]	SystemZSelectionDAGInfo17	EmitTargetCodeForMemcpy	SystemZ	CPU	LLVM	31,061	103	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "RISCV", "RISCV", "ISD::InputArg", "\"Unsupported calling convention\"", "\"VarArg not supported\"", "16", "RISCV", "\"Defined with too many args\"", "\"LowerFormalArguments Unhandled argument type: \"", "\"\\n\"", "\"unhandled argument type\"", "RISCV::GPRRegClass" ]	RISCVISelLowering50	LowerFormalArguments	RISCV	CPU	LLVM	31,062	260	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::NoRegister", "SI", "SI", "AMDGPU::NoRegister", "AMDGPU::S_OR_SAVEEXEC_B32", "AMDGPU::S_OR_SAVEEXEC_B64", "1", "AMDGPU::VGPR_32RegClass", "AMDGPU::NoRegister", "AMDGPU::S_MOV_B32", "AMDGPU::S_MOV_B64", "AMDGPU::EXEC_LO", "AMDGPU::EXEC", "...	SIFrameLowering64	emitEpilogue	AMDGPU	GPU	LLVM	31,063	414	1	[]
[ "<s>", "void", "ARM64RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "0", ";", "while", "(", "!", "...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "ARM64", "ARM64", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARM64", "\"Unable to resolve frame index!\"" ]	ARM64RegisterInfo	resolveFrameIndex	ARM64	CPU	LLVM	31,064	88	1	[]
[ "<s>", "Liveness", "(", "MachineRegisterInfo", "&", "mri", ",", "const", "DataFlowGraph", "&", "g", ")", ":", "DFG", "(", "g", ")", ",", "TRI", "(", "g", ".", "getTRI", "(", ")", ")", ",", "PRI", "(", "g", ".", "getPRI", "(", ")", ")", ",", "MD...	[ "During", "our", "initial", "pass", "over", "the", "program", ",", "we", "determine", "that", "things", "are", "either", "alive", "or", "maybe", "alive", ".", "More", "..." ]	[ "Hexagon" ]	RDFLiveness1	Liveness	Hexagon	DSP	LLVM	31,065	76	1	[]
[ "<s>", "unsigned", "RISCVTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "if", "(", "Subtarget", ".", "isRV64", "(", ")", ")", "return", "RISCV", "::", "evec_64", ";", "else", "return", ...	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]	[ "RISCV", "RISCV", "RISCV::evec_64", "RISCV::evec" ]	RISCVISelLowering (2)2	getExceptionSelectorRegister	RISCV	CPU	LLVM	31,066	32	1	[]
[ "<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]	[ "AMDGPU" ]	R600RegisterInfo2	trackLivenessAfterRegAlloc	AMDGPU	GPU	LLVM	31,067	15	1	[]
[ "<s>", "static", "bool", "rs6000_secondary_reload_move", "(", "enum", "rs6000_reg_type", "to_type", ",", "enum", "rs6000_reg_type", "from_type", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ",", "bool", "altivec_p", ")", "{", "if", "(", "...	[ "Return", "whether", "a", "move", "between", "two", "register", "classes", "can", "be", "done", "either", "directly", "(", "simple", "move", ")", "or", "via", "a", "pattern", "that", "uses", "a", "single", "extra", "temporary", "(", "using", "power8", "'s"...	[ "powerpcspe", "0" ]	powerpcspe	rs6000_secondary_reload_move	powerpcspe	CPU	GCC	31,068	136	1	[]
[ "<s>", "AArch64DCBasicBlock", "&", "getParent", "(", ")", "{", "return", "static_cast", "<", "AArch64DCBasicBlock", "&", ">", "(", "DCInstruction", "::", "getParent", "(", ")", ")", ";", "}", "</s>" ]	[ "getParent", "-", "Return", "the", "last", "analyzed", "interval", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64DCInstruction	getParent	AArch64	CPU	LLVM	31,069	21	1	[]
[ "<s>", "const", "char", "*", "nds32_output_stack_pop", "(", "rtx", "par_rtx", "ATTRIBUTE_UNUSED", ")", "{", "char", "pattern", "[", "100", "]", ";", "rtx", "operands", "[", "3", "]", ";", "int", "rb_eh_data", "=", "cfun", "->", "machine", "->", "eh_return_...	[ "Function", "to", "output", "stack", "pop", "operation", ".", "We", "need", "to", "deal", "with", "normal", "stack", "pop", "multiple", "or", "stack", "v3pop", "." ]	[ "nds32", "100", "3", "0", "0", "1", "\"pop.s\\t%s\"", "\"%0, %1, { }\"", "\"\"", "0", "0", "1", "1", "1", "0", "\"pop25\\t%%0, %%1\"", "0", "0", "1", "0", "1", "\"\"", "0", "1", "1", "\"pop.s\\t%s{%s%s%s }\"", "\"\"", "\"%0, %1, \"", "\" $fp\"", "\"\"", "\...	nds32-md-auxiliary5	nds32_output_stack_pop	nds32	CPU	GCC	31,070	455	1	[]
[ "<s>", "ConstantPool", "", "AssemblerConstantPools", "::", "getConstantPool", "(", "const", "MCSection", "", "Section", ")", "{", "ConstantPoolMapTy", "::", "iterator", "CP", "=", "ConstantPools", ".", "find", "(", "Section", ")", ";", "if", "(", "CP", "==",...	[ "Return", "a", "pseudo", "source", "value", "referencing", "the", "constant", "pool", "." ]	[ "ARM", "0" ]	ARMTargetStreamer10	getConstantPool	ARM	CPU	LLVM	31,071	44	1	[]
[ "<s>", "bool", "mem_operand_gpr", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "offset", ";", "int", "extra", ";", "rtx", "addr", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "!", "rs6000_offsettable_mem...	[ "Return", "true", "if", "the", "MEM", "operand", "is", "a", "memory", "operand", "suitable", "for", "use", "with", "a", "(", "full", "width", ",", "possibly", "multiple", ")", "gpr", "load/store", ".", "On", "powerpc64", "this", "means", "the", "offset", ...	[ "rs6000", "0", "3", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0x8000", "0x10000u" ]	rs60007	mem_operand_gpr	rs6000	CPU	GCC	31,072	132	1	[]
[ "<s>", "virtual", "const", "HexagonInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetMachine10	getInstrInfo	Hexagon	DSP	LLVM	31,073	14	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"PTX Register Allocator\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "PTX", "\"PTX Register Allocator\"" ]	PTXRegAlloc	getPassName	PTX	GPU	LLVM	31,074	13	1	[]
[ "<s>", "bool", "RISCVMCExpr", "::", "evaluateAsConstant", "(", "int64_t", "&", "Res", ")", "const", "{", "MCValue", "Value", ";", "if", "(", "Kind", "==", "VK_RISCV_PCREL_HI", "\|\|", "Kind", "==", "VK_RISCV_PCREL_LO", "\|\|", "Kind", "==", "VK_RISCV_GOT_HI", "\|\|"...	[ "Evaluates", "the", "fixup", "as", "a", "constant", "value", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV" ]	RISCVMCExpr13	evaluateAsConstant	RISCV	CPU	LLVM	31,075	81	1	[]
[ "<s>", "rtx", "avr_to_int_mode", "(", "rtx", "x", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "return", "VOIDmode", "==", "mode", "?", "x", ":", "simplify_gen_subreg", "(", "int_mode_for_mode", "(", "mode", ")", ".", "require", ...	[ "Access", "some", "RTX", "as", "INT_MODE", ".", "If", "X", "is", "a", "CONST_FIXED", "we", "can", "get", "the", "bit", "representation", "of", "X", "by", "``", "casting", "''", "it", "to", "CONST_INT", "." ]	[ "avr", "0" ]	avr	avr_to_int_mode	avr	MPU	GCC	31,076	41	1	[]
[ "<s>", "bool", "HexagonOptAddrMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "auto", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"==== [RefMap#]=====:\\n \"", "\"\\n\"" ]	HexagonOptAddrMode18	runOnMachineFunction	Hexagon	DSP	LLVM	31,077	272	1	[]
[ "<s>", "BitVector", "MSP430RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "MSP430FrameLowering", "*", "TFI", "=", "getFrameLowering", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "MSP430", "MSP430", "MSP430", "MSP430::PCB", "MSP430::SPB", "MSP430::SRB", "MSP430::CGB", "MSP430::PC", "MSP430::SP", "MSP430::SR", "MSP430::CG", "MSP430::FPB", "MSP430::FP" ]	MSP430RegisterInfo (2)	getReservedRegs	MSP430	MPU	LLVM	31,078	135	1	[]
[ "<s>", "HOST_WIDE_INT", "mips_debugger_offset", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "offset2", "=", "const0_rtx", ";", "rtx", "reg", "=", "eliminate_constant_term", "(", "addr", ",", "&", "offset2", ")", ";", "if", "(", "offs...	[ "The", "MIPS", "debug", "format", "wants", "all", "automatic", "variables", "and", "arguments", "to", "be", "in", "terms", "of", "the", "virtual", "frame", "pointer", "(", "stack", "pointer", "before", "any", "adjustment", "in", "the", "function", ")", ",", ...	[ "mips", "0", "\"mips_debugger_offset called with non stack/frame/arg pointer\"" ]	mips3	mips_debugger_offset	mips	CPU	GCC	31,079	124	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "EnableHomogeneousPrologEpilog", ")", "addPass", "(", "createAArch64LowerHomogeneousPrologEpilogPass", "(", ")", ")", ";", "addPass", "(", "createAArch64ExpandPseudoPass", "(", ")", ")...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine1	addPreSched2	AArch64	CPU	LLVM	31,080	97	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumInstrs", ",", "BranchProbability", "Probability", ")", "const", "{", "return", "(", "NumInstrs", "<=", "4", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]	[ "Hexagon", "Hexagon", "4" ]	HexagonInstrInfo	isProfitableToDupForIfCvt	Hexagon	DSP	LLVM	31,081	25	1	[]
[ "<s>", "int", "frv_legitimate_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "int", "condexec_p", ")", "{", "return", "(", "(", "GET_MODE", "(", "op", ")", "==", "mode", "\|\|", "mode", "==", "VOIDmode", ")", "&&", "GET_CODE", "(", "o...	[ "Return", "1", "if", "operand", "is", "a", "valid", "FRV", "address", ".", "CONDEXEC_P", "is", "true", "if", "the", "operand", "is", "used", "by", "a", "predicated", "instruction", "." ]	[ "frv", "0" ]	frv	frv_legitimate_memory_operand	frv	VLIW	GCC	31,082	55	1	[]
[ "<s>", "void", "DLXAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "DLX", "DLX", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]	DLXAsmBackend	applyFixup	DLX	CPU	LLVM	31,083	241	1	[]
[ "<s>", "static", "bool", "pdp11_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "FLOAT_MODE_P", "(", "from", ")", "!=", "FLOAT_MODE_P", "(", "to", ")", ")", "return", "false", ...	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]	[ "pdp11" ]	pdp11	pdp11_can_change_mode_class	pdp11	MPU	GCC	31,084	39	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Convert to ISA\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"AMDGPU Convert to ISA\"" ]	AMDGPUConvertToISA1	getPassName	R600	GPU	LLVM	31,085	13	1	[]
[ "<s>", "void", "ix86_function_specific_save", "(", "struct", "cl_target_option", "", "ptr", ",", "struct", "gcc_options", "", "opts", ",", "struct", "gcc_options", "*", ")", "{", "ptr", "->", "arch", "=", "ix86_arch", ";", "ptr", "->", "schedule", "=", "ix...	[ "Save", "the", "current", "options" ]	[ "i386" ]	i386-options1	ix86_function_specific_save	i386	CPU	GCC	31,086	257	1	[]
[ "<s>", "const", "MOSSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "SubTarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "MOS", "MOS" ]	MOSTargetMachine	getSubtargetImpl	MOS	MPU	LLVM	31,087	13	1	[]
[ "<s>", "static", "void", "choose_basereg", "(", "HOST_WIDE_INT", "cfa_offset", ",", "rtx", "&", "base_reg", ",", "HOST_WIDE_INT", "&", "base_offset", ",", "unsigned", "int", "align_reqested", ",", "unsigned", "int", "*", "align", ")", "{", "const", "struct", "...	[ "Choose", "a", "base", "register", "based", "upon", "alignment", "requested", ",", "speed", "and/or", "size", "." ]	[ "i386", "0", "16", "0" ]	i3867	choose_basereg	i386	CPU	GCC	31,088	390	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon Expand Predicate Spill Code\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Expand Predicate Spill Code\"" ]	HexagonExpandPredSpillCode10	getPassName	Hexagon	DSP	LLVM	31,089	12	1	[]
[ "<s>", "xlogue_layout", "::", "xlogue_layout", "(", "HOST_WIDE_INT", "stack_align_off_in", ",", "bool", "hfp", ")", ":", "m_hfp", "(", "hfp", ")", ",", "m_nregs", "(", "hfp", "?", "17", ":", "18", ")", ",", "m_stack_align_off_in", "(", "stack_align_off_in", ...	[ "Constructor", "for", "xlogue_layout", "." ]	[ "i386", "17", "18", "0", "16", "15", "8" ]	i386-features	xlogue_layout	i386	CPU	GCC	31,090	136	1	[]
[ "<s>", "void", "SPUInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "CellSPU", "SPU", "SPU::LRr128" ]	SPUInstrInfo1	copyPhysReg	CellSPU	MPU	LLVM	31,091	57	1	[]
[ "<s>", "void", "AAPInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DstReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AAP", "AAP", "AAP::GR8RegClass", "AAP::GR64RegClass", "\"Unknown register class to store to stack slot\"", "AAP::LDW", "0" ]	AAPInstrInfo	loadRegFromStackSlot	AAP	MPU	LLVM	31,092	165	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", ...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86", "\"Relocation mode not picked\"" ]	X86TargetMachine41	X86TargetMachine	X86	CPU	LLVM	31,093	365	1	[]
[ "<s>", "static", "rtx", "aarch64_gen_store_pair", "(", "machine_mode", "mode", ",", "rtx", "mem1", ",", "rtx", "reg1", ",", "rtx", "mem2", ",", "rtx", "reg2", ")", "{", "switch", "(", "mode", ")", "{", "case", "DImode", ":", "return", "gen_store_pairdi", ...	[ "Generate", "and", "return", "a", "store", "pair", "instruction", "of", "mode", "MODE", "to", "store", "register", "REG1", "to", "MEM1", "and", "register", "REG2", "to", "MEM2", "." ]	[ "aarch64" ]	aarch642	aarch64_gen_store_pair	aarch64	CPU	GCC	31,094	63	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalNTLoad", "(", "Type", "*", "DataType", ",", "llvm", "::", "Align", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "Alignment", ">=", "DataS...	[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "load", "." ]	[ "X86", "X86", "16", "32", "16" ]	X86TargetTransformInfo72	isLegalNTLoad	X86	CPU	LLVM	31,095	62	1	[]
[ "<s>", "const", "MCExpr", "", "AArch64_MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "...	[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetObjectFile17	getTTypeGlobalReference	AArch64	CPU	LLVM	31,096	148	1	[]
[ "<s>", "static", "rtx", "tilepro_text_label_symbol", "(", "void", ")", "{", "return", "cfun", "->", "machine", "->", "text_label_symbol", ";", "}", "</s>" ]	[ "Return", "the", "rtx", "containing", "SYMBOL_REF", "to", "the", "text", "label", "." ]	[ "tilepro" ]	tilepro	tilepro_text_label_symbol	tilepro	VLIW	GCC	31,097	15	1	[]
[ "<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "AArch64", "::", "X0", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "AArch64", "AArch64::X0" ]	AArch64ISelLowering (2)	getExceptionPointerRegister	AArch64	CPU	LLVM	31,098	17	1	[]
[ "<s>", "static", "void", "rs6000_elf_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "first", "&&", "TREE_CODE", "(", "d...	[ "For", "a", "SYMBOL_REF", ",", "set", "generic", "flags", "and", "then", "perform", "some", "target-specific", "processing", ".", "When", "the", "AIX", "ABI", "is", "requested", "on", "a", "non-AIX", "system", ",", "replace", "the", "function", "name", "with...	[ "rs6000", "0", "0", "2", "0", "1", "0", "1", "0", "1" ]	rs6000	rs6000_elf_encode_section_info	rs6000	CPU	GCC	31,099	121	1	[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "EXEC", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::M0", "AMDGPU::SRC_SHARED_BASE", "AMDGPU::SRC_SHARED_LIMIT", "AMDGPU::SRC_PRIVATE_BASE", "AMDGPU::SRC_PRIVATE_LIMIT", "AMDGPU::XNACK_MASK", "AMDGPU::TBA", "AMDGPU::TMA", "AMDGPU::TTMP0_TTMP1", "AMDGPU::TTMP2_TTMP3", "AMDGPU::TTM...

SIRegisterInfo103

getReservedRegs

AMDGPU

GPU

LLVM

31,000

463

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "arm_shift_truncation_mask", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "SImode", "?", "255", ":", "0", ";", "}", "</s>" ]

[ "Implement", "TARGET_SHIFT_TRUNCATION_MASK", ".", "SImode", "shifts", "use", "normal", "ARM", "insns", "and", "therefore", "guarantee", "that", "the", "shift", "count", "is", "modulo", "256", ".", "DImode", "shifts", "(", "those", "implemented", "by", "lib1funcs.a...

[ "arm", "255", "0" ]

arm

arm_shift_truncation_mask

arm

CPU

GCC

31,001

19

1

[]

[ "<s>", "const", "SparcSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Sparc", "Sparc" ]

SparcTargetMachine12

getSubtargetImpl

Sparc

CPU

LLVM

31,002

14

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "XCore" ]

XCoreTargetMachine (2)1

getObjFileLowering

XCore

MPU

LLVM

31,003

16

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value"...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Sparc", "0", "4", "4", "1", "8", "0xff" ]

SparcAsmBackend12

applyFixup

Sparc

CPU

LLVM

31,004

92

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "shouldFormOverflowOp", "(", "unsigned", "Opcode", ",", "EVT", "VT", ",", "bool", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "VT", ".", "isSimple", "(", ...

[ "Overflow", "nodes", "should", "get", "combined/lowered", "to", "optimal", "instructions", "(", "they", "should", "allow", "eliminating", "explicit", "compares", "by", "getting", "flags", "from", "math", "ops", ")", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)5

shouldFormOverflowOp

X86

CPU

LLVM

31,005

42

1

[]

[ "<s>", "const", "MCPhysReg", "*", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "MCPhysReg", "*", "RegList", "=", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"" ]

ARMBaseRegisterInfo15

getCalleeSavedRegs

ARM

CPU

LLVM

31,006

130

1

[]

[ "<s>", "void", "ARMInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ")", "const", "{", "D...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "ARM", "ARM", "ARM::MOVi2pieces", "1", "ARMCC::CondCodes", "2", "3", "0" ]

ARMInstrInfo19

reMaterialize

ARM

CPU

LLVM

31,007

142

1

[]

[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::SP_64", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::ZERO_64", "Mips::ZERO", "Mips::DADDu", "Mips::ADDu", "0", "Mips", "Mips::CPU64RegsRegClass", "Mips::CPURegsRegClass", "0", "0", "4", "M...

MipsSEFrameLowering26

emitEpilogue

Mips

CPU

LLVM

31,008

376

1

[]

[ "<s>", "static", "unsigned", "int", "find_drap_reg", "(", "void", ")", "{", "tree", "decl", "=", "cfun", "->", "decl", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "DECL_STATIC_CHAIN", "(", "decl", ")", "||", "crtl", "->", "tail_call_emit", ")", ...

[ "Find", "an", "available", "register", "to", "be", "used", "as", "dynamic", "realign", "argument", "pointer", "regsiter", ".", "Such", "a", "register", "will", "be", "written", "in", "prologue", "and", "used", "in", "begin", "of", "body", ",", "so", "it", ...

[ "i386", "2", "0" ]

i3864

find_drap_reg

i386

CPU

GCC

31,009

104

1

[]

[ "<s>", "unsigned", "pass_tiabi_check", "::", "execute", "(", "function", "*", "fun", ")", "{", "struct", "walk_stmt_info", "wi", ";", "const_tree", "fntype", "=", "TREE_TYPE", "(", "fun", "->", "decl", ")", ";", "gimple_seq", "body", "=", "gimple_body", "(",...

[ "Main", "entry", "point", "for", "this", "pass", "." ]

[ "pru", "0", "0" ]

pru-passes

execute

pru

CPU

GCC

31,010

82

1

[]

[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "HexagonISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "HexagonISD", "::", "ADDC", ":", "return", "\"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Hexagon", "Hexagon", "HexagonISD::NodeType", "HexagonISD::ADDC", "\"HexagonISD::ADDC\"", "HexagonISD::SUBC", "\"HexagonISD::SUBC\"", "HexagonISD::ALLOCA", "\"HexagonISD::ALLOCA\"", "HexagonISD::AT_GOT", "\"HexagonISD::AT_GOT\"", "HexagonISD::AT_PCREL", "\"HexagonISD::AT_PCREL\"", "Hexagon...

HexagonISelLowering93

getTargetNodeName

Hexagon

DSP

LLVM

31,011

402

1

[]

[ "<s>", "void", "Nios2DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Nios2", "Nios2", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1" ]

Nios2ISelDAGToDAG1

Select

Nios2

MPU

LLVM

31,012

80

1

[]

[ "<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "bool", "Is64Bit", ")", "{", "const", "MachineFunction", "*",...

[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]

[ "X86", "0", "X86::EAX", "X86::EDX", "X86::ECX", "X86::RAX", "X86::RDX", "X86::RCX", "X86::RSI", "X86::RDI", "X86::R8", "X86::R9", "X86::R10", "X86::R11", "0", "X86::RET", "X86::RETI", "X86::TCRETURNdi", "X86::TCRETURNri", "X86::TCRETURNmi", "X86::TCRETURNdi64", "X86::TCRETU...

X86FrameLowering45

findDeadCallerSavedReg

X86

CPU

LLVM

31,013

344

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "X86", "1" ]

X86CallLowering25

assignValueToAddress

X86

CPU

LLVM

31,014

61

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "AMDGPU", "AMDGPU", "\"instruction not supported on this GPU\"", "AMDGPU", "AMDGPU", "0", "\"invalid instruction\"", "AMDGPU", "0", "0ULL", "\"too few operands for instruction\"", "AMDGPU", "\"invalid operand for instruction\"", "\"internal error: instruction without _e64 suffix \"", "\"...

AMDGPUAsmParser35

MatchAndEmitInstruction

AMDGPU

GPU

LLVM

31,015

366

1

[]

[ "<s>", "static", "rtx", "rs6000_mixed_function_arg", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "align_words", ")", "{", "int", "n_units", ";", "int", "i", ",", "k", ";", "rtx", "rvec", "[", "GP_ARG_NUM_REG", "+", "1", "]", ";", ...

[ "Determine", "where", "to", "place", "an", "argument", "in", "64-bit", "mode", "with", "32-bit", "ABI", "." ]

[ "powerpcspe", "1", "0", "1", "0", "0", "4", "0" ]

powerpcspe

rs6000_mixed_function_arg

powerpcspe

CPU

GCC

31,016

173

1

[]

[ "<s>", "const", "MCPhysReg", "*", "RISCVRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"interrupt\"", ")", ")", "{", "if"...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "RISCV", "RISCV", "\"interrupt\"", "RISCV", "RISCV" ]

RISCVRegisterInfo

getCalleeSavedRegs

RISCV

CPU

LLVM

31,017

72

1

[]

[ "<s>", "void", "emitCodeAlignment", "(", "unsigned", "ByteAlignment", ",", "unsigned", "MaxBytesToEmit", "=", "0", ")", "override", "{", "}", "</s>" ]

[ "Emit", "nops", "until", "the", "byte", "alignment", "ByteAlignment", "is", "reached", "." ]

[ "Patmos", "0" ]

PatmosInstrInfo1

emitCodeAlignment

Patmos

VLIW

LLVM

31,018

14

1

[]

[ "<s>", "static", "rtx", "frv_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "FRV_STRUCT_VALUE_REGNUM", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_STRUCT_VALUE_RTX", "." ]

[ "frv" ]

frv

frv_struct_value_rtx

frv

VLIW

GCC

31,019

22

1

[]

[ "<s>", "bool", "SIAnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopIn...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "SI", "1", "\"failed to annotate CFG\"" ]

SIAnnotateControlFlow36

runOnFunction

AMDGPU

GPU

LLVM

31,020

304

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "replaceBranchWithTailCall", "(", "MachineBasicBlock", "&", "MBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "BranchCond", ",", "const", "MachineInstr", "&", "TailCall", ")", "const", "{", "assert", "(", "canMake...

[ "Replace", "the", "conditional", "branch", "in", "MBB", "with", "a", "conditional", "tail", "call", "." ]

[ "X86", "X86", "0", "\"Can't find the branch to replace!\"", "X86::CondCode", "X86::getCondFromBranchOpc", "1", "0", "X86::TCRETURNdi", "X86::TCRETURNdicc", "X86::TCRETURNdi64cc", "0", "0", "0", "8" ]

X86InstrInfo1

replaceBranchWithTailCall

X86

CPU

LLVM

31,021

298

1

[]

[ "<s>", "MachineInstr", "*", "X86InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "if", ...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "X86", "X86", "0", "2", "0", "0", "1", "1", "0", "0", "X86::TEST8rr", "X86::CMP8ri", "1", "X86::TEST16rr", "X86::CMP16ri8", "2", "X86::TEST32rr", "X86::CMP32ri8", "4", "X86::TEST64rr", "X86::CMP64ri8", "8", "1", "0", "1", "4", "0" ]

X86InstrInfo116

foldMemoryOperandImpl

X86

CPU

LLVM

31,022

305

1

[]

[ "<s>", "void", "HexagonAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "MCB", ";", "MCB", ".", "setOpcode", "(", "Hexagon", "::", "BUNDLE", ")", ";", "MCB", ".", "addOperand", "(", "MCOperand", "::", "crea...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "0", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0" ]

HexagonAsmPrinter24

emitInstruction

Hexagon

DSP

LLVM

31,023

268

1

[]

[ "<s>", "unsigned", "R600InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "AMDGPU", "R600", "\"insertBranch must not be told to insert a fallthrough\"", "\"code size not handled\"", "AMDGPU::JUMP", "1", "\"No previous predicate !\"", "0", "2", "1", "AMDGPU::JUMP_COND", "AMDGPU::PREDICATE_BIT", "1", "AMDGPU::CF_ALU", "AMDGPU::CF_ALU_PUSH_BEFORE", "1", "\"No...

R600InstrInfo21

insertBranch

AMDGPU

GPU

LLVM

31,024

382

1

[]

[ "<s>", "static", "const", "char", "*", "output_branch", "(", "rtx", "label", ",", "const", "char", "*", "cond", ",", "rtx_insn", "*", "insn", ")", "{", "char", "str", "[", "64", "]", ";", "rtx", "operands", "[", "2", "]", ";", "gcc_assert", "(", "c...

[ "Output", "a", "conditional/unconditional", "branch", "to", "LABEL", ".", "COND", "is", "the", "string", "condition", ".", "INSN", "is", "the", "instruction", "." ]

[ "visium", "64", "2", "0", "12", "1", "1", "1", "0", "1", "\"write.l 1(sp),%1\"", "\"write.l (sp),%1\"", "\"moviu %1,%%u %0\"", "\"movil %1,%%l %0\"", "\"bra \"", "\",%1,%1\"", "\"%#\"", "\"\\t\\t;long branch\"", "\" read.l %1,1(sp)\"", "\" read.l %1,(sp)\"", "\"bra ...

visium

output_branch

visium

Virtual ISA

GCC

31,025

365

1

[]

[ "<s>", "static", "void", "init_alignment_context", "(", "struct", "alignment_context", "*", "ac", ",", "rtx", "mem", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "rtx", "byteoffset", "=", "NULL_RTX", ";", "bool", "aligned", "=", ...

[ "Initialize", "structure", "AC", "for", "word", "access", "to", "HI", "and", "QI", "mode", "memory", "." ]

[ "xtensa", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]

xtensa4

init_alignment_context

xtensa

MPU

GCC

31,026

346

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "CSKYConstantPoolValue", "*", "ACPV", ")", "{", "return", "ACPV", "->", "isJT", "(", ")", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "CSKY", "CSKY" ]

CSKYConstantPoolValue

classof

CSKY

CPU

LLVM

31,027

18

1

[]

[ "<s>", "virtual", "void", "Initialize", "(", "MCContext", "&", "ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TextSection", "=", "new", "NVPTXSection", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetObjectFile20

Initialize

NVPTX

GPU

LLVM

31,028

319

1

[]

[ "<s>", "static", "unsigned", "int", "arc_compute_frame_size", "(", "void", ")", "{", "int", "regno", ";", "unsigned", "int", "total_size", ",", "var_size", ",", "args_size", ",", "pretend_size", ",", "extra_size", ";", "unsigned", "int", "reg_size", ";", "unsi...

[ "Return", "the", "bytes", "needed", "to", "compute", "the", "frame", "pointer", "from", "the", "current", "stack", "pointer", ".", "SIZE", "is", "the", "size", "needed", "for", "local", "variables", "." ]

[ "arc", "0", "0", "0", "31", "1L", "0", "1L", "0", "4", "4" ]

arc8

arc_compute_frame_size

arc

MPU

GCC

31,029

344

1

[]

[ "<s>", "unsigned", "CSKYConstantIslands", "::", "getOffsetOf", "(", "MachineInstr", "*", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber"...

[ "getOffsetOf", "-", "Return", "the", "current", "offset", "of", "the", "specified", "machine", "instruction", "from", "the", "start", "of", "the", "function", "." ]

[ "CSKY", "CSKY", "\"Didn't find MI in its own basic block?\"" ]

CSKYConstantIslandPass

getOffsetOf

CSKY

CPU

LLVM

31,030

86

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createMachObjectWriter", "(", "OS", ",", "false", ",", "object", "::", "mach", "::", "CTM_ARM", ",", "object", "::", "mach", "::", "CSARM_V7", ",...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "ARM", "ARM", "ARM" ]

ARMAsmBackend28

createObjectWriter

ARM

CPU

LLVM

31,031

33

1

[]

[ "<s>", "static", "rtx_insn", "*", "riscv_sr_match_prologue", "(", "rtx_insn", "*", "*", "body", ")", "{", "rtx_insn", "*", "insn", ",", "*", "bb_note", ";", "*", "body", "=", "NULL", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", "...

[ "Look", "in", "the", "function", "prologue", "for", "a", "call", "to", "the", "save", "stub", ".", "Ensure", "that", "the", "instruction", "is", "as", "we", "expect", "(", "see", "detail", "below", ")", "and", "if", "the", "instruction", "matches", "retu...

[ "riscv", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

riscv-sr

riscv_sr_match_prologue

riscv

CPU

GCC

31,032

264

1

[]

[ "<s>", "rtx", "riscv_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND",...

[ "Implement", "TARGET_EXPAND_BUILTIN", "." ]

[ "riscv", "0" ]

riscv-builtins

riscv_expand_builtin

riscv

CPU

GCC

31,033

103

1

[]

[ "<s>", "const", "uint32_t", "*", "LanaiRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "return", "CSR_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Lanai", "Lanai" ]

LanaiRegisterInfo

getCallPreservedMask

Lanai

CPU

LLVM

31,034

23

1

[]

[ "<s>", "void", "mmix_asm_output_reg_push", "(", "FILE", "*", "stream", ",", "int", "regno", ")", "{", "fprintf", "(", "stream", ",", "\"\\tSUBU %s,%s,8\\n\\tSTOU %s,%s,0\\n\"", ",", "reg_names", "[", "MMIX_STACK_POINTER_REGNUM", "]", ",", "reg_names", "[", "MMIX_STA...

[ "ASM_OUTPUT_REG_PUSH", "." ]

[ "mmix", "\"\\tSUBU %s,%s,8\\n\\tSTOU %s,%s,0\\n\"" ]

mmix

mmix_asm_output_reg_push

mmix

CPU

GCC

31,035

42

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "legalizeOpWithMove", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "("...

[ "Legalize", "the", "OpIndex", "operand", "of", "this", "instruction", "by", "inserting", "a", "MOV", "." ]

[ "R600", "SI" ]

SIInstrInfo116

legalizeOpWithMove

R600

GPU

LLVM

31,036

222

1

[]

[ "<s>", "MVT", "WebAssemblyTargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "VT", ")", "const", "{", "unsigned", "BitWidth", "=", "NextPowerOf2", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "1", ")", ";", "if",...

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "WebAssembly", "WebAssembly", "1", "1", "8", "8", "64", "64", "\"64-bit shift counts ought to be enough for anyone\"", "MVT::getIntegerVT", "MVT::INVALID_SIMPLE_VALUE_TYPE", "\"Unable to represent scalar shift amount type\"" ]

WebAssemblyISelLowering (3)

getScalarShiftAmountTy

WebAssembly

Virtual ISA

LLVM

31,037

95

1

[]

[ "<s>", "static", "bool", "ix86_can_inline_p", "(", "tree", "caller", ",", "tree", "callee", ")", "{", "tree", "caller_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "caller", ")", ";", "tree", "callee_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "callee", ...

[ "Hook", "to", "determine", "if", "one", "function", "can", "safely", "inline", "another", "." ]

[ "i386", "\"always_inline\"" ]

i3867

ix86_can_inline_p

i386

CPU

GCC

31,038

310

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "SelectionD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC", "0", "0", "\"Can only return in registers!\"", "1", "PPCISD::RET_FLAG", "MVT::Other", "PPCISD::RET_FLAG", "MVT::Other" ]

PPCISelLowering70

LowerReturn

PowerPC

CPU

LLVM

31,039

254

1

[]

[ "<s>", "bool", "XCoreAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "EmitConstantPool", "(", ")", ";", "emitFunctionStart", "(", "MF", ")", ";", "DW", "->", "BeginFunction", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "XCore", "XCore" ]

XCoreAsmPrinter35

runOnMachineFunction

XCore

MPU

LLVM

31,040

40

1

[]

[ "<s>", "void", "s390_emit_jump", "(", "rtx", "target", ",", "rtx", "cond", ")", "{", "rtx", "insn", ";", "target", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "target", ")", ";", "if", "(", "cond", ")", "target", "=", "gen_rtx_IF_THEN_ELSE", "(", "VO...

[ "Emit", "a", "jump", "instruction", "to", "TARGET", ".", "If", "COND", "is", "NULL_RTX", ",", "emit", "an", "unconditional", "jump", ",", "else", "a", "conditional", "jump", "under", "condition", "COND", "." ]

[ "s390" ]

s3903

s390_emit_jump

s390

MPU

GCC

31,041

56

1

[]

[ "<s>", "unsigned", "getNumBlocks", "(", ")", "const", "{", "return", "Blocks", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "blocks", "in", "this", "loop", "in", "constant", "time", "." ]

[ "WebAssembly" ]

WebAssemblyExceptionInfo

getNumBlocks

WebAssembly

Virtual ISA

LLVM

31,042

14

1

[]

[ "<s>", "static", "bool", "mips_mode_ok_for_mov_fmt_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "CCFmode", ":", "case", "SFmode", ":", "return", "TARGET_HARD_FLOAT", ";", "case", "DFmode", ":", "return", "TARGET_HARD_FLOAT"...

[ "Return", "true", "if", "moves", "in", "mode", "MODE", "can", "use", "the", "FPU", "'s", "mov.fmt", "instruction", "." ]

[ "mips" ]

mips4

mips_mode_ok_for_mov_fmt_p

mips

CPU

GCC

31,043

45

1

[]

[ "<s>", "DFAPacketizer", "*", "PatmosInstrInfo", "::", "CreateTargetScheduleState", "(", "const", "TargetSubtargetInfo", "&", "STI", ")", "const", "{", "const", "InstrItineraryData", "*", "II", "=", "STI", ".", "getInstrItineraryData", "(", ")", ";", "return", "sta...

[ "Create", "machine", "specific", "model", "for", "scheduling", "." ]

[ "Patmos", "Patmos", "Patmos" ]

PatmosInstrInfo1

CreateTargetScheduleState

Patmos

VLIW

LLVM

31,044

41

1

[]

[ "<s>", "virtual", "void", "*", "getAdjustedAnalysisPointer", "(", "const", "void", "*", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "...

[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]

[ "XCore" ]

XCoreTargetTransformInfo

getAdjustedAnalysisPointer

XCore

MPU

LLVM

31,045

32

1

[]

[ "<s>", "rtx", "expand", "(", "function_expander", "&", "e", ")", "const", "OVERRIDE", "{", "if", "(", "m_su", ")", "e", ".", "rotate_inputs_left", "(", "1", ",", "2", ")", ";", "e", ".", "rotate_inputs_left", "(", "0", ",", "3", ")", ";", "machine_mo...

[ "Expand", "the", "call", "and", "return", "its", "lhs", "." ]

[ "aarch64", "1", "2", "0", "3", "0" ]

aarch64-sve-builtins-base2

expand

aarch64

CPU

GCC

31,046

61

1

[]

[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "case", "HexagonISD", "::", "CONST32", ":", "return", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Hexagon", "Hexagon", "HexagonISD::CONST32", "\"HexagonISD::CONST32\"", "HexagonISD::CONST32_GP", "\"HexagonISD::CONST32_GP\"", "HexagonISD::CONST32_Int_Real", "\"HexagonISD::CONST32_Int_Real\"", "HexagonISD::ADJDYNALLOC", "\"HexagonISD::ADJDYNALLOC\"", "HexagonISD::CMPICC", "\"HexagonISD::CMP...

HexagonISelLowering107

getTargetNodeName

Hexagon

DSP

LLVM

31,047

176

1

[]

[ "<s>", "static", "int", "first_altivec_reg_to_save", "(", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_ALTIVEC_ABI", ")", "return", "LAST_ALTIVEC_REGNO", "+", "1", ";", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", "+", "20", ";", "i", "<=", "LAST_ALT...

[ "Similar", ",", "for", "AltiVec", "regs", "." ]

[ "rs6000", "1", "20" ]

rs60002

first_altivec_reg_to_save

rs6000

CPU

GCC

31,048

47

1

[]

[ "<s>", "static", "tree", "pa_d_handle_target_float_abi", "(", "void", ")", "{", "const", "char", "*", "abi", ";", "if", "(", "TARGET_DISABLE_FPREGS", "||", "TARGET_SOFT_FLOAT", ")", "abi", "=", "\"soft\"", ";", "else", "abi", "=", "\"hard\"", ";", "return", ...

[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "floatAbi", "''", ")", "'", "." ]

[ "pa", "\"soft\"", "\"hard\"", "1" ]

pa-d1

pa_d_handle_target_float_abi

pa

CPU

GCC

31,049

41

1

[]

[ "<s>", "static", "void", "mips16_rewrite_pool_refs", "(", "rtx_insn", "*", "insn", ",", "struct", "mips16_constant_pool", "*", "pool", ")", "{", "subrtx_ptr_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_PTR", "(", "iter", ",", "array", ",", "&", ...

[ "Rewrite", "*", "X", "so", "that", "constant", "pool", "references", "refer", "to", "the", "constant", "'s", "label", "instead", ".", "DATA", "points", "to", "the", "constant", "pool", "structure", "." ]

[ "mips", "0", "1" ]

mips

mips16_rewrite_pool_refs

mips

CPU

GCC

31,050

161

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "\"SSE register return with SSE disabled\"", "X86::ST0", "X86::ST1", "MVT::f80", "X86::FpPOP_RETVAL", "MVT::Other", "MVT::Glue", "1", "0", "ISD::FP_ROUND", "1", "1", "0", "2" ]

X86ISelLowering116

LowerCallResult

X86

CPU

LLVM

31,051

377

1

[]

[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "!", "WebAssembly", "::", "isWasmVarAddressSpace", "(", "GV", "->", "getAddressSpace", "(", ")", ")", ")", "{", "AsmPrinter", ":...

[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly::isWasmVarAddressSpace", "WebAssembly", "1", "1", "0", "1", "\"Aggregate globals not yet implemented\"", "0", "wasm::ValType", "WebAssembly::toValType", "wasm::WASM_SYMBOL_TYPE_GLOBAL", "wasm::WasmGlobalType" ]

WebAssemblyAsmPrinter58

emitGlobalVariable

WebAssembly

Virtual ISA

LLVM

31,052

308

1

[]

[ "<s>", "static", "tree", "arm_build_builtin_va_list", "(", "void", ")", "{", "tree", "va_list_name", ";", "tree", "ap_field", ";", "if", "(", "!", "TARGET_AAPCS_BASED", ")", "return", "std_build_builtin_va_list", "(", ")", ";", "va_list_type", "=", "lang_hooks", ...

[ "Return", "the", "type", "to", "use", "as", "__builtin_va_list", "." ]

[ "arm", "\"__va_list\"", "1", "\"__ap\"", "1" ]

arm

arm_build_builtin_va_list

arm

CPU

GCC

31,053

117

1

[]

[ "<s>", "static", "bool", "insn_defines_reg", "(", "unsigned", "int", "regno1", ",", "unsigned", "int", "regno2", ",", "rtx_insn", "*", "insn", ")", "{", "df_ref", "def", ";", "FOR_EACH_INSN_DEF", "(", "def", ",", "insn", ")", "if", "(", "DF_REF_REG_DEF_P", ...

[ "Function", "checks", "if", "instruction", "INSN", "defines", "register", "number", "REGNO1", "or", "REGNO2", "." ]

[ "i386" ]

i3865

insn_defines_reg

i386

CPU

GCC

31,054

62

1

[]

[ "<s>", "void", "AlphaRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "u...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Alpha", "Alpha", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "Alpha::R15", "Alpha::R30", "\"FI: \"", "\" Offset: \"", "\"\\n\"", "\"Corrected Offset \"", "\" for stack size: \"", "\"\\n\"", "\"Unconditionally using R28 for evil purposes Offset: \"", ...

AlphaRegisterInfo1

eliminateFrameIndex

Alpha

MPU

LLVM

31,055

340

1

[]

[ "<s>", "static", "void", "arc_ccfsm_post_advance", "(", "rtx_insn", "*", "insn", ",", "struct", "arc_ccfsm", "*", "state", ")", "{", "enum", "attr_type", "type", ";", "if", "(", "LABEL_P", "(", "insn", ")", ")", "arc_ccfsm_at_label", "(", "\"L\"", ",", "CO...

[ "Update", "*", "STATE", "as", "we", "would", "when", "we", "emit", "INSN", "." ]

[ "arc", "\"L\"", "0", "1", "5", "0" ]

arc

arc_ccfsm_post_advance

arc

MPU

GCC

31,056

162

1

[]

[ "<s>", "const", "char", "*", "rs6000_xcoff_strip_dollar", "(", "const", "char", "*", "name", ")", "{", "char", "*", "strip", ",", "*", "p", ";", "const", "char", "*", "q", ";", "size_t", "len", ";", "q", "=", "(", "const", "char", "*", ")", "strchr...

[ "Return", "a", "GGC-allocated", "character", "string", "translating", "dollar", "signs", "in", "input", "NAME", "to", "underscores", ".", "Used", "by", "XCOFF", "ASM_OUTPUT_LABELREF", "." ]

[ "rs6000", "0", "1", "1" ]

rs6000

rs6000_xcoff_strip_dollar

rs6000

CPU

GCC

31,057

119

1

[]

[ "<s>", "const", "Nios2Subtarget", "*", "Nios2TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Nios2", "Nios2", "Nios2", "\"target-cpu\"", "\"target-features\"", "Nios2" ]

Nios2TargetMachine1

getSubtargetImpl

Nios2

MPU

LLVM

31,058

138

1

[]

[ "<s>", "bool", "MOSCSEConfigFull", "::", "shouldCSEOpc", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "CSEConfigFull", "::", "shouldCSEOpc", "(", "Opc", ")", ";", "case", "MOS", "::", "G_DEC", ":", "case", "...

[ "--", "--", "--", "�", "?", "CSEConfigFull", "--", "--", "--", "-�", "?", "///" ]

[ "MOS", "MOS", "MOS::G_DEC", "MOS::G_INC", "MOS::G_LSHRE", "MOS::G_SBC", "MOS::G_SHLE" ]

MOSTargetMachine

shouldCSEOpc

MOS

MPU

LLVM

31,059

54

1

[]

[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "X86", "X86", "0", "\"Unexpected\"", "X86::TAILJMPm64", "X86::TAILJMPm", "0", "0", "X86::LEA64_32r", "X86::GR32RegClass", "X86", "MVT::i64", "\"Expected the FP as base register\"", "1", "1", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", "3", "3", "3" ...

X86RegisterInfo90

eliminateFrameIndex

X86

CPU

LLVM

31,060

447

1

[]

[ "<s>", "SDValue", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Align...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "SystemZ", "SystemZ", "SystemZISD::MVC", "SystemZISD::MVC_LOOP" ]

SystemZSelectionDAGInfo17

EmitTargetCodeForMemcpy

SystemZ

CPU

LLVM

31,061

103

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "RISCV", "RISCV", "ISD::InputArg", "\"Unsupported calling convention\"", "\"VarArg not supported\"", "16", "RISCV", "\"Defined with too many args\"", "\"LowerFormalArguments Unhandled argument type: \"", "\"\\n\"", "\"unhandled argument type\"", "RISCV::GPRRegClass" ]

RISCVISelLowering50

LowerFormalArguments

RISCV

CPU

LLVM

31,062

260

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::NoRegister", "SI", "SI", "AMDGPU::NoRegister", "AMDGPU::S_OR_SAVEEXEC_B32", "AMDGPU::S_OR_SAVEEXEC_B64", "1", "AMDGPU::VGPR_32RegClass", "AMDGPU::NoRegister", "AMDGPU::S_MOV_B32", "AMDGPU::S_MOV_B64", "AMDGPU::EXEC_LO", "AMDGPU::EXEC", "...

SIFrameLowering64

emitEpilogue

AMDGPU

GPU

LLVM

31,063

414

1

[]

[ "<s>", "void", "ARM64RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "0", ";", "while", "(", "!", "...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "ARM64", "ARM64", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARM64", "\"Unable to resolve frame index!\"" ]

ARM64RegisterInfo

resolveFrameIndex

ARM64

CPU

LLVM

31,064

88

1

[]

[ "<s>", "Liveness", "(", "MachineRegisterInfo", "&", "mri", ",", "const", "DataFlowGraph", "&", "g", ")", ":", "DFG", "(", "g", ")", ",", "TRI", "(", "g", ".", "getTRI", "(", ")", ")", ",", "PRI", "(", "g", ".", "getPRI", "(", ")", ")", ",", "MD...

[ "During", "our", "initial", "pass", "over", "the", "program", ",", "we", "determine", "that", "things", "are", "either", "alive", "or", "maybe", "alive", ".", "More", "..." ]

[ "Hexagon" ]

RDFLiveness1

Liveness

Hexagon

DSP

LLVM

31,065

76

1

[]

[ "<s>", "unsigned", "RISCVTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "if", "(", "Subtarget", ".", "isRV64", "(", ")", ")", "return", "RISCV", "::", "evec_64", ";", "else", "return", ...

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

[ "RISCV", "RISCV", "RISCV::evec_64", "RISCV::evec" ]

RISCVISelLowering (2)2

getExceptionSelectorRegister

RISCV

CPU

LLVM

31,066

32

1

[]

[ "<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]

[ "AMDGPU" ]

R600RegisterInfo2

trackLivenessAfterRegAlloc

AMDGPU

GPU

LLVM

31,067

15

1

[]

[ "<s>", "static", "bool", "rs6000_secondary_reload_move", "(", "enum", "rs6000_reg_type", "to_type", ",", "enum", "rs6000_reg_type", "from_type", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ",", "bool", "altivec_p", ")", "{", "if", "(", "...

[ "Return", "whether", "a", "move", "between", "two", "register", "classes", "can", "be", "done", "either", "directly", "(", "simple", "move", ")", "or", "via", "a", "pattern", "that", "uses", "a", "single", "extra", "temporary", "(", "using", "power8", "'s"...

[ "powerpcspe", "0" ]

powerpcspe

rs6000_secondary_reload_move

powerpcspe

CPU

GCC

31,068

136

1

[]

[ "<s>", "AArch64DCBasicBlock", "&", "getParent", "(", ")", "{", "return", "static_cast", "<", "AArch64DCBasicBlock", "&", ">", "(", "DCInstruction", "::", "getParent", "(", ")", ")", ";", "}", "</s>" ]

[ "getParent", "-", "Return", "the", "last", "analyzed", "interval", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64DCInstruction

getParent

AArch64

CPU

LLVM

31,069

21

1

[]

[ "<s>", "const", "char", "*", "nds32_output_stack_pop", "(", "rtx", "par_rtx", "ATTRIBUTE_UNUSED", ")", "{", "char", "pattern", "[", "100", "]", ";", "rtx", "operands", "[", "3", "]", ";", "int", "rb_eh_data", "=", "cfun", "->", "machine", "->", "eh_return_...

[ "Function", "to", "output", "stack", "pop", "operation", ".", "We", "need", "to", "deal", "with", "normal", "stack", "pop", "multiple", "or", "stack", "v3pop", "." ]

[ "nds32", "100", "3", "0", "0", "1", "\"pop.s\\t%s\"", "\"%0, %1, { }\"", "\"\"", "0", "0", "1", "1", "1", "0", "\"pop25\\t%%0, %%1\"", "0", "0", "1", "0", "1", "\"\"", "0", "1", "1", "\"pop.s\\t%s{%s%s%s }\"", "\"\"", "\"%0, %1, \"", "\" $fp\"", "\"\"", "\...

nds32-md-auxiliary5

nds32_output_stack_pop

nds32

CPU

GCC

31,070

455

1

[]

[ "<s>", "ConstantPool", "*", "AssemblerConstantPools", "::", "getConstantPool", "(", "const", "MCSection", "*", "Section", ")", "{", "ConstantPoolMapTy", "::", "iterator", "CP", "=", "ConstantPools", ".", "find", "(", "Section", ")", ";", "if", "(", "CP", "==",...

[ "Return", "a", "pseudo", "source", "value", "referencing", "the", "constant", "pool", "." ]

[ "ARM", "0" ]

ARMTargetStreamer10

getConstantPool

ARM

CPU

LLVM

31,071

44

1

[]

[ "<s>", "bool", "mem_operand_gpr", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "offset", ";", "int", "extra", ";", "rtx", "addr", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "!", "rs6000_offsettable_mem...

[ "Return", "true", "if", "the", "MEM", "operand", "is", "a", "memory", "operand", "suitable", "for", "use", "with", "a", "(", "full", "width", ",", "possibly", "multiple", ")", "gpr", "load/store", ".", "On", "powerpc64", "this", "means", "the", "offset", ...

[ "rs6000", "0", "3", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0x8000", "0x10000u" ]

rs60007

mem_operand_gpr

rs6000

CPU

GCC

31,072

132

1

[]

[ "<s>", "virtual", "const", "HexagonInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetMachine10

getInstrInfo

Hexagon

DSP

LLVM

31,073

14

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"PTX Register Allocator\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "PTX", "\"PTX Register Allocator\"" ]

PTXRegAlloc

getPassName

PTX

GPU

LLVM

31,074

13

1

[]

[ "<s>", "bool", "RISCVMCExpr", "::", "evaluateAsConstant", "(", "int64_t", "&", "Res", ")", "const", "{", "MCValue", "Value", ";", "if", "(", "Kind", "==", "VK_RISCV_PCREL_HI", "||", "Kind", "==", "VK_RISCV_PCREL_LO", "||", "Kind", "==", "VK_RISCV_GOT_HI", "||"...

[ "Evaluates", "the", "fixup", "as", "a", "constant", "value", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV" ]

RISCVMCExpr13

evaluateAsConstant

RISCV

CPU

LLVM

31,075

81

1

[]

[ "<s>", "rtx", "avr_to_int_mode", "(", "rtx", "x", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "return", "VOIDmode", "==", "mode", "?", "x", ":", "simplify_gen_subreg", "(", "int_mode_for_mode", "(", "mode", ")", ".", "require", ...

[ "Access", "some", "RTX", "as", "INT_MODE", ".", "If", "X", "is", "a", "CONST_FIXED", "we", "can", "get", "the", "bit", "representation", "of", "X", "by", "``", "casting", "''", "it", "to", "CONST_INT", "." ]

[ "avr", "0" ]

avr

avr_to_int_mode

avr

MPU

GCC

31,076

41

1

[]

[ "<s>", "bool", "HexagonOptAddrMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "auto", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"==== [RefMap#]=====:\\n \"", "\"\\n\"" ]

HexagonOptAddrMode18

runOnMachineFunction

Hexagon

DSP

LLVM

31,077

272

1

[]

[ "<s>", "BitVector", "MSP430RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "MSP430FrameLowering", "*", "TFI", "=", "getFrameLowering", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "MSP430", "MSP430", "MSP430", "MSP430::PCB", "MSP430::SPB", "MSP430::SRB", "MSP430::CGB", "MSP430::PC", "MSP430::SP", "MSP430::SR", "MSP430::CG", "MSP430::FPB", "MSP430::FP" ]

MSP430RegisterInfo (2)

getReservedRegs

MSP430

MPU

LLVM

31,078

135

1

[]

[ "<s>", "HOST_WIDE_INT", "mips_debugger_offset", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "offset2", "=", "const0_rtx", ";", "rtx", "reg", "=", "eliminate_constant_term", "(", "addr", ",", "&", "offset2", ")", ";", "if", "(", "offs...

[ "The", "MIPS", "debug", "format", "wants", "all", "automatic", "variables", "and", "arguments", "to", "be", "in", "terms", "of", "the", "virtual", "frame", "pointer", "(", "stack", "pointer", "before", "any", "adjustment", "in", "the", "function", ")", ",", ...

[ "mips", "0", "\"mips_debugger_offset called with non stack/frame/arg pointer\"" ]

mips3

mips_debugger_offset

mips

CPU

GCC

31,079

124

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "EnableHomogeneousPrologEpilog", ")", "addPass", "(", "createAArch64LowerHomogeneousPrologEpilogPass", "(", ")", ")", ";", "addPass", "(", "createAArch64ExpandPseudoPass", "(", ")", ")...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine1

addPreSched2

AArch64

CPU

LLVM

31,080

97

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumInstrs", ",", "BranchProbability", "Probability", ")", "const", "{", "return", "(", "NumInstrs", "<=", "4", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]

[ "Hexagon", "Hexagon", "4" ]

HexagonInstrInfo

isProfitableToDupForIfCvt

Hexagon

DSP

LLVM

31,081

25

1

[]

[ "<s>", "int", "frv_legitimate_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "int", "condexec_p", ")", "{", "return", "(", "(", "GET_MODE", "(", "op", ")", "==", "mode", "||", "mode", "==", "VOIDmode", ")", "&&", "GET_CODE", "(", "o...

[ "Return", "1", "if", "operand", "is", "a", "valid", "FRV", "address", ".", "CONDEXEC_P", "is", "true", "if", "the", "operand", "is", "used", "by", "a", "predicated", "instruction", "." ]

[ "frv", "0" ]

frv

frv_legitimate_memory_operand

frv

VLIW

GCC

31,082

55

1

[]

[ "<s>", "void", "DLXAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "DLX", "DLX", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]

DLXAsmBackend

applyFixup

DLX

CPU

LLVM

31,083

241

1

[]

[ "<s>", "static", "bool", "pdp11_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "FLOAT_MODE_P", "(", "from", ")", "!=", "FLOAT_MODE_P", "(", "to", ")", ")", "return", "false", ...

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]

[ "pdp11" ]

pdp11

pdp11_can_change_mode_class

pdp11

MPU

GCC

31,084

39

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Convert to ISA\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"AMDGPU Convert to ISA\"" ]

AMDGPUConvertToISA1

getPassName

R600

GPU

LLVM

31,085

13

1

[]

[ "<s>", "void", "ix86_function_specific_save", "(", "struct", "cl_target_option", "*", "ptr", ",", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", ")", "{", "ptr", "->", "arch", "=", "ix86_arch", ";", "ptr", "->", "schedule", "=", "ix...

[ "Save", "the", "current", "options" ]

[ "i386" ]

i386-options1

ix86_function_specific_save

i386

CPU

GCC

31,086

257

1

[]

[ "<s>", "const", "MOSSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "SubTarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "MOS", "MOS" ]

MOSTargetMachine

getSubtargetImpl

MOS

MPU

LLVM

31,087

13

1

[]

[ "<s>", "static", "void", "choose_basereg", "(", "HOST_WIDE_INT", "cfa_offset", ",", "rtx", "&", "base_reg", ",", "HOST_WIDE_INT", "&", "base_offset", ",", "unsigned", "int", "align_reqested", ",", "unsigned", "int", "*", "align", ")", "{", "const", "struct", "...

[ "Choose", "a", "base", "register", "based", "upon", "alignment", "requested", ",", "speed", "and/or", "size", "." ]

[ "i386", "0", "16", "0" ]

i3867

choose_basereg

i386

CPU

GCC

31,088

390

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon Expand Predicate Spill Code\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Expand Predicate Spill Code\"" ]

HexagonExpandPredSpillCode10

getPassName

Hexagon

DSP

LLVM

31,089

12

1

[]

[ "<s>", "xlogue_layout", "::", "xlogue_layout", "(", "HOST_WIDE_INT", "stack_align_off_in", ",", "bool", "hfp", ")", ":", "m_hfp", "(", "hfp", ")", ",", "m_nregs", "(", "hfp", "?", "17", ":", "18", ")", ",", "m_stack_align_off_in", "(", "stack_align_off_in", ...

[ "Constructor", "for", "xlogue_layout", "." ]

[ "i386", "17", "18", "0", "16", "15", "8" ]

i386-features

xlogue_layout

i386

CPU

GCC

31,090

136

1

[]

[ "<s>", "void", "SPUInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "CellSPU", "SPU", "SPU::LRr128" ]

SPUInstrInfo1

copyPhysReg

CellSPU

MPU

LLVM

31,091

57

1

[]

[ "<s>", "void", "AAPInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DstReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AAP", "AAP", "AAP::GR8RegClass", "AAP::GR64RegClass", "\"Unknown register class to store to stack slot\"", "AAP::LDW", "0" ]

AAPInstrInfo

loadRegFromStackSlot

AAP

MPU

LLVM

31,092

165

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", ...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86", "\"Relocation mode not picked\"" ]

X86TargetMachine41

X86TargetMachine

X86

CPU

LLVM

31,093

365

1

[]

[ "<s>", "static", "rtx", "aarch64_gen_store_pair", "(", "machine_mode", "mode", ",", "rtx", "mem1", ",", "rtx", "reg1", ",", "rtx", "mem2", ",", "rtx", "reg2", ")", "{", "switch", "(", "mode", ")", "{", "case", "DImode", ":", "return", "gen_store_pairdi", ...

[ "Generate", "and", "return", "a", "store", "pair", "instruction", "of", "mode", "MODE", "to", "store", "register", "REG1", "to", "MEM1", "and", "register", "REG2", "to", "MEM2", "." ]

[ "aarch64" ]

aarch642

aarch64_gen_store_pair

aarch64

CPU

GCC

31,094

63

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalNTLoad", "(", "Type", "*", "DataType", ",", "llvm", "::", "Align", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "Alignment", ">=", "DataS...

[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "load", "." ]

[ "X86", "X86", "16", "32", "16" ]

X86TargetTransformInfo72

isLegalNTLoad

X86

CPU

LLVM

31,095

62

1

[]

[ "<s>", "const", "MCExpr", "*", "AArch64_MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "...

[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetObjectFile17

getTTypeGlobalReference

AArch64

CPU

LLVM

31,096

148

1

[]

[ "<s>", "static", "rtx", "tilepro_text_label_symbol", "(", "void", ")", "{", "return", "cfun", "->", "machine", "->", "text_label_symbol", ";", "}", "</s>" ]

[ "Return", "the", "rtx", "containing", "SYMBOL_REF", "to", "the", "text", "label", "." ]

[ "tilepro" ]

tilepro

tilepro_text_label_symbol

tilepro

VLIW

GCC

31,097

15

1

[]

[ "<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "AArch64", "::", "X0", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "AArch64", "AArch64::X0" ]

AArch64ISelLowering (2)

getExceptionPointerRegister

AArch64

CPU

LLVM

31,098

17

1

[]

[ "<s>", "static", "void", "rs6000_elf_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "first", "&&", "TREE_CODE", "(", "d...

[ "For", "a", "SYMBOL_REF", ",", "set", "generic", "flags", "and", "then", "perform", "some", "target-specific", "processing", ".", "When", "the", "AIX", "ABI", "is", "requested", "on", "a", "non-AIX", "system", ",", "replace", "the", "function", "name", "with...

[ "rs6000", "0", "0", "2", "0", "1", "0", "1", "0", "1" ]

rs6000

rs6000_elf_encode_section_info

rs6000

CPU

GCC

31,099

121

1

[]