docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Profile guided if-conversion pass for the TMS320C64X target\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TMS320C64X", "\"Profile guided if-conversion pass for the TMS320C64X target\"" ]	TMS320C64XIfConversion	getPassName	TMS320C64X	VLIW	LLVM	31,100	13	1	[]
[ "<s>", "void", "RISCVTargetStreamer", "::", "finish", "(", ")", "{", "finishAttributeSection", "(", ")", ";", "}", "</s>" ]	[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]	[ "RI5CY", "RISCV" ]	RISCVTargetStreamer	finish	RI5CY	CPU	LLVM	31,101	12	1	[]
[ "<s>", "int", "TPCSchedStrategy", "::", "pressureChange", "(", "const", "SUnit", "*", "SU", ",", "bool", "isBotUp", ")", "{", "PressureDiff", "&", "PD", "=", "DAG", "->", "getPressureDiff", "(", "SU", ")", ";", "for", "(", "auto", "&", "P", ":", "PD", ...	[ "Check", "if", "the", "instruction", "changes", "the", "register", "pressure", "of", "a", "register", "in", "the", "high", "pressure", "set", "." ]	[ "TPC", "TPC", "0" ]	TPCMachineScheduler	pressureChange	TPC	Virtual ISA	LLVM	31,102	81	1	[]
[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "\"hexagonv4\"", ";", "if", "(", "CPU...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"hexagonv4\"", "\"hexagonv2\"", "Hexagon", "\"hexagonv3\"", "Hexagon", "\"hexagonv4\"", "Hexagon", "\"hexagonv5\"", "Hexagon", "\"Unrecognized Hexagon processor version\"" ]	HexagonSubtarget18	initializeSubtargetDependencies	Hexagon	DSP	LLVM	31,103	100	1	[]
[ "<s>", "void", "SystemZFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "\"Can only insert epilogue into returning blocks\"", "SystemZ::LMG", "\"Expected to see callee-save register restore code\"", "2", "1", "0x7fff8", "\"No restore instruction available\"", "1", "SystemZ::R15D" ]	SystemZFrameLowering36	emitEpilogue	SystemZ	CPU	LLVM	31,104	280	1	[]
[ "<s>", "static", "bool", "m32r_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ...	[ "Cost", "functions", "." ]	[ "m32r", "0", "1", "3", "10" ]	m32r	m32r_rtx_costs	m32r	MPU	GCC	31,105	176	1	[]
[ "<s>", "static", "void", "emit_push_sfr", "(", "rtx", "sfr", ",", "bool", "frame_related_p", ",", "bool", "clr_p", ")", "{", "rtx_insn", "*", "insn", ";", "gcc_assert", "(", "MEM_P", "(", "sfr", ")", ")", ";", "insn", "=", "emit_move_insn", "(", "tmp_reg...	[ "Helper", "for", "expand_prologue", ".", "Emit", "a", "push", "of", "a", "SFR", "via", "tmp_reg", ".", "SFR", "is", "a", "MEM", "representing", "the", "memory", "location", "of", "the", "SFR", ".", "If", "CLR_P", "then", "clear", "the", "SFR", "after", ...	[ "avr", "1", "1" ]	avr4	emit_push_sfr	avr	MPU	GCC	31,106	80	1	[]
[ "<s>", "bool", "RISCVMCExpr", "::", "evaluateAsConstant", "(", "int64_t", "&", "Res", ")", "const", "{", "MCValue", "Value", ";", "if", "(", "Kind", "==", "VK_RISCV_PCREL_HI", "\|\|", "Kind", "==", "VK_RISCV_PCREL_LO", ")", "return", "false", ";", "if", "(", ...	[ "Evaluates", "the", "fixup", "as", "a", "constant", "value", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV" ]	RISCVMCExpr18	evaluateAsConstant	RISCV	CPU	LLVM	31,107	73	1	[]
[ "<s>", "bool", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]	[ "PowerPC" ]	PPCRegisterInfo (2)1	requiresVirtualBaseRegisters	PowerPC	CPU	LLVM	31,108	15	1	[]
[ "<s>", "bool", "DLXTargetObjectFile", "::", "isGlobalInSmallSection", "(", "const", "GlobalObject", "*", "GO", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "return", "isGlobalInSmallSectionImpl", "(", "GO", ",", "TM", ...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "DLX", "DLX" ]	DLXTargetObjectFile	isGlobalInSmallSection	DLX	CPU	LLVM	31,109	29	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "RISCV" ]	RISCVTargetMachine (2)	getObjFileLowering	RISCV	CPU	LLVM	31,110	16	1	[]
[ "<s>", "BitVector", "SystemZRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "SystemZFrameLowering", "*", "TFI", "=", "getFrameLowering",...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ::R11D", "SystemZ::R11L", "SystemZ::R11H", "SystemZ::R10Q", "SystemZ::R15D", "SystemZ::R15L", "SystemZ::R15H", "SystemZ::R14Q", "SystemZ::A0", "SystemZ::A1", "SystemZ::FPC" ]	SystemZRegisterInfo15	getReservedRegs	SystemZ	CPU	LLVM	31,111	144	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "MSP430", "MSP430", "0", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]	MSP430InstrInfo38	loadRegFromStackSlot	MSP430	MPU	LLVM	31,112	210	1	[]
[ "<s>", "static", "void", "constant_int_to_128bit_vector", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "size_t", "byte_num", ",", "vec_const_128bit_type", "*", "info", ")", "{", "unsigned", "HOST_WIDE_INT", "uvalue", "=", "UINTVAL", "(", "op", ")", ";", ...	[ "Copy", "an", "integer", "constant", "to", "the", "vector", "constant", "structure", "." ]	[ "rs6000", "8", "0", "8", "0xff" ]	rs6000	constant_int_to_128bit_vector	rs6000	CPU	GCC	31,113	69	1	[]
[ "<s>", "bool", "WebAssemblyInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool"...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly::BR_IF", "0", "1", "0", "WebAssembly::BR_UNLESS", "0", "1", "0", "WebAssembly::BR", "0", "0", "0" ]	WebAssemblyInstrInfo1	analyzeBranch	WebAssembly	Virtual ISA	LLVM	31,114	278	1	[]
[ "<s>", "SDValue", "SparcTargetLowering", "::", "withTargetFlags", "(", "SDValue", "Op", ",", "unsigned", "TF", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "const", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ...	[ "}", "Custom", "DAGCombine" ]	[ "Sparc", "Sparc", "0", "0", "0", "0", "\"Unhandled address SDNode\"" ]	SparcISelLowering (2)2	withTargetFlags	Sparc	CPU	LLVM	31,115	191	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "lowerACCRestore", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", "....	[ "lowerACCRestore", "-", "Generate", "the", "code", "to", "restore", "the", "accumulator", "register", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "0", "\"RESTORE_ACC does not define its destination\"", "PPC::ACCRCRegClass", "PPC::VSRp0", "PPC::ACC0", "PPC::UACC0", "2", "PPC::LXVP", "32", "0", "PPC::LXVP", "1", "0", "32", "PPC::XXMTACC" ]	PPCRegisterInfo (2)3	lowerACCRestore	PowerPC	CPU	LLVM	31,116	261	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "(", "Kind", "==", "k_Register", ")", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "MINA32", "\"Invalid access!\"" ]	MINA32AsmParser	getReg	MINA32	CPU	LLVM	31,117	24	1	[]
[ "<s>", "static", "bool", "aarch64_tribools_ok_for_inlining_p", "(", "int", "caller", ",", "int", "callee", ",", "int", "dont_care", ",", "int", "def", ")", "{", "if", "(", "callee", "==", "dont_care", ")", "return", "true", ";", "if", "(", "caller", "==", ...	[ "Helper", "for", "aarch64_can_inline_p", ".", "In", "the", "case", "where", "CALLER", "and", "CALLEE", "are", "tri-bool", "options", "(", "yes", ",", "no", ",", "do", "n't", "care", ")", "and", "the", "default", "value", "is", "DEF", ",", "determine", "w...	[ "aarch64" ]	aarch64	aarch64_tribools_ok_for_inlining_p	aarch64	CPU	GCC	31,118	47	1	[]
[ "<s>", "void", "SICAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "SIC", "SIC", "128", "\"Pseudo opcode found in EmitInstruction()\"" ]	SICAsmPrinter	EmitInstruction	SIC	CPU	LLVM	31,119	140	1	[]
[ "<s>", "TargetIRAnalysis", "AArch64TargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "AArch64TTIImpl", "(", "this", ",", "F"...	[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine29	getTargetIRAnalysis	AArch64	CPU	LLVM	31,120	34	1	[]
[ "<s>", "static", "int", "rs6000_use_sched_lookahead_guard", "(", "rtx_insn", "*", "insn", ",", "int", "ready_index", ")", "{", "if", "(", "ready_index", "==", "0", ")", "return", "0", ";", "if", "(", "rs6000_tune", "!=", "PROCESSOR_CELL", ")", "return", "0",...	[ "We", "are", "choosing", "insn", "from", "the", "ready", "queue", ".", "Return", "zero", "if", "INSN", "can", "be", "chosen", "." ]	[ "rs6000", "0", "0", "0", "1", "0" ]	rs6000	rs6000_use_sched_lookahead_guard	rs6000	CPU	GCC	31,121	64	1	[]
[ "<s>", "int", "ccr_bit", "(", "rtx", "op", ",", "int", "scc_p", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "machine_mode", "cc_mode", ";", "int", "cc_regnum", ";", "int", "base_bit", ";", "rtx", "reg", ";", "if", "(",...	[ "Given", "a", "comparison", "operation", ",", "return", "the", "bit", "number", "in", "CCR", "to", "test", ".", "We", "know", "this", "is", "a", "valid", "comparison", ".", "SCC_P", "is", "1", "if", "this", "is", "for", "an", "scc", ".", "That", "mea...	[ "powerpcspe", "1", "0", "4", "3", "2", "2", "1", "3", "3", "3", "1" ]	powerpcspe	ccr_bit	powerpcspe	CPU	GCC	31,122	235	1	[]
[ "<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "4", ";", "}", "</s>" ]	[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]	[ "LC3", "4" ]	LC3AsmBackend	getPointerSize	LC3	CPU	LLVM	31,123	10	1	[]
[ "<s>", "unsigned", "AMDGPUTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", ...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "R600", "AMDGPUISD::BFE_I32", "2", "1", "32", "1", "1", "0", "1", "AMDGPUISD::BFE_U32", "2", "32", "0x1f", "1", "AMDGPUISD::CARRY", "AMDGPUISD::BORROW", "31", "1" ]	AMDGPUISelLowering98	ComputeNumSignBitsForTargetNode	R600	GPU	LLVM	31,124	194	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_EXPAND_SSR_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RI5CY", "RISCV" ]	RISCVExpandSSRInsts	getPassName	RI5CY	CPU	LLVM	31,125	11	1	[]
[ "<s>", "uint32_t", "HSAILMachineFunctionInfo", "::", "getStackSize", "(", ")", "{", "if", "(", "mStackSize", "==", "-", "1", ")", "{", "uint32_t", "privSize", "=", "0", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "mMF", "->", "getFrameInfo", "(", ")...	[ "Return", "the", "number", "of", "bytes", "that", "must", "be", "allocated", "to", "hold", "all", "of", "the", "fixed", "size", "frame", "objects", "." ]	[ "HSAIL", "HSAIL", "1", "0", "HSAIL", "HSAIL", "HSAILAS::PRIVATE_ADDRESS" ]	HSAILMachineFunctionInfo	getStackSize	HSAIL	Virtual ISA	LLVM	31,126	211	1	[]
[ "<s>", "static", "bool", "ix86_save_reg", "(", "unsigned", "int", "regno", ",", "bool", "maybe_eh_return", ",", "bool", "ignore_outlined", ")", "{", "if", "(", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "{", "rtx", "reg", "=", "crtl", "...	[ "Return", "1", "if", "we", "need", "to", "save", "REGNO", "." ]	[ "i386", "0", "0", "0" ]	i3867	ix86_save_reg	i386	CPU	GCC	31,127	364	1	[]
[ "<s>", "const", "MCPhysReg", "", "BPFRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "BPF", "BPF" ]	BPFRegisterInfo (2)	getCalleeSavedRegs	BPF	Virtual ISA	LLVM	31,128	18	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "X86RegisterInfo", "::", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "SubIdx", ")", "const", "{", "if", "(", "!", "Is64Bit", ...	[ "getMatchingSuperRegClass", "-", "Return", "a", "subclass", "of", "the", "specified", "register", "class", "A", "so", "that", "each", "register", "in", "it", "has", "a", "sub-register", "of", "the", "specified", "sub-register", "index", "which", "is", "in", "t...	[ "X86", "X86", "X86::sub_8bit", "X86", "X86::sub_8bit_hi", "X86" ]	X86RegisterInfo (2)	getMatchingSuperRegClass	X86	CPU	LLVM	31,129	69	1	[]
[ "<s>", "void", "X86InsertPrefetch", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86", "X86" ]	X86InsertPrefetch (2)	getAnalysisUsage	X86	CPU	LLVM	31,130	27	1	[]
[ "<s>", "Value", "*", "Simplifier", "::", "simplify", "(", "Context", "&", "C", ")", "{", "WorkListType", "Q", ";", "Q", ".", "push_back", "(", "C", ".", "Root", ")", ";", "unsigned", "Count", "=", "0", ";", "const", "unsigned", "Limit", "=", "100000"...	[ "Go", "through", "all", "the", "nodes", "in", "the", "graph", "and", "collapse", "any", "two", "nodes", "'", "a", "'", "and", "'", "b", "'", "if", "all", "of", "the", "following", "are", "true", ":" ]	[ "Hexagon", "0", "100000", "\"Infinite loop in HLIR/simplify?\"" ]	HexagonLoopIdiomRecognition26	simplify	Hexagon	DSP	LLVM	31,131	200	1	[]
[ "<s>", "static", "OR1KOperand", "", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "OR1KOperand", "", "Op", "=", "new", "OR1KOperand", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNo", ...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "OR1K", "OR1K", "OR1K", "OR1K" ]	OR1KAsmParser	CreateReg	OR1K	CPU	LLVM	31,132	49	1	[]
[ "<s>", "rtx", "gen_split_move_double", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "...	[ "Split", "a", "2", "word", "move", "(", "DI", "or", "DF", ")", "into", "component", "parts", "." ]	[ "m32r", "0", "0", "1", "1", "2", "0", "1", "0", "0", "1", "1", "0", "0", "0", "1" ]	m32r	gen_split_move_double	m32r	MPU	GCC	31,133	438	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "llvm_unreachable", "(", "\"mayNeedRelaxation() unimplemented\"", ")", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "Z80", "\"mayNeedRelaxation() unimplemented\"" ]	Z80AsmBackend	mayNeedRelaxation	Z80	MPU	LLVM	31,134	16	1	[]
[ "<s>", "HOST_WIDE_INT", "c6x_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "struct", "c6x_frame", "frame", ";", "c6x_compute_frame_layout", "(", "&", "frame", ")", ";", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "...	[ "Return", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]	[ "c6x", "0", "56", "0" ]	c6x	c6x_initial_elimination_offset	c6x	VLIW	GCC	31,135	98	1	[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "Imm", ".", "isZero", "(", ")", "\|\|", "Imm", ".", "isNegZero", "(", ")", ")",...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "SystemZ", "SystemZ", "SystemZ" ]	SystemZISelLowering (2)2	isFPImmLegal	SystemZ	CPU	LLVM	31,136	47	1	[]
[ "<s>", "static", "rtx", "m68k_call_m68k_read_tp", "(", "void", ")", "{", "rtx", "a0", ";", "rtx", "eqv", ";", "rtx_insn", "*", "insns", ";", "rtx", "dest", ";", "start_sequence", "(", ")", ";", "m68k_libcall_value_in_a0_p", "=", "true", ";", "a0", "=", "...	[ "Emit", "instruction", "sequence", "that", "calls", "__m68k_read_tp", ".", "A", "pseudo", "register", "with", "result", "of", "__m68k_read_tp", "call", "is", "returned", "." ]	[ "m68k", "1" ]	m68k	m68k_call_m68k_read_tp	m68k	MPU	GCC	31,137	102	1	[]
[ "<s>", "bool", "isLegalMaskedLoad", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "return", "isLegalMaskedLoadStore", "(", "DataType", ",", "Alignment", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "RISCV" ]	RISCVTargetTransformInfo10	isLegalMaskedLoad	RISCV	CPU	LLVM	31,138	20	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Fold Operands\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI Fold Operands\"" ]	SIFoldOperands1	getPassName	AMDGPU	GPU	LLVM	31,139	13	1	[]
[ "<s>", "bool", "preferZeroCompareBranch", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "heuristic", "to", "prefer", "icmp", "eq", "zero", "should", "be", "used", "in", "code", "gen", "prepare", "." ]	[ "ARM" ]	ARMISelLowering	preferZeroCompareBranch	ARM	CPU	LLVM	31,140	11	1	[]
[ "<s>", "static", "void", "rs6000_assemble_visibility", "(", "tree", "decl", ",", "int", "vis", ")", "{", "if", "(", "TARGET_XCOFF", ")", "return", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "&&", "DOT_SYMBOLS", "&&", "TREE_CODE", "(", "decl", ")", "==...	[ "Emit", "an", "assembler", "directive", "to", "set", "symbol", "visibility", "for", "DECL", "to", "VISIBILITY_TYPE", "." ]	[ "rs6000", "\"protected\"", "\"hidden\"", "\"internal\"", "\"\\t.%s\\t%s\\n\"", "\"\\t.%s\\t.%s\\n\"" ]	rs6000	rs6000_assemble_visibility	rs6000	CPU	GCC	31,141	119	1	[]
[ "<s>", "bool", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]	[ "AArch64" ]	AArch64FrameLowering (2)1	enableShrinkWrapping	AArch64	CPU	LLVM	31,142	15	1	[]
[ "<s>", "static", "int", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "bool", "doMergeWithPrevious", ")", "{", "if", "(", "(", "doMergeWithPrevious", "&&", "MBBI...	[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]	[ "X86", "0", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "X86::LEA32r", "X86::LEA64_32r", "0", "2", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]	X86FrameLowering (2)	mergeSPUpdates	X86	CPU	LLVM	31,143	258	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "isTypeIsValidForThisReturn", "(", "EVT", "Ty", ")", "const", "{", "return", "Ty", ".", "getSizeInBits", "(", ")", "==", "64", ";", "}", "</s>" ]	[ "For", "targets", "which", "support", "the", "``", "returned", "''", "parameter", "attribute", ",", "returns", "true", "if", "the", "given", "type", "is", "a", "valid", "one", "to", "use", "with", "``", "returned", "''", "." ]	[ "AArch64", "AArch64", "64" ]	AArch64CallLowering13	isTypeIsValidForThisReturn	AArch64	CPU	LLVM	31,144	20	1	[]
[ "<s>", "static", "tree", "alpha_fold_builtin_zapnot", "(", "tree", "*", "op", ",", "unsigned", "HOST_WIDE_INT", "opint", "[", "]", ",", "long", "op_const", ")", "{", "if", "(", "op_const", "&", "2", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "0", ...	[ "Fold", "the", "builtin", "for", "the", "ZAPNOT", "instruction", ".", "This", "is", "essentially", "a", "specialized", "form", "of", "an", "AND", "operation", ".", "Other", "byte", "manipulation", "instructions", "are", "defined", "in", "terms", "of", "this", ...	[ "alpha", "2", "0", "0", "8", "1", "1", "0xff", "8", "1", "0", "0", "1", "0", "0", "0" ]	alpha	alpha_fold_builtin_zapnot	alpha	MPU	GCC	31,145	146	1	[]
[ "<s>", "unsigned", "AAPInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{", ...	[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]	[ "AAP", "AAP", "AAP::BRA" ]	AAPInstrInfo	insertIndirectBranch	AAP	MPU	LLVM	31,146	60	1	[]
[ "<s>", "inline", "hashval_t", "registered_function_hasher", "::", "hash", "(", "value_type", "value", ")", "{", "return", "value", "->", "instance", ".", "hash", "(", ")", ";", "}", "</s>" ]	[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]	[ "riscv" ]	riscv-vector-builtins	hash	riscv	CPU	GCC	31,147	20	1	[]
[ "<s>", "static", "void", "riscv_for_each_saved_reg", "(", "poly_int64", "sp_offset", ",", "riscv_save_restore_fn", "fn", ",", "bool", "epilogue", ",", "bool", "maybe_eh_return", ")", "{", "HOST_WIDE_INT", "offset", ";", "unsigned", "int", "regno", ";", "unsigned", ...	[ "Call", "FN", "for", "each", "register", "that", "is", "saved", "by", "the", "current", "function", ".", "SP_OFFSET", "is", "the", "offset", "of", "the", "current", "stack", "pointer", "from", "the", "start", "of", "the", "frame", "." ]	[ "riscv", "4" ]	riscv1	riscv_for_each_saved_reg	riscv	CPU	GCC	31,148	349	1	[]
[ "<s>", "void", "rs6000_emit_le_vsx_move", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "!", "BYTES_BIG_ENDIAN", "&&", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "!", "TARGET_P9_VECTOR", "&&", "!", "gpr_or...	[ "Emit", "a", "sequence", "representing", "a", "little-endian", "VSX", "load", "or", "store", ",", "moving", "data", "from", "SOURCE", "to", "DEST", "in", "mode", "MODE", ".", "This", "is", "done", "separately", "from", "rs6000_emit_move", "to", "ensure", "it...	[ "powerpcspe" ]	powerpcspe	rs6000_emit_le_vsx_move	powerpcspe	CPU	GCC	31,149	110	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Wasn't expecting to ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "PowerPC", "PPC", "\"Wasn't expecting to be able to lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SETCC", "ISD::INIT_TRAMPOLINE", "ISD::ADJUST_TRAMPOLINE", "ISD::VASTART", "PPC", "ISD::VAARG", "PPC", "IS...	PPCISelLowering120	LowerOperation	PowerPC	CPU	LLVM	31,150	496	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "PowerPC" ]	PPCSubtarget (2)1	getInstrItineraryData	PowerPC	CPU	LLVM	31,151	14	1	[]
[ "<s>", "static", "void", "ix86_emit_restore_regs_using_pop", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "!", "SSE_REGNO_P", "(", "re...	[ "Emit", "code", "to", "restore", "saved", "registers", "using", "POP", "insns", "." ]	[ "i386", "0" ]	i3864	ix86_emit_restore_regs_using_pop	i386	CPU	GCC	31,152	50	1	[]
[ "<s>", "int", "nonpic_symbol_mentioned_p", "(", "rtx", "x", ")", "{", "register", "const", "char", "*", "fmt", ";", "register", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "x", ")", "==", "LABEL_REF...	[ "Return", "TRUE", "if", "X", "references", "a", "SYMBOL_REF", "or", "LABEL_REF", "whose", "symbol", "is", "n't", "protected", "by", "a", "PIC", "unspec", "." ]	[ "sh", "1", "0", "1", "1", "1", "1", "1", "1", "1", "0", "1", "0", "1", "0", "1", "1", "0" ]	sh3	nonpic_symbol_mentioned_p	sh	CPU	GCC	31,153	244	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "TeakRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "if", "(", "Kind", "==", "1", ")", "return", "&", "Teak", "::", "ABRegsRegClass"...	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "Teak", "Teak", "1", "Teak::ABRegsRegClass", "Teak::GRRegsRegClass" ]	TeakRegisterInfo	getPointerRegClass	Teak	DSP	LLVM	31,154	36	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "RISCV", "RISCV", "0", "\"insertBranch must not be told to insert a fallthrough\"", "3", "0", "\"RISCV branch conditions have two components!\"", "RISCV::PseudoBR", "1", "RISCVCC::CondCode", "0", "1", "2", "1", "RISCV::PseudoBR", "2" ]	RISCVInstrInfo (2)	insertBranch	RISCV	CPU	LLVM	31,155	243	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86TargetMachine", "", "TM", "=", "static_cast", "<", "const", "X86TargetMachine", "", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "co...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "X86", "0" ]	X86RegisterInfo101	runOnMachineFunction	X86	CPU	LLVM	31,156	137	1	[]
[ "<s>", "void", "CSKYTargetStreamer", "::", "finish", "(", ")", "{", "if", "(", "ConstantCounter", "!=", "0", ")", "{", "ConstantPool", "->", "emitAll", "(", "Streamer", ")", ";", "}", "finishAttributeSection", "(", ")", ";", "}", "</s>" ]	[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]	[ "CSKY", "CSKY", "0" ]	CSKYTargetStreamer	finish	CSKY	CPU	LLVM	31,157	27	1	[]
[ "<s>", "void", "ARMAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "ARM", "ARM", "256", "\"\\n\"", "\"unexpected instruction to relax: \"", "ARM::tCBZ", "ARM::tCBNZ", "ARM::tHINT", "0", "14", "0" ]	ARMAsmBackend (2)1	relaxInstruction	ARM	CPU	LLVM	31,158	163	1	[]
[ "<s>", "const", "unsigned", "", "BlackfinRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "using", "namespace", "BF", ";", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "FP", ","...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Blackfin", "BF", "0" ]	BlackfinRegisterInfo1	getCalleeSavedRegs	Blackfin	DSP	LLVM	31,159	49	1	[]
[ "<s>", "void", "MSP430FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "0", "2", "MSP430", "MSP430::PUSH16r", "MSP430::FPW", "MSP430::MOV16rr", "MSP430::FPW", "MSP430::SPW", "MSP430::FPW", "MSP430", "MSP430::PUSH16r", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "3" ]	MSP430FrameLowering14	emitPrologue	MSP430	MPU	LLVM	31,160	364	1	[]
[ "<s>", "static", "int", "function_arg_slotno", "(", "const", "struct", "sparc_args", "", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ",", "bool", "incoming", ",", "int", "", "pregno", ",", "int", "*", "ppadding", ...	[ "Compute", "the", "slot", "number", "to", "pass", "an", "argument", "in", ".", "Return", "the", "slot", "number", "or", "-1", "if", "passing", "on", "the", "stack", ".", "CUM", "is", "a", "variable", "of", "type", "CUMULATIVE_ARGS", "which", "gives", "in...	[ "sparc", "0", "1", "0", "1", "128", "1", "0", "1", "1", "2", "4", "1", "1", "1", "1", "1", "1", "1" ]	sparc5	function_arg_slotno	sparc	CPU	GCC	31,161	440	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 load / store optimization pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM64", "\"ARM64 load / store optimization pass\"" ]	ARM64LoadStoreOptimizer1	getPassName	ARM64	CPU	LLVM	31,162	13	1	[]
[ "<s>", "const", "char", "*", "NVPTXTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "NVPTXISD", "::", "CALL", ":", "return", "\"NVPTXISD::...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "NVPTX", "NVPTX", "0", "NVPTXISD::CALL", "\"NVPTXISD::CALL\"", "NVPTXISD::RET_FLAG", "\"NVPTXISD::RET_FLAG\"", "NVPTXISD::Wrapper", "\"NVPTXISD::Wrapper\"", "NVPTXISD::DeclareParam", "\"NVPTXISD::DeclareParam\"", "NVPTXISD::DeclareScalarParam", "\"NVPTXISD::DeclareScalarParam\"", "NVPTXISD...	NVPTXISelLowering22	getTargetNodeName	NVPTX	GPU	LLVM	31,163	344	1	[]
[ "<s>", "void", "AVRTargetStreamer", "::", "finish", "(", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "MCContext", "&", "Context", "=", "OS", ".", "getContext", "(", ")", ";", "MCSymbol", "*", "DoCopyData", "=", "Context", ".", ...	[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]	[ "AVR", "AVR", "\"__do_copy_data\"", "\"__do_clear_bss\"", "\" Declaring this symbol tells the CRT that it should\"", "\"copy all variables from program memory to RAM on startup\"", "\" Declaring this symbol tells the CRT that it should\"", "\"clear the zeroed data section on startup\"" ]	AVRTargetStreamer1	finish	AVR	MPU	LLVM	31,164	94	1	[]
[ "<s>", "void", "AlphaInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Alpha", "Alpha", "Alpha::GPRCRegClass", "Alpha::BISr", "Alpha::F4RCRegClass", "Alpha::CPYSS", "Alpha::F8RCRegClass", "Alpha::CPYST", "\"Attempt to copy register that is not GPR or FPR\"" ]	AlphaInstrInfo	copyPhysReg	Alpha	MPU	LLVM	31,165	183	1	[]
[ "<s>", "SDNode", "*", "MipsDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "MF", "->", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", "->", "getGlobalBaseReg", "(", ")", ";", "return", "CurDAG", "->", "getRegister"...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Mips", "Mips", "Mips" ]	MipsISelDAGToDAG59	getGlobalBaseReg	Mips	CPU	LLVM	31,166	43	1	[]
[ "<s>", "AtomicOrdering", "getFailureOrdering", "(", ")", "const", "{", "return", "FailureOrdering", ";", "}", "</s>" ]	[ "For", "cmpxchg", "atomic", "operations", ",", "return", "the", "atomic", "ordering", "requirements", "when", "store", "does", "not", "occur", "." ]	[ "AMDGPU" ]	SIMemoryLegalizer	getFailureOrdering	AMDGPU	GPU	LLVM	31,167	10	1	[]
[ "<s>", "FunctionPass", "*", "createTargetRegisterAllocator", "(", "bool", ")", "override", "{", "return", "nullptr", ";", "}", "</s>" ]	[ "createTargetRegisterAllocator", "-", "Create", "the", "register", "allocator", "pass", "for", "this", "target", "at", "the", "current", "optimization", "level", "." ]	[ "DirectX" ]	DirectXTargetMachine	createTargetRegisterAllocator	DirectX	Virtual ISA	LLVM	31,168	12	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32\"", "XCore" ]	XCoreTargetMachine42	XCoreTargetMachine	XCore	MPU	LLVM	31,169	89	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "Subtarget", "->", "inMips16Mode", "(", ")", "?", "nullptr", ":", "&", "getSubtargetImpl", "(", ")", "->", "getInstrItineraryData", "(", ")", ";", ...	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "Mips", "Mips" ]	MipsTargetMachine3	getInstrItineraryData	Mips	CPU	LLVM	31,170	28	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "FeatureBitset", "Features", "=", "coalesceFeatures", "(", "M", ")", ";", "std", "::", "string", "FeatureStr", "=", "getFeatureString", "(", "Features", ")", ";", "WasmTM", "->", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "WebAssembly", "WebAssembly::FeatureAtomics", "WebAssembly::FeatureBulkMemory" ]	WebAssemblyTargetMachine13	runOnModule	WebAssembly	Virtual ISA	LLVM	31,171	133	1	[]
[ "<s>", "static", "tree", "fully_fold_convert", "(", "tree", "type", ",", "tree", "expr", ")", "{", "tree", "result", "=", "fold_convert", "(", "type", ",", "expr", ")", ";", "bool", "maybe_const", "=", "true", ";", "if", "(", "!", "c_dialect_cxx", "(", ...	[ "In", "addition", "to", "calling", "fold_convert", "for", "EXPR", "of", "type", "TYPE", ",", "also", "call", "c_fully_fold", "to", "remove", "any", "C_MAYBE_CONST_EXPRs", "that", "could", "be", "hiding", "there", "(", "PR47197", ")", "." ]	[ "powerpcspe" ]	powerpcspe-c	fully_fold_convert	powerpcspe	CPU	GCC	31,172	49	1	[]
[ "<s>", "static", "void", "arm_init_neon_builtins", "(", "void", ")", "{", "unsigned", "int", "i", ",", "fcode", "=", "ARM_BUILTIN_NEON_PATTERN_START", ";", "arm_init_simd_builtin_types", "(", ")", ";", "arm_init_simd_builtin_scalar_types", "(", ")", ";", "for", "(",...	[ "Set", "up", "all", "the", "NEON", "builtins", ",", "even", "builtins", "for", "instructions", "that", "are", "not", "in", "the", "current", "target", "ISA", "to", "allow", "the", "user", "to", "compile", "particular", "modules", "with", "different", "target...	[ "arm", "0", "\"__builtin_neon\"" ]	arm-builtins	arm_init_neon_builtins	arm	CPU	GCC	31,173	64	1	[]
[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]	[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...	[ "Nyuzi" ]	NyuziMCExpr	findAssociatedFragment	Nyuzi	GPU	LLVM	31,174	18	1	[]
[ "<s>", "static", "inline", "_uw8", "next_unwind_byte", "(", "__gnu_unwind_state", "*", "uws", ")", "{", "_uw8", "b", ";", "if", "(", "uws", "->", "bytes_left", "==", "0", ")", "{", "if", "(", "uws", "->", "words_left", "==", "0", ")", "return", "CODE_F...	[ "Return", "the", "next", "byte", "of", "unwinding", "information", ",", "or", "CODE_FINISH", "if", "there", "is", "no", "data", "remaining", "." ]	[ "arm", "0", "0", "3", "24", "0xff", "8" ]	pr-support	next_unwind_byte	arm	CPU	GCC	31,175	85	1	[]
[ "<s>", "static", "bool", "aarch64_validate_mcpu", "(", "const", "char", "", "str", ",", "const", "struct", "processor", "", "", "res", ",", "unsigned", "long", "", "isa_flags", ")", "{", "std", "::", "string", "invalid_extension", ";", "enum", "aarch64_p...	[ "Validate", "a", "command-line", "-mcpu", "option", ".", "Parse", "the", "cpu", "and", "extensions", "(", "if", "any", ")", "specified", "in", "STR", "and", "throw", "errors", "if", "appropriate", ".", "Put", "the", "results", "if", "they", "are", "valid",...	[ "aarch64", "\"missing cpu name in %<-mcpu=%s%>\"", "\"unknown value %qs for %<-mcpu%>\"", "\"invalid feature modifier %qs in %<-mcpu=%s%>\"" ]	aarch646	aarch64_validate_mcpu	aarch64	CPU	GCC	31,176	120	1	[]
[ "<s>", "int", "shmedia_cleanup_truncate", "(", "rtx", "", "p", ",", "void", "", "n_changes", ")", "{", "rtx", "x", "=", "*", "p", ",", "reg", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "TRUNCATE", ")", "return", "0", ";", "reg", "=", "XEX...	[ "Look", "through", "X", "cleaning", "up", "truncates", "of", "registers", "that", "span", "multiple", "actual", "hard", "registers", ".", "Return", "the", "number", "of", "changes", "made", "." ]	[ "sh", "0", "0", "8", "0", "1", "1", "0" ]	sh3	shmedia_cleanup_truncate	sh	CPU	GCC	31,177	111	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "reduceLoopCount", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "*", "IndVar", ",", "MachineInstr", "&", "Cmp", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "SmallVectorImpl", "<",...	[ "Generate", "code", "to", "reduce", "the", "loop", "iteration", "by", "one", "and", "check", "if", "the", "loop", "is", "finished", "." ]	[ "Hexagon", "Hexagon", "\"Expecting a hardware loop\"", "8", "0", "Hexagon::J2_loop0i", "Hexagon::J2_loop1i", "1", "1", "1", "1", "1", "Hexagon::J2_loop0r", "\"Unexpected instruction\"", "1", "MVT::i1", "Hexagon::C2_cmpgtui", "1", "MVT::i32", "Hexagon::A2_addi", "1", "0", ...	HexagonInstrInfo3	reduceLoopCount	Hexagon	DSP	LLVM	31,178	451	1	[]
[ "<s>", "bool", "DeadCodeElimination", "::", "erase", "(", "const", "SetVector", "<", "NodeId", ">", "&", "Nodes", ")", "{", "if", "(", "Nodes", ".", "empty", "(", ")", ")", "return", "false", ";", "NodeList", "DRNs", ",", "DINs", ";", "for", "(", "au...	[ "erase", "-", "Erases", "an", "element", "identified", "by", "Key", ",", "if", "it", "exists", "." ]	[ "Hexagon", "\"Unexpected code node\"", "\"Removing dead ref nodes:\\n\"", "\" \"", "\"erasing: \"" ]	RDFDeadCode10	erase	Hexagon	DSP	LLVM	31,179	470	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "Machine...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCMIPeephole1	getAnalysisUsage	PowerPC	CPU	LLVM	31,180	36	1	[]
[ "<s>", "static", "bool", "pdp11_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "return", "true", ";", "return", "default_scalar_mode_supported_p", "(", "mode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]	[ "pdp11" ]	pdp114	pdp11_scalar_mode_supported_p	pdp11	MPU	GCC	31,181	24	1	[]
[ "<s>", "int", "mems_ok_for_quad_peep", "(", "rtx", "mem1", ",", "rtx", "mem2", ")", "{", "rtx", "addr1", ",", "addr2", ";", "unsigned", "int", "reg1", ",", "reg2", ";", "int", "offset1", ",", "offset2", ";", "if", "(", "MEM_VOLATILE_P", "(", "mem1", ")...	[ "Return", "1", "if", "addr1", "and", "addr2", "are", "suitable", "for", "lfq", "or", "stfq", "insn", ".", "addr1", "and", "addr2", "must", "be", "in", "consecutive", "memory", "locations", "(", "addr2", "==", "addr1", "+", "8", ")", "." ]	[ "powerpcspe", "0", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "8", "0", "1" ]	powerpcspe	mems_ok_for_quad_peep	powerpcspe	CPU	GCC	31,182	281	1	[]
[ "<s>", "bool", "mn10300_match_ccmode", "(", "rtx", "insn", ",", "machine_mode", "cc_mode", ")", "{", "rtx", "op1", ",", "flags", ";", "machine_mode", "flags_mode", ";", "gcc_checking_assert", "(", "XVECLEN", "(", "PATTERN", "(", "insn", ")", ",", "0", ")", ...	[ "A", "helper", "function", "for", "matching", "parallels", "that", "set", "the", "flags", "." ]	[ "mn10300", "0", "2", "0", "0" ]	mn10300	mn10300_match_ccmode	mn10300	MPU	GCC	31,183	121	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	AMDGPUAnnotateUniformValues16	getAnalysisUsage	AMDGPU	GPU	LLVM	31,184	26	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "getAddrModeArguments", "(", "IntrinsicInst", "", "II", ",", "SmallVectorImpl", "<", "Value", "", ">", "&", "Ops", ",", "Type", "*", "&", "AccessTy", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", ...	[ "CodeGenPrepare", "sinks", "address", "calculations", "into", "the", "same", "BB", "as", "Load/Store", "instructions", "reading", "the", "address", "." ]	[ "AMDGPU", "SI", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "Intrinsic::amdgcn_ds_fadd", "Intrinsic::amdgcn_ds_fmin", "Intrinsic::amdgcn_ds_fmax", "0" ]	SIISelLowering (2)3	getAddrModeArguments	AMDGPU	GPU	LLVM	31,185	96	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "==", "MVT", "::", "f32",...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "AMDGPU", "AMDGPU", "MVT::f32", "MVT::f64" ]	AMDGPUISelLowering (2)	isFPImmLegal	AMDGPU	GPU	LLVM	31,186	40	1	[]
[ "<s>", "void", "RISCVRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "RISCV", "RISCV", "0", "\"Unexpected non-zero SPAdj value\"", "RISCV", "RISCV", "1", "32", "\"Frame offsets outside of the signed 32-bit range not supported\"", "12", "32", "\"Int32 expected\"", "RISCV::GPRRegClass", "RISCV::ADD", "0", "1" ]	RISCVRegisterInfo10	eliminateFrameIndex	RISCV	CPU	LLVM	31,187	304	1	[]
[ "<s>", "const", "char", "*", "TGSITargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "TGSIISD", "::", "LOAD_INPUT", ":", "return", "\"TGSIISD::LOAD_INPUT\"", ";", "case", "TGSIISD"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "TGSI", "TGSI", "TGSIISD::LOAD_INPUT", "\"TGSIISD::LOAD_INPUT\"", "TGSIISD::CALL", "\"TGSIISD::CALL\"", "TGSIISD::RET", "\"TGSIISD::RET\"", "\"Invalid opcode\"" ]	TGSIISelLowering	getTargetNodeName	TGSI	Virtual ISA	LLVM	31,188	50	1	[]
[ "<s>", "virtual", "const", "MipsSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Mips", "Mips" ]	MipsTargetMachine	getSubtargetImpl	Mips	CPU	LLVM	31,189	14	1	[]
[ "<s>", "void", "ELFTeeRISCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "Size", "=", "getFixupKindSize", "(", "Fixup", "...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "TeeRISC", "TeeRISC", "\"Invalid fixup offset!\"", "\"Cannot fixup unknown value.\"", "1", "\"Cannot fixup 1 byte value.\"", "8", "\"Cannot fixup 8 byte value.\"", "4", "2", "\"Write Code here to fixup\\n\"" ]	TeeRISCAsmBackend	applyFixup	TeeRISC	CPU	LLVM	31,190	102	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "MVT", "S...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelLowering103	allowsMisalignedMemoryAccesses	Hexagon	DSP	LLVM	31,191	70	1	[]
[ "<s>", "BitVector", "SystemZRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "SystemZFrameLowering", "*", "TFI", "=", "getFrameLowering",...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::A0", "SystemZ::A1", "SystemZ::FPC" ]	SystemZRegisterInfo10	getReservedRegs	SystemZ	CPU	LLVM	31,192	161	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignmen...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memmove", "." ]	[ "ARM", "ARM" ]	ARMSelectionDAGInfo18	EmitTargetCodeForMemmove	ARM	CPU	LLVM	31,193	67	1	[]
[ "<s>", "bool", "NVPTXLowerAggrCopies", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "SmallVector", "<", "LoadInst", "", ",", "4", ">", "AggrLoads", ";", "SmallVector", "<", "MemIntrinsic", "", ",", "4", ">", "MemCalls", ";", "const", "Data...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "NVPTX", "4", "4", "0", "0", "0", "0", "1" ]	NVPTXLowerAggrCopies12	runOnFunction	NVPTX	GPU	LLVM	31,194	488	1	[]
[ "<s>", "void", "RISCVDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", "->", "getXLenVT", "(", ")", ";", "if", "(", "Node", "->",...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "RISCV", "RISCV", "\"== \"", "\"\\n\"", "1", "0", "ISD::Constant", "RISCV::X0", "ISD::FrameIndex", "0", "0", "RISCV::ADDI" ]	RISCVISelDAGToDAG32	Select	RISCV	CPU	LLVM	31,195	251	1	[]
[ "<s>", "const", "char", "", "output_v9branch", "(", "rtx", "op", ",", "rtx", "dest", ",", "int", "reg", ",", "int", "label", ",", "int", "reversed", ",", "int", "annul", ",", "rtx_insn", "", "insn", ")", "{", "static", "char", "string", "[", "64", ...	[ "Return", "the", "string", "to", "output", "a", "conditional", "branch", "to", "LABEL", ",", "testing", "register", "REG", ".", "LABEL", "is", "the", "operand", "number", "of", "the", "label", ";", "REG", "is", "the", "operand", "number", "of", "the", "r...	[ "sparc", "64", "0", "3", "\"brnz\"", "\"brz\"", "\"brgez\"", "\"brlz\"", "\"brlez\"", "\"brgz\"", "\",a\"", "2", "0", "2", "\",pt\"", "\",pn\"", "3", "8", "1", "260000", "260000", "0", "\".+12\\n\\t nop\\n\\t\"", "3", "12", "\"b\\t\"", "2", "\"ba,pt\\t%%xcc, \""...	sparc4	output_v9branch	sparc	CPU	GCC	31,196	453	1	[]
[ "<s>", "unsigned", "getMinimumNopSize", "(", ")", "const", "override", "{", "return", "2", ";", "}", "</s>" ]	[ "Returns", "the", "minimum", "size", "of", "a", "nop", "in", "bytes", "on", "this", "target", "." ]	[ "M680x0", "2" ]	M680x0AsmBackend	getMinimumNopSize	M680x0	MPU	LLVM	31,197	11	1	[]
[ "<s>", "Z80Subtarget", "&", "Z80Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "HasIdxHalfRegs", "=", "HasUndocOps", ";", "return", "*", "...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Z80", "Z80", "Z80" ]	Z80Subtarget1	initializeSubtargetDependencies	Z80	MPU	LLVM	31,198	29	1	[]
[ "<s>", "int", "h8300_hard_regno_mode_ok", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_H8300", ")", "return", "(", "(", "regno", "&", "1", ")", "==", "0", ")", "\|\|", "(", "mode", "==", "HImode", ")", "\|\|", "(...	[ "Worker", "function", "for", "HARD_REGNO_MODE_OK", "." ]	[ "h8300", "1", "0", "1" ]	h83003	h8300_hard_regno_mode_ok	h8300	MPU	GCC	31,199	51	1	[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Profile guided if-conversion pass for the TMS320C64X target\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TMS320C64X", "\"Profile guided if-conversion pass for the TMS320C64X target\"" ]

TMS320C64XIfConversion

getPassName

TMS320C64X

VLIW

LLVM

31,100

13

1

[]

[ "<s>", "void", "RISCVTargetStreamer", "::", "finish", "(", ")", "{", "finishAttributeSection", "(", ")", ";", "}", "</s>" ]

[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]

[ "RI5CY", "RISCV" ]

RISCVTargetStreamer

finish

RI5CY

CPU

LLVM

31,101

12

1

[]

[ "<s>", "int", "TPCSchedStrategy", "::", "pressureChange", "(", "const", "SUnit", "*", "SU", ",", "bool", "isBotUp", ")", "{", "PressureDiff", "&", "PD", "=", "DAG", "->", "getPressureDiff", "(", "SU", ")", ";", "for", "(", "auto", "&", "P", ":", "PD", ...

[ "Check", "if", "the", "instruction", "changes", "the", "register", "pressure", "of", "a", "register", "in", "the", "high", "pressure", "set", "." ]

[ "TPC", "TPC", "0" ]

TPCMachineScheduler

pressureChange

TPC

Virtual ISA

LLVM

31,102

81

1

[]

[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "\"hexagonv4\"", ";", "if", "(", "CPU...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"hexagonv4\"", "\"hexagonv2\"", "Hexagon", "\"hexagonv3\"", "Hexagon", "\"hexagonv4\"", "Hexagon", "\"hexagonv5\"", "Hexagon", "\"Unrecognized Hexagon processor version\"" ]

HexagonSubtarget18

initializeSubtargetDependencies

Hexagon

DSP

LLVM

31,103

100

1

[]

[ "<s>", "void", "SystemZFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "\"Can only insert epilogue into returning blocks\"", "SystemZ::LMG", "\"Expected to see callee-save register restore code\"", "2", "1", "0x7fff8", "\"No restore instruction available\"", "1", "SystemZ::R15D" ]

SystemZFrameLowering36

emitEpilogue

SystemZ

CPU

LLVM

31,104

280

1

[]

[ "<s>", "static", "bool", "m32r_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ...

[ "Cost", "functions", "." ]

[ "m32r", "0", "1", "3", "10" ]

m32r

m32r_rtx_costs

m32r

MPU

GCC

31,105

176

1

[]

[ "<s>", "static", "void", "emit_push_sfr", "(", "rtx", "sfr", ",", "bool", "frame_related_p", ",", "bool", "clr_p", ")", "{", "rtx_insn", "*", "insn", ";", "gcc_assert", "(", "MEM_P", "(", "sfr", ")", ")", ";", "insn", "=", "emit_move_insn", "(", "tmp_reg...

[ "Helper", "for", "expand_prologue", ".", "Emit", "a", "push", "of", "a", "SFR", "via", "tmp_reg", ".", "SFR", "is", "a", "MEM", "representing", "the", "memory", "location", "of", "the", "SFR", ".", "If", "CLR_P", "then", "clear", "the", "SFR", "after", ...

[ "avr", "1", "1" ]

avr4

emit_push_sfr

avr

MPU

GCC

31,106

80

1

[]

[ "<s>", "bool", "RISCVMCExpr", "::", "evaluateAsConstant", "(", "int64_t", "&", "Res", ")", "const", "{", "MCValue", "Value", ";", "if", "(", "Kind", "==", "VK_RISCV_PCREL_HI", "||", "Kind", "==", "VK_RISCV_PCREL_LO", ")", "return", "false", ";", "if", "(", ...

[ "Evaluates", "the", "fixup", "as", "a", "constant", "value", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV" ]

RISCVMCExpr18

evaluateAsConstant

RISCV

CPU

LLVM

31,107

73

1

[]

[ "<s>", "bool", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]

[ "PowerPC" ]

PPCRegisterInfo (2)1

requiresVirtualBaseRegisters

PowerPC

CPU

LLVM

31,108

15

1

[]

[ "<s>", "bool", "DLXTargetObjectFile", "::", "isGlobalInSmallSection", "(", "const", "GlobalObject", "*", "GO", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "return", "isGlobalInSmallSectionImpl", "(", "GO", ",", "TM", ...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "DLX", "DLX" ]

DLXTargetObjectFile

isGlobalInSmallSection

DLX

CPU

LLVM

31,109

29

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "RISCV" ]

RISCVTargetMachine (2)

getObjFileLowering

RISCV

CPU

LLVM

31,110

16

1

[]

[ "<s>", "BitVector", "SystemZRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "SystemZFrameLowering", "*", "TFI", "=", "getFrameLowering",...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ::R11D", "SystemZ::R11L", "SystemZ::R11H", "SystemZ::R10Q", "SystemZ::R15D", "SystemZ::R15L", "SystemZ::R15H", "SystemZ::R14Q", "SystemZ::A0", "SystemZ::A1", "SystemZ::FPC" ]

SystemZRegisterInfo15

getReservedRegs

SystemZ

CPU

LLVM

31,111

144

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "MSP430", "MSP430", "0", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]

MSP430InstrInfo38

loadRegFromStackSlot

MSP430

MPU

LLVM

31,112

210

1

[]

[ "<s>", "static", "void", "constant_int_to_128bit_vector", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "size_t", "byte_num", ",", "vec_const_128bit_type", "*", "info", ")", "{", "unsigned", "HOST_WIDE_INT", "uvalue", "=", "UINTVAL", "(", "op", ")", ";", ...

[ "Copy", "an", "integer", "constant", "to", "the", "vector", "constant", "structure", "." ]

[ "rs6000", "8", "0", "8", "0xff" ]

rs6000

constant_int_to_128bit_vector

rs6000

CPU

GCC

31,113

69

1

[]

[ "<s>", "bool", "WebAssemblyInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool"...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly::BR_IF", "0", "1", "0", "WebAssembly::BR_UNLESS", "0", "1", "0", "WebAssembly::BR", "0", "0", "0" ]

WebAssemblyInstrInfo1

analyzeBranch

WebAssembly

Virtual ISA

LLVM

31,114

278

1

[]

[ "<s>", "SDValue", "SparcTargetLowering", "::", "withTargetFlags", "(", "SDValue", "Op", ",", "unsigned", "TF", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "const", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ...

[ "}", "Custom", "DAGCombine" ]

[ "Sparc", "Sparc", "0", "0", "0", "0", "\"Unhandled address SDNode\"" ]

SparcISelLowering (2)2

withTargetFlags

Sparc

CPU

LLVM

31,115

191

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "lowerACCRestore", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "....

[ "lowerACCRestore", "-", "Generate", "the", "code", "to", "restore", "the", "accumulator", "register", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "0", "\"RESTORE_ACC does not define its destination\"", "PPC::ACCRCRegClass", "PPC::VSRp0", "PPC::ACC0", "PPC::UACC0", "2", "PPC::LXVP", "32", "0", "PPC::LXVP", "1", "0", "32", "PPC::XXMTACC" ]

PPCRegisterInfo (2)3

lowerACCRestore

PowerPC

CPU

LLVM

31,116

261

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "(", "Kind", "==", "k_Register", ")", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "MINA32", "\"Invalid access!\"" ]

MINA32AsmParser

getReg

MINA32

CPU

LLVM

31,117

24

1

[]

[ "<s>", "static", "bool", "aarch64_tribools_ok_for_inlining_p", "(", "int", "caller", ",", "int", "callee", ",", "int", "dont_care", ",", "int", "def", ")", "{", "if", "(", "callee", "==", "dont_care", ")", "return", "true", ";", "if", "(", "caller", "==", ...

[ "Helper", "for", "aarch64_can_inline_p", ".", "In", "the", "case", "where", "CALLER", "and", "CALLEE", "are", "tri-bool", "options", "(", "yes", ",", "no", ",", "do", "n't", "care", ")", "and", "the", "default", "value", "is", "DEF", ",", "determine", "w...

[ "aarch64" ]

aarch64

aarch64_tribools_ok_for_inlining_p

aarch64

CPU

GCC

31,118

47

1

[]

[ "<s>", "void", "SICAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "SIC", "SIC", "128", "\"Pseudo opcode found in EmitInstruction()\"" ]

SICAsmPrinter

EmitInstruction

SIC

CPU

LLVM

31,119

140

1

[]

[ "<s>", "TargetIRAnalysis", "AArch64TargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "AArch64TTIImpl", "(", "this", ",", "F"...

[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine29

getTargetIRAnalysis

AArch64

CPU

LLVM

31,120

34

1

[]

[ "<s>", "static", "int", "rs6000_use_sched_lookahead_guard", "(", "rtx_insn", "*", "insn", ",", "int", "ready_index", ")", "{", "if", "(", "ready_index", "==", "0", ")", "return", "0", ";", "if", "(", "rs6000_tune", "!=", "PROCESSOR_CELL", ")", "return", "0",...

[ "We", "are", "choosing", "insn", "from", "the", "ready", "queue", ".", "Return", "zero", "if", "INSN", "can", "be", "chosen", "." ]

[ "rs6000", "0", "0", "0", "1", "0" ]

rs6000

rs6000_use_sched_lookahead_guard

rs6000

CPU

GCC

31,121

64

1

[]

[ "<s>", "int", "ccr_bit", "(", "rtx", "op", ",", "int", "scc_p", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "machine_mode", "cc_mode", ";", "int", "cc_regnum", ";", "int", "base_bit", ";", "rtx", "reg", ";", "if", "(",...

[ "Given", "a", "comparison", "operation", ",", "return", "the", "bit", "number", "in", "CCR", "to", "test", ".", "We", "know", "this", "is", "a", "valid", "comparison", ".", "SCC_P", "is", "1", "if", "this", "is", "for", "an", "scc", ".", "That", "mea...

[ "powerpcspe", "1", "0", "4", "3", "2", "2", "1", "3", "3", "3", "1" ]

powerpcspe

ccr_bit

powerpcspe

CPU

GCC

31,122

235

1

[]

[ "<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "4", ";", "}", "</s>" ]

[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]

[ "LC3", "4" ]

LC3AsmBackend

getPointerSize

LC3

CPU

LLVM

31,123

10

1

[]

[ "<s>", "unsigned", "AMDGPUTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", ...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "R600", "AMDGPUISD::BFE_I32", "2", "1", "32", "1", "1", "0", "1", "AMDGPUISD::BFE_U32", "2", "32", "0x1f", "1", "AMDGPUISD::CARRY", "AMDGPUISD::BORROW", "31", "1" ]

AMDGPUISelLowering98

ComputeNumSignBitsForTargetNode

R600

GPU

LLVM

31,124

194

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_EXPAND_SSR_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RI5CY", "RISCV" ]

RISCVExpandSSRInsts

getPassName

RI5CY

CPU

LLVM

31,125

11

1

[]

[ "<s>", "uint32_t", "HSAILMachineFunctionInfo", "::", "getStackSize", "(", ")", "{", "if", "(", "mStackSize", "==", "-", "1", ")", "{", "uint32_t", "privSize", "=", "0", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "mMF", "->", "getFrameInfo", "(", ")...

[ "Return", "the", "number", "of", "bytes", "that", "must", "be", "allocated", "to", "hold", "all", "of", "the", "fixed", "size", "frame", "objects", "." ]

[ "HSAIL", "HSAIL", "1", "0", "HSAIL", "HSAIL", "HSAILAS::PRIVATE_ADDRESS" ]

HSAILMachineFunctionInfo

getStackSize

HSAIL

Virtual ISA

LLVM

31,126

211

1

[]

[ "<s>", "static", "bool", "ix86_save_reg", "(", "unsigned", "int", "regno", ",", "bool", "maybe_eh_return", ",", "bool", "ignore_outlined", ")", "{", "if", "(", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "{", "rtx", "reg", "=", "crtl", "...

[ "Return", "1", "if", "we", "need", "to", "save", "REGNO", "." ]

[ "i386", "0", "0", "0" ]

i3867

ix86_save_reg

i386

CPU

GCC

31,127

364

1

[]

[ "<s>", "const", "MCPhysReg", "*", "BPFRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "BPF", "BPF" ]

BPFRegisterInfo (2)

getCalleeSavedRegs

BPF

Virtual ISA

LLVM

31,128

18

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "*", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "SubIdx", ")", "const", "{", "if", "(", "!", "Is64Bit", ...

[ "getMatchingSuperRegClass", "-", "Return", "a", "subclass", "of", "the", "specified", "register", "class", "A", "so", "that", "each", "register", "in", "it", "has", "a", "sub-register", "of", "the", "specified", "sub-register", "index", "which", "is", "in", "t...

[ "X86", "X86", "X86::sub_8bit", "X86", "X86::sub_8bit_hi", "X86" ]

X86RegisterInfo (2)

getMatchingSuperRegClass

X86

CPU

LLVM

31,129

69

1

[]

[ "<s>", "void", "X86InsertPrefetch", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86", "X86" ]

X86InsertPrefetch (2)

getAnalysisUsage

X86

CPU

LLVM

31,130

27

1

[]

[ "<s>", "Value", "*", "Simplifier", "::", "simplify", "(", "Context", "&", "C", ")", "{", "WorkListType", "Q", ";", "Q", ".", "push_back", "(", "C", ".", "Root", ")", ";", "unsigned", "Count", "=", "0", ";", "const", "unsigned", "Limit", "=", "100000"...

[ "Go", "through", "all", "the", "nodes", "in", "the", "graph", "and", "collapse", "any", "two", "nodes", "'", "a", "'", "and", "'", "b", "'", "if", "all", "of", "the", "following", "are", "true", ":" ]

[ "Hexagon", "0", "100000", "\"Infinite loop in HLIR/simplify?\"" ]

HexagonLoopIdiomRecognition26

simplify

Hexagon

DSP

LLVM

31,131

200

1

[]

[ "<s>", "static", "OR1KOperand", "*", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "OR1KOperand", "*", "Op", "=", "new", "OR1KOperand", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNo", ...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "OR1K", "OR1K", "OR1K", "OR1K" ]

OR1KAsmParser

CreateReg

OR1K

CPU

LLVM

31,132

49

1

[]

[ "<s>", "rtx", "gen_split_move_double", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "...

[ "Split", "a", "2", "word", "move", "(", "DI", "or", "DF", ")", "into", "component", "parts", "." ]

[ "m32r", "0", "0", "1", "1", "2", "0", "1", "0", "0", "1", "1", "0", "0", "0", "1" ]

m32r

gen_split_move_double

m32r

MPU

GCC

31,133

438

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "llvm_unreachable", "(", "\"mayNeedRelaxation() unimplemented\"", ")", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "Z80", "\"mayNeedRelaxation() unimplemented\"" ]

Z80AsmBackend

mayNeedRelaxation

Z80

MPU

LLVM

31,134

16

1

[]

[ "<s>", "HOST_WIDE_INT", "c6x_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "struct", "c6x_frame", "frame", ";", "c6x_compute_frame_layout", "(", "&", "frame", ")", ";", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "...

[ "Return", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]

[ "c6x", "0", "56", "0" ]

c6x

c6x_initial_elimination_offset

c6x

VLIW

GCC

31,135

98

1

[]

[ "<s>", "bool", "SystemZTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "Imm", ".", "isZero", "(", ")", "||", "Imm", ".", "isNegZero", "(", ")", ")",...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "SystemZ", "SystemZ", "SystemZ" ]

SystemZISelLowering (2)2

isFPImmLegal

SystemZ

CPU

LLVM

31,136

47

1

[]

[ "<s>", "static", "rtx", "m68k_call_m68k_read_tp", "(", "void", ")", "{", "rtx", "a0", ";", "rtx", "eqv", ";", "rtx_insn", "*", "insns", ";", "rtx", "dest", ";", "start_sequence", "(", ")", ";", "m68k_libcall_value_in_a0_p", "=", "true", ";", "a0", "=", "...

[ "Emit", "instruction", "sequence", "that", "calls", "__m68k_read_tp", ".", "A", "pseudo", "register", "with", "result", "of", "__m68k_read_tp", "call", "is", "returned", "." ]

[ "m68k", "1" ]

m68k

m68k_call_m68k_read_tp

m68k

MPU

GCC

31,137

102

1

[]

[ "<s>", "bool", "isLegalMaskedLoad", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "return", "isLegalMaskedLoadStore", "(", "DataType", ",", "Alignment", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "RISCV" ]

RISCVTargetTransformInfo10

isLegalMaskedLoad

RISCV

CPU

LLVM

31,138

20

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Fold Operands\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI Fold Operands\"" ]

SIFoldOperands1

getPassName

AMDGPU

GPU

LLVM

31,139

13

1

[]

[ "<s>", "bool", "preferZeroCompareBranch", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "heuristic", "to", "prefer", "icmp", "eq", "zero", "should", "be", "used", "in", "code", "gen", "prepare", "." ]

[ "ARM" ]

ARMISelLowering

preferZeroCompareBranch

ARM

CPU

LLVM

31,140

11

1

[]

[ "<s>", "static", "void", "rs6000_assemble_visibility", "(", "tree", "decl", ",", "int", "vis", ")", "{", "if", "(", "TARGET_XCOFF", ")", "return", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "&&", "DOT_SYMBOLS", "&&", "TREE_CODE", "(", "decl", ")", "==...

[ "Emit", "an", "assembler", "directive", "to", "set", "symbol", "visibility", "for", "DECL", "to", "VISIBILITY_TYPE", "." ]

[ "rs6000", "\"protected\"", "\"hidden\"", "\"internal\"", "\"\\t.%s\\t%s\\n\"", "\"\\t.%s\\t.%s\\n\"" ]

rs6000

rs6000_assemble_visibility

rs6000

CPU

GCC

31,141

119

1

[]

[ "<s>", "bool", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]

[ "AArch64" ]

AArch64FrameLowering (2)1

enableShrinkWrapping

AArch64

CPU

LLVM

31,142

15

1

[]

[ "<s>", "static", "int", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "bool", "doMergeWithPrevious", ")", "{", "if", "(", "(", "doMergeWithPrevious", "&&", "MBBI...

[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]

[ "X86", "0", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "X86::LEA32r", "X86::LEA64_32r", "0", "2", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]

X86FrameLowering (2)

mergeSPUpdates

X86

CPU

LLVM

31,143

258

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "isTypeIsValidForThisReturn", "(", "EVT", "Ty", ")", "const", "{", "return", "Ty", ".", "getSizeInBits", "(", ")", "==", "64", ";", "}", "</s>" ]

[ "For", "targets", "which", "support", "the", "``", "returned", "''", "parameter", "attribute", ",", "returns", "true", "if", "the", "given", "type", "is", "a", "valid", "one", "to", "use", "with", "``", "returned", "''", "." ]

[ "AArch64", "AArch64", "64" ]

AArch64CallLowering13

isTypeIsValidForThisReturn

AArch64

CPU

LLVM

31,144

20

1

[]

[ "<s>", "static", "tree", "alpha_fold_builtin_zapnot", "(", "tree", "*", "op", ",", "unsigned", "HOST_WIDE_INT", "opint", "[", "]", ",", "long", "op_const", ")", "{", "if", "(", "op_const", "&", "2", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "0", ...

[ "Fold", "the", "builtin", "for", "the", "ZAPNOT", "instruction", ".", "This", "is", "essentially", "a", "specialized", "form", "of", "an", "AND", "operation", ".", "Other", "byte", "manipulation", "instructions", "are", "defined", "in", "terms", "of", "this", ...

[ "alpha", "2", "0", "0", "8", "1", "1", "0xff", "8", "1", "0", "0", "1", "0", "0", "0" ]

alpha

alpha_fold_builtin_zapnot

alpha

MPU

GCC

31,145

146

1

[]

[ "<s>", "unsigned", "AAPInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{", ...

[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]

[ "AAP", "AAP", "AAP::BRA" ]

AAPInstrInfo

insertIndirectBranch

AAP

MPU

LLVM

31,146

60

1

[]

[ "<s>", "inline", "hashval_t", "registered_function_hasher", "::", "hash", "(", "value_type", "value", ")", "{", "return", "value", "->", "instance", ".", "hash", "(", ")", ";", "}", "</s>" ]

[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]

[ "riscv" ]

riscv-vector-builtins

hash

riscv

CPU

GCC

31,147

20

1

[]

[ "<s>", "static", "void", "riscv_for_each_saved_reg", "(", "poly_int64", "sp_offset", ",", "riscv_save_restore_fn", "fn", ",", "bool", "epilogue", ",", "bool", "maybe_eh_return", ")", "{", "HOST_WIDE_INT", "offset", ";", "unsigned", "int", "regno", ";", "unsigned", ...

[ "Call", "FN", "for", "each", "register", "that", "is", "saved", "by", "the", "current", "function", ".", "SP_OFFSET", "is", "the", "offset", "of", "the", "current", "stack", "pointer", "from", "the", "start", "of", "the", "frame", "." ]

[ "riscv", "4" ]

riscv1

riscv_for_each_saved_reg

riscv

CPU

GCC

31,148

349

1

[]

[ "<s>", "void", "rs6000_emit_le_vsx_move", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "!", "BYTES_BIG_ENDIAN", "&&", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "!", "TARGET_P9_VECTOR", "&&", "!", "gpr_or...

[ "Emit", "a", "sequence", "representing", "a", "little-endian", "VSX", "load", "or", "store", ",", "moving", "data", "from", "SOURCE", "to", "DEST", "in", "mode", "MODE", ".", "This", "is", "done", "separately", "from", "rs6000_emit_move", "to", "ensure", "it...

[ "powerpcspe" ]

powerpcspe

rs6000_emit_le_vsx_move

powerpcspe

CPU

GCC

31,149

110

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Wasn't expecting to ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "PowerPC", "PPC", "\"Wasn't expecting to be able to lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SETCC", "ISD::INIT_TRAMPOLINE", "ISD::ADJUST_TRAMPOLINE", "ISD::VASTART", "PPC", "ISD::VAARG", "PPC", "IS...

PPCISelLowering120

LowerOperation

PowerPC

CPU

LLVM

31,150

496

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "PowerPC" ]

PPCSubtarget (2)1

getInstrItineraryData

PowerPC

CPU

LLVM

31,151

14

1

[]

[ "<s>", "static", "void", "ix86_emit_restore_regs_using_pop", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "!", "SSE_REGNO_P", "(", "re...

[ "Emit", "code", "to", "restore", "saved", "registers", "using", "POP", "insns", "." ]

[ "i386", "0" ]

i3864

ix86_emit_restore_regs_using_pop

i386

CPU

GCC

31,152

50

1

[]

[ "<s>", "int", "nonpic_symbol_mentioned_p", "(", "rtx", "x", ")", "{", "register", "const", "char", "*", "fmt", ";", "register", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF...

[ "Return", "TRUE", "if", "X", "references", "a", "SYMBOL_REF", "or", "LABEL_REF", "whose", "symbol", "is", "n't", "protected", "by", "a", "PIC", "unspec", "." ]

[ "sh", "1", "0", "1", "1", "1", "1", "1", "1", "1", "0", "1", "0", "1", "0", "1", "1", "0" ]

sh3

nonpic_symbol_mentioned_p

sh

CPU

GCC

31,153

244

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "TeakRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "if", "(", "Kind", "==", "1", ")", "return", "&", "Teak", "::", "ABRegsRegClass"...

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "Teak", "Teak", "1", "Teak::ABRegsRegClass", "Teak::GRRegsRegClass" ]

TeakRegisterInfo

getPointerRegClass

Teak

DSP

LLVM

31,154

36

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "RISCV", "RISCV", "0", "\"insertBranch must not be told to insert a fallthrough\"", "3", "0", "\"RISCV branch conditions have two components!\"", "RISCV::PseudoBR", "1", "RISCVCC::CondCode", "0", "1", "2", "1", "RISCV::PseudoBR", "2" ]

RISCVInstrInfo (2)

insertBranch

RISCV

CPU

LLVM

31,155

243

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "X86TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "co...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "X86", "0" ]

X86RegisterInfo101

runOnMachineFunction

X86

CPU

LLVM

31,156

137

1

[]

[ "<s>", "void", "CSKYTargetStreamer", "::", "finish", "(", ")", "{", "if", "(", "ConstantCounter", "!=", "0", ")", "{", "ConstantPool", "->", "emitAll", "(", "Streamer", ")", ";", "}", "finishAttributeSection", "(", ")", ";", "}", "</s>" ]

[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]

[ "CSKY", "CSKY", "0" ]

CSKYTargetStreamer

finish

CSKY

CPU

LLVM

31,157

27

1

[]

[ "<s>", "void", "ARMAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "ARM", "ARM", "256", "\"\\n\"", "\"unexpected instruction to relax: \"", "ARM::tCBZ", "ARM::tCBNZ", "ARM::tHINT", "0", "14", "0" ]

ARMAsmBackend (2)1

relaxInstruction

ARM

CPU

LLVM

31,158

163

1

[]

[ "<s>", "const", "unsigned", "*", "BlackfinRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "using", "namespace", "BF", ";", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "FP", ","...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Blackfin", "BF", "0" ]

BlackfinRegisterInfo1

getCalleeSavedRegs

Blackfin

DSP

LLVM

31,159

49

1

[]

[ "<s>", "void", "MSP430FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "0", "2", "MSP430", "MSP430::PUSH16r", "MSP430::FPW", "MSP430::MOV16rr", "MSP430::FPW", "MSP430::SPW", "MSP430::FPW", "MSP430", "MSP430::PUSH16r", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "3" ]

MSP430FrameLowering14

emitPrologue

MSP430

MPU

LLVM

31,160

364

1

[]

[ "<s>", "static", "int", "function_arg_slotno", "(", "const", "struct", "sparc_args", "*", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ",", "bool", "incoming", ",", "int", "*", "pregno", ",", "int", "*", "ppadding", ...

[ "Compute", "the", "slot", "number", "to", "pass", "an", "argument", "in", ".", "Return", "the", "slot", "number", "or", "-1", "if", "passing", "on", "the", "stack", ".", "CUM", "is", "a", "variable", "of", "type", "CUMULATIVE_ARGS", "which", "gives", "in...

[ "sparc", "0", "1", "0", "1", "128", "1", "0", "1", "1", "2", "4", "1", "1", "1", "1", "1", "1", "1" ]

sparc5

function_arg_slotno

sparc

CPU

GCC

31,161

440

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 load / store optimization pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM64", "\"ARM64 load / store optimization pass\"" ]

ARM64LoadStoreOptimizer1

getPassName

ARM64

CPU

LLVM

31,162

13

1

[]

[ "<s>", "const", "char", "*", "NVPTXTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "NVPTXISD", "::", "CALL", ":", "return", "\"NVPTXISD::...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "NVPTX", "NVPTX", "0", "NVPTXISD::CALL", "\"NVPTXISD::CALL\"", "NVPTXISD::RET_FLAG", "\"NVPTXISD::RET_FLAG\"", "NVPTXISD::Wrapper", "\"NVPTXISD::Wrapper\"", "NVPTXISD::DeclareParam", "\"NVPTXISD::DeclareParam\"", "NVPTXISD::DeclareScalarParam", "\"NVPTXISD::DeclareScalarParam\"", "NVPTXISD...

NVPTXISelLowering22

getTargetNodeName

NVPTX

GPU

LLVM

31,163

344

1

[]

[ "<s>", "void", "AVRTargetStreamer", "::", "finish", "(", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "MCContext", "&", "Context", "=", "OS", ".", "getContext", "(", ")", ";", "MCSymbol", "*", "DoCopyData", "=", "Context", ".", ...

[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]

[ "AVR", "AVR", "\"__do_copy_data\"", "\"__do_clear_bss\"", "\" Declaring this symbol tells the CRT that it should\"", "\"copy all variables from program memory to RAM on startup\"", "\" Declaring this symbol tells the CRT that it should\"", "\"clear the zeroed data section on startup\"" ]

AVRTargetStreamer1

finish

AVR

MPU

LLVM

31,164

94

1

[]

[ "<s>", "void", "AlphaInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Alpha", "Alpha", "Alpha::GPRCRegClass", "Alpha::BISr", "Alpha::F4RCRegClass", "Alpha::CPYSS", "Alpha::F8RCRegClass", "Alpha::CPYST", "\"Attempt to copy register that is not GPR or FPR\"" ]

AlphaInstrInfo

copyPhysReg

Alpha

MPU

LLVM

31,165

183

1

[]

[ "<s>", "SDNode", "*", "MipsDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "MF", "->", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", "->", "getGlobalBaseReg", "(", ")", ";", "return", "CurDAG", "->", "getRegister"...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Mips", "Mips", "Mips" ]

MipsISelDAGToDAG59

getGlobalBaseReg

Mips

CPU

LLVM

31,166

43

1

[]

[ "<s>", "AtomicOrdering", "getFailureOrdering", "(", ")", "const", "{", "return", "FailureOrdering", ";", "}", "</s>" ]

[ "For", "cmpxchg", "atomic", "operations", ",", "return", "the", "atomic", "ordering", "requirements", "when", "store", "does", "not", "occur", "." ]

[ "AMDGPU" ]

SIMemoryLegalizer

getFailureOrdering

AMDGPU

GPU

LLVM

31,167

10

1

[]

[ "<s>", "FunctionPass", "*", "createTargetRegisterAllocator", "(", "bool", ")", "override", "{", "return", "nullptr", ";", "}", "</s>" ]

[ "createTargetRegisterAllocator", "-", "Create", "the", "register", "allocator", "pass", "for", "this", "target", "at", "the", "current", "optimization", "level", "." ]

[ "DirectX" ]

DirectXTargetMachine

createTargetRegisterAllocator

DirectX

Virtual ISA

LLVM

31,168

12

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32\"", "XCore" ]

XCoreTargetMachine42

XCoreTargetMachine

XCore

MPU

LLVM

31,169

89

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "Subtarget", "->", "inMips16Mode", "(", ")", "?", "nullptr", ":", "&", "getSubtargetImpl", "(", ")", "->", "getInstrItineraryData", "(", ")", ";", ...

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "Mips", "Mips" ]

MipsTargetMachine3

getInstrItineraryData

Mips

CPU

LLVM

31,170

28

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "FeatureBitset", "Features", "=", "coalesceFeatures", "(", "M", ")", ";", "std", "::", "string", "FeatureStr", "=", "getFeatureString", "(", "Features", ")", ";", "WasmTM", "->", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "WebAssembly", "WebAssembly::FeatureAtomics", "WebAssembly::FeatureBulkMemory" ]

WebAssemblyTargetMachine13

runOnModule

WebAssembly

Virtual ISA

LLVM

31,171

133

1

[]

[ "<s>", "static", "tree", "fully_fold_convert", "(", "tree", "type", ",", "tree", "expr", ")", "{", "tree", "result", "=", "fold_convert", "(", "type", ",", "expr", ")", ";", "bool", "maybe_const", "=", "true", ";", "if", "(", "!", "c_dialect_cxx", "(", ...

[ "In", "addition", "to", "calling", "fold_convert", "for", "EXPR", "of", "type", "TYPE", ",", "also", "call", "c_fully_fold", "to", "remove", "any", "C_MAYBE_CONST_EXPRs", "that", "could", "be", "hiding", "there", "(", "PR47197", ")", "." ]

[ "powerpcspe" ]

powerpcspe-c

fully_fold_convert

powerpcspe

CPU

GCC

31,172

49

1

[]

[ "<s>", "static", "void", "arm_init_neon_builtins", "(", "void", ")", "{", "unsigned", "int", "i", ",", "fcode", "=", "ARM_BUILTIN_NEON_PATTERN_START", ";", "arm_init_simd_builtin_types", "(", ")", ";", "arm_init_simd_builtin_scalar_types", "(", ")", ";", "for", "(",...

[ "Set", "up", "all", "the", "NEON", "builtins", ",", "even", "builtins", "for", "instructions", "that", "are", "not", "in", "the", "current", "target", "ISA", "to", "allow", "the", "user", "to", "compile", "particular", "modules", "with", "different", "target...

[ "arm", "0", "\"__builtin_neon\"" ]

arm-builtins

arm_init_neon_builtins

arm

CPU

GCC

31,173

64

1

[]

[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]

[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...

[ "Nyuzi" ]

NyuziMCExpr

findAssociatedFragment

Nyuzi

GPU

LLVM

31,174

18

1

[]

[ "<s>", "static", "inline", "_uw8", "next_unwind_byte", "(", "__gnu_unwind_state", "*", "uws", ")", "{", "_uw8", "b", ";", "if", "(", "uws", "->", "bytes_left", "==", "0", ")", "{", "if", "(", "uws", "->", "words_left", "==", "0", ")", "return", "CODE_F...

[ "Return", "the", "next", "byte", "of", "unwinding", "information", ",", "or", "CODE_FINISH", "if", "there", "is", "no", "data", "remaining", "." ]

[ "arm", "0", "0", "3", "24", "0xff", "8" ]

pr-support

next_unwind_byte

arm

CPU

GCC

31,175

85

1

[]

[ "<s>", "static", "bool", "aarch64_validate_mcpu", "(", "const", "char", "*", "str", ",", "const", "struct", "processor", "*", "*", "res", ",", "unsigned", "long", "*", "isa_flags", ")", "{", "std", "::", "string", "invalid_extension", ";", "enum", "aarch64_p...

[ "Validate", "a", "command-line", "-mcpu", "option", ".", "Parse", "the", "cpu", "and", "extensions", "(", "if", "any", ")", "specified", "in", "STR", "and", "throw", "errors", "if", "appropriate", ".", "Put", "the", "results", "if", "they", "are", "valid",...

[ "aarch64", "\"missing cpu name in %<-mcpu=%s%>\"", "\"unknown value %qs for %<-mcpu%>\"", "\"invalid feature modifier %qs in %<-mcpu=%s%>\"" ]

aarch646

aarch64_validate_mcpu

aarch64

CPU

GCC

31,176

120

1

[]

[ "<s>", "int", "shmedia_cleanup_truncate", "(", "rtx", "*", "p", ",", "void", "*", "n_changes", ")", "{", "rtx", "x", "=", "*", "p", ",", "reg", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "TRUNCATE", ")", "return", "0", ";", "reg", "=", "XEX...

[ "Look", "through", "X", "cleaning", "up", "truncates", "of", "registers", "that", "span", "multiple", "actual", "hard", "registers", ".", "Return", "the", "number", "of", "changes", "made", "." ]

[ "sh", "0", "0", "8", "0", "1", "1", "0" ]

sh3

shmedia_cleanup_truncate

sh

CPU

GCC

31,177

111

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "reduceLoopCount", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "*", "IndVar", ",", "MachineInstr", "&", "Cmp", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "SmallVectorImpl", "<",...

[ "Generate", "code", "to", "reduce", "the", "loop", "iteration", "by", "one", "and", "check", "if", "the", "loop", "is", "finished", "." ]

[ "Hexagon", "Hexagon", "\"Expecting a hardware loop\"", "8", "0", "Hexagon::J2_loop0i", "Hexagon::J2_loop1i", "1", "1", "1", "1", "1", "Hexagon::J2_loop0r", "\"Unexpected instruction\"", "1", "MVT::i1", "Hexagon::C2_cmpgtui", "1", "MVT::i32", "Hexagon::A2_addi", "1", "0", ...

HexagonInstrInfo3

reduceLoopCount

Hexagon

DSP

LLVM

31,178

451

1

[]

[ "<s>", "bool", "DeadCodeElimination", "::", "erase", "(", "const", "SetVector", "<", "NodeId", ">", "&", "Nodes", ")", "{", "if", "(", "Nodes", ".", "empty", "(", ")", ")", "return", "false", ";", "NodeList", "DRNs", ",", "DINs", ";", "for", "(", "au...

[ "erase", "-", "Erases", "an", "element", "identified", "by", "Key", ",", "if", "it", "exists", "." ]

[ "Hexagon", "\"Unexpected code node\"", "\"Removing dead ref nodes:\\n\"", "\" \"", "\"erasing: \"" ]

RDFDeadCode10

erase

Hexagon

DSP

LLVM

31,179

470

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "Machine...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCMIPeephole1

getAnalysisUsage

PowerPC

CPU

LLVM

31,180

36

1

[]

[ "<s>", "static", "bool", "pdp11_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "return", "true", ";", "return", "default_scalar_mode_supported_p", "(", "mode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]

[ "pdp11" ]

pdp114

pdp11_scalar_mode_supported_p

pdp11

MPU

GCC

31,181

24

1

[]

[ "<s>", "int", "mems_ok_for_quad_peep", "(", "rtx", "mem1", ",", "rtx", "mem2", ")", "{", "rtx", "addr1", ",", "addr2", ";", "unsigned", "int", "reg1", ",", "reg2", ";", "int", "offset1", ",", "offset2", ";", "if", "(", "MEM_VOLATILE_P", "(", "mem1", ")...

[ "Return", "1", "if", "addr1", "and", "addr2", "are", "suitable", "for", "lfq", "or", "stfq", "insn", ".", "addr1", "and", "addr2", "must", "be", "in", "consecutive", "memory", "locations", "(", "addr2", "==", "addr1", "+", "8", ")", "." ]

[ "powerpcspe", "0", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "8", "0", "1" ]

powerpcspe

mems_ok_for_quad_peep

powerpcspe

CPU

GCC

31,182

281

1

[]

[ "<s>", "bool", "mn10300_match_ccmode", "(", "rtx", "insn", ",", "machine_mode", "cc_mode", ")", "{", "rtx", "op1", ",", "flags", ";", "machine_mode", "flags_mode", ";", "gcc_checking_assert", "(", "XVECLEN", "(", "PATTERN", "(", "insn", ")", ",", "0", ")", ...

[ "A", "helper", "function", "for", "matching", "parallels", "that", "set", "the", "flags", "." ]

[ "mn10300", "0", "2", "0", "0" ]

mn10300

mn10300_match_ccmode

mn10300

MPU

GCC

31,183

121

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

AMDGPUAnnotateUniformValues16

getAnalysisUsage

AMDGPU

GPU

LLVM

31,184

26

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "getAddrModeArguments", "(", "IntrinsicInst", "*", "II", ",", "SmallVectorImpl", "<", "Value", "*", ">", "&", "Ops", ",", "Type", "*", "&", "AccessTy", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", ...

[ "CodeGenPrepare", "sinks", "address", "calculations", "into", "the", "same", "BB", "as", "Load/Store", "instructions", "reading", "the", "address", "." ]

[ "AMDGPU", "SI", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "Intrinsic::amdgcn_ds_fadd", "Intrinsic::amdgcn_ds_fmin", "Intrinsic::amdgcn_ds_fmax", "0" ]

SIISelLowering (2)3

getAddrModeArguments

AMDGPU

GPU

LLVM

31,185

96

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "==", "MVT", "::", "f32",...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "AMDGPU", "AMDGPU", "MVT::f32", "MVT::f64" ]

AMDGPUISelLowering (2)

isFPImmLegal

AMDGPU

GPU

LLVM

31,186

40

1

[]

[ "<s>", "void", "RISCVRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "RISCV", "RISCV", "0", "\"Unexpected non-zero SPAdj value\"", "RISCV", "RISCV", "1", "32", "\"Frame offsets outside of the signed 32-bit range not supported\"", "12", "32", "\"Int32 expected\"", "RISCV::GPRRegClass", "RISCV::ADD", "0", "1" ]

RISCVRegisterInfo10

eliminateFrameIndex

RISCV

CPU

LLVM

31,187

304

1

[]

[ "<s>", "const", "char", "*", "TGSITargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "TGSIISD", "::", "LOAD_INPUT", ":", "return", "\"TGSIISD::LOAD_INPUT\"", ";", "case", "TGSIISD"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "TGSI", "TGSI", "TGSIISD::LOAD_INPUT", "\"TGSIISD::LOAD_INPUT\"", "TGSIISD::CALL", "\"TGSIISD::CALL\"", "TGSIISD::RET", "\"TGSIISD::RET\"", "\"Invalid opcode\"" ]

TGSIISelLowering

getTargetNodeName

TGSI

Virtual ISA

LLVM

31,188

50

1

[]

[ "<s>", "virtual", "const", "MipsSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Mips", "Mips" ]

MipsTargetMachine

getSubtargetImpl

Mips

CPU

LLVM

31,189

14

1

[]

[ "<s>", "void", "ELFTeeRISCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "Size", "=", "getFixupKindSize", "(", "Fixup", "...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "TeeRISC", "TeeRISC", "\"Invalid fixup offset!\"", "\"Cannot fixup unknown value.\"", "1", "\"Cannot fixup 1 byte value.\"", "8", "\"Cannot fixup 8 byte value.\"", "4", "2", "\"Write Code here to fixup\\n\"" ]

TeeRISCAsmBackend

applyFixup

TeeRISC

CPU

LLVM

31,190

102

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "MVT", "S...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelLowering103

allowsMisalignedMemoryAccesses

Hexagon

DSP

LLVM

31,191

70

1

[]

[ "<s>", "BitVector", "SystemZRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "SystemZFrameLowering", "*", "TFI", "=", "getFrameLowering",...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::A0", "SystemZ::A1", "SystemZ::FPC" ]

SystemZRegisterInfo10

getReservedRegs

SystemZ

CPU

LLVM

31,192

161

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignmen...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memmove", "." ]

[ "ARM", "ARM" ]

ARMSelectionDAGInfo18

EmitTargetCodeForMemmove

ARM

CPU

LLVM

31,193

67

1

[]

[ "<s>", "bool", "NVPTXLowerAggrCopies", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "SmallVector", "<", "LoadInst", "*", ",", "4", ">", "AggrLoads", ";", "SmallVector", "<", "MemIntrinsic", "*", ",", "4", ">", "MemCalls", ";", "const", "Data...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "NVPTX", "4", "4", "0", "0", "0", "0", "1" ]

NVPTXLowerAggrCopies12

runOnFunction

NVPTX

GPU

LLVM

31,194

488

1

[]

[ "<s>", "void", "RISCVDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", "->", "getXLenVT", "(", ")", ";", "if", "(", "Node", "->",...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "RISCV", "RISCV", "\"== \"", "\"\\n\"", "1", "0", "ISD::Constant", "RISCV::X0", "ISD::FrameIndex", "0", "0", "RISCV::ADDI" ]

RISCVISelDAGToDAG32

Select

RISCV

CPU

LLVM

31,195

251

1

[]

[ "<s>", "const", "char", "*", "output_v9branch", "(", "rtx", "op", ",", "rtx", "dest", ",", "int", "reg", ",", "int", "label", ",", "int", "reversed", ",", "int", "annul", ",", "rtx_insn", "*", "insn", ")", "{", "static", "char", "string", "[", "64", ...

[ "Return", "the", "string", "to", "output", "a", "conditional", "branch", "to", "LABEL", ",", "testing", "register", "REG", ".", "LABEL", "is", "the", "operand", "number", "of", "the", "label", ";", "REG", "is", "the", "operand", "number", "of", "the", "r...

[ "sparc", "64", "0", "3", "\"brnz\"", "\"brz\"", "\"brgez\"", "\"brlz\"", "\"brlez\"", "\"brgz\"", "\",a\"", "2", "0", "2", "\",pt\"", "\",pn\"", "3", "8", "1", "260000", "260000", "0", "\".+12\\n\\t nop\\n\\t\"", "3", "12", "\"b\\t\"", "2", "\"ba,pt\\t%%xcc, \""...

sparc4

output_v9branch

sparc

CPU

GCC

31,196

453

1

[]

[ "<s>", "unsigned", "getMinimumNopSize", "(", ")", "const", "override", "{", "return", "2", ";", "}", "</s>" ]

[ "Returns", "the", "minimum", "size", "of", "a", "nop", "in", "bytes", "on", "this", "target", "." ]

[ "M680x0", "2" ]

M680x0AsmBackend

getMinimumNopSize

M680x0

MPU

LLVM

31,197

11

1

[]

[ "<s>", "Z80Subtarget", "&", "Z80Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "HasIdxHalfRegs", "=", "HasUndocOps", ";", "return", "*", "...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Z80", "Z80", "Z80" ]

Z80Subtarget1

initializeSubtargetDependencies

Z80

MPU

LLVM

31,198

29

1

[]

[ "<s>", "int", "h8300_hard_regno_mode_ok", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_H8300", ")", "return", "(", "(", "regno", "&", "1", ")", "==", "0", ")", "||", "(", "mode", "==", "HImode", ")", "||", "(...

[ "Worker", "function", "for", "HARD_REGNO_MODE_OK", "." ]

[ "h8300", "1", "0", "1" ]

h83003

h8300_hard_regno_mode_ok

h8300

MPU

GCC

31,199

51

1

[]