docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "finish", "(", ")", "override", "{", "for", "(", "auto", "*", "Sym", ":", "UpdateOther", ")", "if", "(", "Sym", "->", "isVariable", "(", ")", ")", "copyLocalEntry", "(", "Sym", ",", "Sym", "->", "getVariableValue", "(", ")", ")", ";", ...	[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]	[ "PowerPC" ]	PPCMCTargetDesc25	finish	PowerPC	CPU	LLVM	3,200	40	1	[]
[ "<s>", "bool", "LC2200AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "false", ...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "LC2200", "LC2200" ]	LC2200AsmBackend	fixupNeedsRelaxation	LC2200	CPU	LLVM	3,201	29	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "AArch64", "AArch64" ]	AArch64FrameLowering100	hasFP	AArch64	CPU	LLVM	3,202	127	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "SIC" ]	SICSubtarget	getInstrItineraryData	SIC	CPU	LLVM	3,203	14	1	[]
[ "<s>", "static", "bool", "v850_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "10", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]	[ "v850", "10" ]	v8504	v850_function_value_regno_p	v850	MPU	GCC	3,204	18	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintType", "MOSTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "MOS", "MOS", "1", "0" ]	MOSISelLowering	getConstraintType	MOS	MPU	LLVM	3,205	67	1	[]
[ "<s>", "static", "void", "mips_expand_to_rtl_hook", "(", "void", ")", "{", "mips_set_tuning_info", "(", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_EXPAND_TO_RTL_HOOK", "." ]	[ "mips" ]	mips	mips_expand_to_rtl_hook	mips	CPU	GCC	3,206	12	1	[]
[ "<s>", "bool", "MipsFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "TargetSupported", ")", "return", "false", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "bre...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "Mips", "Mips" ]	MipsFastISel12	fastSelectInstruction	Mips	CPU	LLVM	3,207	193	1	[]
[ "<s>", "const", "MCExpr", "", "X86_64MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "", "GV", ",", "Mangler", "", "Mang", ",", "MachineModuleInfo", "", "MMI", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer...	[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]	[ "X86", "X86", "4" ]	X86TargetObjectFile11	getTTypeGlobalReference	X86	CPU	LLVM	3,208	120	1	[]
[ "<s>", "int", "getOffset", "(", ")", "const", "{", "return", "Offset", ";", "}", "</s>" ]	[ "Get", "the", "offest", "of", "a", "string", "in", "the", "string", "table", "." ]	[ "Mips" ]	MipsMCSymbolRefExpr	getOffset	Mips	CPU	LLVM	3,209	10	1	[]
[ "<s>", "unsigned", "ARMAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "ARMOperand", "&", "Op", "=", "static_cast", "<", "ARMOperand", "&", ">", "(", "AsmOp", ")", ";", "switch", "(", ...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "ARM", "ARM", "ARM", "ARM", "0", "\"expression value must be representable in 32 bits\"", "ARM::GPRRegClassID" ]	ARMAsmParser101	validateTargetOperandClass	ARM	CPU	LLVM	3,210	176	1	[]
[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "SystemZ" ]	SystemZSubtarget	enableMachineScheduler	SystemZ	CPU	LLVM	3,211	11	1	[]
[ "<s>", "unsigned", "TPCInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "TPC", "TPC", "\"insertBranch must not be told to insert a fallthrough\"", "\"code size not handled\"", "4", "TPC::JMPR_u", "2", "\"Malformed cond vector\"", "0", "TPC::JMPR", "1", "1", "\"Cond. cannot be empty when multiple branchings are required\"", "0", "TPC::JMPR", "1", "TPC::JM...	TPCInstrInfo	insertBranch	TPC	Virtual ISA	LLVM	3,212	369	1	[]
[ "<s>", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "IsHazardRecognizerMode", "=", "true", ";", "CurrCycleInstr", "=", "MI", ";", "unsigned", "W", "=", "PreEmitNoopsCommon", "(", "MI", ")", ";", "fixHazards",...	[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]	[ "AMDGPU" ]	GCNHazardRecognizer (2)	PreEmitNoops	AMDGPU	GPU	LLVM	3,213	39	1	[]
[ "<s>", "static", "void", "ia64_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "\"__divsi3\"", ")", ";", "set_optab_libfunc", "(", "udiv_optab", ",", "SImode", ",", "\"__udivsi3\"", ")", ";", "set_optab_libfunc", ...	[ "Set", "SImode", "div/mod", "functions", ",", "init_integral_libfuncs", "only", "initializes", "modes", "of", "word_mode", "and", "larger", ".", "Rename", "the", "TFmode", "libfuncs", "using", "the", "HPUX", "conventions", ".", "__divtf3", "is", "used", "for", "...	[ "ia64", "\"__divsi3\"", "\"__udivsi3\"", "\"__modsi3\"", "\"__umodsi3\"", "\"_U_Qfadd\"", "\"_U_Qfsub\"", "\"_U_Qfmpy\"", "\"_U_Qfdiv\"", "\"_U_Qfneg\"", "\"_U_Qfcnvff_sgl_to_quad\"", "\"_U_Qfcnvff_dbl_to_quad\"", "\"_U_Qfcnvff_f80_to_quad\"", "\"_U_Qfcnvff_quad_to_sgl\"", "\"_U_Qfcnvff_...	ia64	ia64_init_libfuncs	ia64	CPU	GCC	3,214	254	1	[]
[ "<s>", "StringRef", "HexagonMCInstrInfo", "::", "getName", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "return", "MCII", ".", "getName", "(", "MCI", ".", "getOpcode", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "Hexagon", "Hexagon" ]	HexagonMCInstrInfo (2)1	getName	Hexagon	DSP	LLVM	3,215	29	1	[]
[ "<s>", "bool", "ARMDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "d...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "ARM", "ARM", "\"Unexpected asm memory constraint\"" ]	ARMISelDAGToDAG1	SelectInlineAsmMemoryOperand	ARM	CPU	LLVM	3,216	100	1	[]
[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ".", "...	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "1.0f", "\"expected switch to return\"" ]	AMDGPULegalizerInfo59	legalizeCustom	AMDGPU	GPU	LLVM	3,217	427	1	[]
[ "<s>", "bool", "ix86_expand_pinsr", "(", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "3", "]", ";", "unsigned", "int", "size", "=", "INTVAL", "(", "operands", "[", "1", "]...	[ "Expand", "an", "insert", "into", "a", "vector", "register", "through", "pinsr", "insn", ".", "Return", "true", "if", "successful", "." ]	[ "i386", "0", "3", "1", "2", "0", "1" ]	i3864	ix86_expand_pinsr	i386	CPU	GCC	3,218	333	1	[]
[ "<s>", "static", "bool", "cmse_func_args_or_return_in_stack", "(", "tree", "fndecl", ",", "tree", "name", ",", "tree", "fntype", ")", "{", "function_args_iterator", "args_iter", ";", "CUMULATIVE_ARGS", "args_so_far_v", ";", "cumulative_args_t", "args_so_far", ";", "bo...	[ "This", "function", "returns", "true", "if", "a", "function", "with", "declaration", "FNDECL", "and", "type", "FNTYPE", "uses", "the", "stack", "to", "pass", "arguments", "or", "return", "variables", "and", "false", "otherwise", ".", "This", "is", "used", "f...	[ "arm", "\"%qE attribute not available to functions with arguments \"", "\"passed on the stack\"", "\"%qE attribute not available to functions with variable number \"", "\"of arguments\"", "\"%qE attribute not available to functions that return value on \"", "\"the stack\"" ]	arm	cmse_func_args_or_return_in_stack	arm	CPU	GCC	3,219	199	1	[]
[ "<s>", "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::FeatureGCN3Encoding", "\"Disassembly not yet supported for subtarget\"", "8", "0", "8", "0", "4", "AMDGPU", "4", "32", "AMDGPU", "AMDGPU::V_MAC_F32_e64_vi", "AMDGPU::V_MAC_F32_e64_si", "AMDGPU::V_MAC_F16_e64_vi", "0", "AMDGPU::OpName", "0" ]	AMDGPUDisassembler27	getInstruction	AMDGPU	GPU	LLVM	3,220	467	1	[]
[ "<s>", "static", "int", "frv_registers_conflict_p_1", "(", "rtx", "", "x", ",", "void", "", "data", ")", "{", "unsigned", "int", "regno", ",", "i", ";", "regstate_t", "cond", ";", "cond", "=", "", "(", "regstate_t", "", ")", "data", ";", "if", "(...	[ "A", "for_each_rtx", "callback", ".", "Return", "1", "if", "", "X", "depends", "on", "an", "instruction", "in", "the", "current", "packet", ".", "DATA", "points", "to", "a", "regstate_t", "that", "describes", "the", "condition", "under", "which", "", "X"...	[ "frv", "0", "1", "1", "0", "1", "1", "1", "1", "0" ]	frv2	frv_registers_conflict_p_1	frv	VLIW	GCC	3,221	235	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "RI5CY", "RISCV", "0", "\"insertBranch must not be told to insert a fallthrough\"", "3", "0", "\"RISCV branch conditions have two components!\"", "RISCV::PseudoBR", "1", "0", "1", "2", "1", "RISCV::PseudoBR", "2" ]	RISCVInstrInfo	insertBranch	RI5CY	CPU	LLVM	3,222	235	1	[]
[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "auto", "*", "RetTy", "=", "ICA", ".", "getReturnType", "(", ")", ";", "switch...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "RISCV", "RISCV", "Intrinsic::experimental_stepvector", "1", "1" ]	RISCVTargetTransformInfo10	getIntrinsicInstrCost	RISCV	CPU	LLVM	3,223	86	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "!", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", "&&", "\"X86-64 PIC uses RIP relativ...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "X86", "X86", "X86", "\"X86-64 PIC uses RIP relative addressing\"", "X86", "X86", "X86", "X86", "0", "X86::GR32RegisterClass", "X86::MOVPC32r", "0", "X86", "X86::GR32RegisterClass", "X86::ADD32ri", "\"_GLOBAL_OFFSET_TABLE_\"", "0", "X86II::MO_GOT_ABSOLUTE_ADDRESS", "X86" ]	X86InstrInfo108	getGlobalBaseReg	X86	CPU	LLVM	3,224	249	1	[]
[ "<s>", "static", "tree", "rs6000_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "fnmask", ";", "if", "(", "code", ">=", "RS6000_BUILTIN_COUNT", ")", "return", "error_mark_node", ";", "fnmask", "=...	[ "Returns", "the", "rs6000", "builtin", "decl", "for", "CODE", "." ]	[ "rs6000" ]	rs60004	rs6000_builtin_decl	rs6000	CPU	GCC	3,225	64	1	[]
[ "<s>", "bool", "AMDGPUInstrInfo", "::", "shouldScheduleLoadsNear", "(", "SDNode", "", "Load1", ",", "SDNode", "", "Load2", ",", "int64_t", "Offset1", ",", "int64_t", "Offset2", ",", "unsigned", "NumLoads", ")", "const", "{", "assert", "(", "Offset2", ">", ...	[ "shouldScheduleLoadsNear", "-", "This", "is", "a", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "(", "in", "conjunction", "with", "areLoadsFromSameBasePtr", ")", "if", "two", "loads", "should", "be", "scheduled", "togther", "." ]	[ "R600", "\"Second offset should be larger than first offset!\"", "16", "16" ]	AMDGPUInstrInfo10	shouldScheduleLoadsNear	R600	GPU	LLVM	3,226	49	1	[]
[ "<s>", "AliasResult", "AMDGPUAAResult", "::", "alias", "(", "const", "MemoryLocation", "&", "LocA", ",", "const", "MemoryLocation", "&", "LocB", ",", "AAQueryInfo", "&", "AAQI", ")", "{", "unsigned", "asA", "=", "LocA", ".", "Ptr", "->", "getType", "(", ")...	[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "becaus...	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAliasAnalysis1	alias	AMDGPU	GPU	LLVM	3,227	243	1	[]
[ "<s>", "void", "SNESFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "SNES", "SNES" ]	SNESFrameLowering	emitEpilogue	SNES	DSP	LLVM	3,228	16	1	[]
[ "<s>", "void", "BPFRegisterInfo", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "BPF", "BPF" ]	BPFRegisterInfo12	processFunctionBeforeFrameFinalized	BPF	Virtual ISA	LLVM	3,229	12	1	[]
[ "<s>", "void", "arm_emit_eabi_attribute", "(", "const", "char", "*", "name", ",", "int", "num", ",", "int", "val", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "\"\\t.eabi_attribute %d, %d\"", ",", "num", ",", "val", ")", ";", "if", "(", "flag_verbose_...	[ "This", "function", "is", "used", "to", "emit", "an", "EABI", "tag", "and", "its", "associated", "value", ".", "We", "emit", "the", "numerical", "value", "of", "the", "tag", "in", "case", "the", "assembler", "does", "not", "support", "textual", "tags", "...	[ "arm", "\"\\t.eabi_attribute %d, %d\"", "\"\\t%s %s\"", "\"\\n\"" ]	arm	arm_emit_eabi_attribute	arm	CPU	GCC	3,230	51	1	[]
[ "<s>", "int", "xtensa_expand_block_move", "(", "rtx", "*", "operands", ")", "{", "static", "const", "machine_mode", "mode_from_align", "[", "]", "=", "{", "VOIDmode", ",", "QImode", ",", "HImode", ",", "VOIDmode", ",", "SImode", ",", "}", ";", "rtx", "dst_...	[ "Try", "to", "expand", "a", "block", "move", "operation", "to", "an", "RTL", "block", "move", "instruction", ".", "If", "not", "optimizing", "or", "if", "the", "block", "size", "is", "not", "a", "constant", "or", "if", "the", "block", "is", "small", ",...	[ "xtensa", "0", "1", "2", "2", "2", "2", "0", "0", "0", "2", "0", "2", "3", "0", "0", "4", "2", "1", "2", "0", "0", "0", "0", "1", "1", "0", "4", "4", "2", "2", "1", "1" ]	xtensa1	xtensa_expand_block_move	xtensa	MPU	GCC	3,231	466	1	[]
[ "<s>", "int", "ARMBaseInstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "SDNode", "", "Node", ")", "const", "{", "if", "(", "!", "Node", "->", "isMachineOpcode", "(", ")", ")", "return", "1", ";", "if", "(", ...	[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]	[ "ARM", "ARM", "1", "1", "ARM::VLDMQIA", "ARM::VSTMQIA", "2" ]	ARMBaseInstrInfo (2)	getInstrLatency	ARM	CPU	LLVM	3,232	88	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "M680x0FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCal...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "M680x0", "M680x0", "0", "0", "1", "0", "M680x0", "0" ]	M680x0FrameLowering	eliminateCallFramePseudoInstr	M680x0	MPU	LLVM	3,233	435	1	[]
[ "<s>", "static", "bool", "sparc_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "sparc_pic_register_p", "(", "XEXP", "(", "addr", ",", "0...	[ "Return", "true", "if", "ADDR", "(", "a", "legitimate", "address", "expression", ")", "has", "an", "effect", "that", "depends", "on", "the", "machine", "mode", "it", "is", "used", "for", ".", "In", "PIC", "mode", ",", "(", "mem", ":", "HI", "[", "%",...	[ "sparc", "0", "1" ]	sparc	sparc_mode_dependent_address_p	sparc	CPU	GCC	3,234	50	1	[]
[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "static", "std", "::", "map", "<", "StringRef", ",", "Hexagon", "::", "ArchEnum", ">", "CpuTable", "{", "{", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "\"generic\"", "Hexagon::ArchEnum", "\"hexagonv5\"", "Hexagon::ArchEnum", "\"hexagonv55\"", "Hexagon::ArchEnum", "\"hexagonv60\"", "Hexagon::ArchEnum", "\"hexagonv62\"", "Hexagon::ArchEnum", "\"hexagonv65\"", "Hexagon::ArchEnum", ...	HexagonSubtarget47	initializeSubtargetDependencies	Hexagon	DSP	LLVM	3,235	199	1	[]
[ "<s>", "const", "char", "*", "getName", "(", "unsigned", "RegNo", ")", "const", "{", "std", "::", "stringstream", "O", ";", "O", "<<", "\"reg\"", "<<", "RegNo", ";", "return", "getStrPool", "(", ")", "->", "getManagedString", "(", "O", ".", "str", "(",...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "NVPTX", "\"reg\"" ]	NVPTXRegisterInfo (2)	getName	NVPTX	GPU	LLVM	3,236	44	1	[]
[ "<s>", "static", "void", "mips16_split_long_branches", "(", "void", ")", "{", "bool", "something_changed", ";", "if", "(", "!", "TARGET_MIPS16", ")", "return", ";", "do", "{", "rtx_insn", "*", "insn", ";", "shorten_branches", "(", "get_insns", "(", ")", ")",...	[ "If", "we", "'re", "compiling", "a", "MIPS16", "function", ",", "look", "for", "and", "split", "any", "long", "branches", ".", "This", "must", "be", "called", "after", "all", "other", "instruction", "modifications", "in", "mips_reorg", "." ]	[ "mips", "4", "2" ]	mips4	mips16_split_long_branches	mips	CPU	GCC	3,237	262	1	[]
[ "<s>", "void", "ix86_option_override", "(", "void", ")", "{", "ix86_option_override_internal", "(", "true", ",", "&", "global_options", ",", "&", "global_options_set", ")", ";", "}", "</s>" ]	[ "Implement", "the", "TARGET_OPTION_OVERRIDE", "hook", "." ]	[ "i386" ]	i386-options	ix86_option_override	i386	CPU	GCC	3,238	18	1	[]
[ "<s>", "bool", "SICAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "SIC", "SIC" ]	SICAsmBackend	writeNopData	SIC	CPU	LLVM	3,239	18	1	[]
[ "<s>", "int", "avr_hard_regno_call_part_clobbered", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "avr_hard_regno_mode_ok", "(", "regno", ",", "mode", ")", ")", "return", "0", ";", "return", "(", "(", "regno", "<=", "LAST_C...	[ "Implement", "`", "HARD_REGNO_CALL_PART_CLOBBERED", "'", "." ]	[ "avr", "0", "1" ]	avr5	avr_hard_regno_call_part_clobbered	avr	MPU	GCC	3,240	76	1	[]
[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "X86", "X86", "0", "\"Unexpected\"", "X86::TAILJMPm64", "X86::TAILJMPm", "0", "0", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", "3", "3", "3" ]	X86RegisterInfo21	eliminateFrameIndex	X86	CPU	LLVM	3,241	358	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64" ]	AArch64AddressTypePromotion	getAnalysisUsage	AArch64	CPU	LLVM	3,242	42	1	[]
[ "<s>", "static", "section", "", "avr_asm_select_section", "(", "tree", "decl", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "section", "", "sect", "=", "default_elf_select_section", "(", "decl", ",", "reloc", ",", "align", ")", ...	[ "Implement", "`", "TARGET_ASM_SELECT_SECTION", "'" ]	[ "avr", "\".rodata\"", "0" ]	avr4	avr_asm_select_section	avr	MPU	GCC	3,243	203	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"NVPTX Replace Image Handles\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "NVPTX", "\"NVPTX Replace Image Handles\"" ]	NVPTXReplaceImageHandles1	getPassName	NVPTX	GPU	LLVM	3,244	13	1	[]
[ "<s>", "bool", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "MipsTargetMachine", "&", "TM", "=", "getMipsTargetMachine", "(", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", "TM", ")", ")", ";", "if", "(", "TM", ".", "getSubtarget",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine13	addPreEmitPass	Mips	CPU	LLVM	3,245	50	1	[]
[ "<s>", "static", "void", "expand_block_set_4", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", ...	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "4-byte", "chunks", "." ]	[ "visium", "4", "1", "3", "2", "0", "1", "0xff", "8", "1", "1", "2", "2", "0", "1" ]	visium3	expand_block_set_4	visium	Virtual ISA	GCC	3,246	245	1	[]
[ "<s>", "unsigned", "PPCFrameLowering", "::", "determineFrameLayoutAndUpdate", "(", "MachineFunction", "&", "MF", ",", "bool", "UseEstimate", ")", "const", "{", "unsigned", "NewMaxCallFrameSize", "=", "0", ";", "unsigned", "FrameSize", "=", "determineFrameLayout", "(",...	[ "Determine", "the", "frame", "layout", "and", "update", "the", "machine", "function", "." ]	[ "PowerPC", "PPC", "0" ]	PPCFrameLowering3	determineFrameLayoutAndUpdate	PowerPC	CPU	LLVM	3,247	58	1	[]
[ "<s>", "bool", "arm_frame_pointer_required", "(", "void", ")", "{", "if", "(", "SUBTARGET_FRAME_POINTER_REQUIRED", ")", "return", "true", ";", "if", "(", "cfun", "->", "has_nonlocal_label", ")", "return", "true", ";", "if", "(", "TARGET_ARM", "&&", "TARGET_APCS_...	[ "Implement", "TARGET_FRAME_POINTER_REQUIRED", "." ]	[ "arm", "0", "32" ]	arm6	arm_frame_pointer_required	arm	CPU	GCC	3,248	120	1	[]
[ "<s>", "void", "LC2200FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "LC2200", "LC2200", "\"Shrink-wrapping not yet supported\"", "LC2200", "LC2200", "\"RISC-V backend can't currently handle functions that need stack \"", "\"realignment and have variable sized objects\"", "LC2200::fp", "LC2200::sp", "0", "0", "LC2200", "\"cannot realign\"" ]	LC2200FrameLowering1	emitPrologue	LC2200	CPU	LLVM	3,249	420	1	[]
[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "\"Shrink-wrapping not yet supported\"", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]	Mips16FrameLowering23	emitPrologue	Mips	CPU	LLVM	3,250	382	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ",", "bool", "DoRegPressureReduce", ")", "const", "{", "if", "(", "Subtarget", ".", "g...	[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]	[ "PowerPC", "PPC" ]	PPCInstrInfo129	getMachineCombinerPatterns	PowerPC	CPU	LLVM	3,251	65	1	[]
[ "<s>", "unsigned", "getBase", "(", ")", "const", "{", "assert", "(", "Base", ")", ";", "return", "Base", ";", "}", "</s>" ]	[ "Returns", "the", "base", "of", "this", "range", "." ]	[ "M68k" ]	M68kCollapseMOVEMPass	getBase	M68k	MPU	LLVM	3,252	15	1	[]
[ "<s>", "const", "NVPTXRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RegInfo", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXInstrInfo	getRegisterInfo	NVPTX	GPU	LLVM	3,253	12	1	[]
[ "<s>", "bool", "TPCHazardRecognizer", "::", "canReserveResources", "(", "SUnit", "", "SU", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isPseudo", "(", ")", ")", "{", "return", "(", "CurrentP...	[ "Check", "if", "the", "resources", "occupied", "by", "a", "machine", "instruction", "are", "available", "in", "the", "current", "state", "." ]	[ "TPC", "TPC", "2" ]	TPCHazardRecognizer	canReserveResources	TPC	Virtual ISA	LLVM	3,254	85	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "getOpcodeAfterMemoryUnfold", "(", "unsigned", "Opc", ",", "bool", "UnfoldLoad", ",", "bool", "UnfoldStore", ",", "unsigned", "", "LoadRegIndex", ")", "const", "{", "const", "X86MemoryFoldTableEntry", "", "I", "=", "looku...	[ "getOpcodeAfterMemoryUnfold", "-", "Returns", "the", "opcode", "of", "the", "would", "be", "new", "instruction", "after", "load", "/", "store", "are", "unfolded", "from", "an", "instruction", "of", "the", "specified", "opcode", "." ]	[ "X86", "X86", "X86", "0", "0", "0" ]	X86InstrInfo (2)3	getOpcodeAfterMemoryUnfold	X86	CPU	LLVM	3,255	96	1	[]
[ "<s>", "static", "rtx", "tilegx_delegitimize_address", "(", "rtx", "x", ")", "{", "x", "=", "delegitimize_mem_from_attrs", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ...	[ "Implement", "TARGET_DELEGITIMIZE_ADDRESS", "." ]	[ "tilegx", "0", "0", "1", "0", "0", "0" ]	tilegx	tilegx_delegitimize_address	tilegx	VLIW	GCC	3,256	148	1	[]
[ "<s>", "void", "PatmosFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Patmos", "Patmos", "0", "Patmos::ADJCALLSTACKDOWN", "0xFFF", "Patmos::SUBi", "Patmos::SUBl", "Patmos::ADJCALLSTACKUP", "0xFFF", "Patmos::ADDi", "Patmos::ADDl", "\"Unsupported pseudo instruction.\"", "Patmos::RSP", "Patmos::RSP" ]	PatmosFrameLowering	eliminateCallFramePseudoInstr	Patmos	VLIW	LLVM	3,257	196	1	[]
[ "<s>", "static", "machine_mode", "ix86_promote_function_mode", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", ",", "const_tree", "fntype", ",", "int", "for_return", ")", "{", "if", "(", "cfun", "->", "machine", "->", "fu...	[ "Pointer", "function", "arguments", "and", "return", "values", "are", "promoted", "to", "word_mode", "." ]	[ "i386" ]	i386	ix86_promote_function_mode	i386	CPU	GCC	3,258	65	1	[]
[ "<s>", "static", "bool", "ix86_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "...	[ "A", "C", "expression", "that", "indicates", "when", "an", "argument", "must", "be", "passed", "by", "reference", ".", "If", "nonzero", "for", "an", "argument", ",", "a", "copy", "of", "that", "argument", "is", "made", "in", "memory", "and", "a", "pointe...	[ "i386", "1", "2", "4", "8", "1", "1", "0" ]	i3864	ix86_pass_by_reference	i386	CPU	GCC	3,259	154	1	[]
[ "<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]	[ "Z80old" ]	Z80oldRegisterInfo	trackLivenessAfterRegAlloc	Z80old	MPU	LLVM	3,260	15	1	[]
[ "<s>", "const", "MCPhysReg", "", "SIRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU::NoRegister" ]	SIRegisterInfo1	getCalleeSavedRegs	AMDGPU	GPU	LLVM	3,261	91	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "Mips" ]	MipsSubtarget (2)1	getInstrItineraryData	Mips	CPU	LLVM	3,262	14	1	[]
[ "<s>", "MachineBasicBlock", "", "WebAssemblyTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", "->", "getInstrI...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "WebAssembly", "WebAssembly", "\"Unexpected instr type to insert\"", "WebAssembly::FP_TO_SINT_I32_F32", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::FP_TO_UINT_I32_F32", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::FP_TO_SINT_I64_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::FP_TO_UINT_I64...	WebAssemblyISelLowering79	EmitInstrWithCustomInserter	WebAssembly	Virtual ISA	LLVM	3,263	288	1	[]
[ "<s>", "bool", "ResourceAssignment", "::", "isPseudo", "(", "SUnit", "*", "SU", ")", "const", "{", "return", "(", "!", "SU", "->", "getInstr", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "is", "a", "pseudo", "instruction", "that", "does", "n't", "correspond", "to", "a", "real", "machine", "instruction", "." ]	[ "TMS320C64X" ]	TMS320C64XHazardRecognizer	isPseudo	TMS320C64X	VLIW	LLVM	3,264	22	1	[]
[ "<s>", "bool", "X86FastISel", "::", "isTypeLegal", "(", "const", "Type", "*", "Ty", ",", "EVT", "&", "VT", ",", "bool", "AllowI1", ")", "{", "VT", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "VT", "==", "MVT", ":...	[ "Return", "true", "if", "this", "type", "is", "legal", "." ]	[ "X86", "X86", "MVT::Other", "MVT::f64", "X86", "MVT::f32", "X86", "MVT::f80", "MVT::i1" ]	X86FastISel117	isTypeLegal	X86	CPU	LLVM	3,265	105	1	[]
[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "AArch64" ]	AArch64TargetMachine (2)3	getSubtargetImpl	AArch64	CPU	LLVM	3,266	140	1	[]
[ "<s>", "static", "machine_mode", "sparc_preferred_simd_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_VIS", ")", "switch", "(", "mode", ")", "{", "case", "SImode", ":", "return", "V2SImode", ";", "case", "HImode", ":", "return", "V4HImode", ...	[ "Implement", "the", "TARGET_VECTORIZE_PREFERRED_SIMD_MODE", "target", "hook", "." ]	[ "sparc" ]	sparc4	sparc_preferred_simd_mode	sparc	CPU	GCC	3,267	43	1	[]
[ "<s>", "const", "HexagonSubtarget", "*", "HexagonTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeSet", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"target-cpu\"", "\"target-features\"", "Hexagon" ]	HexagonTargetMachine (2)	getSubtargetImpl	Hexagon	DSP	LLVM	3,268	155	1	[]
[ "<s>", "inline", "static", "rtx", "next_consecutive_mem", "(", "rtx", "mem", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "HOST_WIDE_INT", "offset", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "rtx", "addr", "=", "plus_constant",...	[ "Helper", "for", "gen_movmem_ldrd_strd", ".", "Increase", "the", "address", "of", "memory", "rtxby", "mode", "size", "." ]	[ "arm", "0" ]	arm	next_consecutive_mem	arm	CPU	GCC	3,269	55	1	[]
[ "<s>", "void", "SICFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineFr...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC::X" ]	SICFrameLowering	emitEpilogue	SIC	CPU	LLVM	3,270	144	1	[]
[ "<s>", "const", "MCPhysReg", "", "SPIRVRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedReg", "=", "{", "0", "}", ";", "return", "&", "CalleeSavedReg", ";", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "SPIRV", "SPIRV", "0" ]	SPIRVRegisterInfo	getCalleeSavedRegs	SPIRV	Virtual ISA	LLVM	3,271	28	1	[]
[ "<s>", "rtx_insn", "", "s390_load_got", "(", "void", ")", "{", "rtx_insn", "", "insns", ";", "rtx", "got_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "12", ")", ";", "start_sequence", "(", ")", ";", "emit_move_insn", "(", "got_rtx", ",", "s390_got_symbol...	[ "Return", "insn", "sequence", "to", "load", "the", "GOT", "register", "." ]	[ "s390", "12" ]	s390	s390_load_got	s390	MPU	GCC	3,272	48	1	[]
[ "<s>", "bool", "HexagonDCE", "::", "run", "(", ")", "{", "bool", "Collected", "=", "collect", "(", ")", ";", "if", "(", "!", "Collected", ")", "return", "false", ";", "const", "SetVector", "<", "NodeId", ">", "&", "DeadNodes", "=", "getDeadNodes", "(",...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "Hexagon", "Hexagon", "\"Partly dead: \"" ]	HexagonRDFOpt	run	Hexagon	DSP	LLVM	3,273	282	1	[]
[ "<s>", "unsigned", "SPUTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "1", ";", "case", "ISD", ...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "CellSPU", "SPU", "1", "ISD::SETCC", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i32" ]	SPUISelLowering1	ComputeNumSignBitsForTargetNode	CellSPU	MPU	LLVM	3,274	80	1	[]
[ "<s>", "bool", "ARMLowOverheadLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "const", "ARMSubtarget", "&", "ST", "=", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "mf", ".", "getSubtarget", "(", ")", ")", ";...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "\"ARM Loops on \"", "\" ------------- \\n\"", "ARM", "ARM", "ARM" ]	ARMLowOverheadLoops	runOnMachineFunction	ARM	CPU	LLVM	3,275	206	1	[]
[ "<s>", "static", "bool", "s390_short_displacement", "(", "rtx", "disp", ")", "{", "if", "(", "!", "disp", ")", "return", "true", ";", "if", "(", "!", "TARGET_LONG_DISPLACEMENT", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "disp", ")", "==", ...	[ "Return", "true", "if", "DISP", "is", "a", "valid", "short", "displacement", "." ]	[ "s390", "0", "4096", "0", "0", "1", "0", "1" ]	s390	s390_short_displacement	s390	MPU	GCC	3,276	118	1	[]
[ "<s>", "int", "msp430_hard_regno_nregs_with_padding", "(", "int", "regno", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "PSImode", ")", "return", "2", ";", "if", "(", "mode", "==", "CPSImode", ")", "return", "4", ";", ...	[ "Implements", "HARD_REGNO_NREGS_WITH_PADDING", "." ]	[ "msp430", "2", "4" ]	msp4305	msp430_hard_regno_nregs_with_padding	msp430	MPU	GCC	3,277	38	1	[]
[ "<s>", "void", "GBZ80MCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "const", "uint16_t", "*", "Words", "=", "reinterpret_c...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "GBZ80", "GB", "2", "1", "0", "0x00ff", "0", "0xff00", "8" ]	GBZ80MCCodeEmitter	emitInstruction	GBZ80	MPU	LLVM	3,278	102	1	[]
[ "<s>", "static", "bool", "rs6000_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "tree", "fntype", ";", "if", "(", "decl", ")", "fntype", "=", "TREE_TYPE", "(", "decl", ")", ";", "else", "fntype", "=", "TREE_TYPE", "(", "TREE...	[ "Say", "whether", "a", "function", "is", "a", "candidate", "for", "sibcall", "handling", "or", "not", ".", "We", "do", "not", "allow", "indirect", "calls", "to", "be", "optimized", "into", "sibling", "calls", ".", "Also", ",", "we", "ca", "n't", "do", ...	[ "rs6000", "0", "0", "\"longcall\"", "\"shortcall\"" ]	rs60005	rs6000_function_ok_for_sibcall	rs6000	CPU	GCC	3,279	239	1	[]
[ "<s>", "void", "mprocInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "mproc", "mproc" ]	mprocInstPrinter	printInst	mproc	Virtual ISA	LLVM	3,280	33	1	[]
[ "<s>", "bool", "WebAssemblyInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", ...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "WebAssembly", "WebAssembly", "WebAssembly::CONST_I32", "WebAssembly::CONST_I64", "WebAssembly::CONST_F32", "WebAssembly::CONST_F64" ]	WebAssemblyInstrInfo11	isReallyTriviallyReMaterializable	WebAssembly	Virtual ISA	LLVM	3,281	55	1	[]
[ "<s>", "static", "tree", "tilepro_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "", "pre_p", ",", "gimple_seq", "", "post_p", "ATTRIBUTE_UNUSED", ")", "{", "tree", "f_args", ",", "f_skip", ";", "tree", "args", ",", "...	[ "Implement", "TARGET_GIMPLIFY_VA_ARG_EXPR", ".", "Gimplify", "va_arg", "by", "updating", "the", "va_list", "structure", "VALIST", "as", "required", "to", "retrieve", "an", "argument", "of", "type", "TYPE", ",", "and", "returning", "that", "argument", ".", "ret", ...	[ "tilepro", "\"va_arg\"", "1", "2", "8" ]	tilepro	tilepro_gimplify_va_arg_expr	tilepro	VLIW	GCC	3,282	362	1	[]
[ "<s>", "bool", "MSP430FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "MSP430", "MSP430", "MSP430", "MSP430", "2", "0", "1", "MSP430::PUSH16r" ]	MSP430FrameLowering10	spillCalleeSavedRegisters	MSP430	MPU	LLVM	3,283	188	1	[]
[ "<s>", "static", "void", "register_svpattern", "(", ")", "{", "auto_vec", "<", "string_int_pair", ",", "32", ">", "values", ";", "values", ".", "quick_push", "(", "string_int_pair", "(", "\"SV_\"", "#", "UPPER", ",", "VALUE", ")", ")", ";", "AARCH64_FOR_SVPA...	[ "Register", "the", "svpattern", "enum", "." ]	[ "aarch64", "32", "\"SV_\"", "\"svpattern\"" ]	aarch64-sve-builtins2	register_svpattern	aarch64	CPU	GCC	3,284	49	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "", "Val", ",", "unsigned", "VReg", ")", "const", "{", "MachineInstr", "", "Return", "=", "MIRBuilder", ".", "buildInstr", "(", "AAr...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "AArch64", "AArch64", "AArch64::RET_ReallyLR", "\"Unable to build a return instruction?!\"", "\"Return value without a vreg\"", "\"Type not supported yet\"", "64", "32", "\"Size not supported yet\"", "32", "AArch64::W0", "AArch64::X0", "\"The insertion did not happen where we expected\"" ]	AArch64CallLowering3	lowerReturn	AArch64	CPU	LLVM	3,285	235	1	[]
[ "<s>", "static", "const", "char", "", "avr_out_movqi_r_mr_reg_disp_tiny", "(", "rtx_insn", "", "insn", ",", "rtx", "op", "[", "]", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "1",...	[ "Same", "as", "out_movqi_r_mr", ",", "but", "TINY", "does", "not", "have", "ADIW", "or", "SBIW" ]	[ "avr", "0", "1", "0", "\"ld %0,%b1\"", "3", "0", "0", "2", "\"\"" ]	avr	avr_out_movqi_r_mr_reg_disp_tiny	avr	MPU	GCC	3,286	123	1	[]
[ "<s>", "int", "bfin_frame_pointer_required", "(", "void", ")", "{", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "if", "(", "fkind", "!=", "SUBROUTINE", ")", "return", "1", ";", "if", "(", "TARGET_OMIT_...	[ "Value", "should", "be", "nonzero", "if", "functions", "must", "have", "frame", "pointers", ".", "Zero", "means", "the", "frame", "pointer", "need", "not", "be", "set", "up", "(", "and", "parms", "may", "be", "accessed", "via", "the", "stack", "pointer", ...	[ "bfin", "1", "1", "0" ]	bfin2	bfin_frame_pointer_required	bfin	DSP	GCC	3,287	40	1	[]
[ "<s>", "static", "void", "cris_file_start", "(", "void", ")", "{", "targetm", ".", "asm_file_start_app_off", "=", "!", "(", "TARGET_PDEBUG", "\|\|", "flag_print_asm_name", ")", ";", "default_file_start", "(", ")", ";", "}", "</s>" ]	[ "Boilerplate", "emitted", "at", "start", "of", "file", ".", "NO_APP", "", "only", "at", "file", "start", "", "means", "faster", "assembly", ".", "It", "also", "means", "comments", "are", "not", "allowed", ".", "In", "some", "cases", "comments", "will", ...	[ "cris" ]	cris	cris_file_start	cris	MPU	GCC	3,288	23	1	[]
[ "<s>", "static", "const", "char", "", "output_multi_immediate", "(", "rtx", "", "operands", ",", "const", "char", "", "instr1", ",", "const", "char", "", "instr2", ",", "int", "immed_op", ",", "HOST_WIDE_INT", "n", ")", "{", "n", "&=", "0xffffffff", ...	[ "Output", "a", "multiple", "immediate", "operation", ".", "OPERANDS", "is", "the", "vector", "of", "operands", "referred", "to", "in", "the", "output", "patterns", ".", "INSTR1", "is", "the", "output", "pattern", "to", "use", "for", "the", "first", "constant...	[ "arm", "0xffffffff", "0", "0", "32", "2", "3", "255", "6", "\"\"" ]	arm	output_multi_immediate	arm	CPU	GCC	3,289	129	1	[]
[ "<s>", "void", "GBZ80InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "GBZ80", "GB", "GBZ80::GR8RegClass", "GBZ80::LD8rr", "GBZ80::GR16RegClass", "GBZ80::subreg_hi", "GBZ80::subreg_hi", "GBZ80::LD8rr", "GBZ80::subreg_lo", "GBZ80::subreg_lo", "GBZ80::LD8rr", "GBZ80::KILL", "GBZ80::GR16RegClass", "GBZ80::GR16RegClass", "GBZ80::PUSH16r", "GBZ80::POP16r", ...	GBZ80InstrInfo (2)	copyPhysReg	GBZ80	MPU	LLVM	3,290	294	1	[]
[ "<s>", "int", "m32c_class_likely_spilled_p", "(", "int", "regclass", ")", "{", "if", "(", "regclass", "==", "A_REGS", ")", "return", "1", ";", "return", "reg_class_size", "[", "regclass", "]", "==", "1", ";", "}", "</s>" ]	[ "Implements", "CLASS_LIKELY_SPILLED_P", ".", "A_REGS", "is", "needed", "for", "address", "reloads", "." ]	[ "m32c", "1", "1" ]	m32c2	m32c_class_likely_spilled_p	m32c	MPU	GCC	3,291	25	1	[]
[ "<s>", "static", "void", "vector_init_fpmerge", "(", "rtx", "target", ",", "rtx", "elt", ")", "{", "rtx", "t1", ",", "t2", ",", "t2_low", ",", "t3", ",", "t3_low", ";", "t1", "=", "gen_reg_rtx", "(", "V4QImode", ")", ";", "elt", "=", "convert_modes", ...	[ "Subroutine", "of", "sparc_expand_vector_init", ".", "Emit", "code", "to", "initialize", "all", "fields", "of", "TARGET", "to", "ELT", "in", "V8QI", "by", "means", "of", "VIS", "FPMERGE", "insn", "." ]	[ "sparc" ]	sparc	vector_init_fpmerge	sparc	CPU	GCC	3,292	123	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AArch64", "AArch64", "ISD::OutputArg", "16", "4", "1", "0", "\"Only register-returns should be created by PCS\"", "\"Unknown loc info\"", "ISD::ANY_EXTEND", "ISD::BITCAST", "1", "0", "AArch64ISD::Ret", "MVT::Other", "0" ]	AArch64ISelLowering123	LowerReturn	AArch64	CPU	LLVM	3,293	351	1	[]
[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", ...	[ "Keep", "track", "of", "available", "resources", "." ]	[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]	HexagonMachineScheduler24	reserveResources	Hexagon	DSP	LLVM	3,294	279	1	[]
[ "<s>", "const", "uint16_t", "", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "bool", "callsEHReturn", "=", "false", ";", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "cal...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "X86", "X86" ]	X86RegisterInfo101	getCalleeSavedRegs	X86	CPU	LLVM	3,295	112	1	[]
[ "<s>", "void", "print_address_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PLUS", ":", "output_address", "(", "XEXP", "(", "x", ",", "0", ")", ")", ";", "fprintf", "(", ...	[ "Subroutine", "of", "print_operand", ";", "used", "to", "print", "a", "memory", "reference", "X", "to", "FILE", "." ]	[ "bfin", "0", "\"+\"", "1", "\"--\"", "0", "0", "\"++\"", "0", "\"--\"", "0" ]	bfin2	print_address_operand	bfin	DSP	GCC	3,296	142	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "0", "&&", "\"RelaxInstruction...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "Cpu0", "0", "\"RelaxInstruction() unimplemented\"" ]	Cpu0AsmBackend1	fixupNeedsRelaxation	Cpu0	CPU	LLVM	3,297	34	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "Machine...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	SIInsertSkips	getAnalysisUsage	AMDGPU	GPU	LLVM	3,298	36	1	[]
[ "<s>", "static", "rtx", "cris_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "CRIS_FIRST_ARG_REG", ")", ";", "}", "</s>" ]	[ "Let", "'s", "assume", "all", "functions", "return", "in", "r", "[", "CRIS_FIRST_ARG_REG", "]", "for", "the", "time", "being", "." ]	[ "cris" ]	cris	cris_libcall_value	cris	MPU	GCC	3,299	21	1	[]

[ "<s>", "void", "finish", "(", ")", "override", "{", "for", "(", "auto", "*", "Sym", ":", "UpdateOther", ")", "if", "(", "Sym", "->", "isVariable", "(", ")", ")", "copyLocalEntry", "(", "Sym", ",", "Sym", "->", "getVariableValue", "(", ")", ")", ";", ...

[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]

[ "PowerPC" ]

PPCMCTargetDesc25

finish

PowerPC

CPU

LLVM

3,200

40

1

[]

[ "<s>", "bool", "LC2200AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "false", ...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "LC2200", "LC2200" ]

LC2200AsmBackend

fixupNeedsRelaxation

LC2200

CPU

LLVM

3,201

29

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "AArch64", "AArch64" ]

AArch64FrameLowering100

hasFP

AArch64

CPU

LLVM

3,202

127

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "SIC" ]

SICSubtarget

getInstrItineraryData

SIC

CPU

LLVM

3,203

14

1

[]

[ "<s>", "static", "bool", "v850_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "10", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]

[ "v850", "10" ]

v8504

v850_function_value_regno_p

v850

MPU

GCC

3,204

18

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintType", "MOSTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "MOS", "MOS", "1", "0" ]

MOSISelLowering

getConstraintType

MOS

MPU

LLVM

3,205

67

1

[]

[ "<s>", "static", "void", "mips_expand_to_rtl_hook", "(", "void", ")", "{", "mips_set_tuning_info", "(", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_EXPAND_TO_RTL_HOOK", "." ]

[ "mips" ]

mips

mips_expand_to_rtl_hook

mips

CPU

GCC

3,206

12

1

[]

[ "<s>", "bool", "MipsFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "TargetSupported", ")", "return", "false", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "bre...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "Mips", "Mips" ]

MipsFastISel12

fastSelectInstruction

Mips

CPU

LLVM

3,207

193

1

[]

[ "<s>", "const", "MCExpr", "*", "X86_64MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "Mangler", "*", "Mang", ",", "MachineModuleInfo", "*", "MMI", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer...

[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]

[ "X86", "X86", "4" ]

X86TargetObjectFile11

getTTypeGlobalReference

X86

CPU

LLVM

3,208

120

1

[]

[ "<s>", "int", "getOffset", "(", ")", "const", "{", "return", "Offset", ";", "}", "</s>" ]

[ "Get", "the", "offest", "of", "a", "string", "in", "the", "string", "table", "." ]

[ "Mips" ]

MipsMCSymbolRefExpr

getOffset

Mips

CPU

LLVM

3,209

10

1

[]

[ "<s>", "unsigned", "ARMAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "ARMOperand", "&", "Op", "=", "static_cast", "<", "ARMOperand", "&", ">", "(", "AsmOp", ")", ";", "switch", "(", ...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "ARM", "ARM", "ARM", "ARM", "0", "\"expression value must be representable in 32 bits\"", "ARM::GPRRegClassID" ]

ARMAsmParser101

validateTargetOperandClass

ARM

CPU

LLVM

3,210

176

1

[]

[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "SystemZ" ]

SystemZSubtarget

enableMachineScheduler

SystemZ

CPU

LLVM

3,211

11

1

[]

[ "<s>", "unsigned", "TPCInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "TPC", "TPC", "\"insertBranch must not be told to insert a fallthrough\"", "\"code size not handled\"", "4", "TPC::JMPR_u", "2", "\"Malformed cond vector\"", "0", "TPC::JMPR", "1", "1", "\"Cond. cannot be empty when multiple branchings are required\"", "0", "TPC::JMPR", "1", "TPC::JM...

TPCInstrInfo

insertBranch

TPC

Virtual ISA

LLVM

3,212

369

1

[]

[ "<s>", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "IsHazardRecognizerMode", "=", "true", ";", "CurrCycleInstr", "=", "MI", ";", "unsigned", "W", "=", "PreEmitNoopsCommon", "(", "MI", ")", ";", "fixHazards",...

[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]

[ "AMDGPU" ]

GCNHazardRecognizer (2)

PreEmitNoops

AMDGPU

GPU

LLVM

3,213

39

1

[]

[ "<s>", "static", "void", "ia64_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "\"__divsi3\"", ")", ";", "set_optab_libfunc", "(", "udiv_optab", ",", "SImode", ",", "\"__udivsi3\"", ")", ";", "set_optab_libfunc", ...

[ "Set", "SImode", "div/mod", "functions", ",", "init_integral_libfuncs", "only", "initializes", "modes", "of", "word_mode", "and", "larger", ".", "Rename", "the", "TFmode", "libfuncs", "using", "the", "HPUX", "conventions", ".", "__divtf3", "is", "used", "for", "...

[ "ia64", "\"__divsi3\"", "\"__udivsi3\"", "\"__modsi3\"", "\"__umodsi3\"", "\"_U_Qfadd\"", "\"_U_Qfsub\"", "\"_U_Qfmpy\"", "\"_U_Qfdiv\"", "\"_U_Qfneg\"", "\"_U_Qfcnvff_sgl_to_quad\"", "\"_U_Qfcnvff_dbl_to_quad\"", "\"_U_Qfcnvff_f80_to_quad\"", "\"_U_Qfcnvff_quad_to_sgl\"", "\"_U_Qfcnvff_...

ia64

ia64_init_libfuncs

ia64

CPU

GCC

3,214

254

1

[]

[ "<s>", "StringRef", "HexagonMCInstrInfo", "::", "getName", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "return", "MCII", ".", "getName", "(", "MCI", ".", "getOpcode", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "Hexagon", "Hexagon" ]

HexagonMCInstrInfo (2)1

getName

Hexagon

DSP

LLVM

3,215

29

1

[]

[ "<s>", "bool", "ARMDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "d...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "ARM", "ARM", "\"Unexpected asm memory constraint\"" ]

ARMISelDAGToDAG1

SelectInlineAsmMemoryOperand

ARM

CPU

LLVM

3,216

100

1

[]

[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ".", "...

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "1.0f", "\"expected switch to return\"" ]

AMDGPULegalizerInfo59

legalizeCustom

AMDGPU

GPU

LLVM

3,217

427

1

[]

[ "<s>", "bool", "ix86_expand_pinsr", "(", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "3", "]", ";", "unsigned", "int", "size", "=", "INTVAL", "(", "operands", "[", "1", "]...

[ "Expand", "an", "insert", "into", "a", "vector", "register", "through", "pinsr", "insn", ".", "Return", "true", "if", "successful", "." ]

[ "i386", "0", "3", "1", "2", "0", "1" ]

i3864

ix86_expand_pinsr

i386

CPU

GCC

3,218

333

1

[]

[ "<s>", "static", "bool", "cmse_func_args_or_return_in_stack", "(", "tree", "fndecl", ",", "tree", "name", ",", "tree", "fntype", ")", "{", "function_args_iterator", "args_iter", ";", "CUMULATIVE_ARGS", "args_so_far_v", ";", "cumulative_args_t", "args_so_far", ";", "bo...

[ "This", "function", "returns", "true", "if", "a", "function", "with", "declaration", "FNDECL", "and", "type", "FNTYPE", "uses", "the", "stack", "to", "pass", "arguments", "or", "return", "variables", "and", "false", "otherwise", ".", "This", "is", "used", "f...

[ "arm", "\"%qE attribute not available to functions with arguments \"", "\"passed on the stack\"", "\"%qE attribute not available to functions with variable number \"", "\"of arguments\"", "\"%qE attribute not available to functions that return value on \"", "\"the stack\"" ]

arm

cmse_func_args_or_return_in_stack

arm

CPU

GCC

3,219

199

1

[]

[ "<s>", "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::FeatureGCN3Encoding", "\"Disassembly not yet supported for subtarget\"", "8", "0", "8", "0", "4", "AMDGPU", "4", "32", "AMDGPU", "AMDGPU::V_MAC_F32_e64_vi", "AMDGPU::V_MAC_F32_e64_si", "AMDGPU::V_MAC_F16_e64_vi", "0", "AMDGPU::OpName", "0" ]

AMDGPUDisassembler27

getInstruction

AMDGPU

GPU

LLVM

3,220

467

1

[]

[ "<s>", "static", "int", "frv_registers_conflict_p_1", "(", "rtx", "*", "x", ",", "void", "*", "data", ")", "{", "unsigned", "int", "regno", ",", "i", ";", "regstate_t", "cond", ";", "cond", "=", "*", "(", "regstate_t", "*", ")", "data", ";", "if", "(...

[ "A", "for_each_rtx", "callback", ".", "Return", "1", "if", "*", "X", "depends", "on", "an", "instruction", "in", "the", "current", "packet", ".", "DATA", "points", "to", "a", "regstate_t", "that", "describes", "the", "condition", "under", "which", "*", "X"...

[ "frv", "0", "1", "1", "0", "1", "1", "1", "1", "0" ]

frv2

frv_registers_conflict_p_1

frv

VLIW

GCC

3,221

235

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "RI5CY", "RISCV", "0", "\"insertBranch must not be told to insert a fallthrough\"", "3", "0", "\"RISCV branch conditions have two components!\"", "RISCV::PseudoBR", "1", "0", "1", "2", "1", "RISCV::PseudoBR", "2" ]

RISCVInstrInfo

insertBranch

RI5CY

CPU

LLVM

3,222

235

1

[]

[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "auto", "*", "RetTy", "=", "ICA", ".", "getReturnType", "(", ")", ";", "switch...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "RISCV", "RISCV", "Intrinsic::experimental_stepvector", "1", "1" ]

RISCVTargetTransformInfo10

getIntrinsicInstrCost

RISCV

CPU

LLVM

3,223

86

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "!", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", "&&", "\"X86-64 PIC uses RIP relativ...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "X86", "X86", "X86", "\"X86-64 PIC uses RIP relative addressing\"", "X86", "X86", "X86", "X86", "0", "X86::GR32RegisterClass", "X86::MOVPC32r", "0", "X86", "X86::GR32RegisterClass", "X86::ADD32ri", "\"_GLOBAL_OFFSET_TABLE_\"", "0", "X86II::MO_GOT_ABSOLUTE_ADDRESS", "X86" ]

X86InstrInfo108

getGlobalBaseReg

X86

CPU

LLVM

3,224

249

1

[]

[ "<s>", "static", "tree", "rs6000_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "fnmask", ";", "if", "(", "code", ">=", "RS6000_BUILTIN_COUNT", ")", "return", "error_mark_node", ";", "fnmask", "=...

[ "Returns", "the", "rs6000", "builtin", "decl", "for", "CODE", "." ]

[ "rs6000" ]

rs60004

rs6000_builtin_decl

rs6000

CPU

GCC

3,225

64

1

[]

[ "<s>", "bool", "AMDGPUInstrInfo", "::", "shouldScheduleLoadsNear", "(", "SDNode", "*", "Load1", ",", "SDNode", "*", "Load2", ",", "int64_t", "Offset1", ",", "int64_t", "Offset2", ",", "unsigned", "NumLoads", ")", "const", "{", "assert", "(", "Offset2", ">", ...

[ "shouldScheduleLoadsNear", "-", "This", "is", "a", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "(", "in", "conjunction", "with", "areLoadsFromSameBasePtr", ")", "if", "two", "loads", "should", "be", "scheduled", "togther", "." ]

[ "R600", "\"Second offset should be larger than first offset!\"", "16", "16" ]

AMDGPUInstrInfo10

shouldScheduleLoadsNear

R600

GPU

LLVM

3,226

49

1

[]

[ "<s>", "AliasResult", "AMDGPUAAResult", "::", "alias", "(", "const", "MemoryLocation", "&", "LocA", ",", "const", "MemoryLocation", "&", "LocB", ",", "AAQueryInfo", "&", "AAQI", ")", "{", "unsigned", "asA", "=", "LocA", ".", "Ptr", "->", "getType", "(", ")...

[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "becaus...

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAliasAnalysis1

alias

AMDGPU

GPU

LLVM

3,227

243

1

[]

[ "<s>", "void", "SNESFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "SNES", "SNES" ]

SNESFrameLowering

emitEpilogue

SNES

DSP

LLVM

3,228

16

1

[]

[ "<s>", "void", "BPFRegisterInfo", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "BPF", "BPF" ]

BPFRegisterInfo12

processFunctionBeforeFrameFinalized

BPF

Virtual ISA

LLVM

3,229

12

1

[]

[ "<s>", "void", "arm_emit_eabi_attribute", "(", "const", "char", "*", "name", ",", "int", "num", ",", "int", "val", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "\"\\t.eabi_attribute %d, %d\"", ",", "num", ",", "val", ")", ";", "if", "(", "flag_verbose_...

[ "This", "function", "is", "used", "to", "emit", "an", "EABI", "tag", "and", "its", "associated", "value", ".", "We", "emit", "the", "numerical", "value", "of", "the", "tag", "in", "case", "the", "assembler", "does", "not", "support", "textual", "tags", "...

[ "arm", "\"\\t.eabi_attribute %d, %d\"", "\"\\t%s %s\"", "\"\\n\"" ]

arm

arm_emit_eabi_attribute

arm

CPU

GCC

3,230

51

1

[]

[ "<s>", "int", "xtensa_expand_block_move", "(", "rtx", "*", "operands", ")", "{", "static", "const", "machine_mode", "mode_from_align", "[", "]", "=", "{", "VOIDmode", ",", "QImode", ",", "HImode", ",", "VOIDmode", ",", "SImode", ",", "}", ";", "rtx", "dst_...

[ "Try", "to", "expand", "a", "block", "move", "operation", "to", "an", "RTL", "block", "move", "instruction", ".", "If", "not", "optimizing", "or", "if", "the", "block", "size", "is", "not", "a", "constant", "or", "if", "the", "block", "is", "small", ",...

[ "xtensa", "0", "1", "2", "2", "2", "2", "0", "0", "0", "2", "0", "2", "3", "0", "0", "4", "2", "1", "2", "0", "0", "0", "0", "1", "1", "0", "4", "4", "2", "2", "1", "1" ]

xtensa1

xtensa_expand_block_move

xtensa

MPU

GCC

3,231

466

1

[]

[ "<s>", "int", "ARMBaseInstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "SDNode", "*", "Node", ")", "const", "{", "if", "(", "!", "Node", "->", "isMachineOpcode", "(", ")", ")", "return", "1", ";", "if", "(", ...

[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]

[ "ARM", "ARM", "1", "1", "ARM::VLDMQIA", "ARM::VSTMQIA", "2" ]

ARMBaseInstrInfo (2)

getInstrLatency

ARM

CPU

LLVM

3,232

88

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "M680x0FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCal...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "M680x0", "M680x0", "0", "0", "1", "0", "M680x0", "0" ]

M680x0FrameLowering

eliminateCallFramePseudoInstr

M680x0

MPU

LLVM

3,233

435

1

[]

[ "<s>", "static", "bool", "sparc_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "sparc_pic_register_p", "(", "XEXP", "(", "addr", ",", "0...

[ "Return", "true", "if", "ADDR", "(", "a", "legitimate", "address", "expression", ")", "has", "an", "effect", "that", "depends", "on", "the", "machine", "mode", "it", "is", "used", "for", ".", "In", "PIC", "mode", ",", "(", "mem", ":", "HI", "[", "%",...

[ "sparc", "0", "1" ]

sparc

sparc_mode_dependent_address_p

sparc

CPU

GCC

3,234

50

1

[]

[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "static", "std", "::", "map", "<", "StringRef", ",", "Hexagon", "::", "ArchEnum", ">", "CpuTable", "{", "{", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "\"generic\"", "Hexagon::ArchEnum", "\"hexagonv5\"", "Hexagon::ArchEnum", "\"hexagonv55\"", "Hexagon::ArchEnum", "\"hexagonv60\"", "Hexagon::ArchEnum", "\"hexagonv62\"", "Hexagon::ArchEnum", "\"hexagonv65\"", "Hexagon::ArchEnum", ...

HexagonSubtarget47

initializeSubtargetDependencies

Hexagon

DSP

LLVM

3,235

199

1

[]

[ "<s>", "const", "char", "*", "getName", "(", "unsigned", "RegNo", ")", "const", "{", "std", "::", "stringstream", "O", ";", "O", "<<", "\"reg\"", "<<", "RegNo", ";", "return", "getStrPool", "(", ")", "->", "getManagedString", "(", "O", ".", "str", "(",...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "NVPTX", "\"reg\"" ]

NVPTXRegisterInfo (2)

getName

NVPTX

GPU

LLVM

3,236

44

1

[]

[ "<s>", "static", "void", "mips16_split_long_branches", "(", "void", ")", "{", "bool", "something_changed", ";", "if", "(", "!", "TARGET_MIPS16", ")", "return", ";", "do", "{", "rtx_insn", "*", "insn", ";", "shorten_branches", "(", "get_insns", "(", ")", ")",...

[ "If", "we", "'re", "compiling", "a", "MIPS16", "function", ",", "look", "for", "and", "split", "any", "long", "branches", ".", "This", "must", "be", "called", "after", "all", "other", "instruction", "modifications", "in", "mips_reorg", "." ]

[ "mips", "4", "2" ]

mips4

mips16_split_long_branches

mips

CPU

GCC

3,237

262

1

[]

[ "<s>", "void", "ix86_option_override", "(", "void", ")", "{", "ix86_option_override_internal", "(", "true", ",", "&", "global_options", ",", "&", "global_options_set", ")", ";", "}", "</s>" ]

[ "Implement", "the", "TARGET_OPTION_OVERRIDE", "hook", "." ]

[ "i386" ]

i386-options

ix86_option_override

i386

CPU

GCC

3,238

18

1

[]

[ "<s>", "bool", "SICAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "SIC", "SIC" ]

SICAsmBackend

writeNopData

SIC

CPU

LLVM

3,239

18

1

[]

[ "<s>", "int", "avr_hard_regno_call_part_clobbered", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "avr_hard_regno_mode_ok", "(", "regno", ",", "mode", ")", ")", "return", "0", ";", "return", "(", "(", "regno", "<=", "LAST_C...

[ "Implement", "`", "HARD_REGNO_CALL_PART_CLOBBERED", "'", "." ]

[ "avr", "0", "1" ]

avr5

avr_hard_regno_call_part_clobbered

avr

MPU

GCC

3,240

76

1

[]

[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "X86", "X86", "0", "\"Unexpected\"", "X86::TAILJMPm64", "X86::TAILJMPm", "0", "0", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", "3", "3", "3" ]

X86RegisterInfo21

eliminateFrameIndex

X86

CPU

LLVM

3,241

358

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64" ]

AArch64AddressTypePromotion

getAnalysisUsage

AArch64

CPU

LLVM

3,242

42

1

[]

[ "<s>", "static", "section", "*", "avr_asm_select_section", "(", "tree", "decl", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "section", "*", "sect", "=", "default_elf_select_section", "(", "decl", ",", "reloc", ",", "align", ")", ...

[ "Implement", "`", "TARGET_ASM_SELECT_SECTION", "'" ]

[ "avr", "\".rodata\"", "0" ]

avr4

avr_asm_select_section

avr

MPU

GCC

3,243

203

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"NVPTX Replace Image Handles\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "NVPTX", "\"NVPTX Replace Image Handles\"" ]

NVPTXReplaceImageHandles1

getPassName

NVPTX

GPU

LLVM

3,244

13

1

[]

[ "<s>", "bool", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "MipsTargetMachine", "&", "TM", "=", "getMipsTargetMachine", "(", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", "TM", ")", ")", ";", "if", "(", "TM", ".", "getSubtarget",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine13

addPreEmitPass

Mips

CPU

LLVM

3,245

50

1

[]

[ "<s>", "static", "void", "expand_block_set_4", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", ...

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "4-byte", "chunks", "." ]

[ "visium", "4", "1", "3", "2", "0", "1", "0xff", "8", "1", "1", "2", "2", "0", "1" ]

visium3

expand_block_set_4

visium

Virtual ISA

GCC

3,246

245

1

[]

[ "<s>", "unsigned", "PPCFrameLowering", "::", "determineFrameLayoutAndUpdate", "(", "MachineFunction", "&", "MF", ",", "bool", "UseEstimate", ")", "const", "{", "unsigned", "NewMaxCallFrameSize", "=", "0", ";", "unsigned", "FrameSize", "=", "determineFrameLayout", "(",...

[ "Determine", "the", "frame", "layout", "and", "update", "the", "machine", "function", "." ]

[ "PowerPC", "PPC", "0" ]

PPCFrameLowering3

determineFrameLayoutAndUpdate

PowerPC

CPU

LLVM

3,247

58

1

[]

[ "<s>", "bool", "arm_frame_pointer_required", "(", "void", ")", "{", "if", "(", "SUBTARGET_FRAME_POINTER_REQUIRED", ")", "return", "true", ";", "if", "(", "cfun", "->", "has_nonlocal_label", ")", "return", "true", ";", "if", "(", "TARGET_ARM", "&&", "TARGET_APCS_...

[ "Implement", "TARGET_FRAME_POINTER_REQUIRED", "." ]

[ "arm", "0", "32" ]

arm6

arm_frame_pointer_required

arm

CPU

GCC

3,248

120

1

[]

[ "<s>", "void", "LC2200FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "LC2200", "LC2200", "\"Shrink-wrapping not yet supported\"", "LC2200", "LC2200", "\"RISC-V backend can't currently handle functions that need stack \"", "\"realignment and have variable sized objects\"", "LC2200::fp", "LC2200::sp", "0", "0", "LC2200", "\"cannot realign\"" ]

LC2200FrameLowering1

emitPrologue

LC2200

CPU

LLVM

3,249

420

1

[]

[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "\"Shrink-wrapping not yet supported\"", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]

Mips16FrameLowering23

emitPrologue

Mips

CPU

LLVM

3,250

382

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ",", "bool", "DoRegPressureReduce", ")", "const", "{", "if", "(", "Subtarget", ".", "g...

[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]

[ "PowerPC", "PPC" ]

PPCInstrInfo129

getMachineCombinerPatterns

PowerPC

CPU

LLVM

3,251

65

1

[]

[ "<s>", "unsigned", "getBase", "(", ")", "const", "{", "assert", "(", "Base", ")", ";", "return", "Base", ";", "}", "</s>" ]

[ "Returns", "the", "base", "of", "this", "range", "." ]

[ "M68k" ]

M68kCollapseMOVEMPass

getBase

M68k

MPU

LLVM

3,252

15

1

[]

[ "<s>", "const", "NVPTXRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RegInfo", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXInstrInfo

getRegisterInfo

NVPTX

GPU

LLVM

3,253

12

1

[]

[ "<s>", "bool", "TPCHazardRecognizer", "::", "canReserveResources", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isPseudo", "(", ")", ")", "{", "return", "(", "CurrentP...

[ "Check", "if", "the", "resources", "occupied", "by", "a", "machine", "instruction", "are", "available", "in", "the", "current", "state", "." ]

[ "TPC", "TPC", "2" ]

TPCHazardRecognizer

canReserveResources

TPC

Virtual ISA

LLVM

3,254

85

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "getOpcodeAfterMemoryUnfold", "(", "unsigned", "Opc", ",", "bool", "UnfoldLoad", ",", "bool", "UnfoldStore", ",", "unsigned", "*", "LoadRegIndex", ")", "const", "{", "const", "X86MemoryFoldTableEntry", "*", "I", "=", "looku...

[ "getOpcodeAfterMemoryUnfold", "-", "Returns", "the", "opcode", "of", "the", "would", "be", "new", "instruction", "after", "load", "/", "store", "are", "unfolded", "from", "an", "instruction", "of", "the", "specified", "opcode", "." ]

[ "X86", "X86", "X86", "0", "0", "0" ]

X86InstrInfo (2)3

getOpcodeAfterMemoryUnfold

X86

CPU

LLVM

3,255

96

1

[]

[ "<s>", "static", "rtx", "tilegx_delegitimize_address", "(", "rtx", "x", ")", "{", "x", "=", "delegitimize_mem_from_attrs", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ...

[ "Implement", "TARGET_DELEGITIMIZE_ADDRESS", "." ]

[ "tilegx", "0", "0", "1", "0", "0", "0" ]

tilegx

tilegx_delegitimize_address

tilegx

VLIW

GCC

3,256

148

1

[]

[ "<s>", "void", "PatmosFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Patmos", "Patmos", "0", "Patmos::ADJCALLSTACKDOWN", "0xFFF", "Patmos::SUBi", "Patmos::SUBl", "Patmos::ADJCALLSTACKUP", "0xFFF", "Patmos::ADDi", "Patmos::ADDl", "\"Unsupported pseudo instruction.\"", "Patmos::RSP", "Patmos::RSP" ]

PatmosFrameLowering

eliminateCallFramePseudoInstr

Patmos

VLIW

LLVM

3,257

196

1

[]

[ "<s>", "static", "machine_mode", "ix86_promote_function_mode", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", ",", "const_tree", "fntype", ",", "int", "for_return", ")", "{", "if", "(", "cfun", "->", "machine", "->", "fu...

[ "Pointer", "function", "arguments", "and", "return", "values", "are", "promoted", "to", "word_mode", "." ]

[ "i386" ]

i386

ix86_promote_function_mode

i386

CPU

GCC

3,258

65

1

[]

[ "<s>", "static", "bool", "ix86_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "...

[ "A", "C", "expression", "that", "indicates", "when", "an", "argument", "must", "be", "passed", "by", "reference", ".", "If", "nonzero", "for", "an", "argument", ",", "a", "copy", "of", "that", "argument", "is", "made", "in", "memory", "and", "a", "pointe...

[ "i386", "1", "2", "4", "8", "1", "1", "0" ]

i3864

ix86_pass_by_reference

i386

CPU

GCC

3,259

154

1

[]

[ "<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]

[ "Z80old" ]

Z80oldRegisterInfo

trackLivenessAfterRegAlloc

Z80old

MPU

LLVM

3,260

15

1

[]

[ "<s>", "const", "MCPhysReg", "*", "SIRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU::NoRegister" ]

SIRegisterInfo1

getCalleeSavedRegs

AMDGPU

GPU

LLVM

3,261

91

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "Mips" ]

MipsSubtarget (2)1

getInstrItineraryData

Mips

CPU

LLVM

3,262

14

1

[]

[ "<s>", "MachineBasicBlock", "*", "WebAssemblyTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", "->", "getInstrI...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "WebAssembly", "WebAssembly", "\"Unexpected instr type to insert\"", "WebAssembly::FP_TO_SINT_I32_F32", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::FP_TO_UINT_I32_F32", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::FP_TO_SINT_I64_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::FP_TO_UINT_I64...

WebAssemblyISelLowering79

EmitInstrWithCustomInserter

WebAssembly

Virtual ISA

LLVM

3,263

288

1

[]

[ "<s>", "bool", "ResourceAssignment", "::", "isPseudo", "(", "SUnit", "*", "SU", ")", "const", "{", "return", "(", "!", "SU", "->", "getInstr", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "is", "a", "pseudo", "instruction", "that", "does", "n't", "correspond", "to", "a", "real", "machine", "instruction", "." ]

[ "TMS320C64X" ]

TMS320C64XHazardRecognizer

isPseudo

TMS320C64X

VLIW

LLVM

3,264

22

1

[]

[ "<s>", "bool", "X86FastISel", "::", "isTypeLegal", "(", "const", "Type", "*", "Ty", ",", "EVT", "&", "VT", ",", "bool", "AllowI1", ")", "{", "VT", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "VT", "==", "MVT", ":...

[ "Return", "true", "if", "this", "type", "is", "legal", "." ]

[ "X86", "X86", "MVT::Other", "MVT::f64", "X86", "MVT::f32", "X86", "MVT::f80", "MVT::i1" ]

X86FastISel117

isTypeLegal

X86

CPU

LLVM

3,265

105

1

[]

[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "AArch64" ]

AArch64TargetMachine (2)3

getSubtargetImpl

AArch64

CPU

LLVM

3,266

140

1

[]

[ "<s>", "static", "machine_mode", "sparc_preferred_simd_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_VIS", ")", "switch", "(", "mode", ")", "{", "case", "SImode", ":", "return", "V2SImode", ";", "case", "HImode", ":", "return", "V4HImode", ...

[ "Implement", "the", "TARGET_VECTORIZE_PREFERRED_SIMD_MODE", "target", "hook", "." ]

[ "sparc" ]

sparc4

sparc_preferred_simd_mode

sparc

CPU

GCC

3,267

43

1

[]

[ "<s>", "const", "HexagonSubtarget", "*", "HexagonTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeSet", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"target-cpu\"", "\"target-features\"", "Hexagon" ]

HexagonTargetMachine (2)

getSubtargetImpl

Hexagon

DSP

LLVM

3,268

155

1

[]

[ "<s>", "inline", "static", "rtx", "next_consecutive_mem", "(", "rtx", "mem", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "HOST_WIDE_INT", "offset", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "rtx", "addr", "=", "plus_constant",...

[ "Helper", "for", "gen_movmem_ldrd_strd", ".", "Increase", "the", "address", "of", "memory", "rtxby", "mode", "size", "." ]

[ "arm", "0" ]

arm

next_consecutive_mem

arm

CPU

GCC

3,269

55

1

[]

[ "<s>", "void", "SICFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineFr...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC::X" ]

SICFrameLowering

emitEpilogue

SIC

CPU

LLVM

3,270

144

1

[]

[ "<s>", "const", "MCPhysReg", "*", "SPIRVRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedReg", "=", "{", "0", "}", ";", "return", "&", "CalleeSavedReg", ";", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "SPIRV", "SPIRV", "0" ]

SPIRVRegisterInfo

getCalleeSavedRegs

SPIRV

Virtual ISA

LLVM

3,271

28

1

[]

[ "<s>", "rtx_insn", "*", "s390_load_got", "(", "void", ")", "{", "rtx_insn", "*", "insns", ";", "rtx", "got_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "12", ")", ";", "start_sequence", "(", ")", ";", "emit_move_insn", "(", "got_rtx", ",", "s390_got_symbol...

[ "Return", "insn", "sequence", "to", "load", "the", "GOT", "register", "." ]

[ "s390", "12" ]

s390

s390_load_got

s390

MPU

GCC

3,272

48

1

[]

[ "<s>", "bool", "HexagonDCE", "::", "run", "(", ")", "{", "bool", "Collected", "=", "collect", "(", ")", ";", "if", "(", "!", "Collected", ")", "return", "false", ";", "const", "SetVector", "<", "NodeId", ">", "&", "DeadNodes", "=", "getDeadNodes", "(",...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "Hexagon", "Hexagon", "\"Partly dead: \"" ]

HexagonRDFOpt

run

Hexagon

DSP

LLVM

3,273

282

1

[]

[ "<s>", "unsigned", "SPUTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "1", ";", "case", "ISD", ...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "CellSPU", "SPU", "1", "ISD::SETCC", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i32" ]

SPUISelLowering1

ComputeNumSignBitsForTargetNode

CellSPU

MPU

LLVM

3,274

80

1

[]

[ "<s>", "bool", "ARMLowOverheadLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "const", "ARMSubtarget", "&", "ST", "=", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "mf", ".", "getSubtarget", "(", ")", ")", ";...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "\"ARM Loops on \"", "\" ------------- \\n\"", "ARM", "ARM", "ARM" ]

ARMLowOverheadLoops

runOnMachineFunction

ARM

CPU

LLVM

3,275

206

1

[]

[ "<s>", "static", "bool", "s390_short_displacement", "(", "rtx", "disp", ")", "{", "if", "(", "!", "disp", ")", "return", "true", ";", "if", "(", "!", "TARGET_LONG_DISPLACEMENT", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "disp", ")", "==", ...

[ "Return", "true", "if", "DISP", "is", "a", "valid", "short", "displacement", "." ]

[ "s390", "0", "4096", "0", "0", "1", "0", "1" ]

s390

s390_short_displacement

s390

MPU

GCC

3,276

118

1

[]

[ "<s>", "int", "msp430_hard_regno_nregs_with_padding", "(", "int", "regno", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "PSImode", ")", "return", "2", ";", "if", "(", "mode", "==", "CPSImode", ")", "return", "4", ";", ...

[ "Implements", "HARD_REGNO_NREGS_WITH_PADDING", "." ]

[ "msp430", "2", "4" ]

msp4305

msp430_hard_regno_nregs_with_padding

msp430

MPU

GCC

3,277

38

1

[]

[ "<s>", "void", "GBZ80MCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "const", "uint16_t", "*", "Words", "=", "reinterpret_c...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "GBZ80", "GB", "2", "1", "0", "0x00ff", "0", "0xff00", "8" ]

GBZ80MCCodeEmitter

emitInstruction

GBZ80

MPU

LLVM

3,278

102

1

[]

[ "<s>", "static", "bool", "rs6000_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "tree", "fntype", ";", "if", "(", "decl", ")", "fntype", "=", "TREE_TYPE", "(", "decl", ")", ";", "else", "fntype", "=", "TREE_TYPE", "(", "TREE...

[ "Say", "whether", "a", "function", "is", "a", "candidate", "for", "sibcall", "handling", "or", "not", ".", "We", "do", "not", "allow", "indirect", "calls", "to", "be", "optimized", "into", "sibling", "calls", ".", "Also", ",", "we", "ca", "n't", "do", ...

[ "rs6000", "0", "0", "\"longcall\"", "\"shortcall\"" ]

rs60005

rs6000_function_ok_for_sibcall

rs6000

CPU

GCC

3,279

239

1

[]

[ "<s>", "void", "mprocInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "mproc", "mproc" ]

mprocInstPrinter

printInst

mproc

Virtual ISA

LLVM

3,280

33

1

[]

[ "<s>", "bool", "WebAssemblyInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", ...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "WebAssembly", "WebAssembly", "WebAssembly::CONST_I32", "WebAssembly::CONST_I64", "WebAssembly::CONST_F32", "WebAssembly::CONST_F64" ]

WebAssemblyInstrInfo11

isReallyTriviallyReMaterializable

WebAssembly

Virtual ISA

LLVM

3,281

55

1

[]

[ "<s>", "static", "tree", "tilepro_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", "ATTRIBUTE_UNUSED", ")", "{", "tree", "f_args", ",", "f_skip", ";", "tree", "args", ",", "...

[ "Implement", "TARGET_GIMPLIFY_VA_ARG_EXPR", ".", "Gimplify", "va_arg", "by", "updating", "the", "va_list", "structure", "VALIST", "as", "required", "to", "retrieve", "an", "argument", "of", "type", "TYPE", ",", "and", "returning", "that", "argument", ".", "ret", ...

[ "tilepro", "\"va_arg\"", "1", "2", "8" ]

tilepro

tilepro_gimplify_va_arg_expr

tilepro

VLIW

GCC

3,282

362

1

[]

[ "<s>", "bool", "MSP430FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "MSP430", "MSP430", "MSP430", "MSP430", "2", "0", "1", "MSP430::PUSH16r" ]

MSP430FrameLowering10

spillCalleeSavedRegisters

MSP430

MPU

LLVM

3,283

188

1

[]

[ "<s>", "static", "void", "register_svpattern", "(", ")", "{", "auto_vec", "<", "string_int_pair", ",", "32", ">", "values", ";", "values", ".", "quick_push", "(", "string_int_pair", "(", "\"SV_\"", "#", "UPPER", ",", "VALUE", ")", ")", ";", "AARCH64_FOR_SVPA...

[ "Register", "the", "svpattern", "enum", "." ]

[ "aarch64", "32", "\"SV_\"", "\"svpattern\"" ]

aarch64-sve-builtins2

register_svpattern

aarch64

CPU

GCC

3,284

49

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "MachineInstr", "*", "Return", "=", "MIRBuilder", ".", "buildInstr", "(", "AAr...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "AArch64", "AArch64", "AArch64::RET_ReallyLR", "\"Unable to build a return instruction?!\"", "\"Return value without a vreg\"", "\"Type not supported yet\"", "64", "32", "\"Size not supported yet\"", "32", "AArch64::W0", "AArch64::X0", "\"The insertion did not happen where we expected\"" ]

AArch64CallLowering3

lowerReturn

AArch64

CPU

LLVM

3,285

235

1

[]

[ "<s>", "static", "const", "char", "*", "avr_out_movqi_r_mr_reg_disp_tiny", "(", "rtx_insn", "*", "insn", ",", "rtx", "op", "[", "]", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "1",...

[ "Same", "as", "out_movqi_r_mr", ",", "but", "TINY", "does", "not", "have", "ADIW", "or", "SBIW" ]

[ "avr", "0", "1", "0", "\"ld %0,%b1\"", "3", "0", "0", "2", "\"\"" ]

avr

avr_out_movqi_r_mr_reg_disp_tiny

avr

MPU

GCC

3,286

123

1

[]

[ "<s>", "int", "bfin_frame_pointer_required", "(", "void", ")", "{", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "if", "(", "fkind", "!=", "SUBROUTINE", ")", "return", "1", ";", "if", "(", "TARGET_OMIT_...

[ "Value", "should", "be", "nonzero", "if", "functions", "must", "have", "frame", "pointers", ".", "Zero", "means", "the", "frame", "pointer", "need", "not", "be", "set", "up", "(", "and", "parms", "may", "be", "accessed", "via", "the", "stack", "pointer", ...

[ "bfin", "1", "1", "0" ]

bfin2

bfin_frame_pointer_required

bfin

DSP

GCC

3,287

40

1

[]

[ "<s>", "static", "void", "cris_file_start", "(", "void", ")", "{", "targetm", ".", "asm_file_start_app_off", "=", "!", "(", "TARGET_PDEBUG", "||", "flag_print_asm_name", ")", ";", "default_file_start", "(", ")", ";", "}", "</s>" ]

[ "Boilerplate", "emitted", "at", "start", "of", "file", ".", "NO_APP", "*", "only", "at", "file", "start", "*", "means", "faster", "assembly", ".", "It", "also", "means", "comments", "are", "not", "allowed", ".", "In", "some", "cases", "comments", "will", ...

[ "cris" ]

cris

cris_file_start

cris

MPU

GCC

3,288

23

1

[]

[ "<s>", "static", "const", "char", "*", "output_multi_immediate", "(", "rtx", "*", "operands", ",", "const", "char", "*", "instr1", ",", "const", "char", "*", "instr2", ",", "int", "immed_op", ",", "HOST_WIDE_INT", "n", ")", "{", "n", "&=", "0xffffffff", ...

[ "Output", "a", "multiple", "immediate", "operation", ".", "OPERANDS", "is", "the", "vector", "of", "operands", "referred", "to", "in", "the", "output", "patterns", ".", "INSTR1", "is", "the", "output", "pattern", "to", "use", "for", "the", "first", "constant...

[ "arm", "0xffffffff", "0", "0", "32", "2", "3", "255", "6", "\"\"" ]

arm

output_multi_immediate

arm

CPU

GCC

3,289

129

1

[]

[ "<s>", "void", "GBZ80InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "GBZ80", "GB", "GBZ80::GR8RegClass", "GBZ80::LD8rr", "GBZ80::GR16RegClass", "GBZ80::subreg_hi", "GBZ80::subreg_hi", "GBZ80::LD8rr", "GBZ80::subreg_lo", "GBZ80::subreg_lo", "GBZ80::LD8rr", "GBZ80::KILL", "GBZ80::GR16RegClass", "GBZ80::GR16RegClass", "GBZ80::PUSH16r", "GBZ80::POP16r", ...

GBZ80InstrInfo (2)

copyPhysReg

GBZ80

MPU

LLVM

3,290

294

1

[]

[ "<s>", "int", "m32c_class_likely_spilled_p", "(", "int", "regclass", ")", "{", "if", "(", "regclass", "==", "A_REGS", ")", "return", "1", ";", "return", "reg_class_size", "[", "regclass", "]", "==", "1", ";", "}", "</s>" ]

[ "Implements", "CLASS_LIKELY_SPILLED_P", ".", "A_REGS", "is", "needed", "for", "address", "reloads", "." ]

[ "m32c", "1", "1" ]

m32c2

m32c_class_likely_spilled_p

m32c

MPU

GCC

3,291

25

1

[]

[ "<s>", "static", "void", "vector_init_fpmerge", "(", "rtx", "target", ",", "rtx", "elt", ")", "{", "rtx", "t1", ",", "t2", ",", "t2_low", ",", "t3", ",", "t3_low", ";", "t1", "=", "gen_reg_rtx", "(", "V4QImode", ")", ";", "elt", "=", "convert_modes", ...

[ "Subroutine", "of", "sparc_expand_vector_init", ".", "Emit", "code", "to", "initialize", "all", "fields", "of", "TARGET", "to", "ELT", "in", "V8QI", "by", "means", "of", "VIS", "FPMERGE", "insn", "." ]

[ "sparc" ]

sparc

vector_init_fpmerge

sparc

CPU

GCC

3,292

123

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AArch64", "AArch64", "ISD::OutputArg", "16", "4", "1", "0", "\"Only register-returns should be created by PCS\"", "\"Unknown loc info\"", "ISD::ANY_EXTEND", "ISD::BITCAST", "1", "0", "AArch64ISD::Ret", "MVT::Other", "0" ]

AArch64ISelLowering123

LowerReturn

AArch64

CPU

LLVM

3,293

351

1

[]

[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", ...

[ "Keep", "track", "of", "available", "resources", "." ]

[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]

HexagonMachineScheduler24

reserveResources

Hexagon

DSP

LLVM

3,294

279

1

[]

[ "<s>", "const", "uint16_t", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "bool", "callsEHReturn", "=", "false", ";", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "cal...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "X86", "X86" ]

X86RegisterInfo101

getCalleeSavedRegs

X86

CPU

LLVM

3,295

112

1

[]

[ "<s>", "void", "print_address_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PLUS", ":", "output_address", "(", "XEXP", "(", "x", ",", "0", ")", ")", ";", "fprintf", "(", ...

[ "Subroutine", "of", "print_operand", ";", "used", "to", "print", "a", "memory", "reference", "X", "to", "FILE", "." ]

[ "bfin", "0", "\"+\"", "1", "\"--\"", "0", "0", "\"++\"", "0", "\"--\"", "0" ]

bfin2

print_address_operand

bfin

DSP

GCC

3,296

142

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "0", "&&", "\"RelaxInstruction...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "Cpu0", "0", "\"RelaxInstruction() unimplemented\"" ]

Cpu0AsmBackend1

fixupNeedsRelaxation

Cpu0

CPU

LLVM

3,297

34

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "Machine...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

SIInsertSkips

getAnalysisUsage

AMDGPU

GPU

LLVM

3,298

36

1

[]

[ "<s>", "static", "rtx", "cris_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "CRIS_FIRST_ARG_REG", ")", ";", "}", "</s>" ]

[ "Let", "'s", "assume", "all", "functions", "return", "in", "r", "[", "CRIS_FIRST_ARG_REG", "]", "for", "the", "time", "being", "." ]

[ "cris" ]

cris

cris_libcall_value

cris

MPU

GCC

3,299

21

1

[]