docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64" ]	AArch64DeadRegisterDefinitionsPass10	getAnalysisUsage	AArch64	CPU	LLVM	3,300	25	1	[]
[ "<s>", "LLVM_DUMP_METHOD", "void", "GCNRegPressure", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "GCNSubtarget", "*", "ST", ")", "const", "{", "OS", "<<", "\"VGPRs: \"", "<<", "Value", "[", "VGPR32", "]", "<<", "' '", ";", "OS", "<<", "\"...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "\"VGPRs: \"", "\"AGPRs: \"", "\"(O\"", "\", SGPRs: \"", "\"(O\"", "\", LVGPR WT: \"", "\", LSGPR WT: \"", "\" -> Occ: \"" ]	GCNRegPressure13	print	AMDGPU	GPU	LLVM	3,301	121	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "return", "createR600MachineScheduler", "(", "C", ")", ";", "}", "</s>" ]	[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]	[ "AMDGPU", "R600" ]	AMDGPUTargetMachine10	createMachineScheduler	AMDGPU	GPU	LLVM	3,302	18	1	[]
[ "<s>", "static", "unsigned", "long", "arm_compute_save_core_reg_mask", "(", "void", ")", "{", "unsigned", "int", "save_reg_mask", "=", "0", ";", "unsigned", "long", "func_type", "=", "arm_current_func_type", "(", ")", ";", "unsigned", "int", "reg", ";", "if", ...	[ "Compute", "a", "bit", "mask", "of", "which", "core", "registers", "need", "to", "be", "saved", "on", "the", "stack", "for", "the", "current", "function", ".", "This", "is", "used", "by", "arm_compute_frame_layout", ",", "which", "may", "add", "extra", "re...	[ "arm", "0", "0", "1", "1", "1", "1", "1", "1", "1", "2", "0", "4", "12", "1", "0", "12", "1", "1", "1", "3", "0", "1", "4", "1" ]	arm1	arm_compute_save_core_reg_mask	arm	CPU	GCC	3,303	285	1	[]
[ "<s>", "EVT", "MipsTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "ret...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Mips", "Mips", "MVT::i32" ]	MipsISelLowering (2)4	getSetCCResultType	Mips	CPU	LLVM	3,304	39	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "ARM" ]	ARMAsmParser (2)	getEndLoc	ARM	CPU	LLVM	3,305	11	1	[]
[ "<s>", "bool", "AMDGPUMachineCFGStructurizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "*", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "AMDGPU", "SI", "\"----STRUCTURIZER START----\\n\"", "0", "\"----STRUCTURIZER END----\\n\"" ]	AMDGPUMachineCFGStructurizer	runOnMachineFunction	AMDGPU	GPU	LLVM	3,306	181	1	[]
[ "<s>", "void", "Cpu0InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Cpu0", "Cpu0", "0", "Cpu0::CPURegsRegClass", "Cpu0::LD", "\"Register class not handled!\"", "0" ]	Cpu0InstrInfo1	loadRegFromStackSlot	Cpu0	CPU	LLVM	3,307	129	1	[]
[ "<s>", "bool", "MSP430AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "Loc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")"...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "MSP430", "MSP430", "\"invalid instruction mnemonic\"", "0U", "\"too few operands for instruction\"", "MSP430", "\"invalid operand for instruction\"" ]	MSP430AsmParser	MatchAndEmitInstruction	MSP430	MPU	LLVM	3,308	165	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "X86Subtarget", "&", "STI", "=", "MF", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "X86", "X86", "X86", "X86", "X86", "0", "0", "1", "0", "0", "3", "3" ]	X86FrameLowering90	eliminateCallFramePseudoInstr	X86	CPU	LLVM	3,309	442	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreRegBankSelect", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "if", "(", "!", "IsOptNone", ")", "addPass", "(", "createAArch64PostLegalizerCombiner", "(",...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "the", "register", "bank", "selection", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine1	addPreRegBankSelect	AArch64	CPU	LLVM	3,310	39	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "MipsSERegisterInfo", "::", "intRegClass", "(", "unsigned", "Size", ")", "const", "{", "if", "(", "Size", "==", "4", ")", "return", "&", "Mips", "::", "CPURegsRegClass", ";", "assert", "(", "Size", "==", "8", ")"...	[ "Return", "GPR", "register", "class", "." ]	[ "Mips", "Mips", "4", "Mips::CPURegsRegClass", "8", "Mips::CPU64RegsRegClass" ]	MipsSERegisterInfo1	intRegClass	Mips	CPU	LLVM	3,311	38	1	[]
[ "<s>", "bool", "AVRFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "AVR", "AVR", "0", "AVR", "AVR", "AVR", "AVR", "AVR", "8", "\"Invalid register size\"", "AVR::PUSHRr", "AVR" ]	AVRFrameLowering29	spillCalleeSavedRegisters	AVR	MPU	LLVM	3,312	223	1	[]
[ "<s>", "static", "machine_mode", "rs6000_secondary_memory_needed_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "lra_in_progress", "&&", "mode", "==", "SDmode", ")", "return", "DDmode", ";", "return", "mode", ";", "}", "</s>" ]	[ "Return", "the", "mode", "to", "be", "used", "for", "memory", "when", "a", "secondary", "memory", "location", "is", "needed", ".", "For", "SDmode", "values", "we", "need", "to", "use", "DDmode", ",", "in", "all", "other", "cases", "we", "can", "use", "...	[ "rs6000" ]	rs6000	rs6000_secondary_memory_needed_mode	rs6000	CPU	GCC	3,313	23	1	[]
[ "<s>", "int", "arc_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "frame_info", ".", "initialized", ")", "arc_compute_frame_size", "(", ")", ";", "if", "(", "from", "==", "ARG_POI...	[ "Define", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]	[ "arc", "0" ]	arc	arc_initial_elimination_offset	arc	MPU	GCC	3,314	162	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "return", "lowerIntrinsics", "(", "M", ")", ";", "}", "</s>" ]	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "DirectX" ]	DXILOpLowering	runOnModule	DirectX	Virtual ISA	LLVM	3,315	16	1	[]
[ "<s>", "const", "char", "", "thumb_load_double_from_address", "(", "rtx", "", "operands", ")", "{", "rtx", "addr", ";", "rtx", "base", ";", "rtx", "offset", ";", "rtx", "arg1", ";", "rtx", "arg2", ";", "gcc_assert", "(", "GET_CODE", "(", "operands", "[...	[ "Handle", "the", "case", "of", "a", "double", "word", "load", "into", "a", "low", "register", "from", "a", "computed", "memory", "address", ".", "The", "computed", "address", "may", "involve", "a", "register", "which", "is", "overwritten", "by", "the", "lo...	[ "arm", "0", "1", "1", "0", "2", "1", "4", "0", "\"ldr\\t%H0, %2\"", "\"ldr\\t%0, %1\"", "\"ldr\\t%0, %1\"", "\"ldr\\t%H0, %2\"", "2", "1", "4", "\"ldr\\t%0, %1\"", "\"ldr\\t%H0, %2\"", "0", "1", "0", "\"\\tadd\\t%r, %r, %r\"", "1", "\"\\tldr\\t%r, [%r, #0]\"", "1", ...	arm3	thumb_load_double_from_address	arm	CPU	GCC	3,316	430	1	[]
[ "<s>", "static", "bool", "isBranch", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "AMDGPU", "::", "BRANCH", "\|\|", "Opcode", "==", "AMDGPU", "::", "BRANCH_COND_i32", "\|\|", "Opcode", "==", "AMDGPU", "::", "BRANCH_COND_f32", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "is", "a", "conditional", ",", "unconditional", ",", "or", "indirect", "branch", "." ]	[ "AMDGPU", "AMDGPU::BRANCH", "AMDGPU::BRANCH_COND_i32", "AMDGPU::BRANCH_COND_f32" ]	R600InstrInfo (2)	isBranch	AMDGPU	GPU	LLVM	3,317	28	1	[]
[ "<s>", "void", "Finish", "(", ")", "{", "const", "size_t", "VendorHeaderSize", "=", "4", "+", "CurrentVendor", ".", "size", "(", ")", "+", "1", ";", "const", "size_t", "TagHeaderSize", "=", "1", "+", "4", ";", "Streamer", ".", "EmitIntValue", "(", "Ven...	[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]	[ "ARM", "4", "1", "1", "4", "4", "0", "0", "1", "ARMBuildAttrs::File", "1", "4", "0", "0", "\"Invalid attribute type\"", "0", "0", "0", "1" ]	ARMAsmPrinter10	Finish	ARM	CPU	LLVM	3,318	191	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "unsigned", "CalleeCC", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SelectionDAG", "&",...	[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]	[ "PowerPC", "PPC", "ISD::InputArg", "0", "ISD::ArgFlagsTy" ]	PPCISelLowering70	IsEligibleForTailCallOptimization	PowerPC	CPU	LLVM	3,319	173	1	[]
[ "<s>", "const", "uint16_t", "", "rvexRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_O32_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "rvex", "rvex" ]	rvexRegisterInfo	getCalleeSavedRegs	rvex	VLIW	LLVM	3,320	18	1	[]
[ "<s>", "FISCTargetLowering", "::", "ConstraintType", "FISCTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0",...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "FISC", "FISC", "FISC", "1", "0" ]	FISCISelLowering	getConstraintType	FISC	CPU	LLVM	3,321	58	1	[]
[ "<s>", "SDValue", "LanaiTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Lanai", "Lanai", "ISD::InputArg", "\"Unsupported calling convention\"" ]	LanaiISelLowering21	LowerFormalArguments	Lanai	CPU	LLVM	3,322	84	1	[]
[ "<s>", "static", "bool", "ix86_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "...	[ "A", "C", "expression", "that", "indicates", "when", "an", "argument", "must", "be", "passed", "by", "reference", ".", "If", "nonzero", "for", "an", "argument", ",", "a", "copy", "of", "that", "argument", "is", "made", "in", "memory", "and", "a", "pointe...	[ "i386", "1", "2", "4", "8", "1" ]	i3868	ix86_pass_by_reference	i386	CPU	GCC	3,323	130	1	[]
[ "<s>", "void", "IncomingValueHandler", "::", "assignValueToAddress", "(", "Register", "ValVReg", ",", "const", "CCValAssign", "&", "VA", ")", "{", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "\|\|", "VA", ".", "getLocInfo",...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "Mips", "32" ]	MipsCallLowering23	assignValueToAddress	Mips	CPU	LLVM	3,324	81	1	[]
[ "<s>", "void", "th_mempair_order_operands", "(", "rtx", "operands", "[", "4", "]", ",", "bool", "load_p", ",", "machine_mode", "mode", ")", "{", "int", "mem_op", "=", "load_p", "?", "1", ":", "0", ";", "bool", "reversed", "=", "false", ";", "if", "(", ...	[ "Given", "OPERANDS", "of", "consecutive", "load/store", "that", "can", "be", "merged", ",", "swap", "them", "if", "they", "are", "not", "in", "ascending", "order", ".", "Return", "true", "if", "swap", "was", "performed", "." ]	[ "riscv", "4", "1", "0", "2", "0", "2", "1", "3" ]	thead	th_mempair_order_operands	riscv	CPU	GCC	3,325	92	1	[]
[ "<s>", "static", "bool", "mmix_pass_by_reference", "(", "const", "CUMULATIVE_ARGS", "*", "argsp", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "targetm", ".", "calls", ".", "must_pass_...	[ "Returns", "nonzero", "for", "everything", "that", "goes", "by", "reference", ",", "0", "for", "everything", "that", "goes", "by", "value", "." ]	[ "mmix", "8" ]	mmix3	mmix_pass_by_reference	mmix	CPU	GCC	3,326	68	1	[]
[ "<s>", "static", "void", "gen_int_relational", "(", "enum", "rtx_code", "code", ",", "rtx", "result", ",", "rtx", "cmp0", ",", "rtx", "cmp1", ",", "rtx", "destination", ")", "{", "machine_mode", "mode", ";", "int", "branch_p", ";", "mode", "=", "GET_MODE",...	[ "Generate", "the", "code", "to", "compare", "two", "integer", "values", ".", "The", "return", "value", "is", "the", "comparison", "expression", "." ]	[ "lm32", "0", "0" ]	lm32	gen_int_relational	lm32	MPU	GCC	3,327	339	1	[]
[ "<s>", "bool", "VEInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Allo...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "VE", "VE", "0", "0", "0", "0" ]	VEInstrInfo1	analyzeBranch	VE	CPU	LLVM	3,328	353	1	[]
[ "<s>", "static", "void", "aarch64_record_potential_advsimd_unrolling", "(", "loop_vec_info", "loop_vinfo", ",", "aarch64_vector_costs", "*", "costs", ")", "{", "if", "(", "!", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_MATCHED_VECTOR_THR...	[ "Decide", "whether", "to", "use", "the", "unrolling", "heuristic", "described", "above", "aarch64_vector_costs", ":", ":unrolled_advsimd_niters", ",", "updating", "that", "field", "if", "so", ".", "LOOP_VINFO", "describes", "the", "loop", "that", "we", "'re", "vec...	[ "aarch64", "2" ]	aarch641	aarch64_record_potential_advsimd_unrolling	aarch64	CPU	GCC	3,329	125	1	[]
[ "<s>", "static", "rtx", "mips_cprestore_slot", "(", "rtx", "temp", ",", "bool", "load_p", ")", "{", "rtx", "base", ";", "HOST_WIDE_INT", "offset", ";", "mips_get_cprestore_base_and_offset", "(", "&", "base", ",", "&", "offset", ",", "load_p", ")", ";", "retu...	[ "Return", "a", "MEM", "rtx", "for", "the", "cprestore", "slot", ".", "LOAD_P", "is", "true", "if", "we", "are", "going", "to", "load", "from", "it", ",", "false", "if", "we", "are", "going", "to", "store", "to", "it", ".", "Use", "TEMP", "as", "a",...	[ "mips" ]	mips	mips_cprestore_slot	mips	CPU	GCC	3,330	44	1	[]
[ "<s>", "static", "bool", "aapcs_vfp_is_call_or_return_candidate", "(", "enum", "arm_pcs", "pcs_variant", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "machine_mode", "", "base_mode", ",", "int", "", "count", ")", "{", "machine_mode", "new_mode", ...	[ "Return", "true", "if", "an", "argument", "whose", "type", "is", "TYPE", ",", "or", "mode", "is", "MODE", ",", "is", "suitable", "for", "passing", "or", "returning", "in", "VFP", "registers", "for", "the", "PCS", "variant", "selected", ".", "If", "it", ...	[ "arm", "0", "0", "4", "\"gcc-10/changes.html#empty_base\"", "\"gcc-12/changes.html#zero_width_bitfields\"", "1", "\"parameter passing for argument of \"", "\"type %qT with %<[[no_unique_address]]%> members \"", "\"changed %{in GCC 10.1%}\"", "\"parameter passing for argument of \"", "\"type %q...	arm	aapcs_vfp_is_call_or_return_candidate	arm	CPU	GCC	3,331	324	1	[]
[ "<s>", "MachineInstr", "", "X86InstrInfo", "::", "optimizeLoadInstr", "(", "MachineInstr", "", "MI", ",", "const", "MachineRegisterInfo", "", "MRI", ",", "unsigned", "&", "FoldAsLoadDefReg", ",", "MachineInstr", "", "&", "DefMI", ")", "const", "{", "if", "...	[ "optimizeLoadInstr", "-", "Try", "to", "remove", "the", "load", "by", "folding", "it", "to", "a", "register", "operand", "at", "the", "use", "." ]	[ "X86", "X86", "0", "0", "0", "0", "8", "0" ]	X86InstrInfo110	optimizeLoadInstr	X86	CPU	LLVM	3,332	245	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "\|\|", "EnableGlobalMerge", "==", "cl", ...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "ARM", "ARM", "127" ]	ARMTargetMachine (2)1	addPreISel	ARM	CPU	LLVM	3,333	90	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "", "MF", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AArch64", "AArch64", "AArch64::INLINEASM", "AArch64::INLINEASM_BR", "0", "0", "4", "0", "4", "0", "\"Invalid number of NOP bytes requested!\"", "4", "0", "\"Invalid number of NOP bytes requested!\"", "AArch64::TLSDESC_CALLSEQ", "16", "AArch64::JumpTableDest32", "AArch64::JumpTable...	AArch64InstrInfo10	getInstSizeInBytes	AArch64	CPU	LLVM	3,334	269	1	[]
[ "<s>", "static", "void", "init_float128_ibm", "(", "machine_mode", "mode", ")", "{", "if", "(", "!", "TARGET_XL_COMPAT", ")", "{", "set_optab_libfunc", "(", "add_optab", ",", "mode", ",", "\"__gcc_qadd\"", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", ...	[ "Set", "up", "AIX/Darwin/64-bit", "Linux", "quad", "floating", "point", "routines", "." ]	[ "rs6000", "\"__gcc_qadd\"", "\"__gcc_qsub\"", "\"__gcc_qmul\"", "\"__gcc_qdiv\"", "\"__gcc_qneg\"", "\"__gcc_qeq\"", "\"__gcc_qne\"", "\"__gcc_qgt\"", "\"__gcc_qge\"", "\"__gcc_qlt\"", "\"__gcc_qle\"", "\"__gcc_qunord\"", "\"__gcc_stoq\"", "\"__gcc_dtoq\"", "\"__gcc_qtos\"", "\"__gcc...	rs60007	init_float128_ibm	rs6000	CPU	GCC	3,335	382	1	[]
[ "<s>", "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal",...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "X86", "X86", "\".code\"", "\".att_syntax\"", "\"prefix\"", "\"noprefix\"", "\"'.att_syntax noprefix' is not \"", "\"supported: registers must have a \"", "\"'%' prefix in .att_syntax\"", "0", "\".intel_syntax\"", "1", "\"noprefix\"", "\"prefix\"", "\"'.intel_syntax prefix' is not \"", ...	X86AsmParser1	ParseDirective	X86	CPU	LLVM	3,336	363	1	[]
[ "<s>", "static", "void", "emit_save_or_restore_regs", "(", "int", "action", ")", "{", "HOST_WIDE_INT", "offset", ";", "rtx", "base", ";", "offset", "=", "frame_base_offset", "-", "apparent_fsize", ";", "if", "(", "offset", "<", "-", "4096", "\|\|", "offset", "...	[ "Emit", "code", "to", "save", "call-saved", "registers", "." ]	[ "sparc", "4096", "4", "4095", "1", "0", "0", "8", "32", "96", "64" ]	sparc3	emit_save_or_restore_regs	sparc	CPU	GCC	3,337	117	1	[]
[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "hasFP", "(", "MF", ")", "?", "PPC", "::", "R31", ":", ...	[ "Debug", "information", "queries", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::R31", "PPC::R1", "PPC::X31", "PPC::X1" ]	PPCRegisterInfo21	getFrameRegister	PowerPC	CPU	LLVM	3,338	51	1	[]
[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc",...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_F64", "WebAssembly::V128RegClass", "WebAssembly::COPY_V128...	WebAssemblyInstrInfo1	copyPhysReg	WebAssembly	Virtual ISA	LLVM	3,339	192	1	[]
[ "<s>", "MachineBasicBlock", "", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "MBB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "RISCV", ":...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "RISCV", "RISCV", "RISCV::SELECT_CC", "RISCV::SELECT_CC64", "RISCV::FSELECT_CC_F", "RISCV::FSELECT_CC_D", "RISCV::CALL", "RISCV::CALLREG", "RISCV::CALL64", "RISCV::CALLREG64", "\"Unexpected instr type to insert\"" ]	RISCVISelLowering9	EmitInstrWithCustomInserter	RISCV	CPU	LLVM	3,340	90	1	[]
[ "<s>", "bool", "HexagonExpandCondsets", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "HII", "=", "static_cast", "<", "c...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"Before expand-condsets\\n\"", "\"After expand-condsets\\n\"" ]	HexagonExpandCondsets26	runOnMachineFunction	Hexagon	DSP	LLVM	3,341	304	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "ARM", "ARM", "ARM::LDRrs", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::LDRi12", "ARM::t2LDRi12", "ARM::tLDRspi", "ARM::VLDRD", "ARM::VLDRS", "1", "2", "2", "0", "1", "0", "ARM::VLD1q64", "ARM::VLD1d64TPseudo", "ARM::VLD1d64QPseudo", "1", ...	ARMBaseInstrInfo (2)2	isLoadFromStackSlot	ARM	CPU	LLVM	3,342	355	1	[]
[ "<s>", "static", "rtx", "rs6000_emit_savres_rtx", "(", "rs6000_stack_t", "*", "info", ",", "rtx", "frame_reg_rtx", ",", "int", "save_area_offset", ",", "int", "lr_offset", ",", "machine_mode", "reg_mode", ",", "int", "sel", ")", "{", "int", "i", ";", "int", ...	[ "Construct", "a", "parallel", "rtx", "describing", "the", "effect", "of", "a", "call", "to", "an", "out-of-line", "register", "save/restore", "routine", ",", "and", "emit", "the", "insn", "or", "jump_insn", "as", "appropriate", "." ]	[ "rs6000", "0", "1", "32", "64", "1", "1", "3", "1", "0", "1", "0", "0", "0", "0", "0" ]	rs60004	rs6000_emit_savres_rtx	rs6000	CPU	GCC	3,343	474	1	[]
[ "<s>", "static", "bool", "nds32_sp_base_or_plus_load_store_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "mem_src", "=", "NULL_RTX", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_LOAD", ":", "mem_src", "=", "SET_SRC", "(...	[ "Return", "true", "if", "insn", "is", "a", "sp/fp", "base", "or", "sp/fp", "plus", "load-store", "instruction", "." ]	[ "nds32", "0", "0", "0", "0", "0", "0" ]	nds32-relax-opt	nds32_sp_base_or_plus_load_store_p	nds32	CPU	GCC	3,344	168	1	[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "visit", "(", "F", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "R600" ]	R600TextureIntrinsicsReplacer	runOnFunction	R600	GPU	LLVM	3,345	18	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ",", "bool", "DoRegPressureReduce", ")", "const", "{", "if", "(", "getMaddPatterns", ...	[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]	[ "AArch64", "AArch64" ]	AArch64InstrInfo123	getMachineCombinerPatterns	AArch64	CPU	LLVM	3,346	70	1	[]
[ "<s>", "void", "PPCPassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "if", "(", "EnableBranchCoalescing", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCBranchCoalescingPass", "(", ")", ")", ";", "Tar...	[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine25	addMachineSSAOptimization	PowerPC	CPU	LLVM	3,347	79	1	[]
[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "HexagonISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "HexagonISD", "::", "ALLOCA", ":", "return", "...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Hexagon", "Hexagon", "HexagonISD::NodeType", "HexagonISD::ALLOCA", "\"HexagonISD::ALLOCA\"", "HexagonISD::AT_GOT", "\"HexagonISD::AT_GOT\"", "HexagonISD::AT_PCREL", "\"HexagonISD::AT_PCREL\"", "HexagonISD::BARRIER", "\"HexagonISD::BARRIER\"", "HexagonISD::CALL", "\"HexagonISD::CALL\"", "H...	HexagonISelLowering115	getTargetNodeName	Hexagon	DSP	LLVM	3,348	322	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasCustomCheapAsMoveHandling", "(", ")", ")", "return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";", ...	[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]	[ "AArch64", "AArch64", "AArch64::FMOVH0", "AArch64::FMOVS0", "AArch64::FMOVD0", "1", "AArch64::WZR", "1", "AArch64::XZR", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "3", "0", "AArch64::ANDWri", "AArch64::ANDXri", "AArch64::EORWri", "AArch64::EORXri...	AArch64InstrInfo115	isAsCheapAsAMove	AArch64	CPU	LLVM	3,349	332	1	[]
[ "<s>", "int", "null_prologue", "(", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "0", ";", "if", "(", "!", "frame_laid_out", ")", "m88k_layout_frame", "(", ")", ";", "return", "(", "!", "frame_pointer_needed", "&&", "nregs", "==", "0", "&...	[ "Return", "true", "if", "this", "function", "is", "known", "to", "have", "a", "null", "prologue", "." ]	[ "m88k", "0", "0", "0", "0" ]	m88k	null_prologue	m88k	MPU	GCC	3,350	41	1	[]
[ "<s>", "static", "void", "mcore_add_gc_roots", "(", ")", "{", "ggc_add_rtx_root", "(", "&", "arch_compare_op0", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "arch_compare_op1", ",", "1", ")", ";", "}", "</s>" ]	[ "Called", "to", "register", "all", "of", "our", "global", "variables", "with", "the", "garbage", "collector", "." ]	[ "mcore", "1", "1" ]	mcore2	mcore_add_gc_roots	mcore	MPU	GCC	3,351	23	1	[]
[ "<s>", "void", "PTXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "PTX", "PTX", "0", "0", "PTX::RRegs32RegClass", "PTX::MOVrr", "\"Impossible reg-to-reg copy\"" ]	PTXInstrInfo2	copyPhysReg	PTX	GPU	LLVM	3,352	108	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", ...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "X86", "X86", "MVT::i8", "MVT::i32", "MVT::i64", "MVT::f32", "MVT::f64", "8", "MVT::v8i1", "16", "MVT::v16i1", "MVT::i8", "MVT::i16", "32", "MVT::v32i1", "64", "MVT::v64i1", "MVT::getVectorVT", "MVT::i1", "32", "2", "MVT::v2i1", "4", "MVT::v4i1", "8", "MVT::v8i1" ]	X86ISelLowering152	getSetCCResultType	X86	CPU	LLVM	3,353	302	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "end", "(", ")", "{", "assert", "(", "End", "!=", "nullptr", ")", ";", "return", "End", ";", "}", "</s>" ]	[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]	[ "M68k" ]	M68kCollapseMOVEMPass	end	M68k	MPU	LLVM	3,354	18	1	[]
[ "<s>", "MachineBasicBlock", "", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Sparc", "Sparc", "\"Unknown Custom Instruction!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::SELECT_CC_QFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::SELECT_CC_QFP_FCC", "SP::FBCOND", "SP::EH_SJLJ...	SparcISelLowering7	EmitInstrWithCustomInserter	Sparc	CPU	LLVM	3,355	134	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "R600", "SI", "ISD::BRCOND", "ISD::SELECT_CC" ]	SIISelLowering3	LowerOperation	R600	GPU	LLVM	3,356	68	1	[]
[ "<s>", "void", "BlackfinRegisterInfo", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "Blackfin" ]	BlackfinRegisterInfo1	processFunctionBeforeFrameFinalized	Blackfin	DSP	LLVM	3,357	12	1	[]
[ "<s>", "int", "sign_extended_p", "(", "rtx", "x", ",", "int", "bits", ",", "rtx", "insn", ")", "{", "HOST_WIDE_INT", "w", ";", "int", "i", ",", "n", ";", "do", "{", "while", "(", "REG_P", "(", "x", ")", ")", "{", "x", "=", "pdp10_find_last_value", ...	[ "Return", "nonzero", "iff", "the", "last", "value", "X", "was", "set", "to", "before", "INSN", "had", "BITS", "sign-extended", "bits", "." ]	[ "pdp10", "0", "1", "0", "0", "1", "1", "0", "1", "0", "1", "0", "0", "1", "0" ]	pdp10	sign_extended_p	pdp10	MPU	GCC	3,358	212	1	[]
[ "<s>", "uint32_t", "AMDGPUTargetLowering", "::", "getImplicitParameterOffset", "(", "const", "MachineFunction", "&", "MF", ",", "const", "ImplicitParameter", "Param", ")", "const", "{", "const", "AMDGPUMachineFunction", "*", "MFI", "=", "MF", ".", "getInfo", "<", ...	[ "Helper", "function", "that", "returns", "the", "byte", "offset", "of", "the", "given", "type", "of", "implicit", "parameter", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "4", "\"unexpected implicit parameter type\"" ]	AMDGPUISelLowering (2)2	getImplicitParameterOffset	AMDGPU	GPU	LLVM	3,359	115	1	[]
[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "X86", "X86", "X86::TAILJMPm64", "X86::TAILJMPm", "0", "0", "X86::LEA64_32r", "X86::GR32RegClass", "X86", "MVT::i64", "\"Expected the FP as base register\"", "1", "1", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", "3", "3", "3" ]	X86RegisterInfo52	eliminateFrameIndex	X86	CPU	LLVM	3,360	448	1	[]
[ "<s>", "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "X86", "X86", "X86", "\"target-cpu\"", "\"target-features\"", "512", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "0", "\"prefer-vector-width\"", "\"prefer-vector-width\"", "0", "\",prefer-vector-width=\"", "\"min-legal-vector-width\"", "\"min-legal-vector...	X86TargetMachine130	getSubtargetImpl	X86	CPU	LLVM	3,361	346	1	[]
[ "<s>", "static", "bool", "loongarch_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "struct", "loongarch_address_info", "addr", ";", "return", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", ...	[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]	[ "loongarch" ]	loongarch	loongarch_legitimate_address_p	loongarch	CPU	GCC	3,362	32	1	[]
[ "<s>", "static", "int", "s390_check_qrst_address", "(", "char", "c", ",", "rtx", "op", ",", "bool", "lit_pool_ok", ")", "{", "struct", "s390_address", "addr", ";", "bool", "decomposed", "=", "false", ";", "if", "(", "s390_loadrelative_operand_p", "(", "op", ...	[ "Return", "true", "if", "the", "address", "in", "OP", "is", "valid", "for", "constraint", "letter", "C", "if", "wrapped", "in", "a", "MEM", "rtx", ".", "Set", "LIT_POOL_OK", "to", "true", "if", "it", "literal", "pool", "MEMs", "should", "be", "accepted",...	[ "s390", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1" ]	s3904	s390_check_qrst_address	s390	MPU	GCC	3,363	259	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Optim...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]	X86ISelDAGToDAG124	PreprocessISelDAG	X86	CPU	LLVM	3,364	483	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "getIncrementValue", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "Value", ")", "const", "{", "if", "(", "isPostIncrement", "(", "MI", ")", ")", "{", "unsigned", "AccessSize", ";", "return", "getBaseAndOf...	[ "If", "the", "instruction", "is", "an", "increment", "of", "a", "constant", "value", ",", "return", "the", "amount", "." ]	[ "Hexagon", "Hexagon", "Hexagon::A2_addi", "2" ]	HexagonInstrInfo10	getIncrementValue	Hexagon	DSP	LLVM	3,365	72	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if"...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine13	addInstSelector	Hexagon	DSP	LLVM	3,366	157	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isLegalFLATOffset", "(", "int64_t", "Offset", ",", "unsigned", "AddrSpace", ",", "bool", "Signed", ")", "const", "{", "if", "(", "!", "ST", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "false", ";", "if", "(", ...	[ "Returns", "if", "Offset", "is", "legal", "for", "the", "subtarget", "as", "the", "offset", "to", "a", "FLAT", "encoded", "instruction", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU::getNumFlatOffsetBits" ]	SIInstrInfo141	isLegalFLATOffset	AMDGPU	GPU	LLVM	3,367	75	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "if", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "RI5CY", "RISCV", "RISCV", "RISCV", "RISCV", "2", "0", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoJump", "RISCV::PseudoTAIL", "RISCV::PseudoLLA", "RISCV::PseudoLA", "RISCV::PseudoLA_TLS_IE", "RISCV::PseudoLA_TLS_GD", "8", "RISCV::PseudoAtomicLoadNand32", "RISCV::Pse...	RISCVInstrInfo	getInstSizeInBytes	RI5CY	CPU	LLVM	3,368	367	1	[]
[ "<s>", "bool", "isAllocated", "(", "unsigned", "Reg", ")", "const", "{", "return", "UsedRegs", "[", "Reg", "/", "32", "]", "&", "(", "1", "<<", "(", "Reg", "&", "31", ")", ")", ";", "}", "</s>" ]	[ "isAllocated", "-", "Return", "true", "if", "the", "specified", "register", "(", "or", "an", "alias", ")", "is", "allocated", "." ]	[ "Hexagon", "32", "1", "31" ]	HexagonCallingConvLower	isAllocated	Hexagon	DSP	LLVM	3,369	27	1	[]
[ "<s>", "static", "rtx", "tilepro_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsigned_p", ";", "mode", "=", "TYPE_MODE", "(", "valt...	[ "Implement", "TARGET_FUNCTION_VALUE", "." ]	[ "tilepro", "1", "0" ]	tilepro	tilepro_function_value	tilepro	VLIW	GCC	3,370	60	1	[]
[ "<s>", "void", "PatmosInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printInstPrefix", "(", "MI"...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Patmos", "Patmos", "\" }\"" ]	PatmosInstPrinter1	printInst	Patmos	VLIW	LLVM	3,371	70	1	[]
[ "<s>", "void", "emitThumbFunc", "(", "MCSymbol", "*", "Func", ")", "override", "{", "}", "</s>" ]	[ "Note", "in", "the", "output", "that", "the", "specified", "Func", "is", "a", "Thumb", "mode", "function", "(", "ARM", "target", "only", ")", "." ]	[ "Patmos" ]	PatmosInstrInfo1	emitThumbFunc	Patmos	VLIW	LLVM	3,372	10	1	[]
[ "<s>", "const", "JVMInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "JVM", "JVM" ]	JVMSubtarget	getInstrInfo	JVM	Virtual ISA	LLVM	3,373	14	1	[]
[ "<s>", "static", "bool", "rs6000_cannot_substitute_mem_equiv_p", "(", "rtx", "mem", ")", "{", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "mem", ",", "0", ")", ")", "==", "AND", ")", "return", "true",...	[ "Implement", "TARGET_CANNOT_SUBSTITUTE_MEM_EQUIV_P", "." ]	[ "rs6000", "0" ]	rs6000	rs6000_cannot_substitute_mem_equiv_p	rs6000	CPU	GCC	3,374	37	1	[]
[ "<s>", "static", "rtx", "mips_call_tls_get_addr", "(", "rtx", "sym", ",", "enum", "mips_symbol_type", "type", ",", "rtx", "v0", ")", "{", "rtx", "insn", ",", "loc", ",", "a0", ";", "a0", "=", "gen_rtx_REG", "(", "Pmode", ",", "GP_ARG_FIRST", ")", ";", ...	[ "Return", "an", "instruction", "sequence", "that", "calls", "__tls_get_addr", ".", "SYM", "is", "the", "TLS", "symbol", "we", "are", "referencing", "and", "TYPE", "is", "the", "symbol", "type", "to", "use", "(", "either", "global", "dynamic", "or", "local", ...	[ "mips", "\"__tls_get_addr\"", "1" ]	mips5	mips_call_tls_get_addr	mips	CPU	GCC	3,375	122	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 Address Type Promotion\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM64", "\"ARM64 Address Type Promotion\"" ]	ARM64AddressTypePromotion1	getPassName	ARM64	CPU	LLVM	3,376	13	1	[]
[ "<s>", "static", "bool", "rs6000_must_pass_in_stack", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "\|\|", "DEFAULT_ABI", "==", "ABI_ELFv2", "\|\|", "TARGET_64BIT", ")", "return", "must_pass_in_stack_var_si...	[ "Return", "true", "if", "TYPE", "must", "be", "passed", "on", "the", "stack", "and", "not", "in", "registers", "." ]	[ "rs6000" ]	rs60004	rs6000_must_pass_in_stack	rs6000	CPU	GCC	3,377	41	1	[]
[ "<s>", "MachineInstrBuilder", "MipsInstrInfo", "::", "genInstrWithNewOpc", "(", "unsigned", "NewOpc", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "int", "ZeroOperandPosition", "=", "-", "1", ";", "bool", "...	[ "Create", "an", "instruction", "which", "has", "the", "same", "operands", "and", "memory", "operands", "as", "MI", "but", "has", "a", "new", "opcode", "." ]	[ "Mips", "Mips", "1", "Mips::ZERO", "1", "Mips::BEQC", "Mips::BEQZC", "Mips::BNEC", "Mips::BNEZC", "Mips::BGEC", "Mips::BGEZC", "Mips::BLTC", "Mips::BLTZC", "Mips::BEQC64", "Mips::BEQZC64", "Mips::BNEC64", "Mips::BNEZC64", "Mips::JIC", "Mips::JIALC", "Mips::JIC64", "Mips::JIAL...	MipsInstrInfo (2)3	genInstrWithNewOpc	Mips	CPU	LLVM	3,378	455	1	[]
[ "<s>", "static", "recps_type", "get_recps_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_SFmode", ":", "return", "(", "gen_aarch64_frecpssf", ")", ";", "case", "E_V2SFmode", ":", "return", "(", "gen_aarch64_frecpsv2sf",...	[ "Select", "reciprocal", "series", "step", "insn", "depending", "on", "machine", "mode", "." ]	[ "aarch64" ]	aarch645	get_recps_type	aarch64	CPU	GCC	3,379	61	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createSystemZObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "SystemZ", "SystemZ" ]	SystemZMCAsmBackend	createObjectWriter	SystemZ	CPU	LLVM	3,380	20	1	[]
[ "<s>", "static", "int", "frv_function_contains_far_jump", "(", "void", ")", "{", "rtx_insn", "*", "insn", "=", "get_insns", "(", ")", ";", "while", "(", "insn", "!=", "NULL", "&&", "!", "(", "JUMP_P", "(", "insn", ")", "&&", "get_attr_far_jump", "(", "in...	[ "True", "if", "the", "current", "function", "contains", "a", "far", "jump", "." ]	[ "frv" ]	frv	frv_function_contains_far_jump	frv	VLIW	GCC	3,381	51	1	[]
[ "<s>", "void", "aarch64_init_builtin_rsqrt", "(", "void", ")", "{", "tree", "fndecl", "=", "NULL", ";", "tree", "ftype", "=", "NULL", ";", "tree", "V2SF_type_node", "=", "build_vector_type", "(", "float_type_node", ",", "2", ")", ";", "tree", "V2DF_type_node",...	[ "Add", "builtins", "for", "reciprocal", "square", "root", "." ]	[ "aarch64", "2", "2", "4", "\"__builtin_aarch64_rsqrt_df\"", "\"__builtin_aarch64_rsqrt_sf\"", "\"__builtin_aarch64_rsqrt_v2df\"", "\"__builtin_aarch64_rsqrt_v2sf\"", "\"__builtin_aarch64_rsqrt_v4sf\"" ]	aarch64-builtins3	aarch64_init_builtin_rsqrt	aarch64	CPU	GCC	3,382	191	1	[]
[ "<s>", "int", "rx_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "unsigned", "int", "low", ";", "unsigned", "int", "high", ";", "unsigned", "int", "frame_size", ";", "unsigned", "int", "stack_size", ";", "unsigned", "int", "mask...	[ "Compute", "the", "offset", "(", "in", "words", ")", "between", "FROM", "(", "arg", "pointer", "or", "frame", "pointer", ")", "and", "TO", "(", "frame", "pointer", "or", "stack", "pointer", ")", ".", "See", "ASCII", "art", "comment", "at", "the", "star...	[ "rx", "1", "1" ]	rx	rx_initial_elimination_offset	rx	CPU	GCC	3,383	126	1	[]
[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "IsCombinesDisabled", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonCopyToCombine16	runOnMachineFunction	Hexagon	DSP	LLVM	3,384	272	1	[]
[ "<s>", "void", "print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "int", "abcd", "=", "0", ";", "if", "(", "code", ">=", "'A'", "&&", "code", "<=", "'D'", ")", "abcd", "=", "code", "-", "'A'", ";", "if", ...	[ "Use", "S", "for", "SI", "regsUse", "B", "&", "T", "for", "parts", "of", "DI", "regs", "X", "-", "stack", "pointer", "name", "Registers", "Q", "-", "byte", "sized", "register", "name", "U", "-", "high", "byte", "of", "word", "register", "V", "-", "...	[ "avr", "0", "\"__zero_reg__\"", "0", "\")+%d\"", "\"bad address, not (reg+disp):\"", "1", "0", "\"bad address, not post_inc or pre_dec:\"", "0", "0", "0", "0", "0", "\"internal compiler error. Bad address:\"", "1", "\"internal compiler error. Unknown mode:\"", "\"0x%lx\"" ]	avr3	print_operand	avr	MPU	GCC	3,385	463	1	[]
[ "<s>", "void", "recordRelocation", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", "bool", "&", "IsPCRel", ",", "...	[ "Record", "a", "relocation", "entry", "." ]	[ "AMDGPU", "\"Not implemented\"" ]	AMDGPUAsmBackend (2)	recordRelocation	AMDGPU	GPU	LLVM	3,386	42	1	[]
[ "<s>", "static", "int", "csky_arg_partial_bytes", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", "...	[ "Implement", "TARGET_ARG_PARTIAL_BYTES", ".", "Return", "the", "number", "of", "bytes", "at", "the", "beginning", "of", "an", "argument", "that", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", "that", "...	[ "csky", "0" ]	csky2	csky_arg_partial_bytes	csky	CPU	GCC	3,387	65	1	[]
[ "<s>", "bool", "rvexPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "creatervexISelDag", "(", "getrvexTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "rvex", "rvex", "rvex", "rvex" ]	rvexTargetMachine	addInstSelector	rvex	VLIW	LLVM	3,388	21	1	[]
[ "<s>", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", ")", "override", "{", "EmitA64MappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", "...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "AArch64", "AArch64" ]	AArch64ELFStreamer5	EmitInstruction	AArch64	CPU	LLVM	3,389	87	1	[]
[ "<s>", "bool", "LEGRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "LEG", "LEG" ]	LEGRegisterInfo	requiresRegisterScavenging	LEG	CPU	LLVM	3,390	16	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedReg...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIFrameLowering13	determineCalleeSaves	AMDGPU	GPU	LLVM	3,391	56	1	[]
[ "<s>", "static", "unsigned", "int", "bfin_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "PDImode", "&&", "(", "regno", "==", "REG_A0", "\|\|", "regno", "==", "REG_A1", ")", ")", "return", ...	[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]	[ "bfin", "1", "2" ]	bfin	bfin_hard_regno_nregs	bfin	DSP	GCC	3,392	60	1	[]
[ "<s>", "static", "rtx", "iq2000_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_INT", "\|\|", "GET_MODE_SIZE", "(", "mode", ...	[ "Worker", "function", "for", "TARGET_LIBCALL_VALUE", "." ]	[ "iq2000", "4" ]	iq2000	iq2000_libcall_value	iq2000	CPU	GCC	3,393	41	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "create...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine1	addIRPasses	ARM	CPU	LLVM	3,394	187	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSIInsertWaitsPass", "(", ")", ",", "false", ")", ";", "addPass", "(", "createSILowerControlFlowPass", "(", ")", ",", "false", ")", ";", "if", "(", "InsertNops", ")"...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	AMDGPUTargetMachine12	addPreEmitPass	AMDGPU	GPU	LLVM	3,395	41	1	[]
[ "<s>", "static", "rtx", "tilepro_text_label_rtx", "(", "void", ")", "{", "return", "cfun", "->", "machine", "->", "text_label_rtx", ";", "}", "</s>" ]	[ "Return", "the", "register", "storing", "the", "value", "of", "the", "text", "label", "." ]	[ "tilepro" ]	tilepro	tilepro_text_label_rtx	tilepro	VLIW	GCC	3,396	15	1	[]
[ "<s>", "void", "TOYRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "TOY", "TOY", "0", "TOY::LDR", "TOY::STR", "1", "TOY::SP" ]	TOYRegisterInfo1	eliminateFrameIndex	TOY	CPU	LLVM	3,397	165	1	[]
[ "<s>", "void", "SPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::LQDr128", "SPU::LQXr128", "SPU::R64CRegisterClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R64FPRegisterClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R32CRegisterClass", "SPU::LQDr32", "SPU::LQXr32", "SPU::R32FPRegisterClass", "SPU:...	SPUInstrInfo2	loadRegFromStackSlot	CellSPU	MPU	LLVM	3,398	298	1	[]
[ "<s>", "static", "unsigned", "int", "riscv_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "if", "(", "type", "&&", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "alignment", "=",...	[ "Implement", "TARGET_FUNCTION_ARG_BOUNDARY", ".", "Every", "parameter", "gets", "at", "least", "PARM_BOUNDARY", "bits", "of", "alignment", ",", "but", "will", "be", "given", "anything", "up", "to", "STACK_BOUNDARY", "bits", "if", "the", "type", "requires", "it", ...	[ "riscv" ]	riscv	riscv_function_arg_boundary	riscv	CPU	GCC	3,399	65	1	[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64" ]

AArch64DeadRegisterDefinitionsPass10

getAnalysisUsage

AArch64

CPU

LLVM

3,300

25

1

[]

[ "<s>", "LLVM_DUMP_METHOD", "void", "GCNRegPressure", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "GCNSubtarget", "*", "ST", ")", "const", "{", "OS", "<<", "\"VGPRs: \"", "<<", "Value", "[", "VGPR32", "]", "<<", "' '", ";", "OS", "<<", "\"...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "\"VGPRs: \"", "\"AGPRs: \"", "\"(O\"", "\", SGPRs: \"", "\"(O\"", "\", LVGPR WT: \"", "\", LSGPR WT: \"", "\" -> Occ: \"" ]

GCNRegPressure13

print

AMDGPU

GPU

LLVM

3,301

121

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "return", "createR600MachineScheduler", "(", "C", ")", ";", "}", "</s>" ]

[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]

[ "AMDGPU", "R600" ]

AMDGPUTargetMachine10

createMachineScheduler

AMDGPU

GPU

LLVM

3,302

18

1

[]

[ "<s>", "static", "unsigned", "long", "arm_compute_save_core_reg_mask", "(", "void", ")", "{", "unsigned", "int", "save_reg_mask", "=", "0", ";", "unsigned", "long", "func_type", "=", "arm_current_func_type", "(", ")", ";", "unsigned", "int", "reg", ";", "if", ...

[ "Compute", "a", "bit", "mask", "of", "which", "core", "registers", "need", "to", "be", "saved", "on", "the", "stack", "for", "the", "current", "function", ".", "This", "is", "used", "by", "arm_compute_frame_layout", ",", "which", "may", "add", "extra", "re...

[ "arm", "0", "0", "1", "1", "1", "1", "1", "1", "1", "2", "0", "4", "12", "1", "0", "12", "1", "1", "1", "3", "0", "1", "4", "1" ]

arm1

arm_compute_save_core_reg_mask

arm

CPU

GCC

3,303

285

1

[]

[ "<s>", "EVT", "MipsTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "ret...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Mips", "Mips", "MVT::i32" ]

MipsISelLowering (2)4

getSetCCResultType

Mips

CPU

LLVM

3,304

39

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "ARM" ]

ARMAsmParser (2)

getEndLoc

ARM

CPU

LLVM

3,305

11

1

[]

[ "<s>", "bool", "AMDGPUMachineCFGStructurizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "*", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "AMDGPU", "SI", "\"----STRUCTURIZER START----\\n\"", "0", "\"----STRUCTURIZER END----\\n\"" ]

AMDGPUMachineCFGStructurizer

runOnMachineFunction

AMDGPU

GPU

LLVM

3,306

181

1

[]

[ "<s>", "void", "Cpu0InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Cpu0", "Cpu0", "0", "Cpu0::CPURegsRegClass", "Cpu0::LD", "\"Register class not handled!\"", "0" ]

Cpu0InstrInfo1

loadRegFromStackSlot

Cpu0

CPU

LLVM

3,307

129

1

[]

[ "<s>", "bool", "MSP430AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "Loc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")"...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "MSP430", "MSP430", "\"invalid instruction mnemonic\"", "0U", "\"too few operands for instruction\"", "MSP430", "\"invalid operand for instruction\"" ]

MSP430AsmParser

MatchAndEmitInstruction

MSP430

MPU

LLVM

3,308

165

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "X86Subtarget", "&", "STI", "=", "MF", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "X86", "X86", "X86", "X86", "X86", "0", "0", "1", "0", "0", "3", "3" ]

X86FrameLowering90

eliminateCallFramePseudoInstr

X86

CPU

LLVM

3,309

442

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreRegBankSelect", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "if", "(", "!", "IsOptNone", ")", "addPass", "(", "createAArch64PostLegalizerCombiner", "(",...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "the", "register", "bank", "selection", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine1

addPreRegBankSelect

AArch64

CPU

LLVM

3,310

39

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "MipsSERegisterInfo", "::", "intRegClass", "(", "unsigned", "Size", ")", "const", "{", "if", "(", "Size", "==", "4", ")", "return", "&", "Mips", "::", "CPURegsRegClass", ";", "assert", "(", "Size", "==", "8", ")"...

[ "Return", "GPR", "register", "class", "." ]

[ "Mips", "Mips", "4", "Mips::CPURegsRegClass", "8", "Mips::CPU64RegsRegClass" ]

MipsSERegisterInfo1

intRegClass

Mips

CPU

LLVM

3,311

38

1

[]

[ "<s>", "bool", "AVRFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "AVR", "AVR", "0", "AVR", "AVR", "AVR", "AVR", "AVR", "8", "\"Invalid register size\"", "AVR::PUSHRr", "AVR" ]

AVRFrameLowering29

spillCalleeSavedRegisters

AVR

MPU

LLVM

3,312

223

1

[]

[ "<s>", "static", "machine_mode", "rs6000_secondary_memory_needed_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "lra_in_progress", "&&", "mode", "==", "SDmode", ")", "return", "DDmode", ";", "return", "mode", ";", "}", "</s>" ]

[ "Return", "the", "mode", "to", "be", "used", "for", "memory", "when", "a", "secondary", "memory", "location", "is", "needed", ".", "For", "SDmode", "values", "we", "need", "to", "use", "DDmode", ",", "in", "all", "other", "cases", "we", "can", "use", "...

[ "rs6000" ]

rs6000

rs6000_secondary_memory_needed_mode

rs6000

CPU

GCC

3,313

23

1

[]

[ "<s>", "int", "arc_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "frame_info", ".", "initialized", ")", "arc_compute_frame_size", "(", ")", ";", "if", "(", "from", "==", "ARG_POI...

[ "Define", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]

[ "arc", "0" ]

arc

arc_initial_elimination_offset

arc

MPU

GCC

3,314

162

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "return", "lowerIntrinsics", "(", "M", ")", ";", "}", "</s>" ]

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "DirectX" ]

DXILOpLowering

runOnModule

DirectX

Virtual ISA

LLVM

3,315

16

1

[]

[ "<s>", "const", "char", "*", "thumb_load_double_from_address", "(", "rtx", "*", "operands", ")", "{", "rtx", "addr", ";", "rtx", "base", ";", "rtx", "offset", ";", "rtx", "arg1", ";", "rtx", "arg2", ";", "gcc_assert", "(", "GET_CODE", "(", "operands", "[...

[ "Handle", "the", "case", "of", "a", "double", "word", "load", "into", "a", "low", "register", "from", "a", "computed", "memory", "address", ".", "The", "computed", "address", "may", "involve", "a", "register", "which", "is", "overwritten", "by", "the", "lo...

[ "arm", "0", "1", "1", "0", "2", "1", "4", "0", "\"ldr\\t%H0, %2\"", "\"ldr\\t%0, %1\"", "\"ldr\\t%0, %1\"", "\"ldr\\t%H0, %2\"", "2", "1", "4", "\"ldr\\t%0, %1\"", "\"ldr\\t%H0, %2\"", "0", "1", "0", "\"\\tadd\\t%r, %r, %r\"", "1", "\"\\tldr\\t%r, [%r, #0]\"", "1", ...

arm3

thumb_load_double_from_address

arm

CPU

GCC

3,316

430

1

[]

[ "<s>", "static", "bool", "isBranch", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "AMDGPU", "::", "BRANCH", "||", "Opcode", "==", "AMDGPU", "::", "BRANCH_COND_i32", "||", "Opcode", "==", "AMDGPU", "::", "BRANCH_COND_f32", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "is", "a", "conditional", ",", "unconditional", ",", "or", "indirect", "branch", "." ]

[ "AMDGPU", "AMDGPU::BRANCH", "AMDGPU::BRANCH_COND_i32", "AMDGPU::BRANCH_COND_f32" ]

R600InstrInfo (2)

isBranch

AMDGPU

GPU

LLVM

3,317

28

1

[]

[ "<s>", "void", "Finish", "(", ")", "{", "const", "size_t", "VendorHeaderSize", "=", "4", "+", "CurrentVendor", ".", "size", "(", ")", "+", "1", ";", "const", "size_t", "TagHeaderSize", "=", "1", "+", "4", ";", "Streamer", ".", "EmitIntValue", "(", "Ven...

[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]

[ "ARM", "4", "1", "1", "4", "4", "0", "0", "1", "ARMBuildAttrs::File", "1", "4", "0", "0", "\"Invalid attribute type\"", "0", "0", "0", "1" ]

ARMAsmPrinter10

Finish

ARM

CPU

LLVM

3,318

191

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "unsigned", "CalleeCC", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SelectionDAG", "&",...

[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]

[ "PowerPC", "PPC", "ISD::InputArg", "0", "ISD::ArgFlagsTy" ]

PPCISelLowering70

IsEligibleForTailCallOptimization

PowerPC

CPU

LLVM

3,319

173

1

[]

[ "<s>", "const", "uint16_t", "*", "rvexRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_O32_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "rvex", "rvex" ]

rvexRegisterInfo

getCalleeSavedRegs

rvex

VLIW

LLVM

3,320

18

1

[]

[ "<s>", "FISCTargetLowering", "::", "ConstraintType", "FISCTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0",...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "FISC", "FISC", "FISC", "1", "0" ]

FISCISelLowering

getConstraintType

FISC

CPU

LLVM

3,321

58

1

[]

[ "<s>", "SDValue", "LanaiTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Lanai", "Lanai", "ISD::InputArg", "\"Unsupported calling convention\"" ]

LanaiISelLowering21

LowerFormalArguments

Lanai

CPU

LLVM

3,322

84

1

[]

[ "<s>", "static", "bool", "ix86_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "...

[ "A", "C", "expression", "that", "indicates", "when", "an", "argument", "must", "be", "passed", "by", "reference", ".", "If", "nonzero", "for", "an", "argument", ",", "a", "copy", "of", "that", "argument", "is", "made", "in", "memory", "and", "a", "pointe...

[ "i386", "1", "2", "4", "8", "1" ]

i3868

ix86_pass_by_reference

i386

CPU

GCC

3,323

130

1

[]

[ "<s>", "void", "IncomingValueHandler", "::", "assignValueToAddress", "(", "Register", "ValVReg", ",", "const", "CCValAssign", "&", "VA", ")", "{", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo",...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "Mips", "32" ]

MipsCallLowering23

assignValueToAddress

Mips

CPU

LLVM

3,324

81

1

[]

[ "<s>", "void", "th_mempair_order_operands", "(", "rtx", "operands", "[", "4", "]", ",", "bool", "load_p", ",", "machine_mode", "mode", ")", "{", "int", "mem_op", "=", "load_p", "?", "1", ":", "0", ";", "bool", "reversed", "=", "false", ";", "if", "(", ...

[ "Given", "OPERANDS", "of", "consecutive", "load/store", "that", "can", "be", "merged", ",", "swap", "them", "if", "they", "are", "not", "in", "ascending", "order", ".", "Return", "true", "if", "swap", "was", "performed", "." ]

[ "riscv", "4", "1", "0", "2", "0", "2", "1", "3" ]

thead

th_mempair_order_operands

riscv

CPU

GCC

3,325

92

1

[]

[ "<s>", "static", "bool", "mmix_pass_by_reference", "(", "const", "CUMULATIVE_ARGS", "*", "argsp", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "targetm", ".", "calls", ".", "must_pass_...

[ "Returns", "nonzero", "for", "everything", "that", "goes", "by", "reference", ",", "0", "for", "everything", "that", "goes", "by", "value", "." ]

[ "mmix", "8" ]

mmix3

mmix_pass_by_reference

mmix

CPU

GCC

3,326

68

1

[]

[ "<s>", "static", "void", "gen_int_relational", "(", "enum", "rtx_code", "code", ",", "rtx", "result", ",", "rtx", "cmp0", ",", "rtx", "cmp1", ",", "rtx", "destination", ")", "{", "machine_mode", "mode", ";", "int", "branch_p", ";", "mode", "=", "GET_MODE",...

[ "Generate", "the", "code", "to", "compare", "two", "integer", "values", ".", "The", "return", "value", "is", "the", "comparison", "expression", "." ]

[ "lm32", "0", "0" ]

lm32

gen_int_relational

lm32

MPU

GCC

3,327

339

1

[]

[ "<s>", "bool", "VEInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Allo...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "VE", "VE", "0", "0", "0", "0" ]

VEInstrInfo1

analyzeBranch

VE

CPU

LLVM

3,328

353

1

[]

[ "<s>", "static", "void", "aarch64_record_potential_advsimd_unrolling", "(", "loop_vec_info", "loop_vinfo", ",", "aarch64_vector_costs", "*", "costs", ")", "{", "if", "(", "!", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_MATCHED_VECTOR_THR...

[ "Decide", "whether", "to", "use", "the", "unrolling", "heuristic", "described", "above", "aarch64_vector_costs", ":", ":unrolled_advsimd_niters", ",", "updating", "that", "field", "if", "so", ".", "LOOP_VINFO", "describes", "the", "loop", "that", "we", "'re", "vec...

[ "aarch64", "2" ]

aarch641

aarch64_record_potential_advsimd_unrolling

aarch64

CPU

GCC

3,329

125

1

[]

[ "<s>", "static", "rtx", "mips_cprestore_slot", "(", "rtx", "temp", ",", "bool", "load_p", ")", "{", "rtx", "base", ";", "HOST_WIDE_INT", "offset", ";", "mips_get_cprestore_base_and_offset", "(", "&", "base", ",", "&", "offset", ",", "load_p", ")", ";", "retu...

[ "Return", "a", "MEM", "rtx", "for", "the", "cprestore", "slot", ".", "LOAD_P", "is", "true", "if", "we", "are", "going", "to", "load", "from", "it", ",", "false", "if", "we", "are", "going", "to", "store", "to", "it", ".", "Use", "TEMP", "as", "a",...

[ "mips" ]

mips

mips_cprestore_slot

mips

CPU

GCC

3,330

44

1

[]

[ "<s>", "static", "bool", "aapcs_vfp_is_call_or_return_candidate", "(", "enum", "arm_pcs", "pcs_variant", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "machine_mode", "*", "base_mode", ",", "int", "*", "count", ")", "{", "machine_mode", "new_mode", ...

[ "Return", "true", "if", "an", "argument", "whose", "type", "is", "TYPE", ",", "or", "mode", "is", "MODE", ",", "is", "suitable", "for", "passing", "or", "returning", "in", "VFP", "registers", "for", "the", "PCS", "variant", "selected", ".", "If", "it", ...

[ "arm", "0", "0", "4", "\"gcc-10/changes.html#empty_base\"", "\"gcc-12/changes.html#zero_width_bitfields\"", "1", "\"parameter passing for argument of \"", "\"type %qT with %<[[no_unique_address]]%> members \"", "\"changed %{in GCC 10.1%}\"", "\"parameter passing for argument of \"", "\"type %q...

arm

aapcs_vfp_is_call_or_return_candidate

arm

CPU

GCC

3,331

324

1

[]

[ "<s>", "MachineInstr", "*", "X86InstrInfo", "::", "optimizeLoadInstr", "(", "MachineInstr", "*", "MI", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "unsigned", "&", "FoldAsLoadDefReg", ",", "MachineInstr", "*", "&", "DefMI", ")", "const", "{", "if", "...

[ "optimizeLoadInstr", "-", "Try", "to", "remove", "the", "load", "by", "folding", "it", "to", "a", "register", "operand", "at", "the", "use", "." ]

[ "X86", "X86", "0", "0", "0", "0", "8", "0" ]

X86InstrInfo110

optimizeLoadInstr

X86

CPU

LLVM

3,332

245

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", ...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "ARM", "ARM", "127" ]

ARMTargetMachine (2)1

addPreISel

ARM

CPU

LLVM

3,333

90

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AArch64", "AArch64", "AArch64::INLINEASM", "AArch64::INLINEASM_BR", "0", "0", "4", "0", "4", "0", "\"Invalid number of NOP bytes requested!\"", "4", "0", "\"Invalid number of NOP bytes requested!\"", "AArch64::TLSDESC_CALLSEQ", "16", "AArch64::JumpTableDest32", "AArch64::JumpTable...

AArch64InstrInfo10

getInstSizeInBytes

AArch64

CPU

LLVM

3,334

269

1

[]

[ "<s>", "static", "void", "init_float128_ibm", "(", "machine_mode", "mode", ")", "{", "if", "(", "!", "TARGET_XL_COMPAT", ")", "{", "set_optab_libfunc", "(", "add_optab", ",", "mode", ",", "\"__gcc_qadd\"", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", ...

[ "Set", "up", "AIX/Darwin/64-bit", "Linux", "quad", "floating", "point", "routines", "." ]

[ "rs6000", "\"__gcc_qadd\"", "\"__gcc_qsub\"", "\"__gcc_qmul\"", "\"__gcc_qdiv\"", "\"__gcc_qneg\"", "\"__gcc_qeq\"", "\"__gcc_qne\"", "\"__gcc_qgt\"", "\"__gcc_qge\"", "\"__gcc_qlt\"", "\"__gcc_qle\"", "\"__gcc_qunord\"", "\"__gcc_stoq\"", "\"__gcc_dtoq\"", "\"__gcc_qtos\"", "\"__gcc...

rs60007

init_float128_ibm

rs6000

CPU

GCC

3,335

382

1

[]

[ "<s>", "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal",...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "X86", "X86", "\".code\"", "\".att_syntax\"", "\"prefix\"", "\"noprefix\"", "\"'.att_syntax noprefix' is not \"", "\"supported: registers must have a \"", "\"'%' prefix in .att_syntax\"", "0", "\".intel_syntax\"", "1", "\"noprefix\"", "\"prefix\"", "\"'.intel_syntax prefix' is not \"", ...

X86AsmParser1

ParseDirective

X86

CPU

LLVM

3,336

363

1

[]

[ "<s>", "static", "void", "emit_save_or_restore_regs", "(", "int", "action", ")", "{", "HOST_WIDE_INT", "offset", ";", "rtx", "base", ";", "offset", "=", "frame_base_offset", "-", "apparent_fsize", ";", "if", "(", "offset", "<", "-", "4096", "||", "offset", "...

[ "Emit", "code", "to", "save", "call-saved", "registers", "." ]

[ "sparc", "4096", "4", "4095", "1", "0", "0", "8", "32", "96", "64" ]

sparc3

emit_save_or_restore_regs

sparc

CPU

GCC

3,337

117

1

[]

[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "hasFP", "(", "MF", ")", "?", "PPC", "::", "R31", ":", ...

[ "Debug", "information", "queries", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::R31", "PPC::R1", "PPC::X31", "PPC::X1" ]

PPCRegisterInfo21

getFrameRegister

PowerPC

CPU

LLVM

3,338

51

1

[]

[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc",...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_F64", "WebAssembly::V128RegClass", "WebAssembly::COPY_V128...

WebAssemblyInstrInfo1

copyPhysReg

WebAssembly

Virtual ISA

LLVM

3,339

192

1

[]

[ "<s>", "MachineBasicBlock", "*", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "RISCV", ":...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "RISCV", "RISCV", "RISCV::SELECT_CC", "RISCV::SELECT_CC64", "RISCV::FSELECT_CC_F", "RISCV::FSELECT_CC_D", "RISCV::CALL", "RISCV::CALLREG", "RISCV::CALL64", "RISCV::CALLREG64", "\"Unexpected instr type to insert\"" ]

RISCVISelLowering9

EmitInstrWithCustomInserter

RISCV

CPU

LLVM

3,340

90

1

[]

[ "<s>", "bool", "HexagonExpandCondsets", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "HII", "=", "static_cast", "<", "c...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"Before expand-condsets\\n\"", "\"After expand-condsets\\n\"" ]

HexagonExpandCondsets26

runOnMachineFunction

Hexagon

DSP

LLVM

3,341

304

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "ARM", "ARM", "ARM::LDRrs", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::LDRi12", "ARM::t2LDRi12", "ARM::tLDRspi", "ARM::VLDRD", "ARM::VLDRS", "1", "2", "2", "0", "1", "0", "ARM::VLD1q64", "ARM::VLD1d64TPseudo", "ARM::VLD1d64QPseudo", "1", ...

ARMBaseInstrInfo (2)2

isLoadFromStackSlot

ARM

CPU

LLVM

3,342

355

1

[]

[ "<s>", "static", "rtx", "rs6000_emit_savres_rtx", "(", "rs6000_stack_t", "*", "info", ",", "rtx", "frame_reg_rtx", ",", "int", "save_area_offset", ",", "int", "lr_offset", ",", "machine_mode", "reg_mode", ",", "int", "sel", ")", "{", "int", "i", ";", "int", ...

[ "Construct", "a", "parallel", "rtx", "describing", "the", "effect", "of", "a", "call", "to", "an", "out-of-line", "register", "save/restore", "routine", ",", "and", "emit", "the", "insn", "or", "jump_insn", "as", "appropriate", "." ]

[ "rs6000", "0", "1", "32", "64", "1", "1", "3", "1", "0", "1", "0", "0", "0", "0", "0" ]

rs60004

rs6000_emit_savres_rtx

rs6000

CPU

GCC

3,343

474

1

[]

[ "<s>", "static", "bool", "nds32_sp_base_or_plus_load_store_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "mem_src", "=", "NULL_RTX", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_LOAD", ":", "mem_src", "=", "SET_SRC", "(...

[ "Return", "true", "if", "insn", "is", "a", "sp/fp", "base", "or", "sp/fp", "plus", "load-store", "instruction", "." ]

[ "nds32", "0", "0", "0", "0", "0", "0" ]

nds32-relax-opt

nds32_sp_base_or_plus_load_store_p

nds32

CPU

GCC

3,344

168

1

[]

[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "visit", "(", "F", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "R600" ]

R600TextureIntrinsicsReplacer

runOnFunction

R600

GPU

LLVM

3,345

18

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ",", "bool", "DoRegPressureReduce", ")", "const", "{", "if", "(", "getMaddPatterns", ...

[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]

[ "AArch64", "AArch64" ]

AArch64InstrInfo123

getMachineCombinerPatterns

AArch64

CPU

LLVM

3,346

70

1

[]

[ "<s>", "void", "PPCPassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "if", "(", "EnableBranchCoalescing", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCBranchCoalescingPass", "(", ")", ")", ";", "Tar...

[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine25

addMachineSSAOptimization

PowerPC

CPU

LLVM

3,347

79

1

[]

[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "HexagonISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "HexagonISD", "::", "ALLOCA", ":", "return", "...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Hexagon", "Hexagon", "HexagonISD::NodeType", "HexagonISD::ALLOCA", "\"HexagonISD::ALLOCA\"", "HexagonISD::AT_GOT", "\"HexagonISD::AT_GOT\"", "HexagonISD::AT_PCREL", "\"HexagonISD::AT_PCREL\"", "HexagonISD::BARRIER", "\"HexagonISD::BARRIER\"", "HexagonISD::CALL", "\"HexagonISD::CALL\"", "H...

HexagonISelLowering115

getTargetNodeName

Hexagon

DSP

LLVM

3,348

322

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasCustomCheapAsMoveHandling", "(", ")", ")", "return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";", ...

[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]

[ "AArch64", "AArch64", "AArch64::FMOVH0", "AArch64::FMOVS0", "AArch64::FMOVD0", "1", "AArch64::WZR", "1", "AArch64::XZR", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "3", "0", "AArch64::ANDWri", "AArch64::ANDXri", "AArch64::EORWri", "AArch64::EORXri...

AArch64InstrInfo115

isAsCheapAsAMove

AArch64

CPU

LLVM

3,349

332

1

[]

[ "<s>", "int", "null_prologue", "(", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "0", ";", "if", "(", "!", "frame_laid_out", ")", "m88k_layout_frame", "(", ")", ";", "return", "(", "!", "frame_pointer_needed", "&&", "nregs", "==", "0", "&...

[ "Return", "true", "if", "this", "function", "is", "known", "to", "have", "a", "null", "prologue", "." ]

[ "m88k", "0", "0", "0", "0" ]

m88k

null_prologue

m88k

MPU

GCC

3,350

41

1

[]

[ "<s>", "static", "void", "mcore_add_gc_roots", "(", ")", "{", "ggc_add_rtx_root", "(", "&", "arch_compare_op0", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "arch_compare_op1", ",", "1", ")", ";", "}", "</s>" ]

[ "Called", "to", "register", "all", "of", "our", "global", "variables", "with", "the", "garbage", "collector", "." ]

[ "mcore", "1", "1" ]

mcore2

mcore_add_gc_roots

mcore

MPU

GCC

3,351

23

1

[]

[ "<s>", "void", "PTXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "PTX", "PTX", "0", "0", "PTX::RRegs32RegClass", "PTX::MOVrr", "\"Impossible reg-to-reg copy\"" ]

PTXInstrInfo2

copyPhysReg

PTX

GPU

LLVM

3,352

108

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", ...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "X86", "X86", "MVT::i8", "MVT::i32", "MVT::i64", "MVT::f32", "MVT::f64", "8", "MVT::v8i1", "16", "MVT::v16i1", "MVT::i8", "MVT::i16", "32", "MVT::v32i1", "64", "MVT::v64i1", "MVT::getVectorVT", "MVT::i1", "32", "2", "MVT::v2i1", "4", "MVT::v4i1", "8", "MVT::v8i1" ]

X86ISelLowering152

getSetCCResultType

X86

CPU

LLVM

3,353

302

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "end", "(", ")", "{", "assert", "(", "End", "!=", "nullptr", ")", ";", "return", "End", ";", "}", "</s>" ]

[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]

[ "M68k" ]

M68kCollapseMOVEMPass

end

M68k

MPU

LLVM

3,354

18

1

[]

[ "<s>", "MachineBasicBlock", "*", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Sparc", "Sparc", "\"Unknown Custom Instruction!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::SELECT_CC_QFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::SELECT_CC_QFP_FCC", "SP::FBCOND", "SP::EH_SJLJ...

SparcISelLowering7

EmitInstrWithCustomInserter

Sparc

CPU

LLVM

3,355

134

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "R600", "SI", "ISD::BRCOND", "ISD::SELECT_CC" ]

SIISelLowering3

LowerOperation

R600

GPU

LLVM

3,356

68

1

[]

[ "<s>", "void", "BlackfinRegisterInfo", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "Blackfin" ]

BlackfinRegisterInfo1

processFunctionBeforeFrameFinalized

Blackfin

DSP

LLVM

3,357

12

1

[]

[ "<s>", "int", "sign_extended_p", "(", "rtx", "x", ",", "int", "bits", ",", "rtx", "insn", ")", "{", "HOST_WIDE_INT", "w", ";", "int", "i", ",", "n", ";", "do", "{", "while", "(", "REG_P", "(", "x", ")", ")", "{", "x", "=", "pdp10_find_last_value", ...

[ "Return", "nonzero", "iff", "the", "last", "value", "X", "was", "set", "to", "before", "INSN", "had", "BITS", "sign-extended", "bits", "." ]

[ "pdp10", "0", "1", "0", "0", "1", "1", "0", "1", "0", "1", "0", "0", "1", "0" ]

pdp10

sign_extended_p

pdp10

MPU

GCC

3,358

212

1

[]

[ "<s>", "uint32_t", "AMDGPUTargetLowering", "::", "getImplicitParameterOffset", "(", "const", "MachineFunction", "&", "MF", ",", "const", "ImplicitParameter", "Param", ")", "const", "{", "const", "AMDGPUMachineFunction", "*", "MFI", "=", "MF", ".", "getInfo", "<", ...

[ "Helper", "function", "that", "returns", "the", "byte", "offset", "of", "the", "given", "type", "of", "implicit", "parameter", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "4", "\"unexpected implicit parameter type\"" ]

AMDGPUISelLowering (2)2

getImplicitParameterOffset

AMDGPU

GPU

LLVM

3,359

115

1

[]

[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "X86", "X86", "X86::TAILJMPm64", "X86::TAILJMPm", "0", "0", "X86::LEA64_32r", "X86::GR32RegClass", "X86", "MVT::i64", "\"Expected the FP as base register\"", "1", "1", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", "3", "3", "3" ]

X86RegisterInfo52

eliminateFrameIndex

X86

CPU

LLVM

3,360

448

1

[]

[ "<s>", "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "X86", "X86", "X86", "\"target-cpu\"", "\"target-features\"", "512", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "0", "\"prefer-vector-width\"", "\"prefer-vector-width\"", "0", "\",prefer-vector-width=\"", "\"min-legal-vector-width\"", "\"min-legal-vector...

X86TargetMachine130

getSubtargetImpl

X86

CPU

LLVM

3,361

346

1

[]

[ "<s>", "static", "bool", "loongarch_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "struct", "loongarch_address_info", "addr", ";", "return", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", ...

[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]

[ "loongarch" ]

loongarch

loongarch_legitimate_address_p

loongarch

CPU

GCC

3,362

32

1

[]

[ "<s>", "static", "int", "s390_check_qrst_address", "(", "char", "c", ",", "rtx", "op", ",", "bool", "lit_pool_ok", ")", "{", "struct", "s390_address", "addr", ";", "bool", "decomposed", "=", "false", ";", "if", "(", "s390_loadrelative_operand_p", "(", "op", ...

[ "Return", "true", "if", "the", "address", "in", "OP", "is", "valid", "for", "constraint", "letter", "C", "if", "wrapped", "in", "a", "MEM", "rtx", ".", "Set", "LIT_POOL_OK", "to", "true", "if", "it", "literal", "pool", "MEMs", "should", "be", "accepted",...

[ "s390", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1" ]

s3904

s390_check_qrst_address

s390

MPU

GCC

3,363

259

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Optim...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]

X86ISelDAGToDAG124

PreprocessISelDAG

X86

CPU

LLVM

3,364

483

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "getIncrementValue", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "Value", ")", "const", "{", "if", "(", "isPostIncrement", "(", "MI", ")", ")", "{", "unsigned", "AccessSize", ";", "return", "getBaseAndOf...

[ "If", "the", "instruction", "is", "an", "increment", "of", "a", "constant", "value", ",", "return", "the", "amount", "." ]

[ "Hexagon", "Hexagon", "Hexagon::A2_addi", "2" ]

HexagonInstrInfo10

getIncrementValue

Hexagon

DSP

LLVM

3,365

72

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if"...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine13

addInstSelector

Hexagon

DSP

LLVM

3,366

157

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isLegalFLATOffset", "(", "int64_t", "Offset", ",", "unsigned", "AddrSpace", ",", "bool", "Signed", ")", "const", "{", "if", "(", "!", "ST", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "false", ";", "if", "(", ...

[ "Returns", "if", "Offset", "is", "legal", "for", "the", "subtarget", "as", "the", "offset", "to", "a", "FLAT", "encoded", "instruction", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU::getNumFlatOffsetBits" ]

SIInstrInfo141

isLegalFLATOffset

AMDGPU

GPU

LLVM

3,367

75

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "if", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "RI5CY", "RISCV", "RISCV", "RISCV", "RISCV", "2", "0", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoJump", "RISCV::PseudoTAIL", "RISCV::PseudoLLA", "RISCV::PseudoLA", "RISCV::PseudoLA_TLS_IE", "RISCV::PseudoLA_TLS_GD", "8", "RISCV::PseudoAtomicLoadNand32", "RISCV::Pse...

RISCVInstrInfo

getInstSizeInBytes

RI5CY

CPU

LLVM

3,368

367

1

[]

[ "<s>", "bool", "isAllocated", "(", "unsigned", "Reg", ")", "const", "{", "return", "UsedRegs", "[", "Reg", "/", "32", "]", "&", "(", "1", "<<", "(", "Reg", "&", "31", ")", ")", ";", "}", "</s>" ]

[ "isAllocated", "-", "Return", "true", "if", "the", "specified", "register", "(", "or", "an", "alias", ")", "is", "allocated", "." ]

[ "Hexagon", "32", "1", "31" ]

HexagonCallingConvLower

isAllocated

Hexagon

DSP

LLVM

3,369

27

1

[]

[ "<s>", "static", "rtx", "tilepro_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsigned_p", ";", "mode", "=", "TYPE_MODE", "(", "valt...

[ "Implement", "TARGET_FUNCTION_VALUE", "." ]

[ "tilepro", "1", "0" ]

tilepro

tilepro_function_value

tilepro

VLIW

GCC

3,370

60

1

[]

[ "<s>", "void", "PatmosInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printInstPrefix", "(", "MI"...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Patmos", "Patmos", "\" }\"" ]

PatmosInstPrinter1

printInst

Patmos

VLIW

LLVM

3,371

70

1

[]

[ "<s>", "void", "emitThumbFunc", "(", "MCSymbol", "*", "Func", ")", "override", "{", "}", "</s>" ]

[ "Note", "in", "the", "output", "that", "the", "specified", "Func", "is", "a", "Thumb", "mode", "function", "(", "ARM", "target", "only", ")", "." ]

[ "Patmos" ]

PatmosInstrInfo1

emitThumbFunc

Patmos

VLIW

LLVM

3,372

10

1

[]

[ "<s>", "const", "JVMInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "JVM", "JVM" ]

JVMSubtarget

getInstrInfo

JVM

Virtual ISA

LLVM

3,373

14

1

[]

[ "<s>", "static", "bool", "rs6000_cannot_substitute_mem_equiv_p", "(", "rtx", "mem", ")", "{", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "mem", ",", "0", ")", ")", "==", "AND", ")", "return", "true",...

[ "Implement", "TARGET_CANNOT_SUBSTITUTE_MEM_EQUIV_P", "." ]

[ "rs6000", "0" ]

rs6000

rs6000_cannot_substitute_mem_equiv_p

rs6000

CPU

GCC

3,374

37

1

[]

[ "<s>", "static", "rtx", "mips_call_tls_get_addr", "(", "rtx", "sym", ",", "enum", "mips_symbol_type", "type", ",", "rtx", "v0", ")", "{", "rtx", "insn", ",", "loc", ",", "a0", ";", "a0", "=", "gen_rtx_REG", "(", "Pmode", ",", "GP_ARG_FIRST", ")", ";", ...

[ "Return", "an", "instruction", "sequence", "that", "calls", "__tls_get_addr", ".", "SYM", "is", "the", "TLS", "symbol", "we", "are", "referencing", "and", "TYPE", "is", "the", "symbol", "type", "to", "use", "(", "either", "global", "dynamic", "or", "local", ...

[ "mips", "\"__tls_get_addr\"", "1" ]

mips5

mips_call_tls_get_addr

mips

CPU

GCC

3,375

122

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 Address Type Promotion\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM64", "\"ARM64 Address Type Promotion\"" ]

ARM64AddressTypePromotion1

getPassName

ARM64

CPU

LLVM

3,376

13

1

[]

[ "<s>", "static", "bool", "rs6000_must_pass_in_stack", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", "||", "TARGET_64BIT", ")", "return", "must_pass_in_stack_var_si...

[ "Return", "true", "if", "TYPE", "must", "be", "passed", "on", "the", "stack", "and", "not", "in", "registers", "." ]

[ "rs6000" ]

rs60004

rs6000_must_pass_in_stack

rs6000

CPU

GCC

3,377

41

1

[]

[ "<s>", "MachineInstrBuilder", "MipsInstrInfo", "::", "genInstrWithNewOpc", "(", "unsigned", "NewOpc", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "int", "ZeroOperandPosition", "=", "-", "1", ";", "bool", "...

[ "Create", "an", "instruction", "which", "has", "the", "same", "operands", "and", "memory", "operands", "as", "MI", "but", "has", "a", "new", "opcode", "." ]

[ "Mips", "Mips", "1", "Mips::ZERO", "1", "Mips::BEQC", "Mips::BEQZC", "Mips::BNEC", "Mips::BNEZC", "Mips::BGEC", "Mips::BGEZC", "Mips::BLTC", "Mips::BLTZC", "Mips::BEQC64", "Mips::BEQZC64", "Mips::BNEC64", "Mips::BNEZC64", "Mips::JIC", "Mips::JIALC", "Mips::JIC64", "Mips::JIAL...

MipsInstrInfo (2)3

genInstrWithNewOpc

Mips

CPU

LLVM

3,378

455

1

[]

[ "<s>", "static", "recps_type", "get_recps_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_SFmode", ":", "return", "(", "gen_aarch64_frecpssf", ")", ";", "case", "E_V2SFmode", ":", "return", "(", "gen_aarch64_frecpsv2sf",...

[ "Select", "reciprocal", "series", "step", "insn", "depending", "on", "machine", "mode", "." ]

[ "aarch64" ]

aarch645

get_recps_type

aarch64

CPU

GCC

3,379

61

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createSystemZObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "SystemZ", "SystemZ" ]

SystemZMCAsmBackend

createObjectWriter

SystemZ

CPU

LLVM

3,380

20

1

[]

[ "<s>", "static", "int", "frv_function_contains_far_jump", "(", "void", ")", "{", "rtx_insn", "*", "insn", "=", "get_insns", "(", ")", ";", "while", "(", "insn", "!=", "NULL", "&&", "!", "(", "JUMP_P", "(", "insn", ")", "&&", "get_attr_far_jump", "(", "in...

[ "True", "if", "the", "current", "function", "contains", "a", "far", "jump", "." ]

[ "frv" ]

frv

frv_function_contains_far_jump

frv

VLIW

GCC

3,381

51

1

[]

[ "<s>", "void", "aarch64_init_builtin_rsqrt", "(", "void", ")", "{", "tree", "fndecl", "=", "NULL", ";", "tree", "ftype", "=", "NULL", ";", "tree", "V2SF_type_node", "=", "build_vector_type", "(", "float_type_node", ",", "2", ")", ";", "tree", "V2DF_type_node",...

[ "Add", "builtins", "for", "reciprocal", "square", "root", "." ]

[ "aarch64", "2", "2", "4", "\"__builtin_aarch64_rsqrt_df\"", "\"__builtin_aarch64_rsqrt_sf\"", "\"__builtin_aarch64_rsqrt_v2df\"", "\"__builtin_aarch64_rsqrt_v2sf\"", "\"__builtin_aarch64_rsqrt_v4sf\"" ]

aarch64-builtins3

aarch64_init_builtin_rsqrt

aarch64

CPU

GCC

3,382

191

1

[]

[ "<s>", "int", "rx_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "unsigned", "int", "low", ";", "unsigned", "int", "high", ";", "unsigned", "int", "frame_size", ";", "unsigned", "int", "stack_size", ";", "unsigned", "int", "mask...

[ "Compute", "the", "offset", "(", "in", "words", ")", "between", "FROM", "(", "arg", "pointer", "or", "frame", "pointer", ")", "and", "TO", "(", "frame", "pointer", "or", "stack", "pointer", ")", ".", "See", "ASCII", "art", "comment", "at", "the", "star...

[ "rx", "1", "1" ]

rx

rx_initial_elimination_offset

rx

CPU

GCC

3,383

126

1

[]

[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "IsCombinesDisabled", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonCopyToCombine16

runOnMachineFunction

Hexagon

DSP

LLVM

3,384

272

1

[]

[ "<s>", "void", "print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "int", "abcd", "=", "0", ";", "if", "(", "code", ">=", "'A'", "&&", "code", "<=", "'D'", ")", "abcd", "=", "code", "-", "'A'", ";", "if", ...

[ "Use", "S", "for", "SI", "regsUse", "B", "&", "T", "for", "parts", "of", "DI", "regs", "X", "-", "stack", "pointer", "name", "Registers", "Q", "-", "byte", "sized", "register", "name", "U", "-", "high", "byte", "of", "word", "register", "V", "-", "...

[ "avr", "0", "\"__zero_reg__\"", "0", "\")+%d\"", "\"bad address, not (reg+disp):\"", "1", "0", "\"bad address, not post_inc or pre_dec:\"", "0", "0", "0", "0", "0", "\"internal compiler error. Bad address:\"", "1", "\"internal compiler error. Unknown mode:\"", "\"0x%lx\"" ]

avr3

print_operand

avr

MPU

GCC

3,385

463

1

[]

[ "<s>", "void", "recordRelocation", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", "bool", "&", "IsPCRel", ",", "...

[ "Record", "a", "relocation", "entry", "." ]

[ "AMDGPU", "\"Not implemented\"" ]

AMDGPUAsmBackend (2)

recordRelocation

AMDGPU

GPU

LLVM

3,386

42

1

[]

[ "<s>", "static", "int", "csky_arg_partial_bytes", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", "...

[ "Implement", "TARGET_ARG_PARTIAL_BYTES", ".", "Return", "the", "number", "of", "bytes", "at", "the", "beginning", "of", "an", "argument", "that", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", "that", "...

[ "csky", "0" ]

csky2

csky_arg_partial_bytes

csky

CPU

GCC

3,387

65

1

[]

[ "<s>", "bool", "rvexPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "creatervexISelDag", "(", "getrvexTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "rvex", "rvex", "rvex", "rvex" ]

rvexTargetMachine

addInstSelector

rvex

VLIW

LLVM

3,388

21

1

[]

[ "<s>", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", ")", "override", "{", "EmitA64MappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", "...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "AArch64", "AArch64" ]

AArch64ELFStreamer5

EmitInstruction

AArch64

CPU

LLVM

3,389

87

1

[]

[ "<s>", "bool", "LEGRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "LEG", "LEG" ]

LEGRegisterInfo

requiresRegisterScavenging

LEG

CPU

LLVM

3,390

16

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedReg...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIFrameLowering13

determineCalleeSaves

AMDGPU

GPU

LLVM

3,391

56

1

[]

[ "<s>", "static", "unsigned", "int", "bfin_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "PDImode", "&&", "(", "regno", "==", "REG_A0", "||", "regno", "==", "REG_A1", ")", ")", "return", ...

[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]

[ "bfin", "1", "2" ]

bfin

bfin_hard_regno_nregs

bfin

DSP

GCC

3,392

60

1

[]

[ "<s>", "static", "rtx", "iq2000_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_INT", "||", "GET_MODE_SIZE", "(", "mode", ...

[ "Worker", "function", "for", "TARGET_LIBCALL_VALUE", "." ]

[ "iq2000", "4" ]

iq2000

iq2000_libcall_value

iq2000

CPU

GCC

3,393

41

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "create...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine1

addIRPasses

ARM

CPU

LLVM

3,394

187

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSIInsertWaitsPass", "(", ")", ",", "false", ")", ";", "addPass", "(", "createSILowerControlFlowPass", "(", ")", ",", "false", ")", ";", "if", "(", "InsertNops", ")"...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

AMDGPUTargetMachine12

addPreEmitPass

AMDGPU

GPU

LLVM

3,395

41

1

[]

[ "<s>", "static", "rtx", "tilepro_text_label_rtx", "(", "void", ")", "{", "return", "cfun", "->", "machine", "->", "text_label_rtx", ";", "}", "</s>" ]

[ "Return", "the", "register", "storing", "the", "value", "of", "the", "text", "label", "." ]

[ "tilepro" ]

tilepro

tilepro_text_label_rtx

tilepro

VLIW

GCC

3,396

15

1

[]

[ "<s>", "void", "TOYRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "TOY", "TOY", "0", "TOY::LDR", "TOY::STR", "1", "TOY::SP" ]

TOYRegisterInfo1

eliminateFrameIndex

TOY

CPU

LLVM

3,397

165

1

[]

[ "<s>", "void", "SPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::LQDr128", "SPU::LQXr128", "SPU::R64CRegisterClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R64FPRegisterClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R32CRegisterClass", "SPU::LQDr32", "SPU::LQXr32", "SPU::R32FPRegisterClass", "SPU:...

SPUInstrInfo2

loadRegFromStackSlot

CellSPU

MPU

LLVM

3,398

298

1

[]

[ "<s>", "static", "unsigned", "int", "riscv_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "if", "(", "type", "&&", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "alignment", "=",...

[ "Implement", "TARGET_FUNCTION_ARG_BOUNDARY", ".", "Every", "parameter", "gets", "at", "least", "PARM_BOUNDARY", "bits", "of", "alignment", ",", "but", "will", "be", "given", "anything", "up", "to", "STACK_BOUNDARY", "bits", "if", "the", "type", "requires", "it", ...

[ "riscv" ]

riscv

riscv_function_arg_boundary

riscv

CPU

GCC

3,399

65

1

[]