docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "bool", "riscv_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "struct", "riscv_address_info", "addr", ";", "return", "riscv_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",...	[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]	[ "riscv" ]	riscv	riscv_legitimate_address_p	riscv	CPU	GCC	32,200	32	1	[]
[ "<s>", "const", "char", "*", "XCoreTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "XCoreISD", "::", "BL", ":", "return", "\"XCoreISD::BL\"", ";", "case", "XCoreISD", "::", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "XCore", "XCore", "XCoreISD::BL", "\"XCoreISD::BL\"", "XCoreISD::PCRelativeWrapper", "\"XCoreISD::PCRelativeWrapper\"", "XCoreISD::DPRelativeWrapper", "\"XCoreISD::DPRelativeWrapper\"", "XCoreISD::CPRelativeWrapper", "\"XCoreISD::CPRelativeWrapper\"", "XCoreISD::STWSP", "\"XCoreISD::STWSP\"", ...	XCoreISelLowering11	getTargetNodeName	XCore	MPU	LLVM	32,201	128	1	[]
[ "<s>", "void", "SparcFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "M...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Sparc", "Sparc", "0", "SP::ADJCALLSTACKDOWN", "SP", "SP::ADDrr", "SP::ADDri" ]	SparcFrameLowering (2)	eliminateCallFramePseudoInstr	Sparc	CPU	LLVM	32,202	99	1	[]
[ "<s>", "void", "SystemZInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "con...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "SystemZ", "SystemZ" ]	SystemZInstrInfo (2)	loadRegFromStackSlot	SystemZ	CPU	LLVM	32,203	89	1	[]
[ "<s>", "void", "AAPFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "&", "MFrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "AAPMachineFunctionInfo", "...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "AAP", "AAP", "AAP", "AAP", "AAP", "AAP", "\"Frame pointer unsupported!\"", "AAP", "1023", "1023", "0", "AAP::SUBI_i10", "1023", "AAP::SUBI_i10" ]	AAPFrameLowering	emitPrologue	AAP	MPU	LLVM	32,204	239	1	[]
[ "<s>", "bool", "ARMLowOverheadLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "const", "ARMSubtarget", "&", "ST", "=", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "mf", ".", "getSubtarget", "(", ")", ")", ";...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "\"ARM Loops on \"", "\" ------------- \\n\"", "ARM", "ARM", "ARM" ]	ARMLowOverheadLoops35	runOnMachineFunction	ARM	CPU	LLVM	32,205	189	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "BlackfinTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "Blackfin" ]	BlackfinISelLowering	getSingleConstraintMatchWeight	Blackfin	DSP	LLVM	32,206	135	1	[]
[ "<s>", "void", "JVMFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "JVM", "JVM" ]	JVMFrameLowering	emitPrologue	JVM	Virtual ISA	LLVM	32,207	16	1	[]
[ "<s>", "bool", "AArch64InstPrinter", "::", "applyTargetSpecificCLOption", "(", "StringRef", "Opt", ")", "{", "if", "(", "Opt", "==", "\"no-aliases\"", ")", "{", "PrintAliases", "=", "false", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>...	[ "Customize", "the", "printer", "according", "to", "a", "command", "line", "option", "." ]	[ "AArch64", "AArch64", "\"no-aliases\"" ]	AArch64InstPrinter13	applyTargetSpecificCLOption	AArch64	CPU	LLVM	32,208	28	1	[]
[ "<s>", "void", "c4x_function_arg_advance", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ")", "{", "if", "(", "TARGET_DEBUG", ")", "fprintf", "(", "stderr", ",", "\"c4x_function_adv(mode=%s, na...	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...	[ "c4x", "\"c4x_function_adv(mode=%s, named=%d)\\n\\n\"" ]	c4x1	c4x_function_arg_advance	c4x	DSP	GCC	32,209	135	1	[]
[ "<s>", "int", "rs6000_store_data_bypass_p", "(", "rtx_insn", "", "out_insn", ",", "rtx_insn", "", "in_insn", ")", "{", "rtx", "out_set", ",", "in_set", ";", "rtx", "out_pat", ",", "in_pat", ";", "rtx", "out_exp", ",", "in_exp", ";", "int", "i", ",", "j...	[ "Given", "that", "there", "exists", "at", "least", "one", "variable", "that", "is", "set", "(", "produced", ")", "by", "OUT_INSN", "and", "read", "(", "consumed", ")", "by", "IN_INSN", ",", "return", "true", "iff", "IN_INSN", "represents", "one", "or", "...	[ "powerpcspe", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	powerpcspe	rs6000_store_data_bypass_p	powerpcspe	CPU	GCC	32,210	363	1	[]
[ "<s>", "bool", "SystemZFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::GPRRegs", "\"Should be saving %r15 and something else\"", "SystemZ::STMG", "SystemZ::R15D", "0", "SystemZ::GR64BitRegClass", "SystemZ::NumArgGPRs", "SystemZ::ArgGPRs", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "Sy...	SystemZFrameLowering30	spillCalleeSavedRegisters	SystemZ	CPU	LLVM	32,211	428	1	[]
[ "<s>", "static", "void", "emit_store_conditional", "(", "machine_mode", "mode", ",", "rtx", "mem", ",", "rtx", "val", ")", "{", "gcc_assert", "(", "mode", "==", "SImode", ")", ";", "emit_insn", "(", "gen_store_conditional_si", "(", "mem", ",", "val", ")", ...	[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "store-conditional", "instruction", "in", "MODE", "." ]	[ "or1k" ]	or1k	emit_store_conditional	or1k	CPU	GCC	32,212	32	1	[]
[ "<s>", "static", "bool", "branch_to_delay_slot_p", "(", "rtx_insn", "", "insn", ")", "{", "rtx_insn", "", "jump_insn", ";", "if", "(", "dbr_sequence_length", "(", ")", ")", "return", "FALSE", ";", "jump_insn", "=", "next_active_insn", "(", "JUMP_LABEL", "(",...	[ "Return", "TRUE", "if", "INSN", ",", "a", "jump", "insn", ",", "has", "an", "unfilled", "delay", "slot", "and", "it", "branches", "into", "the", "delay", "slot", ".", "Otherwise", ",", "return", "FALSE", "." ]	[ "pa", "0" ]	pa4	branch_to_delay_slot_p	pa	CPU	GCC	32,213	92	1	[]
[ "<s>", "static", "int", "ix86_fp_comparison_arithmetics_cost", "(", "enum", "rtx_code", "code", ")", "{", "if", "(", "!", "TARGET_IEEE_FP", ")", "return", "4", ";", "switch", "(", "code", ")", "{", "case", "UNLE", ":", "case", "UNLT", ":", "case", "LTGT", ...	[ "Return", "cost", "of", "comparison", "done", "fcom", "+", "arithmetics", "operations", "on", "AX", ".", "All", "following", "functions", "do", "use", "number", "of", "instructions", "as", "a", "cost", "metrics", ".", "In", "future", "this", "should", "be", ...	[ "i386", "4", "4", "5", "6" ]	i3863	ix86_fp_comparison_arithmetics_cost	i386	CPU	GCC	32,214	87	1	[]
[ "<s>", "bool", "s390_check_symref_alignment", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "alignment", ")", "{", "HOST_WIDE_INT", "addend", ";", "rtx", "symref", ";", "if", "(", "alignment", "<", "2", "\|\|", "alignment", ">", "8", ")", "return", "false", ";", ...	[ "Return", "true", "if", "ADDR", "is", "SYMBOL_REF", "+", "addend", "with", "addend", "being", "a", "multiple", "of", "ALIGNMENT", "and", "the", "SYMBOL_REF", "being", "naturally", "aligned", "." ]	[ "s390", "2", "8", "1", "8", "4", "2" ]	s3905	s390_check_symref_alignment	s390	MPU	GCC	32,215	131	1	[]
[ "<s>", "bool", "MipsLongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "MipsSubtarget", "&", "STI", "=", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "F", ".", "getSubtarget", "(", ")", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "2", "10", "9", "10", "Mips", "Mips", "Mips", "Mips", "2", "4", "2", "16", "4", "0" ]	MipsLongBranch23	runOnMachineFunction	Mips	CPU	LLVM	32,216	403	1	[]
[ "<s>", "SDValue", "M680x0TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "M680x0", "M680x0", "\"Should not custom lower this!\"", "ISD::MUL", "ISD::SADDO", "ISD::UADDO", "ISD::SSUBO", "ISD::USUBO", "ISD::SMULO", "ISD::UMULO", "ISD::SETCC", "ISD::SETCCCARRY", "ISD::SELECT", "ISD::BRCOND", "ISD::ADDC", "ISD::ADDE", "ISD::SUBC", "ISD::SUBE", "ISD::Consta...	M680x0ISelLowering	LowerOperation	M680x0	MPU	LLVM	32,217	254	1	[]
[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0ULL", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "SystemZ", "SystemZ", "0", "\"invalid instruction\"", "SystemZ", ...	SystemZAsmParser12	MatchAndEmitInstruction	SystemZ	CPU	LLVM	32,218	309	1	[]
[ "<s>", "static", "struct", "gcc_regs", "", "get_regs", "(", "struct", "_Unwind_Context", "", "context", ")", "{", "const", "unsigned", "char", "", "pc", "=", "context", "->", "ra", ";", "if", "(", "", "(", "unsigned", "int", "*", ")", "(", "pc", ...	[ "If", "PC", "is", "at", "a", "sigreturn", "trampoline", ",", "return", "a", "pointer", "to", "the", "regs", ".", "Otherwise", "return", "NULL", "." ]	[ "rs6000", "4", "0x44000002", "0", "0x38007777", "0", "0x38000077", "7", "0", "0x38006666", "0", "0x380000AC", "16", "128" ]	linux-unwind	get_regs	rs6000	CPU	GCC	32,219	190	1	[]
[ "<s>", "static", "void", "report_non_ice", "(", "location_t", "location", ",", "tree", "fndecl", ",", "unsigned", "int", "argno", ")", "{", "error_at", "(", "location", ",", "\"argument %d of %qE must be an integer constant\"", "\" expression\"", ",", "argno", "+", ...	[ "Report", "that", "LOCATION", "has", "a", "call", "to", "FNDECL", "in", "which", "argument", "ARGNO", "was", "not", "an", "integer", "constant", "expression", ".", "ARGNO", "counts", "from", "zero", "." ]	[ "aarch64", "\"argument %d of %qE must be an integer constant\"", "\" expression\"", "1" ]	aarch64-sve-builtins	report_non_ice	aarch64	CPU	GCC	32,220	30	1	[]
[ "<s>", "static", "SDValue", "WidenVector", "(", "SDValue", "V64Reg", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "V64Reg", ".", "getValueType", "(", ")", ";", "unsigned", "NarrowSize", "=", "VT", ".", "getVectorNumElements", "(", ")", ";",...	[ "Widen", "the", "vector", "up", "to", "the", "next", "power", "of", "two", "using", "INSERT_SUBVECTOR", "." ]	[ "AArch64", "MVT::getVectorVT", "2", "ISD::INSERT_SUBVECTOR", "0", "MVT::i32" ]	AArch64ISelLowering (2)	WidenVector	AArch64	CPU	LLVM	32,221	100	1	[]
[ "<s>", "unsigned", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "override", "{", "return", "4U", ";", "}", "</s>" ]	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "LC2200", "4U" ]	LC2200InstrInfo	getInstSizeInBytes	LC2200	CPU	LLVM	32,222	15	1	[]
[ "<s>", "unsigned", "int", "ix86_minimum_alignment", "(", "tree", "exp", ",", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "tree", "type", ",", "decl", ";", "if", "(", "exp", "&&", "DECL_P", "(", "exp", ")", ")", "{", "type", "=", ...	[ "Compute", "the", "minimum", "required", "alignment", "for", "dynamic", "stack", "realignment", "purposes", "for", "a", "local", "variable", ",", "parameter", "or", "a", "stack", "slot", ".", "EXP", "is", "the", "data", "type", "or", "decl", "itself", ",", ...	[ "i386", "64", "64", "32" ]	i386	ix86_minimum_alignment	i386	CPU	GCC	32,223	135	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", "...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "XCore" ]	XCoreAsmPrinter14	getAnalysisUsage	XCore	MPU	LLVM	32,224	41	1	[]
[ "<s>", "void", "SystemZPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSystemZShortenInstPass", "(", "getSystemZTargetMachine", "(", ")", ")", ",", "false", "...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine17	addPreEmitPass	SystemZ	CPU	LLVM	32,225	91	1	[]
[ "<s>", "unsigned", "int", "UPTInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "0", ";", "unsigned", "NumRemoved", "=", "0...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "UPT", "UPT", "0", "0", "UPT::JMP", "UPT::Bcc" ]	UPTInstrInfo	removeBranch	UPT	CPU	LLVM	32,226	109	1	[]
[ "<s>", "unsigned", "ARMAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "ARMOperand", "&", "Op", "=", "static_cast", "<", "ARMOperand", "&", ">", "(", "AsmOp", ")", ";", "switch", "(", ...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "ARM", "ARM", "ARM", "ARM", "0", "\"expression value must be representable in 32 bits\"", "ARM::GPRRegClassID" ]	ARMAsmParser108	validateTargetOperandClass	ARM	CPU	LLVM	32,227	176	1	[]
[ "<s>", "const", "char", "", "mcore_output_andn", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "operands", "[", "]", ")", "{", "int", "x", ",", "y", ";", "rtx", "out_operands", "[", "3", "]", ";", "const", "char", "", "load_op", ";", "char", ...	[ "Outputs", "the", "peephole", "for", "moving", "a", "constant", "that", "gets", "not'ed", "followed", "by", "an", "and", "(", "i.e", ".", "combine", "the", "not", "and", "the", "and", "into", "andn", ")", ".", "BRC" ]	[ "mcore", "3", "256", "1", "2", "0", "0", "1", "2", "2", "0", "127", "\"movi\\t%0,%1\"", "1", "0", "\"bgeni\\t%0,%P1\"", "1", "0", "\"bmaski\\t%0,%N1\"", "\"BADMOVI\\t%0,%1\"", "\"%s\\n\\tandn\\t%%2,%%0\"", "\"\"" ]	mcore3	mcore_output_andn	mcore	MPU	GCC	32,228	173	1	[]
[ "<s>", "int", "AArch64TTIImpl", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "un...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "AArch64", "AArch64", "Intrinsic::ID", "0", "Intrinsic::aarch64_addg", "Intrinsic::aarch64_udiv", "AArch64", "Intrinsic::sadd_with_overflow", "Intrinsic::uadd_with_overflow", "Intrinsic::ssub_with_overflow", "Intrinsic::usub_with_overflow", "Intrinsic::smul_with_overflow", "Intrinsic::umul_w...	AArch64TargetTransformInfo70	getIntImmCost	AArch64	CPU	LLVM	32,229	275	1	[]
[ "<s>", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...	[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]	[ "ARM", "ARMCC::CondCodes", "4", "ARM::tLDRcp" ]	Thumb1RegisterInfo13	emitLoadConstPool	ARM	CPU	LLVM	32,230	146	1	[]
[ "<s>", "void", "ARMInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRe...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "ARM", "ARM", "ARM::MOVi2pieces", "1", "ARMCC::CondCodes", "2", "3", "0", "ARM" ]	ARMInstrInfo27	reMaterialize	ARM	CPU	LLVM	32,231	162	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vtrn", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "out0", ",", "out1", ","...	[ "Recognize", "patterns", "for", "the", "VTRN", "insns", "." ]	[ "arm", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2", "1" ]	arm	arm_evpc_neon_vtrn	arm	CPU	GCC	32,232	253	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "MSP430Operand", ">", "CreateMem", "(", "unsigned", "RegNum", ",", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "std", "::", "make_unique", "<", "MSP430Operand", ...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "MSP430", "MSP430", "MSP430" ]	MSP430AsmParser1	CreateMem	MSP430	MPU	LLVM	32,233	42	1	[]
[ "<s>", "void", "init_cumulative_args", "(", "struct", "sparc_args", "*", "cum", ",", "tree", "fntype", ",", "rtx", ",", "tree", ")", "{", "cum", "->", "words", "=", "0", ";", "cum", "->", "prototype_p", "=", "fntype", "&&", "prototype_p", "(", "fntype", ...	[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...	[ "sparc", "0" ]	sparc	init_cumulative_args	sparc	CPU	GCC	32,234	41	1	[]
[ "<s>", "void", "F2003fMCAsmStreamer", "::", "addExplicitComment", "(", "const", "Twine", "&", "T", ")", "{", "StringRef", "c", "=", "T", ".", "getSingleStringRef", "(", ")", ";", "if", "(", "c", ".", "startswith", "(", "StringRef", "(", "MAI", "->", "get...	[ "Add", "explicit", "comment", "T", "." ]	[ "F2003f", "F2003f", "\"Unexpected Assembly Comment\"" ]	F2003fMCAsmStreamer	addExplicitComment	F2003f	CPU	LLVM	32,235	74	1	[]
[ "<s>", "int", "PPCTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "DisablePPCConstHoist", ")", "return", "BaseT", "::", "getIntImmCostInst...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "PowerPC", "PPC", "PPC", "0", "0U", "0U", "0", "2", "1", "1", "0", "64", "16", "32", "PPC", "16", "0xFFFF", "0", "PPC" ]	PPCTargetTransformInfo35	getIntImmCostInst	PowerPC	CPU	LLVM	32,236	419	1	[]
[ "<s>", "void", "i386_pe_file_end", "(", "void", ")", "{", "struct", "extern_list", "*", "p", ";", "ix86_file_end", "(", ")", ";", "for", "(", "p", "=", "extern_head", ";", "p", "!=", "NULL", ";", "p", "=", "p", "->", "next", ")", "{", "tree", "decl...	[ "This", "is", "called", "at", "the", "end", "of", "assembly", ".", "For", "each", "external", "function", "which", "has", "not", "been", "defined", ",", "we", "output", "a", "declaration", "now", ".", "We", "also", "output", "the", ".drectve", "section", ...	[ "i386", "1", "\"\\t.ascii \\\" -export:%s%s\\\"\\n\"", "\",data\"", "\"\"" ]	winnt3	i386_pe_file_end	i386	CPU	GCC	32,237	139	1	[]
[ "<s>", "static", "bool", "visium_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "enum", "mac...	[ "Return", "the", "relative", "costs", "of", "expression", "X", "." ]	[ "visium", "2", "3", "64", "32", "2", "1", "3", "1", "0", "1", "0", "1", "0", "2", "1" ]	visium2	visium_rtx_costs	visium	Virtual ISA	GCC	32,238	316	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "return", "removeBranchImpl", "(", "MBB", ",", "BytesRemoved", ",", "false", ")", ";", "}", "</s>" ]	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "X86", "X86" ]	X86InstrInfo140	removeBranch	X86	CPU	LLVM	32,239	26	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "canSimplifyCallFramePseudos", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasReservedCallFrame", "(", "MF", ")", "\|\|", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")...	[ "canSimplifyCallFramePseudos", "-", "If", "there", "is", "a", "reserved", "call", "frame", ",", "the", "call", "frame", "pseudos", "can", "be", "simplified", "." ]	[ "ARM", "ARM" ]	ARMFrameLowering100	canSimplifyCallFramePseudos	ARM	CPU	LLVM	32,240	29	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "X86", "X86", "X86", "X86", "0", "X86::GR64RegClass", "X86::GR32RegClass", "X86::POP64r", "X86::POP32r", "0", "X86::GR64RegClass", "X86::GR32RegClass" ]	X86FrameLowering115	restoreCalleeSavedRegisters	X86	CPU	LLVM	32,241	290	1	[]
[ "<s>", "static", "enum", "machine_mode", "ix86_cc_modes_compatible", "(", "enum", "machine_mode", "m1", ",", "enum", "machine_mode", "m2", ")", "{", "if", "(", "m1", "==", "m2", ")", "return", "m1", ";", "if", "(", "GET_MODE_CLASS", "(", "m1", ")", "!=", ...	[ "If", "two", "condition", "code", "modes", "are", "compatible", ",", "return", "a", "condition", "code", "mode", "which", "is", "compatible", "with", "both", ".", "Otherwise", ",", "return", "VOIDmode", "." ]	[ "i386" ]	i3863	ix86_cc_modes_compatible	i386	CPU	GCC	32,242	133	1	[]
[ "<s>", "bool", "HexagonRDFOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "RDFLimit", ".", "getPosition", "(",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"Before \"", "\"\\n\"", "\"Starting copy propagation on: \"", "Hexagon", "\"Starting dead code elimination on: \"", "Hexagon", "\"Starting liveness recomputation on: \"", "\"After \"", "\"\\n\"" ]	HexagonRDFOpt2	runOnMachineFunction	Hexagon	DSP	LLVM	32,243	373	1	[]
[ "<s>", "unsigned", "getMaxCallFrameSize", "(", ")", "const", "{", "return", "MaxCallFrameSize", ";", "}", "</s>" ]	[ "Return", "the", "maximum", "size", "of", "a", "call", "frame", "that", "must", "be", "allocated", "for", "an", "outgoing", "function", "call", "." ]	[ "SIC" ]	SICMachineFunction	getMaxCallFrameSize	SIC	CPU	LLVM	32,244	10	1	[]
[ "<s>", "void", "mmix_output_register_setting", "(", "FILE", "*", "stream", ",", "int", "regno", ",", "HOST_WIDEST_INT", "value", ",", "int", "do_begin_end", ")", "{", "if", "(", "do_begin_end", ")", "fprintf", "(", "stream", ",", "\"\\t\"", ")", ";", "if", ...	[ "Output", "an", "optimal", "sequence", "for", "setting", "a", "register", "to", "a", "specific", "constant", ".", "Used", "in", "an", "alternative", "for", "const_ints", "in", "movdi", ",", "and", "when", "using", "large", "stack-frame", "offsets", ".", "Use...	[ "mmix", "\"\\t\"", "\"SET\"", "\" %s,\"", "\"SET\"", "\" %s,\"", "\"\\n\\tNEGU %s,0,%s\"", "\"SET\"", "\" %s,\"", "\"\\n\\tNOR %s,%s,0\"", "\"L\"", "\"ML\"", "\"MH\"", "\"H\"", "\"SET\"", "\"\"", "0", "0", "4", "0", "65535", "16", "3", "\"LDA %s,\"", "0", "0", "4"...	mmix3	mmix_output_register_setting	mmix	CPU	GCC	32,245	413	1	[]
[ "<s>", "void", "SparcPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSparcDelaySlotFillerPass", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "if", "(", "this", "->", "getSparcTargetMachine", "(", ")", ".", "getSubtargetImpl", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine51	addPreEmitPass	Sparc	CPU	LLVM	32,246	134	1	[]
[ "<s>", "tree", "function_resolver", "::", "resolve_to", "(", "mode_suffix_index", "mode", ",", "type_suffix_index", "type0", ",", "type_suffix_index", "type1", ")", "{", "tree", "res", "=", "lookup_form", "(", "mode", ",", "type0", ",", "type1", ")", ";", "if"...	[ "Resolve", "the", "function", "to", "one", "with", "the", "mode", "suffix", "given", "by", "MODE", "and", "the", "type", "suffixes", "given", "by", "TYPE0", "and", "TYPE1", ".", "Return", "its", "function", "decl", "on", "success", ",", "otherwise", "repor...	[ "aarch64", "0" ]	aarch64-sve-builtins	resolve_to	aarch64	CPU	GCC	32,247	69	1	[]
[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitHeader", "(", "Module", "&", "M", ",", "raw_ostream", "&", "O", ",", "const", "NVPTXSubtarget", "&", "STI", ")", "{", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"// Generated by LLVM NVPTX Back-End\\n\"", ";", "O", ...	[ "Emit", "the", "header", "for", "this", "unit", ",", "not", "including", "the", "initial", "length", "field", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "\"//\\n\"", "\"// Generated by LLVM NVPTX Back-End\\n\"", "\"//\\n\"", "\"\\n\"", "\".version \"", "10", "\".\"", "10", "\"\\n\"", "\".target \"", "NVPTX", "NVPTX", "NVPTX::NVCL", "\", texmode_independent\"", "\", map_f64_to_f32\"", "\", debug\"", "\...	NVPTXAsmPrinter	emitHeader	NVPTX	GPU	LLVM	32,248	169	1	[]
[ "<s>", "static", "unsigned", "long", "arm_compute_func_type", "(", "void", ")", "{", "unsigned", "long", "type", "=", "ARM_FT_UNKNOWN", ";", "tree", "a", ";", "tree", "attr", ";", "gcc_assert", "(", "TREE_CODE", "(", "current_function_decl", ")", "==", "FUNCTI...	[ "Computes", "the", "type", "of", "the", "current", "function", "." ]	[ "arm", "0", "\"naked\"", "\"isr\"", "\"interrupt\"" ]	arm4	arm_compute_func_type	arm	CPU	GCC	32,249	160	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PatmosTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Patmos", "Patmos", "1", "0", "0U", "Patmos::RRegsRegClass", "MVT::i32", "0U", "Patmos::SRegsRegClass", "\"Unexpected register type\"", "0U", "0", "MVT::i1", "0U", "Patmos::PRegsRegClass", "\"Unexpected register type\"", "0U", "0", "2", "0", "1", "\"{\"", "2" ]	PatmosISelLowering	getRegForInlineAsmConstraint	Patmos	VLIW	LLVM	32,250	225	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "X86", "X86", "0", "1", "0", "0", "\"(%rip)\"", "0" ]	X86AsmPrinter28	PrintAsmOperand	X86	CPU	LLVM	32,251	398	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "{", "return", "\"GBZ80 dynalloca stack pointer save/restore\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "GBZ80", "\"GBZ80 dynalloca stack pointer save/restore\"" ]	GBZ80FrameLowering	getPassName	GBZ80	MPU	LLVM	32,252	10	1	[]
[ "<s>", "static", "void", "rs6000_set_current_function", "(", "tree", "fndecl", ")", "{", "if", "(", "TARGET_DEBUG_TARGET", ")", "{", "fprintf", "(", "stderr", ",", "\"\\n==================== rs6000_set_current_function\"", ")", ";", "if", "(", "fndecl", ")", "fprint...	[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]	[ "rs6000", "\"\\n==================== rs6000_set_current_function\"", "\", fndecl %s (%p)\"", "\"<unknown>\"", "\", prev_fndecl (%p)\"", "\"\\n\"", "\"\\nnew fndecl target specific options:\\n\"", "\"\\nold fndecl target specific options:\\n\"", "\"--------------------\\n\"" ]	rs6000	rs6000_set_current_function	rs6000	CPU	GCC	32,253	247	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "SDValue", "Val", "=", "St...	[ "Split", "a", "vector", "store", "into", "2", "stores", "of", "half", "the", "vector", "." ]	[ "R600", "2", "ISD::ADD", "ISD::TokenFactor", "MVT::Other" ]	AMDGPUISelLowering100	SplitVectorStore	R600	GPU	LLVM	32,254	324	1	[]
[ "<s>", "void", "avr_expand_prologue", "(", "void", ")", "{", "HARD_REG_SET", "set", ";", "HOST_WIDE_INT", "size", ";", "size", "=", "get_frame_size", "(", ")", "+", "avr_outgoing_args_size", "(", ")", ";", "cfun", "->", "machine", "->", "stack_usage", "=", "...	[ "Output", "function", "prologue", "." ]	[ "avr", "0", "1", "1", "1" ]	avr6	avr_expand_prologue	avr	MPU	GCC	32,255	248	1	[]
[ "<s>", "static", "bool", "verify_neutering_jumps", "(", "basic_block", "from", ",", "rtx_insn", "", "vector_jump", ",", "rtx_insn", "", "worker_jump", ",", "rtx_insn", "", "vector_label", ",", "rtx_insn", "", "worker_label", ")", "{", "basic_block", "bb", "=...	[ "Verify", "position", "of", "VECTOR_", "{", "JUMP", ",", "LABEL", "}", "and", "WORKER_", "{", "JUMP", ",", "LABEL", "}", "in", "FROM", "." ]	[ "nvptx" ]	nvptx	verify_neutering_jumps	nvptx	GPU	GCC	32,256	305	1	[]
[ "<s>", "static", "bool", "m68k_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "{", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_...	[ "m68k", "implementation", "of", "TARGET_OUTPUT_ADDR_CONST_EXTRA", "." ]	[ "m68k", "1", "0", "0", "0", "1" ]	m68k	m68k_output_addr_const_extra	m68k	MPU	GCC	32,257	89	1	[]
[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "enterMBB", "(", "MachineBasicBlock", "*", "NextMBB", ")", "{", "assert", "(", "(", "SchedStates", ".", "find", "(", "NextMBB", ")", "==", "SchedStates", ".", "end", "(", ")", ")", "&&", "\"Entering MBB twice?...	[ "Tell", "the", "strategy", "that", "MBB", "is", "about", "to", "be", "processed", "." ]	[ "SystemZ", "SystemZ", "\"Entering MBB twice?\"", "\" Entering \"", "SystemZ", "\" (Loop header)\"", "\":\\n\"", "\" Continued scheduling from \"", "\"\\n\"", "\"** Emitting incoming branch: \"" ]	SystemZMachineScheduler1	enterMBB	SystemZ	CPU	LLVM	32,258	279	1	[]
[ "<s>", "static", "void", "replace_mov_pcrel_step3", "(", "rtx_insn", "", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "unspec", ";", "rtx", "opnds", "[", "4", "]", ";", "rtx_insn", "", "new_insns", ";", "rtx", "go...	[ "Do", "the", "third", "replacement", "step", "in", "tilegx_fixup_pcrel_references", "." ]	[ "tilegx", "4", "0", "1", "1", "0", "0", "2", "0", "1", "0", "1", "2", "0", "0", "3", "0", "2", "3", "1", "0", "2", "0", "1", "2", "0", "0" ]	tilegx	replace_mov_pcrel_step3	tilegx	VLIW	GCC	32,259	278	1	[]
[ "<s>", "static", "int", "vax_address_cost", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "return", "COSTS_N_INSNS", "(", "1", "+", "(", "REG_P...	[ "Return", "the", "cost", "in", "cycles", "of", "a", "memory", "address", ",", "relative", "to", "register", "indirect", ".", "Each", "of", "the", "following", "adds", "the", "indicated", "number", "of", "cycles", ":", "1", "-", "symbolic", "address", "1", ...	[ "vax", "1", "0" ]	vax	vax_address_cost	vax	CPU	GCC	32,260	41	1	[]
[ "<s>", "const", "AArch64Subtarget", "*", "getSubtarget", "(", ")", "const", "{", "return", "&", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "}", "</s>" ]	[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64ISelLowering105	getSubtarget	AArch64	CPU	LLVM	32,261	22	1	[]
[ "<s>", "static", "void", "ix86_simd_clone_adjust", "(", "struct", "cgraph_node", "", "node", ")", "{", "const", "char", "", "str", "=", "NULL", ";", "gcc_assert", "(", "node", "->", "decl", "==", "cfun", "->", "decl", ")", ";", "switch", "(", "node", ...	[ "Add", "target", "attribute", "to", "SIMD", "clone", "NODE", "if", "needed", "." ]	[ "i386", "\"sse2\"", "\"avx\"", "\"avx2\"", "0" ]	i3864	ix86_simd_clone_adjust	i386	CPU	GCC	32,262	154	1	[]
[ "<s>", "void", "Z80Operand", "::", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "expr", ")", "const", "{", "if", "(", "expr", "==", "nullptr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"addExpr() called with a null expr\...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "Z80", "Z80", "\"addExpr() called with a null expr\\n\"", "\"adding an imm(0); \\n\"", "0", "\"Collapsing const expr to imm\\n\"" ]	Z80Operand	addExpr	Z80	MPU	LLVM	32,263	105	1	[]
[ "<s>", "BitVector", "BlackfinRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "using", "namespace", "BF", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Blackfin", "BF" ]	BlackfinRegisterInfo1	getReservedRegs	Blackfin	DSP	LLVM	32,264	173	1	[]
[ "<s>", "SDValue", "TLCS900TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc"...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "TLCS900", "TLCS900", "ISD::InputArg", "\"Unsupported calling convention\"", "TLCS900", "\"ISRs cannot have arguments\"" ]	TLCS900ISelLowering	LowerFormalArguments	TLCS900	MPU	LLVM	32,265	105	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubt...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "8", "Hexagon::IntRegsRegClass", "Hexagon::IntRegsRegClass", "1", "0" ]	HexagonFrameLowering11	determineCalleeSaves	Hexagon	DSP	LLVM	32,266	309	1	[]
[ "<s>", "static", "void", "aarch64_expand_fpsr_fpcr_setter", "(", "int", "unspec", ",", "machine_mode", "mode", ",", "tree", "exp", ")", "{", "tree", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "rtx", "op", "=", "force_reg", "(", "mode", ...	[ "Expand", "an", "expression", "EXP", "as", "fpsr", "or", "fpcr", "setter", "(", "depending", "on", "UNSPEC", ")", "using", "MODE", "." ]	[ "aarch64", "0" ]	aarch64-builtins	aarch64_expand_fpsr_fpcr_setter	aarch64	CPU	GCC	32,267	50	1	[]
[ "<s>", "static", "tree", "ix86_builtin_reciprocal", "(", "unsigned", "int", "fn", ",", "bool", "md_fn", ",", "bool", ")", "{", "if", "(", "!", "(", "TARGET_SSE_MATH", "&&", "!", "optimize_insn_for_size_p", "(", ")", "&&", "flag_finite_math_only", "&&", "!", ...	[ "Returns", "a", "code", "for", "a", "target-specific", "builtin", "that", "implements", "reciprocal", "of", "the", "function", ",", "or", "NULL_TREE", "if", "not", "available", "." ]	[ "i386" ]	i3864	ix86_builtin_reciprocal	i386	CPU	GCC	32,268	91	1	[]
[ "<s>", "bool", "HexagonGenPredicate", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "<...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonGenPredicate7	runOnMachineFunction	Hexagon	DSP	LLVM	32,269	210	1	[]
[ "<s>", "bool", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "Hexagon" ]	HexagonRegisterInfo1	requiresRegisterScavenging	Hexagon	DSP	LLVM	32,270	14	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "RISCVRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", ")", "const", "{", "if", "(", "RC", "==", "&", "RISCV", "::", "VMV0RegClass", ...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "RISCV", "RISCV", "RISCV::VMV0RegClass", "RISCV::VRRegClass" ]	RISCVRegisterInfo12	getLargestLegalSuperClass	RISCV	CPU	LLVM	32,271	37	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "PowerPC" ]	PPCAsmParser (2)	isToken	PowerPC	CPU	LLVM	32,272	12	1	[]
[ "<s>", "static", "dispatch_windows", "", "allocate_window", "(", "void", ")", "{", "dispatch_windows", "", "new_list", "=", "XNEW", "(", "struct", "dispatch_windows_s", ")", ";", "new_list", "->", "window", "=", "XNEWVEC", "(", "struct", "sched_insn_info_s", "...	[ "This", "function", "allocates", "and", "initializes", "a", "dispatch", "window", "and", "the", "list", "container", "holding", "a", "pointer", "to", "the", "window", "." ]	[ "i386", "1" ]	i3864	allocate_window	i386	CPU	GCC	32,273	36	1	[]
[ "<s>", "bool", "WebAssemblyAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", ...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "WebAssembly", "WebAssembly", "0", "\"There are no defined alternate asm variants\"" ]	WebAssemblyAsmPrinter40	PrintAsmMemoryOperand	WebAssembly	Virtual ISA	LLVM	32,274	76	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_case_values_threshold", "(", "void", ")", "{", "if", "(", "optimize", ">", "2", "&&", "selected_cpu", "->", "tune", "->", "max_case_values", "!=", "0", ")", "return", "selected_cpu", "->", "tune", "->", "max_case_va...	[ "Implement", "TARGET_CASE_VALUES_THRESHOLD", "." ]	[ "aarch64", "2", "0" ]	aarch643	aarch64_case_values_threshold	aarch64	CPU	GCC	32,275	36	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "AArch64InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "AArch64II", ";", "static", "const", "std", "...	[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]	[ "AArch64", "AArch64", "AArch64", "\"aarch64-page\"", "\"aarch64-pageoff\"", "\"aarch64-g3\"", "\"aarch64-g2\"", "\"aarch64-g1\"", "\"aarch64-g0\"", "\"aarch64-hi12\"" ]	AArch64InstrInfo (2)	getSerializableDirectMachineOperandTargetFlags	AArch64	CPU	LLVM	32,276	90	1	[]
[ "<s>", "void", "PPCInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "const", "char", "*", "RegName", "=", "getRegisterName", "(", "RegNo", ")", ";", "OS", "<<", "RegName", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "PowerPC", "PPC" ]	PPCInstPrinter18	printRegName	PowerPC	CPU	LLVM	32,277	29	1	[]
[ "<s>", "Register", "(", ")", "{", "X86TargetMachine", "::", "registerAsmPrinter", "(", "createX86CodePrinterPass", ")", ";", "}", "</s>" ]	[ "Base", "register", "." ]	[ "X86", "X86", "X86" ]	X86AsmPrinter24	Register	X86	CPU	LLVM	32,278	12	1	[]
[ "<s>", "const", "char", "*", "mcore_output_move", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "operands", "[", "]", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "...	[ "Output", "a", "move", "of", "a", "word", "or", "less", "value", "." ]	[ "mcore", "0", "1", "\"mvc\\t%0\"", "\"mov\\t%0,%1\"", "0", "\"lrw\\t%0,[%1]\"", "\"ldw\\t%0,%1\"", "\"ld.h\\t%0,%1\"", "\"ld.b\\t%0,%1\"", "\"movi\\t%0,%1\"", "\"bgeni\\t%0,%P1\\t// %1 %x1\"", "\"bmaski\\t%0,%N1\\t// %1 %x1\"", "\"lrw\\t%0,%x1\\t// %1\"", "\"lrw\\t%0, %1\"", "\"stw\\t%...	mcore4	mcore_output_move	mcore	MPU	GCC	32,279	275	1	[]
[ "<s>", "void", "VEInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "printAliasIn...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "VE", "VE" ]	VEInstPrinter	printInst	VE	CPU	LLVM	32,280	59	1	[]
[ "<s>", "static", "bool", "frv_assemble_integer", "(", "rtx", "value", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "(", "flag_pic", "\|\|", "TARGET_FDPIC", ")", "&&", "size", "==", "UNITS_PER_WORD", ")", "{", "if", "(", "GE...	[ "Implementation", "of", "TARGET_ASM_INTEGER", ".", "In", "the", "FRV", "case", "we", "need", "to", "use", "``", ".picptr", "''", "to", "generate", "safe", "relocations", "for", "PIC", "code", ".", "We", "also", "need", "a", "fixup", "entry", "for", "aligne...	[ "frv", "\"\\t.picptr\\tfuncdesc(\"", "\")\\n\"", "0", "256", "\"LCP\"", "\"%s:\\n\"", "\"%s\\n\"", "\"\\t.picptr\\t%s\\n\"", "\"\\t.previous\\n\"", "\"\\t.picptr\\t\"", "\"\\t.4byte\\t\"" ]	frv	frv_assemble_integer	frv	VLIW	GCC	32,281	236	1	[]
[ "<s>", "const", "char", "", "output_mov_long_double_arm_from_fpa", "(", "rtx", "", "operands", ")", "{", "int", "arm_reg0", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ";", "rtx", "ops", "[", "3", "]", ";", "gcc_assert", "(", "arm_reg0", "!=", ...	[ "Output", "a", "move", "from", "an", "fpa", "register", "to", "arm", "registers", ".", "OPERANDS", "[", "0", "]", "is", "the", "first", "registers", "of", "an", "arm", "register", "pair", ".", "OPERANDS", "[", "1", "]", "is", "an", "fpa", "register", ...	[ "arm", "0", "3", "0", "1", "1", "2", "2", "\"stf%?e\\t%1, [%\|sp, #-12]!\"", "\"ldm%?fd\\t%\|sp!, {%0, %1, %2}\"", "\"\"" ]	arm3	output_mov_long_double_arm_from_fpa	arm	CPU	GCC	32,282	92	1	[]
[ "<s>", "LLVM_READONLY", "const", "MachineOperand", "*", "getNamedOperand", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpName", ")", "const", "{", "return", "getNamedOperand", "(", "const_cast", "<", "MachineInstr", "&", ">", "(", "MI", ")", ","...	[ "Returns", "the", "operand", "named", "Op", "." ]	[ "AMDGPU" ]	SIInstrInfo (2)	getNamedOperand	AMDGPU	GPU	LLVM	32,283	32	1	[]
[ "<s>", "SDValue", "NVPTXTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "RETURNADDR", ":", "return", "SDValue...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "NVPTX", "NVPTX", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalAddress", "ISD::INTRINSIC_W_CHAIN", "ISD::BUILD_VECTOR", "ISD::EXTRACT_SUBVECTOR", "ISD::CONCAT_VECTORS", "ISD::STORE", "ISD::LOAD", "ISD::SHL_PARTS", "ISD::SRA_PARTS", "ISD::SRL_PARTS", "\"Custom lowering not defined for...	NVPTXISelLowering1	LowerOperation	NVPTX	GPU	LLVM	32,284	156	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "STI", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "ARM", "ARM" ]	ARMFrameLowering25	hasFP	ARM	CPU	LLVM	32,285	85	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "!", "(", "ST", "->", "hasAVX512", "(", ")", "\|\|", "(", "ST", "->", "hasFastGather", "(", ")", "&&", "ST", "->", "hasAVX2", "(", ")", ")", ")...	[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]	[ "X86", "X86", "1", "32", "64" ]	X86TargetTransformInfo100	isLegalMaskedGather	X86	CPU	LLVM	32,286	143	1	[]
[ "<s>", "static", "rtx", "ix86_expand_int_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "enum", "machine_mode", "cmpmode", ";", "rtx", "tmp", ",", "flags", ";", "cmpmode", "=", "SELECT_CC_MODE", "(", "code", ",",...	[ "Generate", "insn", "patterns", "to", "do", "an", "integer", "compare", "of", "OPERANDS", "." ]	[ "i386" ]	i3863	ix86_expand_int_compare	i386	CPU	GCC	32,287	80	1	[]
[ "<s>", "opt_machine_mode", "get_vector_mode", "(", "scalar_mode", "inner_mode", ",", "poly_uint64", "nunits", ")", "{", "enum", "mode_class", "mclass", ";", "if", "(", "inner_mode", "==", "E_BImode", ")", "mclass", "=", "MODE_VECTOR_BOOL", ";", "else", "if", "("...	[ "Return", "the", "RVV", "vector", "mode", "that", "has", "NUNITS", "elements", "of", "mode", "INNER_MODE", ".", "This", "function", "is", "not", "only", "used", "by", "builtins", ",", "but", "also", "will", "be", "used", "by", "auto-vectorization", "in", "...	[ "riscv" ]	riscv-v	get_vector_mode	riscv	CPU	GCC	32,288	83	1	[]
[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "ARM", "ARM", "ARM", "ARM", "0", "ARM::tGPRRegClassID", "4", "5", "ARM::GPRRegClassID", "1", "0", "10", "1", "0", "ARM::SPRRegClassID", "ARM::DPRRegClassID", "32", "10" ]	ARMBaseRegisterInfo22	getRegPressureLimit	ARM	CPU	LLVM	32,289	127	1	[]
[ "<s>", "static", "opt_machine_mode", "aarch64_array_mode", "(", "machine_mode", "mode", ",", "unsigned", "HOST_WIDE_INT", "nelems", ")", "{", "if", "(", "aarch64_classify_vector_mode", "(", "mode", ")", "==", "VEC_SVE_DATA", "&&", "IN_RANGE", "(", "nelems", ",", "...	[ "Implement", "target", "hook", "TARGET_ARRAY_MODE", "." ]	[ "aarch64", "2", "4" ]	aarch64	aarch64_array_mode	aarch64	CPU	GCC	32,290	52	1	[]
[ "<s>", "virtual", "const", "Tile64RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Tile64" ]	Tile64InstrInfo	getRegisterInfo	Tile64	VLIW	LLVM	32,291	13	1	[]
[ "<s>", "inline", "void", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "override", "{", "printFormattedRegName", "(", "&", "MAI", ",", "RegNo", ",", "O", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "SystemZ" ]	SystemZInstPrinter11	printRegName	SystemZ	CPU	LLVM	32,292	25	1	[]
[ "<s>", "static", "tree", "ix86_vectorize_builtin_scatter", "(", "const_tree", "vectype", ",", "const_tree", "index_type", ",", "int", "scale", ")", "{", "bool", "si", ";", "enum", "ix86_builtins", "code", ";", "if", "(", "!", "TARGET_AVX512F", ")", "return", "...	[ "Returns", "a", "decl", "of", "a", "function", "that", "implements", "scatter", "store", "with", "register", "type", "VECTYPE", "and", "index", "type", "INDEX_TYPE", "and", "SCALE", ".", "Return", "NULL_TREE", "if", "it", "is", "not", "available", "." ]	[ "i386", "0", "8", "1", "0" ]	i3865	ix86_vectorize_builtin_scatter	i386	CPU	GCC	32,293	201	1	[]
[ "<s>", "static", "NodeType", "", "getEntryNode", "(", "SPScope", "", "S", ")", "{", "return", "S", ";", "}", "</s>" ]	[ "Return", "the", "token", "chain", "corresponding", "to", "the", "entry", "of", "the", "function", "." ]	[ "Patmos" ]	SPScope	getEntryNode	Patmos	VLIW	LLVM	32,294	14	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "PowerPC" ]	PPCAsmParser (2)1	isToken	PowerPC	CPU	LLVM	32,295	13	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", ":", "AArch64GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "HasFPARMv8", "(", "false", ")", ",", "HasNEON", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget57	AArch64Subtarget	AArch64	CPU	LLVM	32,296	56	1	[]
[ "<s>", "void", "MipsRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "M...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::ADDu", "Mips::SP", "Mips::FP", "Mips::ZERO", "Mips::LW", "Mips::FP", "Mips::SP", "Mips::LW", "Mips::RA", "Mips::SP", "Mips::ADDiu", "Mips::SP", "Mips::SP" ]	MipsRegisterInfo17	emitEpilogue	Mips	CPU	LLVM	32,297	255	1	[]
[ "<s>", "static", "void", "aarch64_emit_mult", "(", "rtx", "dst", ",", "rtx", "ptrue", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "if", "(", "ptrue", ")", "emit_insn", "(", "gen_aarch64_pred", "(", "UNSPEC_COND_FMUL", ",", "GET_MODE", "(", "dst", "...	[ "Emit", "code", "to", "perform", "the", "floating-point", "operation", ":", "DST", "=", "SRC1", "*", "SRC2", "where", "all", "three", "operands", "are", "already", "known", "to", "be", "registers", ".", "If", "the", "operation", "is", "an", "SVE", "one", ...	[ "aarch64" ]	aarch64	aarch64_emit_mult	aarch64	CPU	GCC	32,298	68	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "", "SI", ",", "ShuffleVectorInst", "", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "2", "&&", "Factor", "<=", "getMaxSupportedInte...	[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]	[ "AArch64", "AArch64", "2", "\"Invalid interleave factor\"", "0", "\"Invalid interleaved store\"", "64", "128", "0", "1", "2", "Intrinsic::ID", "3", "Intrinsic::aarch64_neon_st2", "Intrinsic::aarch64_neon_st3", "Intrinsic::aarch64_neon_st4", "Intrinsic::getDeclaration", "2", "5", ...	AArch64ISelLowering118	lowerInterleavedStore	AArch64	CPU	LLVM	32,299	401	1	[]

[ "<s>", "static", "bool", "riscv_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "struct", "riscv_address_info", "addr", ";", "return", "riscv_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",...

[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]

[ "riscv" ]

riscv

riscv_legitimate_address_p

riscv

CPU

GCC

32,200

32

1

[]

[ "<s>", "const", "char", "*", "XCoreTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "XCoreISD", "::", "BL", ":", "return", "\"XCoreISD::BL\"", ";", "case", "XCoreISD", "::", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "XCore", "XCore", "XCoreISD::BL", "\"XCoreISD::BL\"", "XCoreISD::PCRelativeWrapper", "\"XCoreISD::PCRelativeWrapper\"", "XCoreISD::DPRelativeWrapper", "\"XCoreISD::DPRelativeWrapper\"", "XCoreISD::CPRelativeWrapper", "\"XCoreISD::CPRelativeWrapper\"", "XCoreISD::STWSP", "\"XCoreISD::STWSP\"", ...

XCoreISelLowering11

getTargetNodeName

XCore

MPU

LLVM

32,201

128

1

[]

[ "<s>", "void", "SparcFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "M...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Sparc", "Sparc", "0", "SP::ADJCALLSTACKDOWN", "SP", "SP::ADDrr", "SP::ADDri" ]

SparcFrameLowering (2)

eliminateCallFramePseudoInstr

Sparc

CPU

LLVM

32,202

99

1

[]

[ "<s>", "void", "SystemZInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "con...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "SystemZ", "SystemZ" ]

SystemZInstrInfo (2)

loadRegFromStackSlot

SystemZ

CPU

LLVM

32,203

89

1

[]

[ "<s>", "void", "AAPFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "&", "MFrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "AAPMachineFunctionInfo", "...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "AAP", "AAP", "AAP", "AAP", "AAP", "AAP", "\"Frame pointer unsupported!\"", "AAP", "1023", "1023", "0", "AAP::SUBI_i10", "1023", "AAP::SUBI_i10" ]

AAPFrameLowering

emitPrologue

AAP

MPU

LLVM

32,204

239

1

[]

[ "<s>", "bool", "ARMLowOverheadLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "const", "ARMSubtarget", "&", "ST", "=", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "mf", ".", "getSubtarget", "(", ")", ")", ";...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "\"ARM Loops on \"", "\" ------------- \\n\"", "ARM", "ARM", "ARM" ]

ARMLowOverheadLoops35

runOnMachineFunction

ARM

CPU

LLVM

32,205

189

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "BlackfinTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "Blackfin" ]

BlackfinISelLowering

getSingleConstraintMatchWeight

Blackfin

DSP

LLVM

32,206

135

1

[]

[ "<s>", "void", "JVMFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "JVM", "JVM" ]

JVMFrameLowering

emitPrologue

JVM

Virtual ISA

LLVM

32,207

16

1

[]

[ "<s>", "bool", "AArch64InstPrinter", "::", "applyTargetSpecificCLOption", "(", "StringRef", "Opt", ")", "{", "if", "(", "Opt", "==", "\"no-aliases\"", ")", "{", "PrintAliases", "=", "false", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>...

[ "Customize", "the", "printer", "according", "to", "a", "command", "line", "option", "." ]

[ "AArch64", "AArch64", "\"no-aliases\"" ]

AArch64InstPrinter13

applyTargetSpecificCLOption

AArch64

CPU

LLVM

32,208

28

1

[]

[ "<s>", "void", "c4x_function_arg_advance", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ")", "{", "if", "(", "TARGET_DEBUG", ")", "fprintf", "(", "stderr", ",", "\"c4x_function_adv(mode=%s, na...

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...

[ "c4x", "\"c4x_function_adv(mode=%s, named=%d)\\n\\n\"" ]

c4x1

c4x_function_arg_advance

c4x

DSP

GCC

32,209

135

1

[]

[ "<s>", "int", "rs6000_store_data_bypass_p", "(", "rtx_insn", "*", "out_insn", ",", "rtx_insn", "*", "in_insn", ")", "{", "rtx", "out_set", ",", "in_set", ";", "rtx", "out_pat", ",", "in_pat", ";", "rtx", "out_exp", ",", "in_exp", ";", "int", "i", ",", "j...

[ "Given", "that", "there", "exists", "at", "least", "one", "variable", "that", "is", "set", "(", "produced", ")", "by", "OUT_INSN", "and", "read", "(", "consumed", ")", "by", "IN_INSN", ",", "return", "true", "iff", "IN_INSN", "represents", "one", "or", "...

[ "powerpcspe", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

powerpcspe

rs6000_store_data_bypass_p

powerpcspe

CPU

GCC

32,210

363

1

[]

[ "<s>", "bool", "SystemZFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::GPRRegs", "\"Should be saving %r15 and something else\"", "SystemZ::STMG", "SystemZ::R15D", "0", "SystemZ::GR64BitRegClass", "SystemZ::NumArgGPRs", "SystemZ::ArgGPRs", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "Sy...

SystemZFrameLowering30

spillCalleeSavedRegisters

SystemZ

CPU

LLVM

32,211

428

1

[]

[ "<s>", "static", "void", "emit_store_conditional", "(", "machine_mode", "mode", ",", "rtx", "mem", ",", "rtx", "val", ")", "{", "gcc_assert", "(", "mode", "==", "SImode", ")", ";", "emit_insn", "(", "gen_store_conditional_si", "(", "mem", ",", "val", ")", ...

[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "store-conditional", "instruction", "in", "MODE", "." ]

[ "or1k" ]

or1k

emit_store_conditional

or1k

CPU

GCC

32,212

32

1

[]

[ "<s>", "static", "bool", "branch_to_delay_slot_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx_insn", "*", "jump_insn", ";", "if", "(", "dbr_sequence_length", "(", ")", ")", "return", "FALSE", ";", "jump_insn", "=", "next_active_insn", "(", "JUMP_LABEL", "(",...

[ "Return", "TRUE", "if", "INSN", ",", "a", "jump", "insn", ",", "has", "an", "unfilled", "delay", "slot", "and", "it", "branches", "into", "the", "delay", "slot", ".", "Otherwise", ",", "return", "FALSE", "." ]

[ "pa", "0" ]

pa4

branch_to_delay_slot_p

pa

CPU

GCC

32,213

92

1

[]

[ "<s>", "static", "int", "ix86_fp_comparison_arithmetics_cost", "(", "enum", "rtx_code", "code", ")", "{", "if", "(", "!", "TARGET_IEEE_FP", ")", "return", "4", ";", "switch", "(", "code", ")", "{", "case", "UNLE", ":", "case", "UNLT", ":", "case", "LTGT", ...

[ "Return", "cost", "of", "comparison", "done", "fcom", "+", "arithmetics", "operations", "on", "AX", ".", "All", "following", "functions", "do", "use", "number", "of", "instructions", "as", "a", "cost", "metrics", ".", "In", "future", "this", "should", "be", ...

[ "i386", "4", "4", "5", "6" ]

i3863

ix86_fp_comparison_arithmetics_cost

i386

CPU

GCC

32,214

87

1

[]

[ "<s>", "bool", "s390_check_symref_alignment", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "alignment", ")", "{", "HOST_WIDE_INT", "addend", ";", "rtx", "symref", ";", "if", "(", "alignment", "<", "2", "||", "alignment", ">", "8", ")", "return", "false", ";", ...

[ "Return", "true", "if", "ADDR", "is", "SYMBOL_REF", "+", "addend", "with", "addend", "being", "a", "multiple", "of", "ALIGNMENT", "and", "the", "SYMBOL_REF", "being", "naturally", "aligned", "." ]

[ "s390", "2", "8", "1", "8", "4", "2" ]

s3905

s390_check_symref_alignment

s390

MPU

GCC

32,215

131

1

[]

[ "<s>", "bool", "MipsLongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "MipsSubtarget", "&", "STI", "=", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "F", ".", "getSubtarget", "(", ")", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "2", "10", "9", "10", "Mips", "Mips", "Mips", "Mips", "2", "4", "2", "16", "4", "0" ]

MipsLongBranch23

runOnMachineFunction

Mips

CPU

LLVM

32,216

403

1

[]

[ "<s>", "SDValue", "M680x0TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "M680x0", "M680x0", "\"Should not custom lower this!\"", "ISD::MUL", "ISD::SADDO", "ISD::UADDO", "ISD::SSUBO", "ISD::USUBO", "ISD::SMULO", "ISD::UMULO", "ISD::SETCC", "ISD::SETCCCARRY", "ISD::SELECT", "ISD::BRCOND", "ISD::ADDC", "ISD::ADDE", "ISD::SUBC", "ISD::SUBE", "ISD::Consta...

M680x0ISelLowering

LowerOperation

M680x0

MPU

LLVM

32,217

254

1

[]

[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0ULL", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "SystemZ", "SystemZ", "0", "\"invalid instruction\"", "SystemZ", ...

SystemZAsmParser12

MatchAndEmitInstruction

SystemZ

CPU

LLVM

32,218

309

1

[]

[ "<s>", "static", "struct", "gcc_regs", "*", "get_regs", "(", "struct", "_Unwind_Context", "*", "context", ")", "{", "const", "unsigned", "char", "*", "pc", "=", "context", "->", "ra", ";", "if", "(", "*", "(", "unsigned", "int", "*", ")", "(", "pc", ...

[ "If", "PC", "is", "at", "a", "sigreturn", "trampoline", ",", "return", "a", "pointer", "to", "the", "regs", ".", "Otherwise", "return", "NULL", "." ]

[ "rs6000", "4", "0x44000002", "0", "0x38007777", "0", "0x38000077", "7", "0", "0x38006666", "0", "0x380000AC", "16", "128" ]

linux-unwind

get_regs

rs6000

CPU

GCC

32,219

190

1

[]

[ "<s>", "static", "void", "report_non_ice", "(", "location_t", "location", ",", "tree", "fndecl", ",", "unsigned", "int", "argno", ")", "{", "error_at", "(", "location", ",", "\"argument %d of %qE must be an integer constant\"", "\" expression\"", ",", "argno", "+", ...

[ "Report", "that", "LOCATION", "has", "a", "call", "to", "FNDECL", "in", "which", "argument", "ARGNO", "was", "not", "an", "integer", "constant", "expression", ".", "ARGNO", "counts", "from", "zero", "." ]

[ "aarch64", "\"argument %d of %qE must be an integer constant\"", "\" expression\"", "1" ]

aarch64-sve-builtins

report_non_ice

aarch64

CPU

GCC

32,220

30

1

[]

[ "<s>", "static", "SDValue", "WidenVector", "(", "SDValue", "V64Reg", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "V64Reg", ".", "getValueType", "(", ")", ";", "unsigned", "NarrowSize", "=", "VT", ".", "getVectorNumElements", "(", ")", ";",...

[ "Widen", "the", "vector", "up", "to", "the", "next", "power", "of", "two", "using", "INSERT_SUBVECTOR", "." ]

[ "AArch64", "MVT::getVectorVT", "2", "ISD::INSERT_SUBVECTOR", "0", "MVT::i32" ]

AArch64ISelLowering (2)

WidenVector

AArch64

CPU

LLVM

32,221

100

1

[]

[ "<s>", "unsigned", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "override", "{", "return", "4U", ";", "}", "</s>" ]

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "LC2200", "4U" ]

LC2200InstrInfo

getInstSizeInBytes

LC2200

CPU

LLVM

32,222

15

1

[]

[ "<s>", "unsigned", "int", "ix86_minimum_alignment", "(", "tree", "exp", ",", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "tree", "type", ",", "decl", ";", "if", "(", "exp", "&&", "DECL_P", "(", "exp", ")", ")", "{", "type", "=", ...

[ "Compute", "the", "minimum", "required", "alignment", "for", "dynamic", "stack", "realignment", "purposes", "for", "a", "local", "variable", ",", "parameter", "or", "a", "stack", "slot", ".", "EXP", "is", "the", "data", "type", "or", "decl", "itself", ",", ...

[ "i386", "64", "64", "32" ]

i386

ix86_minimum_alignment

i386

CPU

GCC

32,223

135

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", "...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "XCore" ]

XCoreAsmPrinter14

getAnalysisUsage

XCore

MPU

LLVM

32,224

41

1

[]

[ "<s>", "void", "SystemZPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSystemZShortenInstPass", "(", "getSystemZTargetMachine", "(", ")", ")", ",", "false", "...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine17

addPreEmitPass

SystemZ

CPU

LLVM

32,225

91

1

[]

[ "<s>", "unsigned", "int", "UPTInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "0", ";", "unsigned", "NumRemoved", "=", "0...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "UPT", "UPT", "0", "0", "UPT::JMP", "UPT::Bcc" ]

UPTInstrInfo

removeBranch

UPT

CPU

LLVM

32,226

109

1

[]

[ "<s>", "unsigned", "ARMAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "ARMOperand", "&", "Op", "=", "static_cast", "<", "ARMOperand", "&", ">", "(", "AsmOp", ")", ";", "switch", "(", ...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "ARM", "ARM", "ARM", "ARM", "0", "\"expression value must be representable in 32 bits\"", "ARM::GPRRegClassID" ]

ARMAsmParser108

validateTargetOperandClass

ARM

CPU

LLVM

32,227

176

1

[]

[ "<s>", "const", "char", "*", "mcore_output_andn", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "operands", "[", "]", ")", "{", "int", "x", ",", "y", ";", "rtx", "out_operands", "[", "3", "]", ";", "const", "char", "*", "load_op", ";", "char", ...

[ "Outputs", "the", "peephole", "for", "moving", "a", "constant", "that", "gets", "not'ed", "followed", "by", "an", "and", "(", "i.e", ".", "combine", "the", "not", "and", "the", "and", "into", "andn", ")", ".", "BRC" ]

[ "mcore", "3", "256", "1", "2", "0", "0", "1", "2", "2", "0", "127", "\"movi\\t%0,%1\"", "1", "0", "\"bgeni\\t%0,%P1\"", "1", "0", "\"bmaski\\t%0,%N1\"", "\"BADMOVI\\t%0,%1\"", "\"%s\\n\\tandn\\t%%2,%%0\"", "\"\"" ]

mcore3

mcore_output_andn

mcore

MPU

GCC

32,228

173

1

[]

[ "<s>", "int", "AArch64TTIImpl", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "un...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "AArch64", "AArch64", "Intrinsic::ID", "0", "Intrinsic::aarch64_addg", "Intrinsic::aarch64_udiv", "AArch64", "Intrinsic::sadd_with_overflow", "Intrinsic::uadd_with_overflow", "Intrinsic::ssub_with_overflow", "Intrinsic::usub_with_overflow", "Intrinsic::smul_with_overflow", "Intrinsic::umul_w...

AArch64TargetTransformInfo70

getIntImmCost

AArch64

CPU

LLVM

32,229

275

1

[]

[ "<s>", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...

[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]

[ "ARM", "ARMCC::CondCodes", "4", "ARM::tLDRcp" ]

Thumb1RegisterInfo13

emitLoadConstPool

ARM

CPU

LLVM

32,230

146

1

[]

[ "<s>", "void", "ARMInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRe...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "ARM", "ARM", "ARM::MOVi2pieces", "1", "ARMCC::CondCodes", "2", "3", "0", "ARM" ]

ARMInstrInfo27

reMaterialize

ARM

CPU

LLVM

32,231

162

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vtrn", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "out0", ",", "out1", ","...

[ "Recognize", "patterns", "for", "the", "VTRN", "insns", "." ]

[ "arm", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2", "1" ]

arm

arm_evpc_neon_vtrn

arm

CPU

GCC

32,232

253

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "MSP430Operand", ">", "CreateMem", "(", "unsigned", "RegNum", ",", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "std", "::", "make_unique", "<", "MSP430Operand", ...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "MSP430", "MSP430", "MSP430" ]

MSP430AsmParser1

CreateMem

MSP430

MPU

LLVM

32,233

42

1

[]

[ "<s>", "void", "init_cumulative_args", "(", "struct", "sparc_args", "*", "cum", ",", "tree", "fntype", ",", "rtx", ",", "tree", ")", "{", "cum", "->", "words", "=", "0", ";", "cum", "->", "prototype_p", "=", "fntype", "&&", "prototype_p", "(", "fntype", ...

[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...

[ "sparc", "0" ]

sparc

init_cumulative_args

sparc

CPU

GCC

32,234

41

1

[]

[ "<s>", "void", "F2003fMCAsmStreamer", "::", "addExplicitComment", "(", "const", "Twine", "&", "T", ")", "{", "StringRef", "c", "=", "T", ".", "getSingleStringRef", "(", ")", ";", "if", "(", "c", ".", "startswith", "(", "StringRef", "(", "MAI", "->", "get...

[ "Add", "explicit", "comment", "T", "." ]

[ "F2003f", "F2003f", "\"Unexpected Assembly Comment\"" ]

F2003fMCAsmStreamer

addExplicitComment

F2003f

CPU

LLVM

32,235

74

1

[]

[ "<s>", "int", "PPCTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "DisablePPCConstHoist", ")", "return", "BaseT", "::", "getIntImmCostInst...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "PowerPC", "PPC", "PPC", "0", "0U", "0U", "0", "2", "1", "1", "0", "64", "16", "32", "PPC", "16", "0xFFFF", "0", "PPC" ]

PPCTargetTransformInfo35

getIntImmCostInst

PowerPC

CPU

LLVM

32,236

419

1

[]

[ "<s>", "void", "i386_pe_file_end", "(", "void", ")", "{", "struct", "extern_list", "*", "p", ";", "ix86_file_end", "(", ")", ";", "for", "(", "p", "=", "extern_head", ";", "p", "!=", "NULL", ";", "p", "=", "p", "->", "next", ")", "{", "tree", "decl...

[ "This", "is", "called", "at", "the", "end", "of", "assembly", ".", "For", "each", "external", "function", "which", "has", "not", "been", "defined", ",", "we", "output", "a", "declaration", "now", ".", "We", "also", "output", "the", ".drectve", "section", ...

[ "i386", "1", "\"\\t.ascii \\\" -export:%s%s\\\"\\n\"", "\",data\"", "\"\"" ]

winnt3

i386_pe_file_end

i386

CPU

GCC

32,237

139

1

[]

[ "<s>", "static", "bool", "visium_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "enum", "mac...

[ "Return", "the", "relative", "costs", "of", "expression", "X", "." ]

[ "visium", "2", "3", "64", "32", "2", "1", "3", "1", "0", "1", "0", "1", "0", "2", "1" ]

visium2

visium_rtx_costs

visium

Virtual ISA

GCC

32,238

316

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "return", "removeBranchImpl", "(", "MBB", ",", "BytesRemoved", ",", "false", ")", ";", "}", "</s>" ]

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "X86", "X86" ]

X86InstrInfo140

removeBranch

X86

CPU

LLVM

32,239

26

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "canSimplifyCallFramePseudos", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")...

[ "canSimplifyCallFramePseudos", "-", "If", "there", "is", "a", "reserved", "call", "frame", ",", "the", "call", "frame", "pseudos", "can", "be", "simplified", "." ]

[ "ARM", "ARM" ]

ARMFrameLowering100

canSimplifyCallFramePseudos

ARM

CPU

LLVM

32,240

29

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "X86", "X86", "X86", "X86", "0", "X86::GR64RegClass", "X86::GR32RegClass", "X86::POP64r", "X86::POP32r", "0", "X86::GR64RegClass", "X86::GR32RegClass" ]

X86FrameLowering115

restoreCalleeSavedRegisters

X86

CPU

LLVM

32,241

290

1

[]

[ "<s>", "static", "enum", "machine_mode", "ix86_cc_modes_compatible", "(", "enum", "machine_mode", "m1", ",", "enum", "machine_mode", "m2", ")", "{", "if", "(", "m1", "==", "m2", ")", "return", "m1", ";", "if", "(", "GET_MODE_CLASS", "(", "m1", ")", "!=", ...

[ "If", "two", "condition", "code", "modes", "are", "compatible", ",", "return", "a", "condition", "code", "mode", "which", "is", "compatible", "with", "both", ".", "Otherwise", ",", "return", "VOIDmode", "." ]

[ "i386" ]

i3863

ix86_cc_modes_compatible

i386

CPU

GCC

32,242

133

1

[]

[ "<s>", "bool", "HexagonRDFOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "RDFLimit", ".", "getPosition", "(",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"Before \"", "\"\\n\"", "\"Starting copy propagation on: \"", "Hexagon", "\"Starting dead code elimination on: \"", "Hexagon", "\"Starting liveness recomputation on: \"", "\"After \"", "\"\\n\"" ]

HexagonRDFOpt2

runOnMachineFunction

Hexagon

DSP

LLVM

32,243

373

1

[]

[ "<s>", "unsigned", "getMaxCallFrameSize", "(", ")", "const", "{", "return", "MaxCallFrameSize", ";", "}", "</s>" ]

[ "Return", "the", "maximum", "size", "of", "a", "call", "frame", "that", "must", "be", "allocated", "for", "an", "outgoing", "function", "call", "." ]

[ "SIC" ]

SICMachineFunction

getMaxCallFrameSize

SIC

CPU

LLVM

32,244

10

1

[]

[ "<s>", "void", "mmix_output_register_setting", "(", "FILE", "*", "stream", ",", "int", "regno", ",", "HOST_WIDEST_INT", "value", ",", "int", "do_begin_end", ")", "{", "if", "(", "do_begin_end", ")", "fprintf", "(", "stream", ",", "\"\\t\"", ")", ";", "if", ...

[ "Output", "an", "optimal", "sequence", "for", "setting", "a", "register", "to", "a", "specific", "constant", ".", "Used", "in", "an", "alternative", "for", "const_ints", "in", "movdi", ",", "and", "when", "using", "large", "stack-frame", "offsets", ".", "Use...

[ "mmix", "\"\\t\"", "\"SET\"", "\" %s,\"", "\"SET\"", "\" %s,\"", "\"\\n\\tNEGU %s,0,%s\"", "\"SET\"", "\" %s,\"", "\"\\n\\tNOR %s,%s,0\"", "\"L\"", "\"ML\"", "\"MH\"", "\"H\"", "\"SET\"", "\"\"", "0", "0", "4", "0", "65535", "16", "3", "\"LDA %s,\"", "0", "0", "4"...

mmix3

mmix_output_register_setting

mmix

CPU

GCC

32,245

413

1

[]

[ "<s>", "void", "SparcPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSparcDelaySlotFillerPass", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "if", "(", "this", "->", "getSparcTargetMachine", "(", ")", ".", "getSubtargetImpl", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine51

addPreEmitPass

Sparc

CPU

LLVM

32,246

134

1

[]

[ "<s>", "tree", "function_resolver", "::", "resolve_to", "(", "mode_suffix_index", "mode", ",", "type_suffix_index", "type0", ",", "type_suffix_index", "type1", ")", "{", "tree", "res", "=", "lookup_form", "(", "mode", ",", "type0", ",", "type1", ")", ";", "if"...

[ "Resolve", "the", "function", "to", "one", "with", "the", "mode", "suffix", "given", "by", "MODE", "and", "the", "type", "suffixes", "given", "by", "TYPE0", "and", "TYPE1", ".", "Return", "its", "function", "decl", "on", "success", ",", "otherwise", "repor...

[ "aarch64", "0" ]

aarch64-sve-builtins

resolve_to

aarch64

CPU

GCC

32,247

69

1

[]

[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitHeader", "(", "Module", "&", "M", ",", "raw_ostream", "&", "O", ",", "const", "NVPTXSubtarget", "&", "STI", ")", "{", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"// Generated by LLVM NVPTX Back-End\\n\"", ";", "O", ...

[ "Emit", "the", "header", "for", "this", "unit", ",", "not", "including", "the", "initial", "length", "field", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "\"//\\n\"", "\"// Generated by LLVM NVPTX Back-End\\n\"", "\"//\\n\"", "\"\\n\"", "\".version \"", "10", "\".\"", "10", "\"\\n\"", "\".target \"", "NVPTX", "NVPTX", "NVPTX::NVCL", "\", texmode_independent\"", "\", map_f64_to_f32\"", "\", debug\"", "\...

NVPTXAsmPrinter

emitHeader

NVPTX

GPU

LLVM

32,248

169

1

[]

[ "<s>", "static", "unsigned", "long", "arm_compute_func_type", "(", "void", ")", "{", "unsigned", "long", "type", "=", "ARM_FT_UNKNOWN", ";", "tree", "a", ";", "tree", "attr", ";", "gcc_assert", "(", "TREE_CODE", "(", "current_function_decl", ")", "==", "FUNCTI...

[ "Computes", "the", "type", "of", "the", "current", "function", "." ]

[ "arm", "0", "\"naked\"", "\"isr\"", "\"interrupt\"" ]

arm4

arm_compute_func_type

arm

CPU

GCC

32,249

160

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PatmosTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Patmos", "Patmos", "1", "0", "0U", "Patmos::RRegsRegClass", "MVT::i32", "0U", "Patmos::SRegsRegClass", "\"Unexpected register type\"", "0U", "0", "MVT::i1", "0U", "Patmos::PRegsRegClass", "\"Unexpected register type\"", "0U", "0", "2", "0", "1", "\"{\"", "2" ]

PatmosISelLowering

getRegForInlineAsmConstraint

Patmos

VLIW

LLVM

32,250

225

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "X86", "X86", "0", "1", "0", "0", "\"(%rip)\"", "0" ]

X86AsmPrinter28

PrintAsmOperand

X86

CPU

LLVM

32,251

398

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "{", "return", "\"GBZ80 dynalloca stack pointer save/restore\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "GBZ80", "\"GBZ80 dynalloca stack pointer save/restore\"" ]

GBZ80FrameLowering

getPassName

GBZ80

MPU

LLVM

32,252

10

1

[]

[ "<s>", "static", "void", "rs6000_set_current_function", "(", "tree", "fndecl", ")", "{", "if", "(", "TARGET_DEBUG_TARGET", ")", "{", "fprintf", "(", "stderr", ",", "\"\\n==================== rs6000_set_current_function\"", ")", ";", "if", "(", "fndecl", ")", "fprint...

[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]

[ "rs6000", "\"\\n==================== rs6000_set_current_function\"", "\", fndecl %s (%p)\"", "\"<unknown>\"", "\", prev_fndecl (%p)\"", "\"\\n\"", "\"\\nnew fndecl target specific options:\\n\"", "\"\\nold fndecl target specific options:\\n\"", "\"--------------------\\n\"" ]

rs6000

rs6000_set_current_function

rs6000

CPU

GCC

32,253

247

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "SDValue", "Val", "=", "St...

[ "Split", "a", "vector", "store", "into", "2", "stores", "of", "half", "the", "vector", "." ]

[ "R600", "2", "ISD::ADD", "ISD::TokenFactor", "MVT::Other" ]

AMDGPUISelLowering100

SplitVectorStore

R600

GPU

LLVM

32,254

324

1

[]

[ "<s>", "void", "avr_expand_prologue", "(", "void", ")", "{", "HARD_REG_SET", "set", ";", "HOST_WIDE_INT", "size", ";", "size", "=", "get_frame_size", "(", ")", "+", "avr_outgoing_args_size", "(", ")", ";", "cfun", "->", "machine", "->", "stack_usage", "=", "...

[ "Output", "function", "prologue", "." ]

[ "avr", "0", "1", "1", "1" ]

avr6

avr_expand_prologue

avr

MPU

GCC

32,255

248

1

[]

[ "<s>", "static", "bool", "verify_neutering_jumps", "(", "basic_block", "from", ",", "rtx_insn", "*", "vector_jump", ",", "rtx_insn", "*", "worker_jump", ",", "rtx_insn", "*", "vector_label", ",", "rtx_insn", "*", "worker_label", ")", "{", "basic_block", "bb", "=...

[ "Verify", "position", "of", "VECTOR_", "{", "JUMP", ",", "LABEL", "}", "and", "WORKER_", "{", "JUMP", ",", "LABEL", "}", "in", "FROM", "." ]

[ "nvptx" ]

nvptx

verify_neutering_jumps

nvptx

GPU

GCC

32,256

305

1

[]

[ "<s>", "static", "bool", "m68k_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "{", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_...

[ "m68k", "implementation", "of", "TARGET_OUTPUT_ADDR_CONST_EXTRA", "." ]

[ "m68k", "1", "0", "0", "0", "1" ]

m68k

m68k_output_addr_const_extra

m68k

MPU

GCC

32,257

89

1

[]

[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "enterMBB", "(", "MachineBasicBlock", "*", "NextMBB", ")", "{", "assert", "(", "(", "SchedStates", ".", "find", "(", "NextMBB", ")", "==", "SchedStates", ".", "end", "(", ")", ")", "&&", "\"Entering MBB twice?...

[ "Tell", "the", "strategy", "that", "MBB", "is", "about", "to", "be", "processed", "." ]

[ "SystemZ", "SystemZ", "\"Entering MBB twice?\"", "\"** Entering \"", "SystemZ", "\" (Loop header)\"", "\":\\n\"", "\"** Continued scheduling from \"", "\"\\n\"", "\"** Emitting incoming branch: \"" ]

SystemZMachineScheduler1

enterMBB

SystemZ

CPU

LLVM

32,258

279

1

[]

[ "<s>", "static", "void", "replace_mov_pcrel_step3", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "unspec", ";", "rtx", "opnds", "[", "4", "]", ";", "rtx_insn", "*", "new_insns", ";", "rtx", "go...

[ "Do", "the", "third", "replacement", "step", "in", "tilegx_fixup_pcrel_references", "." ]

[ "tilegx", "4", "0", "1", "1", "0", "0", "2", "0", "1", "0", "1", "2", "0", "0", "3", "0", "2", "3", "1", "0", "2", "0", "1", "2", "0", "0" ]

tilegx

replace_mov_pcrel_step3

tilegx

VLIW

GCC

32,259

278

1

[]

[ "<s>", "static", "int", "vax_address_cost", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "return", "COSTS_N_INSNS", "(", "1", "+", "(", "REG_P...

[ "Return", "the", "cost", "in", "cycles", "of", "a", "memory", "address", ",", "relative", "to", "register", "indirect", ".", "Each", "of", "the", "following", "adds", "the", "indicated", "number", "of", "cycles", ":", "1", "-", "symbolic", "address", "1", ...

[ "vax", "1", "0" ]

vax

vax_address_cost

vax

CPU

GCC

32,260

41

1

[]

[ "<s>", "const", "AArch64Subtarget", "*", "getSubtarget", "(", ")", "const", "{", "return", "&", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "}", "</s>" ]

[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64ISelLowering105

getSubtarget

AArch64

CPU

LLVM

32,261

22

1

[]

[ "<s>", "static", "void", "ix86_simd_clone_adjust", "(", "struct", "cgraph_node", "*", "node", ")", "{", "const", "char", "*", "str", "=", "NULL", ";", "gcc_assert", "(", "node", "->", "decl", "==", "cfun", "->", "decl", ")", ";", "switch", "(", "node", ...

[ "Add", "target", "attribute", "to", "SIMD", "clone", "NODE", "if", "needed", "." ]

[ "i386", "\"sse2\"", "\"avx\"", "\"avx2\"", "0" ]

i3864

ix86_simd_clone_adjust

i386

CPU

GCC

32,262

154

1

[]

[ "<s>", "void", "Z80Operand", "::", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "expr", ")", "const", "{", "if", "(", "expr", "==", "nullptr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"addExpr() called with a null expr\...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "Z80", "Z80", "\"addExpr() called with a null expr\\n\"", "\"adding an imm(0); \\n\"", "0", "\"Collapsing const expr to imm\\n\"" ]

Z80Operand

addExpr

Z80

MPU

LLVM

32,263

105

1

[]

[ "<s>", "BitVector", "BlackfinRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "using", "namespace", "BF", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Blackfin", "BF" ]

BlackfinRegisterInfo1

getReservedRegs

Blackfin

DSP

LLVM

32,264

173

1

[]

[ "<s>", "SDValue", "TLCS900TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc"...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "TLCS900", "TLCS900", "ISD::InputArg", "\"Unsupported calling convention\"", "TLCS900", "\"ISRs cannot have arguments\"" ]

TLCS900ISelLowering

LowerFormalArguments

TLCS900

MPU

LLVM

32,265

105

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubt...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "8", "Hexagon::IntRegsRegClass", "Hexagon::IntRegsRegClass", "1", "0" ]

HexagonFrameLowering11

determineCalleeSaves

Hexagon

DSP

LLVM

32,266

309

1

[]

[ "<s>", "static", "void", "aarch64_expand_fpsr_fpcr_setter", "(", "int", "unspec", ",", "machine_mode", "mode", ",", "tree", "exp", ")", "{", "tree", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "rtx", "op", "=", "force_reg", "(", "mode", ...

[ "Expand", "an", "expression", "EXP", "as", "fpsr", "or", "fpcr", "setter", "(", "depending", "on", "UNSPEC", ")", "using", "MODE", "." ]

[ "aarch64", "0" ]

aarch64-builtins

aarch64_expand_fpsr_fpcr_setter

aarch64

CPU

GCC

32,267

50

1

[]

[ "<s>", "static", "tree", "ix86_builtin_reciprocal", "(", "unsigned", "int", "fn", ",", "bool", "md_fn", ",", "bool", ")", "{", "if", "(", "!", "(", "TARGET_SSE_MATH", "&&", "!", "optimize_insn_for_size_p", "(", ")", "&&", "flag_finite_math_only", "&&", "!", ...

[ "Returns", "a", "code", "for", "a", "target-specific", "builtin", "that", "implements", "reciprocal", "of", "the", "function", ",", "or", "NULL_TREE", "if", "not", "available", "." ]

[ "i386" ]

i3864

ix86_builtin_reciprocal

i386

CPU

GCC

32,268

91

1

[]

[ "<s>", "bool", "HexagonGenPredicate", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "<...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonGenPredicate7

runOnMachineFunction

Hexagon

DSP

LLVM

32,269

210

1

[]

[ "<s>", "bool", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "Hexagon" ]

HexagonRegisterInfo1

requiresRegisterScavenging

Hexagon

DSP

LLVM

32,270

14

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "RISCVRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", ")", "const", "{", "if", "(", "RC", "==", "&", "RISCV", "::", "VMV0RegClass", ...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "RISCV", "RISCV", "RISCV::VMV0RegClass", "RISCV::VRRegClass" ]

RISCVRegisterInfo12

getLargestLegalSuperClass

RISCV

CPU

LLVM

32,271

37

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "PowerPC" ]

PPCAsmParser (2)

isToken

PowerPC

CPU

LLVM

32,272

12

1

[]

[ "<s>", "static", "dispatch_windows", "*", "allocate_window", "(", "void", ")", "{", "dispatch_windows", "*", "new_list", "=", "XNEW", "(", "struct", "dispatch_windows_s", ")", ";", "new_list", "->", "window", "=", "XNEWVEC", "(", "struct", "sched_insn_info_s", "...

[ "This", "function", "allocates", "and", "initializes", "a", "dispatch", "window", "and", "the", "list", "container", "holding", "a", "pointer", "to", "the", "window", "." ]

[ "i386", "1" ]

i3864

allocate_window

i386

CPU

GCC

32,273

36

1

[]

[ "<s>", "bool", "WebAssemblyAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", ...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "WebAssembly", "WebAssembly", "0", "\"There are no defined alternate asm variants\"" ]

WebAssemblyAsmPrinter40

PrintAsmMemoryOperand

WebAssembly

Virtual ISA

LLVM

32,274

76

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_case_values_threshold", "(", "void", ")", "{", "if", "(", "optimize", ">", "2", "&&", "selected_cpu", "->", "tune", "->", "max_case_values", "!=", "0", ")", "return", "selected_cpu", "->", "tune", "->", "max_case_va...

[ "Implement", "TARGET_CASE_VALUES_THRESHOLD", "." ]

[ "aarch64", "2", "0" ]

aarch643

aarch64_case_values_threshold

aarch64

CPU

GCC

32,275

36

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "AArch64InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "AArch64II", ";", "static", "const", "std", "...

[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]

[ "AArch64", "AArch64", "AArch64", "\"aarch64-page\"", "\"aarch64-pageoff\"", "\"aarch64-g3\"", "\"aarch64-g2\"", "\"aarch64-g1\"", "\"aarch64-g0\"", "\"aarch64-hi12\"" ]

AArch64InstrInfo (2)

getSerializableDirectMachineOperandTargetFlags

AArch64

CPU

LLVM

32,276

90

1

[]

[ "<s>", "void", "PPCInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "const", "char", "*", "RegName", "=", "getRegisterName", "(", "RegNo", ")", ";", "OS", "<<", "RegName", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "PowerPC", "PPC" ]

PPCInstPrinter18

printRegName

PowerPC

CPU

LLVM

32,277

29

1

[]

[ "<s>", "Register", "(", ")", "{", "X86TargetMachine", "::", "registerAsmPrinter", "(", "createX86CodePrinterPass", ")", ";", "}", "</s>" ]

[ "Base", "register", "." ]

[ "X86", "X86", "X86" ]

X86AsmPrinter24

Register

X86

CPU

LLVM

32,278

12

1

[]

[ "<s>", "const", "char", "*", "mcore_output_move", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "operands", "[", "]", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "...

[ "Output", "a", "move", "of", "a", "word", "or", "less", "value", "." ]

[ "mcore", "0", "1", "\"mvc\\t%0\"", "\"mov\\t%0,%1\"", "0", "\"lrw\\t%0,[%1]\"", "\"ldw\\t%0,%1\"", "\"ld.h\\t%0,%1\"", "\"ld.b\\t%0,%1\"", "\"movi\\t%0,%1\"", "\"bgeni\\t%0,%P1\\t// %1 %x1\"", "\"bmaski\\t%0,%N1\\t// %1 %x1\"", "\"lrw\\t%0,%x1\\t// %1\"", "\"lrw\\t%0, %1\"", "\"stw\\t%...

mcore4

mcore_output_move

mcore

MPU

GCC

32,279

275

1

[]

[ "<s>", "void", "VEInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "printAliasIn...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "VE", "VE" ]

VEInstPrinter

printInst

VE

CPU

LLVM

32,280

59

1

[]

[ "<s>", "static", "bool", "frv_assemble_integer", "(", "rtx", "value", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "(", "flag_pic", "||", "TARGET_FDPIC", ")", "&&", "size", "==", "UNITS_PER_WORD", ")", "{", "if", "(", "GE...

[ "Implementation", "of", "TARGET_ASM_INTEGER", ".", "In", "the", "FRV", "case", "we", "need", "to", "use", "``", ".picptr", "''", "to", "generate", "safe", "relocations", "for", "PIC", "code", ".", "We", "also", "need", "a", "fixup", "entry", "for", "aligne...

[ "frv", "\"\\t.picptr\\tfuncdesc(\"", "\")\\n\"", "0", "256", "\"LCP\"", "\"%s:\\n\"", "\"%s\\n\"", "\"\\t.picptr\\t%s\\n\"", "\"\\t.previous\\n\"", "\"\\t.picptr\\t\"", "\"\\t.4byte\\t\"" ]

frv

frv_assemble_integer

frv

VLIW

GCC

32,281

236

1

[]

[ "<s>", "const", "char", "*", "output_mov_long_double_arm_from_fpa", "(", "rtx", "*", "operands", ")", "{", "int", "arm_reg0", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ";", "rtx", "ops", "[", "3", "]", ";", "gcc_assert", "(", "arm_reg0", "!=", ...

[ "Output", "a", "move", "from", "an", "fpa", "register", "to", "arm", "registers", ".", "OPERANDS", "[", "0", "]", "is", "the", "first", "registers", "of", "an", "arm", "register", "pair", ".", "OPERANDS", "[", "1", "]", "is", "an", "fpa", "register", ...

[ "arm", "0", "3", "0", "1", "1", "2", "2", "\"stf%?e\\t%1, [%|sp, #-12]!\"", "\"ldm%?fd\\t%|sp!, {%0, %1, %2}\"", "\"\"" ]

arm3

output_mov_long_double_arm_from_fpa

arm

CPU

GCC

32,282

92

1

[]

[ "<s>", "LLVM_READONLY", "const", "MachineOperand", "*", "getNamedOperand", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpName", ")", "const", "{", "return", "getNamedOperand", "(", "const_cast", "<", "MachineInstr", "&", ">", "(", "MI", ")", ","...

[ "Returns", "the", "operand", "named", "Op", "." ]

[ "AMDGPU" ]

SIInstrInfo (2)

getNamedOperand

AMDGPU

GPU

LLVM

32,283

32

1

[]

[ "<s>", "SDValue", "NVPTXTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "RETURNADDR", ":", "return", "SDValue...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "NVPTX", "NVPTX", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalAddress", "ISD::INTRINSIC_W_CHAIN", "ISD::BUILD_VECTOR", "ISD::EXTRACT_SUBVECTOR", "ISD::CONCAT_VECTORS", "ISD::STORE", "ISD::LOAD", "ISD::SHL_PARTS", "ISD::SRA_PARTS", "ISD::SRL_PARTS", "\"Custom lowering not defined for...

NVPTXISelLowering1

LowerOperation

NVPTX

GPU

LLVM

32,284

156

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "STI", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "ARM", "ARM" ]

ARMFrameLowering25

hasFP

ARM

CPU

LLVM

32,285

85

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "!", "(", "ST", "->", "hasAVX512", "(", ")", "||", "(", "ST", "->", "hasFastGather", "(", ")", "&&", "ST", "->", "hasAVX2", "(", ")", ")", ")...

[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]

[ "X86", "X86", "1", "32", "64" ]

X86TargetTransformInfo100

isLegalMaskedGather

X86

CPU

LLVM

32,286

143

1

[]

[ "<s>", "static", "rtx", "ix86_expand_int_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "enum", "machine_mode", "cmpmode", ";", "rtx", "tmp", ",", "flags", ";", "cmpmode", "=", "SELECT_CC_MODE", "(", "code", ",",...

[ "Generate", "insn", "patterns", "to", "do", "an", "integer", "compare", "of", "OPERANDS", "." ]

[ "i386" ]

i3863

ix86_expand_int_compare

i386

CPU

GCC

32,287

80

1

[]

[ "<s>", "opt_machine_mode", "get_vector_mode", "(", "scalar_mode", "inner_mode", ",", "poly_uint64", "nunits", ")", "{", "enum", "mode_class", "mclass", ";", "if", "(", "inner_mode", "==", "E_BImode", ")", "mclass", "=", "MODE_VECTOR_BOOL", ";", "else", "if", "("...

[ "Return", "the", "RVV", "vector", "mode", "that", "has", "NUNITS", "elements", "of", "mode", "INNER_MODE", ".", "This", "function", "is", "not", "only", "used", "by", "builtins", ",", "but", "also", "will", "be", "used", "by", "auto-vectorization", "in", "...

[ "riscv" ]

riscv-v

get_vector_mode

riscv

CPU

GCC

32,288

83

1

[]

[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "ARM", "ARM", "ARM", "ARM", "0", "ARM::tGPRRegClassID", "4", "5", "ARM::GPRRegClassID", "1", "0", "10", "1", "0", "ARM::SPRRegClassID", "ARM::DPRRegClassID", "32", "10" ]

ARMBaseRegisterInfo22

getRegPressureLimit

ARM

CPU

LLVM

32,289

127

1

[]

[ "<s>", "static", "opt_machine_mode", "aarch64_array_mode", "(", "machine_mode", "mode", ",", "unsigned", "HOST_WIDE_INT", "nelems", ")", "{", "if", "(", "aarch64_classify_vector_mode", "(", "mode", ")", "==", "VEC_SVE_DATA", "&&", "IN_RANGE", "(", "nelems", ",", "...

[ "Implement", "target", "hook", "TARGET_ARRAY_MODE", "." ]

[ "aarch64", "2", "4" ]

aarch64

aarch64_array_mode

aarch64

CPU

GCC

32,290

52

1

[]

[ "<s>", "virtual", "const", "Tile64RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Tile64" ]

Tile64InstrInfo

getRegisterInfo

Tile64

VLIW

LLVM

32,291

13

1

[]

[ "<s>", "inline", "void", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "override", "{", "printFormattedRegName", "(", "&", "MAI", ",", "RegNo", ",", "O", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "SystemZ" ]

SystemZInstPrinter11

printRegName

SystemZ

CPU

LLVM

32,292

25

1

[]

[ "<s>", "static", "tree", "ix86_vectorize_builtin_scatter", "(", "const_tree", "vectype", ",", "const_tree", "index_type", ",", "int", "scale", ")", "{", "bool", "si", ";", "enum", "ix86_builtins", "code", ";", "if", "(", "!", "TARGET_AVX512F", ")", "return", "...

[ "Returns", "a", "decl", "of", "a", "function", "that", "implements", "scatter", "store", "with", "register", "type", "VECTYPE", "and", "index", "type", "INDEX_TYPE", "and", "SCALE", ".", "Return", "NULL_TREE", "if", "it", "is", "not", "available", "." ]

[ "i386", "0", "8", "1", "0" ]

i3865

ix86_vectorize_builtin_scatter

i386

CPU

GCC

32,293

201

1

[]

[ "<s>", "static", "NodeType", "*", "getEntryNode", "(", "SPScope", "*", "S", ")", "{", "return", "S", ";", "}", "</s>" ]

[ "Return", "the", "token", "chain", "corresponding", "to", "the", "entry", "of", "the", "function", "." ]

[ "Patmos" ]

SPScope

getEntryNode

Patmos

VLIW

LLVM

32,294

14

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "PowerPC" ]

PPCAsmParser (2)1

isToken

PowerPC

CPU

LLVM

32,295

13

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", ":", "AArch64GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "HasFPARMv8", "(", "false", ")", ",", "HasNEON", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget57

AArch64Subtarget

AArch64

CPU

LLVM

32,296

56

1

[]

[ "<s>", "void", "MipsRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "M...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::ADDu", "Mips::SP", "Mips::FP", "Mips::ZERO", "Mips::LW", "Mips::FP", "Mips::SP", "Mips::LW", "Mips::RA", "Mips::SP", "Mips::ADDiu", "Mips::SP", "Mips::SP" ]

MipsRegisterInfo17

emitEpilogue

Mips

CPU

LLVM

32,297

255

1

[]

[ "<s>", "static", "void", "aarch64_emit_mult", "(", "rtx", "dst", ",", "rtx", "ptrue", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "if", "(", "ptrue", ")", "emit_insn", "(", "gen_aarch64_pred", "(", "UNSPEC_COND_FMUL", ",", "GET_MODE", "(", "dst", "...

[ "Emit", "code", "to", "perform", "the", "floating-point", "operation", ":", "DST", "=", "SRC1", "*", "SRC2", "where", "all", "three", "operands", "are", "already", "known", "to", "be", "registers", ".", "If", "the", "operation", "is", "an", "SVE", "one", ...

[ "aarch64" ]

aarch64

aarch64_emit_mult

aarch64

CPU

GCC

32,298

68

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "*", "SI", ",", "ShuffleVectorInst", "*", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "2", "&&", "Factor", "<=", "getMaxSupportedInte...

[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]

[ "AArch64", "AArch64", "2", "\"Invalid interleave factor\"", "0", "\"Invalid interleaved store\"", "64", "128", "0", "1", "2", "Intrinsic::ID", "3", "Intrinsic::aarch64_neon_st2", "Intrinsic::aarch64_neon_st3", "Intrinsic::aarch64_neon_st4", "Intrinsic::getDeclaration", "2", "5", ...

AArch64ISelLowering118

lowerInterleavedStore

AArch64

CPU

LLVM

32,299

401

1

[]