docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "bool", "matches_type_p", "(", "const_tree", "model_type", ",", "const_tree", "candidate", ")", "{", "if", "(", "VECTOR_TYPE_P", "(", "model_type", ")", ")", "{", "if", "(", "!", "VECTOR_TYPE_P", "(", "candidate", ")", "\|\|", "maybe_ne", "(",...	[ "Return", "true", "if", "CANDIDATE", "is", "equivalent", "to", "MODEL_TYPE", "for", "overloading", "purposes", "." ]	[ "aarch64" ]	aarch64-sve-builtins	matches_type_p	aarch64	CPU	GCC	32,100	86	1	[]
[ "<s>", "static", "bool", "isF128SoftLibCall", "(", "const", "char", "", "CallSym", ")", "{", "const", "char", "", "const", "LibCalls", "[", "]", "=", "{", "\"__addtf3\"", ",", "\"__divtf3\"", ",", "\"__eqtf2\"", ",", "\"__extenddftf2\"", ",", "\"__extendsftf...	[ "This", "function", "returns", "true", "if", "CallSym", "is", "a", "long", "double", "emulation", "routine", "." ]	[ "Mips", "\"__addtf3\"", "\"__divtf3\"", "\"__eqtf2\"", "\"__extenddftf2\"", "\"__extendsftf2\"", "\"__fixtfdi\"", "\"__fixtfsi\"", "\"__fixtfti\"", "\"__fixunstfdi\"", "\"__fixunstfsi\"", "\"__fixunstfti\"", "\"__floatditf\"", "\"__floatsitf\"", "\"__floattitf\"", "\"__floatunditf\"", ...	MipsCCState11	isF128SoftLibCall	Mips	CPU	LLVM	32,101	180	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "", "MI", ")", ")", "return...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIRegisterInfo16	isFrameOffsetLegal	AMDGPU	GPU	LLVM	32,102	51	1	[]
[ "<s>", "Value", "", "RISCVTargetLowering", "::", "emitMaskedAtomicRMWIntrinsic", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicRMWInst", "", "AI", ",", "Value", "", "AlignedAddr", ",", "Value", "", "Incr", ",", "Value", "*", "Mask", ",", "Value...	[ "Perform", "a", "masked", "atomicrmw", "using", "a", "target-specific", "intrinsic", "." ]	[ "RISCV", "RISCV", "Intrinsic::getDeclaration", "64", "64" ]	RISCVISelLowering	emitMaskedAtomicRMWIntrinsic	RISCV	CPU	LLVM	32,103	315	1	[]
[ "<s>", "int", "ix86_data_alignment", "(", "tree", "type", ",", "int", "align", ",", "bool", "opt", ")", "{", "int", "max_align_compat", "=", "MIN", "(", "256", ",", "MAX_OFILE_ALIGNMENT", ")", ";", "int", "max_align", "=", "MIN", "(", "(", "unsigned", ")...	[ "Compute", "the", "alignment", "for", "a", "static", "variable", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", ".", "The", "value", "of", "this", "function",...	[ "i386", "256", "8", "128", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128" ]	i3864	ix86_data_alignment	i386	CPU	GCC	32,104	453	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "OpKind_Reg", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "M88k" ]	M88kAsmParser	isReg	M88k	MPU	LLVM	32,105	13	1	[]
[ "<s>", "int", "total_frame_size", "(", ")", "{", "unsigned", "int", "size", "=", "get_frame_size", "(", ")", ";", "unsigned", "int", "outgoing_args_size", "=", "current_function_outgoing_args_size", ";", "int", "i", ";", "if", "(", "optimize", "&&", "!", "curr...	[ "Return", "the", "total", "size", "(", "in", "bytes", ")", "of", "the", "current", "function", "'s", "frame", ".", "This", "is", "the", "size", "of", "the", "register", "save", "area", "+", "the", "size", "of", "locals", ",", "spills", ",", "etc", "....	[ "mn10200", "0", "5", "2", "6", "2", "2", "3", "3", "3", "5", "6", "2", "3", "2", "2", "1", "3", "0", "0", "2", "0", "2", "2", "1", "0", "0", "1", "16", "0", "4" ]	mn10200	total_frame_size	mn10200	MPU	GCC	32,106	246	1	[]
[ "<s>", "const", "char", "", "emit_fusion_gpr_load", "(", "rtx", "target", ",", "rtx", "mem", ")", "{", "rtx", "addis_value", ";", "rtx", "addr", ";", "rtx", "load_offset", ";", "const", "char", "", "load_str", "=", "NULL", ";", "machine_mode", "mode", ...	[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "gpr", "load", "to", "the", "same", "register", "that", "we", "loaded", "up", "the", "addis", "instruction", ".", "The", "address", "that", "is", "used", "is", "the", "logi...	[ "rs6000", "0", "0", "\"lbz\"", "\"lhz\"", "\"lwz\"", "\"ld\"", "\"Bad GPR fusion\"", "\"\"" ]	rs6000	emit_fusion_gpr_load	rs6000	CPU	GCC	32,107	178	1	[]
[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "bool", "Is64Bit", "=", "TM", "->", "getSubtargetImpl", "(", ")", "->", "isPPC64", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", ...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "PowerPC", "PPC", "PPC::GETtlsADDR", "PPC::GETtlsldADDR", "PPC::GETtlsADDR32", "PPC::GETtlsldADDR32", "\"TLS Dynamic Call Fixup:\\n \"", "0", "1", "PPC::X3", "PPC::R3", "0", "1" ]	PPCTLSDynamicCall11	processBlock	PowerPC	CPU	LLVM	32,108	252	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "shouldClusterMemOps", "(", "MachineInstr", "&", "FirstLdSt", ",", "MachineInstr", "&", "SecondLdSt", ",", "unsigned", "NumLoads", ")", "const", "{", "if", "(", "NumLoads", ">", "1", ")", "return", "false", ";", "unsign...	[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]	[ "AArch64", "AArch64", "1", "2", "2", "63", "64", "\"Caller should have ordered offsets.\"", "1" ]	AArch64InstrInfo114	shouldClusterMemOps	AArch64	CPU	LLVM	32,109	170	1	[]
[ "<s>", "static", "rtx", "arm_trampoline_adjust_address", "(", "rtx", "addr", ")", "{", "if", "(", "TARGET_THUMB", ")", "addr", "=", "expand_simple_binop", "(", "Pmode", ",", "IOR", ",", "addr", ",", "const1_rtx", ",", "NULL", ",", "0", ",", "OPTAB_LIB_WIDEN"...	[ "Thumb", "trampolines", "should", "be", "entered", "in", "thumb", "mode", ",", "so", "set", "the", "bottom", "bit", "of", "the", "address", "." ]	[ "arm", "0" ]	arm4	arm_trampoline_adjust_address	arm	CPU	GCC	32,110	35	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine104	addIRPasses	AMDGPU	GPU	LLVM	32,111	272	1	[]
[ "<s>", "void", "RISCVPassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "addPass", "(", "createRISCVOptimizeVSETVLUsesPass", "(", ")", ")", ";", "}", "</s>" ]	[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine42	addMachineSSAOptimization	RISCV	CPU	LLVM	32,112	21	1	[]
[ "<s>", "static", "rtx", "tilepro_got_symbol", "(", "void", ")", "{", "if", "(", "g_got_symbol", "==", "NULL", ")", "g_got_symbol", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"_GLOBAL_OFFSET_TABLE_\"", ")", ";", "return", "g_got_symbol", ";", "}", "</s>" ]	[ "Return", "the", "SYMBOL_REF", "for", "_GLOBAL_OFFSET_TABLE_", "." ]	[ "tilepro", "\"_GLOBAL_OFFSET_TABLE_\"" ]	tilepro	tilepro_got_symbol	tilepro	VLIW	GCC	32,113	26	1	[]
[ "<s>", "bool", "AArch64A57FPLoadBalancing", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"*** AArch64A57FPLoadBalancing ***\\n\"", ")", ";", "MRI", "=", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"*** AArch64A57FPLoadBalancing ***\\n\"" ]	AArch64A57FPLoadBalancing2	runOnMachineFunction	AArch64	CPU	LLVM	32,114	73	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 Store Pair Suppression\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM64", "\"ARM64 Store Pair Suppression\"" ]	ARM64StorePairSuppress	getPassName	ARM64	CPU	LLVM	32,115	14	1	[]
[ "<s>", "ConvergingVLIWScheduler", "::", "CandResult", "ConvergingVLIWScheduler", "::", "pickNodeFromQueue", "(", "ReadyQueue", "&", "Q", ",", "const", "RegPressureTracker", "&", "RPTracker", ",", "SchedCandidate", "&", "Candidate", ")", "{", "DEBUG", "(", "Q", ".", ...	[ "Pick", "the", "best", "candidate", "from", "the", "queue", "." ]	[ "Hexagon", "\"CCAND\"" ]	HexagonMachineScheduler (2)2	pickNodeFromQueue	Hexagon	DSP	LLVM	32,116	222	1	[]
[ "<s>", "void", "ScheduleDAGPostRA", "::", "releasePred", "(", "SUnit", "", "SU", ",", "SDep", "", "PredEdge", ")", "{", "SUnit", "*", "PredSU", "=", "PredEdge", "->", "getSUnit", "(", ")", ";", "if", "(", "PredEdge", "->", "isWeak", "(", ")", ")", ...	[ "ReleasePred", "-", "Decrement", "the", "NumSuccsLeft", "count", "of", "a", "predecessor", "." ]	[ "Patmos", "0", "\"* Scheduling failed! *\\n\"", "\" has been released too many times!\\n\"", "0", "0" ]	PatmosPostRAScheduler1	releasePred	Patmos	VLIW	LLVM	32,117	100	1	[]
[ "<s>", "static", "bool", "pa_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "int", "precision", "=", "GET_MODE_PRECISION", "(", "mode", ")", ";", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_PARTIAL_INT", ":", "c...	[ "True", "if", "MODE", "is", "valid", "for", "the", "target", ".", "By", "``", "valid", "''", ",", "we", "mean", "able", "to", "be", "manipulated", "in", "non-trivial", "ways", ".", "In", "particular", ",", "this", "means", "all", "the", "arithmetic", "...	[ "pa" ]	pa4	pa_scalar_mode_supported_p	pa	CPU	GCC	32,118	125	1	[]
[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "TM", ")", "return", "false", ";", "Mod", "=", "&", "M", ";", "DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";", "const", "...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUPromoteAlloca13	doInitialization	AMDGPU	GPU	LLVM	32,119	71	1	[]
[ "<s>", "bool", "Thumb1InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegister...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "ARM", "ARM::tPUSH", "0", "1", "ARM::LR" ]	Thumb1InstrInfo11	spillCalleeSavedRegisters	ARM	CPU	LLVM	32,120	201	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", ...	[ "Similar", "to", "isShuffleMaskLegal", "." ]	[ "X86", "X86", "2", "4" ]	X86ISelLowering (2)	isVectorClearMaskLegal	X86	CPU	LLVM	32,121	110	1	[]
[ "<s>", "Nios2Subtarget", "&", "Nios2Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "if", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Nios2", "Nios2", "Nios2", "\"nios2r2\"", "\"nios2r1\"", "Nios2", "Nios2", "Nios2", "Nios2", "\"!!!Error, TargetTriple.getArch() = \"", "\"CPU = \"", "\"\\n\"", "0" ]	Nios2Subtarget1	initializeSubtargetDependencies	Nios2	MPU	LLVM	32,122	93	1	[]
[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom lower this!...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Sparc", "Sparc", "\"Should not custom lower this!\"", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Sparc.\"", "ISD::GlobalAddress", "ISD::ConstantPool", "ISD::FP_TO_SINT", "ISD::SINT_TO_FP", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::VASTART", "ISD...	SparcISelLowering22	LowerOperation	Sparc	CPU	LLVM	32,123	181	1	[]
[ "<s>", "bool", "useAA", "(", ")", "const", "override", "{", "return", "isCortexA53", "(", ")", "\|\|", "isCortexA57", "(", ")", ";", "}", "</s>" ]	[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]	[ "AArch64" ]	AArch64Subtarget78	useAA	AArch64	CPU	LLVM	32,124	17	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "X86" ]	X86Operand (2)	isToken	X86	CPU	LLVM	32,125	13	1	[]
[ "<s>", "static", "int", "rs6000_reassociation_width", "(", "unsigned", "int", "opc", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "rs6000_cpu", ")", "{", "case", "PROCESSOR_POWER8", ":", "case", "PROCESSOR_POWER9", ":", "if", ...	[ "Determine", "the", "reassociation", "width", "to", "be", "used", "in", "reassociate_bb", ".", "This", "takes", "into", "account", "how", "many", "parallel", "operations", "we", "can", "actually", "do", "of", "a", "given", "type", ",", "and", "also", "the", ...	[ "rs6000", "1", "4", "4", "6", "4", "1" ]	rs60006	rs6000_reassociation_width	rs6000	CPU	GCC	32,126	82	1	[]
[ "<s>", "static", "int", "getMemScale", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has unknown scale!\"", ")", ";", "case", "AArch64", "::", ...	[ "Scaling", "factor", "for", "(", "scaled", "or", "unscaled", ")", "load", "or", "store", "." ]	[ "AArch64", "\"Opcode has unknown scale!\"", "AArch64::LDRBBui", "AArch64::LDURBBi", "AArch64::LDRSBWui", "AArch64::LDURSBWi", "AArch64::STRBBui", "AArch64::STURBBi", "1", "AArch64::LDRHHui", "AArch64::LDURHHi", "AArch64::LDRSHWui", "AArch64::LDURSHWi", "AArch64::STRHHui", "AArch64::STURH...	AArch64LoadStoreOptimizer38	getMemScale	AArch64	CPU	LLVM	32,127	293	1	[]
[ "<s>", "bool", "SparcAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", ...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "Sparc", "Sparc" ]	SparcAsmPrinter32	doFinalization	Sparc	CPU	LLVM	32,128	56	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "AArch64InstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "AArch64II", ";", "if", "(", "Subtarget", "....	[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]	[ "AArch64", "AArch64", "AArch64", "\"aarch64-coffstub\"", "\"aarch64-got\"", "\"aarch64-nc\"", "\"aarch64-tls\"", "\"aarch64-dllimport\"", "\"aarch64-gotoff\"", "\"aarch64-pot\"", "\"aarch64-sec\"", "\"aarch64-got\"", "\"aarch64-nc\"", "\"aarch64-tls\"" ]	AArch64InstrInfo5	getSerializableBitmaskMachineOperandTargetFlags	AArch64	CPU	LLVM	32,129	151	1	[]
[ "<s>", "void", "R600TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")",...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "R600", "ISD::FP_TO_UINT", "0", "MVT::i1", "0", "ISD::FP_TO_SINT", "SI", "ISD::SDIVREM", "1", "1", "ISD::UDIVREM", "0" ]	R600ISelLowering70	ReplaceNodeResults	R600	GPU	LLVM	32,130	193	1	[]
[ "<s>", "Optional", "<", "DestSourcePair", ">", "AArch64InstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AArch64", "::", "ORRWrs", "&&", "MI", ".", "getOpera...	[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]	[ "AArch64", "AArch64", "AArch64::ORRWrs", "1", "AArch64::WZR", "3", "0x0", "0", "2", "AArch64::ORRXrs", "1", "AArch64::XZR", "3", "0x0", "0", "2" ]	AArch64InstrInfo104	isCopyInstrImpl	AArch64	CPU	LLVM	32,131	139	1	[]
[ "<s>", "bool", "TOYPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createTOYPreRegAlloc", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "TOY", "TOY", "TOY" ]	TOYTargetMachine	addPreRegAlloc	TOY	CPU	LLVM	32,132	18	1	[]
[ "<s>", "static", "MCSymbol", "*", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "mo", ",", "AsmPrinter", "&", "ap", ")", "{", "SmallString", "<", "128", ">", "name", ";", "const", "TargetMachine", "&", "TM", "=", "ap", ".", "TM", ";", "Man...	[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]	[ "TGSI", "128", "\"Isn't a symbol reference\"" ]	TGSIAsmPrinter	GetSymbolFromOperand	TGSI	Virtual ISA	LLVM	32,133	120	1	[]
[ "<s>", "bool", "ARMCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "\|\|", "MF", ".", "getTarg...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "ARM", "0", "ARM", "\"JITTing function '\"", "\"'\\n\"" ]	ARMCodeEmitter17	runOnMachineFunction	ARM	CPU	LLVM	32,134	320	1	[]
[ "<s>", "static", "rtx", "alpha_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")...	[ "Determine", "where", "to", "put", "an", "argument", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MO...	[ "alpha", "16", "32", "16", "16", "6", "6", "16" ]	alpha4	alpha_function_arg	alpha	MPU	GCC	32,135	176	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "Nios2AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Nios2", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_Nios2_32\"", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "Nios2", "Nios2", "Nios2::NumTargetFixupKinds", "\"fixup_Nios2_32\"", "0", "32", "0", "\"fixup_Nios2_HI16\"", "0", "16", "0", "\"fixup_Nios2_LO16\"", "0", "16", "0", "\"Invalid kind!\"" ]	Nios2AsmBackend	getFixupKindInfo	Nios2	MPU	LLVM	32,136	93	1	[]
[ "<s>", "void", "avr_init_expanders", "(", "void", ")", "{", "for", "(", "int", "regno", "=", "0", ";", "regno", "<", "32", ";", "regno", "++", ")", "all_regs_rtx", "[", "regno", "]", "=", "gen_rtx_REG", "(", "QImode", ",", "regno", ")", ";", "lpm_reg...	[ "The", "function", "works", "like", "a", "singleton", "." ]	[ "avr", "0", "32", "\"\"", "\"e\"" ]	avr	avr_init_expanders	avr	MPU	GCC	32,137	168	1	[]
[ "<s>", "bool", "mips_epilogue_uses", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "RETURN_ADDR_REGNUM", ")", "return", "true", ";", "if", "(", "TARGET_USE_GOT", "&&", "(", "regno", ")", "==", "GOT_VERSION_REGNUM", ")", "return", "true...	[ "Implement", "EPILOGUE_USES", "." ]	[ "mips" ]	mips	mips_epilogue_uses	mips	CPU	GCC	32,138	50	1	[]
[ "<s>", "void", "AlphaRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "u...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Alpha", "Alpha", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "Alpha::R15", "Alpha::R30", "\"FI: \"", "\" Offset: \"", "\"\\n\"", "\"Corrected Offset \"", "\" for stack size: \"", "\"\\n\"", "Alpha::IMM_HIGH", "Alpha::IMM_LOW", "\"Unconditionally ...	AlphaRegisterInfo3	eliminateFrameIndex	Alpha	MPU	LLVM	32,139	361	1	[]
[ "<s>", "ScheduleHazardRecognizer", "*", "SIInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "new", "GCNHazardRecognizer", "(", "MF", ")", ";", "}", "</s>" ]	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]	[ "AMDGPU", "SI" ]	SIInstrInfo (2)	CreateTargetPostRAHazardRecognizer	AMDGPU	GPU	LLVM	32,140	21	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isExtractSubvectorCheap", "(", "EVT", "ResVT", ",", "unsigned", "Index", ")", "const", "{", "if", "(", "!", "isOperationLegalOrCustom", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "ResVT", ")", ")", "return", "false", ...	[ "Return", "true", "if", "EXTRACT_SUBVECTOR", "is", "cheap", "for", "this", "result", "type", "with", "this", "index", "." ]	[ "X86", "X86", "ISD::EXTRACT_SUBVECTOR", "0" ]	X86ISelLowering (2)3	isExtractSubvectorCheap	X86	CPU	LLVM	32,141	44	1	[]
[ "<s>", "void", "tilepro_expand_movmisalign", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "if", "(", "MEM_P", "(", "operands", "[", "1", "]", ")", ")", "{", "rtx", "tmp", ";", "if", "(", "register_operand", "(", "operands", "[", ...	[ "Implement", "the", "movmisalign", "patterns", ".", "One", "of", "the", "operands", "is", "a", "memory", "that", "is", "not", "naturally", "aligned", ".", "Emit", "instructions", "to", "load", "it", "." ]	[ "tilepro", "1", "0", "0", "1", "0", "0", "0", "0", "1", "1", "1", "0", "1", "0" ]	tilepro	tilepro_expand_movmisalign	tilepro	VLIW	GCC	32,142	158	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "AGC" ]	AGCAsmParser	isImm	AGC	MPU	LLVM	32,143	13	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ")", "{", "return", "false", ";", "}", "const", "MCS51Subtarget", "&",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "MCS51", "MCS51", "MCS51", "MCS51::DREGSRegClass", "MCS51::COPY", "MCS51::SP", "MCS51::COPY", "MCS51::SP" ]	MCS51FrameLowering	runOnMachineFunction	MCS51	MPU	LLVM	32,144	210	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", ...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "AArch64", "AArch64", "1", "AArch64::GPR64allRegClass", "AArch64::GPR32allRegClass", "1", "1", "0", "0", "AArch64::FPR64RegClass", "AArch64::FPR32RegClass", "5", "2" ]	AArch64InstrInfo (2)	canInsertSelect	AArch64	CPU	LLVM	32,145	199	1	[]
[ "<s>", "void", "rs6000_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "HOST_WIDE_INT", "words", ",", "n_gpr", ",", "n_fpr", ";", "tree", "f_gpr", ",", "f_fpr", ",", "f_res", ",", "f_ovf", ",", "f_sav", ";", "tree", "gpr", ",", "fpr"...	[ "Implement", "va_start", "." ]	[ "rs6000", "\"va_start: words = \"", "\", n_gpr = \"", "\", n_fpr = \"", "\"\\n\"", "1", "1", "0", "1", "1" ]	rs60003	rs6000_va_start	rs6000	CPU	GCC	32,146	499	1	[]
[ "<s>", "iterator", "begin", "(", ")", "{", "return", "(", "Packet", ".", "begin", "(", ")", ")", ";", "}", "</s>" ]	[ "Recipe", "iterator", "methods", "." ]	[ "Hexagon" ]	HexagonShuffler (2)	begin	Hexagon	DSP	LLVM	32,147	15	1	[]
[ "<s>", "static", "void", "aarch64_emit_binop", "(", "rtx", "dest", ",", "optab", "binoptab", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "tmp", "=", "expand_binop", "(", "GET_MODE", "(", "dest", ")", ",", "binoptab", ",", "op0", ",", "op1", ...	[ "Apply", "BINOPTAB", "to", "OP0", "and", "OP1", "and", "store", "the", "result", "in", "DEST", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_emit_binop	aarch64	CPU	GCC	32,148	54	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "RISCVISD",...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "RISCV", "RISCV", "RISCVISD::SplitF64", "0", "RISCVISD::BuildPairF64", "0", "1" ]	RISCVISelLowering29	PerformDAGCombine	RISCV	CPU	LLVM	32,149	88	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "for", "("...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600" ]	R600EmitClauseMarkers	runOnMachineFunction	R600	GPU	LLVM	32,150	135	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2LDRi12", "0", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARM" ]	Thumb2InstrInfo40	loadRegFromStackSlot	ARM	CPU	LLVM	32,151	350	1	[]
[ "<s>", "static", "rtx", "nvptx_function_incoming_arg", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "arg", ".", "end_mark...	[ "Implement", "TARGET_FUNCTION_INCOMING_ARG", "." ]	[ "nvptx", "1" ]	nvptx	nvptx_function_incoming_arg	nvptx	GPU	GCC	32,152	61	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "Register", "ValVReg...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "AMDGPU", "0", "0" ]	AMDGPUCallLowering26	assignValueToAddress	AMDGPU	GPU	LLVM	32,153	103	1	[]
[ "<s>", "const", "RegisterBank", "&", "MipsRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "Mips", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", ...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "Mips", "Mips", "Mips", "Mips::GPR32RegClassID", "Mips::CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MoveP_and_CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRBRegBankID", "\"Register class not supported\"" ]	MipsRegisterBankInfo11	getRegBankFromRegClass	Mips	CPU	LLVM	32,154	59	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how to custom lower ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "ARM", "ARM", "\"Don't know how to custom lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::SELECT_CC", "ISD::BR_CC", "ISD::BR_JT", "ISD::DYNAMIC_STACKALLOC", "ISD::VASTART", "ISD::MEMBARRIER", "ISD::SINT_TO_FP", "ISD::UINT_TO_...	ARMISelLowering109	LowerOperation	ARM	CPU	LLVM	32,155	441	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "X86RegisterInfo", "::", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "SubIdx", ")", "const", "{", "if", "(", "!", "Is64Bit", ...	[ "getMatchingSuperRegClass", "-", "Return", "a", "subclass", "of", "the", "specified", "register", "class", "A", "so", "that", "each", "register", "in", "it", "has", "a", "sub-register", "of", "the", "specified", "sub-register", "index", "which", "is", "in", "t...	[ "X86", "X86", "X86::sub_8bit", "X86", "X86::sub_8bit_hi", "0", "X86" ]	X86RegisterInfo101	getMatchingSuperRegClass	X86	CPU	LLVM	32,156	69	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "AArch64TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "V...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "AArch64", "AArch64", "1", "2", "2" ]	AArch64ISelLowering102	getSingleConstraintMatchWeight	AArch64	CPU	LLVM	32,157	144	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\n[DelaySlotFiller] \"", "<<", "F", ".", "getFunction", "(", ")", "->", "getName", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Patmos", "\"\\n[DelaySlotFiller] \"", "\"\\n\"" ]	PatmosDelaySlotFiller	runOnMachineFunction	Patmos	VLIW	LLVM	32,158	110	1	[]
[ "<s>", "const", "SystemZInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetMachine	getInstrInfo	SystemZ	CPU	LLVM	32,159	19	1	[]
[ "<s>", "uint64_t", "SystemZInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "", "MI", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "INLINEASM", ")", "{", "const", "MachineFunction", "", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "SystemZ", "SystemZ", "0" ]	SystemZInstrInfo (2)	getInstSizeInBytes	SystemZ	CPU	LLVM	32,160	86	1	[]
[ "<s>", "Register", "MipsRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "const", "Targ...	[ "Debug", "information", "queries", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::S0", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::SP_64", "Mips::SP" ]	MipsRegisterInfo (2)2	getFrameRegister	Mips	CPU	LLVM	32,161	120	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "isCallerPreservedPhysReg", "(", "unsigned", "PhysReg", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "PhysReg", ")", ")", ";", "const", ...	[ "Physical", "registers", "that", "may", "be", "modified", "within", "a", "function", "but", "are", "guaranteed", "to", "be", "restored", "before", "any", "uses", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::X2", "PPC::X2", "PPC::X1" ]	PPCRegisterInfo43	isCallerPreservedPhysReg	PowerPC	CPU	LLVM	32,162	130	1	[]
[ "<s>", "bool", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "return", "LowerRISCVMachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "*", "this", ")", ";", "}", "</s>" ]	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "RISCV", "RISCV" ]	RISCVAsmPrinter	lowerOperand	RISCV	CPU	LLVM	32,163	26	1	[]
[ "<s>", "const", "MCRegisterInfo", "*", "getRegInfo", "(", ")", "const", "{", "return", "RegInfo", ";", "}", "</s>" ]	[ "getRegInfo", "-", "Return", "information", "about", "the", "registers", "currently", "in", "use", "." ]	[ "Mips" ]	MipsDisassembler19	getRegInfo	Mips	CPU	LLVM	32,164	12	1	[]
[ "<s>", "enum", "reg_class", "mcore_reload_class", "(", "rtx", "x", ",", "enum", "reg_class", "rclass", ")", "{", "if", "(", "reg_class_subset_p", "(", "LRW_REGS", ",", "rclass", ")", "&&", "!", "mcore_r15_operand_p", "(", "x", ")", ")", "return", "LRW_REGS",...	[ "Return", "the", "reg_class", "to", "use", "when", "reloading", "the", "rtx", "X", "into", "the", "class", "CLASS", ".", "If", "X", "is", "too", "complex", "to", "move", "directly", "into", "r15", ",", "prefer", "to", "use", "LRW_REGS", "instead", "." ]	[ "mcore" ]	mcore	mcore_reload_class	mcore	MPU	GCC	32,165	34	1	[]
[ "<s>", "bool", "dominates", "(", "const", "Waitcnt", "&", "Other", ")", "const", "{", "return", "VmCnt", "<=", "Other", ".", "VmCnt", "&&", "ExpCnt", "<=", "Other", ".", "ExpCnt", "&&", "LgkmCnt", "<=", "Other", ".", "LgkmCnt", "&&", "VsCnt", "<=", "Ot...	[ "Returns", "true", "if", "B1", "occurs", "before", "B2", "in", "the", "trace", ",", "or", "if", "it", "is", "the", "same", "block", "as", "B2", "." ]	[ "AMDGPU" ]	AMDGPUBaseInfo (2)1	dominates	AMDGPU	GPU	LLVM	32,166	36	1	[]
[ "<s>", "void", "mips_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "imode", "=", "GET_MODE_INNER", "(", "vmode", ")", ";", "unsigned", "i", ",", "...	[ "Expand", "a", "vector", "initialization", "." ]	[ "mips", "0", "1u", "0", "0", "0", "0", "0", "0", "0", "2", "0", "0", "0", "1", "0", "0", "1" ]	mips5	mips_expand_vector_init	mips	CPU	GCC	32,167	282	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "TPCRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "TPC", "::", "SRFRegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "TPC", "TPC", "TPC::SRFRegClass" ]	TPCRegisterInfo	getPointerRegClass	TPC	Virtual ISA	LLVM	32,168	24	1	[]
[ "<s>", "bool", "WebAssemblyPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Store Results ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".", "getName", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Store Results ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::STORE8_I32", "WebAssembly::STORE16_I32", "WebAssembly::STORE8_I64", "WebAssembly::STORE16_I64", "WebAssembly::STO...	WebAssemblyPeephole17	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	32,169	429	1	[]
[ "<s>", "bool", "AMDGPUSubtarget", "::", "makeLIDRangeMetadata", "(", "Instruction", "", "I", ")", "const", "{", "Function", "", "Kernel", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "MinSize", "=", "0", ";", "un...	[ "Creates", "value", "range", "metadata", "on", "an", "workitemid", ".", "*", "intrinsic", "call", "or", "load", "." ]	[ "AMDGPU", "AMDGPU", "0", "Intrinsic::amdgcn_workitem_id_x", "Intrinsic::r600_read_tidig_x", "Intrinsic::r600_read_local_size_x", "0", "Intrinsic::amdgcn_workitem_id_y", "Intrinsic::r600_read_tidig_y", "Intrinsic::r600_read_local_size_y", "1", "Intrinsic::amdgcn_workitem_id_z", "Intrinsic::r6...	AMDGPUSubtarget	makeLIDRangeMetadata	AMDGPU	GPU	LLVM	32,170	300	1	[]
[ "<s>", "void", "GCNMaxOccupancySchedStrategy", "::", "pickNodeFromQueue", "(", "SchedBoundary", "&", "Zone", ",", "const", "CandPolicy", "&", "ZonePolicy", ",", "const", "RegPressureTracker", "&", "RPTracker", ",", "SchedCandidate", "&", "Cand", ")", "{", "const", ...	[ "Pick", "the", "best", "candidate", "from", "the", "queue", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::RegisterPressureSets", "AMDGPU::RegisterPressureSets" ]	GCNSchedStrategy	pickNodeFromQueue	AMDGPU	GPU	LLVM	32,171	195	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "X86", "X86", "8", "4", "0", "X86", "X86", "X86", "X86::PUSH64r", "X86::PUSH32r", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "X86", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]	X86FrameLowering (2)	spillCalleeSavedRegisters	X86	CPU	LLVM	32,172	360	1	[]
[ "<s>", "bool", "RISCVCoreVHwlpBlocks", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ".", "hasExtXCoreVHwlp", "(", ")", ")", "{", "return", "false",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVCoreVHwlpBlocks	runOnMachineFunction	RISCV	CPU	LLVM	32,173	70	1	[]
[ "<s>", "static", "int", "arm_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "elements", ";", "switch", "(", "type_of_cost", ")", "{", "case", ...	[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]	[ "arm", "2", "1" ]	arm4	arm_builtin_vectorization_cost	arm	CPU	GCC	32,174	182	1	[]
[ "<s>", "void", "aarch64_expand_prologue", "(", "void", ")", "{", "aarch64_layout_frame", "(", ")", ";", "poly_int64", "frame_size", "=", "cfun", "->", "machine", "->", "frame", ".", "frame_size", ";", "poly_int64", "initial_adjust", "=", "cfun", "->", "machine",...	[ "Generate", "the", "prologue", "instructions", "for", "entry", "into", "a", "function", ".", "Establish", "the", "stack", "frame", "by", "decreasing", "the", "stack", "pointer", "with", "a", "properly", "calculated", "size", "and", ",", "if", "necessary", ",",...	[ "aarch64", "1", "0", "0", "0", "0", "0" ]	aarch645	aarch64_expand_prologue	aarch64	CPU	GCC	32,175	480	1	[]
[ "<s>", "bool", "isTargetEHABICompatible", "(", ")", "const", "{", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "\|\|", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "\|\|", "Tar...	[ "Tests", "whether", "the", "target", "supports", "the", "EHABI", "exception", "handling", "standard", "." ]	[ "ARM" ]	ARMSubtarget (2)	isTargetEHABICompatible	ARM	CPU	LLVM	32,176	70	1	[]
[ "<s>", "void", "CSKYFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "CSKY", "CSKY" ]	CSKYFrameLowering	emitPrologue	CSKY	CPU	LLVM	32,177	16	1	[]
[ "<s>", "unsigned", "getBranchTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "ARM", "0" ]	ARMCodeEmitter	getBranchTargetOpValue	ARM	CPU	LLVM	32,178	17	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "ARMOperand", ">", "CreateMem", "(", "unsigned", "BaseRegNum", ",", "const", "MCExpr", "*", "OffsetImm", ",", "unsigned", "OffsetRegNum", ",", "ARM_AM", "::", "ShiftOpc", "ShiftType", ",", "unsigned", "ShiftImm", ...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "ARM", "ARM", "ARM_AM::ShiftOpc", "ARM" ]	ARMAsmParser (2)3	CreateMem	ARM	CPU	LLVM	32,179	139	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "return", "isFAbsFree", "(", "VT", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "an", "fneg", "operation", "is", "free", "to", "the", "point", "where", "it", "is", "never", "worthwhile", "to", "replace", "it", "with", "a", "bitwise", "operation", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUISelLowering134	isFNegFree	AMDGPU	GPU	LLVM	32,180	17	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SIC DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SIC", "\"SIC DAG->DAG Pattern Instruction Selection\"" ]	SICISelDAGToDAG	getPassName	SIC	CPU	LLVM	32,181	13	1	[]
[ "<s>", "bool", "SILowerControlFlowPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "SI", "SI", "SI", "SI", "SI", "0", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "0", "SI", "0", "SI", "SI", "SI", "SI", "SI", "SI" ]	SILowerControlFlow29	runOnMachineFunction	R600	GPU	LLVM	32,182	509	1	[]
[ "<s>", "static", "bool", "microblaze_gen_pic_addr_dif_vec", "(", "void", ")", "{", "return", "(", "flag_pic", "&&", "!", "TARGET_PIC_DATA_TEXT_REL", ")", ";", "}", "</s>" ]	[ "We", "need", "to", "disable", "address", "diff", "vectors", "incase", "of", "pic", "data", "text", "relative", "mode", "." ]	[ "microblaze" ]	microblaze	microblaze_gen_pic_addr_dif_vec	microblaze	MPU	GCC	32,183	16	1	[]
[ "<s>", "void", "TOYFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TOYInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "TOYInstrInfo", "", ">", "(", "M...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "TOY", "TOY", "TOY", "TOY", "TOY::SUBri", "TOY::SP", "TOY::SP" ]	TOYFrameLowering	emitEpilogue	TOY	CPU	LLVM	32,184	116	1	[]
[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "shouldScalarizeBinop", "(", "SDValue", "VecOp", ")", "const", "{", "unsigned", "Opc", "=", "VecOp", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", ">=", "ISD", "::", "BUILTIN_OP_END", ")", "return", "fal...	[ "Scalar", "ops", "always", "have", "equal", "or", "better", "analysis/performance/power", "than", "the", "vector", "equivalent", ",", "so", "this", "always", "makes", "sense", "if", "the", "scalar", "op", "is", "supported", "." ]	[ "WebAssembly", "WebAssembly", "ISD::BUILTIN_OP_END" ]	WebAssemblyISelLowering15	shouldScalarizeBinop	WebAssembly	Virtual ISA	LLVM	32,185	70	1	[]
[ "<s>", "bool", "X86CmovConverterPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "EnableCmovConverter", ")"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"******** \"", "\" : \"", "\"********\\n\"", "4", "4", "0" ]	X86CmovConversion11	runOnMachineFunction	X86	CPU	LLVM	32,186	356	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU IR late optimizations\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"AMDGPU IR late optimizations\"" ]	AMDGPULateCodeGenPrepare	getPassName	AMDGPU	GPU	LLVM	32,187	11	1	[]
[ "<s>", "void", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "("...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "PowerPC", "PPC", "1", "PPC", "0", "224", "PPC", "0", "PPC" ]	PPCFrameLowering42	determineFrameLayout	PowerPC	CPU	LLVM	32,188	246	1	[]
[ "<s>", "int", "zap_mask", "(", "HOST_WIDE_INT", "value", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "HOST_BITS_PER_WIDE_INT", "/", "HOST_BITS_PER_CHAR", ";", "i", "++", ",", "value", ">>=", "8", ")", "if", "(", "(", "value",...	[ "Returns", "1", "if", "VALUE", "is", "a", "mask", "that", "contains", "full", "bytes", "of", "zero", "or", "ones", "." ]	[ "alpha", "0", "8", "0xff", "0", "0xff", "0xff", "0", "1" ]	alpha	zap_mask	alpha	MPU	GCC	32,189	54	1	[]
[ "<s>", "static", "std", "::", "string", "getGraphName", "(", "const", "ScheduleDAG", "*", "G", ")", "{", "return", "G", "->", "MF", ".", "getName", "(", ")", ".", "str", "(", ")", ";", "}", "</s>" ]	[ "Generate", "a", "title", "for", "the", "graph", "in", "DOT", "format", "." ]	[ "Patmos" ]	PatmosPostRAScheduler1	getGraphName	Patmos	VLIW	LLVM	32,190	26	1	[]
[ "<s>", "virtual", "const", "TargetFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "&", "FrameInfo", ";", "}", "</s>" ]	[ "getFrameInfo", "-", "Return", "the", "frame", "info", "object", "for", "the", "current", "function", "." ]	[ "Blackfin" ]	BlackfinTargetMachine1	getFrameInfo	Blackfin	DSP	LLVM	32,191	14	1	[]
[ "<s>", "void", "reset", "(", ")", "{", "Inst2Replace", "=", "nullptr", ";", "BackedgeInst", "=", "nullptr", ";", "}", "</s>" ]	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "Hexagon" ]	HexagonVectorLoopCarriedReuse1	reset	Hexagon	DSP	LLVM	32,192	14	1	[]
[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "0", "4", "\"Cost of loop: \"", "\"\\n\"", "4", "60", "12" ]	ARMTargetTransformInfo (2)1	getUnrollingPreferences	ARM	CPU	LLVM	32,193	336	1	[]
[ "<s>", "bool", "mips_legitimize_move", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "!", "register_operand", "(", "dest", ",", "mode", ")", "&&", "!", "register_operand", "(", "src", ",", "mode", ")", "&&", "...	[ "If", "(", "set", "DEST", "SRC", ")", "is", "not", "a", "valid", "instruction", ",", "emit", "an", "equivalent", "sequence", "that", "is", "valid", "." ]	[ "mips" ]	mips	mips_legitimize_move	mips	CPU	GCC	32,194	112	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreSched2", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtar...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "R600" ]	AMDGPUTargetMachine100	addPreSched2	R600	GPU	LLVM	32,195	79	1	[]
[ "<s>", "bool", "MOSCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "if", "(", "Info", ".", "IsMustTailCall", ")", "report_fatal_error", "(", "\"Musttail calls not supported.\"", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]	[ "MOS", "MOS", "\"Musttail calls not supported.\"", "MOS::RS9", "\"__call_indir\"", "MOS::ADJCALLSTACKDOWN", "MOS::JSR", "MOS::RS9", "8", "8", "MOS", "MOS", "MOS", "MOS", "0", "MOS::ADJCALLSTACKUP", "0" ]	MOSCallLowering	lowerCall	MOS	MPU	LLVM	32,196	402	1	[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "0", "\"LowerFormalArguments Unhandled argument type: \"", "\"\\n\"", "0", "MVT::i64", "BPF::GPRRegClass", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"Function: \"", "\" \"", "\"\\n\"", ...	BPFISelLowering38	LowerFormalArguments	BPF	Virtual ISA	LLVM	32,197	501	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "Z80RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", ")", "const", "{", "const", "TargetRegisterClass", "*", "Super", "=", "RC", ";", ...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "Z80", "Z80", "Z80::R8RegClassID", "Z80::R16RegClassID", "Z80::R24RegClassID" ]	Z80RegisterInfo2	getLargestLegalSuperClass	Z80	MPU	LLVM	32,198	82	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "ARM64" ]	ARM64AsmParser	getEndLoc	ARM64	CPU	LLVM	32,199	10	1	[]

[ "<s>", "static", "bool", "matches_type_p", "(", "const_tree", "model_type", ",", "const_tree", "candidate", ")", "{", "if", "(", "VECTOR_TYPE_P", "(", "model_type", ")", ")", "{", "if", "(", "!", "VECTOR_TYPE_P", "(", "candidate", ")", "||", "maybe_ne", "(",...

[ "Return", "true", "if", "CANDIDATE", "is", "equivalent", "to", "MODEL_TYPE", "for", "overloading", "purposes", "." ]

[ "aarch64" ]

aarch64-sve-builtins

matches_type_p

aarch64

CPU

GCC

32,100

86

1

[]

[ "<s>", "static", "bool", "isF128SoftLibCall", "(", "const", "char", "*", "CallSym", ")", "{", "const", "char", "*", "const", "LibCalls", "[", "]", "=", "{", "\"__addtf3\"", ",", "\"__divtf3\"", ",", "\"__eqtf2\"", ",", "\"__extenddftf2\"", ",", "\"__extendsftf...

[ "This", "function", "returns", "true", "if", "CallSym", "is", "a", "long", "double", "emulation", "routine", "." ]

[ "Mips", "\"__addtf3\"", "\"__divtf3\"", "\"__eqtf2\"", "\"__extenddftf2\"", "\"__extendsftf2\"", "\"__fixtfdi\"", "\"__fixtfsi\"", "\"__fixtfti\"", "\"__fixunstfdi\"", "\"__fixunstfsi\"", "\"__fixunstfti\"", "\"__floatditf\"", "\"__floatsitf\"", "\"__floattitf\"", "\"__floatunditf\"", ...

MipsCCState11

isF128SoftLibCall

Mips

CPU

LLVM

32,101

180

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIRegisterInfo16

isFrameOffsetLegal

AMDGPU

GPU

LLVM

32,102

51

1

[]

[ "<s>", "Value", "*", "RISCVTargetLowering", "::", "emitMaskedAtomicRMWIntrinsic", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicRMWInst", "*", "AI", ",", "Value", "*", "AlignedAddr", ",", "Value", "*", "Incr", ",", "Value", "*", "Mask", ",", "Value...

[ "Perform", "a", "masked", "atomicrmw", "using", "a", "target-specific", "intrinsic", "." ]

[ "RISCV", "RISCV", "Intrinsic::getDeclaration", "64", "64" ]

RISCVISelLowering

emitMaskedAtomicRMWIntrinsic

RISCV

CPU

LLVM

32,103

315

1

[]

[ "<s>", "int", "ix86_data_alignment", "(", "tree", "type", ",", "int", "align", ",", "bool", "opt", ")", "{", "int", "max_align_compat", "=", "MIN", "(", "256", ",", "MAX_OFILE_ALIGNMENT", ")", ";", "int", "max_align", "=", "MIN", "(", "(", "unsigned", ")...

[ "Compute", "the", "alignment", "for", "a", "static", "variable", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", ".", "The", "value", "of", "this", "function",...

[ "i386", "256", "8", "128", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128" ]

i3864

ix86_data_alignment

i386

CPU

GCC

32,104

453

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "OpKind_Reg", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "M88k" ]

M88kAsmParser

isReg

M88k

MPU

LLVM

32,105

13

1

[]

[ "<s>", "int", "total_frame_size", "(", ")", "{", "unsigned", "int", "size", "=", "get_frame_size", "(", ")", ";", "unsigned", "int", "outgoing_args_size", "=", "current_function_outgoing_args_size", ";", "int", "i", ";", "if", "(", "optimize", "&&", "!", "curr...

[ "Return", "the", "total", "size", "(", "in", "bytes", ")", "of", "the", "current", "function", "'s", "frame", ".", "This", "is", "the", "size", "of", "the", "register", "save", "area", "+", "the", "size", "of", "locals", ",", "spills", ",", "etc", "....

[ "mn10200", "0", "5", "2", "6", "2", "2", "3", "3", "3", "5", "6", "2", "3", "2", "2", "1", "3", "0", "0", "2", "0", "2", "2", "1", "0", "0", "1", "16", "0", "4" ]

mn10200

total_frame_size

mn10200

MPU

GCC

32,106

246

1

[]

[ "<s>", "const", "char", "*", "emit_fusion_gpr_load", "(", "rtx", "target", ",", "rtx", "mem", ")", "{", "rtx", "addis_value", ";", "rtx", "addr", ";", "rtx", "load_offset", ";", "const", "char", "*", "load_str", "=", "NULL", ";", "machine_mode", "mode", ...

[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "gpr", "load", "to", "the", "same", "register", "that", "we", "loaded", "up", "the", "addis", "instruction", ".", "The", "address", "that", "is", "used", "is", "the", "logi...

[ "rs6000", "0", "0", "\"lbz\"", "\"lhz\"", "\"lwz\"", "\"ld\"", "\"Bad GPR fusion\"", "\"\"" ]

rs6000

emit_fusion_gpr_load

rs6000

CPU

GCC

32,107

178

1

[]

[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "bool", "Is64Bit", "=", "TM", "->", "getSubtargetImpl", "(", ")", "->", "isPPC64", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", ...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "PowerPC", "PPC", "PPC::GETtlsADDR", "PPC::GETtlsldADDR", "PPC::GETtlsADDR32", "PPC::GETtlsldADDR32", "\"TLS Dynamic Call Fixup:\\n \"", "0", "1", "PPC::X3", "PPC::R3", "0", "1" ]

PPCTLSDynamicCall11

processBlock

PowerPC

CPU

LLVM

32,108

252

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "shouldClusterMemOps", "(", "MachineInstr", "&", "FirstLdSt", ",", "MachineInstr", "&", "SecondLdSt", ",", "unsigned", "NumLoads", ")", "const", "{", "if", "(", "NumLoads", ">", "1", ")", "return", "false", ";", "unsign...

[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]

[ "AArch64", "AArch64", "1", "2", "2", "63", "64", "\"Caller should have ordered offsets.\"", "1" ]

AArch64InstrInfo114

shouldClusterMemOps

AArch64

CPU

LLVM

32,109

170

1

[]

[ "<s>", "static", "rtx", "arm_trampoline_adjust_address", "(", "rtx", "addr", ")", "{", "if", "(", "TARGET_THUMB", ")", "addr", "=", "expand_simple_binop", "(", "Pmode", ",", "IOR", ",", "addr", ",", "const1_rtx", ",", "NULL", ",", "0", ",", "OPTAB_LIB_WIDEN"...

[ "Thumb", "trampolines", "should", "be", "entered", "in", "thumb", "mode", ",", "so", "set", "the", "bottom", "bit", "of", "the", "address", "." ]

[ "arm", "0" ]

arm4

arm_trampoline_adjust_address

arm

CPU

GCC

32,110

35

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine104

addIRPasses

AMDGPU

GPU

LLVM

32,111

272

1

[]

[ "<s>", "void", "RISCVPassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "addPass", "(", "createRISCVOptimizeVSETVLUsesPass", "(", ")", ")", ";", "}", "</s>" ]

[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine42

addMachineSSAOptimization

RISCV

CPU

LLVM

32,112

21

1

[]

[ "<s>", "static", "rtx", "tilepro_got_symbol", "(", "void", ")", "{", "if", "(", "g_got_symbol", "==", "NULL", ")", "g_got_symbol", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"_GLOBAL_OFFSET_TABLE_\"", ")", ";", "return", "g_got_symbol", ";", "}", "</s>" ]

[ "Return", "the", "SYMBOL_REF", "for", "_GLOBAL_OFFSET_TABLE_", "." ]

[ "tilepro", "\"_GLOBAL_OFFSET_TABLE_\"" ]

tilepro

tilepro_got_symbol

tilepro

VLIW

GCC

32,113

26

1

[]

[ "<s>", "bool", "AArch64A57FPLoadBalancing", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** AArch64A57FPLoadBalancing *****\\n\"", ")", ";", "MRI", "=", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"***** AArch64A57FPLoadBalancing *****\\n\"" ]

AArch64A57FPLoadBalancing2

runOnMachineFunction

AArch64

CPU

LLVM

32,114

73

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 Store Pair Suppression\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM64", "\"ARM64 Store Pair Suppression\"" ]

ARM64StorePairSuppress

getPassName

ARM64

CPU

LLVM

32,115

14

1

[]

[ "<s>", "ConvergingVLIWScheduler", "::", "CandResult", "ConvergingVLIWScheduler", "::", "pickNodeFromQueue", "(", "ReadyQueue", "&", "Q", ",", "const", "RegPressureTracker", "&", "RPTracker", ",", "SchedCandidate", "&", "Candidate", ")", "{", "DEBUG", "(", "Q", ".", ...

[ "Pick", "the", "best", "candidate", "from", "the", "queue", "." ]

[ "Hexagon", "\"CCAND\"" ]

HexagonMachineScheduler (2)2

pickNodeFromQueue

Hexagon

DSP

LLVM

32,116

222

1

[]

[ "<s>", "void", "ScheduleDAGPostRA", "::", "releasePred", "(", "SUnit", "*", "SU", ",", "SDep", "*", "PredEdge", ")", "{", "SUnit", "*", "PredSU", "=", "PredEdge", "->", "getSUnit", "(", ")", ";", "if", "(", "PredEdge", "->", "isWeak", "(", ")", ")", ...

[ "ReleasePred", "-", "Decrement", "the", "NumSuccsLeft", "count", "of", "a", "predecessor", "." ]

[ "Patmos", "0", "\"*** Scheduling failed! ***\\n\"", "\" has been released too many times!\\n\"", "0", "0" ]

PatmosPostRAScheduler1

releasePred

Patmos

VLIW

LLVM

32,117

100

1

[]

[ "<s>", "static", "bool", "pa_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "int", "precision", "=", "GET_MODE_PRECISION", "(", "mode", ")", ";", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_PARTIAL_INT", ":", "c...

[ "True", "if", "MODE", "is", "valid", "for", "the", "target", ".", "By", "``", "valid", "''", ",", "we", "mean", "able", "to", "be", "manipulated", "in", "non-trivial", "ways", ".", "In", "particular", ",", "this", "means", "all", "the", "arithmetic", "...

[ "pa" ]

pa4

pa_scalar_mode_supported_p

pa

CPU

GCC

32,118

125

1

[]

[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "TM", ")", "return", "false", ";", "Mod", "=", "&", "M", ";", "DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";", "const", "...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUPromoteAlloca13

doInitialization

AMDGPU

GPU

LLVM

32,119

71

1

[]

[ "<s>", "bool", "Thumb1InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegister...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "ARM", "ARM::tPUSH", "0", "1", "ARM::LR" ]

Thumb1InstrInfo11

spillCalleeSavedRegisters

ARM

CPU

LLVM

32,120

201

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", ...

[ "Similar", "to", "isShuffleMaskLegal", "." ]

[ "X86", "X86", "2", "4" ]

X86ISelLowering (2)

isVectorClearMaskLegal

X86

CPU

LLVM

32,121

110

1

[]

[ "<s>", "Nios2Subtarget", "&", "Nios2Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "if", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Nios2", "Nios2", "Nios2", "\"nios2r2\"", "\"nios2r1\"", "Nios2", "Nios2", "Nios2", "Nios2", "\"!!!Error, TargetTriple.getArch() = \"", "\"CPU = \"", "\"\\n\"", "0" ]

Nios2Subtarget1

initializeSubtargetDependencies

Nios2

MPU

LLVM

32,122

93

1

[]

[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom lower this!...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Sparc", "Sparc", "\"Should not custom lower this!\"", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Sparc.\"", "ISD::GlobalAddress", "ISD::ConstantPool", "ISD::FP_TO_SINT", "ISD::SINT_TO_FP", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::VASTART", "ISD...

SparcISelLowering22

LowerOperation

Sparc

CPU

LLVM

32,123

181

1

[]

[ "<s>", "bool", "useAA", "(", ")", "const", "override", "{", "return", "isCortexA53", "(", ")", "||", "isCortexA57", "(", ")", ";", "}", "</s>" ]

[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]

[ "AArch64" ]

AArch64Subtarget78

useAA

AArch64

CPU

LLVM

32,124

17

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "X86" ]

X86Operand (2)

isToken

X86

CPU

LLVM

32,125

13

1

[]

[ "<s>", "static", "int", "rs6000_reassociation_width", "(", "unsigned", "int", "opc", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "rs6000_cpu", ")", "{", "case", "PROCESSOR_POWER8", ":", "case", "PROCESSOR_POWER9", ":", "if", ...

[ "Determine", "the", "reassociation", "width", "to", "be", "used", "in", "reassociate_bb", ".", "This", "takes", "into", "account", "how", "many", "parallel", "operations", "we", "can", "actually", "do", "of", "a", "given", "type", ",", "and", "also", "the", ...

[ "rs6000", "1", "4", "4", "6", "4", "1" ]

rs60006

rs6000_reassociation_width

rs6000

CPU

GCC

32,126

82

1

[]

[ "<s>", "static", "int", "getMemScale", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has unknown scale!\"", ")", ";", "case", "AArch64", "::", ...

[ "Scaling", "factor", "for", "(", "scaled", "or", "unscaled", ")", "load", "or", "store", "." ]

[ "AArch64", "\"Opcode has unknown scale!\"", "AArch64::LDRBBui", "AArch64::LDURBBi", "AArch64::LDRSBWui", "AArch64::LDURSBWi", "AArch64::STRBBui", "AArch64::STURBBi", "1", "AArch64::LDRHHui", "AArch64::LDURHHi", "AArch64::LDRSHWui", "AArch64::LDURSHWi", "AArch64::STRHHui", "AArch64::STURH...

AArch64LoadStoreOptimizer38

getMemScale

AArch64

CPU

LLVM

32,127

293

1

[]

[ "<s>", "bool", "SparcAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", ...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "Sparc", "Sparc" ]

SparcAsmPrinter32

doFinalization

Sparc

CPU

LLVM

32,128

56

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "AArch64InstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "AArch64II", ";", "if", "(", "Subtarget", "....

[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]

[ "AArch64", "AArch64", "AArch64", "\"aarch64-coffstub\"", "\"aarch64-got\"", "\"aarch64-nc\"", "\"aarch64-tls\"", "\"aarch64-dllimport\"", "\"aarch64-gotoff\"", "\"aarch64-pot\"", "\"aarch64-sec\"", "\"aarch64-got\"", "\"aarch64-nc\"", "\"aarch64-tls\"" ]

AArch64InstrInfo5

getSerializableBitmaskMachineOperandTargetFlags

AArch64

CPU

LLVM

32,129

151

1

[]

[ "<s>", "void", "R600TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")",...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "R600", "ISD::FP_TO_UINT", "0", "MVT::i1", "0", "ISD::FP_TO_SINT", "SI", "ISD::SDIVREM", "1", "1", "ISD::UDIVREM", "0" ]

R600ISelLowering70

ReplaceNodeResults

R600

GPU

LLVM

32,130

193

1

[]

[ "<s>", "Optional", "<", "DestSourcePair", ">", "AArch64InstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AArch64", "::", "ORRWrs", "&&", "MI", ".", "getOpera...

[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]

[ "AArch64", "AArch64", "AArch64::ORRWrs", "1", "AArch64::WZR", "3", "0x0", "0", "2", "AArch64::ORRXrs", "1", "AArch64::XZR", "3", "0x0", "0", "2" ]

AArch64InstrInfo104

isCopyInstrImpl

AArch64

CPU

LLVM

32,131

139

1

[]

[ "<s>", "bool", "TOYPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createTOYPreRegAlloc", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "TOY", "TOY", "TOY" ]

TOYTargetMachine

addPreRegAlloc

TOY

CPU

LLVM

32,132

18

1

[]

[ "<s>", "static", "MCSymbol", "*", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "mo", ",", "AsmPrinter", "&", "ap", ")", "{", "SmallString", "<", "128", ">", "name", ";", "const", "TargetMachine", "&", "TM", "=", "ap", ".", "TM", ";", "Man...

[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]

[ "TGSI", "128", "\"Isn't a symbol reference\"" ]

TGSIAsmPrinter

GetSymbolFromOperand

TGSI

Virtual ISA

LLVM

32,133

120

1

[]

[ "<s>", "bool", "ARMCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", "MF", ".", "getTarg...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "ARM", "0", "ARM", "\"JITTing function '\"", "\"'\\n\"" ]

ARMCodeEmitter17

runOnMachineFunction

ARM

CPU

LLVM

32,134

320

1

[]

[ "<s>", "static", "rtx", "alpha_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")...

[ "Determine", "where", "to", "put", "an", "argument", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MO...

[ "alpha", "16", "32", "16", "16", "6", "6", "16" ]

alpha4

alpha_function_arg

alpha

MPU

GCC

32,135

176

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "Nios2AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Nios2", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_Nios2_32\"", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "Nios2", "Nios2", "Nios2::NumTargetFixupKinds", "\"fixup_Nios2_32\"", "0", "32", "0", "\"fixup_Nios2_HI16\"", "0", "16", "0", "\"fixup_Nios2_LO16\"", "0", "16", "0", "\"Invalid kind!\"" ]

Nios2AsmBackend

getFixupKindInfo

Nios2

MPU

LLVM

32,136

93

1

[]

[ "<s>", "void", "avr_init_expanders", "(", "void", ")", "{", "for", "(", "int", "regno", "=", "0", ";", "regno", "<", "32", ";", "regno", "++", ")", "all_regs_rtx", "[", "regno", "]", "=", "gen_rtx_REG", "(", "QImode", ",", "regno", ")", ";", "lpm_reg...

[ "The", "function", "works", "like", "a", "singleton", "." ]

[ "avr", "0", "32", "\"\"", "\"e\"" ]

avr

avr_init_expanders

avr

MPU

GCC

32,137

168

1

[]

[ "<s>", "bool", "mips_epilogue_uses", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "RETURN_ADDR_REGNUM", ")", "return", "true", ";", "if", "(", "TARGET_USE_GOT", "&&", "(", "regno", ")", "==", "GOT_VERSION_REGNUM", ")", "return", "true...

[ "Implement", "EPILOGUE_USES", "." ]

[ "mips" ]

mips

mips_epilogue_uses

mips

CPU

GCC

32,138

50

1

[]

[ "<s>", "void", "AlphaRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "u...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Alpha", "Alpha", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "Alpha::R15", "Alpha::R30", "\"FI: \"", "\" Offset: \"", "\"\\n\"", "\"Corrected Offset \"", "\" for stack size: \"", "\"\\n\"", "Alpha::IMM_HIGH", "Alpha::IMM_LOW", "\"Unconditionally ...

AlphaRegisterInfo3

eliminateFrameIndex

Alpha

MPU

LLVM

32,139

361

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "SIInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "new", "GCNHazardRecognizer", "(", "MF", ")", ";", "}", "</s>" ]

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]

[ "AMDGPU", "SI" ]

SIInstrInfo (2)

CreateTargetPostRAHazardRecognizer

AMDGPU

GPU

LLVM

32,140

21

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isExtractSubvectorCheap", "(", "EVT", "ResVT", ",", "unsigned", "Index", ")", "const", "{", "if", "(", "!", "isOperationLegalOrCustom", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "ResVT", ")", ")", "return", "false", ...

[ "Return", "true", "if", "EXTRACT_SUBVECTOR", "is", "cheap", "for", "this", "result", "type", "with", "this", "index", "." ]

[ "X86", "X86", "ISD::EXTRACT_SUBVECTOR", "0" ]

X86ISelLowering (2)3

isExtractSubvectorCheap

X86

CPU

LLVM

32,141

44

1

[]

[ "<s>", "void", "tilepro_expand_movmisalign", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "if", "(", "MEM_P", "(", "operands", "[", "1", "]", ")", ")", "{", "rtx", "tmp", ";", "if", "(", "register_operand", "(", "operands", "[", ...

[ "Implement", "the", "movmisalign", "patterns", ".", "One", "of", "the", "operands", "is", "a", "memory", "that", "is", "not", "naturally", "aligned", ".", "Emit", "instructions", "to", "load", "it", "." ]

[ "tilepro", "1", "0", "0", "1", "0", "0", "0", "0", "1", "1", "1", "0", "1", "0" ]

tilepro

tilepro_expand_movmisalign

tilepro

VLIW

GCC

32,142

158

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "AGC" ]

AGCAsmParser

isImm

AGC

MPU

LLVM

32,143

13

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ")", "{", "return", "false", ";", "}", "const", "MCS51Subtarget", "&",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "MCS51", "MCS51", "MCS51", "MCS51::DREGSRegClass", "MCS51::COPY", "MCS51::SP", "MCS51::COPY", "MCS51::SP" ]

MCS51FrameLowering

runOnMachineFunction

MCS51

MPU

LLVM

32,144

210

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", ...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "AArch64", "AArch64", "1", "AArch64::GPR64allRegClass", "AArch64::GPR32allRegClass", "1", "1", "0", "0", "AArch64::FPR64RegClass", "AArch64::FPR32RegClass", "5", "2" ]

AArch64InstrInfo (2)

canInsertSelect

AArch64

CPU

LLVM

32,145

199

1

[]

[ "<s>", "void", "rs6000_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "HOST_WIDE_INT", "words", ",", "n_gpr", ",", "n_fpr", ";", "tree", "f_gpr", ",", "f_fpr", ",", "f_res", ",", "f_ovf", ",", "f_sav", ";", "tree", "gpr", ",", "fpr"...

[ "Implement", "va_start", "." ]

[ "rs6000", "\"va_start: words = \"", "\", n_gpr = \"", "\", n_fpr = \"", "\"\\n\"", "1", "1", "0", "1", "1" ]

rs60003

rs6000_va_start

rs6000

CPU

GCC

32,146

499

1

[]

[ "<s>", "iterator", "begin", "(", ")", "{", "return", "(", "Packet", ".", "begin", "(", ")", ")", ";", "}", "</s>" ]

[ "Recipe", "iterator", "methods", "." ]

[ "Hexagon" ]

HexagonShuffler (2)

begin

Hexagon

DSP

LLVM

32,147

15

1

[]

[ "<s>", "static", "void", "aarch64_emit_binop", "(", "rtx", "dest", ",", "optab", "binoptab", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "tmp", "=", "expand_binop", "(", "GET_MODE", "(", "dest", ")", ",", "binoptab", ",", "op0", ",", "op1", ...

[ "Apply", "BINOPTAB", "to", "OP0", "and", "OP1", "and", "store", "the", "result", "in", "DEST", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_emit_binop

aarch64

CPU

GCC

32,148

54

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "RISCVISD",...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "RISCV", "RISCV", "RISCVISD::SplitF64", "0", "RISCVISD::BuildPairF64", "0", "1" ]

RISCVISelLowering29

PerformDAGCombine

RISCV

CPU

LLVM

32,149

88

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "for", "("...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600" ]

R600EmitClauseMarkers

runOnMachineFunction

R600

GPU

LLVM

32,150

135

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2LDRi12", "0", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARM" ]

Thumb2InstrInfo40

loadRegFromStackSlot

ARM

CPU

LLVM

32,151

350

1

[]

[ "<s>", "static", "rtx", "nvptx_function_incoming_arg", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "arg", ".", "end_mark...

[ "Implement", "TARGET_FUNCTION_INCOMING_ARG", "." ]

[ "nvptx", "1" ]

nvptx

nvptx_function_incoming_arg

nvptx

GPU

GCC

32,152

61

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "Register", "ValVReg...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "AMDGPU", "0", "0" ]

AMDGPUCallLowering26

assignValueToAddress

AMDGPU

GPU

LLVM

32,153

103

1

[]

[ "<s>", "const", "RegisterBank", "&", "MipsRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "Mips", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", ...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "Mips", "Mips", "Mips", "Mips::GPR32RegClassID", "Mips::CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MoveP_and_CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRBRegBankID", "\"Register class not supported\"" ]

MipsRegisterBankInfo11

getRegBankFromRegClass

Mips

CPU

LLVM

32,154

59

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how to custom lower ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "ARM", "ARM", "\"Don't know how to custom lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::SELECT_CC", "ISD::BR_CC", "ISD::BR_JT", "ISD::DYNAMIC_STACKALLOC", "ISD::VASTART", "ISD::MEMBARRIER", "ISD::SINT_TO_FP", "ISD::UINT_TO_...

ARMISelLowering109

LowerOperation

ARM

CPU

LLVM

32,155

441

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "*", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "SubIdx", ")", "const", "{", "if", "(", "!", "Is64Bit", ...

[ "getMatchingSuperRegClass", "-", "Return", "a", "subclass", "of", "the", "specified", "register", "class", "A", "so", "that", "each", "register", "in", "it", "has", "a", "sub-register", "of", "the", "specified", "sub-register", "index", "which", "is", "in", "t...

[ "X86", "X86", "X86::sub_8bit", "X86", "X86::sub_8bit_hi", "0", "X86" ]

X86RegisterInfo101

getMatchingSuperRegClass

X86

CPU

LLVM

32,156

69

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "AArch64TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "V...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "AArch64", "AArch64", "1", "2", "2" ]

AArch64ISelLowering102

getSingleConstraintMatchWeight

AArch64

CPU

LLVM

32,157

144

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\n[DelaySlotFiller] \"", "<<", "F", ".", "getFunction", "(", ")", "->", "getName", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Patmos", "\"\\n[DelaySlotFiller] \"", "\"\\n\"" ]

PatmosDelaySlotFiller

runOnMachineFunction

Patmos

VLIW

LLVM

32,158

110

1

[]

[ "<s>", "const", "SystemZInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetMachine

getInstrInfo

SystemZ

CPU

LLVM

32,159

19

1

[]

[ "<s>", "uint64_t", "SystemZInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "INLINEASM", ")", "{", "const", "MachineFunction", "*", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "SystemZ", "SystemZ", "0" ]

SystemZInstrInfo (2)

getInstSizeInBytes

SystemZ

CPU

LLVM

32,160

86

1

[]

[ "<s>", "Register", "MipsRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "const", "Targ...

[ "Debug", "information", "queries", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::S0", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::SP_64", "Mips::SP" ]

MipsRegisterInfo (2)2

getFrameRegister

Mips

CPU

LLVM

32,161

120

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "isCallerPreservedPhysReg", "(", "unsigned", "PhysReg", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "PhysReg", ")", ")", ";", "const", ...

[ "Physical", "registers", "that", "may", "be", "modified", "within", "a", "function", "but", "are", "guaranteed", "to", "be", "restored", "before", "any", "uses", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::X2", "PPC::X2", "PPC::X1" ]

PPCRegisterInfo43

isCallerPreservedPhysReg

PowerPC

CPU

LLVM

32,162

130

1

[]

[ "<s>", "bool", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "return", "LowerRISCVMachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "*", "this", ")", ";", "}", "</s>" ]

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "RISCV", "RISCV" ]

RISCVAsmPrinter

lowerOperand

RISCV

CPU

LLVM

32,163

26

1

[]

[ "<s>", "const", "MCRegisterInfo", "*", "getRegInfo", "(", ")", "const", "{", "return", "RegInfo", ";", "}", "</s>" ]

[ "getRegInfo", "-", "Return", "information", "about", "the", "registers", "currently", "in", "use", "." ]

[ "Mips" ]

MipsDisassembler19

getRegInfo

Mips

CPU

LLVM

32,164

12

1

[]

[ "<s>", "enum", "reg_class", "mcore_reload_class", "(", "rtx", "x", ",", "enum", "reg_class", "rclass", ")", "{", "if", "(", "reg_class_subset_p", "(", "LRW_REGS", ",", "rclass", ")", "&&", "!", "mcore_r15_operand_p", "(", "x", ")", ")", "return", "LRW_REGS",...

[ "Return", "the", "reg_class", "to", "use", "when", "reloading", "the", "rtx", "X", "into", "the", "class", "CLASS", ".", "If", "X", "is", "too", "complex", "to", "move", "directly", "into", "r15", ",", "prefer", "to", "use", "LRW_REGS", "instead", "." ]

[ "mcore" ]

mcore

mcore_reload_class

mcore

MPU

GCC

32,165

34

1

[]

[ "<s>", "bool", "dominates", "(", "const", "Waitcnt", "&", "Other", ")", "const", "{", "return", "VmCnt", "<=", "Other", ".", "VmCnt", "&&", "ExpCnt", "<=", "Other", ".", "ExpCnt", "&&", "LgkmCnt", "<=", "Other", ".", "LgkmCnt", "&&", "VsCnt", "<=", "Ot...

[ "Returns", "true", "if", "B1", "occurs", "before", "B2", "in", "the", "trace", ",", "or", "if", "it", "is", "the", "same", "block", "as", "B2", "." ]

[ "AMDGPU" ]

AMDGPUBaseInfo (2)1

dominates

AMDGPU

GPU

LLVM

32,166

36

1

[]

[ "<s>", "void", "mips_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "imode", "=", "GET_MODE_INNER", "(", "vmode", ")", ";", "unsigned", "i", ",", "...

[ "Expand", "a", "vector", "initialization", "." ]

[ "mips", "0", "1u", "0", "0", "0", "0", "0", "0", "0", "2", "0", "0", "0", "1", "0", "0", "1" ]

mips5

mips_expand_vector_init

mips

CPU

GCC

32,167

282

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "TPCRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "TPC", "::", "SRFRegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "TPC", "TPC", "TPC::SRFRegClass" ]

TPCRegisterInfo

getPointerRegClass

TPC

Virtual ISA

LLVM

32,168

24

1

[]

[ "<s>", "bool", "WebAssemblyPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Store Results **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".", "getName", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Store Results **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::STORE8_I32", "WebAssembly::STORE16_I32", "WebAssembly::STORE8_I64", "WebAssembly::STORE16_I64", "WebAssembly::STO...

WebAssemblyPeephole17

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

32,169

429

1

[]

[ "<s>", "bool", "AMDGPUSubtarget", "::", "makeLIDRangeMetadata", "(", "Instruction", "*", "I", ")", "const", "{", "Function", "*", "Kernel", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "MinSize", "=", "0", ";", "un...

[ "Creates", "value", "range", "metadata", "on", "an", "workitemid", ".", "*", "intrinsic", "call", "or", "load", "." ]

[ "AMDGPU", "AMDGPU", "0", "Intrinsic::amdgcn_workitem_id_x", "Intrinsic::r600_read_tidig_x", "Intrinsic::r600_read_local_size_x", "0", "Intrinsic::amdgcn_workitem_id_y", "Intrinsic::r600_read_tidig_y", "Intrinsic::r600_read_local_size_y", "1", "Intrinsic::amdgcn_workitem_id_z", "Intrinsic::r6...

AMDGPUSubtarget

makeLIDRangeMetadata

AMDGPU

GPU

LLVM

32,170

300

1

[]

[ "<s>", "void", "GCNMaxOccupancySchedStrategy", "::", "pickNodeFromQueue", "(", "SchedBoundary", "&", "Zone", ",", "const", "CandPolicy", "&", "ZonePolicy", ",", "const", "RegPressureTracker", "&", "RPTracker", ",", "SchedCandidate", "&", "Cand", ")", "{", "const", ...

[ "Pick", "the", "best", "candidate", "from", "the", "queue", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::RegisterPressureSets", "AMDGPU::RegisterPressureSets" ]

GCNSchedStrategy

pickNodeFromQueue

AMDGPU

GPU

LLVM

32,171

195

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "X86", "X86", "8", "4", "0", "X86", "X86", "X86", "X86::PUSH64r", "X86::PUSH32r", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "X86", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]

X86FrameLowering (2)

spillCalleeSavedRegisters

X86

CPU

LLVM

32,172

360

1

[]

[ "<s>", "bool", "RISCVCoreVHwlpBlocks", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ".", "hasExtXCoreVHwlp", "(", ")", ")", "{", "return", "false",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVCoreVHwlpBlocks

runOnMachineFunction

RISCV

CPU

LLVM

32,173

70

1

[]

[ "<s>", "static", "int", "arm_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "elements", ";", "switch", "(", "type_of_cost", ")", "{", "case", ...

[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]

[ "arm", "2", "1" ]

arm4

arm_builtin_vectorization_cost

arm

CPU

GCC

32,174

182

1

[]

[ "<s>", "void", "aarch64_expand_prologue", "(", "void", ")", "{", "aarch64_layout_frame", "(", ")", ";", "poly_int64", "frame_size", "=", "cfun", "->", "machine", "->", "frame", ".", "frame_size", ";", "poly_int64", "initial_adjust", "=", "cfun", "->", "machine",...

[ "Generate", "the", "prologue", "instructions", "for", "entry", "into", "a", "function", ".", "Establish", "the", "stack", "frame", "by", "decreasing", "the", "stack", "pointer", "with", "a", "properly", "calculated", "size", "and", ",", "if", "necessary", ",",...

[ "aarch64", "1", "0", "0", "0", "0", "0" ]

aarch645

aarch64_expand_prologue

aarch64

CPU

GCC

32,175

480

1

[]

[ "<s>", "bool", "isTargetEHABICompatible", "(", ")", "const", "{", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "Tar...

[ "Tests", "whether", "the", "target", "supports", "the", "EHABI", "exception", "handling", "standard", "." ]

[ "ARM" ]

ARMSubtarget (2)

isTargetEHABICompatible

ARM

CPU

LLVM

32,176

70

1

[]

[ "<s>", "void", "CSKYFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "CSKY", "CSKY" ]

CSKYFrameLowering

emitPrologue

CSKY

CPU

LLVM

32,177

16

1

[]

[ "<s>", "unsigned", "getBranchTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "ARM", "0" ]

ARMCodeEmitter

getBranchTargetOpValue

ARM

CPU

LLVM

32,178

17

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "ARMOperand", ">", "CreateMem", "(", "unsigned", "BaseRegNum", ",", "const", "MCExpr", "*", "OffsetImm", ",", "unsigned", "OffsetRegNum", ",", "ARM_AM", "::", "ShiftOpc", "ShiftType", ",", "unsigned", "ShiftImm", ...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "ARM", "ARM", "ARM_AM::ShiftOpc", "ARM" ]

ARMAsmParser (2)3

CreateMem

ARM

CPU

LLVM

32,179

139

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "return", "isFAbsFree", "(", "VT", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "an", "fneg", "operation", "is", "free", "to", "the", "point", "where", "it", "is", "never", "worthwhile", "to", "replace", "it", "with", "a", "bitwise", "operation", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUISelLowering134

isFNegFree

AMDGPU

GPU

LLVM

32,180

17

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SIC DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SIC", "\"SIC DAG->DAG Pattern Instruction Selection\"" ]

SICISelDAGToDAG

getPassName

SIC

CPU

LLVM

32,181

13

1

[]

[ "<s>", "bool", "SILowerControlFlowPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "SI", "SI", "SI", "SI", "SI", "0", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "0", "SI", "0", "SI", "SI", "SI", "SI", "SI", "SI" ]

SILowerControlFlow29

runOnMachineFunction

R600

GPU

LLVM

32,182

509

1

[]

[ "<s>", "static", "bool", "microblaze_gen_pic_addr_dif_vec", "(", "void", ")", "{", "return", "(", "flag_pic", "&&", "!", "TARGET_PIC_DATA_TEXT_REL", ")", ";", "}", "</s>" ]

[ "We", "need", "to", "disable", "address", "diff", "vectors", "incase", "of", "pic", "data", "text", "relative", "mode", "." ]

[ "microblaze" ]

microblaze

microblaze_gen_pic_addr_dif_vec

microblaze

MPU

GCC

32,183

16

1

[]

[ "<s>", "void", "TOYFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TOYInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "TOYInstrInfo", "*", ">", "(", "M...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "TOY", "TOY", "TOY", "TOY", "TOY::SUBri", "TOY::SP", "TOY::SP" ]

TOYFrameLowering

emitEpilogue

TOY

CPU

LLVM

32,184

116

1

[]

[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "shouldScalarizeBinop", "(", "SDValue", "VecOp", ")", "const", "{", "unsigned", "Opc", "=", "VecOp", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", ">=", "ISD", "::", "BUILTIN_OP_END", ")", "return", "fal...

[ "Scalar", "ops", "always", "have", "equal", "or", "better", "analysis/performance/power", "than", "the", "vector", "equivalent", ",", "so", "this", "always", "makes", "sense", "if", "the", "scalar", "op", "is", "supported", "." ]

[ "WebAssembly", "WebAssembly", "ISD::BUILTIN_OP_END" ]

WebAssemblyISelLowering15

shouldScalarizeBinop

WebAssembly

Virtual ISA

LLVM

32,185

70

1

[]

[ "<s>", "bool", "X86CmovConverterPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "EnableCmovConverter", ")"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"********** \"", "\" : \"", "\"**********\\n\"", "4", "4", "0" ]

X86CmovConversion11

runOnMachineFunction

X86

CPU

LLVM

32,186

356

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU IR late optimizations\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"AMDGPU IR late optimizations\"" ]

AMDGPULateCodeGenPrepare

getPassName

AMDGPU

GPU

LLVM

32,187

11

1

[]

[ "<s>", "void", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "("...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "PowerPC", "PPC", "1", "PPC", "0", "224", "PPC", "0", "PPC" ]

PPCFrameLowering42

determineFrameLayout

PowerPC

CPU

LLVM

32,188

246

1

[]

[ "<s>", "int", "zap_mask", "(", "HOST_WIDE_INT", "value", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "HOST_BITS_PER_WIDE_INT", "/", "HOST_BITS_PER_CHAR", ";", "i", "++", ",", "value", ">>=", "8", ")", "if", "(", "(", "value",...

[ "Returns", "1", "if", "VALUE", "is", "a", "mask", "that", "contains", "full", "bytes", "of", "zero", "or", "ones", "." ]

[ "alpha", "0", "8", "0xff", "0", "0xff", "0xff", "0", "1" ]

alpha

zap_mask

alpha

MPU

GCC

32,189

54

1

[]

[ "<s>", "static", "std", "::", "string", "getGraphName", "(", "const", "ScheduleDAG", "*", "G", ")", "{", "return", "G", "->", "MF", ".", "getName", "(", ")", ".", "str", "(", ")", ";", "}", "</s>" ]

[ "Generate", "a", "title", "for", "the", "graph", "in", "DOT", "format", "." ]

[ "Patmos" ]

PatmosPostRAScheduler1

getGraphName

Patmos

VLIW

LLVM

32,190

26

1

[]

[ "<s>", "virtual", "const", "TargetFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "&", "FrameInfo", ";", "}", "</s>" ]

[ "getFrameInfo", "-", "Return", "the", "frame", "info", "object", "for", "the", "current", "function", "." ]

[ "Blackfin" ]

BlackfinTargetMachine1

getFrameInfo

Blackfin

DSP

LLVM

32,191

14

1

[]

[ "<s>", "void", "reset", "(", ")", "{", "Inst2Replace", "=", "nullptr", ";", "BackedgeInst", "=", "nullptr", ";", "}", "</s>" ]

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "Hexagon" ]

HexagonVectorLoopCarriedReuse1

reset

Hexagon

DSP

LLVM

32,192

14

1

[]

[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "0", "4", "\"Cost of loop: \"", "\"\\n\"", "4", "60", "12" ]

ARMTargetTransformInfo (2)1

getUnrollingPreferences

ARM

CPU

LLVM

32,193

336

1

[]

[ "<s>", "bool", "mips_legitimize_move", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "!", "register_operand", "(", "dest", ",", "mode", ")", "&&", "!", "register_operand", "(", "src", ",", "mode", ")", "&&", "...

[ "If", "(", "set", "DEST", "SRC", ")", "is", "not", "a", "valid", "instruction", ",", "emit", "an", "equivalent", "sequence", "that", "is", "valid", "." ]

[ "mips" ]

mips

mips_legitimize_move

mips

CPU

GCC

32,194

112

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreSched2", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtar...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "R600" ]

AMDGPUTargetMachine100

addPreSched2

R600

GPU

LLVM

32,195

79

1

[]

[ "<s>", "bool", "MOSCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "if", "(", "Info", ".", "IsMustTailCall", ")", "report_fatal_error", "(", "\"Musttail calls not supported.\"", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]

[ "MOS", "MOS", "\"Musttail calls not supported.\"", "MOS::RS9", "\"__call_indir\"", "MOS::ADJCALLSTACKDOWN", "MOS::JSR", "MOS::RS9", "8", "8", "MOS", "MOS", "MOS", "MOS", "0", "MOS::ADJCALLSTACKUP", "0" ]

MOSCallLowering

lowerCall

MOS

MPU

LLVM

32,196

402

1

[]

[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "0", "\"LowerFormalArguments Unhandled argument type: \"", "\"\\n\"", "0", "MVT::i64", "BPF::GPRRegClass", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"Function: \"", "\" \"", "\"\\n\"", ...

BPFISelLowering38

LowerFormalArguments

BPF

Virtual ISA

LLVM

32,197

501

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "Z80RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", ")", "const", "{", "const", "TargetRegisterClass", "*", "Super", "=", "RC", ";", ...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "Z80", "Z80", "Z80::R8RegClassID", "Z80::R16RegClassID", "Z80::R24RegClassID" ]

Z80RegisterInfo2

getLargestLegalSuperClass

Z80

MPU

LLVM

32,198

82

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "ARM64" ]

ARM64AsmParser

getEndLoc

ARM64

CPU

LLVM

32,199

10

1

[]