docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "nonpic_symbol_mentioned_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "\|\|", "GET_CODE", ...	[ "Return", "TRUE", "if", "X", "references", "a", "SYMBOL_REF", "or", "LABEL_REF", "whose", "symbol", "is", "n't", "protected", "by", "a", "PIC", "unspec", "." ]	[ "sh", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "1", "0" ]	sh4	nonpic_symbol_mentioned_p	sh	CPU	GCC	4,500	268	1	[]
[ "<s>", "bool", "isKZeroMasked", "(", ")", "const", "{", "return", "(", "Attributes", "&", "KZeroMasked", ")", "!=", "0", ";", "}", "</s>" ]	[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "k-zero-masked", "opcodes", "." ]	[ "X86", "0" ]	X86InstrFMA3Info11	isKZeroMasked	X86	CPU	LLVM	4,501	16	1	[]
[ "<s>", "int", "mips_ldst_scaled_shift", "(", "machine_mode", "mode", ")", "{", "int", "shift", "=", "exact_log2", "(", "GET_MODE_UNIT_SIZE", "(", "mode", ")", ")", ";", "if", "(", "shift", "<", "0", "\|\|", "shift", ">", "8", ")", "gcc_unreachable", "(", "...	[ "Return", "the", "scale", "shift", "that", "applied", "to", "MSA", "LD/ST", "address", "offset", "." ]	[ "mips", "0", "8" ]	mips	mips_ldst_scaled_shift	mips	CPU	GCC	4,502	36	1	[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "\"LowerFormalArguments Unhandled argument type: \"", "0", "MVT::i64", "BPF::GPRRegClass", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"defined with too many args\"", "\"functions with VarArgs ...	BPFISelLowering6	LowerFormalArguments	BPF	Virtual ISA	LLVM	4,503	398	1	[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::getAtomicNoRetOp", "1", "0", "0", "1", "0", "AMDGPU::EXTRACT_SUBREG", "0", "0", "0", "AMDGPU::IMPLICIT_DEF" ]	SIISelLowering (2)3	AdjustInstrPostInstrSelection	AMDGPU	GPU	LLVM	4,504	244	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::NoRegister", "0", "AMDGPU::S_SUB_U32" ]	SIFrameLowering16	emitEpilogue	AMDGPU	GPU	LLVM	4,505	249	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AGC pseudo instruction expansion pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AGC", "\"AGC pseudo instruction expansion pass\"" ]	AGCExpandPseudos	getPassName	AGC	MPU	LLVM	4,506	11	1	[]
[ "<s>", "void", "msp430_split_movsi", "(", "rtx", "*", "operands", ")", "{", "rtx", "op00", ",", "op02", ",", "op10", ",", "op12", ";", "op00", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "0", "]", ",", "SImode", ",", "0", ")", ";", "...	[ "Called", "by", "movsi_x", "to", "generate", "the", "HImode", "operands", "." ]	[ "msp430", "0", "0", "0", "2", "1", "1", "1", "16", "0", "1", "16", "16", "1", "0", "1", "2", "0", "1", "2", "4", "3", "5", "2", "4", "3", "5", "2", "4", "3", "5" ]	msp4302	msp430_split_movsi	msp430	MPU	GCC	4,507	315	1	[]
[ "<s>", "bool", "TeakRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "Teak", "Teak" ]	TeakRegisterInfo	requiresRegisterScavenging	Teak	DSP	LLVM	4,508	16	1	[]
[ "<s>", "int", "avr_jump_mode", "(", "rtx", "x", ",", "rtx_insn", "*", "insn", ")", "{", "int", "dest_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "?", "XEXP", "(", "x", ",", "0", ")", ":", "x", "...	[ "Choose", "mode", "for", "jump", "insn", ":", "1", "-", "relative", "jump", "in", "range", "-63", "<", "=", "x", "<", "=", "62", ";", "2", "-", "relative", "jump", "in", "range", "-2046", "<", "=", "x", "<", "=", "2045", ";", "3", "-", "absolut...	[ "avr", "0", "63", "62", "1", "2046", "2045", "2", "3", "2" ]	avr	avr_jump_mode	avr	MPU	GCC	4,509	97	1	[]
[ "<s>", "static", "rtx", "mn10300_delegitimize_address", "(", "rtx", "orig_x", ")", "{", "rtx", "x", "=", "orig_x", ",", "ret", ",", "addend", "=", "NULL", ";", "bool", "need_mem", ";", "if", "(", "MEM_P", "(", "x", ")", ")", "x", "=", "XEXP", "(", ...	[ "Undo", "pic", "address", "legitimization", "for", "the", "benefit", "of", "debug", "info", "." ]	[ "mn10300", "0", "0", "0", "0", "0", "1", "1", "0", "0", "0", "1", "1" ]	mn10300	mn10300_delegitimize_address	mn10300	MPU	GCC	4,510	283	1	[]
[ "<s>", "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::FeatureGCN3Encoding", "\"Disassembly not yet supported for subtarget\"", "8", "0", "8", "0", "4", "AMDGPU", "4", "32", "AMDGPU", "AMDGPU::V_MAC_F32_e64_vi", "AMDGPU::V_MAC_F32_e64_si", "AMDGPU::V_MAC_F16_e64_vi", "AMDGPU::getNamedOperandIdx", "AMDGPU::O...	AMDGPUDisassembler37	getInstruction	AMDGPU	GPU	LLVM	4,511	414	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ReplaceFMULS: Erratum Fix LBR32: replace FMULS instruction with a \"", "\"routine using conversions/double precision operations to replace \"", "\"FMULS\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Sparc", "\"ReplaceFMULS: Erratum Fix LBR32: replace FMULS instruction with a \"", "\"routine using conversions/double precision operations to replace \"", "\"FMULS\"" ]	LeonPasses5	getPassName	Sparc	CPU	LLVM	4,512	13	1	[]
[ "<s>", "static", "void", "rs6000_debug_reg_print", "(", "int", "first_regno", ",", "int", "last_regno", ",", "const", "char", "*", "reg_name", ")", "{", "int", "r", ",", "m", ";", "for", "(", "r", "=", "first_regno", ";", "r", "<=", "last_regno", ";", ...	[ "Print", "interesting", "facts", "about", "registers", "." ]	[ "powerpcspe", "\"\"", "\"%s:\\t\"", "\"%s%d:\\t\"", "8", "0", "70", "\",\\n\\t\"", "8", "\"\"", "1", "\"%s%s/%d\"", "\"%s%s\"", "\", \"", "70", "\",\\n\\t\"", "8", "\"\"", "\"%s%s\"", "\"call-used\"", "\", \"", "70", "\",\\n\\t\"", "8", "\"\"", "\"%s%s\"", "\"fixe...	powerpcspe	rs6000_debug_reg_print	powerpcspe	CPU	GCC	4,513	366	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot have arguments\"" ]	MSP430ISelLowering (2)1	LowerFormalArguments	MSP430	MPU	LLVM	4,514	107	1	[]
[ "<s>", "MachineBasicBlock", "", "WebAssemblyTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", "->", "getInstrI...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "WebAssembly", "WebAssembly", "\"Unexpected instr type to insert\"", "WebAssembly::FP_TO_SINT_I32_F32", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::FP_TO_UINT_I32_F32", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::FP_TO_SINT_I64_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::FP_TO_UINT_I64...	WebAssemblyISelLowering	EmitInstrWithCustomInserter	WebAssembly	Virtual ISA	LLVM	4,515	276	1	[]
[ "<s>", "bool", "sparc_expand_conditional_move", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "enum", "rtx_code", "rc", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "machine_mode", "cmp_mode", ";", "rtx", "cc_reg", ",", ...	[ "Emit", "code", "to", "conditionally", "move", "either", "OPERANDS", "[", "2", "]", "or", "OPERANDS", "[", "3", "]", "into", "OPERANDS", "[", "0", "]", "in", "MODE", ".", "OPERANDS", "[", "1", "]", "is", "the", "operator", "of", "the", "condition", "...	[ "sparc", "1", "1", "0", "0", "0", "1", "0", "0", "2", "3", "3", "2", "2", "3", "1", "0", "0", "0", "1", "2", "0", "0" ]	sparc4	sparc_expand_conditional_move	sparc	CPU	GCC	4,516	348	1	[]
[ "<s>", "bool", "OR1KFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "MF", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "OR1K", "OR1K" ]	OR1KFrameLowering	hasFP	OR1K	CPU	LLVM	4,517	78	1	[]
[ "<s>", "void", "AMDGPUFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "R600" ]	AMDGPUFrameLowering	emitEpilogue	R600	GPU	LLVM	4,518	16	1	[]
[ "<s>", "bool", "isZero", "(", ")", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "...	[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]	[ "VE", "0" ]	VEAsmParser (2)	isZero	VE	CPU	LLVM	4,519	52	1	[]
[ "<s>", "static", "void", "pa_output_function_epilogue", "(", "FILE", "", "file", ")", "{", "rtx_insn", "", "insn", "=", "get_last_insn", "(", ")", ";", "bool", "extra_nop", ";", "if", "(", "NOTE_P", "(", "insn", ")", ")", "insn", "=", "prev_real_insn", ...	[ "This", "function", "generates", "the", "assembly", "code", "for", "function", "exit", ".", "Args", "are", "as", "for", "output_function_prologue", "(", ")", ".", "The", "function", "epilogue", "should", "not", "depend", "on", "the", "current", "stack", "point...	[ "pa", "0", "\"\\tnop\\n\"", "\"\\t.EXIT\\n\\t.PROCEND\\n\"", "2", "4", "0", "1", "1" ]	pa	pa_output_function_epilogue	pa	CPU	GCC	4,520	220	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerFREM", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "auto", "Flags", "=",...	[ "Split", "a", "vector", "store", "into", "multiple", "scalar", "stores", "." ]	[ "AMDGPU", "AMDGPU", "0", "1", "ISD::FDIV", "ISD::FTRUNC", "ISD::FNEG", "ISD::FMA" ]	AMDGPUISelLowering (2)1	LowerFREM	AMDGPU	GPU	LLVM	4,521	143	1	[]
[ "<s>", "uint64_t", "MipsFrameLowering", "::", "estimateStackSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", ...	[ "Estimate", "and", "return", "the", "size", "of", "the", "stack", "frame", "." ]	[ "Mips", "Mips", "0", "0", "0" ]	MipsFrameLowering24	estimateStackSize	Mips	CPU	LLVM	4,522	231	1	[]
[ "<s>", "bool", "tilegx_bitfield_operand_p", "(", "HOST_WIDE_INT", "n", ",", "int", "", "first_bit", ",", "int", "", "last_bit", ")", "{", "int", "i", ";", "if", "(", "n", "==", "0", ")", "return", "false", ";", "for", "(", "i", "=", "0", ";", "i"...	[ "Return", "true", "iff", "n", "contains", "exactly", "one", "contiguous", "sequence", "of", "1", "bits", ",", "possibly", "wrapping", "around", "from", "high", "bits", "to", "low", "bits", "." ]	[ "tilegx", "0", "0", "64", "1", "1", "0", "1", "63" ]	tilegx	tilegx_bitfield_operand_p	tilegx	VLIW	GCC	4,523	124	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"NVPTX optimize redundant cvta.to.local instruction\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "NVPTX", "\"NVPTX optimize redundant cvta.to.local instruction\"" ]	NVPTXPeephole	getPassName	NVPTX	GPU	LLVM	4,524	11	1	[]
[ "<s>", "bool", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "override", "{", "return", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "(...	[ "Return", "true", "if", "the", "target", "supports", "that", "a", "subset", "of", "CSRs", "for", "the", "given", "machine", "function", "is", "handled", "explicitly", "via", "copies", "." ]	[ "AArch64" ]	AArch64ISelLowering (2)1	supportSplitCSR	AArch64	CPU	LLVM	4,525	39	1	[]
[ "<s>", "const", "LegalizerInfo", "*", "getLegalizerInfo", "(", ")", "const", "override", "{", "return", "Legalizer", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Expose", "LegalizerInfo", "so", "the", "clients", "can", "re-use", "." ]	[ "X86" ]	X86Subtarget24	getLegalizerInfo	X86	CPU	LLVM	4,526	17	1	[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "writeSPToGlobal", "(", "unsigned", "SrcReg", ",", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertStore", ",", "const", "DebugLoc", "&", "...	[ "Write", "SP", "back", "to", "__stack_pointer", "global", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"__stack_pointer\"", "WebAssembly::SET_GLOBAL_I32", "WebAssemblyII::MO_SYMBOL_GLOBAL" ]	WebAssemblyFrameLowering10	writeSPToGlobal	WebAssembly	Virtual ISA	LLVM	4,527	98	1	[]
[ "<s>", "bool", "SPIRVBasicBlockDominance", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DominatorTree", "&", "DT", "=", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "SmallVector", "<", "BasicB...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "SPIRV", "SPIRV", "16", "0" ]	SPIRVBasicBlockDominance	runOnFunction	SPIRV	Virtual ISA	LLVM	4,528	168	1	[]
[ "<s>", "void", "TOYInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pri...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "TOY", "TOY" ]	TOYInstPrinter1	printInst	TOY	CPU	LLVM	4,529	38	1	[]
[ "<s>", "const", "MCPhysReg", "", "CSKYRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "CSKYSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "CSKYSubtarget", ">", "(", ")", ";", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "CSKY", "CSKY", "CSKY", "CSKY", "\"interrupt\"" ]	CSKYRegisterInfo1	getCalleeSavedRegs	CSKY	CPU	LLVM	4,530	128	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "getPointerRegClass", "(", "unsigned", "Kind", "=", "0", ")", "const", "{", "return", "&", "BF", "::", "PRegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "Blackfin", "0", "BF::PRegClass" ]	BlackfinRegisterInfo1	getPointerRegClass	Blackfin	DSP	LLVM	4,531	19	1	[]
[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]	[ "DLX" ]	DLXTargetMachine	isMachineVerifierClean	DLX	CPU	LLVM	4,532	11	1	[]
[ "<s>", "void", "riscv_split_doubleword_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "!", "TARGET_64BIT", "&&", "TARGET_XTHEADFMV", ")", "{", "if", "(", "FP_REG_RTX_P", "(", "dest", ")", ")", "{", "rtx", "low_src", "=", "riscv_subword"...	[ "Split", "a", "doubleword", "move", "from", "SRC", "to", "DEST", ".", "On", "32-bit", "targets", ",", "this", "function", "handles", "64-bit", "moves", "for", "which", "riscv_split_64bit_move_p", "holds", ".", "For", "64-bit", "targets", ",", "this", "function...	[ "riscv" ]	riscv1	riscv_split_doubleword_move	riscv	CPU	GCC	4,533	201	1	[]
[ "<s>", "SparcSubtarget", "&", "SparcSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "IsV9", "=", "false", ";", "IsLeon", "=", "false", ";", "V8DeprecatedInsts", "=", "false", ";", "IsVIS", "=", "f...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Sparc", "Sparc", "Sparc", "\"v9\"", "\"v8\"" ]	SparcSubtarget24	initializeSubtargetDependencies	Sparc	CPU	LLVM	4,534	99	1	[]
[ "<s>", "void", "AMDGPUPerfHint", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "FIM", ".", "find", "(", "&", "F", ")", "!=", "FIM", ".", "end", "(", ")", ")", "return", ";", "const", "Module", "&", "M", "=", "*", "F", "...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "\"No func info\"", "\" MemInst: \"", "\" IAMInst: \"", "\" LSMInst: \"", "\" TotalInst: \"", "\" is memory bound\\n\"", "AMDGPU::isEntryFunctionCC", "\" needs limit wave\\n\"" ]	AMDGPUPerfHintAnalysis14	runOnFunction	AMDGPU	GPU	LLVM	4,535	205	1	[]
[ "<s>", "static", "bool", "avr_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "REG_CC", ")", "return", "mode", "==", "CCmode", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", ...	[ "Returns", "1", "if", "a", "value", "of", "mode", "MODE", "can", "be", "stored", "starting", "with", "hard", "register", "number", "REGNO", ".", "On", "the", "enhanced", "core", ",", "anything", "larger", "than", "1", "byte", "must", "start", "in", "even...	[ "avr", "1", "4", "1" ]	avr	avr_hard_regno_mode_ok	avr	MPU	GCC	4,536	60	1	[]
[ "<s>", "bool", "LEGPassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "{", "{", "@", "For", "GlobalISel" ]	[ "LEG", "LEG" ]	LEGTargetMachine	addPreISel	LEG	CPU	LLVM	4,537	11	1	[]
[ "<s>", "static", "unsigned", "int", "loongarch_build_integer", "(", "struct", "loongarch_integer_op", "*", "codes", ",", "HOST_WIDE_INT", "value", ")", "{", "unsigned", "int", "cost", "=", "0", ";", "HOST_WIDE_INT", "low_part", "=", "TARGET_64BIT", "?", "value", ...	[ "Fill", "CODES", "with", "a", "sequence", "of", "rtl", "operations", "to", "load", "VALUE", ".", "Return", "the", "number", "of", "operations", "needed", "." ]	[ "loongarch", "0", "32", "32", "0", "0", "0", "0", "0", "0", "1", "1", "0", "1", "1", "1", "2", "0", "2", "0", "1UL", "31", "31", "52", "52", "1", "12", "44", "32", "1ULL", "51", "51", "52", "52" ]	loongarch	loongarch_build_integer	loongarch	CPU	GCC	4,538	378	1	[]
[ "<s>", "void", "tilepro_expand_set_const32", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "rtx", "temp", ";", "if", "(", "CONST_INT_P", "(", "op1", ")", ")", "{", "expand_set_cint32", "(",...	[ "Load", "OP1", ",", "a", "32-bit", "constant", ",", "into", "OP0", ",", "a", "register", ".", "We", "know", "it", "ca", "n't", "be", "done", "in", "one", "insn", "when", "we", "get", "here", ",", "the", "move", "expander", "guarantees", "this", "." ]	[ "tilepro" ]	tilepro	tilepro_expand_set_const32	tilepro	VLIW	GCC	4,539	76	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "AArch64", "AArch64", "ISD::InputArg", "AArch64", "AArch64", "16", "0", "0", "MVT::i64", "\"unexpected return calling convention register assignment\"", "1", "2", "\"Unknown loc info!\"", "ISD::BITCAST", "ISD::SRL", "32" ]	AArch64ISelLowering (2)3	LowerCallResult	AArch64	CPU	LLVM	4,540	396	1	[]
[ "<s>", "static", "bool", "ix86_fixed_condition_code_regs", "(", "unsigned", "int", "", "p1", ",", "unsigned", "int", "", "p2", ")", "{", "", "p1", "=", "FLAGS_REG", ";", "", "p2", "=", "FPSR_REG", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "the", "fixed", "registers", "used", "for", "condition", "codes", "." ]	[ "i386" ]	i3863	ix86_fixed_condition_code_regs	i386	CPU	GCC	4,541	29	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ")", "const", "{", "assert", "(", "MIa", ".", "mayLoadOrStore", "(", ")", "&&", "\"MIa must be a load or s...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "RI5CY", "RISCV", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"", "0", "0", "0", "0" ]	RISCVInstrInfo	areMemAccessesTriviallyDisjoint	RI5CY	CPU	LLVM	4,542	204	1	[]
[ "<s>", "Register", "AVRTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", ";", "if", "(", "VT", "==", "LLT", "::", "scalar", ...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "AVR", "AVR", "8", "\"r0\"", "AVR::R0", "\"r1\"", "AVR::R1", "0", "\"r0\"", "AVR::R1R0", "\"sp\"", "AVR::SP", "0", "\"Invalid register name \\\"\"", "\"\\\".\"" ]	AVRISelLowering11	getRegisterByName	AVR	MPU	LLVM	4,543	128	1	[]
[ "<s>", "unsigned", "ARM64InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "ARM64", "ARM64", "ARM64::STRWui", "ARM64::STRXui", "ARM64::STRBui", "ARM64::STRHui", "ARM64::STRSui", "ARM64::STRDui", "ARM64::STRQui", "0", "0", "1", "2", "2", "0", "1", "0", "0" ]	ARM64InstrInfo	isStoreToStackSlot	ARM64	CPU	LLVM	4,544	148	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"X86 Machine Code Emitter\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Machine Code Emitter\"" ]	X86CodeEmitter	getPassName	X86	CPU	LLVM	4,545	13	1	[]
[ "<s>", "void", "MandarinFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MandarinInstrInfo", "&", "TII", "=",...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Mandarin", "0", "MD::ADJCALLSTACKDOWN", "MD::SUBri", "MD::R30", "MD::R30", "MD::ADDri", "MD::R30", "MD::R30" ]	MandarinFrameLowering	eliminateCallFramePseudoInstr	Mandarin	CPU	LLVM	4,546	178	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "LC3" ]	LC3AsmBackend	relaxInstruction	LC3	CPU	LLVM	4,547	16	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "create...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "ARM", "ARM", "1", "ARM" ]	ARMTargetMachine (2)1	addIRPasses	ARM	CPU	LLVM	4,548	128	1	[]
[ "<s>", "unsigned", "BlackfinInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case"...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Blackfin", "BF::LOAD32fi", "BF::LOAD16fi", "1", "2", "2", "0", "1", "0", "0" ]	BlackfinInstrInfo	isLoadFromStackSlot	Blackfin	DSP	LLVM	4,549	110	1	[]
[ "<s>", "rtx", "mips_expand_thread_pointer", "(", "rtx", "tp", ")", "{", "rtx", "fn", ";", "if", "(", "TARGET_MIPS16", ")", "{", "if", "(", "!", "mips16_rdhwr_stub", ")", "mips16_rdhwr_stub", "=", "new", "mips16_rdhwr_one_only_stub", "(", ")", ";", "fn", "=",...	[ "Return", "a", "pseudo", "register", "that", "contains", "the", "current", "thread", "pointer", "." ]	[ "mips" ]	mips	mips_expand_thread_pointer	mips	CPU	GCC	4,550	66	1	[]
[ "<s>", "MachineBasicBlock", "", "MipsTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "ass...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Mips", "Mips", "\"Unexpected instr type to insert\"", "Mips::ATOMIC_LOAD_ADD_I8", "1", "Mips::ADDu", "Mips::ATOMIC_LOAD_ADD_I16", "2", "Mips::ADDu", "Mips::ATOMIC_LOAD_ADD_I32", "4", "Mips::ADDu", "Mips::ATOMIC_LOAD_AND_I8", "1", "Mips::AND", "Mips::ATOMIC_LOAD_AND_I16", "2", "Mip...	MipsISelLowering117	EmitInstrWithCustomInserter	Mips	CPU	LLVM	4,551	477	1	[]
[ "<s>", "static", "constexpr", "ArgDescriptor", "createArg", "(", "const", "ArgDescriptor", "&", "Arg", ",", "unsigned", "Mask", ")", "{", "return", "ArgDescriptor", "(", "Arg", ".", "Reg", ",", "Mask", ",", "Arg", ".", "IsStack", ",", "Arg", ".", "IsSet", ...	[ "Convenience", "wrapper", "." ]	[ "AMDGPU" ]	AMDGPUArgumentUsageInfo	createArg	AMDGPU	GPU	LLVM	4,552	33	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine47	addPostRegAlloc	WebAssembly	Virtual ISA	LLVM	4,553	20	1	[]
[ "<s>", "static", "bool", "mips_hard_regno_mode_ok_uncached", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "size", ";", "enum", "mode_class", "mclass", ";", "if", "(", "mode", "==", "CCV2mode", ")", "return", "(", ...	[ "Return", "true", "if", "register", "REGNO", "can", "store", "a", "value", "of", "mode", "MODE", ".", "The", "result", "of", "this", "function", "is", "cached", "in", "mips_hard_regno_mode_ok", "." ]	[ "mips", "2", "0", "4", "0", "1", "0", "0", "1", "4", "1", "0", "1", "0", "2", "2", "1", "0" ]	mips	mips_hard_regno_mode_ok_uncached	mips	CPU	GCC	4,554	407	1	[]
[ "<s>", "static", "bool", "hasCopyImplyingStackAdjustment", "(", "const", "MachineFunction", "&", "MF", ")", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "return", "any_of", "(", "MRI", ".", "reg_instructions", "...	[ "Returns", "true", "if", "the", "function", "contains", "operations", "which", "will", "lower", "down", "to", "instructions", "which", "manipulate", "the", "stack", "pointer", "." ]	[ "X86", "X86::EFLAGS" ]	X86ISelLowering102	hasCopyImplyingStackAdjustment	X86	CPU	LLVM	4,555	53	1	[]
[ "<s>", "inline", "static", "MCDisassembler", "::", "DecodeStatus", "addOperand", "(", "MCInst", "&", "Inst", ",", "const", "MCOperand", "&", "Opnd", ")", "{", "Inst", ".", "addOperand", "(", "Opnd", ")", ";", "return", "Opnd", ".", "isValid", "(", ")", "...	[ "Add", "an", "operand", "." ]	[ "AMDGPU" ]	AMDGPUDisassembler1	addOperand	AMDGPU	GPU	LLVM	4,556	40	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"XCore FRAME_TO_ARGS_OFFSET Elimination\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "XCore", "\"XCore FRAME_TO_ARGS_OFFSET Elimination\"" ]	XCoreFrameToArgsOffsetElim	getPassName	XCore	MPU	LLVM	4,557	13	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM", "0", "ARM::tGPRRegisterClass", "ARM::GPRRegisterClass", "ARM::GPRRegisterClass", "ARM::STR", "0", "0", "ARM::DPRRegisterClass", "ARM::DPR_VFP2RegisterClass", "ARM::DPR_8RegisterClass", "ARM::VSTRD", "0", "ARM::SPRRegisterClass", "ARM::VSTRS", "0", "ARM::QPRRegisterCla...	ARMBaseInstrInfo16	storeRegToStackSlot	ARM	CPU	LLVM	4,558	451	1	[]
[ "<s>", "bool", "HexagonAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon", "0", "\"{\"", "1", "\"Brackets should be by themselves\"", "\"Already in a packet\"", "\"}\"", "1", "\"Brackets should be by themselves\"", "\"Not in a packet\"", "Hexagon" ]	HexagonAsmParser1	MatchAndEmitInstruction	Hexagon	DSP	LLVM	4,559	285	1	[]
[ "<s>", "unsigned", "SITargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT"...	[ "Certain", "targets", "such", "as", "MIPS", "require", "that", "some", "types", "such", "as", "vectors", "are", "always", "broken", "down", "into", "scalars", "in", "some", "contexts", "." ]	[ "AMDGPU", "SI", "AMDGPU", "32", "64", "MVT::i32", "2", "16", "MVT::v2i16", "MVT::v2f16", "1", "2" ]	SIISelLowering (2)3	getVectorTypeBreakdownForCallingConv	AMDGPU	GPU	LLVM	4,560	194	1	[]
[ "<s>", "static", "bool", "arc_enter_leave_p", "(", "uint64_t", "gmask", ")", "{", "int", "regno", ";", "unsigned", "int", "rmask", "=", "0", ";", "if", "(", "!", "gmask", ")", "return", "false", ";", "for", "(", "regno", "=", "ENTER_LEAVE_START_REG", ";"...	[ "Check", "if", "we", "have", "a", "continous", "range", "to", "be", "save/restored", "with", "the", "help", "of", "enter/leave", "instructions", ".", "A", "vaild", "register", "range", "starts", "from", "$", "r13", "and", "is", "up", "to", "(", "including"...	[ "arc", "0", "1ULL", "1ULL" ]	arc	arc_enter_leave_p	arc	MPU	GCC	4,561	67	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine102	addIRPasses	AMDGPU	GPU	LLVM	4,562	257	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "\|\|", "!", "Subtarget", ".", "hasVSX", "(", ")", ")", "return", "fals...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "PowerPC", "PPC", "MVT::f32", "MVT::f64", "MVT::ppcf128" ]	PPCISelLowering (2)7	isFPImmLegal	PowerPC	CPU	LLVM	4,563	74	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "splitValueIntoRegisterParts", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Val", ",", "SDValue", "*", "Parts", ",", "unsigned", "NumParts", ",", "MVT", "PartVT", ",", "Optional...	[ "Target-specific", "splitting", "of", "values", "into", "parts", "that", "fit", "a", "register", "storing", "a", "legal", "type", "." ]	[ "RISCV", "RISCV", "MVT::f16", "MVT::f32", "ISD::BITCAST", "MVT::i16", "ISD::ANY_EXTEND", "MVT::i32", "ISD::OR", "MVT::i32", "0xFFFF0000", "MVT::i32", "ISD::BITCAST", "MVT::f32", "0", "0", "0", "\"The number of element should not be zero.\"", "ISD::BITCAST", "ISD::INSERT_SUBVECT...	RISCVISelLowering1	splitValueIntoRegisterParts	RISCV	CPU	LLVM	4,564	367	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "canMacroFuseCmp", "(", ")", "{", "return", "ST", "->", "hasMacroFusion", "(", ")", "\|\|", "ST", "->", "hasBranchFusion", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "can", "fuse", "a", "compare", "and", "branch", "." ]	[ "X86", "X86" ]	X86TargetTransformInfo (2)1	canMacroFuseCmp	X86	CPU	LLVM	4,565	21	1	[]
[ "<s>", "const", "char", "*", "M68kTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "M68kISD", "::", "CALL", ":", "return", "\"M68kISD::CALL\"", ";", "case", "M68kISD", "::", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "M68k", "M68k", "M68kISD::CALL", "\"M68kISD::CALL\"", "M68kISD::TAIL_CALL", "\"M68kISD::TAIL_CALL\"", "M68kISD::RET", "\"M68kISD::RET\"", "M68kISD::TC_RETURN", "\"M68kISD::TC_RETURN\"", "M68kISD::ADD", "\"M68kISD::ADD\"", "M68kISD::SUB", "\"M68kISD::SUB\"", "M68kISD::ADDX", "\"M68kISD:...	M68kISelLowering	getTargetNodeName	M68k	MPU	LLVM	4,566	216	1	[]
[ "<s>", "static", "rtx", "arc_process_double_reg_moves", "(", "rtx", "*", "operands", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "val", ";", "enum", "usesDxState", "{", "none",...	[ "Handle", "DOUBLE_REGS", "uses", ".", "Operand", "0", ":", "destination", "register", "Operand", "1", ":", "source", "register" ]	[ "arc", "0", "1", "40", "44", "0", "40", "44", "0", "2", "4", "0", "1", "1", "4", "0", "3" ]	arc4	arc_process_double_reg_moves	arc	MPU	GCC	4,567	311	1	[]
[ "<s>", "void", "AArch64MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "v...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "AArch64", "AArch64", "AArch64::TLSDESCCALL", "0", "0", "AArch64::CompilerBarrier", "AArch64::SPACE", "support::endian", "support::little" ]	AArch64MCCodeEmitter15	encodeInstruction	AArch64	CPU	LLVM	4,568	173	1	[]
[ "<s>", "int", "iq2000_can_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "0", ";", "if", "(", "regs_ever_live", "[", "31", "]", "\|\|", "profile_flag", ")", "return", "0", ";", "if", "(", "cfun", "->", "machine"...	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]	[ "iq2000", "0", "31", "0", "0", "0" ]	iq20002	iq2000_can_use_return_insn	iq2000	CPU	GCC	4,569	54	1	[]
[ "<s>", "void", "NVPTXTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "NVPTX", "NVPTX", "1" ]	NVPTXISelLowering (2)	LowerAsmOperandForConstraint	NVPTX	GPU	LLVM	4,570	56	1	[]
[ "<s>", "const", "uint16_t", "", "HexagonRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegsV2", "[", "]", "=", "{", "Hexagon", "::", "R24", ",", "Hexagon", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Hexagon", "Hexagon", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27", "0", "Hexagon::R16", "Hexagon::R17", "Hexagon::R18", "Hexagon::R19", "Hexagon::R20", "Hexagon::R21", "Hexagon::R22", "Hexagon::R23", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27...	HexagonRegisterInfo10	getCalleeSavedRegs	Hexagon	DSP	LLVM	4,571	150	1	[]
[ "<s>", "int", "cris_cfun_uses_pic_table", "(", "void", ")", "{", "return", "current_function_uses_pic_offset_table", ";", "}", "</s>" ]	[ "Return", "current_function_uses_pic_offset_table", ".", "For", "use", "in", "cris.md", ",", "since", "some", "generated", "files", "do", "not", "include", "function.h", "." ]	[ "cris" ]	cris3	cris_cfun_uses_pic_table	cris	MPU	GCC	4,572	10	1	[]
[ "<s>", "bool", "NVPTXPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "createNVPTXPrologEpilogPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetMachine1	addPostRegAlloc	NVPTX	GPU	LLVM	4,573	18	1	[]
[ "<s>", "bool", "FalkorMarkStridedAccesses", "::", "run", "(", ")", "{", "bool", "MadeChange", "=", "false", ";", "for", "(", "Loop", "*", "L", ":", "LI", ")", "for", "(", "auto", "LIt", "=", "df_begin", "(", "L", ")", ",", "LE", "=", "df_end", "(",...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "AArch64" ]	AArch64FalkorHWPFFix	run	AArch64	CPU	LLVM	4,574	57	1	[]
[ "<s>", "static", "bool", "aarch64_evpc_ins", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "machine_mode", "mode", "=", "d", "->", "vmode", ";", "unsigned", "HOST_WIDE_INT", "nelt", ";", "if", "(", "d", "->", "vec_flags", "!=", "VEC_ADVSIMD", ")", ...	[ "Recognize", "patterns", "suitable", "for", "the", "INS", "instructions", "." ]	[ "aarch64", "1", "0", "1", "1", "1", "0", "1", "1", "1", "5", "0", "1", "2", "1", "3", "4", "5" ]	aarch641	aarch64_evpc_ins	aarch64	CPU	GCC	4,575	375	1	[]
[ "<s>", "static", "void", "mmix_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "fputs", "(", "\"! mmixal:= 8H LOC Data_Section\\n\"", ",", "asm_out_file", ")", ";", "text_section", "(", ")", ";", "}", "</s>" ]	[ "TARGET_ASM_FILE_START", ".", "We", "just", "emit", "a", "little", "comment", "for", "the", "time", "being", "." ]	[ "mmix", "\"! mmixal:= 8H LOC Data_Section\\n\"" ]	mmix3	mmix_file_start	mmix	CPU	GCC	4,576	23	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "const", ...	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "0x7FFF", "0", "1" ]	PPCRegisterInfo3	requiresFrameIndexScavenging	PowerPC	CPU	LLVM	4,577	199	1	[]
[ "<s>", "static", "void", "ix86_sse_copysign_to_positive", "(", "rtx", "result", ",", "rtx", "abs_value", ",", "rtx", "sign", ",", "rtx", "mask", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "sign", ")", ";", "rtx", "sgn", "=", "gen_reg_rtx", "("...	[ "Expand", "copysign", "from", "SIGN", "to", "the", "positive", "value", "ABS_VALUE", "storing", "in", "RESULT", ".", "If", "MASK", "is", "non-null", ",", "it", "shall", "be", "a", "mask", "to", "mask", "out", "the", "sign-bit", "." ]	[ "i386", "1" ]	i3864	ix86_sse_copysign_to_positive	i386	CPU	GCC	4,578	188	1	[]
[ "<s>", "static", "arm_stack_offsets", "", "arm_get_frame_offsets", "(", "void", ")", "{", "struct", "arm_stack_offsets", "", "offsets", ";", "unsigned", "long", "func_type", ";", "int", "leaf", ";", "int", "saved", ";", "HOST_WIDE_INT", "frame_size", ";", "off...	[ "Calculate", "stack", "offsets", ".", "These", "are", "used", "to", "calculate", "register", "elimination", "offsets", "and", "in", "prologue/epilogue", "code", ".", "Also", "calculates", "which", "registers", "should", "be", "saved", "." ]	[ "arm", "4", "0", "4", "8", "12", "4", "16", "0", "7", "4", "7", "4", "7" ]	arm3	arm_get_frame_offsets	arm	CPU	GCC	4,579	333	1	[]
[ "<s>", "RISCVTargetLowering", "::", "ConstraintType", "RISCVTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "RISCV", "RISCV", "RISCV", "1", "0" ]	RISCVISelLowering4	getConstraintType	RISCV	CPU	LLVM	4,580	52	1	[]
[ "<s>", "void", "X86TargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDValue"...	[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]	[ "X86", "X86", "0", "\"Lowering returned the wrong number of results!\"", "0" ]	X86ISelLowering (2)8	LowerOperationWrapper	X86	CPU	LLVM	4,581	102	1	[]
[ "<s>", "inline", "const", "AMDGPUInstrInfo", "", "AMDGPUSubtarget", "::", "getInstrInfo", "(", ")", "const", "{", "if", "(", "getGeneration", "(", ")", ">=", "SOUTHERN_ISLANDS", ")", "return", "static_cast", "<", "const", "SISubtarget", "", ">", "(", "this",...	[ "TargetInstrInfo", "getter", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "SI", "R600" ]	AMDGPUSubtarget100	getInstrInfo	AMDGPU	GPU	LLVM	4,582	50	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "assert", "(", "Pred1", ".", "siz...	[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]	[ "PowerPC", "PPC", "2", "\"Invalid PPC first predicate\"", "2", "\"Invalid PPC second predicate\"", "1", "PPC::CTR8", "1", "PPC::CTR", "1", "PPC::CTR8", "1", "PPC::CTR", "PPC::Predicate", "PPC::Predicate", "0", "PPC::Predicate", "PPC::Predicate", "0", "PPC::PRED_LE", "PPC::P...	PPCInstrInfo108	SubsumesPredicate	PowerPC	CPU	LLVM	4,583	212	1	[]
[ "<s>", "MachineBasicBlock", "", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "M...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "AArch64", "AArch64", "\"Unexpected instruction for custom inserter!\"", "AArch64::F128CSEL", "AArch64::CATCHRET" ]	AArch64ISelLowering135	EmitInstrWithCustomInserter	AArch64	CPU	LLVM	4,584	84	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "&", "CmpInstr", ",", "unsigned", "SrcReg", ",", "unsigned", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "co...	[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", ...	[ "AArch64", "AArch64", "AArch64::NZCV", "1", "AArch64::WZR", "AArch64::XZR", "\"Some operands reg class are incompatible!\"", "0", "1", "\"CmpValue must be 0 or 1!\"", "0", "0", "0" ]	AArch64InstrInfo (2)	optimizeCompareInstr	AArch64	CPU	LLVM	4,585	230	1	[]
[ "<s>", "void", "sparc_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "retval", ",", "mem", ",", "oldval", ",", "newval", ";", "machine_mode", "mode", ";", "enum", "memmodel", "model", ";", "bval", "=", "operands",...	[ "Expand", "code", "to", "perform", "a", "compare-and-swap", "." ]	[ "sparc", "0", "1", "2", "3", "4", "6", "3", "1", "1", "1", "1", "3", "2" ]	sparc	sparc_expand_compare_and_swap	sparc	CPU	GCC	4,586	225	1	[]
[ "<s>", "static", "void", "arc_external_libcall", "(", "rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_MANGLE_CPU_LIBGCC", ")", "{", "fprintf", "(", "FILE", ",", "\"\\t.rename\\t_%s, _%s%s\\n\"", ",", "XSTR", "(", "SYMREF", ",", "0", ")", ",", "X...	[ "Worker", "function", "for", "TARGET_ASM_EXTERNAL_LIBCALL", "." ]	[ "arc", "\"\\t.rename\\t_%s, _%s%s\\n\"", "0", "0" ]	arc3	arc_external_libcall	arc	MPU	GCC	4,587	39	1	[]
[ "<s>", "bool", "OR1KAsmParser", "::", "ParseInstruction", "(", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "size_t", "dotLoc", "=", "Name", ".", "find", "(", "'.'", ")"...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "OR1K", "OR1K", "OR1KOperand::CreateToken", "0", "OR1KOperand::CreateToken", "OR1KOperand::CreateToken", "OR1KOperand::CreateToken" ]	OR1KAsmParser	ParseInstruction	OR1K	CPU	LLVM	4,588	217	1	[]
[ "<s>", "rtx", "gen_pop", "(", "rtx", "arg", ")", "{", "if", "(", "REG_P", "(", "arg", ")", "&&", "GET_MODE", "(", "arg", ")", "!=", "word_mode", ")", "arg", "=", "gen_rtx_REG", "(", "word_mode", ",", "REGNO", "(", "arg", ")", ")", ";", "return", ...	[ "Generate", "an", "``", "pop", "''", "pattern", "for", "input", "ARG", "." ]	[ "i386" ]	i386	gen_pop	i386	CPU	GCC	4,589	52	1	[]
[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "Expr", ";", "}", "</s>" ]	[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]	[ "Sparc" ]	SparcMCExpr	getSubExpr	Sparc	CPU	LLVM	4,590	12	1	[]
[ "<s>", "DecodeStatus", "PPCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "auto", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "PowerPC", "PPC", "support::endian", "support::endian", "PPC::FeaturePrefixInstrs", "8", "4", "32", "8", "4", "4", "0", "PPC::FeatureQPX", "PPC::FeatureSPE" ]	PPCDisassembler11	getInstruction	PowerPC	CPU	LLVM	4,591	285	1	[]
[ "<s>", "int", "getIntImmCostInst", "(", "unsigned", "Opc", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ",",...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "Lanai" ]	LanaiTargetTransformInfo10	getIntImmCostInst	Lanai	CPU	LLVM	4,592	35	1	[]
[ "<s>", "align_flags", "rs6000_loop_align", "(", "rtx", "label", ")", "{", "basic_block", "bb", ";", "int", "ninsns", ";", "if", "(", "!", "can_override_loop_align", ")", "return", "align_loops", ";", "bb", "=", "BLOCK_FOR_INSN", "(", "label", ")", ";", "nins...	[ "Implement", "LOOP_ALIGN", "." ]	[ "rs6000", "4", "8", "5" ]	rs6000	rs6000_loop_align	rs6000	CPU	GCC	4,593	80	1	[]
[ "<s>", "virtual", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "LLVM_OVERRIDE", "{", "return", "createSystemZObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "SystemZ", "SystemZ" ]	SystemZMCAsmBackend29	createObjectWriter	SystemZ	CPU	LLVM	4,594	21	1	[]
[ "<s>", "static", "AMDGPUOperand", "::", "Ptr", "CreateReg", "(", "const", "AMDGPUAsmParser", "*", "AsmParser", ",", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "AMDGPUOperand", "...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAsmParser15	CreateReg	AMDGPU	GPU	LLVM	4,595	70	1	[]
[ "<s>", "static", "reg_class_t", "arm_preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "TARGET_32BIT", ")", "return", "rclass", ";", "else", "{", "if", "(", "rclass", "==", "GENERAL_REGS", ")", "re...	[ "Worker", "function", "for", "TARGET_PREFERRED_RELOAD_CLASS", ".", "Given", "an", "rtx", "X", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", ".", ...	[ "arm" ]	arm	arm_preferred_reload_class	arm	CPU	GCC	4,596	36	1	[]
[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "TMS320C64X" ]	TMS320C64XTargetMachine	getInstrItineraryData	TMS320C64X	VLIW	LLVM	4,597	14	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "NVPTX" ]	NVPTXTargetTransformInfo21	getAnalysisUsage	NVPTX	GPU	LLVM	4,598	18	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "Start", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "MSP430" ]	MSP430AsmParser11	getStartLoc	MSP430	MPU	LLVM	4,599	11	1	[]

[ "<s>", "bool", "nonpic_symbol_mentioned_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "||", "GET_CODE", ...

[ "Return", "TRUE", "if", "X", "references", "a", "SYMBOL_REF", "or", "LABEL_REF", "whose", "symbol", "is", "n't", "protected", "by", "a", "PIC", "unspec", "." ]

[ "sh", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "1", "0" ]

sh4

nonpic_symbol_mentioned_p

sh

CPU

GCC

4,500

268

1

[]

[ "<s>", "bool", "isKZeroMasked", "(", ")", "const", "{", "return", "(", "Attributes", "&", "KZeroMasked", ")", "!=", "0", ";", "}", "</s>" ]

[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "k-zero-masked", "opcodes", "." ]

[ "X86", "0" ]

X86InstrFMA3Info11

isKZeroMasked

X86

CPU

LLVM

4,501

16

1

[]

[ "<s>", "int", "mips_ldst_scaled_shift", "(", "machine_mode", "mode", ")", "{", "int", "shift", "=", "exact_log2", "(", "GET_MODE_UNIT_SIZE", "(", "mode", ")", ")", ";", "if", "(", "shift", "<", "0", "||", "shift", ">", "8", ")", "gcc_unreachable", "(", "...

[ "Return", "the", "scale", "shift", "that", "applied", "to", "MSA", "LD/ST", "address", "offset", "." ]

[ "mips", "0", "8" ]

mips

mips_ldst_scaled_shift

mips

CPU

GCC

4,502

36

1

[]

[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "\"LowerFormalArguments Unhandled argument type: \"", "0", "MVT::i64", "BPF::GPRRegClass", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"defined with too many args\"", "\"functions with VarArgs ...

BPFISelLowering6

LowerFormalArguments

BPF

Virtual ISA

LLVM

4,503

398

1

[]

[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::getAtomicNoRetOp", "1", "0", "0", "1", "0", "AMDGPU::EXTRACT_SUBREG", "0", "0", "0", "AMDGPU::IMPLICIT_DEF" ]

SIISelLowering (2)3

AdjustInstrPostInstrSelection

AMDGPU

GPU

LLVM

4,504

244

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::NoRegister", "0", "AMDGPU::S_SUB_U32" ]

SIFrameLowering16

emitEpilogue

AMDGPU

GPU

LLVM

4,505

249

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AGC pseudo instruction expansion pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AGC", "\"AGC pseudo instruction expansion pass\"" ]

AGCExpandPseudos

getPassName

AGC

MPU

LLVM

4,506

11

1

[]

[ "<s>", "void", "msp430_split_movsi", "(", "rtx", "*", "operands", ")", "{", "rtx", "op00", ",", "op02", ",", "op10", ",", "op12", ";", "op00", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "0", "]", ",", "SImode", ",", "0", ")", ";", "...

[ "Called", "by", "movsi_x", "to", "generate", "the", "HImode", "operands", "." ]

[ "msp430", "0", "0", "0", "2", "1", "1", "1", "16", "0", "1", "16", "16", "1", "0", "1", "2", "0", "1", "2", "4", "3", "5", "2", "4", "3", "5", "2", "4", "3", "5" ]

msp4302

msp430_split_movsi

msp430

MPU

GCC

4,507

315

1

[]

[ "<s>", "bool", "TeakRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "Teak", "Teak" ]

TeakRegisterInfo

requiresRegisterScavenging

Teak

DSP

LLVM

4,508

16

1

[]

[ "<s>", "int", "avr_jump_mode", "(", "rtx", "x", ",", "rtx_insn", "*", "insn", ")", "{", "int", "dest_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "?", "XEXP", "(", "x", ",", "0", ")", ":", "x", "...

[ "Choose", "mode", "for", "jump", "insn", ":", "1", "-", "relative", "jump", "in", "range", "-63", "<", "=", "x", "<", "=", "62", ";", "2", "-", "relative", "jump", "in", "range", "-2046", "<", "=", "x", "<", "=", "2045", ";", "3", "-", "absolut...

[ "avr", "0", "63", "62", "1", "2046", "2045", "2", "3", "2" ]

avr

avr_jump_mode

avr

MPU

GCC

4,509

97

1

[]

[ "<s>", "static", "rtx", "mn10300_delegitimize_address", "(", "rtx", "orig_x", ")", "{", "rtx", "x", "=", "orig_x", ",", "ret", ",", "addend", "=", "NULL", ";", "bool", "need_mem", ";", "if", "(", "MEM_P", "(", "x", ")", ")", "x", "=", "XEXP", "(", ...

[ "Undo", "pic", "address", "legitimization", "for", "the", "benefit", "of", "debug", "info", "." ]

[ "mn10300", "0", "0", "0", "0", "0", "1", "1", "0", "0", "0", "1", "1" ]

mn10300

mn10300_delegitimize_address

mn10300

MPU

GCC

4,510

283

1

[]

[ "<s>", "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::FeatureGCN3Encoding", "\"Disassembly not yet supported for subtarget\"", "8", "0", "8", "0", "4", "AMDGPU", "4", "32", "AMDGPU", "AMDGPU::V_MAC_F32_e64_vi", "AMDGPU::V_MAC_F32_e64_si", "AMDGPU::V_MAC_F16_e64_vi", "AMDGPU::getNamedOperandIdx", "AMDGPU::O...

AMDGPUDisassembler37

getInstruction

AMDGPU

GPU

LLVM

4,511

414

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ReplaceFMULS: Erratum Fix LBR32: replace FMULS instruction with a \"", "\"routine using conversions/double precision operations to replace \"", "\"FMULS\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Sparc", "\"ReplaceFMULS: Erratum Fix LBR32: replace FMULS instruction with a \"", "\"routine using conversions/double precision operations to replace \"", "\"FMULS\"" ]

LeonPasses5

getPassName

Sparc

CPU

LLVM

4,512

13

1

[]

[ "<s>", "static", "void", "rs6000_debug_reg_print", "(", "int", "first_regno", ",", "int", "last_regno", ",", "const", "char", "*", "reg_name", ")", "{", "int", "r", ",", "m", ";", "for", "(", "r", "=", "first_regno", ";", "r", "<=", "last_regno", ";", ...

[ "Print", "interesting", "facts", "about", "registers", "." ]

[ "powerpcspe", "\"\"", "\"%s:\\t\"", "\"%s%d:\\t\"", "8", "0", "70", "\",\\n\\t\"", "8", "\"\"", "1", "\"%s%s/%d\"", "\"%s%s\"", "\", \"", "70", "\",\\n\\t\"", "8", "\"\"", "\"%s%s\"", "\"call-used\"", "\", \"", "70", "\",\\n\\t\"", "8", "\"\"", "\"%s%s\"", "\"fixe...

powerpcspe

rs6000_debug_reg_print

powerpcspe

CPU

GCC

4,513

366

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot have arguments\"" ]

MSP430ISelLowering (2)1

LowerFormalArguments

MSP430

MPU

LLVM

4,514

107

1

[]

[ "<s>", "MachineBasicBlock", "*", "WebAssemblyTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", "->", "getInstrI...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "WebAssembly", "WebAssembly", "\"Unexpected instr type to insert\"", "WebAssembly::FP_TO_SINT_I32_F32", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::FP_TO_UINT_I32_F32", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::FP_TO_SINT_I64_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::FP_TO_UINT_I64...

WebAssemblyISelLowering

EmitInstrWithCustomInserter

WebAssembly

Virtual ISA

LLVM

4,515

276

1

[]

[ "<s>", "bool", "sparc_expand_conditional_move", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "enum", "rtx_code", "rc", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "machine_mode", "cmp_mode", ";", "rtx", "cc_reg", ",", ...

[ "Emit", "code", "to", "conditionally", "move", "either", "OPERANDS", "[", "2", "]", "or", "OPERANDS", "[", "3", "]", "into", "OPERANDS", "[", "0", "]", "in", "MODE", ".", "OPERANDS", "[", "1", "]", "is", "the", "operator", "of", "the", "condition", "...

[ "sparc", "1", "1", "0", "0", "0", "1", "0", "0", "2", "3", "3", "2", "2", "3", "1", "0", "0", "0", "1", "2", "0", "0" ]

sparc4

sparc_expand_conditional_move

sparc

CPU

GCC

4,516

348

1

[]

[ "<s>", "bool", "OR1KFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "OR1K", "OR1K" ]

OR1KFrameLowering

hasFP

OR1K

CPU

LLVM

4,517

78

1

[]

[ "<s>", "void", "AMDGPUFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "R600" ]

AMDGPUFrameLowering

emitEpilogue

R600

GPU

LLVM

4,518

16

1

[]

[ "<s>", "bool", "isZero", "(", ")", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "...

[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]

[ "VE", "0" ]

VEAsmParser (2)

isZero

VE

CPU

LLVM

4,519

52

1

[]

[ "<s>", "static", "void", "pa_output_function_epilogue", "(", "FILE", "*", "file", ")", "{", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";", "bool", "extra_nop", ";", "if", "(", "NOTE_P", "(", "insn", ")", ")", "insn", "=", "prev_real_insn", ...

[ "This", "function", "generates", "the", "assembly", "code", "for", "function", "exit", ".", "Args", "are", "as", "for", "output_function_prologue", "(", ")", ".", "The", "function", "epilogue", "should", "not", "depend", "on", "the", "current", "stack", "point...

[ "pa", "0", "\"\\tnop\\n\"", "\"\\t.EXIT\\n\\t.PROCEND\\n\"", "2", "4", "0", "1", "1" ]

pa

pa_output_function_epilogue

pa

CPU

GCC

4,520

220

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerFREM", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "auto", "Flags", "=",...

[ "Split", "a", "vector", "store", "into", "multiple", "scalar", "stores", "." ]

[ "AMDGPU", "AMDGPU", "0", "1", "ISD::FDIV", "ISD::FTRUNC", "ISD::FNEG", "ISD::FMA" ]

AMDGPUISelLowering (2)1

LowerFREM

AMDGPU

GPU

LLVM

4,521

143

1

[]

[ "<s>", "uint64_t", "MipsFrameLowering", "::", "estimateStackSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", ...

[ "Estimate", "and", "return", "the", "size", "of", "the", "stack", "frame", "." ]

[ "Mips", "Mips", "0", "0", "0" ]

MipsFrameLowering24

estimateStackSize

Mips

CPU

LLVM

4,522

231

1

[]

[ "<s>", "bool", "tilegx_bitfield_operand_p", "(", "HOST_WIDE_INT", "n", ",", "int", "*", "first_bit", ",", "int", "*", "last_bit", ")", "{", "int", "i", ";", "if", "(", "n", "==", "0", ")", "return", "false", ";", "for", "(", "i", "=", "0", ";", "i"...

[ "Return", "true", "iff", "n", "contains", "exactly", "one", "contiguous", "sequence", "of", "1", "bits", ",", "possibly", "wrapping", "around", "from", "high", "bits", "to", "low", "bits", "." ]

[ "tilegx", "0", "0", "64", "1", "1", "0", "1", "63" ]

tilegx

tilegx_bitfield_operand_p

tilegx

VLIW

GCC

4,523

124

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"NVPTX optimize redundant cvta.to.local instruction\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "NVPTX", "\"NVPTX optimize redundant cvta.to.local instruction\"" ]

NVPTXPeephole

getPassName

NVPTX

GPU

LLVM

4,524

11

1

[]

[ "<s>", "bool", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "override", "{", "return", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "(...

[ "Return", "true", "if", "the", "target", "supports", "that", "a", "subset", "of", "CSRs", "for", "the", "given", "machine", "function", "is", "handled", "explicitly", "via", "copies", "." ]

[ "AArch64" ]

AArch64ISelLowering (2)1

supportSplitCSR

AArch64

CPU

LLVM

4,525

39

1

[]

[ "<s>", "const", "LegalizerInfo", "*", "getLegalizerInfo", "(", ")", "const", "override", "{", "return", "Legalizer", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Expose", "LegalizerInfo", "so", "the", "clients", "can", "re-use", "." ]

[ "X86" ]

X86Subtarget24

getLegalizerInfo

X86

CPU

LLVM

4,526

17

1

[]

[ "<s>", "void", "WebAssemblyFrameLowering", "::", "writeSPToGlobal", "(", "unsigned", "SrcReg", ",", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertStore", ",", "const", "DebugLoc", "&", "...

[ "Write", "SP", "back", "to", "__stack_pointer", "global", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"__stack_pointer\"", "WebAssembly::SET_GLOBAL_I32", "WebAssemblyII::MO_SYMBOL_GLOBAL" ]

WebAssemblyFrameLowering10

writeSPToGlobal

WebAssembly

Virtual ISA

LLVM

4,527

98

1

[]

[ "<s>", "bool", "SPIRVBasicBlockDominance", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DominatorTree", "&", "DT", "=", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "SmallVector", "<", "BasicB...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "SPIRV", "SPIRV", "16", "0" ]

SPIRVBasicBlockDominance

runOnFunction

SPIRV

Virtual ISA

LLVM

4,528

168

1

[]

[ "<s>", "void", "TOYInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pri...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "TOY", "TOY" ]

TOYInstPrinter1

printInst

TOY

CPU

LLVM

4,529

38

1

[]

[ "<s>", "const", "MCPhysReg", "*", "CSKYRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "CSKYSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "CSKYSubtarget", ">", "(", ")", ";", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "CSKY", "CSKY", "CSKY", "CSKY", "\"interrupt\"" ]

CSKYRegisterInfo1

getCalleeSavedRegs

CSKY

CPU

LLVM

4,530

128

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "getPointerRegClass", "(", "unsigned", "Kind", "=", "0", ")", "const", "{", "return", "&", "BF", "::", "PRegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "Blackfin", "0", "BF::PRegClass" ]

BlackfinRegisterInfo1

getPointerRegClass

Blackfin

DSP

LLVM

4,531

19

1

[]

[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]

[ "DLX" ]

DLXTargetMachine

isMachineVerifierClean

DLX

CPU

LLVM

4,532

11

1

[]

[ "<s>", "void", "riscv_split_doubleword_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "!", "TARGET_64BIT", "&&", "TARGET_XTHEADFMV", ")", "{", "if", "(", "FP_REG_RTX_P", "(", "dest", ")", ")", "{", "rtx", "low_src", "=", "riscv_subword"...

[ "Split", "a", "doubleword", "move", "from", "SRC", "to", "DEST", ".", "On", "32-bit", "targets", ",", "this", "function", "handles", "64-bit", "moves", "for", "which", "riscv_split_64bit_move_p", "holds", ".", "For", "64-bit", "targets", ",", "this", "function...

[ "riscv" ]

riscv1

riscv_split_doubleword_move

riscv

CPU

GCC

4,533

201

1

[]

[ "<s>", "SparcSubtarget", "&", "SparcSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "IsV9", "=", "false", ";", "IsLeon", "=", "false", ";", "V8DeprecatedInsts", "=", "false", ";", "IsVIS", "=", "f...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Sparc", "Sparc", "Sparc", "\"v9\"", "\"v8\"" ]

SparcSubtarget24

initializeSubtargetDependencies

Sparc

CPU

LLVM

4,534

99

1

[]

[ "<s>", "void", "AMDGPUPerfHint", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "FIM", ".", "find", "(", "&", "F", ")", "!=", "FIM", ".", "end", "(", ")", ")", "return", ";", "const", "Module", "&", "M", "=", "*", "F", "...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "\"No func info\"", "\" MemInst: \"", "\" IAMInst: \"", "\" LSMInst: \"", "\" TotalInst: \"", "\" is memory bound\\n\"", "AMDGPU::isEntryFunctionCC", "\" needs limit wave\\n\"" ]

AMDGPUPerfHintAnalysis14

runOnFunction

AMDGPU

GPU

LLVM

4,535

205

1

[]

[ "<s>", "static", "bool", "avr_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "REG_CC", ")", "return", "mode", "==", "CCmode", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", ...

[ "Returns", "1", "if", "a", "value", "of", "mode", "MODE", "can", "be", "stored", "starting", "with", "hard", "register", "number", "REGNO", ".", "On", "the", "enhanced", "core", ",", "anything", "larger", "than", "1", "byte", "must", "start", "in", "even...

[ "avr", "1", "4", "1" ]

avr

avr_hard_regno_mode_ok

avr

MPU

GCC

4,536

60

1

[]

[ "<s>", "bool", "LEGPassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "{", "{", "@", "For", "GlobalISel" ]

[ "LEG", "LEG" ]

LEGTargetMachine

addPreISel

LEG

CPU

LLVM

4,537

11

1

[]

[ "<s>", "static", "unsigned", "int", "loongarch_build_integer", "(", "struct", "loongarch_integer_op", "*", "codes", ",", "HOST_WIDE_INT", "value", ")", "{", "unsigned", "int", "cost", "=", "0", ";", "HOST_WIDE_INT", "low_part", "=", "TARGET_64BIT", "?", "value", ...

[ "Fill", "CODES", "with", "a", "sequence", "of", "rtl", "operations", "to", "load", "VALUE", ".", "Return", "the", "number", "of", "operations", "needed", "." ]

[ "loongarch", "0", "32", "32", "0", "0", "0", "0", "0", "0", "1", "1", "0", "1", "1", "1", "2", "0", "2", "0", "1UL", "31", "31", "52", "52", "1", "12", "44", "32", "1ULL", "51", "51", "52", "52" ]

loongarch

loongarch_build_integer

loongarch

CPU

GCC

4,538

378

1

[]

[ "<s>", "void", "tilepro_expand_set_const32", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "rtx", "temp", ";", "if", "(", "CONST_INT_P", "(", "op1", ")", ")", "{", "expand_set_cint32", "(",...

[ "Load", "OP1", ",", "a", "32-bit", "constant", ",", "into", "OP0", ",", "a", "register", ".", "We", "know", "it", "ca", "n't", "be", "done", "in", "one", "insn", "when", "we", "get", "here", ",", "the", "move", "expander", "guarantees", "this", "." ]

[ "tilepro" ]

tilepro

tilepro_expand_set_const32

tilepro

VLIW

GCC

4,539

76

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "AArch64", "AArch64", "ISD::InputArg", "AArch64", "AArch64", "16", "0", "0", "MVT::i64", "\"unexpected return calling convention register assignment\"", "1", "2", "\"Unknown loc info!\"", "ISD::BITCAST", "ISD::SRL", "32" ]

AArch64ISelLowering (2)3

LowerCallResult

AArch64

CPU

LLVM

4,540

396

1

[]

[ "<s>", "static", "bool", "ix86_fixed_condition_code_regs", "(", "unsigned", "int", "*", "p1", ",", "unsigned", "int", "*", "p2", ")", "{", "*", "p1", "=", "FLAGS_REG", ";", "*", "p2", "=", "FPSR_REG", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "the", "fixed", "registers", "used", "for", "condition", "codes", "." ]

[ "i386" ]

i3863

ix86_fixed_condition_code_regs

i386

CPU

GCC

4,541

29

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ")", "const", "{", "assert", "(", "MIa", ".", "mayLoadOrStore", "(", ")", "&&", "\"MIa must be a load or s...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "RI5CY", "RISCV", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"", "0", "0", "0", "0" ]

RISCVInstrInfo

areMemAccessesTriviallyDisjoint

RI5CY

CPU

LLVM

4,542

204

1

[]

[ "<s>", "Register", "AVRTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", ";", "if", "(", "VT", "==", "LLT", "::", "scalar", ...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "AVR", "AVR", "8", "\"r0\"", "AVR::R0", "\"r1\"", "AVR::R1", "0", "\"r0\"", "AVR::R1R0", "\"sp\"", "AVR::SP", "0", "\"Invalid register name \\\"\"", "\"\\\".\"" ]

AVRISelLowering11

getRegisterByName

AVR

MPU

LLVM

4,543

128

1

[]

[ "<s>", "unsigned", "ARM64InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "ARM64", "ARM64", "ARM64::STRWui", "ARM64::STRXui", "ARM64::STRBui", "ARM64::STRHui", "ARM64::STRSui", "ARM64::STRDui", "ARM64::STRQui", "0", "0", "1", "2", "2", "0", "1", "0", "0" ]

ARM64InstrInfo

isStoreToStackSlot

ARM64

CPU

LLVM

4,544

148

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"X86 Machine Code Emitter\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Machine Code Emitter\"" ]

X86CodeEmitter

getPassName

X86

CPU

LLVM

4,545

13

1

[]

[ "<s>", "void", "MandarinFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MandarinInstrInfo", "&", "TII", "=",...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Mandarin", "0", "MD::ADJCALLSTACKDOWN", "MD::SUBri", "MD::R30", "MD::R30", "MD::ADDri", "MD::R30", "MD::R30" ]

MandarinFrameLowering

eliminateCallFramePseudoInstr

Mandarin

CPU

LLVM

4,546

178

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "LC3" ]

LC3AsmBackend

relaxInstruction

LC3

CPU

LLVM

4,547

16

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "create...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "ARM", "ARM", "1", "ARM" ]

ARMTargetMachine (2)1

addIRPasses

ARM

CPU

LLVM

4,548

128

1

[]

[ "<s>", "unsigned", "BlackfinInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case"...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Blackfin", "BF::LOAD32fi", "BF::LOAD16fi", "1", "2", "2", "0", "1", "0", "0" ]

BlackfinInstrInfo

isLoadFromStackSlot

Blackfin

DSP

LLVM

4,549

110

1

[]

[ "<s>", "rtx", "mips_expand_thread_pointer", "(", "rtx", "tp", ")", "{", "rtx", "fn", ";", "if", "(", "TARGET_MIPS16", ")", "{", "if", "(", "!", "mips16_rdhwr_stub", ")", "mips16_rdhwr_stub", "=", "new", "mips16_rdhwr_one_only_stub", "(", ")", ";", "fn", "=",...

[ "Return", "a", "pseudo", "register", "that", "contains", "the", "current", "thread", "pointer", "." ]

[ "mips" ]

mips

mips_expand_thread_pointer

mips

CPU

GCC

4,550

66

1

[]

[ "<s>", "MachineBasicBlock", "*", "MipsTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "ass...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Mips", "Mips", "\"Unexpected instr type to insert\"", "Mips::ATOMIC_LOAD_ADD_I8", "1", "Mips::ADDu", "Mips::ATOMIC_LOAD_ADD_I16", "2", "Mips::ADDu", "Mips::ATOMIC_LOAD_ADD_I32", "4", "Mips::ADDu", "Mips::ATOMIC_LOAD_AND_I8", "1", "Mips::AND", "Mips::ATOMIC_LOAD_AND_I16", "2", "Mip...

MipsISelLowering117

EmitInstrWithCustomInserter

Mips

CPU

LLVM

4,551

477

1

[]

[ "<s>", "static", "constexpr", "ArgDescriptor", "createArg", "(", "const", "ArgDescriptor", "&", "Arg", ",", "unsigned", "Mask", ")", "{", "return", "ArgDescriptor", "(", "Arg", ".", "Reg", ",", "Mask", ",", "Arg", ".", "IsStack", ",", "Arg", ".", "IsSet", ...

[ "Convenience", "wrapper", "." ]

[ "AMDGPU" ]

AMDGPUArgumentUsageInfo

createArg

AMDGPU

GPU

LLVM

4,552

33

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine47

addPostRegAlloc

WebAssembly

Virtual ISA

LLVM

4,553

20

1

[]

[ "<s>", "static", "bool", "mips_hard_regno_mode_ok_uncached", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "size", ";", "enum", "mode_class", "mclass", ";", "if", "(", "mode", "==", "CCV2mode", ")", "return", "(", ...

[ "Return", "true", "if", "register", "REGNO", "can", "store", "a", "value", "of", "mode", "MODE", ".", "The", "result", "of", "this", "function", "is", "cached", "in", "mips_hard_regno_mode_ok", "." ]

[ "mips", "2", "0", "4", "0", "1", "0", "0", "1", "4", "1", "0", "1", "0", "2", "2", "1", "0" ]

mips

mips_hard_regno_mode_ok_uncached

mips

CPU

GCC

4,554

407

1

[]

[ "<s>", "static", "bool", "hasCopyImplyingStackAdjustment", "(", "const", "MachineFunction", "&", "MF", ")", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "return", "any_of", "(", "MRI", ".", "reg_instructions", "...

[ "Returns", "true", "if", "the", "function", "contains", "operations", "which", "will", "lower", "down", "to", "instructions", "which", "manipulate", "the", "stack", "pointer", "." ]

[ "X86", "X86::EFLAGS" ]

X86ISelLowering102

hasCopyImplyingStackAdjustment

X86

CPU

LLVM

4,555

53

1

[]

[ "<s>", "inline", "static", "MCDisassembler", "::", "DecodeStatus", "addOperand", "(", "MCInst", "&", "Inst", ",", "const", "MCOperand", "&", "Opnd", ")", "{", "Inst", ".", "addOperand", "(", "Opnd", ")", ";", "return", "Opnd", ".", "isValid", "(", ")", "...

[ "Add", "an", "operand", "." ]

[ "AMDGPU" ]

AMDGPUDisassembler1

addOperand

AMDGPU

GPU

LLVM

4,556

40

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"XCore FRAME_TO_ARGS_OFFSET Elimination\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "XCore", "\"XCore FRAME_TO_ARGS_OFFSET Elimination\"" ]

XCoreFrameToArgsOffsetElim

getPassName

XCore

MPU

LLVM

4,557

13

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM", "0", "ARM::tGPRRegisterClass", "ARM::GPRRegisterClass", "ARM::GPRRegisterClass", "ARM::STR", "0", "0", "ARM::DPRRegisterClass", "ARM::DPR_VFP2RegisterClass", "ARM::DPR_8RegisterClass", "ARM::VSTRD", "0", "ARM::SPRRegisterClass", "ARM::VSTRS", "0", "ARM::QPRRegisterCla...

ARMBaseInstrInfo16

storeRegToStackSlot

ARM

CPU

LLVM

4,558

451

1

[]

[ "<s>", "bool", "HexagonAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon", "0", "\"{\"", "1", "\"Brackets should be by themselves\"", "\"Already in a packet\"", "\"}\"", "1", "\"Brackets should be by themselves\"", "\"Not in a packet\"", "Hexagon" ]

HexagonAsmParser1

MatchAndEmitInstruction

Hexagon

DSP

LLVM

4,559

285

1

[]

[ "<s>", "unsigned", "SITargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT"...

[ "Certain", "targets", "such", "as", "MIPS", "require", "that", "some", "types", "such", "as", "vectors", "are", "always", "broken", "down", "into", "scalars", "in", "some", "contexts", "." ]

[ "AMDGPU", "SI", "AMDGPU", "32", "64", "MVT::i32", "2", "16", "MVT::v2i16", "MVT::v2f16", "1", "2" ]

SIISelLowering (2)3

getVectorTypeBreakdownForCallingConv

AMDGPU

GPU

LLVM

4,560

194

1

[]

[ "<s>", "static", "bool", "arc_enter_leave_p", "(", "uint64_t", "gmask", ")", "{", "int", "regno", ";", "unsigned", "int", "rmask", "=", "0", ";", "if", "(", "!", "gmask", ")", "return", "false", ";", "for", "(", "regno", "=", "ENTER_LEAVE_START_REG", ";"...

[ "Check", "if", "we", "have", "a", "continous", "range", "to", "be", "save/restored", "with", "the", "help", "of", "enter/leave", "instructions", ".", "A", "vaild", "register", "range", "starts", "from", "$", "r13", "and", "is", "up", "to", "(", "including"...

[ "arc", "0", "1ULL", "1ULL" ]

arc

arc_enter_leave_p

arc

MPU

GCC

4,561

67

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine102

addIRPasses

AMDGPU

GPU

LLVM

4,562

257

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "Subtarget", ".", "hasVSX", "(", ")", ")", "return", "fals...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "PowerPC", "PPC", "MVT::f32", "MVT::f64", "MVT::ppcf128" ]

PPCISelLowering (2)7

isFPImmLegal

PowerPC

CPU

LLVM

4,563

74

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "splitValueIntoRegisterParts", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Val", ",", "SDValue", "*", "Parts", ",", "unsigned", "NumParts", ",", "MVT", "PartVT", ",", "Optional...

[ "Target-specific", "splitting", "of", "values", "into", "parts", "that", "fit", "a", "register", "storing", "a", "legal", "type", "." ]

[ "RISCV", "RISCV", "MVT::f16", "MVT::f32", "ISD::BITCAST", "MVT::i16", "ISD::ANY_EXTEND", "MVT::i32", "ISD::OR", "MVT::i32", "0xFFFF0000", "MVT::i32", "ISD::BITCAST", "MVT::f32", "0", "0", "0", "\"The number of element should not be zero.\"", "ISD::BITCAST", "ISD::INSERT_SUBVECT...

RISCVISelLowering1

splitValueIntoRegisterParts

RISCV

CPU

LLVM

4,564

367

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "canMacroFuseCmp", "(", ")", "{", "return", "ST", "->", "hasMacroFusion", "(", ")", "||", "ST", "->", "hasBranchFusion", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "can", "fuse", "a", "compare", "and", "branch", "." ]

[ "X86", "X86" ]

X86TargetTransformInfo (2)1

canMacroFuseCmp

X86

CPU

LLVM

4,565

21

1

[]

[ "<s>", "const", "char", "*", "M68kTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "M68kISD", "::", "CALL", ":", "return", "\"M68kISD::CALL\"", ";", "case", "M68kISD", "::", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "M68k", "M68k", "M68kISD::CALL", "\"M68kISD::CALL\"", "M68kISD::TAIL_CALL", "\"M68kISD::TAIL_CALL\"", "M68kISD::RET", "\"M68kISD::RET\"", "M68kISD::TC_RETURN", "\"M68kISD::TC_RETURN\"", "M68kISD::ADD", "\"M68kISD::ADD\"", "M68kISD::SUB", "\"M68kISD::SUB\"", "M68kISD::ADDX", "\"M68kISD:...

M68kISelLowering

getTargetNodeName

M68k

MPU

LLVM

4,566

216

1

[]

[ "<s>", "static", "rtx", "arc_process_double_reg_moves", "(", "rtx", "*", "operands", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "val", ";", "enum", "usesDxState", "{", "none",...

[ "Handle", "DOUBLE_REGS", "uses", ".", "Operand", "0", ":", "destination", "register", "Operand", "1", ":", "source", "register" ]

[ "arc", "0", "1", "40", "44", "0", "40", "44", "0", "2", "4", "0", "1", "1", "4", "0", "3" ]

arc4

arc_process_double_reg_moves

arc

MPU

GCC

4,567

311

1

[]

[ "<s>", "void", "AArch64MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "v...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "AArch64", "AArch64", "AArch64::TLSDESCCALL", "0", "0", "AArch64::CompilerBarrier", "AArch64::SPACE", "support::endian", "support::little" ]

AArch64MCCodeEmitter15

encodeInstruction

AArch64

CPU

LLVM

4,568

173

1

[]

[ "<s>", "int", "iq2000_can_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "0", ";", "if", "(", "regs_ever_live", "[", "31", "]", "||", "profile_flag", ")", "return", "0", ";", "if", "(", "cfun", "->", "machine"...

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

[ "iq2000", "0", "31", "0", "0", "0" ]

iq20002

iq2000_can_use_return_insn

iq2000

CPU

GCC

4,569

54

1

[]

[ "<s>", "void", "NVPTXTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "NVPTX", "NVPTX", "1" ]

NVPTXISelLowering (2)

LowerAsmOperandForConstraint

NVPTX

GPU

LLVM

4,570

56

1

[]

[ "<s>", "const", "uint16_t", "*", "HexagonRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegsV2", "[", "]", "=", "{", "Hexagon", "::", "R24", ",", "Hexagon", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Hexagon", "Hexagon", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27", "0", "Hexagon::R16", "Hexagon::R17", "Hexagon::R18", "Hexagon::R19", "Hexagon::R20", "Hexagon::R21", "Hexagon::R22", "Hexagon::R23", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27...

HexagonRegisterInfo10

getCalleeSavedRegs

Hexagon

DSP

LLVM

4,571

150

1

[]

[ "<s>", "int", "cris_cfun_uses_pic_table", "(", "void", ")", "{", "return", "current_function_uses_pic_offset_table", ";", "}", "</s>" ]

[ "Return", "current_function_uses_pic_offset_table", ".", "For", "use", "in", "cris.md", ",", "since", "some", "generated", "files", "do", "not", "include", "function.h", "." ]

[ "cris" ]

cris3

cris_cfun_uses_pic_table

cris

MPU

GCC

4,572

10

1

[]

[ "<s>", "bool", "NVPTXPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "createNVPTXPrologEpilogPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetMachine1

addPostRegAlloc

NVPTX

GPU

LLVM

4,573

18

1

[]

[ "<s>", "bool", "FalkorMarkStridedAccesses", "::", "run", "(", ")", "{", "bool", "MadeChange", "=", "false", ";", "for", "(", "Loop", "*", "L", ":", "LI", ")", "for", "(", "auto", "LIt", "=", "df_begin", "(", "L", ")", ",", "LE", "=", "df_end", "(",...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "AArch64" ]

AArch64FalkorHWPFFix

run

AArch64

CPU

LLVM

4,574

57

1

[]

[ "<s>", "static", "bool", "aarch64_evpc_ins", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "machine_mode", "mode", "=", "d", "->", "vmode", ";", "unsigned", "HOST_WIDE_INT", "nelt", ";", "if", "(", "d", "->", "vec_flags", "!=", "VEC_ADVSIMD", ")", ...

[ "Recognize", "patterns", "suitable", "for", "the", "INS", "instructions", "." ]

[ "aarch64", "1", "0", "1", "1", "1", "0", "1", "1", "1", "5", "0", "1", "2", "1", "3", "4", "5" ]

aarch641

aarch64_evpc_ins

aarch64

CPU

GCC

4,575

375

1

[]

[ "<s>", "static", "void", "mmix_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "fputs", "(", "\"! mmixal:= 8H LOC Data_Section\\n\"", ",", "asm_out_file", ")", ";", "text_section", "(", ")", ";", "}", "</s>" ]

[ "TARGET_ASM_FILE_START", ".", "We", "just", "emit", "a", "little", "comment", "for", "the", "time", "being", "." ]

[ "mmix", "\"! mmixal:= 8H LOC Data_Section\\n\"" ]

mmix3

mmix_file_start

mmix

CPU

GCC

4,576

23

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "const", ...

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "0x7FFF", "0", "1" ]

PPCRegisterInfo3

requiresFrameIndexScavenging

PowerPC

CPU

LLVM

4,577

199

1

[]

[ "<s>", "static", "void", "ix86_sse_copysign_to_positive", "(", "rtx", "result", ",", "rtx", "abs_value", ",", "rtx", "sign", ",", "rtx", "mask", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "sign", ")", ";", "rtx", "sgn", "=", "gen_reg_rtx", "("...

[ "Expand", "copysign", "from", "SIGN", "to", "the", "positive", "value", "ABS_VALUE", "storing", "in", "RESULT", ".", "If", "MASK", "is", "non-null", ",", "it", "shall", "be", "a", "mask", "to", "mask", "out", "the", "sign-bit", "." ]

[ "i386", "1" ]

i3864

ix86_sse_copysign_to_positive

i386

CPU

GCC

4,578

188

1

[]

[ "<s>", "static", "arm_stack_offsets", "*", "arm_get_frame_offsets", "(", "void", ")", "{", "struct", "arm_stack_offsets", "*", "offsets", ";", "unsigned", "long", "func_type", ";", "int", "leaf", ";", "int", "saved", ";", "HOST_WIDE_INT", "frame_size", ";", "off...

[ "Calculate", "stack", "offsets", ".", "These", "are", "used", "to", "calculate", "register", "elimination", "offsets", "and", "in", "prologue/epilogue", "code", ".", "Also", "calculates", "which", "registers", "should", "be", "saved", "." ]

[ "arm", "4", "0", "4", "8", "12", "4", "16", "0", "7", "4", "7", "4", "7" ]

arm3

arm_get_frame_offsets

arm

CPU

GCC

4,579

333

1

[]

[ "<s>", "RISCVTargetLowering", "::", "ConstraintType", "RISCVTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "RISCV", "RISCV", "RISCV", "1", "0" ]

RISCVISelLowering4

getConstraintType

RISCV

CPU

LLVM

4,580

52

1

[]

[ "<s>", "void", "X86TargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDValue"...

[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]

[ "X86", "X86", "0", "\"Lowering returned the wrong number of results!\"", "0" ]

X86ISelLowering (2)8

LowerOperationWrapper

X86

CPU

LLVM

4,581

102

1

[]

[ "<s>", "inline", "const", "AMDGPUInstrInfo", "*", "AMDGPUSubtarget", "::", "getInstrInfo", "(", ")", "const", "{", "if", "(", "getGeneration", "(", ")", ">=", "SOUTHERN_ISLANDS", ")", "return", "static_cast", "<", "const", "SISubtarget", "*", ">", "(", "this",...

[ "TargetInstrInfo", "getter", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "SI", "R600" ]

AMDGPUSubtarget100

getInstrInfo

AMDGPU

GPU

LLVM

4,582

50

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "assert", "(", "Pred1", ".", "siz...

[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]

[ "PowerPC", "PPC", "2", "\"Invalid PPC first predicate\"", "2", "\"Invalid PPC second predicate\"", "1", "PPC::CTR8", "1", "PPC::CTR", "1", "PPC::CTR8", "1", "PPC::CTR", "PPC::Predicate", "PPC::Predicate", "0", "PPC::Predicate", "PPC::Predicate", "0", "PPC::PRED_LE", "PPC::P...

PPCInstrInfo108

SubsumesPredicate

PowerPC

CPU

LLVM

4,583

212

1

[]

[ "<s>", "MachineBasicBlock", "*", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "M...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "AArch64", "AArch64", "\"Unexpected instruction for custom inserter!\"", "AArch64::F128CSEL", "AArch64::CATCHRET" ]

AArch64ISelLowering135

EmitInstrWithCustomInserter

AArch64

CPU

LLVM

4,584

84

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "&", "CmpInstr", ",", "unsigned", "SrcReg", ",", "unsigned", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "co...

[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", ...

[ "AArch64", "AArch64", "AArch64::NZCV", "1", "AArch64::WZR", "AArch64::XZR", "\"Some operands reg class are incompatible!\"", "0", "1", "\"CmpValue must be 0 or 1!\"", "0", "0", "0" ]

AArch64InstrInfo (2)

optimizeCompareInstr

AArch64

CPU

LLVM

4,585

230

1

[]

[ "<s>", "void", "sparc_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "retval", ",", "mem", ",", "oldval", ",", "newval", ";", "machine_mode", "mode", ";", "enum", "memmodel", "model", ";", "bval", "=", "operands",...

[ "Expand", "code", "to", "perform", "a", "compare-and-swap", "." ]

[ "sparc", "0", "1", "2", "3", "4", "6", "3", "1", "1", "1", "1", "3", "2" ]

sparc

sparc_expand_compare_and_swap

sparc

CPU

GCC

4,586

225

1

[]

[ "<s>", "static", "void", "arc_external_libcall", "(", "rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_MANGLE_CPU_LIBGCC", ")", "{", "fprintf", "(", "FILE", ",", "\"\\t.rename\\t_%s, _%s%s\\n\"", ",", "XSTR", "(", "SYMREF", ",", "0", ")", ",", "X...

[ "Worker", "function", "for", "TARGET_ASM_EXTERNAL_LIBCALL", "." ]

[ "arc", "\"\\t.rename\\t_%s, _%s%s\\n\"", "0", "0" ]

arc3

arc_external_libcall

arc

MPU

GCC

4,587

39

1

[]

[ "<s>", "bool", "OR1KAsmParser", "::", "ParseInstruction", "(", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "size_t", "dotLoc", "=", "Name", ".", "find", "(", "'.'", ")"...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "OR1K", "OR1K", "OR1KOperand::CreateToken", "0", "OR1KOperand::CreateToken", "OR1KOperand::CreateToken", "OR1KOperand::CreateToken" ]

OR1KAsmParser

ParseInstruction

OR1K

CPU

LLVM

4,588

217

1

[]

[ "<s>", "rtx", "gen_pop", "(", "rtx", "arg", ")", "{", "if", "(", "REG_P", "(", "arg", ")", "&&", "GET_MODE", "(", "arg", ")", "!=", "word_mode", ")", "arg", "=", "gen_rtx_REG", "(", "word_mode", ",", "REGNO", "(", "arg", ")", ")", ";", "return", ...

[ "Generate", "an", "``", "pop", "''", "pattern", "for", "input", "ARG", "." ]

[ "i386" ]

i386

gen_pop

i386

CPU

GCC

4,589

52

1

[]

[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "Expr", ";", "}", "</s>" ]

[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]

[ "Sparc" ]

SparcMCExpr

getSubExpr

Sparc

CPU

LLVM

4,590

12

1

[]

[ "<s>", "DecodeStatus", "PPCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "auto", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "PowerPC", "PPC", "support::endian", "support::endian", "PPC::FeaturePrefixInstrs", "8", "4", "32", "8", "4", "4", "0", "PPC::FeatureQPX", "PPC::FeatureSPE" ]

PPCDisassembler11

getInstruction

PowerPC

CPU

LLVM

4,591

285

1

[]

[ "<s>", "int", "getIntImmCostInst", "(", "unsigned", "Opc", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ",",...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "Lanai" ]

LanaiTargetTransformInfo10

getIntImmCostInst

Lanai

CPU

LLVM

4,592

35

1

[]

[ "<s>", "align_flags", "rs6000_loop_align", "(", "rtx", "label", ")", "{", "basic_block", "bb", ";", "int", "ninsns", ";", "if", "(", "!", "can_override_loop_align", ")", "return", "align_loops", ";", "bb", "=", "BLOCK_FOR_INSN", "(", "label", ")", ";", "nins...

[ "Implement", "LOOP_ALIGN", "." ]

[ "rs6000", "4", "8", "5" ]

rs6000

rs6000_loop_align

rs6000

CPU

GCC

4,593

80

1

[]

[ "<s>", "virtual", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "LLVM_OVERRIDE", "{", "return", "createSystemZObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "SystemZ", "SystemZ" ]

SystemZMCAsmBackend29

createObjectWriter

SystemZ

CPU

LLVM

4,594

21

1

[]

[ "<s>", "static", "AMDGPUOperand", "::", "Ptr", "CreateReg", "(", "const", "AMDGPUAsmParser", "*", "AsmParser", ",", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "AMDGPUOperand", "...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAsmParser15

CreateReg

AMDGPU

GPU

LLVM

4,595

70

1

[]

[ "<s>", "static", "reg_class_t", "arm_preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "TARGET_32BIT", ")", "return", "rclass", ";", "else", "{", "if", "(", "rclass", "==", "GENERAL_REGS", ")", "re...

[ "Worker", "function", "for", "TARGET_PREFERRED_RELOAD_CLASS", ".", "Given", "an", "rtx", "X", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", ".", ...

[ "arm" ]

arm

arm_preferred_reload_class

arm

CPU

GCC

4,596

36

1

[]

[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "TMS320C64X" ]

TMS320C64XTargetMachine

getInstrItineraryData

TMS320C64X

VLIW

LLVM

4,597

14

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "NVPTX" ]

NVPTXTargetTransformInfo21

getAnalysisUsage

NVPTX

GPU

LLVM

4,598

18

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "Start", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "MSP430" ]

MSP430AsmParser11

getStartLoc

MSP430

MPU

LLVM

4,599

11

1

[]