docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "MCPhysReg", "", "SICRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_O32_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "SIC", "SIC" ]	SICRegisterInfo	getCalleeSavedRegs	SIC	CPU	LLVM	4,700	18	1	[]
[ "<s>", "SDValue", "AlphaTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Alpha", "Alpha", "ISD::InputArg", "16", "Alpha", "0", "1", "0", "2", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE" ]	AlphaISelLowering1	LowerCallResult	Alpha	MPU	LLVM	4,701	293	1	[]
[ "<s>", "void", "ARMBankConflictHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "Accesses", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "ARM", "ARM" ]	ARMHazardRecognizer19	AdvanceCycle	ARM	CPU	LLVM	4,702	14	1	[]
[ "<s>", "void", "NVPTXTargetStreamer", "::", "emitDwarfFileDirective", "(", "StringRef", "Directive", ")", "{", "DwarfFiles", ".", "emplace_back", "(", "Directive", ")", ";", "}", "</s>" ]	[ "Record", "DWARF", "file", "directives", "for", "later", "output", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXTargetStreamer (2)	emitDwarfFileDirective	NVPTX	GPU	LLVM	4,703	17	1	[]
[ "<s>", "bool", "single_dest_per_chain", "(", "const", "rtx", "&", "t", "ATTRIBUTE_UNUSED", ",", "insn_info_list_t", "", "v", ",", "void", "", "arg", "ATTRIBUTE_UNUSED", ")", "{", "for", "(", "int", "i", "=", "v", "->", "length", "(", ")", "-", "1", "...	[ "Callback", "function", "to", "traverse", "the", "tag", "map", "and", "drop", "loads", "that", "have", "the", "same", "destination", "and", "and", "in", "the", "same", "chain", "of", "occurrence", ".", "Routine", "always", "returns", "true", "to", "allow", ...	[ "aarch64", "1", "1", "2", "0" ]	falkor-tag-collision-avoidance	single_dest_per_chain	aarch64	CPU	GCC	4,704	124	1	[]
[ "<s>", "int", "h8300_legitimate_address_p", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "int", "strict", ")", "{", "if", "(", "h8300_rtx_ok_for_base_p", "(", "x", ",", "strict", ")", ")", "return", "1", ";", "if", "(", "CONSTANT_ADDRESS_P", ...	[ "Return", "nozero", "if", "X", "is", "a", "legitimate", "address", ".", "On", "the", "H8/300", ",", "a", "legitimate", "address", "has", "the", "form", "REG", ",", "REG+CONSTANT_ADDRESS", "or", "CONSTANT_ADDRESS", "." ]	[ "h8300", "1", "1", "0", "1", "1", "0", "0", "1", "0" ]	h83003	h8300_legitimate_address_p	h8300	MPU	GCC	4,705	130	1	[]
[ "<s>", "Register", "AVRRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", ...	[ "Debug", "information", "queries", "." ]	[ "AVR", "AVR", "AVR::R28", "AVR::SP" ]	AVRRegisterInfo10	getFrameRegister	AVR	MPU	LLVM	4,706	49	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "X86::TILERegClassID", "X86::TILELOADD", "X86::GR64_NOSPRegClass", "X86::MOV64ri", "64", "3", "16" ]	X86InstrInfo (2)3	loadRegFromStackSlot	X86	CPU	LLVM	4,707	278	1	[]
[ "<s>", "RISCVSubtarget", "&", "RISCVSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "StringRef", "ABIName", ")", "{", "bool", "Is64Bit", "=", "TT", ".", "isArch64Bit", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "RISCV", "RISCV", "RISCV", "\"generic-rv64\"", "\"generic-rv32\"", "MVT::i64", "64", "RISCVABI::computeTargetABI", "RISCVFeatures::validate" ]	RISCVSubtarget14	initializeSubtargetDependencies	RISCV	CPU	LLVM	4,708	107	1	[]
[ "<s>", "static", "void", "desc_prologue", "(", "int", "body", ",", "unw_word", "rlen", ",", "unsigned", "char", "mask", ",", "unsigned", "char", "grsave", ",", "struct", "unw_state_record", "*", "sr", ")", "{", "int", "i", ";", "if", "(", "!", "(", "sr...	[ "Region", "header", "descriptors", "." ]	[ "ia64", "0", "1", "0", "0", "0", "4", "0x8", "1", "1", "0", "0", "0x10" ]	unwind-ia64	desc_prologue	ia64	CPU	GCC	4,709	223	1	[]
[ "<s>", "bool", "isLegalMaskedGather", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]	[ "ARM" ]	ARMTargetTransformInfo35	isLegalMaskedGather	ARM	CPU	LLVM	4,710	15	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "AGC" ]	AGCAsmParser	getStartLoc	AGC	MPU	LLVM	4,711	11	1	[]
[ "<s>", "void", "AMDGPUInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "AMDGPU", "\"Not Implemented\"" ]	AMDGPUInstrInfo	storeRegToStackSlot	AMDGPU	GPU	LLVM	4,712	41	1	[]
[ "<s>", "static", "bool", "mep_get_intrinsic_insn", "(", "int", "intrinsic", "ATTRIBUTE_UNUSED", ",", "const", "struct", "cgen_insn", "", "", "insn_ptr", "ATTRIBUTE_UNUSED", ")", "{", "int", "i", ";", "i", "=", "mep_intrinsic_insn", "[", "intrinsic", "]", ";", ...	[ "See", "if", "any", "implementation", "of", "INTRINSIC", "is", "available", "to", "the", "current", "function", ".", "If", "so", ",", "store", "the", "most", "general", "implementation", "in", "*", "INSN_PTR", "and", "return", "true", ".", "Return", "false",...	[ "mep", "0", "0" ]	mep	mep_get_intrinsic_insn	mep	CPU	GCC	4,713	70	1	[]
[ "<s>", "bool", "SparcFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "WDC65816" ]	WDC65816FrameLowering	hasReservedCallFrame	WDC65816	MPU	LLVM	4,714	25	1	[]
[ "<s>", "const", "char", "*", "getClearCacheBuiltinName", "(", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "Intel", "processors", "have", "a", "unified", "instruction", "and", "data", "cache", "." ]	[ "X86", "0" ]	X86ISelLowering81	getClearCacheBuiltinName	X86	CPU	LLVM	4,715	12	1	[]
[ "<s>", "bool", "SIMemoryLegalizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU", "AMDGPU::encodeWaitcnt", "0", "SI", "AMDGPU", "AMDGPU::BUFFER_WBINVL1", "AMDGPU::BUFFER_WBINVL1_VOL", "SIInstrFlags::maybeAtomic", "SI", "SI", "SI", "SI" ]	SIMemoryLegalizer22	runOnMachineFunction	AMDGPU	GPU	LLVM	4,716	285	1	[]
[ "<s>", "static", "bool", "ix86_additional_allocno_class_p", "(", "reg_class_t", "cl", ")", "{", "return", "cl", "==", "MOD4_SSE_REGS", ";", "}", "</s>" ]	[ "Return", "true", "if", "register", "class", "CL", "should", "be", "an", "additional", "allocno", "class", "." ]	[ "i386" ]	i3866	ix86_additional_allocno_class_p	i386	CPU	GCC	4,717	14	1	[]
[ "<s>", "int", "GCNTTIImpl", "::", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "ID", ",", "Type", "", "RetTy", ",", "ArrayRef", "<", "Type", "", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", ")", "{", "retur...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "AMDGPU", "Intrinsic::ID" ]	AMDGPUTargetTransformInfo10	getIntrinsicInstrCost	AMDGPU	GPU	LLVM	4,718	46	1	[]
[ "<s>", "static", "void", "function_arg_record_value_1", "(", "tree", "type", ",", "HOST_WIDE_INT", "startbitpos", ",", "struct", "function_arg_record_value_parms", "*", "parms", ",", "bool", "packed_p", ")", "{", "tree", "field", ";", "if", "(", "!", "packed_p", ...	[ "A", "subroutine", "of", "function_arg_record_value", ".", "Traverse", "the", "structure", "recursively", "and", "determine", "how", "many", "registers", "will", "be", "required", "." ]	[ "sparc", "0", "1", "1", "1", "0", "0", "1", "1", "2", "1", "1" ]	sparc3	function_arg_record_value_1	sparc	CPU	GCC	4,719	393	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";", "addPass", "(", "...	[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]	[ "X86", "X86", "X86", "X86" ]	X86TargetMachine130	addPreEmitPass2	X86	CPU	LLVM	4,720	112	1	[]
[ "<s>", "DecodeStatus", "ARCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "ARC", "ARC", "2", "0", "1", "0xF7", "3", "0x08", "4", "0", "8", "\"Successfully decoded 64-bit instruction.\"", "\"Not a 64-bit instruction, falling back to 32-bit.\"", "6", "\"Successfully decoded 16-bit instruction with limm.\"", "\"Not a 16-bit instruction with limm, try without it...	ARCDisassembler11	getInstruction	ARC	MPU	LLVM	4,721	331	1	[]
[ "<s>", "bool", "SIInsertWaits", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changes", "=", "false", ";", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", "."...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "SI", "SI", "SI", "0", "0" ]	SIInsertWaits23	runOnMachineFunction	R600	GPU	LLVM	4,722	234	1	[]
[ "<s>", "static", "void", "ia64_emit_insn_before", "(", "rtx", "insn", ",", "rtx", "before", ")", "{", "emit_insn_before", "(", "insn", ",", "before", ")", ";", "}", "</s>" ]	[ "Like", "emit_insn_before", ",", "but", "skip", "cycle_display", "insns", ".", "This", "makes", "the", "assembly", "output", "a", "bit", "prettier", "." ]	[ "ia64" ]	ia644	ia64_emit_insn_before	ia64	CPU	GCC	4,723	19	1	[]
[ "<s>", "static", "bool", "cris_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", "\|\|", "CRIS_FUNCTION_ARG_SIZE", "(", "arg", ...	[ "Return", "true", "if", "TYPE", "must", "be", "passed", "by", "invisible", "reference", ".", "For", "cris", ",", "we", "pass", "<", "=", "8", "bytes", "by", "value", ",", "others", "by", "reference", "." ]	[ "cris", "8" ]	cris	cris_pass_by_reference	cris	MPU	GCC	4,724	38	1	[]
[ "<s>", "rtx_code", "m68k_output_compare_di", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "sc1", ",", "rtx", "sc2", ",", "rtx_insn", "*", "insn", ",", "rtx_code", "code", ")", "{", "rtx", "ops", "[", "4", "]", ";", "ops", "[", "0", "]", "=", ...	[ "Emit", "a", "comparison", "between", "OP0", "and", "OP1", ".", "Return", "true", "iff", "the", "comparison", "was", "reversed", ".", "SC1", "is", "an", "SImode", "scratch", "reg", ",", "and", "SC2", "a", "DImode", "scratch", "reg", ",", "as", "needed", ...	[ "m68k", "4", "0", "1", "2", "3", "2", "0", "1", "\"neg%.l %R0\\n\\tnegx%.l %0\"", "\"neg%.l %R0\\n\\tnegx%.l %0\"", "\"sub%.l %2,%2\\n\\ttst%.l %R0\\n\\tsubx%.l %2,%0\"", "\"sub%.l %R1,%R3\\n\\tsubx%.l %1,%3\"", "\"sub%.l %R0,%R3\\n\\tsubx%.l %0,%3\"" ]	m68k	m68k_output_compare_di	m68k	MPU	GCC	4,725	195	1	[]
[ "<s>", "int", "compare_diff_p", "(", "rtx", "insn", ")", "{", "RTX_CODE", "cond", "=", "compare_condition", "(", "insn", ")", ";", "return", "(", "cond", "==", "GT", "\|\|", "cond", "==", "GTU", "\|\|", "cond", "==", "LE", "\|\|", "cond", "==", "LEU", ")",...	[ "Returns", "nonzero", "if", "the", "next", "insn", "is", "a", "JUMP_INSN", "with", "a", "condition", "that", "needs", "to", "be", "swapped", "(", "GT", ",", "GTU", ",", "LE", ",", "LEU", ")", "." ]	[ "avr", "0" ]	avr3	compare_diff_p	avr	MPU	GCC	4,726	39	1	[]
[ "<s>", "auto", "begin", "(", ")", "const", "{", "return", "Data", ".", "begin", "(", ")", ";", "}", "</s>" ]	[ "Recipe", "iterator", "methods", "." ]	[ "TVM" ]	TVMStack	begin	TVM	Virtual ISA	LLVM	4,727	14	1	[]
[ "<s>", "SDValue", "VETargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom low...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "VE", "VE", "\"Should not custom lower this!\"", "ISD::ATOMIC_FENCE", "ISD::ATOMIC_SWAP", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::EH_SJLJ_LONGJMP", "ISD::EH_SJLJ_SETJMP", "ISD::EH_SJLJ_SETUP_DISPATCH", "ISD::FRAMEADDR", "ISD::GlobalAddress", "ISD::GlobalT...	VEISelLowering2	LowerOperation	VE	CPU	LLVM	4,728	297	1	[]
[ "<s>", "unsigned", "Tile64InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Tile64", "0" ]	Tile64InstrInfo	isStoreToStackSlot	Tile64	VLIW	LLVM	4,729	20	1	[]
[ "<s>", "static", "rtx", "gen_int_si", "(", "HOST_WIDE_INT", "val", ")", "{", "return", "gen_int_mode", "(", "val", ",", "SImode", ")", ";", "}", "</s>" ]	[ "Returns", "an", "SImode", "integer", "rtx", "with", "value", "VAL", "." ]	[ "tilepro" ]	tilepro	gen_int_si	tilepro	VLIW	GCC	4,730	17	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "MipsFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "unsigned", "SP", "...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Mips", "Mips", "0", "Mips::ADJCALLSTACKDOWN", "Mips::ADJCALLSTACKCAPDOWN" ]	MipsFrameLowering22	eliminateCallFramePseudoInstr	Mips	CPU	LLVM	4,731	116	1	[]
[ "<s>", "static", "inline", "bool", "current_function_saves_fp", "(", "void", ")", "{", "return", "current_frame_info", ".", "save_fp", "!=", "0", ";", "}", "</s>" ]	[ "Accessor", "for", "current_frame_info.save_fp", "." ]	[ "visium", "0" ]	visium	current_function_saves_fp	visium	Virtual ISA	GCC	4,732	16	1	[]
[ "<s>", "bool", "ARMSubtarget", "::", "isGVIndirectSymbol", "(", "const", "GlobalValue", "", "GV", ")", "const", "{", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "true", ...	[ "True", "if", "the", "GV", "will", "be", "accessed", "via", "an", "indirect", "symbol", "." ]	[ "ARM", "ARM" ]	ARMSubtarget	isGVIndirectSymbol	ARM	CPU	LLVM	4,733	65	1	[]
[ "<s>", "const", "Z80RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Z80", "Z80" ]	Z80InstrInfo1	getRegisterInfo	Z80	MPU	LLVM	4,734	12	1	[]
[ "<s>", "static", "void", "write_var_marker", "(", "FILE", "", "file", ",", "bool", "is_defn", ",", "bool", "globalize", ",", "const", "char", "", "name", ")", "{", "fprintf", "(", "file", ",", "\"\\n// BEGIN%s VAR %s: \"", ",", "globalize", "?", "\" GLOBAL...	[ "Emit", "a", "linker", "marker", "for", "a", "variable", "decl", "or", "defn", "." ]	[ "nvptx", "\"\\n// BEGIN%s VAR %s: \"", "\" GLOBAL\"", "\"\"", "\"DEF\"", "\"DECL\"", "\"\\n\"" ]	nvptx	write_var_marker	nvptx	GPU	GCC	4,735	54	1	[]
[ "<s>", "void", "X86AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "X86", "X86", "\"Invalid fixup offset!\"", "0", "8", "\"value of \"", "\" is too large for field of \"", "1", "\" byte.\"", "\" bytes.\"", "0", "8", "1", "\"Value does not fit in the Fixup field\"", "0", "8" ]	X86AsmBackend (2)1	applyFixup	X86	CPU	LLVM	4,736	242	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "NVPTX" ]	NVPTXGenericToNVVM14	getAnalysisUsage	NVPTX	GPU	LLVM	4,737	11	1	[]
[ "<s>", "bool", "VERegisterInfo", "::", "isConstantPhysReg", "(", "unsigned", "PhysReg", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "PhysReg", "is", "unallocatable", "and", "constant", "throughout", "the", "function", "." ]	[ "VE", "VE" ]	VERegisterInfo1	isConstantPhysReg	VE	CPU	LLVM	4,738	14	1	[]
[ "<s>", "bool", "AArch64MIPeepholeOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "8", "AArch64::ANDWrr", "AArch64::ANDXrr" ]	AArch64MIPeepholeOpt2	runOnMachineFunction	AArch64	CPU	LLVM	4,739	179	1	[]
[ "<s>", "static", "void", "macho_branch_islands", "(", "void", ")", "{", "char", "tmp_buf", "[", "512", "]", ";", "while", "(", "!", "vec_safe_is_empty", "(", "branch_islands", ")", ")", "{", "branch_island", "*", "bi", "=", "&", "branch_islands", "->", "la...	[ "Generate", "far-jump", "branch", "islands", "for", "everything", "on", "the", "branch_island_list", ".", "Invoked", "immediately", "after", "the", "last", "instruction", "of", "the", "epilogue", "has", "been", "emitted", ";", "the", "branch-islands", "must", "be"...	[ "rs6000", "512", "512", "0", "0", "1", "0", "1", "\"\\n\"", "32", "\":\\n\\tmflr r0\\n\\tbl \"", "\"\\n\"", "\"_pic:\\n\\tmflr r11\\n\"", "\":\\n\\tmflr r0\\n\\tbcl 20,31,\"", "\"_pic\\n\"", "\"_pic:\\n\\tmflr r11\\n\"", "\"\\taddis r11,r11,ha16(\"", "\" - \"", "\"_pic)\\n\"", ...	rs60004	macho_branch_islands	rs6000	CPU	GCC	4,740	392	1	[]
[ "<s>", "void", "xtensa_expand_compare_and_swap", "(", "rtx", "target", ",", "rtx", "mem", ",", "rtx", "cmp", ",", "rtx", "new_rtx", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "struct", "alignment_context", "ac", ";", "rtx", "t...	[ "Expand", "an", "atomic", "compare", "and", "swap", "operation", "for", "HImode", "and", "QImode", ".", "MEM", "is", "the", "memory", "location", ",", "CMP", "the", "old", "value", "to", "compare", "MEM", "with", "and", "NEW_RTX", "the", "value", "to", "...	[ "xtensa", "1", "1", "1", "1", "1", "1" ]	xtensa	xtensa_expand_compare_and_swap	xtensa	MPU	GCC	4,741	327	1	[]
[ "<s>", "bool", "TMS320C64XIfConversion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "NumRemovedBranches", "=", "0", ";", "NumPredicatedBlocks", "=", "0", ";", "NumDuplicatedBlocks", "=", "0", ";", "if", "(", "!", "FastEstimation", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TMS320C64X", "TMS320C64X", "0", "0", "0", "\"Run 'TMS320C64XIfConversion' pass for '\"", "\"'\\n\"", "0", "1.0", "0.25", "\"Converted:\\n\"", "0" ]	TMS320C64XIfConversion	runOnMachineFunction	TMS320C64X	VLIW	LLVM	4,742	253	1	[]
[ "<s>", "static", "void", "record_jump", "(", "int", "cycle", ",", "rtx", "cond", ")", "{", "if", "(", "ss", ".", "jump_cycle_index", "==", "0", ")", "ss", ".", "jump_cycle_index", "=", "11", ";", "else", "ss", ".", "jump_cycle_index", "--", ";", "ss", ...	[ "Add", "a", "new", "entry", "in", "our", "scheduling", "state", "for", "a", "jump", "that", "occurs", "in", "CYCLE", "and", "has", "the", "opposite", "condition", "of", "COND", "." ]	[ "c6x", "0", "11" ]	c6x	record_jump	c6x	VLIW	GCC	4,743	54	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "isUncondBranch...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "ARM", "ARM", "0", "1", "1", "0", "1", "1" ]	ARMBaseInstrInfo (2)2	PredicateInstruction	ARM	CPU	LLVM	4,744	162	1	[]
[ "<s>", "bool", "isValidUnquotedName", "(", "StringRef", "Name", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "identifier", "Name", "does", "not", "need", "quotes", "to", "be", "syntactically", "correct", "." ]	[ "JVM" ]	JVMMCAsmInfo	isValidUnquotedName	JVM	Virtual ISA	LLVM	4,745	13	1	[]
[ "<s>", "void", "final_prescan_insn", "(", "rtx", "insn", ",", "rtx", "*", "operand", "ATTRIBUTE_UNUSED", ",", "int", "num_operands", "ATTRIBUTE_UNUSED", ")", "{", "int", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "TARGET_INSN_SIZE_DUMP", "\|\|", ...	[ "If", "defined", ",", "a", "C", "statement", "to", "be", "executed", "just", "prior", "to", "the", "output", "of", "assembler", "code", "for", "INSN", ",", "to", "modify", "the", "extracted", "operands", "so", "they", "will", "be", "output", "differently",...	[ "avr", "\"/DEBUG: 0x%x\\t\\t%d\\t%d /\\n\"" ]	avr3	final_prescan_insn	avr	MPU	GCC	4,746	69	1	[]
[ "<s>", "SDValue", "Z80TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Z80", "Z80", "ISD::OutputArg", "\"Only FastCC and CCC is supported\"", "16", "4", "1", "0", "1", "\"Stack Return is not supported\"", "\"Trying to return VAType: \"", "\"\\n\"", "\"Unsupported Return Value / Location\"", "0", "Z80ISD::RET", "MVT::Other" ]	Z80ISelLowering (3)	LowerReturn	Z80	MPU	LLVM	4,747	341	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "TL45" ]	TL45AsmParser	isMem	TL45	MPU	LLVM	4,748	11	1	[]
[ "<s>", "void", "bpf_expand_cbranch", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "if", "(", "bpf_has_jmpext", ")", "return", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "if", "(", ...	[ "Expand", "to", "the", "instructions", "for", "a", "conditional", "branch", ".", "This", "function", "is", "called", "when", "expanding", "the", "'cbranch", "<", "mode", ">", "4", "'", "pattern", "in", "bpf.md", "." ]	[ "bpf", "0", "0", "2", "2", "2", "1", "1", "2", "2" ]	bpf	bpf_expand_cbranch	bpf	Virtual ISA	GCC	4,749	118	1	[]
[ "<s>", "bool", "targetHandlesStackFrameRounding", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "targetHandlesStackFrameRounding", "-", "Returns", "true", "if", "the", "target", "is", "responsible", "for", "rounding", "up", "the", "stack", "frame", "(", "probably", "at", "emitPrologue", "time", ")", "." ]	[ "Sparc" ]	SparcFrameLowering12	targetHandlesStackFrameRounding	Sparc	CPU	LLVM	4,750	11	1	[]
[ "<s>", "static", "bool", "aarch64_process_one_target_attr", "(", "char", "*", "arg_str", ")", "{", "bool", "invert", "=", "false", ";", "size_t", "len", "=", "strlen", "(", "arg_str", ")", ";", "if", "(", "len", "==", "0", ")", "{", "error", "(", "\"ma...	[ "Parse", "ARG_STR", "which", "contains", "the", "definition", "of", "one", "target", "attribute", ".", "Show", "appropriate", "errors", "if", "any", "or", "return", "true", "if", "the", "attribute", "is", "valid", ".", "PRAGMA_OR_ATTR", "holds", "the", "string...	[ "aarch64", "0", "\"malformed %<target()%> pragma or attribute\"", "1", "3", "\"no-\"", "3", "0", "3", "0", "\"pragma or attribute %<target(\\\"%s\\\")%> does not accept an argument\"", "\"pragma or attribute %<target(\\\"%s\\\")%> does not allow a negated form\"", "\"pragma or attribute %<ta...	aarch645	aarch64_process_one_target_attr	aarch64	CPU	GCC	4,751	442	1	[]
[ "<s>", "void", "load_pic_register", "(", ")", "{", "int", "orig_flag_pic", "=", "flag_pic", ";", "if", "(", "!", "flag_pic", ")", "abort", "(", ")", ";", "if", "(", "get_pc_symbol_name", "[", "0", "]", "==", "0", ")", "{", "int", "align", ";", "ASM_G...	[ "Emit", "code", "to", "load", "the", "PIC", "register", "." ]	[ "sparc", "0", "0", "\"LGETPC\"", "0", "0", "\"LGETPC\"", "0", "\"\\tretl\\n\\tadd\\t%o7, %l7, %l7\\n\"", "\"_GLOBAL_OFFSET_TABLE_\"", "0" ]	sparc2	load_pic_register	sparc	CPU	GCC	4,752	133	1	[]
[ "<s>", "static", "bool", "cortex_a9_sched_adjust_cost", "(", "rtx_insn", "", "insn", ",", "int", "dep_type", ",", "rtx_insn", "", "dep", ",", "int", "", "cost", ")", "{", "switch", "(", "dep_type", ")", "{", "case", "REG_DEP_ANTI", ":", "", "cost", "...	[ "Adjust", "cost", "hook", "for", "Cortex", "A9", "." ]	[ "arm", "0", "0", "0", "3", "1" ]	arm	cortex_a9_sched_adjust_cost	arm	CPU	GCC	4,753	252	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "BranchPr...	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "ARM", "ARM", "1", "1", "1024", "1", "1", "4", "4", "4", "1", "10" ]	ARMBaseInstrInfo10	isProfitableToIfCvt	ARM	CPU	LLVM	4,754	302	1	[]
[ "<s>", "bool", "shouldTrackLaneMasks", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "lanemasks", "should", "be", "tracked", "." ]	[ "TPC" ]	TPCMachineScheduler	shouldTrackLaneMasks	TPC	Virtual ISA	LLVM	4,755	11	1	[]
[ "<s>", "int", "RISCVTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", "&&", "\"getIntImmCost can only esti...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "RI5CY", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "RISCVMatInt::getIntMatCost" ]	RISCVTargetTransformInfo	getIntImmCost	RI5CY	CPU	LLVM	4,756	75	1	[]
[ "<s>", "bool", "toc_relative_expr_p", "(", "const_rtx", "op", ",", "bool", "strict", ",", "const_rtx", "", "tocrel_base_ret", ",", "const_rtx", "", "tocrel_offset_ret", ")", "{", "if", "(", "!", "TARGET_TOC", ")", "return", "false", ";", "if", "(", "TARGET...	[ "Return", "true", "if", "OP", "is", "a", "toc", "pointer", "relative", "address", "(", "the", "output", "of", "create_TOC_reference", ")", ".", "If", "STRICT", ",", "do", "not", "match", "high", "part", "or", "non-split", "-mcmodel=large/medium", "toc", "poi...	[ "rs6000", "0", "0", "1", "1", "0", "1", "1" ]	rs60007	toc_relative_expr_p	rs6000	CPU	GCC	4,757	183	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "AArch64", "AArch64", "8", "0", "0", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "4", "8", "4", "16", "AArch64" ]	AArch64CallLowering15	lowerFormalArguments	AArch64	CPU	LLVM	4,758	440	1	[]
[ "<s>", "bool", "X86RegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "llvm_unreachable", "(", "\"Unused function on X86. Otherwise need a test case.\"", ")", ...	[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]	[ "X86", "X86", "\"Unused function on X86. Otherwise need a test case.\"" ]	X86RegisterInfo (2)	hasReservedSpillSlot	X86	CPU	LLVM	4,759	25	1	[]
[ "<s>", "static", "void", "c6x_file_start", "(", "void", ")", "{", "c6x_flag_var_tracking", "=", "flag_var_tracking", ";", "flag_var_tracking", "=", "0", ";", "done_cfi_sections", "=", "false", ";", "default_file_start", "(", ")", ";", "asm_fprintf", "(", "asm_out_...	[ "Begin", "the", "assembly", "file", "." ]	[ "c6x", "0", "\"\\t.c6xabi_attribute Tag_ABI_array_object_alignment, 0\\n\"", "\"\\t.c6xabi_attribute Tag_ABI_array_object_align_expected, 0\\n\"", "\"\\t.c6xabi_attribute Tag_ABI_stack_align_needed, 0\\n\"", "\"\\t.c6xabi_attribute Tag_ABI_stack_align_preserved, 0\\n\"", "\"\\t.c6xabi_attribute Tag_ABI_...	c6x	c6x_file_start	c6x	VLIW	GCC	4,760	68	1	[]
[ "<s>", "bool", "contains", "(", "int32_t", "V", ")", "const", "{", "return", "Min", "<=", "V", "&&", "V", "<=", "Max", "&&", "(", "V", "-", "Offset", ")", "%", "Align", "==", "0", ";", "}", "</s>" ]	[ "contains", "-", "Returns", "true", "if", "this", "trace", "contains", "the", "given", "basic", "block", "." ]	[ "Hexagon", "0" ]	HexagonConstExtenders (2)	contains	Hexagon	DSP	LLVM	4,761	28	1	[]
[ "<s>", "bool", "R600VectorRegMerger", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "R600Subtarget", "&", "ST", "=", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "R600", "R600", "AMDGPU::REG_SEQUENCE", "R600_InstFlag::TEX_INST", "1", "SI", "0", "\"Trying to optimize \"", "SI", "\"Using common slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "\"Using free slots...\\n\"", "SI", "SI", "SI", "SI", "SI", ...	R600OptimizeVectorRegisters22	runOnMachineFunction	AMDGPU	GPU	LLVM	4,762	419	1	[]
[ "<s>", "static", "MachineBasicBlock", "", "split", "(", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "MachineBasicBlock", "", "MBB", "=", "(", "", "I", ")", ".", "getParent", "(", ")", ";", "MachineFunction", "", "MF", "=", "MBB", "->", "get...	[ "Split", "into", "substrings", "around", "the", "occurrences", "of", "a", "separator", "character", "." ]	[ "AMDGPU" ]	AMDGPUMachineCFGStructurizer	split	AMDGPU	GPU	LLVM	4,763	104	1	[]
[ "<s>", "static", "bool", "aarch64_empty_mask_is_expensive", "(", "unsigned", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Implement", "TARGET_VECTORIZE_EMPTY_MASK_IS_EXPENSIVE", ".", "Assume", "for", "now", "that", "it", "is", "n't", "worth", "branching", "around", "empty", "masked", "ops", "(", "including", "masked", "stores", ")", "." ]	[ "aarch64" ]	aarch64	aarch64_empty_mask_is_expensive	aarch64	CPU	GCC	4,764	11	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AVR_INSTRUMENT_FUNCTIONS_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AVR", "AVR" ]	AVRInstrumentFunctions	getPassName	AVR	MPU	LLVM	4,765	11	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "Size", "==", "4", "&&", "\"Unsupp...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "ARM", "4", "\"Unsupported size\"", "0" ]	ARMCallLowering12	assignValueToAddress	ARM	CPU	LLVM	4,766	66	1	[]
[ "<s>", "AliasResult", "AMDGPUAAResult", "::", "alias", "(", "const", "MemoryLocation", "&", "LocA", ",", "const", "MemoryLocation", "&", "LocB", ")", "{", "unsigned", "asA", "=", "LocA", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", ...	[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "becaus...	[ "AMDGPU", "AMDGPU" ]	AMDGPUAliasAnalysis12	alias	AMDGPU	GPU	LLVM	4,767	78	1	[]
[ "<s>", "bool", "nds32_valid_multiple_load_store_p", "(", "rtx", "op", ",", "bool", "load_p", ",", "bool", "bim_p", ")", "{", "int", "count", ";", "int", "first_elt_regno", ";", "int", "update_base_elt_idx", ";", "int", "offset", ";", "rtx", "elt", ";", "rtx"...	[ "Function", "to", "check", "whether", "the", "OP", "is", "a", "valid", "load/store", "operation", ".", "This", "is", "a", "helper", "function", "for", "the", "predicates", ":", "'nds32_load_multiple_operation", "'", "and", "'nds32_store_multiple_operation", "'", "...	[ "nds32", "0", "1", "0", "1", "0", "0", "0", "1", "25", "1", "0", "0", "0", "1" ]	nds32-predicates	nds32_valid_multiple_load_store_p	nds32	CPU	GCC	4,768	300	1	[]
[ "<s>", "static", "void", "sh_print_operand_address", "(", "FILE", "*", "stream", ",", "machine_mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "case", "SUBREG", ":", "fprintf", "(", "stream", ",...	[ "Print", "the", "operand", "address", "in", "x", "to", "the", "stream", "." ]	[ "sh", "\"@%s\"", "0", "1", "\"@(%d,%s)\"", "\"@(r0,%s)\"", "\"@-%s\"", "0", "\"@%s+\"", "0" ]	sh5	sh_print_operand_address	sh	CPU	GCC	4,769	228	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Combine common expressions into functions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TVM", "\"Combine common expressions into functions\"" ]	TVMReFunc	getPassName	TVM	Virtual ISA	LLVM	4,770	11	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", "....	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "X86", "X86", "X86" ]	X86FrameLowering102	hasFP	X86	CPU	LLVM	4,771	125	1	[]
[ "<s>", "bool", "MandarinAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCo...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "Mandarin", "0", "1", "0", "0" ]	MandarinAsmPrinter	PrintAsmOperand	Mandarin	CPU	LLVM	4,772	94	1	[]
[ "<s>", "void", "WebAssemblyInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", "...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "WebAssembly", "WebAssembly", "0", "WebAssembly::CALL_INDIRECT_VOID", "WebAssembly::CALL_INDIRECT_VOID_S", "\", \"", "WebAssembly::LOOP", "WebAssembly::LOOP_S", "\"label\"", "WebAssembly::BLOCK", "WebAssembly::BLOCK_S", "WebAssembly::END_LOOP", "WebAssembly::END_LOOP_S", "WebAssembly::END_...	WebAssemblyInstPrinter12	printInst	WebAssembly	Virtual ISA	LLVM	4,773	447	1	[]
[ "<s>", "void", "GBZ80FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin",...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "GBZ80", "GB", "GB", "GB", "GB", "GB", "GB", "GB", "GBZ80::PUSH16r", "GB", "GBZ80::LD16ri", "GBZ80::ADD16rSP", "GBZ80::LD16SPr" ]	GBZ80FrameLowering (2)	emitPrologue	GBZ80	MPU	LLVM	4,774	257	1	[]
[ "<s>", "bool", "VEFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineF...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "VE", "VE" ]	VEFrameLowering5	hasFP	VE	CPU	LLVM	4,775	72	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "AArch64InstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "AArch64II", ";", "static", "const", "std", ...	[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]	[ "AArch64", "AArch64", "AArch64", "\"aarch64-coffstub\"", "\"aarch64-got\"", "\"aarch64-nc\"", "\"aarch64-tls\"", "\"aarch64-dllimport\"" ]	AArch64InstrInfo115	getSerializableBitmaskMachineOperandTargetFlags	AArch64	CPU	LLVM	4,776	78	1	[]
[ "<s>", "static", "void", "mmix_target_asm_function_prologue", "(", "FILE", "*", ")", "{", "cfun", "->", "machine", "->", "in_prologue", "=", "1", ";", "}", "</s>" ]	[ "Emit", "the", "function", "prologue", ".", "For", "simplicity", "while", "the", "port", "is", "still", "in", "a", "flux", ",", "we", "do", "it", "as", "text", "rather", "than", "the", "now", "preferred", "RTL", "way", ",", "as", "(", "define_insn", "`...	[ "mmix", "1" ]	mmix	mmix_target_asm_function_prologue	mmix	CPU	GCC	4,777	17	1	[]
[ "<s>", "unsigned", "WebAssemblyTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties"...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetTransformInfo2	getArithmeticInstrCost	WebAssembly	Virtual ISA	LLVM	4,778	150	1	[]
[ "<s>", "void", "BPFInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "BPF", "BPF", "BPF::GPRRegClass", "BPF::STD", "0", "\"Can't store this register to stack slot\"" ]	BPFInstrInfo	storeRegToStackSlot	BPF	Virtual ISA	LLVM	4,779	108	1	[]
[ "<s>", "static", "struct", "machine_function", "*", "avr_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]	[ "Function", "to", "set", "up", "the", "backend", "function", "structure", "." ]	[ "avr" ]	avr	avr_init_machine_status	avr	MPU	GCC	4,780	18	1	[]
[ "<s>", "MachineBasicBlock", "", "WebAssemblyTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", "->", "getInstrI...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "WebAssembly", "WebAssembly", "\"Unexpected instr type to insert\"", "WebAssembly::FP_TO_SINT_I32_F32", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::FP_TO_UINT_I32_F32", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::FP_TO_SINT_I64_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::FP_TO_UINT_I64...	WebAssemblyISelLowering (2)1	EmitInstrWithCustomInserter	WebAssembly	Virtual ISA	LLVM	4,781	276	1	[]
[ "<s>", "static", "int", "rank_for_reorder", "(", "const", "void", "", "x", ",", "const", "void", "", "y", ")", "{", "rtx", "tmp", "=", "", "(", "const", "rtx", "", ")", "y", ";", "rtx", "tmp2", "=", "", "(", "const", "rtx", "", ")", "x", ...	[ "Comparison", "function", "for", "ready", "queue", "sorting", "." ]	[ "sh", "1", "1" ]	sh3	rank_for_reorder	sh	CPU	GCC	4,782	72	1	[]
[ "<s>", "void", "mmix_asm_output_skip", "(", "FILE", "*", "stream", ",", "int", "nbytes", ")", "{", "fprintf", "(", "stream", ",", "\"\\tLOC @+%d\\n\"", ",", "nbytes", ")", ";", "}", "</s>" ]	[ "ASM_OUTPUT_SKIP", "." ]	[ "mmix", "\"\\tLOC @+%d\\n\"" ]	mmix	mmix_asm_output_skip	mmix	CPU	GCC	4,783	21	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "ARMFrameLowering", "", "TFI",...	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::R0" ]	ARMBaseRegisterInfo91	canRealignStack	ARM	CPU	LLVM	4,784	121	1	[]
[ "<s>", "static", "poly_uint16", "aarch64_convert_sve_vector_bits", "(", "aarch64_sve_vector_bits_enum", "value", ")", "{", "if", "(", "value", "==", "SVE_SCALABLE", "\|\|", "(", "value", "==", "SVE_128", "&&", "BYTES_BIG_ENDIAN", ")", ")", "return", "poly_uint16", "("...	[ "Return", "the", "VG", "value", "associated", "with", "-msve-vector-bits=", "value", "VALUE", "." ]	[ "aarch64", "2", "2", "64" ]	aarch64	aarch64_convert_sve_vector_bits	aarch64	CPU	GCC	4,785	40	1	[]
[ "<s>", "bool", "enableOrderedReductions", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "we", "should", "be", "enabling", "ordered", "reductions", "for", "the", "target", "." ]	[ "AArch64" ]	AArch64TargetTransformInfo	enableOrderedReductions	AArch64	CPU	LLVM	4,786	10	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "BPFTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "BPF", "BPF", "1", "0", "0U", "BPF::GPRRegClass", "0U", "BPF::GPR32RegClass" ]	BPFISelLowering1	getRegForInlineAsmConstraint	BPF	Virtual ISA	LLVM	4,787	101	1	[]
[ "<s>", "static", "bool", "vspltis_constant", "(", "rtx", "op", ",", "unsigned", "step", ",", "unsigned", "copies", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "machine_mode", "inner", "=", "GET_MODE_INNER", "(", "mode", ")", ";"...	[ "Return", "true", "if", "OP", "can", "be", "synthesized", "with", "a", "particular", "vspltisb", ",", "vspltish", "or", "vspltisw", "instruction", ".", "OP", "is", "a", "CONST_VECTOR", ".", "Which", "instruction", "is", "used", "depends", "on", "STEP", "and"...	[ "powerpcspe", "1", "0", "0", "0", "1", "2", "2", "2", "0", "1", "1", "1", "1", "1", "0" ]	powerpcspe	vspltis_constant	powerpcspe	CPU	GCC	4,788	304	1	[]
[ "<s>", "CCAssignFn", "*", "AMDGPUCallLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "AMDGPU_KERNEL", ":", "case", "CallingConv", "::",...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "AMDGPU", "\"Unsupported calling convention.\"" ]	AMDGPUISelLowering135	CCAssignFnForReturn	AMDGPU	GPU	LLVM	4,789	98	1	[]
[ "<s>", "static", "bool", "riscv_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_VECTOR", ")", "return", "riscv_v_ext_vector_mode_p", "(", "mode", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Implement", "TARGET_VECTOR_MODE_SUPPORTED_P", "." ]	[ "riscv" ]	riscv1	riscv_vector_mode_supported_p	riscv	CPU	GCC	4,790	22	1	[]
[ "<s>", "int", "memory_address_length", "(", "rtx", "addr", ")", "{", "struct", "ix86_address", "parts", ";", "rtx", "base", ",", "index", ",", "disp", ";", "int", "len", ";", "int", "ok", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PRE_DEC", ...	[ "Calculate", "the", "length", "of", "the", "memory", "address", "in", "the", "instruction", "encoding", ".", "Does", "not", "include", "the", "one-byte", "modrm", ",", "opcode", ",", "or", "prefix", "." ]	[ "i386", "0", "0", "1", "4", "1", "4", "1", "1" ]	i3863	memory_address_length	i386	CPU	GCC	4,791	269	1	[]
[ "<s>", "bool", "RISCVCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineInstrBuild...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "RI5CY", "RISCV", "RISCV::PseudoRET" ]	RISCVCallLowering	lowerReturn	RI5CY	CPU	LLVM	4,792	60	1	[]
[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ...	[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]	[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_neon_fmaxnm", "Intrinsic::aarch64_neon_fminnm", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_dup_x", "Intrinsic::aarch64_sve_cmpne", "Intrinsic::aarch64_sve_cmpne_wide", "Intrinsic::...	AArch64TargetTransformInfo35	instCombineIntrinsic	AArch64	CPU	LLVM	4,793	444	1	[]
[ "<s>", "static", "void", "mips_push_asm_switch_1", "(", "struct", "mips_asm_switch", "", "asm_switch", ",", "const", "char", "", "prefix", ",", "const", "char", "*", "suffix", ")", "{", "if", "(", "asm_switch", "->", "nesting_level", "==", "0", ")", "fprin...	[ "Start", "a", "new", "block", "with", "the", "given", "asm", "switch", "enabled", ".", "If", "we", "need", "to", "print", "a", "directive", ",", "emit", "PREFIX", "before", "it", "and", "SUFFIX", "after", "it", "." ]	[ "mips", "0", "\"%s.set\\tno%s%s\"" ]	mips	mips_push_asm_switch_1	mips	CPU	GCC	4,794	49	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";",...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "R600", "8", "0", "2", "2", "2", "2", "1", "2" ]	R600InstrInfo11	PredicateInstruction	R600	GPU	LLVM	4,795	291	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "\"SSE register return with SSE disabled\"", "X86::ST0", "X86::ST1", "MVT::f80", "X86::FpPOP_RETVAL", "MVT::Other", "MVT::Glue", "1", "0", "ISD::FP_ROUND", "1", "1", "0", "2" ]	X86ISelLowering (2)1	LowerCallResult	X86	CPU	LLVM	4,796	377	1	[]
[ "<s>", "void", "ARMELFMCAsmInfo", "::", "setUseIntegratedAssembler", "(", "bool", "Value", ")", "{", "UseIntegratedAssembler", "=", "Value", ";", "if", "(", "!", "UseIntegratedAssembler", ")", "{", "DwarfRegNumForCFI", "=", "true", ";", "}", "}", "</s>" ]	[ "Set", "whether", "assembly", "(", "inline", "or", "otherwise", ")", "should", "be", "parsed", "." ]	[ "ARM", "ARM" ]	ARMMCAsmInfo (2)	setUseIntegratedAssembler	ARM	CPU	LLVM	4,797	25	1	[]
[ "<s>", "void", "MipsTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Mips", "Mips", "\".sdata\"", "\".sbss\"" ]	MipsTargetObjectFile16	Initialize	Mips	CPU	LLVM	4,798	87	1	[]
[ "<s>", "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "return", ";", "}", "if", "(", "CurrCycleInstr", "->", "isBundle", "(", ")"...	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "AMDGPU", "1" ]	GCNHazardRecognizer (2)	AdvanceCycle	AMDGPU	GPU	LLVM	4,799	120	1	[]

[ "<s>", "const", "MCPhysReg", "*", "SICRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_O32_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "SIC", "SIC" ]

SICRegisterInfo

getCalleeSavedRegs

SIC

CPU

LLVM

4,700

18

1

[]

[ "<s>", "SDValue", "AlphaTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Alpha", "Alpha", "ISD::InputArg", "16", "Alpha", "0", "1", "0", "2", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE" ]

AlphaISelLowering1

LowerCallResult

Alpha

MPU

LLVM

4,701

293

1

[]

[ "<s>", "void", "ARMBankConflictHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "Accesses", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "ARM", "ARM" ]

ARMHazardRecognizer19

AdvanceCycle

ARM

CPU

LLVM

4,702

14

1

[]

[ "<s>", "void", "NVPTXTargetStreamer", "::", "emitDwarfFileDirective", "(", "StringRef", "Directive", ")", "{", "DwarfFiles", ".", "emplace_back", "(", "Directive", ")", ";", "}", "</s>" ]

[ "Record", "DWARF", "file", "directives", "for", "later", "output", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXTargetStreamer (2)

emitDwarfFileDirective

NVPTX

GPU

LLVM

4,703

17

1

[]

[ "<s>", "bool", "single_dest_per_chain", "(", "const", "rtx", "&", "t", "ATTRIBUTE_UNUSED", ",", "insn_info_list_t", "*", "v", ",", "void", "*", "arg", "ATTRIBUTE_UNUSED", ")", "{", "for", "(", "int", "i", "=", "v", "->", "length", "(", ")", "-", "1", "...

[ "Callback", "function", "to", "traverse", "the", "tag", "map", "and", "drop", "loads", "that", "have", "the", "same", "destination", "and", "and", "in", "the", "same", "chain", "of", "occurrence", ".", "Routine", "always", "returns", "true", "to", "allow", ...

[ "aarch64", "1", "1", "2", "0" ]

falkor-tag-collision-avoidance

single_dest_per_chain

aarch64

CPU

GCC

4,704

124

1

[]

[ "<s>", "int", "h8300_legitimate_address_p", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "int", "strict", ")", "{", "if", "(", "h8300_rtx_ok_for_base_p", "(", "x", ",", "strict", ")", ")", "return", "1", ";", "if", "(", "CONSTANT_ADDRESS_P", ...

[ "Return", "nozero", "if", "X", "is", "a", "legitimate", "address", ".", "On", "the", "H8/300", ",", "a", "legitimate", "address", "has", "the", "form", "REG", ",", "REG+CONSTANT_ADDRESS", "or", "CONSTANT_ADDRESS", "." ]

[ "h8300", "1", "1", "0", "1", "1", "0", "0", "1", "0" ]

h83003

h8300_legitimate_address_p

h8300

MPU

GCC

4,705

130

1

[]

[ "<s>", "Register", "AVRRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", ...

[ "Debug", "information", "queries", "." ]

[ "AVR", "AVR", "AVR::R28", "AVR::SP" ]

AVRRegisterInfo10

getFrameRegister

AVR

MPU

LLVM

4,706

49

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "X86::TILERegClassID", "X86::TILELOADD", "X86::GR64_NOSPRegClass", "X86::MOV64ri", "64", "3", "16" ]

X86InstrInfo (2)3

loadRegFromStackSlot

X86

CPU

LLVM

4,707

278

1

[]

[ "<s>", "RISCVSubtarget", "&", "RISCVSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "StringRef", "ABIName", ")", "{", "bool", "Is64Bit", "=", "TT", ".", "isArch64Bit", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "RISCV", "RISCV", "RISCV", "\"generic-rv64\"", "\"generic-rv32\"", "MVT::i64", "64", "RISCVABI::computeTargetABI", "RISCVFeatures::validate" ]

RISCVSubtarget14

initializeSubtargetDependencies

RISCV

CPU

LLVM

4,708

107

1

[]

[ "<s>", "static", "void", "desc_prologue", "(", "int", "body", ",", "unw_word", "rlen", ",", "unsigned", "char", "mask", ",", "unsigned", "char", "grsave", ",", "struct", "unw_state_record", "*", "sr", ")", "{", "int", "i", ";", "if", "(", "!", "(", "sr...

[ "Region", "header", "descriptors", "." ]

[ "ia64", "0", "1", "0", "0", "0", "4", "0x8", "1", "1", "0", "0", "0x10" ]

unwind-ia64

desc_prologue

ia64

CPU

GCC

4,709

223

1

[]

[ "<s>", "bool", "isLegalMaskedGather", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]

[ "ARM" ]

ARMTargetTransformInfo35

isLegalMaskedGather

ARM

CPU

LLVM

4,710

15

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "AGC" ]

AGCAsmParser

getStartLoc

AGC

MPU

LLVM

4,711

11

1

[]

[ "<s>", "void", "AMDGPUInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "AMDGPU", "\"Not Implemented\"" ]

AMDGPUInstrInfo

storeRegToStackSlot

AMDGPU

GPU

LLVM

4,712

41

1

[]

[ "<s>", "static", "bool", "mep_get_intrinsic_insn", "(", "int", "intrinsic", "ATTRIBUTE_UNUSED", ",", "const", "struct", "cgen_insn", "*", "*", "insn_ptr", "ATTRIBUTE_UNUSED", ")", "{", "int", "i", ";", "i", "=", "mep_intrinsic_insn", "[", "intrinsic", "]", ";", ...

[ "See", "if", "any", "implementation", "of", "INTRINSIC", "is", "available", "to", "the", "current", "function", ".", "If", "so", ",", "store", "the", "most", "general", "implementation", "in", "*", "INSN_PTR", "and", "return", "true", ".", "Return", "false",...

[ "mep", "0", "0" ]

mep

mep_get_intrinsic_insn

mep

CPU

GCC

4,713

70

1

[]

[ "<s>", "bool", "SparcFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "WDC65816" ]

WDC65816FrameLowering

hasReservedCallFrame

WDC65816

MPU

LLVM

4,714

25

1

[]

[ "<s>", "const", "char", "*", "getClearCacheBuiltinName", "(", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "Intel", "processors", "have", "a", "unified", "instruction", "and", "data", "cache", "." ]

[ "X86", "0" ]

X86ISelLowering81

getClearCacheBuiltinName

X86

CPU

LLVM

4,715

12

1

[]

[ "<s>", "bool", "SIMemoryLegalizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU", "AMDGPU::encodeWaitcnt", "0", "SI", "AMDGPU", "AMDGPU::BUFFER_WBINVL1", "AMDGPU::BUFFER_WBINVL1_VOL", "SIInstrFlags::maybeAtomic", "SI", "SI", "SI", "SI" ]

SIMemoryLegalizer22

runOnMachineFunction

AMDGPU

GPU

LLVM

4,716

285

1

[]

[ "<s>", "static", "bool", "ix86_additional_allocno_class_p", "(", "reg_class_t", "cl", ")", "{", "return", "cl", "==", "MOD4_SSE_REGS", ";", "}", "</s>" ]

[ "Return", "true", "if", "register", "class", "CL", "should", "be", "an", "additional", "allocno", "class", "." ]

[ "i386" ]

i3866

ix86_additional_allocno_class_p

i386

CPU

GCC

4,717

14

1

[]

[ "<s>", "int", "GCNTTIImpl", "::", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "ID", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", ")", "{", "retur...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "AMDGPU", "Intrinsic::ID" ]

AMDGPUTargetTransformInfo10

getIntrinsicInstrCost

AMDGPU

GPU

LLVM

4,718

46

1

[]

[ "<s>", "static", "void", "function_arg_record_value_1", "(", "tree", "type", ",", "HOST_WIDE_INT", "startbitpos", ",", "struct", "function_arg_record_value_parms", "*", "parms", ",", "bool", "packed_p", ")", "{", "tree", "field", ";", "if", "(", "!", "packed_p", ...

[ "A", "subroutine", "of", "function_arg_record_value", ".", "Traverse", "the", "structure", "recursively", "and", "determine", "how", "many", "registers", "will", "be", "required", "." ]

[ "sparc", "0", "1", "1", "1", "0", "0", "1", "1", "2", "1", "1" ]

sparc3

function_arg_record_value_1

sparc

CPU

GCC

4,719

393

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";", "addPass", "(", "...

[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]

[ "X86", "X86", "X86", "X86" ]

X86TargetMachine130

addPreEmitPass2

X86

CPU

LLVM

4,720

112

1

[]

[ "<s>", "DecodeStatus", "ARCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "ARC", "ARC", "2", "0", "1", "0xF7", "3", "0x08", "4", "0", "8", "\"Successfully decoded 64-bit instruction.\"", "\"Not a 64-bit instruction, falling back to 32-bit.\"", "6", "\"Successfully decoded 16-bit instruction with limm.\"", "\"Not a 16-bit instruction with limm, try without it...

ARCDisassembler11

getInstruction

ARC

MPU

LLVM

4,721

331

1

[]

[ "<s>", "bool", "SIInsertWaits", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changes", "=", "false", ";", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", "."...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "SI", "SI", "SI", "0", "0" ]

SIInsertWaits23

runOnMachineFunction

R600

GPU

LLVM

4,722

234

1

[]

[ "<s>", "static", "void", "ia64_emit_insn_before", "(", "rtx", "insn", ",", "rtx", "before", ")", "{", "emit_insn_before", "(", "insn", ",", "before", ")", ";", "}", "</s>" ]

[ "Like", "emit_insn_before", ",", "but", "skip", "cycle_display", "insns", ".", "This", "makes", "the", "assembly", "output", "a", "bit", "prettier", "." ]

[ "ia64" ]

ia644

ia64_emit_insn_before

ia64

CPU

GCC

4,723

19

1

[]

[ "<s>", "static", "bool", "cris_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", "||", "CRIS_FUNCTION_ARG_SIZE", "(", "arg", ...

[ "Return", "true", "if", "TYPE", "must", "be", "passed", "by", "invisible", "reference", ".", "For", "cris", ",", "we", "pass", "<", "=", "8", "bytes", "by", "value", ",", "others", "by", "reference", "." ]

[ "cris", "8" ]

cris

cris_pass_by_reference

cris

MPU

GCC

4,724

38

1

[]

[ "<s>", "rtx_code", "m68k_output_compare_di", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "sc1", ",", "rtx", "sc2", ",", "rtx_insn", "*", "insn", ",", "rtx_code", "code", ")", "{", "rtx", "ops", "[", "4", "]", ";", "ops", "[", "0", "]", "=", ...

[ "Emit", "a", "comparison", "between", "OP0", "and", "OP1", ".", "Return", "true", "iff", "the", "comparison", "was", "reversed", ".", "SC1", "is", "an", "SImode", "scratch", "reg", ",", "and", "SC2", "a", "DImode", "scratch", "reg", ",", "as", "needed", ...

[ "m68k", "4", "0", "1", "2", "3", "2", "0", "1", "\"neg%.l %R0\\n\\tnegx%.l %0\"", "\"neg%.l %R0\\n\\tnegx%.l %0\"", "\"sub%.l %2,%2\\n\\ttst%.l %R0\\n\\tsubx%.l %2,%0\"", "\"sub%.l %R1,%R3\\n\\tsubx%.l %1,%3\"", "\"sub%.l %R0,%R3\\n\\tsubx%.l %0,%3\"" ]

m68k

m68k_output_compare_di

m68k

MPU

GCC

4,725

195

1

[]

[ "<s>", "int", "compare_diff_p", "(", "rtx", "insn", ")", "{", "RTX_CODE", "cond", "=", "compare_condition", "(", "insn", ")", ";", "return", "(", "cond", "==", "GT", "||", "cond", "==", "GTU", "||", "cond", "==", "LE", "||", "cond", "==", "LEU", ")",...

[ "Returns", "nonzero", "if", "the", "next", "insn", "is", "a", "JUMP_INSN", "with", "a", "condition", "that", "needs", "to", "be", "swapped", "(", "GT", ",", "GTU", ",", "LE", ",", "LEU", ")", "." ]

[ "avr", "0" ]

avr3

compare_diff_p

avr

MPU

GCC

4,726

39

1

[]

[ "<s>", "auto", "begin", "(", ")", "const", "{", "return", "Data", ".", "begin", "(", ")", ";", "}", "</s>" ]

[ "Recipe", "iterator", "methods", "." ]

[ "TVM" ]

TVMStack

begin

TVM

Virtual ISA

LLVM

4,727

14

1

[]

[ "<s>", "SDValue", "VETargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom low...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "VE", "VE", "\"Should not custom lower this!\"", "ISD::ATOMIC_FENCE", "ISD::ATOMIC_SWAP", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::EH_SJLJ_LONGJMP", "ISD::EH_SJLJ_SETJMP", "ISD::EH_SJLJ_SETUP_DISPATCH", "ISD::FRAMEADDR", "ISD::GlobalAddress", "ISD::GlobalT...

VEISelLowering2

LowerOperation

VE

CPU

LLVM

4,728

297

1

[]

[ "<s>", "unsigned", "Tile64InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Tile64", "0" ]

Tile64InstrInfo

isStoreToStackSlot

Tile64

VLIW

LLVM

4,729

20

1

[]

[ "<s>", "static", "rtx", "gen_int_si", "(", "HOST_WIDE_INT", "val", ")", "{", "return", "gen_int_mode", "(", "val", ",", "SImode", ")", ";", "}", "</s>" ]

[ "Returns", "an", "SImode", "integer", "rtx", "with", "value", "VAL", "." ]

[ "tilepro" ]

tilepro

gen_int_si

tilepro

VLIW

GCC

4,730

17

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "MipsFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "unsigned", "SP", "...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Mips", "Mips", "0", "Mips::ADJCALLSTACKDOWN", "Mips::ADJCALLSTACKCAPDOWN" ]

MipsFrameLowering22

eliminateCallFramePseudoInstr

Mips

CPU

LLVM

4,731

116

1

[]

[ "<s>", "static", "inline", "bool", "current_function_saves_fp", "(", "void", ")", "{", "return", "current_frame_info", ".", "save_fp", "!=", "0", ";", "}", "</s>" ]

[ "Accessor", "for", "current_frame_info.save_fp", "." ]

[ "visium", "0" ]

visium

current_function_saves_fp

visium

Virtual ISA

GCC

4,732

16

1

[]

[ "<s>", "bool", "ARMSubtarget", "::", "isGVIndirectSymbol", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "true", ...

[ "True", "if", "the", "GV", "will", "be", "accessed", "via", "an", "indirect", "symbol", "." ]

[ "ARM", "ARM" ]

ARMSubtarget

isGVIndirectSymbol

ARM

CPU

LLVM

4,733

65

1

[]

[ "<s>", "const", "Z80RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Z80", "Z80" ]

Z80InstrInfo1

getRegisterInfo

Z80

MPU

LLVM

4,734

12

1

[]

[ "<s>", "static", "void", "write_var_marker", "(", "FILE", "*", "file", ",", "bool", "is_defn", ",", "bool", "globalize", ",", "const", "char", "*", "name", ")", "{", "fprintf", "(", "file", ",", "\"\\n// BEGIN%s VAR %s: \"", ",", "globalize", "?", "\" GLOBAL...

[ "Emit", "a", "linker", "marker", "for", "a", "variable", "decl", "or", "defn", "." ]

[ "nvptx", "\"\\n// BEGIN%s VAR %s: \"", "\" GLOBAL\"", "\"\"", "\"DEF\"", "\"DECL\"", "\"\\n\"" ]

nvptx

write_var_marker

nvptx

GPU

GCC

4,735

54

1

[]

[ "<s>", "void", "X86AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "X86", "X86", "\"Invalid fixup offset!\"", "0", "8", "\"value of \"", "\" is too large for field of \"", "1", "\" byte.\"", "\" bytes.\"", "0", "8", "1", "\"Value does not fit in the Fixup field\"", "0", "8" ]

X86AsmBackend (2)1

applyFixup

X86

CPU

LLVM

4,736

242

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "NVPTX" ]

NVPTXGenericToNVVM14

getAnalysisUsage

NVPTX

GPU

LLVM

4,737

11

1

[]

[ "<s>", "bool", "VERegisterInfo", "::", "isConstantPhysReg", "(", "unsigned", "PhysReg", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "PhysReg", "is", "unallocatable", "and", "constant", "throughout", "the", "function", "." ]

[ "VE", "VE" ]

VERegisterInfo1

isConstantPhysReg

VE

CPU

LLVM

4,738

14

1

[]

[ "<s>", "bool", "AArch64MIPeepholeOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "8", "AArch64::ANDWrr", "AArch64::ANDXrr" ]

AArch64MIPeepholeOpt2

runOnMachineFunction

AArch64

CPU

LLVM

4,739

179

1

[]

[ "<s>", "static", "void", "macho_branch_islands", "(", "void", ")", "{", "char", "tmp_buf", "[", "512", "]", ";", "while", "(", "!", "vec_safe_is_empty", "(", "branch_islands", ")", ")", "{", "branch_island", "*", "bi", "=", "&", "branch_islands", "->", "la...

[ "Generate", "far-jump", "branch", "islands", "for", "everything", "on", "the", "branch_island_list", ".", "Invoked", "immediately", "after", "the", "last", "instruction", "of", "the", "epilogue", "has", "been", "emitted", ";", "the", "branch-islands", "must", "be"...

[ "rs6000", "512", "512", "0", "0", "1", "0", "1", "\"\\n\"", "32", "\":\\n\\tmflr r0\\n\\tbl \"", "\"\\n\"", "\"_pic:\\n\\tmflr r11\\n\"", "\":\\n\\tmflr r0\\n\\tbcl 20,31,\"", "\"_pic\\n\"", "\"_pic:\\n\\tmflr r11\\n\"", "\"\\taddis r11,r11,ha16(\"", "\" - \"", "\"_pic)\\n\"", ...

rs60004

macho_branch_islands

rs6000

CPU

GCC

4,740

392

1

[]

[ "<s>", "void", "xtensa_expand_compare_and_swap", "(", "rtx", "target", ",", "rtx", "mem", ",", "rtx", "cmp", ",", "rtx", "new_rtx", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "struct", "alignment_context", "ac", ";", "rtx", "t...

[ "Expand", "an", "atomic", "compare", "and", "swap", "operation", "for", "HImode", "and", "QImode", ".", "MEM", "is", "the", "memory", "location", ",", "CMP", "the", "old", "value", "to", "compare", "MEM", "with", "and", "NEW_RTX", "the", "value", "to", "...

[ "xtensa", "1", "1", "1", "1", "1", "1" ]

xtensa

xtensa_expand_compare_and_swap

xtensa

MPU

GCC

4,741

327

1

[]

[ "<s>", "bool", "TMS320C64XIfConversion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "NumRemovedBranches", "=", "0", ";", "NumPredicatedBlocks", "=", "0", ";", "NumDuplicatedBlocks", "=", "0", ";", "if", "(", "!", "FastEstimation", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TMS320C64X", "TMS320C64X", "0", "0", "0", "\"Run 'TMS320C64XIfConversion' pass for '\"", "\"'\\n\"", "0", "1.0", "0.25", "\"Converted:\\n\"", "0" ]

TMS320C64XIfConversion

runOnMachineFunction

TMS320C64X

VLIW

LLVM

4,742

253

1

[]

[ "<s>", "static", "void", "record_jump", "(", "int", "cycle", ",", "rtx", "cond", ")", "{", "if", "(", "ss", ".", "jump_cycle_index", "==", "0", ")", "ss", ".", "jump_cycle_index", "=", "11", ";", "else", "ss", ".", "jump_cycle_index", "--", ";", "ss", ...

[ "Add", "a", "new", "entry", "in", "our", "scheduling", "state", "for", "a", "jump", "that", "occurs", "in", "CYCLE", "and", "has", "the", "opposite", "condition", "of", "COND", "." ]

[ "c6x", "0", "11" ]

c6x

record_jump

c6x

VLIW

GCC

4,743

54

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "isUncondBranch...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "ARM", "ARM", "0", "1", "1", "0", "1", "1" ]

ARMBaseInstrInfo (2)2

PredicateInstruction

ARM

CPU

LLVM

4,744

162

1

[]

[ "<s>", "bool", "isValidUnquotedName", "(", "StringRef", "Name", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "identifier", "Name", "does", "not", "need", "quotes", "to", "be", "syntactically", "correct", "." ]

[ "JVM" ]

JVMMCAsmInfo

isValidUnquotedName

JVM

Virtual ISA

LLVM

4,745

13

1

[]

[ "<s>", "void", "final_prescan_insn", "(", "rtx", "insn", ",", "rtx", "*", "operand", "ATTRIBUTE_UNUSED", ",", "int", "num_operands", "ATTRIBUTE_UNUSED", ")", "{", "int", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "TARGET_INSN_SIZE_DUMP", "||", ...

[ "If", "defined", ",", "a", "C", "statement", "to", "be", "executed", "just", "prior", "to", "the", "output", "of", "assembler", "code", "for", "INSN", ",", "to", "modify", "the", "extracted", "operands", "so", "they", "will", "be", "output", "differently",...

[ "avr", "\"/*DEBUG: 0x%x\\t\\t%d\\t%d */\\n\"" ]

avr3

final_prescan_insn

avr

MPU

GCC

4,746

69

1

[]

[ "<s>", "SDValue", "Z80TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Z80", "Z80", "ISD::OutputArg", "\"Only FastCC and CCC is supported\"", "16", "4", "1", "0", "1", "\"Stack Return is not supported\"", "\"Trying to return VAType: \"", "\"\\n\"", "\"Unsupported Return Value / Location\"", "0", "Z80ISD::RET", "MVT::Other" ]

Z80ISelLowering (3)

LowerReturn

Z80

MPU

LLVM

4,747

341

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "TL45" ]

TL45AsmParser

isMem

TL45

MPU

LLVM

4,748

11

1

[]

[ "<s>", "void", "bpf_expand_cbranch", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "if", "(", "bpf_has_jmpext", ")", "return", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "if", "(", ...

[ "Expand", "to", "the", "instructions", "for", "a", "conditional", "branch", ".", "This", "function", "is", "called", "when", "expanding", "the", "'cbranch", "<", "mode", ">", "4", "'", "pattern", "in", "bpf.md", "." ]

[ "bpf", "0", "0", "2", "2", "2", "1", "1", "2", "2" ]

bpf

bpf_expand_cbranch

bpf

Virtual ISA

GCC

4,749

118

1

[]

[ "<s>", "bool", "targetHandlesStackFrameRounding", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "targetHandlesStackFrameRounding", "-", "Returns", "true", "if", "the", "target", "is", "responsible", "for", "rounding", "up", "the", "stack", "frame", "(", "probably", "at", "emitPrologue", "time", ")", "." ]

[ "Sparc" ]

SparcFrameLowering12

targetHandlesStackFrameRounding

Sparc

CPU

LLVM

4,750

11

1

[]

[ "<s>", "static", "bool", "aarch64_process_one_target_attr", "(", "char", "*", "arg_str", ")", "{", "bool", "invert", "=", "false", ";", "size_t", "len", "=", "strlen", "(", "arg_str", ")", ";", "if", "(", "len", "==", "0", ")", "{", "error", "(", "\"ma...

[ "Parse", "ARG_STR", "which", "contains", "the", "definition", "of", "one", "target", "attribute", ".", "Show", "appropriate", "errors", "if", "any", "or", "return", "true", "if", "the", "attribute", "is", "valid", ".", "PRAGMA_OR_ATTR", "holds", "the", "string...

[ "aarch64", "0", "\"malformed %<target()%> pragma or attribute\"", "1", "3", "\"no-\"", "3", "0", "3", "0", "\"pragma or attribute %<target(\\\"%s\\\")%> does not accept an argument\"", "\"pragma or attribute %<target(\\\"%s\\\")%> does not allow a negated form\"", "\"pragma or attribute %<ta...

aarch645

aarch64_process_one_target_attr

aarch64

CPU

GCC

4,751

442

1

[]

[ "<s>", "void", "load_pic_register", "(", ")", "{", "int", "orig_flag_pic", "=", "flag_pic", ";", "if", "(", "!", "flag_pic", ")", "abort", "(", ")", ";", "if", "(", "get_pc_symbol_name", "[", "0", "]", "==", "0", ")", "{", "int", "align", ";", "ASM_G...

[ "Emit", "code", "to", "load", "the", "PIC", "register", "." ]

[ "sparc", "0", "0", "\"LGETPC\"", "0", "0", "\"LGETPC\"", "0", "\"\\tretl\\n\\tadd\\t%o7, %l7, %l7\\n\"", "\"_GLOBAL_OFFSET_TABLE_\"", "0" ]

sparc2

load_pic_register

sparc

CPU

GCC

4,752

133

1

[]

[ "<s>", "static", "bool", "cortex_a9_sched_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "int", "dep_type", ",", "rtx_insn", "*", "dep", ",", "int", "*", "cost", ")", "{", "switch", "(", "dep_type", ")", "{", "case", "REG_DEP_ANTI", ":", "*", "cost", "...

[ "Adjust", "cost", "hook", "for", "Cortex", "A9", "." ]

[ "arm", "0", "0", "0", "3", "1" ]

arm

cortex_a9_sched_adjust_cost

arm

CPU

GCC

4,753

252

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "BranchPr...

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "ARM", "ARM", "1", "1", "1024", "1", "1", "4", "4", "4", "1", "10" ]

ARMBaseInstrInfo10

isProfitableToIfCvt

ARM

CPU

LLVM

4,754

302

1

[]

[ "<s>", "bool", "shouldTrackLaneMasks", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "lanemasks", "should", "be", "tracked", "." ]

[ "TPC" ]

TPCMachineScheduler

shouldTrackLaneMasks

TPC

Virtual ISA

LLVM

4,755

11

1

[]

[ "<s>", "int", "RISCVTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", "&&", "\"getIntImmCost can only esti...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "RI5CY", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "RISCVMatInt::getIntMatCost" ]

RISCVTargetTransformInfo

getIntImmCost

RI5CY

CPU

LLVM

4,756

75

1

[]

[ "<s>", "bool", "toc_relative_expr_p", "(", "const_rtx", "op", ",", "bool", "strict", ",", "const_rtx", "*", "tocrel_base_ret", ",", "const_rtx", "*", "tocrel_offset_ret", ")", "{", "if", "(", "!", "TARGET_TOC", ")", "return", "false", ";", "if", "(", "TARGET...

[ "Return", "true", "if", "OP", "is", "a", "toc", "pointer", "relative", "address", "(", "the", "output", "of", "create_TOC_reference", ")", ".", "If", "STRICT", ",", "do", "not", "match", "high", "part", "or", "non-split", "-mcmodel=large/medium", "toc", "poi...

[ "rs6000", "0", "0", "1", "1", "0", "1", "1" ]

rs60007

toc_relative_expr_p

rs6000

CPU

GCC

4,757

183

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "AArch64", "AArch64", "8", "0", "0", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "4", "8", "4", "16", "AArch64" ]

AArch64CallLowering15

lowerFormalArguments

AArch64

CPU

LLVM

4,758

440

1

[]

[ "<s>", "bool", "X86RegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "llvm_unreachable", "(", "\"Unused function on X86. Otherwise need a test case.\"", ")", ...

[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]

[ "X86", "X86", "\"Unused function on X86. Otherwise need a test case.\"" ]

X86RegisterInfo (2)

hasReservedSpillSlot

X86

CPU

LLVM

4,759

25

1

[]

[ "<s>", "static", "void", "c6x_file_start", "(", "void", ")", "{", "c6x_flag_var_tracking", "=", "flag_var_tracking", ";", "flag_var_tracking", "=", "0", ";", "done_cfi_sections", "=", "false", ";", "default_file_start", "(", ")", ";", "asm_fprintf", "(", "asm_out_...

[ "Begin", "the", "assembly", "file", "." ]

[ "c6x", "0", "\"\\t.c6xabi_attribute Tag_ABI_array_object_alignment, 0\\n\"", "\"\\t.c6xabi_attribute Tag_ABI_array_object_align_expected, 0\\n\"", "\"\\t.c6xabi_attribute Tag_ABI_stack_align_needed, 0\\n\"", "\"\\t.c6xabi_attribute Tag_ABI_stack_align_preserved, 0\\n\"", "\"\\t.c6xabi_attribute Tag_ABI_...

c6x

c6x_file_start

c6x

VLIW

GCC

4,760

68

1

[]

[ "<s>", "bool", "contains", "(", "int32_t", "V", ")", "const", "{", "return", "Min", "<=", "V", "&&", "V", "<=", "Max", "&&", "(", "V", "-", "Offset", ")", "%", "Align", "==", "0", ";", "}", "</s>" ]

[ "contains", "-", "Returns", "true", "if", "this", "trace", "contains", "the", "given", "basic", "block", "." ]

[ "Hexagon", "0" ]

HexagonConstExtenders (2)

contains

Hexagon

DSP

LLVM

4,761

28

1

[]

[ "<s>", "bool", "R600VectorRegMerger", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "R600Subtarget", "&", "ST", "=", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "R600", "R600", "AMDGPU::REG_SEQUENCE", "R600_InstFlag::TEX_INST", "1", "SI", "0", "\"Trying to optimize \"", "SI", "\"Using common slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "\"Using free slots...\\n\"", "SI", "SI", "SI", "SI", "SI", ...

R600OptimizeVectorRegisters22

runOnMachineFunction

AMDGPU

GPU

LLVM

4,762

419

1

[]

[ "<s>", "static", "MachineBasicBlock", "*", "split", "(", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "(", "*", "I", ")", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "get...

[ "Split", "into", "substrings", "around", "the", "occurrences", "of", "a", "separator", "character", "." ]

[ "AMDGPU" ]

AMDGPUMachineCFGStructurizer

split

AMDGPU

GPU

LLVM

4,763

104

1

[]

[ "<s>", "static", "bool", "aarch64_empty_mask_is_expensive", "(", "unsigned", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Implement", "TARGET_VECTORIZE_EMPTY_MASK_IS_EXPENSIVE", ".", "Assume", "for", "now", "that", "it", "is", "n't", "worth", "branching", "around", "empty", "masked", "ops", "(", "including", "masked", "stores", ")", "." ]

[ "aarch64" ]

aarch64

aarch64_empty_mask_is_expensive

aarch64

CPU

GCC

4,764

11

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AVR_INSTRUMENT_FUNCTIONS_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AVR", "AVR" ]

AVRInstrumentFunctions

getPassName

AVR

MPU

LLVM

4,765

11

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "Size", "==", "4", "&&", "\"Unsupp...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "ARM", "4", "\"Unsupported size\"", "0" ]

ARMCallLowering12

assignValueToAddress

ARM

CPU

LLVM

4,766

66

1

[]

[ "<s>", "AliasResult", "AMDGPUAAResult", "::", "alias", "(", "const", "MemoryLocation", "&", "LocA", ",", "const", "MemoryLocation", "&", "LocB", ")", "{", "unsigned", "asA", "=", "LocA", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", ...

[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "becaus...

[ "AMDGPU", "AMDGPU" ]

AMDGPUAliasAnalysis12

alias

AMDGPU

GPU

LLVM

4,767

78

1

[]

[ "<s>", "bool", "nds32_valid_multiple_load_store_p", "(", "rtx", "op", ",", "bool", "load_p", ",", "bool", "bim_p", ")", "{", "int", "count", ";", "int", "first_elt_regno", ";", "int", "update_base_elt_idx", ";", "int", "offset", ";", "rtx", "elt", ";", "rtx"...

[ "Function", "to", "check", "whether", "the", "OP", "is", "a", "valid", "load/store", "operation", ".", "This", "is", "a", "helper", "function", "for", "the", "predicates", ":", "'nds32_load_multiple_operation", "'", "and", "'nds32_store_multiple_operation", "'", "...

[ "nds32", "0", "1", "0", "1", "0", "0", "0", "1", "25", "1", "0", "0", "0", "1" ]

nds32-predicates

nds32_valid_multiple_load_store_p

nds32

CPU

GCC

4,768

300

1

[]

[ "<s>", "static", "void", "sh_print_operand_address", "(", "FILE", "*", "stream", ",", "machine_mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "case", "SUBREG", ":", "fprintf", "(", "stream", ",...

[ "Print", "the", "operand", "address", "in", "x", "to", "the", "stream", "." ]

[ "sh", "\"@%s\"", "0", "1", "\"@(%d,%s)\"", "\"@(r0,%s)\"", "\"@-%s\"", "0", "\"@%s+\"", "0" ]

sh5

sh_print_operand_address

sh

CPU

GCC

4,769

228

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Combine common expressions into functions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TVM", "\"Combine common expressions into functions\"" ]

TVMReFunc

getPassName

TVM

Virtual ISA

LLVM

4,770

11

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", "....

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "X86", "X86", "X86" ]

X86FrameLowering102

hasFP

X86

CPU

LLVM

4,771

125

1

[]

[ "<s>", "bool", "MandarinAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCo...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "Mandarin", "0", "1", "0", "0" ]

MandarinAsmPrinter

PrintAsmOperand

Mandarin

CPU

LLVM

4,772

94

1

[]

[ "<s>", "void", "WebAssemblyInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", "...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "WebAssembly", "WebAssembly", "0", "WebAssembly::CALL_INDIRECT_VOID", "WebAssembly::CALL_INDIRECT_VOID_S", "\", \"", "WebAssembly::LOOP", "WebAssembly::LOOP_S", "\"label\"", "WebAssembly::BLOCK", "WebAssembly::BLOCK_S", "WebAssembly::END_LOOP", "WebAssembly::END_LOOP_S", "WebAssembly::END_...

WebAssemblyInstPrinter12

printInst

WebAssembly

Virtual ISA

LLVM

4,773

447

1

[]

[ "<s>", "void", "GBZ80FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin",...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "GBZ80", "GB", "GB", "GB", "GB", "GB", "GB", "GB", "GBZ80::PUSH16r", "GB", "GBZ80::LD16ri", "GBZ80::ADD16rSP", "GBZ80::LD16SPr" ]

GBZ80FrameLowering (2)

emitPrologue

GBZ80

MPU

LLVM

4,774

257

1

[]

[ "<s>", "bool", "VEFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineF...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "VE", "VE" ]

VEFrameLowering5

hasFP

VE

CPU

LLVM

4,775

72

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "AArch64InstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "AArch64II", ";", "static", "const", "std", ...

[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]

[ "AArch64", "AArch64", "AArch64", "\"aarch64-coffstub\"", "\"aarch64-got\"", "\"aarch64-nc\"", "\"aarch64-tls\"", "\"aarch64-dllimport\"" ]

AArch64InstrInfo115

getSerializableBitmaskMachineOperandTargetFlags

AArch64

CPU

LLVM

4,776

78

1

[]

[ "<s>", "static", "void", "mmix_target_asm_function_prologue", "(", "FILE", "*", ")", "{", "cfun", "->", "machine", "->", "in_prologue", "=", "1", ";", "}", "</s>" ]

[ "Emit", "the", "function", "prologue", ".", "For", "simplicity", "while", "the", "port", "is", "still", "in", "a", "flux", ",", "we", "do", "it", "as", "text", "rather", "than", "the", "now", "preferred", "RTL", "way", ",", "as", "(", "define_insn", "`...

[ "mmix", "1" ]

mmix

mmix_target_asm_function_prologue

mmix

CPU

GCC

4,777

17

1

[]

[ "<s>", "unsigned", "WebAssemblyTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties"...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetTransformInfo2

getArithmeticInstrCost

WebAssembly

Virtual ISA

LLVM

4,778

150

1

[]

[ "<s>", "void", "BPFInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "BPF", "BPF", "BPF::GPRRegClass", "BPF::STD", "0", "\"Can't store this register to stack slot\"" ]

BPFInstrInfo

storeRegToStackSlot

BPF

Virtual ISA

LLVM

4,779

108

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "avr_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]

[ "Function", "to", "set", "up", "the", "backend", "function", "structure", "." ]

[ "avr" ]

avr

avr_init_machine_status

avr

MPU

GCC

4,780

18

1

[]

[ "<s>", "MachineBasicBlock", "*", "WebAssemblyTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", "->", "getInstrI...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "WebAssembly", "WebAssembly", "\"Unexpected instr type to insert\"", "WebAssembly::FP_TO_SINT_I32_F32", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::FP_TO_UINT_I32_F32", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::FP_TO_SINT_I64_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::FP_TO_UINT_I64...

WebAssemblyISelLowering (2)1

EmitInstrWithCustomInserter

WebAssembly

Virtual ISA

LLVM

4,781

276

1

[]

[ "<s>", "static", "int", "rank_for_reorder", "(", "const", "void", "*", "x", ",", "const", "void", "*", "y", ")", "{", "rtx", "tmp", "=", "*", "(", "const", "rtx", "*", ")", "y", ";", "rtx", "tmp2", "=", "*", "(", "const", "rtx", "*", ")", "x", ...

[ "Comparison", "function", "for", "ready", "queue", "sorting", "." ]

[ "sh", "1", "1" ]

sh3

rank_for_reorder

sh

CPU

GCC

4,782

72

1

[]

[ "<s>", "void", "mmix_asm_output_skip", "(", "FILE", "*", "stream", ",", "int", "nbytes", ")", "{", "fprintf", "(", "stream", ",", "\"\\tLOC @+%d\\n\"", ",", "nbytes", ")", ";", "}", "</s>" ]

[ "ASM_OUTPUT_SKIP", "." ]

[ "mmix", "\"\\tLOC @+%d\\n\"" ]

mmix

mmix_asm_output_skip

mmix

CPU

GCC

4,783

21

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "ARMFrameLowering", "*", "TFI",...

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::R0" ]

ARMBaseRegisterInfo91

canRealignStack

ARM

CPU

LLVM

4,784

121

1

[]

[ "<s>", "static", "poly_uint16", "aarch64_convert_sve_vector_bits", "(", "aarch64_sve_vector_bits_enum", "value", ")", "{", "if", "(", "value", "==", "SVE_SCALABLE", "||", "(", "value", "==", "SVE_128", "&&", "BYTES_BIG_ENDIAN", ")", ")", "return", "poly_uint16", "("...

[ "Return", "the", "VG", "value", "associated", "with", "-msve-vector-bits=", "value", "VALUE", "." ]

[ "aarch64", "2", "2", "64" ]

aarch64

aarch64_convert_sve_vector_bits

aarch64

CPU

GCC

4,785

40

1

[]

[ "<s>", "bool", "enableOrderedReductions", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "we", "should", "be", "enabling", "ordered", "reductions", "for", "the", "target", "." ]

[ "AArch64" ]

AArch64TargetTransformInfo

enableOrderedReductions

AArch64

CPU

LLVM

4,786

10

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "BPFTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "BPF", "BPF", "1", "0", "0U", "BPF::GPRRegClass", "0U", "BPF::GPR32RegClass" ]

BPFISelLowering1

getRegForInlineAsmConstraint

BPF

Virtual ISA

LLVM

4,787

101

1

[]

[ "<s>", "static", "bool", "vspltis_constant", "(", "rtx", "op", ",", "unsigned", "step", ",", "unsigned", "copies", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "machine_mode", "inner", "=", "GET_MODE_INNER", "(", "mode", ")", ";"...

[ "Return", "true", "if", "OP", "can", "be", "synthesized", "with", "a", "particular", "vspltisb", ",", "vspltish", "or", "vspltisw", "instruction", ".", "OP", "is", "a", "CONST_VECTOR", ".", "Which", "instruction", "is", "used", "depends", "on", "STEP", "and"...

[ "powerpcspe", "1", "0", "0", "0", "1", "2", "2", "2", "0", "1", "1", "1", "1", "1", "0" ]

powerpcspe

vspltis_constant

powerpcspe

CPU

GCC

4,788

304

1

[]

[ "<s>", "CCAssignFn", "*", "AMDGPUCallLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "AMDGPU_KERNEL", ":", "case", "CallingConv", "::",...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "AMDGPU", "\"Unsupported calling convention.\"" ]

AMDGPUISelLowering135

CCAssignFnForReturn

AMDGPU

GPU

LLVM

4,789

98

1

[]

[ "<s>", "static", "bool", "riscv_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_VECTOR", ")", "return", "riscv_v_ext_vector_mode_p", "(", "mode", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Implement", "TARGET_VECTOR_MODE_SUPPORTED_P", "." ]

[ "riscv" ]

riscv1

riscv_vector_mode_supported_p

riscv

CPU

GCC

4,790

22

1

[]

[ "<s>", "int", "memory_address_length", "(", "rtx", "addr", ")", "{", "struct", "ix86_address", "parts", ";", "rtx", "base", ",", "index", ",", "disp", ";", "int", "len", ";", "int", "ok", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PRE_DEC", ...

[ "Calculate", "the", "length", "of", "the", "memory", "address", "in", "the", "instruction", "encoding", ".", "Does", "not", "include", "the", "one-byte", "modrm", ",", "opcode", ",", "or", "prefix", "." ]

[ "i386", "0", "0", "1", "4", "1", "4", "1", "1" ]

i3863

memory_address_length

i386

CPU

GCC

4,791

269

1

[]

[ "<s>", "bool", "RISCVCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineInstrBuild...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "RI5CY", "RISCV", "RISCV::PseudoRET" ]

RISCVCallLowering

lowerReturn

RI5CY

CPU

LLVM

4,792

60

1

[]

[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ...

[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]

[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_neon_fmaxnm", "Intrinsic::aarch64_neon_fminnm", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_dup_x", "Intrinsic::aarch64_sve_cmpne", "Intrinsic::aarch64_sve_cmpne_wide", "Intrinsic::...

AArch64TargetTransformInfo35

instCombineIntrinsic

AArch64

CPU

LLVM

4,793

444

1

[]

[ "<s>", "static", "void", "mips_push_asm_switch_1", "(", "struct", "mips_asm_switch", "*", "asm_switch", ",", "const", "char", "*", "prefix", ",", "const", "char", "*", "suffix", ")", "{", "if", "(", "asm_switch", "->", "nesting_level", "==", "0", ")", "fprin...

[ "Start", "a", "new", "block", "with", "the", "given", "asm", "switch", "enabled", ".", "If", "we", "need", "to", "print", "a", "directive", ",", "emit", "PREFIX", "before", "it", "and", "SUFFIX", "after", "it", "." ]

[ "mips", "0", "\"%s.set\\tno%s%s\"" ]

mips

mips_push_asm_switch_1

mips

CPU

GCC

4,794

49

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";",...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "R600", "8", "0", "2", "2", "2", "2", "1", "2" ]

R600InstrInfo11

PredicateInstruction

R600

GPU

LLVM

4,795

291

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "\"SSE register return with SSE disabled\"", "X86::ST0", "X86::ST1", "MVT::f80", "X86::FpPOP_RETVAL", "MVT::Other", "MVT::Glue", "1", "0", "ISD::FP_ROUND", "1", "1", "0", "2" ]

X86ISelLowering (2)1

LowerCallResult

X86

CPU

LLVM

4,796

377

1

[]

[ "<s>", "void", "ARMELFMCAsmInfo", "::", "setUseIntegratedAssembler", "(", "bool", "Value", ")", "{", "UseIntegratedAssembler", "=", "Value", ";", "if", "(", "!", "UseIntegratedAssembler", ")", "{", "DwarfRegNumForCFI", "=", "true", ";", "}", "}", "</s>" ]

[ "Set", "whether", "assembly", "(", "inline", "or", "otherwise", ")", "should", "be", "parsed", "." ]

[ "ARM", "ARM" ]

ARMMCAsmInfo (2)

setUseIntegratedAssembler

ARM

CPU

LLVM

4,797

25

1

[]

[ "<s>", "void", "MipsTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Mips", "Mips", "\".sdata\"", "\".sbss\"" ]

MipsTargetObjectFile16

Initialize

Mips

CPU

LLVM

4,798

87

1

[]

[ "<s>", "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "return", ";", "}", "if", "(", "CurrCycleInstr", "->", "isBundle", "(", ")"...

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "AMDGPU", "1" ]

GCNHazardRecognizer (2)

AdvanceCycle

AMDGPU

GPU

LLVM

4,799

120

1

[]