docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "TMS320C64XAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "outputStream", ")", "{", "llvm_unre...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "TMS320C64X", "TMS320C64X", "\"Unimplemented function PrintAsmOperand\"" ]	TMS320C64XAsmPrinter	PrintAsmOperand	TMS320C64X	VLIW	LLVM	4,800	32	1	[]
[ "<s>", "static", "rtx", "rs6000_mask_atomic_subword", "(", "rtx", "oldval", ",", "rtx", "newval", ",", "rtx", "mask", ")", "{", "rtx", "x", ";", "x", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "gen_rtx_AN...	[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operands", ",", "combine", "OLDVAL", "and", "NEWVAL", "via", "MASK", ".", "Returns", "a", "new", "pseduo", "." ]	[ "rs6000", "1" ]	rs6000	rs6000_mask_atomic_subword	rs6000	CPU	GCC	4,801	69	1	[]
[ "<s>", "bool", "HexagonGenInsert", "::", "removeDeadCode", "(", "MachineDomTreeNode", "", "N", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "", "DTN", ":", "children", "<", "MachineDomTreeNode", "*", ">", "(", "N", ")", ")", "Cha...	[ "Remove", "all", "dead", "instructions", "between", "the", "I", "and", "E", "." ]	[ "Hexagon", "Hexagon", "2", "0" ]	HexagonGenInsert10	removeDeadCode	Hexagon	DSP	LLVM	4,802	292	1	[]
[ "<s>", "const", "MCInstrDesc", "&", "getMCOpcodeFromPseudo", "(", "unsigned", "Opcode", ")", "const", "{", "return", "get", "(", "pseudoToMCOpcode", "(", "Opcode", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "descriptor", "of", "the", "target-specific", "machine", "instruction", "that", "corresponds", "to", "the", "specified", "pseudo", "or", "native", "opcode", "." ]	[ "R600" ]	AMDGPUInstrInfo10	getMCOpcodeFromPseudo	R600	GPU	LLVM	4,803	20	1	[]
[ "<s>", "int", "SystemZTTIImpl", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "un...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "SystemZ", "SystemZ", "Intrinsic::ID", "0", "64", "Intrinsic::sadd_with_overflow", "Intrinsic::uadd_with_overflow", "Intrinsic::ssub_with_overflow", "Intrinsic::usub_with_overflow", "1", "64", "32", "32", "Intrinsic::smul_with_overflow", "Intrinsic::umul_with_overflow", "1", "64", ...	SystemZTargetTransformInfo (2)	getIntImmCost	SystemZ	CPU	LLVM	4,804	300	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "", ">>", "MOSInstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "", ">", ...	[ "Return", "an", "array", "that", "contains", "the", "ids", "of", "the", "target", "indices", "(", "used", "for", "the", "TargetIndex", "machine", "operand", ")", "and", "their", "names", "." ]	[ "MOS", "MOS", "MOS::TI_STATIC_STACK", "\"mos-static-stack\"" ]	MOSInstrInfo	getSerializableTargetIndices	MOS	MPU	LLVM	4,805	49	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_vpermi2_vpshub2", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "if", "(", "!", "TARGET_AVX512BW", "\|\|", "!", "(", "d", "->", "vmode", "==", "V64QImode", ")", ")", "return", "false", ";", "if", "(", "d", ...	[ "Implement", "arbitrary", "permutations", "of", "two", "V64QImode", "operands", "will", "2", "vpermi2w", ",", "2", "vpshufb", "and", "one", "vpor", "instruction", "." ]	[ "i386", "2", "128", "0", "2", "32", "0", "1", "2", "2", "1", "64", "14", "1", "14", "1", "64", "0", "0", "0", "1", "1", "1", "64", "0", "64", "64", "1" ]	i3864	expand_vec_perm_vpermi2_vpshub2	i386	CPU	GCC	4,806	461	1	[]
[ "<s>", "static", "unsigned", "long", "arm_compute_save_core_reg_mask", "(", "void", ")", "{", "unsigned", "int", "save_reg_mask", "=", "0", ";", "unsigned", "long", "func_type", "=", "arm_current_func_type", "(", ")", ";", "unsigned", "int", "reg", ";", "if", ...	[ "Compute", "a", "bit", "mask", "of", "which", "core", "registers", "need", "to", "be", "saved", "on", "the", "stack", "for", "the", "current", "function", ".", "This", "is", "used", "by", "arm_compute_frame_layout", ",", "which", "may", "add", "extra", "re...	[ "arm", "0", "0", "1", "1", "1", "1", "1", "1", "2", "0", "4", "12", "1", "0", "12", "1", "1", "1", "3", "0", "1", "4", "1" ]	arm	arm_compute_save_core_reg_mask	arm	CPU	GCC	4,807	273	1	[]
[ "<s>", "SDNode", "", "SparcDAGToDAGISel", "::", "Select", "(", "SDNode", "", "N", ")", "{", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "NULL", ";", "switch", "("...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Sparc", "Sparc", "SPISD::GLOBAL_BASE_REG", "ISD::SDIV", "ISD::UDIV", "0", "1", "ISD::SDIV", "SP::SRAri", "MVT::i32", "31", "MVT::i32", "0", "SP::G0", "MVT::i32", "SP::WRYrr", "MVT::Flag", "SP::G0", "MVT::i32", "0", "ISD::SDIV", "SP::SDIVrr", "SP::UDIVrr", "MVT::i32", ...	SparcISelDAGToDAG15	Select	Sparc	CPU	LLVM	4,808	346	1	[]
[ "<s>", "static", "int", "rs6000_issue_rate", "(", "void", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "1", ";", "switch", "(", "rs6000_cpu_attr", ")", "{", "case", "CPU_RIOS1", ":", "case", "CPU_RS64A", ":", "case", "CPU_PPC601", ":", "cas...	[ "Return", "how", "many", "instructions", "the", "machine", "can", "issue", "per", "cycle", "." ]	[ "rs6000", "1", "3", "2", "4", "5", "1" ]	rs60003	rs6000_issue_rate	rs6000	CPU	GCC	4,809	87	1	[]
[ "<s>", "void", "R600SchedStrategy", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Top Releasing \"", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "}", "</s>" ]	[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]	[ "R600", "\"Top Releasing \"" ]	R600MachineScheduler1	releaseTopNode	R600	GPU	LLVM	4,810	28	1	[]
[ "<s>", "tree", "sh_build_va_list", "(", ")", "{", "tree", "f_next_o", ",", "f_next_o_limit", ",", "f_next_fp", ",", "f_next_fp_limit", ",", "f_next_stack", ";", "tree", "record", ";", "if", "(", "TARGET_SH5", "\|\|", "(", "!", "TARGET_SH3E", "&&", "!", "TARGET...	[ "Define", "the", "`", "__builtin_va_list", "'", "type", "for", "the", "ABI", "." ]	[ "sh", "\"__va_next_o\"", "\"__va_next_o_limit\"", "\"__va_next_fp\"", "\"__va_next_fp_limit\"", "\"__va_next_stack\"" ]	sh2	sh_build_va_list	sh	CPU	GCC	4,811	192	1	[]
[ "<s>", "const", "MCPhysReg", "", "SIRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "AMDGPU::NoRegister" ]	SIRegisterInfo113	getCalleeSavedRegs	AMDGPU	GPU	LLVM	4,812	76	1	[]
[ "<s>", "bool", "XCoreFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI"...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "XCore", "XCore", "XCore::LR", "XCore::R10", "\"LR & FP are always handled in emitEpilogue\"", "\"loadRegFromStackSlot didn't insert any code!\"" ]	XCoreFrameLowering22	restoreCalleeSavedRegisters	XCore	MPU	LLVM	4,813	197	1	[]
[ "<s>", "void", "ia64_expand_vecint_cmov", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ...	[ "Emit", "an", "integral", "vector", "conditional", "move", "." ]	[ "ia64", "0", "3", "4", "5", "1", "2", "0", "0", "0", "1", "2", "0" ]	ia643	ia64_expand_vecint_cmov	ia64	CPU	GCC	4,814	312	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine22	ARMBaseTargetMachine	ARM	CPU	LLVM	4,815	297	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Assembly / Object Emitter\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Assembly / Object Emitter\"" ]	X86AsmPrinter (2)	getPassName	X86	CPU	LLVM	4,816	13	1	[]
[ "<s>", "DecodeStatus", "BPFDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "BPF", "BPF", "BPF", "BPF::LD_imm64", "16", "0", "16", "12", "0", "13", "8", "14", "16", "15", "24", "1", "BPF::LD_ABS_B", "BPF::LD_ABS_H", "BPF::LD_ABS_W", "BPF::LD_IND_B", "BPF::LD_IND_H", "BPF::LD_IND_W", "0", "BPF::R6" ]	BPFDisassembler12	getInstruction	BPF	Virtual ISA	LLVM	4,817	279	1	[]
[ "<s>", "bool", "riscv_split_symbol", "(", "rtx", "temp", ",", "rtx", "addr", ",", "enum", "machine_mode", "mode", ",", "rtx", "*", "low_out", ")", "{", "enum", "riscv_symbol_type", "symbol_type", ";", "if", "(", "(", "GET_CODE", "(", "addr", ")", "==", "...	[ "If", "MODE", "is", "MAX_MACHINE_MODE", ",", "ADDR", "appears", "as", "a", "move", "operand", ",", "otherwise", "it", "appears", "in", "a", "MEM", "of", "that", "mode", ".", "Return", "true", "if", "ADDR", "is", "a", "legitimate", "constant", "in", "that...	[ "riscv", "0", "32", "\".LA%u\"" ]	riscv2	riscv_split_symbol	riscv	CPU	GCC	4,818	263	1	[]
[ "<s>", "static", "rtx", "loongarch_got_load_tls_ie", "(", "rtx", "dest", ",", "rtx", "sym", ")", "{", "return", "gen_got_load_tls_ie", "(", "Pmode", ",", "dest", ",", "sym", ")", ";", "}", "</s>" ]	[ "Load", "an", "entry", "from", "the", "GOT", "for", "a", "TLS", "IE", "access", "." ]	[ "loongarch" ]	loongarch	loongarch_got_load_tls_ie	loongarch	CPU	GCC	4,819	22	1	[]
[ "<s>", "bool", "AMDGPUAlwaysInline", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "std", "::", "vector", "<", "GlobalAlias", "", ">", "AliasesToRemove", ";", "std", "::", "vector", "<", "Function", "", ">", "FuncsToClone", ";", "for", "(", "...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAlwaysInlinePass10	runOnModule	AMDGPU	GPU	LLVM	4,820	233	1	[]
[ "<s>", "static", "rtx", "get_vl", "(", "rtx_insn", "*", "rinsn", ")", "{", "if", "(", "has_vl_op", "(", "rinsn", ")", ")", "{", "extract_insn_cached", "(", "rinsn", ")", ";", "return", "recog_data", ".", "operand", "[", "get_attr_vl_op_idx", "(", "rinsn", ...	[ "Helper", "function", "to", "get", "VL", "operand", "." ]	[ "riscv", "0", "0" ]	riscv-vsetvl	get_vl	riscv	CPU	GCC	4,821	51	1	[]
[ "<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "int64_t", "NumBytes", ",", "bool", "Is64Bit", ",", "const", "TargetInstrInfo", "&", "TII", ...	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]	[ "X86", "0", "128", "X86::SUB64ri8", "X86::SUB32ri8", "X86::SUB64ri32", "X86::SUB32ri", "128", "X86::ADD64ri8", "X86::ADD32ri8", "X86::ADD64ri32", "X86::ADD32ri", "1LL", "31", "1", "3" ]	X86RegisterInfo41	emitSPUpdate	X86	CPU	LLVM	4,822	218	1	[]
[ "<s>", "void", "OrderedRegisterList", "::", "remove", "(", "unsigned", "VR", ")", "{", "iterator", "L", "=", "llvm", "::", "lower_bound", "(", "Seq", ",", "VR", ",", "Ord", ")", ";", "if", "(", "L", "!=", "Seq", ".", "end", "(", ")", ")", "Seq", ...	[ "remove", "-", "Remove", "the", "specified", "key/value", "pair", "from", "the", "map", ",", "but", "do", "not", "erase", "it", "." ]	[ "Hexagon" ]	HexagonGenInsert10	remove	Hexagon	DSP	LLVM	4,823	41	1	[]
[ "<s>", "static", "void", "v850_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "fprintf", "(", "f", ",", "\"\\tjarl .+4,r12\\n\"", ")", ";", "fprintf", "(", "f", ",", "\"\\tld.w 12[r12],r19\\n\"", ")", ";", "fprintf", "(", "f", ",", "\"\\tld.w 16[r1...	[ "Worker", "function", "for", "TARGET_ASM_TRAMPOLINE_TEMPLATE", "." ]	[ "v850", "\"\\tjarl .+4,r12\\n\"", "\"\\tld.w 12[r12],r19\\n\"", "\"\\tld.w 16[r12],r12\\n\"", "\"\\tjmp [r12]\\n\"", "\"\\tnop\\n\"", "\"\\t.long 0\\n\"", "\"\\t.long 0\\n\"" ]	v850	v850_asm_trampoline_template	v850	MPU	GCC	4,824	59	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "X86"...	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]	[ "X86", "X86", "X86::CMPPDrri", "X86::CMPPSrri", "X86::VCMPPDrri", "X86::VCMPPSrri", "X86::VCMPPDYrri", "X86::VCMPPSYrri", "3", "0x7", "0x00", "0x03", "0x04", "0x07", "1", "2" ]	X86InstrInfo (2)2	findCommutedOpIndices	X86	CPU	LLVM	4,825	149	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "RISCVFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "Register", "SPReg"...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "RISCV", "RISCV", "RISCV::X2", "0", "0", "RISCV::ADJCALLSTACKDOWN" ]	RISCVFrameLowering (2)	eliminateCallFramePseudoInstr	RISCV	CPU	LLVM	4,826	122	1	[]
[ "<s>", "bool", "mep_expand_unary_intrinsic", "(", "int", "ATTRIBUTE_UNUSED", "intrinsic", ",", "rtx", "*", "operands", "ATTRIBUTE_UNUSED", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Apply", "the", "given", "unary", "intrinsic", "to", "OPERANDS", "[", "1", "]", "and", "store", "it", "on", "OPERANDS", "[", "0", "]", ".", "Report", "an", "error", "if", "the", "instruction", "could", "not", "be", "synthesized", ".", "OPERANDS", "[", ...	[ "mep" ]	mep	mep_expand_unary_intrinsic	mep	CPU	GCC	4,827	17	1	[]
[ "<s>", "unsigned", "ARMTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "\"sp\"", ",", "ARM", "::", "SP...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "ARM", "ARM", "\"sp\"", "ARM::SP", "0", "\"Invalid register name global variable\"" ]	ARMISelLowering121	getRegisterByName	ARM	CPU	LLVM	4,828	50	1	[]
[ "<s>", "static", "bool", "mips_expand_msa_shuffle", "(", "struct", "expand_vec_perm_d", "", "d", ")", "{", "rtx", "x", ",", "elts", "[", "MAX_VECT_LEN", "]", ";", "rtvec", "v", ";", "rtx_insn", "", "insn", ";", "unsigned", "i", ";", "if", "(", "!", "...	[ "Construct", "(", "set", "target", "(", "vec_select", "op0", "(", "parallel", "selector", ")", ")", ")", "and", "return", "true", "if", "that", "'s", "a", "valid", "instruction", "in", "the", "active", "ISA", "." ]	[ "mips", "0", "0" ]	mips	mips_expand_msa_shuffle	mips	CPU	GCC	4,829	157	1	[]
[ "<s>", "rtx", "mmix_eh_return_handler_rtx", "(", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "MMIX_INCOMING_RETURN_ADDRESS_REGNUM", ")", ";", "}", "</s>" ]	[ "EH_RETURN_HANDLER_RTX", "." ]	[ "mmix" ]	mmix2	mmix_eh_return_handler_rtx	mmix	CPU	GCC	4,830	14	1	[]
[ "<s>", "bool", "X86InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "const", "{", "assert", "(", "I", ".", "getParent", "(", ")", "&&", "\"Instruction should be in a basic block!\"", ")", ";", "assert", "(", "I", ".", "getParent", "(",...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "X86", "X86", "\"Instruction should be in a basic block!\"", "\"Instruction should be in a function!\"", "\"Generic instruction has unexpected implicit operands\\n\"", "\" C++ instruction selection: \"" ]	X86InstructionSelector3	select	X86	CPU	LLVM	4,831	268	1	[]
[ "<s>", "InstructionCost", "X86TTIImpl", "::", "getScalarizationOverhead", "(", "VectorType", "*", "Ty", ",", "const", "APInt", "&", "DemandedElts", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "InstructionCost", "Cost", "=", "0", ";", "if", "(", ...	[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instruction", "." ]	[ "X86", "X86", "0", "MVT::i16", "MVT::f32", "128", "0", "\"Negative cost!\"", "128", "0", "0", "0", "0", "MVT::f32", "0", "4", "1" ]	X86TargetTransformInfo (2)1	getScalarizationOverhead	X86	CPU	LLVM	4,832	444	1	[]
[ "<s>", "static", "unsigned", "int", "ix86_autovectorize_vector_modes", "(", "vector_modes", "*", "modes", ",", "bool", "all", ")", "{", "if", "(", "TARGET_AVX512F", "&&", "!", "TARGET_PREFER_AVX256", ")", "{", "modes", "->", "safe_push", "(", "V64QImode", ")", ...	[ "If", "AVX", "is", "enabled", "then", "try", "vectorizing", "with", "both", "256bit", "and", "128bit", "vectors", ".", "If", "AVX512F", "is", "enabled", "then", "try", "vectorizing", "with", "512bit", ",", "256bit", "and", "128bit", "vectors", "." ]	[ "i386", "0" ]	i386	ix86_autovectorize_vector_modes	i386	CPU	GCC	4,833	158	1	[]
[ "<s>", "unsigned", "DLXInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "1", ";", "}", "</s>" ]	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "DLX", "DLX", "1" ]	DLXInstrInfo	isStoreToStackSlot	DLX	CPU	LLVM	4,834	20	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "ARMBaseRegisterInfo", "::", "getPointerRegClass", "(", "unsigned", "Kind", ")", "const", "{", "return", "ARM", "::", "GPRRegisterClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "ARM", "ARM", "ARM::GPRRegisterClass" ]	ARMBaseRegisterInfo1	getPointerRegClass	ARM	CPU	LLVM	4,835	18	1	[]
[ "<s>", "static", "void", "h8300_reorg", "(", "void", ")", "{", "if", "(", "flag_delayed_branch", ")", "shorten_branches", "(", "get_insns", "(", ")", ")", ";", "}", "</s>" ]	[ "Delayed-branch", "scheduling", "is", "more", "effective", "if", "we", "have", "some", "idea", "how", "long", "each", "instruction", "will", "be", ".", "Use", "a", "shorten_branches", "pass", "to", "get", "an", "initial", "estimate", "." ]	[ "h8300" ]	h8300	h8300_reorg	h8300	MPU	GCC	4,836	19	1	[]
[ "<s>", "unsigned", "VEMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "VE", "VE", "VE", "VE", "0", "0", "\"Unhandled expression!\"", "0" ]	VEMCCodeEmitter	getMachineOpValue	VE	CPU	LLVM	4,837	160	1	[]
[ "<s>", "const", "MipsSubtarget", "*", "MipsTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeSet", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ".", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Mips", "Mips", "Mips", "\"target-cpu\"", "\"target-features\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "\"use-soft-float\"", "\"true\"", "Mips", "\"+mips16\"", "\",+mips16\"", "Mips", "\"-mips16\"", "\",-mips16\"", "\"use-soft-float=true\"", "\"use-soft-float=false\"", ...	MipsTargetMachine28	getSubtargetImpl	Mips	CPU	LLVM	4,838	281	1	[]
[ "<s>", "bool", "aarch64_address_valid_for_prefetch_p", "(", "rtx", "x", ",", "bool", "strict_p", ")", "{", "struct", "aarch64_address_info", "addr", ";", "bool", "res", "=", "aarch64_classify_address", "(", "&", "addr", ",", "x", ",", "DImode", ",", "strict_p", ...	[ "Return", "true", "if", "the", "address", "X", "is", "valid", "for", "a", "PRFM", "instruction", ".", "STRICT_P", "is", "true", "if", "we", "should", "do", "strict", "checking", "with", "aarch64_classify_address", "." ]	[ "aarch64" ]	aarch64	aarch64_address_valid_for_prefetch_p	aarch64	CPU	GCC	4,839	45	1	[]
[ "<s>", "bool", "SPUFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", "->", "getStackSize", "(", ")", "&&", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "CellSPU", "SPU" ]	SPUFrameLowering	hasFP	CellSPU	MPU	LLVM	4,840	44	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->...	[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]	[ "PowerPC", "PPC", "0", "64" ]	PPCISelLowering (2)2	shouldConvertConstantLoadToIntImm	PowerPC	CPU	LLVM	4,841	51	1	[]
[ "<s>", "StringRef", "getType", "(", ")", "{", "return", "CurType", ";", "}", "</s>" ]	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "X86" ]	X86AsmParser58	getType	X86	CPU	LLVM	4,842	9	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlign...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "8", "4" ]	X86Subtarget100	X86Subtarget	X86	CPU	LLVM	4,843	181	1	[]
[ "<s>", "bool", "WebAssemblyPrepareForLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Prepare For LiveIntervals ******\\n\"", "<<", "\"******** Function: \"", "<<", "M...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Prepare For LiveIntervals ******\\n\"", "\"******** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "0", "WebAssembly::IMPLICIT_DEF", "WebAssembly::isArgument" ]	WebAssemblyPrepareForLiveIntervals11	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	4,844	264	1	[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "R600" ]	AMDGPUISelLowering68	getTargetNodeName	R600	GPU	LLVM	4,845	161	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", "=",...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "PowerPC", "PPC", "PPC::CMPWI", "PPC::CMPLWI", "PPC::CMPDI", "PPC::CMPLDI", "1", "0", "2", "0xFFFF", "PPC::CMPW", "PPC::CMPLW", "PPC::CMPD", "PPC::CMPLD", "PPC::FCMPUS", "PPC::FCMPUD", "1", "2" ]	PPCInstrInfo (2)	analyzeCompare	PowerPC	CPU	LLVM	4,846	165	1	[]
[ "<s>", "void", "SystemZRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "const", "TargetFrameInfo", "&", "TFI", "=", "*", "MF", ".", "getTarg...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::MOV64mr", "SystemZ::MOV64mrm", "SystemZ::R15D", "\"Invalid stack frame calculation!\"", "SystemZ::MOV64rr", "SystemZ::R11D", "SystemZ::R15D", "SystemZ::R11D" ]	SystemZRegisterInfo29	emitPrologue	SystemZ	CPU	LLVM	4,847	303	1	[]
[ "<s>", "bool", "SIPreEmitPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "AMDGPU::S_CBRANCH_VCCZ", "AMDGPU::S_CBRANCH_VCCNZ", "AMDGPU::SI_RETURN_TO_EPILOG", "SI", "AMDGPU::S_BRANCH", "20", "0", "AMDGPU::S_SET_GPR_IDX_ON", "0" ]	SIPreEmitPeephole4	runOnMachineFunction	AMDGPU	GPU	LLVM	4,848	420	1	[]
[ "<s>", "bool", "llvm", "::", "isEqual", "(", "const", "GCNRPTracker", "::", "LiveRegSet", "&", "S1", ",", "const", "GCNRPTracker", "::", "LiveRegSet", "&", "S2", ")", "{", "if", "(", "S1", ".", "size", "(", ")", "!=", "S2", ".", "size", "(", ")", "...	[ "isEqual", "-", "Compares", "two", "trees", "for", "structural", "equality", "and", "returns", "true", "if", "they", "are", "equal", "." ]	[ "AMDGPU" ]	GCNRegPressure	isEqual	AMDGPU	GPU	LLVM	4,849	85	1	[]
[ "<s>", "bool", "WebAssemblyFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Call", ":", "if", "(", "selectCall", "(", "I", ...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyFastISel	fastSelectInstruction	WebAssembly	Virtual ISA	LLVM	4,850	187	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine120	X86TargetMachine	X86	CPU	LLVM	4,851	182	1	[]
[ "<s>", "void", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "if", "(", "!", "I", ".", "getCalledFunction", "(", ")", ")", "return", ";", "StringRef", "Name", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getName", "(", ")", ";", "if",...	[ "CallInst", "simplification", "." ]	[ "AMDGPU", "\"llvm.AMDGPU.tex\"", "\"llvm.r600.tex\"", "\"llvm.r600.texc\"", "\"llvm.AMDGPU.txl\"", "\"llvm.r600.txl\"", "\"llvm.r600.txlc\"", "\"llvm.AMDGPU.txb\"", "\"llvm.r600.txb\"", "\"llvm.r600.txbc\"", "\"llvm.AMDGPU.txf\"", "\"llvm.AMDGPU.txq\"", "\"llvm.r600.txq\"", "\"llvm.r600.tx...	R600TextureIntrinsicsReplacer3	visitCallInst	AMDGPU	GPU	LLVM	4,852	186	1	[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tSTRspi", "0" ]	Thumb1InstrInfo30	storeRegToStackSlot	ARM	CPU	LLVM	4,853	211	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "HandleByVal", "(", "CCState", "*", "State", ",", "unsigned", "&", "Size", ",", "unsigned", "Align", ")", "const", "{", "Align", "=", "std", "::", "max", "(", "Align", ",", "4U", ")", ";", "unsigned", "Reg", "=...	[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]	[ "ARM", "ARM", "4U", "4", "ARM::R4", "0", "4", "ARM::R4", "0", "4", "ARM::R4", "1", "0" ]	ARMISelLowering (2)6	HandleByVal	ARM	CPU	LLVM	4,854	218	1	[]
[ "<s>", "const", "std", "::", "string", "getName", "(", ")", "const", "override", "{", "return", "\"AAAMDWorkGroupSize\"", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "AMDGPU", "\"AAAMDWorkGroupSize\"" ]	AMDGPUAttributor5	getName	AMDGPU	GPU	LLVM	4,855	14	1	[]
[ "<s>", "static", "bool", "aarch64_evpc_ext", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "HOST_WIDE_INT", "location", ";", "rtx", "offset", ";", "if", "(", "d", "->", "vec_flags", "==", "VEC_SVE_PRED", "\|\|", "!", "d", "->", "perm", "[", "0", ...	[ "Recognize", "patterns", "for", "the", "EXT", "insn", "." ]	[ "aarch64", "0", "0", "1", "1", "0", "3" ]	aarch64	aarch64_evpc_ext	aarch64	CPU	GCC	4,856	153	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", "...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::CC" ]	SystemZInstrInfo6	PredicateInstruction	SystemZ	CPU	LLVM	4,857	152	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", "...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "8", "128", "\"generic\"", "\"+64bit,+sse2,\"", "\"+64bit,+sse2\"", "X86", "X86::Feature64Bit", "X86::FeatureCMOV", "X86", "X86", "X86::FeatureSSE1", "X86::FeatureSSE2", "X86::Mode64Bit", "X86::ModeNaCl", "X86", "\"Subtarge...	X86Subtarget92	X86Subtarget	X86	CPU	LLVM	4,858	443	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "X8...	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "X86", "X86", "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86", "X86::GR64_TCW64RegClass", "X86::GR64_TCRegClass", "X86::GR32RegClass", "X86::GR32_TCRegClass"...	X86RegisterInfo71	getPointerRegClass	X86	CPU	LLVM	4,859	175	1	[]
[ "<s>", "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Al...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "256", "AArch64" ]	AArch64SelectionDAGInfo17	EmitTargetCodeForMemset	AArch64	CPU	LLVM	4,860	299	1	[]
[ "<s>", "EVT", "SparcTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorElem...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Sparc", "Sparc", "MVT::i32" ]	SparcISelLowering18	getSetCCResultType	Sparc	CPU	LLVM	4,861	35	1	[]
[ "<s>", "bool", "SystemZAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "SystemZOperand", "::", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "\"unexpected token in argument list\"" ]	SystemZAsmParser (2)	ParseInstruction	SystemZ	CPU	LLVM	4,862	160	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "\"Not implemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "AMDGPU", "\"Not implemented\"" ]	AMDGPUAsmBackend11	relaxInstruction	AMDGPU	GPU	LLVM	4,863	26	1	[]
[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Rel...	[ "Create", "an", "WebAssembly", "architecture", "model", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-m:e-p:64:64-i64:64-n32:64-S128\"", "\"e-m:e-p:32:32-i64:64-n32:64-S128\"", "WebAssembly" ]	WebAssemblyTargetMachine1	WebAssemblyTargetMachine	WebAssembly	Virtual ISA	LLVM	4,864	99	1	[]
[ "<s>", "static", "int", "mips16_insn_length", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "JUMP_TABLE_DATA_P", "(", "insn", ")", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "AD...	[ "Return", "the", "length", "of", "instruction", "INSN", "." ]	[ "mips", "0", "1" ]	mips	mips16_insn_length	mips	CPU	GCC	4,865	89	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "OS", "<<", "\"{\"", ";", "if", "(", "!", "isValid", "(", ")", ")", "OS", "<<", "\"Uninitialized\"", ";", "if", "(", "isUnknown", "(", ")", ")", "OS", "<<", "\"unknown\"", ";...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "RISCV", "\"{\"", "\"Uninitialized\"", "\"unknown\"", "\"AVLReg=\"", "\"AVLImm=\"", "\", \"", "\"VLMul=\"", "\", \"", "\"SEW=\"", "\", \"", "\"TailAgnostic=\"", "\", \"", "\"MaskAgnostic=\"", "\", \"", "\"MaskRegOp=\"", "\", \"", "\"StoreOp=\"", "\", \"", "\"ScalarMovOp=\"", ...	RISCVInsertVSETVLI6	print	RISCV	CPU	LLVM	4,866	142	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "TLCS900TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "TLCS900", "TLCS900", "1", "0", "MVT::i8", "0U", "TLCS900::GR8RegisterClass", "0U", "TLCS900::GR16RegisterClass" ]	TLCS900ISelLowering	getRegForInlineAsmConstraint	TLCS900	MPU	LLVM	4,867	97	1	[]
[ "<s>", "static", "machine_mode", "s390_cc_modes_compatible", "(", "machine_mode", "m1", ",", "machine_mode", "m2", ")", "{", "if", "(", "m1", "==", "m2", ")", "return", "m1", ";", "switch", "(", "m1", ")", "{", "case", "E_CCZmode", ":", "if", "(", "m2", ...	[ "If", "two", "condition", "code", "modes", "are", "compatible", ",", "return", "a", "condition", "code", "mode", "which", "is", "compatible", "with", "both", ".", "Otherwise", ",", "return", "VOIDmode", "." ]	[ "s390" ]	s390	s390_cc_modes_compatible	s390	MPU	GCC	4,868	100	1	[]
[ "<s>", "bool", "XCorePassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "createXCoreISelDag", "(", "getXCoreTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "XCore", "XCore", "XCore", "XCore" ]	XCoreTargetMachine18	addInstSelector	XCore	MPU	LLVM	4,869	27	1	[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "ARMArchVersion", "(", "V4T", ")", ",", "ARMFPUType", "(", "None", ")", ",", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "4", "\"generic\"", "ARM", "0", "5", "0", "4", "\"armv\"", "4", "6", "0", "5", "\"thumb\"", "7", "5", "6", "ARM", "ARM", "3", "1", "2", "ARM", "ARM", "3", "1", "2", "ARM", "ARM", "ARM", "ARM", "10", "\"-darwin...	ARMSubtarget34	ARMSubtarget	ARM	CPU	LLVM	4,870	392	1	[]
[ "<s>", "bool", "XCoreFrameInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterI...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "XCore", "XCore", "XCore", "XCore", "XCore", "XCore::PROLOG_LABEL" ]	XCoreFrameInfo	spillCalleeSavedRegisters	XCore	MPU	LLVM	4,871	265	1	[]
[ "<s>", "static", "void", "ix86_test_dumping_memory_blockage", "(", ")", "{", "set_new_first_and_last_insn", "(", "NULL", ",", "NULL", ")", ";", "rtx", "pat", "=", "gen_memory_blockage", "(", ")", ";", "rtx_reuse_manager", "r", ";", "r", ".", "preprocess", "(", ...	[ "Test", "dumping", "an", "insn", "with", "repeated", "references", "to", "the", "same", "SCRATCH", ",", "to", "verify", "the", "rtx_reuse", "code", "." ]	[ "i386", "\"(cinsn 1 (set (mem/v:BLK (0\|scratch:DI) [0 A8])\\n\"", "\" (unspec:BLK [\\n\"", "\" (mem/v:BLK (reuse_rtx 0) [0 A8])\\n\"", "\" ] UNSPEC_MEMORY_BLOCKAGE)))\\n\"" ]	i386	ix86_test_dumping_memory_blockage	i386	CPU	GCC	4,872	50	1	[]
[ "<s>", "static", "void", "mips_record_lo_sums", "(", "const_rtx", "x", ",", "mips_offset_table", "*", "htab", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "NONCONST", ")", "if", "...	[ "Search", "X", "for", "LO_SUMs", "and", "record", "them", "in", "HTAB", "." ]	[ "mips", "1" ]	mips	mips_record_lo_sums	mips	CPU	GCC	4,873	53	1	[]
[ "<s>", "unsigned", "ARMCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "getARMRegisterNumbering", "(", "MO...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "ARM", "ARM", "ARM", "ARM::reloc_arm_branch", "ARM::reloc_arm_branch", "ARMII::FormMask", "ARMII::VFPLdStFrm", "ARM::reloc_arm_vfp_cp_entry", "ARM::reloc_arm_cp_entry", "ARM::reloc_arm_relative", "ARM::reloc_arm_branch", "\"Unable to encode MachineOperand!\"", "0" ]	ARMCodeEmitter10	getMachineOpValue	ARM	CPU	LLVM	4,874	219	1	[]
[ "<s>", "void", "c4x_optimization_options", "(", "int", "level", "ATTRIBUTE_UNUSED", ",", "int", "size", "ATTRIBUTE_UNUSED", ")", "{", "flag_schedule_insns", "=", "0", ";", "}", "</s>" ]	[ "This", "is", "called", "before", "c4x_override_options", "." ]	[ "c4x", "0" ]	c4x1	c4x_optimization_options	c4x	DSP	GCC	4,875	17	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalInterleavedAccessType", "(", "unsigned", "Factor", ",", "FixedVectorType", "*", "VecTy", ",", "Align", "Alignment", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "unsigned", "VecSize", "=", "DL", ".",...	[ "Returns", "whether", "or", "not", "generating", "a", "interleaved", "load/store", "intrinsic", "for", "this", "type", "will", "be", "legal", "." ]	[ "ARM", "ARM", "3", "2", "8", "16", "32", "8", "64", "128", "0" ]	ARMISelLowering (2)5	isLegalInterleavedAccessType	ARM	CPU	LLVM	4,876	171	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "EVT", "MemEltVT", "=", "S...	[ "Split", "a", "vector", "store", "into", "2", "stores", "of", "half", "the", "vector", "." ]	[ "R600", "8", "0", "ISD::EXTRACT_VECTOR_ELT", "MVT::i32", "ISD::ADD", "8", "ISD::TokenFactor", "MVT::Other" ]	AMDGPUISelLowering19	SplitVectorStore	R600	GPU	LLVM	4,877	264	1	[]
[ "<s>", "void", "R600MCCodeEmitter", "::", "Emit", "(", "uint64_t", "Value", ",", "raw_ostream", "&", "OS", ")", "const", "{", "support", "::", "endian", "::", "Writer", "<", "support", "::", "little", ">", "(", "OS", ")", ".", "write", "(", "Value", ")...	[ "Emit", "-", "Top", "level", "entry", "point", "." ]	[ "AMDGPU", "R600", "support::endian", "support::little" ]	R600MCCodeEmitter19	Emit	AMDGPU	GPU	LLVM	4,878	34	1	[]
[ "<s>", "bool", "SPUFrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", "->", "getStackSize", "(", ")", "&&", "(...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "CellSPU", "SPU" ]	SPUFrameInfo	hasFP	CellSPU	MPU	LLVM	4,879	44	1	[]
[ "<s>", "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bo...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "256", "AArch64", "0" ]	AArch64SelectionDAGInfo26	EmitTargetCodeForMemset	AArch64	CPU	LLVM	4,880	289	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "Xtensa" ]	XtensaTargetMachine	getObjFileLowering	Xtensa	MPU	LLVM	4,881	16	1	[]
[ "<s>", "void", "PPCHazardRecognizer440", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "const", "MCInstrDesc", "", "MCID", "=", "DAG", "->", "getInstrDesc", "(", "SU", ")", ";", "if", "(", "!", "MCID", ")", "{", "return", ";", "}", "Scor...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "PowerPC", "PPC" ]	PPCHazardRecognizers32	EmitInstruction	PowerPC	CPU	LLVM	4,882	39	1	[]
[ "<s>", "void", "h8300_pr_interrupt", "(", "struct", "cpp_reader", "*", "pfile", "ATTRIBUTE_UNUSED", ")", "{", "pragma_interrupt", "=", "1", ";", "}", "</s>" ]	[ "Handle", "machine", "specific", "pragmas", "for", "compatibility", "with", "existing", "compilers", "for", "the", "H8/300", ".", "pragma", "saveall", "generates", "prolog/epilog", "code", "which", "saves", "and", "restores", "all", "the", "registers", "on", "func...	[ "h8300", "1" ]	h8300	h8300_pr_interrupt	h8300	MPU	GCC	4,883	15	1	[]
[ "<s>", "rtx", "sfunc_uses_reg", "(", "rtx_insn", "*", "insn", ")", "{", "int", "i", ";", "rtx", "pattern", ",", "part", ",", "reg_part", ",", "reg", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "insn", ")", ")", "return", "NULL_RTX", ";", "pattern", "...	[ "If", "the", "instruction", "INSN", "is", "implemented", "by", "a", "special", "function", ",", "and", "we", "can", "positively", "find", "the", "register", "that", "is", "used", "to", "call", "the", "sfunc", ",", "and", "this", "register", "is", "not", ...	[ "sh", "0", "1", "1", "0", "0", "0", "0", "1", "0", "0" ]	sh	sfunc_uses_reg	sh	CPU	GCC	4,884	225	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "emitFrameDirective", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister...	[ "Frame", "Directive", "." ]	[ "Mips", "Mips", "\"\\t.frame\\t\"" ]	MipsAsmPrinter31	emitFrameDirective	Mips	CPU	LLVM	4,885	95	1	[]
[ "<s>", "bool", "MipsCCState", "::", "originalTypeIsVectorFloat", "(", "const", "Type", "*", "Ty", ")", "{", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "Ty", "->", "isFPOrFPVectorTy", "(", ")", ")", "return", "true", ";", "return", "false", ";",...	[ "Return", "true", "if", "the", "original", "type", "was", "vXfXX", "/", "vXfXX", "." ]	[ "Mips", "Mips" ]	MipsCCState9	originalTypeIsVectorFloat	Mips	CPU	LLVM	4,886	32	1	[]
[ "<s>", "static", "inline", "bool", "save_global_or_fp_reg_p", "(", "unsigned", "int", "regno", ",", "int", "leaf_function", "ATTRIBUTE_UNUSED", ")", "{", "return", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", "&&", "df_regs_ever_live_p", "(", "regno", ")", ...	[ "Return", "whether", "REGNO", ",", "a", "global", "or", "FP", "register", ",", "must", "be", "saved/restored", "." ]	[ "sparc" ]	sparc	save_global_or_fp_reg_p	sparc	CPU	GCC	4,887	27	1	[]
[ "<s>", "static", "void", "load_pic_register", "(", "bool", "delay_pic_helper", ")", "{", "int", "orig_flag_pic", "=", "flag_pic", ";", "if", "(", "!", "pic_helper_symbol_name", "[", "0", "]", ")", "{", "ASM_GENERATE_INTERNAL_LABEL", "(", "pic_helper_symbol_name", ...	[ "Emit", "code", "to", "load", "the", "PIC", "register", "." ]	[ "sparc", "0", "\"LADDPC\"", "0", "\"_GLOBAL_OFFSET_TABLE_\"", "0" ]	sparc3	load_pic_register	sparc	CPU	GCC	4,888	110	1	[]
[ "<s>", "void", "arc_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ";", "machine_mode", "mode", ";", "bva...	[ "Helper", "function", "used", "by", "``", "atomic_compare_and_swap", "''", "expand", "pattern", "." ]	[ "arc", "0", "1", "2", "3", "4", "5", "6", "7" ]	arc	arc_expand_compare_and_swap	arc	MPU	GCC	4,889	191	1	[]
[ "<s>", "BitVector", "TVMRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "TVM", "::", "SP", ")", ";", "return...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "TVM", "TVM", "TVM::SP" ]	TVMRegisterInfo	getReservedRegs	TVM	Virtual ISA	LLVM	4,890	33	1	[]
[ "<s>", "int", "rs6000_reg_parm_stack_space", "(", "tree", "fun", ",", "bool", "incoming", ")", "{", "int", "reg_parm_stack_space", ";", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "reg_parm_stack_space", "=", "0", ";", "break", ";", "case", "ABI_AI...	[ "Return", "the", "size", "of", "the", "REG_PARM_STACK_SPACE", "are", "for", "FUN", ".", "This", "is", "usually", "a", "constant", "depending", "on", "the", "ABI", ".", "However", ",", "in", "the", "ELFv2", "ABI", "the", "register", "parameter", "area", "is...	[ "rs6000", "0", "64", "32", "64", "32", "0" ]	rs6000-call	rs6000_reg_parm_stack_space	rs6000	CPU	GCC	4,891	74	1	[]
[ "<s>", "bool", "SNESMCExpr", "::", "evaluateAsConstant", "(", "int64_t", "&", "Result", ")", "const", "{", "MCValue", "Value", ";", "bool", "isRelocatable", "=", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Value", ",", "nullptr", ",", "nullptr...	[ "Evaluates", "the", "fixup", "as", "a", "constant", "value", "." ]	[ "SNES", "SNES" ]	SNESMCExpr	evaluateAsConstant	SNES	DSP	LLVM	4,892	66	1	[]
[ "<s>", "static", "bool", "nvptx_goacc_validate_dims", "(", "tree", "decl", ",", "int", "dims", "[", "]", ",", "int", "fn_level", ")", "{", "bool", "changed", "=", "false", ";", "if", "(", "fn_level", "<=", "GOMP_DIM_VECTOR", "&&", "fn_level", ">=", "-", ...	[ "Validate", "compute", "dimensions", "of", "an", "OpenACC", "offload", "or", "routine", ",", "fill", "in", "non-unity", "defaults", ".", "FN_LEVEL", "indicates", "the", "level", "at", "which", "a", "routine", "might", "spawn", "a", "loop", ".", "It", "is", ...	[ "nvptx", "1", "0", "0", "0", "0", "\"using vector_length (%d), ignoring %d\"", "\"using vector_length (%d), ignoring runtime setting\"", "0", "\"using num_workers (%d), ignoring %d\"", "0", "0" ]	nvptx4	nvptx_goacc_validate_dims	nvptx	GPU	GCC	4,893	207	1	[]
[ "<s>", "WebAssemblySubtarget", "&", "WebAssemblySubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "LLVM_DEBUG", "(", "llvm", "::", "dbgs", "(", ")", "<<", "\"initializeSubtargetDependencies\\n\"", ")", ";",...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"initializeSubtargetDependencies\\n\"", "\"generic\"" ]	WebAssemblySubtarget10	initializeSubtargetDependencies	WebAssembly	Virtual ISA	LLVM	4,894	48	1	[]
[ "<s>", "void", "emitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "override", "{", "EmitMappingSymbol", "(", "\"$d\"", ")", ";", "MCELFStreamer", "::", "emitValueImpl", "(", "Value", ",", "Size", ",", ...	[ "Overriding", "these", "functions", "allows", "us", "to", "dismiss", "all", "labels", "that", "are", "candidates", "for", "marking", "as", "microMIPS", "when", ".word/.long/.4byte", "etc", "directives", "are", "emitted", "." ]	[ "CSKY", "\"$d\"" ]	CSKYELFStreamer	emitValueImpl	CSKY	CPU	LLVM	4,895	33	1	[]
[ "<s>", "static", "int", "sh_pr_n_sets", "(", "void", ")", "{", "return", "REG_N_SETS", "(", "TARGET_SHMEDIA", "?", "PR_MEDIA_REG", ":", "PR_REG", ")", ";", "}", "</s>" ]	[ "For", "use", "by", "ALLOCATE_INITIAL_VALUE", ".", "Note", "that", "sh.md", "contains", "some", "'special", "function", "'", "patterns", "(", "type", "sfunc", ")", "that", "clobber", "pr", ",", "but", "that", "do", "not", "look", "like", "function", "calls",...	[ "sh" ]	sh3	sh_pr_n_sets	sh	CPU	GCC	4,896	18	1	[]
[ "<s>", "unsigned", "PPCTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "bool", "isPPC64", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "bool", "isDarwinABI", "=", "Subtarget", ".", ...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "MVT::i64", "MVT::i32", "PPC", "MVT::i32", "\"Invalid register global variable type\"", "PPC", "MVT::i64", "\"r1\"", "PPC::X1", "PPC::R1", "\"r2\"", "0", "PPC::X2", "PPC::R2", "\"r13\"", "PPC", "0", "PPC::X13", "PPC::R13", "0", ...	PPCISelLowering148	getRegisterByName	PowerPC	CPU	LLVM	4,897	169	1	[]
[ "<s>", "static", "int", "ia64_spec_check_p", "(", "rtx", "x", ")", "{", "x", "=", "PATTERN", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "COND_EXEC", ")", "x", "=", "COND_EXEC_CODE", "(", "x", ")", ";", "if", "(", "GET_CODE", ...	[ "Return", "nonzero", ",", "if", "X", "is", "branchy", "recovery", "check", "." ]	[ "ia64", "0" ]	ia64	ia64_spec_check_p	ia64	CPU	GCC	4,898	53	1	[]
[ "<s>", "BitVector", "AArch64RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs"...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AArch64", "AArch64", "AArch64", "AArch64::WSP", "AArch64::WZR", "AArch64::W29", "AArch64", "AArch64::W18", "AArch64::W19" ]	AArch64RegisterInfo17	getReservedRegs	AArch64	CPU	LLVM	4,899	124	1	[]

[ "<s>", "bool", "TMS320C64XAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "outputStream", ")", "{", "llvm_unre...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "TMS320C64X", "TMS320C64X", "\"Unimplemented function PrintAsmOperand\"" ]

TMS320C64XAsmPrinter

PrintAsmOperand

TMS320C64X

VLIW

LLVM

4,800

32

1

[]

[ "<s>", "static", "rtx", "rs6000_mask_atomic_subword", "(", "rtx", "oldval", ",", "rtx", "newval", ",", "rtx", "mask", ")", "{", "rtx", "x", ";", "x", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "gen_rtx_AN...

[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operands", ",", "combine", "OLDVAL", "and", "NEWVAL", "via", "MASK", ".", "Returns", "a", "new", "pseduo", "." ]

[ "rs6000", "1" ]

rs6000

rs6000_mask_atomic_subword

rs6000

CPU

GCC

4,801

69

1

[]

[ "<s>", "bool", "HexagonGenInsert", "::", "removeDeadCode", "(", "MachineDomTreeNode", "*", "N", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "DTN", ":", "children", "<", "MachineDomTreeNode", "*", ">", "(", "N", ")", ")", "Cha...

[ "Remove", "all", "dead", "instructions", "between", "the", "I", "and", "E", "." ]

[ "Hexagon", "Hexagon", "2", "0" ]

HexagonGenInsert10

removeDeadCode

Hexagon

DSP

LLVM

4,802

292

1

[]

[ "<s>", "const", "MCInstrDesc", "&", "getMCOpcodeFromPseudo", "(", "unsigned", "Opcode", ")", "const", "{", "return", "get", "(", "pseudoToMCOpcode", "(", "Opcode", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "descriptor", "of", "the", "target-specific", "machine", "instruction", "that", "corresponds", "to", "the", "specified", "pseudo", "or", "native", "opcode", "." ]

[ "R600" ]

AMDGPUInstrInfo10

getMCOpcodeFromPseudo

R600

GPU

LLVM

4,803

20

1

[]

[ "<s>", "int", "SystemZTTIImpl", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "un...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "SystemZ", "SystemZ", "Intrinsic::ID", "0", "64", "Intrinsic::sadd_with_overflow", "Intrinsic::uadd_with_overflow", "Intrinsic::ssub_with_overflow", "Intrinsic::usub_with_overflow", "1", "64", "32", "32", "Intrinsic::smul_with_overflow", "Intrinsic::umul_with_overflow", "1", "64", ...

SystemZTargetTransformInfo (2)

getIntImmCost

SystemZ

CPU

LLVM

4,804

300

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">>", "MOSInstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">", ...

[ "Return", "an", "array", "that", "contains", "the", "ids", "of", "the", "target", "indices", "(", "used", "for", "the", "TargetIndex", "machine", "operand", ")", "and", "their", "names", "." ]

[ "MOS", "MOS", "MOS::TI_STATIC_STACK", "\"mos-static-stack\"" ]

MOSInstrInfo

getSerializableTargetIndices

MOS

MPU

LLVM

4,805

49

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_vpermi2_vpshub2", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "if", "(", "!", "TARGET_AVX512BW", "||", "!", "(", "d", "->", "vmode", "==", "V64QImode", ")", ")", "return", "false", ";", "if", "(", "d", ...

[ "Implement", "arbitrary", "permutations", "of", "two", "V64QImode", "operands", "will", "2", "vpermi2w", ",", "2", "vpshufb", "and", "one", "vpor", "instruction", "." ]

[ "i386", "2", "128", "0", "2", "32", "0", "1", "2", "2", "1", "64", "14", "1", "14", "1", "64", "0", "0", "0", "1", "1", "1", "64", "0", "64", "64", "1" ]

i3864

expand_vec_perm_vpermi2_vpshub2

i386

CPU

GCC

4,806

461

1

[]

[ "<s>", "static", "unsigned", "long", "arm_compute_save_core_reg_mask", "(", "void", ")", "{", "unsigned", "int", "save_reg_mask", "=", "0", ";", "unsigned", "long", "func_type", "=", "arm_current_func_type", "(", ")", ";", "unsigned", "int", "reg", ";", "if", ...

[ "Compute", "a", "bit", "mask", "of", "which", "core", "registers", "need", "to", "be", "saved", "on", "the", "stack", "for", "the", "current", "function", ".", "This", "is", "used", "by", "arm_compute_frame_layout", ",", "which", "may", "add", "extra", "re...

[ "arm", "0", "0", "1", "1", "1", "1", "1", "1", "2", "0", "4", "12", "1", "0", "12", "1", "1", "1", "3", "0", "1", "4", "1" ]

arm

arm_compute_save_core_reg_mask

arm

CPU

GCC

4,807

273

1

[]

[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "NULL", ";", "switch", "("...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Sparc", "Sparc", "SPISD::GLOBAL_BASE_REG", "ISD::SDIV", "ISD::UDIV", "0", "1", "ISD::SDIV", "SP::SRAri", "MVT::i32", "31", "MVT::i32", "0", "SP::G0", "MVT::i32", "SP::WRYrr", "MVT::Flag", "SP::G0", "MVT::i32", "0", "ISD::SDIV", "SP::SDIVrr", "SP::UDIVrr", "MVT::i32", ...

SparcISelDAGToDAG15

Select

Sparc

CPU

LLVM

4,808

346

1

[]

[ "<s>", "static", "int", "rs6000_issue_rate", "(", "void", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "1", ";", "switch", "(", "rs6000_cpu_attr", ")", "{", "case", "CPU_RIOS1", ":", "case", "CPU_RS64A", ":", "case", "CPU_PPC601", ":", "cas...

[ "Return", "how", "many", "instructions", "the", "machine", "can", "issue", "per", "cycle", "." ]

[ "rs6000", "1", "3", "2", "4", "5", "1" ]

rs60003

rs6000_issue_rate

rs6000

CPU

GCC

4,809

87

1

[]

[ "<s>", "void", "R600SchedStrategy", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Top Releasing \"", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "}", "</s>" ]

[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]

[ "R600", "\"Top Releasing \"" ]

R600MachineScheduler1

releaseTopNode

R600

GPU

LLVM

4,810

28

1

[]

[ "<s>", "tree", "sh_build_va_list", "(", ")", "{", "tree", "f_next_o", ",", "f_next_o_limit", ",", "f_next_fp", ",", "f_next_fp_limit", ",", "f_next_stack", ";", "tree", "record", ";", "if", "(", "TARGET_SH5", "||", "(", "!", "TARGET_SH3E", "&&", "!", "TARGET...

[ "Define", "the", "`", "__builtin_va_list", "'", "type", "for", "the", "ABI", "." ]

[ "sh", "\"__va_next_o\"", "\"__va_next_o_limit\"", "\"__va_next_fp\"", "\"__va_next_fp_limit\"", "\"__va_next_stack\"" ]

sh2

sh_build_va_list

sh

CPU

GCC

4,811

192

1

[]

[ "<s>", "const", "MCPhysReg", "*", "SIRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "AMDGPU::NoRegister" ]

SIRegisterInfo113

getCalleeSavedRegs

AMDGPU

GPU

LLVM

4,812

76

1

[]

[ "<s>", "bool", "XCoreFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI"...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "XCore", "XCore", "XCore::LR", "XCore::R10", "\"LR & FP are always handled in emitEpilogue\"", "\"loadRegFromStackSlot didn't insert any code!\"" ]

XCoreFrameLowering22

restoreCalleeSavedRegisters

XCore

MPU

LLVM

4,813

197

1

[]

[ "<s>", "void", "ia64_expand_vecint_cmov", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ...

[ "Emit", "an", "integral", "vector", "conditional", "move", "." ]

[ "ia64", "0", "3", "4", "5", "1", "2", "0", "0", "0", "1", "2", "0" ]

ia643

ia64_expand_vecint_cmov

ia64

CPU

GCC

4,814

312

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine22

ARMBaseTargetMachine

ARM

CPU

LLVM

4,815

297

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Assembly / Object Emitter\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Assembly / Object Emitter\"" ]

X86AsmPrinter (2)

getPassName

X86

CPU

LLVM

4,816

13

1

[]

[ "<s>", "DecodeStatus", "BPFDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "BPF", "BPF", "BPF", "BPF::LD_imm64", "16", "0", "16", "12", "0", "13", "8", "14", "16", "15", "24", "1", "BPF::LD_ABS_B", "BPF::LD_ABS_H", "BPF::LD_ABS_W", "BPF::LD_IND_B", "BPF::LD_IND_H", "BPF::LD_IND_W", "0", "BPF::R6" ]

BPFDisassembler12

getInstruction

BPF

Virtual ISA

LLVM

4,817

279

1

[]

[ "<s>", "bool", "riscv_split_symbol", "(", "rtx", "temp", ",", "rtx", "addr", ",", "enum", "machine_mode", "mode", ",", "rtx", "*", "low_out", ")", "{", "enum", "riscv_symbol_type", "symbol_type", ";", "if", "(", "(", "GET_CODE", "(", "addr", ")", "==", "...

[ "If", "MODE", "is", "MAX_MACHINE_MODE", ",", "ADDR", "appears", "as", "a", "move", "operand", ",", "otherwise", "it", "appears", "in", "a", "MEM", "of", "that", "mode", ".", "Return", "true", "if", "ADDR", "is", "a", "legitimate", "constant", "in", "that...

[ "riscv", "0", "32", "\".LA%u\"" ]

riscv2

riscv_split_symbol

riscv

CPU

GCC

4,818

263

1

[]

[ "<s>", "static", "rtx", "loongarch_got_load_tls_ie", "(", "rtx", "dest", ",", "rtx", "sym", ")", "{", "return", "gen_got_load_tls_ie", "(", "Pmode", ",", "dest", ",", "sym", ")", ";", "}", "</s>" ]

[ "Load", "an", "entry", "from", "the", "GOT", "for", "a", "TLS", "IE", "access", "." ]

[ "loongarch" ]

loongarch

loongarch_got_load_tls_ie

loongarch

CPU

GCC

4,819

22

1

[]

[ "<s>", "bool", "AMDGPUAlwaysInline", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "std", "::", "vector", "<", "GlobalAlias", "*", ">", "AliasesToRemove", ";", "std", "::", "vector", "<", "Function", "*", ">", "FuncsToClone", ";", "for", "(", "...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAlwaysInlinePass10

runOnModule

AMDGPU

GPU

LLVM

4,820

233

1

[]

[ "<s>", "static", "rtx", "get_vl", "(", "rtx_insn", "*", "rinsn", ")", "{", "if", "(", "has_vl_op", "(", "rinsn", ")", ")", "{", "extract_insn_cached", "(", "rinsn", ")", ";", "return", "recog_data", ".", "operand", "[", "get_attr_vl_op_idx", "(", "rinsn", ...

[ "Helper", "function", "to", "get", "VL", "operand", "." ]

[ "riscv", "0", "0" ]

riscv-vsetvl

get_vl

riscv

CPU

GCC

4,821

51

1

[]

[ "<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "int64_t", "NumBytes", ",", "bool", "Is64Bit", ",", "const", "TargetInstrInfo", "&", "TII", ...

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

[ "X86", "0", "128", "X86::SUB64ri8", "X86::SUB32ri8", "X86::SUB64ri32", "X86::SUB32ri", "128", "X86::ADD64ri8", "X86::ADD32ri8", "X86::ADD64ri32", "X86::ADD32ri", "1LL", "31", "1", "3" ]

X86RegisterInfo41

emitSPUpdate

X86

CPU

LLVM

4,822

218

1

[]

[ "<s>", "void", "OrderedRegisterList", "::", "remove", "(", "unsigned", "VR", ")", "{", "iterator", "L", "=", "llvm", "::", "lower_bound", "(", "Seq", ",", "VR", ",", "Ord", ")", ";", "if", "(", "L", "!=", "Seq", ".", "end", "(", ")", ")", "Seq", ...

[ "remove", "-", "Remove", "the", "specified", "key/value", "pair", "from", "the", "map", ",", "but", "do", "not", "erase", "it", "." ]

[ "Hexagon" ]

HexagonGenInsert10

remove

Hexagon

DSP

LLVM

4,823

41

1

[]

[ "<s>", "static", "void", "v850_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "fprintf", "(", "f", ",", "\"\\tjarl .+4,r12\\n\"", ")", ";", "fprintf", "(", "f", ",", "\"\\tld.w 12[r12],r19\\n\"", ")", ";", "fprintf", "(", "f", ",", "\"\\tld.w 16[r1...

[ "Worker", "function", "for", "TARGET_ASM_TRAMPOLINE_TEMPLATE", "." ]

[ "v850", "\"\\tjarl .+4,r12\\n\"", "\"\\tld.w 12[r12],r19\\n\"", "\"\\tld.w 16[r12],r12\\n\"", "\"\\tjmp [r12]\\n\"", "\"\\tnop\\n\"", "\"\\t.long 0\\n\"", "\"\\t.long 0\\n\"" ]

v850

v850_asm_trampoline_template

v850

MPU

GCC

4,824

59

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "X86"...

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

[ "X86", "X86", "X86::CMPPDrri", "X86::CMPPSrri", "X86::VCMPPDrri", "X86::VCMPPSrri", "X86::VCMPPDYrri", "X86::VCMPPSYrri", "3", "0x7", "0x00", "0x03", "0x04", "0x07", "1", "2" ]

X86InstrInfo (2)2

findCommutedOpIndices

X86

CPU

LLVM

4,825

149

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "RISCVFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "Register", "SPReg"...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "RISCV", "RISCV", "RISCV::X2", "0", "0", "RISCV::ADJCALLSTACKDOWN" ]

RISCVFrameLowering (2)

eliminateCallFramePseudoInstr

RISCV

CPU

LLVM

4,826

122

1

[]

[ "<s>", "bool", "mep_expand_unary_intrinsic", "(", "int", "ATTRIBUTE_UNUSED", "intrinsic", ",", "rtx", "*", "operands", "ATTRIBUTE_UNUSED", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Apply", "the", "given", "unary", "intrinsic", "to", "OPERANDS", "[", "1", "]", "and", "store", "it", "on", "OPERANDS", "[", "0", "]", ".", "Report", "an", "error", "if", "the", "instruction", "could", "not", "be", "synthesized", ".", "OPERANDS", "[", ...

[ "mep" ]

mep

mep_expand_unary_intrinsic

mep

CPU

GCC

4,827

17

1

[]

[ "<s>", "unsigned", "ARMTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "\"sp\"", ",", "ARM", "::", "SP...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "ARM", "ARM", "\"sp\"", "ARM::SP", "0", "\"Invalid register name global variable\"" ]

ARMISelLowering121

getRegisterByName

ARM

CPU

LLVM

4,828

50

1

[]

[ "<s>", "static", "bool", "mips_expand_msa_shuffle", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "rtx", "x", ",", "elts", "[", "MAX_VECT_LEN", "]", ";", "rtvec", "v", ";", "rtx_insn", "*", "insn", ";", "unsigned", "i", ";", "if", "(", "!", "...

[ "Construct", "(", "set", "target", "(", "vec_select", "op0", "(", "parallel", "selector", ")", ")", ")", "and", "return", "true", "if", "that", "'s", "a", "valid", "instruction", "in", "the", "active", "ISA", "." ]

[ "mips", "0", "0" ]

mips

mips_expand_msa_shuffle

mips

CPU

GCC

4,829

157

1

[]

[ "<s>", "rtx", "mmix_eh_return_handler_rtx", "(", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "MMIX_INCOMING_RETURN_ADDRESS_REGNUM", ")", ";", "}", "</s>" ]

[ "EH_RETURN_HANDLER_RTX", "." ]

[ "mmix" ]

mmix2

mmix_eh_return_handler_rtx

mmix

CPU

GCC

4,830

14

1

[]

[ "<s>", "bool", "X86InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "const", "{", "assert", "(", "I", ".", "getParent", "(", ")", "&&", "\"Instruction should be in a basic block!\"", ")", ";", "assert", "(", "I", ".", "getParent", "(",...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "X86", "X86", "\"Instruction should be in a basic block!\"", "\"Instruction should be in a function!\"", "\"Generic instruction has unexpected implicit operands\\n\"", "\" C++ instruction selection: \"" ]

X86InstructionSelector3

select

X86

CPU

LLVM

4,831

268

1

[]

[ "<s>", "InstructionCost", "X86TTIImpl", "::", "getScalarizationOverhead", "(", "VectorType", "*", "Ty", ",", "const", "APInt", "&", "DemandedElts", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "InstructionCost", "Cost", "=", "0", ";", "if", "(", ...

[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instruction", "." ]

[ "X86", "X86", "0", "MVT::i16", "MVT::f32", "128", "0", "\"Negative cost!\"", "128", "0", "0", "0", "0", "MVT::f32", "0", "4", "1" ]

X86TargetTransformInfo (2)1

getScalarizationOverhead

X86

CPU

LLVM

4,832

444

1

[]

[ "<s>", "static", "unsigned", "int", "ix86_autovectorize_vector_modes", "(", "vector_modes", "*", "modes", ",", "bool", "all", ")", "{", "if", "(", "TARGET_AVX512F", "&&", "!", "TARGET_PREFER_AVX256", ")", "{", "modes", "->", "safe_push", "(", "V64QImode", ")", ...

[ "If", "AVX", "is", "enabled", "then", "try", "vectorizing", "with", "both", "256bit", "and", "128bit", "vectors", ".", "If", "AVX512F", "is", "enabled", "then", "try", "vectorizing", "with", "512bit", ",", "256bit", "and", "128bit", "vectors", "." ]

[ "i386", "0" ]

i386

ix86_autovectorize_vector_modes

i386

CPU

GCC

4,833

158

1

[]

[ "<s>", "unsigned", "DLXInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "1", ";", "}", "</s>" ]

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "DLX", "DLX", "1" ]

DLXInstrInfo

isStoreToStackSlot

DLX

CPU

LLVM

4,834

20

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "ARMBaseRegisterInfo", "::", "getPointerRegClass", "(", "unsigned", "Kind", ")", "const", "{", "return", "ARM", "::", "GPRRegisterClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "ARM", "ARM", "ARM::GPRRegisterClass" ]

ARMBaseRegisterInfo1

getPointerRegClass

ARM

CPU

LLVM

4,835

18

1

[]

[ "<s>", "static", "void", "h8300_reorg", "(", "void", ")", "{", "if", "(", "flag_delayed_branch", ")", "shorten_branches", "(", "get_insns", "(", ")", ")", ";", "}", "</s>" ]

[ "Delayed-branch", "scheduling", "is", "more", "effective", "if", "we", "have", "some", "idea", "how", "long", "each", "instruction", "will", "be", ".", "Use", "a", "shorten_branches", "pass", "to", "get", "an", "initial", "estimate", "." ]

[ "h8300" ]

h8300

h8300_reorg

h8300

MPU

GCC

4,836

19

1

[]

[ "<s>", "unsigned", "VEMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "VE", "VE", "VE", "VE", "0", "0", "\"Unhandled expression!\"", "0" ]

VEMCCodeEmitter

getMachineOpValue

VE

CPU

LLVM

4,837

160

1

[]

[ "<s>", "const", "MipsSubtarget", "*", "MipsTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeSet", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ".", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Mips", "Mips", "Mips", "\"target-cpu\"", "\"target-features\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "\"use-soft-float\"", "\"true\"", "Mips", "\"+mips16\"", "\",+mips16\"", "Mips", "\"-mips16\"", "\",-mips16\"", "\"use-soft-float=true\"", "\"use-soft-float=false\"", ...

MipsTargetMachine28

getSubtargetImpl

Mips

CPU

LLVM

4,838

281

1

[]

[ "<s>", "bool", "aarch64_address_valid_for_prefetch_p", "(", "rtx", "x", ",", "bool", "strict_p", ")", "{", "struct", "aarch64_address_info", "addr", ";", "bool", "res", "=", "aarch64_classify_address", "(", "&", "addr", ",", "x", ",", "DImode", ",", "strict_p", ...

[ "Return", "true", "if", "the", "address", "X", "is", "valid", "for", "a", "PRFM", "instruction", ".", "STRICT_P", "is", "true", "if", "we", "should", "do", "strict", "checking", "with", "aarch64_classify_address", "." ]

[ "aarch64" ]

aarch64

aarch64_address_valid_for_prefetch_p

aarch64

CPU

GCC

4,839

45

1

[]

[ "<s>", "bool", "SPUFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", "->", "getStackSize", "(", ")", "&&", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "CellSPU", "SPU" ]

SPUFrameLowering

hasFP

CellSPU

MPU

LLVM

4,840

44

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->...

[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]

[ "PowerPC", "PPC", "0", "64" ]

PPCISelLowering (2)2

shouldConvertConstantLoadToIntImm

PowerPC

CPU

LLVM

4,841

51

1

[]

[ "<s>", "StringRef", "getType", "(", ")", "{", "return", "CurType", ";", "}", "</s>" ]

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "X86" ]

X86AsmParser58

getType

X86

CPU

LLVM

4,842

9

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlign...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "8", "4" ]

X86Subtarget100

X86Subtarget

X86

CPU

LLVM

4,843

181

1

[]

[ "<s>", "bool", "WebAssemblyPrepareForLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Prepare For LiveIntervals **********\\n\"", "<<", "\"********** Function: \"", "<<", "M...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Prepare For LiveIntervals **********\\n\"", "\"********** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "0", "WebAssembly::IMPLICIT_DEF", "WebAssembly::isArgument" ]

WebAssemblyPrepareForLiveIntervals11

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

4,844

264

1

[]

[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "R600" ]

AMDGPUISelLowering68

getTargetNodeName

R600

GPU

LLVM

4,845

161

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", "=",...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "PowerPC", "PPC", "PPC::CMPWI", "PPC::CMPLWI", "PPC::CMPDI", "PPC::CMPLDI", "1", "0", "2", "0xFFFF", "PPC::CMPW", "PPC::CMPLW", "PPC::CMPD", "PPC::CMPLD", "PPC::FCMPUS", "PPC::FCMPUD", "1", "2" ]

PPCInstrInfo (2)

analyzeCompare

PowerPC

CPU

LLVM

4,846

165

1

[]

[ "<s>", "void", "SystemZRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "const", "TargetFrameInfo", "&", "TFI", "=", "*", "MF", ".", "getTarg...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::MOV64mr", "SystemZ::MOV64mrm", "SystemZ::R15D", "\"Invalid stack frame calculation!\"", "SystemZ::MOV64rr", "SystemZ::R11D", "SystemZ::R15D", "SystemZ::R11D" ]

SystemZRegisterInfo29

emitPrologue

SystemZ

CPU

LLVM

4,847

303

1

[]

[ "<s>", "bool", "SIPreEmitPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "AMDGPU::S_CBRANCH_VCCZ", "AMDGPU::S_CBRANCH_VCCNZ", "AMDGPU::SI_RETURN_TO_EPILOG", "SI", "AMDGPU::S_BRANCH", "20", "0", "AMDGPU::S_SET_GPR_IDX_ON", "0" ]

SIPreEmitPeephole4

runOnMachineFunction

AMDGPU

GPU

LLVM

4,848

420

1

[]

[ "<s>", "bool", "llvm", "::", "isEqual", "(", "const", "GCNRPTracker", "::", "LiveRegSet", "&", "S1", ",", "const", "GCNRPTracker", "::", "LiveRegSet", "&", "S2", ")", "{", "if", "(", "S1", ".", "size", "(", ")", "!=", "S2", ".", "size", "(", ")", "...

[ "isEqual", "-", "Compares", "two", "trees", "for", "structural", "equality", "and", "returns", "true", "if", "they", "are", "equal", "." ]

[ "AMDGPU" ]

GCNRegPressure

isEqual

AMDGPU

GPU

LLVM

4,849

85

1

[]

[ "<s>", "bool", "WebAssemblyFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Call", ":", "if", "(", "selectCall", "(", "I", ...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyFastISel

fastSelectInstruction

WebAssembly

Virtual ISA

LLVM

4,850

187

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine120

X86TargetMachine

X86

CPU

LLVM

4,851

182

1

[]

[ "<s>", "void", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "if", "(", "!", "I", ".", "getCalledFunction", "(", ")", ")", "return", ";", "StringRef", "Name", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getName", "(", ")", ";", "if",...

[ "CallInst", "simplification", "." ]

[ "AMDGPU", "\"llvm.AMDGPU.tex\"", "\"llvm.r600.tex\"", "\"llvm.r600.texc\"", "\"llvm.AMDGPU.txl\"", "\"llvm.r600.txl\"", "\"llvm.r600.txlc\"", "\"llvm.AMDGPU.txb\"", "\"llvm.r600.txb\"", "\"llvm.r600.txbc\"", "\"llvm.AMDGPU.txf\"", "\"llvm.AMDGPU.txq\"", "\"llvm.r600.txq\"", "\"llvm.r600.tx...

R600TextureIntrinsicsReplacer3

visitCallInst

AMDGPU

GPU

LLVM

4,852

186

1

[]

[ "<s>", "void", "Thumb1InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tSTRspi", "0" ]

Thumb1InstrInfo30

storeRegToStackSlot

ARM

CPU

LLVM

4,853

211

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "HandleByVal", "(", "CCState", "*", "State", ",", "unsigned", "&", "Size", ",", "unsigned", "Align", ")", "const", "{", "Align", "=", "std", "::", "max", "(", "Align", ",", "4U", ")", ";", "unsigned", "Reg", "=...

[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]

[ "ARM", "ARM", "4U", "4", "ARM::R4", "0", "4", "ARM::R4", "0", "4", "ARM::R4", "1", "0" ]

ARMISelLowering (2)6

HandleByVal

ARM

CPU

LLVM

4,854

218

1

[]

[ "<s>", "const", "std", "::", "string", "getName", "(", ")", "const", "override", "{", "return", "\"AAAMDWorkGroupSize\"", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "AMDGPU", "\"AAAMDWorkGroupSize\"" ]

AMDGPUAttributor5

getName

AMDGPU

GPU

LLVM

4,855

14

1

[]

[ "<s>", "static", "bool", "aarch64_evpc_ext", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "HOST_WIDE_INT", "location", ";", "rtx", "offset", ";", "if", "(", "d", "->", "vec_flags", "==", "VEC_SVE_PRED", "||", "!", "d", "->", "perm", "[", "0", ...

[ "Recognize", "patterns", "for", "the", "EXT", "insn", "." ]

[ "aarch64", "0", "0", "1", "1", "0", "3" ]

aarch64

aarch64_evpc_ext

aarch64

CPU

GCC

4,856

153

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", "...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::CC" ]

SystemZInstrInfo6

PredicateInstruction

SystemZ

CPU

LLVM

4,857

152

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", "...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "8", "128", "\"generic\"", "\"+64bit,+sse2,\"", "\"+64bit,+sse2\"", "X86", "X86::Feature64Bit", "X86::FeatureCMOV", "X86", "X86", "X86::FeatureSSE1", "X86::FeatureSSE2", "X86::Mode64Bit", "X86::ModeNaCl", "X86", "\"Subtarge...

X86Subtarget92

X86Subtarget

X86

CPU

LLVM

4,858

443

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "X8...

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "X86", "X86", "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86", "X86::GR64_TCW64RegClass", "X86::GR64_TCRegClass", "X86::GR32RegClass", "X86::GR32_TCRegClass"...

X86RegisterInfo71

getPointerRegClass

X86

CPU

LLVM

4,859

175

1

[]

[ "<s>", "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Al...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "256", "AArch64" ]

AArch64SelectionDAGInfo17

EmitTargetCodeForMemset

AArch64

CPU

LLVM

4,860

299

1

[]

[ "<s>", "EVT", "SparcTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorElem...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Sparc", "Sparc", "MVT::i32" ]

SparcISelLowering18

getSetCCResultType

Sparc

CPU

LLVM

4,861

35

1

[]

[ "<s>", "bool", "SystemZAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "SystemZOperand", "::", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "\"unexpected token in argument list\"" ]

SystemZAsmParser (2)

ParseInstruction

SystemZ

CPU

LLVM

4,862

160

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "\"Not implemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "AMDGPU", "\"Not implemented\"" ]

AMDGPUAsmBackend11

relaxInstruction

AMDGPU

GPU

LLVM

4,863

26

1

[]

[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Rel...

[ "Create", "an", "WebAssembly", "architecture", "model", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-m:e-p:64:64-i64:64-n32:64-S128\"", "\"e-m:e-p:32:32-i64:64-n32:64-S128\"", "WebAssembly" ]

WebAssemblyTargetMachine1

WebAssemblyTargetMachine

WebAssembly

Virtual ISA

LLVM

4,864

99

1

[]

[ "<s>", "static", "int", "mips16_insn_length", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "JUMP_TABLE_DATA_P", "(", "insn", ")", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "AD...

[ "Return", "the", "length", "of", "instruction", "INSN", "." ]

[ "mips", "0", "1" ]

mips

mips16_insn_length

mips

CPU

GCC

4,865

89

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "OS", "<<", "\"{\"", ";", "if", "(", "!", "isValid", "(", ")", ")", "OS", "<<", "\"Uninitialized\"", ";", "if", "(", "isUnknown", "(", ")", ")", "OS", "<<", "\"unknown\"", ";...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "RISCV", "\"{\"", "\"Uninitialized\"", "\"unknown\"", "\"AVLReg=\"", "\"AVLImm=\"", "\", \"", "\"VLMul=\"", "\", \"", "\"SEW=\"", "\", \"", "\"TailAgnostic=\"", "\", \"", "\"MaskAgnostic=\"", "\", \"", "\"MaskRegOp=\"", "\", \"", "\"StoreOp=\"", "\", \"", "\"ScalarMovOp=\"", ...

RISCVInsertVSETVLI6

print

RISCV

CPU

LLVM

4,866

142

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "TLCS900TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "TLCS900", "TLCS900", "1", "0", "MVT::i8", "0U", "TLCS900::GR8RegisterClass", "0U", "TLCS900::GR16RegisterClass" ]

TLCS900ISelLowering

getRegForInlineAsmConstraint

TLCS900

MPU

LLVM

4,867

97

1

[]

[ "<s>", "static", "machine_mode", "s390_cc_modes_compatible", "(", "machine_mode", "m1", ",", "machine_mode", "m2", ")", "{", "if", "(", "m1", "==", "m2", ")", "return", "m1", ";", "switch", "(", "m1", ")", "{", "case", "E_CCZmode", ":", "if", "(", "m2", ...

[ "If", "two", "condition", "code", "modes", "are", "compatible", ",", "return", "a", "condition", "code", "mode", "which", "is", "compatible", "with", "both", ".", "Otherwise", ",", "return", "VOIDmode", "." ]

[ "s390" ]

s390

s390_cc_modes_compatible

s390

MPU

GCC

4,868

100

1

[]

[ "<s>", "bool", "XCorePassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "createXCoreISelDag", "(", "getXCoreTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "XCore", "XCore", "XCore", "XCore" ]

XCoreTargetMachine18

addInstSelector

XCore

MPU

LLVM

4,869

27

1

[]

[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "ARMArchVersion", "(", "V4T", ")", ",", "ARMFPUType", "(", "None", ")", ",", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "4", "\"generic\"", "ARM", "0", "5", "0", "4", "\"armv\"", "4", "6", "0", "5", "\"thumb\"", "7", "5", "6", "ARM", "ARM", "3", "1", "2", "ARM", "ARM", "3", "1", "2", "ARM", "ARM", "ARM", "ARM", "10", "\"-darwin...

ARMSubtarget34

ARMSubtarget

ARM

CPU

LLVM

4,870

392

1

[]

[ "<s>", "bool", "XCoreFrameInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterI...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "XCore", "XCore", "XCore", "XCore", "XCore", "XCore::PROLOG_LABEL" ]

XCoreFrameInfo

spillCalleeSavedRegisters

XCore

MPU

LLVM

4,871

265

1

[]

[ "<s>", "static", "void", "ix86_test_dumping_memory_blockage", "(", ")", "{", "set_new_first_and_last_insn", "(", "NULL", ",", "NULL", ")", ";", "rtx", "pat", "=", "gen_memory_blockage", "(", ")", ";", "rtx_reuse_manager", "r", ";", "r", ".", "preprocess", "(", ...

[ "Test", "dumping", "an", "insn", "with", "repeated", "references", "to", "the", "same", "SCRATCH", ",", "to", "verify", "the", "rtx_reuse", "code", "." ]

[ "i386", "\"(cinsn 1 (set (mem/v:BLK (0|scratch:DI) [0 A8])\\n\"", "\" (unspec:BLK [\\n\"", "\" (mem/v:BLK (reuse_rtx 0) [0 A8])\\n\"", "\" ] UNSPEC_MEMORY_BLOCKAGE)))\\n\"" ]

i386

ix86_test_dumping_memory_blockage

i386

CPU

GCC

4,872

50

1

[]

[ "<s>", "static", "void", "mips_record_lo_sums", "(", "const_rtx", "x", ",", "mips_offset_table", "*", "htab", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "NONCONST", ")", "if", "...

[ "Search", "X", "for", "LO_SUMs", "and", "record", "them", "in", "HTAB", "." ]

[ "mips", "1" ]

mips

mips_record_lo_sums

mips

CPU

GCC

4,873

53

1

[]

[ "<s>", "unsigned", "ARMCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "getARMRegisterNumbering", "(", "MO...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "ARM", "ARM", "ARM", "ARM::reloc_arm_branch", "ARM::reloc_arm_branch", "ARMII::FormMask", "ARMII::VFPLdStFrm", "ARM::reloc_arm_vfp_cp_entry", "ARM::reloc_arm_cp_entry", "ARM::reloc_arm_relative", "ARM::reloc_arm_branch", "\"Unable to encode MachineOperand!\"", "0" ]

ARMCodeEmitter10

getMachineOpValue

ARM

CPU

LLVM

4,874

219

1

[]

[ "<s>", "void", "c4x_optimization_options", "(", "int", "level", "ATTRIBUTE_UNUSED", ",", "int", "size", "ATTRIBUTE_UNUSED", ")", "{", "flag_schedule_insns", "=", "0", ";", "}", "</s>" ]

[ "This", "is", "called", "before", "c4x_override_options", "." ]

[ "c4x", "0" ]

c4x1

c4x_optimization_options

c4x

DSP

GCC

4,875

17

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalInterleavedAccessType", "(", "unsigned", "Factor", ",", "FixedVectorType", "*", "VecTy", ",", "Align", "Alignment", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "unsigned", "VecSize", "=", "DL", ".",...

[ "Returns", "whether", "or", "not", "generating", "a", "interleaved", "load/store", "intrinsic", "for", "this", "type", "will", "be", "legal", "." ]

[ "ARM", "ARM", "3", "2", "8", "16", "32", "8", "64", "128", "0" ]

ARMISelLowering (2)5

isLegalInterleavedAccessType

ARM

CPU

LLVM

4,876

171

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "EVT", "MemEltVT", "=", "S...

[ "Split", "a", "vector", "store", "into", "2", "stores", "of", "half", "the", "vector", "." ]

[ "R600", "8", "0", "ISD::EXTRACT_VECTOR_ELT", "MVT::i32", "ISD::ADD", "8", "ISD::TokenFactor", "MVT::Other" ]

AMDGPUISelLowering19

SplitVectorStore

R600

GPU

LLVM

4,877

264

1

[]

[ "<s>", "void", "R600MCCodeEmitter", "::", "Emit", "(", "uint64_t", "Value", ",", "raw_ostream", "&", "OS", ")", "const", "{", "support", "::", "endian", "::", "Writer", "<", "support", "::", "little", ">", "(", "OS", ")", ".", "write", "(", "Value", ")...

[ "Emit", "-", "Top", "level", "entry", "point", "." ]

[ "AMDGPU", "R600", "support::endian", "support::little" ]

R600MCCodeEmitter19

Emit

AMDGPU

GPU

LLVM

4,878

34

1

[]

[ "<s>", "bool", "SPUFrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", "->", "getStackSize", "(", ")", "&&", "(...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "CellSPU", "SPU" ]

SPUFrameInfo

hasFP

CellSPU

MPU

LLVM

4,879

44

1

[]

[ "<s>", "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bo...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "256", "AArch64", "0" ]

AArch64SelectionDAGInfo26

EmitTargetCodeForMemset

AArch64

CPU

LLVM

4,880

289

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "Xtensa" ]

XtensaTargetMachine

getObjFileLowering

Xtensa

MPU

LLVM

4,881

16

1

[]

[ "<s>", "void", "PPCHazardRecognizer440", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "const", "MCInstrDesc", "*", "MCID", "=", "DAG", "->", "getInstrDesc", "(", "SU", ")", ";", "if", "(", "!", "MCID", ")", "{", "return", ";", "}", "Scor...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "PowerPC", "PPC" ]

PPCHazardRecognizers32

EmitInstruction

PowerPC

CPU

LLVM

4,882

39

1

[]

[ "<s>", "void", "h8300_pr_interrupt", "(", "struct", "cpp_reader", "*", "pfile", "ATTRIBUTE_UNUSED", ")", "{", "pragma_interrupt", "=", "1", ";", "}", "</s>" ]

[ "Handle", "machine", "specific", "pragmas", "for", "compatibility", "with", "existing", "compilers", "for", "the", "H8/300", ".", "pragma", "saveall", "generates", "prolog/epilog", "code", "which", "saves", "and", "restores", "all", "the", "registers", "on", "func...

[ "h8300", "1" ]

h8300

h8300_pr_interrupt

h8300

MPU

GCC

4,883

15

1

[]

[ "<s>", "rtx", "sfunc_uses_reg", "(", "rtx_insn", "*", "insn", ")", "{", "int", "i", ";", "rtx", "pattern", ",", "part", ",", "reg_part", ",", "reg", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "insn", ")", ")", "return", "NULL_RTX", ";", "pattern", "...

[ "If", "the", "instruction", "INSN", "is", "implemented", "by", "a", "special", "function", ",", "and", "we", "can", "positively", "find", "the", "register", "that", "is", "used", "to", "call", "the", "sfunc", ",", "and", "this", "register", "is", "not", ...

[ "sh", "0", "1", "1", "0", "0", "0", "0", "1", "0", "0" ]

sh

sfunc_uses_reg

sh

CPU

GCC

4,884

225

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "emitFrameDirective", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister...

[ "Frame", "Directive", "." ]

[ "Mips", "Mips", "\"\\t.frame\\t\"" ]

MipsAsmPrinter31

emitFrameDirective

Mips

CPU

LLVM

4,885

95

1

[]

[ "<s>", "bool", "MipsCCState", "::", "originalTypeIsVectorFloat", "(", "const", "Type", "*", "Ty", ")", "{", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "Ty", "->", "isFPOrFPVectorTy", "(", ")", ")", "return", "true", ";", "return", "false", ";",...

[ "Return", "true", "if", "the", "original", "type", "was", "vXfXX", "/", "vXfXX", "." ]

[ "Mips", "Mips" ]

MipsCCState9

originalTypeIsVectorFloat

Mips

CPU

LLVM

4,886

32

1

[]

[ "<s>", "static", "inline", "bool", "save_global_or_fp_reg_p", "(", "unsigned", "int", "regno", ",", "int", "leaf_function", "ATTRIBUTE_UNUSED", ")", "{", "return", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", "&&", "df_regs_ever_live_p", "(", "regno", ")", ...

[ "Return", "whether", "REGNO", ",", "a", "global", "or", "FP", "register", ",", "must", "be", "saved/restored", "." ]

[ "sparc" ]

sparc

save_global_or_fp_reg_p

sparc

CPU

GCC

4,887

27

1

[]

[ "<s>", "static", "void", "load_pic_register", "(", "bool", "delay_pic_helper", ")", "{", "int", "orig_flag_pic", "=", "flag_pic", ";", "if", "(", "!", "pic_helper_symbol_name", "[", "0", "]", ")", "{", "ASM_GENERATE_INTERNAL_LABEL", "(", "pic_helper_symbol_name", ...

[ "Emit", "code", "to", "load", "the", "PIC", "register", "." ]

[ "sparc", "0", "\"LADDPC\"", "0", "\"_GLOBAL_OFFSET_TABLE_\"", "0" ]

sparc3

load_pic_register

sparc

CPU

GCC

4,888

110

1

[]

[ "<s>", "void", "arc_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ";", "machine_mode", "mode", ";", "bva...

[ "Helper", "function", "used", "by", "``", "atomic_compare_and_swap", "''", "expand", "pattern", "." ]

[ "arc", "0", "1", "2", "3", "4", "5", "6", "7" ]

arc

arc_expand_compare_and_swap

arc

MPU

GCC

4,889

191

1

[]

[ "<s>", "BitVector", "TVMRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "TVM", "::", "SP", ")", ";", "return...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "TVM", "TVM", "TVM::SP" ]

TVMRegisterInfo

getReservedRegs

TVM

Virtual ISA

LLVM

4,890

33

1

[]

[ "<s>", "int", "rs6000_reg_parm_stack_space", "(", "tree", "fun", ",", "bool", "incoming", ")", "{", "int", "reg_parm_stack_space", ";", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "reg_parm_stack_space", "=", "0", ";", "break", ";", "case", "ABI_AI...

[ "Return", "the", "size", "of", "the", "REG_PARM_STACK_SPACE", "are", "for", "FUN", ".", "This", "is", "usually", "a", "constant", "depending", "on", "the", "ABI", ".", "However", ",", "in", "the", "ELFv2", "ABI", "the", "register", "parameter", "area", "is...

[ "rs6000", "0", "64", "32", "64", "32", "0" ]

rs6000-call

rs6000_reg_parm_stack_space

rs6000

CPU

GCC

4,891

74

1

[]

[ "<s>", "bool", "SNESMCExpr", "::", "evaluateAsConstant", "(", "int64_t", "&", "Result", ")", "const", "{", "MCValue", "Value", ";", "bool", "isRelocatable", "=", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Value", ",", "nullptr", ",", "nullptr...

[ "Evaluates", "the", "fixup", "as", "a", "constant", "value", "." ]

[ "SNES", "SNES" ]

SNESMCExpr

evaluateAsConstant

SNES

DSP

LLVM

4,892

66

1

[]

[ "<s>", "static", "bool", "nvptx_goacc_validate_dims", "(", "tree", "decl", ",", "int", "dims", "[", "]", ",", "int", "fn_level", ")", "{", "bool", "changed", "=", "false", ";", "if", "(", "fn_level", "<=", "GOMP_DIM_VECTOR", "&&", "fn_level", ">=", "-", ...

[ "Validate", "compute", "dimensions", "of", "an", "OpenACC", "offload", "or", "routine", ",", "fill", "in", "non-unity", "defaults", ".", "FN_LEVEL", "indicates", "the", "level", "at", "which", "a", "routine", "might", "spawn", "a", "loop", ".", "It", "is", ...

[ "nvptx", "1", "0", "0", "0", "0", "\"using vector_length (%d), ignoring %d\"", "\"using vector_length (%d), ignoring runtime setting\"", "0", "\"using num_workers (%d), ignoring %d\"", "0", "0" ]

nvptx4

nvptx_goacc_validate_dims

nvptx

GPU

GCC

4,893

207

1

[]

[ "<s>", "WebAssemblySubtarget", "&", "WebAssemblySubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "LLVM_DEBUG", "(", "llvm", "::", "dbgs", "(", ")", "<<", "\"initializeSubtargetDependencies\\n\"", ")", ";",...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"initializeSubtargetDependencies\\n\"", "\"generic\"" ]

WebAssemblySubtarget10

initializeSubtargetDependencies

WebAssembly

Virtual ISA

LLVM

4,894

48

1

[]

[ "<s>", "void", "emitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "override", "{", "EmitMappingSymbol", "(", "\"$d\"", ")", ";", "MCELFStreamer", "::", "emitValueImpl", "(", "Value", ",", "Size", ",", ...

[ "Overriding", "these", "functions", "allows", "us", "to", "dismiss", "all", "labels", "that", "are", "candidates", "for", "marking", "as", "microMIPS", "when", ".word/.long/.4byte", "etc", "directives", "are", "emitted", "." ]

[ "CSKY", "\"$d\"" ]

CSKYELFStreamer

emitValueImpl

CSKY

CPU

LLVM

4,895

33

1

[]

[ "<s>", "static", "int", "sh_pr_n_sets", "(", "void", ")", "{", "return", "REG_N_SETS", "(", "TARGET_SHMEDIA", "?", "PR_MEDIA_REG", ":", "PR_REG", ")", ";", "}", "</s>" ]

[ "For", "use", "by", "ALLOCATE_INITIAL_VALUE", ".", "Note", "that", "sh.md", "contains", "some", "'special", "function", "'", "patterns", "(", "type", "sfunc", ")", "that", "clobber", "pr", ",", "but", "that", "do", "not", "look", "like", "function", "calls",...

[ "sh" ]

sh3

sh_pr_n_sets

sh

CPU

GCC

4,896

18

1

[]

[ "<s>", "unsigned", "PPCTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "bool", "isPPC64", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "bool", "isDarwinABI", "=", "Subtarget", ".", ...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "MVT::i64", "MVT::i32", "PPC", "MVT::i32", "\"Invalid register global variable type\"", "PPC", "MVT::i64", "\"r1\"", "PPC::X1", "PPC::R1", "\"r2\"", "0", "PPC::X2", "PPC::R2", "\"r13\"", "PPC", "0", "PPC::X13", "PPC::R13", "0", ...

PPCISelLowering148

getRegisterByName

PowerPC

CPU

LLVM

4,897

169

1

[]

[ "<s>", "static", "int", "ia64_spec_check_p", "(", "rtx", "x", ")", "{", "x", "=", "PATTERN", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "COND_EXEC", ")", "x", "=", "COND_EXEC_CODE", "(", "x", ")", ";", "if", "(", "GET_CODE", ...

[ "Return", "nonzero", ",", "if", "X", "is", "branchy", "recovery", "check", "." ]

[ "ia64", "0" ]

ia64

ia64_spec_check_p

ia64

CPU

GCC

4,898

53

1

[]

[ "<s>", "BitVector", "AArch64RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs"...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AArch64", "AArch64", "AArch64", "AArch64::WSP", "AArch64::WZR", "AArch64::W29", "AArch64", "AArch64::W18", "AArch64::W19" ]

AArch64RegisterInfo17

getReservedRegs

AArch64

CPU

LLVM

4,899

124

1

[]