docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "int", "avr_jump_mode", "(", "rtx", "x", ",", "rtx", "insn", ")", "{", "int", "dest_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "GET_MODE", "(", "x", ")", "==", "LABEL_REF", "?", "XEXP", "(", "x", ",", "0", ")", ":", "x", ")", ")", ...	[ "Choose", "mode", "for", "jump", "insn", ":", "1", "-", "relative", "jump", "in", "range", "-63", "<", "=", "x", "<", "=", "62", ";", "2", "-", "relative", "jump", "in", "range", "-2046", "<", "=", "x", "<", "=", "2045", ";", "3", "-", "absolut...	[ "avr", "0", "63", "62", "1", "2046", "2045", "2", "3", "2" ]	avr3	avr_jump_mode	avr	MPU	GCC	6,800	94	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "restoreWin32EHStackPointers", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "DL", ",", "bool", "RestoreSP", ")", "const", "{", "asse...	[ "Sets", "up", "EBP", "and", "optionally", "ESI", "based", "on", "the", "incoming", "EBP", "value", "." ]	[ "X86", "X86", "\"funclets only supported in MSVC env\"", "\"EBP/ESI restoration only required on win32\"", "\"restoring EBP/ESI on non-32-bit target\"", "X86", "X86", "X86", "X86::MOV32rm", "X86::ESP", "X86::EBP", "3", "0", "\"end of registration object above normal EBP position!\"", "X8...	X86FrameLowering (2)4	restoreWin32EHStackPointers	X86	CPU	LLVM	6,801	413	1	[]
[ "<s>", "int", "rl78_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "rv", "=", "0", ";", "rl78_compute_frame_info", "(", ")", ";", "switch", "(", "to", ")", "{", "case", "STACK_POINTER_REGNUM", ":", "rv", "+=", "cfun", ...	[ "Implements", "INITIAL_ELIMINATION_OFFSET", ".", "The", "frame", "layout", "is", "described", "in", "the", "machine_Function", "struct", "definition", ",", "above", "." ]	[ "rl78", "0", "4", "4" ]	rl78	rl78_initial_elimination_offset	rl78	MPU	GCC	6,802	103	1	[]
[ "<s>", "static", "unsigned", "int", "rs6000_xcoff_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "align", ";", "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "...	[ "Section", "attributes", ".", "AIX", "is", "always", "PIC", "." ]	[ "rs6000", "0", "32" ]	rs6000	rs6000_xcoff_section_type_flags	rs6000	CPU	GCC	6,803	141	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CI", "->", "isTailCal...	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "ARM", "ARM" ]	ARMISelLowering (2)5	mayBeEmittedAsTailCall	ARM	CPU	LLVM	6,804	40	1	[]
[ "<s>", "void", "split_di", "(", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "while", "(", "num", "--", ")", "{", "rtx", "op", "=", "operands", "[", "num", "]", ";",...	[ "Split", "one", "or", "more", "DImode", "RTL", "references", "into", "pairs", "of", "SImode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands", "''"...	[ "m68k", "4", "0", "4", "0" ]	m68k	split_di	m68k	MPU	GCC	6,805	136	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "X86", "0" ]	X86AsmBackend9	createObjectWriter	X86	CPU	LLVM	6,806	14	1	[]
[ "<s>", "static", "rtx", "mips_add_offset", "(", "rtx", "temp", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "!", "SMALL_OPERAND", "(", "offset", ")", ")", "{", "rtx", "high", ";", "if", "(", "TARGET_MIPS16", ")", "{", "high",...	[ "Return", "a", "legitimate", "address", "for", "REG", "+", "OFFSET", ".", "TEMP", "is", "as", "for", "mips_force_temporary", ";", "it", "is", "only", "needed", "when", "OFFSET", "is", "not", "a", "SMALL_OPERAND", "." ]	[ "mips", "0" ]	mips	mips_add_offset	mips	CPU	GCC	6,807	102	1	[]
[ "<s>", "static", "inline", "bool", "mode_supports_pre_modify_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_ANY", "]", "&", "RELOAD_REG_PRE_MODIFY", ")", "!=", "0", ")", ";", "}...	[ "Helper", "function", "to", "say", "whether", "a", "mode", "supports", "PRE_MODIFY", "." ]	[ "rs6000", "0" ]	rs6000	mode_supports_pre_modify_p	rs6000	CPU	GCC	6,808	29	1	[]
[ "<s>", "static", "bool", "arm_xscale_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "*", "total", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "TARGET_THUMB", ")", "{"...	[ "RTX", "cost", "for", "XScale", "CPUs", ".", "Thumb-2", "is", "not", "supported", "on", "any", "xscale", "cores", ",", "so", "it", "can", "be", "ignored", "." ]	[ "arm", "0", "1", "0", "0", "8", "30", "1", "1", "0xffffffff", "2", "1", "0xffff8000", "0", "0xffff8000", "0xf8000000", "0", "0xf8000000", "1", "2", "8", "0", "0", "4", "1", "0", "4", "0", "4", "0" ]	arm3	arm_xscale_rtx_costs	arm	CPU	GCC	6,809	368	1	[]
[ "<s>", "static", "rtx", "avr_find_unused_d_reg", "(", "rtx_insn", "*", "insn", ",", "rtx", "exclude", ")", "{", "bool", "isr_p", "=", "(", "avr_interrupt_function_p", "(", "current_function_decl", ")", "\|\|", "avr_signal_function_p", "(", "current_function_decl", ")"...	[ "Fixme", ":", "This", "is", "a", "hack", "because", "secondary", "reloads", "do", "n't", "works", "as", "expected", ".", "Find", "an", "unused", "d-register", "to", "be", "used", "as", "scratch", "in", "INSN", ".", "EXCLUDE", "is", "either", "NULL_RTX", ...	[ "avr", "16", "32" ]	avr	avr_find_unused_d_reg	avr	MPU	GCC	6,810	138	1	[]
[ "<s>", "rtx", "tilegx_simd_int", "(", "rtx", "num", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "n", "=", "0", ";", "gcc_assert", "(", "CONST_INT_P", "(", "num", ")", ")", ";", "n", "=", "INTVAL", "(", "num", ")", ";", "switch", "(", "mod...	[ "Return", "the", "simd", "variant", "of", "the", "constant", "NUM", "of", "mode", "MODE", ",", "by", "replicating", "it", "to", "fill", "an", "interger", "of", "mode", "DImode", ".", "NUM", "is", "first", "truncated", "to", "fit", "in", "MODE", "." ]	[ "tilegx", "0", "0x0101010101010101LL", "0x000000FF", "0x0001000100010001LL", "0x0000FFFF", "0x0000000100000001LL", "0xFFFFFFFF" ]	tilegx2	tilegx_simd_int	tilegx	VLIW	GCC	6,811	99	1	[]
[ "<s>", "void", "m32c_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "ca", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "tree", "fndecl", ",", "int", "n_named_args", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "fntype", "&&", "aggregat...	[ "Implements", "INIT_CUMULATIVE_ARGS", "." ]	[ "m32c", "1", "0", "1" ]	m32c	m32c_init_cumulative_args	m32c	MPU	GCC	6,812	56	1	[]
[ "<s>", "bool", "SparcInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "LOAD_STACK_GUARD", ":", "{", "assert", "(", "Subtarget",...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Sparc", "Sparc", "\"Only Linux target is expected to contain LOAD_STACK_GUARD\"", "0x28", "0x14", "SP::LDXri", "SP::LDri", "SP::G7" ]	SparcInstrInfo1	expandPostRAPseudo	Sparc	CPU	LLVM	6,813	110	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "asse...	[ "Lower", "interleaved", "load", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]	[ "ARM", "ARM", "2", "\"Invalid interleave factor\"", "\"Empty shufflevector input\"", "\"Unmatched number of shufflevectors and indices\"", "0", "64", "64", "128", "Intrinsic::ID", "3", "Intrinsic::arm_neon_vld2", "Intrinsic::arm_neon_vld3", "Intrinsic::arm_neon_vld4", "Intrinsic::getDe...	ARMISelLowering136	lowerInterleavedLoad	ARM	CPU	LLVM	6,814	389	1	[]
[ "<s>", "bool", "BPFTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", "AM"...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "BPF", "BPF", "0", "1" ]	BPFISelLowering1	isLegalAddressingMode	BPF	Virtual ISA	LLVM	6,815	74	1	[]
[ "<s>", "void", "WDC65816TargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDV...	[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]	[ "WDC65816", "WDC", "0", "0" ]	WDC65816ISelLowering	LowerOperationWrapper	WDC65816	MPU	LLVM	6,816	72	1	[]
[ "<s>", "TargetPassConfig", "*", "FISCTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "FISCPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "FISC", "FISC", "FISC" ]	FISCTargetMachine	createPassConfig	FISC	CPU	LLVM	6,817	21	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "WebAssembly", "WebAssembly", "\"unimplemented operation lowering\"", "ISD::FrameIndex", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::JumpTable", "ISD::BR_JT", "ISD::VASTART", "ISD::BlockAddress", "ISD::BRIND", "\"WebAssembly hasn't implemented computed gotos\"", "ISD::RETURNADDR", "...	WebAssemblyISelLowering73	LowerOperation	WebAssembly	Virtual ISA	LLVM	6,818	239	1	[]
[ "<s>", "void", "NyuziFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machine...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi::RET", "\"Can only put epilog before 'retl' instruction!\"", "0", "Nyuzi::MOVESS", "Nyuzi::SP_REG", "Nyuzi::FP_REG" ]	NyuziFrameLowering	emitEpilogue	Nyuzi	GPU	LLVM	6,819	194	1	[]
[ "<s>", "bool", "isConstantSplat", "(", "SDValue", "Op", ",", "APInt", "&", "SplatVal", ",", "bool", "AllowPartialUndefs", ")", "{", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "16", ">", "EltBits", ";", "if", "(", "getTargetConstantBitsFromNod...	[ "Check", "if", "this", "is", "a", "constant", "splat", ",", "and", "if", "so", ",", "find", "the", "smallest", "element", "size", "that", "splats", "the", "vector", "." ]	[ "X86", "16", "1", "0", "0", "1", "0" ]	X86ISelLowering (2)5	isConstantSplat	X86	CPU	LLVM	6,820	138	1	[]
[ "<s>", "void", "XCoreInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "p...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "XCore", "XCore" ]	XCoreInstPrinter1	printInst	XCore	MPU	LLVM	6,821	38	1	[]
[ "<s>", "DecodeStatus", "HexagonDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ",", "raw_ostream", "&", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon" ]	HexagonDisassembler17	getInstruction	Hexagon	DSP	LLVM	6,822	209	1	[]
[ "<s>", "unsigned", "ARMFastISel", "::", "fastEmitInst_ri", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "uint64_t", "Imm", ")", "{", "unsigned", "ResultReg", "=", "cr...	[ "Emit", "a", "MachineInstr", "with", "a", "register", "operand", ",", "an", "immediate", ",", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]	[ "ARM", "ARM", "1", "1", "0" ]	ARMFastISel (2)2	fastEmitInst_ri	ARM	CPU	LLVM	6,823	183	1	[]
[ "<s>", "MipsCCState", "::", "SpecialCallingConvType", "MipsCCState", "::", "getSpecialCallingConvForCallee", "(", "const", "SDNode", "*", "Callee", ",", "const", "MipsSubtarget", "&", "Subtarget", ")", "{", "MipsCCState", "::", "SpecialCallingConvType", "SpecialCallingCon...	[ "Determine", "the", "SpecialCallingConvType", "for", "the", "given", "callee", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"__Mips16RetHelper\"", "Mips" ]	MipsCCState	getSpecialCallingConvForCallee	Mips	CPU	LLVM	6,824	108	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon DAG->DAG Pattern Instruction Selection\"" ]	HexagonISelDAGToDAG13	getPassName	Hexagon	DSP	LLVM	6,825	13	1	[]
[ "<s>", "static", "rtx", "ix86_expand_vec_ext_builtin", "(", "tree", "arglist", ",", "rtx", "target", ")", "{", "enum", "machine_mode", "tmode", ",", "mode0", ";", "tree", "arg0", ",", "arg1", ";", "int", "elt", ";", "rtx", "op0", ";", "arg0", "=", "TREE_...	[ "A", "subroutine", "of", "ix86_expand_builtin", ".", "These", "builtins", "are", "a", "wrapper", "around", "ix86_expand_vector_extract", ".", "They", "would", "be", "redundant", "(", "for", "non-MMX", ")", "if", "we", "had", "a", "language-level", "syntax", "for...	[ "i386", "0" ]	i3863	ix86_expand_vec_ext_builtin	i386	CPU	GCC	6,826	147	1	[]
[ "<s>", "static", "void", "hwloop_fail", "(", "hwloop_info", "loop", ")", "{", "rtx", "test", ";", "rtx", "insn", "=", "loop", "->", "loop_end", ";", "if", "(", "TARGET_DBNZ", "&&", "(", "loop", "->", "length", "&&", "(", "loop", "->", "length", "<=", ...	[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "Called", "when", "a", "loop", "we", "have", "discovered", "turns", "out", "not", "to", "be", "optimizable", ";", "we", "have", "to", "split", "the", "doloop_end", "pattern", "into", "a", "subtract",...	[ "arc" ]	arc	hwloop_fail	arc	MPU	GCC	6,827	240	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "MINA32", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "MINA32", "MINA32::NumTargetFixupKinds" ]	MINA32AsmBackend	getNumFixupKinds	MINA32	CPU	LLVM	6,828	13	1	[]
[ "<s>", "unsigned", "stackAlignment", "(", ")", "const", "{", "return", "8", ";", "}", "</s>" ]	[ "The", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "." ]	[ "SIC", "8" ]	SICSubtarget	stackAlignment	SIC	CPU	LLVM	6,829	10	1	[]
[ "<s>", "rtx", "xtensa_builtin_saveregs", "(", ")", "{", "rtx", "gp_regs", ",", "dest", ";", "int", "arg_words", "=", "current_function_arg_words", ";", "int", "gp_left", "=", "MAX_ARGS_IN_REGISTERS", "-", "arg_words", ";", "int", "i", ";", "if", "(", "gp_left"...	[ "Save", "the", "incoming", "argument", "registers", "on", "the", "stack", ".", "Returns", "the", "address", "of", "the", "saved", "registers", "." ]	[ "xtensa", "0", "1", "1", "1", "0", "1", "0", "0", "1", "0" ]	xtensa2	xtensa_builtin_saveregs	xtensa	MPU	GCC	6,830	146	1	[]
[ "<s>", "Register", "RISCVTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "MatchRegisterAltName", "(", "RegName", ")", ";"...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "RI5CY", "RISCV", "RISCV::NoRegister", "RISCV::NoRegister", "\"Invalid register name \\\"\"", "\"\\\".\"", "\"Trying to obtain non-reserved register \\\"\"", "\"\\\".\"" ]	RISCVISelLowering	getRegisterByName	RI5CY	CPU	LLVM	6,831	117	1	[]
[ "<s>", "unsigned", "Tile64InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Tile64", "0" ]	Tile64InstrInfo	isLoadFromStackSlot	Tile64	VLIW	LLVM	6,832	20	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "reduceLoopCount", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "*", "IndVar", ",", "MachineInstr", "&", "Cmp", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "SmallVectorImpl", "<",...	[ "Generate", "code", "to", "reduce", "the", "loop", "iteration", "by", "one", "and", "check", "if", "the", "loop", "is", "finished", "." ]	[ "Hexagon", "Hexagon", "\"Expecting a hardware loop\"", "8", "0", "0", "Hexagon::J2_loop0i", "Hexagon::J2_loop1i", "1", "1", "1", "1", "1", "Hexagon::J2_loop0r", "\"Unexpected instruction\"", "1", "MVT::i1", "Hexagon::C2_cmpgtui", "1", "MVT::i32", "Hexagon::A2_addi", "1", ...	HexagonInstrInfo20	reduceLoopCount	Hexagon	DSP	LLVM	6,833	479	1	[]
[ "<s>", "MCSymbol", "*", "X86AsmPrinter", "::", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", ")", "{", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MF", "->", "getConst...	[ "Return", "the", "symbol", "for", "the", "specified", "constant", "pool", "entry", "." ]	[ "X86", "X86" ]	X86AsmPrinter23	GetCPISymbol	X86	CPU	LLVM	6,834	144	1	[]
[ "<s>", "int", "ARMTTIImpl", "::", "getNumMemOps", "(", "const", "IntrinsicInst", "", "I", ")", "const", "{", "MemOp", "MOp", ";", "unsigned", "DstAddrSpace", "=", "~", "0u", ";", "unsigned", "SrcAddrSpace", "=", "~", "0u", ";", "const", "Function", "", ...	[ "Given", "a", "memcpy/memset/memmove", "instruction", ",", "return", "the", "number", "of", "memory", "operations", "performed", ",", "via", "querying", "findOptimalMemOpLowering", "." ]	[ "ARM", "ARM", "0u", "0u", "1", "1", "\"Expected a memcpy/move or memset!\"", "2", "Intrinsic::memcpy", "Intrinsic::memmove", "Intrinsic::memset", "1", "\"Expected a memcpy/move or memset!\"", "1" ]	ARMTargetTransformInfo41	getNumMemOps	ARM	CPU	LLVM	6,835	389	1	[]
[ "<s>", "static", "int", "untangle_mova", "(", "int", "", "num_mova", ",", "rtx_insn", "", "", "first_mova", ",", "rtx_insn", "", "new_mova", ")", "{", "int", "n_addr", "=", "0", ";", "int", "f_target", ",", "n_target", "=", "0", ";", "if", "(", "...	[ "NEW_MOVA", "is", "a", "mova", "we", "'ve", "just", "encountered", "while", "scanning", "forward", ".", "Update", "*", "num_mova", ",", "and", "check", "if", "the", "new", "mova", "is", "not", "nested", "within", "the", "first", "one", ".", "return", "0"...	[ "sh", "0", "0", "1", "0", "1022", "1", "2", "0", "1", "0", "1" ]	sh	untangle_mova	sh	CPU	GCC	6,836	203	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Z80old DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Z80old", "\"Z80old DAG->DAG Instruction Selection\"" ]	Z80oldISelDAGToDAG	getPassName	Z80old	MPU	LLVM	6,837	11	1	[]
[ "<s>", "bool", "mips_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "mode1", "==", "mode2", "\|\|", "(", "!", "mips_mode_ok_for_mov_fmt_p", "(", "mode1", ")", "&&", "!", "mips_mode_ok_for_mov_fmt_p", "(", "mo...	[ "Implement", "MODES_TIEABLE_P", "." ]	[ "mips" ]	mips4	mips_modes_tieable_p	mips	CPU	GCC	6,838	32	1	[]
[ "<s>", "bool", "HexagonConstEvaluator", "::", "evaluate", "(", "const", "MachineInstr", "&", "BrI", ",", "const", "CellMap", "&", "Inputs", ",", "SetVector", "<", "const", "MachineBasicBlock", "*", ">", "&", "Targets", ",", "bool", "&", "FallsThru", ")", "{"...	[ "evaluate", "-", "Evaluate", "Expr", "and", "append", "the", "resulting", "set", "to", "Elts", "." ]	[ "Hexagon", "Hexagon", "Hexagon::J2_jumpf", "Hexagon::J2_jumpfnew", "Hexagon::J2_jumpfnewpt", "Hexagon::J2_jumpt", "Hexagon::J2_jumptnew", "Hexagon::J2_jumptnewpt", "Hexagon::J2_jump", "0", "0", "1" ]	HexagonConstPropagation11	evaluate	Hexagon	DSP	LLVM	6,839	334	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "ECLair" ]	ECLairAsmParser	getStartLoc	ECLair	MPU	LLVM	6,840	11	1	[]
[ "<s>", "void", "ARM64TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")"...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "ARM64", "ARM64", "\"Don't know how to custom expand this\"", "ISD::FP_TO_UINT", "ISD::FP_TO_SINT", "0", "MVT::i128", "\"unexpected illegal conversion\"" ]	ARM64ISelLowering	ReplaceNodeResults	ARM64	CPU	LLVM	6,841	68	1	[]
[ "<s>", "static", "char", "", "detect_caches_linux", "(", "void", ")", "{", "unsigned", "l1_sizekb", ",", "l1_line", ",", "l1_assoc", ",", "l2_sizekb", ";", "const", "char", "", "platform", ";", "platform", "=", "elf_platform", "(", ")", ";", "if", "(", ...	[ "Returns", "the", "description", "of", "caches", "on", "Linux", "." ]	[ "rs6000", "128", "5", "64", "32", "32", "0", "512" ]	driver-rs6000	detect_caches_linux	rs6000	CPU	GCC	6,842	92	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "!=", "MVT", "::", "f32", "&&", "VT", "!=", "MVT", "::", "f64", ")", "return", "false", ";", "if", ...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "Mips", "Mips", "MVT::f32", "MVT::f64" ]	MipsISelLowering (2)	isFPImmLegal	Mips	CPU	LLVM	6,843	51	1	[]
[ "<s>", "RegisterAggr", "&", "RegisterAggr", "::", "insert", "(", "RegisterRef", "RR", ")", "{", "if", "(", "PhysicalRegisterInfo", "::", "isRegMaskId", "(", "RR", ".", "Reg", ")", ")", "{", "const", "uint32_t", "*", "MB", "=", "PRI", ".", "getRegMaskBits",...	[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]	[ "Hexagon", "1", "32", "1u", "32" ]	RDFRegisters4	insert	Hexagon	DSP	LLVM	6,844	258	1	[]
[ "<s>", "Expected", "<", "uint64_t", ">", "FunctionSym", "::", "getAddress", "(", "const", "HSACodeObject", "", "CodeObject", ",", "const", "object", "::", "ELF64LEObjectFile", "::", "Elf_Shdr", "", "Text", ")", "const", "{", "assert", "(", "Text", ")", ";"...	[ "Returns", "the", "address", "of", "this", "pointer", "in", "this", "block", "." ]	[ "AMDGPU" ]	CodeObject	getAddress	AMDGPU	GPU	LLVM	6,845	65	1	[]
[ "<s>", "static", "basic_block", "add_condition_to_bb", "(", "tree", "function_decl", ",", "tree", "version_decl", ",", "tree", "predicate_chain", ",", "basic_block", "new_bb", ")", "{", "gimple", "return_stmt", ";", "tree", "convert_expr", ",", "result_var", ";", ...	[ "This", "adds", "a", "condition", "to", "the", "basic_block", "NEW_BB", "in", "function", "FUNCTION_DECL", "to", "return", "a", "pointer", "to", "VERSION_DECL", "if", "we", "are", "running", "on", "a", "machine", "that", "supports", "the", "index", "CLONE_ISA"...	[ "i386", "1", "0" ]	i3864	add_condition_to_bb	i386	CPU	GCC	6,846	468	1	[]
[ "<s>", "virtual", "const", "TargetSubtargetInfo", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Teak" ]	TeakTargetMachine	getSubtargetImpl	Teak	DSP	LLVM	6,847	18	1	[]
[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "AArch64", "AArch64", "16", "16", "MVT::f128", "0", "1", "MVT::f128", "8", "MVT::i64", "MVT::i32" ]	AArch64ISelLowering117	getOptimalMemOpType	AArch64	CPU	LLVM	6,848	124	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "EVT", "VT", "=...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "0", "MVT::i1", "MVT::i8", "MVT::i32", "0", "1", "1", "MVT::i16", "MVT::i64", "1", "1", "2", "MVT::isVoid", "1" ]	ARMISelLowering (2)5	isLegalAddressingMode	ARM	CPU	LLVM	6,849	273	1	[]
[ "<s>", "SDValue", "VETargetLowering", "::", "lowerToVVP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "auto", "VVPOpcodeOpt", "=", "getVVPOpcode", "(", ...	[ "}", "Custom", "Inserter" ]	[ "VE", "VE", "ISD::isVPOpcode", "VE", "MVT::v256i1", "ISD::getVPMaskIdx", "ISD::getVPExplicitVectorLengthIdx", "MVT::i32", "1", "MVT::i32", "0", "1", "VEISD::VVP_SELECT", "0", "1", "2", "\"lowerToVVP called for unexpected SDNode.\"" ]	VEISelLowering18	lowerToVVP	VE	CPU	LLVM	6,850	324	1	[]
[ "<s>", "MCSymbol", "*", "DLXMCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "Printer", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "MCSymbol", "used", "to", "satisfy", "BlockAddress", "uses", "of", "the", "specified", "basic", "block", "." ]	[ "DLX", "DLX" ]	DLXMCInstLower	GetBlockAddressSymbol	DLX	CPU	LLVM	6,851	26	1	[]
[ "<s>", "static", "int", "ix86_avx_u128_mode_after", "(", "int", "mode", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "vzeroupper_operation", "(", "pat", ",", "VOIDmode", ")", "\|\|", "vzeroall_operat...	[ "Calculate", "mode", "of", "upper", "128bit", "AVX", "registers", "after", "the", "insn", "." ]	[ "i386" ]	i3867	ix86_avx_u128_mode_after	i386	CPU	GCC	6,852	74	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "Sparc" ]	SparcAsmParser	getEndLoc	Sparc	CPU	LLVM	6,853	11	1	[]
[ "<s>", "rtx", "rs6000_emit_fp_cror", "(", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "rtx", "cond", "[", "2", "]", ";", "int", "n", "=", "0", ";", "if", "(", "code", "==", "LTGT", "\|\|", "code", "==", "LE", "\|\|", "...	[ "Emit", "code", "doing", "a", "cror", "of", "two", "CR", "bits", ",", "for", "FP", "comparisons", "with", "a", "CODE", "that", "requires", "this", ".", "The", "result", "is", "mode", "MODE", "." ]	[ "rs6000", "2", "0", "2", "0", "1", "0", "1" ]	rs6000	rs6000_emit_fp_cror	rs6000	CPU	GCC	6,854	211	1	[]
[ "<s>", "static", "rtx", "msp430_get_inner_dest_code", "(", "rtx", "x", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "rtx", "op0", "=", "XEXP", "(", "x", ",", "0", ")", ";", "switch", "(", "code", ")", "{", "case", "REG...	[ "Recurse", "within", "X", "to", "find", "the", "actual", "destination", "operand", "of", "the", "expression", ".", "For", "example", ":", "(", "plus", "(", "ashift", "(", "minus", "(", "ashift", "(", "reg", ")", "(", "const_int", ")", "......", "should",...	[ "msp430", "0", "0", "1", "1", "1", "1", "0", "0" ]	msp430	msp430_get_inner_dest_code	msp430	MPU	GCC	6,855	232	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"M680X0 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "M680x0", "\"M680X0 DAG->DAG Pattern Instruction Selection\"" ]	M680x0ISelDAGToDAG	getPassName	M680x0	MPU	LLVM	6,856	11	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "ExpandInlineAsm", "(", "CallInst", "", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "false", ";", "InlineAsm", "", "IA", "=", "cast", "<", "InlineAsm", ">", ...	[ "This", "hook", "allows", "the", "target", "to", "expand", "an", "inline", "asm", "call", "to", "be", "explicit", "llvm", "code", "if", "it", "wants", "to", "." ]	[ "ARM", "ARM", "4", "\";\\n\"", "1", "0", "\" \\t,\"", "3", "0", "\"rev\"", "1", "\"$0\"", "2", "\"$1\"", "0", "4", "\"=l,l\"", "0", "32" ]	ARMISelLowering131	ExpandInlineAsm	ARM	CPU	LLVM	6,857	200	1	[]
[ "<s>", "void", "rs6000_split_lock_test_and_set", "(", "rtx", "retval", ",", "rtx", "mem", ",", "rtx", "val", ",", "rtx", "scratch", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "rtx", "label", ",", "x", ",", "cond", ...	[ "Expand", "an", "atomic", "test", "and", "set", "operation", ".", "MEM", "is", "the", "memory", "on", "which", "to", "operate", ".", "VAL", "is", "the", "value", "set", ".", "SCRATCH", "is", "a", "scratch", "GPR", "." ]	[ "rs6000", "0" ]	rs60003	rs6000_split_lock_test_and_set	rs6000	CPU	GCC	6,858	120	1	[]
[ "<s>", "DecodeStatus", "SystemZDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "Size",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "SystemZ", "SystemZ", "0", "2", "0", "0x40", "2", "0", "0xc0", "4", "6", "0", "0", "8" ]	SystemZDisassembler11	getInstruction	SystemZ	CPU	LLVM	6,859	176	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_parse_one_option_token", "(", "const", "char", "", "token", ",", "size_t", "length", ",", "const", "struct", "aarch64_flag_desc", "", "flag", ",", "const", "char", "*", "option_name", ")", "{", "for", "(", ";", ...	[ "Parse", "TOKEN", ",", "which", "has", "length", "LENGTH", "to", "see", "if", "it", "is", "an", "option", "described", "in", "FLAG", ".", "If", "it", "is", ",", "return", "the", "index", "bit", "for", "that", "fusion", "type", ".", "If", "not", ",", ...	[ "aarch64", "\"unknown flag passed in %<-moverride=%s%> (%s)\"", "0" ]	aarch64	aarch64_parse_one_option_token	aarch64	CPU	GCC	6,860	80	1	[]
[ "<s>", "bool", "mn10300_match_ccmode", "(", "rtx", "insn", ",", "machine_mode", "cc_mode", ")", "{", "rtx", "op1", ",", "flags", ";", "machine_mode", "flags_mode", ";", "gcc_checking_assert", "(", "XVECLEN", "(", "PATTERN", "(", "insn", ")", ",", "0", ")", ...	[ "A", "helper", "function", "for", "matching", "parallels", "that", "set", "the", "flags", "." ]	[ "mn10300", "0", "2", "0", "1" ]	mn103004	mn10300_match_ccmode	mn10300	MPU	GCC	6,861	121	1	[]
[ "<s>", "bool", "function_resolver", "::", "require_vector_type", "(", "unsigned", "int", "argno", ",", "vector_type_index", "type", ")", "{", "tree", "expected", "=", "acle_vector_types", "[", "0", "]", "[", "type", "]", ";", "tree", "actual", "=", "get_argume...	[ "Require", "argument", "ARGNO", "to", "have", "vector", "type", "TYPE", ",", "in", "cases", "where", "this", "requirement", "holds", "for", "all", "uses", "of", "the", "function", ".", "Return", "true", "if", "the", "argument", "has", "the", "right", "form...	[ "aarch64", "0", "\"passing %qT to argument %d of %qE, which\"", "\" expects %qT\"", "1" ]	aarch64-sve-builtins	require_vector_type	aarch64	CPU	GCC	6,862	69	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "getPPCSubtarget", "(", ")", ".", "hasISEL", "(", ")", ")", "{", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}",...	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCTargetMachine (2)	addILPOpts	PowerPC	CPU	LLVM	6,863	32	1	[]
[ "<s>", "bool", "X86CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "X86", "X86", "8", "0", "1", "0", "X86" ]	X86CallLowering31	lowerFormalArguments	X86	CPU	LLVM	6,864	322	1	[]
[ "<s>", "static", "bool", "cr16_class_likely_spilled_p", "(", "reg_class_t", "rclass", ")", "{", "if", "(", "(", "rclass", ")", "==", "SHORT_REGS", "\|\|", "(", "rclass", ")", "==", "DOUBLE_BASE_REGS", "\|\|", "(", "rclass", ")", "==", "LONG_REGS", "\|\|", "(", "...	[ "Implement", "TARGET_CLASS_LIKELY_SPILLED_P", "." ]	[ "cr16" ]	cr16	cr16_class_likely_spilled_p	cr16	MPU	GCC	6,865	41	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "if", "(", "EnableSIInsertWaitcntsPass", ")", "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "else", "addPass", "...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine18	addPreEmitPass	AMDGPU	GPU	LLVM	6,866	59	1	[]
[ "<s>", "const", "MINA32RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "MINA32", "MINA32" ]	MINA32InstrInfo	getRegisterInfo	MINA32	CPU	LLVM	6,867	12	1	[]
[ "<s>", "void", "Thumb1RegisterInfo", "::", "resolveFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "int", "Off", "=", "Offse...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"Unable to resolve frame index!\"" ]	Thumb1RegisterInfo12	resolveFrameIndex	ARM	CPU	LLVM	6,868	95	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "M68k" ]	M68kSubtarget	getInstrItineraryData	M68k	MPU	LLVM	6,869	14	1	[]
[ "<s>", "void", "AVRInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*"...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AVR", "AVR", "AVR", "AVR", "0", "MVT::i8", "AVR::STDPtrQRr", "MVT::i16", "AVR::STDWPtrQRr", "\"Cannot store this register into a stack slot!\"", "0" ]	AVRInstrInfo19	storeRegToStackSlot	AVR	MPU	LLVM	6,870	228	1	[]
[ "<s>", "bool", "riscv_split_symbol", "(", "rtx", "temp", ",", "rtx", "addr", ",", "machine_mode", "mode", ",", "rtx", "*", "low_out", ",", "bool", "in_splitter", ")", "{", "enum", "riscv_symbol_type", "symbol_type", ";", "if", "(", "(", "GET_CODE", "(", "a...	[ "If", "MODE", "is", "MAX_MACHINE_MODE", ",", "ADDR", "appears", "as", "a", "move", "operand", ",", "otherwise", "it", "appears", "in", "a", "MEM", "of", "that", "mode", ".", "Return", "true", "if", "ADDR", "is", "a", "legitimate", "constant", "in", "that...	[ "riscv", "0", "32", "\".LA%u\"", "1" ]	riscv	riscv_split_symbol	riscv	CPU	GCC	6,871	282	1	[]
[ "<s>", "Sched", "::", "Preference", "ARMTargetLowering", "::", "getSchedulingPreference", "(", "SDNode", "*", "N", ")", "const", "{", "unsigned", "NumVals", "=", "N", "->", "getNumValues", "(", ")", ";", "if", "(", "!", "NumVals", ")", "return", "Sched", "...	[ "Some", "scheduler", ",", "e.g", "." ]	[ "ARM", "ARM", "0", "MVT::Glue", "MVT::Other", "0", "0", "2" ]	ARMISelLowering131	getSchedulingPreference	ARM	CPU	LLVM	6,872	186	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Mips", "Mips", "ISD::BRCOND", "ISD::ConstantPool", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SELECT", "ISD::SELECT_CC", "ISD::SETCC", "ISD::VASTART", "ISD::FCOPYSIGN", "ISD::FABS", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::MEMBARRIE...	MipsISelLowering21	LowerOperation	Mips	CPU	LLVM	6,873	333	1	[]
[ "<s>", "const", "char", "*", "emit_fusion_p9_load", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "tmp_reg", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "rtx", "hi", ";", "rtx", "lo", ";", "rtx", "addr", ";", ...	[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "load", "using", "extended", "fusion", ".", "The", "address", "that", "is", "used", "is", "the", "logical", "address", "that", "was", "formed", "during", "peephole2", ":", "(...	[ "rs6000", "0", "0", "\"emit_fusion_p9_load, bad reg #1\"", "\"lfs\"", "\"lfd\"", "\"lxssp\"", "\"lxsd\"", "\"lbz\"", "\"lhz\"", "\"lwz\"", "\"ld\"", "\"emit_fusion_p9_load, bad reg #2\"", "\"emit_fusion_p9_load not MEM\"", "0", "\"power9 load fusion\"", "\"\"" ]	rs60006	emit_fusion_p9_load	rs6000	CPU	GCC	6,874	351	1	[]
[ "<s>", "const", "uint16_t", "", "LanaiRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Lanai", "Lanai" ]	LanaiRegisterInfo	getCalleeSavedRegs	Lanai	CPU	LLVM	6,875	18	1	[]
[ "<s>", "int", "arm_debugger_arg_offset", "(", "int", "value", ",", "rtx", "addr", ")", "{", "rtx", "insn", ";", "if", "(", "value", "!=", "0", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "REG", ")", "return", "0", ";", ...	[ "Handle", "a", "special", "case", "when", "computing", "the", "offset", "of", "an", "argument", "from", "the", "frame", "pointer", "." ]	[ "arm", "0", "0", "0", "0", "0", "0", "1", "1", "0", "1", "0", "1", "1", "1", "1", "0", "0", "\"unable to compute real location of stacked parameter\"", "8" ]	arm3	arm_debugger_arg_offset	arm	CPU	GCC	6,876	254	1	[]
[ "<s>", "void", "SITargetLowering", "::", "computeKnownBitsForFrameIndex", "(", "const", "int", "FI", ",", "KnownBits", "&", "Known", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "TargetLowering", "::", "computeKnownBitsForFrameIndex", "(", "FI", ...	[ "Determine", "which", "of", "the", "bits", "of", "FrameIndex", "FIOp", "are", "known", "to", "be", "0", "." ]	[ "AMDGPU", "SI" ]	SIISelLowering10	computeKnownBitsForFrameIndex	AMDGPU	GPU	LLVM	6,877	47	1	[]
[ "<s>", "void", "AArch64MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "v...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "AArch64", "AArch64", "AArch64::TLSDESCCALL", "AArch64::fixup_aarch64_tlsdesc_call", "0", "0", "AArch64::CompilerBarrier", "AArch64::SPACE", "AArch64::EH_SjLj_Setup", "support::endian", "support::little" ]	AArch64MCCodeEmitter38	encodeInstruction	AArch64	CPU	LLVM	6,878	163	1	[]
[ "<s>", "void", "J2InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "}", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "J2", "J2" ]	J2InstPrinter	printInst	J2	MPU	LLVM	6,879	31	1	[]
[ "<s>", "void", "AArch64TargetELFStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ")", "{", "getStreamer", "(", ")", ".", "emitInst", "(", "Inst", ")", ";", "}", "</s>" ]	[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]	[ "AArch64", "AArch64" ]	AArch64ELFStreamer (2)	emitInst	AArch64	CPU	LLVM	6,880	19	1	[]
[ "<s>", "virtual", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]	[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]	[ "R600" ]	AMDGPUTargetTransformInfo38	initializePass	R600	GPU	LLVM	6,881	13	1	[]
[ "<s>", "MBlazeTargetLowering", "::", "ConstraintType", "MBlazeTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "MBlaze", "MBlaze", "MBlaze", "1", "0" ]	MBlazeISelLowering1	getConstraintType	MBlaze	MPU	LLVM	6,882	64	1	[]
[ "<s>", "OperandMatchResultTy", "MipsAsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "SmallVector", "<", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", ",", "...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "Mips", "Mips", "1", "1", "Mips", "Mips", "1", "\"Got non-GPR register in .cfi directive!\"", "1", "0", "1" ]	MipsAsmParser47	tryParseRegister	Mips	CPU	LLVM	6,883	194	1	[]
[ "<s>", "unsigned", "getMinPrefetchStride", "(", ")", "const", "override", "{", "return", "2048", ";", "}", "</s>" ]	[ "Some", "HW", "prefetchers", "can", "handle", "accesses", "up", "to", "a", "certain", "constant", "stride", "." ]	[ "SystemZ", "2048" ]	SystemZTargetTransformInfo20	getMinPrefetchStride	SystemZ	CPU	LLVM	6,884	11	1	[]
[ "<s>", "static", "unsigned", "getNumInterleavedAccesses", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ")", "{", "return", "(", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", "+", "127", ")", "/", "128", ";", "}", "</s>" ]	[ "Returns", "the", "number", "of", "interleaved", "accesses", "that", "will", "be", "generated", "when", "lowering", "accesses", "of", "the", "given", "type", "." ]	[ "ARM", "127", "128" ]	ARMISelLowering146	getNumInterleavedAccesses	ARM	CPU	LLVM	6,885	29	1	[]
[ "<s>", "static", "tree", "ix86_handle_abi_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_TYPE", "&&", "TREE_CO...	[ "Handle", "a", "``", "ms_abi", "''", "or", "``", "sysv", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "i386", "\"%qE attribute only applies to functions\"", "\"ms_abi\"", "\"sysv_abi\"", "\"ms_abi and sysv_abi attributes are not compatible\"", "\"sysv_abi\"", "\"ms_abi\"", "\"ms_abi and sysv_abi attributes are not compatible\"" ]	i3864	ix86_handle_abi_attribute	i386	CPU	GCC	6,886	146	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "X86",...	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]	[ "X86", "X86", "X86::CMPPDrri", "X86::CMPPSrri", "X86::VCMPPDrri", "X86::VCMPPSrri", "X86::VCMPPDYrri", "X86::VCMPPSYrri", "3", "0x7", "0x00", "0x03", "0x04", "0x07", "1", "2" ]	X86InstrInfo10	findCommutedOpIndices	X86	CPU	LLVM	6,887	156	1	[]
[ "<s>", "void", "AVRInstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "OpNo", ">=", "MI", "->", "size", "(", ")", ")", "{", "O", "<<", "\"<unknown>\"", "...	[ "value", "(", "e.g", "." ]	[ "AVR", "AVR", "\"<unknown>\"", "0", "\"Unknown pcrel immediate operand\"" ]	AVRInstPrinter	printPCRelImm	AVR	MPU	LLVM	6,888	109	1	[]
[ "<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "markPhysRegUsed", "(", "PhysReg", ")", ";", "IncomingValueHandler", "::", "assignValueToReg", "(", "ValVReg", ",", "P...	[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]	[ "AArch64" ]	AArch64CallLowering13	assignValueToReg	AArch64	CPU	LLVM	6,889	32	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "AArch64", "AArch64", "8", "AArch64::STPXi", "AArch64::STRXui", "AArch64::STPDi", "AArch64::STRDui", "\"CSR spill: (\"", "\", \"", "\") -> fi#(\"", "\", \"", "1", "\")\\n\"", "1", "8", "8", "AArch64::SP", "8", "8" ]	AArch64FrameLowering22	spillCalleeSavedRegisters	AArch64	CPU	LLVM	6,890	399	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented op...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "RISCV", "RISCV", "\"unimplemented operand\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::SELECT" ]	RISCVISelLowering50	LowerOperation	RISCV	CPU	LLVM	6,891	71	1	[]
[ "<s>", "void", "BPFAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "if", "(", "0", ")", "errs", "(", ")", "<<", "\"<MCFixup\"", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "BPF", "BPF", "0", "\"<MCFixup\"", "\" Offset:\"", "\" Value:\"", "\" Kind:\"", "\" val \"", "\">\\n\"", "0", "2", "8", "8" ]	BPFAsmBackend27	applyFixup	BPF	Virtual ISA	LLVM	6,892	136	1	[]
[ "<s>", "CCAssignFn", "*", "GBZ80TargetLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "return", "RetCC_GBZ80", ";", "}", "}", "</s>" ]	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "GBZ80", "GB", "GB" ]	GBZ80ISelLowering	CCAssignFnForReturn	GBZ80	MPU	LLVM	6,893	25	1	[]
[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "}", "</s>" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86" ]	X86IntelInstPrinter3	printInst	X86	CPU	LLVM	6,894	23	1	[]
[ "<s>", "void", "AArch64FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "asser...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AArch64", "AArch64", "\"Can only insert epilog into returning blocks\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "0", "AArch64::TCRETURNdi", "AArch64::TCRETURNri", "1", "0", "16", "0", "\"Negative stack allocation size!?\"", "AArch64::SP", "AArch64::SP"...	AArch64FrameLowering44	emitEpilogue	AArch64	CPU	LLVM	6,895	370	1	[]
[ "<s>", "void", "ix86_simd_clone_adjust", "(", "struct", "cgraph_node", "", "node", ")", "{", "const", "char", "", "str", "=", "NULL", ";", "if", "(", "!", "node", "->", "definition", ")", "return", ";", "gcc_assert", "(", "node", "->", "decl", "==", ...	[ "Add", "target", "attribute", "to", "SIMD", "clone", "NODE", "if", "needed", "." ]	[ "i386", "\"sse2\"", "\"avx,prefer-vector-width=256\"", "\"prefer-vector-width=256\"", "\"avx\"", "\"avx2,prefer-vector-width=256\"", "\"prefer-vector-width=256\"", "\"avx2\"", "\"avx512f,prefer-vector-width=512\"", "\"prefer-vector-width=512\"", "\"avx512f\"", "0" ]	i386-options	ix86_simd_clone_adjust	i386	CPU	GCC	6,896	239	1	[]
[ "<s>", "LLT", "AArch64TargetLowering", "::", "getOptimalMemOpLLT", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attri...	[ "LLT", "returning", "variant", "." ]	[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "2", "64", "MVT::f128", "16", "128", "8", "MVT::i64", "8", "64", "4", "MVT::i32", "4", "32" ]	AArch64ISelLowering111	getOptimalMemOpLLT	AArch64	CPU	LLVM	6,897	250	1	[]
[ "<s>", "static", "tree", "rs6000_vector_type", "(", "const", "char", "*", "name", ",", "tree", "elt_type", ",", "unsigned", "num_elts", ")", "{", "tree", "result", "=", "build_vector_type", "(", "elt_type", ",", "num_elts", ")", ";", "result", "=", "build_va...	[ "Create", "a", "builtin", "vector", "type", "with", "a", "name", ".", "Taking", "care", "not", "to", "give", "the", "canonical", "type", "a", "name", "." ]	[ "rs6000" ]	rs6000-builtin	rs6000_vector_type	rs6000	CPU	GCC	6,898	44	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::LDWFI", "0" ]	XCoreInstrInfo24	loadRegFromStackSlot	XCore	MPU	LLVM	6,899	152	1	[]

[ "<s>", "int", "avr_jump_mode", "(", "rtx", "x", ",", "rtx", "insn", ")", "{", "int", "dest_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "GET_MODE", "(", "x", ")", "==", "LABEL_REF", "?", "XEXP", "(", "x", ",", "0", ")", ":", "x", ")", ")", ...

[ "Choose", "mode", "for", "jump", "insn", ":", "1", "-", "relative", "jump", "in", "range", "-63", "<", "=", "x", "<", "=", "62", ";", "2", "-", "relative", "jump", "in", "range", "-2046", "<", "=", "x", "<", "=", "2045", ";", "3", "-", "absolut...

[ "avr", "0", "63", "62", "1", "2046", "2045", "2", "3", "2" ]

avr3

avr_jump_mode

avr

MPU

GCC

6,800

94

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "restoreWin32EHStackPointers", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "DL", ",", "bool", "RestoreSP", ")", "const", "{", "asse...

[ "Sets", "up", "EBP", "and", "optionally", "ESI", "based", "on", "the", "incoming", "EBP", "value", "." ]

[ "X86", "X86", "\"funclets only supported in MSVC env\"", "\"EBP/ESI restoration only required on win32\"", "\"restoring EBP/ESI on non-32-bit target\"", "X86", "X86", "X86", "X86::MOV32rm", "X86::ESP", "X86::EBP", "3", "0", "\"end of registration object above normal EBP position!\"", "X8...

X86FrameLowering (2)4

restoreWin32EHStackPointers

X86

CPU

LLVM

6,801

413

1

[]

[ "<s>", "int", "rl78_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "rv", "=", "0", ";", "rl78_compute_frame_info", "(", ")", ";", "switch", "(", "to", ")", "{", "case", "STACK_POINTER_REGNUM", ":", "rv", "+=", "cfun", ...

[ "Implements", "INITIAL_ELIMINATION_OFFSET", ".", "The", "frame", "layout", "is", "described", "in", "the", "machine_Function", "struct", "definition", ",", "above", "." ]

[ "rl78", "0", "4", "4" ]

rl78

rl78_initial_elimination_offset

rl78

MPU

GCC

6,802

103

1

[]

[ "<s>", "static", "unsigned", "int", "rs6000_xcoff_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "align", ";", "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "...

[ "Section", "attributes", ".", "AIX", "is", "always", "PIC", "." ]

[ "rs6000", "0", "32" ]

rs6000

rs6000_xcoff_section_type_flags

rs6000

CPU

GCC

6,803

141

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CI", "->", "isTailCal...

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "ARM", "ARM" ]

ARMISelLowering (2)5

mayBeEmittedAsTailCall

ARM

CPU

LLVM

6,804

40

1

[]

[ "<s>", "void", "split_di", "(", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "while", "(", "num", "--", ")", "{", "rtx", "op", "=", "operands", "[", "num", "]", ";",...

[ "Split", "one", "or", "more", "DImode", "RTL", "references", "into", "pairs", "of", "SImode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands", "''"...

[ "m68k", "4", "0", "4", "0" ]

m68k

split_di

m68k

MPU

GCC

6,805

136

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "X86", "0" ]

X86AsmBackend9

createObjectWriter

X86

CPU

LLVM

6,806

14

1

[]

[ "<s>", "static", "rtx", "mips_add_offset", "(", "rtx", "temp", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "!", "SMALL_OPERAND", "(", "offset", ")", ")", "{", "rtx", "high", ";", "if", "(", "TARGET_MIPS16", ")", "{", "high",...

[ "Return", "a", "legitimate", "address", "for", "REG", "+", "OFFSET", ".", "TEMP", "is", "as", "for", "mips_force_temporary", ";", "it", "is", "only", "needed", "when", "OFFSET", "is", "not", "a", "SMALL_OPERAND", "." ]

[ "mips", "0" ]

mips

mips_add_offset

mips

CPU

GCC

6,807

102

1

[]

[ "<s>", "static", "inline", "bool", "mode_supports_pre_modify_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_ANY", "]", "&", "RELOAD_REG_PRE_MODIFY", ")", "!=", "0", ")", ";", "}...

[ "Helper", "function", "to", "say", "whether", "a", "mode", "supports", "PRE_MODIFY", "." ]

[ "rs6000", "0" ]

rs6000

mode_supports_pre_modify_p

rs6000

CPU

GCC

6,808

29

1

[]

[ "<s>", "static", "bool", "arm_xscale_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "*", "total", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "TARGET_THUMB", ")", "{"...

[ "RTX", "cost", "for", "XScale", "CPUs", ".", "Thumb-2", "is", "not", "supported", "on", "any", "xscale", "cores", ",", "so", "it", "can", "be", "ignored", "." ]

[ "arm", "0", "1", "0", "0", "8", "30", "1", "1", "0xffffffff", "2", "1", "0xffff8000", "0", "0xffff8000", "0xf8000000", "0", "0xf8000000", "1", "2", "8", "0", "0", "4", "1", "0", "4", "0", "4", "0" ]

arm3

arm_xscale_rtx_costs

arm

CPU

GCC

6,809

368

1

[]

[ "<s>", "static", "rtx", "avr_find_unused_d_reg", "(", "rtx_insn", "*", "insn", ",", "rtx", "exclude", ")", "{", "bool", "isr_p", "=", "(", "avr_interrupt_function_p", "(", "current_function_decl", ")", "||", "avr_signal_function_p", "(", "current_function_decl", ")"...

[ "Fixme", ":", "This", "is", "a", "hack", "because", "secondary", "reloads", "do", "n't", "works", "as", "expected", ".", "Find", "an", "unused", "d-register", "to", "be", "used", "as", "scratch", "in", "INSN", ".", "EXCLUDE", "is", "either", "NULL_RTX", ...

[ "avr", "16", "32" ]

avr

avr_find_unused_d_reg

avr

MPU

GCC

6,810

138

1

[]

[ "<s>", "rtx", "tilegx_simd_int", "(", "rtx", "num", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "n", "=", "0", ";", "gcc_assert", "(", "CONST_INT_P", "(", "num", ")", ")", ";", "n", "=", "INTVAL", "(", "num", ")", ";", "switch", "(", "mod...

[ "Return", "the", "simd", "variant", "of", "the", "constant", "NUM", "of", "mode", "MODE", ",", "by", "replicating", "it", "to", "fill", "an", "interger", "of", "mode", "DImode", ".", "NUM", "is", "first", "truncated", "to", "fit", "in", "MODE", "." ]

[ "tilegx", "0", "0x0101010101010101LL", "0x000000FF", "0x0001000100010001LL", "0x0000FFFF", "0x0000000100000001LL", "0xFFFFFFFF" ]

tilegx2

tilegx_simd_int

tilegx

VLIW

GCC

6,811

99

1

[]

[ "<s>", "void", "m32c_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "ca", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "tree", "fndecl", ",", "int", "n_named_args", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "fntype", "&&", "aggregat...

[ "Implements", "INIT_CUMULATIVE_ARGS", "." ]

[ "m32c", "1", "0", "1" ]

m32c

m32c_init_cumulative_args

m32c

MPU

GCC

6,812

56

1

[]

[ "<s>", "bool", "SparcInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "LOAD_STACK_GUARD", ":", "{", "assert", "(", "Subtarget",...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Sparc", "Sparc", "\"Only Linux target is expected to contain LOAD_STACK_GUARD\"", "0x28", "0x14", "SP::LDXri", "SP::LDri", "SP::G7" ]

SparcInstrInfo1

expandPostRAPseudo

Sparc

CPU

LLVM

6,813

110

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "*", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "*", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "asse...

[ "Lower", "interleaved", "load", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]

[ "ARM", "ARM", "2", "\"Invalid interleave factor\"", "\"Empty shufflevector input\"", "\"Unmatched number of shufflevectors and indices\"", "0", "64", "64", "128", "Intrinsic::ID", "3", "Intrinsic::arm_neon_vld2", "Intrinsic::arm_neon_vld3", "Intrinsic::arm_neon_vld4", "Intrinsic::getDe...

ARMISelLowering136

lowerInterleavedLoad

ARM

CPU

LLVM

6,814

389

1

[]

[ "<s>", "bool", "BPFTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", "AM"...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "BPF", "BPF", "0", "1" ]

BPFISelLowering1

isLegalAddressingMode

BPF

Virtual ISA

LLVM

6,815

74

1

[]

[ "<s>", "void", "WDC65816TargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDV...

[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]

[ "WDC65816", "WDC", "0", "0" ]

WDC65816ISelLowering

LowerOperationWrapper

WDC65816

MPU

LLVM

6,816

72

1

[]

[ "<s>", "TargetPassConfig", "*", "FISCTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "FISCPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "FISC", "FISC", "FISC" ]

FISCTargetMachine

createPassConfig

FISC

CPU

LLVM

6,817

21

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "WebAssembly", "WebAssembly", "\"unimplemented operation lowering\"", "ISD::FrameIndex", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::JumpTable", "ISD::BR_JT", "ISD::VASTART", "ISD::BlockAddress", "ISD::BRIND", "\"WebAssembly hasn't implemented computed gotos\"", "ISD::RETURNADDR", "...

WebAssemblyISelLowering73

LowerOperation

WebAssembly

Virtual ISA

LLVM

6,818

239

1

[]

[ "<s>", "void", "NyuziFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machine...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi::RET", "\"Can only put epilog before 'retl' instruction!\"", "0", "Nyuzi::MOVESS", "Nyuzi::SP_REG", "Nyuzi::FP_REG" ]

NyuziFrameLowering

emitEpilogue

Nyuzi

GPU

LLVM

6,819

194

1

[]

[ "<s>", "bool", "isConstantSplat", "(", "SDValue", "Op", ",", "APInt", "&", "SplatVal", ",", "bool", "AllowPartialUndefs", ")", "{", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "16", ">", "EltBits", ";", "if", "(", "getTargetConstantBitsFromNod...

[ "Check", "if", "this", "is", "a", "constant", "splat", ",", "and", "if", "so", ",", "find", "the", "smallest", "element", "size", "that", "splats", "the", "vector", "." ]

[ "X86", "16", "1", "0", "0", "1", "0" ]

X86ISelLowering (2)5

isConstantSplat

X86

CPU

LLVM

6,820

138

1

[]

[ "<s>", "void", "XCoreInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "p...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "XCore", "XCore" ]

XCoreInstPrinter1

printInst

XCore

MPU

LLVM

6,821

38

1

[]

[ "<s>", "DecodeStatus", "HexagonDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ",", "raw_ostream", "&", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon" ]

HexagonDisassembler17

getInstruction

Hexagon

DSP

LLVM

6,822

209

1

[]

[ "<s>", "unsigned", "ARMFastISel", "::", "fastEmitInst_ri", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "uint64_t", "Imm", ")", "{", "unsigned", "ResultReg", "=", "cr...

[ "Emit", "a", "MachineInstr", "with", "a", "register", "operand", ",", "an", "immediate", ",", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]

[ "ARM", "ARM", "1", "1", "0" ]

ARMFastISel (2)2

fastEmitInst_ri

ARM

CPU

LLVM

6,823

183

1

[]

[ "<s>", "MipsCCState", "::", "SpecialCallingConvType", "MipsCCState", "::", "getSpecialCallingConvForCallee", "(", "const", "SDNode", "*", "Callee", ",", "const", "MipsSubtarget", "&", "Subtarget", ")", "{", "MipsCCState", "::", "SpecialCallingConvType", "SpecialCallingCon...

[ "Determine", "the", "SpecialCallingConvType", "for", "the", "given", "callee", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"__Mips16RetHelper\"", "Mips" ]

MipsCCState

getSpecialCallingConvForCallee

Mips

CPU

LLVM

6,824

108

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon DAG->DAG Pattern Instruction Selection\"" ]

HexagonISelDAGToDAG13

getPassName

Hexagon

DSP

LLVM

6,825

13

1

[]

[ "<s>", "static", "rtx", "ix86_expand_vec_ext_builtin", "(", "tree", "arglist", ",", "rtx", "target", ")", "{", "enum", "machine_mode", "tmode", ",", "mode0", ";", "tree", "arg0", ",", "arg1", ";", "int", "elt", ";", "rtx", "op0", ";", "arg0", "=", "TREE_...

[ "A", "subroutine", "of", "ix86_expand_builtin", ".", "These", "builtins", "are", "a", "wrapper", "around", "ix86_expand_vector_extract", ".", "They", "would", "be", "redundant", "(", "for", "non-MMX", ")", "if", "we", "had", "a", "language-level", "syntax", "for...

[ "i386", "0" ]

i3863

ix86_expand_vec_ext_builtin

i386

CPU

GCC

6,826

147

1

[]

[ "<s>", "static", "void", "hwloop_fail", "(", "hwloop_info", "loop", ")", "{", "rtx", "test", ";", "rtx", "insn", "=", "loop", "->", "loop_end", ";", "if", "(", "TARGET_DBNZ", "&&", "(", "loop", "->", "length", "&&", "(", "loop", "->", "length", "<=", ...

[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "Called", "when", "a", "loop", "we", "have", "discovered", "turns", "out", "not", "to", "be", "optimizable", ";", "we", "have", "to", "split", "the", "doloop_end", "pattern", "into", "a", "subtract",...

[ "arc" ]

arc

hwloop_fail

arc

MPU

GCC

6,827

240

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "MINA32", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "MINA32", "MINA32::NumTargetFixupKinds" ]

MINA32AsmBackend

getNumFixupKinds

MINA32

CPU

LLVM

6,828

13

1

[]

[ "<s>", "unsigned", "stackAlignment", "(", ")", "const", "{", "return", "8", ";", "}", "</s>" ]

[ "The", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "." ]

[ "SIC", "8" ]

SICSubtarget

stackAlignment

SIC

CPU

LLVM

6,829

10

1

[]

[ "<s>", "rtx", "xtensa_builtin_saveregs", "(", ")", "{", "rtx", "gp_regs", ",", "dest", ";", "int", "arg_words", "=", "current_function_arg_words", ";", "int", "gp_left", "=", "MAX_ARGS_IN_REGISTERS", "-", "arg_words", ";", "int", "i", ";", "if", "(", "gp_left"...

[ "Save", "the", "incoming", "argument", "registers", "on", "the", "stack", ".", "Returns", "the", "address", "of", "the", "saved", "registers", "." ]

[ "xtensa", "0", "1", "1", "1", "0", "1", "0", "0", "1", "0" ]

xtensa2

xtensa_builtin_saveregs

xtensa

MPU

GCC

6,830

146

1

[]

[ "<s>", "Register", "RISCVTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "MatchRegisterAltName", "(", "RegName", ")", ";"...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "RI5CY", "RISCV", "RISCV::NoRegister", "RISCV::NoRegister", "\"Invalid register name \\\"\"", "\"\\\".\"", "\"Trying to obtain non-reserved register \\\"\"", "\"\\\".\"" ]

RISCVISelLowering

getRegisterByName

RI5CY

CPU

LLVM

6,831

117

1

[]

[ "<s>", "unsigned", "Tile64InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Tile64", "0" ]

Tile64InstrInfo

isLoadFromStackSlot

Tile64

VLIW

LLVM

6,832

20

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "reduceLoopCount", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "*", "IndVar", ",", "MachineInstr", "&", "Cmp", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "SmallVectorImpl", "<",...

[ "Generate", "code", "to", "reduce", "the", "loop", "iteration", "by", "one", "and", "check", "if", "the", "loop", "is", "finished", "." ]

[ "Hexagon", "Hexagon", "\"Expecting a hardware loop\"", "8", "0", "0", "Hexagon::J2_loop0i", "Hexagon::J2_loop1i", "1", "1", "1", "1", "1", "Hexagon::J2_loop0r", "\"Unexpected instruction\"", "1", "MVT::i1", "Hexagon::C2_cmpgtui", "1", "MVT::i32", "Hexagon::A2_addi", "1", ...

HexagonInstrInfo20

reduceLoopCount

Hexagon

DSP

LLVM

6,833

479

1

[]

[ "<s>", "MCSymbol", "*", "X86AsmPrinter", "::", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", ")", "{", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MF", "->", "getConst...

[ "Return", "the", "symbol", "for", "the", "specified", "constant", "pool", "entry", "." ]

[ "X86", "X86" ]

X86AsmPrinter23

GetCPISymbol

X86

CPU

LLVM

6,834

144

1

[]

[ "<s>", "int", "ARMTTIImpl", "::", "getNumMemOps", "(", "const", "IntrinsicInst", "*", "I", ")", "const", "{", "MemOp", "MOp", ";", "unsigned", "DstAddrSpace", "=", "~", "0u", ";", "unsigned", "SrcAddrSpace", "=", "~", "0u", ";", "const", "Function", "*", ...

[ "Given", "a", "memcpy/memset/memmove", "instruction", ",", "return", "the", "number", "of", "memory", "operations", "performed", ",", "via", "querying", "findOptimalMemOpLowering", "." ]

[ "ARM", "ARM", "0u", "0u", "1", "1", "\"Expected a memcpy/move or memset!\"", "2", "Intrinsic::memcpy", "Intrinsic::memmove", "Intrinsic::memset", "1", "\"Expected a memcpy/move or memset!\"", "1" ]

ARMTargetTransformInfo41

getNumMemOps

ARM

CPU

LLVM

6,835

389

1

[]

[ "<s>", "static", "int", "untangle_mova", "(", "int", "*", "num_mova", ",", "rtx_insn", "*", "*", "first_mova", ",", "rtx_insn", "*", "new_mova", ")", "{", "int", "n_addr", "=", "0", ";", "int", "f_target", ",", "n_target", "=", "0", ";", "if", "(", "...

[ "NEW_MOVA", "is", "a", "mova", "we", "'ve", "just", "encountered", "while", "scanning", "forward", ".", "Update", "*", "num_mova", ",", "and", "check", "if", "the", "new", "mova", "is", "not", "nested", "within", "the", "first", "one", ".", "return", "0"...

[ "sh", "0", "0", "1", "0", "1022", "1", "2", "0", "1", "0", "1" ]

sh

untangle_mova

sh

CPU

GCC

6,836

203

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Z80old DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Z80old", "\"Z80old DAG->DAG Instruction Selection\"" ]

Z80oldISelDAGToDAG

getPassName

Z80old

MPU

LLVM

6,837

11

1

[]

[ "<s>", "bool", "mips_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "mode1", "==", "mode2", "||", "(", "!", "mips_mode_ok_for_mov_fmt_p", "(", "mode1", ")", "&&", "!", "mips_mode_ok_for_mov_fmt_p", "(", "mo...

[ "Implement", "MODES_TIEABLE_P", "." ]

[ "mips" ]

mips4

mips_modes_tieable_p

mips

CPU

GCC

6,838

32

1

[]

[ "<s>", "bool", "HexagonConstEvaluator", "::", "evaluate", "(", "const", "MachineInstr", "&", "BrI", ",", "const", "CellMap", "&", "Inputs", ",", "SetVector", "<", "const", "MachineBasicBlock", "*", ">", "&", "Targets", ",", "bool", "&", "FallsThru", ")", "{"...

[ "evaluate", "-", "Evaluate", "Expr", "and", "append", "the", "resulting", "set", "to", "Elts", "." ]

[ "Hexagon", "Hexagon", "Hexagon::J2_jumpf", "Hexagon::J2_jumpfnew", "Hexagon::J2_jumpfnewpt", "Hexagon::J2_jumpt", "Hexagon::J2_jumptnew", "Hexagon::J2_jumptnewpt", "Hexagon::J2_jump", "0", "0", "1" ]

HexagonConstPropagation11

evaluate

Hexagon

DSP

LLVM

6,839

334

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "ECLair" ]

ECLairAsmParser

getStartLoc

ECLair

MPU

LLVM

6,840

11

1

[]

[ "<s>", "void", "ARM64TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")"...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "ARM64", "ARM64", "\"Don't know how to custom expand this\"", "ISD::FP_TO_UINT", "ISD::FP_TO_SINT", "0", "MVT::i128", "\"unexpected illegal conversion\"" ]

ARM64ISelLowering

ReplaceNodeResults

ARM64

CPU

LLVM

6,841

68

1

[]

[ "<s>", "static", "char", "*", "detect_caches_linux", "(", "void", ")", "{", "unsigned", "l1_sizekb", ",", "l1_line", ",", "l1_assoc", ",", "l2_sizekb", ";", "const", "char", "*", "platform", ";", "platform", "=", "elf_platform", "(", ")", ";", "if", "(", ...

[ "Returns", "the", "description", "of", "caches", "on", "Linux", "." ]

[ "rs6000", "128", "5", "64", "32", "32", "0", "512" ]

driver-rs6000

detect_caches_linux

rs6000

CPU

GCC

6,842

92

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "!=", "MVT", "::", "f32", "&&", "VT", "!=", "MVT", "::", "f64", ")", "return", "false", ";", "if", ...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "Mips", "Mips", "MVT::f32", "MVT::f64" ]

MipsISelLowering (2)

isFPImmLegal

Mips

CPU

LLVM

6,843

51

1

[]

[ "<s>", "RegisterAggr", "&", "RegisterAggr", "::", "insert", "(", "RegisterRef", "RR", ")", "{", "if", "(", "PhysicalRegisterInfo", "::", "isRegMaskId", "(", "RR", ".", "Reg", ")", ")", "{", "const", "uint32_t", "*", "MB", "=", "PRI", ".", "getRegMaskBits",...

[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]

[ "Hexagon", "1", "32", "1u", "32" ]

RDFRegisters4

insert

Hexagon

DSP

LLVM

6,844

258

1

[]

[ "<s>", "Expected", "<", "uint64_t", ">", "FunctionSym", "::", "getAddress", "(", "const", "HSACodeObject", "*", "CodeObject", ",", "const", "object", "::", "ELF64LEObjectFile", "::", "Elf_Shdr", "*", "Text", ")", "const", "{", "assert", "(", "Text", ")", ";"...

[ "Returns", "the", "address", "of", "this", "pointer", "in", "this", "block", "." ]

[ "AMDGPU" ]

CodeObject

getAddress

AMDGPU

GPU

LLVM

6,845

65

1

[]

[ "<s>", "static", "basic_block", "add_condition_to_bb", "(", "tree", "function_decl", ",", "tree", "version_decl", ",", "tree", "predicate_chain", ",", "basic_block", "new_bb", ")", "{", "gimple", "return_stmt", ";", "tree", "convert_expr", ",", "result_var", ";", ...

[ "This", "adds", "a", "condition", "to", "the", "basic_block", "NEW_BB", "in", "function", "FUNCTION_DECL", "to", "return", "a", "pointer", "to", "VERSION_DECL", "if", "we", "are", "running", "on", "a", "machine", "that", "supports", "the", "index", "CLONE_ISA"...

[ "i386", "1", "0" ]

i3864

add_condition_to_bb

i386

CPU

GCC

6,846

468

1

[]

[ "<s>", "virtual", "const", "TargetSubtargetInfo", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Teak" ]

TeakTargetMachine

getSubtargetImpl

Teak

DSP

LLVM

6,847

18

1

[]

[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "AArch64", "AArch64", "16", "16", "MVT::f128", "0", "1", "MVT::f128", "8", "MVT::i64", "MVT::i32" ]

AArch64ISelLowering117

getOptimalMemOpType

AArch64

CPU

LLVM

6,848

124

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "EVT", "VT", "=...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "0", "MVT::i1", "MVT::i8", "MVT::i32", "0", "1", "1", "MVT::i16", "MVT::i64", "1", "1", "2", "MVT::isVoid", "1" ]

ARMISelLowering (2)5

isLegalAddressingMode

ARM

CPU

LLVM

6,849

273

1

[]

[ "<s>", "SDValue", "VETargetLowering", "::", "lowerToVVP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "auto", "VVPOpcodeOpt", "=", "getVVPOpcode", "(", ...

[ "}", "Custom", "Inserter" ]

[ "VE", "VE", "ISD::isVPOpcode", "VE", "MVT::v256i1", "ISD::getVPMaskIdx", "ISD::getVPExplicitVectorLengthIdx", "MVT::i32", "1", "MVT::i32", "0", "1", "VEISD::VVP_SELECT", "0", "1", "2", "\"lowerToVVP called for unexpected SDNode.\"" ]

VEISelLowering18

lowerToVVP

VE

CPU

LLVM

6,850

324

1

[]

[ "<s>", "MCSymbol", "*", "DLXMCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "Printer", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "MCSymbol", "used", "to", "satisfy", "BlockAddress", "uses", "of", "the", "specified", "basic", "block", "." ]

[ "DLX", "DLX" ]

DLXMCInstLower

GetBlockAddressSymbol

DLX

CPU

LLVM

6,851

26

1

[]

[ "<s>", "static", "int", "ix86_avx_u128_mode_after", "(", "int", "mode", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "vzeroupper_operation", "(", "pat", ",", "VOIDmode", ")", "||", "vzeroall_operat...

[ "Calculate", "mode", "of", "upper", "128bit", "AVX", "registers", "after", "the", "insn", "." ]

[ "i386" ]

i3867

ix86_avx_u128_mode_after

i386

CPU

GCC

6,852

74

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "Sparc" ]

SparcAsmParser

getEndLoc

Sparc

CPU

LLVM

6,853

11

1

[]

[ "<s>", "rtx", "rs6000_emit_fp_cror", "(", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "rtx", "cond", "[", "2", "]", ";", "int", "n", "=", "0", ";", "if", "(", "code", "==", "LTGT", "||", "code", "==", "LE", "||", "...

[ "Emit", "code", "doing", "a", "cror", "of", "two", "CR", "bits", ",", "for", "FP", "comparisons", "with", "a", "CODE", "that", "requires", "this", ".", "The", "result", "is", "mode", "MODE", "." ]

[ "rs6000", "2", "0", "2", "0", "1", "0", "1" ]

rs6000

rs6000_emit_fp_cror

rs6000

CPU

GCC

6,854

211

1

[]

[ "<s>", "static", "rtx", "msp430_get_inner_dest_code", "(", "rtx", "x", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "rtx", "op0", "=", "XEXP", "(", "x", ",", "0", ")", ";", "switch", "(", "code", ")", "{", "case", "REG...

[ "Recurse", "within", "X", "to", "find", "the", "actual", "destination", "operand", "of", "the", "expression", ".", "For", "example", ":", "(", "plus", "(", "ashift", "(", "minus", "(", "ashift", "(", "reg", ")", "(", "const_int", ")", "......", "should",...

[ "msp430", "0", "0", "1", "1", "1", "1", "0", "0" ]

msp430

msp430_get_inner_dest_code

msp430

MPU

GCC

6,855

232

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"M680X0 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "M680x0", "\"M680X0 DAG->DAG Pattern Instruction Selection\"" ]

M680x0ISelDAGToDAG

getPassName

M680x0

MPU

LLVM

6,856

11

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "ExpandInlineAsm", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "false", ";", "InlineAsm", "*", "IA", "=", "cast", "<", "InlineAsm", ">", ...

[ "This", "hook", "allows", "the", "target", "to", "expand", "an", "inline", "asm", "call", "to", "be", "explicit", "llvm", "code", "if", "it", "wants", "to", "." ]

[ "ARM", "ARM", "4", "\";\\n\"", "1", "0", "\" \\t,\"", "3", "0", "\"rev\"", "1", "\"$0\"", "2", "\"$1\"", "0", "4", "\"=l,l\"", "0", "32" ]

ARMISelLowering131

ExpandInlineAsm

ARM

CPU

LLVM

6,857

200

1

[]

[ "<s>", "void", "rs6000_split_lock_test_and_set", "(", "rtx", "retval", ",", "rtx", "mem", ",", "rtx", "val", ",", "rtx", "scratch", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "rtx", "label", ",", "x", ",", "cond", ...

[ "Expand", "an", "atomic", "test", "and", "set", "operation", ".", "MEM", "is", "the", "memory", "on", "which", "to", "operate", ".", "VAL", "is", "the", "value", "set", ".", "SCRATCH", "is", "a", "scratch", "GPR", "." ]

[ "rs6000", "0" ]

rs60003

rs6000_split_lock_test_and_set

rs6000

CPU

GCC

6,858

120

1

[]

[ "<s>", "DecodeStatus", "SystemZDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "Size",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "SystemZ", "SystemZ", "0", "2", "0", "0x40", "2", "0", "0xc0", "4", "6", "0", "0", "8" ]

SystemZDisassembler11

getInstruction

SystemZ

CPU

LLVM

6,859

176

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_parse_one_option_token", "(", "const", "char", "*", "token", ",", "size_t", "length", ",", "const", "struct", "aarch64_flag_desc", "*", "flag", ",", "const", "char", "*", "option_name", ")", "{", "for", "(", ";", ...

[ "Parse", "TOKEN", ",", "which", "has", "length", "LENGTH", "to", "see", "if", "it", "is", "an", "option", "described", "in", "FLAG", ".", "If", "it", "is", ",", "return", "the", "index", "bit", "for", "that", "fusion", "type", ".", "If", "not", ",", ...

[ "aarch64", "\"unknown flag passed in %<-moverride=%s%> (%s)\"", "0" ]

aarch64

aarch64_parse_one_option_token

aarch64

CPU

GCC

6,860

80

1

[]

[ "<s>", "bool", "mn10300_match_ccmode", "(", "rtx", "insn", ",", "machine_mode", "cc_mode", ")", "{", "rtx", "op1", ",", "flags", ";", "machine_mode", "flags_mode", ";", "gcc_checking_assert", "(", "XVECLEN", "(", "PATTERN", "(", "insn", ")", ",", "0", ")", ...

[ "A", "helper", "function", "for", "matching", "parallels", "that", "set", "the", "flags", "." ]

[ "mn10300", "0", "2", "0", "1" ]

mn103004

mn10300_match_ccmode

mn10300

MPU

GCC

6,861

121

1

[]

[ "<s>", "bool", "function_resolver", "::", "require_vector_type", "(", "unsigned", "int", "argno", ",", "vector_type_index", "type", ")", "{", "tree", "expected", "=", "acle_vector_types", "[", "0", "]", "[", "type", "]", ";", "tree", "actual", "=", "get_argume...

[ "Require", "argument", "ARGNO", "to", "have", "vector", "type", "TYPE", ",", "in", "cases", "where", "this", "requirement", "holds", "for", "all", "uses", "of", "the", "function", ".", "Return", "true", "if", "the", "argument", "has", "the", "right", "form...

[ "aarch64", "0", "\"passing %qT to argument %d of %qE, which\"", "\" expects %qT\"", "1" ]

aarch64-sve-builtins

require_vector_type

aarch64

CPU

GCC

6,862

69

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "getPPCSubtarget", "(", ")", ".", "hasISEL", "(", ")", ")", "{", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}",...

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCTargetMachine (2)

addILPOpts

PowerPC

CPU

LLVM

6,863

32

1

[]

[ "<s>", "bool", "X86CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "X86", "X86", "8", "0", "1", "0", "X86" ]

X86CallLowering31

lowerFormalArguments

X86

CPU

LLVM

6,864

322

1

[]

[ "<s>", "static", "bool", "cr16_class_likely_spilled_p", "(", "reg_class_t", "rclass", ")", "{", "if", "(", "(", "rclass", ")", "==", "SHORT_REGS", "||", "(", "rclass", ")", "==", "DOUBLE_BASE_REGS", "||", "(", "rclass", ")", "==", "LONG_REGS", "||", "(", "...

[ "Implement", "TARGET_CLASS_LIKELY_SPILLED_P", "." ]

[ "cr16" ]

cr16

cr16_class_likely_spilled_p

cr16

MPU

GCC

6,865

41

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "if", "(", "EnableSIInsertWaitcntsPass", ")", "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "else", "addPass", "...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine18

addPreEmitPass

AMDGPU

GPU

LLVM

6,866

59

1

[]

[ "<s>", "const", "MINA32RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "MINA32", "MINA32" ]

MINA32InstrInfo

getRegisterInfo

MINA32

CPU

LLVM

6,867

12

1

[]

[ "<s>", "void", "Thumb1RegisterInfo", "::", "resolveFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "int", "Off", "=", "Offse...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"Unable to resolve frame index!\"" ]

Thumb1RegisterInfo12

resolveFrameIndex

ARM

CPU

LLVM

6,868

95

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "M68k" ]

M68kSubtarget

getInstrItineraryData

M68k

MPU

LLVM

6,869

14

1

[]

[ "<s>", "void", "AVRInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*"...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AVR", "AVR", "AVR", "AVR", "0", "MVT::i8", "AVR::STDPtrQRr", "MVT::i16", "AVR::STDWPtrQRr", "\"Cannot store this register into a stack slot!\"", "0" ]

AVRInstrInfo19

storeRegToStackSlot

AVR

MPU

LLVM

6,870

228

1

[]

[ "<s>", "bool", "riscv_split_symbol", "(", "rtx", "temp", ",", "rtx", "addr", ",", "machine_mode", "mode", ",", "rtx", "*", "low_out", ",", "bool", "in_splitter", ")", "{", "enum", "riscv_symbol_type", "symbol_type", ";", "if", "(", "(", "GET_CODE", "(", "a...

[ "If", "MODE", "is", "MAX_MACHINE_MODE", ",", "ADDR", "appears", "as", "a", "move", "operand", ",", "otherwise", "it", "appears", "in", "a", "MEM", "of", "that", "mode", ".", "Return", "true", "if", "ADDR", "is", "a", "legitimate", "constant", "in", "that...

[ "riscv", "0", "32", "\".LA%u\"", "1" ]

riscv

riscv_split_symbol

riscv

CPU

GCC

6,871

282

1

[]

[ "<s>", "Sched", "::", "Preference", "ARMTargetLowering", "::", "getSchedulingPreference", "(", "SDNode", "*", "N", ")", "const", "{", "unsigned", "NumVals", "=", "N", "->", "getNumValues", "(", ")", ";", "if", "(", "!", "NumVals", ")", "return", "Sched", "...

[ "Some", "scheduler", ",", "e.g", "." ]

[ "ARM", "ARM", "0", "MVT::Glue", "MVT::Other", "0", "0", "2" ]

ARMISelLowering131

getSchedulingPreference

ARM

CPU

LLVM

6,872

186

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Mips", "Mips", "ISD::BRCOND", "ISD::ConstantPool", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SELECT", "ISD::SELECT_CC", "ISD::SETCC", "ISD::VASTART", "ISD::FCOPYSIGN", "ISD::FABS", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::MEMBARRIE...

MipsISelLowering21

LowerOperation

Mips

CPU

LLVM

6,873

333

1

[]

[ "<s>", "const", "char", "*", "emit_fusion_p9_load", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "tmp_reg", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "rtx", "hi", ";", "rtx", "lo", ";", "rtx", "addr", ";", ...

[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "load", "using", "extended", "fusion", ".", "The", "address", "that", "is", "used", "is", "the", "logical", "address", "that", "was", "formed", "during", "peephole2", ":", "(...

[ "rs6000", "0", "0", "\"emit_fusion_p9_load, bad reg #1\"", "\"lfs\"", "\"lfd\"", "\"lxssp\"", "\"lxsd\"", "\"lbz\"", "\"lhz\"", "\"lwz\"", "\"ld\"", "\"emit_fusion_p9_load, bad reg #2\"", "\"emit_fusion_p9_load not MEM\"", "0", "\"power9 load fusion\"", "\"\"" ]

rs60006

emit_fusion_p9_load

rs6000

CPU

GCC

6,874

351

1

[]

[ "<s>", "const", "uint16_t", "*", "LanaiRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Lanai", "Lanai" ]

LanaiRegisterInfo

getCalleeSavedRegs

Lanai

CPU

LLVM

6,875

18

1

[]

[ "<s>", "int", "arm_debugger_arg_offset", "(", "int", "value", ",", "rtx", "addr", ")", "{", "rtx", "insn", ";", "if", "(", "value", "!=", "0", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "REG", ")", "return", "0", ";", ...

[ "Handle", "a", "special", "case", "when", "computing", "the", "offset", "of", "an", "argument", "from", "the", "frame", "pointer", "." ]

[ "arm", "0", "0", "0", "0", "0", "0", "1", "1", "0", "1", "0", "1", "1", "1", "1", "0", "0", "\"unable to compute real location of stacked parameter\"", "8" ]

arm3

arm_debugger_arg_offset

arm

CPU

GCC

6,876

254

1

[]

[ "<s>", "void", "SITargetLowering", "::", "computeKnownBitsForFrameIndex", "(", "const", "int", "FI", ",", "KnownBits", "&", "Known", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "TargetLowering", "::", "computeKnownBitsForFrameIndex", "(", "FI", ...

[ "Determine", "which", "of", "the", "bits", "of", "FrameIndex", "FIOp", "are", "known", "to", "be", "0", "." ]

[ "AMDGPU", "SI" ]

SIISelLowering10

computeKnownBitsForFrameIndex

AMDGPU

GPU

LLVM

6,877

47

1

[]

[ "<s>", "void", "AArch64MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "v...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "AArch64", "AArch64", "AArch64::TLSDESCCALL", "AArch64::fixup_aarch64_tlsdesc_call", "0", "0", "AArch64::CompilerBarrier", "AArch64::SPACE", "AArch64::EH_SjLj_Setup", "support::endian", "support::little" ]

AArch64MCCodeEmitter38

encodeInstruction

AArch64

CPU

LLVM

6,878

163

1

[]

[ "<s>", "void", "J2InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "}", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "J2", "J2" ]

J2InstPrinter

printInst

J2

MPU

LLVM

6,879

31

1

[]

[ "<s>", "void", "AArch64TargetELFStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ")", "{", "getStreamer", "(", ")", ".", "emitInst", "(", "Inst", ")", ";", "}", "</s>" ]

[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]

[ "AArch64", "AArch64" ]

AArch64ELFStreamer (2)

emitInst

AArch64

CPU

LLVM

6,880

19

1

[]

[ "<s>", "virtual", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]

[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]

[ "R600" ]

AMDGPUTargetTransformInfo38

initializePass

R600

GPU

LLVM

6,881

13

1

[]

[ "<s>", "MBlazeTargetLowering", "::", "ConstraintType", "MBlazeTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "MBlaze", "MBlaze", "MBlaze", "1", "0" ]

MBlazeISelLowering1

getConstraintType

MBlaze

MPU

LLVM

6,882

64

1

[]

[ "<s>", "OperandMatchResultTy", "MipsAsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "SmallVector", "<", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", ",", "...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "Mips", "Mips", "1", "1", "Mips", "Mips", "1", "\"Got non-GPR register in .cfi directive!\"", "1", "0", "1" ]

MipsAsmParser47

tryParseRegister

Mips

CPU

LLVM

6,883

194

1

[]

[ "<s>", "unsigned", "getMinPrefetchStride", "(", ")", "const", "override", "{", "return", "2048", ";", "}", "</s>" ]

[ "Some", "HW", "prefetchers", "can", "handle", "accesses", "up", "to", "a", "certain", "constant", "stride", "." ]

[ "SystemZ", "2048" ]

SystemZTargetTransformInfo20

getMinPrefetchStride

SystemZ

CPU

LLVM

6,884

11

1

[]

[ "<s>", "static", "unsigned", "getNumInterleavedAccesses", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ")", "{", "return", "(", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", "+", "127", ")", "/", "128", ";", "}", "</s>" ]

[ "Returns", "the", "number", "of", "interleaved", "accesses", "that", "will", "be", "generated", "when", "lowering", "accesses", "of", "the", "given", "type", "." ]

[ "ARM", "127", "128" ]

ARMISelLowering146

getNumInterleavedAccesses

ARM

CPU

LLVM

6,885

29

1

[]

[ "<s>", "static", "tree", "ix86_handle_abi_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_TYPE", "&&", "TREE_CO...

[ "Handle", "a", "``", "ms_abi", "''", "or", "``", "sysv", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "i386", "\"%qE attribute only applies to functions\"", "\"ms_abi\"", "\"sysv_abi\"", "\"ms_abi and sysv_abi attributes are not compatible\"", "\"sysv_abi\"", "\"ms_abi\"", "\"ms_abi and sysv_abi attributes are not compatible\"" ]

i3864

ix86_handle_abi_attribute

i386

CPU

GCC

6,886

146

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "X86",...

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

[ "X86", "X86", "X86::CMPPDrri", "X86::CMPPSrri", "X86::VCMPPDrri", "X86::VCMPPSrri", "X86::VCMPPDYrri", "X86::VCMPPSYrri", "3", "0x7", "0x00", "0x03", "0x04", "0x07", "1", "2" ]

X86InstrInfo10

findCommutedOpIndices

X86

CPU

LLVM

6,887

156

1

[]

[ "<s>", "void", "AVRInstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "OpNo", ">=", "MI", "->", "size", "(", ")", ")", "{", "O", "<<", "\"<unknown>\"", "...

[ "value", "(", "e.g", "." ]

[ "AVR", "AVR", "\"<unknown>\"", "0", "\"Unknown pcrel immediate operand\"" ]

AVRInstPrinter

printPCRelImm

AVR

MPU

LLVM

6,888

109

1

[]

[ "<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "markPhysRegUsed", "(", "PhysReg", ")", ";", "IncomingValueHandler", "::", "assignValueToReg", "(", "ValVReg", ",", "P...

[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]

[ "AArch64" ]

AArch64CallLowering13

assignValueToReg

AArch64

CPU

LLVM

6,889

32

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "AArch64", "AArch64", "8", "AArch64::STPXi", "AArch64::STRXui", "AArch64::STPDi", "AArch64::STRDui", "\"CSR spill: (\"", "\", \"", "\") -> fi#(\"", "\", \"", "1", "\")\\n\"", "1", "8", "8", "AArch64::SP", "8", "8" ]

AArch64FrameLowering22

spillCalleeSavedRegisters

AArch64

CPU

LLVM

6,890

399

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented op...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "RISCV", "RISCV", "\"unimplemented operand\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::SELECT" ]

RISCVISelLowering50

LowerOperation

RISCV

CPU

LLVM

6,891

71

1

[]

[ "<s>", "void", "BPFAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "if", "(", "0", ")", "errs", "(", ")", "<<", "\"<MCFixup\"", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "BPF", "BPF", "0", "\"<MCFixup\"", "\" Offset:\"", "\" Value:\"", "\" Kind:\"", "\" val \"", "\">\\n\"", "0", "2", "8", "8" ]

BPFAsmBackend27

applyFixup

BPF

Virtual ISA

LLVM

6,892

136

1

[]

[ "<s>", "CCAssignFn", "*", "GBZ80TargetLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "return", "RetCC_GBZ80", ";", "}", "}", "</s>" ]

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "GBZ80", "GB", "GB" ]

GBZ80ISelLowering

CCAssignFnForReturn

GBZ80

MPU

LLVM

6,893

25

1

[]

[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "}", "</s>" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86" ]

X86IntelInstPrinter3

printInst

X86

CPU

LLVM

6,894

23

1

[]

[ "<s>", "void", "AArch64FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "asser...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AArch64", "AArch64", "\"Can only insert epilog into returning blocks\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "0", "AArch64::TCRETURNdi", "AArch64::TCRETURNri", "1", "0", "16", "0", "\"Negative stack allocation size!?\"", "AArch64::SP", "AArch64::SP"...

AArch64FrameLowering44

emitEpilogue

AArch64

CPU

LLVM

6,895

370

1

[]

[ "<s>", "void", "ix86_simd_clone_adjust", "(", "struct", "cgraph_node", "*", "node", ")", "{", "const", "char", "*", "str", "=", "NULL", ";", "if", "(", "!", "node", "->", "definition", ")", "return", ";", "gcc_assert", "(", "node", "->", "decl", "==", ...

[ "Add", "target", "attribute", "to", "SIMD", "clone", "NODE", "if", "needed", "." ]

[ "i386", "\"sse2\"", "\"avx,prefer-vector-width=256\"", "\"prefer-vector-width=256\"", "\"avx\"", "\"avx2,prefer-vector-width=256\"", "\"prefer-vector-width=256\"", "\"avx2\"", "\"avx512f,prefer-vector-width=512\"", "\"prefer-vector-width=512\"", "\"avx512f\"", "0" ]

i386-options

ix86_simd_clone_adjust

i386

CPU

GCC

6,896

239

1

[]

[ "<s>", "LLT", "AArch64TargetLowering", "::", "getOptimalMemOpLLT", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attri...

[ "LLT", "returning", "variant", "." ]

[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "2", "64", "MVT::f128", "16", "128", "8", "MVT::i64", "8", "64", "4", "MVT::i32", "4", "32" ]

AArch64ISelLowering111

getOptimalMemOpLLT

AArch64

CPU

LLVM

6,897

250

1

[]

[ "<s>", "static", "tree", "rs6000_vector_type", "(", "const", "char", "*", "name", ",", "tree", "elt_type", ",", "unsigned", "num_elts", ")", "{", "tree", "result", "=", "build_vector_type", "(", "elt_type", ",", "num_elts", ")", ";", "result", "=", "build_va...

[ "Create", "a", "builtin", "vector", "type", "with", "a", "name", ".", "Taking", "care", "not", "to", "give", "the", "canonical", "type", "a", "name", "." ]

[ "rs6000" ]

rs6000-builtin

rs6000_vector_type

rs6000

CPU

GCC

6,898

44

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::LDWFI", "0" ]

XCoreInstrInfo24

loadRegFromStackSlot

XCore

MPU

LLVM

6,899

152

1

[]