docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "recps_type", "get_recps_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "(", "gen_aarch64_frecpssf", ")", ";", "case", "V2SFmode", ":", "return", "(", "gen_aarch64_frecpsv2sf", "...	[ "Select", "reciprocal", "series", "step", "insn", "depending", "on", "machine", "mode", "." ]	[ "aarch64" ]	aarch644	get_recps_type	aarch64	CPU	GCC	7,000	61	1	[]
[ "<s>", "const", "char", "", "output_fp_compare", "(", "rtx_insn", "", "insn", ",", "rtx", "*", "operands", ",", "bool", "eflags_p", ",", "bool", "unordered_p", ")", "{", "int", "stack_top_dies", ";", "rtx", "cmp_op0", ",", "cmp_op1", ";", "int", "is_sse"...	[ "Output", "code", "for", "INSN", "to", "compare", "OPERANDS", ".", "EFLAGS_P", "is", "1", "when", "fcomi", "should", "be", "used", "and", "2", "when", "fnstsw", "should", "be", "used", ".", "UNORDERED_P", "is", "true", "when", "fucom", "should", "be", "u...	[ "i386", "0", "1", "0", "1", "1", "2", "0", "\"%vucomiss\\t{%1, %0\|%0, %1}\"", "\"%vcomiss\\t{%1, %0\|%0, %1}\"", "\"%vucomisd\\t{%1, %0\|%0, %1}\"", "\"%vcomisd\\t{%1, %0\|%0, %1}\"", "0", "\"ftst\\n\\tfnstsw\\t%0\"", "1", "\"ftst\\n\\tfnstsw\\t%0\"", "\"fucomip\\t{%y1, %0\|%0, %y1}\"", ...	i3866	output_fp_compare	i386	CPU	GCC	7,001	372	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "F2003fRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "F2003f", "::", "RegRegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "F2003f", "F2003f", "F2003f::RegRegClass" ]	F2003fRegisterInfo	getPointerRegClass	F2003f	CPU	LLVM	7,002	24	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "AArch64InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "AArch64II", ";", "static", "const", "std", "...	[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]	[ "AArch64", "AArch64", "AArch64", "\"aarch64-page\"", "\"aarch64-pageoff\"", "\"aarch64-g3\"", "\"aarch64-g2\"", "\"aarch64-g1\"", "\"aarch64-g0\"", "\"aarch64-hi12\"" ]	AArch64InstrInfo1	getSerializableDirectMachineOperandTargetFlags	AArch64	CPU	LLVM	7,003	90	1	[]
[ "<s>", "int", "pa_attr_length_call", "(", "rtx_insn", "*", "insn", ",", "int", "sibcall", ")", "{", "int", "local_call", ";", "rtx", "call", ",", "call_dest", ";", "tree", "call_decl", ";", "int", "length", "=", "0", ";", "rtx", "pat", "=", "PATTERN", ...	[ "Return", "the", "attribute", "length", "of", "the", "call", "instruction", "INSN", ".", "The", "SIBCALL", "flag", "indicates", "whether", "INSN", "is", "a", "regular", "call", "or", "a", "sibling", "call", ".", "The", "length", "returned", "must", "be", "...	[ "pa", "0", "1", "0", "1", "0", "0", "0", "0", "7600000", "8", "28", "24", "12", "20", "8", "32", "4", "8", "8" ]	pa4	pa_attr_length_call	pa	CPU	GCC	7,004	339	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"R600 Eliminate Symbolic Operand\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"R600 Eliminate Symbolic Operand\"" ]	R600LowerConstCopy	getPassName	R600	GPU	LLVM	7,005	12	1	[]
[ "<s>", "unsigned", "X86TTIImpl", "::", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "Vector", "=", "(", "ClassID", "==", "1", ")", ";", "if", "(", "Vector", "&&", "!", "ST", "->", "hasSSE1", "(", ")", ")", "return", "0...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "X86", "X86", "1", "0", "32", "16", "8" ]	X86TargetTransformInfo (2)1	getNumberOfRegisters	X86	CPU	LLVM	7,006	63	1	[]
[ "<s>", "static", "SDValue", "WidenVector", "(", "SDValue", "V64Reg", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "V64Reg", ".", "getValueType", "(", ")", ";", "unsigned", "NarrowSize", "=", "VT", ".", "getVectorNumElements", "(", ")", ";",...	[ "Widen", "the", "vector", "up", "to", "the", "next", "power", "of", "two", "using", "INSERT_SUBVECTOR", "." ]	[ "AArch64", "MVT::getVectorVT", "2", "ISD::INSERT_SUBVECTOR", "0", "MVT::i64" ]	AArch64ISelLowering (2)2	WidenVector	AArch64	CPU	LLVM	7,007	100	1	[]
[ "<s>", "static", "int", "ia64_dfa_sched_reorder", "(", "FILE", "", "dump", ",", "int", "sched_verbose", ",", "rtx_insn", "", "", "ready", ",", "int", "", "pn_ready", ",", "int", "clock_var", ",", "int", "reorder_type", ")", "{", "int", "n_asms", ";", ...	[ "We", "are", "about", "to", "being", "issuing", "insns", "for", "this", "clock", "cycle", ".", "Override", "the", "default", "sort", "algorithm", "to", "better", "slot", "instructions", "." ]	[ "ia64", "\"// ia64_dfa_sched_reorder (type %d):\\n\"", "0", "0", "0", "1", "1", "1", "0", "1", "0", "0", "1", "0", "0", "1", "1", "4", "0", "1", "1" ]	ia64	ia64_dfa_sched_reorder	ia64	CPU	GCC	7,008	467	1	[]
[ "<s>", "const", "X86_64GOT", "&", "X86_64GNULDBackend", "::", "getGOT", "(", ")", "const", "{", "assert", "(", "m_pGOT", "!=", "NULL", ")", ";", "return", "*", "m_pGOT", ";", "}", "</s>" ]	[ "Return", "a", "pseudo", "source", "value", "referencing", "the", "global", "offset", "table", "(", "or", "something", "the", "like", ")", "." ]	[ "X86", "X86", "X86" ]	X86LDBackend	getGOT	X86	CPU	LLVM	7,009	22	1	[]
[ "<s>", "unsigned", "MBlazeRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "int", "", "Value", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "MBlaze", "MBlaze", "0", "\"Instr doesn't have FrameIndex operand!\"", "2", "1", "2", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "4", "\"Offset : \"", "\"\\n\"",...	MBlazeRegisterInfo7	eliminateFrameIndex	MBlaze	MPU	LLVM	7,010	270	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", "->", "print", "(", "errs", "(", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FTRUNC", "ISD::FRINT", "ISD::FNEARBYINT", ...	AMDGPUISelLowering	LowerOperation	AMDGPU	GPU	LLVM	7,011	346	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", ...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "AArch64", "MVT::i8", "MVT::i16" ]	AArch64CallLowering17	assignValueToAddress	AArch64	CPU	LLVM	7,012	209	1	[]
[ "<s>", "void", "WebAssemblyTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", ...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "WebAssembly", "WebAssembly", "ISD::INTRINSIC_WO_CHAIN", "0", "Intrinsic::wasm_bitmask", "1" ]	WebAssemblyISelLowering15	computeKnownBitsForTargetNode	WebAssembly	Virtual ISA	LLVM	7,013	131	1	[]
[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "0", "4", "\"Cost of loop: \"", "\"\\n\"", "4", "12" ]	ARMTargetTransformInfo15	getUnrollingPreferences	ARM	CPU	LLVM	7,014	324	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "hasLowDefLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "", "DefMI", ",", "unsigned", "DefIdx", ")", "const", "{", "if", "(", "!", "ItinData", "\|\|", "ItinData", "->", "isE...	[ "Compute", "operand", "latency", "of", "a", "def", "of", "'Reg", "'", "." ]	[ "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainGeneral", "1", "2" ]	ARMBaseInstrInfo (2)	hasLowDefLatency	ARM	CPU	LLVM	7,015	100	1	[]
[ "<s>", "unsigned", "HexagonMCInstrInfo", "::", "getType", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "const", "uint64_t", "F", "=", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFl...	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "HexagonII::TypePos", "HexagonII::TypeMask" ]	HexagonMCInstrInfo	getType	Hexagon	DSP	LLVM	7,016	47	1	[]
[ "<s>", "static", "void", "ix86_lower_local_decl_alignment", "(", "tree", "decl", ")", "{", "unsigned", "int", "new_align", "=", "ix86_local_alignment", "(", "decl", ",", "VOIDmode", ",", "DECL_ALIGN", "(", "decl", ")", ",", "true", ")", ";", "if", "(", "new_...	[ "Implememnt", "TARGET_LOWER_LOCAL_DECL_ALIGNMENT", "." ]	[ "i386" ]	i386	ix86_lower_local_decl_alignment	i386	CPU	GCC	7,017	43	1	[]
[ "<s>", "static", "void", "query", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "&", "AA", ",", "bool", "&", "Read", ",", "bool", "&", "Write", ",", "bool", "&", "Effects", ",", "bool", "&", "StackPointer", ")", "{", "assert", "(", "...	[ "Query", "a", "line", "of", "the", "assigned", "virtual", "register", "matrix", "directly", "." ]	[ "WebAssembly", "WebAssembly::DIV_S_I32", "WebAssembly::DIV_S_I64", "WebAssembly::REM_S_I32", "WebAssembly::REM_S_I64", "WebAssembly::DIV_U_I32", "WebAssembly::DIV_U_I64", "WebAssembly::REM_U_I32", "WebAssembly::REM_U_I64", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAss...	WebAssemblyRegStackify23	query	WebAssembly	Virtual ISA	LLVM	7,018	397	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "RISCV", "RISCV", "4", "0", "0", "4", "0x13" ]	RISCVAsmBackend10	writeNopData	RISCV	CPU	LLVM	7,019	53	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "AMDGPU", "SI" ]	SIRegisterInfo106	requiresFrameIndexScavenging	AMDGPU	GPU	LLVM	7,020	24	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::InputArg" ]	PPCISelLowering145	LowerFormalArguments	PowerPC	CPU	LLVM	7,021	116	1	[]
[ "<s>", "bool", "AMDGPUAlwaysInline", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "std", "::", "vector", "<", "Function", "*", ">", "FuncsToClone", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "has...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAlwaysInlinePass14	runOnModule	AMDGPU	GPU	LLVM	7,022	153	1	[]
[ "<s>", "static", "bool", "csky_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "return", "(", "GET_MODE_SIZE", "(", "from", ")", "==", "GET_MODE_SIZE", "(", "to", ")", "\|\|", "!", "reg_clas...	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", ".", "V_REG", "registers", "ca", "n't", "do", "subreg", "as", "all", "values", "are", "reformatted", "to", "internal", "precision", "." ]	[ "csky" ]	csky	csky_can_change_mode_class	csky	CPU	GCC	7,023	36	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "GBZ80RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "GB", "::", "R16RegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "GBZ80", "GB", "GB::R16RegClass" ]	GBZ80RegisterInfo	getPointerRegClass	GBZ80	MPU	LLVM	7,024	24	1	[]
[ "<s>", "bool", "X86SpeculativeExecutionSideEffectSuppression", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "auto", "&", "OptLevel", "=", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", ";", "const", "X86Sub...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "\"******** \"", "\" : \"", "\" ********\\n\"", "X86", "X86::LFENCE", "X86::LFENCE", "\"Unknown terminator instruction\"", "X86::LFENCE" ]	X86SpeculativeExecutionSideEffectSuppression2	runOnMachineFunction	X86	CPU	LLVM	7,025	316	1	[]
[ "<s>", "static", "void", "s300_set_up_by_prologue", "(", "hard_reg_set_container", "*", "regs", ")", "{", "if", "(", "cfun", "->", "machine", "->", "base_reg", "&&", "!", "call_really_used_regs", "[", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")...	[ "Implement", "TARGET_SET_UP_BY_PROLOGUE", "." ]	[ "s390" ]	s3904	s300_set_up_by_prologue	s390	MPU	GCC	7,026	47	1	[]
[ "<s>", "static", "inline", "bool", "getConstantValue", "(", "SDValue", "N", ",", "uint32_t", "&", "Out", ")", "{", "if", "(", "N", ".", "isUndef", "(", ")", ")", "{", "Out", "=", "0", ";", "return", "true", ";", "}", "if", "(", "const", "ConstantSD...	[ "Converts", "a", "Constant", "*", "into", "a", "GenericValue", ",", "including", "handling", "of", "ConstantExpr", "values", "." ]	[ "AMDGPU", "0" ]	AMDGPUISelDAGToDAG	getConstantValue	AMDGPU	GPU	LLVM	7,027	102	1	[]
[ "<s>", "SDValue", "ARCompactTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "ARCompact", "ARC", "ISD::GlobalAddress", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::VASTART", "0", "\"Unimplemented operation!\"" ]	ARCompactISelLowering	LowerOperation	ARCompact	MPU	LLVM	7,028	91	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedCompressStore", "(", "Type", "*", "DataTy", ")", "{", "return", "isLegalMaskedExpandLoad", "(", "DataTy", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "compress", "store", "." ]	[ "X86", "X86" ]	X86TargetTransformInfo (2)1	isLegalMaskedCompressStore	X86	CPU	LLVM	7,029	17	1	[]
[ "<s>", "bool", "LinearizedRegion", "::", "contains", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "return", "MBBs", ".", "contains", "(", "MBB", ")", ";", "}", "</s>" ]	[ "contains", "-", "Returns", "true", "if", "this", "trace", "contains", "the", "given", "basic", "block", "." ]	[ "AMDGPU" ]	AMDGPUMachineCFGStructurizer1	contains	AMDGPU	GPU	LLVM	7,030	19	1	[]
[ "<s>", "void", "WebAssemblyTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "const", "{", "for", "(", "BasicBlock", "", "BB", ":", "L", "->", "bl...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "WebAssembly", "WebAssembly", "30", "0", "0", "2" ]	WebAssemblyTargetTransformInfo11	getUnrollingPreferences	WebAssembly	Virtual ISA	LLVM	7,031	127	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget25	AArch64Subtarget	AArch64	CPU	LLVM	7,032	91	1	[]
[ "<s>", "bool", "AMDGPUAlwaysInline", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "return", "alwaysInlineImpl", "(", "M", ",", "GlobalOpt", ")", ";", "}", "</s>" ]	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAlwaysInlinePass11	runOnModule	AMDGPU	GPU	LLVM	7,033	19	1	[]
[ "<s>", "static", "bool", "mips_expand_vpc_loongson_pshufh", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "mask", ";", "rtx", "rmask", ";", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_LOONGSON_VECTORS", ")", ")", "re...	[ "Recognize", "patterns", "for", "the", "Loongson", "PSHUFH", "instruction", "." ]	[ "mips", "0", "4", "3", "2", "4", "0", "4", "4", "4" ]	mips5	mips_expand_vpc_loongson_pshufh	mips	CPU	GCC	7,034	311	1	[]
[ "<s>", "void", "xstormy16_expand_move", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "MEM_P", "(", "dest", ")", "&&", "(", "GET_CODE", "(", "XEXP", "(", "dest", ",", "0", ")", ")", "==", "PRE_MODIFY", ")", ...	[ "Expander", "for", "the", "'move", "'", "patterns", ".", "Emit", "insns", "to", "copy", "a", "value", "of", "mode", "MODE", "from", "SRC", "to", "DEST", "." ]	[ "stormy16", "0", "0", "0", "1", "2", "0", "0", "0", "1", "2", "0", "0", "0" ]	stormy164	xstormy16_expand_move	stormy16	CPU	GCC	7,035	335	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	AMDGPULowerKernelArguments	getAnalysisUsage	AMDGPU	GPU	LLVM	7,036	26	1	[]
[ "<s>", "bool", "aarch64_sve_ld1ro_operand_p", "(", "rtx", "op", ",", "scalar_mode", "elem_mode", ")", "{", "return", "aarch64_sve_ld1rq_ld1ro_operand_p", "(", "op", ",", "OImode", ",", "elem_mode", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "OP", "is", "a", "valid", "MEM", "operand", "for", "an", "SVE", "LD1RO", "instruction", "for", "accessing", "a", "vector", "where", "the", "element", "size", "is", "specified", "by", "`", "elem_mode", "`", "." ]	[ "aarch64" ]	aarch64	aarch64_sve_ld1ro_operand_p	aarch64	CPU	GCC	7,037	21	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Emit Clause Markers Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"R600 Emit Clause Markers Pass\"" ]	R600EmitClauseMarkers (2)	getPassName	AMDGPU	GPU	LLVM	7,038	13	1	[]
[ "<s>", "static", "void", "s390_code_end", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "1", ";", "i", "<", "16", ";", "i", "++", ")", "{", "if", "(", "indirect_branch_z10thunk_mask", "&", "(", "1", "<<", "i", ")", ")", "s390_outp...	[ "Implement", "the", "asm.code_end", "target", "hook", "." ]	[ "s390", "1", "16", "1", "1", "0", "0", "0", "0", "32", "\"\\t.long\\t\"", "\"-.\\n\"" ]	s390	s390_code_end	s390	MPU	GCC	7,039	170	1	[]
[ "<s>", "SDValue", "MipsDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "unsigned", "GP", "=", "0", ";", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "ii", "=", ...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Mips", "Mips", "0", "Mips::GP", "\"GOT PTR not in liveins\"", "MVT::i32" ]	MipsISelDAGToDAG15	getGlobalBaseReg	Mips	CPU	LLVM	7,040	110	1	[]
[ "<s>", "bool", "cris_cc0_user_requires_cmp", "(", "rtx_insn", "", "insn", ")", "{", "rtx_insn", "", "cc0_user", "=", "NULL", ";", "rtx", "body", ";", "rtx", "set", ";", "gcc_assert", "(", "insn", "!=", "NULL", ")", ";", "if", "(", "!", "TARGET_V32", ...	[ "Whether", "next_cc0_user", "of", "insn", "is", "LE", "or", "GT", "or", "requires", "a", "real", "compare", "insn", "for", "other", "reasons", "." ]	[ "cris", "0", "0", "0", "0" ]	cris	cris_cc0_user_requires_cmp	cris	MPU	GCC	7,041	179	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "OR1K" ]	OR1KAsmBackend1	relaxInstruction	OR1K	CPU	LLVM	7,042	21	1	[]
[ "<s>", "const", "char", "*", "WebAssemblyAsmPrinter", "::", "toString", "(", "MVT", "VT", ")", "const", "{", "return", "WebAssembly", "::", "TypeToString", "(", "VT", ")", ";", "}", "</s>" ]	[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly::TypeToString" ]	WebAssemblyAsmPrinter (2)	toString	WebAssembly	Virtual ISA	LLVM	7,043	21	1	[]
[ "<s>", "static", "rtx", "visium_function_arg", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", ";", "CUMULATIVE_ARGS", "*", "ca", "="...	[ "Define", "how", "arguments", "are", "passed", ".", "A", "range", "of", "general", "registers", "and", "floating", "registers", "is", "available", "for", "passing", "arguments", ".", "When", "the", "class", "of", "registers", "which", "an", "argument", "would"...	[ "visium", "1", "0", "2" ]	visium5	visium_function_arg	visium	Virtual ISA	GCC	7,044	152	1	[]
[ "<s>", "bool", "MipsOptimizePICCall", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "F", ".", "getSubtarget", "(", ")", ")", ".", "inMips16Mode", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "8", "1" ]	MipsOptimizePICCall15	runOnMachineFunction	Mips	CPU	LLVM	7,045	161	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "isHsaAbiVersion3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if",...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AMDGPU", "AMDGPU", "\".amdgcn_target\"", "\".amdhsa_kernel\"", "AMDGPU::HSAMD", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amd_amdgpu_isa\"", "AMDGPU::HSAMD", "\".amdgpu_lds\"", "AMDGPU" ]	AMDGPUAsmParser32	ParseDirective	AMDGPU	GPU	LLVM	7,046	183	1	[]
[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForStrcmp", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src1", ",", "SDValue", "...	[ "Emit", "target-specific", "code", "that", "performs", "a", "strcmp", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]	[ "SystemZ", "SystemZ", "MVT::Other", "MVT::Glue", "SystemZISD::STRCMP", "0", "MVT::i32", "1", "2" ]	SystemZSelectionDAGInfo20	EmitTargetCodeForStrcmp	SystemZ	CPU	LLVM	7,047	132	1	[]
[ "<s>", "unsigned", "BPFInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterator...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "BPF", "BPF", "\"code size not handled\"", "0", "BPF::JMP" ]	BPFInstrInfo10	removeBranch	BPF	Virtual ISA	LLVM	7,048	99	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".ent\"", ")", "{", "Parser", ".", "Lex", "(", ")", "...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "Mips", "Mips", "\".ent\"", "\".end\"", "\".frame\"", "\".set\"", "\".fmask\"", "\".mask\"", "\".gpword\"", "\".word\"", "4", "\".option\"", "\".abicalls\"", "\"unexpected token in directive\"" ]	MipsAsmParser29	ParseDirective	Mips	CPU	LLVM	7,049	225	1	[]
[ "<s>", "bool", "TOYRegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "wants", "to", "use", "frame", "pointer", "based", "accesses", "to", "spill", "to", "the", "scavenger", "emergency", "spill", "slot", "." ]	[ "TOY", "TOY" ]	TOYRegisterInfo1	useFPForScavengingIndex	TOY	CPU	LLVM	7,050	16	1	[]
[ "<s>", "static", "void", "nvptx_end_call_args", "(", "void", ")", "{", "cfun", "->", "machine", "->", "doing_call", "=", "false", ";", "free_EXPR_LIST_list", "(", "&", "cfun", "->", "machine", "->", "call_args", ")", ";", "}", "</s>" ]	[ "Implement", "the", "corresponding", "END_CALL_ARGS", "hook", ".", "Clear", "and", "free", "the", "information", "we", "recorded", "." ]	[ "nvptx" ]	nvptx	nvptx_end_call_args	nvptx	GPU	GCC	7,051	26	1	[]
[ "<s>", "void", "or1k_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "reg_offset", ",", "sp_offset", ";", "rtx", "insn", ",", "cfa_restores", "=", "NULL", ";", "sp_offset", "=", "cfun", "->", "machine", "->", "total_size", ";", "if", "(", "sp_offse...	[ "Expand", "the", "``", "epilogue", "''", "pattern", "." ]	[ "or1k", "0", "32768", "0", "1", "3", "32768", "0", "1", "32764", "1", "32768", "0", "1" ]	or1k	or1k_expand_epilogue	or1k	CPU	GCC	7,052	422	1	[]
[ "<s>", "MachineInstr", "*", "SystemZInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "MachineIns...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "SystemZ", "SystemZ" ]	SystemZInstrInfo (2)2	foldMemoryOperandImpl	SystemZ	CPU	LLVM	7,053	39	1	[]
[ "<s>", "static", "reg_class_t", "ix86_preferred_output_reload_class", "(", "rtx", "x", ",", "reg_class_t", "regclass", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "SSE_FLOAT_M...	[ "Discourage", "putting", "floating-point", "values", "in", "SSE", "registers", "unless", "SSE", "math", "is", "being", "used", ",", "and", "likewise", "for", "the", "387", "registers", "." ]	[ "i386" ]	i3866	ix86_preferred_output_reload_class	i386	CPU	GCC	7,054	88	1	[]
[ "<s>", "void", "load_got_register", "(", "void", ")", "{", "if", "(", "!", "got_register_rtx", ")", "got_register_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "GLOBAL_OFFSET_TABLE_REGNUM", ")", ";", "if", "(", "TARGET_VXWORKS_RTP", ")", "emit_insn", "(", "gen_vx...	[ "Emit", "code", "to", "load", "the", "GOT", "register", "." ]	[ "sparc", "32" ]	sparc8	load_got_register	sparc	CPU	GCC	7,055	81	1	[]
[ "<s>", "static", "void", "rs6000_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "\"rs6000_conditional_register_usage called\\n\"", ")", ";", "fixed_regs", "[", "64", "]", "...	[ "Change", "register", "usage", "conditional", "on", "target", "flags", "." ]	[ "rs6000", "\"rs6000_conditional_register_usage called\\n\"", "64", "1", "13", "13", "13", "1", "32", "64", "1", "2", "0", "2", "1", "1", "1", "1", "1", "1", "14", "14", "14", "1", "1", "1", "1", "20", "1", "20", "32", "1" ]	rs60004	rs6000_conditional_register_usage	rs6000	CPU	GCC	7,056	362	1	[]
[ "<s>", "bool", "isLabel", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "return", "true", ";", "}", "else", "if",...	[ "Returns", "true", "if", "the", "MachineInstr", "represents", "a", "label", "." ]	[ "AArch64", "1LL", "1", "1LL", "1", "1", "0" ]	AArch64AsmParser13	isLabel	AArch64	CPU	LLVM	7,057	120	1	[]
[ "<s>", "const", "char", "*", "VETargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "VEISD", "::", "NAME", ":", "\\", "return", "\"VEISD::\"", "#", "NAME", ";", "switch", "(", "(", "VEISD", "::", "NodeType", ")...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "VE", "VE", "VEISD::NAME", "\"VEISD::\"", "VEISD::NodeType", "VEISD::FIRST_NUMBER", "VE" ]	VEISelLowering18	getTargetNodeName	VE	CPU	LLVM	7,058	109	1	[]
[ "<s>", "static", "poly_int64", "vax_return_pops_args", "(", "tree", "fundecl", "ATTRIBUTE_UNUSED", ",", "tree", "funtype", "ATTRIBUTE_UNUSED", ",", "poly_int64", "size", ")", "{", "return", "size", ">", "255", "*", "4", "?", "0", ":", "(", "HOST_WIDE_INT", ")"...	[ "Value", "is", "the", "number", "of", "bytes", "of", "arguments", "automatically", "popped", "when", "returning", "from", "a", "subroutine", "call", ".", "FUNDECL", "is", "the", "declaration", "node", "of", "the", "function", "(", "as", "a", "tree", ")", "...	[ "vax", "255", "4", "0" ]	vax	vax_return_pops_args	vax	CPU	GCC	7,059	31	1	[]
[ "<s>", "static", "void", "gr5_avoid_hazard", "(", "rtx_insn", "", "insn", ",", "unsigned", "int", "", "last_reg", ",", "bool", "*", "last_insn_call", ")", "{", "unsigned", "int", "dest_reg", "=", "0", ";", "rtx", "set", ";", "switch", "(", "GET_CODE", ...	[ "Insert", "a", "NOP", "immediately", "before", "INSN", "wherever", "there", "is", "a", "pipeline", "hazard", ".", "LAST_REG", "records", "the", "register", "set", "in", "the", "last", "insn", "and", "LAST_INSN_CALL", "records", "whether", "the", "last", "insn"...	[ "visium", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "\"inserting nop before insn %d\\n\"" ]	visium	gr5_avoid_hazard	visium	Virtual ISA	GCC	7,060	484	1	[]
[ "<s>", "static", "unsigned", "int", "rs6000_xcoff_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "align", ";", "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "...	[ "Section", "attributes", ".", "AIX", "is", "always", "PIC", "." ]	[ "powerpcspe", "0" ]	powerpcspe	rs6000_xcoff_section_type_flags	powerpcspe	CPU	GCC	7,061	99	1	[]
[ "<s>", "void", "X86AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "X86MCInstLower", "MCInstLowering", "(", "Mang", ",", "", "MF", ",", "*", "this", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")"...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "X86", "X86", "X86", "X86::Int_MemBarrier", "\"\\t#MEMBARRIER\"", "X86::TAILJMPr", "X86::TAILJMPd", "X86::TAILJMPd64", "\"TAILCALL\"", "X86::MOVPC32r", "X86::CALLpcrel32", "X86::POP32r", "0", "0", "X86::ADD32ri", "2", "X86II::MO_GOT_ABSOLUTE_ADDRESS", "2", "X86::ADD32ri", "0", ...	X86MCInstLower38	EmitInstruction	X86	CPU	LLVM	7,062	457	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "0", "0", "1U", "0", "0", "SystemZ::FP64RegClass", "8", "SystemZ::MOV64mr", "SystemZ::MOV64mrm", "SystemZ::R15D", "0", "0", "0", "SystemZ::FP64RegClass", "SystemZ::FP64RegClass" ]	SystemZInstrInfo25	spillCalleeSavedRegisters	SystemZ	CPU	LLVM	7,063	470	1	[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "R600", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]	AMDGPUISelLowering37	getTargetNodeName	AMDGPU	GPU	LLVM	7,064	458	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine45	addIRPasses	AMDGPU	GPU	LLVM	7,065	313	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "XCore" ]	XCoreTargetTransformInfo	getAnalysisUsage	XCore	MPU	LLVM	7,066	19	1	[]
[ "<s>", "void", "X86TTI", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "if", "(", "!", "UsePartialUnrolling", ")", "return", ";", "unsigned", "MaxOps", ";", "if", "(", "PartialUnrollingThresh...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "X86", "X86", "0", "10", "40", "28", "18" ]	X86TargetTransformInfo76	getUnrollingPreferences	X86	CPU	LLVM	7,067	270	1	[]
[ "<s>", "HOST_WIDE_INT", "riscv_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "HOST_WIDE_INT", "src", ",", "dest", ";", "riscv_compute_frame_info", "(", ")", ";", "if", "(", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "dest", "=",...	[ "Implement", "INITIAL_ELIMINATION_OFFSET", ".", "FROM", "is", "either", "the", "frame", "pointer", "or", "argument", "pointer", ".", "TO", "is", "either", "the", "stack", "pointer", "or", "hard", "frame", "pointer", "." ]	[ "riscv", "0" ]	riscv	riscv_initial_elimination_offset	riscv	CPU	GCC	7,068	95	1	[]
[ "<s>", "void", "timode_scalar_chain", "::", "fix_debug_reg_uses", "(", "rtx", "reg", ")", "{", "if", "(", "!", "flag_var_tracking", ")", "return", ";", "df_ref", "ref", ",", "next", ";", "for", "(", "ref", "=", "DF_REG_USE_CHAIN", "(", "REGNO", "(", "reg",...	[ "Fix", "uses", "of", "converted", "REG", "in", "debug", "insns", "." ]	[ "i386", "0" ]	i386-features	fix_debug_reg_uses	i386	CPU	GCC	7,069	159	1	[]
[ "<s>", "void", "NVPTXTargetMachine", "::", "registerPassBuilderCallbacks", "(", "PassBuilder", "&", "PB", ")", "{", "PB", ".", "registerPipelineParsingCallback", "(", "[", "]", "(", "StringRef", "PassName", ",", "FunctionPassManager", "&", "PM", ",", "ArrayRef", "...	[ "Invoke", "the", "PassBuilder", "callback", "registration", "." ]	[ "NVPTX", "NVPTX", "\"nvvm-reflect\"", "\"nvvm-intr-range\"" ]	NVPTXTargetMachine38	registerPassBuilderCallbacks	NVPTX	GPU	LLVM	7,070	132	1	[]
[ "<s>", "SDNode", "", "PPCDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "TM", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "PowerPC", "PPC", "PPC", "MVT::i32", "PPC::GPRC_NOR0RegClass", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::G8RC_NOX0RegClass", "PPC::MovePCtoLR8", "PPC::MFLR8", "PPC" ]	PPCISelDAGToDAG17	getGlobalBaseReg	PowerPC	CPU	LLVM	7,071	187	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&",...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generati...	MipsSubtarget21	MipsSubtarget	Mips	CPU	LLVM	7,072	458	1	[]
[ "<s>", "unsigned", "getPrefFunctionAlignment", "(", ")", "const", "{", "return", "PrefFunctionAlignment", ";", "}", "</s>" ]	[ "Return", "the", "preferred", "function", "alignment", "." ]	[ "AArch64" ]	AArch64Subtarget10	getPrefFunctionAlignment	AArch64	CPU	LLVM	7,073	10	1	[]
[ "<s>", "static", "int", "arm_get_strip_length", "(", "char", "c", ")", "{", "switch", "(", "c", ")", "{", "ARM_NAME_ENCODING_LENGTHS", "default", ":", "return", "0", ";", "}", "}", "</s>" ]	[ "Return", "the", "length", "of", "a", "function", "name", "prefix", "that", "starts", "with", "the", "character", "'", "c", "'", "." ]	[ "arm", "0" ]	arm2	arm_get_strip_length	arm	CPU	GCC	7,074	21	1	[]
[ "<s>", "bool", "toc_relative_expr_p", "(", "const_rtx", "op", ",", "bool", "strict", ")", "{", "if", "(", "!", "TARGET_TOC", ")", "return", "false", ";", "if", "(", "TARGET_CMODEL", "!=", "CMODEL_SMALL", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", ...	[ "Return", "true", "if", "OP", "is", "a", "toc", "pointer", "relative", "address", "(", "the", "output", "of", "create_TOC_reference", ")", ".", "If", "STRICT", ",", "do", "not", "match", "high", "part", "or", "non-split", "-mcmodel=large/medium", "toc", "poi...	[ "rs6000", "0", "0", "1", "1", "0", "1", "1" ]	rs60004	toc_relative_expr_p	rs6000	CPU	GCC	7,075	146	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "addPass", "(", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", ...	[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine105	addCodeGenPrepare	AMDGPU	GPU	LLVM	7,076	79	1	[]
[ "<s>", "MCSymbol", "*", "mprocMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target ...	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]	[ "mproc", "mproc", "\"Unknown target flag on GV operand\"", "0" ]	mprocMCInstLower	GetExternalSymbolSymbol	mproc	Virtual ISA	LLVM	7,077	48	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameIndicesReplaced", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">",...	[ "processFunctionBeforeFrameIndicesReplaced", "-", "This", "method", "is", "called", "immediately", "before", "MO_FrameIndex", "operands", "are", "eliminated", ",", "but", "after", "the", "frame", "is", "finalized", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::VGPR_32RegClass" ]	SIFrameLowering31	processFunctionBeforeFrameIndicesReplaced	AMDGPU	GPU	LLVM	7,078	143	1	[]
[ "<s>", "uint64_t", "R600MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixup", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "R600" ]	R600MCCodeEmitter	getMachineOpValue	R600	GPU	LLVM	7,079	96	1	[]
[ "<s>", "void", "AArch64TargetStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "4", "]", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "<", "4", ";", "++", "I", ")", "{", "Buffer", "[", "I", "]", "=", ...	[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]	[ "AArch64", "AArch64", "4", "0", "4", "8", "4" ]	AArch64TargetStreamer13	emitInst	AArch64	CPU	LLVM	7,080	60	1	[]
[ "<s>", "void", "MipsTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "const", "MCObjectFileInfo", "&", "OFI", "=", "*", "MCA", ".", "getContext", "(", ")", "."...	[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]	[ "Mips", "Mips", "16u", "16u", "16u", "0", "1", "Mips::FeatureGP64Bit", "Mips::FeatureMips64r2", "Mips::FeatureMips64", "Mips::FeatureNoABICalls", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetStreamer19	finish	Mips	CPU	LLVM	7,081	423	1	[]
[ "<s>", "static", "rtx", "gen_push", "(", "rtx", "arg", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "m", "->", "fs", ".", "cfa_offset", ...	[ "Code", "to", "generate", "prologue", "and", "epilogue", "sequences" ]	[ "i386" ]	i3864	gen_push	i386	CPU	GCC	7,082	90	1	[]
[ "<s>", "static", "void", "begin_decl_field", "(", "void", ")", "{", "if", "(", "decl_offset", "==", "decl_chunk_size", ")", "fprintf", "(", "asm_out_file", ",", "\" = { \"", ")", ";", "else", "fprintf", "(", "asm_out_file", ",", "\", \"", ")", ";", "}", "<...	[ "Write", "the", "necessary", "separator", "string", "to", "begin", "a", "new", "initializer", "value", "." ]	[ "nvptx", "\" = { \"", "\", \"" ]	nvptx2	begin_decl_field	nvptx	GPU	GCC	7,083	29	1	[]
[ "<s>", "const", "TargetIntrinsicInfo", "*", "getIntrinsicInfo", "(", ")", "const", "{", "return", "&", "IntrinsicInfo", ";", "}", "</s>" ]	[ "If", "intrinsic", "information", "is", "available", ",", "return", "it", ".", "If", "not", ",", "return", "null", "." ]	[ "MBlaze" ]	MBlazeTargetMachine	getIntrinsicInfo	MBlaze	MPU	LLVM	7,084	13	1	[]
[ "<s>", "bool", "AArch64RegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "assert", "(", "MI", "&&", "\"Unable to get the legal offset for nil instruction.\"", ")...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "AArch64", "AArch64", "\"Unable to get the legal offset for nil instruction.\"", "AArch64", "AArch64" ]	AArch64RegisterInfo25	isFrameOffsetLegal	AArch64	CPU	LLVM	7,085	47	1	[]
[ "<s>", "CCAssignFn", "*", "AMDGPUCallLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "AMDGPU_KERNEL", ":", "case", "CallingConv", "::", ...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "\"kernels should not be handled here\"", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "\"Unsupported calling convention.\"" ]	AMDGPUISelLowering	CCAssignFnForCall	AMDGPU	GPU	LLVM	7,086	100	1	[]
[ "<s>", "static", "bool", "aarch64_emit_cfi_for_reg_p", "(", "unsigned", "int", "regno", ")", "{", "return", "(", "GP_REGNUM_P", "(", "regno", ")", "\|\|", "!", "default_function_abi", ".", "clobbers_full_reg_p", "(", "regno", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "we", "should", "emit", "CFI", "for", "register", "REGNO", "." ]	[ "aarch64" ]	aarch64	aarch64_emit_cfi_for_reg_p	aarch64	CPU	GCC	7,087	26	1	[]
[ "<s>", "static", "int", "rs6000_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "int", "ret", ";", "if", "(", "TARGET_DEBUG_COST", ")", "dbg_cost_ctrl", "++", ";", "if", "(", "reg_classes_intersec...	[ "A", "C", "expression", "returning", "the", "cost", "of", "moving", "data", "from", "a", "register", "of", "class", "CLASS1", "to", "one", "of", "CLASS2", "." ]	[ "rs6000", "4", "6", "0", "2", "0", "2", "32", "4", "2", "1", "\"rs6000_register_move_cost:, ret=%d, mode=%s, from=%s, to=%s\\n\"" ]	rs60005	rs6000_register_move_cost	rs6000	CPU	GCC	7,088	284	1	[]
[ "<s>", "bool", "ARMAsmParser", "::", "ParseInstruction", "(", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "size_t", "Start", "=", "0", ",", "Next", "=", "Name", ".", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "ARM", "ARM", "0", "ARM", "ARM", "ARM::CPSR", "0", "ARM", "ARMCC::CondCodes", "ARM", "1", "ARM", "\"unexpected token in argument list\"" ]	ARMAsmParser35	ParseInstruction	ARM	CPU	LLVM	7,089	353	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "FISC" ]	FISCAsmParser	getEndLoc	FISC	CPU	LLVM	7,090	10	1	[]
[ "<s>", "static", "bool", "thumb_force_lr_save", "(", "void", ")", "{", "return", "!", "cfun", "->", "machine", "->", "lr_save_eliminated", "&&", "(", "!", "crtl", "->", "is_leaf", "\|\|", "thumb_far_jump_used_p", "(", ")", "\|\|", "df_regs_ever_live_p", "(", "LR_R...	[ "Return", "true", "if", "the", "current", "function", "needs", "to", "save/restore", "LR", "." ]	[ "arm" ]	arm	thumb_force_lr_save	arm	CPU	GCC	7,091	32	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";"...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "1", "\"Instr doesn't have FrameIndex operand!\"", "ARMII::AddrMode4", "ARMII::AddrMode6", "0", "0", "1", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i8pos", "ARMII::AddrModeT2_i8neg", "ARMII::AddrModeT2_i12", "1", "0", "8", "12", "ARMII...	ARMBaseRegisterInfo66	isFrameOffsetLegal	ARM	CPU	LLVM	7,092	316	1	[]
[ "<s>", "const", "MCPhysReg", "", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getSubtarget", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo67	getCalleeSavedRegs	AArch64	CPU	LLVM	7,093	251	1	[]
[ "<s>", "static", "void", "pa_init_libfuncs", "(", "void", ")", "{", "if", "(", "HPUX_LONG_DOUBLE_LIBRARY", ")", "{", "set_optab_libfunc", "(", "add_optab", ",", "TFmode", ",", "\"_U_Qfadd\"", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", "TFmode", ",", ...	[ "Initialize", "optabs", "to", "point", "to", "emulation", "routines", "." ]	[ "pa", "\"_U_Qfadd\"", "\"_U_Qfsub\"", "\"_U_Qfmpy\"", "\"_U_Qfdiv\"", "\"_U_Qmin\"", "\"_U_Qfmax\"", "\"_U_Qfsqrt\"", "\"_U_Qfabs\"", "\"_U_Qfneg\"", "\"_U_Qfeq\"", "\"_U_Qfne\"", "\"_U_Qfgt\"", "\"_U_Qfge\"", "\"_U_Qflt\"", "\"_U_Qfle\"", "\"_U_Qfunord\"", "\"_U_Qfcnvff_sgl_to_qua...	pa	pa_init_libfuncs	pa	CPU	GCC	7,094	303	1	[]
[ "<s>", "Register", "RISCVTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "RISCV", "::", "X11", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]	[ "RISCV", "RISCV", "RISCV::X11" ]	RISCVISelLowering1	getExceptionSelectorRegister	RISCV	CPU	LLVM	7,095	18	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "if", "(", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "ErrInfo"...	[ "Perform", "target-specific", "instruction", "verification", "." ]	[ "ARM", "ARM", "\"Pseudo flag setting opcodes only exist in Selection DAG\"", "ARM::tMOVr", "ARM::hGPRRegClass", "0", "ARM::hGPRRegClass", "1", "\"Non-flag-setting Thumb1 mov is v6-only\"", "ARM::tPUSH", "ARM::tPOP", "ARM::tPOP_RET", "2", "ARM::R0", "ARM::R7", "ARM::tPUSH", "ARM::LR",...	ARMBaseInstrInfo10	verifyInstruction	ARM	CPU	LLVM	7,096	274	1	[]
[ "<s>", "static", "int", "arm_comp_type_attributes", "(", "tree", "type1", ",", "tree", "type2", ")", "{", "int", "l1", ",", "l2", ",", "s1", ",", "s2", ";", "if", "(", "TREE_CODE", "(", "type1", ")", "!=", "FUNCTION_TYPE", ")", "return", "1", ";", "l...	[ "Return", "0", "if", "the", "attributes", "for", "two", "types", "are", "incompatible", ",", "1", "if", "they", "are", "compatible", ",", "and", "2", "if", "they", "are", "nearly", "compatible", "(", "which", "causes", "a", "warning", "to", "be", "genera...	[ "arm", "1", "\"long_call\"", "\"long_call\"", "\"short_call\"", "\"short_call\"", "0", "0", "\"isr\"", "\"interrupt\"", "\"isr\"", "\"interrupt\"", "0", "1" ]	arm3	arm_comp_type_attributes	arm	CPU	GCC	7,097	213	1	[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "BPF", "BPF", "ISD::OutputArg", "BPFISD::RET_FLAG", "16", "\"only integer returns supported\"", "MVT::Other", "BPF", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "MVT::Other" ]	BPFISelLowering29	LowerReturn	BPF	Virtual ISA	LLVM	7,098	289	1	[]
[ "<s>", "void", "MipsTargetStreamer", "::", "emitGPRestore", "(", "int", "Offset", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "emitLoadWithImmOffset", "(", "Mips", "::", "LW", ",", "Mips", "::", "GP", ",", "Mips", "::", "S...	[ "Emit", "the", "$", "gp", "restore", "operation", "for", ".cprestore", "." ]	[ "Mips", "Mips", "Mips::LW", "Mips::GP", "Mips::SP", "Mips::GP" ]	MipsTargetStreamer1	emitGPRestore	Mips	CPU	LLVM	7,099	43	1	[]

[ "<s>", "static", "recps_type", "get_recps_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "(", "gen_aarch64_frecpssf", ")", ";", "case", "V2SFmode", ":", "return", "(", "gen_aarch64_frecpsv2sf", "...

[ "Select", "reciprocal", "series", "step", "insn", "depending", "on", "machine", "mode", "." ]

[ "aarch64" ]

aarch644

get_recps_type

aarch64

CPU

GCC

7,000

61

1

[]

[ "<s>", "const", "char", "*", "output_fp_compare", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "bool", "eflags_p", ",", "bool", "unordered_p", ")", "{", "int", "stack_top_dies", ";", "rtx", "cmp_op0", ",", "cmp_op1", ";", "int", "is_sse"...

[ "Output", "code", "for", "INSN", "to", "compare", "OPERANDS", ".", "EFLAGS_P", "is", "1", "when", "fcomi", "should", "be", "used", "and", "2", "when", "fnstsw", "should", "be", "used", ".", "UNORDERED_P", "is", "true", "when", "fucom", "should", "be", "u...

[ "i386", "0", "1", "0", "1", "1", "2", "0", "\"%vucomiss\\t{%1, %0|%0, %1}\"", "\"%vcomiss\\t{%1, %0|%0, %1}\"", "\"%vucomisd\\t{%1, %0|%0, %1}\"", "\"%vcomisd\\t{%1, %0|%0, %1}\"", "0", "\"ftst\\n\\tfnstsw\\t%0\"", "1", "\"ftst\\n\\tfnstsw\\t%0\"", "\"fucomip\\t{%y1, %0|%0, %y1}\"", ...

i3866

output_fp_compare

i386

CPU

GCC

7,001

372

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "F2003fRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "F2003f", "::", "RegRegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "F2003f", "F2003f", "F2003f::RegRegClass" ]

F2003fRegisterInfo

getPointerRegClass

F2003f

CPU

LLVM

7,002

24

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "AArch64InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "AArch64II", ";", "static", "const", "std", "...

[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]

[ "AArch64", "AArch64", "AArch64", "\"aarch64-page\"", "\"aarch64-pageoff\"", "\"aarch64-g3\"", "\"aarch64-g2\"", "\"aarch64-g1\"", "\"aarch64-g0\"", "\"aarch64-hi12\"" ]

AArch64InstrInfo1

getSerializableDirectMachineOperandTargetFlags

AArch64

CPU

LLVM

7,003

90

1

[]

[ "<s>", "int", "pa_attr_length_call", "(", "rtx_insn", "*", "insn", ",", "int", "sibcall", ")", "{", "int", "local_call", ";", "rtx", "call", ",", "call_dest", ";", "tree", "call_decl", ";", "int", "length", "=", "0", ";", "rtx", "pat", "=", "PATTERN", ...

[ "Return", "the", "attribute", "length", "of", "the", "call", "instruction", "INSN", ".", "The", "SIBCALL", "flag", "indicates", "whether", "INSN", "is", "a", "regular", "call", "or", "a", "sibling", "call", ".", "The", "length", "returned", "must", "be", "...

[ "pa", "0", "1", "0", "1", "0", "0", "0", "0", "7600000", "8", "28", "24", "12", "20", "8", "32", "4", "8", "8" ]

pa4

pa_attr_length_call

pa

CPU

GCC

7,004

339

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"R600 Eliminate Symbolic Operand\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"R600 Eliminate Symbolic Operand\"" ]

R600LowerConstCopy

getPassName

R600

GPU

LLVM

7,005

12

1

[]

[ "<s>", "unsigned", "X86TTIImpl", "::", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "Vector", "=", "(", "ClassID", "==", "1", ")", ";", "if", "(", "Vector", "&&", "!", "ST", "->", "hasSSE1", "(", ")", ")", "return", "0...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "X86", "X86", "1", "0", "32", "16", "8" ]

X86TargetTransformInfo (2)1

getNumberOfRegisters

X86

CPU

LLVM

7,006

63

1

[]

[ "<s>", "static", "SDValue", "WidenVector", "(", "SDValue", "V64Reg", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "V64Reg", ".", "getValueType", "(", ")", ";", "unsigned", "NarrowSize", "=", "VT", ".", "getVectorNumElements", "(", ")", ";",...

[ "Widen", "the", "vector", "up", "to", "the", "next", "power", "of", "two", "using", "INSERT_SUBVECTOR", "." ]

[ "AArch64", "MVT::getVectorVT", "2", "ISD::INSERT_SUBVECTOR", "0", "MVT::i64" ]

AArch64ISelLowering (2)2

WidenVector

AArch64

CPU

LLVM

7,007

100

1

[]

[ "<s>", "static", "int", "ia64_dfa_sched_reorder", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ",", "rtx_insn", "*", "*", "ready", ",", "int", "*", "pn_ready", ",", "int", "clock_var", ",", "int", "reorder_type", ")", "{", "int", "n_asms", ";", ...

[ "We", "are", "about", "to", "being", "issuing", "insns", "for", "this", "clock", "cycle", ".", "Override", "the", "default", "sort", "algorithm", "to", "better", "slot", "instructions", "." ]

[ "ia64", "\"// ia64_dfa_sched_reorder (type %d):\\n\"", "0", "0", "0", "1", "1", "1", "0", "1", "0", "0", "1", "0", "0", "1", "1", "4", "0", "1", "1" ]

ia64

ia64_dfa_sched_reorder

ia64

CPU

GCC

7,008

467

1

[]

[ "<s>", "const", "X86_64GOT", "&", "X86_64GNULDBackend", "::", "getGOT", "(", ")", "const", "{", "assert", "(", "m_pGOT", "!=", "NULL", ")", ";", "return", "*", "m_pGOT", ";", "}", "</s>" ]

[ "Return", "a", "pseudo", "source", "value", "referencing", "the", "global", "offset", "table", "(", "or", "something", "the", "like", ")", "." ]

[ "X86", "X86", "X86" ]

X86LDBackend

getGOT

X86

CPU

LLVM

7,009

22

1

[]

[ "<s>", "unsigned", "MBlazeRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "int", "*", "Value", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "MBlaze", "MBlaze", "0", "\"Instr doesn't have FrameIndex operand!\"", "2", "1", "2", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "4", "\"Offset : \"", "\"\\n\"",...

MBlazeRegisterInfo7

eliminateFrameIndex

MBlaze

MPU

LLVM

7,010

270

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", "->", "print", "(", "errs", "(", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FTRUNC", "ISD::FRINT", "ISD::FNEARBYINT", ...

AMDGPUISelLowering

LowerOperation

AMDGPU

GPU

LLVM

7,011

346

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", ...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "AArch64", "MVT::i8", "MVT::i16" ]

AArch64CallLowering17

assignValueToAddress

AArch64

CPU

LLVM

7,012

209

1

[]

[ "<s>", "void", "WebAssemblyTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", ...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "WebAssembly", "WebAssembly", "ISD::INTRINSIC_WO_CHAIN", "0", "Intrinsic::wasm_bitmask", "1" ]

WebAssemblyISelLowering15

computeKnownBitsForTargetNode

WebAssembly

Virtual ISA

LLVM

7,013

131

1

[]

[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "0", "4", "\"Cost of loop: \"", "\"\\n\"", "4", "12" ]

ARMTargetTransformInfo15

getUnrollingPreferences

ARM

CPU

LLVM

7,014

324

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "hasLowDefLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ")", "const", "{", "if", "(", "!", "ItinData", "||", "ItinData", "->", "isE...

[ "Compute", "operand", "latency", "of", "a", "def", "of", "'Reg", "'", "." ]

[ "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainGeneral", "1", "2" ]

ARMBaseInstrInfo (2)

hasLowDefLatency

ARM

CPU

LLVM

7,015

100

1

[]

[ "<s>", "unsigned", "HexagonMCInstrInfo", "::", "getType", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "const", "uint64_t", "F", "=", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFl...

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "HexagonII::TypePos", "HexagonII::TypeMask" ]

HexagonMCInstrInfo

getType

Hexagon

DSP

LLVM

7,016

47

1

[]

[ "<s>", "static", "void", "ix86_lower_local_decl_alignment", "(", "tree", "decl", ")", "{", "unsigned", "int", "new_align", "=", "ix86_local_alignment", "(", "decl", ",", "VOIDmode", ",", "DECL_ALIGN", "(", "decl", ")", ",", "true", ")", ";", "if", "(", "new_...

[ "Implememnt", "TARGET_LOWER_LOCAL_DECL_ALIGNMENT", "." ]

[ "i386" ]

i386

ix86_lower_local_decl_alignment

i386

CPU

GCC

7,017

43

1

[]

[ "<s>", "static", "void", "query", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "&", "AA", ",", "bool", "&", "Read", ",", "bool", "&", "Write", ",", "bool", "&", "Effects", ",", "bool", "&", "StackPointer", ")", "{", "assert", "(", "...

[ "Query", "a", "line", "of", "the", "assigned", "virtual", "register", "matrix", "directly", "." ]

[ "WebAssembly", "WebAssembly::DIV_S_I32", "WebAssembly::DIV_S_I64", "WebAssembly::REM_S_I32", "WebAssembly::REM_S_I64", "WebAssembly::DIV_U_I32", "WebAssembly::DIV_U_I64", "WebAssembly::REM_U_I32", "WebAssembly::REM_U_I64", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAss...

WebAssemblyRegStackify23

query

WebAssembly

Virtual ISA

LLVM

7,018

397

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "RISCV", "RISCV", "4", "0", "0", "4", "0x13" ]

RISCVAsmBackend10

writeNopData

RISCV

CPU

LLVM

7,019

53

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "AMDGPU", "SI" ]

SIRegisterInfo106

requiresFrameIndexScavenging

AMDGPU

GPU

LLVM

7,020

24

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::InputArg" ]

PPCISelLowering145

LowerFormalArguments

PowerPC

CPU

LLVM

7,021

116

1

[]

[ "<s>", "bool", "AMDGPUAlwaysInline", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "std", "::", "vector", "<", "Function", "*", ">", "FuncsToClone", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "has...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAlwaysInlinePass14

runOnModule

AMDGPU

GPU

LLVM

7,022

153

1

[]

[ "<s>", "static", "bool", "csky_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "return", "(", "GET_MODE_SIZE", "(", "from", ")", "==", "GET_MODE_SIZE", "(", "to", ")", "||", "!", "reg_clas...

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", ".", "V_REG", "registers", "ca", "n't", "do", "subreg", "as", "all", "values", "are", "reformatted", "to", "internal", "precision", "." ]

[ "csky" ]

csky

csky_can_change_mode_class

csky

CPU

GCC

7,023

36

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "GBZ80RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "GB", "::", "R16RegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "GBZ80", "GB", "GB::R16RegClass" ]

GBZ80RegisterInfo

getPointerRegClass

GBZ80

MPU

LLVM

7,024

24

1

[]

[ "<s>", "bool", "X86SpeculativeExecutionSideEffectSuppression", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "auto", "&", "OptLevel", "=", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", ";", "const", "X86Sub...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "\"********** \"", "\" : \"", "\" **********\\n\"", "X86", "X86::LFENCE", "X86::LFENCE", "\"Unknown terminator instruction\"", "X86::LFENCE" ]

X86SpeculativeExecutionSideEffectSuppression2

runOnMachineFunction

X86

CPU

LLVM

7,025

316

1

[]

[ "<s>", "static", "void", "s300_set_up_by_prologue", "(", "hard_reg_set_container", "*", "regs", ")", "{", "if", "(", "cfun", "->", "machine", "->", "base_reg", "&&", "!", "call_really_used_regs", "[", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")...

[ "Implement", "TARGET_SET_UP_BY_PROLOGUE", "." ]

[ "s390" ]

s3904

s300_set_up_by_prologue

s390

MPU

GCC

7,026

47

1

[]

[ "<s>", "static", "inline", "bool", "getConstantValue", "(", "SDValue", "N", ",", "uint32_t", "&", "Out", ")", "{", "if", "(", "N", ".", "isUndef", "(", ")", ")", "{", "Out", "=", "0", ";", "return", "true", ";", "}", "if", "(", "const", "ConstantSD...

[ "Converts", "a", "Constant", "*", "into", "a", "GenericValue", ",", "including", "handling", "of", "ConstantExpr", "values", "." ]

[ "AMDGPU", "0" ]

AMDGPUISelDAGToDAG

getConstantValue

AMDGPU

GPU

LLVM

7,027

102

1

[]

[ "<s>", "SDValue", "ARCompactTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "ARCompact", "ARC", "ISD::GlobalAddress", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::VASTART", "0", "\"Unimplemented operation!\"" ]

ARCompactISelLowering

LowerOperation

ARCompact

MPU

LLVM

7,028

91

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedCompressStore", "(", "Type", "*", "DataTy", ")", "{", "return", "isLegalMaskedExpandLoad", "(", "DataTy", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "compress", "store", "." ]

[ "X86", "X86" ]

X86TargetTransformInfo (2)1

isLegalMaskedCompressStore

X86

CPU

LLVM

7,029

17

1

[]

[ "<s>", "bool", "LinearizedRegion", "::", "contains", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "return", "MBBs", ".", "contains", "(", "MBB", ")", ";", "}", "</s>" ]

[ "contains", "-", "Returns", "true", "if", "this", "trace", "contains", "the", "given", "basic", "block", "." ]

[ "AMDGPU" ]

AMDGPUMachineCFGStructurizer1

contains

AMDGPU

GPU

LLVM

7,030

19

1

[]

[ "<s>", "void", "WebAssemblyTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "const", "{", "for", "(", "BasicBlock", "*", "BB", ":", "L", "->", "bl...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "WebAssembly", "WebAssembly", "30", "0", "0", "2" ]

WebAssemblyTargetTransformInfo11

getUnrollingPreferences

WebAssembly

Virtual ISA

LLVM

7,031

127

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget25

AArch64Subtarget

AArch64

CPU

LLVM

7,032

91

1

[]

[ "<s>", "bool", "AMDGPUAlwaysInline", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "return", "alwaysInlineImpl", "(", "M", ",", "GlobalOpt", ")", ";", "}", "</s>" ]

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAlwaysInlinePass11

runOnModule

AMDGPU

GPU

LLVM

7,033

19

1

[]

[ "<s>", "static", "bool", "mips_expand_vpc_loongson_pshufh", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "mask", ";", "rtx", "rmask", ";", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_LOONGSON_VECTORS", ")", ")", "re...

[ "Recognize", "patterns", "for", "the", "Loongson", "PSHUFH", "instruction", "." ]

[ "mips", "0", "4", "3", "2", "4", "0", "4", "4", "4" ]

mips5

mips_expand_vpc_loongson_pshufh

mips

CPU

GCC

7,034

311

1

[]

[ "<s>", "void", "xstormy16_expand_move", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "MEM_P", "(", "dest", ")", "&&", "(", "GET_CODE", "(", "XEXP", "(", "dest", ",", "0", ")", ")", "==", "PRE_MODIFY", ")", ...

[ "Expander", "for", "the", "'move", "'", "patterns", ".", "Emit", "insns", "to", "copy", "a", "value", "of", "mode", "MODE", "from", "SRC", "to", "DEST", "." ]

[ "stormy16", "0", "0", "0", "1", "2", "0", "0", "0", "1", "2", "0", "0", "0" ]

stormy164

xstormy16_expand_move

stormy16

CPU

GCC

7,035

335

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

AMDGPULowerKernelArguments

getAnalysisUsage

AMDGPU

GPU

LLVM

7,036

26

1

[]

[ "<s>", "bool", "aarch64_sve_ld1ro_operand_p", "(", "rtx", "op", ",", "scalar_mode", "elem_mode", ")", "{", "return", "aarch64_sve_ld1rq_ld1ro_operand_p", "(", "op", ",", "OImode", ",", "elem_mode", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "OP", "is", "a", "valid", "MEM", "operand", "for", "an", "SVE", "LD1RO", "instruction", "for", "accessing", "a", "vector", "where", "the", "element", "size", "is", "specified", "by", "`", "elem_mode", "`", "." ]

[ "aarch64" ]

aarch64

aarch64_sve_ld1ro_operand_p

aarch64

CPU

GCC

7,037

21

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Emit Clause Markers Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"R600 Emit Clause Markers Pass\"" ]

R600EmitClauseMarkers (2)

getPassName

AMDGPU

GPU

LLVM

7,038

13

1

[]

[ "<s>", "static", "void", "s390_code_end", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "1", ";", "i", "<", "16", ";", "i", "++", ")", "{", "if", "(", "indirect_branch_z10thunk_mask", "&", "(", "1", "<<", "i", ")", ")", "s390_outp...

[ "Implement", "the", "asm.code_end", "target", "hook", "." ]

[ "s390", "1", "16", "1", "1", "0", "0", "0", "0", "32", "\"\\t.long\\t\"", "\"-.\\n\"" ]

s390

s390_code_end

s390

MPU

GCC

7,039

170

1

[]

[ "<s>", "SDValue", "MipsDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "unsigned", "GP", "=", "0", ";", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "ii", "=", ...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Mips", "Mips", "0", "Mips::GP", "\"GOT PTR not in liveins\"", "MVT::i32" ]

MipsISelDAGToDAG15

getGlobalBaseReg

Mips

CPU

LLVM

7,040

110

1

[]

[ "<s>", "bool", "cris_cc0_user_requires_cmp", "(", "rtx_insn", "*", "insn", ")", "{", "rtx_insn", "*", "cc0_user", "=", "NULL", ";", "rtx", "body", ";", "rtx", "set", ";", "gcc_assert", "(", "insn", "!=", "NULL", ")", ";", "if", "(", "!", "TARGET_V32", ...

[ "Whether", "next_cc0_user", "of", "insn", "is", "LE", "or", "GT", "or", "requires", "a", "real", "compare", "insn", "for", "other", "reasons", "." ]

[ "cris", "0", "0", "0", "0" ]

cris

cris_cc0_user_requires_cmp

cris

MPU

GCC

7,041

179

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "OR1K" ]

OR1KAsmBackend1

relaxInstruction

OR1K

CPU

LLVM

7,042

21

1

[]

[ "<s>", "const", "char", "*", "WebAssemblyAsmPrinter", "::", "toString", "(", "MVT", "VT", ")", "const", "{", "return", "WebAssembly", "::", "TypeToString", "(", "VT", ")", ";", "}", "</s>" ]

[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly::TypeToString" ]

WebAssemblyAsmPrinter (2)

toString

WebAssembly

Virtual ISA

LLVM

7,043

21

1

[]

[ "<s>", "static", "rtx", "visium_function_arg", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", ";", "CUMULATIVE_ARGS", "*", "ca", "="...

[ "Define", "how", "arguments", "are", "passed", ".", "A", "range", "of", "general", "registers", "and", "floating", "registers", "is", "available", "for", "passing", "arguments", ".", "When", "the", "class", "of", "registers", "which", "an", "argument", "would"...

[ "visium", "1", "0", "2" ]

visium5

visium_function_arg

visium

Virtual ISA

GCC

7,044

152

1

[]

[ "<s>", "bool", "MipsOptimizePICCall", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "F", ".", "getSubtarget", "(", ")", ")", ".", "inMips16Mode", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "8", "1" ]

MipsOptimizePICCall15

runOnMachineFunction

Mips

CPU

LLVM

7,045

161

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "isHsaAbiVersion3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if",...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AMDGPU", "AMDGPU", "\".amdgcn_target\"", "\".amdhsa_kernel\"", "AMDGPU::HSAMD", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amd_amdgpu_isa\"", "AMDGPU::HSAMD", "\".amdgpu_lds\"", "AMDGPU" ]

AMDGPUAsmParser32

ParseDirective

AMDGPU

GPU

LLVM

7,046

183

1

[]

[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForStrcmp", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src1", ",", "SDValue", "...

[ "Emit", "target-specific", "code", "that", "performs", "a", "strcmp", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]

[ "SystemZ", "SystemZ", "MVT::Other", "MVT::Glue", "SystemZISD::STRCMP", "0", "MVT::i32", "1", "2" ]

SystemZSelectionDAGInfo20

EmitTargetCodeForStrcmp

SystemZ

CPU

LLVM

7,047

132

1

[]

[ "<s>", "unsigned", "BPFInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterator...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "BPF", "BPF", "\"code size not handled\"", "0", "BPF::JMP" ]

BPFInstrInfo10

removeBranch

BPF

Virtual ISA

LLVM

7,048

99

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".ent\"", ")", "{", "Parser", ".", "Lex", "(", ")", "...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "Mips", "Mips", "\".ent\"", "\".end\"", "\".frame\"", "\".set\"", "\".fmask\"", "\".mask\"", "\".gpword\"", "\".word\"", "4", "\".option\"", "\".abicalls\"", "\"unexpected token in directive\"" ]

MipsAsmParser29

ParseDirective

Mips

CPU

LLVM

7,049

225

1

[]

[ "<s>", "bool", "TOYRegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "wants", "to", "use", "frame", "pointer", "based", "accesses", "to", "spill", "to", "the", "scavenger", "emergency", "spill", "slot", "." ]

[ "TOY", "TOY" ]

TOYRegisterInfo1

useFPForScavengingIndex

TOY

CPU

LLVM

7,050

16

1

[]

[ "<s>", "static", "void", "nvptx_end_call_args", "(", "void", ")", "{", "cfun", "->", "machine", "->", "doing_call", "=", "false", ";", "free_EXPR_LIST_list", "(", "&", "cfun", "->", "machine", "->", "call_args", ")", ";", "}", "</s>" ]

[ "Implement", "the", "corresponding", "END_CALL_ARGS", "hook", ".", "Clear", "and", "free", "the", "information", "we", "recorded", "." ]

[ "nvptx" ]

nvptx

nvptx_end_call_args

nvptx

GPU

GCC

7,051

26

1

[]

[ "<s>", "void", "or1k_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "reg_offset", ",", "sp_offset", ";", "rtx", "insn", ",", "cfa_restores", "=", "NULL", ";", "sp_offset", "=", "cfun", "->", "machine", "->", "total_size", ";", "if", "(", "sp_offse...

[ "Expand", "the", "``", "epilogue", "''", "pattern", "." ]

[ "or1k", "0", "32768", "0", "1", "3", "32768", "0", "1", "32764", "1", "32768", "0", "1" ]

or1k

or1k_expand_epilogue

or1k

CPU

GCC

7,052

422

1

[]

[ "<s>", "MachineInstr", "*", "SystemZInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "MachineIns...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "SystemZ", "SystemZ" ]

SystemZInstrInfo (2)2

foldMemoryOperandImpl

SystemZ

CPU

LLVM

7,053

39

1

[]

[ "<s>", "static", "reg_class_t", "ix86_preferred_output_reload_class", "(", "rtx", "x", ",", "reg_class_t", "regclass", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "SSE_FLOAT_M...

[ "Discourage", "putting", "floating-point", "values", "in", "SSE", "registers", "unless", "SSE", "math", "is", "being", "used", ",", "and", "likewise", "for", "the", "387", "registers", "." ]

[ "i386" ]

i3866

ix86_preferred_output_reload_class

i386

CPU

GCC

7,054

88

1

[]

[ "<s>", "void", "load_got_register", "(", "void", ")", "{", "if", "(", "!", "got_register_rtx", ")", "got_register_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "GLOBAL_OFFSET_TABLE_REGNUM", ")", ";", "if", "(", "TARGET_VXWORKS_RTP", ")", "emit_insn", "(", "gen_vx...

[ "Emit", "code", "to", "load", "the", "GOT", "register", "." ]

[ "sparc", "32" ]

sparc8

load_got_register

sparc

CPU

GCC

7,055

81

1

[]

[ "<s>", "static", "void", "rs6000_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "\"rs6000_conditional_register_usage called\\n\"", ")", ";", "fixed_regs", "[", "64", "]", "...

[ "Change", "register", "usage", "conditional", "on", "target", "flags", "." ]

[ "rs6000", "\"rs6000_conditional_register_usage called\\n\"", "64", "1", "13", "13", "13", "1", "32", "64", "1", "2", "0", "2", "1", "1", "1", "1", "1", "1", "14", "14", "14", "1", "1", "1", "1", "20", "1", "20", "32", "1" ]

rs60004

rs6000_conditional_register_usage

rs6000

CPU

GCC

7,056

362

1

[]

[ "<s>", "bool", "isLabel", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "return", "true", ";", "}", "else", "if",...

[ "Returns", "true", "if", "the", "MachineInstr", "represents", "a", "label", "." ]

[ "AArch64", "1LL", "1", "1LL", "1", "1", "0" ]

AArch64AsmParser13

isLabel

AArch64

CPU

LLVM

7,057

120

1

[]

[ "<s>", "const", "char", "*", "VETargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "VEISD", "::", "NAME", ":", "\\", "return", "\"VEISD::\"", "#", "NAME", ";", "switch", "(", "(", "VEISD", "::", "NodeType", ")...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "VE", "VE", "VEISD::NAME", "\"VEISD::\"", "VEISD::NodeType", "VEISD::FIRST_NUMBER", "VE" ]

VEISelLowering18

getTargetNodeName

VE

CPU

LLVM

7,058

109

1

[]

[ "<s>", "static", "poly_int64", "vax_return_pops_args", "(", "tree", "fundecl", "ATTRIBUTE_UNUSED", ",", "tree", "funtype", "ATTRIBUTE_UNUSED", ",", "poly_int64", "size", ")", "{", "return", "size", ">", "255", "*", "4", "?", "0", ":", "(", "HOST_WIDE_INT", ")"...

[ "Value", "is", "the", "number", "of", "bytes", "of", "arguments", "automatically", "popped", "when", "returning", "from", "a", "subroutine", "call", ".", "FUNDECL", "is", "the", "declaration", "node", "of", "the", "function", "(", "as", "a", "tree", ")", "...

[ "vax", "255", "4", "0" ]

vax

vax_return_pops_args

vax

CPU

GCC

7,059

31

1

[]

[ "<s>", "static", "void", "gr5_avoid_hazard", "(", "rtx_insn", "*", "insn", ",", "unsigned", "int", "*", "last_reg", ",", "bool", "*", "last_insn_call", ")", "{", "unsigned", "int", "dest_reg", "=", "0", ";", "rtx", "set", ";", "switch", "(", "GET_CODE", ...

[ "Insert", "a", "NOP", "immediately", "before", "INSN", "wherever", "there", "is", "a", "pipeline", "hazard", ".", "LAST_REG", "records", "the", "register", "set", "in", "the", "last", "insn", "and", "LAST_INSN_CALL", "records", "whether", "the", "last", "insn"...

[ "visium", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "\"inserting nop before insn %d\\n\"" ]

visium

gr5_avoid_hazard

visium

Virtual ISA

GCC

7,060

484

1

[]

[ "<s>", "static", "unsigned", "int", "rs6000_xcoff_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "align", ";", "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "...

[ "Section", "attributes", ".", "AIX", "is", "always", "PIC", "." ]

[ "powerpcspe", "0" ]

powerpcspe

rs6000_xcoff_section_type_flags

powerpcspe

CPU

GCC

7,061

99

1

[]

[ "<s>", "void", "X86AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "X86MCInstLower", "MCInstLowering", "(", "Mang", ",", "*", "MF", ",", "*", "this", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")"...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "X86", "X86", "X86", "X86::Int_MemBarrier", "\"\\t#MEMBARRIER\"", "X86::TAILJMPr", "X86::TAILJMPd", "X86::TAILJMPd64", "\"TAILCALL\"", "X86::MOVPC32r", "X86::CALLpcrel32", "X86::POP32r", "0", "0", "X86::ADD32ri", "2", "X86II::MO_GOT_ABSOLUTE_ADDRESS", "2", "X86::ADD32ri", "0", ...

X86MCInstLower38

EmitInstruction

X86

CPU

LLVM

7,062

457

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "0", "0", "1U", "0", "0", "SystemZ::FP64RegClass", "8", "SystemZ::MOV64mr", "SystemZ::MOV64mrm", "SystemZ::R15D", "0", "0", "0", "SystemZ::FP64RegClass", "SystemZ::FP64RegClass" ]

SystemZInstrInfo25

spillCalleeSavedRegisters

SystemZ

CPU

LLVM

7,063

470

1

[]

[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "R600", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]

AMDGPUISelLowering37

getTargetNodeName

AMDGPU

GPU

LLVM

7,064

458

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine45

addIRPasses

AMDGPU

GPU

LLVM

7,065

313

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "XCore" ]

XCoreTargetTransformInfo

getAnalysisUsage

XCore

MPU

LLVM

7,066

19

1

[]

[ "<s>", "void", "X86TTI", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "if", "(", "!", "UsePartialUnrolling", ")", "return", ";", "unsigned", "MaxOps", ";", "if", "(", "PartialUnrollingThresh...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "X86", "X86", "0", "10", "40", "28", "18" ]

X86TargetTransformInfo76

getUnrollingPreferences

X86

CPU

LLVM

7,067

270

1

[]

[ "<s>", "HOST_WIDE_INT", "riscv_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "HOST_WIDE_INT", "src", ",", "dest", ";", "riscv_compute_frame_info", "(", ")", ";", "if", "(", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "dest", "=",...

[ "Implement", "INITIAL_ELIMINATION_OFFSET", ".", "FROM", "is", "either", "the", "frame", "pointer", "or", "argument", "pointer", ".", "TO", "is", "either", "the", "stack", "pointer", "or", "hard", "frame", "pointer", "." ]

[ "riscv", "0" ]

riscv

riscv_initial_elimination_offset

riscv

CPU

GCC

7,068

95

1

[]

[ "<s>", "void", "timode_scalar_chain", "::", "fix_debug_reg_uses", "(", "rtx", "reg", ")", "{", "if", "(", "!", "flag_var_tracking", ")", "return", ";", "df_ref", "ref", ",", "next", ";", "for", "(", "ref", "=", "DF_REG_USE_CHAIN", "(", "REGNO", "(", "reg",...

[ "Fix", "uses", "of", "converted", "REG", "in", "debug", "insns", "." ]

[ "i386", "0" ]

i386-features

fix_debug_reg_uses

i386

CPU

GCC

7,069

159

1

[]

[ "<s>", "void", "NVPTXTargetMachine", "::", "registerPassBuilderCallbacks", "(", "PassBuilder", "&", "PB", ")", "{", "PB", ".", "registerPipelineParsingCallback", "(", "[", "]", "(", "StringRef", "PassName", ",", "FunctionPassManager", "&", "PM", ",", "ArrayRef", "...

[ "Invoke", "the", "PassBuilder", "callback", "registration", "." ]

[ "NVPTX", "NVPTX", "\"nvvm-reflect\"", "\"nvvm-intr-range\"" ]

NVPTXTargetMachine38

registerPassBuilderCallbacks

NVPTX

GPU

LLVM

7,070

132

1

[]

[ "<s>", "SDNode", "*", "PPCDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "PowerPC", "PPC", "PPC", "MVT::i32", "PPC::GPRC_NOR0RegClass", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::G8RC_NOX0RegClass", "PPC::MovePCtoLR8", "PPC::MFLR8", "PPC" ]

PPCISelDAGToDAG17

getGlobalBaseReg

PowerPC

CPU

LLVM

7,071

187

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&",...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generati...

MipsSubtarget21

MipsSubtarget

Mips

CPU

LLVM

7,072

458

1

[]

[ "<s>", "unsigned", "getPrefFunctionAlignment", "(", ")", "const", "{", "return", "PrefFunctionAlignment", ";", "}", "</s>" ]

[ "Return", "the", "preferred", "function", "alignment", "." ]

[ "AArch64" ]

AArch64Subtarget10

getPrefFunctionAlignment

AArch64

CPU

LLVM

7,073

10

1

[]

[ "<s>", "static", "int", "arm_get_strip_length", "(", "char", "c", ")", "{", "switch", "(", "c", ")", "{", "ARM_NAME_ENCODING_LENGTHS", "default", ":", "return", "0", ";", "}", "}", "</s>" ]

[ "Return", "the", "length", "of", "a", "function", "name", "prefix", "that", "starts", "with", "the", "character", "'", "c", "'", "." ]

[ "arm", "0" ]

arm2

arm_get_strip_length

arm

CPU

GCC

7,074

21

1

[]

[ "<s>", "bool", "toc_relative_expr_p", "(", "const_rtx", "op", ",", "bool", "strict", ")", "{", "if", "(", "!", "TARGET_TOC", ")", "return", "false", ";", "if", "(", "TARGET_CMODEL", "!=", "CMODEL_SMALL", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", ...

[ "Return", "true", "if", "OP", "is", "a", "toc", "pointer", "relative", "address", "(", "the", "output", "of", "create_TOC_reference", ")", ".", "If", "STRICT", ",", "do", "not", "match", "high", "part", "or", "non-split", "-mcmodel=large/medium", "toc", "poi...

[ "rs6000", "0", "0", "1", "1", "0", "1", "1" ]

rs60004

toc_relative_expr_p

rs6000

CPU

GCC

7,075

146

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "addPass", "(", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", ...

[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine105

addCodeGenPrepare

AMDGPU

GPU

LLVM

7,076

79

1

[]

[ "<s>", "MCSymbol", "*", "mprocMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target ...

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

[ "mproc", "mproc", "\"Unknown target flag on GV operand\"", "0" ]

mprocMCInstLower

GetExternalSymbolSymbol

mproc

Virtual ISA

LLVM

7,077

48

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameIndicesReplaced", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">",...

[ "processFunctionBeforeFrameIndicesReplaced", "-", "This", "method", "is", "called", "immediately", "before", "MO_FrameIndex", "operands", "are", "eliminated", ",", "but", "after", "the", "frame", "is", "finalized", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::VGPR_32RegClass" ]

SIFrameLowering31

processFunctionBeforeFrameIndicesReplaced

AMDGPU

GPU

LLVM

7,078

143

1

[]

[ "<s>", "uint64_t", "R600MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixup", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "R600" ]

R600MCCodeEmitter

getMachineOpValue

R600

GPU

LLVM

7,079

96

1

[]

[ "<s>", "void", "AArch64TargetStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "4", "]", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "<", "4", ";", "++", "I", ")", "{", "Buffer", "[", "I", "]", "=", ...

[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]

[ "AArch64", "AArch64", "4", "0", "4", "8", "4" ]

AArch64TargetStreamer13

emitInst

AArch64

CPU

LLVM

7,080

60

1

[]

[ "<s>", "void", "MipsTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "const", "MCObjectFileInfo", "&", "OFI", "=", "*", "MCA", ".", "getContext", "(", ")", "."...

[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]

[ "Mips", "Mips", "16u", "16u", "16u", "0", "1", "Mips::FeatureGP64Bit", "Mips::FeatureMips64r2", "Mips::FeatureMips64", "Mips::FeatureNoABICalls", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetStreamer19

finish

Mips

CPU

LLVM

7,081

423

1

[]

[ "<s>", "static", "rtx", "gen_push", "(", "rtx", "arg", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "m", "->", "fs", ".", "cfa_offset", ...

[ "Code", "to", "generate", "prologue", "and", "epilogue", "sequences" ]

[ "i386" ]

i3864

gen_push

i386

CPU

GCC

7,082

90

1

[]

[ "<s>", "static", "void", "begin_decl_field", "(", "void", ")", "{", "if", "(", "decl_offset", "==", "decl_chunk_size", ")", "fprintf", "(", "asm_out_file", ",", "\" = { \"", ")", ";", "else", "fprintf", "(", "asm_out_file", ",", "\", \"", ")", ";", "}", "<...

[ "Write", "the", "necessary", "separator", "string", "to", "begin", "a", "new", "initializer", "value", "." ]

[ "nvptx", "\" = { \"", "\", \"" ]

nvptx2

begin_decl_field

nvptx

GPU

GCC

7,083

29

1

[]

[ "<s>", "const", "TargetIntrinsicInfo", "*", "getIntrinsicInfo", "(", ")", "const", "{", "return", "&", "IntrinsicInfo", ";", "}", "</s>" ]

[ "If", "intrinsic", "information", "is", "available", ",", "return", "it", ".", "If", "not", ",", "return", "null", "." ]

[ "MBlaze" ]

MBlazeTargetMachine

getIntrinsicInfo

MBlaze

MPU

LLVM

7,084

13

1

[]

[ "<s>", "bool", "AArch64RegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "assert", "(", "MI", "&&", "\"Unable to get the legal offset for nil instruction.\"", ")...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "AArch64", "AArch64", "\"Unable to get the legal offset for nil instruction.\"", "AArch64", "AArch64" ]

AArch64RegisterInfo25

isFrameOffsetLegal

AArch64

CPU

LLVM

7,085

47

1

[]

[ "<s>", "CCAssignFn", "*", "AMDGPUCallLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "AMDGPU_KERNEL", ":", "case", "CallingConv", "::", ...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "\"kernels should not be handled here\"", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "\"Unsupported calling convention.\"" ]

AMDGPUISelLowering

CCAssignFnForCall

AMDGPU

GPU

LLVM

7,086

100

1

[]

[ "<s>", "static", "bool", "aarch64_emit_cfi_for_reg_p", "(", "unsigned", "int", "regno", ")", "{", "return", "(", "GP_REGNUM_P", "(", "regno", ")", "||", "!", "default_function_abi", ".", "clobbers_full_reg_p", "(", "regno", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "we", "should", "emit", "CFI", "for", "register", "REGNO", "." ]

[ "aarch64" ]

aarch64

aarch64_emit_cfi_for_reg_p

aarch64

CPU

GCC

7,087

26

1

[]

[ "<s>", "static", "int", "rs6000_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "int", "ret", ";", "if", "(", "TARGET_DEBUG_COST", ")", "dbg_cost_ctrl", "++", ";", "if", "(", "reg_classes_intersec...

[ "A", "C", "expression", "returning", "the", "cost", "of", "moving", "data", "from", "a", "register", "of", "class", "CLASS1", "to", "one", "of", "CLASS2", "." ]

[ "rs6000", "4", "6", "0", "2", "0", "2", "32", "4", "2", "1", "\"rs6000_register_move_cost:, ret=%d, mode=%s, from=%s, to=%s\\n\"" ]

rs60005

rs6000_register_move_cost

rs6000

CPU

GCC

7,088

284

1

[]

[ "<s>", "bool", "ARMAsmParser", "::", "ParseInstruction", "(", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "size_t", "Start", "=", "0", ",", "Next", "=", "Name", ".", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "ARM", "ARM", "0", "ARM", "ARM", "ARM::CPSR", "0", "ARM", "ARMCC::CondCodes", "ARM", "1", "ARM", "\"unexpected token in argument list\"" ]

ARMAsmParser35

ParseInstruction

ARM

CPU

LLVM

7,089

353

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "FISC" ]

FISCAsmParser

getEndLoc

FISC

CPU

LLVM

7,090

10

1

[]

[ "<s>", "static", "bool", "thumb_force_lr_save", "(", "void", ")", "{", "return", "!", "cfun", "->", "machine", "->", "lr_save_eliminated", "&&", "(", "!", "crtl", "->", "is_leaf", "||", "thumb_far_jump_used_p", "(", ")", "||", "df_regs_ever_live_p", "(", "LR_R...

[ "Return", "true", "if", "the", "current", "function", "needs", "to", "save/restore", "LR", "." ]

[ "arm" ]

arm

thumb_force_lr_save

arm

CPU

GCC

7,091

32

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";"...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "1", "\"Instr doesn't have FrameIndex operand!\"", "ARMII::AddrMode4", "ARMII::AddrMode6", "0", "0", "1", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i8pos", "ARMII::AddrModeT2_i8neg", "ARMII::AddrModeT2_i12", "1", "0", "8", "12", "ARMII...

ARMBaseRegisterInfo66

isFrameOffsetLegal

ARM

CPU

LLVM

7,092

316

1

[]

[ "<s>", "const", "MCPhysReg", "*", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getSubtarget", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo67

getCalleeSavedRegs

AArch64

CPU

LLVM

7,093

251

1

[]

[ "<s>", "static", "void", "pa_init_libfuncs", "(", "void", ")", "{", "if", "(", "HPUX_LONG_DOUBLE_LIBRARY", ")", "{", "set_optab_libfunc", "(", "add_optab", ",", "TFmode", ",", "\"_U_Qfadd\"", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", "TFmode", ",", ...

[ "Initialize", "optabs", "to", "point", "to", "emulation", "routines", "." ]

[ "pa", "\"_U_Qfadd\"", "\"_U_Qfsub\"", "\"_U_Qfmpy\"", "\"_U_Qfdiv\"", "\"_U_Qmin\"", "\"_U_Qfmax\"", "\"_U_Qfsqrt\"", "\"_U_Qfabs\"", "\"_U_Qfneg\"", "\"_U_Qfeq\"", "\"_U_Qfne\"", "\"_U_Qfgt\"", "\"_U_Qfge\"", "\"_U_Qflt\"", "\"_U_Qfle\"", "\"_U_Qfunord\"", "\"_U_Qfcnvff_sgl_to_qua...

pa

pa_init_libfuncs

pa

CPU

GCC

7,094

303

1

[]

[ "<s>", "Register", "RISCVTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "RISCV", "::", "X11", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

[ "RISCV", "RISCV", "RISCV::X11" ]

RISCVISelLowering1

getExceptionSelectorRegister

RISCV

CPU

LLVM

7,095

18

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "if", "(", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "ErrInfo"...

[ "Perform", "target-specific", "instruction", "verification", "." ]

[ "ARM", "ARM", "\"Pseudo flag setting opcodes only exist in Selection DAG\"", "ARM::tMOVr", "ARM::hGPRRegClass", "0", "ARM::hGPRRegClass", "1", "\"Non-flag-setting Thumb1 mov is v6-only\"", "ARM::tPUSH", "ARM::tPOP", "ARM::tPOP_RET", "2", "ARM::R0", "ARM::R7", "ARM::tPUSH", "ARM::LR",...

ARMBaseInstrInfo10

verifyInstruction

ARM

CPU

LLVM

7,096

274

1

[]

[ "<s>", "static", "int", "arm_comp_type_attributes", "(", "tree", "type1", ",", "tree", "type2", ")", "{", "int", "l1", ",", "l2", ",", "s1", ",", "s2", ";", "if", "(", "TREE_CODE", "(", "type1", ")", "!=", "FUNCTION_TYPE", ")", "return", "1", ";", "l...

[ "Return", "0", "if", "the", "attributes", "for", "two", "types", "are", "incompatible", ",", "1", "if", "they", "are", "compatible", ",", "and", "2", "if", "they", "are", "nearly", "compatible", "(", "which", "causes", "a", "warning", "to", "be", "genera...

[ "arm", "1", "\"long_call\"", "\"long_call\"", "\"short_call\"", "\"short_call\"", "0", "0", "\"isr\"", "\"interrupt\"", "\"isr\"", "\"interrupt\"", "0", "1" ]

arm3

arm_comp_type_attributes

arm

CPU

GCC

7,097

213

1

[]

[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "BPF", "BPF", "ISD::OutputArg", "BPFISD::RET_FLAG", "16", "\"only integer returns supported\"", "MVT::Other", "BPF", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "MVT::Other" ]

BPFISelLowering29

LowerReturn

BPF

Virtual ISA

LLVM

7,098

289

1

[]

[ "<s>", "void", "MipsTargetStreamer", "::", "emitGPRestore", "(", "int", "Offset", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "emitLoadWithImmOffset", "(", "Mips", "::", "LW", ",", "Mips", "::", "GP", ",", "Mips", "::", "S...

[ "Emit", "the", "$", "gp", "restore", "operation", "for", ".cprestore", "." ]

[ "Mips", "Mips", "Mips::LW", "Mips::GP", "Mips::SP", "Mips::GP" ]

MipsTargetStreamer1

emitGPRestore

Mips

CPU

LLVM

7,099

43

1

[]