docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "hash_set", "<", "basic_block", ">", "get_all_predecessors", "(", "basic_block", "cfg_bb", ")", "{", "hash_set", "<", "basic_block", ">", "blocks", ";", "auto_vec", "<", "basic_block", ">", "work_list", ";", "hash_set", "<", "basic_block", ">", ...	[ "Recursively", "find", "all", "predecessor", "blocks", "for", "cfg_bb", "." ]	[ "riscv" ]	riscv-vsetvl	get_all_predecessors	riscv	CPU	GCC	700	115	1	[]
[ "<s>", "int", "arc_register_move_cost", "(", "machine_mode", ",", "enum", "reg_class", "from_class", ",", "enum", "reg_class", "to_class", ")", "{", "if", "(", "TARGET_ARC600", ")", "{", "if", "(", "to_class", "==", "MPY_WRITABLE_CORE_REGS", ")", "return", "3", ...	[ "Implement", "TARGET_REGISTER_MOVE_COST", "." ]	[ "arc", "3", "6", "6", "8", "100", "2" ]	arc4	arc_register_move_cost	arc	MPU	GCC	701	91	1	[]
[ "<s>", "static", "unsigned", "parse_field", "(", "const", "char", "", "field", ")", "{", "const", "char", "", "rest", "=", "strchr", "(", "field", ",", "':'", ")", ";", "char", "*", "after", ";", "unsigned", "fint", "=", "strtol", "(", "rest", "+",...	[ "Returns", "the", "hex", "integer", "that", "is", "after", "'", ":", "'", "for", "the", "FIELD", ".", "Returns", "-1", "is", "returned", "if", "there", "was", "problem", "parsing", "the", "integer", "." ]	[ "aarch64", "1", "16", "1", "1" ]	driver-aarch64	parse_field	aarch64	CPU	GCC	702	57	1	[]
[ "<s>", "int", "aarch64_vec_fpconst_pow_of_2", "(", "rtx", "x", ")", "{", "int", "nelts", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_VECTOR", "\|\|", "!", "CONST_VECTOR_NUNITS", "(", "x", ")", ".", "is_constant", "(", "&", "nelts", ")", ")", ...	[ "If", "X", "is", "a", "vector", "of", "equal", "CONST_DOUBLE", "values", "and", "that", "value", "is", "Y", ",", "return", "the", "aarch64_fpconst_pow_of_2", "of", "Y", ".", "Otherwise", "return", "-1", "." ]	[ "aarch64", "1", "1", "0", "0", "1", "1", "1" ]	aarch64	aarch64_vec_fpconst_pow_of_2	aarch64	CPU	GCC	703	110	1	[]
[ "<s>", "OperandMatchResultTy", "X86AsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "bool", "Result", "=", "ParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "X86", "X86" ]	X86AsmParser (2)4	tryParseRegister	X86	CPU	LLVM	704	69	1	[]
[ "<s>", "const", "MINA32MCExpr", "", "MINA32MCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "MINA32MCExpr", "(", "Kind", ",", "Expr", ")",...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "MINA32", "MINA32", "MINA32", "MINA32" ]	MINA32MCExpr	create	MINA32	CPU	LLVM	705	33	1	[]
[ "<s>", "static", "bool", "iq2000_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "size", ";", "if", "(", "...	[ "Return", "true", "when", "an", "argument", "must", "be", "passed", "by", "reference", "." ]	[ "iq2000", "0", "1", "0", "1" ]	iq2000	iq2000_pass_by_reference	iq2000	CPU	GCC	706	109	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "AArch64", "AArch64", "128", "128" ]	AArch64ISelLowering	shouldExpandAtomicRMWInIR	AArch64	CPU	LLVM	707	76	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "X86", "X86", "1", "X86::CondCode", "0", "X86::COND_S", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "2", "2", "2" ]	X86InstrInfo109	canInsertSelect	X86	CPU	LLVM	708	183	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI",...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "ARM", "ARM", "ARM", "ARM::FPCXTNS", "ARM", "ARM::R10", "ARM::R11", "ARM::R8", "ARM::R9", "ARM::DPRRegClass", "ARM::R12" ]	ARMFrameLowering100	assignCalleeSavedSpillSlots	ARM	CPU	LLVM	709	169	1	[]
[ "<s>", "static", "int", "ia64_first_cycle_multipass_dfa_lookahead", "(", "void", ")", "{", "return", "(", "reload_completed", "?", "6", ":", "4", ")", ";", "}", "</s>" ]	[ "If", "the", "following", "function", "returns", "TRUE", ",", "we", "will", "use", "the", "DFA", "insn", "scheduler", "." ]	[ "ia64", "6", "4" ]	ia64	ia64_first_cycle_multipass_dfa_lookahead	ia64	CPU	GCC	710	17	1	[]
[ "<s>", "static", "rtx", "arm_expand_acle_builtin", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "if", "(", "fcode", "==", "ARM_BUILTIN_SAT_IMM_CHECK", ")", "{", "rtx", "min_sat", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "e...	[ "Expand", "an", "ACLE", "builtin", ",", "i.e", ".", "those", "registered", "only", "if", "their", "respective", "target", "constraints", "are", "met", ".", "This", "check", "happens", "within", "arm_expand_builtin_args", "." ]	[ "arm", "1", "2", "0", "\"saturation bit range must be in the range [%wd, %wd]\"", "\"saturation bit range must be a constant immediate\"" ]	arm-builtins	arm_expand_acle_builtin	arm	CPU	GCC	711	180	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "TPC" ]	TPCAsmParser	isMem	TPC	Virtual ISA	LLVM	712	11	1	[]
[ "<s>", "const", "X86Subtarget", "*", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";", "}", "</s>" ]	[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)	getSubtarget	X86	CPU	LLVM	713	12	1	[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "ARMGenSubtargetInfo", "(", "TT", ",", "CPU", ",", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM", "\"generic\"", "ARM", "ARM", "\",\"", "\"eabi\"", "ARM", "8", "5", "0" ]	ARMSubtarget9	ARMSubtarget	ARM	CPU	LLVM	714	433	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ")", ":", "X86GenSubtargetInfo", "(", "TT", ","...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86" ]	X86Subtarget99	X86Subtarget	X86	CPU	LLVM	715	266	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "DEBUG", "(", "dbgs", "(", "...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "Hexagon", "Hexagon", "\"code size not handled\"", "\"\\nRemoving branches out of \"", "0", "Hexagon::J2_jump", "\"Malformed basic block: unconditional branch not last\"" ]	HexagonInstrInfo13	removeBranch	Hexagon	DSP	LLVM	716	138	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", "M...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "X86", "X86", "X86::CMP64ri32", "X86::CMP64ri8", "X86::CMP32ri", "X86::CMP32ri8", "X86::CMP16ri", "X86::CMP16ri8", "X86::CMP8ri", "1", "0", "0", "0", "1", "X86::SUB64rm", "X86::SUB32rm", "X86::SUB16rm", "X86::SUB8rm", "1", "0", "0", "0", "X86::SUB64rr", "X86::SUB32rr", ...	X86InstrInfo112	analyzeCompare	X86	CPU	LLVM	717	458	1	[]
[ "<s>", "void", "PPCInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "PowerPC", "PPC", "4", "0" ]	PPCInstrInfo8	loadRegFromStackSlot	PowerPC	CPU	LLVM	718	118	1	[]
[ "<s>", "static", "int", "ix86_avx_u128_mode_needed", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "DEBUG_INSN_P", "(", "insn", ")", ")", "return", "AVX_U128_ANY", ";", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "rtx", "link", ";", "for", "(...	[ "Return", "needed", "mode", "for", "entity", "in", "optimize_mode_switching", "pass", "." ]	[ "i386", "1", "0", "0", "0", "1" ]	i386	ix86_avx_u128_mode_needed	i386	CPU	GCC	719	270	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubta...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "\"SGPR spill should have been removed in SILowerSGPRSpills\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_32RegClass" ]	SIFrameLowering20	processFunctionBeforeFrameFinalized	AMDGPU	GPU	LLVM	720	176	1	[]
[ "<s>", "Instruction", "*", "ARMTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "if", "(", "!", "getInsertFencesForAtomic", "(...	[ "Custom", "Lower", "{", "." ]	[ "ARM", "ARM", "\"Invalid fence: unordered/non-atomic\"", "ARM_MB::ISHST", "ARM_MB::ISH", "\"Unknown fence ordering in emitLeadingFence\"" ]	ARMISelLowering (2)2	emitLeadingFence	ARM	CPU	LLVM	721	111	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "MMIX" ]	MMIXAsmBackend	mayNeedRelaxation	MMIX	CPU	LLVM	722	20	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "if", "(", "OptExecMaskPreRA", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIOptimizeExecMaskingPreRAID", ")", ";", "insertPass", "(", "&", "SIOptimizeExecMaskingPreR...	[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine104	addOptimizedRegAlloc	AMDGPU	GPU	LLVM	723	85	1	[]
[ "<s>", "static", "bool", "dimode_scalar_to_vector_candidate_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "def_set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "def_set", ")", "return", "false", ";", "if", "(", "has_non_address_hard_reg", ...	[ "The", "DImode", "version", "of", "scalar_to_vector_candidate_p", "." ]	[ "i386", "1", "1", "1", "0", "1", "1", "1", "0", "63", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0" ]	i3867	dimode_scalar_to_vector_candidate_p	i386	CPU	GCC	724	473	1	[]
[ "<s>", "static", "int", "mcore_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "reg", "=", "ROUND_REG", "(", "*", "get_cumulative_args", "(", "cum", ")", ",", "arg", ".", "mode", ")", ";", ...	[ "Returns", "the", "number", "of", "bytes", "of", "argument", "registers", "required", "to", "hold", "", "part", "", "of", "a", "parameter", "of", "machine", "mode", "MODE", "and", "type", "TYPE", "(", "which", "may", "be", "NULL", "if", "the", "type", ...	[ "mcore", "0", "0", "0", "0" ]	mcore	mcore_arg_partial_bytes	mcore	MPU	GCC	725	94	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DwarfWriter", ">", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86AsmPrinter30	getAnalysisUsage	X86	CPU	LLVM	726	41	1	[]
[ "<s>", "bool", "NPEnginePassConfig", "::", "addPreEmitPass", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "NPEngine" ]	NPEngineTargetMachine	addPreEmitPass	NPEngine	Virtual ISA	LLVM	727	11	1	[]
[ "<s>", "MachineBasicBlock", "", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "getTargetMachine", "(", ")", "."...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::SELECT_CC_QFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::SELECT_CC_QFP_FCC", "SP::FBCOND", "SPCC::CondCodes", ...	SparcISelLowering21	EmitInstrWithCustomInserter	Sparc	CPU	LLVM	728	386	1	[]
[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "b...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "Mips::fixup_MICROMIPS_PC10_S1", "2", "Mips::fixup_Mips_64", "8", "4", "0", "Mips", "0", "Mips", "1", "8", "1", "64", "0", "Mips", "1", "8", "0xff" ]	MipsAsmBackend15	applyFixup	Mips	CPU	LLVM	729	326	1	[]
[ "<s>", "yaml", "::", "MachineFunctionInfo", "*", "GCNTargetMachine", "::", "createDefaultFuncInfoYAML", "(", ")", "const", "{", "return", "new", "yaml", "::", "SIMachineFunctionInfo", "(", ")", ";", "}", "</s>" ]	[ "Allocate", "and", "return", "a", "default", "initialized", "instance", "of", "the", "YAML", "representation", "for", "the", "MachineFunctionInfo", "." ]	[ "AMDGPU", "SI" ]	AMDGPUTargetMachine (2)1	createDefaultFuncInfoYAML	AMDGPU	GPU	LLVM	730	20	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", "->", "getOper...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"", "PPC::DBG_VALUE", "16", "0" ]	PPCRegisterInfo (2)2	isFrameOffsetLegal	PowerPC	CPU	LLVM	731	133	1	[]
[ "<s>", "bool", "MINA32DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MINA32Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "MINA32", "MINA32", "MINA32" ]	MINA32ISelDAGToDAG	runOnMachineFunction	MINA32	CPU	LLVM	732	31	1	[]
[ "<s>", "bool", "SIInsertSkips", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "16", "AMDGPU::SI_MASK_BRANCH", "0", "AMDGPU::S_BRANCH", "0", "AMDGPU::SI_KILL_F32_COND_IMM_TERMINATOR", "AMDGPU::SI_KILL_I1_TERMINATOR", "AMDGPU::SI_RETURN_TO_EPILOG", "SI", "AMDGPU::S_BRANCH" ]	SIInsertSkips17	runOnMachineFunction	AMDGPU	GPU	LLVM	733	503	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 branch relaxation pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"AArch64 branch relaxation pass\"" ]	AArch64BranchRelaxation1	getPassName	AArch64	CPU	LLVM	734	13	1	[]
[ "<s>", "static", "int", "uses_TOC", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", ")"...	[ "This", "retuns", "nonzero", "if", "the", "current", "function", "uses", "the", "TOC", ".", "This", "is", "determined", "by", "the", "presence", "of", "(", "unspec", "...", "7", ")", ",", "which", "is", "generated", "by", "the", "various", "load_toc_", "...	[ "powerpcspe", "0", "0", "0", "0", "1", "1", "0" ]	powerpcspe	uses_TOC	powerpcspe	CPU	GCC	735	134	1	[]
[ "<s>", "void", "Hexagon_CCState", "::", "AnalyzeCallOperands", "(", "SmallVectorImpl", "<", "EVT", ">", "&", "ArgVTs", ",", "SmallVectorImpl", "<", "ISD", "::", "ArgFlagsTy", ">", "&", "Flags", ",", "Hexagon_CCAssignFn", "Fn", ")", "{", "unsigned", "NumOps", "...	[ "AnalyzeCallOperands", "-", "Same", "as", "above", "except", "it", "takes", "vectors", "of", "types", "and", "argument", "flags", "." ]	[ "Hexagon", "Hexagon", "ISD::ArgFlagsTy", "Hexagon", "0", "ISD::ArgFlagsTy", "1", "1", "\"Call operand #\"", "\" has unhandled type \"", "\"\\n\"" ]	HexagonCallingConvLower	AnalyzeCallOperands	Hexagon	DSP	LLVM	736	121	1	[]
[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subta...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "X86", "X86", "MVT::v32i1", "MVT::v32i8" ]	X86ISelLowering102	getRegisterTypeForCallingConv	X86	CPU	LLVM	737	51	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableCondOpt", ")", "addPass", "(", "createAArch64ConditionOptimizerPass", "(", ")", ")", ";", "if", "(", "EnableCCMP", ")", "addPass", "(", "createAArch64ConditionalCompares", "("...	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine17	addILPOpts	AArch64	CPU	LLVM	738	82	1	[]
[ "<s>", "bool", "MOSCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineFunction", ...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "MOS", "MOS", "MOS", "MOS::RTI", "MOS::RTS", "\"Need one MVT for each VReg.\"", "\"Need one LLT for each VReg.\"", "0", "1", "0", "2", "MOS", "MOS" ]	MOSCallLowering	lowerReturn	MOS	MPU	LLVM	739	368	1	[]
[ "<s>", "void", "AlphaFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", ...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Alpha", "Alpha", "Alpha::RETDAG", "Alpha::RETDAGp", "\"Can only insert epilog into returning blocks\"", "Alpha::BISr", "Alpha::R30", "Alpha::R15", "Alpha::R15", "Alpha::LDQ", "Alpha::R15", "0", "Alpha::R15", "0", "Alpha::IMM_HIGH", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alph...	AlphaFrameLowering	emitEpilogue	Alpha	MPU	LLVM	740	336	1	[]
[ "<s>", "void", "PPCInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "PowerPC", "PPC" ]	PPCInstPrinter1	printRegName	PowerPC	CPU	LLVM	741	22	1	[]
[ "<s>", "void", "HexagonCommonGEP", "::", "removeDeadCode", "(", ")", "{", "ValueVect", "BO", ";", "BO", ".", "push_back", "(", "&", "Fn", "->", "front", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "BO", ".", "size", ...	[ "Remove", "all", "dead", "instructions", "between", "the", "I", "and", "E", "." ]	[ "Hexagon", "Hexagon", "0" ]	HexagonCommonGEP12	removeDeadCode	Hexagon	DSP	LLVM	742	175	1	[]
[ "<s>", "static", "void", "m32c_function_arg_advance", "(", "cumulative_args_t", "ca_v", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=...	[ "Implements", "FUNCTION_ARG_ADVANCE", ".", "force_mem", "is", "set", "for", "functions", "returning", "structures", ",", "so", "we", "always", "reset", "that", ".", "Otherwise", ",", "we", "only", "need", "to", "know", "the", "sequence", "number", "of", "the",...	[ "m32c", "0" ]	m32c3	m32c_function_arg_advance	m32c	MPU	GCC	743	48	1	[]
[ "<s>", "Sched", "::", "Preference", "PPCTargetLowering", "::", "getSchedulingPreference", "(", "SDNode", "*", "N", ")", "const", "{", "if", "(", "DisableILPPref", ")", "return", "TargetLowering", "::", "getSchedulingPreference", "(", "N", ")", ";", "return", "Sc...	[ "Some", "scheduler", ",", "e.g", "." ]	[ "PowerPC", "PPC" ]	PPCISelLowering (2)1	getSchedulingPreference	PowerPC	CPU	LLVM	744	31	1	[]
[ "<s>", "static", "int", "n_dregs_to_save", "(", "bool", "is_inthandler", ")", "{", "unsigned", "i", ";", "for", "(", "i", "=", "REG_R0", ";", "i", "<=", "REG_R7", ";", "i", "++", ")", "{", "if", "(", "regs_ever_live", "[", "i", "]", "&&", "(", "is_...	[ "Compute", "the", "number", "of", "DREGS", "to", "save", "with", "a", "push_multiple", "operation", ".", "This", "could", "include", "registers", "that", "are", "n't", "modified", "in", "the", "function", ",", "since", "push_multiple", "only", "takes", "a", ...	[ "bfin", "1", "0", "1", "0" ]	bfin2	n_dregs_to_save	bfin	DSP	GCC	745	104	1	[]
[ "<s>", "bool", "PatmosSPMark", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"[Single-Path] Mark function reachable from single-path roots\\n\"", ")", ";", "MMI", "=", "&", "getAnalysis", "<", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Patmos", "Patmos", "\"[Single-Path] Mark function reachable from single-path roots\\n\"", "\"sp-root\"", "\"sp-reachable\"", "Patmos", "Patmos" ]	PatmosSPMark1	runOnMachineFunction	Patmos	VLIW	LLVM	746	95	1	[]
[ "<s>", "const", "uint16_t", "", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "bool", "callsEHReturn", "=", "false", ";", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "cal...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "X86", "X86" ]	X86RegisterInfo36	getCalleeSavedRegs	X86	CPU	LLVM	747	112	1	[]
[ "<s>", "unsigned", "MipsTargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "if", "(", "isN64", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_GPRel64BlockAddress", ";", "return", "TargetLowering", "::", "getJumpTableEncoding", "(", ")...	[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]	[ "Mips", "Mips" ]	MipsISelLowering62	getJumpTableEncoding	Mips	CPU	LLVM	748	27	1	[]
[ "<s>", "bool", "X86FastPreTileConfig", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MFunc", ")", "{", "MF", "=", "&", "MFunc", ";", "MRI", "=", "&", "MFunc", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "MFunc", ".", "getSubtarget", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "X86", "1", "0", "X86::TILERegClassID", "3" ]	X86FastPreTileConfig	runOnMachineFunction	X86	CPU	LLVM	749	255	1	[]
[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]	[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]	[ "PowerPC" ]	PPCSubtarget (2)	getTargetTriple	PowerPC	CPU	LLVM	750	12	1	[]
[ "<s>", "MachineInstr", "", "HexagonInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "int", "FI", ")", "const", "{", "return", "nullptr", ";", "}"...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo27	foldMemoryOperandImpl	Hexagon	DSP	LLVM	751	29	1	[]
[ "<s>", "const", "node_value_type", "&", "getValue", "(", ")", "const", "{", "return", "Value", ";", "}", "</s>" ]	[ "Return", "the", "contained", "Value", "." ]	[ "X86" ]	ImmutableGraph	getValue	X86	CPU	LLVM	752	12	1	[]
[ "<s>", "static", "rtx", "v850_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "rtx", "r...	[ "Return", "an", "RTX", "to", "represent", "where", "an", "argument", "with", "mode", "MODE", "and", "type", "TYPE", "will", "be", "passed", "to", "a", "function", ".", "If", "the", "result", "is", "NULL_RTX", ",", "the", "argument", "will", "be", "pushed...	[ "v850", "1", "1", "1", "4", "1", "1", "4", "4", "0", "6", "1", "7", "2", "8", "3", "9" ]	v8504	v850_function_arg	v850	MPU	GCC	753	262	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "BranchPr...	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "ARM", "ARM", "1024", "1", "1", "4", "4", "4", "1", "10" ]	ARMBaseInstrInfo1	isProfitableToIfCvt	ARM	CPU	LLVM	754	257	1	[]
[ "<s>", "static", "vl_vtype_info", "get_vl_vtype_info", "(", "const", "insn_info", "", "insn", ")", "{", "set_info", "", "set", "=", "nullptr", ";", "rtx", "avl", "=", "::", "get_avl", "(", "insn", "->", "rtl", "(", ")", ")", ";", "if", "(", "avl", ...	[ "Get", "VL/VTYPE", "information", "for", "INSN", "." ]	[ "riscv" ]	riscv-vsetvl	get_vl_vtype_info	riscv	CPU	GCC	755	256	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateMem", "(", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "Base", ",", "const", "MCExpr", "*", "Off", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MipsAsmParser", "&", "Parse...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsAsmParser	CreateMem	Mips	CPU	LLVM	756	82	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::GPR64commonRegClass", "AArch64::GPR64commonRegClass", "AArch64::isX18ReservedByDefault", "18", "19", "20", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget12	AArch64Subtarget	AArch64	CPU	LLVM	757	202	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "f16", "&&", "!", "Subtarget", ".", "hasStdExtZfh", "(",...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "RI5CY", "RISCV", "MVT::f16", "MVT::f32", "MVT::f64" ]	RISCVISelLowering	isFPImmLegal	RI5CY	CPU	LLVM	758	91	1	[]
[ "<s>", "static", "int", "ia64_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "words", "=", "ia64_function_arg...	[ "Return", "number", "of", "bytes", ",", "at", "the", "beginning", "of", "the", "argument", ",", "that", "must", "be", "put", "in", "registers", ".", "0", "is", "the", "argument", "is", "entirely", "in", "registers", "or", "entirely", "in", "memory", "." ...	[ "ia64", "0", "0" ]	ia64	ia64_arg_partial_bytes	ia64	CPU	GCC	759	92	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "Xtensa" ]	XtensaAsmBackend	mayNeedRelaxation	Xtensa	MPU	LLVM	760	20	1	[]
[ "<s>", "bool", "s390_can_eliminate", "(", "int", "from", ",", "int", "to", ")", "{", "if", "(", "from", "==", "BASE_REGNUM", "&&", "to", "==", "BASE_REGNUM", ")", "{", "if", "(", "TARGET_CPU_ZARCH", ")", "{", "s390_init_frame_layout", "(", ")", ";", "ret...	[ "Return", "true", "if", "register", "FROM", "can", "be", "eliminated", "via", "register", "TO", "." ]	[ "s390" ]	s3903	s390_can_eliminate	s390	MPU	GCC	761	96	1	[]
[ "<s>", "StringRef", "getString", "(", ")", "const", "{", "return", "Data", ";", "}", "</s>" ]	[ "Returns", "features", "as", "a", "string", "." ]	[ "TVM" ]	TVMMCExpr	getString	TVM	Virtual ISA	LLVM	762	10	1	[]
[ "<s>", "static", "sbitmap", "rs6000_components_for_bb", "(", "basic_block", "bb", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "bitmap", "in", "=", "DF_LIVE_IN", "(", "bb", ")", ";", "bitmap", "gen", "=", "&", "DF_LIVE_BB...	[ "Implement", "TARGET_SHRINK_WRAP_COMPONENTS_FOR_BB", "." ]	[ "powerpcspe", "32", "64", "0" ]	powerpcspe	rs6000_components_for_bb	powerpcspe	CPU	GCC	763	189	1	[]
[ "<s>", "SDValue", "AAPTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "AAP", "AAP", "ISD::InputArg", "16", "AAP", "0", "1", "2", "0", "0", "32", "1u", "32" ]	AAPISelLowering	LowerCallResult	AAP	MPU	LLVM	764	222	1	[]
[ "<s>", "static", "int", "ix86_mode_after", "(", "int", "entity", ",", "int", "mode", ",", "rtx_insn", "*", "insn", ")", "{", "switch", "(", "entity", ")", "{", "case", "AVX_U128", ":", "return", "ix86_avx_u128_mode_after", "(", "mode", ",", "insn", ")", ...	[ "Return", "the", "mode", "that", "an", "insn", "results", "in", "." ]	[ "i386" ]	i3864	ix86_mode_after	i386	CPU	GCC	765	54	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "getUndefRegClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "hasUndefRegUpdate", "(", "MI", ".", "...	[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "certain", "undef", "register", "reads", "." ]	[ "X86", "X86", "0", "0" ]	X86InstrInfo106	getUndefRegClearance	X86	CPU	LLVM	766	78	1	[]
[ "<s>", "static", "void", "reorder_var_tracking_notes", "(", "void", ")", "{", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx_insn", "", "insn", ",", "", "next", ";", "rtx_insn", "*", "queue", "=", "NULL", ";", "bool"...	[ "Ensure", "that", "no", "var", "tracking", "notes", "are", "emitted", "in", "the", "middle", "of", "a", "three-instruction", "bundle", "." ]	[ "tilepro" ]	tilepro	reorder_var_tracking_notes	tilepro	VLIW	GCC	767	214	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", "....	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "X86", "X86", "X86" ]	X86FrameLowering103	hasFP	X86	CPU	LLVM	768	113	1	[]
[ "<s>", "static", "tree", "rs6000_builtin_md_vectorized_function", "(", "tree", "fndecl", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "machine_mode", "in_mode", ",", "out_mode", ";", "int", "in_n", ",", "out_n", ";", "if", "(", "TARGET_DEBUG_BUILTI...	[ "Implement", "targetm.vectorize.builtin_md_vectorized_function", "." ]	[ "rs6000", "\"rs6000_builtin_md_vectorized_function (%s, %s, %s)\\n\"", "4", "4", "2", "2", "4", "4", "2", "2" ]	rs6000	rs6000_builtin_md_vectorized_function	rs6000	CPU	GCC	769	275	1	[]
[ "<s>", "static", "bool", "mn10300_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "HOST_WIDE_INT", "size", ";", "if", "("...	[ "Return", "true", "when", "a", "parameter", "should", "be", "passed", "by", "reference", "." ]	[ "mn10300", "8", "0" ]	mn103004	mn10300_pass_by_reference	mn10300	MPU	GCC	770	54	1	[]
[ "<s>", "static", "bool", "is_microcoded_insn", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", "\|\|", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "\|\|", "GET_CODE", "(", ...	[ "The", "function", "returns", "a", "true", "if", "INSN", "is", "microcoded", ".", "Return", "false", "otherwise", "." ]	[ "powerpcspe" ]	powerpcspe	is_microcoded_insn	powerpcspe	CPU	GCC	771	141	1	[]
[ "<s>", "void", "optimization_options", "(", "int", "level", "ATTRIBUTE_UNUSED", ",", "int", "size", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", ")", "flag_errno_math", "=", "0", ";", "set_param_value", "(", "\"max-grow-copy-bb-insns\"...	[ "Change", "optimizations", "to", "be", "performed", ",", "depending", "on", "the", "optimization", "level", ".", "LEVEL", "is", "the", "optimization", "level", "specified", ";", "2", "if", "`", "-O2", "'", "is", "specified", ",", "1", "if", "`", "-O", "'...	[ "rs6000", "0", "\"max-grow-copy-bb-insns\"", "16" ]	rs60003	optimization_options	rs6000	CPU	GCC	772	30	1	[]
[ "<s>", "bool", "c6x_block_reg_pad_upward", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", ",", "bool", "first", ")", "{", "HOST_WIDE_INT", "size", ";", "if", "(", "!", "TARGET_BIG_ENDIAN", ")", "return", "true", ";", "if", "(", "!"...	[ "Return", "true", "if", "BLOCK_REG_PADDING", "(", "MODE", ",", "TYPE", ",", "FIRST", ")", "should", "return", "upward", "rather", "than", "downward", "." ]	[ "c6x", "3" ]	c6x	c6x_block_reg_pad_upward	c6x	VLIW	GCC	773	54	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "PPCTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getNewValOperand", "(", ")", "->", "getType", "(", ")", ...	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "PowerPC", "PPC", "128" ]	PPCISelLowering11	shouldExpandAtomicCmpXchgInIR	PowerPC	CPU	LLVM	774	58	1	[]
[ "<s>", "SDValue", "mprocTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "mproc", "mproc", "ISD::InputArg" ]	mprocISelLowering	LowerCallResult	mproc	Virtual ISA	LLVM	775	46	1	[]
[ "<s>", "static", "bool", "sh_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "return", "(", "TARGET_SHMEDIA", "?", "(", "(", "mode", "!=", "DFmode", "&&", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_VECTOR_FLOAT", ")", "\|\|...	[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "can_store_by_pieces", "constructs", "VOIDmode", "CONST_DOUBLEs", "." ]	[ "sh" ]	sh4	sh_legitimate_constant_p	sh	CPU	GCC	776	72	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "::", "ArgumentListType", "&", "Args", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "VRegs", ")", "const", "{",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "AArch64", "AArch64", "16", "AArch64", "AArch64", "0", "MVT::getVT", "ISD::ArgFlagsTy", "\"Call operand has unhandled type\"", "\"We have a different number of location and args?!\"", "0", "\"Not yet implemented\"", "\"Unknown loc info!\"", "0", "\"Not yet implemented\"" ]	AArch64CallLowering6	lowerFormalArguments	AArch64	CPU	LLVM	777	355	1	[]
[ "<s>", "const", "char", "*", "PIC16TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "PIC16ISD", "::", "Lo", ":", "return", "\"PIC16ISD:...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "PIC16", "PIC16", "PIC16ISD::Lo", "\"PIC16ISD::Lo\"", "PIC16ISD::Hi", "\"PIC16ISD::Hi\"", "PIC16ISD::MTLO", "\"PIC16ISD::MTLO\"", "PIC16ISD::MTHI", "\"PIC16ISD::MTHI\"", "PIC16ISD::MTPCLATH", "\"PIC16ISD::MTPCLATH\"", "PIC16ISD::PIC16Connect", "\"PIC16ISD::PIC16Connect\"", "PIC16ISD::Ban...	PIC16ISelLowering	getTargetNodeName	PIC16	MPU	LLVM	778	216	1	[]
[ "<s>", "SDNode", "", "X86DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "MachineFunction", "", "MF", "=", "CurBB", "->", "getParent", "(", ")", ";", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "X86", "X86" ]	X86ISelDAGToDAG104	getGlobalBaseReg	X86	CPU	LLVM	779	51	1	[]
[ "<s>", "int", "mips_class_max_nregs", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ")", "{", "int", "size", ";", "HARD_REG_SET", "left", ";", "size", "=", "0x8000", ";", "COPY_HARD_REG_SET", "(", "left", ",", "reg_class_contents", "[", "(",...	[ "Implement", "CLASS_MAX_NREGS", ".", "Usually", "all", "registers", "are", "word-sized", ".", "The", "only", "supported", "exception", "is", "-mgp64", "-msingle-float", ",", "which", "has", "64-bit", "words", "but", "32-bit", "float", "registers", ".", "A", "wor...	[ "mips", "0x8000", "4", "1" ]	mips7	mips_class_max_nregs	mips	CPU	GCC	780	181	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "TeakFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "return", "MBB", "....	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Teak", "Teak" ]	TeakFrameLowering	eliminateCallFramePseudoInstr	Teak	DSP	LLVM	781	31	1	[]
[ "<s>", "static", "void", "m68hc11_reassign_regs", "(", "rtx", "first", ")", "{", "rtx", "insn", ";", "ix_reg", "=", "gen_rtx_REG", "(", "HImode", ",", "HARD_X_REGNUM", ")", ";", "iy_reg", "=", "gen_rtx_REG", "(", "HImode", ",", "HARD_Y_REGNUM", ")", ";", "...	[ "Scan", "all", "the", "insn", "and", "re-affects", "some", "registers", "-", "The", "Z", "register", "(", "if", "it", "was", "used", ")", ",", "is", "affected", "to", "X", "or", "Y", "depending", "on", "the", "instruction", "." ]	[ "m68hc11", "\"insn not handled by Z replacement:\\n\"" ]	m68hc111	m68hc11_reassign_regs	m68hc11	MPU	GCC	782	233	1	[]
[ "<s>", "MachineBasicBlock", "", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "AArch64", "AArch64", "0", "\"Unexpected instruction for custom inserter!\"", "AArch64::F128CSEL", "\"Unexpected instruction for custom inserter!\"" ]	AArch64ISelLowering84	EmitInstrWithCustomInserter	AArch64	CPU	LLVM	783	80	1	[]
[ "<s>", "const", "MCRegisterInfo", "*", "getRegInfo", "(", ")", "const", "{", "return", "RegInfo", ";", "}", "</s>" ]	[ "getRegInfo", "-", "Return", "information", "about", "the", "registers", "currently", "in", "use", "." ]	[ "AArch64" ]	AArch64Disassembler31	getRegInfo	AArch64	CPU	LLVM	784	12	1	[]
[ "<s>", "static", "void", "rs6000_set_up_by_prologue", "(", "struct", "hard_reg_set_container", "*", "set", ")", "{", "if", "(", "!", "TARGET_SINGLE_PIC_BASE", "&&", "TARGET_TOC", "&&", "TARGET_MINIMAL_TOC", "&&", "get_pool_size", "(", ")", "!=", "0", ")", "add_to_...	[ "Add", "r30", "to", "hard", "reg", "set", "if", "the", "prologue", "sets", "it", "up", "and", "it", "is", "not", "pic_offset_table_rtx", "." ]	[ "rs6000", "0" ]	rs60004	rs6000_set_up_by_prologue	rs6000	CPU	GCC	785	38	1	[]
[ "<s>", "static", "void", "pa_output_pic_pcrel_sequence", "(", "rtx", "*", "operands", ")", "{", "gcc_assert", "(", "SYMBOL_REF_P", "(", "operands", "[", "0", "]", ")", "\|\|", "LABEL_P", "(", "operands", "[", "0", "]", ")", ")", ";", "if", "(", "TARGET_PA_...	[ "Output", "a", "PIC", "pc-relative", "instruction", "sequence", "to", "load", "the", "address", "of", "OPERANDS", "[", "0", "]", "to", "register", "OPERANDS", "[", "2", "]", ".", "OPERANDS", "[", "0", "]", "is", "a", "symbol", "ref", "or", "a", "code",...	[ "pa", "0", "0", "3", "\"L\"", "3", "\"mfia %1\"", "\"addil L'%0-%l3,%1\"", "\"ldo R'%0-%l3(%%r1),%2\"", "\"mfia %1\"", "\"addil L'%0-$PIC_pcrel$0+12,%1\"", "\"ldo R'%0-$PIC_pcrel$0+16(%%r1),%2\"", "\"{bl\|b,l} .+8,%1\"", "3", "\"addil L'%0-%l3,%1\"", "\"L\"", "3", "\"ldo R'%0-%l3(%%...	pa	pa_output_pic_pcrel_sequence	pa	CPU	GCC	786	195	1	[]
[ "<s>", "bool", "Thumb1FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "ARM", "ARM::tPUSH", "0", "1", "ARM::LR" ]	Thumb1FrameLowering (2)	spillCalleeSavedRegisters	ARM	CPU	LLVM	787	206	1	[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "BPF", "BPF", "ISD::OutputArg", "BPFISD::RET_FLAG", "16", "\"only integer returns supported\"", "MVT::Other", "BPF", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "MVT::Other" ]	BPFISelLowering17	LowerReturn	BPF	Virtual ISA	LLVM	788	291	1	[]
[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "X86", "X86", "X86", "1", "0" ]	X86ISelLowering (2)3	getConstraintType	X86	CPU	LLVM	789	136	1	[]
[ "<s>", "const", "AMDGPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "R600" ]	AMDGPUSubtarget2	getInstrInfo	R600	GPU	LLVM	790	16	1	[]
[ "<s>", "static", "scalar_int_mode", "rs6000_eh_return_filter_mode", "(", "void", ")", "{", "return", "TARGET_32BIT", "?", "SImode", ":", "word_mode", ";", "}", "</s>" ]	[ "target", "hook", "eh_return_filter_mode" ]	[ "powerpcspe" ]	powerpcspe	rs6000_eh_return_filter_mode	powerpcspe	CPU	GCC	791	15	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", ",", "EVT", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "R600", "SI" ]	SIISelLowering111	isShuffleMaskLegal	R600	GPU	LLVM	792	20	1	[]
[ "<s>", "static", "tree", "gcn_global_lock_addr", "(", ")", "{", "tree", "v", "=", "global_lock_var", ";", "if", "(", "!", "v", ")", "{", "tree", "name", "=", "get_identifier", "(", "\"__reduction_lock\"", ")", ";", "tree", "type", "=", "build_qualified_type"...	[ "Lazily", "generate", "the", "global_lock_var", "decl", "and", "return", "its", "address", "." ]	[ "gcn", "\"__reduction_lock\"", "1", "1", "1", "1", "1" ]	gcn-tree	gcn_global_lock_addr	gcn	GPU	GCC	793	105	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Memory", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "Mips" ]	MipsAsmParser (2)4	isMem	Mips	CPU	LLVM	794	13	1	[]
[ "<s>", "void", "X86AsmParser", "::", "EmitInstruction", "(", "MCInst", "&", "Inst", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "Instrumentation", "->", "InstrumentAndEmitInstruction", "(", "Inst", ",", "Operands", ",", "getCo...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "X86", "X86" ]	X86AsmParser122	EmitInstruction	X86	CPU	LLVM	795	36	1	[]
[ "<s>", "MachineBasicBlock", "", "MipsSETargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "r...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Mips", "Mips", "Mips", "Mips::BPOSGE32_PSEUDO" ]	MipsSEISelLowering1	EmitInstrWithCustomInserter	Mips	CPU	LLVM	796	52	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "ADDriOpc", "=", "TM", ".", "isPPC64", "(",...	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::ADDI8", "PPC::ADDI", "PPC", "PPC", "0" ]	PPCRegisterInfo10	materializeFrameBaseRegister	PowerPC	CPU	LLVM	797	178	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "getAMDGPUTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "("...	[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600" ]	AMDGPUTargetMachine (2)	createMachineScheduler	AMDGPU	GPU	LLVM	798	47	1	[]
[ "<s>", "bool", "MOSAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "true", ";",...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "MOS", "MOS" ]	MOSAsmBackend	fixupNeedsRelaxation	MOS	MPU	LLVM	799	29	1	[]

[ "<s>", "static", "hash_set", "<", "basic_block", ">", "get_all_predecessors", "(", "basic_block", "cfg_bb", ")", "{", "hash_set", "<", "basic_block", ">", "blocks", ";", "auto_vec", "<", "basic_block", ">", "work_list", ";", "hash_set", "<", "basic_block", ">", ...

[ "Recursively", "find", "all", "predecessor", "blocks", "for", "cfg_bb", "." ]

[ "riscv" ]

riscv-vsetvl

get_all_predecessors

riscv

CPU

GCC

700

115

1

[]

[ "<s>", "int", "arc_register_move_cost", "(", "machine_mode", ",", "enum", "reg_class", "from_class", ",", "enum", "reg_class", "to_class", ")", "{", "if", "(", "TARGET_ARC600", ")", "{", "if", "(", "to_class", "==", "MPY_WRITABLE_CORE_REGS", ")", "return", "3", ...

[ "Implement", "TARGET_REGISTER_MOVE_COST", "." ]

[ "arc", "3", "6", "6", "8", "100", "2" ]

arc4

arc_register_move_cost

arc

MPU

GCC

701

91

1

[]

[ "<s>", "static", "unsigned", "parse_field", "(", "const", "char", "*", "field", ")", "{", "const", "char", "*", "rest", "=", "strchr", "(", "field", ",", "':'", ")", ";", "char", "*", "after", ";", "unsigned", "fint", "=", "strtol", "(", "rest", "+",...

[ "Returns", "the", "hex", "integer", "that", "is", "after", "'", ":", "'", "for", "the", "FIELD", ".", "Returns", "-1", "is", "returned", "if", "there", "was", "problem", "parsing", "the", "integer", "." ]

[ "aarch64", "1", "16", "1", "1" ]

driver-aarch64

parse_field

aarch64

CPU

GCC

702

57

1

[]

[ "<s>", "int", "aarch64_vec_fpconst_pow_of_2", "(", "rtx", "x", ")", "{", "int", "nelts", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_VECTOR", "||", "!", "CONST_VECTOR_NUNITS", "(", "x", ")", ".", "is_constant", "(", "&", "nelts", ")", ")", ...

[ "If", "X", "is", "a", "vector", "of", "equal", "CONST_DOUBLE", "values", "and", "that", "value", "is", "Y", ",", "return", "the", "aarch64_fpconst_pow_of_2", "of", "Y", ".", "Otherwise", "return", "-1", "." ]

[ "aarch64", "1", "1", "0", "0", "1", "1", "1" ]

aarch64

aarch64_vec_fpconst_pow_of_2

aarch64

CPU

GCC

703

110

1

[]

[ "<s>", "OperandMatchResultTy", "X86AsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "bool", "Result", "=", "ParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "X86", "X86" ]

X86AsmParser (2)4

tryParseRegister

X86

CPU

LLVM

704

69

1

[]

[ "<s>", "const", "MINA32MCExpr", "*", "MINA32MCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "MINA32MCExpr", "(", "Kind", ",", "Expr", ")",...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "MINA32", "MINA32", "MINA32", "MINA32" ]

MINA32MCExpr

create

MINA32

CPU

LLVM

705

33

1

[]

[ "<s>", "static", "bool", "iq2000_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "size", ";", "if", "(", "...

[ "Return", "true", "when", "an", "argument", "must", "be", "passed", "by", "reference", "." ]

[ "iq2000", "0", "1", "0", "1" ]

iq2000

iq2000_pass_by_reference

iq2000

CPU

GCC

706

109

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "AArch64", "AArch64", "128", "128" ]

AArch64ISelLowering

shouldExpandAtomicRMWInIR

AArch64

CPU

LLVM

707

76

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "X86", "X86", "1", "X86::CondCode", "0", "X86::COND_S", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "2", "2", "2" ]

X86InstrInfo109

canInsertSelect

X86

CPU

LLVM

708

183

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI",...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "ARM", "ARM", "ARM", "ARM::FPCXTNS", "ARM", "ARM::R10", "ARM::R11", "ARM::R8", "ARM::R9", "ARM::DPRRegClass", "ARM::R12" ]

ARMFrameLowering100

assignCalleeSavedSpillSlots

ARM

CPU

LLVM

709

169

1

[]

[ "<s>", "static", "int", "ia64_first_cycle_multipass_dfa_lookahead", "(", "void", ")", "{", "return", "(", "reload_completed", "?", "6", ":", "4", ")", ";", "}", "</s>" ]

[ "If", "the", "following", "function", "returns", "TRUE", ",", "we", "will", "use", "the", "DFA", "insn", "scheduler", "." ]

[ "ia64", "6", "4" ]

ia64

ia64_first_cycle_multipass_dfa_lookahead

ia64

CPU

GCC

710

17

1

[]

[ "<s>", "static", "rtx", "arm_expand_acle_builtin", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "if", "(", "fcode", "==", "ARM_BUILTIN_SAT_IMM_CHECK", ")", "{", "rtx", "min_sat", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "e...

[ "Expand", "an", "ACLE", "builtin", ",", "i.e", ".", "those", "registered", "only", "if", "their", "respective", "target", "constraints", "are", "met", ".", "This", "check", "happens", "within", "arm_expand_builtin_args", "." ]

[ "arm", "1", "2", "0", "\"saturation bit range must be in the range [%wd, %wd]\"", "\"saturation bit range must be a constant immediate\"" ]

arm-builtins

arm_expand_acle_builtin

arm

CPU

GCC

711

180

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "TPC" ]

TPCAsmParser

isMem

TPC

Virtual ISA

LLVM

712

11

1

[]

[ "<s>", "const", "X86Subtarget", "*", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";", "}", "</s>" ]

[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)

getSubtarget

X86

CPU

LLVM

713

12

1

[]

[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "ARMGenSubtargetInfo", "(", "TT", ",", "CPU", ",", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM", "\"generic\"", "ARM", "ARM", "\",\"", "\"eabi\"", "ARM", "8", "5", "0" ]

ARMSubtarget9

ARMSubtarget

ARM

CPU

LLVM

714

433

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ")", ":", "X86GenSubtargetInfo", "(", "TT", ","...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86" ]

X86Subtarget99

X86Subtarget

X86

CPU

LLVM

715

266

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "DEBUG", "(", "dbgs", "(", "...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "Hexagon", "Hexagon", "\"code size not handled\"", "\"\\nRemoving branches out of \"", "0", "Hexagon::J2_jump", "\"Malformed basic block: unconditional branch not last\"" ]

HexagonInstrInfo13

removeBranch

Hexagon

DSP

LLVM

716

138

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", "M...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "X86", "X86", "X86::CMP64ri32", "X86::CMP64ri8", "X86::CMP32ri", "X86::CMP32ri8", "X86::CMP16ri", "X86::CMP16ri8", "X86::CMP8ri", "1", "0", "0", "0", "1", "X86::SUB64rm", "X86::SUB32rm", "X86::SUB16rm", "X86::SUB8rm", "1", "0", "0", "0", "X86::SUB64rr", "X86::SUB32rr", ...

X86InstrInfo112

analyzeCompare

X86

CPU

LLVM

717

458

1

[]

[ "<s>", "void", "PPCInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "PowerPC", "PPC", "4", "0" ]

PPCInstrInfo8

loadRegFromStackSlot

PowerPC

CPU

LLVM

718

118

1

[]

[ "<s>", "static", "int", "ix86_avx_u128_mode_needed", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "DEBUG_INSN_P", "(", "insn", ")", ")", "return", "AVX_U128_ANY", ";", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "rtx", "link", ";", "for", "(...

[ "Return", "needed", "mode", "for", "entity", "in", "optimize_mode_switching", "pass", "." ]

[ "i386", "1", "0", "0", "0", "1" ]

i386

ix86_avx_u128_mode_needed

i386

CPU

GCC

719

270

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubta...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "\"SGPR spill should have been removed in SILowerSGPRSpills\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_32RegClass" ]

SIFrameLowering20

processFunctionBeforeFrameFinalized

AMDGPU

GPU

LLVM

720

176

1

[]

[ "<s>", "Instruction", "*", "ARMTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "if", "(", "!", "getInsertFencesForAtomic", "(...

[ "Custom", "Lower", "{", "." ]

[ "ARM", "ARM", "\"Invalid fence: unordered/non-atomic\"", "ARM_MB::ISHST", "ARM_MB::ISH", "\"Unknown fence ordering in emitLeadingFence\"" ]

ARMISelLowering (2)2

emitLeadingFence

ARM

CPU

LLVM

721

111

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "MMIX" ]

MMIXAsmBackend

mayNeedRelaxation

MMIX

CPU

LLVM

722

20

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "if", "(", "OptExecMaskPreRA", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIOptimizeExecMaskingPreRAID", ")", ";", "insertPass", "(", "&", "SIOptimizeExecMaskingPreR...

[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine104

addOptimizedRegAlloc

AMDGPU

GPU

LLVM

723

85

1

[]

[ "<s>", "static", "bool", "dimode_scalar_to_vector_candidate_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "def_set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "def_set", ")", "return", "false", ";", "if", "(", "has_non_address_hard_reg", ...

[ "The", "DImode", "version", "of", "scalar_to_vector_candidate_p", "." ]

[ "i386", "1", "1", "1", "0", "1", "1", "1", "0", "63", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0" ]

i3867

dimode_scalar_to_vector_candidate_p

i386

CPU

GCC

724

473

1

[]

[ "<s>", "static", "int", "mcore_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "reg", "=", "ROUND_REG", "(", "*", "get_cumulative_args", "(", "cum", ")", ",", "arg", ".", "mode", ")", ";", ...

[ "Returns", "the", "number", "of", "bytes", "of", "argument", "registers", "required", "to", "hold", "*", "part", "*", "of", "a", "parameter", "of", "machine", "mode", "MODE", "and", "type", "TYPE", "(", "which", "may", "be", "NULL", "if", "the", "type", ...

[ "mcore", "0", "0", "0", "0" ]

mcore

mcore_arg_partial_bytes

mcore

MPU

GCC

725

94

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DwarfWriter", ">", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86AsmPrinter30

getAnalysisUsage

X86

CPU

LLVM

726

41

1

[]

[ "<s>", "bool", "NPEnginePassConfig", "::", "addPreEmitPass", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "NPEngine" ]

NPEngineTargetMachine

addPreEmitPass

NPEngine

Virtual ISA

LLVM

727

11

1

[]

[ "<s>", "MachineBasicBlock", "*", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "getTargetMachine", "(", ")", "."...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::SELECT_CC_QFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::SELECT_CC_QFP_FCC", "SP::FBCOND", "SPCC::CondCodes", ...

SparcISelLowering21

EmitInstrWithCustomInserter

Sparc

CPU

LLVM

728

386

1

[]

[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "b...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "Mips::fixup_MICROMIPS_PC10_S1", "2", "Mips::fixup_Mips_64", "8", "4", "0", "Mips", "0", "Mips", "1", "8", "1", "64", "0", "Mips", "1", "8", "0xff" ]

MipsAsmBackend15

applyFixup

Mips

CPU

LLVM

729

326

1

[]

[ "<s>", "yaml", "::", "MachineFunctionInfo", "*", "GCNTargetMachine", "::", "createDefaultFuncInfoYAML", "(", ")", "const", "{", "return", "new", "yaml", "::", "SIMachineFunctionInfo", "(", ")", ";", "}", "</s>" ]

[ "Allocate", "and", "return", "a", "default", "initialized", "instance", "of", "the", "YAML", "representation", "for", "the", "MachineFunctionInfo", "." ]

[ "AMDGPU", "SI" ]

AMDGPUTargetMachine (2)1

createDefaultFuncInfoYAML

AMDGPU

GPU

LLVM

730

20

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", "->", "getOper...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"", "PPC::DBG_VALUE", "16", "0" ]

PPCRegisterInfo (2)2

isFrameOffsetLegal

PowerPC

CPU

LLVM

731

133

1

[]

[ "<s>", "bool", "MINA32DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MINA32Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "MINA32", "MINA32", "MINA32" ]

MINA32ISelDAGToDAG

runOnMachineFunction

MINA32

CPU

LLVM

732

31

1

[]

[ "<s>", "bool", "SIInsertSkips", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "16", "AMDGPU::SI_MASK_BRANCH", "0", "AMDGPU::S_BRANCH", "0", "AMDGPU::SI_KILL_F32_COND_IMM_TERMINATOR", "AMDGPU::SI_KILL_I1_TERMINATOR", "AMDGPU::SI_RETURN_TO_EPILOG", "SI", "AMDGPU::S_BRANCH" ]

SIInsertSkips17

runOnMachineFunction

AMDGPU

GPU

LLVM

733

503

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 branch relaxation pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"AArch64 branch relaxation pass\"" ]

AArch64BranchRelaxation1

getPassName

AArch64

CPU

LLVM

734

13

1

[]

[ "<s>", "static", "int", "uses_TOC", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", ")"...

[ "This", "retuns", "nonzero", "if", "the", "current", "function", "uses", "the", "TOC", ".", "This", "is", "determined", "by", "the", "presence", "of", "(", "unspec", "...", "7", ")", ",", "which", "is", "generated", "by", "the", "various", "load_toc_", "...

[ "powerpcspe", "0", "0", "0", "0", "1", "1", "0" ]

powerpcspe

uses_TOC

powerpcspe

CPU

GCC

735

134

1

[]

[ "<s>", "void", "Hexagon_CCState", "::", "AnalyzeCallOperands", "(", "SmallVectorImpl", "<", "EVT", ">", "&", "ArgVTs", ",", "SmallVectorImpl", "<", "ISD", "::", "ArgFlagsTy", ">", "&", "Flags", ",", "Hexagon_CCAssignFn", "Fn", ")", "{", "unsigned", "NumOps", "...

[ "AnalyzeCallOperands", "-", "Same", "as", "above", "except", "it", "takes", "vectors", "of", "types", "and", "argument", "flags", "." ]

[ "Hexagon", "Hexagon", "ISD::ArgFlagsTy", "Hexagon", "0", "ISD::ArgFlagsTy", "1", "1", "\"Call operand #\"", "\" has unhandled type \"", "\"\\n\"" ]

HexagonCallingConvLower

AnalyzeCallOperands

Hexagon

DSP

LLVM

736

121

1

[]

[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subta...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "X86", "X86", "MVT::v32i1", "MVT::v32i8" ]

X86ISelLowering102

getRegisterTypeForCallingConv

X86

CPU

LLVM

737

51

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableCondOpt", ")", "addPass", "(", "createAArch64ConditionOptimizerPass", "(", ")", ")", ";", "if", "(", "EnableCCMP", ")", "addPass", "(", "createAArch64ConditionalCompares", "("...

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine17

addILPOpts

AArch64

CPU

LLVM

738

82

1

[]

[ "<s>", "bool", "MOSCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineFunction", ...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "MOS", "MOS", "MOS", "MOS::RTI", "MOS::RTS", "\"Need one MVT for each VReg.\"", "\"Need one LLT for each VReg.\"", "0", "1", "0", "2", "MOS", "MOS" ]

MOSCallLowering

lowerReturn

MOS

MPU

LLVM

739

368

1

[]

[ "<s>", "void", "AlphaFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", ...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Alpha", "Alpha", "Alpha::RETDAG", "Alpha::RETDAGp", "\"Can only insert epilog into returning blocks\"", "Alpha::BISr", "Alpha::R30", "Alpha::R15", "Alpha::R15", "Alpha::LDQ", "Alpha::R15", "0", "Alpha::R15", "0", "Alpha::IMM_HIGH", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alph...

AlphaFrameLowering

emitEpilogue

Alpha

MPU

LLVM

740

336

1

[]

[ "<s>", "void", "PPCInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "PowerPC", "PPC" ]

PPCInstPrinter1

printRegName

PowerPC

CPU

LLVM

741

22

1

[]

[ "<s>", "void", "HexagonCommonGEP", "::", "removeDeadCode", "(", ")", "{", "ValueVect", "BO", ";", "BO", ".", "push_back", "(", "&", "Fn", "->", "front", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "BO", ".", "size", ...

[ "Remove", "all", "dead", "instructions", "between", "the", "I", "and", "E", "." ]

[ "Hexagon", "Hexagon", "0" ]

HexagonCommonGEP12

removeDeadCode

Hexagon

DSP

LLVM

742

175

1

[]

[ "<s>", "static", "void", "m32c_function_arg_advance", "(", "cumulative_args_t", "ca_v", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=...

[ "Implements", "FUNCTION_ARG_ADVANCE", ".", "force_mem", "is", "set", "for", "functions", "returning", "structures", ",", "so", "we", "always", "reset", "that", ".", "Otherwise", ",", "we", "only", "need", "to", "know", "the", "sequence", "number", "of", "the",...

[ "m32c", "0" ]

m32c3

m32c_function_arg_advance

m32c

MPU

GCC

743

48

1

[]

[ "<s>", "Sched", "::", "Preference", "PPCTargetLowering", "::", "getSchedulingPreference", "(", "SDNode", "*", "N", ")", "const", "{", "if", "(", "DisableILPPref", ")", "return", "TargetLowering", "::", "getSchedulingPreference", "(", "N", ")", ";", "return", "Sc...

[ "Some", "scheduler", ",", "e.g", "." ]

[ "PowerPC", "PPC" ]

PPCISelLowering (2)1

getSchedulingPreference

PowerPC

CPU

LLVM

744

31

1

[]

[ "<s>", "static", "int", "n_dregs_to_save", "(", "bool", "is_inthandler", ")", "{", "unsigned", "i", ";", "for", "(", "i", "=", "REG_R0", ";", "i", "<=", "REG_R7", ";", "i", "++", ")", "{", "if", "(", "regs_ever_live", "[", "i", "]", "&&", "(", "is_...

[ "Compute", "the", "number", "of", "DREGS", "to", "save", "with", "a", "push_multiple", "operation", ".", "This", "could", "include", "registers", "that", "are", "n't", "modified", "in", "the", "function", ",", "since", "push_multiple", "only", "takes", "a", ...

[ "bfin", "1", "0", "1", "0" ]

bfin2

n_dregs_to_save

bfin

DSP

GCC

745

104

1

[]

[ "<s>", "bool", "PatmosSPMark", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"[Single-Path] Mark function reachable from single-path roots\\n\"", ")", ";", "MMI", "=", "&", "getAnalysis", "<", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Patmos", "Patmos", "\"[Single-Path] Mark function reachable from single-path roots\\n\"", "\"sp-root\"", "\"sp-reachable\"", "Patmos", "Patmos" ]

PatmosSPMark1

runOnMachineFunction

Patmos

VLIW

LLVM

746

95

1

[]

[ "<s>", "const", "uint16_t", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "bool", "callsEHReturn", "=", "false", ";", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "cal...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "X86", "X86" ]

X86RegisterInfo36

getCalleeSavedRegs

X86

CPU

LLVM

747

112

1

[]

[ "<s>", "unsigned", "MipsTargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "if", "(", "isN64", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_GPRel64BlockAddress", ";", "return", "TargetLowering", "::", "getJumpTableEncoding", "(", ")...

[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]

[ "Mips", "Mips" ]

MipsISelLowering62

getJumpTableEncoding

Mips

CPU

LLVM

748

27

1

[]

[ "<s>", "bool", "X86FastPreTileConfig", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MFunc", ")", "{", "MF", "=", "&", "MFunc", ";", "MRI", "=", "&", "MFunc", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "MFunc", ".", "getSubtarget", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "X86", "1", "0", "X86::TILERegClassID", "3" ]

X86FastPreTileConfig

runOnMachineFunction

X86

CPU

LLVM

749

255

1

[]

[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]

[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]

[ "PowerPC" ]

PPCSubtarget (2)

getTargetTriple

PowerPC

CPU

LLVM

750

12

1

[]

[ "<s>", "MachineInstr", "*", "HexagonInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "int", "FI", ")", "const", "{", "return", "nullptr", ";", "}"...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo27

foldMemoryOperandImpl

Hexagon

DSP

LLVM

751

29

1

[]

[ "<s>", "const", "node_value_type", "&", "getValue", "(", ")", "const", "{", "return", "Value", ";", "}", "</s>" ]

[ "Return", "the", "contained", "Value", "." ]

[ "X86" ]

ImmutableGraph

getValue

X86

CPU

LLVM

752

12

1

[]

[ "<s>", "static", "rtx", "v850_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "rtx", "r...

[ "Return", "an", "RTX", "to", "represent", "where", "an", "argument", "with", "mode", "MODE", "and", "type", "TYPE", "will", "be", "passed", "to", "a", "function", ".", "If", "the", "result", "is", "NULL_RTX", ",", "the", "argument", "will", "be", "pushed...

[ "v850", "1", "1", "1", "4", "1", "1", "4", "4", "0", "6", "1", "7", "2", "8", "3", "9" ]

v8504

v850_function_arg

v850

MPU

GCC

753

262

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "BranchPr...

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "ARM", "ARM", "1024", "1", "1", "4", "4", "4", "1", "10" ]

ARMBaseInstrInfo1

isProfitableToIfCvt

ARM

CPU

LLVM

754

257

1

[]

[ "<s>", "static", "vl_vtype_info", "get_vl_vtype_info", "(", "const", "insn_info", "*", "insn", ")", "{", "set_info", "*", "set", "=", "nullptr", ";", "rtx", "avl", "=", "::", "get_avl", "(", "insn", "->", "rtl", "(", ")", ")", ";", "if", "(", "avl", ...

[ "Get", "VL/VTYPE", "information", "for", "INSN", "." ]

[ "riscv" ]

riscv-vsetvl

get_vl_vtype_info

riscv

CPU

GCC

755

256

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateMem", "(", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "Base", ",", "const", "MCExpr", "*", "Off", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MipsAsmParser", "&", "Parse...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsAsmParser

CreateMem

Mips

CPU

LLVM

756

82

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::GPR64commonRegClass", "AArch64::GPR64commonRegClass", "AArch64::isX18ReservedByDefault", "18", "19", "20", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget12

AArch64Subtarget

AArch64

CPU

LLVM

757

202

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "f16", "&&", "!", "Subtarget", ".", "hasStdExtZfh", "(",...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "RI5CY", "RISCV", "MVT::f16", "MVT::f32", "MVT::f64" ]

RISCVISelLowering

isFPImmLegal

RI5CY

CPU

LLVM

758

91

1

[]

[ "<s>", "static", "int", "ia64_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "words", "=", "ia64_function_arg...

[ "Return", "number", "of", "bytes", ",", "at", "the", "beginning", "of", "the", "argument", ",", "that", "must", "be", "put", "in", "registers", ".", "0", "is", "the", "argument", "is", "entirely", "in", "registers", "or", "entirely", "in", "memory", "." ...

[ "ia64", "0", "0" ]

ia64

ia64_arg_partial_bytes

ia64

CPU

GCC

759

92

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "Xtensa" ]

XtensaAsmBackend

mayNeedRelaxation

Xtensa

MPU

LLVM

760

20

1

[]

[ "<s>", "bool", "s390_can_eliminate", "(", "int", "from", ",", "int", "to", ")", "{", "if", "(", "from", "==", "BASE_REGNUM", "&&", "to", "==", "BASE_REGNUM", ")", "{", "if", "(", "TARGET_CPU_ZARCH", ")", "{", "s390_init_frame_layout", "(", ")", ";", "ret...

[ "Return", "true", "if", "register", "FROM", "can", "be", "eliminated", "via", "register", "TO", "." ]

[ "s390" ]

s3903

s390_can_eliminate

s390

MPU

GCC

761

96

1

[]

[ "<s>", "StringRef", "getString", "(", ")", "const", "{", "return", "Data", ";", "}", "</s>" ]

[ "Returns", "features", "as", "a", "string", "." ]

[ "TVM" ]

TVMMCExpr

getString

TVM

Virtual ISA

LLVM

762

10

1

[]

[ "<s>", "static", "sbitmap", "rs6000_components_for_bb", "(", "basic_block", "bb", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "bitmap", "in", "=", "DF_LIVE_IN", "(", "bb", ")", ";", "bitmap", "gen", "=", "&", "DF_LIVE_BB...

[ "Implement", "TARGET_SHRINK_WRAP_COMPONENTS_FOR_BB", "." ]

[ "powerpcspe", "32", "64", "0" ]

powerpcspe

rs6000_components_for_bb

powerpcspe

CPU

GCC

763

189

1

[]

[ "<s>", "SDValue", "AAPTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "AAP", "AAP", "ISD::InputArg", "16", "AAP", "0", "1", "2", "0", "0", "32", "1u", "32" ]

AAPISelLowering

LowerCallResult

AAP

MPU

LLVM

764

222

1

[]

[ "<s>", "static", "int", "ix86_mode_after", "(", "int", "entity", ",", "int", "mode", ",", "rtx_insn", "*", "insn", ")", "{", "switch", "(", "entity", ")", "{", "case", "AVX_U128", ":", "return", "ix86_avx_u128_mode_after", "(", "mode", ",", "insn", ")", ...

[ "Return", "the", "mode", "that", "an", "insn", "results", "in", "." ]

[ "i386" ]

i3864

ix86_mode_after

i386

CPU

GCC

765

54

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "getUndefRegClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "hasUndefRegUpdate", "(", "MI", ".", "...

[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "certain", "undef", "register", "reads", "." ]

[ "X86", "X86", "0", "0" ]

X86InstrInfo106

getUndefRegClearance

X86

CPU

LLVM

766

78

1

[]

[ "<s>", "static", "void", "reorder_var_tracking_notes", "(", "void", ")", "{", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx_insn", "*", "insn", ",", "*", "next", ";", "rtx_insn", "*", "queue", "=", "NULL", ";", "bool"...

[ "Ensure", "that", "no", "var", "tracking", "notes", "are", "emitted", "in", "the", "middle", "of", "a", "three-instruction", "bundle", "." ]

[ "tilepro" ]

tilepro

reorder_var_tracking_notes

tilepro

VLIW

GCC

767

214

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", "....

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "X86", "X86", "X86" ]

X86FrameLowering103

hasFP

X86

CPU

LLVM

768

113

1

[]

[ "<s>", "static", "tree", "rs6000_builtin_md_vectorized_function", "(", "tree", "fndecl", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "machine_mode", "in_mode", ",", "out_mode", ";", "int", "in_n", ",", "out_n", ";", "if", "(", "TARGET_DEBUG_BUILTI...

[ "Implement", "targetm.vectorize.builtin_md_vectorized_function", "." ]

[ "rs6000", "\"rs6000_builtin_md_vectorized_function (%s, %s, %s)\\n\"", "4", "4", "2", "2", "4", "4", "2", "2" ]

rs6000

rs6000_builtin_md_vectorized_function

rs6000

CPU

GCC

769

275

1

[]

[ "<s>", "static", "bool", "mn10300_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "HOST_WIDE_INT", "size", ";", "if", "("...

[ "Return", "true", "when", "a", "parameter", "should", "be", "passed", "by", "reference", "." ]

[ "mn10300", "8", "0" ]

mn103004

mn10300_pass_by_reference

mn10300

MPU

GCC

770

54

1

[]

[ "<s>", "static", "bool", "is_microcoded_insn", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", "||", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", ...

[ "The", "function", "returns", "a", "true", "if", "INSN", "is", "microcoded", ".", "Return", "false", "otherwise", "." ]

[ "powerpcspe" ]

powerpcspe

is_microcoded_insn

powerpcspe

CPU

GCC

771

141

1

[]

[ "<s>", "void", "optimization_options", "(", "int", "level", "ATTRIBUTE_UNUSED", ",", "int", "size", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", ")", "flag_errno_math", "=", "0", ";", "set_param_value", "(", "\"max-grow-copy-bb-insns\"...

[ "Change", "optimizations", "to", "be", "performed", ",", "depending", "on", "the", "optimization", "level", ".", "LEVEL", "is", "the", "optimization", "level", "specified", ";", "2", "if", "`", "-O2", "'", "is", "specified", ",", "1", "if", "`", "-O", "'...

[ "rs6000", "0", "\"max-grow-copy-bb-insns\"", "16" ]

rs60003

optimization_options

rs6000

CPU

GCC

772

30

1

[]

[ "<s>", "bool", "c6x_block_reg_pad_upward", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", ",", "bool", "first", ")", "{", "HOST_WIDE_INT", "size", ";", "if", "(", "!", "TARGET_BIG_ENDIAN", ")", "return", "true", ";", "if", "(", "!"...

[ "Return", "true", "if", "BLOCK_REG_PADDING", "(", "MODE", ",", "TYPE", ",", "FIRST", ")", "should", "return", "upward", "rather", "than", "downward", "." ]

[ "c6x", "3" ]

c6x

c6x_block_reg_pad_upward

c6x

VLIW

GCC

773

54

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "PPCTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getNewValOperand", "(", ")", "->", "getType", "(", ")", ...

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "PowerPC", "PPC", "128" ]

PPCISelLowering11

shouldExpandAtomicCmpXchgInIR

PowerPC

CPU

LLVM

774

58

1

[]

[ "<s>", "SDValue", "mprocTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "mproc", "mproc", "ISD::InputArg" ]

mprocISelLowering

LowerCallResult

mproc

Virtual ISA

LLVM

775

46

1

[]

[ "<s>", "static", "bool", "sh_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "return", "(", "TARGET_SHMEDIA", "?", "(", "(", "mode", "!=", "DFmode", "&&", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_VECTOR_FLOAT", ")", "||...

[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "can_store_by_pieces", "constructs", "VOIDmode", "CONST_DOUBLEs", "." ]

[ "sh" ]

sh4

sh_legitimate_constant_p

sh

CPU

GCC

776

72

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "::", "ArgumentListType", "&", "Args", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "VRegs", ")", "const", "{",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "AArch64", "AArch64", "16", "AArch64", "AArch64", "0", "MVT::getVT", "ISD::ArgFlagsTy", "\"Call operand has unhandled type\"", "\"We have a different number of location and args?!\"", "0", "\"Not yet implemented\"", "\"Unknown loc info!\"", "0", "\"Not yet implemented\"" ]

AArch64CallLowering6

lowerFormalArguments

AArch64

CPU

LLVM

777

355

1

[]

[ "<s>", "const", "char", "*", "PIC16TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "PIC16ISD", "::", "Lo", ":", "return", "\"PIC16ISD:...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "PIC16", "PIC16", "PIC16ISD::Lo", "\"PIC16ISD::Lo\"", "PIC16ISD::Hi", "\"PIC16ISD::Hi\"", "PIC16ISD::MTLO", "\"PIC16ISD::MTLO\"", "PIC16ISD::MTHI", "\"PIC16ISD::MTHI\"", "PIC16ISD::MTPCLATH", "\"PIC16ISD::MTPCLATH\"", "PIC16ISD::PIC16Connect", "\"PIC16ISD::PIC16Connect\"", "PIC16ISD::Ban...

PIC16ISelLowering

getTargetNodeName

PIC16

MPU

LLVM

778

216

1

[]

[ "<s>", "SDNode", "*", "X86DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "MachineFunction", "*", "MF", "=", "CurBB", "->", "getParent", "(", ")", ";", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "X86", "X86" ]

X86ISelDAGToDAG104

getGlobalBaseReg

X86

CPU

LLVM

779

51

1

[]

[ "<s>", "int", "mips_class_max_nregs", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ")", "{", "int", "size", ";", "HARD_REG_SET", "left", ";", "size", "=", "0x8000", ";", "COPY_HARD_REG_SET", "(", "left", ",", "reg_class_contents", "[", "(",...

[ "Implement", "CLASS_MAX_NREGS", ".", "Usually", "all", "registers", "are", "word-sized", ".", "The", "only", "supported", "exception", "is", "-mgp64", "-msingle-float", ",", "which", "has", "64-bit", "words", "but", "32-bit", "float", "registers", ".", "A", "wor...

[ "mips", "0x8000", "4", "1" ]

mips7

mips_class_max_nregs

mips

CPU

GCC

780

181

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "TeakFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "return", "MBB", "....

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Teak", "Teak" ]

TeakFrameLowering

eliminateCallFramePseudoInstr

Teak

DSP

LLVM

781

31

1

[]

[ "<s>", "static", "void", "m68hc11_reassign_regs", "(", "rtx", "first", ")", "{", "rtx", "insn", ";", "ix_reg", "=", "gen_rtx_REG", "(", "HImode", ",", "HARD_X_REGNUM", ")", ";", "iy_reg", "=", "gen_rtx_REG", "(", "HImode", ",", "HARD_Y_REGNUM", ")", ";", "...

[ "Scan", "all", "the", "insn", "and", "re-affects", "some", "registers", "-", "The", "Z", "register", "(", "if", "it", "was", "used", ")", ",", "is", "affected", "to", "X", "or", "Y", "depending", "on", "the", "instruction", "." ]

[ "m68hc11", "\"insn not handled by Z replacement:\\n\"" ]

m68hc111

m68hc11_reassign_regs

m68hc11

MPU

GCC

782

233

1

[]

[ "<s>", "MachineBasicBlock", "*", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "AArch64", "AArch64", "0", "\"Unexpected instruction for custom inserter!\"", "AArch64::F128CSEL", "\"Unexpected instruction for custom inserter!\"" ]

AArch64ISelLowering84

EmitInstrWithCustomInserter

AArch64

CPU

LLVM

783

80

1

[]

[ "<s>", "const", "MCRegisterInfo", "*", "getRegInfo", "(", ")", "const", "{", "return", "RegInfo", ";", "}", "</s>" ]

[ "getRegInfo", "-", "Return", "information", "about", "the", "registers", "currently", "in", "use", "." ]

[ "AArch64" ]

AArch64Disassembler31

getRegInfo

AArch64

CPU

LLVM

784

12

1

[]

[ "<s>", "static", "void", "rs6000_set_up_by_prologue", "(", "struct", "hard_reg_set_container", "*", "set", ")", "{", "if", "(", "!", "TARGET_SINGLE_PIC_BASE", "&&", "TARGET_TOC", "&&", "TARGET_MINIMAL_TOC", "&&", "get_pool_size", "(", ")", "!=", "0", ")", "add_to_...

[ "Add", "r30", "to", "hard", "reg", "set", "if", "the", "prologue", "sets", "it", "up", "and", "it", "is", "not", "pic_offset_table_rtx", "." ]

[ "rs6000", "0" ]

rs60004

rs6000_set_up_by_prologue

rs6000

CPU

GCC

785

38

1

[]

[ "<s>", "static", "void", "pa_output_pic_pcrel_sequence", "(", "rtx", "*", "operands", ")", "{", "gcc_assert", "(", "SYMBOL_REF_P", "(", "operands", "[", "0", "]", ")", "||", "LABEL_P", "(", "operands", "[", "0", "]", ")", ")", ";", "if", "(", "TARGET_PA_...

[ "Output", "a", "PIC", "pc-relative", "instruction", "sequence", "to", "load", "the", "address", "of", "OPERANDS", "[", "0", "]", "to", "register", "OPERANDS", "[", "2", "]", ".", "OPERANDS", "[", "0", "]", "is", "a", "symbol", "ref", "or", "a", "code",...

[ "pa", "0", "0", "3", "\"L\"", "3", "\"mfia %1\"", "\"addil L'%0-%l3,%1\"", "\"ldo R'%0-%l3(%%r1),%2\"", "\"mfia %1\"", "\"addil L'%0-$PIC_pcrel$0+12,%1\"", "\"ldo R'%0-$PIC_pcrel$0+16(%%r1),%2\"", "\"{bl|b,l} .+8,%1\"", "3", "\"addil L'%0-%l3,%1\"", "\"L\"", "3", "\"ldo R'%0-%l3(%%...

pa

pa_output_pic_pcrel_sequence

pa

CPU

GCC

786

195

1

[]

[ "<s>", "bool", "Thumb1FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "ARM", "ARM::tPUSH", "0", "1", "ARM::LR" ]

Thumb1FrameLowering (2)

spillCalleeSavedRegisters

ARM

CPU

LLVM

787

206

1

[]

[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "BPF", "BPF", "ISD::OutputArg", "BPFISD::RET_FLAG", "16", "\"only integer returns supported\"", "MVT::Other", "BPF", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "MVT::Other" ]

BPFISelLowering17

LowerReturn

BPF

Virtual ISA

LLVM

788

291

1

[]

[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "X86", "X86", "X86", "1", "0" ]

X86ISelLowering (2)3

getConstraintType

X86

CPU

LLVM

789

136

1

[]

[ "<s>", "const", "AMDGPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "R600" ]

AMDGPUSubtarget2

getInstrInfo

R600

GPU

LLVM

790

16

1

[]

[ "<s>", "static", "scalar_int_mode", "rs6000_eh_return_filter_mode", "(", "void", ")", "{", "return", "TARGET_32BIT", "?", "SImode", ":", "word_mode", ";", "}", "</s>" ]

[ "target", "hook", "eh_return_filter_mode" ]

[ "powerpcspe" ]

powerpcspe

rs6000_eh_return_filter_mode

powerpcspe

CPU

GCC

791

15

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", ",", "EVT", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "R600", "SI" ]

SIISelLowering111

isShuffleMaskLegal

R600

GPU

LLVM

792

20

1

[]

[ "<s>", "static", "tree", "gcn_global_lock_addr", "(", ")", "{", "tree", "v", "=", "global_lock_var", ";", "if", "(", "!", "v", ")", "{", "tree", "name", "=", "get_identifier", "(", "\"__reduction_lock\"", ")", ";", "tree", "type", "=", "build_qualified_type"...

[ "Lazily", "generate", "the", "global_lock_var", "decl", "and", "return", "its", "address", "." ]

[ "gcn", "\"__reduction_lock\"", "1", "1", "1", "1", "1" ]

gcn-tree

gcn_global_lock_addr

gcn

GPU

GCC

793

105

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Memory", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "Mips" ]

MipsAsmParser (2)4

isMem

Mips

CPU

LLVM

794

13

1

[]

[ "<s>", "void", "X86AsmParser", "::", "EmitInstruction", "(", "MCInst", "&", "Inst", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "Instrumentation", "->", "InstrumentAndEmitInstruction", "(", "Inst", ",", "Operands", ",", "getCo...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "X86", "X86" ]

X86AsmParser122

EmitInstruction

X86

CPU

LLVM

795

36

1

[]

[ "<s>", "MachineBasicBlock", "*", "MipsSETargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "r...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Mips", "Mips", "Mips", "Mips::BPOSGE32_PSEUDO" ]

MipsSEISelLowering1

EmitInstrWithCustomInserter

Mips

CPU

LLVM

796

52

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "ADDriOpc", "=", "TM", ".", "isPPC64", "(",...

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::ADDI8", "PPC::ADDI", "PPC", "PPC", "0" ]

PPCRegisterInfo10

materializeFrameBaseRegister

PowerPC

CPU

LLVM

797

178

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "getAMDGPUTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "("...

[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600" ]

AMDGPUTargetMachine (2)

createMachineScheduler

AMDGPU

GPU

LLVM

798

47

1

[]

[ "<s>", "bool", "MOSAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "true", ";",...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "MOS", "MOS" ]

MOSAsmBackend

fixupNeedsRelaxation

MOS

MPU

LLVM

799

29

1

[]