docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "SystemZ", "SystemZ", "ISD::SIGN_EXTEND", "SystemZISD::MERGE_HIGH", "SystemZISD::MERGE_LOW", "ISD::STORE", "ISD::EXTRACT_VECTOR_ELT", "SystemZISD::JOIN_DWORDS", "ISD::FP_ROUND", "ISD::BSWAP", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::ROTL" ]	SystemZISelLowering104	PerformDAGCombine	SystemZ	CPU	LLVM	500	159	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "*", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "uint16_t", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Src0Idx", "=", "AMDGPU", "::",...	[ "Perform", "target-specific", "instruction", "verification", "." ]	[ "R600", "SI", "0", "0", "1", "\"VOP* instruction uses the constant bus more than once\"", "1", "\"VOP[2C] src1 cannot be an immediate.\"", "1", "\"VOP3 src0 cannot be a literal constant.\"", "1", "\"VOP3 src1 cannot be a literal constant.\"", "1", "\"VOP3 src2 cannot be a literal constant....	SIInstrInfo117	verifyInstruction	R600	GPU	LLVM	501	445	1	[]
[ "<s>", "static", "rtx", "s390_emit_compare_and_swap", "(", "enum", "rtx_code", "code", ",", "rtx", "old", ",", "rtx", "mem", ",", "rtx", "cmp", ",", "rtx", "new_rtx", ",", "machine_mode", "ccmode", ")", "{", "rtx", "cc", ";", "cc", "=", "gen_rtx_REG", "(...	[ "Emit", "a", "SImode", "compare", "and", "swap", "instruction", "setting", "MEM", "to", "NEW_RTX", "if", "OLD", "matches", "CMP", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditiona...	[ "s390" ]	s3906	s390_emit_compare_and_swap	s390	MPU	GCC	502	131	1	[]
[ "<s>", "static", "void", "aarch64_emit_store_exclusive", "(", "machine_mode", "mode", ",", "rtx", "bval", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", ...	[ "Emit", "store", "exclusive", "." ]	[ "aarch64" ]	aarch642	aarch64_emit_store_exclusive	aarch64	CPU	GCC	503	98	1	[]
[ "<s>", "unsigned", "getEUsPerCU", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "return", "4", ";", "}", "</s>" ]	[ "Number", "of", "SIMDs/EUs", "(", "execution", "units", ")", "per", "``", "CU", "''", "(", "``", "compute", "unit", "''", ")", ",", "where", "the", "``", "CU", "''", "is", "the", "unit", "onto", "which", "workgroups", "are", "mapped", "." ]	[ "AMDGPU", "4" ]	AMDGPUBaseInfo	getEUsPerCU	AMDGPU	GPU	LLVM	504	13	1	[]
[ "<s>", "int", "X86TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "SrcVTy", ",", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const"...	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "X86", "X86", "\"Unexpected data type for Gather/Scatter\"", "\"Unexpected type for Ptr argument\"", "2", "4" ]	X86TargetTransformInfo108	getGatherScatterOpCost	X86	CPU	LLVM	505	245	1	[]
[ "<s>", "static", "bool", "arm_cannot_copy_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_tlscall", ")", "return", "true", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX"...	[ "Must", "not", "copy", "any", "rtx", "that", "uses", "a", "pc-relative", "address", "." ]	[ "arm", "1", "1", "0", "1", "1" ]	arm	arm_cannot_copy_insn_p	arm	CPU	GCC	506	155	1	[]
[ "<s>", "MCELFStreamer", "&", "MSP430TargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]	[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]	[ "MSP430", "MSP430" ]	MSP430ELFStreamer	getStreamer	MSP430	MPU	LLVM	507	19	1	[]
[ "<s>", "void", "ix86_register_pragmas", "(", "void", ")", "{", "targetm", ".", "target_option", ".", "pragma_parse", "=", "ix86_pragma_target_parse", ";", "REGISTER_SUBTARGET_PRAGMAS", "(", ")", ";", "}", "</s>" ]	[ "Register", "target", "pragmas", ".", "We", "need", "to", "add", "the", "hook", "for", "parsing", "#", "pragma", "GCC", "option", "here", "rather", "than", "in", "i386.cc", "since", "it", "will", "pull", "in", "various", "preprocessor", "functions", ",", "...	[ "i386" ]	i386-c2	ix86_register_pragmas	i386	CPU	GCC	508	19	1	[]
[ "<s>", "static", "void", "segv_crash_handler", "(", "int", "sig", "ATTRIBUTE_UNUSED", ")", "{", "internal_error", "(", "\"segmentation fault (code)\"", ")", ";", "}", "</s>" ]	[ "On", "Darwin/powerpc", ",", "hitting", "the", "stack", "limit", "turns", "into", "a", "SIGSEGV", ".", "This", "code", "detects", "the", "difference", "between", "hitting", "the", "stack", "limit", "and", "a", "true", "wild", "pointer", "dereference", "by", ...	[ "rs6000", "\"segmentation fault (code)\"" ]	host-darwin	segv_crash_handler	rs6000	CPU	GCC	509	15	1	[]
[ "<s>", "static", "void", "function_arg_record_value_3", "(", "HOST_WIDE_INT", "bitpos", ",", "struct", "function_arg_record_value_parms", "*", "parms", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "unsigned", "int", "startbit", ",", "endbi...	[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "the", "bits", "of", "the", "structure", "between", "parms-", ">", "intoffset", "and", "bitpos", "to", "integer", "registers", "." ]	[ "sparc", "1", "1", "1", "0", "0", "0", "1", "1", "1", "1", "1", "0" ]	sparc4	function_arg_record_value_3	sparc	CPU	GCC	510	238	1	[]
[ "<s>", "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "Ty", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", "return", "AM", ".", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "XCore", "XCore", "0", "4", "0", "4", "0", "1", "0", "1", "0", "2", "3", "0", "2", "0", "0", "4", "0" ]	XCoreISelLowering (2)	isLegalAddressingMode	XCore	MPU	LLVM	511	213	1	[]
[ "<s>", "TargetTransformInfo", "LanaiTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "LanaiTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "Lanai", "Lanai", "Lanai" ]	LanaiTargetMachine3	getTargetTransformInfo	Lanai	CPU	LLVM	512	24	1	[]
[ "<s>", "static", "FunctionType", "", "getType", "(", "LLVMContext", "&", "Context", ",", "unsigned", "id", ")", "{", "Type", "", "ResultTy", "=", "NULL", ";", "SmallVector", "<", "Type", "*", ",", "8", ">", "ArgTys", ";", "bool", "IsVarArg", "=", "fa...	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "MBlaze", "8" ]	MBlazeIntrinsicInfo1	getType	MBlaze	MPU	LLVM	513	46	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Expand special instructions pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"R600 Expand special instructions pass\"" ]	R600ExpandSpecialInstrs	getPassName	R600	GPU	LLVM	514	13	1	[]
[ "<s>", "const", "ARMMCExpr", "", "ARMMCExpr", "::", "Create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "ARMMCExpr", "(", "Kind", ",", "Expr", ")", ";", ...	[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMMCExpr	Create	ARM	CPU	LLVM	515	33	1	[]
[ "<s>", "void", "s390_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "op", "[", "4", "]", ";", "fprintf", "(", "file", ",", "\"# function profiler \\n\"", ")", ";", "op", "[", "0", "]", "=", "gen_...	[ "Output", "assembler", "code", "to", "FILE", "to", "call", "a", "profiler", "hook", "." ]	[ "s390", "4", "\"# function profiler \\n\"", "0", "1", "1", "1", "3", "2", "\"__fentry__\"", "\"_mcount\"", "2", "2", "1", "2", "2", "2", "\"1:\\n\"", "\"-mnop-mcount\"", "3", "\"nested functions cannot be profiled \"", "\"with %<-mfentry%> on s390\"", "\"brasl\\t0,%2%K2\"...	s390	s390_function_profiler	s390	MPU	GCC	516	370	1	[]
[ "<s>", "bool", "LinearizedRegion", "::", "isLiveOut", "(", "unsigned", "Reg", ")", "{", "return", "LiveOuts", ".", "count", "(", "Reg", ")", "==", "1", ";", "}", "</s>" ]	[ "isLiveOut", "-", "Determine", "if", "Reg", "is", "live", "out", "from", "MBB", ",", "when", "not", "considering", "PHI", "nodes", "." ]	[ "AMDGPU", "1" ]	AMDGPUMachineCFGStructurizer	isLiveOut	AMDGPU	GPU	LLVM	517	20	1	[]
[ "<s>", "int", "legitimate_pic_operand_p", "(", "rtx", "op", ")", "{", "if", "(", "!", "SYMBOLIC_CONST", "(", "op", ")", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]	[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "."...	[ "s390", "1", "0" ]	s3903	legitimate_pic_operand_p	s390	MPU	GCC	518	22	1	[]
[ "<s>", "void", "AAPInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pri...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "AAP", "AAP" ]	AAPInstPrinter	printInst	AAP	MPU	LLVM	519	38	1	[]
[ "<s>", "bool", "VZeroUpperInserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunc...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86" ]	X86VZeroUpper	runOnMachineFunction	X86	CPU	LLVM	520	69	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "R600", "\"instruction not supported on this GPU\"", "\"unrecognized instruction mnemonic\"", "0ULL", "1", "0", "0", "\"too few operands for instruction\"", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]	AMDGPUAsmParser60	MatchAndEmitInstruction	R600	GPU	LLVM	521	310	1	[]
[ "<s>", "rtx", "riscv_subword", "(", "rtx", "op", ",", "bool", "high_p", ")", "{", "unsigned", "int", "byte", "=", "(", "high_p", "!=", "BYTES_BIG_ENDIAN", ")", "?", "UNITS_PER_WORD", ":", "0", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")",...	[ "Return", "one", "word", "of", "double-word", "value", "OP", ".", "HIGH_P", "is", "true", "to", "select", "the", "high", "part", "or", "false", "to", "select", "the", "low", "part", "." ]	[ "riscv", "0" ]	riscv	riscv_subword	riscv	CPU	GCC	522	92	1	[]
[ "<s>", "int", "xtensa_debugger_regno", "(", "int", "regno", ")", "{", "int", "first", "=", "-", "1", ";", "if", "(", "GP_REG_P", "(", "regno", ")", ")", "{", "regno", "-=", "GP_REG_FIRST", ";", "first", "=", "0", ";", "}", "else", "if", "(", "BR_RE...	[ "Return", "the", "debugger", "register", "number", "to", "use", "for", "'regno", "'", "." ]	[ "xtensa", "1", "0", "16", "48", "0x200", "16", "1", "0" ]	xtensa1	xtensa_debugger_regno	xtensa	MPU	GCC	523	100	1	[]
[ "<s>", "static", "void", "aarch64_set_handled_components", "(", "sbitmap", "components", ")", "{", "for", "(", "unsigned", "regno", "=", "0", ";", "regno", "<=", "LAST_SAVED_REGNUM", ";", "regno", "++", ")", "if", "(", "bitmap_bit_p", "(", "components", ",", ...	[ "Implement", "TARGET_SHRINK_WRAP_SET_HANDLED_COMPONENTS", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_set_handled_components	aarch64	CPU	GCC	524	43	1	[]
[ "<s>", "static", "inline", "bool", "mode_supports_dq_form", "(", "machine_mode", "mode", ")", "{", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_ANY", "]", "&", "RELOAD_REG_QUAD_OFFSET", ")", "!=", "0", ")", ";", "}", ...	[ "Return", "true", "if", "we", "have", "D-form", "addressing", "in", "VSX", "registers", ".", "This", "addressing", "is", "more", "limited", "than", "normal", "d-form", "addressing", "in", "that", "the", "offset", "must", "be", "aligned", "on", "a", "16-byte"...	[ "rs6000", "0" ]	rs6000	mode_supports_dq_form	rs6000	CPU	GCC	525	29	1	[]
[ "<s>", "int", "shl_sext_kind", "(", "rtx", "left_rtx", ",", "rtx", "size_rtx", ",", "int", "*", "costp", ")", "{", "int", "left", ",", "size", ",", "insize", ",", "ext", ";", "int", "cost", "=", "0", ",", "best_cost", ";", "int", "kind", ";", "left...	[ "Try", "to", "find", "a", "good", "way", "to", "implement", "the", "combiner", "pattern", "[", "(", "set", "(", "match_operand", ":", "SI", "0", "``", "register_operand", "''", "``", "=r", "''", ")", "(", "sign_extract", ":", "SI", "(", "ashift", ":", ...	[ "sh", "0", "0", "0", "32", "32", "16", "16", "1", "16", "5", "16", "8", "1", "8", "1", "16", "1", "1", "8", "2", "8", "3", "6", "31", "3", "1", "1", "7", "32", "1", "0" ]	sh3	shl_sext_kind	sh	CPU	GCC	526	391	1	[]
[ "<s>", "void", "AnalyzeReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "CCAssignFn", "Fn", ")", "{", "PreAnalyzeReturnForF128", "(", "Outs", ")", ";", "CCState", "::", "AnalyzeReturn", "(", "Outs", ",", "Fn", ...	[ "AnalyzeReturn", "-", "Analyze", "the", "returned", "values", "of", "a", "return", ",", "incorporating", "info", "about", "the", "result", "values", "into", "this", "state", "." ]	[ "Mips", "ISD::OutputArg" ]	MipsISelLowering127	AnalyzeReturn	Mips	CPU	LLVM	527	38	1	[]
[ "<s>", "bool", "Z80FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Z80", "Z80", "0", "1", "Z80::I24RegClass", "Z80::I16RegClass", "Z80::AF", "Z80::PUSH24AF", "Z80::PUSH16AF", "Z80::PUSH24r", "Z80::PUSH16r" ]	Z80FrameLowering2	spillCalleeSavedRegisters	Z80	MPU	LLVM	528	313	1	[]
[ "<s>", "static", "bool", "has_vtype_op", "(", "rtx_insn", "*", "rinsn", ")", "{", "return", "recog_memoized", "(", "rinsn", ")", ">=", "0", "&&", "get_attr_has_vtype_op", "(", "rinsn", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "an", "RVV", "instruction", "depends", "on", "VTYPE", "global", "status", "register", "." ]	[ "riscv", "0" ]	riscv-vsetvl	has_vtype_op	riscv	CPU	GCC	529	23	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isB...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "AMDGPU", "SI", "0", "SI", "SI", "0", "0", "0", "SI", "0", "SI", "0", "0", "0", "0", "0", "0", "0", "0", "SI", "0", "SI", "SI", "SI", "0", "0" ]	GCNHazardRecognizer37	getHazardType	AMDGPU	GPU	LLVM	530	415	1	[]
[ "<s>", "bool", "LC2200PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createLC2200ISelDag", "(", "getLC2200TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "LC2200", "LC2200", "LC2200", "LC2200" ]	LC2200TargetMachine	addInstSelector	LC2200	CPU	LLVM	531	25	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "XCoreInstr...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "XCore", "XCore", "XCore", "XCore", "0", "0", "1", "4", "0", "4", "\"eliminateCallFramePseudoInstr size too big: \"", "\"\\n\"", "XCore::ADJCALLSTACKDOWN", "XCore::EXTSP_u6", "XCore::EXTSP_lu6", "XCore::ADJCALLSTACKUP", "XCore::LDAWSP_ru6", "XCore::LDAWSP_lru6", "XCore::SP" ]	XCoreFrameLowering12	eliminateCallFramePseudoInstr	XCore	MPU	LLVM	532	282	1	[]
[ "<s>", "bool", "Z80oldTargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "return", "true", ";", "}", "</s>"...	[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]	[ "Z80old", "Z80old" ]	Z80oldISelLowering	shouldConvertConstantLoadToIntImm	Z80old	MPU	LLVM	533	29	1	[]
[ "<s>", "StackOffset", "AArch64FrameLowering", "::", "getFrameIndexReferencePreferSP", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ",", "bool", "IgnoreSPUpdates", ")", "const", "{", "const", "MachineFrameInfo", "&",...	[ "Same", "as", "getFrameIndexReference", ",", "except", "that", "the", "stack", "pointer", "(", "as", "opposed", "to", "the", "frame", "pointer", ")", "will", "be", "the", "preferred", "value", "for", "FrameReg", "." ]	[ "AArch64", "AArch64", "\"Offset from the SP for \"", "\" is \"", "\"\\n\"", "AArch64::SP" ]	AArch64FrameLowering (2)1	getFrameIndexReferencePreferSP	AArch64	CPU	LLVM	534	91	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetMachine", "(", ")", ".", "...	[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]	[ "PowerPC", "PPC" ]	PPCInstrInfo64	getMachineCombinerPatterns	PowerPC	CPU	LLVM	535	48	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "Branch...	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "ARM", "ARM", "1024", "1", "10" ]	ARMBaseInstrInfo (2)2	isProfitableToIfCvt	ARM	CPU	LLVM	536	116	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubta...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::OpName", "0", "0", "0", "0", "\"SGPR spill should have been removed in SILowerSGPRSpills\"", "\"RegScavenger required if spilling\"" ]	SIFrameLowering	processFunctionBeforeFrameFinalized	AMDGPU	GPU	LLVM	537	489	1	[]
[ "<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "4", ";", "}", "</s>" ]	[ "Stack", "slot", "size", "(", "4", "bytes", ")" ]	[ "CJG", "4" ]	CJGFrameLowering	stackSlotSize	CJG	CPU	LLVM	538	10	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"A57 FP Anti-dependency breaker\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"A57 FP Anti-dependency breaker\"" ]	AArch64A57FPLoadBalancing11	getPassName	AArch64	CPU	LLVM	539	11	1	[]
[ "<s>", "LLT", "AArch64TargetLowering", "::", "getOptimalMemOpLLT", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attri...	[ "LLT", "returning", "variant", "." ]	[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "2", "64", "MVT::f128", "16", "128", "8", "MVT::i64", "8", "64", "4", "MVT::i32", "4", "32" ]	AArch64ISelLowering101	getOptimalMemOpLLT	AArch64	CPU	LLVM	540	250	1	[]
[ "<s>", "void", "paired_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "int", "n_elts", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "int", "n_var", "=", "0", ";...	[ "Initialize", "TARGET", "of", "vector", "PAIRED", "to", "VALS", "." ]	[ "rs6000", "0", "0", "0", "0", "0", "2", "0", "0", "0", "1", "0", "0", "0", "1" ]	rs60004	paired_expand_vector_init	rs6000	CPU	GCC	541	255	1	[]
[ "<s>", "void", "OpenRISCFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "OpenRISC", "OpenRISC" ]	OpenRISCFrameLowering	emitPrologue	OpenRISC	CPU	LLVM	542	12	1	[]
[ "<s>", "static", "tree", "tilepro_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "TILEPRO_BUILTIN_max", ")", "return", "error_mark_node", ";", "return", "tilepro_builtin_info", "[", "code",...	[ "Implement", "TARGET_BUILTIN_DECL", "." ]	[ "tilepro" ]	tilepro	tilepro_builtin_decl	tilepro	VLIW	GCC	543	30	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Store Results\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Store Results\"" ]	WebAssemblyStoreResults10	getPassName	WebAssembly	Virtual ISA	LLVM	544	11	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalNTLoad", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "Alignment", ">=", "DataSize", "&&", "(...	[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "load", "." ]	[ "X86", "X86", "16", "32", "16" ]	X86TargetTransformInfo (2)1	isLegalNTLoad	X86	CPU	LLVM	545	60	1	[]
[ "<s>", "static", "int", "out_set_stack_ptr", "(", "FILE", "*", "file", ",", "int", "before", ",", "int", "after", ")", "{", "int", "do_sph", ",", "do_cli", ",", "do_save", ",", "do_sei", ",", "lock_sph", ",", "size", ";", "do_sph", "=", "!", "TARGET_TI...	[ "Output", "to", "FILE", "the", "asm", "instructions", "to", "copy", "r29", ":", "r28", "to", "SPH", ":", "SPL", ",", "handling", "various", "cases", "of", "interrupt", "enable", "flag", "state", "BEFORE", "and", "AFTER", "(", "0=disabled", ",", "1=enabled"...	[ "avr", "0", "0", "1", "1", "1", "1", "1", "\"cli\"", "\"sei\"", "\"\\n\"" ]	avr3	out_set_stack_ptr	avr	MPU	GCC	546	218	1	[]
[ "<s>", "static", "inline", "bool", "general_or_i64_p", "(", "reg_class_t", "rclass", ")", "{", "return", "(", "rclass", "==", "GENERAL_REGS", "\|\|", "rclass", "==", "I64_REGS", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "CLASS", "is", "either", "GENERAL_REGS", "or", "I64_REGS", "." ]	[ "sparc" ]	sparc	general_or_i64_p	sparc	CPU	GCC	547	21	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TGSI" ]	TGSIPreEmitImmPass	getAnalysisUsage	TGSI	Virtual ISA	LLVM	548	18	1	[]
[ "<s>", "unsigned", "PPCFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "C...	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]	[ "PowerPC", "PPC", "0", "PPC", "PPC", "PPC", "0" ]	PPCFastISel (2)1	fastMaterializeConstant	PowerPC	CPU	LLVM	549	127	1	[]
[ "<s>", "static", "bool", "aarch64_handle_attr_cpu", "(", "const", "char", "", "str", ")", "{", "const", "struct", "processor", "", "tmp_cpu", "=", "NULL", ";", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_cpu", "(", "str", ",", "&", "...	[ "Handle", "the", "argument", "CPU_STR", "to", "the", "cpu=", "target", "attribute", ".", "PRAGMA_OR_ATTR", "is", "used", "in", "potential", "error", "messages", "." ]	[ "aarch64", "\"missing name in %<target(\\\"cpu=\\\")%> pragma or attribute\"", "\"invalid name (\\\"%s\\\") in %<target(\\\"cpu=\\\")%> pragma or attribute\"", "\"invalid value (\\\"%s\\\") in %<target()%> pragma or attribute\"" ]	aarch645	aarch64_handle_attr_cpu	aarch64	CPU	GCC	550	130	1	[]
[ "<s>", "void", "x86_elf_aligned_common", "(", "FILE", "", "file", ",", "const", "char", "", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "int", "align", ")", "{", "if", "(", "(", "ix86_cmodel", "==", "CM_MEDIUM", "\|\|", "ix86_cmodel", "==", "CM_...	[ "This", "says", "how", "to", "output", "assembler", "code", "to", "declare", "an", "uninitialized", "external", "linkage", "data", "object", ".", "For", "medium", "model", "x86-64", "we", "need", "to", "use", ".largecomm", "opcode", "for", "large", "objects", ...	[ "i386", "\"\\t.largecomm\\t\"", "\",\"", "\",%u\\n\"" ]	i3864	x86_elf_aligned_common	i386	CPU	GCC	551	78	1	[]
[ "<s>", "static", "void", "", "mingw32_gt_pch_get_address", "(", "size_t", "size", ",", "int", "fd", "ATTRIBUTE_UNUSED", ")", "{", "void", "", "res", ";", "size", "=", "(", "size", "+", "va_granularity", "-", "1", ")", "&", "~", "(", "va_granularity", "...	[ "Identify", "an", "address", "that", "'s", "likely", "to", "be", "free", "in", "a", "subsequent", "invocation", "of", "the", "compiler", ".", "The", "area", "should", "be", "able", "to", "hold", "SIZE", "bytes", ".", "FD", "is", "an", "open", "file", "...	[ "i386", "1", "1", "\"VirtualAlloc\"", "0" ]	host-mingw322	mingw32_gt_pch_get_address	i386	CPU	GCC	552	88	1	[]
[ "<s>", "int", "fr30_num_arg_regs", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "int", "size", ";", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", ")", "return", "0", ";", "if", "(",...	[ "Compute", "the", "number", "of", "word", "sized", "registers", "needed", "to", "hold", "a", "function", "argument", "of", "mode", "INT_MODE", "and", "tree", "type", "TYPE", "." ]	[ "fr30", "0", "1" ]	fr303	fr30_num_arg_regs	fr30	DSP	GCC	553	65	1	[]
[ "<s>", "bool", "ARM64TargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...	[ "ARM64", "ARM64", "ISD::MemIndexedMode", "ISD::PRE_INC", "ISD::PRE_DEC" ]	ARM64ISelLowering	getPreIndexedAddressParts	ARM64	CPU	LLVM	554	148	1	[]
[ "<s>", "void", "ia64_unpack_assemble", "(", "rtx", "out", ",", "rtx", "lo", ",", "rtx", "hi", ",", "bool", "highp", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "lo", ")", ";", "unsigned", "int", "i", ",", "high", ",", "nelt", "=", "GET_M...	[ "The", "vectors", "LO", "and", "HI", "each", "contain", "N", "halves", "of", "a", "double-wide", "vector", ".", "Reassemble", "either", "the", "first", "N/2", "or", "the", "second", "N/2", "elements", "." ]	[ "ia64", "2", "0", "0", "2", "2", "2", "1" ]	ia64	ia64_unpack_assemble	ia64	CPU	GCC	555	176	1	[]
[ "<s>", "EVT", "TVMTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", ",", "unsigned", ",", "unsigned", ",", "bool", ",", "bool", ",", "bool", ",", "MachineFunction", "&", ")", "const", "{", "return", "MVT", "::", "i257", ";", "}", "</s>" ]	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "TVM", "TVM", "MVT::i257" ]	TVMISelLowering	getOptimalMemOpType	TVM	Virtual ISA	LLVM	556	28	1	[]
[ "<s>", "static", "void", "register_vector_type", "(", "vector_type_index", "type", ")", "{", "tree", "vectype", "=", "abi_vector_types", "[", "type", "]", ";", "tree", "id", "=", "get_identifier", "(", "vector_types", "[", "type", "]", ".", "acle_name", ")", ...	[ "Register", "vector", "type", "TYPE", "under", "its", "risv_vector.h", "name", "." ]	[ "aarch64", "0" ]	aarch64-sve-builtins	register_vector_type	aarch64	CPU	GCC	557	93	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "HandleByVal", "(", "CCState", "*", "State", ",", "unsigned", "&", "size", ",", "unsigned", "Align", ")", "const", "{", "unsigned", "reg", "=", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "4", ")", ";", ...	[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]	[ "ARM", "ARM", "4", "\"unhandled ParmContext\"", "ARM::R0", "ARM::R3", "4", "4", "ARM::R4", "0", "4", "0", "4", "ARM::R4", "\"expected larger existing stack allocation\"", "4" ]	ARMISelLowering107	HandleByVal	ARM	CPU	LLVM	558	207	1	[]
[ "<s>", "unsigned", "PPCTTIImpl", "::", "getCacheLineSize", "(", ")", "const", "{", "if", "(", "CacheLineSize", ".", "getNumOccurrences", "(", ")", ">", "0", ")", "return", "CacheLineSize", ";", "unsigned", "Directive", "=", "ST", "->", "getCPUDirective", "(", ...	[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]	[ "PowerPC", "PPC", "0", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "PPC::DIR_PWR10", "PPC::DIR_PWR_FUTURE", "128", "64" ]	PPCTargetTransformInfo1	getCacheLineSize	PowerPC	CPU	LLVM	559	69	1	[]
[ "<s>", "rtx", "m68k_libcall_value", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "case", "DFmode", ":", "case", "XFmode", ":", "if", "(", "TARGET_68881", ")", "return", "gen_rtx_REG", "(", "mode", ",", "F...	[ "Return", "floating", "point", "values", "in", "a", "68881", "register", ".", "This", "makes", "68881", "code", "a", "little", "bit", "faster", ".", "It", "also", "makes", "-msoft-float", "code", "incompatible", "with", "hard-float", "code", ",", "so", "peop...	[ "m68k" ]	m68k4	m68k_libcall_value	m68k	MPU	GCC	560	53	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "\"X86-64 PIC uses RIP relative addressing\"", ")", ";", "X86MachineFunctionInfo", ""...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "X86", "X86", "\"X86-64 PIC uses RIP relative addressing\"", "X86", "X86", "X86", "X86", "0", "X86::GR32_NOSPRegClass", "X86" ]	X86InstrInfo (2)1	getGlobalBaseReg	X86	CPU	LLVM	561	87	1	[]
[ "<s>", "BitVector", "DLXRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "DLX", "::", "RA", ")", ";", "Reserv...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "DLX", "DLX", "DLX::RA", "DLX::FP", "DLX::SP" ]	DLXRegisterInfo	getReservedRegs	DLX	CPU	LLVM	562	67	1	[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "bool", "C", "=", "false", ";", "TargetMachine", "*", "TM", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ".", "getTM", "<", "TargetMachine", ">", "(", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "X86", "X86", "X86", "X86" ]	X86LowerAMXType	runOnFunction	X86	CPU	LLVM	563	135	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "SITargetLowering", "::", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "1", "&&", "VT", ".", "getScalarType", "(", ")", "...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "R600", "SI", "1", "MVT::i16" ]	SIISelLowering111	getPreferredVectorAction	R600	GPU	LLVM	564	47	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "HST", "=", "&", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "HII", "=", "HST", "->", "getInstrInfo", "(", ")", ";", "HRI", "=", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelDAGToDAG10	runOnMachineFunction	Hexagon	DSP	LLVM	565	52	1	[]
[ "<s>", "void", "msp430_fixup_compare_operands", "(", "machine_mode", "my_mode", ",", "rtx", "*", "operands", ")", "{", "int", "const_op_idx", "=", "1", ";", "if", "(", "msp430_reversible_cmp_operator", "(", "operands", "[", "0", "]", ",", "VOIDmode", ")", ")",...	[ "Called", "by", "cbranch", "<", "mode", ">", "4", "to", "coerce", "operands", "into", "usable", "forms", "." ]	[ "msp430", "1", "0", "2" ]	msp430	msp430_fixup_compare_operands	msp430	MPU	GCC	566	70	1	[]
[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "advanceTo", "(", "MachineBasicBlock", "::", "iterator", "NextBegin", ")", "{", "MachineBasicBlock", "::", "iterator", "LastEmittedMI", "=", "HazardRec", "->", "getLastEmittedMI", "(", ")", ";", "MachineBasicBlock", "...	[ "advanceTo", "-", "Advance", "the", "specified", "iterator", "to", "point", "to", "the", "Segment", "containing", "the", "specified", "position", ",", "or", "end", "(", ")", "if", "the", "position", "is", "past", "the", "end", "of", "the", "range", "." ]	[ "SystemZ", "SystemZ" ]	SystemZMachineScheduler12	advanceTo	SystemZ	CPU	LLVM	567	94	1	[]
[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetSubtargetInfo", "&", "STM", "=", "MF", ".", "getSubtarget", "(", ")", ";", "TRI", "=", "static_cast", "<", "const", "SIRegisterInfo"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "SI", "SI", "SI", "\"Running SILoadStoreOptimizer\\n\"" ]	SILoadStoreOptimizer20	runOnMachineFunction	R600	GPU	LLVM	568	115	1	[]
[ "<s>", "void", "VideoCore4InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "VideoCore4", "VideoCore4" ]	VideoCore4InstPrinter	printInst	VideoCore4	DSP	LLVM	569	33	1	[]
[ "<s>", "const", "char", "", "tilegx_output_cbranch", "(", "rtx_insn", "", "insn", ",", "rtx", "*", "operands", ",", "bool", "reversed", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "const", "char", ...	[ "Output", "assembly", "code", "for", "a", "conditional", "branch", "instruction", "." ]	[ "tilegx", "1", "\"bnez\"", "\"beqz\"", "\"beqz\"", "\"bnez\"", "\"bgez\"", "\"bltz\"", "\"bgtz\"", "\"blez\"", "\"blez\"", "\"bgtz\"", "\"bltz\"", "\"bgez\"", "2" ]	tilegx	tilegx_output_cbranch	tilegx	VLIW	GCC	570	155	1	[]
[ "<s>", "static", "void", "arc_add_jli_section", "(", "rtx", "pat", ")", "{", "const", "char", "", "name", ";", "tree", "attrs", ";", "arc_jli_section", "", "sec", "=", "arc_jli_sections", ",", "*", "new_section", ";", "tree", "decl", "=", "SYMBOL_REF_DECL"...	[ "Add", "the", "given", "function", "declaration", "to", "emit", "code", "in", "JLI", "section", "." ]	[ "arc", "\"jli_fixed\"", "0", "0" ]	arc	arc_add_jli_section	arc	MPU	GCC	571	143	1	[]
[ "<s>", "unsigned", "int", "AMDGPUIntrinsicInfo", "::", "lookupName", "(", "const", "char", "*", "Name", ",", "unsigned", "int", "Len", ")", "const", "{", "if", "(", "!", "StringRef", "(", "Name", ",", "Len", ")", ".", "startswith", "(", "\"llvm.\"", ")",...	[ "Look", "up", "target", "intrinsic", "by", "name", "." ]	[ "R600", "\"llvm.\"", "0", "AMDGPUIntrinsic::ID", "AMDGPUIntrinsic::ID", "Intrinsic::not_intrinsic", "\"AMDGPU\"", "AMDGPUIntrinsic::ID", "Intrinsic::not_intrinsic", "0" ]	AMDILIntrinsicInfo	lookupName	R600	GPU	LLVM	572	80	1	[]
[ "<s>", "bool", "hasTailCall", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "RetOpc", "=", "I", "->", "getOpcode", "(", ")", ";",...	[ "Returns", "true", "if", "the", "function", "contains", "a", "tail", "call", "." ]	[ "Hexagon", "Hexagon::TCRETURNi", "Hexagon::TCRETURNr" ]	HexagonFrameLowering (2)3	hasTailCall	Hexagon	DSP	LLVM	573	43	1	[]
[ "<s>", "static", "int", "epilogue_renumber", "(", "rtx", "", "where", ",", "int", "test", ")", "{", "const", "char", "", "fmt", ";", "int", "i", ";", "enum", "rtx_code", "code", ";", "if", "(", "*", "where", "==", "0", ")", "return", "0", ";", ...	[ "Return", "1", ",", "if", "any", "of", "the", "registers", "of", "the", "instruction", "are", "%", "l", "[", "0-7", "]", "or", "%", "o", "[", "0-7", "]", ".", "Such", "instructions", "can", "not", "be", "used", "in", "the", "delay", "slot", "of", ...	[ "sparc", "0", "0", "8", "24", "1", "24", "32", "0", "0", "0", "1", "1", "1", "0", "0", "1", "1", "0", "1", "0", "1", "1", "0" ]	sparc1	epilogue_renumber	sparc	CPU	GCC	574	359	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "if", "(", "EnableAtomicOptimizations", ")", "{", "addPass", "(", "createAMDGPUAtomicOptimizerPass", "(", ")", ")", ";", "}", "addPass", "...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI" ]	AMDGPUTargetMachine104	addPreISel	AMDGPU	GPU	LLVM	575	79	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "getMemIntrinsicNode", "(", "unsigned", "Opcode", ",", "const", "SDLoc", "&", "DL", ",", "SDVTList", "VTList", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ",", "EVT", "MemVT", ",", "MachineMemOperand", "*", "MMO", ...	[ "Creates", "a", "MemIntrinsicNode", "that", "may", "produce", "a", "result", "and", "takes", "a", "list", "of", "operands", "." ]	[ "AMDGPU", "SI", "0", "MVT::v3i32", "MVT::v3f32", "4", "4", "0", "16", "2", "1", "ISD::EXTRACT_SUBVECTOR", "0", "1" ]	SIISelLowering10	getMemIntrinsicNode	AMDGPU	GPU	LLVM	576	250	1	[]
[ "<s>", "bool", "s390_const_operand_ok", "(", "tree", "arg", ",", "int", "argnum", ",", "int", "op_flags", ",", "tree", "decl", ")", "{", "if", "(", "O_UIMM_P", "(", "op_flags", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "bitwidths", "[", "]", "=", "{", ...	[ "Return", "true", "if", "ARG", "is", "appropriate", "as", "argument", "number", "ARGNUM", "of", "builtin", "DECL", ".", "The", "operand", "flags", "from", "s390-builtins.def", "have", "to", "passed", "as", "OP_FLAGS", "." ]	[ "s390", "1", "2", "3", "4", "5", "8", "12", "16", "32", "4", "4", "0", "0", "0", "0", "0", "0", "0", "0", "0", "5", "12", "1", "16", "120", "\"\"", "0", "5", "5", "5", "\", \"", "\"constant argument %d for builtin %qF is invalid (%s)\"", "\"constant ...	s3901	s390_const_operand_ok	s390	MPU	GCC	577	397	1	[]
[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandMOVSZX_RM", "(", "MachineInstrBuilder", "&", "MIB", ",", "bool", "IsSigned", ",", "const", "MCInstrDesc", "&", "Desc", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(",...	[ "Move", "from", "memory", "and", "extend", "." ]	[ "M68k", "M68k", "\"Expand \"", "\" to LOAD and \"", "0", "MVT::i8", "M68k::MxSubRegIndex8Lo", "M68k::MxSubRegIndex16Lo", "\"No viable SUB register available\"", "0", "\"Sign Extend\"", "\"Zero Extend\"" ]	M68kInstrInfo	ExpandMOVSZX_RM	M68k	MPU	LLVM	578	206	1	[]
[ "<s>", "void", "RISCVAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "LowerRISCVMachineInstr...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVAsmPrinter12	EmitInstruction	RISCV	CPU	LLVM	579	45	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "bool", "HasStdExtC", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureStdExtC", "]", ";", "unsigne...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "RISCV", "RISCV", "RISCV::FeatureStdExtC", "2", "4", "0", "4", "0", "0x13", "4", "2", "0", "0x01" ]	RISCVAsmBackend32	writeNopData	RISCV	CPU	LLVM	580	122	1	[]
[ "<s>", "void", "aarch64_subvti_scratch_regs", "(", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "", "low_dest", ",", "rtx", "", "low_in1", ",", "rtx", "", "low_in2", ",", "rtx", "", "high_dest", ",", "rtx", "", "high_in1", ",", "rtx", "", "high_i...	[ "Generate", "DImode", "scratch", "registers", "for", "128-bit", "(", "TImode", ")", "subtraction", ".", "This", "function", "differs", "from", "'arch64_addti_scratch_regs", "'", "in", "that", "OP1", "can", "be", "an", "immediate", "constant", "(", "zero", ")", ...	[ "aarch64" ]	aarch64	aarch64_subvti_scratch_regs	aarch64	CPU	GCC	581	127	1	[]
[ "<s>", "unsigned", "AArch64TTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Opd1Info", ",", "OperandValueKind", "Opd2Info", ",", "OperandValueProperties", "Opd1PropInfo", ",", "OperandValueProperties", "O...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "AArch64", "AArch64", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "1" ]	AArch64TargetTransformInfo67	getArithmeticInstrCost	AArch64	CPU	LLVM	582	112	1	[]
[ "<s>", "unsigned", "PPCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "(", "MI", ".", "ge...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "PowerPC", "PPC", "PPC::MTCRF", "PPC::MTCRF8", "PPC::MFOCRF", "PPC::CR0", "PPC::CR7", "PPC", "\"Relocation required in an instruction that we cannot encode!\"" ]	PPCCodeEmitter11	getMachineOpValue	PowerPC	CPU	LLVM	583	111	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "auto", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Val", ")", ")", "{", "EVT", "MemVT", "=", "LD", "->", ...	[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...	[ "RISCV", "RISCV", "MVT::i8", "MVT::i16", "ISD::NON_EXTLOAD", "ISD::ZEXTLOAD" ]	RISCVISelLowering20	isZExtFree	RISCV	CPU	LLVM	584	90	1	[]
[ "<s>", "void", "SystemZFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "auto"...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "\"Can only insert epilogue into returning blocks\"", "SystemZ::LMG", "\"Expected to see callee-save register restore code\"", "2", "1", "0x7fff8", "\"No restore instruction available\"", "1", "SystemZ::R15D" ]	SystemZFrameLowering	emitEpilogue	SystemZ	CPU	LLVM	585	279	1	[]
[ "<s>", "bool", "XCoreLowerThreadLocal", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "MadeChange", "=", "false", ";", "SmallVector", "<", "GlobalVariable", "*", ",", "16", ">", "ThreadLocalGlobals", ";", "for", "(", "GlobalVariable", "&", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "XCore", "XCore", "16", "0" ]	XCoreLowerThreadLocal (2)	runOnModule	XCore	MPU	LLVM	586	90	1	[]
[ "<s>", "static", "void", "add_sched_insns_for_speculation", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "!", "ENABLE_WA_SPECULATIVE_LOADS", "&&", "!", "ENABLE_WA_SPECULATIVE_SYNCS", "&&", "!", "ENABLE_WA_INDIRECT_CALLS", ")", "return", ";", "for"...	[ "Called", "just", "before", "the", "final", "scheduling", "pass", ".", "If", "we", "need", "to", "insert", "NOPs", "later", "on", "to", "work", "around", "speculative", "loads", ",", "insert", "special", "placeholder", "insns", "that", "cause", "loads", "to"...	[ "bfin", "0", "3", "1" ]	bfin	add_sched_insns_for_speculation	bfin	DSP	GCC	587	252	1	[]
[ "<s>", "unsigned", "RISCVAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "RISCVOperand", "&", "Op", "=", "static_cast", "<", "RISCVOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "("...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::FPR64RegClassID", "RISCV", "RISCV::FPR64CRegClassID" ]	RISCVAsmParser10	validateTargetOperandClass	RISCV	CPU	LLVM	588	139	1	[]
[ "<s>", "MVT", "SPUTargetLowering", "::", "getSetCCResultType", "(", "MVT", "VT", ")", "const", "{", "return", "(", "(", "VT", "==", "MVT", "::", "i8", "\|\|", "VT", "==", "MVT", "::", "i16", "\|\|", "VT", "==", "MVT", "::", "i32", ")", "?", "VT", ":", ...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "CellSPU", "SPU", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i32" ]	SPUISelLowering12	getSetCCResultType	CellSPU	MPU	LLVM	589	40	1	[]
[ "<s>", "bool", "sh_in_recog_treg_set_expr", "(", "void", ")", "{", "return", "sh_recog_treg_set_expr_reent_count", ">", "0", ";", "}", "</s>" ]	[ "Returns", "true", "when", "recog", "of", "a", "'treg_set_expr", "'", "is", "currently", "in", "progress", ".", "This", "can", "be", "used", "as", "a", "condition", "for", "insn/split", "patterns", "to", "allow", "certain", "T", "bit", "setting", "patters", ...	[ "sh", "0" ]	sh	sh_in_recog_treg_set_expr	sh	CPU	GCC	590	12	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon generate \\\"extract\\\" instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon generate \\\"extract\\\" instructions\"" ]	HexagonGenExtract11	getPassName	Hexagon	DSP	LLVM	591	14	1	[]
[ "<s>", "const", "char", "", "output_plussi", "(", "rtx", "", "operands", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "gcc_assert", "(", "mode", "==", "SImode", ")", ";", "if", "(", "TARGET_H830...	[ "Output", "an", "addition", "insn", "." ]	[ "h8300", "0", "2", "\"add.w\\t%f2,%f0\\n\\taddx\\t%y2,%y0\\n\\taddx\\t%z2,%z0\"", "2", "2", "0xffffff", "0", "\"add\\t%z2,%z0\"", "0xffff", "0", "\"add\\t%y2,%y0\\n\\taddx\\t%z2,%z0\"", "0xff", "0", "\"add\\t%x2,%x0\\n\\taddx\\t%y2,%y0\\n\\taddx\\t%z2,%z0\"", "\"add\\t%w2,%w0\\n\\taddx...	h83003	output_plussi	h8300	MPU	GCC	592	344	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "ARMHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "0", "&&", "\"ARM hazards don't support scoreboard lookahead\"", ")", ";", "M...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "ARM", "ARM", "0", "\"ARM hazards don't support scoreboard lookahead\"", "ARMII::DomainMask", "ARMII::DomainGeneral", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainGeneral", "0", "4" ]	ARMHazardRecognizer23	getHazardType	ARM	CPU	LLVM	593	291	1	[]
[ "<s>", "unsigned", "OR1KRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF",...	[ "Debug", "information", "queries", "." ]	[ "OR1K", "OR1K", "OR1K::R2", "OR1K::R1" ]	OR1KRegisterInfo1	getFrameRegister	OR1K	CPU	LLVM	594	39	1	[]
[ "<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "override", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "16", ";", "return", "0", ";", "}", "if", "(", "ST", "->", "i...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "ARM", "16", "0", "8", "13" ]	ARMTargetTransformInfo21	getNumberOfRegisters	ARM	CPU	LLVM	595	44	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "unsigned", "Idx", ")", "const", "{", "unsigned", "SGPRLimit", "=", "getNumSGPRsAllowed", "(", "ST", ".", "getGeneration", "(", ")", ",", "ST", ".", "getMaxWavesPerCU", "(", ")", ")", ";...	[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]	[ "R600", "SI", "4", "1", "0", "1", "256" ]	SIRegisterInfo100	getRegPressureSetLimit	R600	GPU	LLVM	596	171	1	[]
[ "<s>", "bool", "ARCFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "HasFP", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "ARC", "ARC" ]	ARCFrameLowering	hasFP	ARC	MPU	LLVM	597	74	1	[]
[ "<s>", "rtx", "frv_split_abs", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "cc_reg", "=", "operands", "[", "2", "]", ";", "rtx", "cr_reg...	[ "Split", "an", "integer", "abs", "operation", "returning", "a", "SEQUENCE", "containing", "all", "of", "the", "insns", "." ]	[ "frv", "0", "1", "2", "3" ]	frv	frv_split_abs	frv	VLIW	GCC	598	156	1	[]
[ "<s>", "static", "rtx", "xtensa_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", ...	[ "Worker", "function", "for", "TARGET_LIBCALL_VALUE", "." ]	[ "xtensa" ]	xtensa1	xtensa_libcall_value	xtensa	MPU	GCC	599	39	1	[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "SystemZ", "SystemZ", "ISD::SIGN_EXTEND", "SystemZISD::MERGE_HIGH", "SystemZISD::MERGE_LOW", "ISD::STORE", "ISD::EXTRACT_VECTOR_ELT", "SystemZISD::JOIN_DWORDS", "ISD::FP_ROUND", "ISD::BSWAP", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::ROTL" ]

SystemZISelLowering104

PerformDAGCombine

SystemZ

CPU

LLVM

500

159

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "*", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "uint16_t", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Src0Idx", "=", "AMDGPU", "::",...

[ "Perform", "target-specific", "instruction", "verification", "." ]

[ "R600", "SI", "0", "0", "1", "\"VOP* instruction uses the constant bus more than once\"", "1", "\"VOP[2C] src1 cannot be an immediate.\"", "1", "\"VOP3 src0 cannot be a literal constant.\"", "1", "\"VOP3 src1 cannot be a literal constant.\"", "1", "\"VOP3 src2 cannot be a literal constant....

SIInstrInfo117

verifyInstruction

R600

GPU

LLVM

501

445

1

[]

[ "<s>", "static", "rtx", "s390_emit_compare_and_swap", "(", "enum", "rtx_code", "code", ",", "rtx", "old", ",", "rtx", "mem", ",", "rtx", "cmp", ",", "rtx", "new_rtx", ",", "machine_mode", "ccmode", ")", "{", "rtx", "cc", ";", "cc", "=", "gen_rtx_REG", "(...

[ "Emit", "a", "SImode", "compare", "and", "swap", "instruction", "setting", "MEM", "to", "NEW_RTX", "if", "OLD", "matches", "CMP", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditiona...

[ "s390" ]

s3906

s390_emit_compare_and_swap

s390

MPU

GCC

502

131

1

[]

[ "<s>", "static", "void", "aarch64_emit_store_exclusive", "(", "machine_mode", "mode", ",", "rtx", "bval", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", ...

[ "Emit", "store", "exclusive", "." ]

[ "aarch64" ]

aarch642

aarch64_emit_store_exclusive

aarch64

CPU

GCC

503

98

1

[]

[ "<s>", "unsigned", "getEUsPerCU", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "return", "4", ";", "}", "</s>" ]

[ "Number", "of", "SIMDs/EUs", "(", "execution", "units", ")", "per", "``", "CU", "''", "(", "``", "compute", "unit", "''", ")", ",", "where", "the", "``", "CU", "''", "is", "the", "unit", "onto", "which", "workgroups", "are", "mapped", "." ]

[ "AMDGPU", "4" ]

AMDGPUBaseInfo

getEUsPerCU

AMDGPU

GPU

LLVM

504

13

1

[]

[ "<s>", "int", "X86TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "SrcVTy", ",", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const"...

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "X86", "X86", "\"Unexpected data type for Gather/Scatter\"", "\"Unexpected type for Ptr argument\"", "2", "4" ]

X86TargetTransformInfo108

getGatherScatterOpCost

X86

CPU

LLVM

505

245

1

[]

[ "<s>", "static", "bool", "arm_cannot_copy_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_tlscall", ")", "return", "true", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX"...

[ "Must", "not", "copy", "any", "rtx", "that", "uses", "a", "pc-relative", "address", "." ]

[ "arm", "1", "1", "0", "1", "1" ]

arm

arm_cannot_copy_insn_p

arm

CPU

GCC

506

155

1

[]

[ "<s>", "MCELFStreamer", "&", "MSP430TargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]

[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]

[ "MSP430", "MSP430" ]

MSP430ELFStreamer

getStreamer

MSP430

MPU

LLVM

507

19

1

[]

[ "<s>", "void", "ix86_register_pragmas", "(", "void", ")", "{", "targetm", ".", "target_option", ".", "pragma_parse", "=", "ix86_pragma_target_parse", ";", "REGISTER_SUBTARGET_PRAGMAS", "(", ")", ";", "}", "</s>" ]

[ "Register", "target", "pragmas", ".", "We", "need", "to", "add", "the", "hook", "for", "parsing", "#", "pragma", "GCC", "option", "here", "rather", "than", "in", "i386.cc", "since", "it", "will", "pull", "in", "various", "preprocessor", "functions", ",", "...

[ "i386" ]

i386-c2

ix86_register_pragmas

i386

CPU

GCC

508

19

1

[]

[ "<s>", "static", "void", "segv_crash_handler", "(", "int", "sig", "ATTRIBUTE_UNUSED", ")", "{", "internal_error", "(", "\"segmentation fault (code)\"", ")", ";", "}", "</s>" ]

[ "On", "Darwin/powerpc", ",", "hitting", "the", "stack", "limit", "turns", "into", "a", "SIGSEGV", ".", "This", "code", "detects", "the", "difference", "between", "hitting", "the", "stack", "limit", "and", "a", "true", "wild", "pointer", "dereference", "by", ...

[ "rs6000", "\"segmentation fault (code)\"" ]

host-darwin

segv_crash_handler

rs6000

CPU

GCC

509

15

1

[]

[ "<s>", "static", "void", "function_arg_record_value_3", "(", "HOST_WIDE_INT", "bitpos", ",", "struct", "function_arg_record_value_parms", "*", "parms", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "unsigned", "int", "startbit", ",", "endbi...

[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "the", "bits", "of", "the", "structure", "between", "parms-", ">", "intoffset", "and", "bitpos", "to", "integer", "registers", "." ]

[ "sparc", "1", "1", "1", "0", "0", "0", "1", "1", "1", "1", "1", "0" ]

sparc4

function_arg_record_value_3

sparc

CPU

GCC

510

238

1

[]

[ "<s>", "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "Ty", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", "return", "AM", ".", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "XCore", "XCore", "0", "4", "0", "4", "0", "1", "0", "1", "0", "2", "3", "0", "2", "0", "0", "4", "0" ]

XCoreISelLowering (2)

isLegalAddressingMode

XCore

MPU

LLVM

511

213

1

[]

[ "<s>", "TargetTransformInfo", "LanaiTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "LanaiTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "Lanai", "Lanai", "Lanai" ]

LanaiTargetMachine3

getTargetTransformInfo

Lanai

CPU

LLVM

512

24

1

[]

[ "<s>", "static", "FunctionType", "*", "getType", "(", "LLVMContext", "&", "Context", ",", "unsigned", "id", ")", "{", "Type", "*", "ResultTy", "=", "NULL", ";", "SmallVector", "<", "Type", "*", ",", "8", ">", "ArgTys", ";", "bool", "IsVarArg", "=", "fa...

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "MBlaze", "8" ]

MBlazeIntrinsicInfo1

getType

MBlaze

MPU

LLVM

513

46

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Expand special instructions pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"R600 Expand special instructions pass\"" ]

R600ExpandSpecialInstrs

getPassName

R600

GPU

LLVM

514

13

1

[]

[ "<s>", "const", "ARMMCExpr", "*", "ARMMCExpr", "::", "Create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "ARMMCExpr", "(", "Kind", ",", "Expr", ")", ";", ...

[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMMCExpr

Create

ARM

CPU

LLVM

515

33

1

[]

[ "<s>", "void", "s390_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "op", "[", "4", "]", ";", "fprintf", "(", "file", ",", "\"# function profiler \\n\"", ")", ";", "op", "[", "0", "]", "=", "gen_...

[ "Output", "assembler", "code", "to", "FILE", "to", "call", "a", "profiler", "hook", "." ]

[ "s390", "4", "\"# function profiler \\n\"", "0", "1", "1", "1", "3", "2", "\"__fentry__\"", "\"_mcount\"", "2", "2", "1", "2", "2", "2", "\"1:\\n\"", "\"-mnop-mcount\"", "3", "\"nested functions cannot be profiled \"", "\"with %<-mfentry%> on s390\"", "\"brasl\\t0,%2%K2\"...

s390

s390_function_profiler

s390

MPU

GCC

516

370

1

[]

[ "<s>", "bool", "LinearizedRegion", "::", "isLiveOut", "(", "unsigned", "Reg", ")", "{", "return", "LiveOuts", ".", "count", "(", "Reg", ")", "==", "1", ";", "}", "</s>" ]

[ "isLiveOut", "-", "Determine", "if", "Reg", "is", "live", "out", "from", "MBB", ",", "when", "not", "considering", "PHI", "nodes", "." ]

[ "AMDGPU", "1" ]

AMDGPUMachineCFGStructurizer

isLiveOut

AMDGPU

GPU

LLVM

517

20

1

[]

[ "<s>", "int", "legitimate_pic_operand_p", "(", "rtx", "op", ")", "{", "if", "(", "!", "SYMBOLIC_CONST", "(", "op", ")", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]

[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "."...

[ "s390", "1", "0" ]

s3903

legitimate_pic_operand_p

s390

MPU

GCC

518

22

1

[]

[ "<s>", "void", "AAPInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pri...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "AAP", "AAP" ]

AAPInstPrinter

printInst

AAP

MPU

LLVM

519

38

1

[]

[ "<s>", "bool", "VZeroUpperInserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunc...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86" ]

X86VZeroUpper

runOnMachineFunction

X86

CPU

LLVM

520

69

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "R600", "\"instruction not supported on this GPU\"", "\"unrecognized instruction mnemonic\"", "0ULL", "1", "0", "0", "\"too few operands for instruction\"", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]

AMDGPUAsmParser60

MatchAndEmitInstruction

R600

GPU

LLVM

521

310

1

[]

[ "<s>", "rtx", "riscv_subword", "(", "rtx", "op", ",", "bool", "high_p", ")", "{", "unsigned", "int", "byte", "=", "(", "high_p", "!=", "BYTES_BIG_ENDIAN", ")", "?", "UNITS_PER_WORD", ":", "0", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")",...

[ "Return", "one", "word", "of", "double-word", "value", "OP", ".", "HIGH_P", "is", "true", "to", "select", "the", "high", "part", "or", "false", "to", "select", "the", "low", "part", "." ]

[ "riscv", "0" ]

riscv

riscv_subword

riscv

CPU

GCC

522

92

1

[]

[ "<s>", "int", "xtensa_debugger_regno", "(", "int", "regno", ")", "{", "int", "first", "=", "-", "1", ";", "if", "(", "GP_REG_P", "(", "regno", ")", ")", "{", "regno", "-=", "GP_REG_FIRST", ";", "first", "=", "0", ";", "}", "else", "if", "(", "BR_RE...

[ "Return", "the", "debugger", "register", "number", "to", "use", "for", "'regno", "'", "." ]

[ "xtensa", "1", "0", "16", "48", "0x200", "16", "1", "0" ]

xtensa1

xtensa_debugger_regno

xtensa

MPU

GCC

523

100

1

[]

[ "<s>", "static", "void", "aarch64_set_handled_components", "(", "sbitmap", "components", ")", "{", "for", "(", "unsigned", "regno", "=", "0", ";", "regno", "<=", "LAST_SAVED_REGNUM", ";", "regno", "++", ")", "if", "(", "bitmap_bit_p", "(", "components", ",", ...

[ "Implement", "TARGET_SHRINK_WRAP_SET_HANDLED_COMPONENTS", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_set_handled_components

aarch64

CPU

GCC

524

43

1

[]

[ "<s>", "static", "inline", "bool", "mode_supports_dq_form", "(", "machine_mode", "mode", ")", "{", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_ANY", "]", "&", "RELOAD_REG_QUAD_OFFSET", ")", "!=", "0", ")", ";", "}", ...

[ "Return", "true", "if", "we", "have", "D-form", "addressing", "in", "VSX", "registers", ".", "This", "addressing", "is", "more", "limited", "than", "normal", "d-form", "addressing", "in", "that", "the", "offset", "must", "be", "aligned", "on", "a", "16-byte"...

[ "rs6000", "0" ]

rs6000

mode_supports_dq_form

rs6000

CPU

GCC

525

29

1

[]

[ "<s>", "int", "shl_sext_kind", "(", "rtx", "left_rtx", ",", "rtx", "size_rtx", ",", "int", "*", "costp", ")", "{", "int", "left", ",", "size", ",", "insize", ",", "ext", ";", "int", "cost", "=", "0", ",", "best_cost", ";", "int", "kind", ";", "left...

[ "Try", "to", "find", "a", "good", "way", "to", "implement", "the", "combiner", "pattern", "[", "(", "set", "(", "match_operand", ":", "SI", "0", "``", "register_operand", "''", "``", "=r", "''", ")", "(", "sign_extract", ":", "SI", "(", "ashift", ":", ...

[ "sh", "0", "0", "0", "32", "32", "16", "16", "1", "16", "5", "16", "8", "1", "8", "1", "16", "1", "1", "8", "2", "8", "3", "6", "31", "3", "1", "1", "7", "32", "1", "0" ]

sh3

shl_sext_kind

sh

CPU

GCC

526

391

1

[]

[ "<s>", "void", "AnalyzeReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "CCAssignFn", "Fn", ")", "{", "PreAnalyzeReturnForF128", "(", "Outs", ")", ";", "CCState", "::", "AnalyzeReturn", "(", "Outs", ",", "Fn", ...

[ "AnalyzeReturn", "-", "Analyze", "the", "returned", "values", "of", "a", "return", ",", "incorporating", "info", "about", "the", "result", "values", "into", "this", "state", "." ]

[ "Mips", "ISD::OutputArg" ]

MipsISelLowering127

AnalyzeReturn

Mips

CPU

LLVM

527

38

1

[]

[ "<s>", "bool", "Z80FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Z80", "Z80", "0", "1", "Z80::I24RegClass", "Z80::I16RegClass", "Z80::AF", "Z80::PUSH24AF", "Z80::PUSH16AF", "Z80::PUSH24r", "Z80::PUSH16r" ]

Z80FrameLowering2

spillCalleeSavedRegisters

Z80

MPU

LLVM

528

313

1

[]

[ "<s>", "static", "bool", "has_vtype_op", "(", "rtx_insn", "*", "rinsn", ")", "{", "return", "recog_memoized", "(", "rinsn", ")", ">=", "0", "&&", "get_attr_has_vtype_op", "(", "rinsn", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "an", "RVV", "instruction", "depends", "on", "VTYPE", "global", "status", "register", "." ]

[ "riscv", "0" ]

riscv-vsetvl

has_vtype_op

riscv

CPU

GCC

529

23

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isB...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "AMDGPU", "SI", "0", "SI", "SI", "0", "0", "0", "SI", "0", "SI", "0", "0", "0", "0", "0", "0", "0", "0", "SI", "0", "SI", "SI", "SI", "0", "0" ]

GCNHazardRecognizer37

getHazardType

AMDGPU

GPU

LLVM

530

415

1

[]

[ "<s>", "bool", "LC2200PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createLC2200ISelDag", "(", "getLC2200TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "LC2200", "LC2200", "LC2200", "LC2200" ]

LC2200TargetMachine

addInstSelector

LC2200

CPU

LLVM

531

25

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "XCoreInstr...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "XCore", "XCore", "XCore", "XCore", "0", "0", "1", "4", "0", "4", "\"eliminateCallFramePseudoInstr size too big: \"", "\"\\n\"", "XCore::ADJCALLSTACKDOWN", "XCore::EXTSP_u6", "XCore::EXTSP_lu6", "XCore::ADJCALLSTACKUP", "XCore::LDAWSP_ru6", "XCore::LDAWSP_lru6", "XCore::SP" ]

XCoreFrameLowering12

eliminateCallFramePseudoInstr

XCore

MPU

LLVM

532

282

1

[]

[ "<s>", "bool", "Z80oldTargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "return", "true", ";", "}", "</s>"...

[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]

[ "Z80old", "Z80old" ]

Z80oldISelLowering

shouldConvertConstantLoadToIntImm

Z80old

MPU

LLVM

533

29

1

[]

[ "<s>", "StackOffset", "AArch64FrameLowering", "::", "getFrameIndexReferencePreferSP", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ",", "bool", "IgnoreSPUpdates", ")", "const", "{", "const", "MachineFrameInfo", "&",...

[ "Same", "as", "getFrameIndexReference", ",", "except", "that", "the", "stack", "pointer", "(", "as", "opposed", "to", "the", "frame", "pointer", ")", "will", "be", "the", "preferred", "value", "for", "FrameReg", "." ]

[ "AArch64", "AArch64", "\"Offset from the SP for \"", "\" is \"", "\"\\n\"", "AArch64::SP" ]

AArch64FrameLowering (2)1

getFrameIndexReferencePreferSP

AArch64

CPU

LLVM

534

91

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetMachine", "(", ")", ".", "...

[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]

[ "PowerPC", "PPC" ]

PPCInstrInfo64

getMachineCombinerPatterns

PowerPC

CPU

LLVM

535

48

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "Branch...

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "ARM", "ARM", "1024", "1", "10" ]

ARMBaseInstrInfo (2)2

isProfitableToIfCvt

ARM

CPU

LLVM

536

116

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubta...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::OpName", "0", "0", "0", "0", "\"SGPR spill should have been removed in SILowerSGPRSpills\"", "\"RegScavenger required if spilling\"" ]

SIFrameLowering

processFunctionBeforeFrameFinalized

AMDGPU

GPU

LLVM

537

489

1

[]

[ "<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "4", ";", "}", "</s>" ]

[ "Stack", "slot", "size", "(", "4", "bytes", ")" ]

[ "CJG", "4" ]

CJGFrameLowering

stackSlotSize

CJG

CPU

LLVM

538

10

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"A57 FP Anti-dependency breaker\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"A57 FP Anti-dependency breaker\"" ]

AArch64A57FPLoadBalancing11

getPassName

AArch64

CPU

LLVM

539

11

1

[]

[ "<s>", "LLT", "AArch64TargetLowering", "::", "getOptimalMemOpLLT", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attri...

[ "LLT", "returning", "variant", "." ]

[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "2", "64", "MVT::f128", "16", "128", "8", "MVT::i64", "8", "64", "4", "MVT::i32", "4", "32" ]

AArch64ISelLowering101

getOptimalMemOpLLT

AArch64

CPU

LLVM

540

250

1

[]

[ "<s>", "void", "paired_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "int", "n_elts", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "int", "n_var", "=", "0", ";...

[ "Initialize", "TARGET", "of", "vector", "PAIRED", "to", "VALS", "." ]

[ "rs6000", "0", "0", "0", "0", "0", "2", "0", "0", "0", "1", "0", "0", "0", "1" ]

rs60004

paired_expand_vector_init

rs6000

CPU

GCC

541

255

1

[]

[ "<s>", "void", "OpenRISCFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "OpenRISC", "OpenRISC" ]

OpenRISCFrameLowering

emitPrologue

OpenRISC

CPU

LLVM

542

12

1

[]

[ "<s>", "static", "tree", "tilepro_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "TILEPRO_BUILTIN_max", ")", "return", "error_mark_node", ";", "return", "tilepro_builtin_info", "[", "code",...

[ "Implement", "TARGET_BUILTIN_DECL", "." ]

[ "tilepro" ]

tilepro

tilepro_builtin_decl

tilepro

VLIW

GCC

543

30

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Store Results\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Store Results\"" ]

WebAssemblyStoreResults10

getPassName

WebAssembly

Virtual ISA

LLVM

544

11

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalNTLoad", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "Alignment", ">=", "DataSize", "&&", "(...

[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "load", "." ]

[ "X86", "X86", "16", "32", "16" ]

X86TargetTransformInfo (2)1

isLegalNTLoad

X86

CPU

LLVM

545

60

1

[]

[ "<s>", "static", "int", "out_set_stack_ptr", "(", "FILE", "*", "file", ",", "int", "before", ",", "int", "after", ")", "{", "int", "do_sph", ",", "do_cli", ",", "do_save", ",", "do_sei", ",", "lock_sph", ",", "size", ";", "do_sph", "=", "!", "TARGET_TI...

[ "Output", "to", "FILE", "the", "asm", "instructions", "to", "copy", "r29", ":", "r28", "to", "SPH", ":", "SPL", ",", "handling", "various", "cases", "of", "interrupt", "enable", "flag", "state", "BEFORE", "and", "AFTER", "(", "0=disabled", ",", "1=enabled"...

[ "avr", "0", "0", "1", "1", "1", "1", "1", "\"cli\"", "\"sei\"", "\"\\n\"" ]

avr3

out_set_stack_ptr

avr

MPU

GCC

546

218

1

[]

[ "<s>", "static", "inline", "bool", "general_or_i64_p", "(", "reg_class_t", "rclass", ")", "{", "return", "(", "rclass", "==", "GENERAL_REGS", "||", "rclass", "==", "I64_REGS", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "CLASS", "is", "either", "GENERAL_REGS", "or", "I64_REGS", "." ]

[ "sparc" ]

sparc

general_or_i64_p

sparc

CPU

GCC

547

21

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TGSI" ]

TGSIPreEmitImmPass

getAnalysisUsage

TGSI

Virtual ISA

LLVM

548

18

1

[]

[ "<s>", "unsigned", "PPCFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "C...

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

[ "PowerPC", "PPC", "0", "PPC", "PPC", "PPC", "0" ]

PPCFastISel (2)1

fastMaterializeConstant

PowerPC

CPU

LLVM

549

127

1

[]

[ "<s>", "static", "bool", "aarch64_handle_attr_cpu", "(", "const", "char", "*", "str", ")", "{", "const", "struct", "processor", "*", "tmp_cpu", "=", "NULL", ";", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_cpu", "(", "str", ",", "&", "...

[ "Handle", "the", "argument", "CPU_STR", "to", "the", "cpu=", "target", "attribute", ".", "PRAGMA_OR_ATTR", "is", "used", "in", "potential", "error", "messages", "." ]

[ "aarch64", "\"missing name in %<target(\\\"cpu=\\\")%> pragma or attribute\"", "\"invalid name (\\\"%s\\\") in %<target(\\\"cpu=\\\")%> pragma or attribute\"", "\"invalid value (\\\"%s\\\") in %<target()%> pragma or attribute\"" ]

aarch645

aarch64_handle_attr_cpu

aarch64

CPU

GCC

550

130

1

[]

[ "<s>", "void", "x86_elf_aligned_common", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "int", "align", ")", "{", "if", "(", "(", "ix86_cmodel", "==", "CM_MEDIUM", "||", "ix86_cmodel", "==", "CM_...

[ "This", "says", "how", "to", "output", "assembler", "code", "to", "declare", "an", "uninitialized", "external", "linkage", "data", "object", ".", "For", "medium", "model", "x86-64", "we", "need", "to", "use", ".largecomm", "opcode", "for", "large", "objects", ...

[ "i386", "\"\\t.largecomm\\t\"", "\",\"", "\",%u\\n\"" ]

i3864

x86_elf_aligned_common

i386

CPU

GCC

551

78

1

[]

[ "<s>", "static", "void", "*", "mingw32_gt_pch_get_address", "(", "size_t", "size", ",", "int", "fd", "ATTRIBUTE_UNUSED", ")", "{", "void", "*", "res", ";", "size", "=", "(", "size", "+", "va_granularity", "-", "1", ")", "&", "~", "(", "va_granularity", "...

[ "Identify", "an", "address", "that", "'s", "likely", "to", "be", "free", "in", "a", "subsequent", "invocation", "of", "the", "compiler", ".", "The", "area", "should", "be", "able", "to", "hold", "SIZE", "bytes", ".", "FD", "is", "an", "open", "file", "...

[ "i386", "1", "1", "\"VirtualAlloc\"", "0" ]

host-mingw322

mingw32_gt_pch_get_address

i386

CPU

GCC

552

88

1

[]

[ "<s>", "int", "fr30_num_arg_regs", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "int", "size", ";", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", ")", "return", "0", ";", "if", "(",...

[ "Compute", "the", "number", "of", "word", "sized", "registers", "needed", "to", "hold", "a", "function", "argument", "of", "mode", "INT_MODE", "and", "tree", "type", "TYPE", "." ]

[ "fr30", "0", "1" ]

fr303

fr30_num_arg_regs

fr30

DSP

GCC

553

65

1

[]

[ "<s>", "bool", "ARM64TargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...

[ "ARM64", "ARM64", "ISD::MemIndexedMode", "ISD::PRE_INC", "ISD::PRE_DEC" ]

ARM64ISelLowering

getPreIndexedAddressParts

ARM64

CPU

LLVM

554

148

1

[]

[ "<s>", "void", "ia64_unpack_assemble", "(", "rtx", "out", ",", "rtx", "lo", ",", "rtx", "hi", ",", "bool", "highp", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "lo", ")", ";", "unsigned", "int", "i", ",", "high", ",", "nelt", "=", "GET_M...

[ "The", "vectors", "LO", "and", "HI", "each", "contain", "N", "halves", "of", "a", "double-wide", "vector", ".", "Reassemble", "either", "the", "first", "N/2", "or", "the", "second", "N/2", "elements", "." ]

[ "ia64", "2", "0", "0", "2", "2", "2", "1" ]

ia64

ia64_unpack_assemble

ia64

CPU

GCC

555

176

1

[]

[ "<s>", "EVT", "TVMTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", ",", "unsigned", ",", "unsigned", ",", "bool", ",", "bool", ",", "bool", ",", "MachineFunction", "&", ")", "const", "{", "return", "MVT", "::", "i257", ";", "}", "</s>" ]

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "TVM", "TVM", "MVT::i257" ]

TVMISelLowering

getOptimalMemOpType

TVM

Virtual ISA

LLVM

556

28

1

[]

[ "<s>", "static", "void", "register_vector_type", "(", "vector_type_index", "type", ")", "{", "tree", "vectype", "=", "abi_vector_types", "[", "type", "]", ";", "tree", "id", "=", "get_identifier", "(", "vector_types", "[", "type", "]", ".", "acle_name", ")", ...

[ "Register", "vector", "type", "TYPE", "under", "its", "risv_vector.h", "name", "." ]

[ "aarch64", "0" ]

aarch64-sve-builtins

register_vector_type

aarch64

CPU

GCC

557

93

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "HandleByVal", "(", "CCState", "*", "State", ",", "unsigned", "&", "size", ",", "unsigned", "Align", ")", "const", "{", "unsigned", "reg", "=", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "4", ")", ";", ...

[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]

[ "ARM", "ARM", "4", "\"unhandled ParmContext\"", "ARM::R0", "ARM::R3", "4", "4", "ARM::R4", "0", "4", "0", "4", "ARM::R4", "\"expected larger existing stack allocation\"", "4" ]

ARMISelLowering107

HandleByVal

ARM

CPU

LLVM

558

207

1

[]

[ "<s>", "unsigned", "PPCTTIImpl", "::", "getCacheLineSize", "(", ")", "const", "{", "if", "(", "CacheLineSize", ".", "getNumOccurrences", "(", ")", ">", "0", ")", "return", "CacheLineSize", ";", "unsigned", "Directive", "=", "ST", "->", "getCPUDirective", "(", ...

[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]

[ "PowerPC", "PPC", "0", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "PPC::DIR_PWR10", "PPC::DIR_PWR_FUTURE", "128", "64" ]

PPCTargetTransformInfo1

getCacheLineSize

PowerPC

CPU

LLVM

559

69

1

[]

[ "<s>", "rtx", "m68k_libcall_value", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "case", "DFmode", ":", "case", "XFmode", ":", "if", "(", "TARGET_68881", ")", "return", "gen_rtx_REG", "(", "mode", ",", "F...

[ "Return", "floating", "point", "values", "in", "a", "68881", "register", ".", "This", "makes", "68881", "code", "a", "little", "bit", "faster", ".", "It", "also", "makes", "-msoft-float", "code", "incompatible", "with", "hard-float", "code", ",", "so", "peop...

[ "m68k" ]

m68k4

m68k_libcall_value

m68k

MPU

GCC

560

53

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "\"X86-64 PIC uses RIP relative addressing\"", ")", ";", "X86MachineFunctionInfo", "*"...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "X86", "X86", "\"X86-64 PIC uses RIP relative addressing\"", "X86", "X86", "X86", "X86", "0", "X86::GR32_NOSPRegClass", "X86" ]

X86InstrInfo (2)1

getGlobalBaseReg

X86

CPU

LLVM

561

87

1

[]

[ "<s>", "BitVector", "DLXRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "DLX", "::", "RA", ")", ";", "Reserv...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "DLX", "DLX", "DLX::RA", "DLX::FP", "DLX::SP" ]

DLXRegisterInfo

getReservedRegs

DLX

CPU

LLVM

562

67

1

[]

[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "bool", "C", "=", "false", ";", "TargetMachine", "*", "TM", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ".", "getTM", "<", "TargetMachine", ">", "(", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "X86", "X86", "X86", "X86" ]

X86LowerAMXType

runOnFunction

X86

CPU

LLVM

563

135

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "SITargetLowering", "::", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "1", "&&", "VT", ".", "getScalarType", "(", ")", "...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "R600", "SI", "1", "MVT::i16" ]

SIISelLowering111

getPreferredVectorAction

R600

GPU

LLVM

564

47

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "HST", "=", "&", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "HII", "=", "HST", "->", "getInstrInfo", "(", ")", ";", "HRI", "=", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelDAGToDAG10

runOnMachineFunction

Hexagon

DSP

LLVM

565

52

1

[]

[ "<s>", "void", "msp430_fixup_compare_operands", "(", "machine_mode", "my_mode", ",", "rtx", "*", "operands", ")", "{", "int", "const_op_idx", "=", "1", ";", "if", "(", "msp430_reversible_cmp_operator", "(", "operands", "[", "0", "]", ",", "VOIDmode", ")", ")",...

[ "Called", "by", "cbranch", "<", "mode", ">", "4", "to", "coerce", "operands", "into", "usable", "forms", "." ]

[ "msp430", "1", "0", "2" ]

msp430

msp430_fixup_compare_operands

msp430

MPU

GCC

566

70

1

[]

[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "advanceTo", "(", "MachineBasicBlock", "::", "iterator", "NextBegin", ")", "{", "MachineBasicBlock", "::", "iterator", "LastEmittedMI", "=", "HazardRec", "->", "getLastEmittedMI", "(", ")", ";", "MachineBasicBlock", "...

[ "advanceTo", "-", "Advance", "the", "specified", "iterator", "to", "point", "to", "the", "Segment", "containing", "the", "specified", "position", ",", "or", "end", "(", ")", "if", "the", "position", "is", "past", "the", "end", "of", "the", "range", "." ]

[ "SystemZ", "SystemZ" ]

SystemZMachineScheduler12

advanceTo

SystemZ

CPU

LLVM

567

94

1

[]

[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetSubtargetInfo", "&", "STM", "=", "MF", ".", "getSubtarget", "(", ")", ";", "TRI", "=", "static_cast", "<", "const", "SIRegisterInfo"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "SI", "SI", "SI", "\"Running SILoadStoreOptimizer\\n\"" ]

SILoadStoreOptimizer20

runOnMachineFunction

R600

GPU

LLVM

568

115

1

[]

[ "<s>", "void", "VideoCore4InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "VideoCore4", "VideoCore4" ]

VideoCore4InstPrinter

printInst

VideoCore4

DSP

LLVM

569

33

1

[]

[ "<s>", "const", "char", "*", "tilegx_output_cbranch", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "bool", "reversed", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "const", "char", ...

[ "Output", "assembly", "code", "for", "a", "conditional", "branch", "instruction", "." ]

[ "tilegx", "1", "\"bnez\"", "\"beqz\"", "\"beqz\"", "\"bnez\"", "\"bgez\"", "\"bltz\"", "\"bgtz\"", "\"blez\"", "\"blez\"", "\"bgtz\"", "\"bltz\"", "\"bgez\"", "2" ]

tilegx

tilegx_output_cbranch

tilegx

VLIW

GCC

570

155

1

[]

[ "<s>", "static", "void", "arc_add_jli_section", "(", "rtx", "pat", ")", "{", "const", "char", "*", "name", ";", "tree", "attrs", ";", "arc_jli_section", "*", "sec", "=", "arc_jli_sections", ",", "*", "new_section", ";", "tree", "decl", "=", "SYMBOL_REF_DECL"...

[ "Add", "the", "given", "function", "declaration", "to", "emit", "code", "in", "JLI", "section", "." ]

[ "arc", "\"jli_fixed\"", "0", "0" ]

arc

arc_add_jli_section

arc

MPU

GCC

571

143

1

[]

[ "<s>", "unsigned", "int", "AMDGPUIntrinsicInfo", "::", "lookupName", "(", "const", "char", "*", "Name", ",", "unsigned", "int", "Len", ")", "const", "{", "if", "(", "!", "StringRef", "(", "Name", ",", "Len", ")", ".", "startswith", "(", "\"llvm.\"", ")",...

[ "Look", "up", "target", "intrinsic", "by", "name", "." ]

[ "R600", "\"llvm.\"", "0", "AMDGPUIntrinsic::ID", "AMDGPUIntrinsic::ID", "Intrinsic::not_intrinsic", "\"AMDGPU\"", "AMDGPUIntrinsic::ID", "Intrinsic::not_intrinsic", "0" ]

AMDILIntrinsicInfo

lookupName

R600

GPU

LLVM

572

80

1

[]

[ "<s>", "bool", "hasTailCall", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "RetOpc", "=", "I", "->", "getOpcode", "(", ")", ";",...

[ "Returns", "true", "if", "the", "function", "contains", "a", "tail", "call", "." ]

[ "Hexagon", "Hexagon::TCRETURNi", "Hexagon::TCRETURNr" ]

HexagonFrameLowering (2)3

hasTailCall

Hexagon

DSP

LLVM

573

43

1

[]

[ "<s>", "static", "int", "epilogue_renumber", "(", "rtx", "*", "where", ",", "int", "test", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "enum", "rtx_code", "code", ";", "if", "(", "*", "where", "==", "0", ")", "return", "0", ";", ...

[ "Return", "1", ",", "if", "any", "of", "the", "registers", "of", "the", "instruction", "are", "%", "l", "[", "0-7", "]", "or", "%", "o", "[", "0-7", "]", ".", "Such", "instructions", "can", "not", "be", "used", "in", "the", "delay", "slot", "of", ...

[ "sparc", "0", "0", "8", "24", "1", "24", "32", "0", "0", "0", "1", "1", "1", "0", "0", "1", "1", "0", "1", "0", "1", "1", "0" ]

sparc1

epilogue_renumber

sparc

CPU

GCC

574

359

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "if", "(", "EnableAtomicOptimizations", ")", "{", "addPass", "(", "createAMDGPUAtomicOptimizerPass", "(", ")", ")", ";", "}", "addPass", "...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI" ]

AMDGPUTargetMachine104

addPreISel

AMDGPU

GPU

LLVM

575

79

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "getMemIntrinsicNode", "(", "unsigned", "Opcode", ",", "const", "SDLoc", "&", "DL", ",", "SDVTList", "VTList", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ",", "EVT", "MemVT", ",", "MachineMemOperand", "*", "MMO", ...

[ "Creates", "a", "MemIntrinsicNode", "that", "may", "produce", "a", "result", "and", "takes", "a", "list", "of", "operands", "." ]

[ "AMDGPU", "SI", "0", "MVT::v3i32", "MVT::v3f32", "4", "4", "0", "16", "2", "1", "ISD::EXTRACT_SUBVECTOR", "0", "1" ]

SIISelLowering10

getMemIntrinsicNode

AMDGPU

GPU

LLVM

576

250

1

[]

[ "<s>", "bool", "s390_const_operand_ok", "(", "tree", "arg", ",", "int", "argnum", ",", "int", "op_flags", ",", "tree", "decl", ")", "{", "if", "(", "O_UIMM_P", "(", "op_flags", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "bitwidths", "[", "]", "=", "{", ...

[ "Return", "true", "if", "ARG", "is", "appropriate", "as", "argument", "number", "ARGNUM", "of", "builtin", "DECL", ".", "The", "operand", "flags", "from", "s390-builtins.def", "have", "to", "passed", "as", "OP_FLAGS", "." ]

[ "s390", "1", "2", "3", "4", "5", "8", "12", "16", "32", "4", "4", "0", "0", "0", "0", "0", "0", "0", "0", "0", "5", "12", "1", "16", "120", "\"\"", "0", "5", "5", "5", "\", \"", "\"constant argument %d for builtin %qF is invalid (%s)\"", "\"constant ...

s3901

s390_const_operand_ok

s390

MPU

GCC

577

397

1

[]

[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandMOVSZX_RM", "(", "MachineInstrBuilder", "&", "MIB", ",", "bool", "IsSigned", ",", "const", "MCInstrDesc", "&", "Desc", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(",...

[ "Move", "from", "memory", "and", "extend", "." ]

[ "M68k", "M68k", "\"Expand \"", "\" to LOAD and \"", "0", "MVT::i8", "M68k::MxSubRegIndex8Lo", "M68k::MxSubRegIndex16Lo", "\"No viable SUB register available\"", "0", "\"Sign Extend\"", "\"Zero Extend\"" ]

M68kInstrInfo

ExpandMOVSZX_RM

M68k

MPU

LLVM

578

206

1

[]

[ "<s>", "void", "RISCVAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "LowerRISCVMachineInstr...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVAsmPrinter12

EmitInstruction

RISCV

CPU

LLVM

579

45

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "bool", "HasStdExtC", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureStdExtC", "]", ";", "unsigne...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "RISCV", "RISCV", "RISCV::FeatureStdExtC", "2", "4", "0", "4", "0", "0x13", "4", "2", "0", "0x01" ]

RISCVAsmBackend32

writeNopData

RISCV

CPU

LLVM

580

122

1

[]

[ "<s>", "void", "aarch64_subvti_scratch_regs", "(", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "*", "low_dest", ",", "rtx", "*", "low_in1", ",", "rtx", "*", "low_in2", ",", "rtx", "*", "high_dest", ",", "rtx", "*", "high_in1", ",", "rtx", "*", "high_i...

[ "Generate", "DImode", "scratch", "registers", "for", "128-bit", "(", "TImode", ")", "subtraction", ".", "This", "function", "differs", "from", "'arch64_addti_scratch_regs", "'", "in", "that", "OP1", "can", "be", "an", "immediate", "constant", "(", "zero", ")", ...

[ "aarch64" ]

aarch64

aarch64_subvti_scratch_regs

aarch64

CPU

GCC

581

127

1

[]

[ "<s>", "unsigned", "AArch64TTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Opd1Info", ",", "OperandValueKind", "Opd2Info", ",", "OperandValueProperties", "Opd1PropInfo", ",", "OperandValueProperties", "O...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "AArch64", "AArch64", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "1" ]

AArch64TargetTransformInfo67

getArithmeticInstrCost

AArch64

CPU

LLVM

582

112

1

[]

[ "<s>", "unsigned", "PPCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "(", "MI", ".", "ge...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "PowerPC", "PPC", "PPC::MTCRF", "PPC::MTCRF8", "PPC::MFOCRF", "PPC::CR0", "PPC::CR7", "PPC", "\"Relocation required in an instruction that we cannot encode!\"" ]

PPCCodeEmitter11

getMachineOpValue

PowerPC

CPU

LLVM

583

111

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "auto", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Val", ")", ")", "{", "EVT", "MemVT", "=", "LD", "->", ...

[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...

[ "RISCV", "RISCV", "MVT::i8", "MVT::i16", "ISD::NON_EXTLOAD", "ISD::ZEXTLOAD" ]

RISCVISelLowering20

isZExtFree

RISCV

CPU

LLVM

584

90

1

[]

[ "<s>", "void", "SystemZFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "auto"...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "\"Can only insert epilogue into returning blocks\"", "SystemZ::LMG", "\"Expected to see callee-save register restore code\"", "2", "1", "0x7fff8", "\"No restore instruction available\"", "1", "SystemZ::R15D" ]

SystemZFrameLowering

emitEpilogue

SystemZ

CPU

LLVM

585

279

1

[]

[ "<s>", "bool", "XCoreLowerThreadLocal", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "MadeChange", "=", "false", ";", "SmallVector", "<", "GlobalVariable", "*", ",", "16", ">", "ThreadLocalGlobals", ";", "for", "(", "GlobalVariable", "&", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "XCore", "XCore", "16", "0" ]

XCoreLowerThreadLocal (2)

runOnModule

XCore

MPU

LLVM

586

90

1

[]

[ "<s>", "static", "void", "add_sched_insns_for_speculation", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "!", "ENABLE_WA_SPECULATIVE_LOADS", "&&", "!", "ENABLE_WA_SPECULATIVE_SYNCS", "&&", "!", "ENABLE_WA_INDIRECT_CALLS", ")", "return", ";", "for"...

[ "Called", "just", "before", "the", "final", "scheduling", "pass", ".", "If", "we", "need", "to", "insert", "NOPs", "later", "on", "to", "work", "around", "speculative", "loads", ",", "insert", "special", "placeholder", "insns", "that", "cause", "loads", "to"...

[ "bfin", "0", "3", "1" ]

bfin

add_sched_insns_for_speculation

bfin

DSP

GCC

587

252

1

[]

[ "<s>", "unsigned", "RISCVAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "RISCVOperand", "&", "Op", "=", "static_cast", "<", "RISCVOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "("...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::FPR64RegClassID", "RISCV", "RISCV::FPR64CRegClassID" ]

RISCVAsmParser10

validateTargetOperandClass

RISCV

CPU

LLVM

588

139

1

[]

[ "<s>", "MVT", "SPUTargetLowering", "::", "getSetCCResultType", "(", "MVT", "VT", ")", "const", "{", "return", "(", "(", "VT", "==", "MVT", "::", "i8", "||", "VT", "==", "MVT", "::", "i16", "||", "VT", "==", "MVT", "::", "i32", ")", "?", "VT", ":", ...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "CellSPU", "SPU", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i32" ]

SPUISelLowering12

getSetCCResultType

CellSPU

MPU

LLVM

589

40

1

[]

[ "<s>", "bool", "sh_in_recog_treg_set_expr", "(", "void", ")", "{", "return", "sh_recog_treg_set_expr_reent_count", ">", "0", ";", "}", "</s>" ]

[ "Returns", "true", "when", "recog", "of", "a", "'treg_set_expr", "'", "is", "currently", "in", "progress", ".", "This", "can", "be", "used", "as", "a", "condition", "for", "insn/split", "patterns", "to", "allow", "certain", "T", "bit", "setting", "patters", ...

[ "sh", "0" ]

sh

sh_in_recog_treg_set_expr

sh

CPU

GCC

590

12

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon generate \\\"extract\\\" instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon generate \\\"extract\\\" instructions\"" ]

HexagonGenExtract11

getPassName

Hexagon

DSP

LLVM

591

14

1

[]

[ "<s>", "const", "char", "*", "output_plussi", "(", "rtx", "*", "operands", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "gcc_assert", "(", "mode", "==", "SImode", ")", ";", "if", "(", "TARGET_H830...

[ "Output", "an", "addition", "insn", "." ]

[ "h8300", "0", "2", "\"add.w\\t%f2,%f0\\n\\taddx\\t%y2,%y0\\n\\taddx\\t%z2,%z0\"", "2", "2", "0xffffff", "0", "\"add\\t%z2,%z0\"", "0xffff", "0", "\"add\\t%y2,%y0\\n\\taddx\\t%z2,%z0\"", "0xff", "0", "\"add\\t%x2,%x0\\n\\taddx\\t%y2,%y0\\n\\taddx\\t%z2,%z0\"", "\"add\\t%w2,%w0\\n\\taddx...

h83003

output_plussi

h8300

MPU

GCC

592

344

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "ARMHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "0", "&&", "\"ARM hazards don't support scoreboard lookahead\"", ")", ";", "M...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "ARM", "ARM", "0", "\"ARM hazards don't support scoreboard lookahead\"", "ARMII::DomainMask", "ARMII::DomainGeneral", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainGeneral", "0", "4" ]

ARMHazardRecognizer23

getHazardType

ARM

CPU

LLVM

593

291

1

[]

[ "<s>", "unsigned", "OR1KRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF",...

[ "Debug", "information", "queries", "." ]

[ "OR1K", "OR1K", "OR1K::R2", "OR1K::R1" ]

OR1KRegisterInfo1

getFrameRegister

OR1K

CPU

LLVM

594

39

1

[]

[ "<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "override", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "16", ";", "return", "0", ";", "}", "if", "(", "ST", "->", "i...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "ARM", "16", "0", "8", "13" ]

ARMTargetTransformInfo21

getNumberOfRegisters

ARM

CPU

LLVM

595

44

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "unsigned", "Idx", ")", "const", "{", "unsigned", "SGPRLimit", "=", "getNumSGPRsAllowed", "(", "ST", ".", "getGeneration", "(", ")", ",", "ST", ".", "getMaxWavesPerCU", "(", ")", ")", ";...

[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]

[ "R600", "SI", "4", "1", "0", "1", "256" ]

SIRegisterInfo100

getRegPressureSetLimit

R600

GPU

LLVM

596

171

1

[]

[ "<s>", "bool", "ARCFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "HasFP", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "ARC", "ARC" ]

ARCFrameLowering

hasFP

ARC

MPU

LLVM

597

74

1

[]

[ "<s>", "rtx", "frv_split_abs", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "cc_reg", "=", "operands", "[", "2", "]", ";", "rtx", "cr_reg...

[ "Split", "an", "integer", "abs", "operation", "returning", "a", "SEQUENCE", "containing", "all", "of", "the", "insns", "." ]

[ "frv", "0", "1", "2", "3" ]

frv

frv_split_abs

frv

VLIW

GCC

598

156

1

[]

[ "<s>", "static", "rtx", "xtensa_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", ...

[ "Worker", "function", "for", "TARGET_LIBCALL_VALUE", "." ]

[ "xtensa" ]

xtensa1

xtensa_libcall_value

xtensa

MPU

GCC

599

39

1

[]