docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "bool", "nvptx_return_in_memory", "(", "const_tree", "type", ",", "const_tree", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "!", "RETURN_IN_REG_P", "(", "mode", ")", ")", "return", "true", ";", "re...	[ "Implement", "TARGET_RETURN_IN_MEMORY", "." ]	[ "nvptx" ]	nvptx2	nvptx_return_in_memory	nvptx	GPU	GCC	7,900	33	1	[]
[ "<s>", "CCAssignFn", "*", "ARMFastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "ARM", "ARM", "\"Unsupported calling convention\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"Can't return in GHC call convention\"", "ARM" ]	ARMFastISel19	CCAssignFnForCall	ARM	CPU	LLVM	7,901	223	1	[]
[ "<s>", "unsigned", "MOSMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "MOS", "MOS", "0", "0", "\"Unhandled expression!\"", "0" ]	MOSMCCodeEmitter	getMachineOpValue	MOS	MPU	LLVM	7,902	123	1	[]
[ "<s>", "bool", "NVPTXAllocaHoisting", "::", "runOnFunction", "(", "Function", "&", "function", ")", "{", "bool", "functionModified", "=", "false", ";", "Function", "::", "iterator", "I", "=", "function", ".", "begin", "(", ")", ";", "Instruction", "*", "firs...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXAllocaHoisting11	runOnFunction	NVPTX	GPU	LLVM	7,903	135	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SIInstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "g...	[ "Return", "the", "correct", "register", "class", "for", "OpNo", "." ]	[ "AMDGPU", "SI", "1" ]	SIInstrInfo111	getOpRegClass	AMDGPU	GPU	LLVM	7,904	139	1	[]
[ "<s>", "static", "rtx", "arm_find_sub_rtx_with_code", "(", "rtx", "pattern", ",", "rtx_code", "code", ",", "bool", "find_any_shift", ")", "{", "subrtx_var_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_VAR", "(", "iter", ",", "array", ",", "pattern"...	[ "Traverse", "PATTERN", "looking", "for", "a", "sub-rtx", "with", "RTX_CODE", "CODE", ".", "If", "FIND_ANY_SHIFT", "then", "we", "are", "interested", "in", "anything", "which", "can", "reasonably", "be", "described", "as", "a", "SHIFT", "RTX", "." ]	[ "arm", "0" ]	aarch-common	arm_find_sub_rtx_with_code	arm	CPU	GCC	7,905	103	1	[]
[ "<s>", "void", "arm_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ";", "machine_mode", "mode", ";", "rtx...	[ "Expand", "a", "compare", "and", "swap", "pattern", "." ]	[ "arm", "0", "1", "2", "3", "4", "5", "6", "7", "1" ]	arm4	arm_expand_compare_and_swap	arm	CPU	GCC	7,906	352	1	[]
[ "<s>", "TargetPassConfig", "", "JVMTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "JVMPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "JVM", "JVM", "JVM" ]	JVMTargetMachine	createPassConfig	JVM	Virtual ISA	LLVM	7,907	22	1	[]
[ "<s>", "static", "void", "vms_asm_out_constructor", "(", "rtx", "symbol", ",", "int", "priority", "ATTRIBUTE_UNUSED", ")", "{", "switch_to_section", "(", "ctors_section", ")", ";", "assemble_align", "(", "BITS_PER_WORD", ")", ";", "assemble_integer", "(", "symbol", ...	[ "Record", "an", "element", "in", "the", "table", "of", "global", "constructors", ".", "SYMBOL", "is", "a", "SYMBOL_REF", "of", "the", "function", "to", "be", "called", ";", "PRIORITY", "is", "a", "number", "between", "0", "and", "MAX_INIT_PRIORITY", ".", "...	[ "alpha", "1" ]	alpha	vms_asm_out_constructor	alpha	MPU	GCC	7,908	34	1	[]
[ "<s>", "static", "int", "ft32_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "bytes_left", ",", "size", ";"...	[ "Some", "function", "arguments", "will", "only", "partially", "fit", "in", "the", "registers", "that", "hold", "arguments", ".", "Given", "a", "new", "arg", ",", "return", "the", "number", "of", "bytes", "that", "fit", "in", "argument", "passing", "registers...	[ "ft32", "8", "0", "4", "0", "4", "6", "2", "4", "0" ]	ft32	ft32_arg_partial_bytes	ft32	MPU	GCC	7,909	123	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getJumpOffset16OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...	[ "getJumpOffset16OpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]	[ "Mips", "Mips", "\"getJumpOffset16OpValue expects only expressions or an immediate\"", "Mips::Fixups", "Mips", "Mips::fixup_MICROMIPS_LO16", "Mips::fixup_Mips_LO16", "0", "0" ]	MipsMCCodeEmitter (2)2	getJumpOffset16OpValue	Mips	CPU	LLVM	7,910	117	1	[]
[ "<s>", "bool", "ix86_can_use_return_insn_p", "(", "void", ")", "{", "struct", "ix86_frame", "frame", ";", "if", "(", "!", "reload_completed", "\|\|", "frame_pointer_needed", ")", "return", "0", ";", "if", "(", "crtl", "->", "args", ".", "pops_args", "&&", "crt...	[ "Return", "1", "if", "it", "is", "appropriate", "to", "emit", "`", "ret", "'", "instructions", "in", "the", "body", "of", "a", "function", ".", "Do", "this", "only", "if", "the", "epilogue", "is", "simple", ",", "needing", "a", "couple", "of", "insns",...	[ "i386", "0", "32768", "0", "0" ]	i3864	ix86_can_use_return_insn_p	i386	CPU	GCC	7,911	67	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Immediate", ":", "OS", "<<", "\"Imm<\"", ";", "OS", "<<", "*", "Imm", ".", "Val", ";", "OS", "<<", "\">\"", ";", "brea...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Mips", "\"Imm<\"", "\">\"", "\"Mem<\"", "\", \"", "\">\"", "\"RegIdx<\"", "\":\"", "\">\"", "\"RegList< \"", "\" \"", "\">\"", "\"RegPair<\"", "\",\"", "1", "\">\"" ]	MipsAsmParser90	print	Mips	CPU	LLVM	7,912	156	1	[]
[ "<s>", "bool", "R600VectorRegMerger", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "SI", "0", "\"Trying to optimize \"", "SI", "\"Using common slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "\"Using free slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "SI" ]	R600OptimizeVectorRegisters35	runOnMachineFunction	R600	GPU	LLVM	7,913	327	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "11" ]	RISCVFrameLowering	processFunctionBeforeFrameFinalized	RISCV	CPU	LLVM	7,914	102	1	[]
[ "<s>", "static", "rtx", "move_to_x", "(", "int", "opno", ",", "rtx", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "reg", ";", "if", "(", "mode", "==", "V...	[ "Copy", "SRC", "to", "X", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "X", "RTX", "." ]	[ "rl78" ]	rl782	move_to_x	rl78	MPU	GCC	7,915	119	1	[]
[ "<s>", "void", "ConvergingVLIWScheduler", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "IsTopNode", ")", "{", "SU", "->", "TopReadyCycle", "=", "Top", ".", "CurrCycle", ";", "Top", ".", "bumpNode", "(", "SU",...	[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]	[ "Hexagon" ]	HexagonMachineScheduler (2)	schedNode	Hexagon	DSP	LLVM	7,916	53	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"LC3 Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "LC3", "\"LC3 Assembly Printer\"" ]	LC3AsmPrinter	getPassName	LC3	CPU	LLVM	7,917	13	1	[]
[ "<s>", "unsigned", "getELFArch", "(", ")", "const", "{", "assert", "(", "ELFArch", "!=", "0", "&&", "\"every device must have an associate ELF architecture\"", ")", ";", "return", "ELFArch", ";", "}", "</s>" ]	[ "Gets", "the", "ELF", "architecture", "for", "the", "e_flags", "field", "of", "an", "ELF", "object", "file", "." ]	[ "MCS51", "0", "\"every device must have an associate ELF architecture\"" ]	MCS51Subtarget	getELFArch	MCS51	MPU	LLVM	7,918	19	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::",...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "RI5CY", "RISCV", "8", "16" ]	RISCVISelLowering	shouldExpandAtomicRMWInIR	RI5CY	CPU	LLVM	7,919	60	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon generate mux instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon generate mux instructions\"" ]	HexagonGenMux (2)	getPassName	Hexagon	DSP	LLVM	7,920	13	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", "...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "WebAssembly", "WebAssembly", "ISD::VECTOR_SHUFFLE", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::FP_TO_SINT_SAT", "ISD::FP_TO_UINT_SAT", "ISD::FP_ROUND", "ISD::CONCAT_VECTORS", "ISD::TRUNCATE" ]	WebAssemblyISelLowering18	PerformDAGCombine	WebAssembly	Virtual ISA	LLVM	7,921	105	1	[]
[ "<s>", "auto", "HexagonVectorCombine", "::", "isZero", "(", "const", "Value", "", "Val", ")", "const", "->", "bool", "{", "if", "(", "auto", "", "C", "=", "dyn_cast", "<", "Constant", ">", "(", "Val", ")", ")", "return", "C", "->", "isZeroValue", "...	[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]	[ "Hexagon", "HexagonVectorCombine::isZero" ]	HexagonVectorCombine	isZero	Hexagon	DSP	LLVM	7,922	39	1	[]
[ "<s>", "unsigned", "MipsConstantIslands", "::", "getOffsetOf", "(", "MachineInstr", "", "MI", ")", "const", "{", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber"...	[ "getOffsetOf", "-", "Return", "the", "current", "offset", "of", "the", "specified", "machine", "instruction", "from", "the", "start", "of", "the", "function", "." ]	[ "Mips", "Mips", "\"Didn't find MI in its own basic block?\"" ]	MipsConstantIslandPass (2)1	getOffsetOf	Mips	CPU	LLVM	7,923	86	1	[]
[ "<s>", "void", "XCoreAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "XCore", "XCore", "128", "XCore::DBG_VALUE", "\"Should be handled target independently\"", "XCore::ADD_2rus", "2", "0", "\"\\tmov \"", "XCore", "0", "\", \"", "XCore", "1", "XCore::BR_JT", "XCore::BR_JT32", "\"\\tbru \"", "XCore", "1", "XCore::BR_JT", "0", "0" ]	XCoreAsmPrinter10	emitInstruction	XCore	MPU	LLVM	7,924	219	1	[]
[ "<s>", "static", "void", "s390_asm_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "s390_asm_output_machine_for_arch", "(", "asm_out_file", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_ASM_FILE_START", "." ]	[ "s390" ]	s390	s390_asm_file_start	s390	MPU	GCC	7,925	17	1	[]
[ "<s>", "static", "void", "rs6000_option_override", "(", "void", ")", "{", "(", "void", ")", "rs6000_option_override_internal", "(", "true", ")", ";", "opt_pass", "*", "pass_analyze_swaps", "=", "make_pass_analyze_swaps", "(", "g", ")", ";", "struct", "register_pas...	[ "Implement", "TARGET_OPTION_OVERRIDE", ".", "On", "the", "RS/6000", "this", "is", "used", "to", "define", "the", "target", "cpu", "type", "." ]	[ "rs6000", "\"cse1\"", "1" ]	rs60004	rs6000_option_override	rs6000	CPU	GCC	7,926	45	1	[]
[ "<s>", "void", "HexagonCommonGEP", "::", "materialize", "(", "NodeToValueMap", "&", "Loc", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Nodes before materialization:\\n\"", "<<", "Nodes", "<<", "'\\n'", ")", ";", "NodeChildrenMap", "NCM", ";", "NodeVect", ...	[ "This", "method", "can", "be", "implemented", "to", "generate", "a", "mapped", "Value", "on", "demand", "." ]	[ "Hexagon", "Hexagon", "\"Nodes before materialization:\\n\"", "0", "0", "1", "0", "0", "\"No use information found\"" ]	HexagonCommonGEP10	materialize	Hexagon	DSP	LLVM	7,927	483	1	[]
[ "<s>", "static", "bool", "sparc_lra_p", "(", "void", ")", "{", "return", "TARGET_LRA", ";", "}", "</s>" ]	[ "Return", "true", "if", "we", "use", "LRA", "instead", "of", "reload", "pass", "." ]	[ "sparc" ]	sparc	sparc_lra_p	sparc	CPU	GCC	7,928	11	1	[]
[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "Op", ",", "unsigned", "Kind", ")", "{", "AMDGPUOperand", "&", "Operand", "=", "(", "AMDGPUOperand", "&", ")", "Op", ";", "switch", "(", "Kind", ")", "{",...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAsmParser77	validateTargetOperandClass	AMDGPU	GPU	LLVM	7,929	119	1	[]
[ "<s>", "static", "bool", "ia64_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "case", "LABEL_REF", ":", "return", "true", ";", "case", "CONST_DOU...	[ "Return", "true", "if", "X", "is", "a", "constant", "that", "is", "valid", "for", "some", "immediate", "field", "in", "an", "instruction", "." ]	[ "ia64", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0x3fff", "0", "8" ]	ia64	ia64_legitimate_constant_p	ia64	CPU	GCC	7,930	237	1	[]
[ "<s>", "bool", "HexagonRegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", ";", "}", ...	[ "Returns", "true", "if", "the", "target", "wants", "to", "use", "frame", "pointer", "based", "accesses", "to", "spill", "to", "the", "scavenger", "emergency", "spill", "slot", "." ]	[ "Hexagon", "Hexagon" ]	HexagonRegisterInfo41	useFPForScavengingIndex	Hexagon	DSP	LLVM	7,931	29	1	[]
[ "<s>", "void", "i386_pe_seh_unwind_emit", "(", "FILE", "", "out_file", ",", "rtx_insn", "", "insn", ")", "{", "rtx", "note", ",", "pat", ";", "bool", "handled_one", "=", "false", ";", "struct", "seh_frame_state", "*", "seh", ";", "if", "(", "!", "TARGE...	[ "This", "function", "looks", "at", "a", "single", "insn", "and", "emits", "any", "SEH", "directives", "required", "for", "unwind", "of", "this", "insn", "." ]	[ "i386", "\"\\tnop\\n\"", "\"\\t.seh_endproc\\n\"", "1", "0", "0", "0", "0", "0" ]	winnt	i386_pe_seh_unwind_emit	i386	CPU	GCC	7,932	325	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "Mips", "Mips", "0", "1", "2", "ISD::BITCAST" ]	MipsISelLowering (2)1	LowerCallResult	Mips	CPU	LLVM	7,933	252	1	[]
[ "<s>", "static", "bool", "mips_breakable_sequence_p", "(", "rtx_insn", "*", "insn", ")", "{", "return", "(", "insn", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SEQUENCE", "&&", "TARGET_CB_MAYBE", "&&", "get_attr_compact_form", "(", "SEQ_BE...	[ "A", "SEQUENCE", "is", "breakable", "iff", "the", "branch", "inside", "it", "has", "a", "compact", "form", "and", "the", "target", "has", "compact", "branches", "." ]	[ "mips" ]	mips	mips_breakable_sequence_p	mips	CPU	GCC	7,934	37	1	[]
[ "<s>", "bool", "AArch64FastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "I...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "AArch64", "AArch64", "ISD::SREM", "ISD::SREM", "ISD::UREM", "ISD::UREM", "ISD::FP_TO_SINT", "ISD::TRUNCATE", "ISD::SINT_TO_FP", "AArch64", "AArch64" ]	AArch64FastISel14	fastSelectInstruction	AArch64	CPU	LLVM	7,935	481	1	[]
[ "<s>", "bool", "MSP430InstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TID", ".", "isTerminator", "...	[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]	[ "MSP430", "MSP430" ]	MSP430InstrInfo13	isUnpredicatedTerminator	MSP430	MPU	LLVM	7,936	73	1	[]
[ "<s>", "unsigned", "SystemZRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retur...	[ "Debug", "information", "queries", "." ]	[ "SystemZ", "SystemZ", "SystemZ::R11D", "SystemZ::R15D" ]	SystemZRegisterInfo	getFrameRegister	SystemZ	CPU	LLVM	7,937	44	1	[]
[ "<s>", "void", "flushPendingInstructions", "(", "MCStreamer", "&", "Out", ")", "override", "{", "if", "(", "!", "inImplicitITBlock", "(", ")", ")", "{", "assert", "(", "PendingConditionalInsts", ".", "size", "(", ")", "==", "0", ")", ";", "return", ";", ...	[ "Ensure", "that", "all", "previously", "parsed", "instructions", "have", "been", "emitted", "to", "the", "output", "streamer", ",", "if", "the", "target", "does", "not", "emit", "them", "immediately", "." ]	[ "ARM", "0", "ARM::t2IT", "4", "0", "0U" ]	ARMAsmParser5	flushPendingInstructions	ARM	CPU	LLVM	7,938	138	1	[]
[ "<s>", "const", "MipsTargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]	[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]	[ "Mips", "Mips", "Mips" ]	MipsISelDAGToDAG11	getTargetMachine	Mips	CPU	LLVM	7,939	19	1	[]
[ "<s>", "bool", "LanaiInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "MachineInstr", "&", "LdSt", ",", "MachineOperand", "", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo", "", ")", "const...	[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]	[ "Lanai", "Lanai", "4", "1", "2", "3", "3", "Lanai::LDW_RI", "Lanai::LDW_RR", "Lanai::SW_RR", "Lanai::SW_RI", "4", "Lanai::LDHs_RI", "Lanai::LDHz_RI", "Lanai::STH_RI", "2", "Lanai::LDBs_RI", "Lanai::LDBz_RI", "Lanai::STB_RI", "1", "1", "2", "\"getMemOperandWithOffset only ...	LanaiInstrInfo (2)	getMemOperandWithOffsetWidth	Lanai	CPU	LLVM	7,940	221	1	[]
[ "<s>", "bool", "HexagonMCChecker", "::", "check", "(", "bool", "FullCheck", ")", "{", "bool", "chkP", "=", "checkPredicates", "(", ")", ";", "bool", "chkNV", "=", "checkNewValues", "(", ")", ";", "bool", "chkR", "=", "checkRegisters", "(", ")", ";", "boo...	[ "Check", "if", "the", "constraints", "are", "satisfiable", "." ]	[ "Hexagon", "Hexagon" ]	HexagonMCChecker10	check	Hexagon	DSP	LLVM	7,941	135	1	[]
[ "<s>", "EVT", "SystemZTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorEl...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "SystemZ", "SystemZ", "MVT::i32" ]	SystemZISelLowering103	getSetCCResultType	SystemZ	CPU	LLVM	7,942	35	1	[]
[ "<s>", "int", "ARMTTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "(", "Opcode", "==", "Instruction", "::", "SDiv", "\|\|", "Opcode", "=="...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "ARM", "ARM", "1", "0", "32", "1", "12", "0", "1", "8", "0", "0" ]	ARMTargetTransformInfo (2)1	getIntImmCost	ARM	CPU	LLVM	7,943	208	1	[]
[ "<s>", "static", "int", "rs6000_hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "int", "last_regno", "=", "regno", "+", "rs6000_hard_regno_nregs", "[", "mode", "]", "[", "regno", "]", "-", "1", ";", "if", "(", "COMPLEX_MODE_P...	[ "Value", "is", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]	[ "rs6000", "1", "1", "0", "16", "0", "2", "0", "1", "1", "1", "1", "1", "0", "1" ]	rs60006	rs6000_hard_regno_mode_ok	rs6000	CPU	GCC	7,944	383	1	[]
[ "<s>", "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "0", "1", "0", "0", "0", "WebA...	WebAssemblyRegNumbering (2)	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	7,945	302	1	[]
[ "<s>", "bool", "ok_for_simple_arith_logic_operands", "(", "rtx", "*", ",", "machine_mode", ")", "{", "return", "!", "visium_flags_exposed", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "operands", "are", "valid", "for", "a", "simple", "arithmetic", "or", "logical", "insn", "." ]	[ "visium" ]	visium	ok_for_simple_arith_logic_operands	visium	Virtual ISA	GCC	7,946	14	1	[]
[ "<s>", "static", "rtx", "sparc_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "sparc_function_value_1", "(", "NULL_TREE", ",", "mode", ",", "false", ")", ";", "}", "</s>" ]	[ "Handle", "TARGET_LIBCALL_VALUE", "." ]	[ "sparc" ]	sparc	sparc_libcall_value	sparc	CPU	GCC	7,947	23	1	[]
[ "<s>", "rtx", "ix86_fixup_binary_operands", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "int", "matching_memory", ";", "rtx", "src1", ",", "src2", ",", "dst", ";", "dst", "=", "operands"...	[ "Fix", "up", "OPERANDS", "to", "satisfy", "ix86_binary_operator_ok", ".", "Return", "the", "destination", "to", "use", "for", "the", "operation", ".", "If", "different", "from", "the", "true", "destination", "in", "operands", "[", "0", "]", ",", "a", "copy",...	[ "i386", "0", "1", "2", "0", "1", "2", "2", "1", "2" ]	i3863	ix86_fixup_binary_operands	i386	CPU	GCC	7,948	247	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "Nyuzi" ]	NyuziTargetMachine	getObjFileLowering	Nyuzi	GPU	LLVM	7,949	16	1	[]
[ "<s>", "int", "m32c_extra_constraint_p", "(", "rtx", "value", ",", "char", "c", ",", "const", "char", "*", "str", ")", "{", "int", "rv", "=", "m32c_extra_constraint_p2", "(", "value", ",", "c", ",", "str", ")", ";", "fprintf", "(", "stderr", ",", "\"\\...	[ "This", "is", "for", "when", "we", "'re", "debugging", "the", "above", "." ]	[ "m32c", "\"\\nconstraint %.*s: %d\\n\"" ]	m32c2	m32c_extra_constraint_p	m32c	MPU	GCC	7,950	54	1	[]
[ "<s>", "static", "void", "vms_add_crtl_xlat", "(", "const", "char", "", "name", ",", "size_t", "nlen", ",", "const", "char", "", "id_str", ",", "size_t", "id_len", ")", "{", "tree", "targ", ";", "targ", "=", "get_identifier_with_length", "(", "name", ","...	[ "Add", "a", "CRTL", "translation", ".", "This", "simply", "use", "the", "transparent", "alias", "mechanism", ",", "which", "is", "platform", "independent", "and", "works", "with", "the", "#", "pragma", "extern_prefix", "(", "which", "set", "the", "assembler", ...	[ "vms", "1" ]	vms	vms_add_crtl_xlat	vms	Virtual ISA	GCC	7,951	69	1	[]
[ "<s>", "void", "RISCVAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "LowerRISCVMachineInstr...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVAsmPrinter13	emitInstruction	RISCV	CPU	LLVM	7,952	45	1	[]
[ "<s>", "int", "registers_ok_for_quad_peep", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "if", "(", "GET_CODE", "(", "reg1", ")", "!=", "REG", "\|\|", "GET_CODE", "(", "reg2", ")", "!=", "REG", ")", "return", "0", ";", "if", "(", "!", "FP_REGNO_P"...	[ "Return", "1", "if", "REGNO", "(", "reg1", ")", "==", "REGNO", "(", "reg2", ")", "-", "1", "making", "them", "candidates", "for", "lfq", "and", "stfq", "insns", ".", "Note", "reg1", "and", "reg2", "", "must", "", "be", "hard", "registers", ".", "...	[ "powerpcspe", "0", "0", "1" ]	powerpcspe	registers_ok_for_quad_peep	powerpcspe	CPU	GCC	7,953	68	1	[]
[ "<s>", "void", "MSP430FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", ")", "const", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "MSP430", "MSP430", "2", "4", "\"Slot for FPW register must be last in order to be found!\"" ]	MSP430FrameLowering1	processFunctionBeforeFrameFinalized	MSP430	MPU	LLVM	7,954	65	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isTerminator", "(", ")",...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU::S_SETREG_IMM32_B32", "AMDGPU::S_SETREG_B32" ]	SIInstrInfo11	isSchedulingBoundary	AMDGPU	GPU	LLVM	7,955	93	1	[]
[ "<s>", "static", "bool", "ia64_return_in_memory", "(", "const_tree", "valtype", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "machine_mode", "hfa_mode", ";", "HOST_WIDE_INT", "byte_size", ";", "mode", "=", "TYPE_MODE", "(",...	[ "Return", "1", "if", "function", "return", "value", "returned", "in", "memory", ".", "Return", "0", "if", "it", "is", "in", "a", "register", "." ]	[ "ia64", "0", "0" ]	ia64	ia64_return_in_memory	ia64	CPU	GCC	7,956	116	1	[]
[ "<s>", "SUnit", "*", "pickNode", "(", "bool", "&", "IsTopNode", ")", "override", "{", "return", "nullptr", ";", "}", "</s>" ]	[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]	[ "AMDGPU" ]	GCNIterativeScheduler (2)	pickNode	AMDGPU	GPU	LLVM	7,957	14	1	[]
[ "<s>", "int", "SystemZHazardRecognizer", "::", "groupingCost", "(", "SUnit", "", "SU", ")", "const", "{", "const", "MCSchedClassDesc", "", "SC", "=", "getSchedClass", "(", "SU", ")", ";", "if", "(", "!", "SC", "->", "isValid", "(", ")", ")", "return", ...	[ "Return", "the", "cost", "of", "decoder", "grouping", "for", "SU", "." ]	[ "SystemZ", "SystemZ", "0", "3", "1", "3", "3", "1", "2", "1", "0" ]	SystemZHazardRecognizer	groupingCost	SystemZ	CPU	LLVM	7,958	113	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo", ...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "X86", "X86", "X86", "X86", "X86", "0", "X86", "X86", "0", "X86", "X86", "0", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]	X86FrameLowering25	assignCalleeSavedSpillSlots	X86	CPU	LLVM	7,959	470	1	[]
[ "<s>", "const", "MCPhysReg", "", "AGCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AGC", "AGC" ]	AGCRegisterInfo	getCalleeSavedRegs	AGC	MPU	LLVM	7,960	18	1	[]
[ "<s>", "int", "cr16_const_double_ok", "(", "rtx", "op", ")", "{", "if", "(", "GET_MODE", "(", "op", ")", "==", "SFmode", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "l", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ";", "REAL_VALUE_T...	[ "Check", "if", "a", "const_double", "is", "ok", "for", "cr16", "store-immediate", "instructions", "." ]	[ "cr16", "4", "1", "0", "4", "4", "1", "0" ]	cr162	cr16_const_double_ok	cr16	MPU	GCC	7,961	82	1	[]
[ "<s>", "bool", "CheckReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "ArgsFlags", ",", "CCAssignFn", "Fn", ")", "{", "PreAnalyzeReturnForF128", "(", "ArgsFlags", ")", ";", "bool", "Return", "=", "CCState", "::", "CheckReturn"...	[ "CheckReturn", "-", "Analyze", "the", "return", "values", "of", "a", "function", ",", "returning", "true", "if", "the", "return", "can", "be", "performed", "without", "sret-demotion", ",", "and", "false", "otherwise", "." ]	[ "Mips", "ISD::OutputArg" ]	MipsISelLowering127	CheckReturn	Mips	CPU	LLVM	7,962	44	1	[]
[ "<s>", "static", "std", "::", "string", "getEdgeAttributes", "(", "const", "MCGNode", "*", "N", ",", "GraphTraits", "<", "MCallSubGraph", ">", "::", "ChildIteratorType", "ci", ",", "const", "MCallSubGraph", "&", "G", ")", "{", "return", "ci", ".", "getSite",...	[ "If", "you", "want", "to", "override", "the", "dot", "attributes", "printed", "for", "a", "particular", "edge", ",", "override", "this", "method", "." ]	[ "Patmos", "\"style=\\\"bold\\\"\"", "\"\"" ]	PatmosCallGraphBuilder	getEdgeAttributes	Patmos	VLIW	LLVM	7,963	41	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCTargetTransformInfo (2)	getAnalysisUsage	PowerPC	CPU	LLVM	7,964	19	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "KindTy", "::", "Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "RI5CY" ]	RISCVAsmParser	isToken	RI5CY	CPU	LLVM	7,965	15	1	[]
[ "<s>", "void", "NVPTXTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")"...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "NVPTX", "NVPTX", "\"Unhandled custom legalization\"", "ISD::LOAD", "ISD::INTRINSIC_W_CHAIN" ]	NVPTXISelLowering26	ReplaceNodeResults	NVPTX	GPU	LLVM	7,966	76	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegClass", "ARM::t2LDRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPairnospRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARMCC::AL", "ARM" ]	Thumb2InstrInfo35	loadRegFromStackSlot	ARM	CPU	LLVM	7,967	335	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createAArch64ELFObjectWriter", "(", "OS", ",", "OSABI", ",", "IsLittleEndian", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "AArch64", "AArch64" ]	AArch64AsmBackend (2)	createObjectWriter	AArch64	CPU	LLVM	7,968	22	1	[]
[ "<s>", "virtual", "const", "InstrItineraryData", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "CellSPU" ]	SPUTargetMachine2	getInstrItineraryData	CellSPU	MPU	LLVM	7,969	12	1	[]
[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "MCB", ";", "MCB", ".", "setOpcode", "(", "Hexagon", "::", "BUNDLE", ")", ";", "MCB", ".", "addOperand", "(", "MCOperand", "::", "crea...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "0", "\"Support for packets is disabled\"", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0" ]	HexagonAsmPrinter25	EmitInstruction	Hexagon	DSP	LLVM	7,970	213	1	[]
[ "<s>", "void", "LanaiTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "cons...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "Lanai", "Lanai", "LanaiISD::SETCC", "1", "LanaiISD::SELECT_CC", "0", "1", "1", "1" ]	LanaiISelLowering10	computeKnownBitsForTargetNode	Lanai	CPU	LLVM	7,971	139	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "RISCVFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "Register", "SPReg"...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "RISCV", "RISCV", "RISCV::ADJCALLSTACKDOWNCAP", "RISCV::ADJCALLSTACKUPCAP", "RISCVABI::isCheriPureCapABI", "\"Should use capability adjustments if and only if ABI is purecap\"", "0", "0", "RISCV::ADJCALLSTACKDOWN", "RISCV::ADJCALLSTACKDOWNCAP" ]	RISCVFrameLowering21	eliminateCallFramePseudoInstr	RISCV	CPU	LLVM	7,972	163	1	[]
[ "<s>", "virtual", "bool", "addPassesToEmitMC", "(", "PassManagerBase", "&", ",", "MCContext", "*", "&", ",", "raw_ostream", "&", ",", "bool", "=", "true", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "machine", "code", "emitted", "with", "the", "MCJIT", "." ]	[ "PTX" ]	PTXTargetMachine2	addPassesToEmitMC	PTX	GPU	LLVM	7,973	23	1	[]
[ "<s>", "static", "void", "mips_emit_unary", "(", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "op0", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_rtx_fmt_e", "(", "code", ",", "GET_MODE", "(", "op0", ")", ",", "op0...	[ "Emit", "an", "instruction", "of", "the", "form", "(", "set", "TARGET", "(", "CODE", "OP0", ")", ")", "." ]	[ "mips" ]	mips	mips_emit_unary	mips	CPU	GCC	7,974	36	1	[]
[ "<s>", "unsigned", "M88kInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "", "BytesRemoved", ")", "const", "{", "if", "(", "BytesRemoved", ")", "", "BytesRemoved", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I", ...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "M88k", "M88k", "0", "0", "0", "1", "1", "2" ]	M88kInstrInfo	removeBranch	M88k	MPU	LLVM	7,975	157	1	[]
[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mod", "=", "&", "M", ";", "DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUCodeGenPrepare1	doInitialization	AMDGPU	GPU	LLVM	7,976	28	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "outliner", ...	[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]	[ "AArch64", "AArch64", "AArch64::TCRETURNdi", "0", "AArch64::BL", "\"No callee-saved register available?\"", "AArch64::LR", "AArch64::LR", "AArch64::ORRXrs", "AArch64::XZR", "AArch64::LR", "0", "AArch64::ORRXrs", "AArch64::LR", "AArch64::XZR", "0", "AArch64::STRXpre", "AArch64::SP",...	AArch64InstrInfo51	insertOutlinedCall	AArch64	CPU	LLVM	7,977	464	1	[]
[ "<s>", "void", "pass_vsetvl", "::", "refine_vsetvls", "(", "void", ")", "const", "{", "basic_block", "cfg_bb", ";", "FOR_EACH_BB_FN", "(", "cfg_bb", ",", "cfun", ")", "{", "auto", "info", "=", "m_vector_manager", "->", "vector_block_infos", "[", "cfg_bb", "->"...	[ "Optimize", "athe", "case", "like", "this", ":", "bb", "0", ":", "vsetvl", "0", "a5", ",", "zero", ",", "e8", ",", "mf8", "insn", "0", "(", "demand", "SEW", "+", "LMUL", ")", "bb", "1", ":", "vsetvl", "1", "a5", ",", "zero", ",", "e16", ",", ...	[ "riscv" ]	riscv-vsetvl	refine_vsetvls	riscv	CPU	GCC	7,978	124	1	[]
[ "<s>", "void", "addSuccessor", "(", "const", "PredicatedBlock", "*", "block", ",", "unsigned", "pred", ")", "{", "Successors", ".", "insert", "(", "std", "::", "make_pair", "(", "block", ",", "pred", ")", ")", ";", "}", "</s>" ]	[ "Add", "Succ", "as", "a", "successor", "of", "this", "MachineBasicBlock", "." ]	[ "Patmos" ]	PredicatedBlock	addSuccessor	Patmos	VLIW	LLVM	7,979	27	1	[]
[ "<s>", "bool", "Thumb1FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]	Thumb1FrameLowering57	restoreCalleeSavedRegisters	ARM	CPU	LLVM	7,980	282	1	[]
[ "<s>", "static", "rtx", "paired_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "enum", "rs6000_builtins", ...	[ "Expand", "the", "builtin", "in", "EXP", "and", "store", "the", "result", "in", "TARGET", ".", "Store", "true", "in", "*", "EXPANDEDP", "if", "we", "found", "a", "builtin", "to", "expand", "." ]	[ "rs6000", "0", "0" ]	rs60004	paired_expand_builtin	rs6000	CPU	GCC	7,981	141	1	[]
[ "<s>", "static", "rtx", "altivec_expand_vec_ext_builtin", "(", "tree", "arglist", ",", "rtx", "target", ")", "{", "enum", "machine_mode", "tmode", ",", "mode0", ";", "tree", "arg0", ",", "arg1", ";", "int", "elt", ";", "rtx", "op0", ";", "arg0", "=", "TR...	[ "Expand", "vec_ext", "builtin", "." ]	[ "rs6000", "0" ]	rs60003	altivec_expand_vec_ext_builtin	rs6000	CPU	GCC	7,982	145	1	[]
[ "<s>", "const", "char", "*", "PPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "PPCISD", "::", "FSEL", ":", "return", "\"PPCISD::FSEL\"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "PowerPC", "PPC", "0", "PPCISD::FSEL", "\"PPCISD::FSEL\"", "PPCISD::FCFID", "\"PPCISD::FCFID\"", "PPCISD::FCTIDZ", "\"PPCISD::FCTIDZ\"", "PPCISD::FCTIWZ", "\"PPCISD::FCTIWZ\"", "PPCISD::FRE", "\"PPCISD::FRE\"", "PPCISD::FRSQRTE", "\"PPCISD::FRSQRTE\"", "PPCISD::STFIWX", "\"PPCISD::ST...	PPCISelLowering (2)	getTargetNodeName	PowerPC	CPU	LLVM	7,983	504	1	[]
[ "<s>", "const", "char", "", "avr_devicespecs_file", "(", "int", "argc", ",", "const", "char", "", "", "argv", ")", "{", "const", "char", "", "mmcu", "=", "NULL", ";", "if", "(", "verbose_flag", ")", "fnotice", "(", "stderr", ",", "\"Running spec func...	[ "Implement", "spec", "function", "`", "device-specs-file麓", ".", "Compose", "-specs=", "<", "specs-file-name", ">", "%", "s", ".", "If", "everything", "went", "well", "then", "argv", "[", "0", "]", "is", "the", "inflated", "(", "absolute", ")", "specs", "d...	[ "avr", "\"Running spec function '%s' with %d args\\n\\n\"", "0", "\"bad usage of spec function %qs\"", "\"device-specs-file\"", "1", "\"device-specs\"", "0", "0", "1", "2", "0", "\"specified option %qs more than once\"", "\"-mmcu\"", "\"strange device name %qs after %qs: bad character %q...	driver-avr	avr_devicespecs_file	avr	MPU	GCC	7,984	213	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "DLX" ]	DLXAsmParser	getEndLoc	DLX	CPU	LLVM	7,985	11	1	[]
[ "<s>", "int", "ia64_direct_return", "(", "void", ")", "{", "if", "(", "reload_completed", "&&", "!", "frame_pointer_needed", ")", "{", "ia64_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "return", "(", "current_frame_info", ".", "total_size", "...	[ "Return", "1", "if", "br.ret", "can", "do", "all", "the", "work", "required", "to", "return", "from", "a", "function", "." ]	[ "ia64", "0", "0", "0", "0", "0", "0", "0", "0" ]	ia64	ia64_direct_return	ia64	CPU	GCC	7,986	86	1	[]
[ "<s>", "static", "pad_direction", "rs6000_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "AGGREGATE_PADDING_FIXED", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "HOST_WIDE_INT", "size", "=", "0", ";...	[ "Implement", "TARGET_FUNCTION_ARG_PADDING", ".", "For", "the", "AIX", "ABI", "structs", "are", "always", "stored", "left", "shifted", "in", "their", "argument", "slot", "." ]	[ "rs6000", "0", "1", "2", "4", "0" ]	rs60007	rs6000_function_arg_padding	rs6000	CPU	GCC	7,987	115	1	[]
[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", ...	[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]	[ "R600", "SI", "SI", "0", "1", "0" ]	SIInstrInfo101	buildIndirectRead	R600	GPU	LLVM	7,988	111	1	[]
[ "<s>", "StringRef", "MetadataStreamerV3", "::", "getValueType", "(", "Type", "*", "Ty", ",", "StringRef", "TypeName", ")", "const", "{", "switch", "(", "Ty", "->", "getTypeID", "(", ")", ")", "{", "case", "Type", "::", "IntegerTyID", ":", "{", "auto", "S...	[ "Return", "the", "ValueType", "of", "the", "referenced", "return", "value", "." ]	[ "AMDGPU", "\"u\"", "8", "\"i8\"", "\"u8\"", "16", "\"i16\"", "\"u16\"", "32", "\"i32\"", "\"u32\"", "64", "\"i64\"", "\"u64\"", "\"struct\"", "\"f16\"", "\"f32\"", "\"f64\"", "\"struct\"" ]	AMDGPUHSAMetadataStreamer15	getValueType	AMDGPU	GPU	LLVM	7,989	167	1	[]
[ "<s>", "TargetPassConfig", "", "X86TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "X86PassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine101	createPassConfig	X86	CPU	LLVM	7,990	22	1	[]
[ "<s>", "void", "AlphaInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Alpha", ...	[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "Alpha", "Alpha", "Alpha::BISr", "Alpha::R31", "Alpha::R31", "Alpha::R31" ]	AlphaInstrInfo	insertNoop	Alpha	MPU	LLVM	7,991	54	1	[]
[ "<s>", "void", "X86LinuxNaClTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "X86", "X86" ]	X86TargetObjectFile10	Initialize	X86	CPU	LLVM	7,992	34	1	[]
[ "<s>", "unsigned", "SNESInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "SNES", "::", "LDDRdPtrQ", ":", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "SNES", "SNES", "SNES::LDDRdPtrQ", "SNES::LDDWRdYQ", "1", "2", "2", "0", "1", "0", "0" ]	SNESInstrInfo	isLoadFromStackSlot	SNES	DSP	LLVM	7,993	112	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine101	X86TargetMachine	X86	CPU	LLVM	7,994	143	1	[]
[ "<s>", "rtx", "s390_gen_rtx_const_DI", "(", "int", "high", ",", "int", "low", ")", "{", "HOST_WIDE_INT", "val", ";", "val", "=", "(", "HOST_WIDE_INT", ")", "high", ";", "val", "<<=", "32", ";", "val", "\|=", "(", "HOST_WIDE_INT", ")", "low", ";", "retur...	[ "Return", "rtx", "for", "64-bit", "constant", "formed", "from", "the", "32-bit", "subwords", "LOW", "and", "HIGH", ",", "independent", "of", "the", "host", "word", "size", "." ]	[ "s390", "32" ]	s3903	s390_gen_rtx_const_DI	s390	MPU	GCC	7,995	58	1	[]
[ "<s>", "bool", "AVRInstrumentFunctions", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "ShouldInstrument", "(", "F", ")", ")", "{", "BuildEntryBlock", "(", "F", ")", ";", "BuildExitHooks", "(", "F", ")", ";", "}", "return", "true...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AVR", "AVR" ]	AVRInstrumentFunctions	runOnFunction	AVR	MPU	LLVM	7,996	33	1	[]
[ "<s>", "const", "uint32_t", "*", "FISCRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CC_Save_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "FISC", "FISC" ]	FISCRegisterInfo	getCallPreservedMask	FISC	CPU	LLVM	7,997	22	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "false", ";", "...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "X86", "X86", "64", "2", "0" ]	X86ISelLowering114	isShuffleMaskLegal	X86	CPU	LLVM	7,998	158	1	[]
[ "<s>", "static", "bool", "div_sqrt_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "SET", ")", "return", "false", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "c...	[ "True", "if", "INSN", "is", "a", "floating-point", "division", "or", "square-root", "." ]	[ "sparc" ]	sparc	div_sqrt_insn_p	sparc	CPU	GCC	7,999	54	1	[]

[ "<s>", "static", "bool", "nvptx_return_in_memory", "(", "const_tree", "type", ",", "const_tree", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "!", "RETURN_IN_REG_P", "(", "mode", ")", ")", "return", "true", ";", "re...

[ "Implement", "TARGET_RETURN_IN_MEMORY", "." ]

[ "nvptx" ]

nvptx2

nvptx_return_in_memory

nvptx

GPU

GCC

7,900

33

1

[]

[ "<s>", "CCAssignFn", "*", "ARMFastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "ARM", "ARM", "\"Unsupported calling convention\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"Can't return in GHC call convention\"", "ARM" ]

ARMFastISel19

CCAssignFnForCall

ARM

CPU

LLVM

7,901

223

1

[]

[ "<s>", "unsigned", "MOSMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "MOS", "MOS", "0", "0", "\"Unhandled expression!\"", "0" ]

MOSMCCodeEmitter

getMachineOpValue

MOS

MPU

LLVM

7,902

123

1

[]

[ "<s>", "bool", "NVPTXAllocaHoisting", "::", "runOnFunction", "(", "Function", "&", "function", ")", "{", "bool", "functionModified", "=", "false", ";", "Function", "::", "iterator", "I", "=", "function", ".", "begin", "(", ")", ";", "Instruction", "*", "firs...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXAllocaHoisting11

runOnFunction

NVPTX

GPU

LLVM

7,903

135

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SIInstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "g...

[ "Return", "the", "correct", "register", "class", "for", "OpNo", "." ]

[ "AMDGPU", "SI", "1" ]

SIInstrInfo111

getOpRegClass

AMDGPU

GPU

LLVM

7,904

139

1

[]

[ "<s>", "static", "rtx", "arm_find_sub_rtx_with_code", "(", "rtx", "pattern", ",", "rtx_code", "code", ",", "bool", "find_any_shift", ")", "{", "subrtx_var_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_VAR", "(", "iter", ",", "array", ",", "pattern"...

[ "Traverse", "PATTERN", "looking", "for", "a", "sub-rtx", "with", "RTX_CODE", "CODE", ".", "If", "FIND_ANY_SHIFT", "then", "we", "are", "interested", "in", "anything", "which", "can", "reasonably", "be", "described", "as", "a", "SHIFT", "RTX", "." ]

[ "arm", "0" ]

aarch-common

arm_find_sub_rtx_with_code

arm

CPU

GCC

7,905

103

1

[]

[ "<s>", "void", "arm_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ";", "machine_mode", "mode", ";", "rtx...

[ "Expand", "a", "compare", "and", "swap", "pattern", "." ]

[ "arm", "0", "1", "2", "3", "4", "5", "6", "7", "1" ]

arm4

arm_expand_compare_and_swap

arm

CPU

GCC

7,906

352

1

[]

[ "<s>", "TargetPassConfig", "*", "JVMTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "JVMPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "JVM", "JVM", "JVM" ]

JVMTargetMachine

createPassConfig

JVM

Virtual ISA

LLVM

7,907

22

1

[]

[ "<s>", "static", "void", "vms_asm_out_constructor", "(", "rtx", "symbol", ",", "int", "priority", "ATTRIBUTE_UNUSED", ")", "{", "switch_to_section", "(", "ctors_section", ")", ";", "assemble_align", "(", "BITS_PER_WORD", ")", ";", "assemble_integer", "(", "symbol", ...

[ "Record", "an", "element", "in", "the", "table", "of", "global", "constructors", ".", "SYMBOL", "is", "a", "SYMBOL_REF", "of", "the", "function", "to", "be", "called", ";", "PRIORITY", "is", "a", "number", "between", "0", "and", "MAX_INIT_PRIORITY", ".", "...

[ "alpha", "1" ]

alpha

vms_asm_out_constructor

alpha

MPU

GCC

7,908

34

1

[]

[ "<s>", "static", "int", "ft32_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "bytes_left", ",", "size", ";"...

[ "Some", "function", "arguments", "will", "only", "partially", "fit", "in", "the", "registers", "that", "hold", "arguments", ".", "Given", "a", "new", "arg", ",", "return", "the", "number", "of", "bytes", "that", "fit", "in", "argument", "passing", "registers...

[ "ft32", "8", "0", "4", "0", "4", "6", "2", "4", "0" ]

ft32

ft32_arg_partial_bytes

ft32

MPU

GCC

7,909

123

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getJumpOffset16OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...

[ "getJumpOffset16OpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]

[ "Mips", "Mips", "\"getJumpOffset16OpValue expects only expressions or an immediate\"", "Mips::Fixups", "Mips", "Mips::fixup_MICROMIPS_LO16", "Mips::fixup_Mips_LO16", "0", "0" ]

MipsMCCodeEmitter (2)2

getJumpOffset16OpValue

Mips

CPU

LLVM

7,910

117

1

[]

[ "<s>", "bool", "ix86_can_use_return_insn_p", "(", "void", ")", "{", "struct", "ix86_frame", "frame", ";", "if", "(", "!", "reload_completed", "||", "frame_pointer_needed", ")", "return", "0", ";", "if", "(", "crtl", "->", "args", ".", "pops_args", "&&", "crt...

[ "Return", "1", "if", "it", "is", "appropriate", "to", "emit", "`", "ret", "'", "instructions", "in", "the", "body", "of", "a", "function", ".", "Do", "this", "only", "if", "the", "epilogue", "is", "simple", ",", "needing", "a", "couple", "of", "insns",...

[ "i386", "0", "32768", "0", "0" ]

i3864

ix86_can_use_return_insn_p

i386

CPU

GCC

7,911

67

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Immediate", ":", "OS", "<<", "\"Imm<\"", ";", "OS", "<<", "*", "Imm", ".", "Val", ";", "OS", "<<", "\">\"", ";", "brea...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Mips", "\"Imm<\"", "\">\"", "\"Mem<\"", "\", \"", "\">\"", "\"RegIdx<\"", "\":\"", "\">\"", "\"RegList< \"", "\" \"", "\">\"", "\"RegPair<\"", "\",\"", "1", "\">\"" ]

MipsAsmParser90

print

Mips

CPU

LLVM

7,912

156

1

[]

[ "<s>", "bool", "R600VectorRegMerger", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "SI", "0", "\"Trying to optimize \"", "SI", "\"Using common slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "\"Using free slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "SI" ]

R600OptimizeVectorRegisters35

runOnMachineFunction

R600

GPU

LLVM

7,913

327

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "11" ]

RISCVFrameLowering

processFunctionBeforeFrameFinalized

RISCV

CPU

LLVM

7,914

102

1

[]

[ "<s>", "static", "rtx", "move_to_x", "(", "int", "opno", ",", "rtx", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "reg", ";", "if", "(", "mode", "==", "V...

[ "Copy", "SRC", "to", "X", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "X", "RTX", "." ]

[ "rl78" ]

rl782

move_to_x

rl78

MPU

GCC

7,915

119

1

[]

[ "<s>", "void", "ConvergingVLIWScheduler", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "IsTopNode", ")", "{", "SU", "->", "TopReadyCycle", "=", "Top", ".", "CurrCycle", ";", "Top", ".", "bumpNode", "(", "SU",...

[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]

[ "Hexagon" ]

HexagonMachineScheduler (2)

schedNode

Hexagon

DSP

LLVM

7,916

53

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"LC3 Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "LC3", "\"LC3 Assembly Printer\"" ]

LC3AsmPrinter

getPassName

LC3

CPU

LLVM

7,917

13

1

[]

[ "<s>", "unsigned", "getELFArch", "(", ")", "const", "{", "assert", "(", "ELFArch", "!=", "0", "&&", "\"every device must have an associate ELF architecture\"", ")", ";", "return", "ELFArch", ";", "}", "</s>" ]

[ "Gets", "the", "ELF", "architecture", "for", "the", "e_flags", "field", "of", "an", "ELF", "object", "file", "." ]

[ "MCS51", "0", "\"every device must have an associate ELF architecture\"" ]

MCS51Subtarget

getELFArch

MCS51

MPU

LLVM

7,918

19

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::",...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "RI5CY", "RISCV", "8", "16" ]

RISCVISelLowering

shouldExpandAtomicRMWInIR

RI5CY

CPU

LLVM

7,919

60

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon generate mux instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon generate mux instructions\"" ]

HexagonGenMux (2)

getPassName

Hexagon

DSP

LLVM

7,920

13

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", "...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "WebAssembly", "WebAssembly", "ISD::VECTOR_SHUFFLE", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::FP_TO_SINT_SAT", "ISD::FP_TO_UINT_SAT", "ISD::FP_ROUND", "ISD::CONCAT_VECTORS", "ISD::TRUNCATE" ]

WebAssemblyISelLowering18

PerformDAGCombine

WebAssembly

Virtual ISA

LLVM

7,921

105

1

[]

[ "<s>", "auto", "HexagonVectorCombine", "::", "isZero", "(", "const", "Value", "*", "Val", ")", "const", "->", "bool", "{", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "Constant", ">", "(", "Val", ")", ")", "return", "C", "->", "isZeroValue", "...

[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]

[ "Hexagon", "HexagonVectorCombine::isZero" ]

HexagonVectorCombine

isZero

Hexagon

DSP

LLVM

7,922

39

1

[]

[ "<s>", "unsigned", "MipsConstantIslands", "::", "getOffsetOf", "(", "MachineInstr", "*", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber"...

[ "getOffsetOf", "-", "Return", "the", "current", "offset", "of", "the", "specified", "machine", "instruction", "from", "the", "start", "of", "the", "function", "." ]

[ "Mips", "Mips", "\"Didn't find MI in its own basic block?\"" ]

MipsConstantIslandPass (2)1

getOffsetOf

Mips

CPU

LLVM

7,923

86

1

[]

[ "<s>", "void", "XCoreAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "XCore", "XCore", "128", "XCore::DBG_VALUE", "\"Should be handled target independently\"", "XCore::ADD_2rus", "2", "0", "\"\\tmov \"", "XCore", "0", "\", \"", "XCore", "1", "XCore::BR_JT", "XCore::BR_JT32", "\"\\tbru \"", "XCore", "1", "XCore::BR_JT", "0", "0" ]

XCoreAsmPrinter10

emitInstruction

XCore

MPU

LLVM

7,924

219

1

[]

[ "<s>", "static", "void", "s390_asm_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "s390_asm_output_machine_for_arch", "(", "asm_out_file", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_ASM_FILE_START", "." ]

[ "s390" ]

s390

s390_asm_file_start

s390

MPU

GCC

7,925

17

1

[]

[ "<s>", "static", "void", "rs6000_option_override", "(", "void", ")", "{", "(", "void", ")", "rs6000_option_override_internal", "(", "true", ")", ";", "opt_pass", "*", "pass_analyze_swaps", "=", "make_pass_analyze_swaps", "(", "g", ")", ";", "struct", "register_pas...

[ "Implement", "TARGET_OPTION_OVERRIDE", ".", "On", "the", "RS/6000", "this", "is", "used", "to", "define", "the", "target", "cpu", "type", "." ]

[ "rs6000", "\"cse1\"", "1" ]

rs60004

rs6000_option_override

rs6000

CPU

GCC

7,926

45

1

[]

[ "<s>", "void", "HexagonCommonGEP", "::", "materialize", "(", "NodeToValueMap", "&", "Loc", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Nodes before materialization:\\n\"", "<<", "Nodes", "<<", "'\\n'", ")", ";", "NodeChildrenMap", "NCM", ";", "NodeVect", ...

[ "This", "method", "can", "be", "implemented", "to", "generate", "a", "mapped", "Value", "on", "demand", "." ]

[ "Hexagon", "Hexagon", "\"Nodes before materialization:\\n\"", "0", "0", "1", "0", "0", "\"No use information found\"" ]

HexagonCommonGEP10

materialize

Hexagon

DSP

LLVM

7,927

483

1

[]

[ "<s>", "static", "bool", "sparc_lra_p", "(", "void", ")", "{", "return", "TARGET_LRA", ";", "}", "</s>" ]

[ "Return", "true", "if", "we", "use", "LRA", "instead", "of", "reload", "pass", "." ]

[ "sparc" ]

sparc

sparc_lra_p

sparc

CPU

GCC

7,928

11

1

[]

[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "Op", ",", "unsigned", "Kind", ")", "{", "AMDGPUOperand", "&", "Operand", "=", "(", "AMDGPUOperand", "&", ")", "Op", ";", "switch", "(", "Kind", ")", "{",...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAsmParser77

validateTargetOperandClass

AMDGPU

GPU

LLVM

7,929

119

1

[]

[ "<s>", "static", "bool", "ia64_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "case", "LABEL_REF", ":", "return", "true", ";", "case", "CONST_DOU...

[ "Return", "true", "if", "X", "is", "a", "constant", "that", "is", "valid", "for", "some", "immediate", "field", "in", "an", "instruction", "." ]

[ "ia64", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0x3fff", "0", "8" ]

ia64

ia64_legitimate_constant_p

ia64

CPU

GCC

7,930

237

1

[]

[ "<s>", "bool", "HexagonRegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", ";", "}", ...

[ "Returns", "true", "if", "the", "target", "wants", "to", "use", "frame", "pointer", "based", "accesses", "to", "spill", "to", "the", "scavenger", "emergency", "spill", "slot", "." ]

[ "Hexagon", "Hexagon" ]

HexagonRegisterInfo41

useFPForScavengingIndex

Hexagon

DSP

LLVM

7,931

29

1

[]

[ "<s>", "void", "i386_pe_seh_unwind_emit", "(", "FILE", "*", "out_file", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "note", ",", "pat", ";", "bool", "handled_one", "=", "false", ";", "struct", "seh_frame_state", "*", "seh", ";", "if", "(", "!", "TARGE...

[ "This", "function", "looks", "at", "a", "single", "insn", "and", "emits", "any", "SEH", "directives", "required", "for", "unwind", "of", "this", "insn", "." ]

[ "i386", "\"\\tnop\\n\"", "\"\\t.seh_endproc\\n\"", "1", "0", "0", "0", "0", "0" ]

winnt

i386_pe_seh_unwind_emit

i386

CPU

GCC

7,932

325

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "Mips", "Mips", "0", "1", "2", "ISD::BITCAST" ]

MipsISelLowering (2)1

LowerCallResult

Mips

CPU

LLVM

7,933

252

1

[]

[ "<s>", "static", "bool", "mips_breakable_sequence_p", "(", "rtx_insn", "*", "insn", ")", "{", "return", "(", "insn", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SEQUENCE", "&&", "TARGET_CB_MAYBE", "&&", "get_attr_compact_form", "(", "SEQ_BE...

[ "A", "SEQUENCE", "is", "breakable", "iff", "the", "branch", "inside", "it", "has", "a", "compact", "form", "and", "the", "target", "has", "compact", "branches", "." ]

[ "mips" ]

mips

mips_breakable_sequence_p

mips

CPU

GCC

7,934

37

1

[]

[ "<s>", "bool", "AArch64FastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "I...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "AArch64", "AArch64", "ISD::SREM", "ISD::SREM", "ISD::UREM", "ISD::UREM", "ISD::FP_TO_SINT", "ISD::TRUNCATE", "ISD::SINT_TO_FP", "AArch64", "AArch64" ]

AArch64FastISel14

fastSelectInstruction

AArch64

CPU

LLVM

7,935

481

1

[]

[ "<s>", "bool", "MSP430InstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TID", ".", "isTerminator", "...

[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]

[ "MSP430", "MSP430" ]

MSP430InstrInfo13

isUnpredicatedTerminator

MSP430

MPU

LLVM

7,936

73

1

[]

[ "<s>", "unsigned", "SystemZRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retur...

[ "Debug", "information", "queries", "." ]

[ "SystemZ", "SystemZ", "SystemZ::R11D", "SystemZ::R15D" ]

SystemZRegisterInfo

getFrameRegister

SystemZ

CPU

LLVM

7,937

44

1

[]

[ "<s>", "void", "flushPendingInstructions", "(", "MCStreamer", "&", "Out", ")", "override", "{", "if", "(", "!", "inImplicitITBlock", "(", ")", ")", "{", "assert", "(", "PendingConditionalInsts", ".", "size", "(", ")", "==", "0", ")", ";", "return", ";", ...

[ "Ensure", "that", "all", "previously", "parsed", "instructions", "have", "been", "emitted", "to", "the", "output", "streamer", ",", "if", "the", "target", "does", "not", "emit", "them", "immediately", "." ]

[ "ARM", "0", "ARM::t2IT", "4", "0", "0U" ]

ARMAsmParser5

flushPendingInstructions

ARM

CPU

LLVM

7,938

138

1

[]

[ "<s>", "const", "MipsTargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]

[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]

[ "Mips", "Mips", "Mips" ]

MipsISelDAGToDAG11

getTargetMachine

Mips

CPU

LLVM

7,939

19

1

[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "MachineInstr", "&", "LdSt", ",", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo", "*", ")", "const...

[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]

[ "Lanai", "Lanai", "4", "1", "2", "3", "3", "Lanai::LDW_RI", "Lanai::LDW_RR", "Lanai::SW_RR", "Lanai::SW_RI", "4", "Lanai::LDHs_RI", "Lanai::LDHz_RI", "Lanai::STH_RI", "2", "Lanai::LDBs_RI", "Lanai::LDBz_RI", "Lanai::STB_RI", "1", "1", "2", "\"getMemOperandWithOffset only ...

LanaiInstrInfo (2)

getMemOperandWithOffsetWidth

Lanai

CPU

LLVM

7,940

221

1

[]

[ "<s>", "bool", "HexagonMCChecker", "::", "check", "(", "bool", "FullCheck", ")", "{", "bool", "chkP", "=", "checkPredicates", "(", ")", ";", "bool", "chkNV", "=", "checkNewValues", "(", ")", ";", "bool", "chkR", "=", "checkRegisters", "(", ")", ";", "boo...

[ "Check", "if", "the", "constraints", "are", "satisfiable", "." ]

[ "Hexagon", "Hexagon" ]

HexagonMCChecker10

check

Hexagon

DSP

LLVM

7,941

135

1

[]

[ "<s>", "EVT", "SystemZTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorEl...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "SystemZ", "SystemZ", "MVT::i32" ]

SystemZISelLowering103

getSetCCResultType

SystemZ

CPU

LLVM

7,942

35

1

[]

[ "<s>", "int", "ARMTTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "(", "Opcode", "==", "Instruction", "::", "SDiv", "||", "Opcode", "=="...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "ARM", "ARM", "1", "0", "32", "1", "12", "0", "1", "8", "0", "0" ]

ARMTargetTransformInfo (2)1

getIntImmCost

ARM

CPU

LLVM

7,943

208

1

[]

[ "<s>", "static", "int", "rs6000_hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "int", "last_regno", "=", "regno", "+", "rs6000_hard_regno_nregs", "[", "mode", "]", "[", "regno", "]", "-", "1", ";", "if", "(", "COMPLEX_MODE_P...

[ "Value", "is", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]

[ "rs6000", "1", "1", "0", "16", "0", "2", "0", "1", "1", "1", "1", "1", "0", "1" ]

rs60006

rs6000_hard_regno_mode_ok

rs6000

CPU

GCC

7,944

383

1

[]

[ "<s>", "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "0", "1", "0", "0", "0", "WebA...

WebAssemblyRegNumbering (2)

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

7,945

302

1

[]

[ "<s>", "bool", "ok_for_simple_arith_logic_operands", "(", "rtx", "*", ",", "machine_mode", ")", "{", "return", "!", "visium_flags_exposed", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "operands", "are", "valid", "for", "a", "simple", "arithmetic", "or", "logical", "insn", "." ]

[ "visium" ]

visium

ok_for_simple_arith_logic_operands

visium

Virtual ISA

GCC

7,946

14

1

[]

[ "<s>", "static", "rtx", "sparc_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "sparc_function_value_1", "(", "NULL_TREE", ",", "mode", ",", "false", ")", ";", "}", "</s>" ]

[ "Handle", "TARGET_LIBCALL_VALUE", "." ]

[ "sparc" ]

sparc

sparc_libcall_value

sparc

CPU

GCC

7,947

23

1

[]

[ "<s>", "rtx", "ix86_fixup_binary_operands", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "int", "matching_memory", ";", "rtx", "src1", ",", "src2", ",", "dst", ";", "dst", "=", "operands"...

[ "Fix", "up", "OPERANDS", "to", "satisfy", "ix86_binary_operator_ok", ".", "Return", "the", "destination", "to", "use", "for", "the", "operation", ".", "If", "different", "from", "the", "true", "destination", "in", "operands", "[", "0", "]", ",", "a", "copy",...

[ "i386", "0", "1", "2", "0", "1", "2", "2", "1", "2" ]

i3863

ix86_fixup_binary_operands

i386

CPU

GCC

7,948

247

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "Nyuzi" ]

NyuziTargetMachine

getObjFileLowering

Nyuzi

GPU

LLVM

7,949

16

1

[]

[ "<s>", "int", "m32c_extra_constraint_p", "(", "rtx", "value", ",", "char", "c", ",", "const", "char", "*", "str", ")", "{", "int", "rv", "=", "m32c_extra_constraint_p2", "(", "value", ",", "c", ",", "str", ")", ";", "fprintf", "(", "stderr", ",", "\"\\...

[ "This", "is", "for", "when", "we", "'re", "debugging", "the", "above", "." ]

[ "m32c", "\"\\nconstraint %.*s: %d\\n\"" ]

m32c2

m32c_extra_constraint_p

m32c

MPU

GCC

7,950

54

1

[]

[ "<s>", "static", "void", "vms_add_crtl_xlat", "(", "const", "char", "*", "name", ",", "size_t", "nlen", ",", "const", "char", "*", "id_str", ",", "size_t", "id_len", ")", "{", "tree", "targ", ";", "targ", "=", "get_identifier_with_length", "(", "name", ","...

[ "Add", "a", "CRTL", "translation", ".", "This", "simply", "use", "the", "transparent", "alias", "mechanism", ",", "which", "is", "platform", "independent", "and", "works", "with", "the", "#", "pragma", "extern_prefix", "(", "which", "set", "the", "assembler", ...

[ "vms", "1" ]

vms

vms_add_crtl_xlat

vms

Virtual ISA

GCC

7,951

69

1

[]

[ "<s>", "void", "RISCVAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "LowerRISCVMachineInstr...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVAsmPrinter13

emitInstruction

RISCV

CPU

LLVM

7,952

45

1

[]

[ "<s>", "int", "registers_ok_for_quad_peep", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "if", "(", "GET_CODE", "(", "reg1", ")", "!=", "REG", "||", "GET_CODE", "(", "reg2", ")", "!=", "REG", ")", "return", "0", ";", "if", "(", "!", "FP_REGNO_P"...

[ "Return", "1", "if", "REGNO", "(", "reg1", ")", "==", "REGNO", "(", "reg2", ")", "-", "1", "making", "them", "candidates", "for", "lfq", "and", "stfq", "insns", ".", "Note", "reg1", "and", "reg2", "*", "must", "*", "be", "hard", "registers", ".", "...

[ "powerpcspe", "0", "0", "1" ]

powerpcspe

registers_ok_for_quad_peep

powerpcspe

CPU

GCC

7,953

68

1

[]

[ "<s>", "void", "MSP430FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", ")", "const", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "MSP430", "MSP430", "2", "4", "\"Slot for FPW register must be last in order to be found!\"" ]

MSP430FrameLowering1

processFunctionBeforeFrameFinalized

MSP430

MPU

LLVM

7,954

65

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isTerminator", "(", ")",...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU::S_SETREG_IMM32_B32", "AMDGPU::S_SETREG_B32" ]

SIInstrInfo11

isSchedulingBoundary

AMDGPU

GPU

LLVM

7,955

93

1

[]

[ "<s>", "static", "bool", "ia64_return_in_memory", "(", "const_tree", "valtype", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "machine_mode", "hfa_mode", ";", "HOST_WIDE_INT", "byte_size", ";", "mode", "=", "TYPE_MODE", "(",...

[ "Return", "1", "if", "function", "return", "value", "returned", "in", "memory", ".", "Return", "0", "if", "it", "is", "in", "a", "register", "." ]

[ "ia64", "0", "0" ]

ia64

ia64_return_in_memory

ia64

CPU

GCC

7,956

116

1

[]

[ "<s>", "SUnit", "*", "pickNode", "(", "bool", "&", "IsTopNode", ")", "override", "{", "return", "nullptr", ";", "}", "</s>" ]

[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]

[ "AMDGPU" ]

GCNIterativeScheduler (2)

pickNode

AMDGPU

GPU

LLVM

7,957

14

1

[]

[ "<s>", "int", "SystemZHazardRecognizer", "::", "groupingCost", "(", "SUnit", "*", "SU", ")", "const", "{", "const", "MCSchedClassDesc", "*", "SC", "=", "getSchedClass", "(", "SU", ")", ";", "if", "(", "!", "SC", "->", "isValid", "(", ")", ")", "return", ...

[ "Return", "the", "cost", "of", "decoder", "grouping", "for", "SU", "." ]

[ "SystemZ", "SystemZ", "0", "3", "1", "3", "3", "1", "2", "1", "0" ]

SystemZHazardRecognizer

groupingCost

SystemZ

CPU

LLVM

7,958

113

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo", ...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "X86", "X86", "X86", "X86", "X86", "0", "X86", "X86", "0", "X86", "X86", "0", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]

X86FrameLowering25

assignCalleeSavedSpillSlots

X86

CPU

LLVM

7,959

470

1

[]

[ "<s>", "const", "MCPhysReg", "*", "AGCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AGC", "AGC" ]

AGCRegisterInfo

getCalleeSavedRegs

AGC

MPU

LLVM

7,960

18

1

[]

[ "<s>", "int", "cr16_const_double_ok", "(", "rtx", "op", ")", "{", "if", "(", "GET_MODE", "(", "op", ")", "==", "SFmode", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "l", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ";", "REAL_VALUE_T...

[ "Check", "if", "a", "const_double", "is", "ok", "for", "cr16", "store-immediate", "instructions", "." ]

[ "cr16", "4", "1", "0", "4", "4", "1", "0" ]

cr162

cr16_const_double_ok

cr16

MPU

GCC

7,961

82

1

[]

[ "<s>", "bool", "CheckReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "ArgsFlags", ",", "CCAssignFn", "Fn", ")", "{", "PreAnalyzeReturnForF128", "(", "ArgsFlags", ")", ";", "bool", "Return", "=", "CCState", "::", "CheckReturn"...

[ "CheckReturn", "-", "Analyze", "the", "return", "values", "of", "a", "function", ",", "returning", "true", "if", "the", "return", "can", "be", "performed", "without", "sret-demotion", ",", "and", "false", "otherwise", "." ]

[ "Mips", "ISD::OutputArg" ]

MipsISelLowering127

CheckReturn

Mips

CPU

LLVM

7,962

44

1

[]

[ "<s>", "static", "std", "::", "string", "getEdgeAttributes", "(", "const", "MCGNode", "*", "N", ",", "GraphTraits", "<", "MCallSubGraph", ">", "::", "ChildIteratorType", "ci", ",", "const", "MCallSubGraph", "&", "G", ")", "{", "return", "ci", ".", "getSite",...

[ "If", "you", "want", "to", "override", "the", "dot", "attributes", "printed", "for", "a", "particular", "edge", ",", "override", "this", "method", "." ]

[ "Patmos", "\"style=\\\"bold\\\"\"", "\"\"" ]

PatmosCallGraphBuilder

getEdgeAttributes

Patmos

VLIW

LLVM

7,963

41

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCTargetTransformInfo (2)

getAnalysisUsage

PowerPC

CPU

LLVM

7,964

19

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "KindTy", "::", "Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "RI5CY" ]

RISCVAsmParser

isToken

RI5CY

CPU

LLVM

7,965

15

1

[]

[ "<s>", "void", "NVPTXTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")"...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "NVPTX", "NVPTX", "\"Unhandled custom legalization\"", "ISD::LOAD", "ISD::INTRINSIC_W_CHAIN" ]

NVPTXISelLowering26

ReplaceNodeResults

NVPTX

GPU

LLVM

7,966

76

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegClass", "ARM::t2LDRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPairnospRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARMCC::AL", "ARM" ]

Thumb2InstrInfo35

loadRegFromStackSlot

ARM

CPU

LLVM

7,967

335

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createAArch64ELFObjectWriter", "(", "OS", ",", "OSABI", ",", "IsLittleEndian", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "AArch64", "AArch64" ]

AArch64AsmBackend (2)

createObjectWriter

AArch64

CPU

LLVM

7,968

22

1

[]

[ "<s>", "virtual", "const", "InstrItineraryData", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "CellSPU" ]

SPUTargetMachine2

getInstrItineraryData

CellSPU

MPU

LLVM

7,969

12

1

[]

[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "MCB", ";", "MCB", ".", "setOpcode", "(", "Hexagon", "::", "BUNDLE", ")", ";", "MCB", ".", "addOperand", "(", "MCOperand", "::", "crea...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "0", "\"Support for packets is disabled\"", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0" ]

HexagonAsmPrinter25

EmitInstruction

Hexagon

DSP

LLVM

7,970

213

1

[]

[ "<s>", "void", "LanaiTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "cons...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "Lanai", "Lanai", "LanaiISD::SETCC", "1", "LanaiISD::SELECT_CC", "0", "1", "1", "1" ]

LanaiISelLowering10

computeKnownBitsForTargetNode

Lanai

CPU

LLVM

7,971

139

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "RISCVFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "Register", "SPReg"...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "RISCV", "RISCV", "RISCV::ADJCALLSTACKDOWNCAP", "RISCV::ADJCALLSTACKUPCAP", "RISCVABI::isCheriPureCapABI", "\"Should use capability adjustments if and only if ABI is purecap\"", "0", "0", "RISCV::ADJCALLSTACKDOWN", "RISCV::ADJCALLSTACKDOWNCAP" ]

RISCVFrameLowering21

eliminateCallFramePseudoInstr

RISCV

CPU

LLVM

7,972

163

1

[]

[ "<s>", "virtual", "bool", "addPassesToEmitMC", "(", "PassManagerBase", "&", ",", "MCContext", "*", "&", ",", "raw_ostream", "&", ",", "bool", "=", "true", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "machine", "code", "emitted", "with", "the", "MCJIT", "." ]

[ "PTX" ]

PTXTargetMachine2

addPassesToEmitMC

PTX

GPU

LLVM

7,973

23

1

[]

[ "<s>", "static", "void", "mips_emit_unary", "(", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "op0", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_rtx_fmt_e", "(", "code", ",", "GET_MODE", "(", "op0", ")", ",", "op0...

[ "Emit", "an", "instruction", "of", "the", "form", "(", "set", "TARGET", "(", "CODE", "OP0", ")", ")", "." ]

[ "mips" ]

mips

mips_emit_unary

mips

CPU

GCC

7,974

36

1

[]

[ "<s>", "unsigned", "M88kInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I", ...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "M88k", "M88k", "0", "0", "0", "1", "1", "2" ]

M88kInstrInfo

removeBranch

M88k

MPU

LLVM

7,975

157

1

[]

[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mod", "=", "&", "M", ";", "DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUCodeGenPrepare1

doInitialization

AMDGPU

GPU

LLVM

7,976

28

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "outliner", ...

[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]

[ "AArch64", "AArch64", "AArch64::TCRETURNdi", "0", "AArch64::BL", "\"No callee-saved register available?\"", "AArch64::LR", "AArch64::LR", "AArch64::ORRXrs", "AArch64::XZR", "AArch64::LR", "0", "AArch64::ORRXrs", "AArch64::LR", "AArch64::XZR", "0", "AArch64::STRXpre", "AArch64::SP",...

AArch64InstrInfo51

insertOutlinedCall

AArch64

CPU

LLVM

7,977

464

1

[]

[ "<s>", "void", "pass_vsetvl", "::", "refine_vsetvls", "(", "void", ")", "const", "{", "basic_block", "cfg_bb", ";", "FOR_EACH_BB_FN", "(", "cfg_bb", ",", "cfun", ")", "{", "auto", "info", "=", "m_vector_manager", "->", "vector_block_infos", "[", "cfg_bb", "->"...

[ "Optimize", "athe", "case", "like", "this", ":", "bb", "0", ":", "vsetvl", "0", "a5", ",", "zero", ",", "e8", ",", "mf8", "insn", "0", "(", "demand", "SEW", "+", "LMUL", ")", "bb", "1", ":", "vsetvl", "1", "a5", ",", "zero", ",", "e16", ",", ...

[ "riscv" ]

riscv-vsetvl

refine_vsetvls

riscv

CPU

GCC

7,978

124

1

[]

[ "<s>", "void", "addSuccessor", "(", "const", "PredicatedBlock", "*", "block", ",", "unsigned", "pred", ")", "{", "Successors", ".", "insert", "(", "std", "::", "make_pair", "(", "block", ",", "pred", ")", ")", ";", "}", "</s>" ]

[ "Add", "Succ", "as", "a", "successor", "of", "this", "MachineBasicBlock", "." ]

[ "Patmos" ]

PredicatedBlock

addSuccessor

Patmos

VLIW

LLVM

7,979

27

1

[]

[ "<s>", "bool", "Thumb1FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]

Thumb1FrameLowering57

restoreCalleeSavedRegisters

ARM

CPU

LLVM

7,980

282

1

[]

[ "<s>", "static", "rtx", "paired_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "enum", "rs6000_builtins", ...

[ "Expand", "the", "builtin", "in", "EXP", "and", "store", "the", "result", "in", "TARGET", ".", "Store", "true", "in", "*", "EXPANDEDP", "if", "we", "found", "a", "builtin", "to", "expand", "." ]

[ "rs6000", "0", "0" ]

rs60004

paired_expand_builtin

rs6000

CPU

GCC

7,981

141

1

[]

[ "<s>", "static", "rtx", "altivec_expand_vec_ext_builtin", "(", "tree", "arglist", ",", "rtx", "target", ")", "{", "enum", "machine_mode", "tmode", ",", "mode0", ";", "tree", "arg0", ",", "arg1", ";", "int", "elt", ";", "rtx", "op0", ";", "arg0", "=", "TR...

[ "Expand", "vec_ext", "builtin", "." ]

[ "rs6000", "0" ]

rs60003

altivec_expand_vec_ext_builtin

rs6000

CPU

GCC

7,982

145

1

[]

[ "<s>", "const", "char", "*", "PPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "PPCISD", "::", "FSEL", ":", "return", "\"PPCISD::FSEL\"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "PowerPC", "PPC", "0", "PPCISD::FSEL", "\"PPCISD::FSEL\"", "PPCISD::FCFID", "\"PPCISD::FCFID\"", "PPCISD::FCTIDZ", "\"PPCISD::FCTIDZ\"", "PPCISD::FCTIWZ", "\"PPCISD::FCTIWZ\"", "PPCISD::FRE", "\"PPCISD::FRE\"", "PPCISD::FRSQRTE", "\"PPCISD::FRSQRTE\"", "PPCISD::STFIWX", "\"PPCISD::ST...

PPCISelLowering (2)

getTargetNodeName

PowerPC

CPU

LLVM

7,983

504

1

[]

[ "<s>", "const", "char", "*", "avr_devicespecs_file", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", "{", "const", "char", "*", "mmcu", "=", "NULL", ";", "if", "(", "verbose_flag", ")", "fnotice", "(", "stderr", ",", "\"Running spec func...

[ "Implement", "spec", "function", "`", "device-specs-file麓", ".", "Compose", "-specs=", "<", "specs-file-name", ">", "%", "s", ".", "If", "everything", "went", "well", "then", "argv", "[", "0", "]", "is", "the", "inflated", "(", "absolute", ")", "specs", "d...

[ "avr", "\"Running spec function '%s' with %d args\\n\\n\"", "0", "\"bad usage of spec function %qs\"", "\"device-specs-file\"", "1", "\"device-specs\"", "0", "0", "1", "2", "0", "\"specified option %qs more than once\"", "\"-mmcu\"", "\"strange device name %qs after %qs: bad character %q...

driver-avr

avr_devicespecs_file

avr

MPU

GCC

7,984

213

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "DLX" ]

DLXAsmParser

getEndLoc

DLX

CPU

LLVM

7,985

11

1

[]

[ "<s>", "int", "ia64_direct_return", "(", "void", ")", "{", "if", "(", "reload_completed", "&&", "!", "frame_pointer_needed", ")", "{", "ia64_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "return", "(", "current_frame_info", ".", "total_size", "...

[ "Return", "1", "if", "br.ret", "can", "do", "all", "the", "work", "required", "to", "return", "from", "a", "function", "." ]

[ "ia64", "0", "0", "0", "0", "0", "0", "0", "0" ]

ia64

ia64_direct_return

ia64

CPU

GCC

7,986

86

1

[]

[ "<s>", "static", "pad_direction", "rs6000_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "AGGREGATE_PADDING_FIXED", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "HOST_WIDE_INT", "size", "=", "0", ";...

[ "Implement", "TARGET_FUNCTION_ARG_PADDING", ".", "For", "the", "AIX", "ABI", "structs", "are", "always", "stored", "left", "shifted", "in", "their", "argument", "slot", "." ]

[ "rs6000", "0", "1", "2", "4", "0" ]

rs60007

rs6000_function_arg_padding

rs6000

CPU

GCC

7,987

115

1

[]

[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", ...

[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]

[ "R600", "SI", "SI", "0", "1", "0" ]

SIInstrInfo101

buildIndirectRead

R600

GPU

LLVM

7,988

111

1

[]

[ "<s>", "StringRef", "MetadataStreamerV3", "::", "getValueType", "(", "Type", "*", "Ty", ",", "StringRef", "TypeName", ")", "const", "{", "switch", "(", "Ty", "->", "getTypeID", "(", ")", ")", "{", "case", "Type", "::", "IntegerTyID", ":", "{", "auto", "S...

[ "Return", "the", "ValueType", "of", "the", "referenced", "return", "value", "." ]

[ "AMDGPU", "\"u\"", "8", "\"i8\"", "\"u8\"", "16", "\"i16\"", "\"u16\"", "32", "\"i32\"", "\"u32\"", "64", "\"i64\"", "\"u64\"", "\"struct\"", "\"f16\"", "\"f32\"", "\"f64\"", "\"struct\"" ]

AMDGPUHSAMetadataStreamer15

getValueType

AMDGPU

GPU

LLVM

7,989

167

1

[]

[ "<s>", "TargetPassConfig", "*", "X86TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "X86PassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine101

createPassConfig

X86

CPU

LLVM

7,990

22

1

[]

[ "<s>", "void", "AlphaInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Alpha", ...

[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "Alpha", "Alpha", "Alpha::BISr", "Alpha::R31", "Alpha::R31", "Alpha::R31" ]

AlphaInstrInfo

insertNoop

Alpha

MPU

LLVM

7,991

54

1

[]

[ "<s>", "void", "X86LinuxNaClTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "X86", "X86" ]

X86TargetObjectFile10

Initialize

X86

CPU

LLVM

7,992

34

1

[]

[ "<s>", "unsigned", "SNESInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "SNES", "::", "LDDRdPtrQ", ":", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "SNES", "SNES", "SNES::LDDRdPtrQ", "SNES::LDDWRdYQ", "1", "2", "2", "0", "1", "0", "0" ]

SNESInstrInfo

isLoadFromStackSlot

SNES

DSP

LLVM

7,993

112

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine101

X86TargetMachine

X86

CPU

LLVM

7,994

143

1

[]

[ "<s>", "rtx", "s390_gen_rtx_const_DI", "(", "int", "high", ",", "int", "low", ")", "{", "HOST_WIDE_INT", "val", ";", "val", "=", "(", "HOST_WIDE_INT", ")", "high", ";", "val", "<<=", "32", ";", "val", "|=", "(", "HOST_WIDE_INT", ")", "low", ";", "retur...

[ "Return", "rtx", "for", "64-bit", "constant", "formed", "from", "the", "32-bit", "subwords", "LOW", "and", "HIGH", ",", "independent", "of", "the", "host", "word", "size", "." ]

[ "s390", "32" ]

s3903

s390_gen_rtx_const_DI

s390

MPU

GCC

7,995

58

1

[]

[ "<s>", "bool", "AVRInstrumentFunctions", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "ShouldInstrument", "(", "F", ")", ")", "{", "BuildEntryBlock", "(", "F", ")", ";", "BuildExitHooks", "(", "F", ")", ";", "}", "return", "true...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AVR", "AVR" ]

AVRInstrumentFunctions

runOnFunction

AVR

MPU

LLVM

7,996

33

1

[]

[ "<s>", "const", "uint32_t", "*", "FISCRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CC_Save_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "FISC", "FISC" ]

FISCRegisterInfo

getCallPreservedMask

FISC

CPU

LLVM

7,997

22

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "false", ";", "...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "X86", "X86", "64", "2", "0" ]

X86ISelLowering114

isShuffleMaskLegal

X86

CPU

LLVM

7,998

158

1

[]

[ "<s>", "static", "bool", "div_sqrt_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "SET", ")", "return", "false", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "c...

[ "True", "if", "INSN", "is", "a", "floating-point", "division", "or", "square-root", "." ]

[ "sparc" ]

sparc

div_sqrt_insn_p

sparc

CPU

GCC

7,999

54

1

[]