Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
xet
ground_truth
listlengths
8
512
natrual_language
listlengths
1
243
TS_V_token
listlengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
listlengths
0
0
[ "<s>", "void", "aarch64_init_builtin_rsqrt", "(", "void", ")", "{", "tree", "fndecl", "=", "NULL", ";", "tree", "ftype", "=", "NULL", ";", "tree", "V2SF_type_node", "=", "build_vector_type", "(", "float_type_node", ",", "2", ")", ";", "tree", "V2DF_type_node",...
[ "Add", "builtins", "for", "reciprocal", "square", "root", "." ]
[ "aarch64", "2", "2", "4", "\"__builtin_aarch64_rsqrt_df\"", "\"__builtin_aarch64_rsqrt_sf\"", "\"__builtin_aarch64_rsqrt_v2df\"", "\"__builtin_aarch64_rsqrt_v2sf\"", "\"__builtin_aarch64_rsqrt_v4sf\"" ]
aarch64-builtins
aarch64_init_builtin_rsqrt
aarch64
CPU
GCC
7,700
202
1
[]
[ "<s>", "bool", "X86TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "for", "(", "const", "APFloat", "&", "FPImm", ":", "LegalFPImmediates", ")", "if", "(", "Imm", ...
[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]
[ "X86", "X86" ]
X86ISelLowering100
isFPImmLegal
X86
CPU
LLVM
7,701
43
1
[]
[ "<s>", "bool", "ARMInstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineF...
[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...
[ "ARM", "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]
ARMInstrInfo14
restoreCalleeSavedRegisters
ARM
CPU
LLVM
7,702
203
1
[]
[ "<s>", "bool", "MipsFastISel", "::", "fastLowerCall", "(", "CallLoweringInfo", "&", "CLI", ")", "{", "CallingConv", "::", "ID", "CC", "=", "CLI", ".", "CallConv", ";", "bool", "IsTailCall", "=", "CLI", ".", "IsTailCall", ";", "bool", "IsVarArg", "=", "CLI"...
[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "call", "lowering", "." ]
[ "Mips", "Mips", "MVT::isVoid", "16", "MVT::i1", "MVT::i8", "MVT::i16", "64", "MVT::i32", "Mips::T9", "Mips::JALR", "Mips::RA", "Mips::T9" ]
MipsFastISel12
fastLowerCall
Mips
CPU
LLVM
7,703
386
1
[]
[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "K_Token", ";", "}", "</s>" ]
[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]
[ "Nyuzi" ]
NyuziAsmParser
isToken
Nyuzi
GPU
LLVM
7,704
12
1
[]
[ "<s>", "void", "MSP430FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "MSP430", "MSP430", "\"Shrink-wrapping not yet supported\"", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "0", "2", "MSP430", "MSP430::PUSH16r", "MSP430::FP", "MSP430::MOV16rr", "MSP430::FP", "MSP430::SP", "MSP430::FP", "MSP430", "MSP430::PUSH16r", "MSP430::SUB16ri", "MS...
MSP430FrameLowering10
emitPrologue
MSP430
MPU
LLVM
7,705
373
1
[]
[ "<s>", "static", "Align", "getPrefTypeAlign", "(", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "{", "return", "DAG", ".", "getDataLayout", "(", ")", ".", "getPrefTypeAlign", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ...
[ "Returns", "the", "preferred", "stack/global", "alignment", "for", "the", "specified", "type", "." ]
[ "RISCV" ]
RISCVISelLowering1
getPrefTypeAlign
RISCV
CPU
LLVM
7,706
35
1
[]
[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ",", "unsigned", ...
[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]
[ "AMDGPU", "R600", "\"Invalid Channel\"", "0", "AMDGPU::R600_AddrRegClass", "1", "AMDGPU::R600_Addr_YRegClass", "2", "AMDGPU::R600_Addr_ZRegClass", "3", "AMDGPU::R600_Addr_WRegClass", "AMDGPU::MOVA_INT_eg", "AMDGPU::AR_X", "AMDGPU::OpName", "0", "AMDGPU::MOV", "AMDGPU::AR_X", "AMDGP...
R600InstrInfo10
buildIndirectWrite
AMDGPU
GPU
LLVM
7,707
196
1
[]
[ "<s>", "static", "void", "ix86_add_reg_usage_to_vzeroupper", "(", "rtx_insn", "*", "insn", ",", "bitmap", "live_regs", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "unsigned", "int", "nregs", "=", "TARGET_64BIT", "?", "16", ":", "8", ...
[ "Modify", "the", "vzeroupper", "pattern", "in", "INSN", "so", "that", "it", "describes", "the", "effect", "that", "the", "instruction", "has", "on", "the", "SSE", "registers", ".", "LIVE_REGS", "are", "the", "set", "of", "registers", "that", "are", "live", ...
[ "i386", "16", "8", "0", "0", "1", "0", "0", "0", "0", "0", "0", "1" ]
i386-features
ix86_add_reg_usage_to_vzeroupper
i386
CPU
GCC
7,708
201
1
[]
[ "<s>", "static", "bool", "rs6000_debug_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "bool", "ret", "=", "rs6000_rtx_costs", "(", "x", ",", "code...
[ "Debug", "form", "of", "r6000_rtx_costs", "that", "is", "selected", "if", "-mdebug=cost", "." ]
[ "rs6000", "\"\\nrs6000_rtx_costs, return = %s, code = %s, outer_code = %s, \"", "\"opno = %d, total = %d, speed = %s, x:\\n\"", "\"complete\"", "\"scan inner\"", "\"true\"", "\"false\"" ]
rs60004
rs6000_debug_rtx_costs
rs6000
CPU
GCC
7,709
86
1
[]
[ "<s>", "static", "int", "ix86_initialize_bounds", "(", "tree", "var", ",", "tree", "lb", ",", "tree", "ub", ",", "tree", "*", "stmts", ")", "{", "tree", "bnd_ptr", "=", "build_pointer_type", "(", "pointer_sized_int_node", ")", ";", "tree", "lhs", ",", "mod...
[ "Generate", "a", "list", "of", "statements", "STMTS", "to", "initialize", "pointer", "bounds", "variable", "VAR", "with", "bounds", "LB", "and", "UB", ".", "Return", "the", "number", "of", "generated", "statements", "." ]
[ "i386", "2" ]
i3864
ix86_initialize_bounds
i386
CPU
GCC
7,710
140
1
[]
[ "<s>", "void", "RISCVFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...
[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]
[ "RISCV", "RISCV", "RISCVABI::isCheriPureCapABI", "RISCV::C1", "RISCV::C8", "RISCV::X1", "RISCV::X8", "RISCVABI::getBPReg", "\"interrupt\"", "RISCV::X1", "RISCV::X5", "RISCV::X6", "RISCV::X7", "RISCV::X10", "RISCV::X11", "RISCV::X12", "RISCV::X13", "RISCV::X14", "RISCV::X15", "R...
RISCVFrameLowering21
determineCalleeSaves
RISCV
CPU
LLVM
7,711
446
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Condition Optimizer\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "AArch64", "\"AArch64 Condition Optimizer\"" ]
AArch64ConditionOptimizer1
getPassName
AArch64
CPU
LLVM
7,712
11
1
[]
[ "<s>", "void", "HexagonMCELFStreamer", "::", "emitInstruction", "(", "const", "MCInst", "&", "MCB", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "assert", "(", "MCB", ".", "getOpcode", "(", ")", "==", "Hexagon", "::", "BUNDLE", ")", ";", "assert"...
[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]
[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "Hexagon", "Hexagon", "0", "Hexagon" ]
HexagonMCELFStreamer12
emitInstruction
Hexagon
DSP
LLVM
7,713
102
1
[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createX86RetpolineThunksPass", "(", ")", ")", ";", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "...
[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]
[ "X86", "X86", "X86" ]
X86TargetMachine105
addPreEmitPass2
X86
CPU
LLVM
7,714
72
1
[]
[ "<s>", "void", "bfin_expand_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "frame_size", "=", "get_frame_size", "(", ")", ";", "rtx", "spreg", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_SP", ")", ";", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYP...
[ "Generate", "RTL", "for", "the", "prologue", "of", "the", "current", "function", "." ]
[ "bfin", "\"saveall\"", "0xFFB00000", "0", "0" ]
bfin
bfin_expand_prologue
bfin
DSP
GCC
7,715
395
1
[]
[ "<s>", "virtual", "const", "X86RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]
[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]
[ "X86", "X86" ]
X86TargetMachine13
getRegisterInfo
X86
CPU
LLVM
7,716
18
1
[]
[ "<s>", "bool", "nvptx_hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", "!=", "NVPTX_RETURN_REGNUM", "||", "cfun", "==", "NULL", "||", "cfun", "->", "machine", "->", "ret_reg_mode", "==", "VOIDmode", ")", "r...
[ "Implement", "HARD_REGNO_MODE_OK", ".", "We", "barely", "use", "hard", "regs", ",", "but", "we", "want", "to", "ensure", "that", "the", "return", "register", "'s", "mode", "is", "n't", "changed", "." ]
[ "nvptx" ]
nvptx2
nvptx_hard_regno_mode_ok
nvptx
GPU
GCC
7,717
41
1
[]
[ "<s>", "static", "rtx", "ft32_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fntype_or_decl", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "FT32_R0...
[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", ".", "VALTYPE", "is", "the", "data", "type", "of", "the", "value", "(", "as", "a", "tree", ")", ".", "If", "the", "precise", "function", "being", "called", "is", "known",...
[ "ft32" ]
ft32
ft32_function_value
ft32
MPU
GCC
7,718
28
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"XCore DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "XCore", "\"XCore DAG->DAG Pattern Instruction Selection\"" ]
XCoreISelDAGToDAG (2)1
getPassName
XCore
MPU
LLVM
7,719
11
1
[]
[ "<s>", "void", "RISCVPassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createRISCVExpandPseudoPass", "(", ")", ")", ";", "addPass", "(", "createRISCVExpandAtomicPseudoPass", "(", ")", ")", ";", "}", "</s>" ]
[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]
[ "RISCV", "RISCV", "RISCV", "RISCV" ]
RISCVTargetMachine1
addPreEmitPass2
RISCV
CPU
LLVM
7,720
22
1
[]
[ "<s>", "static", "bool", "tryAddingSymbolicOperand", "(", "int64_t", "Value", ",", "bool", "IsBranch", ",", "uint64_t", "Address", ",", "uint64_t", "Offset", ",", "uint64_t", "Width", ",", "MCInst", "&", "MI", ",", "const", "void", "*", "Decoder", ")", "{", ...
[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]
[ "Lanai" ]
LanaiDisassembler11
tryAddingSymbolicOperand
Lanai
CPU
LLVM
7,721
63
1
[]
[ "<s>", "bool", "ix86_pre_reload_split", "(", "void", ")", "{", "return", "(", "can_create_pseudo_p", "(", ")", "&&", "!", "(", "cfun", "->", "curr_properties", "&", "PROP_rtl_split_insns", ")", ")", ";", "}", "</s>" ]
[ "Predicate", "for", "pre-reload", "splitters", "with", "associated", "instructions", ",", "which", "can", "match", "any", "time", "before", "the", "split1", "pass", "(", "usually", "combine", ")", ",", "then", "are", "unconditionally", "split", "in", "that", "...
[ "i386" ]
i386
ix86_pre_reload_split
i386
CPU
GCC
7,722
23
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU IR optimizations\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "AMDGPU", "\"AMDGPU IR optimizations\"" ]
AMDGPUCodeGenPrepare (2)
getPassName
AMDGPU
GPU
LLVM
7,723
11
1
[]
[ "<s>", "static", "rtx", "mt_check_delay_slot", "(", "rtx", "branch", ",", "rtx", "insn", ")", "{", "rtx", "slot", ";", "rtx", "tmp", ";", "rtx", "p", ";", "rtx", "jmp", ";", "gcc_assert", "(", "GET_CODE", "(", "PATTERN", "(", "branch", ")", ")", "=="...
[ "If", "BRANCH", "has", "a", "filled", "delay", "slot", ",", "check", "if", "INSN", "is", "dependent", "upon", "it", ".", "If", "so", ",", "undo", "the", "delay", "slot", "fill", ".", "Returns", "the", "next", "insn", ",", "if", "we", "patch", "out", ...
[ "mt", "0", "1", "0", "0", "0", "0", "0", "1" ]
mt
mt_check_delay_slot
mt
CPU
GCC
7,724
215
1
[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "CALL", ":", "return", "LowerCALL", "(", "Op...
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
[ "XCore", "XCore", "ISD::CALL", "ISD::FORMAL_ARGUMENTS", "ISD::RET", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::ConstantPool", "ISD::JumpTable", "ISD::SELECT_CC", "ISD::VAARG", "ISD::VASTART", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "0", "\"unimplemented operand\"" ]
XCoreISelLowering17
LowerOperation
XCore
MPU
LLVM
7,725
203
1
[]
[ "<s>", "unsigned", "AMDGPURegisterBankInfo", "::", "copyCost", "(", "const", "RegisterBank", "&", "Dst", ",", "const", "RegisterBank", "&", "Src", ",", "unsigned", "Size", ")", "const", "{", "if", "(", "Dst", ".", "getID", "(", ")", "==", "AMDGPU", "::", ...
[ "Get", "the", "cost", "of", "a", "copy", "from", "B", "to", "A", ",", "or", "put", "differently", ",", "get", "the", "cost", "of", "A", "=", "COPY", "B", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU::SGPRRegBankID", "AMDGPU::VGPRRegBankID", "1", "AMDGPU::SCCRegBankID", "AMDGPU::SGPRRegBankID", "AMDGPU::SGPRRegBankID", "AMDGPU::VGPRRegBankID", "AMDGPU::VCCRegBankID", "AMDGPU::SCCRegBankID", "AMDGPU::VCCRegBankID" ]
AMDGPURegisterBankInfo (2)
copyCost
AMDGPU
GPU
LLVM
7,726
175
1
[]
[ "<s>", "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling convent...
[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]
[ "AArch64", "AArch64", "\"Unsupported calling convention.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]
AArch64ISelLowering10
CCAssignFnForCall
AArch64
CPU
LLVM
7,727
148
1
[]
[ "<s>", "static", "rtx", "fixup_modeless_constant", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE", "(", "x", ")", "==", "VOIDmode", ")", "x", "=", "convert_to_mode", "(", "mode", ",", "x", ",", "1", ")", ";", "return", ...
[ "Fixup", "modeless", "constants", "to", "fit", "required", "mode", "." ]
[ "i386", "1" ]
i386-expand
fixup_modeless_constant
i386
CPU
GCC
7,728
35
1
[]
[ "<s>", "static", "unsigned", "int", "aarch64_sve_container_bits", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "vec_flags", "=", "aarch64_classify_vector_mode", "(", "mode", ")", ";", "poly_uint64", "vector_bits", "=", "(", "vec_flags", "&", "(", "VEC...
[ "MODE", "is", "some", "form", "of", "SVE", "vector", "mode", ".", "For", "data", "modes", ",", "return", "the", "number", "of", "vector", "register", "bits", "that", "each", "element", "of", "MODE", "occupies", ",", "such", "as", "64", "for", "both", "...
[ "aarch64" ]
aarch64
aarch64_sve_container_bits
aarch64
CPU
GCC
7,729
50
1
[]
[ "<s>", "int", "mmix_local_regno", "(", "int", "regno", ")", "{", "return", "(", "regno", "<=", "MMIX_LAST_STACK_REGISTER_REGNUM", "&&", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", ";", "}", "</s>" ]
[ "LOCAL_REGNO", ".", "All", "registers", "that", "are", "part", "of", "the", "register", "stack", "and", "that", "will", "be", "saved", "are", "local", "." ]
[ "mmix" ]
mmix
mmix_local_regno
mmix
CPU
GCC
7,730
21
1
[]
[ "<s>", "bool", "AVRAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "assert", "(", "(", "Count", "%", "2", ")", "==", "0", "&&", "\"NOP instructions ...
[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]
[ "AVR", "AVR", "2", "0", "\"NOP instructions must be 2 bytes\"" ]
AVRAsmBackend11
writeNopData
AVR
MPU
LLVM
7,731
43
1
[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage...
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "AMDGPU" ]
SIInsertWaitcnts10
getAnalysisUsage
AMDGPU
GPU
LLVM
7,732
33
1
[]
[ "<s>", "SDValue", "getNode", "(", "unsigned", "MachineOpc", ",", "const", "SDLoc", "&", "dl", ",", "MVT", "Ty", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDNode", "*", "N", "=", "DAG", ".", "get...
[ "getNode", "{" ]
[ "Hexagon", "0" ]
HexagonISelLowering13
getNode
Hexagon
DSP
LLVM
7,733
52
1
[]
[ "<s>", "void", "AArch64TargetStreamer", "::", "finish", "(", ")", "{", "if", "(", "MarkBTIProperty", ")", "emitNoteSection", "(", "ELF", "::", "GNU_PROPERTY_AARCH64_FEATURE_1_BTI", ")", ";", "}", "</s>" ]
[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]
[ "AArch64", "AArch64" ]
AArch64TargetStreamer3
finish
AArch64
CPU
LLVM
7,734
19
1
[]
[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uin...
[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]
[ "RISCV", "RISCV", "support::endian", "support::little" ]
RISCVMCCodeEmitter20
encodeInstruction
RISCV
CPU
LLVM
7,735
63
1
[]
[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandMOVX_RR", "(", "MachineInstrBuilder", "&", "MIB", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "unsigned", "Move", "=", "MVTDst", "==", "MVT", "::", "i16", "?", "M68k", "::", "MOV16rr", ":", ...
[ "Move", "across", "register", "classes", "without", "extension", "." ]
[ "M68k", "M68k", "MVT::i16", "M68k::MOV16rr", "M68k::MOV32rr", "0", "1", "\"You cannot use the same Regs with MOVX_RR\"", "\"Wrong use of MOVX_RR\"", "\"You cannot use the same Reg Classes with MOVX_RR\"", "\"No viable MEGA register available\"", "\"Remove \"", "\"Expand \"", "\" to MOV\\n\...
M68kInstrInfo (2)
ExpandMOVX_RR
M68k
MPU
LLVM
7,736
233
1
[]
[ "<s>", "static", "bool", "must_save_p", "(", "bool", "is_inthandler", ",", "unsigned", "regno", ")", "{", "if", "(", "D_REGNO_P", "(", "regno", ")", ")", "{", "bool", "is_eh_return_reg", "=", "false", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", ...
[ "For", "a", "given", "REGNO", ",", "determine", "whether", "it", "must", "be", "saved", "in", "the", "function", "prologue", ".", "IS_INTHANDLER", "specifies", "whether", "we", "'re", "generating", "a", "normal", "prologue", "or", "an", "interrupt/exception", ...
[ "bfin", "0" ]
bfin
must_save_p
bfin
DSP
GCC
7,737
210
1
[]
[ "<s>", "void", "SystemZPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createPartiallyInlineLibCallsPass", "(", ")", ")", ";", "}", "</s>" ]
[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]
[ "SystemZ", "SystemZ" ]
SystemZTargetMachine
addIRPasses
SystemZ
CPU
LLVM
7,738
21
1
[]
[ "<s>", "void", "MipsTargetLowering", "::", "HandleByVal", "(", "CCState", "*", "State", ",", "unsigned", "&", "Size", ",", "unsigned", "Align", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFL", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ...
[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]
[ "Mips", "Mips", "\"Byval argument's size shouldn't be 0.\"", "0", "0", "Mips", "\"Byval argument's alignment should be a multiple of\"", "\"RegSizeInBytes.\"", "2", "0" ]
MipsISelLowering (2)4
HandleByVal
Mips
CPU
LLVM
7,739
238
1
[]
[ "<s>", "static", "bool", "s390_match_ccmode_set", "(", "rtx", "set", ",", "enum", "machine_mode", "req_mode", ")", "{", "enum", "machine_mode", "set_mode", ";", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";", "if", "(", "GET_CODE", "...
[ "Return", "true", "if", "SET", "either", "does", "n't", "set", "the", "CC", "register", ",", "or", "else", "the", "source", "and", "destination", "have", "matching", "CC", "modes", "and", "that", "CC", "mode", "is", "at", "least", "as", "constrained", "a...
[ "s390", "1", "0", "0", "0" ]
s3903
s390_match_ccmode_set
s390
MPU
GCC
7,740
180
1
[]
[ "<s>", "void", "LM32FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", ")", "const", "{", "}", "</s>" ]
[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]
[ "LM32", "LM32" ]
LM32FrameLowering
processFunctionBeforeFrameFinalized
LM32
MPU
LLVM
7,741
15
1
[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SystemZTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", ...
[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]
[ "SystemZ", "SystemZ", "1", "0", "MVT::i64", "0U", "SystemZ::GR64BitRegClass", "MVT::i128", "0U", "SystemZ::GR128BitRegClass", "0U", "SystemZ::GR32BitRegClass", "MVT::i64", "0U", "SystemZ::ADDR64BitRegClass", "MVT::i128", "0U", "SystemZ::ADDR128BitRegClass", "0U", "SystemZ::ADDR...
SystemZISelLowering103
getRegForInlineAsmConstraint
SystemZ
CPU
LLVM
7,742
413
1
[]
[ "<s>", "static", "void", "nvptx_init_builtins", "(", "void", ")", "{", "(", "nvptx_builtin_decls", "[", "NVPTX_BUILTIN_", "##", "ID", "]", "\\", "=", "add_builtin_function", "(", "\"__builtin_nvptx_\"", "NAME", ",", "\\", "build_function_type_list", "T", ",", "\\"...
[ "Set", "up", "all", "builtin", "functions", "for", "this", "target", "." ]
[ "nvptx", "\"__builtin_nvptx_\"", "\"shuffle\"", "\"shufflell\"", "\"worker_addr\"", "\"vector_addr\"", "\"cmp_swap\"", "\"cmp_swapll\"", "\"membar_gl\"", "\"membar_cta\"" ]
nvptx
nvptx_init_builtins
nvptx
GPU
GCC
7,743
182
1
[]
[ "<s>", "void", "BTFDebug", "::", "beginInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DebugHandlerBase", "::", "beginInstruction", "(", "MI", ")", ";", "if", "(", "SkipInstruction", "||", "MI", "->", "isMetaInstruction", "(", ")", "||", "M...
[ "Process", "beginning", "of", "an", "instruction", "." ]
[ "BPF", "0", "0", "0", "BPF::LD_imm64", "1", "BPF::CORE_MEM", "BPF::CORE_ALU32_MEM", "BPF::CORE_SHIFT", "3", "BPF::JAL", "0", "0" ]
BTFDebug10
beginInstruction
BPF
Virtual ISA
LLVM
7,744
376
1
[]
[ "<s>", "static", "rtx", "loongarch_allocate_fcc", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "regno", ",", "count", ";", "gcc_assert", "(", "TARGET_HARD_FLOAT", ")", ";", "if", "(", "mode", "==", "FCCmode", ")", "count", "=", "1", ";", "else...
[ "Allocate", "a", "floating-point", "condition-code", "register", "of", "mode", "MODE", "." ]
[ "loongarch", "1", "1", "0" ]
loongarch
loongarch_allocate_fcc
loongarch
CPU
GCC
7,745
100
1
[]
[ "<s>", "bool", "PPCCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]
[ "PowerPC", "PPC", "PPC", "8", "0" ]
PPCCallLowering
lowerFormalArguments
PowerPC
CPU
LLVM
7,746
230
1
[]
[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", ...
[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]
[ "X86", "X86", "0", "X86", "X86", "X86", "0" ]
X86FastISel101
fastMaterializeConstant
X86
CPU
LLVM
7,747
123
1
[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]
[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]
[ "RV16K" ]
RV16KAsmParser
isToken
RV16K
Virtual ISA
LLVM
7,748
13
1
[]
[ "<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "override", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "32", ";", "return", "0", ";", "}", "return", "32", ";", "}", ...
[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]
[ "AArch64", "32", "0", "32" ]
AArch64TargetTransformInfo50
getNumberOfRegisters
AArch64
CPU
LLVM
7,749
33
1
[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "MSP430", "MSP430", "ISD::OutputArg", "16", "MSP430", "\"ISRs cannot return any value\"", "MSP430", "4", "1", "0", "\"Can only return in registers!\"", "1", "MSP430", "MSP430ISD::RETI_FLAG", "MSP430ISD::RET_FLAG", "0", "MVT::Other", "0" ]
MSP430ISelLowering11
LowerReturn
MSP430
MPU
LLVM
7,750
286
1
[]
[ "<s>", "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "uint16_t", "*", "Dst", "=", "(", "uint16_t", "*", ")", "(",...
[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
[ "R600", "4", "4" ]
AMDGPUAsmBackend16
applyFixup
R600
GPU
LLVM
7,751
63
1
[]
[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "LanaiAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createLanaiELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", ...
[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]
[ "Lanai", "Lanai", "Lanai" ]
LanaiAsmBackend
createObjectWriter
Lanai
CPU
LLVM
7,752
30
1
[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ")", "{", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI"...
[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
[ "X86", "X86", "X86" ]
X86ATTInstPrinter3
printInst
X86
CPU
LLVM
7,753
59
1
[]
[ "<s>", "static", "void", "c4x_reorg", "(", "void", ")", "{", "rtx", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", ")", ...
[ "We", "need", "to", "use", "direct", "addressing", "for", "large", "constants", "and", "addresses", "that", "can", "not", "fit", "within", "an", "instruction", ".", "We", "must", "check", "for", "these", "after", "after", "the", "final", "jump", "optimizatio...
[ "c4x", "0", "1", "0" ]
c4x1
c4x_reorg
c4x
DSP
GCC
7,754
127
1
[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...
[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...
[ "AArch64", "AArch64", "1", "0", "\"Odd number of callee-saved regs to spill!\"", "0", "2", "2", "1", "1", "1", "\"Out of order callee saved regs!\"", "1", "0", "\"Odd number of callee-saved regs to spill!\"", "1", "0", "\"Odd index for callee-saved reg spill!\"", "AArch64::GPR64R...
AArch64FrameLowering71
spillCalleeSavedRegisters
AArch64
CPU
LLVM
7,755
499
1
[]
[ "<s>", "void", "general_scalar_chain", "::", "convert_op", "(", "rtx", "*", "op", ",", "rtx_insn", "*", "insn", ")", "{", "*", "op", "=", "copy_rtx_if_shared", "(", "*", "op", ")", ";", "if", "(", "GET_CODE", "(", "*", "op", ")", "==", "NOT", ")", ...
[ "Convert", "operand", "OP", "in", "INSN", ".", "We", "should", "handle", "memory", "operands", "and", "uninitialized", "registers", ".", "All", "other", "register", "uses", "are", "converted", "during", "registers", "conversion", "." ]
[ "i386", "0", "0", "0", "\" Preloading operand for insn %d into r%d\\n\"", "0", "0", "0", "1" ]
i386-features
convert_op
i386
CPU
GCC
7,756
415
1
[]
[ "<s>", "static", "bool", "arm_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "GET_MODE_CLASS", "(", "mode2", ")", ")", "return", "true", ";", "if", "(", "TARGET_HA...
[ "Implement", "MODES_TIEABLE_P", "." ]
[ "arm" ]
arm1
arm_modes_tieable_p
arm
CPU
GCC
7,757
120
1
[]
[ "<s>", "void", "nvptx_declare_function_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "const_tree", "decl", ")", "{", "tree", "fntype", "=", "TREE_TYPE", "(", "decl", ")", ";", "tree", "result_type", "=", "TREE_TYPE", "(", "fntype...
[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Writes", "the", "start", "of", "a", "ptx", "function", ",", "including", "local", "var", "decls", "and", "copies", "from", "the", "arguments", "to", "local", "regs", "." ]
[ "nvptx", "0", "\"{\\n\"", "0", "0", "1", "\"%s\"", "1", "\"\\t.reg%s \"", "2", "\";\\n\"", "0", "0", "\"y\"", "1", "1", "\"x\"" ]
nvptx3
nvptx_declare_function_name
nvptx
GPU
GCC
7,758
447
1
[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ...
[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]
[ "AArch64", "AArch64", "128", "128" ]
AArch64ISelLowering15
shouldExpandAtomicRMWInIR
AArch64
CPU
LLVM
7,759
107
1
[]
[ "<s>", "MachineInstr", "*", "X86FrameLowering", "::", "emitStackProbe", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "bool", "InProlog", ")"...
[ "Emit", "target", "stack", "probe", "code", "." ]
[ "X86", "X86", "X86", "X86" ]
X86FrameLowering102
emitStackProbe
X86
CPU
LLVM
7,760
108
1
[]
[ "<s>", "static", "rtx", "m68k_call_m68k_read_tp", "(", "void", ")", "{", "rtx", "a0", ";", "rtx", "eqv", ";", "rtx_insn", "*", "insns", ";", "rtx", "dest", ";", "start_sequence", "(", ")", ";", "m68k_libcall_value_in_a0_p", "=", "true", ";", "a0", "=", "...
[ "Emit", "instruction", "sequence", "that", "calls", "__m68k_read_tp", ".", "A", "pseudo", "register", "with", "result", "of", "__m68k_read_tp", "call", "is", "returned", "." ]
[ "m68k", "0", "1" ]
m68k4
m68k_call_m68k_read_tp
m68k
MPU
GCC
7,761
104
1
[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "ARMFunctionInfo", "*", "AFI", ...
[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]
[ "ARM", "ARM", "ARM", "ARM", "\"no-realign-stack\"" ]
ARMBaseRegisterInfo37
canRealignStack
ARM
CPU
LLVM
7,762
111
1
[]
[ "<s>", "int", "legitimate_pic_operand_p", "(", "rtx", "op", ")", "{", "if", "(", "!", "SYMBOLIC_CONST", "(", "op", ")", ")", "return", "1", ";", "if", "(", "larl_operand", "(", "op", ",", "VOIDmode", ")", ")", "return", "1", ";", "return", "0", ";", ...
[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "."...
[ "s390", "1", "1", "0" ]
s390
legitimate_pic_operand_p
s390
MPU
GCC
7,763
34
1
[]
[ "<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "16", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "8", ...
[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]
[ "ARM", "16", "8", "0", "8", "13" ]
ARMTargetTransformInfo22
getNumberOfRegisters
ARM
CPU
LLVM
7,764
53
1
[]
[ "<s>", "static", "int", "m68k_sched_issue_rate", "(", "void", ")", "{", "switch", "(", "m68k_sched_cpu", ")", "{", "case", "CPU_CFV1", ":", "case", "CPU_CFV2", ":", "case", "CPU_CFV3", ":", "return", "1", ";", "case", "CPU_CFV4", ":", "return", "2", ";", ...
[ "Return", "maximal", "number", "of", "insns", "that", "can", "be", "scheduled", "on", "a", "single", "cycle", "." ]
[ "m68k", "1", "2", "0" ]
m68k
m68k_sched_issue_rate
m68k
MPU
GCC
7,765
41
1
[]
[ "<s>", "static", "inline", "tree", "def_builtin_pure2", "(", "HOST_WIDE_INT", "mask", ",", "const", "char", "*", "name", ",", "enum", "ix86_builtin_func_type", "tcode", ",", "enum", "ix86_builtins", "code", ")", "{", "tree", "decl", "=", "def_builtin2", "(", "...
[ "Like", "def_builtin", ",", "but", "also", "marks", "the", "function", "decl", "``", "pure", "''", "." ]
[ "i386", "1" ]
i3867
def_builtin_pure2
i386
CPU
GCC
7,766
64
1
[]
[ "<s>", "Optional", "<", "ParamLoadedValue", ">", "AArch64InstrInfo", "::", "describeLoadedValue", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "Reg", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getMF", "(", ")", ";...
[ "Produce", "the", "expression", "describing", "the", "MI", "loading", "a", "value", "into", "the", "physical", "register", "Reg", "." ]
[ "AArch64", "AArch64", "AArch64::MOVZWi", "AArch64::MOVZXi", "0", "1", "1", "2", "AArch64::ORRWrs", "AArch64::ORRXrs" ]
AArch64InstrInfo104
describeLoadedValue
AArch64
CPU
LLVM
7,767
183
1
[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{"...
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
[ "ARM", "ARM::tGPRRegisterClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegisterClass", "ARM", "0", "ARM::tRestore", "0" ]
Thumb1InstrInfo22
loadRegFromStackSlot
ARM
CPU
LLVM
7,768
200
1
[]
[ "<s>", "static", "void", "ia64_output_function_prologue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "int", "mask", ",", "grsave", ",", "grsave_prev", ";", "if", "(", "current_frame_info", ".", "need_regstk", ")", "fpri...
[ "Emit", "the", "function", "prologue", "." ]
[ "ia64", "\"\\t.regstk %d, %d, %d, %d\\n\"", "0", "0", "0", "8", "0", "0", "1", "4", "0", "0", "0", "1", "2", "0", "0", "0", "1", "1", "0", "\"\\t.prologue %d, %d\\n\"", "\"\\t.prologue\\n\"", "16", "\"\\t.spill %ld\\n\"" ]
ia643
ia64_output_function_prologue
ia64
CPU
GCC
7,769
283
1
[]
[ "<s>", "SDValue", "SITargetLowering", "::", "handleD16VData", "(", "SDValue", "VData", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "StoreVT", "=", "VData", ".", "getValueType", "(", ")", ";", "if", "(", "!", "StoreVT", ".", "isVector", "(", ...
[ "Handle", "register", "layout", "difference", "for", "f16", "images", "for", "some", "subtargets", "." ]
[ "AMDGPU", "SI", "ISD::BITCAST", "MVT::i32", "ISD::ZERO_EXTEND", "3", "ISD::BITCAST", "1", "ISD::ZERO_EXTEND", "ISD::BITCAST" ]
SIISelLowering120
handleD16VData
AMDGPU
GPU
LLVM
7,770
278
1
[]
[ "<s>", "bool", "X86AsmParser", "::", "parsePrimaryExpr", "(", "const", "MCExpr", "*", "&", "Res", ",", "SMLoc", "&", "EndLoc", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "parsePrimaryExpr", "(", "Re...
[ "Parse", "a", "primary", "expression", "." ]
[ "X86", "X86", "X86MCExpr::create" ]
X86AsmParser107
parsePrimaryExpr
X86
CPU
LLVM
7,771
129
1
[]
[ "<s>", "bool", "PPCFastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "*", "LI", ")", "{", "return", "MI", "&&", "OpNo", "&&", "LI", "&&", "false", ";", "}", "</s>" ]
[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]
[ "PowerPC", "PPC" ]
PPCFastISel8
tryToFoldLoadIntoMI
PowerPC
CPU
LLVM
7,772
28
1
[]
[ "<s>", "void", "AVRAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...
[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
[ "AVR", "AVR", "0", "8", "8", "0", "0", "1", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]
AVRAsmBackend1
applyFixup
AVR
MPU
LLVM
7,773
179
1
[]
[ "<s>", "void", "cris_conditional_register_usage", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "if", "(", "TARGET_HAS_MUL_INSNS", ")...
[ "The", "CONDITIONAL_REGISTER_USAGE", "worker", "." ]
[ "cris", "1", "0", "8", "\"ccr\"" ]
cris3
cris_conditional_register_usage
cris
MPU
GCC
7,774
47
1
[]
[ "<s>", "bool", "RISCVSExtWRemoval", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", "||", "DisableSExtWRemoval", ")", "return", "false", ";", "MachineRegisterInfo...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "RISCV", "RISCV", "RISCV", "RISCV", "4", "RISCV::ADDIW", "2", "2", "0", "1", "1", "4", "1", "0", "\"Replacing \"", "\" with \"", "\"Removing redundant sign-extension\\n\"" ]
RISCVSExtWRemoval1
runOnMachineFunction
RISCV
CPU
LLVM
7,775
473
1
[]
[ "<s>", "void", "GBZ80RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
[ "GBZ80", "GB", "0", "\"Unexpected SPAdj value\"", "GB", "GB", "GB::FRMIDX", "GB::LD8_FI", "GB::ST8_FI" ]
GBZ80RegisterInfo
eliminateFrameIndex
GBZ80
MPU
LLVM
7,776
212
1
[]
[ "<s>", "static", "void", "emit_vrsave_prologue", "(", "rs6000_stack_t", "*", "info", ",", "int", "save_regno", ",", "HOST_WIDE_INT", "frame_off", ",", "rtx", "frame_reg_rtx", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "save_regno", ")", ";...
[ "VRSAVE", "is", "a", "bit", "vector", "representing", "which", "AltiVec", "registers", "are", "used", ".", "The", "OS", "uses", "this", "to", "determine", "which", "vector", "registers", "to", "save", "on", "a", "context", "switch", ".", "We", "need", "to"...
[ "rs6000", "0" ]
rs6000-logue
emit_vrsave_prologue
rs6000
CPU
GCC
7,777
112
1
[]
[ "<s>", "static", "bool", "arm_evpc_neon_vzip", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "high", ",", "mask", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "out0", ",", "out1", ",...
[ "Recognize", "patterns", "for", "the", "VZIP", "insns", "." ]
[ "arm", "8", "0", "2", "0", "0", "1", "2", "1", "0", "2", "2", "2" ]
arm7
arm_evpc_neon_vzip
arm
CPU
GCC
7,778
439
1
[]
[ "<s>", "void", "ARCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", "...
[ "}", "Branch", "Analysis", "&", "Modification" ]
[ "ARC", "ARC", "ARC::GPR32RegClass", "\"Only GPR32 src copy supported.\"", "ARC::GPR32RegClass", "\"Only GPR32 dest copy supported.\"", "ARC::MOV_rr" ]
ARCInstrInfo4
copyPhysReg
ARC
MPU
LLVM
7,779
87
1
[]
[ "<s>", "bool", "aarch64_use_return_insn_p", "(", "void", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "false", ";", "if", "(", "crtl", "->", "profile", ")", "return", "false", ";", "return", "known_eq", "(", "cfun", "->", "machine", "->", ...
[ "Return", "TRUE", "if", "we", "can", "use", "a", "simple_return", "insn", ".", "This", "function", "checks", "whether", "the", "callee", "saved", "stack", "is", "empty", ",", "which", "means", "no", "restore", "actions", "are", "need", ".", "The", "pro_and...
[ "aarch64", "0" ]
aarch64
aarch64_use_return_insn_p
aarch64
CPU
GCC
7,780
38
1
[]
[ "<s>", "static", "void", "nds32_emit_isr_jmptbl_section", "(", "int", "vector_id", ")", "{", "char", "section_name", "[", "100", "]", ";", "char", "symbol_name", "[", "100", "]", ";", "snprintf", "(", "section_name", ",", "sizeof", "(", "section_name", ")", ...
[ "Function", "to", "emit", "isr", "jump", "table", "section", "." ]
[ "nds32", "100", "100", "\".nds32_jmptbl.%02d\"", "\"_nds32_jmptbl_%02d\"", "2", "\"\\t.word\\t%s\\n\"" ]
nds32-isr2
nds32_emit_isr_jmptbl_section
nds32
CPU
GCC
7,781
79
1
[]
[ "<s>", "void", "PPCMIPeephole", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">"...
[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]
[ "PowerPC", "PPC", "PPC", "\"*** PowerPC MI peephole pass ***\\n\\n\"" ]
PPCMIPeephole
initialize
PowerPC
CPU
LLVM
7,782
96
1
[]
[ "<s>", "static", "void", "emit_pop_byte", "(", "unsigned", "regno", ")", "{", "rtx", "mem", ",", "reg", ";", "mem", "=", "gen_rtx_PRE_INC", "(", "HImode", ",", "stack_pointer_rtx", ")", ";", "mem", "=", "gen_frame_mem", "(", "QImode", ",", "mem", ")", ";...
[ "Helper", "for", "avr_expand_epilogue", ".", "Emit", "a", "pop", "of", "a", "byte", "register", "." ]
[ "avr" ]
avr4
emit_pop_byte
avr
MPU
GCC
7,783
53
1
[]
[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "LiveVariablesID", ",", "&", "SIFixSGPRLiveRangesID", ",", "false", ")", ";", "TargetPassConfig", "::", "addOptimizedRegAlloc", ...
[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]
[ "AMDGPU", "SI" ]
AMDGPUTargetMachine (2)
addOptimizedRegAlloc
AMDGPU
GPU
LLVM
7,784
29
1
[]
[ "<s>", "void", "MipsSETargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall"...
[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]
[ "Mips", "Mips", "Mips" ]
MipsSEISelLowering34
getOpndList
Mips
CPU
LLVM
7,785
88
1
[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return", "VT", "==", "MVT", "::", "f32", ";", "}", "</s>" ]
[ "Return", "true", "if", "an", "fneg", "operation", "is", "free", "to", "the", "point", "where", "it", "is", "never", "worthwhile", "to", "replace", "it", "with", "a", "bitwise", "operation", "." ]
[ "R600", "MVT::f32" ]
AMDGPUISelLowering108
isFNegFree
R600
GPU
LLVM
7,786
27
1
[]
[ "<s>", "static", "rtx_insn", "*", "aarch64_speculation_establish_tracker", "(", ")", "{", "rtx", "sp", "=", "gen_rtx_REG", "(", "DImode", ",", "SP_REGNUM", ")", ";", "rtx", "tracker", "=", "gen_rtx_REG", "(", "DImode", ",", "SPECULATION_TRACKER_REGNUM", ")", ";"...
[ "Generate", "a", "code", "sequence", "to", "establish", "the", "tracker", "variable", "from", "the", "contents", "of", "SP", "." ]
[ "aarch64" ]
aarch64-speculation
aarch64_speculation_establish_tracker
aarch64
CPU
GCC
7,787
78
1
[]
[ "<s>", "void", "vms_c_register_pragma", "(", "void", ")", "{", "c_register_pragma", "(", "NULL", ",", "\"__nostandard\"", ",", "vms_pragma_nostandard", ")", ";", "c_register_pragma", "(", "NULL", ",", "\"nostandard\"", ",", "vms_pragma_nostandard", ")", ";", "c_regi...
[ "Add", "vms-specific", "pragma", "." ]
[ "vms", "\"__nostandard\"", "\"nostandard\"", "\"__standard\"", "\"standard\"", "\"__member_alignment\"", "\"member_alignment\"", "\"__nomember_alignment\"", "\"nomember_alignment\"", "\"__pointer_size\"", "\"__required_pointer_size\"", "\"__extern_model\"", "\"extern_model\"", "\"__message...
vms-c
vms_c_register_pragma
vms
Virtual ISA
GCC
7,788
133
1
[]
[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF...
[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]
[ "AArch64", "AArch64", "16", "16", "MVT::f128", "0", "1", "MVT::f128", "8", "8", "MVT::i64", "0", "1", "MVT::i64", "4", "4", "MVT::i32", "0", "1", "MVT::i32", "MVT::Other" ]
AArch64ISelLowering
getOptimalMemOpType
AArch64
CPU
LLVM
7,789
188
1
[]
[ "<s>", "void", "MipsAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegi...
[ "Frame", "Directive", "." ]
[ "Mips", "Mips" ]
MipsAsmPrinter1
emitFrameDirective
Mips
CPU
LLVM
7,790
70
1
[]
[ "<s>", "void", "sh_expand_prologue", "(", "void", ")", "{", "int", "save_flags", "=", "target_flags", ";", "tree", "sp_switch_attr", "=", "lookup_attribute", "(", "\"sp_switch\"", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", ";", "current_function...
[ "Expand", "code", "for", "the", "function", "prologue", "." ]
[ "sh", "\"sp_switch\"", "0", "0", "0", "1", "0", "0" ]
sh
sh_expand_prologue
sh
CPU
GCC
7,791
396
1
[]
[ "<s>", "unsigned", "M68kInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...
[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]
[ "M68k", "M68k", "\"InsertBranch must not be told to insert a fallthrough\"", "1", "0", "\"M68k branch conditions have one component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "M68k::BRA8", "1", "0", "M68k::CondCode", "M68k::CondCode", "0", "M6...
M68kInstrInfo (2)
insertBranch
M68k
MPU
LLVM
7,792
207
1
[]
[ "<s>", "const", "TPCInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]
[ "TargetInstrInfo", "getter", "." ]
[ "TPC", "TPC" ]
TPCSubtarget
getInstrInfo
TPC
Virtual ISA
LLVM
7,793
14
1
[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]
[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]
[ "ARM64" ]
ARM64AsmParser1
getEndLoc
ARM64
CPU
LLVM
7,794
11
1
[]
[ "<s>", "bool", "mayLoad", "(", ")", "const", "{", "return", "Load", ";", "}", "</s>" ]
[ "Return", "true", "if", "this", "instruction", "could", "possibly", "read", "memory", "." ]
[ "Hexagon" ]
HexagonShuffler14
mayLoad
Hexagon
DSP
LLVM
7,795
10
1
[]
[ "<s>", "BitVector", "MSP430RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSu...
[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...
[ "MSP430", "MSP430", "MSP430::PCB", "MSP430::SPB", "MSP430::SRB", "MSP430::CGB", "MSP430::PCW", "MSP430::SPW", "MSP430::SRW", "MSP430::CGW", "MSP430::FPB", "MSP430::FPW" ]
MSP430RegisterInfo38
getReservedRegs
MSP430
MPU
LLVM
7,796
140
1
[]
[ "<s>", "static", "rtx", "ia64_function_incoming_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "ia64_function_arg_1", "(", "cum", ",", "arg", ",", "true", ")", ";", "}", "</s>" ]
[ "Implement", "TARGET_FUNCION_INCOMING_ARG", "target", "hook", "." ]
[ "ia64" ]
ia64
ia64_function_incoming_arg
ia64
CPU
GCC
7,797
24
1
[]
[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", "...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::isVI" ]
SIPeepholeSDWA26
runOnMachineFunction
AMDGPU
GPU
LLVM
7,798
191
1
[]
[ "<s>", "bool", "TPCAAResult", "::", "pointsToConstantMemory", "(", "const", "MemoryLocation", "&", "Loc", ",", "AAQueryInfo", "&", "QInfo", ",", "bool", "OrLocal", ")", "{", "return", "AAResultBase", "::", "pointsToConstantMemory", "(", "Loc", ",", "QInfo", ",",...
[ "A", "convenience", "wrapper", "around", "the", "primary", "pointsToConstantMemory", "interface", "." ]
[ "TPC", "TPC" ]
TPCAliasAnalysis
pointsToConstantMemory
TPC
Virtual ISA
LLVM
7,799
31
1
[]