Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
m68hc11
MD
stmt_completion
MPU
28,200
[ ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "QI", "(", "match_operand" ]
LLVM
X86
CPP
next_suggestion
CPU
28,201
[ "}" ]
[ "case", "IES_RSHIFT", ":", "case", "IES_DIVIDE", ":", "case", "IES_MULTIPLY", ":", "case", "IES_LPAREN", ":", "State", "=", "IES_INTEGER", ";", "if", "(", "PrevState", "==", "IES_REGISTER", "&&", "CurrState", "==", "IES_MULTIPLY", ")", "{", "assert", "(", "!...
LLVM
M680x0
CPP
next_suggestion
MPU
28,202
[ "}" ]
[ "return", "Ty", ".", "getSimpleVT", "(", ")", ";", "}", "return", "MVT", "::", "getIntegerVT", "(", "<NUM_LIT>", "*", "DL", ".", "getPointerSize", "(", "<NUM_LIT>", ")", ")", ";" ]
GCC
mips
MD
stmt_completion
CPU
28,203
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit" ]
LLVM
X86
CPP
next_suggestion
CPU
28,204
[ "MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";" ]
[ "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", ",", "infer...
LLVM
R600
CPP
code_generation
GPU
28,205
[ "uint64_t", "SIMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if...
[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]
GCC
aarch64
CPP
stmt_completion
CPU
28,206
[ ")", ";" ]
[ "if", "(", "FP_REGNUM_P", "(", "regno", ")", "&&", "abi_id", "!=", "ARM_PCS_SVE", ")", "{", "poly_int64", "per_register_size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "unsigned", "int", "nregs", "=", "hard_regno_nregs", "(", "regno", ",", "mode" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
28,207
[ "}" ]
[ "void", "AMDGPUInstPrinter", "::", "printU8ImmDecOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "formatDec", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")...
LLVM
TPC
CPP
stmt_completion
Virtual ISA
28,208
[ ".", "count", "(", ")", ">", "<NUM_LIT>", ";" ]
[ "return", "!", "Values", ".", "empty", "(", ")", "||", "std", "::", "bitset", "<", "<NUM_LIT>", ">", "(", "Value", ")" ]
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
28,209
[ "bool", "WebAssemblyExceptionInfo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** Exception Info Calculation **********\\n", "<STR_LIT>", "<STR_LIT>", "********** Function: ", "...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
PowerPC
CPP
code_generation
CPU
28,210
[ "bool", "PPCDarwinAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "O", "<<", "<STR_LIT>", "\\n\\n", "<STR_LIT>", ";", "EmitConstantPoo...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
AArch64
CPP
next_suggestion
CPU
28,211
[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "DL", ",", "MVT", "::", "v16i8", ",", "Trunc0", ",", "Trunc1", ")", ";" ]
[ "assert", "(", "V", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Expected 16 operands on the BUILDVECTOR", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "X", "=", "<NUM_LIT>", ";", "X", "<", "<NUM_LIT>", ";", "X", "++", ")", "{", ...
LLVM
AArch64
TD
stmt_completion
CPU
28,212
[ "}", "=", "op1", ";" ]
[ "let", "SearchableFields", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", "]", ";", "let", "EnumValueField", "=", "<STR_LIT>", ";", "string", "Name", "=", "name", ";", "bits", "<", "<NUM_LIT>", ">", "Encoding", ";", "let", "Encoding", "{", "<NUM_LIT>", "-", "<NU...
LLVM
X86
CPP
stmt_completion
CPU
28,213
[ "::", "i32", ")", ";" ]
[ "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ",", "MVT" ]
LLVM
PowerPC
CPP
program_repair
CPU
28,214
[ "<FIXS>", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "<FIXE>" ]
[ "unsigned", "LocMemOffset", "=", "ByValVA", ".", "getLocMemOffset", "(", ")", ";", "<BUGS>", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "<BUGE>", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ...
GCC
i386
MD
next_suggestion
CPU
28,215
[ "(", "any_shiftrt", ":", "SWI48", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
m68k
MD
stmt_completion
MPU
28,216
[ ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
X86
CPP
stmt_completion
CPU
28,217
[ ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "NVT", ",", "N0", ")", ")", ";" ]
[ "llvm_unreachable", "(", "<STR_LIT>", "Custom UINT_TO_FP is not supported!", "<STR_LIT>", ")", ";", "case", "MVT", "::", "v4i8", ":", "case", "MVT", "::", "v4i16", ":", "case", "MVT", "::", "v8i8", ":", "case", "MVT", "::", "v8i16", ":", "{", "MVT", "NVT", ...
LLVM
SNES
CPP
stmt_completion
DSP
28,218
[ "{" ]
[ "VariantKind", "getKind", "(", ")", "const" ]
LLVM
Teak
TD
program_repair
DSP
28,219
[ "<FIXS>", "def", "SHFC_arith_ab_ab_sv", ":", "InstTeak", "(", "outs", "ABRegs", ":", "$", "dst", ")", ",", "(", "ins", "ABRegs", ":", "$", "src", ",", "SVReg", ":", "$", "shift", ",", "pred", ":", "$", "p", ")", ",", "<STR_LIT>", ",", "[", "(", "...
[ "def", "SHFI_arith_ab_ab", ":", "InstTeak", "(", "outs", "ABRegs", ":", "$", "dst", ")", ",", "(", "ins", "ABRegs", ":", "$", "src", ",", "Imm6s", ":", "$", "shift", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ABRegs", ":", "$", "dst", ",", "("...
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
28,220
[ "<FIXS>", "LLVMContext", "&", "C", "=", "M", ".", "getContext", "(", ")", ";", "IRBuilder", ">", "Builder", "(", "C", ")", ";", "<FIXE>" ]
[ "}", "bool", "WebAssemblyLowerEmscriptenExceptions", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "<BUGS>", "IRBuilder", ">", "Builder", "(", "M", ".", "getContext", "(", ")", ")", ";", "<BUGE>", "IntegerType", "*", "Int1Ty", "=", "Builder", ".", ...
LLVM
SystemZ
TD
stmt_completion
CPU
28,221
[ "I2", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "I2", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "I...
LLVM
XCore
CPP
program_repair
MPU
28,222
[ "<FIXS>", "if", "(", "!", "Subtarget", ".", "isXS1A", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "ADD", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SUB", ",", "MVT", "::", "i64", ",", ...
[ "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "<BUGS>", "setOperationAction", "(", "ISD", "::", "ADD", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "S...
LLVM
AArch64
TD
stmt_completion
CPU
28,223
[ ",", "(", "CSINCXr", "GPR64", ":", "$", "fval", ",", "XZR", ",", "(", "i32", "(", "inv_cond_XFORM", "imm", ":", "$", "cc", ")", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "AArch64csel", "(", "i64", "<NUM_LIT>", ")", ",", "GPR64", ":", "$", "fval", ",", "(", "i32", "imm", ":", "$", "cc", ")", ",", "NZCV", ")" ]
LLVM
ARM64
TD
stmt_completion
CPU
28,224
[ ";" ]
[ "def", "RET_ReallyLR", ":", "Pseudo", "<", "(", "outs", ")", ",", "(", "ins", ")", ",", "[", "(", "ARM64retflag", ")", "]", ">", "{", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBarrier", "=", "<NUM_LIT>", ";", "let", "isReturn", "=", "<N...
GCC
rs6000
CPP
code_generation
CPU
28,225
[ "void", "rs6000_expand_split_stack_prologue", "(", "void", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "unsigned", "HOST_WIDE_INT", "allocate", ";", "long", "alloc_hi", ",", "alloc_lo", ";", "rtx", "r0", ",", "r1", ",", "r...
[ "Emit", "-fsplit-stack", "prologue", ",", "which", "goes", "before", "the", "regular", "function", "prologue", "(", "at", "local", "entry", "point", "in", "the", "case", "of", "ELFv2", ")", "." ]
LLVM
ARM64
TD
next_suggestion
CPU
28,226
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", ...
GCC
loongarch
MD
stmt_completion
CPU
28,227
[ "]", ")", ")", ")", "]" ]
[ "(", "vec_select", ":", "LASX_W", "(", "vec_concat", ":", "<", "VEMODE256", ">", "(", "match_operand", ":", "LASX_W", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "LASX_W", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parall...
GCC
tilegx
MD
stmt_completion
VLIW
28,228
[ "<STR_LIT>", ")" ]
[ "(", "ior", "(", "match_operand", "<NUM_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
28,229
[ "Sched", "<", "[", "WriteID32", ",", "ReadID", ",", "ReadID", "]", ">", "{" ]
[ "def", "Wr", ":", "BaseDiv", "<", "isSigned", ",", "GPR32", ",", "asm", ",", "OpNode", ">", "," ]
LLVM
Mips
CPP
stmt_completion
CPU
28,230
[ ",", "STI", ")", ";" ]
[ "loadImmediate", "(", "ImmValue", ",", "ATReg", ",", "Mips", "::", "NoRegister", ",", "true", ",", "false", ",", "IDLoc", ",", "Out", ",", "STI", ")", ";", "TOut", ".", "emitRR", "(", "Inst", ".", "getOpcode", "(", ")", "==", "Mips", "::", "MULImmMac...
LLVM
ARM
TD
stmt_completion
CPU
28,231
[ "VecListFourD", ":", "$", "Vd", ")", ",", "IIC_VLD1x4u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST4", "]", ">", "{" ]
[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", "$", "Rm", "," ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
28,232
[ "}" ]
[ "void", "copyToScratchSGPR", "(", "Register", "DstReg", ")", "const", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SuperReg", ")", ".", "setMIFla...
LLVM
Hexagon
TD
next_suggestion
DSP
28,233
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT...
LLVM
X86
CPP
stmt_completion
CPU
28,234
[ "ResultReg", ")", "{" ]
[ "if", "(", "OpEntry", ".", "OpSignExtend", ")", "{", "if", "(", "OpEntry", ".", "IsOpSigned", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "OpEntry", ".", "OpSignExtend"...
LLVM
ARM
TD
next_suggestion
CPU
28,235
[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
GCC
arm
CPP
stmt_completion
CPU
28,236
[ "b", ")", ";" ]
[ "_", "_", "arm_vmlsdavq_s8", "(", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vmlsdavq_sv16qi", "(", "_", "_", "a", ",", "_", "_" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
28,237
[ "return", "true", ";" ]
[ "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", ...
LLVM
Hexagon
CPP
program_repair
DSP
28,238
[ "<FIXS>", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "Value", ",", "<FIXE>" ]
[ "Value", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "Hexagon", "::", "subreg_loreg", ",", "dl", ",", "MVT", "::", "i32", ",", "Value", ")", ";", "}", "<BUGS>", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "CurDAG", "->", "getTargetConstant...
LLVM
AMDGPU
CPP
program_repair
GPU
28,239
[ "<FIXS>", "bool", "SIMachineFunctionInfo", "::", "allocateVGPRForSGPRSpills", "(", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "LaneIndex", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "GCNSubtarget", ">", "(...
[ "return", "false", ";", "}", "<BUGS>", "bool", "SIMachineFunctionInfo", "::", "allocateVirtualVGPRForSGPRSpills", "(", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "LaneIndex", ")", "{", "<BUGE>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ...
GCC
ia64
CPP
program_repair
CPU
28,240
[ "<FIXS>", "static", "fixed_size_mode", "<FIXE>" ]
[ "return", "ia64_dconst_0_375_rtx", ";", "}", "<BUGS>", "static", "machine_mode", "<BUGE>", "ia64_get_reg_raw_mode", "(", "int", "regno", ")", "{", "if", "(", "FR_REGNO_P", "(", "regno", ")", ")" ]
GCC
aarch64
CPP
stmt_completion
CPU
28,241
[ ",", "ftype_void_uint64", ",", "AARCH64_TME_BUILTIN_TCANCEL", ")", ";" ]
[ "aarch64_builtin_decls", "[", "AARCH64_TME_BUILTIN_TCOMMIT", "]", "=", "aarch64_general_add_builtin", "(", "<STR_LIT>", "__builtin_aarch64_tcommit", "<STR_LIT>", ",", "ftype_void_void", ",", "AARCH64_TME_BUILTIN_TCOMMIT", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_TME_BUILT...
GCC
rs6000
MD
stmt_completion
CPU
28,242
[ ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
28,243
[ "let", "mayStore", "=", "<NUM_LIT>", ";" ]
[ "class", "BaseMemTagStore", "<", "bits", "<", "<NUM_LIT>", ">", "opc1", ",", "bits", "<", "<NUM_LIT>", ">", "opc2", ",", "string", "asm_insn", ",", "string", "asm_opnds", ",", "string", "cstr", ",", "dag", "oops", ",", "dag", "iops", ">", ":", "BaseMemTa...
GCC
i386
MD
stmt_completion
CPU
28,244
[ "operands", ")" ]
[ "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "switch", "(", "which_alternative", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "output_...
LLVM
Mips
CPP
next_suggestion
CPU
28,245
[ "}" ]
[ "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createELFObjectWriter", "(", "createELFObjectTargetWriter", "(", ")", ",", "OS", ",", "true", ")", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
28,246
[ "[", "]", ">", ";" ]
[ "def", "am_unscaled64", ":", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", "," ]
GCC
mips
CPP
next_suggestion
CPU
28,247
[ "create_input_operand", "(", "op", ",", "value", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg", ")", ")", ")", ";" ]
[ "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "argno", ")", ";", "value", "=", "expand_normal", "(", "arg", ")", ";" ]
GCC
rs6000
CPP
stmt_completion
CPU
28,248
[ "_", "F", "}", ";" ]
[ "return", "_", "_", "extension__", "(", "_", "_", "m128d", ")", "{", "_", "_", "F", ",", "_" ]
LLVM
ARM
CPP
stmt_completion
CPU
28,249
[ "<STR_LIT>", "' does not ", "<STR_LIT>", "<STR_LIT>", "support ARM mode execution!", "<STR_LIT>", ")", ";" ]
[ "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "<STR_LIT>", "e-p:32:32-f64:64:64-i64:64:64-", "<STR_LIT>", "<STR_LIT>", "v128:64:128-v64:64:64-n32-S64", "<STR_LIT>", ")", ":", "std", "::", "string", "(", "<STR_LIT>", "e-p:32:32-f64:64:64-i64...
GCC
aarch64
MD
stmt_completion
CPU
28,250
[ ")", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
28,251
[ "if", "(", "MF", ".", "size", "(", ")", "!=", "Processed", ".", "size", "(", ")", ")", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "if", "(", "Processed", ".", "insert", "(", "&", "BB", ")", ".", "second", ")", "Changed", "|=", ...
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "MRI", ".", "reg_nodbg_empty", "(", "X86", "::", "FP0", "+", "i", ")", ")", "{", "FPIsUsed", "=", "true", ";", "break", ";", "}", "...
GCC
i386
MD
next_suggestion
CPU
28,252
[ "(", "SI", "<STR_LIT>", ")" ]
[ "(", "define_mode_attr", "nonmemory_operand", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")" ]
LLVM
AVR
TD
stmt_completion
MPU
28,253
[ "$", "target", ",", "AVR_COND_NE", ")", "]", ">", ";" ]
[ "def", "BRNEk", ":", "FBRsk", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "relbrtarget_7", ":", "$", "target", ")", ",", "<STR_LIT>", ",", "[", "(", "AVRbrcond", "bb", ":" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
28,254
[ "removeBlock", "(", "SuccB", ")", ";" ]
[ "bool", "TermOk", "=", "hasUncondBranch", "(", "SuccB", ")", ";", "eliminatePhis", "(", "SuccB", ")", ";", "HII", "->", "removeBranch", "(", "*", "PredB", ")", ";", "PredB", "->", "removeSuccessor", "(", "SuccB", ")", ";", "PredB", "->", "splice", "(", ...
LLVM
BPF
CPP
code_generation
Virtual ISA
28,255
[ "MachineBasicBlock", "*", "BPFTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "BB", "->", "getParent", "(", ")", "->",...
[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]
GCC
arm
CPP
stmt_completion
CPU
28,256
[ "b", ",", "(", "_", "_", "builtin_neon_hi", ")", "_", "_", "c", ")", ";" ]
[ "return", "(", "int32x4_t", ")", "_", "_", "builtin_neon_vmlals_nv4hi", "(", "_", "_", "a", ",", "_", "_" ]
LLVM
Mips
CPP
stmt_completion
CPU
28,257
[ "SMLoc", "E", ",", "MipsAsmParser", "&", "Parser", ")", "{" ]
[ "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateFGRReg", "(", "unsigned", "Index", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", "," ]
GCC
i386
CPP
next_suggestion
CPU
28,258
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "m_packsswb", "(", "_", "_", "m64", "_", "_", "m1", ",", "...
LLVM
AArch64
TD
stmt_completion
CPU
28,259
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps" ]
LLVM
ARM64
TD
next_suggestion
CPU
28,260
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
[ "class", "BaseSIMDThreeSameVectorTied", "<", "bit", "Q", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "regtype", ",", "string", "asm", ",", "string", "kind", ",", "list",...
LLVM
Hexagon
TD
stmt_completion
DSP
28,261
[ ";" ]
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...
LLVM
X86
CPP
next_suggestion
CPU
28,262
[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "OptimizeLEAs: Remove redundant LEA: ", "<STR_LIT>", ";", "Last", ".", "dump", "(", ")", ";", ")", ";" ]
[ "continue", ";", "}", "unsigned", "LastVReg", "=", "Last", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "auto", "UI", "=", "MRI", "->", "use_nodbg_begin", "(", "LastVReg", ")", ",", "UE", "=", "MRI", "->", "use_...
LLVM
ARM
CPP
program_repair
CPU
28,263
[ "<FIXS>", "Register", "varLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "varPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "srcLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ...
[ "MachineBasicBlock", "*", "entryBB", "=", "BB", ";", "BB", "=", "loopMBB", ";", "<BUGS>", "unsigned", "varLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "varPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ...
GCC
arm
MD
stmt_completion
CPU
28,264
[ ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>" ]
GCC
avr
MD
next_suggestion
MPU
28,265
[ "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")" ]
[ "(", "mult", ":", "SI", "(", "zero_extend", ":", "SI", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "(", "sign_extend", ":", "SI", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
28,266
[ "ADD64ri32", ":", "X86", "::", "ADD32ri", ";" ]
[ "static", "unsigned", "getADDriOpcode", "(", "bool", "IsLP64", ")", "{", "return", "IsLP64", "?", "X86", "::" ]
LLVM
ARM64
TD
next_suggestion
CPU
28,267
[ "def", "logical_imm64_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{" ]
[ "def", "logical_imm32_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "ARM64_AM", ":", ":", "encodeLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "...
LLVM
Mips
CPP
stmt_completion
CPU
28,268
[ "HasBitCount", ";" ]
[ "bool", "hasBitCount", "(", ")", "const", "{", "return" ]
GCC
aarch64
CPP
code_generation
CPU
28,269
[ "void", "handle_arm_sve_h", "(", "bool", "function_nulls_p", ")", "{", "if", "(", "function_table", ")", "{", "error", "(", "<STR_LIT>", "duplicate definition of %qs", "<STR_LIT>", ",", "<STR_LIT>", "arm_sve.h", "<STR_LIT>", ")", ";", "return", ";", "}", "sve_swit...
[ "Implement", "#", "pragma", "GCC", "aarch64", "``", "arm_sve.h", "''", "." ]
LLVM
ARM
CPP
stmt_completion
CPU
28,270
[ ")", ";" ]
[ "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "ARM", "::", "t2LDMIA_RET", ":", "ARM", "::", "LDMIA_RET", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "ARM", "::", "t2LDMIA_UPD", ")", "||", "Opcode", "==", "ARM", "::", "LDMIA_...
LLVM
X86
CPP
program_repair
CPU
28,271
[ "<FIXS>", ".", "addReg", "(", "t4", ")", ";", "<FIXE>", "<FIXS>", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "CMOVOpc", ")", ",", "t2", ")", "<FIXE>", "<FIXS>", ".", "addReg", "(", "t4", ")", ";", "<FIXE>", "<FIXS>", "const...
[ "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPOpc", ")", ")", ".", "addReg", "(", "SrcReg", ")", "<BUGS>", ".", "addReg", "(", "AccReg", ")", ";", "<BUGE>", "if", "(", "Subtarget", "->", "hasCMov", "(", ")", ")", "{", "i...
LLVM
Sparc
CPP
next_suggestion
CPU
28,272
[ "}" ]
[ "break", ";", "case", "'", "f", "'", ":", "case", "'", "r", "'", ":", "return", "C_RegisterClass", ";", "case", "'", "I", "'", ":", "return", "C_Other", ";" ]
GCC
rs6000
CPP
stmt_completion
CPU
28,273
[ ":", "<STR_LIT>", "d", "<STR_LIT>", "(", "a", ")", ")", ";" ]
[ "long", "long", "d", ";", "_", "_", "asm__", "(", "<STR_LIT>", "fctiwz %0,%1", "<STR_LIT>", ":", "<STR_LIT>", "=d", "<STR_LIT>", "(", "d", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
28,274
[ "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ru32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ru32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...
LLVM
Hexagon
TD
next_suggestion
DSP
28,275
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<N...
LLVM
ARM64
TD
next_suggestion
CPU
28,276
[ "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";" ]
[ "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i32shift_sext_i16", ":", "Operand", "<", "i64", ...
LLVM
X86
CPP
stmt_completion
CPU
28,277
[ "/", "<NUM_LIT>", "]", "&=", "~", "(", "<NUM_LIT>", "U", "<<", "(", "Reg", "%", "<NUM_LIT>", ")", ")", ";" ]
[ "for", "(", "auto", "Reg", ":", "{", "X86", "::", "EFLAGS", ",", "X86", "::", "RIP", ",", "X86", "::", "EIP", ",", "X86", "::", "IP", "}", ")", "Mask", "[", "Reg" ]
GCC
rl78
CPP
program_repair
MPU
28,278
[ "<FIXS>", "static", "machine_mode", "<FIXE>" ]
[ "#", "undef", "TARGET_ADDR_SPACE_ADDRESS_MODE", "#", "define", "TARGET_ADDR_SPACE_ADDRESS_MODE", "rl78_addr_space_address_mode", "<BUGS>", "static", "enum", "machine_mode", "<BUGE>", "rl78_addr_space_address_mode", "(", "addr_space_t", "addrspace", ")", "{", "switch", "(", "a...
LLVM
Hexagon
TD
next_suggestion
DSP
28,279
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
AArch64
TD
stmt_completion
CPU
28,280
[ "$", "Rm", ")", ")", ",", "(", "implicit", "NZCV", ")", "]", ">", "{" ]
[ "def", "Hrr", ":", "BaseTwoOperandFPComparison", "<", "signalAllNans", ",", "FPR16", ",", "asm", ",", "[", "(", "OpNode", "(", "f16", "FPR16", ":", "$", "Rn", ")", ",", "(", "f16", "FPR16", ":" ]
GCC
ia64
MD
stmt_completion
CPU
28,281
[ "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "(", "match_operand", ":", "IMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "enum", "memmodel", "model", "=", "memmodel_from_int", "(", "INTVAL", "(" ]
LLVM
ARM
CPP
stmt_completion
CPU
28,282
[ "&", "<NUM_LIT>", ";" ]
[ "return", "ModImm" ]
LLVM
X86
CPP
stmt_completion
CPU
28,283
[ ")", "{" ]
[ "bool", "isUnaryOperator", "(", "const", "InfixCalculatorTok", "Op" ]
LLVM
PIC16
CPP
next_suggestion
MPU
28,284
[ "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "MVT", "::", "i8", ",", "NewVal", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "Tys", ",", "NewVal", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", ...
GCC
i386
CPP
stmt_completion
CPU
28,285
[ "M", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_min_epu8", "(", "_", "_", "mmask16", "_", "_" ]
LLVM
SystemZ
TD
next_suggestion
CPU
28,286
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
28,287
[ "}", "else", "if", "(", "Hexagon", "::", "VecDblRegs128BRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{" ]
[ "}", "else", "if", "(", "Hexagon", "::", "DoubleRegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "S2_storerd_io", ")", ")", ".", "addFrameIndex", "(", "FI", "...
LLVM
Hexagon
TD
next_suggestion
DSP
28,288
[ "let", "InputType", "=", "<STR_LIT>", ";" ]
[ "def", "A2_paddtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...
GCC
i386
CPP
stmt_completion
CPU
28,289
[ "v16qi", ")", "_", "_", "B", ",", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "mmask16", ")", "_", "_", "builtin_ia32_ptestmb128", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_" ]
LLVM
VE
TD
stmt_completion
CPU
28,290
[ ":", "$", "sy", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vsfa_vvssvl", "v256f64", ":", "$", "vz", ",", "i64", ":", "$", "sy", ",", "i64", ":", "$", "sz", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VSFAvrrl_v", "v256f64", ":", "$...
LLVM
AArch64
TD
stmt_completion
CPU
28,291
[ "=", "Rd", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_L...
LLVM
Hexagon
TD
next_suggestion
DSP
28,292
[ "let", "InputType", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC
sh
CPP
code_generation
CPU
28,293
[ "int", "fp_one_operand", "(", "rtx", "op", ")", "{", "REAL_VALUE_TYPE", "r", ";", "if", "(", "GET_MODE", "(", "op", ")", "!=", "SFmode", ")", "return", "<NUM_LIT>", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ";", "return", "REAL_VALUES_...
[ "Nonzero", "if", "OP", "is", "a", "floating", "point", "value", "with", "value", "1.0", "." ]
LLVM
Hexagon
CPP
code_generation
DSP
28,294
[ "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "std", "::", "vector", "<", "const", "MachineInstr", "*", ">", "BundleMIs", ";", "const", "Mac...
[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]
GCC
m88k
MD
next_suggestion
MPU
28,295
[ "(", "eq", "(", "sign_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
28,296
[ "}" ]
[ "AU", ".", "addRequired", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
28,297
[ "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC
i386
MD
stmt_completion
CPU
28,298
[ ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
28,299
[ "case", "<NUM_LIT>", ":" ]
[ "return", "AMDGPU", "::", "SI_SPILL_AV160_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_AV192_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_AV224_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU...