docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "hasBranchDivergence", "(", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "branch", "divergence", "exists", "." ]	[ "AMDGPU" ]	AMDGPUTargetTransformInfo (2)	hasBranchDivergence	AMDGPU	GPU	LLVM	10,100	9	1	[]
[ "<s>", "void", "nds32_expand_epilogue_v3pop", "(", "bool", "sibcall_p", ")", "{", "int", "sp_adjust", ";", "rtx", "Rb", ",", "Re", ";", "rtx", "sp_adjust_insn", ";", "nds32_compute_stack_frame", "(", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ...	[ "Function", "for", "v3pop", "epilogue", "." ]	[ "nds32", "14", "1", "14", "0" ]	nds322	nds32_expand_epilogue_v3pop	nds32	CPU	GCC	10,101	279	1	[]
[ "<s>", "void", "SystemZInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "SystemZ", "SystemZ", "SystemZ::GR128BitRegClass", "SystemZ::subreg_h64", "SystemZ::subreg_h64", "SystemZ::subreg_l64", "SystemZ::subreg_l64", "SystemZ::GRX32BitRegClass", "SystemZ::LR", "32", "SystemZ::GR64BitRegClass", "SystemZ::LGR", "SystemZ::FP32BitRegClass", "SystemZ::LDR32", "Syst...	SystemZInstrInfo18	copyPhysReg	SystemZ	CPU	LLVM	10,102	336	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "return", "Subtarget", "->", "hasV5TOps", "(", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelLowering (2)2	isFPImmLegal	Hexagon	DSP	LLVM	10,103	23	1	[]
[ "<s>", "bool", "HexagonPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"Empty DFA table!\"" ]	HexagonVLIWPacketizer15	runOnMachineFunction	Hexagon	DSP	LLVM	10,104	365	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "char", "Constraint", ",", "bool", "hasMemory", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "ARM", "ARM", "0", "0", "0", "255", "ARM_AM::getSOImmVal", "1", "255", "1", "4095", "4095", "0", "ARM_AM::isThumbImmShiftedVal", "ARM_AM::getSOImmVal", "1", "7", "7", "ARM_AM::getSOImmVal", "1", "0", "1020", "3", "0", "0", "32", "1", "0", "0", "31", "508",...	ARMISelLowering57	LowerAsmOperandForConstraint	ARM	CPU	LLVM	10,105	491	1	[]
[ "<s>", "void", "SIWholeQuadMode", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "LiveMaskReg", ",", "bool", "isEntry", ")", "{", "auto", "BII", "=", "Blocks", ".", "find", "(", "&", "MBB", ")", ";", "if", "(", "BII", "==", ...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "AMDGPU", "SI", "0", "SIInstrFlags::SALU", "SIInstrFlags::SMRD", "1", "0", "0", "0", "0", "AMDGPU::SReg_64RegClass", "0", "0", "AMDGPU::SI_KILL", "0", "0" ]	SIWholeQuadMode25	processBlock	AMDGPU	GPU	LLVM	10,106	502	1	[]
[ "<s>", "static", "bool", "moxie_legitimate_address_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ",", "bool", "strict_p", ",", "addr_space_t", "as", ")", "{", "gcc_assert", "(", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", ";", "if", "(...	[ "Worker", "function", "for", "TARGET_LEGITIMATE_ADDRESS_P", "." ]	[ "moxie", "0", "0", "1", "1", "32768", "32767" ]	moxie	moxie_legitimate_address_p	moxie	CPU	GCC	10,107	135	1	[]
[ "<s>", "static", "const", "char", "*", "arm_shift_nmem", "(", "enum", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "ASHIFT", ":", "return", "ARM_LSL_NAME", ";", "case", "ASHIFTRT", ":", "return", "\"asr\"", ";", "case", "LSHIFTRT"...	[ "Return", "the", "name", "of", "a", "shifter", "operation", "." ]	[ "arm", "\"asr\"", "\"lsr\"", "\"ror\"" ]	arm	arm_shift_nmem	arm	CPU	GCC	10,108	48	1	[]
[ "<s>", "void", "J2ConstantPoolValue", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "O", "<<", "Value", ";", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "J2", "J2" ]	J2ConstantPoolValue	print	J2	MPU	LLVM	10,109	16	1	[]
[ "<s>", "SDValue", "NyuziTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Nyuzi", "Nyuzi", "ISD::OutputArg", "16", "Nyuzi", "4", "1", "0", "\"Can only return in registers!\"", "1", "Nyuzi", "Nyuzi", "\"sret virtual register not created in the entry block\"", "Nyuzi::S0", "1", "Nyuzi::S0", "0", "NyuziISD::RET_FLAG", "MVT::Other" ]	NyuziISelLowering	LowerReturn	Nyuzi	GPU	LLVM	10,110	367	1	[]
[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "", ",", "uint8_t", ">", "ARMTargetLowering", "::", "findRepresentativeClass", "(", "EVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "", "RRC", "=", "0", ";", "uint8_t", "Cost", ...	[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]	[ "ARM", "ARM", "0", "1", "MVT::f32", "MVT::f64", "MVT::v8i8", "MVT::v4i16", "MVT::v2i32", "MVT::v1i64", "MVT::v2f32", "ARM::DPRRegisterClass", "2", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "ARM::DPRRegisterClass", "2", "MVT::v4i64",...	ARMISelLowering114	findRepresentativeClass	ARM	CPU	LLVM	10,111	195	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "rotate_right", "(", "HOST_WIDE_INT", "n", ",", "int", "count", ")", "{", "unsigned", "HOST_WIDE_INT", "x", "=", "n", "&", "0xFFFFFFFFFFFFFFFFULL", ";", "if", "(", "count", "==", "0", ")", "return", "x", ";", "return", "("...	[ "Implement", "SImode", "rotatert", "." ]	[ "tilegx", "0xFFFFFFFFFFFFFFFFULL", "0", "64", "0xFFFFFFFFFFFFFFFFULL" ]	tilegx	rotate_right	tilegx	VLIW	GCC	10,112	50	1	[]
[ "<s>", "unsigned", "SparcInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "SP", "::", "STri", "\|\|", "MI", "->", "getOpco...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Sparc", "Sparc", "SP::STri", "SP::STXri", "SP::STFri", "SP::STDFri", "0", "1", "1", "0", "0", "2", "0" ]	SparcInstrInfo2	isStoreToStackSlot	Sparc	CPU	LLVM	10,113	128	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"PowerPC Branch Selector\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "PowerPC", "\"PowerPC Branch Selector\"" ]	PPCBranchSelector1	getPassName	PowerPC	CPU	LLVM	10,114	13	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "BPFAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createBPFELFObjectWriter", "(", "OS", ",", "0", ",", "IsLittleEndian", ")", ";", "}", ...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "BPF", "BPF", "BPF", "0" ]	BPFAsmBackend18	createObjectWriter	BPF	Virtual ISA	LLVM	10,115	27	1	[]
[ "<s>", "bool", "MVEGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "ARM", "ARM", "4", "4", "Intrinsic::masked_gather", "0", "Intrinsic::masked_scatter", "0", "1", "0", "0" ]	MVEGatherScatterLowering	runOnFunction	ARM	CPU	LLVM	10,116	389	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::NoRegister", "SI", "SI", "AMDGPU::NoRegister", "AMDGPU::S_OR_SAVEEXEC_B32", "AMDGPU::S_OR_SAVEEXEC_B64", "1", "AMDGPU::VGPR_32RegClass", "AMDGPU::NoRegister", "AMDGPU::S_MOV_B32", "AMDGPU::S_MOV_B64", "AMDGPU::EXEC_LO", "AMDGPU::EXEC", "...	SIFrameLowering26	emitEpilogue	AMDGPU	GPU	LLVM	10,117	426	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "int", "idx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "idx", "<", "0", ")", "return", "false", ";", "unsigned"...	[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]	[ "AMDGPU", "R600", "0", "AMDGPU::PRED_SEL_ONE", "AMDGPU::PRED_SEL_ZERO", "AMDGPU::PREDICATE_BIT" ]	R600InstrInfo (2)	isPredicated	AMDGPU	GPU	LLVM	10,118	74	1	[]
[ "<s>", "void", "AVRPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createAVRRelaxMemPass", "(", ")", ")", ";", "addPass", "(", "createAVRExpandPseudoPass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "AVR", "AVR", "AVR", "AVR" ]	AVRTargetMachine	addPreSched2	AVR	MPU	LLVM	10,119	22	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_COLLECT_LOH_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64" ]	AArch64CollectLOH	getPassName	AArch64	CPU	LLVM	10,120	13	1	[]
[ "<s>", "bool", "AArch64DummyPA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64::PACIA", "AArch64::PACIB", "AArch64::PACDA", "AArch64::PACDB", "AArch64::AUTIA", "AArch64::AUTIB", "AArch64::AUTDA", "AArch64::AUTDB", "AArch64::PACIASP", "AArch64::PACIBSP", "AArch64::AUTIASP", "AArch64::AUTIBSP", "AArch64::RETAA", "AArch64:...	AArch64DummyPA	runOnMachineFunction	AArch64	CPU	LLVM	10,121	304	1	[]
[ "<s>", "static", "bool", "aarch64_handle_attr_isa_flags", "(", "char", "", "str", ",", "const", "char", "", "pragma_or_attr", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", ";", "unsigned", "long", "isa_flags", "=", "aarch64_isa_flags", ";", "if", "(...	[ "Parse", "an", "architecture", "extensions", "target", "attribute", "string", "specified", "in", "STR", ".", "For", "example", "``", "+fp+nosimd", "''", ".", "Show", "any", "errors", "if", "needed", ".", "Return", "TRUE", "if", "successful", ".", "Update", "...	[ "aarch64", "\"+nothing\"", "8", "0", "0", "8", "\"missing feature modifier in target %s %qs\"", "\"invalid feature modifier in target %s %qs\"" ]	aarch643	aarch64_handle_attr_isa_flags	aarch64	CPU	GCC	10,122	116	1	[]
[ "<s>", "void", "arm_gen_unlikely_cbranch", "(", "enum", "rtx_code", "code", ",", "machine_mode", "cc_mode", ",", "rtx", "label_ref", ")", "{", "rtx", "x", ";", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "gen_rtx_REG", "(", "cc_mode", ",",...	[ "Generate", "RTL", "for", "a", "conditional", "branch", "with", "rtx", "comparison", "CODE", "in", "mode", "CC_MODE", ".", "The", "destination", "of", "the", "unlikely", "conditional", "branch", "is", "LABEL_REF", "." ]	[ "arm" ]	arm	arm_gen_unlikely_cbranch	arm	CPU	GCC	10,123	64	1	[]
[ "<s>", "static", "int", "elf_dcachebsize", "(", "void", ")", "{", "int", "fd", ";", "fd", "=", "open", "(", "\"/proc/self/auxv\"", ",", "O_RDONLY", ")", ";", "if", "(", "fd", "!=", "-", "1", ")", "{", "char", "buf", "[", "1024", "]", ";", "ElfW", ...	[ "Returns", "AT_DCACHEBSIZE", "if", "present", ",", "otherwise", "generic", "32", "." ]	[ "powerpcspe", "\"/proc/self/auxv\"", "1", "1024", "0" ]	driver-powerpcspe	elf_dcachebsize	powerpcspe	CPU	GCC	10,124	115	1	[]
[ "<s>", "TargetPassConfig", "", "RISCVTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TargetPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "RISCV", "RISCV" ]	RISCVTargetMachine11	createPassConfig	RISCV	CPU	LLVM	10,125	22	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "const", "Function", "", "ParentFn", "=", "CI", "...	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "AMDGPU", "SI", "AMDGPU::isEntryFunctionCC" ]	SIISelLowering10	mayBeEmittedAsTailCall	AMDGPU	GPU	LLVM	10,126	59	1	[]
[ "<s>", "unsigned", "AMDGPUCFGStructurizer", "::", "getLoopDepth", "(", "MachineLoop", "*", "LoopRep", ")", "{", "return", "LoopRep", "?", "LoopRep", "->", "getLoopDepth", "(", ")", ":", "0", ";", "}", "</s>" ]	[ "Return", "the", "loop", "nesting", "level", "of", "the", "specified", "block", "." ]	[ "R600", "0" ]	AMDILCFGStructurizer1	getLoopDepth	R600	GPU	LLVM	10,127	22	1	[]
[ "<s>", "void", "MipsSEInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Mips", "Mips", "0", "0", "Mips::GPR32RegClass", "Mips::GPR32RegClass", "Mips::ADDu", "Mips::ZERO", "Mips::FGR32RegClass", "Mips::MFC1", "Mips::GPR32RegClass", "Mips::FGR32RegClass", "Mips::MTC1", "Mips::FGR32RegClass", "Mips::FMOV_S", "Mips::AFGR64RegClass", "Mips::FMOV_D32", "\"C...	MipsSEInstrInfo25	copyPhysReg	Mips	CPU	LLVM	10,128	239	1	[]
[ "<s>", "const", "RegisterBankInfo", "*", "PPCSubtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]	[ "PowerPC", "PPC" ]	PPCSubtarget13	getRegBankInfo	PowerPC	CPU	LLVM	10,129	18	1	[]
[ "<s>", "void", "PatmosAsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "OutStreamer", "->", "emitLabel", "(", "CurrCodeEnd", ")", ";", "}", "</s>" ]	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]	[ "Patmos", "Patmos" ]	PatmosAsmPrinter1	emitFunctionBodyEnd	Patmos	VLIW	LLVM	10,130	15	1	[]
[ "<s>", "static", "rtx_insn", "", "get_next_active_insn", "(", "rtx_insn", "", "insn", ",", "rtx_insn", "*", "tail", ")", "{", "if", "(", "insn", "==", "NULL_RTX", "\|\|", "insn", "==", "tail", ")", "return", "NULL", ";", "while", "(", "1", ")", "{", ...	[ "Return", "the", "next", "insn", "after", "INSN", "that", "is", "found", "before", "TAIL", "is", "reached", ",", "skipping", "any", "``", "non-active", "''", "insns", "-", "insns", "that", "will", "not", "actually", "occupy", "an", "issue", "slot", ".", ...	[ "rs6000", "1" ]	rs6000	get_next_active_insn	rs6000	CPU	GCC	10,131	110	1	[]
[ "<s>", "bool", "AMDGPUFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUFrameLowering (2)	hasFP	AMDGPU	GPU	LLVM	10,132	16	1	[]
[ "<s>", "const", "MCPhysReg", "", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::X2", "PPC", "PPC" ]	PPCRegisterInfo11	getCalleeSavedRegs	PowerPC	CPU	LLVM	10,133	246	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "BranchPr...	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "ARM", "ARM", "1024", "1", "4", "4", "4", "1", "10" ]	ARMBaseInstrInfo37	isProfitableToIfCvt	ARM	CPU	LLVM	10,134	251	1	[]
[ "<s>", "static", "tree", "arm_promoted_type", "(", "const_tree", "t", ")", "{", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "t", ")", "&&", "TYPE_PRECISION", "(", "t", ")", "==", "16", ")", "return", "float_type_node", ";", "return", "NULL_TREE", ";", "}", "</s...	[ "Implement", "TARGET_PROMOTED_TYPE", "." ]	[ "arm", "16" ]	arm4	arm_promoted_type	arm	CPU	GCC	10,135	29	1	[]
[ "<s>", "MachineInstr", "", "SPUInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "if", ...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "CellSPU", "SPU", "1", "0", "0", "0", "SPU::ORv16i8", "SPU::ORv8i16", "SPU::ORv4i32", "SPU::ORv2i64", "SPU::ORr8", "SPU::ORr16", "SPU::ORr32", "SPU::ORr64", "SPU::ORf32", "SPU::ORf64", "0", "1", "1", "SPU", "SPU::STQDr32", "0", "0", "SPU", "SPU::STQDr32", "SPU::STQX...	SPUInstrInfo9	foldMemoryOperandImpl	CellSPU	MPU	LLVM	10,136	310	1	[]
[ "<s>", "const", "MCExpr", "", "WebAssemblyAsmPrinter", "::", "lowerConstant", "(", "const", "Constant", "", "CV", ")", "{", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "if", "(", "GV", ...	[ "Lower", "the", "specified", "LLVM", "Constant", "to", "an", "MCExpr", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyAsmPrinter14	lowerConstant	WebAssembly	Virtual ISA	LLVM	10,137	66	1	[]
[ "<s>", "unsigned", "AMDGPURegisterBankInfo", "::", "getBreakDownCost", "(", "const", "ValueMapping", "&", "ValMapping", ",", "const", "RegisterBank", "*", "CurBank", ")", "const", "{", "if", "(", "ValMapping", ".", "NumBreakDowns", ">=", "2", "\|\|", "ValMapping", ...	[ "Get", "the", "cost", "of", "using", "ValMapping", "to", "decompose", "a", "register", "." ]	[ "AMDGPU", "AMDGPU", "2", "0", "64", "10", "2", "0", "32", "0", "0", "1", "32", "1", "32", "0", "1", "1" ]	AMDGPURegisterBankInfo (2)	getBreakDownCost	AMDGPU	GPU	LLVM	10,138	114	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAdvSIMDScalar", ")", "addPass", "(", "createAArch64AdvSIMDScalar", "(", ")", ")", ";", "...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine3	addPreRegAlloc	AArch64	CPU	LLVM	10,139	32	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TPC Set Spill Base\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TPC", "\"TPC Set Spill Base\"" ]	TPCSetSpillBase	getPassName	TPC	Virtual ISA	LLVM	10,140	11	1	[]
[ "<s>", "const", "char", "", "output_move_vfp", "(", "rtx", "", "operands", ")", "{", "rtx", "reg", ",", "mem", ",", "addr", ",", "ops", "[", "2", "]", ";", "int", "load", "=", "REG_P", "(", "operands", "[", "0", "]", ")", ";", "int", "dp", "=...	[ "Output", "a", "VFP", "load", "or", "store", "instruction", "." ]	[ "arm", "2", "0", "0", "8", "0", "50", "0", "\"v%smdb%%?.%s\\t%%0!, {%%%s1}%s\"", "0", "0", "1", "\"v%smia%%?.%s\\t%%0!, {%%%s1}%s\"", "0", "0", "1", "\"v%sr%%?.%s\\t%%%s0, %%1%s\"", "0", "1", "\"ld\"", "\"st\"", "\"64\"", "\"32\"", "\"P\"", "\"\"", "\"\\t%@ int\"", ...	arm4	output_move_vfp	arm	CPU	GCC	10,141	294	1	[]
[ "<s>", "static", "uint8_t", "name", "(", "struct", "InternalInstruction", "", "insn", ",", "\\", "OperandType", "type", ",", "\\", "uint8_t", "index", ",", "\\", "uint8_t", "", "valid", ")", "{", "\\", "*", "valid", "=", "1", ";", "\\", "switch", "("...	[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]	[ "X86", "1", "\"Unhandled register type\"", "0", "0", "4", "7", "4", "7", "0", "0x7", "5", "0" ]	X86DisassemblerDecoder21	name	X86	CPU	LLVM	10,142	297	1	[]
[ "<s>", "bool", "TeakRegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]	[ "Teak", "Teak" ]	TeakRegisterInfo	requiresVirtualBaseRegisters	Teak	DSP	LLVM	10,143	16	1	[]
[ "<s>", "DiagnosticInfoUnsupported", "(", "SDLoc", "DLoc", ",", "const", "Function", "&", "Fn", ",", "const", "Twine", "&", "Desc", ",", "SDValue", "Value", ")", ":", "DiagnosticInfo", "(", "getKindID", "(", ")", ",", "DS_Error", ")", ",", "DLoc", "(", "D...	[ "Fn", "is", "the", "function", "where", "the", "diagnostic", "is", "being", "emitted", "." ]	[ "BPF" ]	BPFISelLowering (2)	DiagnosticInfoUnsupported	BPF	Virtual ISA	LLVM	10,144	53	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "RISCV" ]	RISCVAsmParser	isReg	RISCV	CPU	LLVM	10,145	13	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "DisableStoreWidening", ")", "addPass", "(", "createHexagonStoreWidening", "(", ")", ",...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine (2)3	addPreRegAlloc	Hexagon	DSP	LLVM	10,146	48	1	[]
[ "<s>", "tree", "s390_valid_target_attribute_tree", "(", "tree", "args", ",", "struct", "gcc_options", "", "opts", ",", "const", "struct", "gcc_options", "", "opts_set", ",", "bool", "force_pragma", ")", "{", "tree", "t", "=", "NULL_TREE", ";", "struct", "gcc...	[ "Return", "a", "TARGET_OPTION_NODE", "tree", "of", "the", "target", "options", "listed", "or", "NULL", "." ]	[ "s390", "0", "0" ]	s390	s390_valid_target_attribute_tree	s390	MPU	GCC	10,147	177	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "M68kSubtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "S...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "M68k", "M68k", "M68k", "0", "0", "0", "M68k::MOVM32jm", "1", "0", "0", "M68k::MOVM32pm", "2", "1", "0", "M68k::MOVM32mj", "0", "1", "0", "M68k::MOVM32mp", "0", "2", "1" ]	M68kCollapseMOVEMPass1	runOnMachineFunction	M68k	MPU	LLVM	10,148	440	1	[]
[ "<s>", "static", "machine_mode", "get_mode_wider_vector", "(", "machine_mode", "o", ")", "{", "machine_mode", "n", "=", "GET_MODE_NEXT_MODE", "(", "o", ")", ".", "require", "(", ")", ";", "gcc_assert", "(", "GET_MODE_NUNITS", "(", "o", ")", "==", "GET_MODE_NUN...	[ "Get", "a", "vector", "mode", "of", "the", "same", "size", "as", "the", "original", "but", "with", "elements", "twice", "as", "wide", ".", "This", "is", "only", "guaranteed", "to", "apply", "to", "integral", "vectors", "." ]	[ "i386", "2" ]	i386-expand1	get_mode_wider_vector	i386	CPU	GCC	10,149	52	1	[]
[ "<s>", "bool", "MSP430TargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Immed", ")", "const", "{", "if", "(", "MSP430NoLegalImmediate", ")", "return", "Immed", ">=", "-", "32", "&&", "Immed", "<", "32", ";", "return", "TargetLowering", "::", "isL...	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...	[ "MSP430", "MSP430", "MSP430", "32", "32" ]	MSP430ISelLowering (2)1	isLegalICmpImmediate	MSP430	MPU	LLVM	10,150	33	1	[]
[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "C...	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]	[ "X86", "X86", "0", "X86", "X86", "X86", "0", "MVT::f32", "X86", "X86::LD_Fp032", "MVT::f64", "X86", "X86::LD_Fp064", "MVT::f80", "X86::LD_Fp080", "0" ]	X86FastISel59	fastMaterializeConstant	X86	CPU	LLVM	10,151	249	1	[]
[ "<s>", "static", "tree", "nios2_merge_decl_attributes", "(", "tree", "olddecl", ",", "tree", "newdecl", ")", "{", "tree", "oldopts", "=", "lookup_attribute", "(", "\"target\"", ",", "DECL_ATTRIBUTES", "(", "olddecl", ")", ")", ";", "tree", "newopts", "=", "loo...	[ "Implement", "TARGET_MERGE_DECL_ATTRIBUTES", ".", "We", "are", "just", "using", "this", "hook", "to", "add", "some", "additional", "error", "checking", "to", "the", "default", "behavior", ".", "GCC", "does", "not", "provide", "a", "target", "hook", "for", "mer...	[ "nios2", "\"target\"", "\"target\"", "\"%qE redeclared with conflicting %qs attributes\"", "\"target\"" ]	nios2	nios2_merge_decl_attributes	nios2	MPU	GCC	10,152	143	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "0U", "PPC::G8RC_NOX0RegClass", "0U", "PPC::GPRC_NOR0RegClass", "MVT::i64", "PPC", "0U", "PPC::G8RCRegClass", "0U", "PPC::GPRCRegClass", "MVT::f32", "MVT::i32", "0U", "PPC::F4RCRegClass", "MVT::f64", "MVT::i64", "0U", "PPC:...	PPCISelLowering148	getRegForInlineAsmConstraint	PowerPC	CPU	LLVM	10,153	400	1	[]
[ "<s>", "void", "TeakAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "b...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Teak", "Teak", "Teak::fixup_teak_call_imm18", "0x30", "16", "3", "4", "2", "0xFFFF", "Teak::fixup_teak_rel7", "0x7F0", "1", "1", "0x7F", "4", "Teak::fixup_teak_ptr_imm16", "2", "Teak::fixup_teak_bkrep_reg", "0x60", "16", "3", "5", "2", "0xFFFF", "Teak::fixup_teak_bkr...	TeakAsmBackend	applyFixup	Teak	DSP	LLVM	10,154	311	1	[]
[ "<s>", "static", "tree", "c4x_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "tree", "", "pre_p", "ATTRIBUTE_UNUSED", ",", "tree", "", "post_p", "ATTRIBUTE_UNUSED", ")", "{", "tree", "t", ";", "bool", "indirect", ";", "indirect", "...	[ "C", "[", "34", "]", "x", "arguments", "grow", "in", "weird", "ways", "(", "downwards", ")", "that", "the", "standard", "varargs", "stuff", "ca", "n't", "handle", ".." ]	[ "c4x" ]	c4x1	c4x_gimplify_va_arg_expr	c4x	DSP	GCC	10,155	112	1	[]
[ "<s>", "static", "void", "tilepro_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", "pretend_args", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", "=", "", "get_cumulative...	[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "tilepro", "1", "0" ]	tilepro2	tilepro_setup_incoming_varargs	tilepro	VLIW	GCC	10,156	148	1	[]
[ "<s>", "PreservedAnalyses", "NVVMIntrRangePass", "::", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", "{", "return", "runNVVMIntrRange", "(", "F", ",", "SmVersion", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", ...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "NVPTX" ]	NVVMIntrRange1	run	NVPTX	GPU	LLVM	10,157	35	1	[]
[ "<s>", "static", "int", "h8300_os_task_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "0", ";", "a", "=", "lookup_attribute", "(", "\"OS_Task\"", ",", "DECL_ATTR...	[ "Return", "nonzero", "if", "FUNC", "is", "an", "OS_Task", "function", "as", "specified", "by", "the", "``", "OS_Task", "''", "attribute", "." ]	[ "h8300", "0", "\"OS_Task\"" ]	h8300	h8300_os_task_function_p	h8300	MPU	GCC	10,158	41	1	[]
[ "<s>", "EVT", "ARMTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "ARM", "ARM", "16", "16", "MVT::v2f64", "0", "1", "MVT::v2f64", "8", "8", "MVT::f64", "0", "1", "MVT::f64", "MVT::Other" ]	ARMISelLowering (3)	getOptimalMemOpType	ARM	CPU	LLVM	10,159	161	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "PPCInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "TM", ".", "getSubtarget", "<...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "\"No InstrInfo?\"", "PPC", "PPC" ]	PPCInstrInfo108	CreateTargetPostRAHazardRecognizer	PowerPC	CPU	LLVM	10,160	90	1	[]
[ "<s>", "static", "void", "mips_rewrite_small_data_1", "(", "rtx", "*", "loc", ",", "enum", "mips_symbol_context", "context", ")", "{", "subrtx_ptr_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_PTR", "(", "iter", ",", "array", ",", "loc", ",", "AL...	[ "A", "for_each_rtx", "callback", ",", "used", "by", "mips_rewrite_small_data", "." ]	[ "mips", "0" ]	mips	mips_rewrite_small_data_1	mips	CPU	GCC	10,161	117	1	[]
[ "<s>", "void", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "const", "MCInstrDesc", "&", "MID", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "co...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "Patmos" ]	PatmosInstrInfo1	emitInstruction	Patmos	VLIW	LLVM	10,162	51	1	[]
[ "<s>", "unsigned", "LanaiMachineFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "return", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "L...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Lanai", "Lanai", "Lanai::GPRRegClass" ]	LanaiMachineFunctionInfo	getGlobalBaseReg	Lanai	CPU	LLVM	10,163	32	1	[]
[ "<s>", "bool", "XCoreRegisterInfo", "::", "needsFrameMoves", "(", "const", "MachineFunction", "&", "MF", ")", "{", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineModuleInfo", "", "MMI", "=", "MFI", "->", "get...	[ "Return", "whether", "to", "emit", "frame", "moves", "." ]	[ "XCore", "XCore" ]	XCoreRegisterInfo11	needsFrameMoves	XCore	MPU	LLVM	10,164	57	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine65	addIRPasses	AMDGPU	GPU	LLVM	10,165	313	1	[]
[ "<s>", "static", "void", "microblaze_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "}", "</s>" ]	[ "Encode", "info", "about", "sections", "into", "the", "RTL", "based", "on", "a", "symbol", "'s", "declaration", ".", "The", "default", "definition", "of", "this", "hook", ",", "default_encode_section_info", "in", "`", "varasm.cc", "'", ",", "sets", "a", "num...	[ "microblaze" ]	microblaze	microblaze_encode_section_info	microblaze	MPU	GCC	10,166	24	1	[]
[ "<s>", "static", "rtx", "s390_prologue_plus_offset", "(", "rtx", "target", ",", "rtx", "reg", ",", "rtx", "offset", ",", "bool", "frame_related_p", ")", "{", "rtx", "insn", ";", "rtx", "orig_offset", "=", "offset", ";", "gcc_assert", "(", "REG_P", "(", "ta...	[ "Calculate", "TARGET", "=", "REG", "+", "OFFSET", "as", "s390_emit_prologue", "would", "do", "it", ".", "-", "push", "too", "big", "immediates", "to", "the", "literal", "pool", "and", "annotate", "the", "refs", "-", "emit", "frame", "related", "notes", "fo...	[ "s390", "1", "0", "1", "0" ]	s3907	s390_prologue_plus_offset	s390	MPU	GCC	10,167	250	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI",...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "ARM", "ARM", "ARM", "ARM::FPCXTNS", "ARM", "ARM::R10", "ARM::R11", "ARM::R8", "ARM::R9", "ARM::DPRRegClass", "ARM::R12" ]	ARMFrameLowering3	assignCalleeSavedSpillSlots	ARM	CPU	LLVM	10,168	169	1	[]
[ "<s>", "static", "rtx", "nvptx_goacc_expand_var_decl", "(", "tree", "var", ")", "{", "if", "(", "tree", "attr", "=", "lookup_attribute", "(", "\"oacc gang-private\"", ",", "DECL_ATTRIBUTES", "(", "var", ")", ")", ")", "{", "gcc_checking_assert", "(", "VAR_P", ...	[ "Implement", "TARGET_GOACC_EXPAND_VAR_DECL", "." ]	[ "nvptx", "\"oacc gang-private\"", "1", "1", "\"variable %<%T%> adjusted for OpenACC\"", "\" privatization level: %qs\\n\"", "\"gang\"", "\"variable %qD adjusted for OpenACC privatization level:\"", "\" %qs\"", "\"gang\"", "\"%s:%d:%d: \"", "\"%s: \"", "\"note\"", "\"variable '\"", "\"' a...	nvptx	nvptx_goacc_expand_var_decl	nvptx	GPU	GCC	10,169	296	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly late peephole optimizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly late peephole optimizer\"" ]	WebAssemblyPeephole (2)	getPassName	WebAssembly	Virtual ISA	LLVM	10,170	13	1	[]
[ "<s>", "static", "bool", "can_use_cdx_ldstw", "(", "int", "regno", ",", "int", "basereg", ",", "int", "offset", ")", "{", "if", "(", "CDX_REG_P", "(", "regno", ")", "&&", "CDX_REG_P", "(", "basereg", ")", "&&", "(", "offset", "&", "0x3", ")", "==", "...	[ "Helper", "function", ":", "return", "true", "if", "a", "load/store", "using", "REGNO", "with", "address", "BASEREG", "and", "offset", "OFFSET", "meets", "the", "constraints", "for", "a", "2-byte", "CDX", "ldw.n", ",", "stw.n", ",", "ldwsp.n", ",", "or", "...	[ "nios2", "0x3", "0", "0", "0x40", "0", "0x80", "0x3", "0" ]	nios23	can_use_cdx_ldstw	nios2	MPU	GCC	10,171	75	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore register\"", "AMDGPU::IMPLICIT_DEF", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo19	loadRegFromStackSlot	AMDGPU	GPU	LLVM	10,172	307	1	[]
[ "<s>", "static", "rtx", "altivec_expand_vec_ext_builtin", "(", "tree", "exp", ",", "rtx", "target", ")", "{", "machine_mode", "tmode", ",", "mode0", ";", "tree", "arg0", ",", "arg1", ";", "rtx", "op0", ";", "rtx", "op1", ";", "arg0", "=", "CALL_EXPR_ARG", ...	[ "Expand", "vec_ext", "builtin", "." ]	[ "rs6000", "0", "1" ]	rs6000-builtin	altivec_expand_vec_ext_builtin	rs6000	CPU	GCC	10,173	185	1	[]
[ "<s>", "void", "BT", "::", "run", "(", ")", "{", "reset", "(", ")", ";", "assert", "(", "FlowQ", ".", "empty", "(", ")", ")", ";", "using", "MachineFlowGraphTraits", "=", "GraphTraits", "<", "const", "MachineFunction", "*", ">", ";", "const", "MachineB...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "Hexagon", "0", "0", "\"Disconnected block\"", "1", "1", "\"Cells after propagation:\\n\"" ]	BitTracker7	run	Hexagon	DSP	LLVM	10,174	425	1	[]
[ "<s>", "rtx", "aarch64_ptrue_all", "(", "unsigned", "int", "elt_size", ")", "{", "rtx_vector_builder", "builder", "(", "VNx16BImode", ",", "elt_size", ",", "1", ")", ";", "builder", ".", "quick_push", "(", "const1_rtx", ")", ";", "for", "(", "unsigned", "int...	[ "Return", "a", "VNx16BImode", "constant", "in", "which", "every", "sequence", "of", "ELT_SIZE", "bits", "has", "the", "lowest", "bit", "set", "and", "the", "upper", "bits", "clear", ".", "This", "is", "the", "VNx16BImode", "equivalent", "of", "a", "PTRUE", ...	[ "aarch64", "1", "1" ]	aarch64	aarch64_ptrue_all	aarch64	CPU	GCC	10,175	55	1	[]
[ "<s>", "TargetTransformInfo", "WebAssemblyTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "WebAssemblyTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine	getTargetTransformInfo	WebAssembly	Virtual ISA	LLVM	10,176	23	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "V_MOV_B32_e3...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::V_MOV_B32_e64", "AMDGPU::V_MOV_B64_PSEUDO", "AMDGPU::V_ACCVGPR_READ_B32_e64", "AMDGPU::V_ACCVGPR_WRITE_B32_e64", "2", "0", "1", "3" ]	SIInstrInfo92	isReallyTriviallyReMaterializable	AMDGPU	GPU	LLVM	10,177	111	1	[]
[ "<s>", "bool", "fma_node", "::", "root_p", "(", ")", "{", "return", "this", "->", "m_root", "==", "this", ";", "}", "</s>" ]	[ "Return", "whether", "a", "node", "is", "a", "root", "node", "." ]	[ "aarch64" ]	cortex-a57-fma-steering	root_p	aarch64	CPU	GCC	10,178	15	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "&", "CmpInstr", ",", "Register", "SrcReg", ",", "Register", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "co...	[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", ...	[ "AArch64", "AArch64", "AArch64::NZCV", "1", "AArch64::WZR", "AArch64::XZR", "\"Some operands reg class are incompatible!\"", "AArch64::PTEST_PP", "0", "1", "2", "\"CmpValue must be 0, 1, or 2!\"", "0", "0", "0", "0", "1" ]	AArch64InstrInfo11	optimizeCompareInstr	AArch64	CPU	LLVM	10,179	287	1	[]
[ "<s>", "const", "uint16_t", "", "NVPTXRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "NVPTX", "NVPTX", "0" ]	NVPTXRegisterInfo19	getCalleeSavedRegs	NVPTX	GPU	LLVM	10,180	29	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "shouldSink", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "Next", "=", "&", "MI", "...	[ "Return", "true", "if", "the", "instruction", "should", "be", "sunk", "by", "MachineSink", "." ]	[ "ARM", "ARM" ]	ARMBaseInstrInfo110	shouldSink	ARM	CPU	LLVM	10,181	99	1	[]
[ "<s>", "RegisterAggr", "&", "RegisterAggr", "::", "insert", "(", "RegisterRef", "RR", ")", "{", "if", "(", "PhysicalRegisterInfo", "::", "isRegMaskId", "(", "RR", ".", "Reg", ")", ")", "{", "const", "uint32_t", "*", "MB", "=", "PRI", ".", "getRegMaskBits",...	[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]	[ "Hexagon", "1", "32", "1u", "32" ]	RDFRegisters12	insert	Hexagon	DSP	LLVM	10,182	236	1	[]
[ "<s>", "static", "tree", "mep_validate_based_tiny", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", ...	[ "Handle", "attributes", "." ]	[ "mep", "0", "\"%qE attribute only applies to variables\"", "0", "\"address region attributes not allowed with auto storage class\"", "0", "\"address region attributes on pointed-to types ignored\"" ]	mep	mep_validate_based_tiny	mep	CPU	GCC	10,183	150	1	[]
[ "<s>", "static", "bool", "isSchedulingBoundary", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MI", "->", "isLabel", "(", ")", "\|\|", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "true", ...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "TMS320C64X", "TMS320C64X::call_return_label", "TMS320C64X::prolog", "TMS320C64X::epilog" ]	TMS320C64XScheduler	isSchedulingBoundary	TMS320C64X	VLIW	LLVM	10,184	106	1	[]
[ "<s>", "bool", "HexagonPacketizerList", "::", "updateOffset", "(", "SUnit", "", "SUI", ",", "SUnit", "", "SUJ", ")", "{", "assert", "(", "SUI", "->", "getInstr", "(", ")", "&&", "SUJ", "->", "getInstr", "(", ")", ")", ";", "MachineInstr", "&", "MI", ...	[ "Return", "true", "if", "we", "can", "update", "the", "offset", "in", "MI", "so", "that", "MI", "and", "MJ", "can", "be", "packetized", "together", "." ]	[ "Hexagon", "Hexagon" ]	HexagonVLIWPacketizer1	updateOffset	Hexagon	DSP	LLVM	10,185	250	1	[]
[ "<s>", "static", "LLT", "getPow2VectorType", "(", "LLT", "Ty", ")", "{", "unsigned", "NElts", "=", "Ty", ".", "getNumElements", "(", ")", ";", "unsigned", "Pow2NElts", "=", "1", "<<", "Log2_32_Ceil", "(", "NElts", ")", ";", "return", "Ty", ".", "changeEl...	[ "Widens", "the", "length", "of", "the", "given", "vector", "MVT", "up", "to", "the", "nearest", "power", "of", "2", "and", "returns", "that", "type", "." ]	[ "AMDGPU", "1" ]	AMDGPULegalizerInfo1	getPow2VectorType	AMDGPU	GPU	LLVM	10,186	41	1	[]
[ "<s>", "void", "avr_cpu_cpp_builtins", "(", "struct", "cpp_reader", "*", "pfile", ")", "{", "builtin_define_std", "(", "\"AVR\"", ")", ";", "if", "(", "avr_arch", "->", "macro", ")", "cpp_define_formatted", "(", "pfile", ",", "\"__AVR_ARCH__=%s\"", ",", "avr_arc...	[ "Worker", "function", "for", "TARGET_CPU_CPP_BUILTINS", "." ]	[ "avr", "\"AVR\"", "\"__AVR_ARCH__=%s\"", "\"__AVR_HAVE_RAMPD__\"", "\"__AVR_HAVE_RAMPX__\"", "\"__AVR_HAVE_RAMPY__\"", "\"__AVR_HAVE_RAMPZ__\"", "\"__AVR_HAVE_ELPM__\"", "\"__AVR_HAVE_ELPMX__\"", "\"__AVR_HAVE_MOVW__\"", "\"__AVR_HAVE_LPMX__\"", "\"__AVR_ASM_ONLY__\"", "\"__AVR_ENHANCED__\""...	avr-c4	avr_cpu_cpp_builtins	avr	MPU	GCC	10,187	468	1	[]
[ "<s>", "static", "sbitmap", "riscv_get_separate_components", "(", "void", ")", "{", "HOST_WIDE_INT", "offset", ";", "sbitmap", "components", "=", "sbitmap_alloc", "(", "FIRST_PSEUDO_REGISTER", ")", ";", "bitmap_clear", "(", "components", ")", ";", "if", "(", "risc...	[ "Implement", "TARGET_SHRINK_WRAP_GET_SEPARATE_COMPONENTS", "." ]	[ "riscv" ]	riscv1	riscv_get_separate_components	riscv	CPU	GCC	10,188	227	1	[]
[ "<s>", "static", "bool", "m32r_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "cumulative_args_t", "dummy", "=", "pack_cumulative_args", "(", "NULL", ")", ";", "return", "m32r_pass_by_reference", "(", "dummy", ...	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]	[ "m32r" ]	m32r4	m32r_return_in_memory	m32r	MPU	GCC	10,189	36	1	[]
[ "<s>", "bool", "P2AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "P2", "P2" ]	P2AsmBackend	writeNopData	P2	MPU	LLVM	10,190	18	1	[]
[ "<s>", "static", "rtx", "riscv_strip_unspec_address", "(", "rtx", "op", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "op", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "UNSPEC_ADDRESS_P", "(", "base", ")", ")", "op", ...	[ "If", "OP", "is", "an", "UNSPEC", "address", ",", "return", "the", "address", "to", "which", "it", "refers", ",", "otherwise", "return", "OP", "itself", "." ]	[ "riscv" ]	riscv	riscv_strip_unspec_address	riscv	CPU	GCC	10,191	52	1	[]
[ "<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "insn", ")", "{", "rtx_insn", "*", "jump", "=", "emit_jump_insn", "(", "insn", ")", ";", "add_reg_br_prob_note", "(", "jump", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", ";", "}...	[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]	[ "arm" ]	arm	emit_unlikely_jump	arm	CPU	GCC	10,192	29	1	[]
[ "<s>", "bool", "dump_insn_list", "(", "const", "rtx", "&", "t", ",", "const", "insn_info_list_t", "&", "insn_info", ",", "void", "*", "unused", "ATTRIBUTE_UNUSED", ")", "{", "gcc_assert", "(", "dump_file", ")", ";", "fprintf", "(", "dump_file", ",", "\"Tag 0...	[ "Callback", "invoked", "for", "each", "name-value", "pair", "(", "T", ",", "INSN_INFO", ")", "to", "dump", "the", "insn", "list", "INSN_INFO", "for", "tag", "T", "." ]	[ "aarch64", "\"Tag 0x%lx ::\\n\"", "0", "\"\\n\"" ]	falkor-tag-collision-avoidance	dump_insn_list	aarch64	CPU	GCC	10,193	77	1	[]
[ "<s>", "static", "const", "char", "*", "cond_string", "(", "enum", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "NE", ":", "return", "\"ne\"", ";", "case", "EQ", ":", "return", "\"eq\"", ";", "case", "GE", ":", "return", "\"...	[ "Return", "assembly", "language", "string", "which", "identifies", "a", "comparison", "type", "." ]	[ "h8300", "\"ne\"", "\"eq\"", "\"ge\"", "\"gt\"", "\"le\"", "\"lt\"", "\"hs\"", "\"hi\"", "\"ls\"", "\"lo\"" ]	h8300	cond_string	h8300	MPU	GCC	10,194	84	1	[]
[ "<s>", "void", "ECLairInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "ECLair", "ECLair" ]	ECLairInstPrinter	printRegName	ECLair	MPU	LLVM	10,195	22	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSIMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine111	addPreEmitPass	AMDGPU	GPU	LLVM	10,196	61	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "RISCV", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_riscv_hi20\"", ",", "12", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "RISCV", "RISCV::NumTargetFixupKinds", "\"fixup_riscv_hi20\"", "12", "20", "0", "\"fixup_riscv_lo12_i\"", "20", "12", "0", "\"fixup_riscv_lo12_s\"", "0", "32", "0", "\"fixup_riscv_pcrel_hi20\"", "12", "20", "\"fixup_riscv_jal\"", "12", "20", "\"fixup_riscv_branch\"", "0", ...	RISCVAsmBackend28	getFixupKindInfo	RISCV	CPU	LLVM	10,197	152	1	[]
[ "<s>", "int", "const_ok_for_arm", "(", "HOST_WIDE_INT", "i", ")", "{", "int", "lowbit", ";", "if", "(", "(", "i", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "0xffffffff", ")", "!=", "0", "&&", "(", "(", "i", "&", "~", "(", "unsigned", "HOST_WID...	[ "Return", "TRUE", "if", "int", "I", "is", "a", "valid", "immediate", "ARM", "constant", "." ]	[ "arm", "0xffffffff", "0", "0xffffffff", "0", "0xffffffff", "0xffffffff", "0xff", "0", "1", "1", "0xff", "0", "4", "0xc000003f", "0", "0xf000000f", "0", "0xfc000003", "0", "0xff", "16", "8", "0xff00", "16", "0xffff" ]	arm	const_ok_for_arm	arm	CPU	GCC	10,198	262	1	[]
[ "<s>", "const", "MipsInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Mips", "Mips" ]	MipsSubtarget (2)1	getInstrInfo	Mips	CPU	LLVM	10,199	17	1	[]

[ "<s>", "bool", "hasBranchDivergence", "(", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "branch", "divergence", "exists", "." ]

[ "AMDGPU" ]

AMDGPUTargetTransformInfo (2)

hasBranchDivergence

AMDGPU

GPU

LLVM

10,100

9

1

[]

[ "<s>", "void", "nds32_expand_epilogue_v3pop", "(", "bool", "sibcall_p", ")", "{", "int", "sp_adjust", ";", "rtx", "Rb", ",", "Re", ";", "rtx", "sp_adjust_insn", ";", "nds32_compute_stack_frame", "(", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ...

[ "Function", "for", "v3pop", "epilogue", "." ]

[ "nds32", "14", "1", "14", "0" ]

nds322

nds32_expand_epilogue_v3pop

nds32

CPU

GCC

10,101

279

1

[]

[ "<s>", "void", "SystemZInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "SystemZ", "SystemZ", "SystemZ::GR128BitRegClass", "SystemZ::subreg_h64", "SystemZ::subreg_h64", "SystemZ::subreg_l64", "SystemZ::subreg_l64", "SystemZ::GRX32BitRegClass", "SystemZ::LR", "32", "SystemZ::GR64BitRegClass", "SystemZ::LGR", "SystemZ::FP32BitRegClass", "SystemZ::LDR32", "Syst...

SystemZInstrInfo18

copyPhysReg

SystemZ

CPU

LLVM

10,102

336

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "return", "Subtarget", "->", "hasV5TOps", "(", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelLowering (2)2

isFPImmLegal

Hexagon

DSP

LLVM

10,103

23

1

[]

[ "<s>", "bool", "HexagonPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"Empty DFA table!\"" ]

HexagonVLIWPacketizer15

runOnMachineFunction

Hexagon

DSP

LLVM

10,104

365

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "char", "Constraint", ",", "bool", "hasMemory", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "ARM", "ARM", "0", "0", "0", "255", "ARM_AM::getSOImmVal", "1", "255", "1", "4095", "4095", "0", "ARM_AM::isThumbImmShiftedVal", "ARM_AM::getSOImmVal", "1", "7", "7", "ARM_AM::getSOImmVal", "1", "0", "1020", "3", "0", "0", "32", "1", "0", "0", "31", "508",...

ARMISelLowering57

LowerAsmOperandForConstraint

ARM

CPU

LLVM

10,105

491

1

[]

[ "<s>", "void", "SIWholeQuadMode", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "LiveMaskReg", ",", "bool", "isEntry", ")", "{", "auto", "BII", "=", "Blocks", ".", "find", "(", "&", "MBB", ")", ";", "if", "(", "BII", "==", ...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "AMDGPU", "SI", "0", "SIInstrFlags::SALU", "SIInstrFlags::SMRD", "1", "0", "0", "0", "0", "AMDGPU::SReg_64RegClass", "0", "0", "AMDGPU::SI_KILL", "0", "0" ]

SIWholeQuadMode25

processBlock

AMDGPU

GPU

LLVM

10,106

502

1

[]

[ "<s>", "static", "bool", "moxie_legitimate_address_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ",", "bool", "strict_p", ",", "addr_space_t", "as", ")", "{", "gcc_assert", "(", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", ";", "if", "(...

[ "Worker", "function", "for", "TARGET_LEGITIMATE_ADDRESS_P", "." ]

[ "moxie", "0", "0", "1", "1", "32768", "32767" ]

moxie

moxie_legitimate_address_p

moxie

CPU

GCC

10,107

135

1

[]

[ "<s>", "static", "const", "char", "*", "arm_shift_nmem", "(", "enum", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "ASHIFT", ":", "return", "ARM_LSL_NAME", ";", "case", "ASHIFTRT", ":", "return", "\"asr\"", ";", "case", "LSHIFTRT"...

[ "Return", "the", "name", "of", "a", "shifter", "operation", "." ]

[ "arm", "\"asr\"", "\"lsr\"", "\"ror\"" ]

arm

arm_shift_nmem

arm

CPU

GCC

10,108

48

1

[]

[ "<s>", "void", "J2ConstantPoolValue", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "O", "<<", "Value", ";", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "J2", "J2" ]

J2ConstantPoolValue

print

J2

MPU

LLVM

10,109

16

1

[]

[ "<s>", "SDValue", "NyuziTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Nyuzi", "Nyuzi", "ISD::OutputArg", "16", "Nyuzi", "4", "1", "0", "\"Can only return in registers!\"", "1", "Nyuzi", "Nyuzi", "\"sret virtual register not created in the entry block\"", "Nyuzi::S0", "1", "Nyuzi::S0", "0", "NyuziISD::RET_FLAG", "MVT::Other" ]

NyuziISelLowering

LowerReturn

Nyuzi

GPU

LLVM

10,110

367

1

[]

[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "uint8_t", ">", "ARMTargetLowering", "::", "findRepresentativeClass", "(", "EVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "*", "RRC", "=", "0", ";", "uint8_t", "Cost", ...

[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]

[ "ARM", "ARM", "0", "1", "MVT::f32", "MVT::f64", "MVT::v8i8", "MVT::v4i16", "MVT::v2i32", "MVT::v1i64", "MVT::v2f32", "ARM::DPRRegisterClass", "2", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "ARM::DPRRegisterClass", "2", "MVT::v4i64",...

ARMISelLowering114

findRepresentativeClass

ARM

CPU

LLVM

10,111

195

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "rotate_right", "(", "HOST_WIDE_INT", "n", ",", "int", "count", ")", "{", "unsigned", "HOST_WIDE_INT", "x", "=", "n", "&", "0xFFFFFFFFFFFFFFFFULL", ";", "if", "(", "count", "==", "0", ")", "return", "x", ";", "return", "("...

[ "Implement", "SImode", "rotatert", "." ]

[ "tilegx", "0xFFFFFFFFFFFFFFFFULL", "0", "64", "0xFFFFFFFFFFFFFFFFULL" ]

tilegx

rotate_right

tilegx

VLIW

GCC

10,112

50

1

[]

[ "<s>", "unsigned", "SparcInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "SP", "::", "STri", "||", "MI", "->", "getOpco...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Sparc", "Sparc", "SP::STri", "SP::STXri", "SP::STFri", "SP::STDFri", "0", "1", "1", "0", "0", "2", "0" ]

SparcInstrInfo2

isStoreToStackSlot

Sparc

CPU

LLVM

10,113

128

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"PowerPC Branch Selector\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "PowerPC", "\"PowerPC Branch Selector\"" ]

PPCBranchSelector1

getPassName

PowerPC

CPU

LLVM

10,114

13

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "BPFAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createBPFELFObjectWriter", "(", "OS", ",", "0", ",", "IsLittleEndian", ")", ";", "}", ...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "BPF", "BPF", "BPF", "0" ]

BPFAsmBackend18

createObjectWriter

BPF

Virtual ISA

LLVM

10,115

27

1

[]

[ "<s>", "bool", "MVEGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "ARM", "ARM", "4", "4", "Intrinsic::masked_gather", "0", "Intrinsic::masked_scatter", "0", "1", "0", "0" ]

MVEGatherScatterLowering

runOnFunction

ARM

CPU

LLVM

10,116

389

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::NoRegister", "SI", "SI", "AMDGPU::NoRegister", "AMDGPU::S_OR_SAVEEXEC_B32", "AMDGPU::S_OR_SAVEEXEC_B64", "1", "AMDGPU::VGPR_32RegClass", "AMDGPU::NoRegister", "AMDGPU::S_MOV_B32", "AMDGPU::S_MOV_B64", "AMDGPU::EXEC_LO", "AMDGPU::EXEC", "...

SIFrameLowering26

emitEpilogue

AMDGPU

GPU

LLVM

10,117

426

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "int", "idx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "idx", "<", "0", ")", "return", "false", ";", "unsigned"...

[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]

[ "AMDGPU", "R600", "0", "AMDGPU::PRED_SEL_ONE", "AMDGPU::PRED_SEL_ZERO", "AMDGPU::PREDICATE_BIT" ]

R600InstrInfo (2)

isPredicated

AMDGPU

GPU

LLVM

10,118

74

1

[]

[ "<s>", "void", "AVRPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createAVRRelaxMemPass", "(", ")", ")", ";", "addPass", "(", "createAVRExpandPseudoPass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "AVR", "AVR", "AVR", "AVR" ]

AVRTargetMachine

addPreSched2

AVR

MPU

LLVM

10,119

22

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_COLLECT_LOH_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64" ]

AArch64CollectLOH

getPassName

AArch64

CPU

LLVM

10,120

13

1

[]

[ "<s>", "bool", "AArch64DummyPA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64::PACIA", "AArch64::PACIB", "AArch64::PACDA", "AArch64::PACDB", "AArch64::AUTIA", "AArch64::AUTIB", "AArch64::AUTDA", "AArch64::AUTDB", "AArch64::PACIASP", "AArch64::PACIBSP", "AArch64::AUTIASP", "AArch64::AUTIBSP", "AArch64::RETAA", "AArch64:...

AArch64DummyPA

runOnMachineFunction

AArch64

CPU

LLVM

10,121

304

1

[]

[ "<s>", "static", "bool", "aarch64_handle_attr_isa_flags", "(", "char", "*", "str", ",", "const", "char", "*", "pragma_or_attr", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", ";", "unsigned", "long", "isa_flags", "=", "aarch64_isa_flags", ";", "if", "(...

[ "Parse", "an", "architecture", "extensions", "target", "attribute", "string", "specified", "in", "STR", ".", "For", "example", "``", "+fp+nosimd", "''", ".", "Show", "any", "errors", "if", "needed", ".", "Return", "TRUE", "if", "successful", ".", "Update", "...

[ "aarch64", "\"+nothing\"", "8", "0", "0", "8", "\"missing feature modifier in target %s %qs\"", "\"invalid feature modifier in target %s %qs\"" ]

aarch643

aarch64_handle_attr_isa_flags

aarch64

CPU

GCC

10,122

116

1

[]

[ "<s>", "void", "arm_gen_unlikely_cbranch", "(", "enum", "rtx_code", "code", ",", "machine_mode", "cc_mode", ",", "rtx", "label_ref", ")", "{", "rtx", "x", ";", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "gen_rtx_REG", "(", "cc_mode", ",",...

[ "Generate", "RTL", "for", "a", "conditional", "branch", "with", "rtx", "comparison", "CODE", "in", "mode", "CC_MODE", ".", "The", "destination", "of", "the", "unlikely", "conditional", "branch", "is", "LABEL_REF", "." ]

[ "arm" ]

arm

arm_gen_unlikely_cbranch

arm

CPU

GCC

10,123

64

1

[]

[ "<s>", "static", "int", "elf_dcachebsize", "(", "void", ")", "{", "int", "fd", ";", "fd", "=", "open", "(", "\"/proc/self/auxv\"", ",", "O_RDONLY", ")", ";", "if", "(", "fd", "!=", "-", "1", ")", "{", "char", "buf", "[", "1024", "]", ";", "ElfW", ...

[ "Returns", "AT_DCACHEBSIZE", "if", "present", ",", "otherwise", "generic", "32", "." ]

[ "powerpcspe", "\"/proc/self/auxv\"", "1", "1024", "0" ]

driver-powerpcspe

elf_dcachebsize

powerpcspe

CPU

GCC

10,124

115

1

[]

[ "<s>", "TargetPassConfig", "*", "RISCVTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TargetPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "RISCV", "RISCV" ]

RISCVTargetMachine11

createPassConfig

RISCV

CPU

LLVM

10,125

22

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "const", "Function", "*", "ParentFn", "=", "CI", "...

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "AMDGPU", "SI", "AMDGPU::isEntryFunctionCC" ]

SIISelLowering10

mayBeEmittedAsTailCall

AMDGPU

GPU

LLVM

10,126

59

1

[]

[ "<s>", "unsigned", "AMDGPUCFGStructurizer", "::", "getLoopDepth", "(", "MachineLoop", "*", "LoopRep", ")", "{", "return", "LoopRep", "?", "LoopRep", "->", "getLoopDepth", "(", ")", ":", "0", ";", "}", "</s>" ]

[ "Return", "the", "loop", "nesting", "level", "of", "the", "specified", "block", "." ]

[ "R600", "0" ]

AMDILCFGStructurizer1

getLoopDepth

R600

GPU

LLVM

10,127

22

1

[]

[ "<s>", "void", "MipsSEInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Mips", "Mips", "0", "0", "Mips::GPR32RegClass", "Mips::GPR32RegClass", "Mips::ADDu", "Mips::ZERO", "Mips::FGR32RegClass", "Mips::MFC1", "Mips::GPR32RegClass", "Mips::FGR32RegClass", "Mips::MTC1", "Mips::FGR32RegClass", "Mips::FMOV_S", "Mips::AFGR64RegClass", "Mips::FMOV_D32", "\"C...

MipsSEInstrInfo25

copyPhysReg

Mips

CPU

LLVM

10,128

239

1

[]

[ "<s>", "const", "RegisterBankInfo", "*", "PPCSubtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]

[ "PowerPC", "PPC" ]

PPCSubtarget13

getRegBankInfo

PowerPC

CPU

LLVM

10,129

18

1

[]

[ "<s>", "void", "PatmosAsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "OutStreamer", "->", "emitLabel", "(", "CurrCodeEnd", ")", ";", "}", "</s>" ]

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]

[ "Patmos", "Patmos" ]

PatmosAsmPrinter1

emitFunctionBodyEnd

Patmos

VLIW

LLVM

10,130

15

1

[]

[ "<s>", "static", "rtx_insn", "*", "get_next_active_insn", "(", "rtx_insn", "*", "insn", ",", "rtx_insn", "*", "tail", ")", "{", "if", "(", "insn", "==", "NULL_RTX", "||", "insn", "==", "tail", ")", "return", "NULL", ";", "while", "(", "1", ")", "{", ...

[ "Return", "the", "next", "insn", "after", "INSN", "that", "is", "found", "before", "TAIL", "is", "reached", ",", "skipping", "any", "``", "non-active", "''", "insns", "-", "insns", "that", "will", "not", "actually", "occupy", "an", "issue", "slot", ".", ...

[ "rs6000", "1" ]

rs6000

get_next_active_insn

rs6000

CPU

GCC

10,131

110

1

[]

[ "<s>", "bool", "AMDGPUFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUFrameLowering (2)

hasFP

AMDGPU

GPU

LLVM

10,132

16

1

[]

[ "<s>", "const", "MCPhysReg", "*", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::X2", "PPC", "PPC" ]

PPCRegisterInfo11

getCalleeSavedRegs

PowerPC

CPU

LLVM

10,133

246

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "BranchPr...

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "ARM", "ARM", "1024", "1", "4", "4", "4", "1", "10" ]

ARMBaseInstrInfo37

isProfitableToIfCvt

ARM

CPU

LLVM

10,134

251

1

[]

[ "<s>", "static", "tree", "arm_promoted_type", "(", "const_tree", "t", ")", "{", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "t", ")", "&&", "TYPE_PRECISION", "(", "t", ")", "==", "16", ")", "return", "float_type_node", ";", "return", "NULL_TREE", ";", "}", "</s...

[ "Implement", "TARGET_PROMOTED_TYPE", "." ]

[ "arm", "16" ]

arm4

arm_promoted_type

arm

CPU

GCC

10,135

29

1

[]

[ "<s>", "MachineInstr", "*", "SPUInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "if", ...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "CellSPU", "SPU", "1", "0", "0", "0", "SPU::ORv16i8", "SPU::ORv8i16", "SPU::ORv4i32", "SPU::ORv2i64", "SPU::ORr8", "SPU::ORr16", "SPU::ORr32", "SPU::ORr64", "SPU::ORf32", "SPU::ORf64", "0", "1", "1", "SPU", "SPU::STQDr32", "0", "0", "SPU", "SPU::STQDr32", "SPU::STQX...

SPUInstrInfo9

foldMemoryOperandImpl

CellSPU

MPU

LLVM

10,136

310

1

[]

[ "<s>", "const", "MCExpr", "*", "WebAssemblyAsmPrinter", "::", "lowerConstant", "(", "const", "Constant", "*", "CV", ")", "{", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "if", "(", "GV", ...

[ "Lower", "the", "specified", "LLVM", "Constant", "to", "an", "MCExpr", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyAsmPrinter14

lowerConstant

WebAssembly

Virtual ISA

LLVM

10,137

66

1

[]

[ "<s>", "unsigned", "AMDGPURegisterBankInfo", "::", "getBreakDownCost", "(", "const", "ValueMapping", "&", "ValMapping", ",", "const", "RegisterBank", "*", "CurBank", ")", "const", "{", "if", "(", "ValMapping", ".", "NumBreakDowns", ">=", "2", "||", "ValMapping", ...

[ "Get", "the", "cost", "of", "using", "ValMapping", "to", "decompose", "a", "register", "." ]

[ "AMDGPU", "AMDGPU", "2", "0", "64", "10", "2", "0", "32", "0", "0", "1", "32", "1", "32", "0", "1", "1" ]

AMDGPURegisterBankInfo (2)

getBreakDownCost

AMDGPU

GPU

LLVM

10,138

114

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAdvSIMDScalar", ")", "addPass", "(", "createAArch64AdvSIMDScalar", "(", ")", ")", ";", "...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine3

addPreRegAlloc

AArch64

CPU

LLVM

10,139

32

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TPC Set Spill Base\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TPC", "\"TPC Set Spill Base\"" ]

TPCSetSpillBase

getPassName

TPC

Virtual ISA

LLVM

10,140

11

1

[]

[ "<s>", "const", "char", "*", "output_move_vfp", "(", "rtx", "*", "operands", ")", "{", "rtx", "reg", ",", "mem", ",", "addr", ",", "ops", "[", "2", "]", ";", "int", "load", "=", "REG_P", "(", "operands", "[", "0", "]", ")", ";", "int", "dp", "=...

[ "Output", "a", "VFP", "load", "or", "store", "instruction", "." ]

[ "arm", "2", "0", "0", "8", "0", "50", "0", "\"v%smdb%%?.%s\\t%%0!, {%%%s1}%s\"", "0", "0", "1", "\"v%smia%%?.%s\\t%%0!, {%%%s1}%s\"", "0", "0", "1", "\"v%sr%%?.%s\\t%%%s0, %%1%s\"", "0", "1", "\"ld\"", "\"st\"", "\"64\"", "\"32\"", "\"P\"", "\"\"", "\"\\t%@ int\"", ...

arm4

output_move_vfp

arm

CPU

GCC

10,141

294

1

[]

[ "<s>", "static", "uint8_t", "name", "(", "struct", "InternalInstruction", "*", "insn", ",", "\\", "OperandType", "type", ",", "\\", "uint8_t", "index", ",", "\\", "uint8_t", "*", "valid", ")", "{", "\\", "*", "valid", "=", "1", ";", "\\", "switch", "("...

[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]

[ "X86", "1", "\"Unhandled register type\"", "0", "0", "4", "7", "4", "7", "0", "0x7", "5", "0" ]

X86DisassemblerDecoder21

name

X86

CPU

LLVM

10,142

297

1

[]

[ "<s>", "bool", "TeakRegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]

[ "Teak", "Teak" ]

TeakRegisterInfo

requiresVirtualBaseRegisters

Teak

DSP

LLVM

10,143

16

1

[]

[ "<s>", "DiagnosticInfoUnsupported", "(", "SDLoc", "DLoc", ",", "const", "Function", "&", "Fn", ",", "const", "Twine", "&", "Desc", ",", "SDValue", "Value", ")", ":", "DiagnosticInfo", "(", "getKindID", "(", ")", ",", "DS_Error", ")", ",", "DLoc", "(", "D...

[ "Fn", "is", "the", "function", "where", "the", "diagnostic", "is", "being", "emitted", "." ]

[ "BPF" ]

BPFISelLowering (2)

DiagnosticInfoUnsupported

BPF

Virtual ISA

LLVM

10,144

53

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "RISCV" ]

RISCVAsmParser

isReg

RISCV

CPU

LLVM

10,145

13

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "DisableStoreWidening", ")", "addPass", "(", "createHexagonStoreWidening", "(", ")", ",...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine (2)3

addPreRegAlloc

Hexagon

DSP

LLVM

10,146

48

1

[]

[ "<s>", "tree", "s390_valid_target_attribute_tree", "(", "tree", "args", ",", "struct", "gcc_options", "*", "opts", ",", "const", "struct", "gcc_options", "*", "opts_set", ",", "bool", "force_pragma", ")", "{", "tree", "t", "=", "NULL_TREE", ";", "struct", "gcc...

[ "Return", "a", "TARGET_OPTION_NODE", "tree", "of", "the", "target", "options", "listed", "or", "NULL", "." ]

[ "s390", "0", "0" ]

s390

s390_valid_target_attribute_tree

s390

MPU

GCC

10,147

177

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "M68kSubtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "S...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "M68k", "M68k", "M68k", "0", "0", "0", "M68k::MOVM32jm", "1", "0", "0", "M68k::MOVM32pm", "2", "1", "0", "M68k::MOVM32mj", "0", "1", "0", "M68k::MOVM32mp", "0", "2", "1" ]

M68kCollapseMOVEMPass1

runOnMachineFunction

M68k

MPU

LLVM

10,148

440

1

[]

[ "<s>", "static", "machine_mode", "get_mode_wider_vector", "(", "machine_mode", "o", ")", "{", "machine_mode", "n", "=", "GET_MODE_NEXT_MODE", "(", "o", ")", ".", "require", "(", ")", ";", "gcc_assert", "(", "GET_MODE_NUNITS", "(", "o", ")", "==", "GET_MODE_NUN...

[ "Get", "a", "vector", "mode", "of", "the", "same", "size", "as", "the", "original", "but", "with", "elements", "twice", "as", "wide", ".", "This", "is", "only", "guaranteed", "to", "apply", "to", "integral", "vectors", "." ]

[ "i386", "2" ]

i386-expand1

get_mode_wider_vector

i386

CPU

GCC

10,149

52

1

[]

[ "<s>", "bool", "MSP430TargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Immed", ")", "const", "{", "if", "(", "MSP430NoLegalImmediate", ")", "return", "Immed", ">=", "-", "32", "&&", "Immed", "<", "32", ";", "return", "TargetLowering", "::", "isL...

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...

[ "MSP430", "MSP430", "MSP430", "32", "32" ]

MSP430ISelLowering (2)1

isLegalICmpImmediate

MSP430

MPU

LLVM

10,150

33

1

[]

[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "C...

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

[ "X86", "X86", "0", "X86", "X86", "X86", "0", "MVT::f32", "X86", "X86::LD_Fp032", "MVT::f64", "X86", "X86::LD_Fp064", "MVT::f80", "X86::LD_Fp080", "0" ]

X86FastISel59

fastMaterializeConstant

X86

CPU

LLVM

10,151

249

1

[]

[ "<s>", "static", "tree", "nios2_merge_decl_attributes", "(", "tree", "olddecl", ",", "tree", "newdecl", ")", "{", "tree", "oldopts", "=", "lookup_attribute", "(", "\"target\"", ",", "DECL_ATTRIBUTES", "(", "olddecl", ")", ")", ";", "tree", "newopts", "=", "loo...

[ "Implement", "TARGET_MERGE_DECL_ATTRIBUTES", ".", "We", "are", "just", "using", "this", "hook", "to", "add", "some", "additional", "error", "checking", "to", "the", "default", "behavior", ".", "GCC", "does", "not", "provide", "a", "target", "hook", "for", "mer...

[ "nios2", "\"target\"", "\"target\"", "\"%qE redeclared with conflicting %qs attributes\"", "\"target\"" ]

nios2

nios2_merge_decl_attributes

nios2

MPU

GCC

10,152

143

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "0U", "PPC::G8RC_NOX0RegClass", "0U", "PPC::GPRC_NOR0RegClass", "MVT::i64", "PPC", "0U", "PPC::G8RCRegClass", "0U", "PPC::GPRCRegClass", "MVT::f32", "MVT::i32", "0U", "PPC::F4RCRegClass", "MVT::f64", "MVT::i64", "0U", "PPC:...

PPCISelLowering148

getRegForInlineAsmConstraint

PowerPC

CPU

LLVM

10,153

400

1

[]

[ "<s>", "void", "TeakAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "b...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Teak", "Teak", "Teak::fixup_teak_call_imm18", "0x30", "16", "3", "4", "2", "0xFFFF", "Teak::fixup_teak_rel7", "0x7F0", "1", "1", "0x7F", "4", "Teak::fixup_teak_ptr_imm16", "2", "Teak::fixup_teak_bkrep_reg", "0x60", "16", "3", "5", "2", "0xFFFF", "Teak::fixup_teak_bkr...

TeakAsmBackend

applyFixup

Teak

DSP

LLVM

10,154

311

1

[]

[ "<s>", "static", "tree", "c4x_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "tree", "*", "pre_p", "ATTRIBUTE_UNUSED", ",", "tree", "*", "post_p", "ATTRIBUTE_UNUSED", ")", "{", "tree", "t", ";", "bool", "indirect", ";", "indirect", "...

[ "C", "[", "34", "]", "x", "arguments", "grow", "in", "weird", "ways", "(", "downwards", ")", "that", "the", "standard", "varargs", "stuff", "ca", "n't", "handle", ".." ]

[ "c4x" ]

c4x1

c4x_gimplify_va_arg_expr

c4x

DSP

GCC

10,155

112

1

[]

[ "<s>", "static", "void", "tilepro_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_args", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", "=", "*", "get_cumulative...

[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "tilepro", "1", "0" ]

tilepro2

tilepro_setup_incoming_varargs

tilepro

VLIW

GCC

10,156

148

1

[]

[ "<s>", "PreservedAnalyses", "NVVMIntrRangePass", "::", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", "{", "return", "runNVVMIntrRange", "(", "F", ",", "SmVersion", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", ...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "NVPTX" ]

NVVMIntrRange1

run

NVPTX

GPU

LLVM

10,157

35

1

[]

[ "<s>", "static", "int", "h8300_os_task_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "0", ";", "a", "=", "lookup_attribute", "(", "\"OS_Task\"", ",", "DECL_ATTR...

[ "Return", "nonzero", "if", "FUNC", "is", "an", "OS_Task", "function", "as", "specified", "by", "the", "``", "OS_Task", "''", "attribute", "." ]

[ "h8300", "0", "\"OS_Task\"" ]

h8300

h8300_os_task_function_p

h8300

MPU

GCC

10,158

41

1

[]

[ "<s>", "EVT", "ARMTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "ARM", "ARM", "16", "16", "MVT::v2f64", "0", "1", "MVT::v2f64", "8", "8", "MVT::f64", "0", "1", "MVT::f64", "MVT::Other" ]

ARMISelLowering (3)

getOptimalMemOpType

ARM

CPU

LLVM

10,159

161

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "PPCInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "TM", ".", "getSubtarget", "<...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "\"No InstrInfo?\"", "PPC", "PPC" ]

PPCInstrInfo108

CreateTargetPostRAHazardRecognizer

PowerPC

CPU

LLVM

10,160

90

1

[]

[ "<s>", "static", "void", "mips_rewrite_small_data_1", "(", "rtx", "*", "loc", ",", "enum", "mips_symbol_context", "context", ")", "{", "subrtx_ptr_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_PTR", "(", "iter", ",", "array", ",", "loc", ",", "AL...

[ "A", "for_each_rtx", "callback", ",", "used", "by", "mips_rewrite_small_data", "." ]

[ "mips", "0" ]

mips

mips_rewrite_small_data_1

mips

CPU

GCC

10,161

117

1

[]

[ "<s>", "void", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "const", "MCInstrDesc", "&", "MID", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "co...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "Patmos" ]

PatmosInstrInfo1

emitInstruction

Patmos

VLIW

LLVM

10,162

51

1

[]

[ "<s>", "unsigned", "LanaiMachineFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "return", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "L...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Lanai", "Lanai", "Lanai::GPRRegClass" ]

LanaiMachineFunctionInfo

getGlobalBaseReg

Lanai

CPU

LLVM

10,163

32

1

[]

[ "<s>", "bool", "XCoreRegisterInfo", "::", "needsFrameMoves", "(", "const", "MachineFunction", "&", "MF", ")", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineModuleInfo", "*", "MMI", "=", "MFI", "->", "get...

[ "Return", "whether", "to", "emit", "frame", "moves", "." ]

[ "XCore", "XCore" ]

XCoreRegisterInfo11

needsFrameMoves

XCore

MPU

LLVM

10,164

57

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine65

addIRPasses

AMDGPU

GPU

LLVM

10,165

313

1

[]

[ "<s>", "static", "void", "microblaze_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "}", "</s>" ]

[ "Encode", "info", "about", "sections", "into", "the", "RTL", "based", "on", "a", "symbol", "'s", "declaration", ".", "The", "default", "definition", "of", "this", "hook", ",", "default_encode_section_info", "in", "`", "varasm.cc", "'", ",", "sets", "a", "num...

[ "microblaze" ]

microblaze

microblaze_encode_section_info

microblaze

MPU

GCC

10,166

24

1

[]

[ "<s>", "static", "rtx", "s390_prologue_plus_offset", "(", "rtx", "target", ",", "rtx", "reg", ",", "rtx", "offset", ",", "bool", "frame_related_p", ")", "{", "rtx", "insn", ";", "rtx", "orig_offset", "=", "offset", ";", "gcc_assert", "(", "REG_P", "(", "ta...

[ "Calculate", "TARGET", "=", "REG", "+", "OFFSET", "as", "s390_emit_prologue", "would", "do", "it", ".", "-", "push", "too", "big", "immediates", "to", "the", "literal", "pool", "and", "annotate", "the", "refs", "-", "emit", "frame", "related", "notes", "fo...

[ "s390", "1", "0", "1", "0" ]

s3907

s390_prologue_plus_offset

s390

MPU

GCC

10,167

250

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI",...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "ARM", "ARM", "ARM", "ARM::FPCXTNS", "ARM", "ARM::R10", "ARM::R11", "ARM::R8", "ARM::R9", "ARM::DPRRegClass", "ARM::R12" ]

ARMFrameLowering3

assignCalleeSavedSpillSlots

ARM

CPU

LLVM

10,168

169

1

[]

[ "<s>", "static", "rtx", "nvptx_goacc_expand_var_decl", "(", "tree", "var", ")", "{", "if", "(", "tree", "attr", "=", "lookup_attribute", "(", "\"oacc gang-private\"", ",", "DECL_ATTRIBUTES", "(", "var", ")", ")", ")", "{", "gcc_checking_assert", "(", "VAR_P", ...

[ "Implement", "TARGET_GOACC_EXPAND_VAR_DECL", "." ]

[ "nvptx", "\"oacc gang-private\"", "1", "1", "\"variable %<%T%> adjusted for OpenACC\"", "\" privatization level: %qs\\n\"", "\"gang\"", "\"variable %qD adjusted for OpenACC privatization level:\"", "\" %qs\"", "\"gang\"", "\"%s:%d:%d: \"", "\"%s: \"", "\"note\"", "\"variable '\"", "\"' a...

nvptx

nvptx_goacc_expand_var_decl

nvptx

GPU

GCC

10,169

296

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly late peephole optimizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly late peephole optimizer\"" ]

WebAssemblyPeephole (2)

getPassName

WebAssembly

Virtual ISA

LLVM

10,170

13

1

[]

[ "<s>", "static", "bool", "can_use_cdx_ldstw", "(", "int", "regno", ",", "int", "basereg", ",", "int", "offset", ")", "{", "if", "(", "CDX_REG_P", "(", "regno", ")", "&&", "CDX_REG_P", "(", "basereg", ")", "&&", "(", "offset", "&", "0x3", ")", "==", "...

[ "Helper", "function", ":", "return", "true", "if", "a", "load/store", "using", "REGNO", "with", "address", "BASEREG", "and", "offset", "OFFSET", "meets", "the", "constraints", "for", "a", "2-byte", "CDX", "ldw.n", ",", "stw.n", ",", "ldwsp.n", ",", "or", "...

[ "nios2", "0x3", "0", "0", "0x40", "0", "0x80", "0x3", "0" ]

nios23

can_use_cdx_ldstw

nios2

MPU

GCC

10,171

75

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore register\"", "AMDGPU::IMPLICIT_DEF", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo19

loadRegFromStackSlot

AMDGPU

GPU

LLVM

10,172

307

1

[]

[ "<s>", "static", "rtx", "altivec_expand_vec_ext_builtin", "(", "tree", "exp", ",", "rtx", "target", ")", "{", "machine_mode", "tmode", ",", "mode0", ";", "tree", "arg0", ",", "arg1", ";", "rtx", "op0", ";", "rtx", "op1", ";", "arg0", "=", "CALL_EXPR_ARG", ...

[ "Expand", "vec_ext", "builtin", "." ]

[ "rs6000", "0", "1" ]

rs6000-builtin

altivec_expand_vec_ext_builtin

rs6000

CPU

GCC

10,173

185

1

[]

[ "<s>", "void", "BT", "::", "run", "(", ")", "{", "reset", "(", ")", ";", "assert", "(", "FlowQ", ".", "empty", "(", ")", ")", ";", "using", "MachineFlowGraphTraits", "=", "GraphTraits", "<", "const", "MachineFunction", "*", ">", ";", "const", "MachineB...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "Hexagon", "0", "0", "\"Disconnected block\"", "1", "1", "\"Cells after propagation:\\n\"" ]

BitTracker7

run

Hexagon

DSP

LLVM

10,174

425

1

[]

[ "<s>", "rtx", "aarch64_ptrue_all", "(", "unsigned", "int", "elt_size", ")", "{", "rtx_vector_builder", "builder", "(", "VNx16BImode", ",", "elt_size", ",", "1", ")", ";", "builder", ".", "quick_push", "(", "const1_rtx", ")", ";", "for", "(", "unsigned", "int...

[ "Return", "a", "VNx16BImode", "constant", "in", "which", "every", "sequence", "of", "ELT_SIZE", "bits", "has", "the", "lowest", "bit", "set", "and", "the", "upper", "bits", "clear", ".", "This", "is", "the", "VNx16BImode", "equivalent", "of", "a", "PTRUE", ...

[ "aarch64", "1", "1" ]

aarch64

aarch64_ptrue_all

aarch64

CPU

GCC

10,175

55

1

[]

[ "<s>", "TargetTransformInfo", "WebAssemblyTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "WebAssemblyTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine

getTargetTransformInfo

WebAssembly

Virtual ISA

LLVM

10,176

23

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "V_MOV_B32_e3...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::V_MOV_B32_e64", "AMDGPU::V_MOV_B64_PSEUDO", "AMDGPU::V_ACCVGPR_READ_B32_e64", "AMDGPU::V_ACCVGPR_WRITE_B32_e64", "2", "0", "1", "3" ]

SIInstrInfo92

isReallyTriviallyReMaterializable

AMDGPU

GPU

LLVM

10,177

111

1

[]

[ "<s>", "bool", "fma_node", "::", "root_p", "(", ")", "{", "return", "this", "->", "m_root", "==", "this", ";", "}", "</s>" ]

[ "Return", "whether", "a", "node", "is", "a", "root", "node", "." ]

[ "aarch64" ]

cortex-a57-fma-steering

root_p

aarch64

CPU

GCC

10,178

15

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "&", "CmpInstr", ",", "Register", "SrcReg", ",", "Register", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "co...

[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", ...

[ "AArch64", "AArch64", "AArch64::NZCV", "1", "AArch64::WZR", "AArch64::XZR", "\"Some operands reg class are incompatible!\"", "AArch64::PTEST_PP", "0", "1", "2", "\"CmpValue must be 0, 1, or 2!\"", "0", "0", "0", "0", "1" ]

AArch64InstrInfo11

optimizeCompareInstr

AArch64

CPU

LLVM

10,179

287

1

[]

[ "<s>", "const", "uint16_t", "*", "NVPTXRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "NVPTX", "NVPTX", "0" ]

NVPTXRegisterInfo19

getCalleeSavedRegs

NVPTX

GPU

LLVM

10,180

29

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "shouldSink", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "Next", "=", "&", "MI", "...

[ "Return", "true", "if", "the", "instruction", "should", "be", "sunk", "by", "MachineSink", "." ]

[ "ARM", "ARM" ]

ARMBaseInstrInfo110

shouldSink

ARM

CPU

LLVM

10,181

99

1

[]

[ "<s>", "RegisterAggr", "&", "RegisterAggr", "::", "insert", "(", "RegisterRef", "RR", ")", "{", "if", "(", "PhysicalRegisterInfo", "::", "isRegMaskId", "(", "RR", ".", "Reg", ")", ")", "{", "const", "uint32_t", "*", "MB", "=", "PRI", ".", "getRegMaskBits",...

[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]

[ "Hexagon", "1", "32", "1u", "32" ]

RDFRegisters12

insert

Hexagon

DSP

LLVM

10,182

236

1

[]

[ "<s>", "static", "tree", "mep_validate_based_tiny", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", ...

[ "Handle", "attributes", "." ]

[ "mep", "0", "\"%qE attribute only applies to variables\"", "0", "\"address region attributes not allowed with auto storage class\"", "0", "\"address region attributes on pointed-to types ignored\"" ]

mep

mep_validate_based_tiny

mep

CPU

GCC

10,183

150

1

[]

[ "<s>", "static", "bool", "isSchedulingBoundary", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MI", "->", "isLabel", "(", ")", "||", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "true", ...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "TMS320C64X", "TMS320C64X::call_return_label", "TMS320C64X::prolog", "TMS320C64X::epilog" ]

TMS320C64XScheduler

isSchedulingBoundary

TMS320C64X

VLIW

LLVM

10,184

106

1

[]

[ "<s>", "bool", "HexagonPacketizerList", "::", "updateOffset", "(", "SUnit", "*", "SUI", ",", "SUnit", "*", "SUJ", ")", "{", "assert", "(", "SUI", "->", "getInstr", "(", ")", "&&", "SUJ", "->", "getInstr", "(", ")", ")", ";", "MachineInstr", "&", "MI", ...

[ "Return", "true", "if", "we", "can", "update", "the", "offset", "in", "MI", "so", "that", "MI", "and", "MJ", "can", "be", "packetized", "together", "." ]

[ "Hexagon", "Hexagon" ]

HexagonVLIWPacketizer1

updateOffset

Hexagon

DSP

LLVM

10,185

250

1

[]

[ "<s>", "static", "LLT", "getPow2VectorType", "(", "LLT", "Ty", ")", "{", "unsigned", "NElts", "=", "Ty", ".", "getNumElements", "(", ")", ";", "unsigned", "Pow2NElts", "=", "1", "<<", "Log2_32_Ceil", "(", "NElts", ")", ";", "return", "Ty", ".", "changeEl...

[ "Widens", "the", "length", "of", "the", "given", "vector", "MVT", "up", "to", "the", "nearest", "power", "of", "2", "and", "returns", "that", "type", "." ]

[ "AMDGPU", "1" ]

AMDGPULegalizerInfo1

getPow2VectorType

AMDGPU

GPU

LLVM

10,186

41

1

[]

[ "<s>", "void", "avr_cpu_cpp_builtins", "(", "struct", "cpp_reader", "*", "pfile", ")", "{", "builtin_define_std", "(", "\"AVR\"", ")", ";", "if", "(", "avr_arch", "->", "macro", ")", "cpp_define_formatted", "(", "pfile", ",", "\"__AVR_ARCH__=%s\"", ",", "avr_arc...

[ "Worker", "function", "for", "TARGET_CPU_CPP_BUILTINS", "." ]

[ "avr", "\"AVR\"", "\"__AVR_ARCH__=%s\"", "\"__AVR_HAVE_RAMPD__\"", "\"__AVR_HAVE_RAMPX__\"", "\"__AVR_HAVE_RAMPY__\"", "\"__AVR_HAVE_RAMPZ__\"", "\"__AVR_HAVE_ELPM__\"", "\"__AVR_HAVE_ELPMX__\"", "\"__AVR_HAVE_MOVW__\"", "\"__AVR_HAVE_LPMX__\"", "\"__AVR_ASM_ONLY__\"", "\"__AVR_ENHANCED__\""...

avr-c4

avr_cpu_cpp_builtins

avr

MPU

GCC

10,187

468

1

[]

[ "<s>", "static", "sbitmap", "riscv_get_separate_components", "(", "void", ")", "{", "HOST_WIDE_INT", "offset", ";", "sbitmap", "components", "=", "sbitmap_alloc", "(", "FIRST_PSEUDO_REGISTER", ")", ";", "bitmap_clear", "(", "components", ")", ";", "if", "(", "risc...

[ "Implement", "TARGET_SHRINK_WRAP_GET_SEPARATE_COMPONENTS", "." ]

[ "riscv" ]

riscv1

riscv_get_separate_components

riscv

CPU

GCC

10,188

227

1

[]

[ "<s>", "static", "bool", "m32r_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "cumulative_args_t", "dummy", "=", "pack_cumulative_args", "(", "NULL", ")", ";", "return", "m32r_pass_by_reference", "(", "dummy", ...

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "m32r" ]

m32r4

m32r_return_in_memory

m32r

MPU

GCC

10,189

36

1

[]

[ "<s>", "bool", "P2AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "P2", "P2" ]

P2AsmBackend

writeNopData

P2

MPU

LLVM

10,190

18

1

[]

[ "<s>", "static", "rtx", "riscv_strip_unspec_address", "(", "rtx", "op", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "op", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "UNSPEC_ADDRESS_P", "(", "base", ")", ")", "op", ...

[ "If", "OP", "is", "an", "UNSPEC", "address", ",", "return", "the", "address", "to", "which", "it", "refers", ",", "otherwise", "return", "OP", "itself", "." ]

[ "riscv" ]

riscv

riscv_strip_unspec_address

riscv

CPU

GCC

10,191

52

1

[]

[ "<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "insn", ")", "{", "rtx_insn", "*", "jump", "=", "emit_jump_insn", "(", "insn", ")", ";", "add_reg_br_prob_note", "(", "jump", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", ";", "}...

[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]

[ "arm" ]

arm

emit_unlikely_jump

arm

CPU

GCC

10,192

29

1

[]

[ "<s>", "bool", "dump_insn_list", "(", "const", "rtx", "&", "t", ",", "const", "insn_info_list_t", "&", "insn_info", ",", "void", "*", "unused", "ATTRIBUTE_UNUSED", ")", "{", "gcc_assert", "(", "dump_file", ")", ";", "fprintf", "(", "dump_file", ",", "\"Tag 0...

[ "Callback", "invoked", "for", "each", "name-value", "pair", "(", "T", ",", "INSN_INFO", ")", "to", "dump", "the", "insn", "list", "INSN_INFO", "for", "tag", "T", "." ]

[ "aarch64", "\"Tag 0x%lx ::\\n\"", "0", "\"\\n\"" ]

falkor-tag-collision-avoidance

dump_insn_list

aarch64

CPU

GCC

10,193

77

1

[]

[ "<s>", "static", "const", "char", "*", "cond_string", "(", "enum", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "NE", ":", "return", "\"ne\"", ";", "case", "EQ", ":", "return", "\"eq\"", ";", "case", "GE", ":", "return", "\"...

[ "Return", "assembly", "language", "string", "which", "identifies", "a", "comparison", "type", "." ]

[ "h8300", "\"ne\"", "\"eq\"", "\"ge\"", "\"gt\"", "\"le\"", "\"lt\"", "\"hs\"", "\"hi\"", "\"ls\"", "\"lo\"" ]

h8300

cond_string

h8300

MPU

GCC

10,194

84

1

[]

[ "<s>", "void", "ECLairInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "ECLair", "ECLair" ]

ECLairInstPrinter

printRegName

ECLair

MPU

LLVM

10,195

22

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSIMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine111

addPreEmitPass

AMDGPU

GPU

LLVM

10,196

61

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "RISCV", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_riscv_hi20\"", ",", "12", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "RISCV", "RISCV::NumTargetFixupKinds", "\"fixup_riscv_hi20\"", "12", "20", "0", "\"fixup_riscv_lo12_i\"", "20", "12", "0", "\"fixup_riscv_lo12_s\"", "0", "32", "0", "\"fixup_riscv_pcrel_hi20\"", "12", "20", "\"fixup_riscv_jal\"", "12", "20", "\"fixup_riscv_branch\"", "0", ...

RISCVAsmBackend28

getFixupKindInfo

RISCV

CPU

LLVM

10,197

152

1

[]

[ "<s>", "int", "const_ok_for_arm", "(", "HOST_WIDE_INT", "i", ")", "{", "int", "lowbit", ";", "if", "(", "(", "i", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "0xffffffff", ")", "!=", "0", "&&", "(", "(", "i", "&", "~", "(", "unsigned", "HOST_WID...

[ "Return", "TRUE", "if", "int", "I", "is", "a", "valid", "immediate", "ARM", "constant", "." ]

[ "arm", "0xffffffff", "0", "0xffffffff", "0", "0xffffffff", "0xffffffff", "0xff", "0", "1", "1", "0xff", "0", "4", "0xc000003f", "0", "0xf000000f", "0", "0xfc000003", "0", "0xff", "16", "8", "0xff00", "16", "0xffff" ]

arm

const_ok_for_arm

arm

CPU

GCC

10,198

262

1

[]

[ "<s>", "const", "MipsInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Mips", "Mips" ]

MipsSubtarget (2)1

getInstrInfo

Mips

CPU

LLVM

10,199

17

1

[]