docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TMS320C64X Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TMS320C64X", "\"TMS320C64X Instruction Selection\"" ]	TMS320C64XSelector	getPassName	TMS320C64X	VLIW	LLVM	10,200	12	1	[]
[ "<s>", "static", "rtx", "hwloop_pattern_reg", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "reg", ";", "if", "(", "!", "JUMP_P", "(", "insn", ")", "\|\|", "recog_memoized", "(", "insn", ")", "!=", "CODE_FOR_loop_end", ")", "return", "NULL_RTX", ";", "reg...	[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "This", "function", "examines", "INSN", ";", "if", "it", "is", "a", "doloop_end", "pattern", "we", "recognize", ",", "return", "the", "reg", "rtx", "for", "the", "loop", "counter", ".", "Otherwise", ...	[ "arc", "0", "1" ]	arc	hwloop_pattern_reg	arc	MPU	GCC	10,201	62	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "ARMBaseRegisterInfo", "::", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "SubIdx", ")", "const", "{", "switch", "(", "SubIdx", ...	[ "getMatchingSuperRegClass", "-", "Return", "a", "subclass", "of", "the", "specified", "register", "class", "A", "so", "that", "each", "register", "in", "it", "has", "a", "sub-register", "of", "the", "specified", "sub-register", "index", "which", "is", "in", "t...	[ "ARM", "ARM", "0", "1", "2", "3", "4", "8", "ARM::SPR_8RegClass", "ARM::DPR_8RegClass", "ARM::SPRRegClass", "\"Expecting SPR register class!\"", "ARM::DPR_8RegClass", "ARM::DPR_VFP2RegClass", "16", "\"Expecting a Q register class!\"", "ARM::SPR_8RegClass", "ARM::QPR_8RegClass", "...	ARMBaseRegisterInfo12	getMatchingSuperRegClass	ARM	CPU	LLVM	10,202	179	1	[]
[ "<s>", "static", "inline", "SlotWithTag", "getEmptyKey", "(", ")", "{", "return", "{", "-", "2", ",", "-", "2", ";", "}", "</s>" ]	[ "Empty", "key", ":", "no", "key", "should", "be", "generated", "that", "has", "no", "DILocalVariable", "." ]	[ "AArch64", "2", "2" ]	AArch64StackTaggingPreRA1	getEmptyKey	AArch64	CPU	LLVM	10,203	16	1	[]
[ "<s>", "rtx", "rs6000_longcall_ref", "(", "rtx", "call_ref", ")", "{", "const", "char", "*", "call_name", ";", "tree", "node", ";", "if", "(", "GET_CODE", "(", "call_ref", ")", "!=", "SYMBOL_REF", ")", "return", "call_ref", ";", "call_name", "=", "XSTR", ...	[ "Return", "a", "reference", "suitable", "for", "calling", "a", "function", "with", "the", "longcall", "attribute", "." ]	[ "powerpcspe", "0" ]	powerpcspe	rs6000_longcall_ref	powerpcspe	CPU	GCC	10,204	83	1	[]
[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "MBlaze", "MBlaze", "ISD::InputArg", "16", "MBlaze", "0", "1", "2", "0" ]	MBlazeISelLowering1	LowerCallResult	MBlaze	MPU	LLVM	10,205	163	1	[]
[ "<s>", "TargetPassConfig", "", "NyuziTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "NyuziPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "Nyuzi", "Nyuzi", "Nyuzi" ]	NyuziTargetMachine	createPassConfig	Nyuzi	GPU	LLVM	10,206	22	1	[]
[ "<s>", "static", "bool", "aarch64_decl_is_long_call_p", "(", "const_tree", "decl", "ATTRIBUTE_UNUSED", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "calls", "to", "DECL", "should", "be", "treated", "as", "long-calls", "(", "ie", "called", "via", "a", "register", ")", "." ]	[ "aarch64" ]	aarch64	aarch64_decl_is_long_call_p	aarch64	CPU	GCC	10,207	13	1	[]
[ "<s>", "void", "ARMRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "int", "Val", ",", "unsigned", "Pred", ",", "unsigned", "PredReg", ",", ...	[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]	[ "ARM", "ARM", "4", "ARM::tLDRcp", "ARM::LDRcp", "0", "0" ]	ARMRegisterInfo13	emitLoadConstPool	ARM	CPU	LLVM	10,208	164	1	[]
[ "<s>", "void", "ConvergingVLIWScheduler", "::", "initialize", "(", "ScheduleDAGMI", "", "dag", ")", "{", "DAG", "=", "static_cast", "<", "VLIWMachineScheduler", "", ">", "(", "dag", ")", ";", "SchedModel", "=", "DAG", "->", "getSchedModel", "(", ")", ";", ...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "Hexagon", "\"-misched-topdown incompatible with -misched-bottomup\"" ]	HexagonMachineScheduler13	initialize	Hexagon	DSP	LLVM	10,209	178	1	[]
[ "<s>", "static", "void", "ix86_test_loading_full_dump", "(", ")", "{", "rtl_dump_test", "t", "(", "SELFTEST_LOCATION", ",", "locate_file", "(", "\"x86_64/times-two.rtl\"", ")", ")", ";", "ASSERT_STREQ", "(", "\"times_two\"", ",", "IDENTIFIER_POINTER", "(", "DECL_NAME"...	[ "Verify", "that", "the", "RTL", "loader", "copes", "a", "dump", "from", "print_rtx_function", ".", "This", "test", "is", "target-specific", "since", "the", "dump", "contains", "target-specific", "hard", "reg", "names", "." ]	[ "i386", "\"x86_64/times-two.rtl\"", "\"times_two\"", "1", "7", "15", "0" ]	i386	ix86_test_loading_full_dump	i386	CPU	GCC	10,210	152	1	[]
[ "<s>", "static", "rtx", "single_set_pattern", "(", "rtx", "pattern", ")", "{", "rtx", "set", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "==", "COND_EXEC", ")", "pattern", "=", "COND_EXEC_CODE", "(", "pattern", ")", ";", "if", "("...	[ "Given", "a", "PATTERN", ",", "return", "a", "SET", "expression", "if", "this", "PATTERN", "has", "only", "a", "single", "SET", ",", "possibly", "conditionally", "executed", ".", "It", "may", "also", "have", "CLOBBERs", ",", "USEs", "." ]	[ "frv", "0", "0", "0", "0", "0", "0", "0" ]	frv	single_set_pattern	frv	VLIW	GCC	10,211	136	1	[]
[ "<s>", "static", "void", "aarch64_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "rtx", "reg1", "=", "gen_rtx_REG", "(", "ptr_mode", ",", "PROBE_STACK_FIRST_REG", ")", ";", "gcc_assert", "(", "(", "first", "%", "A...	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]	[ "aarch64", "0", "4", "2", "256", "256" ]	aarch643	aarch64_emit_probe_stack_range	aarch64	CPU	GCC	10,212	405	1	[]
[ "<s>", "static", "rtx", "s390_execute_target", "(", "rtx", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "s390_execute_label", "(", "insn", ")", ")", ";", "if", "(", "XVECLEN", "(", "pattern", ",", "0", "...	[ "For", "an", "execute", "INSN", ",", "extract", "the", "execute", "target", "template", "." ]	[ "s390", "0", "2", "0", "1", "0", "1", "0", "0", "1", "0", "1" ]	s390	s390_execute_target	s390	MPU	GCC	10,213	126	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "CSKY" ]	CSKYAsmParser	getEndLoc	CSKY	CPU	LLVM	10,214	11	1	[]
[ "<s>", "bool", "ARMTTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "MaybeAlign", "Alignment", ")", "{", "if", "(", "!", "EnableMaskedLoadStores", "\|\|", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", ...	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "ARM", "ARM", "2", "128", "32", "4", "16", "2", "8" ]	ARMTargetTransformInfo10	isLegalMaskedLoad	ARM	CPU	LLVM	10,215	132	1	[]
[ "<s>", "int", "ix86_expand_strlen", "(", "rtx", "out", ",", "rtx", "src", ",", "rtx", "eoschar", ",", "rtx", "align", ")", "{", "rtx", "addr", ",", "scratch1", ",", "scratch2", ",", "scratch3", ",", "scratch4", ";", "if", "(", "TARGET_UNROLL_STRLEN", "&&...	[ "Expand", "strlen", "." ]	[ "i386", "1", "4", "0", "0", "1", "4", "1" ]	i3863	ix86_expand_strlen	i386	CPU	GCC	10,216	299	1	[]
[ "<s>", "void", "MipsPassConfig", "::", "addPreRegBankSelect", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "addPass", "(", "createMipsPostLegalizeCombiner", "(", "IsOptNone", ")", ")", ";", "}", "</s>...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "the", "register", "bank", "selection", "." ]	[ "Mips", "Mips", "Mips" ]	MipsTargetMachine (2)1	addPreRegBankSelect	Mips	CPU	LLVM	10,217	27	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerCall", "(", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "DL", "=",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "\"WebAssembly doesn't support language-specific or target-specific \"", "\"calling conventions yet\"", "\"WebAssembly doesn't support patch point yet\"", "\"WebAssembly doesn't support tail call yet\"", "ISD::InputArg", "1", "\"WebAssembly doesn't support more than 1 r...	WebAssemblyISelLowering46	LowerCall	WebAssembly	Virtual ISA	LLVM	10,218	488	1	[]
[ "<s>", "static", "bool", "tilegx_emit_setcc_internal", "(", "rtx", "res", ",", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "cmp_mode", ")", "{", "rtx", "tmp", ";", "bool", "swap", "=", "false", ";", "if", "(", ...	[ "Certain", "simplifications", "can", "be", "done", "to", "make", "invalid", "setcc", "operations", "valid", ".", "Return", "the", "final", "comparison", ",", "or", "NULL", "if", "we", "ca", "n't", "work", "." ]	[ "tilegx" ]	tilegx2	tilegx_emit_setcc_internal	tilegx	VLIW	GCC	10,219	197	1	[]
[ "<s>", "static", "int", "get_epiphany_condition_code", "(", "rtx", "comparison", ")", "{", "switch", "(", "GET_MODE", "(", "XEXP", "(", "comparison", ",", "0", ")", ")", ")", "{", "case", "CCmode", ":", "switch", "(", "GET_CODE", "(", "comparison", ")", ...	[ "Returns", "the", "index", "of", "the", "EPIPHANY", "condition", "code", "string", "in", "`", "epiphany_condition_codes", "'", ".", "COMPARISON", "should", "be", "an", "rtx", "like", "`", "(", "eq", "(", "...", ")", "(", "...", ")", ")", "'", "." ]	[ "epiphany", "0", "0", "1", "2", "3", "4", "5", "6", "7", "8", "9", "6", "7", "2", "3", "3", "2", "10", "11", "12", "13", "0", "1", "0", "1", "4", "6", "5", "7", "9", "8", "9", "8", "42" ]	epiphany2	get_epiphany_condition_code	epiphany	MPU	GCC	10,220	388	1	[]
[ "<s>", "unsigned", "HexagonRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "Hexagon", "::", "R31", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "Hexagon", "Hexagon", "Hexagon::R31" ]	HexagonRegisterInfo (2)	getRARegister	Hexagon	DSP	LLVM	10,221	14	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BRCOND", ":", "return", "lowerBRCOND"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Mips", "Mips", "ISD::BRCOND", "ISD::ConstantPool", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SELECT", "ISD::SETCC", "ISD::VASTART", "ISD::VAARG", "ISD::FCOPYSIGN", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::EH_RETURN", "ISD::ATOMIC_F...	MipsISelLowering10	LowerOperation	Mips	CPU	LLVM	10,222	320	1	[]
[ "<s>", "unsigned", "AMDGPUTargetMachine", "::", "getAddressSpaceForPseudoSourceKind", "(", "unsigned", "Kind", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "PseudoSourceValue", "::", "Stack", ":", "case", "PseudoSourceValue", "::", "FixedStack", ":", ...	[ "getAddressSpaceForPseudoSourceKind", "-", "Given", "the", "kind", "of", "memory", "(", "e.g", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine45	getAddressSpaceForPseudoSourceKind	AMDGPU	GPU	LLVM	10,223	72	1	[]
[ "<s>", "uint64_t", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "PowerPC", "PPC", "PPC::MTOCRF", "PPC::MTOCRF8", "PPC::MFOCRF", "PPC::MFOCRF8", "PPC::CR0", "PPC::CR7", "PPC", "\"Relocation required in an instruction that we cannot encode!\"" ]	PPCMCCodeEmitter13	getMachineOpValue	PowerPC	CPU	LLVM	10,224	172	1	[]
[ "<s>", "void", "OR1KDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "SDLoc", "dl", "(", "Node", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"",...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "OR1K", "OR1K", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "ISD::FrameIndex", "0", "MVT::i32", "0", "OR1K::ADDI" ]	OR1KISelDAGToDAG1	Select	OR1K	CPU	LLVM	10,225	218	1	[]
[ "<s>", "static", "bool", "use_skip_p", "(", "rtx_insn", "", "insn", ")", "{", "rtx_insn", "", "jump_insn", "=", "next_active_insn", "(", "JUMP_LABEL_AS_INSN", "(", "insn", ")", ")", ";", "while", "(", "insn", ")", "{", "insn", "=", "next_active_insn", "(...	[ "Return", "TRUE", "if", "INSN", ",", "a", "forward", "jump", "insn", ",", "can", "use", "nullification", "to", "skip", "the", "following", "instruction", ".", "This", "avoids", "an", "extra", "cycle", "due", "to", "a", "mis-predicted", "branch", "when", "w...	[ "pa", "0", "4", "0" ]	pa	use_skip_p	pa	CPU	GCC	10,226	95	1	[]
[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "Optional", "<", "Hexagon", "::", "ArchEnum", ">", "ArchVer", "=", "Hexagon", "::", "GetCpu", "(", "Hexagon", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "Hexagon::GetCpu", "Hexagon::CpuTable", "Hexagon", "\"Unrecognized Hexagon processor version\"", "\"+hvx-qfloat\"", "\"-hvx-qfloat\"", "\"+hvxv\"", "\"-hvx\"", "\"+hvx\"", "\"-hvx\"", "4", "\"+hvxv\"", "0", "5", "10", "68", ...	HexagonSubtarget50	initializeSubtargetDependencies	Hexagon	DSP	LLVM	10,227	446	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";", "if", "(", "EnableSDWAPeephole", ")", "{", "addPass", "(", "&", "SIPeepholeSDWAID", ")", ";", "addPass", "(", "&", "D...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	AMDGPUTargetMachine95	addPreRegAlloc	AMDGPU	GPU	LLVM	10,228	40	1	[]
[ "<s>", "bool", "HexagonFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "Hexagon", "Hexagon", "0", "0", "0", "1", "\"Expected exactly one superreg\"", "1", "1", "0", "1", "\"Expected exactly one superreg\"", "0", "0", "0", "0", "1", "0" ]	HexagonFrameLowering47	restoreCalleeSavedRegisters	Hexagon	DSP	LLVM	10,229	330	1	[]
[ "<s>", "unsigned", "TOYMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "TOY", "TOY", "TOY::R0", "0", "TOY::R1", "1", "TOY::R2", "2", "TOY::R3", "3", "TOY::ZERO", "4", "TOY::SP", "5", "TOY::LR", "6", "TOY::TMP", "7", "TOY::PRED", "8", "\"Unable to encode MachineOperand!\"", "TOY::Fixups", "TOY::Fixups", "0", "\"Unknown fixup kind!\"", "...	TOYMCCodeEmitter	getMachineOpValue	TOY	CPU	LLVM	10,230	274	1	[]
[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]	[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]	[ "X86" ]	X86Subtarget (2)	getTargetTriple	X86	CPU	LLVM	10,231	12	1	[]
[ "<s>", "bool", "addInstSelector", "(", ")", "override", "{", "addPass", "(", "createPatmosISelDag", "(", "getPatmosTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Patmos", "Patmos", "Patmos" ]	PatmosTargetMachine1	addInstSelector	Patmos	VLIW	LLVM	10,232	24	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isVectorShiftByScalarCheap", "(", "Type", "*", "Ty", ")", "const", "{", "unsigned", "Bits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "8", ")", "return", "false", ";", "if", ...	[ "This", "is", "used", "to", "enable", "splatted", "operand", "transforms", "for", "vector", "shifts", "and", "vector", "funnel", "shifts", "." ]	[ "X86", "X86", "8", "32", "64" ]	X86ISelLowering (3)	isVectorShiftByScalarCheap	X86	CPU	LLVM	10,233	54	1	[]
[ "<s>", "const", "LC2200RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "LC2200", "LC2200" ]	LC2200Subtarget	getRegisterInfo	LC2200	CPU	LLVM	10,234	14	1	[]
[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "0", ...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "Mips", "Mips", "0", "Mips::GPR32RegClassID", "Mips::GPR64RegClassID", "Mips::DSPRRegClassID", "28", "Mips::FGR32RegClassID", "32", "Mips::AFGR64RegClassID", "16", "Mips::FGR64RegClassID", "32" ]	MipsRegisterInfo (2)1	getRegPressureLimit	Mips	CPU	LLVM	10,235	98	1	[]
[ "<s>", "void", "clear", "(", ")", "{", "Bits", ".", "clear", "(", ")", ";", "LRU", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "Clear", "all", "timers", "in", "this", "group", "." ]	[ "Hexagon" ]	HexagonBitSimplify20	clear	Hexagon	DSP	LLVM	10,236	18	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86PreTileConfig	getAnalysisUsage	X86	CPU	LLVM	10,237	33	1	[]
[ "<s>", "bool", "isImm", "(", "int64_t", "MinValue", ",", "int64_t", "MaxValue", ")", "const", "{", "return", "Kind", "==", "KindImm", "&&", "inRange", "(", "Imm", ",", "MinValue", ",", "MaxValue", ")", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "RISCV" ]	RISCVAsmParser (2)1	isImm	RISCV	CPU	LLVM	10,238	26	1	[]
[ "<s>", "static", "int", "h8300_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "from", "==", "MAC_REGS", "\|\|", "to", "==", "MAC_REG", ")", "return", "6", ";", "e...	[ "Implements", "TARGET_REGISTER_MOVE_COST", ".", "Any", "SI", "register-to-register", "move", "may", "need", "to", "be", "reloaded", ",", "so", "inmplement", "h8300_register_move_cost", "to", "return", ">", "2", "so", "that", "reload", "never", "shortcuts", "." ]	[ "h8300", "6", "3" ]	h8300	h8300_register_move_cost	h8300	MPU	GCC	10,239	33	1	[]
[ "<s>", "int", "zero_and_one", "(", "rtx", "operand1", ",", "rtx", "operand2", ")", "{", "return", "CONST_INT_P", "(", "operand1", ")", "&&", "CONST_INT_P", "(", "operand2", ")", "&&", "(", "(", "(", "INTVAL", "(", "operand1", ")", "==", "0", ")", "&&",...	[ "Return", "true", "if", "the", "operands", "are", "the", "constants", "0", "and", "1", "." ]	[ "m32r", "0", "1", "1", "0" ]	m32r	zero_and_one	m32r	MPU	GCC	10,240	64	1	[]
[ "<s>", "DecodeStatus", "BPFDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "BPF", "BPF", "BPF", "BPF::LD_imm64", "BPF::LD_pseudo", "16", "0", "16", "12", "0", "13", "8", "14", "16", "15", "24", "12", "24", "13", "16", "14", "8", "15", "0", "1", "BPF::LD_ABS_B", "BPF::LD_ABS_H", "BPF::LD_ABS_W", "BPF::LD_IND_B", "BPF::LD_IND_H", "...	BPFDisassembler2	getInstruction	BPF	Virtual ISA	LLVM	10,241	345	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Hexagon", "Hexagon", "Hexagon::S2_storeri_io", "Hexagon::S2_storerd_io", "Hexagon::S2_storerh_io", "Hexagon::S2_storerb_io", "2", "1", "1", "0", "0", "2", "0" ]	HexagonInstrInfo	isStoreToStackSlot	Hexagon	DSP	LLVM	10,242	122	1	[]
[ "<s>", "TargetPassConfig", "", "BPFTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "BPFPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "BPF", "BPF", "BPF" ]	BPFTargetMachine (2)1	createPassConfig	BPF	Virtual ISA	LLVM	10,243	22	1	[]
[ "<s>", "VETargetMachine", "::", "VETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Mo...	[ "Create", "an", "Aurora", "VE", "architecture", "model", "." ]	[ "VE", "VE", "VE" ]	VETargetMachine	VETargetMachine	VE	CPU	LLVM	10,244	118	1	[]
[ "<s>", "HOST_WIDE_INT", "const_vector_elt_as_int", "(", "rtx", "op", ",", "unsigned", "int", "elt", ")", "{", "rtx", "tmp", ";", "gcc_assert", "(", "GET_MODE", "(", "op", ")", "!=", "V2DImode", "&&", "GET_MODE", "(", "op", ")", "!=", "V2DFmode", ")", ";"...	[ "Interpret", "element", "ELT", "of", "the", "CONST_VECTOR", "OP", "as", "an", "integer", "value", ".", "If", "the", "mode", "of", "OP", "is", "MODE_VECTOR_INT", ",", "this", "simply", "returns", "the", "corresponding", "element", "of", "the", "vector", ",", ...	[ "rs6000" ]	rs6000	const_vector_elt_as_int	rs6000	CPU	GCC	10,245	65	1	[]
[ "<s>", "bool", "ldstwm_operation_p", "(", "rtx", "op", ",", "bool", "load_p", ")", "{", "int", "start", ",", "i", ",", "end", "=", "XVECLEN", "(", "op", ",", "0", ")", "-", "1", ",", "last_regno", "=", "-", "1", ";", "unsigned", "int", "regset", ...	[ "Main", "function", "to", "implement", "ldwm_operation/stwm_operation", "predicates", "that", "check", "ldwm/stwm", "insn", "pattern", "integrity", "." ]	[ "nios2", "0", "1", "1", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0" ]	nios23	ldstwm_operation_p	nios2	MPU	GCC	10,246	330	1	[]
[ "<s>", "static", "void", "rs6000_output_savres_externs", "(", "FILE", "", "file", ")", "{", "rs6000_stack_t", "", "info", "=", "rs6000_stack_info", "(", ")", ";", "if", "(", "TARGET_DEBUG_STACK", ")", "debug_stack_info", "(", "info", ")", ";", "if", "(", "...	[ "Output", ".extern", "statements", "for", "the", "save/restore", "routines", "we", "use", "." ]	[ "rs6000", "64", "32", "0", "0", "0", "\"\\t.extern %s\\n\"", "0", "0", "0", "\"\\t.extern %s\\n\"" ]	rs60004	rs6000_output_savres_externs	rs6000	CPU	GCC	10,247	178	1	[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "&&", "isHsaAbiVersion3AndAbove", "(", "getGlobalSTI", "(", ")", ")",...	[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "128", "AMDGPU", "AMDGPU", "\":\"", "\"\"" ]	AMDGPUAsmPrinter22	emitFunctionEntryLabel	AMDGPU	GPU	LLVM	10,248	176	1	[]
[ "<s>", "bool", "HexagonSplitConst32AndConst64", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "auto", "&", "HST", "=", "Fn", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "auto", "&", "HTM", "=", "static_cast", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::CONST32", "0", "1", "Hexagon::A2_tfrsi", "Hexagon::CONST64", "0", "1", "Hexagon::isub_lo", "Hexagon::isub_hi", "0xFFFFFFFF", "32", "0xFFFFFFFF", "Hexagon::A2_tfrsi", "Hexagon::A2_tfrsi" ]	HexagonSplitConst32AndConst6411	runOnMachineFunction	Hexagon	DSP	LLVM	10,249	388	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "addPass", "(", "createFlattenCFGPass", "(", ")", ")", ";", "if", "(",...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "R600", "SI", "SI" ]	AMDGPUTargetMachine20	addPreISel	R600	GPU	LLVM	10,250	77	1	[]
[ "<s>", "bool", "PadShortFunc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "AttributeSet", "&", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "if", "(", "FnAttrs", ".", "ha...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "0", "0", "\"Basic block should contain at least a RET but is empty\"", "\"Basic block does not end with RET\"" ]	X86PadShortFunction19	runOnMachineFunction	X86	CPU	LLVM	10,251	240	1	[]
[ "<s>", "void", "spu_split_convert", "(", "rtx", "ops", "[", "]", ")", "{", "if", "(", "REGNO", "(", "ops", "[", "0", "]", ")", "==", "REGNO", "(", "ops", "[", "1", "]", ")", ")", "emit_note", "(", "NOTE_INSN_DELETED", ")", ";", "else", "{", "rtx"...	[ "After", "reload", ",", "just", "change", "the", "convert", "into", "a", "move", "instruction", "or", "a", "dead", "instruction", "." ]	[ "spu", "0", "1", "0", "1" ]	spu	spu_split_convert	spu	MPU	GCC	10,252	78	1	[]
[ "<s>", "static", "void", "mn10300_asm_output_mi_thunk", "(", "FILE", "", "file", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "const", "char", "", "fnname...	[ "Output", "the", "assembler", "code", "for", "a", "C++", "thunk", "function", ".", "THUNK_DECL", "is", "the", "declaration", "for", "the", "thunk", "function", "itself", ",", "FUNCTION", "is", "the", "decl", "for", "the", "target", "function", ".", "DELTA", ...	[ "mn10300", "1", "\"\\t%s Thunk Entry Point:\\n\"", "\"\\tadd %d, %s\\n\"", "1", "\"\\tmov %s, %s\\n\"", "\"\\tmov (%s), %s\\n\"", "\"\\tadd %d, %s\\n\"", "\"\\tmov (%s), %s\\n\"", "\"\\tadd %s, %s\\n\"", "\"\\tjmp \"", "0", "0" ]	mn10300	mn10300_asm_output_mi_thunk	mn10300	MPU	GCC	10,253	224	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddr...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "XCore", "XCore", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::BR_JT", "ISD::LOAD", "ISD::STORE", "ISD::SELECT_CC", "ISD::VAARG", "ISD::VASTART", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "\"unimp...	XCoreISelLowering5	LowerOperation	XCore	MPU	LLVM	10,254	227	1	[]
[ "<s>", "bool", "aarch64_cannot_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "enum", "reg_class", "rclass", ")", "{", "return", "(", "reg_classes_intersect_p", "(", "FP_REGS", ",", "rclass", ")", "&&", "GET_MODE_SIZE", "(", "to",...	[ "Implement", "target", "hook", "CANNOT_CHANGE_MODE_CLASS", "." ]	[ "aarch64" ]	aarch643	aarch64_cannot_change_mode_class	aarch64	CPU	GCC	10,255	39	1	[]
[ "<s>", "static", "machine_mode", "c6x_preferred_simd_mode", "(", "scalar_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_HImode", ":", "return", "V2HImode", ";", "case", "E_QImode", ":", "return", "V4QImode", ";", "default", ":", "return",...	[ "Implements", "TARGET_VECTORIZE_PREFERRED_SIMD_MODE", "." ]	[ "c6x" ]	c6x	c6x_preferred_simd_mode	c6x	VLIW	GCC	10,256	32	1	[]
[ "<s>", "static", "void", "filter_insns_above", "(", "basic_block", "bb", ",", "int", "max_uid", ")", "{", "rtx_insn", "", "insn", ",", "", "next", ";", "bool", "prev_ti", "=", "false", ";", "int", "prev_cycle", "=", "-", "1", ";", "FOR_BB_INSNS_SAFE", ...	[ "Examine", "the", "insns", "in", "BB", "and", "remove", "all", "which", "have", "a", "uid", "greater", "or", "equal", "to", "MAX_UID", "." ]	[ "c6x", "1" ]	c6x	filter_insns_above	c6x	VLIW	GCC	10,257	137	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isIndirectCall", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "J2_callr", ":", "case", "Hexagon", "::", "J2_callrf"...	[ "Return", "true", "if", "the", "callsite", "is", "an", "indirect", "call", "." ]	[ "Hexagon", "Hexagon", "Hexagon::J2_callr", "Hexagon::J2_callrf", "Hexagon::J2_callrt", "Hexagon::PS_call_nr" ]	HexagonInstrInfo (2)2	isIndirectCall	Hexagon	DSP	LLVM	10,258	49	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "addPass", "(", "createAArch64BranchFixupPass", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine26	addPreEmitPass	AArch64	CPU	LLVM	10,259	24	1	[]
[ "<s>", "MachineInstr", "&", "ARMBaseInstrInfo", "::", "duplicate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "MachineInstr", "&", "Orig", ")", "const", "{", "MachineInstr", "&", "Cloned", "=", ...	[ "Clones", "instruction", "or", "the", "whole", "instruction", "bundle", "Orig", "and", "insert", "into", "MBB", "before", "InsertBefore", "." ]	[ "ARM", "ARM", "ARM::tLDRpci_pic", "ARM::t2LDRpci_pic", "1", "1", "2" ]	ARMBaseInstrInfo1	duplicate	ARM	CPU	LLVM	10,260	156	1	[]
[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCFrameLowering", "", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "PowerPC", "PPC", "PPC", "1", "0", "PPC::G8RC_NOX0RegClassID", "PPC::GPRC_NOR0RegClassID", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::QFRCRegClassID", "PPC::QSRCRegClassID", "PPC::QBRCRegClassID", "PPC::VRRCRegC...	PPCRegisterInfo (2)2	getRegPressureLimit	PowerPC	CPU	LLVM	10,261	166	1	[]
[ "<s>", "void", "Cpu0InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{",...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Cpu0", "Cpu0", "0", "0", "Cpu0::CPURegsRegClass", "Cpu0::CPURegsRegClass", "Cpu0::ADD", "Cpu0::ZERO", "Cpu0::HI", "Cpu0::MFHI", "0", "Cpu0::LO", "Cpu0::MFLO", "0", "Cpu0::CPURegsRegClass", "Cpu0::HI", "Cpu0::MTHI", "0", "Cpu0::LO", "Cpu0::MTLO", "0", "\"Cannot copy registe...	Cpu0InstrInfo1	copyPhysReg	Cpu0	CPU	LLVM	10,262	229	1	[]
[ "<s>", "void", "ARMTargetStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ",", "char", "Suffix", ")", "{", "}", "</s>" ]	[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]	[ "ARM", "ARM" ]	ARMTargetStreamer (2)	emitInst	ARM	CPU	LLVM	10,263	13	1	[]
[ "<s>", "unsigned", "ARMAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "getInstDesc", "(", "Opc", ")", ";", "if"...	[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]	[ "ARM", "ARM", "ARMII::ThumbArithFlagSetting", "\"optionally flag setting instruction missing optional def operand\"", "\"operand count mismatch!\"", "0", "ARM::CPSR", "ARM::CPSR", "ARM::CPSR", "ARM::tADDhirr", "ARM", "1", "ARM", "2", "ARM::tMOVr", "ARM", "0", "ARM", "1" ]	ARMAsmParser (2)1	checkTargetMatchPredicate	ARM	CPU	LLVM	10,264	276	1	[]
[ "<s>", "bool", "NyuziInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "Nyuzi", "Nyuzi", "0", "\"FBB should have been null.\"", "1", "0" ]	NyuziInstrInfo	analyzeBranch	Nyuzi	GPU	LLVM	10,265	336	1	[]
[ "<s>", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "int", "WaitStates", "=", "std", "::", "max", "(", "0", ",", "checkAnyInstHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isSMRD"...	[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]	[ "AMDGPU", "0", "SI", "SI", "SI", "SI", "SI" ]	GCNHazardRecognizer27	PreEmitNoops	AMDGPU	GPU	LLVM	10,266	321	1	[]
[ "<s>", "static", "bool", "s390_valid_target_attribute_p", "(", "tree", "fndecl", ",", "tree", "ARG_UNUSED", "(", "name", ")", ",", "tree", "args", ",", "int", "ARG_UNUSED", "(", "flags", ")", ")", "{", "struct", "gcc_options", "func_options", ",", "func_option...	[ "Hook", "to", "validate", "attribute", "(", "(", "target", "(", "``", "string", "''", ")", ")", ")", "." ]	[ "s390", "\"default\"", "0", "0", "0" ]	s390	s390_valid_target_attribute_p	s390	MPU	GCC	10,267	253	1	[]
[ "<s>", "int", "X86TTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSiz...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "X86", "X86", "0", "0U", "0", "2", "0", "1", "64", "32", "1", "1", "63", "64", "X86", "X86" ]	X86TargetTransformInfo	getIntImmCost	X86	CPU	LLVM	10,268	345	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Optimize addressing mode of load/store\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Optimize addressing mode of load/store\"" ]	HexagonOptAddrMode	getPassName	Hexagon	DSP	LLVM	10,269	13	1	[]
[ "<s>", "const", "MCPhysReg", "", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::X2", "PPC", "PPC" ]	PPCRegisterInfo27	getCalleeSavedRegs	PowerPC	CPU	LLVM	10,270	255	1	[]
[ "<s>", "unsigned", "JVMRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "JVM", "JVM", "0" ]	JVMRegisterInfo	getFrameRegister	JVM	Virtual ISA	LLVM	10,271	16	1	[]
[ "<s>", "void", "AArch64AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AArch64", "AArch64", "\"Invalid fixup offset!\"", "0", "0", "8", "0xff", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "1", "8", "0xff", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::fixup_aarch64_movw", "0", "3", "1", "6", "3", "1", "6" ]	AArch64AsmBackend (2)1	applyFixup	AArch64	CPU	LLVM	10,272	369	1	[]
[ "<s>", "unsigned", "AMDGPUIntrinsicInfo", "::", "lookupName", "(", "const", "char", "*", "Name", ",", "unsigned", "Len", ")", "const", "{", "if", "(", "!", "StringRef", "(", "Name", ",", "Len", ")", ".", "startswith", "(", "\"llvm.\"", ")", ")", "return"...	[ "Look", "up", "target", "intrinsic", "by", "name", "." ]	[ "R600", "\"llvm.\"", "0", "AMDGPUIntrinsic::ID", "AMDGPUIntrinsic::ID", "Intrinsic::not_intrinsic", "\"AMDGPU\"", "AMDGPUIntrinsic::ID", "Intrinsic::not_intrinsic", "0" ]	AMDGPUIntrinsicInfo5	lookupName	R600	GPU	LLVM	10,273	78	1	[]
[ "<s>", "bool", "MOSTargetLowering", "::", "isZExtFree", "(", "Type", "", "SrcTy", ",", "Type", "", "DstTy", ")", "const", "{", "if", "(", "!", "SrcTy", "->", "isIntegerTy", "(", ")", "\|\|", "!", "DstTy", "->", "isIntegerTy", "(", ")", ")", "return", ...	[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...	[ "MOS", "MOS" ]	MOSISelLowering	isZExtFree	MOS	MPU	LLVM	10,274	48	1	[]
[ "<s>", "bool", "PatmosSinglePathInfo", "::", "isReachable", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "PatmosSinglePathInfo", "::", "isReachable", "(", "MF", ".", "getFunction", "(", ")", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "instruction", "is", "reachable", "from", "entry", "." ]	[ "Patmos", "Patmos", "Patmos" ]	PatmosSinglePathInfo1	isReachable	Patmos	VLIW	LLVM	10,275	24	1	[]
[ "<s>", "static", "struct", "machine_function", "", "ix86_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "f", ";", "f", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "f", "->", "call_abi", "=", "ix86_ab...	[ "Clear", "stack", "slot", "assignments", "remembered", "from", "previous", "functions", ".", "This", "is", "called", "from", "INIT_EXPANDERS", "once", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]	[ "i386" ]	i3867	ix86_init_machine_status	i386	CPU	GCC	10,276	33	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2STRi12", "0", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2STRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "0", "ARM" ]	Thumb2InstrInfo (2)	storeRegToStackSlot	ARM	CPU	LLVM	10,277	331	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "hasReservedCallFrame", "(", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCal...	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "ARM", "ARM", "1", "12", "1", "2" ]	ARMBaseRegisterInfo12	hasReservedCallFrame	ARM	CPU	LLVM	10,278	63	1	[]
[ "<s>", "static", "void", "paired_emit_vector_compare", "(", "enum", "rtx_code", "rcode", ",", "rtx", "dest", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "cc_op0", ",", "rtx", "cc_op1", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "V2SFmode", ")...	[ "Emit", "vector", "compare", "for", "code", "RCODE", ".", "DEST", "is", "destination", ",", "OP1", "and", "OP2", "are", "two", "VEC_COND_EXPR", "operands", ",", "CC_OP0", "and", "CC_OP1", "are", "the", "two", "operands", "for", "the", "relation", "operation"...	[ "rs6000" ]	rs60004	paired_emit_vector_compare	rs6000	CPU	GCC	10,279	401	1	[]
[ "<s>", "static", "bool", "insn_terminates_group_p", "(", "rtx_insn", "*", "insn", ",", "enum", "group_termination", "which_group", ")", "{", "bool", "first", ",", "last", ";", "if", "(", "!", "insn", ")", "return", "false", ";", "first", "=", "insn_must_be_f...	[ "Return", "whether", "the", "presence", "of", "INSN", "causes", "a", "dispatch", "group", "termination", "of", "group", "WHICH_GROUP", ".", "If", "WHICH_GROUP", "==", "current_group", ",", "this", "function", "will", "return", "true", "if", "INSN", "causes", "...	[ "powerpcspe" ]	powerpcspe	insn_terminates_group_p	powerpcspe	CPU	GCC	10,280	72	1	[]
[ "<s>", "void", "ix86_emit_fp_unordered_jump", "(", "rtx", "label", ")", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "HImode", ")", ";", "rtx", "temp", ";", "emit_insn", "(", "gen_x86_fnstsw_1", "(", "reg", ")", ")", ";", "if", "(", "TARGET_USE_SAHF", ")", ...	[ "Output", "code", "to", "perform", "a", "conditional", "jump", "to", "LABEL", ",", "if", "C2", "flag", "in", "FP", "status", "register", "is", "set", "." ]	[ "i386", "0x04" ]	i3863	ix86_emit_fp_unordered_jump	i386	CPU	GCC	10,281	131	1	[]
[ "<s>", "static", "void", "mmix_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "ffs_optab", ",", "SImode", ",", "\"__ffsdi2\"", ")", ";", "}", "</s>" ]	[ "Unfortunately", ",", "by", "default", "__builtin_ffs", "is", "expanded", "to", "ffs", "for", "targets", "where", "INT_TYPE_SIZE", "<", "BITS_PER_WORD", ".", "That", "together", "with", "newlib", "since", "2017-07-04", "implementing", "ffs", "as", "__builtin_ffs", ...	[ "mmix", "\"__ffsdi2\"" ]	mmix	mmix_init_libfuncs	mmix	CPU	GCC	10,282	17	1	[]
[ "<s>", "void", "arc_secondary_reload_conv", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "scratch", ",", "bool", "store_p", ")", "{", "rtx", "addr", ";", "gcc_assert", "(", "GET_CODE", "(", "mem", ")", "==", "MEM", ")", ";", "addr", "=", "XEXP", ...	[ "Convert", "reloads", "using", "offsets", "that", "are", "too", "large", "to", "use", "indirect", "addressing", "." ]	[ "arc", "0" ]	arc	arc_secondary_reload_conv	arc	MPU	GCC	10,283	82	1	[]
[ "<s>", "DecodeStatus", "LanaiDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", ")", "const", "{", "uint32_t", ...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Lanai", "Lanai", "Lanai", "4" ]	LanaiDisassembler (2)	getInstruction	Lanai	CPU	LLVM	10,284	102	1	[]
[ "<s>", "bool", "AMDGPULowerIntrinsics", "::", "makeLIDRangeMetadata", "(", "Function", "&", "F", ")", "const", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false",...	[ "Creates", "value", "range", "metadata", "on", "an", "workitemid", ".", "*", "intrinsic", "call", "or", "load", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPULowerIntrinsics15	makeLIDRangeMetadata	AMDGPU	GPU	LLVM	10,285	124	1	[]
[ "<s>", "unsigned", "TMS320C64XInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "TargetInstrDesc", "desc", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "desc",...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "TMS320C64X", "TMS320C64X", "TMS320C64XII::is_memaccess", "TMS320C64XII::is_store", "0", "TMS320C64X::B15", "1", "\"Found store-to-stack sans \"", "\"frame index operand\"" ]	TMS320C64XInstrInfo	isStoreToStackSlot	TMS320C64X	VLIW	LLVM	10,286	109	1	[]
[ "<s>", "bool", "mcore_gen_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "cc_reg", "=", "gen_rtx_REG", "(", "CCmode", ",", "CC_REG", ")", ";", "bool", "invert", ";", "if", "(", "GET_CODE", "(", "op1", ...	[ "Prepare", "the", "operands", "for", "a", "comparison", ".", "Return", "whether", "the", "branch/setcc", "should", "reverse", "the", "operands", "." ]	[ "mcore", "0", "1", "1", "0", "0", "0", "0" ]	mcore4	mcore_gen_compare	mcore	MPU	GCC	10,287	397	1	[]
[ "<s>", "static", "bool", "arm_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "x", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "SYM...	[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]	[ "arm", "0" ]	arm	arm_cannot_force_const_mem	arm	CPU	GCC	10,288	83	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "\"image_\"", "2", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]	AMDGPUAsmParser11	ParseInstruction	AMDGPU	GPU	LLVM	10,289	206	1	[]
[ "<s>", "bool", "GCNTTIImpl", "::", "isAlwaysUniform", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intrinsi...	[ "Whether", "Val", "will", "always", "return", "a", "uniform", "value", "regardless", "of", "its", "operands", "." ]	[ "AMDGPU", "Intrinsic::amdgcn_readfirstlane", "Intrinsic::amdgcn_readlane", "Intrinsic::amdgcn_icmp", "Intrinsic::amdgcn_fcmp" ]	AMDGPUTargetTransformInfo10	isAlwaysUniform	AMDGPU	GPU	LLVM	10,290	71	1	[]
[ "<s>", "int", "mcore_is_same_reg", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "while", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "while", "(", "GET_CODE", "(", "y", ")", "==", "SUBREG", ")",...	[ "Tell", "me", "if", "a", "pair", "of", "reg/subreg", "rtx", "'s", "actually", "refer", "to", "the", "same", "register", ".", "Note", "that", "the", "current", "version", "does", "n't", "worry", "about", "whether", "they", "are", "the", "same", "mode", "o...	[ "mcore", "1", "0" ]	mcore	mcore_is_same_reg	mcore	MPU	GCC	10,291	75	1	[]
[ "<s>", "unsigned", "PPCTargetLowering", "::", "getPrefLoopAlignment", "(", "MachineLoop", "*", "ML", ")", "const", "{", "switch", "(", "Subtarget", ".", "getMcpu", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "MCPU_970", ":", "cas...	[ "Return", "the", "preferred", "loop", "alignment", "." ]	[ "PowerPC", "PPC", "PPC::MCPU_970", "PPC::MCPU_PWR4", "PPC::MCPU_PWR5", "PPC::MCPU_PWR5X", "PPC::MCPU_PWR6", "PPC::MCPU_PWR6X", "PPC::MCPU_PWR7", "PPC::MCPU_PWR8", "PPC::MCPU_PWR9", "PPC", "0", "32", "16", "32", "5" ]	PPCISelLowering49	getPrefLoopAlignment	PowerPC	CPU	LLVM	10,292	197	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::GPRRegClass", "32", "RISCV::SW", "RISCV::SD", "RISCV::FPR32RegClass", "RISCV::FSW", "RISCV::FPR64RegClass", "RISCV::FSD", "\"Can't store this register to stack slot\"", "0" ]	RISCVInstrInfo11	storeRegToStackSlot	RISCV	CPU	LLVM	10,293	168	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "{", "PM", ".", "add", "(", "createHexagonFixupHwLoops", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createHexagonExpandPredSpillCode",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine17	addPreEmitPass	Hexagon	DSP	LLVM	10,294	51	1	[]
[ "<s>", "int", "arc_label_align", "(", "rtx_insn", "", "label", ")", "{", "int", "loop_align", "=", "LOOP_ALIGN", "(", "LABEL", ")", ";", "if", "(", "loop_align", ">", "align_labels_log", ")", "{", "rtx_insn", "", "prev", "=", "prev_nonnote_insn", "(", "l...	[ "Oddly", "enough", ",", "sometimes", "we", "get", "a", "zero", "overhead", "loop", "that", "branch", "shortening", "does", "n't", "think", "is", "a", "loop", "-", "observed", "with", "compile/pr24883.c", "-O3", "-fomit-frame-pointer", "-funroll-loops", ".", "Mak...	[ "arc", "1", "0", "1" ]	arc6	arc_label_align	arc	MPU	GCC	10,295	100	1	[]
[ "<s>", "static", "bool", "aapcs_vfp_allocate", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "int", "rmode_size", "=", "MAX", "(", "GET_MODE_SIZE", "(", "pcum", "->", "aapcs_vfp_rmode", ...	[ "Implement", "the", "allocate", "field", "in", "aapcs_cp_arg_layout", ".", "See", "the", "comment", "there", "for", "the", "behaviour", "of", "this", "function", "." ]	[ "arm", "1", "1", "0", "2", "2", "0", "0" ]	arm	aapcs_vfp_allocate	arm	CPU	GCC	10,296	302	1	[]
[ "<s>", "bool", "PIC16Overlay", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "CallGraph", "&", "CG", "=", "getAnalysis", "<", "CallGraph", ">", "(", ")", ";", "CallGraphNode", "*", "ECN", "=", "CG", ".", "getExternalCallingNode", "(", ")", ";",...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "PIC16", "PIC16", "0" ]	PIC16Overlay	runOnModule	PIC16	MPU	LLVM	10,297	53	1	[]
[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "h...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "X86", "X86", "MVT::v32i1", "MVT::v32i8", "MVT::i1", "16", "64", "MVT::i8", "MVT::v64i1", "X86", "MVT::v32i1", "MVT::v32i16", "MVT::v64i8", "MVT::v16i32" ]	X86ISelLowering (2)6	getRegisterTypeForCallingConv	X86	CPU	LLVM	10,298	201	1	[]
[ "<s>", "void", "addLOHDirective", "(", "MCLOHType", "Kind", ",", "const", "MILOHArgs", "&", "Args", ")", "{", "LOHContainerSet", ".", "push_back", "(", "MILOHDirective", "(", "Kind", ",", "Args", ")", ")", ";", "LOHRelated", ".", "insert", "(", "Args", "."...	[ "Add", "a", "LOH", "directive", "of", "this", "Kind", "and", "this", "Args", "." ]	[ "ARM64" ]	ARM64MachineFunctionInfo	addLOHDirective	ARM64	CPU	LLVM	10,299	42	1	[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TMS320C64X Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TMS320C64X", "\"TMS320C64X Instruction Selection\"" ]

TMS320C64XSelector

getPassName

TMS320C64X

VLIW

LLVM

10,200

12

1

[]

[ "<s>", "static", "rtx", "hwloop_pattern_reg", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "reg", ";", "if", "(", "!", "JUMP_P", "(", "insn", ")", "||", "recog_memoized", "(", "insn", ")", "!=", "CODE_FOR_loop_end", ")", "return", "NULL_RTX", ";", "reg...

[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "This", "function", "examines", "INSN", ";", "if", "it", "is", "a", "doloop_end", "pattern", "we", "recognize", ",", "return", "the", "reg", "rtx", "for", "the", "loop", "counter", ".", "Otherwise", ...

[ "arc", "0", "1" ]

arc

hwloop_pattern_reg

arc

MPU

GCC

10,201

62

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "ARMBaseRegisterInfo", "::", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "*", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "SubIdx", ")", "const", "{", "switch", "(", "SubIdx", ...

[ "getMatchingSuperRegClass", "-", "Return", "a", "subclass", "of", "the", "specified", "register", "class", "A", "so", "that", "each", "register", "in", "it", "has", "a", "sub-register", "of", "the", "specified", "sub-register", "index", "which", "is", "in", "t...

[ "ARM", "ARM", "0", "1", "2", "3", "4", "8", "ARM::SPR_8RegClass", "ARM::DPR_8RegClass", "ARM::SPRRegClass", "\"Expecting SPR register class!\"", "ARM::DPR_8RegClass", "ARM::DPR_VFP2RegClass", "16", "\"Expecting a Q register class!\"", "ARM::SPR_8RegClass", "ARM::QPR_8RegClass", "...

ARMBaseRegisterInfo12

getMatchingSuperRegClass

ARM

CPU

LLVM

10,202

179

1

[]

[ "<s>", "static", "inline", "SlotWithTag", "getEmptyKey", "(", ")", "{", "return", "{", "-", "2", ",", "-", "2", ";", "}", "</s>" ]

[ "Empty", "key", ":", "no", "key", "should", "be", "generated", "that", "has", "no", "DILocalVariable", "." ]

[ "AArch64", "2", "2" ]

AArch64StackTaggingPreRA1

getEmptyKey

AArch64

CPU

LLVM

10,203

16

1

[]

[ "<s>", "rtx", "rs6000_longcall_ref", "(", "rtx", "call_ref", ")", "{", "const", "char", "*", "call_name", ";", "tree", "node", ";", "if", "(", "GET_CODE", "(", "call_ref", ")", "!=", "SYMBOL_REF", ")", "return", "call_ref", ";", "call_name", "=", "XSTR", ...

[ "Return", "a", "reference", "suitable", "for", "calling", "a", "function", "with", "the", "longcall", "attribute", "." ]

[ "powerpcspe", "0" ]

powerpcspe

rs6000_longcall_ref

powerpcspe

CPU

GCC

10,204

83

1

[]

[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "MBlaze", "MBlaze", "ISD::InputArg", "16", "MBlaze", "0", "1", "2", "0" ]

MBlazeISelLowering1

LowerCallResult

MBlaze

MPU

LLVM

10,205

163

1

[]

[ "<s>", "TargetPassConfig", "*", "NyuziTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "NyuziPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "Nyuzi", "Nyuzi", "Nyuzi" ]

NyuziTargetMachine

createPassConfig

Nyuzi

GPU

LLVM

10,206

22

1

[]

[ "<s>", "static", "bool", "aarch64_decl_is_long_call_p", "(", "const_tree", "decl", "ATTRIBUTE_UNUSED", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "calls", "to", "DECL", "should", "be", "treated", "as", "long-calls", "(", "ie", "called", "via", "a", "register", ")", "." ]

[ "aarch64" ]

aarch64

aarch64_decl_is_long_call_p

aarch64

CPU

GCC

10,207

13

1

[]

[ "<s>", "void", "ARMRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "int", "Val", ",", "unsigned", "Pred", ",", "unsigned", "PredReg", ",", ...

[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]

[ "ARM", "ARM", "4", "ARM::tLDRcp", "ARM::LDRcp", "0", "0" ]

ARMRegisterInfo13

emitLoadConstPool

ARM

CPU

LLVM

10,208

164

1

[]

[ "<s>", "void", "ConvergingVLIWScheduler", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "DAG", "=", "static_cast", "<", "VLIWMachineScheduler", "*", ">", "(", "dag", ")", ";", "SchedModel", "=", "DAG", "->", "getSchedModel", "(", ")", ";", ...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "Hexagon", "\"-misched-topdown incompatible with -misched-bottomup\"" ]

HexagonMachineScheduler13

initialize

Hexagon

DSP

LLVM

10,209

178

1

[]

[ "<s>", "static", "void", "ix86_test_loading_full_dump", "(", ")", "{", "rtl_dump_test", "t", "(", "SELFTEST_LOCATION", ",", "locate_file", "(", "\"x86_64/times-two.rtl\"", ")", ")", ";", "ASSERT_STREQ", "(", "\"times_two\"", ",", "IDENTIFIER_POINTER", "(", "DECL_NAME"...

[ "Verify", "that", "the", "RTL", "loader", "copes", "a", "dump", "from", "print_rtx_function", ".", "This", "test", "is", "target-specific", "since", "the", "dump", "contains", "target-specific", "hard", "reg", "names", "." ]

[ "i386", "\"x86_64/times-two.rtl\"", "\"times_two\"", "1", "7", "15", "0" ]

i386

ix86_test_loading_full_dump

i386

CPU

GCC

10,210

152

1

[]

[ "<s>", "static", "rtx", "single_set_pattern", "(", "rtx", "pattern", ")", "{", "rtx", "set", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "==", "COND_EXEC", ")", "pattern", "=", "COND_EXEC_CODE", "(", "pattern", ")", ";", "if", "("...

[ "Given", "a", "PATTERN", ",", "return", "a", "SET", "expression", "if", "this", "PATTERN", "has", "only", "a", "single", "SET", ",", "possibly", "conditionally", "executed", ".", "It", "may", "also", "have", "CLOBBERs", ",", "USEs", "." ]

[ "frv", "0", "0", "0", "0", "0", "0", "0" ]

frv

single_set_pattern

frv

VLIW

GCC

10,211

136

1

[]

[ "<s>", "static", "void", "aarch64_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "rtx", "reg1", "=", "gen_rtx_REG", "(", "ptr_mode", ",", "PROBE_STACK_FIRST_REG", ")", ";", "gcc_assert", "(", "(", "first", "%", "A...

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]

[ "aarch64", "0", "4", "2", "256", "256" ]

aarch643

aarch64_emit_probe_stack_range

aarch64

CPU

GCC

10,212

405

1

[]

[ "<s>", "static", "rtx", "s390_execute_target", "(", "rtx", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "s390_execute_label", "(", "insn", ")", ")", ";", "if", "(", "XVECLEN", "(", "pattern", ",", "0", "...

[ "For", "an", "execute", "INSN", ",", "extract", "the", "execute", "target", "template", "." ]

[ "s390", "0", "2", "0", "1", "0", "1", "0", "0", "1", "0", "1" ]

s390

s390_execute_target

s390

MPU

GCC

10,213

126

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "CSKY" ]

CSKYAsmParser

getEndLoc

CSKY

CPU

LLVM

10,214

11

1

[]

[ "<s>", "bool", "ARMTTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "MaybeAlign", "Alignment", ")", "{", "if", "(", "!", "EnableMaskedLoadStores", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", ...

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "ARM", "ARM", "2", "128", "32", "4", "16", "2", "8" ]

ARMTargetTransformInfo10

isLegalMaskedLoad

ARM

CPU

LLVM

10,215

132

1

[]

[ "<s>", "int", "ix86_expand_strlen", "(", "rtx", "out", ",", "rtx", "src", ",", "rtx", "eoschar", ",", "rtx", "align", ")", "{", "rtx", "addr", ",", "scratch1", ",", "scratch2", ",", "scratch3", ",", "scratch4", ";", "if", "(", "TARGET_UNROLL_STRLEN", "&&...

[ "Expand", "strlen", "." ]

[ "i386", "1", "4", "0", "0", "1", "4", "1" ]

i3863

ix86_expand_strlen

i386

CPU

GCC

10,216

299

1

[]

[ "<s>", "void", "MipsPassConfig", "::", "addPreRegBankSelect", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "addPass", "(", "createMipsPostLegalizeCombiner", "(", "IsOptNone", ")", ")", ";", "}", "</s>...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "the", "register", "bank", "selection", "." ]

[ "Mips", "Mips", "Mips" ]

MipsTargetMachine (2)1

addPreRegBankSelect

Mips

CPU

LLVM

10,217

27

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerCall", "(", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "DL", "=",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "\"WebAssembly doesn't support language-specific or target-specific \"", "\"calling conventions yet\"", "\"WebAssembly doesn't support patch point yet\"", "\"WebAssembly doesn't support tail call yet\"", "ISD::InputArg", "1", "\"WebAssembly doesn't support more than 1 r...

WebAssemblyISelLowering46

LowerCall

WebAssembly

Virtual ISA

LLVM

10,218

488

1

[]

[ "<s>", "static", "bool", "tilegx_emit_setcc_internal", "(", "rtx", "res", ",", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "cmp_mode", ")", "{", "rtx", "tmp", ";", "bool", "swap", "=", "false", ";", "if", "(", ...

[ "Certain", "simplifications", "can", "be", "done", "to", "make", "invalid", "setcc", "operations", "valid", ".", "Return", "the", "final", "comparison", ",", "or", "NULL", "if", "we", "ca", "n't", "work", "." ]

[ "tilegx" ]

tilegx2

tilegx_emit_setcc_internal

tilegx

VLIW

GCC

10,219

197

1

[]

[ "<s>", "static", "int", "get_epiphany_condition_code", "(", "rtx", "comparison", ")", "{", "switch", "(", "GET_MODE", "(", "XEXP", "(", "comparison", ",", "0", ")", ")", ")", "{", "case", "CCmode", ":", "switch", "(", "GET_CODE", "(", "comparison", ")", ...

[ "Returns", "the", "index", "of", "the", "EPIPHANY", "condition", "code", "string", "in", "`", "epiphany_condition_codes", "'", ".", "COMPARISON", "should", "be", "an", "rtx", "like", "`", "(", "eq", "(", "...", ")", "(", "...", ")", ")", "'", "." ]

[ "epiphany", "0", "0", "1", "2", "3", "4", "5", "6", "7", "8", "9", "6", "7", "2", "3", "3", "2", "10", "11", "12", "13", "0", "1", "0", "1", "4", "6", "5", "7", "9", "8", "9", "8", "42" ]

epiphany2

get_epiphany_condition_code

epiphany

MPU

GCC

10,220

388

1

[]

[ "<s>", "unsigned", "HexagonRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "Hexagon", "::", "R31", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "Hexagon", "Hexagon", "Hexagon::R31" ]

HexagonRegisterInfo (2)

getRARegister

Hexagon

DSP

LLVM

10,221

14

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BRCOND", ":", "return", "lowerBRCOND"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Mips", "Mips", "ISD::BRCOND", "ISD::ConstantPool", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SELECT", "ISD::SETCC", "ISD::VASTART", "ISD::VAARG", "ISD::FCOPYSIGN", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::EH_RETURN", "ISD::ATOMIC_F...

MipsISelLowering10

LowerOperation

Mips

CPU

LLVM

10,222

320

1

[]

[ "<s>", "unsigned", "AMDGPUTargetMachine", "::", "getAddressSpaceForPseudoSourceKind", "(", "unsigned", "Kind", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "PseudoSourceValue", "::", "Stack", ":", "case", "PseudoSourceValue", "::", "FixedStack", ":", ...

[ "getAddressSpaceForPseudoSourceKind", "-", "Given", "the", "kind", "of", "memory", "(", "e.g", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine45

getAddressSpaceForPseudoSourceKind

AMDGPU

GPU

LLVM

10,223

72

1

[]

[ "<s>", "uint64_t", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "PowerPC", "PPC", "PPC::MTOCRF", "PPC::MTOCRF8", "PPC::MFOCRF", "PPC::MFOCRF8", "PPC::CR0", "PPC::CR7", "PPC", "\"Relocation required in an instruction that we cannot encode!\"" ]

PPCMCCodeEmitter13

getMachineOpValue

PowerPC

CPU

LLVM

10,224

172

1

[]

[ "<s>", "void", "OR1KDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "SDLoc", "dl", "(", "Node", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"",...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "OR1K", "OR1K", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "ISD::FrameIndex", "0", "MVT::i32", "0", "OR1K::ADDI" ]

OR1KISelDAGToDAG1

Select

OR1K

CPU

LLVM

10,225

218

1

[]

[ "<s>", "static", "bool", "use_skip_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx_insn", "*", "jump_insn", "=", "next_active_insn", "(", "JUMP_LABEL_AS_INSN", "(", "insn", ")", ")", ";", "while", "(", "insn", ")", "{", "insn", "=", "next_active_insn", "(...

[ "Return", "TRUE", "if", "INSN", ",", "a", "forward", "jump", "insn", ",", "can", "use", "nullification", "to", "skip", "the", "following", "instruction", ".", "This", "avoids", "an", "extra", "cycle", "due", "to", "a", "mis-predicted", "branch", "when", "w...

[ "pa", "0", "4", "0" ]

pa

use_skip_p

pa

CPU

GCC

10,226

95

1

[]

[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "Optional", "<", "Hexagon", "::", "ArchEnum", ">", "ArchVer", "=", "Hexagon", "::", "GetCpu", "(", "Hexagon", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "Hexagon::GetCpu", "Hexagon::CpuTable", "Hexagon", "\"Unrecognized Hexagon processor version\"", "\"+hvx-qfloat\"", "\"-hvx-qfloat\"", "\"+hvxv\"", "\"-hvx\"", "\"+hvx\"", "\"-hvx\"", "4", "\"+hvxv\"", "0", "5", "10", "68", ...

HexagonSubtarget50

initializeSubtargetDependencies

Hexagon

DSP

LLVM

10,227

446

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";", "if", "(", "EnableSDWAPeephole", ")", "{", "addPass", "(", "&", "SIPeepholeSDWAID", ")", ";", "addPass", "(", "&", "D...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

AMDGPUTargetMachine95

addPreRegAlloc

AMDGPU

GPU

LLVM

10,228

40

1

[]

[ "<s>", "bool", "HexagonFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "Hexagon", "Hexagon", "0", "0", "0", "1", "\"Expected exactly one superreg\"", "1", "1", "0", "1", "\"Expected exactly one superreg\"", "0", "0", "0", "0", "1", "0" ]

HexagonFrameLowering47

restoreCalleeSavedRegisters

Hexagon

DSP

LLVM

10,229

330

1

[]

[ "<s>", "unsigned", "TOYMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "TOY", "TOY", "TOY::R0", "0", "TOY::R1", "1", "TOY::R2", "2", "TOY::R3", "3", "TOY::ZERO", "4", "TOY::SP", "5", "TOY::LR", "6", "TOY::TMP", "7", "TOY::PRED", "8", "\"Unable to encode MachineOperand!\"", "TOY::Fixups", "TOY::Fixups", "0", "\"Unknown fixup kind!\"", "...

TOYMCCodeEmitter

getMachineOpValue

TOY

CPU

LLVM

10,230

274

1

[]

[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]

[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]

[ "X86" ]

X86Subtarget (2)

getTargetTriple

X86

CPU

LLVM

10,231

12

1

[]

[ "<s>", "bool", "addInstSelector", "(", ")", "override", "{", "addPass", "(", "createPatmosISelDag", "(", "getPatmosTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Patmos", "Patmos", "Patmos" ]

PatmosTargetMachine1

addInstSelector

Patmos

VLIW

LLVM

10,232

24

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isVectorShiftByScalarCheap", "(", "Type", "*", "Ty", ")", "const", "{", "unsigned", "Bits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "8", ")", "return", "false", ";", "if", ...

[ "This", "is", "used", "to", "enable", "splatted", "operand", "transforms", "for", "vector", "shifts", "and", "vector", "funnel", "shifts", "." ]

[ "X86", "X86", "8", "32", "64" ]

X86ISelLowering (3)

isVectorShiftByScalarCheap

X86

CPU

LLVM

10,233

54

1

[]

[ "<s>", "const", "LC2200RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "LC2200", "LC2200" ]

LC2200Subtarget

getRegisterInfo

LC2200

CPU

LLVM

10,234

14

1

[]

[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "0", ...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "Mips", "Mips", "0", "Mips::GPR32RegClassID", "Mips::GPR64RegClassID", "Mips::DSPRRegClassID", "28", "Mips::FGR32RegClassID", "32", "Mips::AFGR64RegClassID", "16", "Mips::FGR64RegClassID", "32" ]

MipsRegisterInfo (2)1

getRegPressureLimit

Mips

CPU

LLVM

10,235

98

1

[]

[ "<s>", "void", "clear", "(", ")", "{", "Bits", ".", "clear", "(", ")", ";", "LRU", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "Clear", "all", "timers", "in", "this", "group", "." ]

[ "Hexagon" ]

HexagonBitSimplify20

clear

Hexagon

DSP

LLVM

10,236

18

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86PreTileConfig

getAnalysisUsage

X86

CPU

LLVM

10,237

33

1

[]

[ "<s>", "bool", "isImm", "(", "int64_t", "MinValue", ",", "int64_t", "MaxValue", ")", "const", "{", "return", "Kind", "==", "KindImm", "&&", "inRange", "(", "Imm", ",", "MinValue", ",", "MaxValue", ")", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "RISCV" ]

RISCVAsmParser (2)1

isImm

RISCV

CPU

LLVM

10,238

26

1

[]

[ "<s>", "static", "int", "h8300_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "from", "==", "MAC_REGS", "||", "to", "==", "MAC_REG", ")", "return", "6", ";", "e...

[ "Implements", "TARGET_REGISTER_MOVE_COST", ".", "Any", "SI", "register-to-register", "move", "may", "need", "to", "be", "reloaded", ",", "so", "inmplement", "h8300_register_move_cost", "to", "return", ">", "2", "so", "that", "reload", "never", "shortcuts", "." ]

[ "h8300", "6", "3" ]

h8300

h8300_register_move_cost

h8300

MPU

GCC

10,239

33

1

[]

[ "<s>", "int", "zero_and_one", "(", "rtx", "operand1", ",", "rtx", "operand2", ")", "{", "return", "CONST_INT_P", "(", "operand1", ")", "&&", "CONST_INT_P", "(", "operand2", ")", "&&", "(", "(", "(", "INTVAL", "(", "operand1", ")", "==", "0", ")", "&&",...

[ "Return", "true", "if", "the", "operands", "are", "the", "constants", "0", "and", "1", "." ]

[ "m32r", "0", "1", "1", "0" ]

m32r

zero_and_one

m32r

MPU

GCC

10,240

64

1

[]

[ "<s>", "DecodeStatus", "BPFDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "BPF", "BPF", "BPF", "BPF::LD_imm64", "BPF::LD_pseudo", "16", "0", "16", "12", "0", "13", "8", "14", "16", "15", "24", "12", "24", "13", "16", "14", "8", "15", "0", "1", "BPF::LD_ABS_B", "BPF::LD_ABS_H", "BPF::LD_ABS_W", "BPF::LD_IND_B", "BPF::LD_IND_H", "...

BPFDisassembler2

getInstruction

BPF

Virtual ISA

LLVM

10,241

345

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Hexagon", "Hexagon", "Hexagon::S2_storeri_io", "Hexagon::S2_storerd_io", "Hexagon::S2_storerh_io", "Hexagon::S2_storerb_io", "2", "1", "1", "0", "0", "2", "0" ]

HexagonInstrInfo

isStoreToStackSlot

Hexagon

DSP

LLVM

10,242

122

1

[]

[ "<s>", "TargetPassConfig", "*", "BPFTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "BPFPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "BPF", "BPF", "BPF" ]

BPFTargetMachine (2)1

createPassConfig

BPF

Virtual ISA

LLVM

10,243

22

1

[]

[ "<s>", "VETargetMachine", "::", "VETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Mo...

[ "Create", "an", "Aurora", "VE", "architecture", "model", "." ]

[ "VE", "VE", "VE" ]

VETargetMachine

VE

CPU

LLVM

10,244

118

1

[]

[ "<s>", "HOST_WIDE_INT", "const_vector_elt_as_int", "(", "rtx", "op", ",", "unsigned", "int", "elt", ")", "{", "rtx", "tmp", ";", "gcc_assert", "(", "GET_MODE", "(", "op", ")", "!=", "V2DImode", "&&", "GET_MODE", "(", "op", ")", "!=", "V2DFmode", ")", ";"...

[ "Interpret", "element", "ELT", "of", "the", "CONST_VECTOR", "OP", "as", "an", "integer", "value", ".", "If", "the", "mode", "of", "OP", "is", "MODE_VECTOR_INT", ",", "this", "simply", "returns", "the", "corresponding", "element", "of", "the", "vector", ",", ...

[ "rs6000" ]

rs6000

const_vector_elt_as_int

rs6000

CPU

GCC

10,245

65

1

[]

[ "<s>", "bool", "ldstwm_operation_p", "(", "rtx", "op", ",", "bool", "load_p", ")", "{", "int", "start", ",", "i", ",", "end", "=", "XVECLEN", "(", "op", ",", "0", ")", "-", "1", ",", "last_regno", "=", "-", "1", ";", "unsigned", "int", "regset", ...

[ "Main", "function", "to", "implement", "ldwm_operation/stwm_operation", "predicates", "that", "check", "ldwm/stwm", "insn", "pattern", "integrity", "." ]

[ "nios2", "0", "1", "1", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0" ]

nios23

ldstwm_operation_p

nios2

MPU

GCC

10,246

330

1

[]

[ "<s>", "static", "void", "rs6000_output_savres_externs", "(", "FILE", "*", "file", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "if", "(", "TARGET_DEBUG_STACK", ")", "debug_stack_info", "(", "info", ")", ";", "if", "(", "...

[ "Output", ".extern", "statements", "for", "the", "save/restore", "routines", "we", "use", "." ]

[ "rs6000", "64", "32", "0", "0", "0", "\"\\t.extern %s\\n\"", "0", "0", "0", "\"\\t.extern %s\\n\"" ]

rs60004

rs6000_output_savres_externs

rs6000

CPU

GCC

10,247

178

1

[]

[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "&&", "isHsaAbiVersion3AndAbove", "(", "getGlobalSTI", "(", ")", ")",...

[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "128", "AMDGPU", "AMDGPU", "\":\"", "\"\"" ]

AMDGPUAsmPrinter22

emitFunctionEntryLabel

AMDGPU

GPU

LLVM

10,248

176

1

[]

[ "<s>", "bool", "HexagonSplitConst32AndConst64", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "auto", "&", "HST", "=", "Fn", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "auto", "&", "HTM", "=", "static_cast", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::CONST32", "0", "1", "Hexagon::A2_tfrsi", "Hexagon::CONST64", "0", "1", "Hexagon::isub_lo", "Hexagon::isub_hi", "0xFFFFFFFF", "32", "0xFFFFFFFF", "Hexagon::A2_tfrsi", "Hexagon::A2_tfrsi" ]

HexagonSplitConst32AndConst6411

runOnMachineFunction

Hexagon

DSP

LLVM

10,249

388

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "addPass", "(", "createFlattenCFGPass", "(", ")", ")", ";", "if", "(",...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "R600", "SI", "SI" ]

AMDGPUTargetMachine20

addPreISel

R600

GPU

LLVM

10,250

77

1

[]

[ "<s>", "bool", "PadShortFunc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "AttributeSet", "&", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "if", "(", "FnAttrs", ".", "ha...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "0", "0", "\"Basic block should contain at least a RET but is empty\"", "\"Basic block does not end with RET\"" ]

X86PadShortFunction19

runOnMachineFunction

X86

CPU

LLVM

10,251

240

1

[]

[ "<s>", "void", "spu_split_convert", "(", "rtx", "ops", "[", "]", ")", "{", "if", "(", "REGNO", "(", "ops", "[", "0", "]", ")", "==", "REGNO", "(", "ops", "[", "1", "]", ")", ")", "emit_note", "(", "NOTE_INSN_DELETED", ")", ";", "else", "{", "rtx"...

[ "After", "reload", ",", "just", "change", "the", "convert", "into", "a", "move", "instruction", "or", "a", "dead", "instruction", "." ]

[ "spu", "0", "1", "0", "1" ]

spu

spu_split_convert

spu

MPU

GCC

10,252

78

1

[]

[ "<s>", "static", "void", "mn10300_asm_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "const", "char", "*", "fnname...

[ "Output", "the", "assembler", "code", "for", "a", "C++", "thunk", "function", ".", "THUNK_DECL", "is", "the", "declaration", "for", "the", "thunk", "function", "itself", ",", "FUNCTION", "is", "the", "decl", "for", "the", "target", "function", ".", "DELTA", ...

[ "mn10300", "1", "\"\\t%s Thunk Entry Point:\\n\"", "\"\\tadd %d, %s\\n\"", "1", "\"\\tmov %s, %s\\n\"", "\"\\tmov (%s), %s\\n\"", "\"\\tadd %d, %s\\n\"", "\"\\tmov (%s), %s\\n\"", "\"\\tadd %s, %s\\n\"", "\"\\tjmp \"", "0", "0" ]

mn10300

mn10300_asm_output_mi_thunk

mn10300

MPU

GCC

10,253

224

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddr...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "XCore", "XCore", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::BR_JT", "ISD::LOAD", "ISD::STORE", "ISD::SELECT_CC", "ISD::VAARG", "ISD::VASTART", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "\"unimp...

XCoreISelLowering5

LowerOperation

XCore

MPU

LLVM

10,254

227

1

[]

[ "<s>", "bool", "aarch64_cannot_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "enum", "reg_class", "rclass", ")", "{", "return", "(", "reg_classes_intersect_p", "(", "FP_REGS", ",", "rclass", ")", "&&", "GET_MODE_SIZE", "(", "to",...

[ "Implement", "target", "hook", "CANNOT_CHANGE_MODE_CLASS", "." ]

[ "aarch64" ]

aarch643

aarch64_cannot_change_mode_class

aarch64

CPU

GCC

10,255

39

1

[]

[ "<s>", "static", "machine_mode", "c6x_preferred_simd_mode", "(", "scalar_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_HImode", ":", "return", "V2HImode", ";", "case", "E_QImode", ":", "return", "V4QImode", ";", "default", ":", "return",...

[ "Implements", "TARGET_VECTORIZE_PREFERRED_SIMD_MODE", "." ]

[ "c6x" ]

c6x

c6x_preferred_simd_mode

c6x

VLIW

GCC

10,256

32

1

[]

[ "<s>", "static", "void", "filter_insns_above", "(", "basic_block", "bb", ",", "int", "max_uid", ")", "{", "rtx_insn", "*", "insn", ",", "*", "next", ";", "bool", "prev_ti", "=", "false", ";", "int", "prev_cycle", "=", "-", "1", ";", "FOR_BB_INSNS_SAFE", ...

[ "Examine", "the", "insns", "in", "BB", "and", "remove", "all", "which", "have", "a", "uid", "greater", "or", "equal", "to", "MAX_UID", "." ]

[ "c6x", "1" ]

c6x

filter_insns_above

c6x

VLIW

GCC

10,257

137

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isIndirectCall", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "J2_callr", ":", "case", "Hexagon", "::", "J2_callrf"...

[ "Return", "true", "if", "the", "callsite", "is", "an", "indirect", "call", "." ]

[ "Hexagon", "Hexagon", "Hexagon::J2_callr", "Hexagon::J2_callrf", "Hexagon::J2_callrt", "Hexagon::PS_call_nr" ]

HexagonInstrInfo (2)2

isIndirectCall

Hexagon

DSP

LLVM

10,258

49

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "addPass", "(", "createAArch64BranchFixupPass", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine26

addPreEmitPass

AArch64

CPU

LLVM

10,259

24

1

[]

[ "<s>", "MachineInstr", "&", "ARMBaseInstrInfo", "::", "duplicate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "MachineInstr", "&", "Orig", ")", "const", "{", "MachineInstr", "&", "Cloned", "=", ...

[ "Clones", "instruction", "or", "the", "whole", "instruction", "bundle", "Orig", "and", "insert", "into", "MBB", "before", "InsertBefore", "." ]

[ "ARM", "ARM", "ARM::tLDRpci_pic", "ARM::t2LDRpci_pic", "1", "1", "2" ]

ARMBaseInstrInfo1

duplicate

ARM

CPU

LLVM

10,260

156

1

[]

[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "PowerPC", "PPC", "PPC", "1", "0", "PPC::G8RC_NOX0RegClassID", "PPC::GPRC_NOR0RegClassID", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::QFRCRegClassID", "PPC::QSRCRegClassID", "PPC::QBRCRegClassID", "PPC::VRRCRegC...

PPCRegisterInfo (2)2

getRegPressureLimit

PowerPC

CPU

LLVM

10,261

166

1

[]

[ "<s>", "void", "Cpu0InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{",...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Cpu0", "Cpu0", "0", "0", "Cpu0::CPURegsRegClass", "Cpu0::CPURegsRegClass", "Cpu0::ADD", "Cpu0::ZERO", "Cpu0::HI", "Cpu0::MFHI", "0", "Cpu0::LO", "Cpu0::MFLO", "0", "Cpu0::CPURegsRegClass", "Cpu0::HI", "Cpu0::MTHI", "0", "Cpu0::LO", "Cpu0::MTLO", "0", "\"Cannot copy registe...

Cpu0InstrInfo1

copyPhysReg

Cpu0

CPU

LLVM

10,262

229

1

[]

[ "<s>", "void", "ARMTargetStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ",", "char", "Suffix", ")", "{", "}", "</s>" ]

[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]

[ "ARM", "ARM" ]

ARMTargetStreamer (2)

emitInst

ARM

CPU

LLVM

10,263

13

1

[]

[ "<s>", "unsigned", "ARMAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "getInstDesc", "(", "Opc", ")", ";", "if"...

[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]

[ "ARM", "ARM", "ARMII::ThumbArithFlagSetting", "\"optionally flag setting instruction missing optional def operand\"", "\"operand count mismatch!\"", "0", "ARM::CPSR", "ARM::CPSR", "ARM::CPSR", "ARM::tADDhirr", "ARM", "1", "ARM", "2", "ARM::tMOVr", "ARM", "0", "ARM", "1" ]

ARMAsmParser (2)1

checkTargetMatchPredicate

ARM

CPU

LLVM

10,264

276

1

[]

[ "<s>", "bool", "NyuziInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "Nyuzi", "Nyuzi", "0", "\"FBB should have been null.\"", "1", "0" ]

NyuziInstrInfo

analyzeBranch

Nyuzi

GPU

LLVM

10,265

336

1

[]

[ "<s>", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "int", "WaitStates", "=", "std", "::", "max", "(", "0", ",", "checkAnyInstHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isSMRD"...

[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]

[ "AMDGPU", "0", "SI", "SI", "SI", "SI", "SI" ]

GCNHazardRecognizer27

PreEmitNoops

AMDGPU

GPU

LLVM

10,266

321

1

[]

[ "<s>", "static", "bool", "s390_valid_target_attribute_p", "(", "tree", "fndecl", ",", "tree", "ARG_UNUSED", "(", "name", ")", ",", "tree", "args", ",", "int", "ARG_UNUSED", "(", "flags", ")", ")", "{", "struct", "gcc_options", "func_options", ",", "func_option...

[ "Hook", "to", "validate", "attribute", "(", "(", "target", "(", "``", "string", "''", ")", ")", ")", "." ]

[ "s390", "\"default\"", "0", "0", "0" ]

s390

s390_valid_target_attribute_p

s390

MPU

GCC

10,267

253

1

[]

[ "<s>", "int", "X86TTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSiz...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "X86", "X86", "0", "0U", "0", "2", "0", "1", "64", "32", "1", "1", "63", "64", "X86", "X86" ]

X86TargetTransformInfo

getIntImmCost

X86

CPU

LLVM

10,268

345

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Optimize addressing mode of load/store\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Optimize addressing mode of load/store\"" ]

HexagonOptAddrMode

getPassName

Hexagon

DSP

LLVM

10,269

13

1

[]

[ "<s>", "const", "MCPhysReg", "*", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::X2", "PPC", "PPC" ]

PPCRegisterInfo27

getCalleeSavedRegs

PowerPC

CPU

LLVM

10,270

255

1

[]

[ "<s>", "unsigned", "JVMRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "JVM", "JVM", "0" ]

JVMRegisterInfo

getFrameRegister

JVM

Virtual ISA

LLVM

10,271

16

1

[]

[ "<s>", "void", "AArch64AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AArch64", "AArch64", "\"Invalid fixup offset!\"", "0", "0", "8", "0xff", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "1", "8", "0xff", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::fixup_aarch64_movw", "0", "3", "1", "6", "3", "1", "6" ]

AArch64AsmBackend (2)1

applyFixup

AArch64

CPU

LLVM

10,272

369

1

[]

[ "<s>", "unsigned", "AMDGPUIntrinsicInfo", "::", "lookupName", "(", "const", "char", "*", "Name", ",", "unsigned", "Len", ")", "const", "{", "if", "(", "!", "StringRef", "(", "Name", ",", "Len", ")", ".", "startswith", "(", "\"llvm.\"", ")", ")", "return"...

[ "Look", "up", "target", "intrinsic", "by", "name", "." ]

[ "R600", "\"llvm.\"", "0", "AMDGPUIntrinsic::ID", "AMDGPUIntrinsic::ID", "Intrinsic::not_intrinsic", "\"AMDGPU\"", "AMDGPUIntrinsic::ID", "Intrinsic::not_intrinsic", "0" ]

AMDGPUIntrinsicInfo5

lookupName

R600

GPU

LLVM

10,273

78

1

[]

[ "<s>", "bool", "MOSTargetLowering", "::", "isZExtFree", "(", "Type", "*", "SrcTy", ",", "Type", "*", "DstTy", ")", "const", "{", "if", "(", "!", "SrcTy", "->", "isIntegerTy", "(", ")", "||", "!", "DstTy", "->", "isIntegerTy", "(", ")", ")", "return", ...

[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...

[ "MOS", "MOS" ]

MOSISelLowering

isZExtFree

MOS

MPU

LLVM

10,274

48

1

[]

[ "<s>", "bool", "PatmosSinglePathInfo", "::", "isReachable", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "PatmosSinglePathInfo", "::", "isReachable", "(", "MF", ".", "getFunction", "(", ")", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "instruction", "is", "reachable", "from", "entry", "." ]

[ "Patmos", "Patmos", "Patmos" ]

PatmosSinglePathInfo1

isReachable

Patmos

VLIW

LLVM

10,275

24

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "ix86_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "f", ";", "f", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "f", "->", "call_abi", "=", "ix86_ab...

[ "Clear", "stack", "slot", "assignments", "remembered", "from", "previous", "functions", ".", "This", "is", "called", "from", "INIT_EXPANDERS", "once", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]

[ "i386" ]

i3867

ix86_init_machine_status

i386

CPU

GCC

10,276

33

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2STRi12", "0", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2STRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "0", "ARM" ]

Thumb2InstrInfo (2)

storeRegToStackSlot

ARM

CPU

LLVM

10,277

331

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "hasReservedCallFrame", "(", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCal...

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "ARM", "ARM", "1", "12", "1", "2" ]

ARMBaseRegisterInfo12

hasReservedCallFrame

ARM

CPU

LLVM

10,278

63

1

[]

[ "<s>", "static", "void", "paired_emit_vector_compare", "(", "enum", "rtx_code", "rcode", ",", "rtx", "dest", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "cc_op0", ",", "rtx", "cc_op1", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "V2SFmode", ")...

[ "Emit", "vector", "compare", "for", "code", "RCODE", ".", "DEST", "is", "destination", ",", "OP1", "and", "OP2", "are", "two", "VEC_COND_EXPR", "operands", ",", "CC_OP0", "and", "CC_OP1", "are", "the", "two", "operands", "for", "the", "relation", "operation"...

[ "rs6000" ]

rs60004

paired_emit_vector_compare

rs6000

CPU

GCC

10,279

401

1

[]

[ "<s>", "static", "bool", "insn_terminates_group_p", "(", "rtx_insn", "*", "insn", ",", "enum", "group_termination", "which_group", ")", "{", "bool", "first", ",", "last", ";", "if", "(", "!", "insn", ")", "return", "false", ";", "first", "=", "insn_must_be_f...

[ "Return", "whether", "the", "presence", "of", "INSN", "causes", "a", "dispatch", "group", "termination", "of", "group", "WHICH_GROUP", ".", "If", "WHICH_GROUP", "==", "current_group", ",", "this", "function", "will", "return", "true", "if", "INSN", "causes", "...

[ "powerpcspe" ]

powerpcspe

insn_terminates_group_p

powerpcspe

CPU

GCC

10,280

72

1

[]

[ "<s>", "void", "ix86_emit_fp_unordered_jump", "(", "rtx", "label", ")", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "HImode", ")", ";", "rtx", "temp", ";", "emit_insn", "(", "gen_x86_fnstsw_1", "(", "reg", ")", ")", ";", "if", "(", "TARGET_USE_SAHF", ")", ...

[ "Output", "code", "to", "perform", "a", "conditional", "jump", "to", "LABEL", ",", "if", "C2", "flag", "in", "FP", "status", "register", "is", "set", "." ]

[ "i386", "0x04" ]

i3863

ix86_emit_fp_unordered_jump

i386

CPU

GCC

10,281

131

1

[]

[ "<s>", "static", "void", "mmix_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "ffs_optab", ",", "SImode", ",", "\"__ffsdi2\"", ")", ";", "}", "</s>" ]

[ "Unfortunately", ",", "by", "default", "__builtin_ffs", "is", "expanded", "to", "ffs", "for", "targets", "where", "INT_TYPE_SIZE", "<", "BITS_PER_WORD", ".", "That", "together", "with", "newlib", "since", "2017-07-04", "implementing", "ffs", "as", "__builtin_ffs", ...

[ "mmix", "\"__ffsdi2\"" ]

mmix

mmix_init_libfuncs

mmix

CPU

GCC

10,282

17

1

[]

[ "<s>", "void", "arc_secondary_reload_conv", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "scratch", ",", "bool", "store_p", ")", "{", "rtx", "addr", ";", "gcc_assert", "(", "GET_CODE", "(", "mem", ")", "==", "MEM", ")", ";", "addr", "=", "XEXP", ...

[ "Convert", "reloads", "using", "offsets", "that", "are", "too", "large", "to", "use", "indirect", "addressing", "." ]

[ "arc", "0" ]

arc

arc_secondary_reload_conv

arc

MPU

GCC

10,283

82

1

[]

[ "<s>", "DecodeStatus", "LanaiDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", ")", "const", "{", "uint32_t", ...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Lanai", "Lanai", "Lanai", "4" ]

LanaiDisassembler (2)

getInstruction

Lanai

CPU

LLVM

10,284

102

1

[]

[ "<s>", "bool", "AMDGPULowerIntrinsics", "::", "makeLIDRangeMetadata", "(", "Function", "&", "F", ")", "const", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false",...

[ "Creates", "value", "range", "metadata", "on", "an", "workitemid", ".", "*", "intrinsic", "call", "or", "load", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPULowerIntrinsics15

makeLIDRangeMetadata

AMDGPU

GPU

LLVM

10,285

124

1

[]

[ "<s>", "unsigned", "TMS320C64XInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "TargetInstrDesc", "desc", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "desc",...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "TMS320C64X", "TMS320C64X", "TMS320C64XII::is_memaccess", "TMS320C64XII::is_store", "0", "TMS320C64X::B15", "1", "\"Found store-to-stack sans \"", "\"frame index operand\"" ]

TMS320C64XInstrInfo

isStoreToStackSlot

TMS320C64X

VLIW

LLVM

10,286

109

1

[]

[ "<s>", "bool", "mcore_gen_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "cc_reg", "=", "gen_rtx_REG", "(", "CCmode", ",", "CC_REG", ")", ";", "bool", "invert", ";", "if", "(", "GET_CODE", "(", "op1", ...

[ "Prepare", "the", "operands", "for", "a", "comparison", ".", "Return", "whether", "the", "branch/setcc", "should", "reverse", "the", "operands", "." ]

[ "mcore", "0", "1", "1", "0", "0", "0", "0" ]

mcore4

mcore_gen_compare

mcore

MPU

GCC

10,287

397

1

[]

[ "<s>", "static", "bool", "arm_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "x", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "SYM...

[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]

[ "arm", "0" ]

arm

arm_cannot_force_const_mem

arm

CPU

GCC

10,288

83

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "\"image_\"", "2", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]

AMDGPUAsmParser11

ParseInstruction

AMDGPU

GPU

LLVM

10,289

206

1

[]

[ "<s>", "bool", "GCNTTIImpl", "::", "isAlwaysUniform", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intrinsi...

[ "Whether", "Val", "will", "always", "return", "a", "uniform", "value", "regardless", "of", "its", "operands", "." ]

[ "AMDGPU", "Intrinsic::amdgcn_readfirstlane", "Intrinsic::amdgcn_readlane", "Intrinsic::amdgcn_icmp", "Intrinsic::amdgcn_fcmp" ]

AMDGPUTargetTransformInfo10

isAlwaysUniform

AMDGPU

GPU

LLVM

10,290

71

1

[]

[ "<s>", "int", "mcore_is_same_reg", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "while", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "while", "(", "GET_CODE", "(", "y", ")", "==", "SUBREG", ")",...

[ "Tell", "me", "if", "a", "pair", "of", "reg/subreg", "rtx", "'s", "actually", "refer", "to", "the", "same", "register", ".", "Note", "that", "the", "current", "version", "does", "n't", "worry", "about", "whether", "they", "are", "the", "same", "mode", "o...

[ "mcore", "1", "0" ]

mcore

mcore_is_same_reg

mcore

MPU

GCC

10,291

75

1

[]

[ "<s>", "unsigned", "PPCTargetLowering", "::", "getPrefLoopAlignment", "(", "MachineLoop", "*", "ML", ")", "const", "{", "switch", "(", "Subtarget", ".", "getMcpu", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "MCPU_970", ":", "cas...

[ "Return", "the", "preferred", "loop", "alignment", "." ]

[ "PowerPC", "PPC", "PPC::MCPU_970", "PPC::MCPU_PWR4", "PPC::MCPU_PWR5", "PPC::MCPU_PWR5X", "PPC::MCPU_PWR6", "PPC::MCPU_PWR6X", "PPC::MCPU_PWR7", "PPC::MCPU_PWR8", "PPC::MCPU_PWR9", "PPC", "0", "32", "16", "32", "5" ]

PPCISelLowering49

getPrefLoopAlignment

PowerPC

CPU

LLVM

10,292

197

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::GPRRegClass", "32", "RISCV::SW", "RISCV::SD", "RISCV::FPR32RegClass", "RISCV::FSW", "RISCV::FPR64RegClass", "RISCV::FSD", "\"Can't store this register to stack slot\"", "0" ]

RISCVInstrInfo11

storeRegToStackSlot

RISCV

CPU

LLVM

10,293

168

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "{", "PM", ".", "add", "(", "createHexagonFixupHwLoops", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createHexagonExpandPredSpillCode",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine17

addPreEmitPass

Hexagon

DSP

LLVM

10,294

51

1

[]

[ "<s>", "int", "arc_label_align", "(", "rtx_insn", "*", "label", ")", "{", "int", "loop_align", "=", "LOOP_ALIGN", "(", "LABEL", ")", ";", "if", "(", "loop_align", ">", "align_labels_log", ")", "{", "rtx_insn", "*", "prev", "=", "prev_nonnote_insn", "(", "l...

[ "Oddly", "enough", ",", "sometimes", "we", "get", "a", "zero", "overhead", "loop", "that", "branch", "shortening", "does", "n't", "think", "is", "a", "loop", "-", "observed", "with", "compile/pr24883.c", "-O3", "-fomit-frame-pointer", "-funroll-loops", ".", "Mak...

[ "arc", "1", "0", "1" ]

arc6

arc_label_align

arc

MPU

GCC

10,295

100

1

[]

[ "<s>", "static", "bool", "aapcs_vfp_allocate", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "int", "rmode_size", "=", "MAX", "(", "GET_MODE_SIZE", "(", "pcum", "->", "aapcs_vfp_rmode", ...

[ "Implement", "the", "allocate", "field", "in", "aapcs_cp_arg_layout", ".", "See", "the", "comment", "there", "for", "the", "behaviour", "of", "this", "function", "." ]

[ "arm", "1", "1", "0", "2", "2", "0", "0" ]

arm

aapcs_vfp_allocate

arm

CPU

GCC

10,296

302

1

[]

[ "<s>", "bool", "PIC16Overlay", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "CallGraph", "&", "CG", "=", "getAnalysis", "<", "CallGraph", ">", "(", ")", ";", "CallGraphNode", "*", "ECN", "=", "CG", ".", "getExternalCallingNode", "(", ")", ";",...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "PIC16", "PIC16", "0" ]

PIC16Overlay

runOnModule

PIC16

MPU

LLVM

10,297

53

1

[]

[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "h...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "X86", "X86", "MVT::v32i1", "MVT::v32i8", "MVT::i1", "16", "64", "MVT::i8", "MVT::v64i1", "X86", "MVT::v32i1", "MVT::v32i16", "MVT::v64i8", "MVT::v16i32" ]

X86ISelLowering (2)6

getRegisterTypeForCallingConv

X86

CPU

LLVM

10,298

201

1

[]

[ "<s>", "void", "addLOHDirective", "(", "MCLOHType", "Kind", ",", "const", "MILOHArgs", "&", "Args", ")", "{", "LOHContainerSet", ".", "push_back", "(", "MILOHDirective", "(", "Kind", ",", "Args", ")", ")", ";", "LOHRelated", ".", "insert", "(", "Args", "."...

[ "Add", "a", "LOH", "directive", "of", "this", "Kind", "and", "this", "Args", "." ]

[ "ARM64" ]

ARM64MachineFunctionInfo

addLOHDirective

ARM64

CPU

LLVM

10,299

42

1

[]