docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "parallel", "", "nvptx_find_par", "(", "bb_insn_map_t", "", "map", ",", "parallel", "*", "par", ",", "basic_block", "block", ")", "{", "if", "(", "block", "->", "flags", "&", "BB_VISITED", ")", "return", "par", ";", "block", "->", "fla...	[ "See", "also", "'gcc/omp-oacc-neuter-broadcast.cc", ":", "omp_sese_find_par", "'", "." ]	[ "nvptx", "0", "0", "0", "0", "0", "0" ]	nvptx6	nvptx_find_par	nvptx	GPU	GCC	10,300	273	1	[]
[ "<s>", "bool", "isAndroid", "(", ")", "const", "{", "return", "IsAndroid", ";", "}", "</s>" ]	[ "Tests", "whether", "the", "target", "is", "Android", "." ]	[ "Mips" ]	MipsSubtarget11	isAndroid	Mips	CPU	LLVM	10,301	10	1	[]
[ "<s>", "MCS51", "::", "Fixups", "MCS51MCExpr", "::", "getFixupKind", "(", ")", "const", "{", "MCS51", "::", "Fixups", "Kind", "=", "MCS51", "::", "Fixups", "::", "LastTargetFixupKind", ";", "switch", "(", "getKind", "(", ")", ")", "{", "case", "VK_MCS51_LO...	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "MCS51", "MCS51::Fixups", "MCS51", "MCS51::Fixups", "MCS51::Fixups", "MCS51", "MCS51::fixup_lo8_ldi_neg", "MCS51::fixup_lo8_ldi", "MCS51", "MCS51::fixup_hi8_ldi_neg", "MCS51::fixup_hi8_ldi", "MCS51", "MCS51::fixup_hh8_ldi_neg", "MCS51::fixup_hh8_ldi", "MCS51", "MCS51::fixup_ms8_ldi_neg...	MCS51MCExpr	getFixupKind	MCS51	MPU	LLVM	10,302	210	1	[]
[ "<s>", "static", "bool", "pa_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "28", "\|\|", "(", "!", "TARGET_SOFT_FLOAT", "&&", "regno", "==", "32", ")", ")", "return", "true", ";", "return", "false", ...	[ "Implement", "the", "TARGET_FUNCTION_VALUE_REGNO_P", "hook", "." ]	[ "pa", "28", "32" ]	pa	pa_function_value_regno_p	pa	CPU	GCC	10,303	32	1	[]
[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillS...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_F64", "WebAssembly::V128RegClass", "WebAssembly::COPY_V128...	WebAssemblyInstrInfo37	copyPhysReg	WebAssembly	Virtual ISA	LLVM	10,304	240	1	[]
[ "<s>", "static", "machine_mode", "s390_promote_function_mode", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", ...	[ "Function", "arguments", "and", "return", "values", "are", "promoted", "to", "word", "size", "." ]	[ "s390" ]	s390	s390_promote_function_mode	s390	MPU	GCC	10,305	62	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Cpu0" ]	Cpu0TargetMachine1	getDataLayout	Cpu0	CPU	LLVM	10,306	14	1	[]
[ "<s>", "static", "void", "arm_asm_init_sections", "(", "void", ")", "{", "exception_section", "=", "get_unnamed_section", "(", "0", ",", "output_section_asm_op", ",", "\"\\t.handlerdata\"", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_ASM_INITIALIZE_SECTIONS", "." ]	[ "arm", "0", "\"\\t.handlerdata\"" ]	arm4	arm_asm_init_sections	arm	CPU	GCC	10,307	19	1	[]
[ "<s>", "void", "LEGMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "LEG", "LEG", "4", "\"Unexpected instruction size!\"" ]	LEGMCCodeEmitter	encodeInstruction	LEG	CPU	LLVM	10,308	91	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".hsa_code_object_version\"", ")", "return", "ParseDirectiveH...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AMDGPU", "AMDGPU", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".hsatext\"", "\".text\"" ]	AMDGPUAsmParser	ParseDirective	AMDGPU	GPU	LLVM	10,309	70	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "X86" ]	X86AsmParser (2)2	isReg	X86	CPU	LLVM	10,310	12	1	[]
[ "<s>", "static", "SDValue", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "const", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "RVLocs", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl"...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "XCore", "4", "0", "1", "2", "0", "4", "0", "MVT::i32", "MVT::Other", "4", "MVT::i32", "XCoreISD::LDWSP", "1", "ISD::TokenFactor", "MVT::Other" ]	XCoreISelLowering (2)1	LowerCallResult	XCore	MPU	LLVM	10,311	349	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_function_arg_alignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "type", ")", "return", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "if", "(", "integer_zerop", "(", "TYPE_S...	[ "Given", "MODE", "and", "TYPE", "of", "a", "function", "argument", ",", "return", "the", "alignment", "in", "bits", ".", "The", "idea", "is", "to", "suppress", "any", "stronger", "alignment", "requested", "by", "the", "user", "and", "opt", "for", "the", ...	[ "aarch64", "0", "0" ]	aarch644	aarch64_function_arg_alignment	aarch64	CPU	GCC	10,312	133	1	[]
[ "<s>", "void", "AlphaInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const",...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Alpha", "Alpha", "Alpha::F4RCRegisterClass", "Alpha::LDS", "Alpha::F31", "Alpha::F8RCRegisterClass", "Alpha::LDT", "Alpha::F31", "Alpha::GPRCRegisterClass", "Alpha::LDQ", "Alpha::F31", "\"Unhandled register class\"" ]	AlphaInstrInfo1	loadRegFromStackSlot	Alpha	MPU	LLVM	10,313	171	1	[]
[ "<s>", "void", "alpha_split_compare_and_swap", "(", "rtx", "retval", ",", "rtx", "mem", ",", "rtx", "oldval", ",", "rtx", "newval", ",", "rtx", "scratch", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "rtx", "label1", "...	[ "Expand", "a", "compare", "and", "swap", "operation", "." ]	[ "alpha", "0", "0" ]	alpha3	alpha_split_compare_and_swap	alpha	MPU	GCC	10,314	216	1	[]
[ "<s>", "static", "rtx", "sh_delegitimize_address", "(", "rtx", "orig_x", ")", "{", "rtx", "x", ",", "y", ";", "orig_x", "=", "delegitimize_mem_from_attrs", "(", "orig_x", ")", ";", "x", "=", "orig_x", ";", "if", "(", "MEM_P", "(", "x", ")", ")", "x", ...	[ "In", "the", "name", "of", "slightly", "smaller", "debug", "output", ",", "and", "to", "cater", "to", "general", "assembler", "lossage", ",", "recognize", "various", "UNSPEC", "sequences", "and", "turn", "them", "back", "into", "a", "direct", "symbol", "refe...	[ "sh", "0", "0", "1", "1", "1", "0", "0", "1", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "1", "0", "0" ]	sh5	sh_delegitimize_address	sh	CPU	GCC	10,315	278	1	[]
[ "<s>", "const", "MachineOperand", "*", "getNamedOperand", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpName", ")", "const", "{", "return", "getNamedOperand", "(", "const_cast", "<", "MachineInstr", "&", ">", "(", "MI", ")", ",", "OpName", ")"...	[ "Returns", "the", "operand", "named", "Op", "." ]	[ "HSAIL" ]	HSAILInstrInfo	getNamedOperand	HSAIL	Virtual ISA	LLVM	10,316	31	1	[]
[ "<s>", "static", "bool", "rs6000_is_costly_dependence", "(", "dep_t", "dep", ",", "int", "cost", ",", "int", "distance", ")", "{", "rtx", "insn", ";", "rtx", "next", ";", "rtx", "load_mem", ",", "str_mem", ";", "if", "(", "rs6000_sched_costly_dep", "==", "...	[ "Returns", "whether", "the", "dependence", "between", "INSN", "and", "NEXT", "is", "considered", "costly", "by", "the", "given", "target", "." ]	[ "rs6000" ]	rs6000	rs6000_is_costly_dependence	rs6000	CPU	GCC	10,317	147	1	[]
[ "<s>", "void", "cris_notice_update_cc", "(", "rtx", "exp", ",", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_cc", "attrval", "=", "get_attr_cc", "(", "insn", ")", ";", "if", "(", "TARGET_CCINIT", ")", "{", "CC_STATUS_INIT", ";", "if", "(", "attrval", ...	[ "This", "function", "looks", "into", "the", "pattern", "to", "see", "how", "this", "insn", "affects", "condition", "codes", ".", "Used", "when", "to", "eliminate", "test", "insns", "before", "a", "condition-code", "user", ",", "such", "as", "a", "``", "scc...	[ "cris", "0", "0", "\"unknown cc_attr value\"" ]	cris	cris_notice_update_cc	cris	MPU	GCC	10,318	155	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCInstFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimple...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "PowerPC", "\"relaxInstruction() unimplemented\"" ]	PPCAsmBackend28	fixupNeedsRelaxation	PowerPC	CPU	LLVM	10,319	29	1	[]
[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "Op", ",", "unsigned", "Kind", ")", "{", "AMDGPUOperand", "&", "Operand", "=", "(", "AMDGPUOperand", "&", ")", "Op", ";", "switch", "(", "Kind", ")", "{",...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAsmParser23	validateTargetOperandClass	AMDGPU	GPU	LLVM	10,320	231	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "TL45FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "Register", "SPReg",...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "TL45", "TL45", "TL45::sp", "0", "0", "TL45::ADJCALLSTACKDOWN" ]	TL45FrameLowering	eliminateCallFramePseudoInstr	TL45	MPU	LLVM	10,321	122	1	[]
[ "<s>", "EVT", "SITargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i1", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "R600", "SI", "MVT::i1" ]	SIISelLowering104	getSetCCResultType	R600	GPU	LLVM	10,322	16	1	[]
[ "<s>", "void", "TVMFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "LLVMContext", "&", "C", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "const"...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "TVM", "TVM", "TVM", "0", "\"tvm_raw_func\"", "\"Raw function requires stack\"", "TVM::isArgument", "TVM::LOGSTR", "TVM::I257RegClass", "TVM::GETGLOB", "5", "TVM::I257RegClass", "128", "TVM::ADDCONST", "TVM::I257RegClass", "TVM::CONST_I257", "TVM::SUB", "TVM::SETGLOB", "5" ]	TVMFrameLowering	emitPrologue	TVM	Virtual ISA	LLVM	10,323	395	1	[]
[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "AMDGPUSubtarget", "&", "STM", "=", "TM", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "STM", ".", "dumpCode...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "\"@\"", "\":\"", "\".AMDGPU.config\"", "0", "SI" ]	AMDGPUAsmPrinter14	runOnMachineFunction	R600	GPU	LLVM	10,324	155	1	[]
[ "<s>", "bool", "KudeyarFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "Kudeyar", "Kudeyar" ]	KudeyarFrameLowering	hasReservedCallFrame	Kudeyar	CPU	LLVM	10,325	25	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_CLEANUP_VSETVLI_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RI5CY", "RISCV" ]	RISCVCleanupVSETVLI	getPassName	RI5CY	CPU	LLVM	10,326	11	1	[]
[ "<s>", "PreservedAnalyses", "AMDGPUAlwaysInlinePass", "::", "run", "(", "Module", "&", "M", ",", "ModuleAnalysisManager", "&", "AM", ")", "{", "alwaysInlineImpl", "(", "M", ",", "GlobalOpt", ")", ";", "return", "PreservedAnalyses", "::", "all", "(", ")", ";", ...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAlwaysInlinePass11	run	AMDGPU	GPU	LLVM	10,327	29	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createPostMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "C", "-...	[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine89	createPostMachineScheduler	AMDGPU	GPU	LLVM	10,328	54	1	[]
[ "<s>", "static", "bool", "sparc_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_ARCH32", ")", "return", "(", "("...	[ "Handle", "the", "TARGET_PASS_BY_REFERENCE", "target", "hook", ".", "Specify", "whether", "to", "pass", "the", "argument", "by", "reference", "." ]	[ "sparc", "8", "8", "16", "16" ]	sparc4	sparc_pass_by_reference	sparc	CPU	GCC	10,329	116	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CAHP Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "CAHP", "\"CAHP Assembly Printer\"" ]	CAHPAsmPrinter	getPassName	CAHP	CPU	LLVM	10,330	11	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "usesConstantBus", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineOperand", "&", "MO", ",", "const", "MCOperandInfo", "&", "OpInfo", ")", "const", "{", "if", "(", "MO", ".", "isImm", "(", ")", ")"...	[ "Returns", "true", "if", "this", "operand", "uses", "the", "constant", "bus", "." ]	[ "AMDGPU", "SI", "AMDGPU::SGPR_NULL", "AMDGPU::M0", "AMDGPU::VCC", "AMDGPU::VCC_LO", "AMDGPU::SReg_32RegClass", "AMDGPU::SReg_64RegClass" ]	SIInstrInfo11	usesConstantBus	AMDGPU	GPU	LLVM	10,331	179	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", ...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "ARM", "ARM", "ARM", "ARM", "0", "ARM::t2LDMIA_UPD", "ARM::LDMIA_UPD", "ARM::t2LDR_POST", "ARM::LDR_POST_IMM", "ARM::VLDMDIA_UPD", "0", "ARM", "ARM", "0", "ARM", "0" ]	ARMFrameLowering101	restoreCalleeSavedRegisters	ARM	CPU	LLVM	10,332	213	1	[]
[ "<s>", "void", "tilepro_expand_unaligned_load", "(", "rtx", "dest_reg", ",", "rtx", "mem", ",", "HOST_WIDE_INT", "bitsize", ",", "HOST_WIDE_INT", "bit_offset", ",", "bool", "sign", ")", "{", "machine_mode", "mode", ";", "rtx", "addr_lo", ",", "addr_hi", ";", "...	[ "Expand", "unaligned", "loads", "." ]	[ "tilepro", "2", "0", "1", "8", "0", "4", "0", "1", "4", "0", "32", "32" ]	tilepro	tilepro_expand_unaligned_load	tilepro	VLIW	GCC	10,333	502	1	[]
[ "<s>", "static", "rtx", "sched_get_mem_operand", "(", "rtx_insn", "*", "insn", ",", "bool", "must_read_p", ",", "bool", "must_write_p", ")", "{", "bool", "opx_p", ";", "bool", "opy_p", ";", "opx_p", "=", "false", ";", "opy_p", "=", "false", ";", "if", "(...	[ "Return", "X", "or", "Y", "(", "depending", "on", "OPX_P", ")", "operand", "of", "INSN", ",", "if", "it", "is", "a", "MEM", ",", "or", "NULL", "overwise", "." ]	[ "m68k" ]	m68k	sched_get_mem_operand	m68k	MPU	GCC	10,334	103	1	[]
[ "<s>", "static", "enum", "attr_op_type", "sched_get_opxy_mem_type", "(", "rtx_insn", "*", "insn", ",", "bool", "opx_p", ")", "{", "if", "(", "opx_p", ")", "{", "switch", "(", "get_attr_opx_type", "(", "insn", ")", ")", "{", "case", "OPX_TYPE_NONE", ":", "c...	[ "Return", "operand", "X", "or", "Y", "(", "depending", "on", "OPX_P", ")", "of", "INSN", ",", "if", "it", "is", "a", "MEM", ",", "or", "NULL", "overwise", "." ]	[ "m68k" ]	m68k	sched_get_opxy_mem_type	m68k	MPU	GCC	10,335	137	1	[]
[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86RegisterInfo26	getCallPreservedMask	X86	CPU	LLVM	10,336	424	1	[]
[ "<s>", "rtx", "aarch64_final_eh_return_addr", "(", "void", ")", "{", "HOST_WIDE_INT", "fp_offset", ";", "aarch64_layout_frame", "(", ")", ";", "fp_offset", "=", "cfun", "->", "machine", "->", "frame", ".", "frame_size", "-", "cfun", "->", "machine", "->", "fra...	[ "Return", "the", "place", "to", "copy", "the", "exception", "unwinding", "return", "address", "to", ".", "This", "will", "probably", "be", "a", "stack", "slot", ",", "but", "could", "(", "in", "theory", "be", "the", "return", "register", ")", "." ]	[ "aarch64", "0", "2" ]	aarch642	aarch64_final_eh_return_addr	aarch64	CPU	GCC	10,337	123	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "override", "{", "AArch64FI", "=", "F", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", "F", ")", ";", "}...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64AsmPrinter (2)	runOnMachineFunction	AArch64	CPU	LLVM	10,338	29	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MSP430 Branch Selector\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "MSP430", "\"MSP430 Branch Selector\"" ]	MSP430BranchSelector14	getPassName	MSP430	MPU	LLVM	10,339	11	1	[]
[ "<s>", "int", "avr_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "(", "cfun", "->", "machine", "->", "is_interrupt", "\|\|", "cfun", "->", "machine", "->", "is_signal", ")", "&&", "!", "df_r...	[ "Return", "nonzero", "if", "register", "OLD_REG", "can", "be", "renamed", "to", "register", "NEW_REG", "." ]	[ "avr", "0", "1", "1", "0", "1" ]	avr	avr_hard_regno_rename_ok	avr	MPU	GCC	10,340	77	1	[]
[ "<s>", "static", "bool", "s390_keep_leaf_when_profiled", "(", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "We", "call", "mcount", "before", "the", "function", "prologue", ".", "So", "a", "profiled", "leaf", "function", "should", "stay", "a", "leaf", "function", "." ]	[ "s390" ]	s390	s390_keep_leaf_when_profiled	s390	MPU	GCC	10,341	10	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "VETargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "VE", "VE", "1", "0", "VE::I64RegClass", "VE::V64RegClass", "0U" ]	VEISelLowering11	getRegForInlineAsmConstraint	VE	CPU	LLVM	10,342	116	1	[]
[ "<s>", "static", "struct", "machine_function", "", "arm_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "machine", ";", "machine", "=", "(", "machine_function", "*", ")", "ggc_alloc_cleared", "(", "sizeof", "(", "machine_function", ...	[ "Functions", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]	[ "arm" ]	arm3	arm_init_machine_status	arm	CPU	GCC	10,343	38	1	[]
[ "<s>", "Register", "M68kIncomingValueHandler", "::", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "{", "auto", "&", "MFI", "=", "MIRBuilder", ".", "ge...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "M68k", "M68k", "ISD::ArgFlagsTy", "0", "0" ]	M68kCallLowering	getStackAddress	M68k	MPU	LLVM	10,344	135	1	[]
[ "<s>", "bool", "SparcInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "Sparc", "Sparc", "0", "0", "0", "0" ]	SparcInstrInfo1	analyzeBranch	Sparc	CPU	LLVM	10,345	387	1	[]
[ "<s>", "const", "char", "", "pa_output_mod_insn", "(", "int", "unsignedp", ",", "rtx_insn", "", "insn", ")", "{", "if", "(", "unsignedp", ")", "{", "import_milli", "(", "remU", ")", ";", "return", "pa_output_millicode_call", "(", "insn", ",", "gen_rtx_SYMB...	[ "Output", "a", "$", "$", "rem", "millicode", "to", "do", "mod", "." ]	[ "pa", "\"$$remU\"", "\"$$remI\"" ]	pa	pa_output_mod_insn	pa	CPU	GCC	10,346	59	1	[]
[ "<s>", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]	[ "PowerPC" ]	PPCInstrInfo	isProfitableToDupForIfCvt	PowerPC	CPU	LLVM	10,347	22	1	[]
[ "<s>", "static", "machine_mode", "avr_addr_space_address_mode", "(", "addr_space_t", "as", ")", "{", "return", "avr_addrspace", "[", "as", "]", ".", "pointer_size", "==", "3", "?", "PSImode", ":", "HImode", ";", "}", "</s>" ]	[ "Implement", "`", "TARGET_ADDR_SPACE_ADDRESS_MODE", "'", "." ]	[ "avr", "3" ]	avr4	avr_addr_space_address_mode	avr	MPU	GCC	10,348	23	1	[]
[ "<s>", "int", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(",...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2" ]	RISCVFrameLowering10	getFrameIndexReference	RISCV	CPU	LLVM	10,349	218	1	[]
[ "<s>", "bool", "RISCVRegisterInfo", "::", "isConstantPhysReg", "(", "MCRegister", "PhysReg", ")", "const", "{", "return", "PhysReg", "==", "RISCV", "::", "X0", "\|\|", "PhysReg", "==", "RISCV", "::", "C0", ";", "}", "</s>" ]	[ "Returns", "true", "if", "PhysReg", "is", "unallocatable", "and", "constant", "throughout", "the", "function", "." ]	[ "RISCV", "RISCV", "RISCV::X0", "RISCV::C0" ]	RISCVRegisterInfo17	isConstantPhysReg	RISCV	CPU	LLVM	10,350	24	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", "Align", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "{...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "X86", "X86", "128", "256", "16" ]	X86ISelLowering (2)6	allowsMisalignedMemoryAccesses	X86	CPU	LLVM	10,351	132	1	[]
[ "<s>", "MCSymbol", "*", "OR1KMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]	[ "OR1K", "OR1K" ]	OR1KMCInstLower	GetExternalSymbolSymbol	OR1K	CPU	LLVM	10,352	26	1	[]
[ "<s>", "static", "void", "mips_74k_agen_reorder", "(", "rtx_insn", "", "", "ready", ",", "int", "nready", ")", "{", "int", "i", ";", "int", "store_pos", ",", "load_pos", ";", "store_pos", "=", "-", "1", ";", "load_pos", "=", "-", "1", ";", "for", "...	[ "A", "TUNE_74K", "helper", "function", ".", "The", "74K", "AGEN", "pipeline", "likes", "multiple", "loads", "to", "be", "grouped", "together", ",", "and", "multiple", "stores", "to", "be", "grouped", "together", ".", "Swap", "things", "around", "in", "the", ...	[ "mips", "1", "1", "1", "0", "1", "1", "1", "1", "4", "4" ]	mips	mips_74k_agen_reorder	mips	CPU	GCC	10,353	169	1	[]
[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]	[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...	[ "M88k" ]	M88kMCExpr	findAssociatedFragment	M88k	MPU	LLVM	10,354	18	1	[]
[ "<s>", "void", "PPCMIPeephole", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", "...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "PowerPC", "PPC", "PPC", "\"* PowerPC MI peephole pass *\\n\\n\"" ]	PPCMIPeephole (2)	initialize	PowerPC	CPU	LLVM	10,355	58	1	[]
[ "<s>", "void", "SystemZPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSystemZShortenInstPass", "(", "getSystemZTargetMachine", "(", ")", ")", ",", "false", "...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine10	addPreEmitPass	SystemZ	CPU	LLVM	10,356	78	1	[]
[ "<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]	[ "Hexagon" ]	HexagonRegisterInfo1	trackLivenessAfterRegAlloc	Hexagon	DSP	LLVM	10,357	14	1	[]
[ "<s>", "void", "ARMAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "ARM", "ARM", "\"Invalid fixup offset!\"", "support::big", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "support::little", "1", "8", "0xff" ]	ARMAsmBackend21	applyFixup	ARM	CPU	LLVM	10,358	212	1	[]
[ "<s>", "unsigned", "LanaiInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "Lanai", "::", "LDW_RI", ")", "if", "(", "MI",...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Lanai", "Lanai", "Lanai::LDW_RI", "1", "2", "2", "0", "1", "0", "0" ]	LanaiInstrInfo (2)	isLoadFromStackSlot	Lanai	CPU	LLVM	10,359	96	1	[]
[ "<s>", "unsigned", "MMIXMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "MMIX", "MMIX", "\"Unhandled expression!\"", "0" ]	MMIXMCCodeEmitter	getMachineOpValue	MMIX	CPU	LLVM	10,360	83	1	[]
[ "<s>", "bool", "Mips16FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "isInt", "<", "15", ">", "(",...	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "Mips", "Mips", "15" ]	Mips16FrameLowering	hasReservedCallFrame	Mips	CPU	LLVM	10,361	44	1	[]
[ "<s>", "const", "RegisterBank", "&", "ARMRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "ARM", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "G...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "ARM", "ARM", "ARM", "ARM::GPRRegBankID", "ARM::FPRRegBankID", "\"Unsupported register kind\"", "\"Switch should handle all register classes\"" ]	ARMRegisterBankInfo16	getRegBankFromRegClass	ARM	CPU	LLVM	10,362	81	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::STWFI", "0" ]	XCoreInstrInfo20	storeRegToStackSlot	XCore	MPU	LLVM	10,363	163	1	[]
[ "<s>", "const", "ARCSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "ARC", "ARC" ]	ARCTargetMachine	getSubtargetImpl	ARC	MPU	LLVM	10,364	17	1	[]
[ "<s>", "void", "LC3bMCInstLower", "::", "Initialize", "(", "Mangler", "", "M", ",", "MCContext", "", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "LC3b", "LC3b" ]	LC3bMCInstLower	Initialize	LC3b	CPU	LLVM	10,365	23	1	[]
[ "<s>", "static", "void", "ia64_init_dfa_pre_cycle_insn", "(", "void", ")", "{", "if", "(", "temp_dfa_state", "==", "NULL", ")", "{", "dfa_state_size", "=", "state_size", "(", ")", ";", "temp_dfa_state", "=", "xmalloc", "(", "dfa_state_size", ")", ";", "prev_cy...	[ "The", "following", "function", "initiates", "variable", "`", "dfa_pre_cycle_insn", "'", "." ]	[ "ia64", "3" ]	ia64	ia64_init_dfa_pre_cycle_insn	ia64	CPU	GCC	10,366	92	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ")", "{", "return", "false", ";", "}", "const", "AVRSubtarget", "&", "STI", "=",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AVR", "AVR", "AVR", "AVR::DREGSRegClass", "AVR::COPY", "AVR::SP", "AVR::COPY", "AVR::SP" ]	AVRFrameLowering	runOnMachineFunction	AVR	MPU	LLVM	10,367	209	1	[]
[ "<s>", "unsigned", "AGCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "AGC", "AGC", "0", "\"Unhandled expression!\"", "0" ]	AGCMCCodeEmitter	getMachineOpValue	AGC	MPU	LLVM	10,368	84	1	[]
[ "<s>", "rtx", "s390_emit_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "s390_select_ccmode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "cc", ";", "if", "(", "GET_MODE...	[ "Emit", "a", "compare", "instruction", "suitable", "to", "implement", "the", "comparison", "OP0", "CODE", "OP1", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditional", "branch", "test...	[ "s390" ]	s3904	s390_emit_compare	s390	MPU	GCC	10,369	109	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2LDRi12", "0", "ARM" ]	Thumb2InstrInfo17	loadRegFromStackSlot	ARM	CPU	LLVM	10,370	204	1	[]
[ "<s>", "rtx", "or1k_initial_frame_addr", "(", ")", "{", "crtl", "->", "accesses_prior_frames", "=", "1", ";", "return", "arg_pointer_rtx", ";", "}", "</s>" ]	[ "Worker", "for", "INITIAL_FRAME_ADDRESS_RTX", ".", "Returns", "the", "RTX", "representing", "the", "address", "of", "the", "initial", "stack", "frame", "." ]	[ "or1k", "1" ]	or1k	or1k_initial_frame_addr	or1k	CPU	GCC	10,371	15	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "{", "return", "isMEMrr", "(", ")", "\|\|", "isMEMri", "(", ")", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "Sparc" ]	SparcAsmParser11	isMem	Sparc	CPU	LLVM	10,372	16	1	[]
[ "<s>", "static", "bool", "riscv_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "nregs", "=", "riscv_hard_regno_nregs", "(", "regno", ",", "mode", ")", ";", "if", "(", "GP_REG_P", "(", "regno", ...	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]	[ "riscv", "1", "1", "1", "1", "1", "0", "1", "1" ]	riscv1	riscv_hard_regno_mode_ok	riscv	CPU	GCC	10,373	313	1	[]
[ "<s>", "bool", "AVRAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", ...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "AVR", "AVR", "0", "\"This branch is not implemented yet\"", "\"Unexpected inline asm memory operand\"", "AVR::R31R30", "\"Z\"", "AVR::R29R28", "\"Wrong register class for memory operand.\"", "\"Y\"", "1", "2", "1" ]	AVRAsmPrinter	PrintAsmMemoryOperand	AVR	MPU	LLVM	10,374	172	1	[]
[ "<s>", "static", "SDValue", "WidenVector", "(", "SDValue", "V64Reg", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "V64Reg", ".", "getValueType", "(", ")", ";", "unsigned", "NarrowSize", "=", "VT", ".", "getVectorNumElements", "(", ")", ";",...	[ "Widen", "the", "vector", "up", "to", "the", "next", "power", "of", "two", "using", "INSERT_SUBVECTOR", "." ]	[ "ARM64", "MVT::getVectorVT", "2", "ISD::INSERT_SUBVECTOR", "0", "MVT::i32" ]	ARM64ISelLowering	WidenVector	ARM64	CPU	LLVM	10,375	98	1	[]
[ "<s>", "bool", "AArch64MCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unk...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "AArch64", "AArch64", "\"unknown operand type\"" ]	AArch64MCInstLower	lowerOperand	AArch64	CPU	LLVM	10,376	240	1	[]
[ "<s>", "void", "Mips16InstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "Amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "isInt", "<", "16", ">", "(", "A...	[ "Adjust", "SP", "by", "Amount", "bytes", "." ]	[ "Mips", "Mips", "16" ]	Mips16InstrInfo	adjustStackPtr	Mips	CPU	LLVM	10,377	54	1	[]
[ "<s>", "void", "altivec_expand_vec_perm_le", "(", "rtx", "operands", "[", "4", "]", ")", "{", "rtx", "notx", ",", "iorx", ",", "unspec", ";", "rtx", "target", "=", "operands", "[", "0", "]", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "...	[ "Similarly", "to", "altivec_expand_vec_perm_const_le", ",", "we", "must", "adjust", "the", "permute", "control", "vector", ".", "But", "here", "it", "'s", "not", "a", "constant", ",", "so", "we", "must", "generate", "a", "vector", "NAND", "or", "NOR", "to", ...	[ "rs6000", "4", "0", "1", "2", "3", "3" ]	rs60005	altivec_expand_vec_perm_le	rs6000	CPU	GCC	10,378	228	1	[]
[ "<s>", "static", "bool", "rs6000_lra_p", "(", "void", ")", "{", "return", "rs6000_lra_flag", ";", "}", "</s>" ]	[ "Return", "true", "if", "we", "use", "LRA", "instead", "of", "reload", "pass", "." ]	[ "rs6000" ]	rs60004	rs6000_lra_p	rs6000	CPU	GCC	10,379	11	1	[]
[ "<s>", "static", "void", "arm_emit_multi_reg_pop", "(", "unsigned", "long", "saved_regs_mask", ")", "{", "int", "num_regs", "=", "0", ";", "int", "i", ",", "j", ";", "rtx", "par", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "tmp", ",", "reg", ";"...	[ "Generate", "and", "emit", "an", "insn", "pattern", "that", "we", "will", "recognize", "as", "a", "pop_multi", ".", "SAVED_REGS_MASK", "shows", "which", "registers", "need", "to", "be", "restored", ".", "Unfortunately", ",", "since", "this", "insn", "does", ...	[ "arm", "0", "1", "1", "0", "0", "1", "16", "1", "0", "1", "0", "0", "4", "1", "0", "0", "0", "1", "1", "4", "1", "0" ]	arm1	arm_emit_multi_reg_pop	arm	CPU	GCC	10,380	408	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "int", "End", "=", "getIndirectIndexEnd", "(", "MF", ")", ";", "int", "Begin", "=", "getIndirectIn...	[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]	[ "R600", "SI", "1", "0", "1", "0", "2", "0", "3", "0", "7", "0", "15" ]	SIInstrInfo116	reserveIndirectRegisters	R600	GPU	LLVM	10,381	255	1	[]
[ "<s>", "const", "R600RegisterInfo", "&", "R600InstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "R600" ]	R600InstrInfo	getRegisterInfo	R600	GPU	LLVM	10,382	14	1	[]
[ "<s>", "const", "MCPhysReg", "", "HexagonRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegsV3", "[", "]", "=", "{", "Hexagon", "::", "R16", ",", "Hexagon", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Hexagon", "Hexagon", "Hexagon::R16", "Hexagon::R17", "Hexagon::R18", "Hexagon::R19", "Hexagon::R20", "Hexagon::R21", "Hexagon::R22", "Hexagon::R23", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27", "0", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "H...	HexagonRegisterInfo (2)	getCalleeSavedRegs	Hexagon	DSP	LLVM	10,383	120	1	[]
[ "<s>", "bool", "SparcDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch"...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "Sparc", "Sparc" ]	SparcISelDAGToDAG25	SelectInlineAsmMemoryOperand	Sparc	CPU	LLVM	10,384	95	1	[]
[ "<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "32", ";", "return", "0", ";", "}", "return", "31", ";", "}", "</s>" ]	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "AArch64", "32", "0", "31" ]	AArch64TargetTransformInfo (2)	getNumberOfRegisters	AArch64	CPU	LLVM	10,385	31	1	[]
[ "<s>", "void", "PPCDispatchGroupSBHazardRecognizer", "::", "EmitNoop", "(", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", ...	[ "EmitNoop", "-", "This", "callback", "is", "invoked", "when", "a", "noop", "was", "added", "to", "the", "instruction", "stream", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR8", "6", "0" ]	PPCHazardRecognizers22	EmitNoop	PowerPC	CPU	LLVM	10,386	83	1	[]
[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameL...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::APSR_NZCV", "ARM::R9", "ARM::D31", "ARM::D16", "15", "\"Register list not consecutive!\"", "0", "16", "ARM::D16", "ARM::GPRPairRegClass", "ARM::ZR" ]	ARMBaseRegisterInfo	getReservedRegs	ARM	CPU	LLVM	10,387	255	1	[]
[ "<s>", "void", "PIC16InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "PIC16", "PIC16", "PIC16", "PIC16::GPRRegisterClass", "PIC16::movwf", "1", "1", "PIC16::FSR16RegisterClass", "PIC16::FSR0", "PIC16::save_fsr0", "PIC16::save_fsr1", "3", "1", "\"Can't store this register to stack slot\"" ]	PIC16InstrInfo	storeRegToStackSlot	PIC16	MPU	LLVM	10,388	246	1	[]
[ "<s>", "static", "bool", "aarch64_tls_symbol_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";", "return", "SYMBOL_REF_TLS_MOD...	[ "Return", "true", "if", "SYMBOL_REF", "X", "is", "thread", "local" ]	[ "aarch64", "0" ]	aarch64	aarch64_tls_symbol_p	aarch64	CPU	GCC	10,389	37	1	[]
[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "VE", "MVT::i32" ]	VEISelLowering	getScalarShiftAmountTy	VE	CPU	LLVM	10,390	18	1	[]
[ "<s>", "bool", "LC2200AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "LC2200", "LC2200" ]	LC2200AsmBackend	mayNeedRelaxation	LC2200	CPU	LLVM	10,391	21	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "Idx", ")", "const", "{", "return", "A", ";", "}", "</s>" ]	[ "getMatchingSuperRegClass", "-", "Return", "a", "subclass", "of", "the", "specified", "register", "class", "A", "so", "that", "each", "register", "in", "it", "has", "a", "sub-register", "of", "the", "specified", "sub-register", "index", "which", "is", "in", "t...	[ "Patmos" ]	PatmosRegisterInfo	getMatchingSuperRegClass	Patmos	VLIW	LLVM	10,392	24	1	[]
[ "<s>", "const", "CSKYRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RegInfo", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "CSKY", "CSKY" ]	CSKYSubtarget	getRegisterInfo	CSKY	CPU	LLVM	10,393	14	1	[]
[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "TM", ")", "return", "false", ";", "Mod", "=", "&", "M", ";", "DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";", "MDBuilder",...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "AMDGPU", "AMDGPU", "32", "0", "32", "2048" ]	AMDGPUPromoteAlloca17	doInitialization	AMDGPU	GPU	LLVM	10,394	102	1	[]
[ "<s>", "RegisterBankInfo", "::", "InstructionMappings", "X86RegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->",...	[ "Get", "the", "alternative", "mappings", "for", "MI", "." ]	[ "X86", "X86", "0", "32", "64", "4", "8", "1", "1" ]	X86RegisterBankInfo13	getInstrAlternativeMappings	X86	CPU	LLVM	10,395	227	1	[]
[ "<s>", "void", "SystemZInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "SystemZ", "SystemZ", "SystemZ::GR128BitRegClass", "SystemZ::subreg_h64", "SystemZ::subreg_h64", "SystemZ::subreg_l64", "SystemZ::subreg_l64", "SystemZ::GRX32BitRegClass", "SystemZ::LR", "32", "SystemZ::GR64BitRegClass", "SystemZ::LGR", "SystemZ::FP32BitRegClass", "SystemZ::LDR32", "Syst...	SystemZInstrInfo26	copyPhysReg	SystemZ	CPU	LLVM	10,396	410	1	[]
[ "<s>", "const", "char", "*", "csky_output_ck801_move", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "operands", "[", "]", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "="...	[ "Output", "a", "move", "of", "a", "word", "or", "less", "value", ".", "Specific", "for", "ck801", "." ]	[ "csky", "0", "1", "\"mov\\t%0, %1\"", "0", "\"lrw\\t%0, %1\"", "\"ld.h\\t%0, %1\"", "\"ld.b\\t%0, %1\"", "\"ld.w\\t%0, %1\"", "7", "\"lrw\\t%0, %x1\\t\"", "1", "\"movi\\t%0, %1\"", "\"#\"", "\"#\"", "\"lrw\\t%0, %x1\\t\"", "1", "1", "1", "\"movi\\t%0, %1\"", "\"lrw\\t%0, %x1\...	csky	csky_output_ck801_move	csky	CPU	GCC	10,397	366	1	[]
[ "<s>", "static", "bool", "frv_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "mode1", "==", "mode2", ";", "}", "</s>" ]	[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]	[ "frv" ]	frv	frv_modes_tieable_p	frv	VLIW	GCC	10,398	17	1	[]
[ "<s>", "static", "rtx", "frv_expand_mwtacc_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", ...	[ "Expand", "MWTACC", "and", "MWTACCG", ".", "These", "builtins", "take", "an", "accumulator", "or", "accumulator", "guard", "as", "their", "first", "argument", "and", "an", "SImode", "value", "as", "their", "second", "." ]	[ "frv", "0", "1", "0", "1" ]	frv	frv_expand_mwtacc_builtin	frv	VLIW	GCC	10,399	90	1	[]

[ "<s>", "static", "parallel", "*", "nvptx_find_par", "(", "bb_insn_map_t", "*", "map", ",", "parallel", "*", "par", ",", "basic_block", "block", ")", "{", "if", "(", "block", "->", "flags", "&", "BB_VISITED", ")", "return", "par", ";", "block", "->", "fla...

[ "See", "also", "'gcc/omp-oacc-neuter-broadcast.cc", ":", "omp_sese_find_par", "'", "." ]

[ "nvptx", "0", "0", "0", "0", "0", "0" ]

nvptx6

nvptx_find_par

nvptx

GPU

GCC

10,300

273

1

[]

[ "<s>", "bool", "isAndroid", "(", ")", "const", "{", "return", "IsAndroid", ";", "}", "</s>" ]

[ "Tests", "whether", "the", "target", "is", "Android", "." ]

[ "Mips" ]

MipsSubtarget11

isAndroid

Mips

CPU

LLVM

10,301

10

1

[]

[ "<s>", "MCS51", "::", "Fixups", "MCS51MCExpr", "::", "getFixupKind", "(", ")", "const", "{", "MCS51", "::", "Fixups", "Kind", "=", "MCS51", "::", "Fixups", "::", "LastTargetFixupKind", ";", "switch", "(", "getKind", "(", ")", ")", "{", "case", "VK_MCS51_LO...

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "MCS51", "MCS51::Fixups", "MCS51", "MCS51::Fixups", "MCS51::Fixups", "MCS51", "MCS51::fixup_lo8_ldi_neg", "MCS51::fixup_lo8_ldi", "MCS51", "MCS51::fixup_hi8_ldi_neg", "MCS51::fixup_hi8_ldi", "MCS51", "MCS51::fixup_hh8_ldi_neg", "MCS51::fixup_hh8_ldi", "MCS51", "MCS51::fixup_ms8_ldi_neg...

MCS51MCExpr

getFixupKind

MCS51

MPU

LLVM

10,302

210

1

[]

[ "<s>", "static", "bool", "pa_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "28", "||", "(", "!", "TARGET_SOFT_FLOAT", "&&", "regno", "==", "32", ")", ")", "return", "true", ";", "return", "false", ...

[ "Implement", "the", "TARGET_FUNCTION_VALUE_REGNO_P", "hook", "." ]

[ "pa", "28", "32" ]

pa

pa_function_value_regno_p

pa

CPU

GCC

10,303

32

1

[]

[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillS...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_F64", "WebAssembly::V128RegClass", "WebAssembly::COPY_V128...

WebAssemblyInstrInfo37

copyPhysReg

WebAssembly

Virtual ISA

LLVM

10,304

240

1

[]

[ "<s>", "static", "machine_mode", "s390_promote_function_mode", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", ...

[ "Function", "arguments", "and", "return", "values", "are", "promoted", "to", "word", "size", "." ]

[ "s390" ]

s390

s390_promote_function_mode

s390

MPU

GCC

10,305

62

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Cpu0" ]

Cpu0TargetMachine1

getDataLayout

Cpu0

CPU

LLVM

10,306

14

1

[]

[ "<s>", "static", "void", "arm_asm_init_sections", "(", "void", ")", "{", "exception_section", "=", "get_unnamed_section", "(", "0", ",", "output_section_asm_op", ",", "\"\\t.handlerdata\"", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_ASM_INITIALIZE_SECTIONS", "." ]

[ "arm", "0", "\"\\t.handlerdata\"" ]

arm4

arm_asm_init_sections

arm

CPU

GCC

10,307

19

1

[]

[ "<s>", "void", "LEGMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "LEG", "LEG", "4", "\"Unexpected instruction size!\"" ]

LEGMCCodeEmitter

encodeInstruction

LEG

CPU

LLVM

10,308

91

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".hsa_code_object_version\"", ")", "return", "ParseDirectiveH...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AMDGPU", "AMDGPU", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".hsatext\"", "\".text\"" ]

AMDGPUAsmParser

ParseDirective

AMDGPU

GPU

LLVM

10,309

70

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "X86" ]

X86AsmParser (2)2

isReg

X86

CPU

LLVM

10,310

12

1

[]

[ "<s>", "static", "SDValue", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "const", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "RVLocs", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl"...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "XCore", "4", "0", "1", "2", "0", "4", "0", "MVT::i32", "MVT::Other", "4", "MVT::i32", "XCoreISD::LDWSP", "1", "ISD::TokenFactor", "MVT::Other" ]

XCoreISelLowering (2)1

LowerCallResult

XCore

MPU

LLVM

10,311

349

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_function_arg_alignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "type", ")", "return", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "if", "(", "integer_zerop", "(", "TYPE_S...

[ "Given", "MODE", "and", "TYPE", "of", "a", "function", "argument", ",", "return", "the", "alignment", "in", "bits", ".", "The", "idea", "is", "to", "suppress", "any", "stronger", "alignment", "requested", "by", "the", "user", "and", "opt", "for", "the", ...

[ "aarch64", "0", "0" ]

aarch644

aarch64_function_arg_alignment

aarch64

CPU

GCC

10,312

133

1

[]

[ "<s>", "void", "AlphaInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const",...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Alpha", "Alpha", "Alpha::F4RCRegisterClass", "Alpha::LDS", "Alpha::F31", "Alpha::F8RCRegisterClass", "Alpha::LDT", "Alpha::F31", "Alpha::GPRCRegisterClass", "Alpha::LDQ", "Alpha::F31", "\"Unhandled register class\"" ]

AlphaInstrInfo1

loadRegFromStackSlot

Alpha

MPU

LLVM

10,313

171

1

[]

[ "<s>", "void", "alpha_split_compare_and_swap", "(", "rtx", "retval", ",", "rtx", "mem", ",", "rtx", "oldval", ",", "rtx", "newval", ",", "rtx", "scratch", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "rtx", "label1", "...

[ "Expand", "a", "compare", "and", "swap", "operation", "." ]

[ "alpha", "0", "0" ]

alpha3

alpha_split_compare_and_swap

alpha

MPU

GCC

10,314

216

1

[]

[ "<s>", "static", "rtx", "sh_delegitimize_address", "(", "rtx", "orig_x", ")", "{", "rtx", "x", ",", "y", ";", "orig_x", "=", "delegitimize_mem_from_attrs", "(", "orig_x", ")", ";", "x", "=", "orig_x", ";", "if", "(", "MEM_P", "(", "x", ")", ")", "x", ...

[ "In", "the", "name", "of", "slightly", "smaller", "debug", "output", ",", "and", "to", "cater", "to", "general", "assembler", "lossage", ",", "recognize", "various", "UNSPEC", "sequences", "and", "turn", "them", "back", "into", "a", "direct", "symbol", "refe...

[ "sh", "0", "0", "1", "1", "1", "0", "0", "1", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "1", "0", "0" ]

sh5

sh_delegitimize_address

sh

CPU

GCC

10,315

278

1

[]

[ "<s>", "const", "MachineOperand", "*", "getNamedOperand", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpName", ")", "const", "{", "return", "getNamedOperand", "(", "const_cast", "<", "MachineInstr", "&", ">", "(", "MI", ")", ",", "OpName", ")"...

[ "Returns", "the", "operand", "named", "Op", "." ]

[ "HSAIL" ]

HSAILInstrInfo

getNamedOperand

HSAIL

Virtual ISA

LLVM

10,316

31

1

[]

[ "<s>", "static", "bool", "rs6000_is_costly_dependence", "(", "dep_t", "dep", ",", "int", "cost", ",", "int", "distance", ")", "{", "rtx", "insn", ";", "rtx", "next", ";", "rtx", "load_mem", ",", "str_mem", ";", "if", "(", "rs6000_sched_costly_dep", "==", "...

[ "Returns", "whether", "the", "dependence", "between", "INSN", "and", "NEXT", "is", "considered", "costly", "by", "the", "given", "target", "." ]

[ "rs6000" ]

rs6000

rs6000_is_costly_dependence

rs6000

CPU

GCC

10,317

147

1

[]

[ "<s>", "void", "cris_notice_update_cc", "(", "rtx", "exp", ",", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_cc", "attrval", "=", "get_attr_cc", "(", "insn", ")", ";", "if", "(", "TARGET_CCINIT", ")", "{", "CC_STATUS_INIT", ";", "if", "(", "attrval", ...

[ "This", "function", "looks", "into", "the", "pattern", "to", "see", "how", "this", "insn", "affects", "condition", "codes", ".", "Used", "when", "to", "eliminate", "test", "insns", "before", "a", "condition-code", "user", ",", "such", "as", "a", "``", "scc...

[ "cris", "0", "0", "\"unknown cc_attr value\"" ]

cris

cris_notice_update_cc

cris

MPU

GCC

10,318

155

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCInstFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimple...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "PowerPC", "\"relaxInstruction() unimplemented\"" ]

PPCAsmBackend28

fixupNeedsRelaxation

PowerPC

CPU

LLVM

10,319

29

1

[]

[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "Op", ",", "unsigned", "Kind", ")", "{", "AMDGPUOperand", "&", "Operand", "=", "(", "AMDGPUOperand", "&", ")", "Op", ";", "switch", "(", "Kind", ")", "{",...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAsmParser23

validateTargetOperandClass

AMDGPU

GPU

LLVM

10,320

231

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "TL45FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "Register", "SPReg",...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "TL45", "TL45", "TL45::sp", "0", "0", "TL45::ADJCALLSTACKDOWN" ]

TL45FrameLowering

eliminateCallFramePseudoInstr

TL45

MPU

LLVM

10,321

122

1

[]

[ "<s>", "EVT", "SITargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i1", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "R600", "SI", "MVT::i1" ]

SIISelLowering104

getSetCCResultType

R600

GPU

LLVM

10,322

16

1

[]

[ "<s>", "void", "TVMFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "LLVMContext", "&", "C", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "const"...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "TVM", "TVM", "TVM", "0", "\"tvm_raw_func\"", "\"Raw function requires stack\"", "TVM::isArgument", "TVM::LOGSTR", "TVM::I257RegClass", "TVM::GETGLOB", "5", "TVM::I257RegClass", "128", "TVM::ADDCONST", "TVM::I257RegClass", "TVM::CONST_I257", "TVM::SUB", "TVM::SETGLOB", "5" ]

TVMFrameLowering

emitPrologue

TVM

Virtual ISA

LLVM

10,323

395

1

[]

[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "AMDGPUSubtarget", "&", "STM", "=", "TM", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "STM", ".", "dumpCode...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "\"@\"", "\":\"", "\".AMDGPU.config\"", "0", "SI" ]

AMDGPUAsmPrinter14

runOnMachineFunction

R600

GPU

LLVM

10,324

155

1

[]

[ "<s>", "bool", "KudeyarFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "Kudeyar", "Kudeyar" ]

KudeyarFrameLowering

hasReservedCallFrame

Kudeyar

CPU

LLVM

10,325

25

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_CLEANUP_VSETVLI_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RI5CY", "RISCV" ]

RISCVCleanupVSETVLI

getPassName

RI5CY

CPU

LLVM

10,326

11

1

[]

[ "<s>", "PreservedAnalyses", "AMDGPUAlwaysInlinePass", "::", "run", "(", "Module", "&", "M", ",", "ModuleAnalysisManager", "&", "AM", ")", "{", "alwaysInlineImpl", "(", "M", ",", "GlobalOpt", ")", ";", "return", "PreservedAnalyses", "::", "all", "(", ")", ";", ...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAlwaysInlinePass11

run

AMDGPU

GPU

LLVM

10,327

29

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "C", "-...

[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine89

createPostMachineScheduler

AMDGPU

GPU

LLVM

10,328

54

1

[]

[ "<s>", "static", "bool", "sparc_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_ARCH32", ")", "return", "(", "("...

[ "Handle", "the", "TARGET_PASS_BY_REFERENCE", "target", "hook", ".", "Specify", "whether", "to", "pass", "the", "argument", "by", "reference", "." ]

[ "sparc", "8", "8", "16", "16" ]

sparc4

sparc_pass_by_reference

sparc

CPU

GCC

10,329

116

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CAHP Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "CAHP", "\"CAHP Assembly Printer\"" ]

CAHPAsmPrinter

getPassName

CAHP

CPU

LLVM

10,330

11

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "usesConstantBus", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineOperand", "&", "MO", ",", "const", "MCOperandInfo", "&", "OpInfo", ")", "const", "{", "if", "(", "MO", ".", "isImm", "(", ")", ")"...

[ "Returns", "true", "if", "this", "operand", "uses", "the", "constant", "bus", "." ]

[ "AMDGPU", "SI", "AMDGPU::SGPR_NULL", "AMDGPU::M0", "AMDGPU::VCC", "AMDGPU::VCC_LO", "AMDGPU::SReg_32RegClass", "AMDGPU::SReg_64RegClass" ]

SIInstrInfo11

usesConstantBus

AMDGPU

GPU

LLVM

10,331

179

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", ...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "ARM", "ARM", "ARM", "ARM", "0", "ARM::t2LDMIA_UPD", "ARM::LDMIA_UPD", "ARM::t2LDR_POST", "ARM::LDR_POST_IMM", "ARM::VLDMDIA_UPD", "0", "ARM", "ARM", "0", "ARM", "0" ]

ARMFrameLowering101

restoreCalleeSavedRegisters

ARM

CPU

LLVM

10,332

213

1

[]

[ "<s>", "void", "tilepro_expand_unaligned_load", "(", "rtx", "dest_reg", ",", "rtx", "mem", ",", "HOST_WIDE_INT", "bitsize", ",", "HOST_WIDE_INT", "bit_offset", ",", "bool", "sign", ")", "{", "machine_mode", "mode", ";", "rtx", "addr_lo", ",", "addr_hi", ";", "...

[ "Expand", "unaligned", "loads", "." ]

[ "tilepro", "2", "0", "1", "8", "0", "4", "0", "1", "4", "0", "32", "32" ]

tilepro

tilepro_expand_unaligned_load

tilepro

VLIW

GCC

10,333

502

1

[]

[ "<s>", "static", "rtx", "sched_get_mem_operand", "(", "rtx_insn", "*", "insn", ",", "bool", "must_read_p", ",", "bool", "must_write_p", ")", "{", "bool", "opx_p", ";", "bool", "opy_p", ";", "opx_p", "=", "false", ";", "opy_p", "=", "false", ";", "if", "(...

[ "Return", "X", "or", "Y", "(", "depending", "on", "OPX_P", ")", "operand", "of", "INSN", ",", "if", "it", "is", "a", "MEM", ",", "or", "NULL", "overwise", "." ]

[ "m68k" ]

m68k

sched_get_mem_operand

m68k

MPU

GCC

10,334

103

1

[]

[ "<s>", "static", "enum", "attr_op_type", "sched_get_opxy_mem_type", "(", "rtx_insn", "*", "insn", ",", "bool", "opx_p", ")", "{", "if", "(", "opx_p", ")", "{", "switch", "(", "get_attr_opx_type", "(", "insn", ")", ")", "{", "case", "OPX_TYPE_NONE", ":", "c...

[ "Return", "operand", "X", "or", "Y", "(", "depending", "on", "OPX_P", ")", "of", "INSN", ",", "if", "it", "is", "a", "MEM", ",", "or", "NULL", "overwise", "." ]

[ "m68k" ]

m68k

sched_get_opxy_mem_type

m68k

MPU

GCC

10,335

137

1

[]

[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86RegisterInfo26

getCallPreservedMask

X86

CPU

LLVM

10,336

424

1

[]

[ "<s>", "rtx", "aarch64_final_eh_return_addr", "(", "void", ")", "{", "HOST_WIDE_INT", "fp_offset", ";", "aarch64_layout_frame", "(", ")", ";", "fp_offset", "=", "cfun", "->", "machine", "->", "frame", ".", "frame_size", "-", "cfun", "->", "machine", "->", "fra...

[ "Return", "the", "place", "to", "copy", "the", "exception", "unwinding", "return", "address", "to", ".", "This", "will", "probably", "be", "a", "stack", "slot", ",", "but", "could", "(", "in", "theory", "be", "the", "return", "register", ")", "." ]

[ "aarch64", "0", "2" ]

aarch642

aarch64_final_eh_return_addr

aarch64

CPU

GCC

10,337

123

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "override", "{", "AArch64FI", "=", "F", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", "F", ")", ";", "}...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64AsmPrinter (2)

runOnMachineFunction

AArch64

CPU

LLVM

10,338

29

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MSP430 Branch Selector\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "MSP430", "\"MSP430 Branch Selector\"" ]

MSP430BranchSelector14

getPassName

MSP430

MPU

LLVM

10,339

11

1

[]

[ "<s>", "int", "avr_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "(", "cfun", "->", "machine", "->", "is_interrupt", "||", "cfun", "->", "machine", "->", "is_signal", ")", "&&", "!", "df_r...

[ "Return", "nonzero", "if", "register", "OLD_REG", "can", "be", "renamed", "to", "register", "NEW_REG", "." ]

[ "avr", "0", "1", "1", "0", "1" ]

avr

avr_hard_regno_rename_ok

avr

MPU

GCC

10,340

77

1

[]

[ "<s>", "static", "bool", "s390_keep_leaf_when_profiled", "(", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "We", "call", "mcount", "before", "the", "function", "prologue", ".", "So", "a", "profiled", "leaf", "function", "should", "stay", "a", "leaf", "function", "." ]

[ "s390" ]

s390

s390_keep_leaf_when_profiled

s390

MPU

GCC

10,341

10

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "VETargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "VE", "VE", "1", "0", "VE::I64RegClass", "VE::V64RegClass", "0U" ]

VEISelLowering11

getRegForInlineAsmConstraint

VE

CPU

LLVM

10,342

116

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "arm_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "machine", ";", "machine", "=", "(", "machine_function", "*", ")", "ggc_alloc_cleared", "(", "sizeof", "(", "machine_function", ...

[ "Functions", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]

[ "arm" ]

arm3

arm_init_machine_status

arm

CPU

GCC

10,343

38

1

[]

[ "<s>", "Register", "M68kIncomingValueHandler", "::", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "{", "auto", "&", "MFI", "=", "MIRBuilder", ".", "ge...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "M68k", "M68k", "ISD::ArgFlagsTy", "0", "0" ]

M68kCallLowering

getStackAddress

M68k

MPU

LLVM

10,344

135

1

[]

[ "<s>", "bool", "SparcInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "Sparc", "Sparc", "0", "0", "0", "0" ]

SparcInstrInfo1

analyzeBranch

Sparc

CPU

LLVM

10,345

387

1

[]

[ "<s>", "const", "char", "*", "pa_output_mod_insn", "(", "int", "unsignedp", ",", "rtx_insn", "*", "insn", ")", "{", "if", "(", "unsignedp", ")", "{", "import_milli", "(", "remU", ")", ";", "return", "pa_output_millicode_call", "(", "insn", ",", "gen_rtx_SYMB...

[ "Output", "a", "$", "$", "rem", "millicode", "to", "do", "mod", "." ]

[ "pa", "\"$$remU\"", "\"$$remI\"" ]

pa

pa_output_mod_insn

pa

CPU

GCC

10,346

59

1

[]

[ "<s>", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]

[ "PowerPC" ]

PPCInstrInfo

isProfitableToDupForIfCvt

PowerPC

CPU

LLVM

10,347

22

1

[]

[ "<s>", "static", "machine_mode", "avr_addr_space_address_mode", "(", "addr_space_t", "as", ")", "{", "return", "avr_addrspace", "[", "as", "]", ".", "pointer_size", "==", "3", "?", "PSImode", ":", "HImode", ";", "}", "</s>" ]

[ "Implement", "`", "TARGET_ADDR_SPACE_ADDRESS_MODE", "'", "." ]

[ "avr", "3" ]

avr4

avr_addr_space_address_mode

avr

MPU

GCC

10,348

23

1

[]

[ "<s>", "int", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(",...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2" ]

RISCVFrameLowering10

getFrameIndexReference

RISCV

CPU

LLVM

10,349

218

1

[]

[ "<s>", "bool", "RISCVRegisterInfo", "::", "isConstantPhysReg", "(", "MCRegister", "PhysReg", ")", "const", "{", "return", "PhysReg", "==", "RISCV", "::", "X0", "||", "PhysReg", "==", "RISCV", "::", "C0", ";", "}", "</s>" ]

[ "Returns", "true", "if", "PhysReg", "is", "unallocatable", "and", "constant", "throughout", "the", "function", "." ]

[ "RISCV", "RISCV", "RISCV::X0", "RISCV::C0" ]

RISCVRegisterInfo17

isConstantPhysReg

RISCV

CPU

LLVM

10,350

24

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", "Align", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "{...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "X86", "X86", "128", "256", "16" ]

X86ISelLowering (2)6

allowsMisalignedMemoryAccesses

X86

CPU

LLVM

10,351

132

1

[]

[ "<s>", "MCSymbol", "*", "OR1KMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

[ "OR1K", "OR1K" ]

OR1KMCInstLower

GetExternalSymbolSymbol

OR1K

CPU

LLVM

10,352

26

1

[]

[ "<s>", "static", "void", "mips_74k_agen_reorder", "(", "rtx_insn", "*", "*", "ready", ",", "int", "nready", ")", "{", "int", "i", ";", "int", "store_pos", ",", "load_pos", ";", "store_pos", "=", "-", "1", ";", "load_pos", "=", "-", "1", ";", "for", "...

[ "A", "TUNE_74K", "helper", "function", ".", "The", "74K", "AGEN", "pipeline", "likes", "multiple", "loads", "to", "be", "grouped", "together", ",", "and", "multiple", "stores", "to", "be", "grouped", "together", ".", "Swap", "things", "around", "in", "the", ...

[ "mips", "1", "1", "1", "0", "1", "1", "1", "1", "4", "4" ]

mips

mips_74k_agen_reorder

mips

CPU

GCC

10,353

169

1

[]

[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]

[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...

[ "M88k" ]

M88kMCExpr

findAssociatedFragment

M88k

MPU

LLVM

10,354

18

1

[]

[ "<s>", "void", "PPCMIPeephole", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", "...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "PowerPC", "PPC", "PPC", "\"*** PowerPC MI peephole pass ***\\n\\n\"" ]

PPCMIPeephole (2)

initialize

PowerPC

CPU

LLVM

10,355

58

1

[]

[ "<s>", "void", "SystemZPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSystemZShortenInstPass", "(", "getSystemZTargetMachine", "(", ")", ")", ",", "false", "...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine10

addPreEmitPass

SystemZ

CPU

LLVM

10,356

78

1

[]

[ "<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]

[ "Hexagon" ]

HexagonRegisterInfo1

trackLivenessAfterRegAlloc

Hexagon

DSP

LLVM

10,357

14

1

[]

[ "<s>", "void", "ARMAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "ARM", "ARM", "\"Invalid fixup offset!\"", "support::big", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "support::little", "1", "8", "0xff" ]

ARMAsmBackend21

applyFixup

ARM

CPU

LLVM

10,358

212

1

[]

[ "<s>", "unsigned", "LanaiInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "Lanai", "::", "LDW_RI", ")", "if", "(", "MI",...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Lanai", "Lanai", "Lanai::LDW_RI", "1", "2", "2", "0", "1", "0", "0" ]

LanaiInstrInfo (2)

isLoadFromStackSlot

Lanai

CPU

LLVM

10,359

96

1

[]

[ "<s>", "unsigned", "MMIXMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "MMIX", "MMIX", "\"Unhandled expression!\"", "0" ]

MMIXMCCodeEmitter

getMachineOpValue

MMIX

CPU

LLVM

10,360

83

1

[]

[ "<s>", "bool", "Mips16FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "isInt", "<", "15", ">", "(",...

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "Mips", "Mips", "15" ]

Mips16FrameLowering

hasReservedCallFrame

Mips

CPU

LLVM

10,361

44

1

[]

[ "<s>", "const", "RegisterBank", "&", "ARMRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "ARM", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "G...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "ARM", "ARM", "ARM", "ARM::GPRRegBankID", "ARM::FPRRegBankID", "\"Unsupported register kind\"", "\"Switch should handle all register classes\"" ]

ARMRegisterBankInfo16

getRegBankFromRegClass

ARM

CPU

LLVM

10,362

81

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::STWFI", "0" ]

XCoreInstrInfo20

storeRegToStackSlot

XCore

MPU

LLVM

10,363

163

1

[]

[ "<s>", "const", "ARCSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "ARC", "ARC" ]

ARCTargetMachine

getSubtargetImpl

ARC

MPU

LLVM

10,364

17

1

[]

[ "<s>", "void", "LC3bMCInstLower", "::", "Initialize", "(", "Mangler", "*", "M", ",", "MCContext", "*", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "LC3b", "LC3b" ]

LC3bMCInstLower

Initialize

LC3b

CPU

LLVM

10,365

23

1

[]

[ "<s>", "static", "void", "ia64_init_dfa_pre_cycle_insn", "(", "void", ")", "{", "if", "(", "temp_dfa_state", "==", "NULL", ")", "{", "dfa_state_size", "=", "state_size", "(", ")", ";", "temp_dfa_state", "=", "xmalloc", "(", "dfa_state_size", ")", ";", "prev_cy...

[ "The", "following", "function", "initiates", "variable", "`", "dfa_pre_cycle_insn", "'", "." ]

[ "ia64", "3" ]

ia64

ia64_init_dfa_pre_cycle_insn

ia64

CPU

GCC

10,366

92

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ")", "{", "return", "false", ";", "}", "const", "AVRSubtarget", "&", "STI", "=",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AVR", "AVR", "AVR", "AVR::DREGSRegClass", "AVR::COPY", "AVR::SP", "AVR::COPY", "AVR::SP" ]

AVRFrameLowering

runOnMachineFunction

AVR

MPU

LLVM

10,367

209

1

[]

[ "<s>", "unsigned", "AGCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "AGC", "AGC", "0", "\"Unhandled expression!\"", "0" ]

AGCMCCodeEmitter

getMachineOpValue

AGC

MPU

LLVM

10,368

84

1

[]

[ "<s>", "rtx", "s390_emit_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "s390_select_ccmode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "cc", ";", "if", "(", "GET_MODE...

[ "Emit", "a", "compare", "instruction", "suitable", "to", "implement", "the", "comparison", "OP0", "CODE", "OP1", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditional", "branch", "test...

[ "s390" ]

s3904

s390_emit_compare

s390

MPU

GCC

10,369

109

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2LDRi12", "0", "ARM" ]

Thumb2InstrInfo17

loadRegFromStackSlot

ARM

CPU

LLVM

10,370

204

1

[]

[ "<s>", "rtx", "or1k_initial_frame_addr", "(", ")", "{", "crtl", "->", "accesses_prior_frames", "=", "1", ";", "return", "arg_pointer_rtx", ";", "}", "</s>" ]

[ "Worker", "for", "INITIAL_FRAME_ADDRESS_RTX", ".", "Returns", "the", "RTX", "representing", "the", "address", "of", "the", "initial", "stack", "frame", "." ]

[ "or1k", "1" ]

or1k

or1k_initial_frame_addr

or1k

CPU

GCC

10,371

15

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "{", "return", "isMEMrr", "(", ")", "||", "isMEMri", "(", ")", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "Sparc" ]

SparcAsmParser11

isMem

Sparc

CPU

LLVM

10,372

16

1

[]

[ "<s>", "static", "bool", "riscv_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "nregs", "=", "riscv_hard_regno_nregs", "(", "regno", ",", "mode", ")", ";", "if", "(", "GP_REG_P", "(", "regno", ...

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]

[ "riscv", "1", "1", "1", "1", "1", "0", "1", "1" ]

riscv1

riscv_hard_regno_mode_ok

riscv

CPU

GCC

10,373

313

1

[]

[ "<s>", "bool", "AVRAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", ...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "AVR", "AVR", "0", "\"This branch is not implemented yet\"", "\"Unexpected inline asm memory operand\"", "AVR::R31R30", "\"Z\"", "AVR::R29R28", "\"Wrong register class for memory operand.\"", "\"Y\"", "1", "2", "1" ]

AVRAsmPrinter

PrintAsmMemoryOperand

AVR

MPU

LLVM

10,374

172

1

[]

[ "<s>", "static", "SDValue", "WidenVector", "(", "SDValue", "V64Reg", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "V64Reg", ".", "getValueType", "(", ")", ";", "unsigned", "NarrowSize", "=", "VT", ".", "getVectorNumElements", "(", ")", ";",...

[ "Widen", "the", "vector", "up", "to", "the", "next", "power", "of", "two", "using", "INSERT_SUBVECTOR", "." ]

[ "ARM64", "MVT::getVectorVT", "2", "ISD::INSERT_SUBVECTOR", "0", "MVT::i32" ]

ARM64ISelLowering

WidenVector

ARM64

CPU

LLVM

10,375

98

1

[]

[ "<s>", "bool", "AArch64MCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unk...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "AArch64", "AArch64", "\"unknown operand type\"" ]

AArch64MCInstLower

lowerOperand

AArch64

CPU

LLVM

10,376

240

1

[]

[ "<s>", "void", "Mips16InstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "Amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "isInt", "<", "16", ">", "(", "A...

[ "Adjust", "SP", "by", "Amount", "bytes", "." ]

[ "Mips", "Mips", "16" ]

Mips16InstrInfo

adjustStackPtr

Mips

CPU

LLVM

10,377

54

1

[]

[ "<s>", "void", "altivec_expand_vec_perm_le", "(", "rtx", "operands", "[", "4", "]", ")", "{", "rtx", "notx", ",", "iorx", ",", "unspec", ";", "rtx", "target", "=", "operands", "[", "0", "]", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "...

[ "Similarly", "to", "altivec_expand_vec_perm_const_le", ",", "we", "must", "adjust", "the", "permute", "control", "vector", ".", "But", "here", "it", "'s", "not", "a", "constant", ",", "so", "we", "must", "generate", "a", "vector", "NAND", "or", "NOR", "to", ...

[ "rs6000", "4", "0", "1", "2", "3", "3" ]

rs60005

altivec_expand_vec_perm_le

rs6000

CPU

GCC

10,378

228

1

[]

[ "<s>", "static", "bool", "rs6000_lra_p", "(", "void", ")", "{", "return", "rs6000_lra_flag", ";", "}", "</s>" ]

[ "Return", "true", "if", "we", "use", "LRA", "instead", "of", "reload", "pass", "." ]

[ "rs6000" ]

rs60004

rs6000_lra_p

rs6000

CPU

GCC

10,379

11

1

[]

[ "<s>", "static", "void", "arm_emit_multi_reg_pop", "(", "unsigned", "long", "saved_regs_mask", ")", "{", "int", "num_regs", "=", "0", ";", "int", "i", ",", "j", ";", "rtx", "par", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "tmp", ",", "reg", ";"...

[ "Generate", "and", "emit", "an", "insn", "pattern", "that", "we", "will", "recognize", "as", "a", "pop_multi", ".", "SAVED_REGS_MASK", "shows", "which", "registers", "need", "to", "be", "restored", ".", "Unfortunately", ",", "since", "this", "insn", "does", ...

[ "arm", "0", "1", "1", "0", "0", "1", "16", "1", "0", "1", "0", "0", "4", "1", "0", "0", "0", "1", "1", "4", "1", "0" ]

arm1

arm_emit_multi_reg_pop

arm

CPU

GCC

10,380

408

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "int", "End", "=", "getIndirectIndexEnd", "(", "MF", ")", ";", "int", "Begin", "=", "getIndirectIn...

[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]

[ "R600", "SI", "1", "0", "1", "0", "2", "0", "3", "0", "7", "0", "15" ]

SIInstrInfo116

reserveIndirectRegisters

R600

GPU

LLVM

10,381

255

1

[]

[ "<s>", "const", "R600RegisterInfo", "&", "R600InstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "R600" ]

R600InstrInfo

getRegisterInfo

R600

GPU

LLVM

10,382

14

1

[]

[ "<s>", "const", "MCPhysReg", "*", "HexagonRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegsV3", "[", "]", "=", "{", "Hexagon", "::", "R16", ",", "Hexagon", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Hexagon", "Hexagon", "Hexagon::R16", "Hexagon::R17", "Hexagon::R18", "Hexagon::R19", "Hexagon::R20", "Hexagon::R21", "Hexagon::R22", "Hexagon::R23", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27", "0", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "H...

HexagonRegisterInfo (2)

getCalleeSavedRegs

Hexagon

DSP

LLVM

10,383

120

1

[]

[ "<s>", "bool", "SparcDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch"...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "Sparc", "Sparc" ]

SparcISelDAGToDAG25

SelectInlineAsmMemoryOperand

Sparc

CPU

LLVM

10,384

95

1

[]

[ "<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "32", ";", "return", "0", ";", "}", "return", "31", ";", "}", "</s>" ]

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "AArch64", "32", "0", "31" ]

AArch64TargetTransformInfo (2)

getNumberOfRegisters

AArch64

CPU

LLVM

10,385

31

1

[]

[ "<s>", "void", "PPCDispatchGroupSBHazardRecognizer", "::", "EmitNoop", "(", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", ...

[ "EmitNoop", "-", "This", "callback", "is", "invoked", "when", "a", "noop", "was", "added", "to", "the", "instruction", "stream", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR8", "6", "0" ]

PPCHazardRecognizers22

EmitNoop

PowerPC

CPU

LLVM

10,386

83

1

[]

[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameL...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::APSR_NZCV", "ARM::R9", "ARM::D31", "ARM::D16", "15", "\"Register list not consecutive!\"", "0", "16", "ARM::D16", "ARM::GPRPairRegClass", "ARM::ZR" ]

ARMBaseRegisterInfo

getReservedRegs

ARM

CPU

LLVM

10,387

255

1

[]

[ "<s>", "void", "PIC16InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "PIC16", "PIC16", "PIC16", "PIC16::GPRRegisterClass", "PIC16::movwf", "1", "1", "PIC16::FSR16RegisterClass", "PIC16::FSR0", "PIC16::save_fsr0", "PIC16::save_fsr1", "3", "1", "\"Can't store this register to stack slot\"" ]

PIC16InstrInfo

storeRegToStackSlot

PIC16

MPU

LLVM

10,388

246

1

[]

[ "<s>", "static", "bool", "aarch64_tls_symbol_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";", "return", "SYMBOL_REF_TLS_MOD...

[ "Return", "true", "if", "SYMBOL_REF", "X", "is", "thread", "local" ]

[ "aarch64", "0" ]

aarch64

aarch64_tls_symbol_p

aarch64

CPU

GCC

10,389

37

1

[]

[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "VE", "MVT::i32" ]

VEISelLowering

getScalarShiftAmountTy

VE

CPU

LLVM

10,390

18

1

[]

[ "<s>", "bool", "LC2200AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "LC2200", "LC2200" ]

LC2200AsmBackend

mayNeedRelaxation

LC2200

CPU

LLVM

10,391

21

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "*", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "Idx", ")", "const", "{", "return", "A", ";", "}", "</s>" ]

[ "getMatchingSuperRegClass", "-", "Return", "a", "subclass", "of", "the", "specified", "register", "class", "A", "so", "that", "each", "register", "in", "it", "has", "a", "sub-register", "of", "the", "specified", "sub-register", "index", "which", "is", "in", "t...

[ "Patmos" ]

PatmosRegisterInfo

getMatchingSuperRegClass

Patmos

VLIW

LLVM

10,392

24

1

[]

[ "<s>", "const", "CSKYRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RegInfo", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "CSKY", "CSKY" ]

CSKYSubtarget

getRegisterInfo

CSKY

CPU

LLVM

10,393

14

1

[]

[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "TM", ")", "return", "false", ";", "Mod", "=", "&", "M", ";", "DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";", "MDBuilder",...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "AMDGPU", "AMDGPU", "32", "0", "32", "2048" ]

AMDGPUPromoteAlloca17

doInitialization

AMDGPU

GPU

LLVM

10,394

102

1

[]

[ "<s>", "RegisterBankInfo", "::", "InstructionMappings", "X86RegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->",...

[ "Get", "the", "alternative", "mappings", "for", "MI", "." ]

[ "X86", "X86", "0", "32", "64", "4", "8", "1", "1" ]

X86RegisterBankInfo13

getInstrAlternativeMappings

X86

CPU

LLVM

10,395

227

1

[]

[ "<s>", "void", "SystemZInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "SystemZ", "SystemZ", "SystemZ::GR128BitRegClass", "SystemZ::subreg_h64", "SystemZ::subreg_h64", "SystemZ::subreg_l64", "SystemZ::subreg_l64", "SystemZ::GRX32BitRegClass", "SystemZ::LR", "32", "SystemZ::GR64BitRegClass", "SystemZ::LGR", "SystemZ::FP32BitRegClass", "SystemZ::LDR32", "Syst...

SystemZInstrInfo26

copyPhysReg

SystemZ

CPU

LLVM

10,396

410

1

[]

[ "<s>", "const", "char", "*", "csky_output_ck801_move", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "operands", "[", "]", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "="...

[ "Output", "a", "move", "of", "a", "word", "or", "less", "value", ".", "Specific", "for", "ck801", "." ]

[ "csky", "0", "1", "\"mov\\t%0, %1\"", "0", "\"lrw\\t%0, %1\"", "\"ld.h\\t%0, %1\"", "\"ld.b\\t%0, %1\"", "\"ld.w\\t%0, %1\"", "7", "\"lrw\\t%0, %x1\\t\"", "1", "\"movi\\t%0, %1\"", "\"#\"", "\"#\"", "\"lrw\\t%0, %x1\\t\"", "1", "1", "1", "\"movi\\t%0, %1\"", "\"lrw\\t%0, %x1\...

csky

csky_output_ck801_move

csky

CPU

GCC

10,397

366

1

[]

[ "<s>", "static", "bool", "frv_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "mode1", "==", "mode2", ";", "}", "</s>" ]

[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]

[ "frv" ]

frv

frv_modes_tieable_p

frv

VLIW

GCC

10,398

17

1

[]

[ "<s>", "static", "rtx", "frv_expand_mwtacc_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", ...

[ "Expand", "MWTACC", "and", "MWTACCG", ".", "These", "builtins", "take", "an", "accumulator", "or", "accumulator", "guard", "as", "their", "first", "argument", "and", "an", "SImode", "value", "as", "their", "second", "." ]

[ "frv", "0", "1", "0", "1" ]

frv

frv_expand_mwtacc_builtin

frv

VLIW

GCC

10,399

90

1

[]