docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "unsigned", "int", "aarch64_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", "=", "aarch64_function_arg_alignment", "(", "mode", ",", "type", ")", ";", "return", "MIN", "(", ...	[ "Implement", "FUNCTION_ARG_BOUNDARY", ".", "Every", "parameter", "gets", "at", "least", "PARM_BOUNDARY", "bits", "of", "alignment", ",", "but", "will", "be", "given", "anything", "up", "to", "STACK_BOUNDARY", "bits", "if", "the", "type", "requires", "it", ".", ...	[ "aarch64" ]	aarch644	aarch64_function_arg_boundary	aarch64	CPU	GCC	11,100	37	1	[]
[ "<s>", "bool", "TOYPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createTOYPreEmit", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "TOY", "TOY", "TOY" ]	TOYTargetMachine	addPreEmitPass	TOY	CPU	LLVM	11,101	18	1	[]
[ "<s>", "void", "rl78_expand_movsi", "(", "rtx", "*", "operands", ")", "{", "rtx", "op00", ",", "op02", ",", "op10", ",", "op12", ";", "op00", "=", "rl78_subreg", "(", "HImode", ",", "operands", "[", "0", "]", ",", "SImode", ",", "0", ")", ";", "op0...	[ "Used", "by", "movsi", ".", "Split", "SImode", "moves", "into", "two", "HImode", "moves", ",", "using", "appropriate", "patterns", "for", "the", "upper", "and", "lower", "halves", "of", "symbols", "." ]	[ "rl78", "0", "0", "0", "2", "1", "1", "1", "16", "0", "1", "16", "16", "1", "0", "1", "2", "0", "1" ]	rl78	rl78_expand_movsi	rl78	MPU	GCC	11,102	230	1	[]
[ "<s>", "bool", "LanaiInstrInfo", "::", "analyzeSelect", "(", "const", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "&", "TrueOp", ",", "unsigned", "&", "FalseOp", ",", "bool", "&", "Optimizable", ...	[ "Analyze", "the", "given", "select", "instruction", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "." ]	[ "Lanai", "Lanai", "Lanai::SELECT", "\"unknown select instruction\"", "1", "2", "3" ]	LanaiInstrInfo (2)	analyzeSelect	Lanai	CPU	LLVM	11,103	74	1	[]
[ "<s>", "const", "char", "*", "riscv_output_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "enum", "rtx_code", "dest_code", ",", "src_code", ";", "enum", "machine_mode", "mode", ";", "bool", "dbl_p", ";", "dest_code", "=", "GET_CODE", "(", "dest", ...	[ "Return", "the", "appropriate", "instructions", "to", "move", "SRC", "into", "DEST", ".", "Assume", "that", "SRC", "is", "operand", "1", "and", "DEST", "is", "operand", "0", "." ]	[ "riscv", "8", "\"#\"", "\"fmv.x.d\\t%0,%1\"", "\"fmv.x.s\\t%0,%1\"", "1", "\"lbu\\t%0,%1\"", "2", "\"lhu\\t%0,%1\"", "4", "\"lw\\t%0,%1\"", "8", "\"ld\\t%0,%1\"", "\"li\\t%0,%1\"", "\"lui\\t%0,%h1\"", "\"la\\t%0,%1\"", "\"lla\\t%0,%1\"", "\"lla\\t%0,%1\"", "\"mv\\t%0,%z1\"", "\...	riscv2	riscv_output_move	riscv	CPU	GCC	11,104	418	1	[]
[ "<s>", "static", "void", "winnt_d_os_builtins", "(", "void", ")", "{", "d_add_builtin_version", "(", "\"Windows\"", ")", ";", "EXTRA_TARGET_D_OS_VERSIONS", "(", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_D_OS_VERSIONS", "for", "Windows", "targets", "." ]	[ "i386", "\"Windows\"" ]	winnt-d	winnt_d_os_builtins	i386	CPU	GCC	11,105	17	1	[]
[ "<s>", "bool", "xtensa_match_CLAMPS_imms_p", "(", "rtx", "cst_max", ",", "rtx", "cst_min", ")", "{", "int", "max", ",", "min", ";", "return", "IN_RANGE", "(", "max", "=", "exact_log2", "(", "-", "INTVAL", "(", "cst_max", ")", ")", ",", "7", ",", "22", ...	[ "Return", "true", "if", "the", "constants", "used", "in", "the", "application", "of", "smin", "(", ")", "following", "smax", "(", ")", "meet", "the", "specifications", "of", "the", "CLAMPS", "machine", "instruction", "." ]	[ "xtensa", "7", "22", "1", "7", "22" ]	xtensa1	xtensa_match_CLAMPS_imms_p	xtensa	MPU	GCC	11,106	58	1	[]
[ "<s>", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "override", "{", "const", "MCInstrDesc", "&", "MCID", "=", "std", "::", "prev", "(", "MBB", "."...	[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]	[ "Patmos", "4" ]	PatmosInstrInfo1	isProfitableToDupForIfCvt	Patmos	VLIW	LLVM	11,107	59	1	[]
[ "<s>", "bool", "R600TargetLowering", "::", "isZero", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "return", "Cst", "->", "isZero", "(", ")", ";"...	[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]	[ "AMDGPU", "R600" ]	R600ISelLowering17	isZero	AMDGPU	GPU	LLVM	11,108	64	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"RISCV RI5CY IR pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV", "\"RISCV RI5CY IR pass\"" ]	RISCVRI5CYHelpers	getPassName	RISCV	CPU	LLVM	11,109	13	1	[]
[ "<s>", "static", "bool", "frv_function_symbol_referenced_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "format", ";", "int", "length", ";", "int", "j", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "return", "SYMBOL_REF_FUNCTIO...	[ "Look", "for", "a", "SYMBOL_REF", "of", "a", "function", "in", "an", "rtx", ".", "We", "always", "want", "to", "process", "these", "separately", "from", "any", "offsets", ",", "such", "that", "we", "add", "any", "offsets", "to", "the", "function", "descr...	[ "frv", "0", "0", "0" ]	frv	frv_function_symbol_referenced_p	frv	VLIW	GCC	11,110	165	1	[]
[ "<s>", "virtual", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "EmitA64MappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "}", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "AArch64" ]	AArch64ELFStreamer14	EmitInstruction	AArch64	CPU	LLVM	11,111	29	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createX86MachObjectWriter", "(", "OS", ",", "true", ",", "object", "::", "mach", "::", "CTM_x86_64", ",", "object", "::", "mach", "::", "CSX86_ALL"...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "X86", "X86", "X86" ]	X86AsmBackend20	createObjectWriter	X86	CPU	LLVM	11,112	31	1	[]
[ "<s>", "static", "rtx", "ix86_expand_v1ti_to_ti", "(", "rtx", "x", ")", "{", "rtx", "result", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "if", "(", "TARGET_SSE2", ")", "{", "rtx", "temp", "=", "force_reg", "(", "V2DImode", ",", "gen_lowpart", "(", "V2D...	[ "Expand", "move", "of", "V1TI", "mode", "register", "X", "to", "a", "new", "TI", "mode", "register", "." ]	[ "i386" ]	i386-expand	ix86_expand_v1ti_to_ti	i386	CPU	GCC	11,113	98	1	[]
[ "<s>", "static", "bool", "m32r_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "cumulative_args_t", "dummy", "=", "pack_cumulative_args", "(", "NULL", ")", ";", "function_arg_info", "arg", "(", "const_cast", "...	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]	[ "m32r" ]	m32r	m32r_return_in_memory	m32r	MPU	GCC	11,114	43	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "WebAssemblyTargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", "{", "MVT", "EltVT", "=", "VT", ".", "getVect...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "WebAssembly", "WebAssembly", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "MVT::f32", "MVT::f64" ]	WebAssemblyISelLowering15	getPreferredVectorAction	WebAssembly	Virtual ISA	LLVM	11,115	81	1	[]
[ "<s>", "unsigned", "Tile64InstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "", "MF", ")", "const", "{", "Tile64MachineFunctionInfo", "", "FI", "=", "MF", "->", "getInfo", "<", "Tile64MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBaseR...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Tile64", "0", "T64::T64GPRFRegClass", "T64::GBR" ]	Tile64InstrInfo	getGlobalBaseReg	Tile64	VLIW	LLVM	11,116	117	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "X86", "X86", "X86::MOV8rm", "X86::MOV16rm", "X86::MOV32rm", "X86::MOV64rm", "X86::LD_Fp64m", "X86::MOVSSrm", "X86::MOVSDrm", "X86::MOVAPSrm", "X86::MOVAPDrm", "X86::MOVDQArm", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "1", "2", "3", "4", "2", "1", "3", "0", "4", "0", ...	X86InstrInfo108	isLoadFromStackSlot	X86	CPU	LLVM	11,117	208	1	[]
[ "<s>", "void", "SPUInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::STQDr128", "SPU::STQXr128", "SPU::R64CRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R64FPRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R32CRegisterClass", "SPU::STQDr32", "SPU::STQXr32", "SPU::R32FPRegisterClass",...	SPUInstrInfo10	storeRegToStackSlot	CellSPU	MPU	LLVM	11,118	309	1	[]
[ "<s>", "bool", "JVMPreAllocationFixups", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MFN", ")", "{", "MF", "=", "&", "MFN", ";", "TII", "=", "static_cast", "<", "const", "JVMInstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "JVM", "JVM", "JVM", "JVM", "\"\\n****** JVM Extend Fixups ******\\n\"" ]	JVMPreAllocationFixups	runOnMachineFunction	JVM	Virtual ISA	LLVM	11,119	96	1	[]
[ "<s>", "static", "void", "aarch64_push_regs", "(", "unsigned", "regno1", ",", "unsigned", "regno2", ",", "HOST_WIDE_INT", "adjustment", ")", "{", "rtx_insn", "*", "insn", ";", "machine_mode", "mode", "=", "aarch64_reg_save_mode", "(", "regno1", ")", ";", "if", ...	[ "Push", "registers", "numbered", "REGNO1", "and", "REGNO2", "to", "the", "stack", ",", "adjusting", "the", "stack", "pointer", "by", "ADJUSTMENT", "." ]	[ "aarch64", "0", "2", "1", "0", "1", "1", "1" ]	aarch64	aarch64_push_regs	aarch64	CPU	GCC	11,120	122	1	[]
[ "<s>", "bool", "PatmosInstrInfo", "::", "isPseudo", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "II", "=", "MI", ";", "++", "II", ";...	[ "Return", "true", "if", "this", "is", "a", "pseudo", "instruction", "that", "does", "n't", "correspond", "to", "a", "real", "machine", "instruction", "." ]	[ "Patmos", "Patmos" ]	PatmosInstrInfo	isPseudo	Patmos	VLIW	LLVM	11,121	150	1	[]
[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]	[ "NVPTX", "MVT::i32" ]	NVPTXISelLowering11	getShiftAmountTy	NVPTX	GPU	LLVM	11,122	15	1	[]
[ "<s>", "SDValue", "AAPTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "ADD", ":", "return", "Perfo...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "AAP", "AAP", "ISD::ADD" ]	AAPISelLowering	PerformDAGCombine	AAP	MPU	LLVM	11,123	48	1	[]
[ "<s>", "static", "void", "visium_conditional_register_usage", "(", "void", ")", "{", "if", "(", "!", "TARGET_SV_MODE", ")", "{", "if", "(", "visium_cpu_and_features", "==", "PROCESSOR_GR5", ")", "{", "fixed_regs", "[", "24", "]", "=", "1", ";", "fixed_regs", ...	[ "Conditionally", "modify", "the", "settings", "of", "the", "register", "file", "." ]	[ "visium", "24", "1", "25", "1", "26", "1", "27", "1", "28", "1", "24", "0", "25", "0", "26", "0", "27", "0", "28", "0", "31", "1", "31", "0", "20", "28", "1", "0" ]	visium	visium_conditional_register_usage	visium	Virtual ISA	GCC	11,124	159	1	[]
[ "<s>", "static", "bool", "s390_function_arg_float", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "s390_function_arg_size", "(", "mode", ",", "type", ")", ">", "8", ")", "return", "false", ";", "if", "(", "TARGET_SOFT_FLOAT", "...	[ "Return", "true", "if", "a", "function", "argument", "of", "type", "TYPE", "and", "mode", "MODE", "is", "to", "be", "passed", "in", "a", "floating-point", "register", ",", "if", "available", "." ]	[ "s390", "8" ]	s3905	s390_function_arg_float	s390	MPU	GCC	11,125	143	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "\"Expr shouldn't be null!\"", ")", ";", "int64_t", "Imm", "=", "0", ";", "bool", "IsConstant", "=", "false", ";", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "CAHP", "\"Expr shouldn't be null!\"", "0", "CAHP" ]	CAHPAsmParser	addExpr	CAHP	CPU	LLVM	11,126	115	1	[]
[ "<s>", "static", "tree", "c6x_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "C6X_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "c6x_builtin_decls", "[", "code", "]", "...	[ "Return", "the", "C6X", "builtin", "for", "CODE", "." ]	[ "c6x" ]	c6x	c6x_builtin_decl	c6x	VLIW	GCC	11,127	28	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVD", "&&", "\"Can only swizzle VMOVD\"", ")", ...	[ "Change", "the", "opcode", "of", "MI", "to", "execute", "in", "Domain", "." ]	[ "ARM", "ARM", "ARM::VMOVD", "\"Can only swizzle VMOVD\"", "\"Cannot predicate a VORRd\"", "3", "2", "ARM::VORRd", "1" ]	ARMBaseInstrInfo (2)4	setExecutionDomain	ARM	CPU	LLVM	11,128	93	1	[]
[ "<s>", "const", "char", "*", "output_movedouble", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "operands", "[", "]", ",", "machine_mode", "mode", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1...	[ "Return", "a", "sequence", "of", "instructions", "to", "perform", "DI", "or", "DF", "move", ".", "Since", "the", "SH", "can", "not", "move", "a", "DI", "or", "DF", "in", "one", "instruction", ",", "we", "have", "to", "take", "care", "when", "we", "se...	[ "sh", "0", "1", "0", "\"mov.l\t%T1,%0\"", "\"\\n\"", "\"\tmov.l\t%1,%0\"", "\"sts\tmach,%S0\"", "\"\\n\"", "\"\tsts\tmacl,%R0\"", "1", "\"mov\t%T1,%T0\"", "\"\\n\"", "\"\tmov\t%1,%0\"", "\"mov\t%1,%0\"", "\"\\n\"", "\"\tmov\t%T1,%T0\"", "0", "\"mov\t#-1,%S0\"", "\"mov\t#0,%S0\"...	sh	output_movedouble	sh	CPU	GCC	11,129	289	1	[]
[ "<s>", "unsigned", "int", "rs6000_special_round_type_align", "(", "tree", "type", ",", "int", "computed", ",", "int", "specified", ")", "{", "tree", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "while", "(", "field", "!=", "NULL", "&&", "TREE_CODE", ...	[ "Darwin", ",", "AIX", "increases", "natural", "record", "alignment", "to", "doubleword", "if", "the", "first", "field", "is", "an", "FP", "double", "while", "the", "FP", "fields", "remain", "word", "aligned", "." ]	[ "rs6000", "64" ]	rs60003	rs6000_special_round_type_align	rs6000	CPU	GCC	11,130	81	1	[]
[ "<s>", "static", "bool", "tilepro_emit_setcc_internal", "(", "rtx", "res", ",", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "cmp_mode", ")", "{", "rtx", "tmp", ";", "bool", "swap", "=", "false", ";", "if", "(", ...	[ "Certain", "simplifications", "can", "be", "done", "to", "make", "invalid", "setcc", "operations", "valid", ".", "Return", "the", "final", "comparison", ",", "or", "NULL", "if", "we", "ca", "n't", "work", "." ]	[ "tilepro" ]	tilepro2	tilepro_emit_setcc_internal	tilepro	VLIW	GCC	11,131	193	1	[]
[ "<s>", "void", "SystemZRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "const", "TargetFrameInfo", "&", "TFI", "=", "*", "MF", ".", "getTarg...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::MOV64mr", "SystemZ::MOV64mrm", "SystemZ::R15D", "\"Invalid stack frame calculation!\"", "SystemZ::MOV64rr", "SystemZ::R11D", "SystemZ::R15D", "SystemZ::R11D" ]	SystemZRegisterInfo13	emitPrologue	SystemZ	CPU	LLVM	11,132	299	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", ...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"", "PPC", "PPC" ]	PPCRegisterInfo (2)1	resolveFrameIndex	PowerPC	CPU	LLVM	11,133	193	1	[]
[ "<s>", "void", "PPCTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "switch", "(", "N...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "PowerPC", "PPC", "\"Do not know how to custom type legalize this operation!\"", "ISD::READCYCLECOUNTER", "MVT::i32", "MVT::i32", "MVT::Other", "PPCISD::READ_TIME_BASE", "0", "1", "2", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::loop_decrement", "0", "MVT::i1", "\"Unexpected result ty...	PPCISelLowering140	ReplaceNodeResults	PowerPC	CPU	LLVM	11,134	494	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Al...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "AMDGPU", "R600", "AMDGPU::JUMP", "AMDGPU::JUMP", "0", "AMDGPU::JUMP_COND", "0", "1", "2", "AMDGPU::PRED_SEL_ONE", "AMDGPU::JUMP_COND", "AMDGPU::JUMP", "0", "0", "1", "2", "AMDGPU::PRED_SEL_ONE" ]	R600InstrInfo10	analyzeBranch	AMDGPU	GPU	LLVM	11,135	442	1	[]
[ "<s>", "static", "void", "alpha_output_function_end_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "TARGET_ABI_OPEN_VMS", ")", "fputs", "(", "\"\\t.prologue\\n\"", ",", "file", ")", ";", "else", "if", "(", "!", "flag_inhibit_size_directive", ")", "fpr...	[ "Emit", "the", ".prologue", "note", "at", "the", "scheduled", "end", "of", "the", "prologue", "." ]	[ "alpha", "\"\\t.prologue\\n\"", "\"\\t.prologue %d\\n\"" ]	alpha	alpha_output_function_end_prologue	alpha	MPU	GCC	11,136	40	1	[]
[ "<s>", "static", "void", "mips_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "if", "(", "EABI_FLOAT_VARARGS_P", ")", "{", "const", "CUMULATIVE_ARGS", "*", "cum", ";", "tree", "f_ovfl", ",", "f_gtop", ",", "f_ftop", ",", "f_goff", ",", ...	[ "Implement", "va_start", "." ]	[ "mips", "0", "1" ]	mips	mips_va_start	mips	CPU	GCC	11,137	476	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "isReg", "(", ")", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "DLX", "\"Invalid type access!\"" ]	DLXAsmParser	getReg	DLX	CPU	LLVM	11,138	22	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "\"Stack slot too small for store\"", "X86::TILERegClassID", "X86::TILESTORED", "X86::GR64_NOSPRegClass", "X86::MOV64ri", "64", "2", "16" ]	X86InstrInfo (2)3	storeRegToStackSlot	X86	CPU	LLVM	11,139	315	1	[]
[ "<s>", "tree", "function_builder", "::", "get_attributes", "(", "const", "function_instance", "&", "instance", ")", "{", "tree", "attrs", "=", "NULL_TREE", ";", "if", "(", "!", "instance", ".", "modifies_global_state_p", "(", ")", ")", "{", "if", "(", "insta...	[ "Return", "the", "appropriate", "function", "attributes", "for", "INSTANCE", "." ]	[ "riscv", "\"pure\"", "\"const\"", "\"nothrow\"", "\"leaf\"" ]	riscv-vector-builtins	get_attributes	riscv	CPU	GCC	11,140	84	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "ARMHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "->", "isDebugValue", "(", ...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "ARM", "ARM", "1", "ARMII::DomainMask", "ARMII::DomainGeneral", "ARMII::DomainMask", "ARMII::DomainGeneral", "0", "4" ]	ARMHazardRecognizer10	getHazardType	ARM	CPU	LLVM	11,141	219	1	[]
[ "<s>", "static", "rtx", "arm_dwarf_register_span", "(", "rtx", "rtl", ")", "{", "machine_mode", "mode", ";", "unsigned", "regno", ";", "rtx", "parts", "[", "16", "]", ";", "int", "nregs", ";", "int", "i", ";", "regno", "=", "REGNO", "(", "rtl", ")", ...	[ "Dwarf", "models", "VFPv3", "registers", "as", "32", "64-bit", "registers", ".", "GCC", "models", "tham", "as", "64", "32-bit", "registers", ",", "so", "we", "need", "to", "describe", "this", "to", "the", "DWARF", "generation", "code", ".", "Other", "regis...	[ "arm", "16", "8", "4", "0", "2", "1", "1", "1", "1", "8", "0" ]	arm	arm_dwarf_register_span	arm	CPU	GCC	11,142	221	1	[]
[ "<s>", "static", "tree", "nios2_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "gcc_assert", "(", "nios2_custom_builtin_end", "==", "ARRAY_SIZE", "(", "nios2_builtin_decls", ")", ")", ";", "if", "(", "code", ">="...	[ "Implement", "TARGET_BUILTIN_DECL", "." ]	[ "nios2" ]	nios2	nios2_builtin_decl	nios2	MPU	GCC	11,143	59	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsa...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86CodeEmitter1	getAnalysisUsage	X86	CPU	LLVM	11,144	33	1	[]
[ "<s>", "SDValue", "CJGTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "CJG", "CJG", "ISD::InputArg", "16", "0", "1", "2", "0" ]	CJGISelLowering	LowerCallResult	CJG	CPU	LLVM	11,145	168	1	[]
[ "<s>", "bool", "MipsConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips" ]	MipsConstantIslandPass47	runOnMachineFunction	Mips	CPU	LLVM	11,146	14	1	[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "BPF", "BPF", "ISD::OutputArg", "16", "BPF", "0", "4", "1", "0", "\"Can only return in registers!\"", "1", "\"Function: \"", "\" \"", "\"\\n\"", "\"BPF doesn't support struct return\"", "BPFISD::RET_FLAG", "0", "MVT::Other", "0", "MVT::Other", "MVT::Other" ]	BPFISelLowering38	LowerReturn	BPF	Virtual ISA	LLVM	11,147	433	1	[]
[ "<s>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "P...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "PowerPC", "PPC", "PPC::LD", "PPC::LWZ", "PPC::LFS", "PPC::LFD", "PPC::RESTORE_CR", "PPC::RESTORE_CRBIT", "PPC::LVX", "PPC::LXVD2X", "PPC::LXVX", "PPC::QVLFDX", "PPC::QVLFSXs", "PPC::QVLFDXb", "PPC::RESTORE_VRSAVE", "PPC::SPILLTOVSR_LD", "1", "1", "2", "2", "0", "0" ]	PPCInstrInfo32	isLoadFromStackSlot	PowerPC	CPU	LLVM	11,148	169	1	[]
[ "<s>", "void", "NVPTXTargetStreamer", "::", "closeLastSection", "(", ")", "{", "if", "(", "HasSections", ")", "getStreamer", "(", ")", ".", "emitRawText", "(", "\"\\t}\"", ")", ";", "}", "</s>" ]	[ "Close", "last", "section", "." ]	[ "NVPTX", "NVPTX", "\"\\t}\"" ]	NVPTXTargetStreamer	closeLastSection	NVPTX	GPU	LLVM	11,149	21	1	[]
[ "<s>", "int", "arc_hazard", "(", "rtx_insn", "", "pred", ",", "rtx_insn", "", "succ", ")", "{", "if", "(", "!", "pred", "\|\|", "!", "INSN_P", "(", "pred", ")", "\|\|", "!", "succ", "\|\|", "!", "INSN_P", "(", "succ", ")", ")", "return", "0", ";", ...	[ "For", "ARC600", ":", "A", "write", "to", "a", "core", "reg", "greater", "or", "equal", "to", "32", "must", "not", "be", "immediately", "followed", "by", "a", "use", ".", "Anticipate", "the", "length", "requirement", "to", "insert", "a", "nop", "between"...	[ "arc", "0", "0" ]	arc	arc_hazard	arc	MPU	GCC	11,150	51	1	[]
[ "<s>", "const", "char", "", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "", "", "argv", ")", "{", "const", "char", "", "cpu", "=", "NULL", ";", "char", "buf", "[", "128", "]", ";", "FILE", "*", "f", ";", "bool", "arch", ...	[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", ...	[ "mips", "128", "1", "0", "\"arch\"", "0", "0", "\"tune\"", "\"/proc/cpuinfo\"", "\"r\"", "\"cpu model\"", "\"Godson2 V0.2\"", "\"Loongson-2 V0.2\"", "\"Loongson-2E\"", "\"loongson2e\"", "\"Godson2 V0.3\"", "\"Loongson-2 V0.3\"", "\"Loongson-2F\"", "\"loongson2f\"", "\"Godson3 V...	driver-native	host_detect_local_cpu	mips	CPU	GCC	11,151	320	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "CSKYAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "static", "llvm", "::", "DenseMap", "<", "unsigned", ",", "MCFixupKindInfo", ">", "Infos", "=", "{", "{", "CSKY", "::", "Fixups",...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "CSKY", "CSKY", "CSKY::Fixups", "\"fixup_csky_addr32\"", "0", "32", "0", "CSKY::Fixups", "\"fixup_csky_pcrel_imm16_scale2\"", "0", "32", "CSKY::Fixups", "\"fixup_csky_pcrel_uimm16_scale4\"", "0", "32", "CSKY::Fixups", "\"fixup_csky_pcrel_imm26_scale2\"", "0", "32", "CSKY::Fixup...	CSKYAsmBackend3	getFixupKindInfo	CSKY	CPU	LLVM	11,152	195	1	[]
[ "<s>", "void", "SIRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", ...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "AMDGPU", "SI", "SI", "\"should not see multiple frame indices\"", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "\"frame index must be address operand\"", "AMDGPU", "\"offset should be legal\"", "AMDGPU::OpName", "SI", "0", "SI", "\"offset should be legal\"" ]	SIRegisterInfo113	resolveFrameIndex	AMDGPU	GPU	LLVM	11,153	318	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "register", "bank", "selector", "pass", ",", "which", "assigns", "register", "banks", "to", "virtual", "registers", "without", "a", "register", "class", "or", "register", "banks", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine (2)1	addRegBankSelect	AMDGPU	GPU	LLVM	11,154	19	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "MF", ".", "getTarget", "(", ")", "...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "PowerPC", "PPC", "PPC::ADJCALLSTACKUP", "1", "PPC", "1", "PPC::X1", "PPC::R1", "PPC::X0", "PPC::R0", "PPC::ADDI8", "PPC::ADDI", "PPC::ADD8", "PPC::ADD4", "PPC::LIS8", "PPC::LIS", "PPC::ORI8", "PPC::ORI", "16", "16", "0xFFFF" ]	PPCRegisterInfo14	eliminateCallFramePseudoInstr	PowerPC	CPU	LLVM	11,155	322	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasOptNone", "(", ")", ")", "return", "false", ";", "return", "true", ";"...	[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]	[ "RISCV", "RISCV" ]	RISCVFrameLowering13	enableShrinkWrapping	RISCV	CPU	LLVM	11,156	31	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTarget7OpValueMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "...	[ "getBranchTarget7OpValueMM", "-", "Return", "binary", "encoding", "of", "the", "microMIPS", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "1", "\"getBranchTargetOpValueMM expects only expressions or immediates\"", "0", "Mips::fixup_MICROMIPS_PC7_S1", "0" ]	MipsMCCodeEmitter (2)	getBranchTarget7OpValueMM	Mips	CPU	LLVM	11,157	103	1	[]
[ "<s>", "static", "bool", "ix86_libgcc_floating_mode_supported_p", "(", "scalar_float_mode", "mode", ")", "{", "return", "(", "(", "(", "mode", "==", "HFmode", "\|\|", "mode", "==", "BFmode", ")", "&&", "TARGET_SSE2", ")", "?", "true", ":", "default_libgcc_floating...	[ "Implement", "target", "hook", "libgcc_floating_mode_supported_p", "." ]	[ "i386" ]	i3861	ix86_libgcc_floating_mode_supported_p	i386	CPU	GCC	11,158	33	1	[]
[ "<s>", "void", "PPCOperand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "Token", ":", "OS", "<<", "\"'\"", "<<", "getToken", "(", ")", "<<", "\"'\"", ";", "break", ";", "case", "Immediate...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "PowerPC", "PPC", "\"'\"", "\"'\"" ]	PPCAsmParser1	print	PowerPC	CPU	LLVM	11,159	58	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getARMSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createARMLoad...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine109	addPreRegAlloc	ARM	CPU	LLVM	11,160	67	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "AZPR" ]	AZPRTargetMachine	getDataLayout	AZPR	CPU	LLVM	11,161	14	1	[]
[ "<s>", "static", "void", "rs6000_emit_epilogue_components", "(", "sbitmap", "components", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "rtx", "ptr_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "frame_pointer_needed", "?", "HARD_...	[ "Implement", "TARGET_SHRINK_WRAP_EMIT_EPILOGUE_COMPONENTS", "." ]	[ "rs6000", "4", "8", "8", "64", "1", "32", "1", "0", "0", "1" ]	rs60007	rs6000_emit_epilogue_components	rs6000	CPU	GCC	11,162	341	1	[]
[ "<s>", "static", "void", "aarch64_emit_bic", "(", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "s1", ",", "rtx", "s2", ",", "int", "shift", ")", "{", "rtx", "shift_rtx", "=", "GEN_INT", "(", "shift", ")", ";", "rtx", "(", "*", "gen", ")", ...	[ "Emit", "a", "BIC", "instruction", "." ]	[ "aarch64" ]	aarch643	aarch64_emit_bic	aarch64	CPU	GCC	11,163	88	1	[]
[ "<s>", "static", "void", "arc_ccfsm_post_advance", "(", "rtx_insn", "", "insn", ",", "struct", "arc_ccfsm", "", "state", ")", "{", "enum", "attr_type", "type", ";", "if", "(", "LABEL_P", "(", "insn", ")", ")", "arc_ccfsm_at_label", "(", "\"L\"", ",", "CO...	[ "Update", "*", "STATE", "as", "we", "would", "when", "we", "emit", "INSN", "." ]	[ "arc", "\"L\"", "0", "1", "5", "0" ]	arc4	arc_ccfsm_post_advance	arc	MPU	GCC	11,164	156	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SystemZTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "SystemZ", "SystemZ", "1", "0", "MVT::i64", "0U", "SystemZ::GR64BitRegClass", "MVT::i128", "0U", "SystemZ::GR128BitRegClass", "0U", "SystemZ::GR32BitRegClass", "MVT::i64", "0U", "SystemZ::ADDR64BitRegClass", "MVT::i128", "0U", "SystemZ::ADDR128BitRegClass", "0U", "SystemZ::ADDR...	SystemZISelLowering5	getRegForInlineAsmConstraint	SystemZ	CPU	LLVM	11,165	242	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM pre- register allocation load / store optimization pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"ARM pre- register allocation load / store optimization pass\"" ]	ARMLoadStoreOptimizer11	getPassName	ARM	CPU	LLVM	11,166	13	1	[]
[ "<s>", "static", "void", "dispatch_forest", "(", "fma_forest", "*", "forest", ")", "{", "forest", "->", "dispatch", "(", ")", ";", "}", "</s>" ]	[ "Wrapper", "around", "fma_forest", ":", ":dispatch", "for", "use", "as", "parameter", "of", "function", "pointer", "type", "in", "func_fma_steering", ":", ":dfs", "." ]	[ "aarch64" ]	cortex-a57-fma-steering	dispatch_forest	aarch64	CPU	GCC	11,167	16	1	[]
[ "<s>", "const", "MCPhysReg", "", "CJGRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CC_Save_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "CJG", "CJG" ]	CJGRegisterInfo	getCalleeSavedRegs	CJG	CPU	LLVM	11,168	18	1	[]
[ "<s>", "void", "WebAssemblyTargetWasmStreamer", "::", "emitLocal", "(", "ArrayRef", "<", "MVT", ">", "Types", ")", "{", "SmallVector", "<", "std", "::", "pair", "<", "MVT", ",", "uint32_t", ">", ",", "4", ">", "Grouped", ";", "for", "(", "MVT", "Type", ...	[ ".local" ]	[ "WebAssembly", "WebAssembly", "4", "1", "WebAssembly::toValType" ]	WebAssemblyTargetStreamer10	emitLocal	WebAssembly	Virtual ISA	LLVM	11,169	120	1	[]
[ "<s>", "static", "bool", "nds32_needs_double_word_align", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "align", ";", "align", "=", "NDS32_MODE_TYPE_ALIGN", "(", "mode", ",", "type", ")", ";", "return", "(", "align", ">",...	[ "Return", "true", "if", "MODE/TYPE", "need", "double", "word", "alignment", "." ]	[ "nds32" ]	nds32	nds32_needs_double_word_align	nds32	CPU	GCC	11,170	32	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "SetupMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "CurrentFnDescSym", "=", "getSymbol", "(", "&", "MF", ".", "getFunction", "(", ")", ")", ";", "MCSectionXCOFF", "*", "FnDescSec", "=", "cast", "<", ...	[ "This", "should", "be", "called", "when", "a", "new", "MachineFunction", "is", "being", "processed", "from", "runOnMachineFunction", "." ]	[ "PowerPC", "PPC", "PPC", "8", "4" ]	PPCAsmPrinter62	SetupMachineFunction	PowerPC	CPU	LLVM	11,171	81	1	[]
[ "<s>", "static", "void", "mt_machine_reorg", "(", "void", ")", "{", "if", "(", "mt_flag_delayed_branch", ")", "dbr_schedule", "(", "get_insns", "(", ")", ",", "dump_file", ")", ";", "if", "(", "TARGET_MS2", ")", "{", "split_all_insns_noflow", "(", ")", ";", ...	[ "Fixup", "the", "looping", "instructions", ",", "do", "delayed", "branch", "scheduling", ",", "fixup", "scheduling", "hazards", "." ]	[ "mt" ]	mt	mt_machine_reorg	mt	CPU	GCC	11,172	35	1	[]
[ "<s>", "void", "XCoreTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "DataSection", "=", "Ctx", ".", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "XCore", "XCore", "\".dp.data\"", "\".dp.bss\"", "\".cp.rodata.cst4\"", "\".cp.rodata.cst8\"", "\".cp.rodata.cst16\"", "\".cp.rodata\"" ]	XCoreTargetObjectFile4	Initialize	XCore	MPU	LLVM	11,173	215	1	[]
[ "<s>", "const", "MCPhysReg", "", "CAHPRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "CAHP", "CAHP" ]	CAHPRegisterInfo	getCalleeSavedRegs	CAHP	CPU	LLVM	11,174	18	1	[]
[ "<s>", "void", "OutgoingValueHandler", "::", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "MachineMemOperand", "*", "MMO", "=", "MIRBuilder", ".", "getMF", ...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "Mips", "0" ]	MipsCallLowering	assignValueToAddress	Mips	CPU	LLVM	11,175	55	1	[]
[ "<s>", "static", "tree", "build_const_pointer", "(", "tree", "t", ")", "{", "return", "build_pointer_type", "(", "build_qualified_type", "(", "t", ",", "TYPE_QUAL_CONST", ")", ")", ";", "}", "</s>" ]	[ "Return", "a", "representation", "of", "``", "const", "T", "*", "''", "." ]	[ "aarch64" ]	aarch64-sve-builtins-shapes	build_const_pointer	aarch64	CPU	GCC	11,176	20	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFr...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "X86", "X86", "0", "X86", "0" ]	X86FrameLowering127	eliminateCallFramePseudoInstr	X86	CPU	LLVM	11,177	473	1	[]
[ "<s>", "bool", "isLegalMaskedLoad", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "return", "isLegalMaskedLoadStore", "(", "DataType", ",", "Alignment", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "AArch64" ]	AArch64TargetTransformInfo	isLegalMaskedLoad	AArch64	CPU	LLVM	11,178	20	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAMDGPUISelDag", "(", "getAMDGPUTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "R600" ]	AMDGPUTargetMachine32	addInstSelector	R600	GPU	LLVM	11,179	21	1	[]
[ "<s>", "bool", "MipsAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "const", "unsigned", "FixupKind", "=", "Fixup", ".", "getKind", ...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "Mips", "Mips", "Mips::fixup_Mips_CALL_HI16", "Mips::fixup_Mips_CALL_LO16", "Mips::fixup_Mips_CALL16", "Mips::fixup_Mips_GOT", "Mips::fixup_Mips_GOT_PAGE", "Mips::fixup_Mips_GOT_OFST", "Mips::fixup_Mips_GOT_DISP", "Mips::fixup_Mips_GOT_HI16", "Mips::fixup_Mips_GOT_LO16", "Mips::fixup_Mips_GOTT...	MipsAsmBackend16	shouldForceRelocation	Mips	CPU	LLVM	11,180	196	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Promote Alloca to vector\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"AMDGPU Promote Alloca to vector\"" ]	AMDGPUPromoteAlloca1	getPassName	AMDGPU	GPU	LLVM	11,181	11	1	[]
[ "<s>", "std", "::", "string", "AMDGPUDevice", "::", "getDataLayout", "(", ")", "const", "{", "std", "::", "string", "DataLayout", "=", "std", "::", "string", "(", "\"e\"", "\"-p:32:32:32\"", "\"-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32\"", "\"-v16:16:16-v24...	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "R600", "\"e\"", "\"-p:32:32:32\"", "\"-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32\"", "\"-v16:16:16-v24:32:32-v32:32:32-v48:64:64-v64:64:64-v96:128:128-v128:128:128\"", "\"-v192:256:256-v256:256:256-v512:512:512-v1024:1024:1024-v2048:2048:2048\"", "\"-n32:64\"", "AMDGPUDeviceInfo::DoubleOp...	AMDILDevice	getDataLayout	R600	GPU	LLVM	11,182	49	1	[]
[ "<s>", "static", "bool", "mips_hard_regno_mode_ok_p", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "size", ";", "enum", "mode_class", "mclass", ";", "if", "(", "mode", "==", "CCV2mode", ")", "return", "(", "ISA_H...	[ "Return", "true", "if", "register", "REGNO", "can", "store", "a", "value", "of", "mode", "MODE", ".", "The", "result", "of", "this", "function", "is", "cached", "in", "mips_hard_regno_mode_ok", "." ]	[ "mips", "2", "0", "4", "0", "1", "0", "0", "1", "4", "1", "0", "1", "0", "2", "2", "1", "0" ]	mips4	mips_hard_regno_mode_ok_p	mips	CPU	GCC	11,183	386	1	[]
[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", ...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "PowerPC", "PPC", "0", "1", "0", "0", "\"(\"", "\")\"", "\"r0\"", "PPC", "\", \"", "\"0(\"", "\")\"" ]	PPCAsmPrinter69	PrintAsmMemoryOperand	PowerPC	CPU	LLVM	11,184	197	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintType", "SystemZTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "SystemZ", "SystemZ", "1", "0" ]	SystemZISelLowering (2)1	getConstraintType	SystemZ	CPU	LLVM	11,185	100	1	[]
[ "<s>", "const", "MCPhysReg", "", "XCoreRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "XCore", "::", "R4", ",", "XCore", "::", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "XCore", "XCore", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "XCore::R10", "0", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "0" ]	XCoreRegisterInfo25	getCalleeSavedRegs	XCore	MPU	LLVM	11,186	120	1	[]
[ "<s>", "static", "bool", "zero_all_mm_registers", "(", "HARD_REG_SET", "need_zeroed_hardregs", ",", "unsigned", "int", "ret_mmx_regno", ")", "{", "bool", "need_zero_all_mm", "=", "false", ";", "for", "(", "unsigned", "int", "regno", "=", "0", ";", "regno", "<", ...	[ "When", "the", "routine", "exit", "in", "MMX", "mode", ",", "if", "any", "ST", "register", "needs", "to", "be", "zeroed", ",", "we", "should", "clear", "all", "MMX", "registers", "except", "the", "RET_MMX_REGNO", "that", "holds", "the", "return", "value", ...	[ "i386", "0" ]	i3861	zero_all_mm_registers	i386	CPU	GCC	11,187	117	1	[]
[ "<s>", "void", "function_checker", "::", "report_out_of_range", "(", "unsigned", "int", "argno", ",", "HOST_WIDE_INT", "actual", ",", "HOST_WIDE_INT", "min", ",", "HOST_WIDE_INT", "max", ")", "const", "{", "error_at", "(", "location", ",", "\"passing %wd to argument...	[ "Report", "that", "LOCATION", "has", "a", "call", "to", "FNDECL", "in", "which", "argument", "ARGNO", "has", "the", "value", "ACTUAL", ",", "whereas", "the", "function", "requires", "a", "value", "in", "the", "range", "[", "MIN", ",", "MAX", "]", ".", ...	[ "riscv", "\"passing %wd to argument %d of %qE, which expects\"", "\" a value in the range [%wd, %wd]\"", "1" ]	riscv-vector-builtins	report_out_of_range	riscv	CPU	GCC	11,188	41	1	[]
[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", ",", "MachineFunction", "&", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", ")", "const...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1" ]	WebAssemblyISelLowering (2)2	CanLowerReturn	WebAssembly	Virtual ISA	LLVM	11,189	45	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "&", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "Domain", ">", "0", "&&", "Domain", "<", "4", "&&", "\"Invalid execution domain\"", ")", ";", "uint16_t", ...	[ "Change", "the", "opcode", "of", "MI", "to", "execute", "in", "Domain", "." ]	[ "X86", "X86", "0", "4", "\"Invalid execution domain\"", "X86II::SSEDomainShift", "3", "\"Not an SSE instruction\"", "3", "\"256-bit vector operations only available in AVX2\"", "3", "\"Can only select PackedSingle or PackedDouble\"", "\"256-bit insert/extract only available in AVX2\"", "\"...	X86InstrInfo (2)3	setExecutionDomain	X86	CPU	LLVM	11,190	405	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::READ_REGISTER", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::SHL", "ISD::SREM", "ISD::UREM", "ISD::SDIVREM", "ISD::UDIVREM", "0", "2", "\"DivRem needs two values\"", "0", "1", "ISD::SADDSAT", "ISD::SSUBSAT", "ISD...	ARMISelLowering (2)5	ReplaceNodeResults	ARM	CPU	LLVM	11,191	438	1	[]
[ "<s>", "static", "rtx", "nvptx_cta_sync", "(", "rtx", "lock", ",", "int", "threads", ")", "{", "return", "gen_nvptx_barsync", "(", "lock", ",", "GEN_INT", "(", "threads", ")", ")", ";", "}", "</s>" ]	[ "Emit", "a", "CTA-level", "synchronization", "barrier", ".", "LOCK", "is", "the", "barrier", "number", ",", "which", "is", "an", "integer", "or", "a", "register", ".", "THREADS", "is", "the", "number", "of", "threads", "controlled", "by", "the", "barrier", ...	[ "nvptx" ]	nvptx	nvptx_cta_sync	nvptx	GPU	GCC	11,192	23	1	[]
[ "<s>", "static", "void", "aarch64_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=",...	[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "aarch64", "0", "0", "0", "0", "0" ]	aarch644	aarch64_setup_incoming_varargs	aarch64	CPU	GCC	11,193	340	1	[]
[ "<s>", "Register", "(", "const", "MachineOperand", "&", "Op", ")", ":", "Reg", "(", "Op", ".", "getReg", "(", ")", ")", ",", "Sub", "(", "Op", ".", "getSubReg", "(", ")", ")", "{", "}", "</s>" ]	[ "Base", "register", "." ]	[ "Hexagon" ]	HexagonConstExtenders (2)	Register	Hexagon	DSP	LLVM	11,194	27	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">", "AMDGPUSubtarget...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "R600", "SI" ]	AMDGPUTargetMachine27	addPreISel	R600	GPU	LLVM	11,195	63	1	[]
[ "<s>", "const", "char", "", "output_fix_trunc", "(", "rtx", "insn", ",", "rtx", "", "operands", ",", "int", "fisttp", ")", "{", "int", "stack_top_dies", "=", "find_regno_note", "(", "insn", ",", "REG_DEAD", ",", "FIRST_STACK_REG", ")", "!=", "0", ";", ...	[ "Output", "code", "for", "INSN", "to", "convert", "a", "float", "to", "a", "signed", "int", ".", "OPERANDS", "are", "the", "insn", "operands", ".", "The", "output", "may", "be", "[", "HSD", "]", "Imode", "and", "the", "input", "operand", "may", "be", ...	[ "i386", "0", "0", "\"fld\\t%y1\"", "1", "0", "\"fisttp%z0\\t%0\"", "\"fldcw\\t%3\"", "\"fistp%z0\\t%0\"", "\"fist%z0\\t%0\"", "\"fldcw\\t%2\"", "\"\"" ]	i3863	output_fix_trunc	i386	CPU	GCC	11,196	158	1	[]
[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "SMShadowTracker", ".", "reset", "(", "0", ")", ";", "SM", ".", "reset", "(", ")", ";", "return", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "}", "</s>" ...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "X86", "0" ]	X86AsmPrinter11	doInitialization	X86	CPU	LLVM	11,197	31	1	[]
[ "<s>", "const", "LC3InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "LC3", "LC3" ]	LC3Subtarget	getInstrInfo	LC3	CPU	LLVM	11,198	14	1	[]
[ "<s>", "const", "MachineFunction", "&", "getMachineFunction", "(", ")", "const", "{", "return", "MF", ";", "}", "</s>" ]	[ "getMachineFunction", "-", "Return", "the", "last", "machine", "function", "computed", "." ]	[ "WebAssembly" ]	WebAssemblyMachineFunctionInfo15	getMachineFunction	WebAssembly	Virtual ISA	LLVM	11,199	12	1	[]

[ "<s>", "static", "unsigned", "int", "aarch64_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", "=", "aarch64_function_arg_alignment", "(", "mode", ",", "type", ")", ";", "return", "MIN", "(", ...

[ "Implement", "FUNCTION_ARG_BOUNDARY", ".", "Every", "parameter", "gets", "at", "least", "PARM_BOUNDARY", "bits", "of", "alignment", ",", "but", "will", "be", "given", "anything", "up", "to", "STACK_BOUNDARY", "bits", "if", "the", "type", "requires", "it", ".", ...

[ "aarch64" ]

aarch644

aarch64_function_arg_boundary

aarch64

CPU

GCC

11,100

37

1

[]

[ "<s>", "bool", "TOYPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createTOYPreEmit", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "TOY", "TOY", "TOY" ]

TOYTargetMachine

addPreEmitPass

TOY

CPU

LLVM

11,101

18

1

[]

[ "<s>", "void", "rl78_expand_movsi", "(", "rtx", "*", "operands", ")", "{", "rtx", "op00", ",", "op02", ",", "op10", ",", "op12", ";", "op00", "=", "rl78_subreg", "(", "HImode", ",", "operands", "[", "0", "]", ",", "SImode", ",", "0", ")", ";", "op0...

[ "Used", "by", "movsi", ".", "Split", "SImode", "moves", "into", "two", "HImode", "moves", ",", "using", "appropriate", "patterns", "for", "the", "upper", "and", "lower", "halves", "of", "symbols", "." ]

[ "rl78", "0", "0", "0", "2", "1", "1", "1", "16", "0", "1", "16", "16", "1", "0", "1", "2", "0", "1" ]

rl78

rl78_expand_movsi

rl78

MPU

GCC

11,102

230

1

[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "analyzeSelect", "(", "const", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "&", "TrueOp", ",", "unsigned", "&", "FalseOp", ",", "bool", "&", "Optimizable", ...

[ "Analyze", "the", "given", "select", "instruction", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "." ]

[ "Lanai", "Lanai", "Lanai::SELECT", "\"unknown select instruction\"", "1", "2", "3" ]

LanaiInstrInfo (2)

analyzeSelect

Lanai

CPU

LLVM

11,103

74

1

[]

[ "<s>", "const", "char", "*", "riscv_output_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "enum", "rtx_code", "dest_code", ",", "src_code", ";", "enum", "machine_mode", "mode", ";", "bool", "dbl_p", ";", "dest_code", "=", "GET_CODE", "(", "dest", ...

[ "Return", "the", "appropriate", "instructions", "to", "move", "SRC", "into", "DEST", ".", "Assume", "that", "SRC", "is", "operand", "1", "and", "DEST", "is", "operand", "0", "." ]

[ "riscv", "8", "\"#\"", "\"fmv.x.d\\t%0,%1\"", "\"fmv.x.s\\t%0,%1\"", "1", "\"lbu\\t%0,%1\"", "2", "\"lhu\\t%0,%1\"", "4", "\"lw\\t%0,%1\"", "8", "\"ld\\t%0,%1\"", "\"li\\t%0,%1\"", "\"lui\\t%0,%h1\"", "\"la\\t%0,%1\"", "\"lla\\t%0,%1\"", "\"lla\\t%0,%1\"", "\"mv\\t%0,%z1\"", "\...

riscv2

riscv_output_move

riscv

CPU

GCC

11,104

418

1

[]

[ "<s>", "static", "void", "winnt_d_os_builtins", "(", "void", ")", "{", "d_add_builtin_version", "(", "\"Windows\"", ")", ";", "EXTRA_TARGET_D_OS_VERSIONS", "(", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_D_OS_VERSIONS", "for", "Windows", "targets", "." ]

[ "i386", "\"Windows\"" ]

winnt-d

winnt_d_os_builtins

i386

CPU

GCC

11,105

17

1

[]

[ "<s>", "bool", "xtensa_match_CLAMPS_imms_p", "(", "rtx", "cst_max", ",", "rtx", "cst_min", ")", "{", "int", "max", ",", "min", ";", "return", "IN_RANGE", "(", "max", "=", "exact_log2", "(", "-", "INTVAL", "(", "cst_max", ")", ")", ",", "7", ",", "22", ...

[ "Return", "true", "if", "the", "constants", "used", "in", "the", "application", "of", "smin", "(", ")", "following", "smax", "(", ")", "meet", "the", "specifications", "of", "the", "CLAMPS", "machine", "instruction", "." ]

[ "xtensa", "7", "22", "1", "7", "22" ]

xtensa1

xtensa_match_CLAMPS_imms_p

xtensa

MPU

GCC

11,106

58

1

[]

[ "<s>", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "override", "{", "const", "MCInstrDesc", "&", "MCID", "=", "std", "::", "prev", "(", "MBB", "."...

[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]

[ "Patmos", "4" ]

PatmosInstrInfo1

isProfitableToDupForIfCvt

Patmos

VLIW

LLVM

11,107

59

1

[]

[ "<s>", "bool", "R600TargetLowering", "::", "isZero", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "return", "Cst", "->", "isZero", "(", ")", ";"...

[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]

[ "AMDGPU", "R600" ]

R600ISelLowering17

isZero

AMDGPU

GPU

LLVM

11,108

64

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"RISCV RI5CY IR pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV", "\"RISCV RI5CY IR pass\"" ]

RISCVRI5CYHelpers

getPassName

RISCV

CPU

LLVM

11,109

13

1

[]

[ "<s>", "static", "bool", "frv_function_symbol_referenced_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "format", ";", "int", "length", ";", "int", "j", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "return", "SYMBOL_REF_FUNCTIO...

[ "Look", "for", "a", "SYMBOL_REF", "of", "a", "function", "in", "an", "rtx", ".", "We", "always", "want", "to", "process", "these", "separately", "from", "any", "offsets", ",", "such", "that", "we", "add", "any", "offsets", "to", "the", "function", "descr...

[ "frv", "0", "0", "0" ]

frv

frv_function_symbol_referenced_p

frv

VLIW

GCC

11,110

165

1

[]

[ "<s>", "virtual", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "EmitA64MappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "}", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "AArch64" ]

AArch64ELFStreamer14

EmitInstruction

AArch64

CPU

LLVM

11,111

29

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createX86MachObjectWriter", "(", "OS", ",", "true", ",", "object", "::", "mach", "::", "CTM_x86_64", ",", "object", "::", "mach", "::", "CSX86_ALL"...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "X86", "X86", "X86" ]

X86AsmBackend20

createObjectWriter

X86

CPU

LLVM

11,112

31

1

[]

[ "<s>", "static", "rtx", "ix86_expand_v1ti_to_ti", "(", "rtx", "x", ")", "{", "rtx", "result", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "if", "(", "TARGET_SSE2", ")", "{", "rtx", "temp", "=", "force_reg", "(", "V2DImode", ",", "gen_lowpart", "(", "V2D...

[ "Expand", "move", "of", "V1TI", "mode", "register", "X", "to", "a", "new", "TI", "mode", "register", "." ]

[ "i386" ]

i386-expand

ix86_expand_v1ti_to_ti

i386

CPU

GCC

11,113

98

1

[]

[ "<s>", "static", "bool", "m32r_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "cumulative_args_t", "dummy", "=", "pack_cumulative_args", "(", "NULL", ")", ";", "function_arg_info", "arg", "(", "const_cast", "...

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "m32r" ]

m32r

m32r_return_in_memory

m32r

MPU

GCC

11,114

43

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "WebAssemblyTargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", "{", "MVT", "EltVT", "=", "VT", ".", "getVect...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "WebAssembly", "WebAssembly", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "MVT::f32", "MVT::f64" ]

WebAssemblyISelLowering15

getPreferredVectorAction

WebAssembly

Virtual ISA

LLVM

11,115

81

1

[]

[ "<s>", "unsigned", "Tile64InstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "*", "MF", ")", "const", "{", "Tile64MachineFunctionInfo", "*", "FI", "=", "MF", "->", "getInfo", "<", "Tile64MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBaseR...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Tile64", "0", "T64::T64GPRFRegClass", "T64::GBR" ]

Tile64InstrInfo

getGlobalBaseReg

Tile64

VLIW

LLVM

11,116

117

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "X86", "X86", "X86::MOV8rm", "X86::MOV16rm", "X86::MOV32rm", "X86::MOV64rm", "X86::LD_Fp64m", "X86::MOVSSrm", "X86::MOVSDrm", "X86::MOVAPSrm", "X86::MOVAPDrm", "X86::MOVDQArm", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "1", "2", "3", "4", "2", "1", "3", "0", "4", "0", ...

X86InstrInfo108

isLoadFromStackSlot

X86

CPU

LLVM

11,117

208

1

[]

[ "<s>", "void", "SPUInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::STQDr128", "SPU::STQXr128", "SPU::R64CRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R64FPRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R32CRegisterClass", "SPU::STQDr32", "SPU::STQXr32", "SPU::R32FPRegisterClass",...

SPUInstrInfo10

storeRegToStackSlot

CellSPU

MPU

LLVM

11,118

309

1

[]

[ "<s>", "bool", "JVMPreAllocationFixups", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MFN", ")", "{", "MF", "=", "&", "MFN", ";", "TII", "=", "static_cast", "<", "const", "JVMInstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "JVM", "JVM", "JVM", "JVM", "\"\\n******** JVM Extend Fixups ********\\n\"" ]

JVMPreAllocationFixups

runOnMachineFunction

JVM

Virtual ISA

LLVM

11,119

96

1

[]

[ "<s>", "static", "void", "aarch64_push_regs", "(", "unsigned", "regno1", ",", "unsigned", "regno2", ",", "HOST_WIDE_INT", "adjustment", ")", "{", "rtx_insn", "*", "insn", ";", "machine_mode", "mode", "=", "aarch64_reg_save_mode", "(", "regno1", ")", ";", "if", ...

[ "Push", "registers", "numbered", "REGNO1", "and", "REGNO2", "to", "the", "stack", ",", "adjusting", "the", "stack", "pointer", "by", "ADJUSTMENT", "." ]

[ "aarch64", "0", "2", "1", "0", "1", "1", "1" ]

aarch64

aarch64_push_regs

aarch64

CPU

GCC

11,120

122

1

[]

[ "<s>", "bool", "PatmosInstrInfo", "::", "isPseudo", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "II", "=", "MI", ";", "++", "II", ";...

[ "Return", "true", "if", "this", "is", "a", "pseudo", "instruction", "that", "does", "n't", "correspond", "to", "a", "real", "machine", "instruction", "." ]

[ "Patmos", "Patmos" ]

PatmosInstrInfo

isPseudo

Patmos

VLIW

LLVM

11,121

150

1

[]

[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]

[ "NVPTX", "MVT::i32" ]

NVPTXISelLowering11

getShiftAmountTy

NVPTX

GPU

LLVM

11,122

15

1

[]

[ "<s>", "SDValue", "AAPTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "ADD", ":", "return", "Perfo...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "AAP", "AAP", "ISD::ADD" ]

AAPISelLowering

PerformDAGCombine

AAP

MPU

LLVM

11,123

48

1

[]

[ "<s>", "static", "void", "visium_conditional_register_usage", "(", "void", ")", "{", "if", "(", "!", "TARGET_SV_MODE", ")", "{", "if", "(", "visium_cpu_and_features", "==", "PROCESSOR_GR5", ")", "{", "fixed_regs", "[", "24", "]", "=", "1", ";", "fixed_regs", ...

[ "Conditionally", "modify", "the", "settings", "of", "the", "register", "file", "." ]

[ "visium", "24", "1", "25", "1", "26", "1", "27", "1", "28", "1", "24", "0", "25", "0", "26", "0", "27", "0", "28", "0", "31", "1", "31", "0", "20", "28", "1", "0" ]

visium

visium_conditional_register_usage

visium

Virtual ISA

GCC

11,124

159

1

[]

[ "<s>", "static", "bool", "s390_function_arg_float", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "s390_function_arg_size", "(", "mode", ",", "type", ")", ">", "8", ")", "return", "false", ";", "if", "(", "TARGET_SOFT_FLOAT", "...

[ "Return", "true", "if", "a", "function", "argument", "of", "type", "TYPE", "and", "mode", "MODE", "is", "to", "be", "passed", "in", "a", "floating-point", "register", ",", "if", "available", "." ]

[ "s390", "8" ]

s3905

s390_function_arg_float

s390

MPU

GCC

11,125

143

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "\"Expr shouldn't be null!\"", ")", ";", "int64_t", "Imm", "=", "0", ";", "bool", "IsConstant", "=", "false", ";", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "CAHP", "\"Expr shouldn't be null!\"", "0", "CAHP" ]

CAHPAsmParser

addExpr

CAHP

CPU

LLVM

11,126

115

1

[]

[ "<s>", "static", "tree", "c6x_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "C6X_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "c6x_builtin_decls", "[", "code", "]", "...

[ "Return", "the", "C6X", "builtin", "for", "CODE", "." ]

[ "c6x" ]

c6x

c6x_builtin_decl

c6x

VLIW

GCC

11,127

28

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVD", "&&", "\"Can only swizzle VMOVD\"", ")", ...

[ "Change", "the", "opcode", "of", "MI", "to", "execute", "in", "Domain", "." ]

[ "ARM", "ARM", "ARM::VMOVD", "\"Can only swizzle VMOVD\"", "\"Cannot predicate a VORRd\"", "3", "2", "ARM::VORRd", "1" ]

ARMBaseInstrInfo (2)4

setExecutionDomain

ARM

CPU

LLVM

11,128

93

1

[]

[ "<s>", "const", "char", "*", "output_movedouble", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "operands", "[", "]", ",", "machine_mode", "mode", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1...

[ "Return", "a", "sequence", "of", "instructions", "to", "perform", "DI", "or", "DF", "move", ".", "Since", "the", "SH", "can", "not", "move", "a", "DI", "or", "DF", "in", "one", "instruction", ",", "we", "have", "to", "take", "care", "when", "we", "se...

[ "sh", "0", "1", "0", "\"mov.l\t%T1,%0\"", "\"\\n\"", "\"\tmov.l\t%1,%0\"", "\"sts\tmach,%S0\"", "\"\\n\"", "\"\tsts\tmacl,%R0\"", "1", "\"mov\t%T1,%T0\"", "\"\\n\"", "\"\tmov\t%1,%0\"", "\"mov\t%1,%0\"", "\"\\n\"", "\"\tmov\t%T1,%T0\"", "0", "\"mov\t#-1,%S0\"", "\"mov\t#0,%S0\"...

sh

output_movedouble

sh

CPU

GCC

11,129

289

1

[]

[ "<s>", "unsigned", "int", "rs6000_special_round_type_align", "(", "tree", "type", ",", "int", "computed", ",", "int", "specified", ")", "{", "tree", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "while", "(", "field", "!=", "NULL", "&&", "TREE_CODE", ...

[ "Darwin", ",", "AIX", "increases", "natural", "record", "alignment", "to", "doubleword", "if", "the", "first", "field", "is", "an", "FP", "double", "while", "the", "FP", "fields", "remain", "word", "aligned", "." ]

[ "rs6000", "64" ]

rs60003

rs6000_special_round_type_align

rs6000

CPU

GCC

11,130

81

1

[]

[ "<s>", "static", "bool", "tilepro_emit_setcc_internal", "(", "rtx", "res", ",", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "cmp_mode", ")", "{", "rtx", "tmp", ";", "bool", "swap", "=", "false", ";", "if", "(", ...

[ "Certain", "simplifications", "can", "be", "done", "to", "make", "invalid", "setcc", "operations", "valid", ".", "Return", "the", "final", "comparison", ",", "or", "NULL", "if", "we", "ca", "n't", "work", "." ]

[ "tilepro" ]

tilepro2

tilepro_emit_setcc_internal

tilepro

VLIW

GCC

11,131

193

1

[]

[ "<s>", "void", "SystemZRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "const", "TargetFrameInfo", "&", "TFI", "=", "*", "MF", ".", "getTarg...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::MOV64mr", "SystemZ::MOV64mrm", "SystemZ::R15D", "\"Invalid stack frame calculation!\"", "SystemZ::MOV64rr", "SystemZ::R11D", "SystemZ::R15D", "SystemZ::R11D" ]

SystemZRegisterInfo13

emitPrologue

SystemZ

CPU

LLVM

11,132

299

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", ...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"", "PPC", "PPC" ]

PPCRegisterInfo (2)1

resolveFrameIndex

PowerPC

CPU

LLVM

11,133

193

1

[]

[ "<s>", "void", "PPCTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "switch", "(", "N...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "PowerPC", "PPC", "\"Do not know how to custom type legalize this operation!\"", "ISD::READCYCLECOUNTER", "MVT::i32", "MVT::i32", "MVT::Other", "PPCISD::READ_TIME_BASE", "0", "1", "2", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::loop_decrement", "0", "MVT::i1", "\"Unexpected result ty...

PPCISelLowering140

ReplaceNodeResults

PowerPC

CPU

LLVM

11,134

494

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Al...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "AMDGPU", "R600", "AMDGPU::JUMP", "AMDGPU::JUMP", "0", "AMDGPU::JUMP_COND", "0", "1", "2", "AMDGPU::PRED_SEL_ONE", "AMDGPU::JUMP_COND", "AMDGPU::JUMP", "0", "0", "1", "2", "AMDGPU::PRED_SEL_ONE" ]

R600InstrInfo10

analyzeBranch

AMDGPU

GPU

LLVM

11,135

442

1

[]

[ "<s>", "static", "void", "alpha_output_function_end_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "TARGET_ABI_OPEN_VMS", ")", "fputs", "(", "\"\\t.prologue\\n\"", ",", "file", ")", ";", "else", "if", "(", "!", "flag_inhibit_size_directive", ")", "fpr...

[ "Emit", "the", ".prologue", "note", "at", "the", "scheduled", "end", "of", "the", "prologue", "." ]

[ "alpha", "\"\\t.prologue\\n\"", "\"\\t.prologue %d\\n\"" ]

alpha

alpha_output_function_end_prologue

alpha

MPU

GCC

11,136

40

1

[]

[ "<s>", "static", "void", "mips_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "if", "(", "EABI_FLOAT_VARARGS_P", ")", "{", "const", "CUMULATIVE_ARGS", "*", "cum", ";", "tree", "f_ovfl", ",", "f_gtop", ",", "f_ftop", ",", "f_goff", ",", ...

[ "Implement", "va_start", "." ]

[ "mips", "0", "1" ]

mips

mips_va_start

mips

CPU

GCC

11,137

476

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "isReg", "(", ")", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "DLX", "\"Invalid type access!\"" ]

DLXAsmParser

getReg

DLX

CPU

LLVM

11,138

22

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "\"Stack slot too small for store\"", "X86::TILERegClassID", "X86::TILESTORED", "X86::GR64_NOSPRegClass", "X86::MOV64ri", "64", "2", "16" ]

X86InstrInfo (2)3

storeRegToStackSlot

X86

CPU

LLVM

11,139

315

1

[]

[ "<s>", "tree", "function_builder", "::", "get_attributes", "(", "const", "function_instance", "&", "instance", ")", "{", "tree", "attrs", "=", "NULL_TREE", ";", "if", "(", "!", "instance", ".", "modifies_global_state_p", "(", ")", ")", "{", "if", "(", "insta...

[ "Return", "the", "appropriate", "function", "attributes", "for", "INSTANCE", "." ]

[ "riscv", "\"pure\"", "\"const\"", "\"nothrow\"", "\"leaf\"" ]

riscv-vector-builtins

get_attributes

riscv

CPU

GCC

11,140

84

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "ARMHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "->", "isDebugValue", "(", ...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "ARM", "ARM", "1", "ARMII::DomainMask", "ARMII::DomainGeneral", "ARMII::DomainMask", "ARMII::DomainGeneral", "0", "4" ]

ARMHazardRecognizer10

getHazardType

ARM

CPU

LLVM

11,141

219

1

[]

[ "<s>", "static", "rtx", "arm_dwarf_register_span", "(", "rtx", "rtl", ")", "{", "machine_mode", "mode", ";", "unsigned", "regno", ";", "rtx", "parts", "[", "16", "]", ";", "int", "nregs", ";", "int", "i", ";", "regno", "=", "REGNO", "(", "rtl", ")", ...

[ "Dwarf", "models", "VFPv3", "registers", "as", "32", "64-bit", "registers", ".", "GCC", "models", "tham", "as", "64", "32-bit", "registers", ",", "so", "we", "need", "to", "describe", "this", "to", "the", "DWARF", "generation", "code", ".", "Other", "regis...

[ "arm", "16", "8", "4", "0", "2", "1", "1", "1", "1", "8", "0" ]

arm

arm_dwarf_register_span

arm

CPU

GCC

11,142

221

1

[]

[ "<s>", "static", "tree", "nios2_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "gcc_assert", "(", "nios2_custom_builtin_end", "==", "ARRAY_SIZE", "(", "nios2_builtin_decls", ")", ")", ";", "if", "(", "code", ">="...

[ "Implement", "TARGET_BUILTIN_DECL", "." ]

[ "nios2" ]

nios2

nios2_builtin_decl

nios2

MPU

GCC

11,143

59

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsa...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86CodeEmitter1

getAnalysisUsage

X86

CPU

LLVM

11,144

33

1

[]

[ "<s>", "SDValue", "CJGTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "CJG", "CJG", "ISD::InputArg", "16", "0", "1", "2", "0" ]

CJGISelLowering

LowerCallResult

CJG

CPU

LLVM

11,145

168

1

[]

[ "<s>", "bool", "MipsConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips" ]

MipsConstantIslandPass47

runOnMachineFunction

Mips

CPU

LLVM

11,146

14

1

[]

[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "BPF", "BPF", "ISD::OutputArg", "16", "BPF", "0", "4", "1", "0", "\"Can only return in registers!\"", "1", "\"Function: \"", "\" \"", "\"\\n\"", "\"BPF doesn't support struct return\"", "BPFISD::RET_FLAG", "0", "MVT::Other", "0", "MVT::Other", "MVT::Other" ]

BPFISelLowering38

LowerReturn

BPF

Virtual ISA

LLVM

11,147

433

1

[]

[ "<s>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "P...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "PowerPC", "PPC", "PPC::LD", "PPC::LWZ", "PPC::LFS", "PPC::LFD", "PPC::RESTORE_CR", "PPC::RESTORE_CRBIT", "PPC::LVX", "PPC::LXVD2X", "PPC::LXVX", "PPC::QVLFDX", "PPC::QVLFSXs", "PPC::QVLFDXb", "PPC::RESTORE_VRSAVE", "PPC::SPILLTOVSR_LD", "1", "1", "2", "2", "0", "0" ]

PPCInstrInfo32

isLoadFromStackSlot

PowerPC

CPU

LLVM

11,148

169

1

[]

[ "<s>", "void", "NVPTXTargetStreamer", "::", "closeLastSection", "(", ")", "{", "if", "(", "HasSections", ")", "getStreamer", "(", ")", ".", "emitRawText", "(", "\"\\t}\"", ")", ";", "}", "</s>" ]

[ "Close", "last", "section", "." ]

[ "NVPTX", "NVPTX", "\"\\t}\"" ]

NVPTXTargetStreamer

closeLastSection

NVPTX

GPU

LLVM

11,149

21

1

[]

[ "<s>", "int", "arc_hazard", "(", "rtx_insn", "*", "pred", ",", "rtx_insn", "*", "succ", ")", "{", "if", "(", "!", "pred", "||", "!", "INSN_P", "(", "pred", ")", "||", "!", "succ", "||", "!", "INSN_P", "(", "succ", ")", ")", "return", "0", ";", ...

[ "For", "ARC600", ":", "A", "write", "to", "a", "core", "reg", "greater", "or", "equal", "to", "32", "must", "not", "be", "immediately", "followed", "by", "a", "use", ".", "Anticipate", "the", "length", "requirement", "to", "insert", "a", "nop", "between"...

[ "arc", "0", "0" ]

arc

arc_hazard

arc

MPU

GCC

11,150

51

1

[]

[ "<s>", "const", "char", "*", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", "{", "const", "char", "*", "cpu", "=", "NULL", ";", "char", "buf", "[", "128", "]", ";", "FILE", "*", "f", ";", "bool", "arch", ...

[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", ...

[ "mips", "128", "1", "0", "\"arch\"", "0", "0", "\"tune\"", "\"/proc/cpuinfo\"", "\"r\"", "\"cpu model\"", "\"Godson2 V0.2\"", "\"Loongson-2 V0.2\"", "\"Loongson-2E\"", "\"loongson2e\"", "\"Godson2 V0.3\"", "\"Loongson-2 V0.3\"", "\"Loongson-2F\"", "\"loongson2f\"", "\"Godson3 V...

driver-native

host_detect_local_cpu

mips

CPU

GCC

11,151

320

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "CSKYAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "static", "llvm", "::", "DenseMap", "<", "unsigned", ",", "MCFixupKindInfo", ">", "Infos", "=", "{", "{", "CSKY", "::", "Fixups",...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "CSKY", "CSKY", "CSKY::Fixups", "\"fixup_csky_addr32\"", "0", "32", "0", "CSKY::Fixups", "\"fixup_csky_pcrel_imm16_scale2\"", "0", "32", "CSKY::Fixups", "\"fixup_csky_pcrel_uimm16_scale4\"", "0", "32", "CSKY::Fixups", "\"fixup_csky_pcrel_imm26_scale2\"", "0", "32", "CSKY::Fixup...

CSKYAsmBackend3

getFixupKindInfo

CSKY

CPU

LLVM

11,152

195

1

[]

[ "<s>", "void", "SIRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", ...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "AMDGPU", "SI", "SI", "\"should not see multiple frame indices\"", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "\"frame index must be address operand\"", "AMDGPU", "\"offset should be legal\"", "AMDGPU::OpName", "SI", "0", "SI", "\"offset should be legal\"" ]

SIRegisterInfo113

resolveFrameIndex

AMDGPU

GPU

LLVM

11,153

318

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "register", "bank", "selector", "pass", ",", "which", "assigns", "register", "banks", "to", "virtual", "registers", "without", "a", "register", "class", "or", "register", "banks", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine (2)1

addRegBankSelect

AMDGPU

GPU

LLVM

11,154

19

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "MF", ".", "getTarget", "(", ")", "...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "PowerPC", "PPC", "PPC::ADJCALLSTACKUP", "1", "PPC", "1", "PPC::X1", "PPC::R1", "PPC::X0", "PPC::R0", "PPC::ADDI8", "PPC::ADDI", "PPC::ADD8", "PPC::ADD4", "PPC::LIS8", "PPC::LIS", "PPC::ORI8", "PPC::ORI", "16", "16", "0xFFFF" ]

PPCRegisterInfo14

eliminateCallFramePseudoInstr

PowerPC

CPU

LLVM

11,155

322

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasOptNone", "(", ")", ")", "return", "false", ";", "return", "true", ";"...

[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]

[ "RISCV", "RISCV" ]

RISCVFrameLowering13

enableShrinkWrapping

RISCV

CPU

LLVM

11,156

31

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTarget7OpValueMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "...

[ "getBranchTarget7OpValueMM", "-", "Return", "binary", "encoding", "of", "the", "microMIPS", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "1", "\"getBranchTargetOpValueMM expects only expressions or immediates\"", "0", "Mips::fixup_MICROMIPS_PC7_S1", "0" ]

MipsMCCodeEmitter (2)

getBranchTarget7OpValueMM

Mips

CPU

LLVM

11,157

103

1

[]

[ "<s>", "static", "bool", "ix86_libgcc_floating_mode_supported_p", "(", "scalar_float_mode", "mode", ")", "{", "return", "(", "(", "(", "mode", "==", "HFmode", "||", "mode", "==", "BFmode", ")", "&&", "TARGET_SSE2", ")", "?", "true", ":", "default_libgcc_floating...

[ "Implement", "target", "hook", "libgcc_floating_mode_supported_p", "." ]

[ "i386" ]

i3861

ix86_libgcc_floating_mode_supported_p

i386

CPU

GCC

11,158

33

1

[]

[ "<s>", "void", "PPCOperand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "Token", ":", "OS", "<<", "\"'\"", "<<", "getToken", "(", ")", "<<", "\"'\"", ";", "break", ";", "case", "Immediate...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "PowerPC", "PPC", "\"'\"", "\"'\"" ]

PPCAsmParser1

print

PowerPC

CPU

LLVM

11,159

58

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getARMSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createARMLoad...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine109

addPreRegAlloc

ARM

CPU

LLVM

11,160

67

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "AZPR" ]

AZPRTargetMachine

getDataLayout

AZPR

CPU

LLVM

11,161

14

1

[]

[ "<s>", "static", "void", "rs6000_emit_epilogue_components", "(", "sbitmap", "components", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "rtx", "ptr_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "frame_pointer_needed", "?", "HARD_...

[ "Implement", "TARGET_SHRINK_WRAP_EMIT_EPILOGUE_COMPONENTS", "." ]

[ "rs6000", "4", "8", "8", "64", "1", "32", "1", "0", "0", "1" ]

rs60007

rs6000_emit_epilogue_components

rs6000

CPU

GCC

11,162

341

1

[]

[ "<s>", "static", "void", "aarch64_emit_bic", "(", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "s1", ",", "rtx", "s2", ",", "int", "shift", ")", "{", "rtx", "shift_rtx", "=", "GEN_INT", "(", "shift", ")", ";", "rtx", "(", "*", "gen", ")", ...

[ "Emit", "a", "BIC", "instruction", "." ]

[ "aarch64" ]

aarch643

aarch64_emit_bic

aarch64

CPU

GCC

11,163

88

1

[]

[ "<s>", "static", "void", "arc_ccfsm_post_advance", "(", "rtx_insn", "*", "insn", ",", "struct", "arc_ccfsm", "*", "state", ")", "{", "enum", "attr_type", "type", ";", "if", "(", "LABEL_P", "(", "insn", ")", ")", "arc_ccfsm_at_label", "(", "\"L\"", ",", "CO...

[ "Update", "*", "STATE", "as", "we", "would", "when", "we", "emit", "INSN", "." ]

[ "arc", "\"L\"", "0", "1", "5", "0" ]

arc4

arc_ccfsm_post_advance

arc

MPU

GCC

11,164

156

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SystemZTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "SystemZ", "SystemZ", "1", "0", "MVT::i64", "0U", "SystemZ::GR64BitRegClass", "MVT::i128", "0U", "SystemZ::GR128BitRegClass", "0U", "SystemZ::GR32BitRegClass", "MVT::i64", "0U", "SystemZ::ADDR64BitRegClass", "MVT::i128", "0U", "SystemZ::ADDR128BitRegClass", "0U", "SystemZ::ADDR...

SystemZISelLowering5

getRegForInlineAsmConstraint

SystemZ

CPU

LLVM

11,165

242

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM pre- register allocation load / store optimization pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"ARM pre- register allocation load / store optimization pass\"" ]

ARMLoadStoreOptimizer11

getPassName

ARM

CPU

LLVM

11,166

13

1

[]

[ "<s>", "static", "void", "dispatch_forest", "(", "fma_forest", "*", "forest", ")", "{", "forest", "->", "dispatch", "(", ")", ";", "}", "</s>" ]

[ "Wrapper", "around", "fma_forest", ":", ":dispatch", "for", "use", "as", "parameter", "of", "function", "pointer", "type", "in", "func_fma_steering", ":", ":dfs", "." ]

[ "aarch64" ]

cortex-a57-fma-steering

dispatch_forest

aarch64

CPU

GCC

11,167

16

1

[]

[ "<s>", "const", "MCPhysReg", "*", "CJGRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CC_Save_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "CJG", "CJG" ]

CJGRegisterInfo

getCalleeSavedRegs

CJG

CPU

LLVM

11,168

18

1

[]

[ "<s>", "void", "WebAssemblyTargetWasmStreamer", "::", "emitLocal", "(", "ArrayRef", "<", "MVT", ">", "Types", ")", "{", "SmallVector", "<", "std", "::", "pair", "<", "MVT", ",", "uint32_t", ">", ",", "4", ">", "Grouped", ";", "for", "(", "MVT", "Type", ...

[ ".local" ]

[ "WebAssembly", "WebAssembly", "4", "1", "WebAssembly::toValType" ]

WebAssemblyTargetStreamer10

emitLocal

WebAssembly

Virtual ISA

LLVM

11,169

120

1

[]

[ "<s>", "static", "bool", "nds32_needs_double_word_align", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "align", ";", "align", "=", "NDS32_MODE_TYPE_ALIGN", "(", "mode", ",", "type", ")", ";", "return", "(", "align", ">",...

[ "Return", "true", "if", "MODE/TYPE", "need", "double", "word", "alignment", "." ]

[ "nds32" ]

nds32

nds32_needs_double_word_align

nds32

CPU

GCC

11,170

32

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "SetupMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "CurrentFnDescSym", "=", "getSymbol", "(", "&", "MF", ".", "getFunction", "(", ")", ")", ";", "MCSectionXCOFF", "*", "FnDescSec", "=", "cast", "<", ...

[ "This", "should", "be", "called", "when", "a", "new", "MachineFunction", "is", "being", "processed", "from", "runOnMachineFunction", "." ]

[ "PowerPC", "PPC", "PPC", "8", "4" ]

PPCAsmPrinter62

SetupMachineFunction

PowerPC

CPU

LLVM

11,171

81

1

[]

[ "<s>", "static", "void", "mt_machine_reorg", "(", "void", ")", "{", "if", "(", "mt_flag_delayed_branch", ")", "dbr_schedule", "(", "get_insns", "(", ")", ",", "dump_file", ")", ";", "if", "(", "TARGET_MS2", ")", "{", "split_all_insns_noflow", "(", ")", ";", ...

[ "Fixup", "the", "looping", "instructions", ",", "do", "delayed", "branch", "scheduling", ",", "fixup", "scheduling", "hazards", "." ]

[ "mt" ]

mt

mt_machine_reorg

mt

CPU

GCC

11,172

35

1

[]

[ "<s>", "void", "XCoreTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "DataSection", "=", "Ctx", ".", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "XCore", "XCore", "\".dp.data\"", "\".dp.bss\"", "\".cp.rodata.cst4\"", "\".cp.rodata.cst8\"", "\".cp.rodata.cst16\"", "\".cp.rodata\"" ]

XCoreTargetObjectFile4

Initialize

XCore

MPU

LLVM

11,173

215

1

[]

[ "<s>", "const", "MCPhysReg", "*", "CAHPRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "CAHP", "CAHP" ]

CAHPRegisterInfo

getCalleeSavedRegs

CAHP

CPU

LLVM

11,174

18

1

[]

[ "<s>", "void", "OutgoingValueHandler", "::", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "MachineMemOperand", "*", "MMO", "=", "MIRBuilder", ".", "getMF", ...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "Mips", "0" ]

MipsCallLowering

assignValueToAddress

Mips

CPU

LLVM

11,175

55

1

[]

[ "<s>", "static", "tree", "build_const_pointer", "(", "tree", "t", ")", "{", "return", "build_pointer_type", "(", "build_qualified_type", "(", "t", ",", "TYPE_QUAL_CONST", ")", ")", ";", "}", "</s>" ]

[ "Return", "a", "representation", "of", "``", "const", "T", "*", "''", "." ]

[ "aarch64" ]

aarch64-sve-builtins-shapes

build_const_pointer

aarch64

CPU

GCC

11,176

20

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFr...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "X86", "X86", "0", "X86", "0" ]

X86FrameLowering127

eliminateCallFramePseudoInstr

X86

CPU

LLVM

11,177

473

1

[]

[ "<s>", "bool", "isLegalMaskedLoad", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "return", "isLegalMaskedLoadStore", "(", "DataType", ",", "Alignment", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "AArch64" ]

AArch64TargetTransformInfo

isLegalMaskedLoad

AArch64

CPU

LLVM

11,178

20

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAMDGPUISelDag", "(", "getAMDGPUTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "R600" ]

AMDGPUTargetMachine32

addInstSelector

R600

GPU

LLVM

11,179

21

1

[]

[ "<s>", "bool", "MipsAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "const", "unsigned", "FixupKind", "=", "Fixup", ".", "getKind", ...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "Mips", "Mips", "Mips::fixup_Mips_CALL_HI16", "Mips::fixup_Mips_CALL_LO16", "Mips::fixup_Mips_CALL16", "Mips::fixup_Mips_GOT", "Mips::fixup_Mips_GOT_PAGE", "Mips::fixup_Mips_GOT_OFST", "Mips::fixup_Mips_GOT_DISP", "Mips::fixup_Mips_GOT_HI16", "Mips::fixup_Mips_GOT_LO16", "Mips::fixup_Mips_GOTT...

MipsAsmBackend16

shouldForceRelocation

Mips

CPU

LLVM

11,180

196

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Promote Alloca to vector\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"AMDGPU Promote Alloca to vector\"" ]

AMDGPUPromoteAlloca1

getPassName

AMDGPU

GPU

LLVM

11,181

11

1

[]

[ "<s>", "std", "::", "string", "AMDGPUDevice", "::", "getDataLayout", "(", ")", "const", "{", "std", "::", "string", "DataLayout", "=", "std", "::", "string", "(", "\"e\"", "\"-p:32:32:32\"", "\"-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32\"", "\"-v16:16:16-v24...

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "R600", "\"e\"", "\"-p:32:32:32\"", "\"-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32\"", "\"-v16:16:16-v24:32:32-v32:32:32-v48:64:64-v64:64:64-v96:128:128-v128:128:128\"", "\"-v192:256:256-v256:256:256-v512:512:512-v1024:1024:1024-v2048:2048:2048\"", "\"-n32:64\"", "AMDGPUDeviceInfo::DoubleOp...

AMDILDevice

getDataLayout

R600

GPU

LLVM

11,182

49

1

[]

[ "<s>", "static", "bool", "mips_hard_regno_mode_ok_p", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "size", ";", "enum", "mode_class", "mclass", ";", "if", "(", "mode", "==", "CCV2mode", ")", "return", "(", "ISA_H...

[ "Return", "true", "if", "register", "REGNO", "can", "store", "a", "value", "of", "mode", "MODE", ".", "The", "result", "of", "this", "function", "is", "cached", "in", "mips_hard_regno_mode_ok", "." ]

[ "mips", "2", "0", "4", "0", "1", "0", "0", "1", "4", "1", "0", "1", "0", "2", "2", "1", "0" ]

mips4

mips_hard_regno_mode_ok_p

mips

CPU

GCC

11,183

386

1

[]

[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", ...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "PowerPC", "PPC", "0", "1", "0", "0", "\"(\"", "\")\"", "\"r0\"", "PPC", "\", \"", "\"0(\"", "\")\"" ]

PPCAsmPrinter69

PrintAsmMemoryOperand

PowerPC

CPU

LLVM

11,184

197

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintType", "SystemZTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "SystemZ", "SystemZ", "1", "0" ]

SystemZISelLowering (2)1

getConstraintType

SystemZ

CPU

LLVM

11,185

100

1

[]

[ "<s>", "const", "MCPhysReg", "*", "XCoreRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "XCore", "::", "R4", ",", "XCore", "::", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "XCore", "XCore", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "XCore::R10", "0", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "0" ]

XCoreRegisterInfo25

getCalleeSavedRegs

XCore

MPU

LLVM

11,186

120

1

[]

[ "<s>", "static", "bool", "zero_all_mm_registers", "(", "HARD_REG_SET", "need_zeroed_hardregs", ",", "unsigned", "int", "ret_mmx_regno", ")", "{", "bool", "need_zero_all_mm", "=", "false", ";", "for", "(", "unsigned", "int", "regno", "=", "0", ";", "regno", "<", ...

[ "When", "the", "routine", "exit", "in", "MMX", "mode", ",", "if", "any", "ST", "register", "needs", "to", "be", "zeroed", ",", "we", "should", "clear", "all", "MMX", "registers", "except", "the", "RET_MMX_REGNO", "that", "holds", "the", "return", "value", ...

[ "i386", "0" ]

i3861

zero_all_mm_registers

i386

CPU

GCC

11,187

117

1

[]

[ "<s>", "void", "function_checker", "::", "report_out_of_range", "(", "unsigned", "int", "argno", ",", "HOST_WIDE_INT", "actual", ",", "HOST_WIDE_INT", "min", ",", "HOST_WIDE_INT", "max", ")", "const", "{", "error_at", "(", "location", ",", "\"passing %wd to argument...

[ "Report", "that", "LOCATION", "has", "a", "call", "to", "FNDECL", "in", "which", "argument", "ARGNO", "has", "the", "value", "ACTUAL", ",", "whereas", "the", "function", "requires", "a", "value", "in", "the", "range", "[", "MIN", ",", "MAX", "]", ".", ...

[ "riscv", "\"passing %wd to argument %d of %qE, which expects\"", "\" a value in the range [%wd, %wd]\"", "1" ]

riscv-vector-builtins

report_out_of_range

riscv

CPU

GCC

11,188

41

1

[]

[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", ",", "MachineFunction", "&", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", ")", "const...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1" ]

WebAssemblyISelLowering (2)2

CanLowerReturn

WebAssembly

Virtual ISA

LLVM

11,189

45

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "&", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "Domain", ">", "0", "&&", "Domain", "<", "4", "&&", "\"Invalid execution domain\"", ")", ";", "uint16_t", ...

[ "Change", "the", "opcode", "of", "MI", "to", "execute", "in", "Domain", "." ]

[ "X86", "X86", "0", "4", "\"Invalid execution domain\"", "X86II::SSEDomainShift", "3", "\"Not an SSE instruction\"", "3", "\"256-bit vector operations only available in AVX2\"", "3", "\"Can only select PackedSingle or PackedDouble\"", "\"256-bit insert/extract only available in AVX2\"", "\"...

X86InstrInfo (2)3

setExecutionDomain

X86

CPU

LLVM

11,190

405

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::READ_REGISTER", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::SHL", "ISD::SREM", "ISD::UREM", "ISD::SDIVREM", "ISD::UDIVREM", "0", "2", "\"DivRem needs two values\"", "0", "1", "ISD::SADDSAT", "ISD::SSUBSAT", "ISD...

ARMISelLowering (2)5

ReplaceNodeResults

ARM

CPU

LLVM

11,191

438

1

[]

[ "<s>", "static", "rtx", "nvptx_cta_sync", "(", "rtx", "lock", ",", "int", "threads", ")", "{", "return", "gen_nvptx_barsync", "(", "lock", ",", "GEN_INT", "(", "threads", ")", ")", ";", "}", "</s>" ]

[ "Emit", "a", "CTA-level", "synchronization", "barrier", ".", "LOCK", "is", "the", "barrier", "number", ",", "which", "is", "an", "integer", "or", "a", "register", ".", "THREADS", "is", "the", "number", "of", "threads", "controlled", "by", "the", "barrier", ...

[ "nvptx" ]

nvptx

nvptx_cta_sync

nvptx

GPU

GCC

11,192

23

1

[]

[ "<s>", "static", "void", "aarch64_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=",...

[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "aarch64", "0", "0", "0", "0", "0" ]

aarch644

aarch64_setup_incoming_varargs

aarch64

CPU

GCC

11,193

340

1

[]

[ "<s>", "Register", "(", "const", "MachineOperand", "&", "Op", ")", ":", "Reg", "(", "Op", ".", "getReg", "(", ")", ")", ",", "Sub", "(", "Op", ".", "getSubReg", "(", ")", ")", "{", "}", "</s>" ]

[ "Base", "register", "." ]

[ "Hexagon" ]

HexagonConstExtenders (2)

Register

Hexagon

DSP

LLVM

11,194

27

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">", "AMDGPUSubtarget...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "R600", "SI" ]

AMDGPUTargetMachine27

addPreISel

R600

GPU

LLVM

11,195

63

1

[]

[ "<s>", "const", "char", "*", "output_fix_trunc", "(", "rtx", "insn", ",", "rtx", "*", "operands", ",", "int", "fisttp", ")", "{", "int", "stack_top_dies", "=", "find_regno_note", "(", "insn", ",", "REG_DEAD", ",", "FIRST_STACK_REG", ")", "!=", "0", ";", ...

[ "Output", "code", "for", "INSN", "to", "convert", "a", "float", "to", "a", "signed", "int", ".", "OPERANDS", "are", "the", "insn", "operands", ".", "The", "output", "may", "be", "[", "HSD", "]", "Imode", "and", "the", "input", "operand", "may", "be", ...

[ "i386", "0", "0", "\"fld\\t%y1\"", "1", "0", "\"fisttp%z0\\t%0\"", "\"fldcw\\t%3\"", "\"fistp%z0\\t%0\"", "\"fist%z0\\t%0\"", "\"fldcw\\t%2\"", "\"\"" ]

i3863

output_fix_trunc

i386

CPU

GCC

11,196

158

1

[]

[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "SMShadowTracker", ".", "reset", "(", "0", ")", ";", "SM", ".", "reset", "(", ")", ";", "return", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "}", "</s>" ...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "X86", "0" ]

X86AsmPrinter11

doInitialization

X86

CPU

LLVM

11,197

31

1

[]

[ "<s>", "const", "LC3InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "LC3", "LC3" ]

LC3Subtarget

getInstrInfo

LC3

CPU

LLVM

11,198

14

1

[]

[ "<s>", "const", "MachineFunction", "&", "getMachineFunction", "(", ")", "const", "{", "return", "MF", ";", "}", "</s>" ]

[ "getMachineFunction", "-", "Return", "the", "last", "machine", "function", "computed", "." ]

[ "WebAssembly" ]

WebAssemblyMachineFunctionInfo15

getMachineFunction

WebAssembly

Virtual ISA

LLVM

11,199

12

1

[]