docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "GCNDPPCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", "->", "hasDPP", "(", ")", "\|\|", "skipFu...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "AMDGPU::V_MOV_B32_dpp", "AMDGPU::V_MOV_B64_DPP_PSEUDO", "AMDGPU::V_MOV_B64_dpp" ]	GCNDPPCombine10	runOnMachineFunction	AMDGPU	GPU	LLVM	11,200	219	1	[]
[ "<s>", "static", "void", "aarch64_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "int", "this_regno", "=", "R0_REGNUM", ...	[ "Output", "code", "to", "add", "DELTA", "to", "the", "first", "argument", ",", "and", "then", "jump", "to", "FUNCTION", ".", "Used", "for", "C++", "multiple", "inheritance", "." ]	[ "aarch64", "1", "0", "1", "0", "0", "256", "256", "256", "4096", "1", "0", "1", "1", "1", "0" ]	aarch646	aarch64_output_mi_thunk	aarch64	CPU	GCC	11,201	427	1	[]
[ "<s>", "unsigned", "ARMTargetLowering", "::", "getNumInterleavedAccesses", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "return", "(", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", "+", "127", ")", "/", "128...	[ "Returns", "the", "number", "of", "interleaved", "accesses", "that", "will", "be", "generated", "when", "lowering", "accesses", "of", "the", "given", "type", "." ]	[ "ARM", "ARM", "127", "128" ]	ARMISelLowering (2)5	getNumInterleavedAccesses	ARM	CPU	LLVM	11,202	31	1	[]
[ "<s>", "const", "M680x0RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "M680x0", "M680x0" ]	M680x0InstrInfo	getRegisterInfo	M680x0	MPU	LLVM	11,203	12	1	[]
[ "<s>", "X86MCTargetExpr", "", "X86MCTargetExpr", "::", "Create", "(", "const", "MCSymbol", "", "Sym", ",", "VariantKind", "K", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "X86MCTargetExpr", "(", "Sym", ",", "K", ")", ";", ...	[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]	[ "X86", "X86", "X86", "X86" ]	X86MCTargetExpr	Create	X86	CPU	LLVM	11,204	32	1	[]
[ "<s>", "bool", "sh_attr_renesas_p", "(", "const_tree", "td", ")", "{", "if", "(", "TARGET_HITACHI", ")", "return", "true", ";", "if", "(", "td", "==", "NULL_TREE", ")", "return", "false", ";", "if", "(", "DECL_P", "(", "td", ")", ")", "td", "=", "TRE...	[ "True", "if", "__attribute__", "(", "(", "renesas", ")", ")", "or", "-mrenesas", "." ]	[ "sh", "\"renesas\"" ]	sh4	sh_attr_renesas_p	sh	CPU	GCC	11,205	62	1	[]
[ "<s>", "SDNode", "", "MipsDAGToDAGISel", "::", "getGlobalBaseReg", "(", "bool", "IsForTls", ")", "{", "Register", "GlobalBaseReg", "=", "MF", "->", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", "->", "getGlobalBaseReg", "(", "", "MF", ",", "IsForTls", ...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Mips", "Mips", "Mips", "0" ]	MipsISelDAGToDAG36	getGlobalBaseReg	Mips	CPU	LLVM	11,206	58	1	[]
[ "<s>", "static", "void", "require_pic_register", "(", "void", ")", "{", "if", "(", "!", "crtl", "->", "uses_pic_offset_table", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "if", "(", "arm_pic_register", "!=", "INVALID_REGNUM", "&&", ...	[ "Record", "that", "the", "current", "function", "needs", "a", "PIC", "register", ".", "Initialize", "cfun-", ">", "machine-", ">", "pic_reg", "if", "we", "have", "not", "already", "done", "so", "." ]	[ "arm", "1", "1", "0UL" ]	arm4	require_pic_register	arm	CPU	GCC	11,207	217	1	[]
[ "<s>", "void", "function_expander", "::", "add_integer_operand", "(", "HOST_WIDE_INT", "x", ")", "{", "m_ops", ".", "safe_grow", "(", "m_ops", ".", "length", "(", ")", "+", "1", ",", "true", ")", ";", "create_integer_operand", "(", "&", "m_ops", ".", "last...	[ "Add", "an", "integer", "operand", "X", "." ]	[ "aarch64", "1" ]	aarch64-sve-builtins1	add_integer_operand	aarch64	CPU	GCC	11,208	37	1	[]
[ "<s>", "static", "void", "aarch64_emit_sve_fp_cond", "(", "rtx", "target", ",", "rtx_code", "code", ",", "rtx", "pred", ",", "bool", "known_ptrue_p", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "flag", "=", "gen_int_mode", "(", "known_ptrue_p", ...	[ "Emit", ":", "(", "set", "TARGET", "(", "unspec", "[", "PRED", "KNOWN_PTRUE_P", "OP0", "OP1", "]", "UNSPEC_COND_", "<", "X", ">", ")", ")", "where", "<", "X", ">", "is", "the", "operation", "associated", "with", "comparison", "CODE", ".", "KNOWN_PTRUE_P"...	[ "aarch64", "4" ]	aarch64	aarch64_emit_sve_fp_cond	aarch64	CPU	GCC	11,209	70	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "VT", "!=", "MVT", "::", "f32", "&&", "VT", "!=", "MVT", "::", "f64", ")", "re...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "Mips", "Mips", "MVT::f32", "MVT::f64" ]	MipsISelLowering (2)4	isFPImmLegal	Mips	CPU	LLVM	11,210	54	1	[]
[ "<s>", "static", "void", "mips_end_function_definition", "(", "const", "char", "*", "name", ")", "{", "if", "(", "!", "flag_inhibit_size_directive", ")", "{", "fputs", "(", "\"\\t.end\\t\"", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",...	[ "End", "a", "function", "definition", "started", "by", "mips_start_function_definition", "." ]	[ "mips", "\"\\t.end\\t\"", "\"\\n\"" ]	mips	mips_end_function_definition	mips	CPU	GCC	11,211	39	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "XCoreDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "XCore", "XCore", "2", "4" ]	XCoreDisassembler	getInstruction	XCore	MPU	LLVM	11,212	146	1	[]
[ "<s>", "const", "RegisterBank", "&", "MipsRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "using", "namespace", "Mips", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "Mips", "Mips", "Mips", "Mips::GPR32RegClassID", "Mips::CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirstRegClassID", "Mips::CPU16Regs_and_GPRMM16MovePPairSecondRegClassID", "Mips::GPRMM16MoveP_and_CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirst_and_GPRMM16MovePPa...	MipsRegisterBankInfo10	getRegBankFromRegClass	Mips	CPU	LLVM	11,213	134	1	[]
[ "<s>", "static", "bool", "s390_single_field_struct_p", "(", "enum", "tree_code", "code", ",", "const_tree", "type", ",", "bool", "strict_size_check_p", ")", "{", "int", "empty_base_seen", "=", "0", ";", "bool", "zero_width_bf_skipped_p", "=", "false", ";", "const_...	[ "Return", "true", "if", "a", "variable", "of", "TYPE", "should", "be", "passed", "as", "single", "value", "with", "type", "CODE", ".", "If", "STRICT_SIZE_CHECK_P", "is", "true", "the", "sizes", "of", "the", "record", "type", "and", "the", "field", "type", ...	[ "s390", "0", "\"no_unique_address\"", "2", "1", "0", "\"gcc-10/changes.html#empty_base\"", "1", "\"parameter passing for argument of type %qT when C++17 \"", "\"is enabled changed to match C++14 %{in GCC 10.1%}\"", "\"parameter passing for argument of type %qT with \"", "\"%<[[no_unique_addres...	s390	s390_single_field_struct_p	s390	MPU	GCC	11,214	320	1	[]
[ "<s>", "iterator_range", "<", "function_sym_iterator", ">", "HSACodeObject", "::", "functions", "(", ")", "const", "{", "return", "make_range", "(", "functions_begin", "(", ")", ",", "functions_end", "(", ")", ")", ";", "}", "</s>" ]	[ "Iterator", "range", "for", "functions", "." ]	[ "AMDGPU" ]	CodeObject	functions	AMDGPU	GPU	LLVM	11,215	24	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86TargetTransformInfo112	getAnalysisUsage	X86	CPU	LLVM	11,216	18	1	[]
[ "<s>", "bool", "aarch64_use_return_insn_p", "(", "void", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "false", ";", "if", "(", "crtl", "->", "profile", ")", "return", "false", ";", "aarch64_layout_frame", "(", ")", ";", "return", "cfun", "-...	[ "Return", "TRUE", "if", "we", "can", "use", "a", "simple_return", "insn", ".", "This", "function", "checks", "whether", "the", "callee", "saved", "stack", "is", "empty", ",", "which", "means", "no", "restore", "actions", "are", "need", ".", "The", "pro_and...	[ "aarch64", "0" ]	aarch642	aarch64_use_return_insn_p	aarch64	CPU	GCC	11,217	39	1	[]
[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "auto", "", "TII", "=", "static_cast"...	[ "The", "instruction", "is", "lowered", "." ]	[ "AMDGPU", "AMDGPU", "SI", "AMDGPU::S_SETPC_B64_return", "AMDGPU::S_SETPC_B64", "AMDGPU::SI_CALL", "AMDGPU::S_SWAPPC_B64", "0", "1", "AMDGPU::SI_TCRETURN", "AMDGPU::S_SETPC_B64", "1", "\"AMDGPUMCInstLower::lower - Pseudo instruction doesn't have \"", "\"a target-specific version: \"", "AM...	AMDGPUMCInstLower18	lower	AMDGPU	GPU	LLVM	11,218	284	1	[]
[ "<s>", "bool", "aarch64_sve_ld1rq_operand_p", "(", "rtx", "op", ")", "{", "return", "aarch64_sve_ld1rq_ld1ro_operand_p", "(", "op", ",", "TImode", ",", "GET_MODE_INNER", "(", "GET_MODE", "(", "op", ")", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "OP", "is", "a", "valid", "MEM", "operand", "for", "an", "SVE", "LD1RQ", "instruction", "." ]	[ "aarch64" ]	aarch64	aarch64_sve_ld1rq_operand_p	aarch64	CPU	GCC	11,219	24	1	[]
[ "<s>", "bool", "AMDGPUAnnotateKernelFeatures", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "2", "]", "=", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "2", "\"llvm.amdgcn.workitem.id.y\"", "\"amdgpu-work-item-id-y\"", "\"llvm.amdgcn.workitem.id.z\"", "\"amdgpu-work-item-id-z\"", "\"llvm.amdgcn.workgroup.id.y\"", "\"amdgpu-work-group-id-y\"", "\"llvm.amdgcn.workgroup.id.z\"", "\"amdgpu-work-group-id-z\"", "\"llvm.r600.read...	AMDGPUAnnotateKernelFeatures11	runOnModule	AMDGPU	GPU	LLVM	11,220	198	1	[]
[ "<s>", "static", "void", "aarch64_init_tme_builtins", "(", "void", ")", "{", "tree", "ftype_uint64_void", "=", "build_function_type_list", "(", "uint64_type_node", ",", "NULL", ")", ";", "tree", "ftype_void_void", "=", "build_function_type_list", "(", "void_type_node", ...	[ "Initialize", "the", "transactional", "memory", "extension", "(", "TME", ")", "builtins", "." ]	[ "aarch64", "\"__builtin_aarch64_tstart\"", "\"__builtin_aarch64_ttest\"", "\"__builtin_aarch64_tcommit\"", "\"__builtin_aarch64_tcancel\"" ]	aarch64-builtins	aarch64_init_tme_builtins	aarch64	CPU	GCC	11,221	96	1	[]
[ "<s>", "static", "void", "rs6000_set_default_type_attributes", "(", "tree", "type", ")", "{", "if", "(", "rs6000_default_long_calls", "&&", "(", "TREE_CODE", "(", "type", ")", "==", "FUNCTION_TYPE", "\|\|", "TREE_CODE", "(", "type", ")", "==", "METHOD_TYPE", ")", ...	[ "Set", "longcall", "attributes", "on", "all", "functions", "declared", "when", "rs6000_default_long_calls", "is", "true", "." ]	[ "rs6000", "\"longcall\"" ]	rs6000	rs6000_set_default_type_attributes	rs6000	CPU	GCC	11,222	54	1	[]
[ "<s>", "const", "char", "*", "BlackfinTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "BFISD", "::", "CALL", ":", "return", "\"BFISD::CAL...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Blackfin", "0", "BFISD::CALL", "\"BFISD::CALL\"", "BFISD::RET_FLAG", "\"BFISD::RET_FLAG\"", "BFISD::Wrapper", "\"BFISD::Wrapper\"" ]	BlackfinISelLowering	getTargetNodeName	Blackfin	DSP	LLVM	11,223	48	1	[]
[ "<s>", "static", "int", "group_barrier_needed", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", ";", "int", "need_barrier", "=", "0", ";", "struct", "reg_flags", "flags", ";", "memset", "(", "&", "flags", ",", "0", ",", "sizeof", "(", "flags", ")...	[ "Given", "the", "current", "state", ",", "determine", "whether", "a", "group", "barrier", "(", "a", "stop", "bit", ")", "is", "necessary", "before", "INSN", ".", "Return", "nonzero", "if", "so", ".", "This", "modifies", "the", "state", "to", "include", "...	[ "ia64", "0", "0", "0", "1", "1", "0", "1", "0", "1", "1", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0" ]	ia64	group_barrier_needed	ia64	CPU	GCC	11,224	346	1	[]
[ "<s>", "const", "char", "*", "get_bundle_name", "(", "int", "b", ")", "{", "return", "bundle_name", "[", "b", "]", ";", "}", "</s>" ]	[ "Map", "a", "bundle", "number", "to", "its", "pseudo-op", "." ]	[ "ia64" ]	ia64	get_bundle_name	ia64	CPU	GCC	11,225	16	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vtrn", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ",",...	[ "Recognize", "patterns", "for", "the", "VTRN", "insns", "." ]	[ "arm", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2", "1" ]	arm4	arm_evpc_neon_vtrn	arm	CPU	GCC	11,226	354	1	[]
[ "<s>", "const", "HexagonSubtarget", "*", "HexagonTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeList", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"target-cpu\"", "\"target-features\"", "\"unsafe-fp-math\"", "\"unsafe-fp-math\"", "\"true\"", "\"+unsafe-fp\"", "\"+unsafe-fp,\"", "Hexagon" ]	HexagonTargetMachine37	getSubtargetImpl	Hexagon	DSP	LLVM	11,227	191	1	[]
[ "<s>", "bool", "GCNRegBankReassign", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", "->", "hasRegisterBanking", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SGPR_NULL", "2", "1", "\"=== RegBanks reassign analysis on function \"", "\"=== \"", "\" stall cycles detected in \"", "\"function \"", "\"\\nCandidates:\\n\\n\"", "\"\\n\\n\"", "0", "1", "\"RegBank reassign stall cycles verific...	GCNRegBankReassign	runOnMachineFunction	AMDGPU	GPU	LLVM	11,228	487	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "ARMBaseInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "\|...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]	[ "ARM", "ARM", "ARM" ]	ARMBaseInstrInfo10	CreateTargetPostRAHazardRecognizer	ARM	CPU	LLVM	11,229	56	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::L2_loadri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::L2_loadrd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::LDriw_pred", "0", "Hexagon::ModRegsRegClass", "Hexagon::LDriw_ctr", "0", "Hexagon::HvxQRRegClass", "Hexago...	HexagonInstrInfo50	loadRegFromStackSlot	Hexagon	DSP	LLVM	11,230	441	1	[]
[ "<s>", "static", "const", "struct", "processor", "*", "aarch64_get_arch", "(", "enum", "aarch64_arch", "arch", ")", "{", "if", "(", "arch", "!=", "aarch64_no_arch", ")", "return", "&", "all_architectures", "[", "arch", "]", ";", "const", "struct", "processor",...	[ "Return", "the", "architecture", "corresponding", "to", "the", "enum", "ARCH", ".", "If", "it", "does", "n't", "specify", "a", "valid", "architecture", ",", "return", "the", "default", "." ]	[ "aarch64", "0x3f" ]	aarch64	aarch64_get_arch	aarch64	CPU	GCC	11,231	49	1	[]
[ "<s>", "MCOperand", "LM32MCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "return", "MCOperand", "::...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "LM32", "LM32" ]	LM32MCInstLower	lowerOperand	LM32	MPU	LLVM	11,232	70	1	[]
[ "<s>", "bool", "hasCompressedExport", "(", ")", "const", "{", "return", "!", "GFX11Insts", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "'s", "EXP", "instruction", "has", "the", "COMPR", "flag", ",", "which", "affects", "the", "meaning", "of", "the", "EN", "(", "enable", ")", "bits", "." ]	[ "AMDGPU" ]	GCNSubtarget7	hasCompressedExport	AMDGPU	GPU	LLVM	11,233	11	1	[]
[ "<s>", "rtx", "function_expander", "::", "generate_insn", "(", "insn_code", "icode", ")", "{", "gcc_assert", "(", "opno", "==", "insn_data", "[", "icode", "]", ".", "n_generator_args", ")", ";", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "opno",...	[ "Generate", "instruction", "ICODE", ",", "given", "that", "its", "operands", "have", "already", "been", "added", "to", "M_OPS", ".", "Return", "the", "value", "of", "the", "first", "operand", "." ]	[ "riscv", "\"invalid argument to built-in function\"", "0" ]	riscv-vector-builtins	generate_insn	riscv	CPU	GCC	11,234	58	1	[]
[ "<s>", "const", "RegisterBank", "&", "AMDGPURegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "if", "(", "&", "RC", "==", "&", "AMDGPU", "::", "SReg_1RegClass", ")", "return", "AMDGPU", "::", ...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::SReg_1RegClass", "AMDGPU::VCCRegBank", "AMDGPU::SGPRRegBank", "AMDGPU::AGPRRegBank", "AMDGPU::VGPRRegBank" ]	AMDGPURegisterBankInfo30	getRegBankFromRegClass	AMDGPU	GPU	LLVM	11,235	65	1	[]
[ "<s>", "void", "JVMAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "return", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "JVM", "JVM" ]	JVMAsmBackend	relaxInstruction	JVM	Virtual ISA	LLVM	11,236	24	1	[]
[ "<s>", "void", "MipsRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineFunction", "&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Mips", "Mips", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "4", "1", "\"Offset : \"", "\"\\n\"", "\"<--------->\...	MipsRegisterInfo17	eliminateFrameIndex	Mips	CPU	LLVM	11,237	263	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "Xtensa" ]	XtensaSubtarget	getInstrItineraryData	Xtensa	MPU	LLVM	11,238	14	1	[]
[ "<s>", "static", "bool", "aarch64_option_valid_attribute_p", "(", "tree", "fndecl", ",", "tree", ",", "tree", "args", ",", "int", ")", "{", "struct", "cl_target_option", "cur_target", ";", "bool", "ret", ";", "tree", "old_optimize", ";", "tree", "new_target", ...	[ "Implement", "TARGET_OPTION_VALID_ATTRIBUTE_P", ".", "This", "is", "used", "to", "process", "attribute", "(", "(", "target", "(", "``", "...", "''", ")", ")", ")", "." ]	[ "aarch64" ]	aarch641	aarch64_option_valid_attribute_p	aarch64	CPU	GCC	11,239	298	1	[]
[ "<s>", "void", "i386_pe_asm_output_aligned_decl_common", "(", "FILE", "", "stream", ",", "tree", "decl", ",", "const", "char", "", "name", ",", "HOST_WIDE_INT", "size", ",", "HOST_WIDE_INT", "align", ")", "{", "HOST_WIDE_INT", "rounded", ";", "rounded", "=", ...	[ "Beware", ",", "DECL", "may", "be", "NULL", "if", "compile_file", "(", ")", "is", "emitting", "the", "LTO", "marker", "." ]	[ "i386", "1", "1", "1", "\"\\t.comm\\t\"", "\", \"", "\", %d\\n\"", "1", "\", \"", "\"\\t\"", "\" \"", "\"\\n\"" ]	winnt4	i386_pe_asm_output_aligned_decl_common	i386	CPU	GCC	11,240	135	1	[]
[ "<s>", "bool", "WebAssemblyFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Call", ":", "if", "(", "selectCall", "(", "I", ...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyFastISel (2)2	fastSelectInstruction	WebAssembly	Virtual ISA	LLVM	11,241	187	1	[]
[ "<s>", "unsigned", "OR1KTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "OR1K", "::", "R4", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]	[ "OR1K", "OR1K", "OR1K::R4" ]	OR1KISelLowering1	getExceptionSelectorRegister	OR1K	CPU	LLVM	11,242	18	1	[]
[ "<s>", "bool", "useAA", "(", ")", "const", "override", "{", "return", "UseAA", ";", "}", "</s>" ]	[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]	[ "ARM" ]	ARMSubtarget	useAA	ARM	CPU	LLVM	11,243	11	1	[]
[ "<s>", "static", "void", "emit_load_locked", "(", "machine_mode", "mode", ",", "rtx", "reg", ",", "rtx", "mem", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ")", "=", "NULL", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode"...	[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "load-locked", "instruction", "in", "MODE", ".", "For", "QI/HImode", ",", "possibly", "use", "a", "pattern", "than", "includes", "the", "zero_extend", "operation", "." ]	[ "powerpcspe" ]	powerpcspe	emit_load_locked	powerpcspe	CPU	GCC	11,244	123	1	[]
[ "<s>", "void", "nvptx_cpu_cpp_builtins", "(", "void", ")", "{", "cpp_assert", "(", "parse_in", ",", "\"machine=nvptx\"", ")", ";", "cpp_assert", "(", "parse_in", ",", "\"cpu=nvptx\"", ")", ";", "cpp_define", "(", "parse_in", ",", "\"__nvptx__\"", ")", ";", "if...	[ "Function", "to", "tell", "the", "preprocessor", "about", "the", "defines", "for", "the", "target", "." ]	[ "nvptx", "\"machine=nvptx\"", "\"cpu=nvptx\"", "\"__nvptx__\"", "\"__nvptx_softstack__\"", "\"__nvptx_unisimt__\"", "\"__PTX_SM__=\"", "\"0\"", "\"__PTX_ISA_VERSION_MAJOR__=%u\"", "\"__PTX_ISA_VERSION_MINOR__=%u\"" ]	nvptx-c	nvptx_cpu_cpp_builtins	nvptx	GPU	GCC	11,245	128	1	[]
[ "<s>", "void", "SystemZMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "const", "MachineOperand...	[ "The", "instruction", "is", "lowered", "." ]	[ "SystemZ", "SystemZ" ]	SystemZMCInstLower12	lower	SystemZ	CPU	LLVM	11,246	67	1	[]
[ "<s>", "static", "bool", "mem_locations_overlap", "(", "rtx", "mem1", ",", "rtx", "mem2", ")", "{", "rtx", "reg1", ",", "reg2", ";", "HOST_WIDE_INT", "off1", ",", "size1", ",", "off2", ",", "size2", ";", "if", "(", "get_memref_parts", "(", "mem1", ",", ...	[ "This", "function", "returns", "true", "if", "it", "can", "be", "determined", "that", "the", "two", "MEM", "locations", "overlap", "by", "at", "least", "1", "byte", "based", "on", "base", "reg/offset/size", "." ]	[ "rs6000" ]	rs6000	mem_locations_overlap	rs6000	CPU	GCC	11,247	108	1	[]
[ "<s>", "bool", "Cpu0AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Cpu0FI", "=", "MF", ".", "getInfo", "<", "Cpu0MachineFunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]	Cpu0AsmPrinter	runOnMachineFunction	Cpu0	CPU	LLVM	11,248	32	1	[]
[ "<s>", "int", "ARMAsmParser", "::", "tryParseRegister", "(", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "1", ";...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "ARM", "ARM", "1", "\"r13\"", "ARM::SP", "\"r14\"", "ARM::LR", "\"r15\"", "ARM::PC", "\"ip\"", "ARM::R12", "0", "1" ]	ARMAsmParser114	tryParseRegister	ARM	CPU	LLVM	11,249	133	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "ARM", "ARM", "ARM::LDRrs", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::LDRi12", "ARM::t2LDRi12", "ARM::tLDRspi", "ARM::VLDRD", "ARM::VLDRS", "1", "2", "2", "0", "1", "0", "ARM::VLD1q64", "ARM::VLD1d8TPseudo", "ARM::VLD1d16TPseudo", "ARM::V...	ARMBaseInstrInfo1	isLoadFromStackSlot	ARM	CPU	LLVM	11,250	385	1	[]
[ "<s>", "static", "void", "mips_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum...	[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "mips", "1", "0", "0", "0", "1", "0" ]	mips3	mips_setup_incoming_varargs	mips	CPU	GCC	11,251	282	1	[]
[ "<s>", "bool", "Mips16TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "Mips", "Mips" ]	Mips16ISelLowering (2)2	allowsMisalignedMemoryAccesses	Mips	CPU	LLVM	11,252	26	1	[]
[ "<s>", "static", "ARMOperand", "", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "ARMOperand", "", "Op", "=", "new", "ARMOperand", "(", "k_Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum",...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMAsmParser (2)	CreateReg	ARM	CPU	LLVM	11,253	49	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "Reloc", "::", "Model", "_RM", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::FeatureO32", "0", "Mips::FeatureEABI", "0", "Mips::FeatureN32", "0", "Mips::FeatureN64"...	MipsSubtarget35	MipsSubtarget	Mips	CPU	LLVM	11,254	425	1	[]
[ "<s>", "static", "rtx", "arm_expand_mve_builtin", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "if", "(", "fcode", ">=", "ARM_BUILTIN_MVE_BASE", "&&", "!", "TARGET_HAVE_MVE", ")", "{", "fatal_error", "(", "input_location", ",", "\...	[ "Expand", "an", "MVE", "builtin", ",", "i.e", ".", "those", "registered", "only", "if", "their", "respective", "target", "constraints", "are", "met", ".", "This", "check", "happens", "within", "arm_expand_builtin", "." ]	[ "arm", "\"You must enable MVE instructions\"", "\" to use these intrinsics\"" ]	arm-builtins	arm_expand_mve_builtin	arm	CPU	GCC	11,255	61	1	[]
[ "<s>", "bool", "Z80FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Z80", "Z80", "Z80", "Z80", "2", "0", "1", "Z80::PUSH16r" ]	Z80FrameLowering	spillCalleeSavedRegisters	Z80	MPU	LLVM	11,256	188	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TVM" ]	TVMControlFlowPrepare	getAnalysisUsage	TVM	Virtual ISA	LLVM	11,257	17	1	[]
[ "<s>", "void", "HexagonDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Hexagon", "Hexagon", "1", "ISD::Constant", "ISD::ConstantFP", "ISD::FrameIndex", "ISD::BITCAST", "ISD::SHL", "ISD::LOAD", "ISD::STORE", "ISD::INTRINSIC_W_CHAIN", "ISD::INTRINSIC_WO_CHAIN", "HexagonISD::VALIGN", "HexagonISD::VALIGNADDR", "HexagonISD::TYPECAST", "HexagonISD::P2D", "He...	HexagonISelDAGToDAG43	Select	Hexagon	DSP	LLVM	11,258	261	1	[]
[ "<s>", "static", "void", "arm32_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "const", "bool", "long_call_p", "=", "arm_is_long_call_p", "(", "func...	[ "MI", "thunk", "handling", "for", "TARGET_32BIT", "." ]	[ "arm", "1", "0", "0", "1", "0", "1", "1", "1", "0" ]	arm	arm32_output_mi_thunk	arm	CPU	GCC	11,259	304	1	[]
[ "<s>", "void", "SystemZAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "emitEXRLTargetInstructions", "(", ")", ";", "emitStackMaps", "(", "SM", ")", ";", "}", "</s>" ]	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "SystemZ", "SystemZ" ]	SystemZAsmPrinter22	emitEndOfAsmFile	SystemZ	CPU	LLVM	11,260	20	1	[]
[ "<s>", "static", "void", "nvptx_record_fndecl", "(", "tree", "decl", ")", "{", "tree", "", "slot", "=", "declared_fndecls_htab", "->", "find_slot", "(", "decl", ",", "INSERT", ")", ";", "if", "(", "", "slot", "==", "NULL", ")", "{", "*", "slot", "=",...	[ "DECL", "is", "an", "external", "FUNCTION_DECL", ",", "make", "sure", "its", "in", "the", "fndecl", "hash", "table", "and", "and", "write", "a", "ptx", "prototype", ".", "These", "are", "emitted", "at", "end", "of", "compilation", "." ]	[ "nvptx" ]	nvptx	nvptx_record_fndecl	nvptx	GPU	GCC	11,261	57	1	[]
[ "<s>", "bool", "HexagonPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "DisablePacketizer", "\|\|", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "HII", "=", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"Empty DFA table!\"" ]	HexagonVLIWPacketizer10	runOnMachineFunction	Hexagon	DSP	LLVM	11,262	341	1	[]
[ "<s>", "const", "uint16_t", "", "OR1KRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "TargetFrameLowering", "", "TFI", "=", "getFrameLowering", "(", "", "MF", ")", ";", "return", "TFI", "->"...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "OR1K", "OR1K" ]	OR1KRegisterInfo1	getCalleeSavedRegs	OR1K	CPU	LLVM	11,263	39	1	[]
[ "<s>", "static", "rtx_insn", "", "arm_pic_static_addr", "(", "rtx", "orig", ",", "rtx", "reg", ")", "{", "rtx", "l1", ",", "labelno", ",", "offset_rtx", ";", "rtx_insn", "", "insn", ";", "gcc_assert", "(", "flag_pic", ")", ";", "bool", "is_readonly", "...	[ "Generate", "code", "to", "load", "the", "address", "of", "a", "static", "var", "when", "flag_pic", "is", "set", "." ]	[ "arm", "1", "1", "8", "4", "2" ]	arm	arm_pic_static_addr	arm	CPU	GCC	11,264	273	1	[]
[ "<s>", "MCObjectWriter", "*", "MipsAsmBackend", "::", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createMipsELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ",", "IsLittle", "...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "Mips", "Mips", "Mips" ]	MipsAsmBackend	createObjectWriter	Mips	CPU	LLVM	11,265	30	1	[]
[ "<s>", "enum", "aarch64_symbol_type", "aarch64_classify_symbol", "(", "rtx", "x", ",", "rtx", "offset", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "{", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_LARGE", ":...	[ "Return", "the", "method", "that", "should", "be", "used", "to", "access", "SYMBOL_REF", "or", "LABEL_REF", "X", "." ]	[ "aarch64", "1048575", "1048575", "4294967263", "4294967264" ]	aarch643	aarch64_classify_symbol	aarch64	CPU	GCC	11,266	237	1	[]
[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mip...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Mips", "Mips", "Mips::SW", "Mips::SD", "Mips::SWC1", "Mips::SDC1", "Mips::SDC164", "1", "2", "2", "1", "0", "0" ]	MipsSEInstrInfo	isStoreToStackSlot	Mips	CPU	LLVM	11,267	140	1	[]
[ "<s>", "unsigned", "getOffsetOf", "(", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "return", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "}", "</s>" ]	[ "getOffsetOf", "-", "Return", "the", "current", "offset", "of", "the", "specified", "machine", "instruction", "from", "the", "start", "of", "the", "function", "." ]	[ "ARM" ]	ARMBasicBlockInfo10	getOffsetOf	ARM	CPU	LLVM	11,268	22	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "X86Operand", ">", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ",", "bool", "AddressOf", "=", "false", ",", "SMLoc", "OffsetOfLoc", "=", "SMLoc", "(", ")", ",", ...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "X86", "X86", "X86" ]	X86Operand14	CreateReg	X86	CPU	LLVM	11,269	97	1	[]
[ "<s>", "void", "pa_hpux_asm_output_external", "(", "FILE", "", "file", ",", "tree", "decl", ",", "const", "char", "", "name", ")", "{", "gcc_assert", "(", "file", "==", "asm_out_file", ")", ";", "extern_symbol", "p", "=", "{", "decl", ",", "name", "}",...	[ "Mark", "DECL", "(", "name", "NAME", ")", "as", "an", "external", "reference", "(", "assembler", "output", "file", "FILE", ")", ".", "This", "saves", "the", "names", "to", "output", "at", "the", "end", "of", "the", "file", "if", "actually", "referenced",...	[ "pa" ]	pa	pa_hpux_asm_output_external	pa	CPU	GCC	11,270	40	1	[]
[ "<s>", "void", "MipsTargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall", ...	[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]	[ "Mips", "Mips", "Mips::GP_64", "Mips::GP", "MVT::i64", "MVT::i32", "0", "1", "0", "\"Missing call preserved mask for calling convention\"", "Mips", "\"__Mips16RetHelper\"", "Mips", "Mips" ]	MipsISelLowering120	getOpndList	Mips	CPU	LLVM	11,271	384	1	[]
[ "<s>", "const", "char", "", "i386_pe_strip_name_encoding_full", "(", "const", "char", "", "str", ")", "{", "const", "char", "", "p", ";", "const", "char", "", "name", "=", "i386_pe_strip_name_encoding", "(", "str", ")", ";", "if", "(", "*", "name", "...	[ "Also", "strip", "the", "fastcall", "prefix", "and", "stdcall", "suffix", "." ]	[ "i386" ]	winnt3	i386_pe_strip_name_encoding_full	i386	CPU	GCC	11,272	63	1	[]
[ "<s>", "bool", "TPCLatencyResolver", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "MF", "=", "&", "Fn", ";", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "ItinData", "=", "Fn", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TPC", "TPC", "\"\\n\\n*** TPC Latency Resolver\\n\\n\"", "\"Processing BB#\"", "\"\\n\"", "TPC", "TPC", "TPC" ]	TPCLatencyResolver	runOnMachineFunction	TPC	Virtual ISA	LLVM	11,273	274	1	[]
[ "<s>", "int", "legitimate_const_double_p", "(", "rtx", "address", ")", "{", "long", "sval", "[", "2", "]", ";", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "address", ")", ",", "sval", ")", ";", "if", "(", "(", "sval", "[", "0"...	[ "This", "function", "checks", "whether", "a", "real", "value", "can", "be", "encoded", "as", "a", "literal", ",", "i.e.", ",", "addressing", "mode", "27", ".", "In", "that", "mode", ",", "real", "values", "are", "one", "word", "values", ",", "so", "the...	[ "pdp11", "2", "0", "0xffff", "0", "1", "0", "1", "0" ]	pdp115	legitimate_const_double_p	pdp11	MPU	GCC	11,274	51	1	[]
[ "<s>", "unsigned", "PPCTargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", "&&", "VT", "==", "MVT", "::", "f64", ")", "return", "2...	[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]	[ "PowerPC", "PPC", "MVT::f64", "2", "PPC" ]	PPCISelLowering124	getNumRegistersForCallingConv	PowerPC	CPU	LLVM	11,275	42	1	[]
[ "<s>", "void", "emitImportName", "(", "const", "MCSymbolWasm", "*", ",", "StringRef", ")", "override", "{", "}", "</s>" ]	[ ".import_name" ]	[ "WebAssembly" ]	WebAssemblyTargetStreamer (2)1	emitImportName	WebAssembly	Virtual ISA	LLVM	11,276	12	1	[]
[ "<s>", "bool", "PPCFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MFI", "->", "getStackSize", "(", ")", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "PowerPC", "PPC" ]	PPCFrameLowering (2)	hasFP	PowerPC	CPU	LLVM	11,277	38	1	[]
[ "<s>", "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "CallingC...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "4", "4", "0", "1", "0", "0", "0", "\"Regs / types mismatch\"", "0", "0", "0", "0" ]	AArch64CallLowering12	splitToValueTypes	AArch64	CPU	LLVM	11,278	284	1	[]
[ "<s>", "static", "void", "s390_function_specific_restore", "(", "struct", "gcc_options", "", "opts", ",", "struct", "gcc_options", "", ",", "struct", "cl_target_option", "*", "ptr", "ATTRIBUTE_UNUSED", ")", "{", "opts", "->", "x_s390_cost_pointer", "=", "(", "lo...	[ "Restore", "the", "current", "options", ".", "This", "is", "a", "hook", "function", "and", "also", "called", "internally", "." ]	[ "s390" ]	s390	s390_function_specific_restore	s390	MPU	GCC	11,279	37	1	[]
[ "<s>", "bool", "FISCAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".ent\"", ")", "{", "Parser", ".", "Lex", "(", ")", "...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "FISC", "FISC", "\".ent\"", "\".end\"", "\".frame\"", "\".set\"", "\".fmask\"", "\".mask\"", "\".gpword\"", "\".byte\"", "1", "\".half\"", "2", "\".word\"", "4", "\".nword\"", "8", "\".xword\"", "8" ]	FISCAsmParser	ParseDirective	FISC	CPU	LLVM	11,280	227	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "8", "\"Stack slot too small for store\"", "8", "32", "32", "16" ]	X86InstrInfo47	storeRegToStackSlot	X86	CPU	LLVM	11,281	170	1	[]
[ "<s>", "static", "void", "mt_print_operand_simple_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "if", "(", "!", "addr", ")", "error", "(", "\"PRINT_OPERAND_ADDRESS, null pointer\"", ")", ";", "else", "switch", "(", "GET_CODE", "(", "addr", ...	[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]	[ "mt", "\"PRINT_OPERAND_ADDRESS, null pointer\"", "\"%s, #0\"", "0", "0", "0", "1", "\"PRINT_OPERAND_ADDRESS, 2 regs\"", "\"%s, #\"", "\"%s, #\"", "\"PRINT_OPERAND_ADDRESS, invalid insn #1\"" ]	mt	mt_print_operand_simple_address	mt	CPU	GCC	11,282	233	1	[]
[ "<s>", "bool", "isCompare", "(", ")", "const", "{", "return", "isa", "<", "ICmpInst", ">", "(", "Operation", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "instruction", "is", "a", "comparison", "." ]	[ "TPC" ]	ScalarToIRF	isCompare	TPC	Virtual ISA	LLVM	11,283	16	1	[]
[ "<s>", "Value", "", "RISCVTargetLowering", "::", "emitMaskedAtomicCmpXchgIntrinsic", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicCmpXchgInst", "", "CI", ",", "Value", "", "AlignedAddr", ",", "Value", "", "CmpVal", ",", "Value", "*", "NewVal", "...	[ "Perform", "a", "masked", "cmpxchg", "using", "a", "target-specific", "intrinsic", "." ]	[ "RISCV", "RISCV", "Intrinsic::getDeclaration", "Intrinsic::riscv_masked_cmpxchg_i32" ]	RISCVISelLowering29	emitMaskedAtomicCmpXchgIntrinsic	RISCV	CPU	LLVM	11,284	110	1	[]
[ "<s>", "bool", "MipsHazardSchedule", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "MipsSubtarget", "*", "STI", "=", "&", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::NOP" ]	MipsHazardSchedule2	runOnMachineFunction	Mips	CPU	LLVM	11,285	280	1	[]
[ "<s>", "bool", "Z80InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid Z80 branch condition!\"", ")", ";", "Z8...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "Z80", "Z80", "1", "\"Invalid Z80 branch condition!\"", "Z80::CondCode", "Z80::CondCode", "0", "0" ]	Z80InstrInfo2	reverseBranchCondition	Z80	MPU	LLVM	11,286	66	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", "...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "Mips", "128", "Mips", "Mips::MACRO", "Mips::NOMACRO" ]	MipsAsmPrinter89	EmitInstruction	Mips	CPU	LLVM	11,287	136	1	[]
[ "<s>", "void", "AMDGPUAAWrapperPass", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAliasAnalysis	getAnalysisUsage	AMDGPU	GPU	LLVM	11,288	18	1	[]
[ "<s>", "void", "Cpu0InstPrinter", "::", "PrintSpecial", "(", "const", "MCInst", "", "MI", ",", "raw_ostream", "&", "O", ",", "const", "char", "", "Code", ")", "const", "{", "assert", "(", "strcmp", "(", "Code", ",", "\"arguments\"", ")", "==", "0", "...	[ "Print", "information", "related", "to", "the", "specified", "machine", "instr", "that", "is", "independent", "of", "the", "operand", ",", "and", "may", "be", "independent", "of", "the", "instr", "itself", "." ]	[ "Cpu0", "Cpu0", "\"arguments\"", "0", "0", "1", "0", "\", \"", "\"$r\"", "\"\|0\"" ]	Cpu0InstPrinter1	PrintSpecial	Cpu0	CPU	LLVM	11,289	76	1	[]
[ "<s>", "Sparc", "::", "Fixups", "SparcMCExpr", "::", "getFixupKind", "(", "SparcMCExpr", "::", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unhandled SparcMCExpr::VariantKind\"", ")", ";", "case", ...	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "Sparc", "Sparc::Fixups", "Sparc", "Sparc", "\"Unhandled SparcMCExpr::VariantKind\"", "Sparc", "Sparc::fixup_sparc_lo10", "Sparc", "Sparc::fixup_sparc_hi22", "Sparc", "Sparc::fixup_sparc_h44", "Sparc", "Sparc::fixup_sparc_m44", "Sparc", "Sparc::fixup_sparc_l44", "Sparc", "Sparc::fixu...	SparcMCExpr (2)1	getFixupKind	Sparc	CPU	LLVM	11,290	283	1	[]
[ "<s>", "static", "void", "aarch64_init_builtins", "(", ")", "{", "aarch64_general_init_builtins", "(", ")", ";", "aarch64_sve", "::", "init_builtins", "(", ")", ";", "SUBTARGET_INIT_BUILTINS", ";", "}", "</s>" ]	[ "Implement", "TARGET_INIT_BUILTINS", "." ]	[ "aarch64", "aarch64_sve::init_builtins" ]	aarch641	aarch64_init_builtins	aarch64	CPU	GCC	11,291	19	1	[]
[ "<s>", "static", "void", "emit_push_sfr", "(", "rtx", "sfr", ",", "bool", "frame_related_p", ",", "bool", "clr_p", ",", "int", "treg", ")", "{", "rtx_insn", "*", "insn", ";", "gcc_assert", "(", "MEM_P", "(", "sfr", ")", ")", ";", "insn", "=", "emit_mov...	[ "Helper", "for", "expand_prologue", ".", "Emit", "a", "push", "of", "a", "SFR", "via", "tmp_reg", ".", "SFR", "is", "a", "MEM", "representing", "the", "memory", "location", "of", "the", "SFR", ".", "If", "CLR_P", "then", "clear", "the", "SFR", "after", ...	[ "avr", "1", "1" ]	avr	emit_push_sfr	avr	MPU	GCC	11,292	86	1	[]
[ "<s>", "void", "ix86_reset_previous_fndecl", "(", "void", ")", "{", "tree", "new_tree", "=", "target_option_current_node", ";", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "new_tree", ")", ")"...	[ "Set", "targets", "globals", "to", "the", "default", "(", "or", "current", "#", "pragma", "GCC", "target", "if", "active", ")", ".", "Invalidate", "ix86_previous_fndecl", "cache", "." ]	[ "i386" ]	i386-options	ix86_reset_previous_fndecl	i386	CPU	GCC	11,293	68	1	[]
[ "<s>", "bool", "HexagonSplitTFRCondSets", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "QTM", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBb", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon::TFR_condset_rr", "0", "2", "3", "Hexagon::TFR_cPt", "1", "Hexagon::TFR_cNotPt", "1", "Hexagon::TFR_condset_ii", "0", "1", "2", "3", "Hexagon::TFRI_cPt", "Hexagon::TFRI_cNotPt" ]	HexagonSplitTFRCondSets3	runOnMachineFunction	Hexagon	DSP	LLVM	11,294	419	1	[]
[ "<s>", "AVRSubtarget", "::", "AVRSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "AVRTargetMachine", "&", "TM", ")", ":", "AVRGenSubtargetInfo", ...	[ "Creates", "an", "AVR", "subtarget", "." ]	[ "AVR", "AVR", "AVR", "AVR", "AVR" ]	AVRSubtarget (2)	AVRSubtarget	AVR	MPU	LLVM	11,295	172	1	[]
[ "<s>", "static", "void", "rs6000_density_test", "(", "rs6000_cost_data", "*", "data", ")", "{", "const", "int", "DENSITY_PCT_THRESHOLD", "=", "85", ";", "const", "int", "DENSITY_SIZE_THRESHOLD", "=", "70", ";", "const", "int", "DENSITY_PENALTY", "=", "10", ";", ...	[ "Test", "for", "likely", "overcommitment", "of", "vector", "hardware", "resources", ".", "If", "a", "loop", "iteration", "is", "relatively", "large", ",", "and", "too", "large", "a", "percentage", "of", "instructions", "in", "the", "loop", "are", "vectorized",...	[ "rs6000", "85", "70", "10", "0", "0", "100", "100", "100", "\"density %d%%, cost %d exceeds threshold, penalizing \"", "\"loop body cost by %d%%\"" ]	rs60005	rs6000_density_test	rs6000	CPU	GCC	11,296	229	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::LDWFI", "0" ]	XCoreInstrInfo12	loadRegFromStackSlot	XCore	MPU	LLVM	11,297	83	1	[]
[ "<s>", "bool", "XCoreFTAOElim", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "XCoreInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "XCoreInstrInfo", "", ">", "(", "MF", ".", "getTarget", "(", ")", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "XCore", "XCore", "XCore", "XCore", "XCore::FRAME_TO_ARGS_OFFSET", "0" ]	XCoreFrameToArgsOffsetElim	runOnMachineFunction	XCore	MPU	LLVM	11,298	173	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createELFObjectWriter", "(", "new", "MBlazeELFObjectWriter", "(", "OSType", ")", ",", "OS", ",", "false", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "MBlaze", "MBlaze" ]	MBlazeAsmBackend2	createObjectWriter	MBlaze	MPU	LLVM	11,299	25	1	[]

[ "<s>", "bool", "GCNDPPCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", "->", "hasDPP", "(", ")", "||", "skipFu...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "AMDGPU::V_MOV_B32_dpp", "AMDGPU::V_MOV_B64_DPP_PSEUDO", "AMDGPU::V_MOV_B64_dpp" ]

GCNDPPCombine10

runOnMachineFunction

AMDGPU

GPU

LLVM

11,200

219

1

[]

[ "<s>", "static", "void", "aarch64_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "int", "this_regno", "=", "R0_REGNUM", ...

[ "Output", "code", "to", "add", "DELTA", "to", "the", "first", "argument", ",", "and", "then", "jump", "to", "FUNCTION", ".", "Used", "for", "C++", "multiple", "inheritance", "." ]

[ "aarch64", "1", "0", "1", "0", "0", "256", "256", "256", "4096", "1", "0", "1", "1", "1", "0" ]

aarch646

aarch64_output_mi_thunk

aarch64

CPU

GCC

11,201

427

1

[]

[ "<s>", "unsigned", "ARMTargetLowering", "::", "getNumInterleavedAccesses", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "return", "(", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", "+", "127", ")", "/", "128...

[ "Returns", "the", "number", "of", "interleaved", "accesses", "that", "will", "be", "generated", "when", "lowering", "accesses", "of", "the", "given", "type", "." ]

[ "ARM", "ARM", "127", "128" ]

ARMISelLowering (2)5

getNumInterleavedAccesses

ARM

CPU

LLVM

11,202

31

1

[]

[ "<s>", "const", "M680x0RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "M680x0", "M680x0" ]

M680x0InstrInfo

getRegisterInfo

M680x0

MPU

LLVM

11,203

12

1

[]

[ "<s>", "X86MCTargetExpr", "*", "X86MCTargetExpr", "::", "Create", "(", "const", "MCSymbol", "*", "Sym", ",", "VariantKind", "K", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "X86MCTargetExpr", "(", "Sym", ",", "K", ")", ";", ...

[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]

[ "X86", "X86", "X86", "X86" ]

X86MCTargetExpr

Create

X86

CPU

LLVM

11,204

32

1

[]

[ "<s>", "bool", "sh_attr_renesas_p", "(", "const_tree", "td", ")", "{", "if", "(", "TARGET_HITACHI", ")", "return", "true", ";", "if", "(", "td", "==", "NULL_TREE", ")", "return", "false", ";", "if", "(", "DECL_P", "(", "td", ")", ")", "td", "=", "TRE...

[ "True", "if", "__attribute__", "(", "(", "renesas", ")", ")", "or", "-mrenesas", "." ]

[ "sh", "\"renesas\"" ]

sh4

sh_attr_renesas_p

sh

CPU

GCC

11,205

62

1

[]

[ "<s>", "SDNode", "*", "MipsDAGToDAGISel", "::", "getGlobalBaseReg", "(", "bool", "IsForTls", ")", "{", "Register", "GlobalBaseReg", "=", "MF", "->", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", "->", "getGlobalBaseReg", "(", "*", "MF", ",", "IsForTls", ...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Mips", "Mips", "Mips", "0" ]

MipsISelDAGToDAG36

getGlobalBaseReg

Mips

CPU

LLVM

11,206

58

1

[]

[ "<s>", "static", "void", "require_pic_register", "(", "void", ")", "{", "if", "(", "!", "crtl", "->", "uses_pic_offset_table", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "if", "(", "arm_pic_register", "!=", "INVALID_REGNUM", "&&", ...

[ "Record", "that", "the", "current", "function", "needs", "a", "PIC", "register", ".", "Initialize", "cfun-", ">", "machine-", ">", "pic_reg", "if", "we", "have", "not", "already", "done", "so", "." ]

[ "arm", "1", "1", "0UL" ]

arm4

require_pic_register

arm

CPU

GCC

11,207

217

1

[]

[ "<s>", "void", "function_expander", "::", "add_integer_operand", "(", "HOST_WIDE_INT", "x", ")", "{", "m_ops", ".", "safe_grow", "(", "m_ops", ".", "length", "(", ")", "+", "1", ",", "true", ")", ";", "create_integer_operand", "(", "&", "m_ops", ".", "last...

[ "Add", "an", "integer", "operand", "X", "." ]

[ "aarch64", "1" ]

aarch64-sve-builtins1

add_integer_operand

aarch64

CPU

GCC

11,208

37

1

[]

[ "<s>", "static", "void", "aarch64_emit_sve_fp_cond", "(", "rtx", "target", ",", "rtx_code", "code", ",", "rtx", "pred", ",", "bool", "known_ptrue_p", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "flag", "=", "gen_int_mode", "(", "known_ptrue_p", ...

[ "Emit", ":", "(", "set", "TARGET", "(", "unspec", "[", "PRED", "KNOWN_PTRUE_P", "OP0", "OP1", "]", "UNSPEC_COND_", "<", "X", ">", ")", ")", "where", "<", "X", ">", "is", "the", "operation", "associated", "with", "comparison", "CODE", ".", "KNOWN_PTRUE_P"...

[ "aarch64", "4" ]

aarch64

aarch64_emit_sve_fp_cond

aarch64

CPU

GCC

11,209

70

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "VT", "!=", "MVT", "::", "f32", "&&", "VT", "!=", "MVT", "::", "f64", ")", "re...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "Mips", "Mips", "MVT::f32", "MVT::f64" ]

MipsISelLowering (2)4

isFPImmLegal

Mips

CPU

LLVM

11,210

54

1

[]

[ "<s>", "static", "void", "mips_end_function_definition", "(", "const", "char", "*", "name", ")", "{", "if", "(", "!", "flag_inhibit_size_directive", ")", "{", "fputs", "(", "\"\\t.end\\t\"", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",...

[ "End", "a", "function", "definition", "started", "by", "mips_start_function_definition", "." ]

[ "mips", "\"\\t.end\\t\"", "\"\\n\"" ]

mips

mips_end_function_definition

mips

CPU

GCC

11,211

39

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "XCoreDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "XCore", "XCore", "2", "4" ]

XCoreDisassembler

getInstruction

XCore

MPU

LLVM

11,212

146

1

[]

[ "<s>", "const", "RegisterBank", "&", "MipsRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "using", "namespace", "Mips", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "Mips", "Mips", "Mips", "Mips::GPR32RegClassID", "Mips::CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirstRegClassID", "Mips::CPU16Regs_and_GPRMM16MovePPairSecondRegClassID", "Mips::GPRMM16MoveP_and_CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirst_and_GPRMM16MovePPa...

MipsRegisterBankInfo10

getRegBankFromRegClass

Mips

CPU

LLVM

11,213

134

1

[]

[ "<s>", "static", "bool", "s390_single_field_struct_p", "(", "enum", "tree_code", "code", ",", "const_tree", "type", ",", "bool", "strict_size_check_p", ")", "{", "int", "empty_base_seen", "=", "0", ";", "bool", "zero_width_bf_skipped_p", "=", "false", ";", "const_...

[ "Return", "true", "if", "a", "variable", "of", "TYPE", "should", "be", "passed", "as", "single", "value", "with", "type", "CODE", ".", "If", "STRICT_SIZE_CHECK_P", "is", "true", "the", "sizes", "of", "the", "record", "type", "and", "the", "field", "type", ...

[ "s390", "0", "\"no_unique_address\"", "2", "1", "0", "\"gcc-10/changes.html#empty_base\"", "1", "\"parameter passing for argument of type %qT when C++17 \"", "\"is enabled changed to match C++14 %{in GCC 10.1%}\"", "\"parameter passing for argument of type %qT with \"", "\"%<[[no_unique_addres...

s390

s390_single_field_struct_p

s390

MPU

GCC

11,214

320

1

[]

[ "<s>", "iterator_range", "<", "function_sym_iterator", ">", "HSACodeObject", "::", "functions", "(", ")", "const", "{", "return", "make_range", "(", "functions_begin", "(", ")", ",", "functions_end", "(", ")", ")", ";", "}", "</s>" ]

[ "Iterator", "range", "for", "functions", "." ]

[ "AMDGPU" ]

CodeObject

functions

AMDGPU

GPU

LLVM

11,215

24

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86TargetTransformInfo112

getAnalysisUsage

X86

CPU

LLVM

11,216

18

1

[]

[ "<s>", "bool", "aarch64_use_return_insn_p", "(", "void", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "false", ";", "if", "(", "crtl", "->", "profile", ")", "return", "false", ";", "aarch64_layout_frame", "(", ")", ";", "return", "cfun", "-...

[ "Return", "TRUE", "if", "we", "can", "use", "a", "simple_return", "insn", ".", "This", "function", "checks", "whether", "the", "callee", "saved", "stack", "is", "empty", ",", "which", "means", "no", "restore", "actions", "are", "need", ".", "The", "pro_and...

[ "aarch64", "0" ]

aarch642

aarch64_use_return_insn_p

aarch64

CPU

GCC

11,217

39

1

[]

[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "auto", "*", "TII", "=", "static_cast"...

[ "The", "instruction", "is", "lowered", "." ]

[ "AMDGPU", "AMDGPU", "SI", "AMDGPU::S_SETPC_B64_return", "AMDGPU::S_SETPC_B64", "AMDGPU::SI_CALL", "AMDGPU::S_SWAPPC_B64", "0", "1", "AMDGPU::SI_TCRETURN", "AMDGPU::S_SETPC_B64", "1", "\"AMDGPUMCInstLower::lower - Pseudo instruction doesn't have \"", "\"a target-specific version: \"", "AM...

AMDGPUMCInstLower18

lower

AMDGPU

GPU

LLVM

11,218

284

1

[]

[ "<s>", "bool", "aarch64_sve_ld1rq_operand_p", "(", "rtx", "op", ")", "{", "return", "aarch64_sve_ld1rq_ld1ro_operand_p", "(", "op", ",", "TImode", ",", "GET_MODE_INNER", "(", "GET_MODE", "(", "op", ")", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "OP", "is", "a", "valid", "MEM", "operand", "for", "an", "SVE", "LD1RQ", "instruction", "." ]

[ "aarch64" ]

aarch64

aarch64_sve_ld1rq_operand_p

aarch64

CPU

GCC

11,219

24

1

[]

[ "<s>", "bool", "AMDGPUAnnotateKernelFeatures", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "2", "]", "=", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "2", "\"llvm.amdgcn.workitem.id.y\"", "\"amdgpu-work-item-id-y\"", "\"llvm.amdgcn.workitem.id.z\"", "\"amdgpu-work-item-id-z\"", "\"llvm.amdgcn.workgroup.id.y\"", "\"amdgpu-work-group-id-y\"", "\"llvm.amdgcn.workgroup.id.z\"", "\"amdgpu-work-group-id-z\"", "\"llvm.r600.read...

AMDGPUAnnotateKernelFeatures11

runOnModule

AMDGPU

GPU

LLVM

11,220

198

1

[]

[ "<s>", "static", "void", "aarch64_init_tme_builtins", "(", "void", ")", "{", "tree", "ftype_uint64_void", "=", "build_function_type_list", "(", "uint64_type_node", ",", "NULL", ")", ";", "tree", "ftype_void_void", "=", "build_function_type_list", "(", "void_type_node", ...

[ "Initialize", "the", "transactional", "memory", "extension", "(", "TME", ")", "builtins", "." ]

[ "aarch64", "\"__builtin_aarch64_tstart\"", "\"__builtin_aarch64_ttest\"", "\"__builtin_aarch64_tcommit\"", "\"__builtin_aarch64_tcancel\"" ]

aarch64-builtins

aarch64_init_tme_builtins

aarch64

CPU

GCC

11,221

96

1

[]

[ "<s>", "static", "void", "rs6000_set_default_type_attributes", "(", "tree", "type", ")", "{", "if", "(", "rs6000_default_long_calls", "&&", "(", "TREE_CODE", "(", "type", ")", "==", "FUNCTION_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "METHOD_TYPE", ")", ...

[ "Set", "longcall", "attributes", "on", "all", "functions", "declared", "when", "rs6000_default_long_calls", "is", "true", "." ]

[ "rs6000", "\"longcall\"" ]

rs6000

rs6000_set_default_type_attributes

rs6000

CPU

GCC

11,222

54

1

[]

[ "<s>", "const", "char", "*", "BlackfinTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "BFISD", "::", "CALL", ":", "return", "\"BFISD::CAL...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Blackfin", "0", "BFISD::CALL", "\"BFISD::CALL\"", "BFISD::RET_FLAG", "\"BFISD::RET_FLAG\"", "BFISD::Wrapper", "\"BFISD::Wrapper\"" ]

BlackfinISelLowering

getTargetNodeName

Blackfin

DSP

LLVM

11,223

48

1

[]

[ "<s>", "static", "int", "group_barrier_needed", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", ";", "int", "need_barrier", "=", "0", ";", "struct", "reg_flags", "flags", ";", "memset", "(", "&", "flags", ",", "0", ",", "sizeof", "(", "flags", ")...

[ "Given", "the", "current", "state", ",", "determine", "whether", "a", "group", "barrier", "(", "a", "stop", "bit", ")", "is", "necessary", "before", "INSN", ".", "Return", "nonzero", "if", "so", ".", "This", "modifies", "the", "state", "to", "include", "...

[ "ia64", "0", "0", "0", "1", "1", "0", "1", "0", "1", "1", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0" ]

ia64

group_barrier_needed

ia64

CPU

GCC

11,224

346

1

[]

[ "<s>", "const", "char", "*", "get_bundle_name", "(", "int", "b", ")", "{", "return", "bundle_name", "[", "b", "]", ";", "}", "</s>" ]

[ "Map", "a", "bundle", "number", "to", "its", "pseudo-op", "." ]

[ "ia64" ]

ia64

get_bundle_name

ia64

CPU

GCC

11,225

16

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vtrn", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ",",...

[ "Recognize", "patterns", "for", "the", "VTRN", "insns", "." ]

[ "arm", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2", "1" ]

arm4

arm_evpc_neon_vtrn

arm

CPU

GCC

11,226

354

1

[]

[ "<s>", "const", "HexagonSubtarget", "*", "HexagonTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeList", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"target-cpu\"", "\"target-features\"", "\"unsafe-fp-math\"", "\"unsafe-fp-math\"", "\"true\"", "\"+unsafe-fp\"", "\"+unsafe-fp,\"", "Hexagon" ]

HexagonTargetMachine37

getSubtargetImpl

Hexagon

DSP

LLVM

11,227

191

1

[]

[ "<s>", "bool", "GCNRegBankReassign", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", "->", "hasRegisterBanking", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SGPR_NULL", "2", "1", "\"=== RegBanks reassign analysis on function \"", "\"=== \"", "\" stall cycles detected in \"", "\"function \"", "\"\\nCandidates:\\n\\n\"", "\"\\n\\n\"", "0", "1", "\"RegBank reassign stall cycles verific...

GCNRegBankReassign

runOnMachineFunction

AMDGPU

GPU

LLVM

11,228

487

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "ARMBaseInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "|...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]

[ "ARM", "ARM", "ARM" ]

ARMBaseInstrInfo10

CreateTargetPostRAHazardRecognizer

ARM

CPU

LLVM

11,229

56

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::L2_loadri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::L2_loadrd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::LDriw_pred", "0", "Hexagon::ModRegsRegClass", "Hexagon::LDriw_ctr", "0", "Hexagon::HvxQRRegClass", "Hexago...

HexagonInstrInfo50

loadRegFromStackSlot

Hexagon

DSP

LLVM

11,230

441

1

[]

[ "<s>", "static", "const", "struct", "processor", "*", "aarch64_get_arch", "(", "enum", "aarch64_arch", "arch", ")", "{", "if", "(", "arch", "!=", "aarch64_no_arch", ")", "return", "&", "all_architectures", "[", "arch", "]", ";", "const", "struct", "processor",...

[ "Return", "the", "architecture", "corresponding", "to", "the", "enum", "ARCH", ".", "If", "it", "does", "n't", "specify", "a", "valid", "architecture", ",", "return", "the", "default", "." ]

[ "aarch64", "0x3f" ]

aarch64

aarch64_get_arch

aarch64

CPU

GCC

11,231

49

1

[]

[ "<s>", "MCOperand", "LM32MCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "return", "MCOperand", "::...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "LM32", "LM32" ]

LM32MCInstLower

lowerOperand

LM32

MPU

LLVM

11,232

70

1

[]

[ "<s>", "bool", "hasCompressedExport", "(", ")", "const", "{", "return", "!", "GFX11Insts", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "'s", "EXP", "instruction", "has", "the", "COMPR", "flag", ",", "which", "affects", "the", "meaning", "of", "the", "EN", "(", "enable", ")", "bits", "." ]

[ "AMDGPU" ]

GCNSubtarget7

hasCompressedExport

AMDGPU

GPU

LLVM

11,233

11

1

[]

[ "<s>", "rtx", "function_expander", "::", "generate_insn", "(", "insn_code", "icode", ")", "{", "gcc_assert", "(", "opno", "==", "insn_data", "[", "icode", "]", ".", "n_generator_args", ")", ";", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "opno",...

[ "Generate", "instruction", "ICODE", ",", "given", "that", "its", "operands", "have", "already", "been", "added", "to", "M_OPS", ".", "Return", "the", "value", "of", "the", "first", "operand", "." ]

[ "riscv", "\"invalid argument to built-in function\"", "0" ]

riscv-vector-builtins

generate_insn

riscv

CPU

GCC

11,234

58

1

[]

[ "<s>", "const", "RegisterBank", "&", "AMDGPURegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "if", "(", "&", "RC", "==", "&", "AMDGPU", "::", "SReg_1RegClass", ")", "return", "AMDGPU", "::", ...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::SReg_1RegClass", "AMDGPU::VCCRegBank", "AMDGPU::SGPRRegBank", "AMDGPU::AGPRRegBank", "AMDGPU::VGPRRegBank" ]

AMDGPURegisterBankInfo30

getRegBankFromRegClass

AMDGPU

GPU

LLVM

11,235

65

1

[]

[ "<s>", "void", "JVMAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "return", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "JVM", "JVM" ]

JVMAsmBackend

relaxInstruction

JVM

Virtual ISA

LLVM

11,236

24

1

[]

[ "<s>", "void", "MipsRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Mips", "Mips", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "4", "1", "\"Offset : \"", "\"\\n\"", "\"<--------->\...

MipsRegisterInfo17

eliminateFrameIndex

Mips

CPU

LLVM

11,237

263

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "Xtensa" ]

XtensaSubtarget

getInstrItineraryData

Xtensa

MPU

LLVM

11,238

14

1

[]

[ "<s>", "static", "bool", "aarch64_option_valid_attribute_p", "(", "tree", "fndecl", ",", "tree", ",", "tree", "args", ",", "int", ")", "{", "struct", "cl_target_option", "cur_target", ";", "bool", "ret", ";", "tree", "old_optimize", ";", "tree", "new_target", ...

[ "Implement", "TARGET_OPTION_VALID_ATTRIBUTE_P", ".", "This", "is", "used", "to", "process", "attribute", "(", "(", "target", "(", "``", "...", "''", ")", ")", ")", "." ]

[ "aarch64" ]

aarch641

aarch64_option_valid_attribute_p

aarch64

CPU

GCC

11,239

298

1

[]

[ "<s>", "void", "i386_pe_asm_output_aligned_decl_common", "(", "FILE", "*", "stream", ",", "tree", "decl", ",", "const", "char", "*", "name", ",", "HOST_WIDE_INT", "size", ",", "HOST_WIDE_INT", "align", ")", "{", "HOST_WIDE_INT", "rounded", ";", "rounded", "=", ...

[ "Beware", ",", "DECL", "may", "be", "NULL", "if", "compile_file", "(", ")", "is", "emitting", "the", "LTO", "marker", "." ]

[ "i386", "1", "1", "1", "\"\\t.comm\\t\"", "\", \"", "\", %d\\n\"", "1", "\", \"", "\"\\t\"", "\" \"", "\"\\n\"" ]

winnt4

i386_pe_asm_output_aligned_decl_common

i386

CPU

GCC

11,240

135

1

[]

[ "<s>", "bool", "WebAssemblyFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Call", ":", "if", "(", "selectCall", "(", "I", ...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyFastISel (2)2

fastSelectInstruction

WebAssembly

Virtual ISA

LLVM

11,241

187

1

[]

[ "<s>", "unsigned", "OR1KTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "OR1K", "::", "R4", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

[ "OR1K", "OR1K", "OR1K::R4" ]

OR1KISelLowering1

getExceptionSelectorRegister

OR1K

CPU

LLVM

11,242

18

1

[]

[ "<s>", "bool", "useAA", "(", ")", "const", "override", "{", "return", "UseAA", ";", "}", "</s>" ]

[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]

[ "ARM" ]

ARMSubtarget

useAA

ARM

CPU

LLVM

11,243

11

1

[]

[ "<s>", "static", "void", "emit_load_locked", "(", "machine_mode", "mode", ",", "rtx", "reg", ",", "rtx", "mem", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ")", "=", "NULL", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode"...

[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "load-locked", "instruction", "in", "MODE", ".", "For", "QI/HImode", ",", "possibly", "use", "a", "pattern", "than", "includes", "the", "zero_extend", "operation", "." ]

[ "powerpcspe" ]

powerpcspe

emit_load_locked

powerpcspe

CPU

GCC

11,244

123

1

[]

[ "<s>", "void", "nvptx_cpu_cpp_builtins", "(", "void", ")", "{", "cpp_assert", "(", "parse_in", ",", "\"machine=nvptx\"", ")", ";", "cpp_assert", "(", "parse_in", ",", "\"cpu=nvptx\"", ")", ";", "cpp_define", "(", "parse_in", ",", "\"__nvptx__\"", ")", ";", "if...

[ "Function", "to", "tell", "the", "preprocessor", "about", "the", "defines", "for", "the", "target", "." ]

[ "nvptx", "\"machine=nvptx\"", "\"cpu=nvptx\"", "\"__nvptx__\"", "\"__nvptx_softstack__\"", "\"__nvptx_unisimt__\"", "\"__PTX_SM__=\"", "\"0\"", "\"__PTX_ISA_VERSION_MAJOR__=%u\"", "\"__PTX_ISA_VERSION_MINOR__=%u\"" ]

nvptx-c

nvptx_cpu_cpp_builtins

nvptx

GPU

GCC

11,245

128

1

[]

[ "<s>", "void", "SystemZMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "const", "MachineOperand...

[ "The", "instruction", "is", "lowered", "." ]

[ "SystemZ", "SystemZ" ]

SystemZMCInstLower12

lower

SystemZ

CPU

LLVM

11,246

67

1

[]

[ "<s>", "static", "bool", "mem_locations_overlap", "(", "rtx", "mem1", ",", "rtx", "mem2", ")", "{", "rtx", "reg1", ",", "reg2", ";", "HOST_WIDE_INT", "off1", ",", "size1", ",", "off2", ",", "size2", ";", "if", "(", "get_memref_parts", "(", "mem1", ",", ...

[ "This", "function", "returns", "true", "if", "it", "can", "be", "determined", "that", "the", "two", "MEM", "locations", "overlap", "by", "at", "least", "1", "byte", "based", "on", "base", "reg/offset/size", "." ]

[ "rs6000" ]

rs6000

mem_locations_overlap

rs6000

CPU

GCC

11,247

108

1

[]

[ "<s>", "bool", "Cpu0AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Cpu0FI", "=", "MF", ".", "getInfo", "<", "Cpu0MachineFunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]

Cpu0AsmPrinter

runOnMachineFunction

Cpu0

CPU

LLVM

11,248

32

1

[]

[ "<s>", "int", "ARMAsmParser", "::", "tryParseRegister", "(", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "1", ";...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "ARM", "ARM", "1", "\"r13\"", "ARM::SP", "\"r14\"", "ARM::LR", "\"r15\"", "ARM::PC", "\"ip\"", "ARM::R12", "0", "1" ]

ARMAsmParser114

tryParseRegister

ARM

CPU

LLVM

11,249

133

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "ARM", "ARM", "ARM::LDRrs", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::LDRi12", "ARM::t2LDRi12", "ARM::tLDRspi", "ARM::VLDRD", "ARM::VLDRS", "1", "2", "2", "0", "1", "0", "ARM::VLD1q64", "ARM::VLD1d8TPseudo", "ARM::VLD1d16TPseudo", "ARM::V...

ARMBaseInstrInfo1

isLoadFromStackSlot

ARM

CPU

LLVM

11,250

385

1

[]

[ "<s>", "static", "void", "mips_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum...

[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "mips", "1", "0", "0", "0", "1", "0" ]

mips3

mips_setup_incoming_varargs

mips

CPU

GCC

11,251

282

1

[]

[ "<s>", "bool", "Mips16TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "Mips", "Mips" ]

Mips16ISelLowering (2)2

allowsMisalignedMemoryAccesses

Mips

CPU

LLVM

11,252

26

1

[]

[ "<s>", "static", "ARMOperand", "*", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "ARMOperand", "*", "Op", "=", "new", "ARMOperand", "(", "k_Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum",...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMAsmParser (2)

CreateReg

ARM

CPU

LLVM

11,253

49

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "Reloc", "::", "Model", "_RM", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::FeatureO32", "0", "Mips::FeatureEABI", "0", "Mips::FeatureN32", "0", "Mips::FeatureN64"...

MipsSubtarget35

MipsSubtarget

Mips

CPU

LLVM

11,254

425

1

[]

[ "<s>", "static", "rtx", "arm_expand_mve_builtin", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "if", "(", "fcode", ">=", "ARM_BUILTIN_MVE_BASE", "&&", "!", "TARGET_HAVE_MVE", ")", "{", "fatal_error", "(", "input_location", ",", "\...

[ "Expand", "an", "MVE", "builtin", ",", "i.e", ".", "those", "registered", "only", "if", "their", "respective", "target", "constraints", "are", "met", ".", "This", "check", "happens", "within", "arm_expand_builtin", "." ]

[ "arm", "\"You must enable MVE instructions\"", "\" to use these intrinsics\"" ]

arm-builtins

arm_expand_mve_builtin

arm

CPU

GCC

11,255

61

1

[]

[ "<s>", "bool", "Z80FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Z80", "Z80", "Z80", "Z80", "2", "0", "1", "Z80::PUSH16r" ]

Z80FrameLowering

spillCalleeSavedRegisters

Z80

MPU

LLVM

11,256

188

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TVM" ]

TVMControlFlowPrepare

getAnalysisUsage

TVM

Virtual ISA

LLVM

11,257

17

1

[]

[ "<s>", "void", "HexagonDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Hexagon", "Hexagon", "1", "ISD::Constant", "ISD::ConstantFP", "ISD::FrameIndex", "ISD::BITCAST", "ISD::SHL", "ISD::LOAD", "ISD::STORE", "ISD::INTRINSIC_W_CHAIN", "ISD::INTRINSIC_WO_CHAIN", "HexagonISD::VALIGN", "HexagonISD::VALIGNADDR", "HexagonISD::TYPECAST", "HexagonISD::P2D", "He...

HexagonISelDAGToDAG43

Select

Hexagon

DSP

LLVM

11,258

261

1

[]

[ "<s>", "static", "void", "arm32_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "const", "bool", "long_call_p", "=", "arm_is_long_call_p", "(", "func...

[ "MI", "thunk", "handling", "for", "TARGET_32BIT", "." ]

[ "arm", "1", "0", "0", "1", "0", "1", "1", "1", "0" ]

arm

arm32_output_mi_thunk

arm

CPU

GCC

11,259

304

1

[]

[ "<s>", "void", "SystemZAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "emitEXRLTargetInstructions", "(", ")", ";", "emitStackMaps", "(", "SM", ")", ";", "}", "</s>" ]

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "SystemZ", "SystemZ" ]

SystemZAsmPrinter22

emitEndOfAsmFile

SystemZ

CPU

LLVM

11,260

20

1

[]

[ "<s>", "static", "void", "nvptx_record_fndecl", "(", "tree", "decl", ")", "{", "tree", "*", "slot", "=", "declared_fndecls_htab", "->", "find_slot", "(", "decl", ",", "INSERT", ")", ";", "if", "(", "*", "slot", "==", "NULL", ")", "{", "*", "slot", "=",...

[ "DECL", "is", "an", "external", "FUNCTION_DECL", ",", "make", "sure", "its", "in", "the", "fndecl", "hash", "table", "and", "and", "write", "a", "ptx", "prototype", ".", "These", "are", "emitted", "at", "end", "of", "compilation", "." ]

[ "nvptx" ]

nvptx

nvptx_record_fndecl

nvptx

GPU

GCC

11,261

57

1

[]

[ "<s>", "bool", "HexagonPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "DisablePacketizer", "||", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "HII", "=", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"Empty DFA table!\"" ]

HexagonVLIWPacketizer10

runOnMachineFunction

Hexagon

DSP

LLVM

11,262

341

1

[]

[ "<s>", "const", "uint16_t", "*", "OR1KRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "*", "MF", ")", ";", "return", "TFI", "->"...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "OR1K", "OR1K" ]

OR1KRegisterInfo1

getCalleeSavedRegs

OR1K

CPU

LLVM

11,263

39

1

[]

[ "<s>", "static", "rtx_insn", "*", "arm_pic_static_addr", "(", "rtx", "orig", ",", "rtx", "reg", ")", "{", "rtx", "l1", ",", "labelno", ",", "offset_rtx", ";", "rtx_insn", "*", "insn", ";", "gcc_assert", "(", "flag_pic", ")", ";", "bool", "is_readonly", "...

[ "Generate", "code", "to", "load", "the", "address", "of", "a", "static", "var", "when", "flag_pic", "is", "set", "." ]

[ "arm", "1", "1", "8", "4", "2" ]

arm

arm_pic_static_addr

arm

CPU

GCC

11,264

273

1

[]

[ "<s>", "MCObjectWriter", "*", "MipsAsmBackend", "::", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createMipsELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ",", "IsLittle", "...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "Mips", "Mips", "Mips" ]

MipsAsmBackend

createObjectWriter

Mips

CPU

LLVM

11,265

30

1

[]

[ "<s>", "enum", "aarch64_symbol_type", "aarch64_classify_symbol", "(", "rtx", "x", ",", "rtx", "offset", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "{", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_LARGE", ":...

[ "Return", "the", "method", "that", "should", "be", "used", "to", "access", "SYMBOL_REF", "or", "LABEL_REF", "X", "." ]

[ "aarch64", "1048575", "1048575", "4294967263", "4294967264" ]

aarch643

aarch64_classify_symbol

aarch64

CPU

GCC

11,266

237

1

[]

[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mip...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Mips", "Mips", "Mips::SW", "Mips::SD", "Mips::SWC1", "Mips::SDC1", "Mips::SDC164", "1", "2", "2", "1", "0", "0" ]

MipsSEInstrInfo

isStoreToStackSlot

Mips

CPU

LLVM

11,267

140

1

[]

[ "<s>", "unsigned", "getOffsetOf", "(", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "return", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "}", "</s>" ]

[ "getOffsetOf", "-", "Return", "the", "current", "offset", "of", "the", "specified", "machine", "instruction", "from", "the", "start", "of", "the", "function", "." ]

[ "ARM" ]

ARMBasicBlockInfo10

getOffsetOf

ARM

CPU

LLVM

11,268

22

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "X86Operand", ">", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ",", "bool", "AddressOf", "=", "false", ",", "SMLoc", "OffsetOfLoc", "=", "SMLoc", "(", ")", ",", ...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "X86", "X86", "X86" ]

X86Operand14

CreateReg

X86

CPU

LLVM

11,269

97

1

[]

[ "<s>", "void", "pa_hpux_asm_output_external", "(", "FILE", "*", "file", ",", "tree", "decl", ",", "const", "char", "*", "name", ")", "{", "gcc_assert", "(", "file", "==", "asm_out_file", ")", ";", "extern_symbol", "p", "=", "{", "decl", ",", "name", "}",...

[ "Mark", "DECL", "(", "name", "NAME", ")", "as", "an", "external", "reference", "(", "assembler", "output", "file", "FILE", ")", ".", "This", "saves", "the", "names", "to", "output", "at", "the", "end", "of", "the", "file", "if", "actually", "referenced",...

[ "pa" ]

pa

pa_hpux_asm_output_external

pa

CPU

GCC

11,270

40

1

[]

[ "<s>", "void", "MipsTargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall", ...

[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]

[ "Mips", "Mips", "Mips::GP_64", "Mips::GP", "MVT::i64", "MVT::i32", "0", "1", "0", "\"Missing call preserved mask for calling convention\"", "Mips", "\"__Mips16RetHelper\"", "Mips", "Mips" ]

MipsISelLowering120

getOpndList

Mips

CPU

LLVM

11,271

384

1

[]

[ "<s>", "const", "char", "*", "i386_pe_strip_name_encoding_full", "(", "const", "char", "*", "str", ")", "{", "const", "char", "*", "p", ";", "const", "char", "*", "name", "=", "i386_pe_strip_name_encoding", "(", "str", ")", ";", "if", "(", "*", "name", "...

[ "Also", "strip", "the", "fastcall", "prefix", "and", "stdcall", "suffix", "." ]

[ "i386" ]

winnt3

i386_pe_strip_name_encoding_full

i386

CPU

GCC

11,272

63

1

[]

[ "<s>", "bool", "TPCLatencyResolver", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "MF", "=", "&", "Fn", ";", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "ItinData", "=", "Fn", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TPC", "TPC", "\"\\n\\n*** TPC Latency Resolver\\n\\n\"", "\"Processing BB#\"", "\"\\n\"", "TPC", "TPC", "TPC" ]

TPCLatencyResolver

runOnMachineFunction

TPC

Virtual ISA

LLVM

11,273

274

1

[]

[ "<s>", "int", "legitimate_const_double_p", "(", "rtx", "address", ")", "{", "long", "sval", "[", "2", "]", ";", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "address", ")", ",", "sval", ")", ";", "if", "(", "(", "sval", "[", "0"...

[ "This", "function", "checks", "whether", "a", "real", "value", "can", "be", "encoded", "as", "a", "literal", ",", "i.e.", ",", "addressing", "mode", "27", ".", "In", "that", "mode", ",", "real", "values", "are", "one", "word", "values", ",", "so", "the...

[ "pdp11", "2", "0", "0xffff", "0", "1", "0", "1", "0" ]

pdp115

legitimate_const_double_p

pdp11

MPU

GCC

11,274

51

1

[]

[ "<s>", "unsigned", "PPCTargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", "&&", "VT", "==", "MVT", "::", "f64", ")", "return", "2...

[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]

[ "PowerPC", "PPC", "MVT::f64", "2", "PPC" ]

PPCISelLowering124

getNumRegistersForCallingConv

PowerPC

CPU

LLVM

11,275

42

1

[]

[ "<s>", "void", "emitImportName", "(", "const", "MCSymbolWasm", "*", ",", "StringRef", ")", "override", "{", "}", "</s>" ]

[ ".import_name" ]

[ "WebAssembly" ]

WebAssemblyTargetStreamer (2)1

emitImportName

WebAssembly

Virtual ISA

LLVM

11,276

12

1

[]

[ "<s>", "bool", "PPCFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MFI", "->", "getStackSize", "(", ")", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "PowerPC", "PPC" ]

PPCFrameLowering (2)

hasFP

PowerPC

CPU

LLVM

11,277

38

1

[]

[ "<s>", "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "CallingC...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "4", "4", "0", "1", "0", "0", "0", "\"Regs / types mismatch\"", "0", "0", "0", "0" ]

AArch64CallLowering12

splitToValueTypes

AArch64

CPU

LLVM

11,278

284

1

[]

[ "<s>", "static", "void", "s390_function_specific_restore", "(", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", ",", "struct", "cl_target_option", "*", "ptr", "ATTRIBUTE_UNUSED", ")", "{", "opts", "->", "x_s390_cost_pointer", "=", "(", "lo...

[ "Restore", "the", "current", "options", ".", "This", "is", "a", "hook", "function", "and", "also", "called", "internally", "." ]

[ "s390" ]

s390

s390_function_specific_restore

s390

MPU

GCC

11,279

37

1

[]

[ "<s>", "bool", "FISCAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".ent\"", ")", "{", "Parser", ".", "Lex", "(", ")", "...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "FISC", "FISC", "\".ent\"", "\".end\"", "\".frame\"", "\".set\"", "\".fmask\"", "\".mask\"", "\".gpword\"", "\".byte\"", "1", "\".half\"", "2", "\".word\"", "4", "\".nword\"", "8", "\".xword\"", "8" ]

FISCAsmParser

ParseDirective

FISC

CPU

LLVM

11,280

227

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "8", "\"Stack slot too small for store\"", "8", "32", "32", "16" ]

X86InstrInfo47

storeRegToStackSlot

X86

CPU

LLVM

11,281

170

1

[]

[ "<s>", "static", "void", "mt_print_operand_simple_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "if", "(", "!", "addr", ")", "error", "(", "\"PRINT_OPERAND_ADDRESS, null pointer\"", ")", ";", "else", "switch", "(", "GET_CODE", "(", "addr", ...

[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]

[ "mt", "\"PRINT_OPERAND_ADDRESS, null pointer\"", "\"%s, #0\"", "0", "0", "0", "1", "\"PRINT_OPERAND_ADDRESS, 2 regs\"", "\"%s, #\"", "\"%s, #\"", "\"PRINT_OPERAND_ADDRESS, invalid insn #1\"" ]

mt

mt_print_operand_simple_address

mt

CPU

GCC

11,282

233

1

[]

[ "<s>", "bool", "isCompare", "(", ")", "const", "{", "return", "isa", "<", "ICmpInst", ">", "(", "Operation", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "instruction", "is", "a", "comparison", "." ]

[ "TPC" ]

ScalarToIRF

isCompare

TPC

Virtual ISA

LLVM

11,283

16

1

[]

[ "<s>", "Value", "*", "RISCVTargetLowering", "::", "emitMaskedAtomicCmpXchgIntrinsic", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicCmpXchgInst", "*", "CI", ",", "Value", "*", "AlignedAddr", ",", "Value", "*", "CmpVal", ",", "Value", "*", "NewVal", "...

[ "Perform", "a", "masked", "cmpxchg", "using", "a", "target-specific", "intrinsic", "." ]

[ "RISCV", "RISCV", "Intrinsic::getDeclaration", "Intrinsic::riscv_masked_cmpxchg_i32" ]

RISCVISelLowering29

emitMaskedAtomicCmpXchgIntrinsic

RISCV

CPU

LLVM

11,284

110

1

[]

[ "<s>", "bool", "MipsHazardSchedule", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "MipsSubtarget", "*", "STI", "=", "&", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::NOP" ]

MipsHazardSchedule2

runOnMachineFunction

Mips

CPU

LLVM

11,285

280

1

[]

[ "<s>", "bool", "Z80InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid Z80 branch condition!\"", ")", ";", "Z8...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "Z80", "Z80", "1", "\"Invalid Z80 branch condition!\"", "Z80::CondCode", "Z80::CondCode", "0", "0" ]

Z80InstrInfo2

reverseBranchCondition

Z80

MPU

LLVM

11,286

66

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", "...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "Mips", "128", "Mips", "Mips::MACRO", "Mips::NOMACRO" ]

MipsAsmPrinter89

EmitInstruction

Mips

CPU

LLVM

11,287

136

1

[]

[ "<s>", "void", "AMDGPUAAWrapperPass", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAliasAnalysis

getAnalysisUsage

AMDGPU

GPU

LLVM

11,288

18

1

[]

[ "<s>", "void", "Cpu0InstPrinter", "::", "PrintSpecial", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Code", ")", "const", "{", "assert", "(", "strcmp", "(", "Code", ",", "\"arguments\"", ")", "==", "0", "...

[ "Print", "information", "related", "to", "the", "specified", "machine", "instr", "that", "is", "independent", "of", "the", "operand", ",", "and", "may", "be", "independent", "of", "the", "instr", "itself", "." ]

[ "Cpu0", "Cpu0", "\"arguments\"", "0", "0", "1", "0", "\", \"", "\"$r\"", "\"|0\"" ]

Cpu0InstPrinter1

PrintSpecial

Cpu0

CPU

LLVM

11,289

76

1

[]

[ "<s>", "Sparc", "::", "Fixups", "SparcMCExpr", "::", "getFixupKind", "(", "SparcMCExpr", "::", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unhandled SparcMCExpr::VariantKind\"", ")", ";", "case", ...

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "Sparc", "Sparc::Fixups", "Sparc", "Sparc", "\"Unhandled SparcMCExpr::VariantKind\"", "Sparc", "Sparc::fixup_sparc_lo10", "Sparc", "Sparc::fixup_sparc_hi22", "Sparc", "Sparc::fixup_sparc_h44", "Sparc", "Sparc::fixup_sparc_m44", "Sparc", "Sparc::fixup_sparc_l44", "Sparc", "Sparc::fixu...

SparcMCExpr (2)1

getFixupKind

Sparc

CPU

LLVM

11,290

283

1

[]

[ "<s>", "static", "void", "aarch64_init_builtins", "(", ")", "{", "aarch64_general_init_builtins", "(", ")", ";", "aarch64_sve", "::", "init_builtins", "(", ")", ";", "SUBTARGET_INIT_BUILTINS", ";", "}", "</s>" ]

[ "Implement", "TARGET_INIT_BUILTINS", "." ]

[ "aarch64", "aarch64_sve::init_builtins" ]

aarch641

aarch64_init_builtins

aarch64

CPU

GCC

11,291

19

1

[]

[ "<s>", "static", "void", "emit_push_sfr", "(", "rtx", "sfr", ",", "bool", "frame_related_p", ",", "bool", "clr_p", ",", "int", "treg", ")", "{", "rtx_insn", "*", "insn", ";", "gcc_assert", "(", "MEM_P", "(", "sfr", ")", ")", ";", "insn", "=", "emit_mov...

[ "Helper", "for", "expand_prologue", ".", "Emit", "a", "push", "of", "a", "SFR", "via", "tmp_reg", ".", "SFR", "is", "a", "MEM", "representing", "the", "memory", "location", "of", "the", "SFR", ".", "If", "CLR_P", "then", "clear", "the", "SFR", "after", ...

[ "avr", "1", "1" ]

avr

emit_push_sfr

avr

MPU

GCC

11,292

86

1

[]

[ "<s>", "void", "ix86_reset_previous_fndecl", "(", "void", ")", "{", "tree", "new_tree", "=", "target_option_current_node", ";", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "new_tree", ")", ")"...

[ "Set", "targets", "globals", "to", "the", "default", "(", "or", "current", "#", "pragma", "GCC", "target", "if", "active", ")", ".", "Invalidate", "ix86_previous_fndecl", "cache", "." ]

[ "i386" ]

i386-options

ix86_reset_previous_fndecl

i386

CPU

GCC

11,293

68

1

[]

[ "<s>", "bool", "HexagonSplitTFRCondSets", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "QTM", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBb", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon::TFR_condset_rr", "0", "2", "3", "Hexagon::TFR_cPt", "1", "Hexagon::TFR_cNotPt", "1", "Hexagon::TFR_condset_ii", "0", "1", "2", "3", "Hexagon::TFRI_cPt", "Hexagon::TFRI_cNotPt" ]

HexagonSplitTFRCondSets3

runOnMachineFunction

Hexagon

DSP

LLVM

11,294

419

1

[]

[ "<s>", "AVRSubtarget", "::", "AVRSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "AVRTargetMachine", "&", "TM", ")", ":", "AVRGenSubtargetInfo", ...

[ "Creates", "an", "AVR", "subtarget", "." ]

[ "AVR", "AVR", "AVR", "AVR", "AVR" ]

AVRSubtarget (2)

AVRSubtarget

AVR

MPU

LLVM

11,295

172

1

[]

[ "<s>", "static", "void", "rs6000_density_test", "(", "rs6000_cost_data", "*", "data", ")", "{", "const", "int", "DENSITY_PCT_THRESHOLD", "=", "85", ";", "const", "int", "DENSITY_SIZE_THRESHOLD", "=", "70", ";", "const", "int", "DENSITY_PENALTY", "=", "10", ";", ...

[ "Test", "for", "likely", "overcommitment", "of", "vector", "hardware", "resources", ".", "If", "a", "loop", "iteration", "is", "relatively", "large", ",", "and", "too", "large", "a", "percentage", "of", "instructions", "in", "the", "loop", "are", "vectorized",...

[ "rs6000", "85", "70", "10", "0", "0", "100", "100", "100", "\"density %d%%, cost %d exceeds threshold, penalizing \"", "\"loop body cost by %d%%\"" ]

rs60005

rs6000_density_test

rs6000

CPU

GCC

11,296

229

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::LDWFI", "0" ]

XCoreInstrInfo12

loadRegFromStackSlot

XCore

MPU

LLVM

11,297

83

1

[]

[ "<s>", "bool", "XCoreFTAOElim", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "XCoreInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "XCoreInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "XCore", "XCore", "XCore", "XCore", "XCore::FRAME_TO_ARGS_OFFSET", "0" ]

XCoreFrameToArgsOffsetElim

runOnMachineFunction

XCore

MPU

LLVM

11,298

173

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createELFObjectWriter", "(", "new", "MBlazeELFObjectWriter", "(", "OSType", ")", ",", "OS", ",", "false", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "MBlaze", "MBlaze" ]

MBlazeAsmBackend2

createObjectWriter

MBlaze

MPU

LLVM

11,299

25

1

[]