docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "unsigned", "getOccupancyWithLocalMemSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "return", "getOccupancyWithLocalMemSize", ...	[ "Inverse", "of", "getMaxLocalMemWithWaveCount", "." ]	[ "AMDGPU", "SI" ]	AMDGPUSubtarget10	getOccupancyWithLocalMemSize	AMDGPU	GPU	LLVM	11,300	42	1	[]
[ "<s>", "bool", "ECLairAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0"...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "ECLair", "ECLair", "4", "0", "0", "4", "224" ]	ECLairAsmBackend	writeNopData	ECLair	MPU	LLVM	11,301	53	1	[]
[ "<s>", "uint32_t", "ARMMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if"...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "ARM", "ARM", "ARM::fixup_t2_condbranch", "ARM" ]	ARMMCCodeEmitter1	getBranchTargetOpValue	ARM	CPU	LLVM	11,302	64	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "getSqrtInputTest", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "DenormalMode", "&", "Mode", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "...	[ "Return", "a", "target-dependent", "comparison", "result", "if", "the", "input", "operand", "is", "suitable", "for", "use", "with", "a", "square", "root", "estimate", "calculation", "." ]	[ "PowerPC", "PPC", "MVT::i1", "MVT::f64", "MVT::v2f64", "MVT::v4f32", "PPCISD::FTSQRT", "MVT::i32", "PPC::sub_eq", "MVT::i32", "MVT::i1", "0" ]	PPCISelLowering16	getSqrtInputTest	PowerPC	CPU	LLVM	11,303	144	1	[]
[ "<s>", "void", "function_builder", "::", "add_overloaded_functions", "(", "const", "function_group_info", "&", "group", ",", "mode_suffix_index", "mode", ")", "{", "if", "(", "m_direct_overloads", ")", "return", ";", "unsigned", "int", "explicit_type0", "=", "(", ...	[ "If", "we", "are", "using", "manual", "overload", "resolution", ",", "add", "one", "function", "decl", "for", "each", "overloaded", "function", "in", "GROUP", ".", "Take", "the", "function", "base", "name", "from", "GROUP", "and", "the", "mode", "from", "M...	[ "aarch64", "0", "1", "0", "0", "0", "0", "0", "1" ]	aarch64-sve-builtins	add_overloaded_functions	aarch64	CPU	GCC	11,304	223	1	[]
[ "<s>", "void", "ARMELFStreamer", "::", "EmitRegSave", "(", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", ",", "bool", "IsVector", ")", "{", "}", "</s>" ]	[ "Emit", "unwind", "opcodes", "for", ".save", "directives", "." ]	[ "ARM", "ARM" ]	ARMELFStreamer1	EmitRegSave	ARM	CPU	LLVM	11,305	18	1	[]
[ "<s>", "void", "RAInfo", "::", "dump", "(", "raw_ostream", "&", "os", ",", "unsigned", "indent", ")", "const", "{", "os", ".", "indent", "(", "indent", ")", "<<", "\"[MBB#\"", "<<", "Scope", "->", "getHeader", "(", ")", "->", "getMBB", "(", ")", "->"...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "Patmos", "\"[MBB#\"", "\"] depth=\"", "\"\\n\"", "\" LR(p\"", "\") = [\"", "\"]\\n\"", "0", "\" \"", "\"\| MBB#\"", "\" UseLocs{\\n\"", "\" (Pred: \"", "\", loc=\"", "\", load=\"", "\"none\"", "\", spill=\"", "\"none\"", "\"), \"", "\"}\\n\"", "\" DefLocs: \"", "\" ...	RAInfo	dump	Patmos	VLIW	LLVM	11,306	335	1	[]
[ "<s>", "static", "unsigned", "int", "mips_multi_last_index", "(", "void", ")", "{", "return", "mips_multi_members", ".", "length", "(", ")", "-", "1", ";", "}", "</s>" ]	[ "Return", "the", "index", "of", "the", "last", "member", "of", "the", "current", "multi-insn", "sequence", "." ]	[ "mips", "1" ]	mips	mips_multi_last_index	mips	CPU	GCC	11,307	18	1	[]
[ "<s>", "void", "WebAssemblyDebugValueManager", "::", "move", "(", "MachineInstr", "", "Insert", ")", "{", "MachineBasicBlock", "", "MBB", "=", "Insert", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "DBI", ":", "reverse", "(", "DbgValu...	[ "Move", "in", "the", "provide", "values", "in", "ValuesToLink", "from", "Src", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyDebugValueManager	move	WebAssembly	Virtual ISA	LLVM	11,308	47	1	[]
[ "<s>", "const", "std", "::", "string", "&", "MipsLA25Stub", "::", "name", "(", ")", "const", "{", "return", "m_Name", ";", "}", "</s>" ]	[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]	[ "Mips", "Mips" ]	MipsLA25Stub	name	Mips	CPU	LLVM	11,309	16	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "ARMBaseRegisterInfo", "::", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "SubIdx", ")", "const", "{", "switch", "(", "SubIdx", ...	[ "getMatchingSuperRegClass", "-", "Return", "a", "subclass", "of", "the", "specified", "register", "class", "A", "so", "that", "each", "register", "in", "it", "has", "a", "sub-register", "of", "the", "specified", "sub-register", "index", "which", "is", "in", "t...	[ "ARM", "ARM", "0", "ARM::ssub_0", "ARM::ssub_1", "ARM::ssub_2", "ARM::ssub_3", "8", "ARM::SPR_8RegClass", "ARM::DPR_8RegClass", "ARM::SPRRegClass", "\"Expecting SPR register class!\"", "ARM::DPR_8RegClass", "ARM::DPR_VFP2RegClass", "16", "ARM::SPR_8RegClass", "ARM::QPR_8RegClass", ...	ARMBaseRegisterInfo1	getMatchingSuperRegClass	ARM	CPU	LLVM	11,310	491	1	[]
[ "<s>", "void", "print", "(", "std", "::", "ostream", "", "O", ")", "const", "{", "if", "(", "O", ")", "print", "(", "", "O", ")", ";", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "ARM" ]	ARMConstantPoolValue13	print	ARM	CPU	LLVM	11,311	22	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "addPass", "(", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", ...	[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine10	addCodeGenPrepare	AMDGPU	GPU	LLVM	11,312	86	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "O...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Hexagon", "Hexagon", "HexagonISD::OP_BEGIN", "HexagonISD::OP_END", "\"Error: check for a non-legal type in this operation\\n\"", "\"Should not custom lower this!\"", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT", ...	HexagonISelLowering (2)1	LowerOperation	Hexagon	DSP	LLVM	11,313	458	1	[]
[ "<s>", "void", "emitFill", "(", "const", "MCExpr", "&", "NumBytes", ",", "uint64_t", "FillValue", ",", "SMLoc", "Loc", ")", "override", "{", "EmitDataMappingSymbol", "(", ")", ";", "MCObjectStreamer", "::", "emitFill", "(", "NumBytes", ",", "FillValue", ",", ...	[ "Emit", "Size", "bytes", "worth", "of", "the", "value", "specified", "by", "FillValue", "." ]	[ "ARM" ]	ARMELFStreamer16	emitFill	ARM	CPU	LLVM	11,314	32	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ")", ":", "X86GenSubtargetI...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86" ]	X86Subtarget52	X86Subtarget	X86	CPU	LLVM	11,315	131	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Peephole SDWA\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI Peephole SDWA\"" ]	SIPeepholeSDWA	getPassName	AMDGPU	GPU	LLVM	11,316	11	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86II::LOCK", "X86::IP_HAS_LOCK", "\"\\tlock\\t\"", "X86II::NOTRACK", "X86::IP_HAS_NOTRACK", "\"\\tnotrack\\t\"", "X86::IP_HAS_REPEAT_NE", "\"\\trepne\\t\"", "X86::IP_HAS_REPEAT", "\"\\trep\\t\"", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "...	X86ATTInstPrinter15	printInst	X86	CPU	LLVM	11,317	236	1	[]
[ "<s>", "unsigned", "PPCFrameLowering", "::", "determineFrameLayout", "(", "const", "MachineFunction", "&", "MF", ",", "bool", "UseEstimate", ",", "unsigned", "*", "NewMaxCallFrameSize", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", ...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "0" ]	PPCFrameLowering3	determineFrameLayout	PowerPC	CPU	LLVM	11,318	261	1	[]
[ "<s>", "void", "mips_set_return_address", "(", "rtx", "address", ",", "rtx", "scratch", ")", "{", "rtx", "slot_address", ";", "gcc_assert", "(", "BITSET_P", "(", "cfun", "->", "machine", "->", "frame", ".", "mask", ",", "RETURN_ADDR_REGNUM", ")", ")", ";", ...	[ "Emit", "code", "to", "change", "the", "current", "function", "'s", "return", "address", "to", "ADDRESS", ".", "SCRATCH", "is", "available", "as", "a", "scratch", "register", ",", "if", "needed", ".", "ADDRESS", "and", "SCRATCH", "are", "both", "word-mode", ...	[ "mips" ]	mips	mips_set_return_address	mips	CPU	GCC	11,319	62	1	[]
[ "<s>", "bool", "enableMachineSchedDefaultSched", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "True", "if", "the", "machine", "scheduler", "should", "disable", "the", "TLI", "preference", "for", "preRA", "scheduling", "with", "the", "source", "level", "scheduler", "." ]	[ "TPC" ]	TPCSubtarget	enableMachineSchedDefaultSched	TPC	Virtual ISA	LLVM	11,320	11	1	[]
[ "<s>", "static", "bool", "s390_fix_long_loop_prediction", "(", "rtx_insn", "", "insn", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "rtx", "code_label", ",", "label_ref", ",", "new_label", ";", "rtx_insn", "", "uncond_jump", ";", "rtx_...	[ "On", "z10", "and", "later", "the", "dynamic", "branch", "prediction", "must", "see", "the", "backward", "jump", "within", "a", "certain", "windows", ".", "If", "not", "it", "falls", "back", "to", "the", "static", "prediction", ".", "This", "function", "re...	[ "s390", "1", "2", "1", "1", "2", "0", "1", "1", "0", "6", "1", "1", "2", "2", "1", "0" ]	s3904	s390_fix_long_loop_prediction	s390	MPU	GCC	11,321	362	1	[]
[ "<s>", "void", "MOSTargetAsmStreamer", "::", "changeSection", "(", "const", "MCSection", "", "CurSection", ",", "MCSection", "", "Section", ",", "const", "MCExpr", "*", "SubSection", ",", "raw_ostream", "&", "OS", ")", "{", "MCTargetStreamer", "::", "changeSec...	[ "Update", "streamer", "for", "a", "new", "active", "section", "." ]	[ "MOS", "MOS", "\".bss\"", "\".data\"", "\".init_array\"", "\".fini_array\"" ]	MOSTargetStreamer	changeSection	MOS	MPU	LLVM	11,322	90	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "r...	[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]	[ "X86", "X86", "X86II::MO_NO_FLAG", "\"shouldAssumeDSOLocal gave inconsistent answer\"", "X86II::MO_DLLIMPORT", "X86", "X86II::MO_GOTPCREL", "X86II::MO_GOTPCREL", "X86II::MO_PLT", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]	X86Subtarget111	classifyGlobalFunctionReference	X86	CPU	LLVM	11,323	168	1	[]
[ "<s>", "void", "BPFAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "BPFMCInstLower", "MCInstLowering", "(", "OutContext", ",", "", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "BPF", "BPF", "BPF" ]	BPFAsmPrinter (2)	EmitInstruction	BPF	Virtual ISA	LLVM	11,324	41	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "Nyuzi" ]	NyuziAsmParser	getEndLoc	Nyuzi	GPU	LLVM	11,325	10	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "if", "(", "Level", "==", "BeforeLegalizeTypes", ")", "return", "true", ";", "if", "(", "Subtarget", "...	[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]	[ "ARM", "ARM", "ISD::SHL" ]	ARMISelLowering (3)	isDesirableToCommuteWithShift	ARM	CPU	LLVM	11,326	60	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "X86" ]	X86Operand (2)	isImm	X86	CPU	LLVM	11,327	13	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2STRi12", "0", "ARM" ]	Thumb2InstrInfo17	storeRegToStackSlot	ARM	CPU	LLVM	11,328	217	1	[]
[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STM", "=", "&", "MF", ".", "getSubtarge...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "\"Must be run on SSA\"", "\"Running SILoadStoreOptimizer\\n\"", "0", "1" ]	SILoadStoreOptimizer17	runOnMachineFunction	AMDGPU	GPU	LLVM	11,329	151	1	[]
[ "<s>", "static", "void", "tilegx_gen_bundles", "(", "void", ")", "{", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx_insn", "", "insn", ",", "", "next", ",", "", "prev", ";", "rtx_insn", "", "end", "=", "NEXT_INS...	[ "Go", "through", "all", "insns", ",", "and", "use", "the", "information", "generated", "during", "scheduling", "to", "generate", "SEQUENCEs", "to", "represent", "bundles", "of", "instructions", "issued", "simultaneously", "." ]	[ "tilegx" ]	tilegx2	tilegx_gen_bundles	tilegx	VLIW	GCC	11,330	179	1	[]
[ "<s>", "bool", "arc_epilogue_uses", "(", "int", "regno", ")", "{", "unsigned", "int", "fn_type", ";", "if", "(", "regno", "==", "arc_tp_regno", ")", "return", "true", ";", "fn_type", "=", "arc_compute_function_type", "(", "cfun", ")", ";", "if", "(", "relo...	[ "Implement", "EPILOGUE__USES", ".", "Return", "true", "if", "REGNO", "should", "be", "added", "to", "the", "deemed", "uses", "of", "the", "epilogue", ".", "We", "use", "the", "return", "address", "arc_return_address_regs", "[", "arc_compute_function_type", "(", ...	[ "arc" ]	arc7	arc_epilogue_uses	arc	MPU	GCC	11,331	91	1	[]
[ "<s>", "bool", "TVMMoveMaterializable", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Moving materializable close to their usage ******\\n\"", "\"******** Function: \"", "<<", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TVM", "TVM", "\"******** Moving materializable close to their usage ******\\n\"", "\"******** Function: \"", "TVM" ]	TVMMoveMaterializable	runOnMachineFunction	TVM	Virtual ISA	LLVM	11,332	111	1	[]
[ "<s>", "bool", "MipsPassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "register", "bank", "selector", "pass", ",", "which", "assigns", "register", "banks", "to", "virtual", "registers", "without", "a", "register", "class", "or", "register", "banks", "." ]	[ "Mips", "Mips" ]	MipsTargetMachine (2)1	addRegBankSelect	Mips	CPU	LLVM	11,333	19	1	[]
[ "<s>", "int", "loongarch_address_insns", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "might_split_p", ")", "{", "struct", "loongarch_address_info", "addr", ";", "int", "factor", ";", "if", "(", "!", "loongarch_classify_address", "(", "&", "addr", ...	[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "address", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", ".", "Assume", "that", "multiword", "m...	[ "loongarch", "0", "1", "1", "0" ]	loongarch	loongarch_address_insns	loongarch	CPU	GCC	11,334	125	1	[]
[ "<s>", "static", "bool", "s390_call_saved_register_used", "(", "tree", "call_expr", ")", "{", "CUMULATIVE_ARGS", "cum_v", ";", "cumulative_args_t", "cum", ";", "tree", "parameter", ";", "machine_mode", "mode", ";", "tree", "type", ";", "rtx", "parm_rtx", ";", "i...	[ "Checks", "whether", "the", "given", "ARGUMENT_LIST", "would", "use", "a", "caller", "saved", "register", ".", "This", "is", "used", "to", "decide", "whether", "sibling", "call", "optimization", "could", "be", "performed", "on", "the", "respective", "function", ...	[ "s390", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	s3904	s390_call_saved_register_used	s390	MPU	GCC	11,335	330	1	[]
[ "<s>", "unsigned", "AAPRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return...	[ "Debug", "information", "queries", "." ]	[ "AAP", "AAP" ]	AAPRegisterInfo	getFrameRegister	AAP	MPU	LLVM	11,336	44	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "AS", "==", "AMDGPUASI", ".", "GLOBAL_ADDRESS", "\|\|", "AS", "==", "AMDGPUASI", ...	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "32", "SI", "8", "SI", "2", "32" ]	SIISelLowering	canMergeStoresTo	AMDGPU	GPU	LLVM	11,337	110	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be reloaded into\"", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "0" ]	SIInstrInfo140	loadRegFromStackSlot	AMDGPU	GPU	LLVM	11,338	408	1	[]
[ "<s>", "static", "rtx", "h8300_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "R0_REG", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_LIBCALL_VALUE", ".", "On", "the", "H8", "the", "return", "value", "is", "in", "R0/R1", "." ]	[ "h8300" ]	h8300	h8300_libcall_value	h8300	MPU	GCC	11,339	21	1	[]
[ "<s>", "bool", "AArch64DeadRegisterDefinitions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "DEBUG", "(...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"*** AArch64DeadRegisterDefinitions ***\\n\"" ]	AArch64DeadRegisterDefinitionsPass10	runOnMachineFunction	AArch64	CPU	LLVM	11,340	59	1	[]
[ "<s>", "bool", "cris_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "const_rtx", "x1", ",", "x2", ";", "if", "(", "cris_base_or_autoincr_p", "(", "x", ",", "strict", ")", ")", "return", "true", ";", ...	[ "Worker", "function", "for", "TARGET_LEGITIMATE_ADDRESS_P", "." ]	[ "cris", "0", "1", "0" ]	cris	cris_legitimate_address_p	cris	MPU	GCC	11,341	217	1	[]
[ "<s>", "bool", "ARMSubtarget", "::", "useFastISel", "(", ")", "const", "{", "return", "TM", ".", "Options", ".", "EnableFastISel", "&&", "(", "(", "isTargetMachO", "(", ")", "&&", "!", "isThumb1Only", "(", ")", ")", "\|\|", "(", "isTargetLinux", "(", ")", ...	[ "True", "if", "fast-isel", "is", "used", "." ]	[ "ARM", "ARM" ]	ARMSubtarget59	useFastISel	ARM	CPU	LLVM	11,342	51	1	[]
[ "<s>", "const", "MCPhysReg", "", "JVMRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", ";", "}...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "JVM", "JVM", "0" ]	JVMRegisterInfo	getCalleeSavedRegs	JVM	Virtual ISA	LLVM	11,343	28	1	[]
[ "<s>", "void", "RISCVELFTargetObjectFile", "::", "getModuleMetadata", "(", "Module", "&", "M", ")", "{", "TargetLoweringObjectFileELF", "::", "getModuleMetadata", "(", "M", ")", ";", "SmallVector", "<", "Module", "::", "ModuleFlagEntry", ",", "8", ">", "ModuleFlag...	[ "Get", "the", "module-level", "metadata", "that", "the", "platform", "cares", "about", "." ]	[ "RISCV", "RISCV", "8", "\"SmallDataLimit\"" ]	RISCVTargetObjectFile3	getModuleMetadata	RISCV	CPU	LLVM	11,344	85	1	[]
[ "<s>", "static", "rtx", "frv_expand_load_builtin", "(", "enum", "insn_code", "icode", ",", "machine_mode", "target_mode", ",", "tree", "call", ",", "rtx", "target", ")", "{", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "...	[ "Expand", "a", "__builtin_read", "*", "function", ".", "ICODE", "is", "the", "instruction", "code", "for", "the", "membar", "and", "TARGET_MODE", "is", "the", "mode", "that", "the", "loaded", "value", "should", "have", "." ]	[ "frv", "0", "0", "0", "1", "1" ]	frv	frv_expand_load_builtin	frv	VLIW	GCC	11,345	116	1	[]
[ "<s>", "void", "MCS51MCInstLower", "::", "lowerInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "MachineOperand", ...	[ "Lowers", "a", "MachineInstr", "into", "a", "MCInst", "." ]	[ "MCS51", "MCS51", "\"unknown operand type\"" ]	MCS51MCInstLower	lowerInstruction	MCS51	MPU	LLVM	11,346	292	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "WebAssembly" ]	WebAssemblyAsmBackend (2)	relaxInstruction	WebAssembly	Virtual ISA	LLVM	11,347	16	1	[]
[ "<s>", "unsigned", "getMemSize", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Memory", "&&", "\"Invalid access!\"", ")", ";", "return", "Mem", ".", "Size", ";", "}", "</s>" ]	[ "Returns", "the", "size", "in", "bytes", "of", "the", "memory", "access", "." ]	[ "X86", "\"Invalid access!\"" ]	X86AsmParser10	getMemSize	X86	CPU	LLVM	11,348	21	1	[]
[ "<s>", "static", "int", "ep_memory_offset", "(", "machine_mode", "mode", ",", "int", "unsignedp", "ATTRIBUTE_UNUSED", ")", "{", "int", "max_offset", "=", "0", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "if", "(", "TARGET_SMALL_SLD", ")", ...	[ "Return", "maximum", "offset", "supported", "for", "a", "short", "EP", "memory", "reference", "of", "mode", "MODE", "and", "signedness", "UNSIGNEDP", "." ]	[ "v850", "0", "1", "4", "1", "4", "1", "7", "1", "5", "1", "5", "1", "8", "1", "8" ]	v8504	ep_memory_offset	v850	MPU	GCC	11,349	133	1	[]
[ "<s>", "bool", "AMDGPUAnnotateKernelFeatures", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "2", "]", "=", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "2", "\"llvm.amdgcn.workitem.id.y\"", "\"amdgpu-work-item-id-y\"", "\"llvm.amdgcn.workitem.id.z\"", "\"amdgpu-work-item-id-z\"", "\"llvm.amdgcn.workgroup.id.y\"", "\"amdgpu-work-group-id-y\"", "\"llvm.amdgcn.workgroup.id.z\"", "\"amdgpu-work-group-id-z\"", "\"llvm.r600.read...	AMDGPUAnnotateKernelFeatures2	runOnModule	AMDGPU	GPU	LLVM	11,350	182	1	[]
[ "<s>", "bool", "PTXInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "!", "isPredicated", "(", "MI", ")", "&&", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "isTerminator", "(", ...	[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]	[ "PTX", "PTX" ]	PTXInstrInfo5	isUnpredicatedTerminator	PTX	GPU	LLVM	11,351	33	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "MCInst", "const", "&", "Inst", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "Hexagon" ]	HexagonAsmBackend (2)1	mayNeedRelaxation	Hexagon	DSP	LLVM	11,352	15	1	[]
[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "WebAssembly", "WebAssembly::GetDefaultP2AlignAny", "1U", "0", "1", "WebAssembly::getWasm64Opcode", "0", "0", "\"Expected missing features\"", "128", "\"instruction requires:\"", "0", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\""...	WebAssemblyAsmParser	MatchAndEmitInstruction	WebAssembly	Virtual ISA	LLVM	11,353	406	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const"...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "ARM", "ARM", "ARMISD::ADDC", "ARMISD::ADDE", "ARMISD::SUBC", "ARMISD::SUBE", "0", "0", "1", "ARMISD::ADDE", "1", "ARMISD::CMOV", "0", "1", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "ARMISD::...	ARMISelLowering148	computeKnownBitsForTargetNode	ARM	CPU	LLVM	11,354	398	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "ARM" ]	ARMTargetMachine (2)	getObjFileLowering	ARM	CPU	LLVM	11,355	16	1	[]
[ "<s>", "LanaiSubtarget", "&", "LanaiSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "this", ";", "}", "</s>" ]	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Lanai", "Lanai", "Lanai" ]	LanaiSubtarget	initializeSubtargetDependencies	Lanai	CPU	LLVM	11,356	25	1	[]
[ "<s>", "static", "bool", "rs6000_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "reg_ok_strict", ")", "{", "bool", "reg_offset_p", "=", "reg_offset_addressing_ok_p", "(", "mode", ")", ";", "bool", "quad_offset_p", "=", "mode_supp...	[ "TARGET_LEGITIMATE_ADDRESS_P", "recognizes", "an", "RTL", "expression", "that", "is", "a", "valid", "memory", "address", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for", "the", "MEM", "expression", "that", "wants...	[ "rs6000", "1", "1", "16", "0", "0", "1", "0", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "1", "1", "1", "1", "0", "1", "1", "1", "0", "0", "1", "1", "0" ]	rs60007	rs6000_legitimate_address_p	rs6000	CPU	GCC	11,357	505	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "report_fatal_error", "(", "\"TOYAsmBackend::relaxInstruction() unimplemented\"", ")", ";",...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "TOY", "\"TOYAsmBackend::relaxInstruction() unimplemented\"" ]	TOYAsmBackend1	relaxInstruction	TOY	CPU	LLVM	11,358	26	1	[]
[ "<s>", "static", "bool", "rs6000_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "tree", "fntype", ";", "if", "(", "decl", ")", "fntype", "=", "TREE_TYPE", "(", "decl", ")", ";", "else", "fntype", "=", "TREE_TYPE", "(", "TREE...	[ "Say", "whether", "a", "function", "is", "a", "candidate", "for", "sibcall", "handling", "or", "not", ".", "We", "do", "not", "allow", "indirect", "calls", "to", "be", "optimized", "into", "sibling", "calls", ".", "Also", ",", "we", "ca", "n't", "do", ...	[ "powerpcspe", "0", "0", "\"longcall\"", "\"shortcall\"" ]	powerpcspe	rs6000_function_ok_for_sibcall	powerpcspe	CPU	GCC	11,359	239	1	[]
[ "<s>", "unsigned", "ARMTargetLowering", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "0", ...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "ARM", "ARM", "0", "ARM::tGPRRegClassID", "4", "5", "ARM::GPRRegClassID", "1", "0", "10", "1", "0", "ARM::SPRRegClassID", "ARM::DPRRegClassID", "32", "10" ]	ARMISelLowering54	getRegPressureLimit	ARM	CPU	LLVM	11,360	102	1	[]
[ "<s>", "DecodeStatus", "MMIXDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS"...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "MMIX", "MMIX", "4", "4", "0", "support::endian", "MMIX" ]	MMIXDisassembler	getInstruction	MMIX	CPU	LLVM	11,361	90	1	[]
[ "<s>", "bool", "X86TargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "X86", "X86" ]	X86TargetMachine118	addPreRegAlloc	X86	CPU	LLVM	11,362	19	1	[]
[ "<s>", "static", "int", "ix86_fp_comparison_cost", "(", "enum", "rtx_code", "code", ")", "{", "int", "arith_cost", ";", "switch", "(", "code", ")", "{", "case", "UNLE", ":", "case", "UNLT", ":", "case", "LTGT", ":", "case", "GT", ":", "case", "GE", ":"...	[ "Compute", "cost", "of", "the", "comparison", "done", "using", "any", "method", ".", "See", "ix86_fp_comparison_arithmetics_cost", "for", "the", "metrics", "." ]	[ "i386", "4", "5", "4", "6", "4", "4", "3", "2", "4", "4", "3" ]	i386-expand	ix86_fp_comparison_cost	i386	CPU	GCC	11,363	131	1	[]
[ "<s>", "int", "fp_zero_operand", "(", "rtx", "op", ")", "{", "REAL_VALUE_TYPE", "r", ";", "if", "(", "GET_MODE", "(", "op", ")", "!=", "SFmode", ")", "return", "0", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ";", "return", "REAL_VALUE...	[ "Returns", "true", "if", "OP", "is", "a", "floating", "point", "value", "with", "value", "0.0", "." ]	[ "sh", "0" ]	sh3	fp_zero_operand	sh	CPU	GCC	11,364	44	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "XCore", "XCore", "ISD::OutputArg", "XCore", "XCore", "16", "4", "XCore", "4", "1", "0", "MVT::i32", "4", "0", "\"Can't return value from vararg function in memory\"", "8", "MVT::i32", "0", "ISD::TokenFactor", "MVT::Other", "0", "1", "0", "XCoreISD::RETSP", "MVT::Othe...	XCoreISelLowering16	LowerReturn	XCore	MPU	LLVM	11,365	489	1	[]
[ "<s>", "void", "BlackfinFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "BlackfinRegisterInf...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Blackfin", "4", "0", "\"Misaligned frame size\"", "\"FP elimination on a non-leaf function is not supported\"", "BF::SP", "BF::P1", "BF::UNLINK" ]	BlackfinFrameLowering1	emitEpilogue	Blackfin	DSP	LLVM	11,366	176	1	[]
[ "<s>", "const", "RegisterBankInfo", "*", "X86Subtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "assert", "(", "GISel", "&&", "\"Access to GlobalISel APIs not set\"", ")", ";", "return", "GISel", "->", "getRegBankInfo", "(", ")", ";", "}", "</s>" ]	[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]	[ "X86", "X86", "\"Access to GlobalISel APIs not set\"" ]	X86Subtarget109	getRegBankInfo	X86	CPU	LLVM	11,367	25	1	[]
[ "<s>", "void", "AArch64TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "", "ORE", ")", "{", "BaseT", "::", "getUnrollingP...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "AArch64", "AArch64", "1", "2", "0", "AArch64", "AArch64", "4", "60" ]	AArch64TargetTransformInfo	getUnrollingPreferences	AArch64	CPU	LLVM	11,368	242	1	[]
[ "<s>", "static", "bool", "unspec_caller_rtx_p", "(", "rtx", "pat", ")", "{", "switch", "(", "GET_CODE", "(", "pat", ")", ")", "{", "case", "CONST", ":", "return", "unspec_caller_rtx_p", "(", "XEXP", "(", "pat", ",", "0", ")", ")", ";", "case", "PLUS", ...	[ "Check", "if", "PAT", "includes", "UNSPEC_CALLER", "unspec", "pattern", "." ]	[ "sh", "0", "0", "1", "1" ]	sh3	unspec_caller_rtx_p	sh	CPU	GCC	11,369	88	1	[]
[ "<s>", "const", "char", "*", "aarch64_output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ";", "rtx", "xops", "[", "2", "]", ";", "ASM_GENERATE_INTERN...	[ "Probe", "a", "range", "of", "stack", "addresses", "from", "REG1", "to", "REG2", "inclusive", ".", "These", "are", "absolute", "addresses", "." ]	[ "aarch64", "0", "32", "2", "\"LPSRL\"", "0", "1", "\"sub\\t%0, %0, %1\"", "\"str\\txzr, [%0]\"", "1", "\"cmp\\t%0, %1\"", "\"\\tb.ne\\t\"", "\"\"" ]	aarch643	aarch64_output_probe_stack_range	aarch64	CPU	GCC	11,370	117	1	[]
[ "<s>", "int", "iq2000_reg_mode_ok_for_base_p", "(", "rtx", "reg", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "strict", ")", "{", "return", "(", "strict", "?", "REGNO_MODE_OK_FOR_BASE_P", "(", "REGNO", "(", "reg", ")", ",", "mode", ")", ":", ...	[ "Return", "nonzero", "if", "REG", "is", "valid", "for", "MODE", "." ]	[ "iq2000" ]	iq2000	iq2000_reg_mode_ok_for_base_p	iq2000	CPU	GCC	11,371	40	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableARMLoadStoreOpt", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine101	addPreSched2	ARM	CPU	LLVM	11,372	146	1	[]
[ "<s>", "static", "int", "avr_regs_to_save", "(", "HARD_REG_SET", "*", "set", ")", "{", "int", "reg", ",", "count", ";", "int", "int_or_sig_p", "=", "cfun", "->", "machine", "->", "is_interrupt", "\|\|", "cfun", "->", "machine", "->", "is_signal", ";", "if", ...	[ "Return", "the", "number", "of", "hard", "registers", "to", "push/pop", "in", "the", "prologue/epilogue", "of", "the", "current", "function", ",", "and", "optionally", "store", "these", "registers", "in", "SET", "." ]	[ "avr", "0", "0", "0", "32", "1" ]	avr4	avr_regs_to_save	avr	MPU	GCC	11,373	162	1	[]
[ "<s>", "void", "AMDGPUTTI", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "UP", ".", "Threshold", "=", "300", ";", "UP", ".", "Count", "=", "UINT_MAX", ";", "UP", ".", "Partial", "=", ...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "R600", "300", "AMDGPUAS::PRIVATE_ADDRESS", "800" ]	AMDGPUTargetTransformInfo67	getUnrollingPreferences	R600	GPU	LLVM	11,374	131	1	[]
[ "<s>", "static", "int", "riscv_binary_cost", "(", "rtx", "x", ",", "int", "single_insns", ",", "int", "double_insns", ")", "{", "if", "(", "!", "riscv_v_ext_vector_mode_p", "(", "GET_MODE", "(", "x", ")", ")", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "...	[ "Return", "the", "cost", "of", "binary", "operation", "X", ",", "given", "that", "the", "instruction", "sequence", "for", "a", "word-sized", "or", "smaller", "operation", "takes", "SIGNLE_INSNS", "instructions", "and", "that", "the", "sequence", "of", "a", "do...	[ "riscv", "2" ]	riscv1	riscv_binary_cost	riscv	CPU	GCC	11,375	54	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "return", "createAArch64ELFObjectWriter", "(", "OS", ",", "OSABI", ",", "IsLittleEndian", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "AArch64", "AArch64" ]	AArch64AsmBackend	createObjectWriter	AArch64	CPU	LLVM	11,376	22	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "X86RegisterInfo", "::", "getGPRsForTailCall", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "IsWin64", "\|\|",...	[ "getGPRsForTailCall", "-", "Returns", "a", "register", "class", "with", "registers", "that", "can", "be", "used", "in", "forming", "tail", "calls", "." ]	[ "X86", "X86", "X86", "X86::GR64_TCW64RegClass", "X86::GR64_TCRegClass", "X86::GR32RegClass", "X86::GR32_TCRegClass" ]	X86RegisterInfo (2)	getGPRsForTailCall	X86	CPU	LLVM	11,377	96	1	[]
[ "<s>", "static", "bool", "mips_valid_offset_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "const_arith_operand", "(", "x", ",", "Pmode", ")", ")", "return", "false", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", ...	[ "Return", "true", "if", ",", "for", "every", "base", "register", "BASE_REG", ",", "(", "plus", "BASE_REG", "X", ")", "can", "address", "a", "value", "of", "mode", "MODE", "." ]	[ "mips" ]	mips4	mips_valid_offset_p	mips	CPU	GCC	11,378	56	1	[]
[ "<s>", "bool", "mprocDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch"...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "mproc", "mproc" ]	mprocISelDAGToDAG	SelectInlineAsmMemoryOperand	mproc	Virtual ISA	LLVM	11,379	77	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "GlobalBaseReg", "=", "0", ";", "PPCLowering", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "(", ")", ";", "PPCSubTarget", "=", "TM", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "0", "PPC", "PPC", "PPC" ]	PPCISelDAGToDAG109	runOnMachineFunction	PowerPC	CPU	LLVM	11,380	58	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "ARM", "ARM" ]	ARMISelLowering (2)2	shouldExpandAtomicCmpXchgInIR	ARM	CPU	LLVM	11,381	15	1	[]
[ "<s>", "bool", "movd44_even_dep_p", "(", "rtx_insn", "*", "insn", ",", "rtx", "def_reg", ")", "{", "if", "(", "!", "movd44_insn_p", "(", "insn", ")", ")", "return", "false", ";", "rtx", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ...	[ "Check", "if", "INSN", "is", "a", "movd44", "insn", "consuming", "DEF_REG", "." ]	[ "nds32", "4", "0" ]	nds32-pipelines-auxiliary	movd44_even_dep_p	nds32	CPU	GCC	11,382	115	1	[]
[ "<s>", "static", "bool", "mips16_unextended_reference_p", "(", "machine_mode", "mode", ",", "rtx", "base", ",", "unsigned", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "mode", "!=", "BLKmode", "&&", "offset", "%", "GET_MODE_SIZE", "(", "mode", ")", "==", ...	[ "Return", "true", "if", "a", "value", "at", "OFFSET", "bytes", "from", "BASE", "can", "be", "accessed", "using", "an", "unextended", "mips16", "instruction", ".", "MODE", "is", "the", "mode", "of", "the", "value", ".", "Usually", "the", "offset", "in", "...	[ "mips", "0", "4", "256U", "32U" ]	mips	mips16_unextended_reference_p	mips	CPU	GCC	11,383	69	1	[]
[ "<s>", "static", "int", "res_mii", "(", "unit_req_table", "reqs", ")", "{", "int", "side", ",", "req", ";", "int", "worst", "=", "1", ";", "for", "(", "side", "=", "0", ";", "side", "<", "2", ";", "side", "++", ")", "for", "(", "req", "=", "0",...	[ "Return", "the", "resource-constrained", "minimum", "iteration", "interval", "given", "the", "data", "in", "the", "REQS", "table", ".", "This", "must", "have", "been", "processed", "with", "merge_unit_reqs", "already", "." ]	[ "c6x", "1", "0", "2", "0", "1" ]	c6x	res_mii	c6x	VLIW	GCC	11,384	85	1	[]
[ "<s>", "bool", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "override"...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "Hexagon" ]	HexagonFrameLowering17	restoreCalleeSavedRegisters	Hexagon	DSP	LLVM	11,385	30	1	[]
[ "<s>", "bool", "targetHandlesStackFrameRounding", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "targetHandlesStackFrameRounding", "-", "Returns", "true", "if", "the", "target", "is", "responsible", "for", "rounding", "up", "the", "stack", "frame", "(", "probably", "at", "emitPrologue", "time", ")", "." ]	[ "MBlaze" ]	MBlazeFrameInfo	targetHandlesStackFrameRounding	MBlaze	MPU	LLVM	11,386	10	1	[]
[ "<s>", "void", "update", "(", "Register", "R", ",", "const", "LatticeCell", "&", "L", ")", "{", "Map", "[", "R", "]", "=", "L", ";", "}", "</s>" ]	[ "Digest", "more", "data", "." ]	[ "Hexagon" ]	HexagonConstPropagation11	update	Hexagon	DSP	LLVM	11,387	20	1	[]
[ "<s>", "bool", "OR1KAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "OR1KOperand", "::", "Creat...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "OR1K", "OR1K", "OR1KOperand::CreateToken", "\"unexpected token in operand list\"" ]	OR1KAsmParser1	ParseInstruction	OR1K	CPU	LLVM	11,388	139	1	[]
[ "<s>", "void", "MSP430FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MSP430MachineFunction...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430::RET", "MSP430::RETI", "\"Can only insert epilog into returning blocks\"", "MSP430", "0", "2", "MSP430::POP16r", "MSP430::FP", "MSP430::POP16r", "MSP430::MOV16rr", "MSP430::SP", "MSP430::FP", "MSP430:...	MSP430FrameLowering25	emitEpilogue	MSP430	MPU	LLVM	11,389	405	1	[]
[ "<s>", "int", "aarch64_partial_ptrue_length", "(", "rtx_vector_builder", "&", "builder", ",", "unsigned", "int", "elt_size", ")", "{", "if", "(", "builder", ".", "nelts_per_pattern", "(", ")", "==", "3", ")", "return", "0", ";", "unsigned", "int", "nelts", "...	[ "BUILDER", "is", "a", "predicate", "constant", "of", "mode", "VNx16BI", ".", "Consider", "the", "value", "that", "the", "constant", "would", "have", "with", "predicate", "element", "size", "ELT_SIZE", "(", "ignoring", "the", "upper", "bits", "in", "each", "e...	[ "aarch64", "3", "0", "0", "0", "1", "2", "0", "0", "0", "0" ]	aarch64	aarch64_partial_ptrue_length	aarch64	CPU	GCC	11,390	155	1	[]
[ "<s>", "LLT", "AArch64TargetLowering", "::", "getOptimalMemOpLLT", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attri...	[ "LLT", "returning", "variant", "." ]	[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "2", "64", "MVT::f128", "16", "128", "8", "MVT::i64", "8", "64", "4", "MVT::i32", "4", "32" ]	AArch64ISelLowering10	getOptimalMemOpLLT	AArch64	CPU	LLVM	11,391	247	1	[]
[ "<s>", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "reg", ")", "{", "if", "(", "tls_symbolic_operand", "(", "orig", ",", "Pmode", ")", ")", "return", "orig", ";", "if", "(", "GET...	[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonz...	[ "sh", "0", "0" ]	sh3	legitimize_pic_address	sh	CPU	GCC	11,392	120	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo", ...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "X86", "X86", "X86", "X86", "X86", "0", "X86", "0", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]	X86FrameLowering102	assignCalleeSavedSpillSlots	X86	CPU	LLVM	11,393	384	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{",...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "Hexagon", "Hexagon", "Intrinsic::hexagon_L2_loadrd_pbr", "Intrinsic::hexagon_L2_loadri_pbr", "Intrinsic::hexagon_L2_loadrh_pbr", "Intrinsic::hexagon_L2_loadruh_pbr", "Intrinsic::hexagon_L2_loadrb_pbr", "Intrinsic::hexagon_L2_loadrub_pbr", "ISD::INTRINSIC_W_CHAIN", "0", "MVT::getVT", "0", "0...	HexagonISelLowering102	getTgtMemIntrinsic	Hexagon	DSP	LLVM	11,394	377	1	[]
[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "ARMBaseInstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVD", "&&",...	[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]	[ "ARM", "ARM", "ARM::VMOVD", "1", "1", "ARM::VMOVRS", "ARM::VMOVSR", "ARM::VMOVS", "1", "1", "ARMII::DomainMask", "ARMII::DomainNEON", "0", "ARMII::DomainNEONA8", "0", "ARMII::DomainVFP", "0", "0" ]	ARMBaseInstrInfo101	getExecutionDomain	ARM	CPU	LLVM	11,395	211	1	[]
[ "<s>", "void", "AVRInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "AVR", "AVR", "AVR", "AVR", "AVR", "AVR::DREGSRegClass", "AVR::DREGSMOVWRegClass", "AVR::MOVWRdRr", "AVR::MOVRdRr", "AVR::MOVRdRr", "AVR::GPR8RegClass", "AVR::MOVRdRr", "AVR::SP", "AVR::DREGSRegClass", "AVR::SPREAD", "AVR::SP", "AVR::DREGSRegClass", "AVR::SPWRITE", "\"Impossible ...	AVRInstrInfo16	copyPhysReg	AVR	MPU	LLVM	11,396	328	1	[]
[ "<s>", "const", "WebAssemblySubtarget", "*", "WebAssemblyTargetMachine", "::", "getSubtargetImpl", "(", "std", "::", "string", "CPU", ",", "std", "::", "string", "FS", ")", "const", "{", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine27	getSubtargetImpl	WebAssembly	Virtual ISA	LLVM	11,397	64	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "{", "return", "Kind", "==", "Memory", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "MBlaze" ]	MBlazeAsmParser1	isMem	MBlaze	MPU	LLVM	11,398	12	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isCandidateToMergeOrPair", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "assert", "(", "(", "MI", ".", "getOperand", ...	[ "Return", "true", "if", "this", "is", "a", "load/store", "that", "can", "be", "potentially", "paired/merged", "." ]	[ "AArch64", "AArch64", "1", "1", "\"Expected a reg or frame index operand.\"", "2", "1", "1", "AArch64::LDURQi", "AArch64::STURQi", "AArch64::LDRQui", "AArch64::STRQui" ]	AArch64InstrInfo104	isCandidateToMergeOrPair	AArch64	CPU	LLVM	11,399	252	1	[]

[ "<s>", "unsigned", "getOccupancyWithLocalMemSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "return", "getOccupancyWithLocalMemSize", ...

[ "Inverse", "of", "getMaxLocalMemWithWaveCount", "." ]

[ "AMDGPU", "SI" ]

AMDGPUSubtarget10

getOccupancyWithLocalMemSize

AMDGPU

GPU

LLVM

11,300

42

1

[]

[ "<s>", "bool", "ECLairAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0"...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "ECLair", "ECLair", "4", "0", "0", "4", "224" ]

ECLairAsmBackend

writeNopData

ECLair

MPU

LLVM

11,301

53

1

[]

[ "<s>", "uint32_t", "ARMMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if"...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "ARM", "ARM", "ARM::fixup_t2_condbranch", "ARM" ]

ARMMCCodeEmitter1

getBranchTargetOpValue

ARM

CPU

LLVM

11,302

64

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "getSqrtInputTest", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "DenormalMode", "&", "Mode", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "...

[ "Return", "a", "target-dependent", "comparison", "result", "if", "the", "input", "operand", "is", "suitable", "for", "use", "with", "a", "square", "root", "estimate", "calculation", "." ]

[ "PowerPC", "PPC", "MVT::i1", "MVT::f64", "MVT::v2f64", "MVT::v4f32", "PPCISD::FTSQRT", "MVT::i32", "PPC::sub_eq", "MVT::i32", "MVT::i1", "0" ]

PPCISelLowering16

getSqrtInputTest

PowerPC

CPU

LLVM

11,303

144

1

[]

[ "<s>", "void", "function_builder", "::", "add_overloaded_functions", "(", "const", "function_group_info", "&", "group", ",", "mode_suffix_index", "mode", ")", "{", "if", "(", "m_direct_overloads", ")", "return", ";", "unsigned", "int", "explicit_type0", "=", "(", ...

[ "If", "we", "are", "using", "manual", "overload", "resolution", ",", "add", "one", "function", "decl", "for", "each", "overloaded", "function", "in", "GROUP", ".", "Take", "the", "function", "base", "name", "from", "GROUP", "and", "the", "mode", "from", "M...

[ "aarch64", "0", "1", "0", "0", "0", "0", "0", "1" ]

aarch64-sve-builtins

add_overloaded_functions

aarch64

CPU

GCC

11,304

223

1

[]

[ "<s>", "void", "ARMELFStreamer", "::", "EmitRegSave", "(", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", ",", "bool", "IsVector", ")", "{", "}", "</s>" ]

[ "Emit", "unwind", "opcodes", "for", ".save", "directives", "." ]

[ "ARM", "ARM" ]

ARMELFStreamer1

EmitRegSave

ARM

CPU

LLVM

11,305

18

1

[]

[ "<s>", "void", "RAInfo", "::", "dump", "(", "raw_ostream", "&", "os", ",", "unsigned", "indent", ")", "const", "{", "os", ".", "indent", "(", "indent", ")", "<<", "\"[MBB#\"", "<<", "Scope", "->", "getHeader", "(", ")", "->", "getMBB", "(", ")", "->"...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "Patmos", "\"[MBB#\"", "\"] depth=\"", "\"\\n\"", "\" LR(p\"", "\") = [\"", "\"]\\n\"", "0", "\" \"", "\"| MBB#\"", "\" UseLocs{\\n\"", "\" (Pred: \"", "\", loc=\"", "\", load=\"", "\"none\"", "\", spill=\"", "\"none\"", "\"), \"", "\"}\\n\"", "\" DefLocs: \"", "\" ...

RAInfo

dump

Patmos

VLIW

LLVM

11,306

335

1

[]

[ "<s>", "static", "unsigned", "int", "mips_multi_last_index", "(", "void", ")", "{", "return", "mips_multi_members", ".", "length", "(", ")", "-", "1", ";", "}", "</s>" ]

[ "Return", "the", "index", "of", "the", "last", "member", "of", "the", "current", "multi-insn", "sequence", "." ]

[ "mips", "1" ]

mips

mips_multi_last_index

mips

CPU

GCC

11,307

18

1

[]

[ "<s>", "void", "WebAssemblyDebugValueManager", "::", "move", "(", "MachineInstr", "*", "Insert", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Insert", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "DBI", ":", "reverse", "(", "DbgValu...

[ "Move", "in", "the", "provide", "values", "in", "ValuesToLink", "from", "Src", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyDebugValueManager

move

WebAssembly

Virtual ISA

LLVM

11,308

47

1

[]

[ "<s>", "const", "std", "::", "string", "&", "MipsLA25Stub", "::", "name", "(", ")", "const", "{", "return", "m_Name", ";", "}", "</s>" ]

[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]

[ "Mips", "Mips" ]

MipsLA25Stub

name

Mips

CPU

LLVM

11,309

16

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "ARMBaseRegisterInfo", "::", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "*", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "SubIdx", ")", "const", "{", "switch", "(", "SubIdx", ...

[ "getMatchingSuperRegClass", "-", "Return", "a", "subclass", "of", "the", "specified", "register", "class", "A", "so", "that", "each", "register", "in", "it", "has", "a", "sub-register", "of", "the", "specified", "sub-register", "index", "which", "is", "in", "t...

[ "ARM", "ARM", "0", "ARM::ssub_0", "ARM::ssub_1", "ARM::ssub_2", "ARM::ssub_3", "8", "ARM::SPR_8RegClass", "ARM::DPR_8RegClass", "ARM::SPRRegClass", "\"Expecting SPR register class!\"", "ARM::DPR_8RegClass", "ARM::DPR_VFP2RegClass", "16", "ARM::SPR_8RegClass", "ARM::QPR_8RegClass", ...

ARMBaseRegisterInfo1

getMatchingSuperRegClass

ARM

CPU

LLVM

11,310

491

1

[]

[ "<s>", "void", "print", "(", "std", "::", "ostream", "*", "O", ")", "const", "{", "if", "(", "O", ")", "print", "(", "*", "O", ")", ";", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "ARM" ]

ARMConstantPoolValue13

print

ARM

CPU

LLVM

11,311

22

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "addPass", "(", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", ...

[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine10

addCodeGenPrepare

AMDGPU

GPU

LLVM

11,312

86

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "O...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Hexagon", "Hexagon", "HexagonISD::OP_BEGIN", "HexagonISD::OP_END", "\"Error: check for a non-legal type in this operation\\n\"", "\"Should not custom lower this!\"", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT", ...

HexagonISelLowering (2)1

LowerOperation

Hexagon

DSP

LLVM

11,313

458

1

[]

[ "<s>", "void", "emitFill", "(", "const", "MCExpr", "&", "NumBytes", ",", "uint64_t", "FillValue", ",", "SMLoc", "Loc", ")", "override", "{", "EmitDataMappingSymbol", "(", ")", ";", "MCObjectStreamer", "::", "emitFill", "(", "NumBytes", ",", "FillValue", ",", ...

[ "Emit", "Size", "bytes", "worth", "of", "the", "value", "specified", "by", "FillValue", "." ]

[ "ARM" ]

ARMELFStreamer16

emitFill

ARM

CPU

LLVM

11,314

32

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ")", ":", "X86GenSubtargetI...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86" ]

X86Subtarget52

X86Subtarget

X86

CPU

LLVM

11,315

131

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Peephole SDWA\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI Peephole SDWA\"" ]

SIPeepholeSDWA

getPassName

AMDGPU

GPU

LLVM

11,316

11

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86II::LOCK", "X86::IP_HAS_LOCK", "\"\\tlock\\t\"", "X86II::NOTRACK", "X86::IP_HAS_NOTRACK", "\"\\tnotrack\\t\"", "X86::IP_HAS_REPEAT_NE", "\"\\trepne\\t\"", "X86::IP_HAS_REPEAT", "\"\\trep\\t\"", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "...

X86ATTInstPrinter15

printInst

X86

CPU

LLVM

11,317

236

1

[]

[ "<s>", "unsigned", "PPCFrameLowering", "::", "determineFrameLayout", "(", "const", "MachineFunction", "&", "MF", ",", "bool", "UseEstimate", ",", "unsigned", "*", "NewMaxCallFrameSize", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", ...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "0" ]

PPCFrameLowering3

determineFrameLayout

PowerPC

CPU

LLVM

11,318

261

1

[]

[ "<s>", "void", "mips_set_return_address", "(", "rtx", "address", ",", "rtx", "scratch", ")", "{", "rtx", "slot_address", ";", "gcc_assert", "(", "BITSET_P", "(", "cfun", "->", "machine", "->", "frame", ".", "mask", ",", "RETURN_ADDR_REGNUM", ")", ")", ";", ...

[ "Emit", "code", "to", "change", "the", "current", "function", "'s", "return", "address", "to", "ADDRESS", ".", "SCRATCH", "is", "available", "as", "a", "scratch", "register", ",", "if", "needed", ".", "ADDRESS", "and", "SCRATCH", "are", "both", "word-mode", ...

[ "mips" ]

mips

mips_set_return_address

mips

CPU

GCC

11,319

62

1

[]

[ "<s>", "bool", "enableMachineSchedDefaultSched", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "True", "if", "the", "machine", "scheduler", "should", "disable", "the", "TLI", "preference", "for", "preRA", "scheduling", "with", "the", "source", "level", "scheduler", "." ]

[ "TPC" ]

TPCSubtarget

enableMachineSchedDefaultSched

TPC

Virtual ISA

LLVM

11,320

11

1

[]

[ "<s>", "static", "bool", "s390_fix_long_loop_prediction", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "rtx", "code_label", ",", "label_ref", ",", "new_label", ";", "rtx_insn", "*", "uncond_jump", ";", "rtx_...

[ "On", "z10", "and", "later", "the", "dynamic", "branch", "prediction", "must", "see", "the", "backward", "jump", "within", "a", "certain", "windows", ".", "If", "not", "it", "falls", "back", "to", "the", "static", "prediction", ".", "This", "function", "re...

[ "s390", "1", "2", "1", "1", "2", "0", "1", "1", "0", "6", "1", "1", "2", "2", "1", "0" ]

s3904

s390_fix_long_loop_prediction

s390

MPU

GCC

11,321

362

1

[]

[ "<s>", "void", "MOSTargetAsmStreamer", "::", "changeSection", "(", "const", "MCSection", "*", "CurSection", ",", "MCSection", "*", "Section", ",", "const", "MCExpr", "*", "SubSection", ",", "raw_ostream", "&", "OS", ")", "{", "MCTargetStreamer", "::", "changeSec...

[ "Update", "streamer", "for", "a", "new", "active", "section", "." ]

[ "MOS", "MOS", "\".bss\"", "\".data\"", "\".init_array\"", "\".fini_array\"" ]

MOSTargetStreamer

changeSection

MOS

MPU

LLVM

11,322

90

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "r...

[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]

[ "X86", "X86", "X86II::MO_NO_FLAG", "\"shouldAssumeDSOLocal gave inconsistent answer\"", "X86II::MO_DLLIMPORT", "X86", "X86II::MO_GOTPCREL", "X86II::MO_GOTPCREL", "X86II::MO_PLT", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]

X86Subtarget111

classifyGlobalFunctionReference

X86

CPU

LLVM

11,323

168

1

[]

[ "<s>", "void", "BPFAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "BPFMCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "BPF", "BPF", "BPF" ]

BPFAsmPrinter (2)

EmitInstruction

BPF

Virtual ISA

LLVM

11,324

41

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "Nyuzi" ]

NyuziAsmParser

getEndLoc

Nyuzi

GPU

LLVM

11,325

10

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "if", "(", "Level", "==", "BeforeLegalizeTypes", ")", "return", "true", ";", "if", "(", "Subtarget", "...

[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]

[ "ARM", "ARM", "ISD::SHL" ]

ARMISelLowering (3)

isDesirableToCommuteWithShift

ARM

CPU

LLVM

11,326

60

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "X86" ]

X86Operand (2)

isImm

X86

CPU

LLVM

11,327

13

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2STRi12", "0", "ARM" ]

Thumb2InstrInfo17

storeRegToStackSlot

ARM

CPU

LLVM

11,328

217

1

[]

[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STM", "=", "&", "MF", ".", "getSubtarge...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "\"Must be run on SSA\"", "\"Running SILoadStoreOptimizer\\n\"", "0", "1" ]

SILoadStoreOptimizer17

runOnMachineFunction

AMDGPU

GPU

LLVM

11,329

151

1

[]

[ "<s>", "static", "void", "tilegx_gen_bundles", "(", "void", ")", "{", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx_insn", "*", "insn", ",", "*", "next", ",", "*", "prev", ";", "rtx_insn", "*", "end", "=", "NEXT_INS...

[ "Go", "through", "all", "insns", ",", "and", "use", "the", "information", "generated", "during", "scheduling", "to", "generate", "SEQUENCEs", "to", "represent", "bundles", "of", "instructions", "issued", "simultaneously", "." ]

[ "tilegx" ]

tilegx2

tilegx_gen_bundles

tilegx

VLIW

GCC

11,330

179

1

[]

[ "<s>", "bool", "arc_epilogue_uses", "(", "int", "regno", ")", "{", "unsigned", "int", "fn_type", ";", "if", "(", "regno", "==", "arc_tp_regno", ")", "return", "true", ";", "fn_type", "=", "arc_compute_function_type", "(", "cfun", ")", ";", "if", "(", "relo...

[ "Implement", "EPILOGUE__USES", ".", "Return", "true", "if", "REGNO", "should", "be", "added", "to", "the", "deemed", "uses", "of", "the", "epilogue", ".", "We", "use", "the", "return", "address", "arc_return_address_regs", "[", "arc_compute_function_type", "(", ...

[ "arc" ]

arc7

arc_epilogue_uses

arc

MPU

GCC

11,331

91

1

[]

[ "<s>", "bool", "TVMMoveMaterializable", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Moving materializable close to their usage **********\\n\"", "\"********** Function: \"", "<<", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TVM", "TVM", "\"********** Moving materializable close to their usage **********\\n\"", "\"********** Function: \"", "TVM" ]

TVMMoveMaterializable

runOnMachineFunction

TVM

Virtual ISA

LLVM

11,332

111

1

[]

[ "<s>", "bool", "MipsPassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "register", "bank", "selector", "pass", ",", "which", "assigns", "register", "banks", "to", "virtual", "registers", "without", "a", "register", "class", "or", "register", "banks", "." ]

[ "Mips", "Mips" ]

MipsTargetMachine (2)1

addRegBankSelect

Mips

CPU

LLVM

11,333

19

1

[]

[ "<s>", "int", "loongarch_address_insns", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "might_split_p", ")", "{", "struct", "loongarch_address_info", "addr", ";", "int", "factor", ";", "if", "(", "!", "loongarch_classify_address", "(", "&", "addr", ...

[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "address", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", ".", "Assume", "that", "multiword", "m...

[ "loongarch", "0", "1", "1", "0" ]

loongarch

loongarch_address_insns

loongarch

CPU

GCC

11,334

125

1

[]

[ "<s>", "static", "bool", "s390_call_saved_register_used", "(", "tree", "call_expr", ")", "{", "CUMULATIVE_ARGS", "cum_v", ";", "cumulative_args_t", "cum", ";", "tree", "parameter", ";", "machine_mode", "mode", ";", "tree", "type", ";", "rtx", "parm_rtx", ";", "i...

[ "Checks", "whether", "the", "given", "ARGUMENT_LIST", "would", "use", "a", "caller", "saved", "register", ".", "This", "is", "used", "to", "decide", "whether", "sibling", "call", "optimization", "could", "be", "performed", "on", "the", "respective", "function", ...

[ "s390", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

s3904

s390_call_saved_register_used

s390

MPU

GCC

11,335

330

1

[]

[ "<s>", "unsigned", "AAPRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return...

[ "Debug", "information", "queries", "." ]

[ "AAP", "AAP" ]

AAPRegisterInfo

getFrameRegister

AAP

MPU

LLVM

11,336

44

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "AS", "==", "AMDGPUASI", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUASI", ...

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "32", "SI", "8", "SI", "2", "32" ]

SIISelLowering

canMergeStoresTo

AMDGPU

GPU

LLVM

11,337

110

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be reloaded into\"", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "0" ]

SIInstrInfo140

loadRegFromStackSlot

AMDGPU

GPU

LLVM

11,338

408

1

[]

[ "<s>", "static", "rtx", "h8300_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "R0_REG", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_LIBCALL_VALUE", ".", "On", "the", "H8", "the", "return", "value", "is", "in", "R0/R1", "." ]

[ "h8300" ]

h8300

h8300_libcall_value

h8300

MPU

GCC

11,339

21

1

[]

[ "<s>", "bool", "AArch64DeadRegisterDefinitions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "DEBUG", "(...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"***** AArch64DeadRegisterDefinitions *****\\n\"" ]

AArch64DeadRegisterDefinitionsPass10

runOnMachineFunction

AArch64

CPU

LLVM

11,340

59

1

[]

[ "<s>", "bool", "cris_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "const_rtx", "x1", ",", "x2", ";", "if", "(", "cris_base_or_autoincr_p", "(", "x", ",", "strict", ")", ")", "return", "true", ";", ...

[ "Worker", "function", "for", "TARGET_LEGITIMATE_ADDRESS_P", "." ]

[ "cris", "0", "1", "0" ]

cris

cris_legitimate_address_p

cris

MPU

GCC

11,341

217

1

[]

[ "<s>", "bool", "ARMSubtarget", "::", "useFastISel", "(", ")", "const", "{", "return", "TM", ".", "Options", ".", "EnableFastISel", "&&", "(", "(", "isTargetMachO", "(", ")", "&&", "!", "isThumb1Only", "(", ")", ")", "||", "(", "isTargetLinux", "(", ")", ...

[ "True", "if", "fast-isel", "is", "used", "." ]

[ "ARM", "ARM" ]

ARMSubtarget59

useFastISel

ARM

CPU

LLVM

11,342

51

1

[]

[ "<s>", "const", "MCPhysReg", "*", "JVMRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", ";", "}...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "JVM", "JVM", "0" ]

JVMRegisterInfo

getCalleeSavedRegs

JVM

Virtual ISA

LLVM

11,343

28

1

[]

[ "<s>", "void", "RISCVELFTargetObjectFile", "::", "getModuleMetadata", "(", "Module", "&", "M", ")", "{", "TargetLoweringObjectFileELF", "::", "getModuleMetadata", "(", "M", ")", ";", "SmallVector", "<", "Module", "::", "ModuleFlagEntry", ",", "8", ">", "ModuleFlag...

[ "Get", "the", "module-level", "metadata", "that", "the", "platform", "cares", "about", "." ]

[ "RISCV", "RISCV", "8", "\"SmallDataLimit\"" ]

RISCVTargetObjectFile3

getModuleMetadata

RISCV

CPU

LLVM

11,344

85

1

[]

[ "<s>", "static", "rtx", "frv_expand_load_builtin", "(", "enum", "insn_code", "icode", ",", "machine_mode", "target_mode", ",", "tree", "call", ",", "rtx", "target", ")", "{", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "...

[ "Expand", "a", "__builtin_read", "*", "function", ".", "ICODE", "is", "the", "instruction", "code", "for", "the", "membar", "and", "TARGET_MODE", "is", "the", "mode", "that", "the", "loaded", "value", "should", "have", "." ]

[ "frv", "0", "0", "0", "1", "1" ]

frv

frv_expand_load_builtin

frv

VLIW

GCC

11,345

116

1

[]

[ "<s>", "void", "MCS51MCInstLower", "::", "lowerInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "MachineOperand", ...

[ "Lowers", "a", "MachineInstr", "into", "a", "MCInst", "." ]

[ "MCS51", "MCS51", "\"unknown operand type\"" ]

MCS51MCInstLower

lowerInstruction

MCS51

MPU

LLVM

11,346

292

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "WebAssembly" ]

WebAssemblyAsmBackend (2)

relaxInstruction

WebAssembly

Virtual ISA

LLVM

11,347

16

1

[]

[ "<s>", "unsigned", "getMemSize", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Memory", "&&", "\"Invalid access!\"", ")", ";", "return", "Mem", ".", "Size", ";", "}", "</s>" ]

[ "Returns", "the", "size", "in", "bytes", "of", "the", "memory", "access", "." ]

[ "X86", "\"Invalid access!\"" ]

X86AsmParser10

getMemSize

X86

CPU

LLVM

11,348

21

1

[]

[ "<s>", "static", "int", "ep_memory_offset", "(", "machine_mode", "mode", ",", "int", "unsignedp", "ATTRIBUTE_UNUSED", ")", "{", "int", "max_offset", "=", "0", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "if", "(", "TARGET_SMALL_SLD", ")", ...

[ "Return", "maximum", "offset", "supported", "for", "a", "short", "EP", "memory", "reference", "of", "mode", "MODE", "and", "signedness", "UNSIGNEDP", "." ]

[ "v850", "0", "1", "4", "1", "4", "1", "7", "1", "5", "1", "5", "1", "8", "1", "8" ]

v8504

ep_memory_offset

v850

MPU

GCC

11,349

133

1

[]

[ "<s>", "bool", "AMDGPUAnnotateKernelFeatures", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "2", "]", "=", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "2", "\"llvm.amdgcn.workitem.id.y\"", "\"amdgpu-work-item-id-y\"", "\"llvm.amdgcn.workitem.id.z\"", "\"amdgpu-work-item-id-z\"", "\"llvm.amdgcn.workgroup.id.y\"", "\"amdgpu-work-group-id-y\"", "\"llvm.amdgcn.workgroup.id.z\"", "\"amdgpu-work-group-id-z\"", "\"llvm.r600.read...

AMDGPUAnnotateKernelFeatures2

runOnModule

AMDGPU

GPU

LLVM

11,350

182

1

[]

[ "<s>", "bool", "PTXInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "!", "isPredicated", "(", "MI", ")", "&&", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "isTerminator", "(", ...

[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]

[ "PTX", "PTX" ]

PTXInstrInfo5

isUnpredicatedTerminator

PTX

GPU

LLVM

11,351

33

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "MCInst", "const", "&", "Inst", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "Hexagon" ]

HexagonAsmBackend (2)1

mayNeedRelaxation

Hexagon

DSP

LLVM

11,352

15

1

[]

[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "WebAssembly", "WebAssembly::GetDefaultP2AlignAny", "1U", "0", "1", "WebAssembly::getWasm64Opcode", "0", "0", "\"Expected missing features\"", "128", "\"instruction requires:\"", "0", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\""...

WebAssemblyAsmParser

MatchAndEmitInstruction

WebAssembly

Virtual ISA

LLVM

11,353

406

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const"...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "ARM", "ARM", "ARMISD::ADDC", "ARMISD::ADDE", "ARMISD::SUBC", "ARMISD::SUBE", "0", "0", "1", "ARMISD::ADDE", "1", "ARMISD::CMOV", "0", "1", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "ARMISD::...

ARMISelLowering148

computeKnownBitsForTargetNode

ARM

CPU

LLVM

11,354

398

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "ARM" ]

ARMTargetMachine (2)

getObjFileLowering

ARM

CPU

LLVM

11,355

16

1

[]

[ "<s>", "LanaiSubtarget", "&", "LanaiSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "this", ";", "}", "</s>" ]

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Lanai", "Lanai", "Lanai" ]

LanaiSubtarget

initializeSubtargetDependencies

Lanai

CPU

LLVM

11,356

25

1

[]

[ "<s>", "static", "bool", "rs6000_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "reg_ok_strict", ")", "{", "bool", "reg_offset_p", "=", "reg_offset_addressing_ok_p", "(", "mode", ")", ";", "bool", "quad_offset_p", "=", "mode_supp...

[ "TARGET_LEGITIMATE_ADDRESS_P", "recognizes", "an", "RTL", "expression", "that", "is", "a", "valid", "memory", "address", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for", "the", "MEM", "expression", "that", "wants...

[ "rs6000", "1", "1", "16", "0", "0", "1", "0", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "1", "1", "1", "1", "0", "1", "1", "1", "0", "0", "1", "1", "0" ]

rs60007

rs6000_legitimate_address_p

rs6000

CPU

GCC

11,357

505

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "report_fatal_error", "(", "\"TOYAsmBackend::relaxInstruction() unimplemented\"", ")", ";",...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "TOY", "\"TOYAsmBackend::relaxInstruction() unimplemented\"" ]

TOYAsmBackend1

relaxInstruction

TOY

CPU

LLVM

11,358

26

1

[]

[ "<s>", "static", "bool", "rs6000_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "tree", "fntype", ";", "if", "(", "decl", ")", "fntype", "=", "TREE_TYPE", "(", "decl", ")", ";", "else", "fntype", "=", "TREE_TYPE", "(", "TREE...

[ "Say", "whether", "a", "function", "is", "a", "candidate", "for", "sibcall", "handling", "or", "not", ".", "We", "do", "not", "allow", "indirect", "calls", "to", "be", "optimized", "into", "sibling", "calls", ".", "Also", ",", "we", "ca", "n't", "do", ...

[ "powerpcspe", "0", "0", "\"longcall\"", "\"shortcall\"" ]

powerpcspe

rs6000_function_ok_for_sibcall

powerpcspe

CPU

GCC

11,359

239

1

[]

[ "<s>", "unsigned", "ARMTargetLowering", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "0", ...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "ARM", "ARM", "0", "ARM::tGPRRegClassID", "4", "5", "ARM::GPRRegClassID", "1", "0", "10", "1", "0", "ARM::SPRRegClassID", "ARM::DPRRegClassID", "32", "10" ]

ARMISelLowering54

getRegPressureLimit

ARM

CPU

LLVM

11,360

102

1

[]

[ "<s>", "DecodeStatus", "MMIXDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS"...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "MMIX", "MMIX", "4", "4", "0", "support::endian", "MMIX" ]

MMIXDisassembler

getInstruction

MMIX

CPU

LLVM

11,361

90

1

[]

[ "<s>", "bool", "X86TargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "X86", "X86" ]

X86TargetMachine118

addPreRegAlloc

X86

CPU

LLVM

11,362

19

1

[]

[ "<s>", "static", "int", "ix86_fp_comparison_cost", "(", "enum", "rtx_code", "code", ")", "{", "int", "arith_cost", ";", "switch", "(", "code", ")", "{", "case", "UNLE", ":", "case", "UNLT", ":", "case", "LTGT", ":", "case", "GT", ":", "case", "GE", ":"...

[ "Compute", "cost", "of", "the", "comparison", "done", "using", "any", "method", ".", "See", "ix86_fp_comparison_arithmetics_cost", "for", "the", "metrics", "." ]

[ "i386", "4", "5", "4", "6", "4", "4", "3", "2", "4", "4", "3" ]

i386-expand

ix86_fp_comparison_cost

i386

CPU

GCC

11,363

131

1

[]

[ "<s>", "int", "fp_zero_operand", "(", "rtx", "op", ")", "{", "REAL_VALUE_TYPE", "r", ";", "if", "(", "GET_MODE", "(", "op", ")", "!=", "SFmode", ")", "return", "0", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ";", "return", "REAL_VALUE...

[ "Returns", "true", "if", "OP", "is", "a", "floating", "point", "value", "with", "value", "0.0", "." ]

[ "sh", "0" ]

sh3

fp_zero_operand

sh

CPU

GCC

11,364

44

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "XCore", "XCore", "ISD::OutputArg", "XCore", "XCore", "16", "4", "XCore", "4", "1", "0", "MVT::i32", "4", "0", "\"Can't return value from vararg function in memory\"", "8", "MVT::i32", "0", "ISD::TokenFactor", "MVT::Other", "0", "1", "0", "XCoreISD::RETSP", "MVT::Othe...

XCoreISelLowering16

LowerReturn

XCore

MPU

LLVM

11,365

489

1

[]

[ "<s>", "void", "BlackfinFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "BlackfinRegisterInf...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Blackfin", "4", "0", "\"Misaligned frame size\"", "\"FP elimination on a non-leaf function is not supported\"", "BF::SP", "BF::P1", "BF::UNLINK" ]

BlackfinFrameLowering1

emitEpilogue

Blackfin

DSP

LLVM

11,366

176

1

[]

[ "<s>", "const", "RegisterBankInfo", "*", "X86Subtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "assert", "(", "GISel", "&&", "\"Access to GlobalISel APIs not set\"", ")", ";", "return", "GISel", "->", "getRegBankInfo", "(", ")", ";", "}", "</s>" ]

[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]

[ "X86", "X86", "\"Access to GlobalISel APIs not set\"" ]

X86Subtarget109

getRegBankInfo

X86

CPU

LLVM

11,367

25

1

[]

[ "<s>", "void", "AArch64TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "*", "ORE", ")", "{", "BaseT", "::", "getUnrollingP...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "AArch64", "AArch64", "1", "2", "0", "AArch64", "AArch64", "4", "60" ]

AArch64TargetTransformInfo

getUnrollingPreferences

AArch64

CPU

LLVM

11,368

242

1

[]

[ "<s>", "static", "bool", "unspec_caller_rtx_p", "(", "rtx", "pat", ")", "{", "switch", "(", "GET_CODE", "(", "pat", ")", ")", "{", "case", "CONST", ":", "return", "unspec_caller_rtx_p", "(", "XEXP", "(", "pat", ",", "0", ")", ")", ";", "case", "PLUS", ...

[ "Check", "if", "PAT", "includes", "UNSPEC_CALLER", "unspec", "pattern", "." ]

[ "sh", "0", "0", "1", "1" ]

sh3

unspec_caller_rtx_p

sh

CPU

GCC

11,369

88

1

[]

[ "<s>", "const", "char", "*", "aarch64_output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ";", "rtx", "xops", "[", "2", "]", ";", "ASM_GENERATE_INTERN...

[ "Probe", "a", "range", "of", "stack", "addresses", "from", "REG1", "to", "REG2", "inclusive", ".", "These", "are", "absolute", "addresses", "." ]

[ "aarch64", "0", "32", "2", "\"LPSRL\"", "0", "1", "\"sub\\t%0, %0, %1\"", "\"str\\txzr, [%0]\"", "1", "\"cmp\\t%0, %1\"", "\"\\tb.ne\\t\"", "\"\"" ]

aarch643

aarch64_output_probe_stack_range

aarch64

CPU

GCC

11,370

117

1

[]

[ "<s>", "int", "iq2000_reg_mode_ok_for_base_p", "(", "rtx", "reg", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "strict", ")", "{", "return", "(", "strict", "?", "REGNO_MODE_OK_FOR_BASE_P", "(", "REGNO", "(", "reg", ")", ",", "mode", ")", ":", ...

[ "Return", "nonzero", "if", "REG", "is", "valid", "for", "MODE", "." ]

[ "iq2000" ]

iq2000

iq2000_reg_mode_ok_for_base_p

iq2000

CPU

GCC

11,371

40

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableARMLoadStoreOpt", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine101

addPreSched2

ARM

CPU

LLVM

11,372

146

1

[]

[ "<s>", "static", "int", "avr_regs_to_save", "(", "HARD_REG_SET", "*", "set", ")", "{", "int", "reg", ",", "count", ";", "int", "int_or_sig_p", "=", "cfun", "->", "machine", "->", "is_interrupt", "||", "cfun", "->", "machine", "->", "is_signal", ";", "if", ...

[ "Return", "the", "number", "of", "hard", "registers", "to", "push/pop", "in", "the", "prologue/epilogue", "of", "the", "current", "function", ",", "and", "optionally", "store", "these", "registers", "in", "SET", "." ]

[ "avr", "0", "0", "0", "32", "1" ]

avr4

avr_regs_to_save

avr

MPU

GCC

11,373

162

1

[]

[ "<s>", "void", "AMDGPUTTI", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "UP", ".", "Threshold", "=", "300", ";", "UP", ".", "Count", "=", "UINT_MAX", ";", "UP", ".", "Partial", "=", ...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "R600", "300", "AMDGPUAS::PRIVATE_ADDRESS", "800" ]

AMDGPUTargetTransformInfo67

getUnrollingPreferences

R600

GPU

LLVM

11,374

131

1

[]

[ "<s>", "static", "int", "riscv_binary_cost", "(", "rtx", "x", ",", "int", "single_insns", ",", "int", "double_insns", ")", "{", "if", "(", "!", "riscv_v_ext_vector_mode_p", "(", "GET_MODE", "(", "x", ")", ")", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "...

[ "Return", "the", "cost", "of", "binary", "operation", "X", ",", "given", "that", "the", "instruction", "sequence", "for", "a", "word-sized", "or", "smaller", "operation", "takes", "SIGNLE_INSNS", "instructions", "and", "that", "the", "sequence", "of", "a", "do...

[ "riscv", "2" ]

riscv1

riscv_binary_cost

riscv

CPU

GCC

11,375

54

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "return", "createAArch64ELFObjectWriter", "(", "OS", ",", "OSABI", ",", "IsLittleEndian", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "AArch64", "AArch64" ]

AArch64AsmBackend

createObjectWriter

AArch64

CPU

LLVM

11,376

22

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getGPRsForTailCall", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "IsWin64", "||",...

[ "getGPRsForTailCall", "-", "Returns", "a", "register", "class", "with", "registers", "that", "can", "be", "used", "in", "forming", "tail", "calls", "." ]

[ "X86", "X86", "X86", "X86::GR64_TCW64RegClass", "X86::GR64_TCRegClass", "X86::GR32RegClass", "X86::GR32_TCRegClass" ]

X86RegisterInfo (2)

getGPRsForTailCall

X86

CPU

LLVM

11,377

96

1

[]

[ "<s>", "static", "bool", "mips_valid_offset_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "const_arith_operand", "(", "x", ",", "Pmode", ")", ")", "return", "false", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", ...

[ "Return", "true", "if", ",", "for", "every", "base", "register", "BASE_REG", ",", "(", "plus", "BASE_REG", "X", ")", "can", "address", "a", "value", "of", "mode", "MODE", "." ]

[ "mips" ]

mips4

mips_valid_offset_p

mips

CPU

GCC

11,378

56

1

[]

[ "<s>", "bool", "mprocDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch"...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "mproc", "mproc" ]

mprocISelDAGToDAG

SelectInlineAsmMemoryOperand

mproc

Virtual ISA

LLVM

11,379

77

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "GlobalBaseReg", "=", "0", ";", "PPCLowering", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "(", ")", ";", "PPCSubTarget", "=", "TM", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "0", "PPC", "PPC", "PPC" ]

PPCISelDAGToDAG109

runOnMachineFunction

PowerPC

CPU

LLVM

11,380

58

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "ARM", "ARM" ]

ARMISelLowering (2)2

shouldExpandAtomicCmpXchgInIR

ARM

CPU

LLVM

11,381

15

1

[]

[ "<s>", "bool", "movd44_even_dep_p", "(", "rtx_insn", "*", "insn", ",", "rtx", "def_reg", ")", "{", "if", "(", "!", "movd44_insn_p", "(", "insn", ")", ")", "return", "false", ";", "rtx", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ...

[ "Check", "if", "INSN", "is", "a", "movd44", "insn", "consuming", "DEF_REG", "." ]

[ "nds32", "4", "0" ]

nds32-pipelines-auxiliary

movd44_even_dep_p

nds32

CPU

GCC

11,382

115

1

[]

[ "<s>", "static", "bool", "mips16_unextended_reference_p", "(", "machine_mode", "mode", ",", "rtx", "base", ",", "unsigned", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "mode", "!=", "BLKmode", "&&", "offset", "%", "GET_MODE_SIZE", "(", "mode", ")", "==", ...

[ "Return", "true", "if", "a", "value", "at", "OFFSET", "bytes", "from", "BASE", "can", "be", "accessed", "using", "an", "unextended", "mips16", "instruction", ".", "MODE", "is", "the", "mode", "of", "the", "value", ".", "Usually", "the", "offset", "in", "...

[ "mips", "0", "4", "256U", "32U" ]

mips

mips16_unextended_reference_p

mips

CPU

GCC

11,383

69

1

[]

[ "<s>", "static", "int", "res_mii", "(", "unit_req_table", "reqs", ")", "{", "int", "side", ",", "req", ";", "int", "worst", "=", "1", ";", "for", "(", "side", "=", "0", ";", "side", "<", "2", ";", "side", "++", ")", "for", "(", "req", "=", "0",...

[ "Return", "the", "resource-constrained", "minimum", "iteration", "interval", "given", "the", "data", "in", "the", "REQS", "table", ".", "This", "must", "have", "been", "processed", "with", "merge_unit_reqs", "already", "." ]

[ "c6x", "1", "0", "2", "0", "1" ]

c6x

res_mii

c6x

VLIW

GCC

11,384

85

1

[]

[ "<s>", "bool", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "override"...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "Hexagon" ]

HexagonFrameLowering17

restoreCalleeSavedRegisters

Hexagon

DSP

LLVM

11,385

30

1

[]

[ "<s>", "bool", "targetHandlesStackFrameRounding", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "targetHandlesStackFrameRounding", "-", "Returns", "true", "if", "the", "target", "is", "responsible", "for", "rounding", "up", "the", "stack", "frame", "(", "probably", "at", "emitPrologue", "time", ")", "." ]

[ "MBlaze" ]

MBlazeFrameInfo

targetHandlesStackFrameRounding

MBlaze

MPU

LLVM

11,386

10

1

[]

[ "<s>", "void", "update", "(", "Register", "R", ",", "const", "LatticeCell", "&", "L", ")", "{", "Map", "[", "R", "]", "=", "L", ";", "}", "</s>" ]

[ "Digest", "more", "data", "." ]

[ "Hexagon" ]

HexagonConstPropagation11

update

Hexagon

DSP

LLVM

11,387

20

1

[]

[ "<s>", "bool", "OR1KAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "OR1KOperand", "::", "Creat...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "OR1K", "OR1K", "OR1KOperand::CreateToken", "\"unexpected token in operand list\"" ]

OR1KAsmParser1

ParseInstruction

OR1K

CPU

LLVM

11,388

139

1

[]

[ "<s>", "void", "MSP430FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MSP430MachineFunction...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430::RET", "MSP430::RETI", "\"Can only insert epilog into returning blocks\"", "MSP430", "0", "2", "MSP430::POP16r", "MSP430::FP", "MSP430::POP16r", "MSP430::MOV16rr", "MSP430::SP", "MSP430::FP", "MSP430:...

MSP430FrameLowering25

emitEpilogue

MSP430

MPU

LLVM

11,389

405

1

[]

[ "<s>", "int", "aarch64_partial_ptrue_length", "(", "rtx_vector_builder", "&", "builder", ",", "unsigned", "int", "elt_size", ")", "{", "if", "(", "builder", ".", "nelts_per_pattern", "(", ")", "==", "3", ")", "return", "0", ";", "unsigned", "int", "nelts", "...

[ "BUILDER", "is", "a", "predicate", "constant", "of", "mode", "VNx16BI", ".", "Consider", "the", "value", "that", "the", "constant", "would", "have", "with", "predicate", "element", "size", "ELT_SIZE", "(", "ignoring", "the", "upper", "bits", "in", "each", "e...

[ "aarch64", "3", "0", "0", "0", "1", "2", "0", "0", "0", "0" ]

aarch64

aarch64_partial_ptrue_length

aarch64

CPU

GCC

11,390

155

1

[]

[ "<s>", "LLT", "AArch64TargetLowering", "::", "getOptimalMemOpLLT", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attri...

[ "LLT", "returning", "variant", "." ]

[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "2", "64", "MVT::f128", "16", "128", "8", "MVT::i64", "8", "64", "4", "MVT::i32", "4", "32" ]

AArch64ISelLowering10

getOptimalMemOpLLT

AArch64

CPU

LLVM

11,391

247

1

[]

[ "<s>", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "reg", ")", "{", "if", "(", "tls_symbolic_operand", "(", "orig", ",", "Pmode", ")", ")", "return", "orig", ";", "if", "(", "GET...

[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonz...

[ "sh", "0", "0" ]

sh3

legitimize_pic_address

sh

CPU

GCC

11,392

120

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo", ...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "X86", "X86", "X86", "X86", "X86", "0", "X86", "0", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]

X86FrameLowering102

assignCalleeSavedSpillSlots

X86

CPU

LLVM

11,393

384

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{",...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "Hexagon", "Hexagon", "Intrinsic::hexagon_L2_loadrd_pbr", "Intrinsic::hexagon_L2_loadri_pbr", "Intrinsic::hexagon_L2_loadrh_pbr", "Intrinsic::hexagon_L2_loadruh_pbr", "Intrinsic::hexagon_L2_loadrb_pbr", "Intrinsic::hexagon_L2_loadrub_pbr", "ISD::INTRINSIC_W_CHAIN", "0", "MVT::getVT", "0", "0...

HexagonISelLowering102

getTgtMemIntrinsic

Hexagon

DSP

LLVM

11,394

377

1

[]

[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "ARMBaseInstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVD", "&&",...

[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]

[ "ARM", "ARM", "ARM::VMOVD", "1", "1", "ARM::VMOVRS", "ARM::VMOVSR", "ARM::VMOVS", "1", "1", "ARMII::DomainMask", "ARMII::DomainNEON", "0", "ARMII::DomainNEONA8", "0", "ARMII::DomainVFP", "0", "0" ]

ARMBaseInstrInfo101

getExecutionDomain

ARM

CPU

LLVM

11,395

211

1

[]

[ "<s>", "void", "AVRInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "AVR", "AVR", "AVR", "AVR", "AVR", "AVR::DREGSRegClass", "AVR::DREGSMOVWRegClass", "AVR::MOVWRdRr", "AVR::MOVRdRr", "AVR::MOVRdRr", "AVR::GPR8RegClass", "AVR::MOVRdRr", "AVR::SP", "AVR::DREGSRegClass", "AVR::SPREAD", "AVR::SP", "AVR::DREGSRegClass", "AVR::SPWRITE", "\"Impossible ...

AVRInstrInfo16

copyPhysReg

AVR

MPU

LLVM

11,396

328

1

[]

[ "<s>", "const", "WebAssemblySubtarget", "*", "WebAssemblyTargetMachine", "::", "getSubtargetImpl", "(", "std", "::", "string", "CPU", ",", "std", "::", "string", "FS", ")", "const", "{", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine27

getSubtargetImpl

WebAssembly

Virtual ISA

LLVM

11,397

64

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "{", "return", "Kind", "==", "Memory", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "MBlaze" ]

MBlazeAsmParser1

isMem

MBlaze

MPU

LLVM

11,398

12

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isCandidateToMergeOrPair", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "assert", "(", "(", "MI", ".", "getOperand", ...

[ "Return", "true", "if", "this", "is", "a", "load/store", "that", "can", "be", "potentially", "paired/merged", "." ]

[ "AArch64", "AArch64", "1", "1", "\"Expected a reg or frame index operand.\"", "2", "1", "1", "AArch64::LDURQi", "AArch64::STURQi", "AArch64::LDRQui", "AArch64::STRQui" ]

AArch64InstrInfo104

isCandidateToMergeOrPair

AArch64

CPU

LLVM

11,399

252

1

[]