docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getARMSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "getARMSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "c...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine25	addPreEmitPass	ARM	CPU	LLVM	12,600	58	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "AArch64Operand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "bool", "isVector", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "auto", "Op", "=", "make_unique", "<", ...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64AsmParser (2)1	CreateReg	AArch64	CPU	LLVM	12,601	71	1	[]
[ "<s>", "bool", "aarch64_emit_approx_div", "(", "rtx", "quo", ",", "rtx", "num", ",", "rtx", "den", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "quo", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "return", "f...	[ "Emit", "the", "instruction", "sequence", "to", "compute", "the", "approximation", "for", "the", "division", "of", "NUM", "by", "DEN", "in", "QUO", "and", "return", "whether", "the", "sequence", "was", "emitted", "or", "not", "." ]	[ "aarch64", "3", "2", "0" ]	aarch644	aarch64_emit_approx_div	aarch64	CPU	GCC	12,602	227	1	[]
[ "<s>", "bool", "PPCFastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "", "LI", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "LI", "->", "getType", "(", ")", ...	[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]	[ "PowerPC", "PPC", "PPC::RLDICL", "PPC::RLDICL_32_64", "3", "MVT::i8", "56", "MVT::i16", "48", "MVT::i32", "32", "PPC::RLWINM", "PPC::RLWINM8", "3", "MVT::i8", "24", "MVT::i16", "16", "PPC::EXTSB", "PPC::EXTSB8", "PPC::EXTSB8_32_64", "PPC::EXTSH", "PPC::EXTSH8", "PPC::EX...	PPCFastISel46	tryToFoldLoadIntoMI	PowerPC	CPU	LLVM	12,603	366	1	[]
[ "<s>", "VESubtarget", "&", "VESubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "std", "::", "string", "(", "CPU", ")", ";", "if", "(", "CPUName", ".", "em...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "VE", "VE", "VE", "\"ve\"" ]	VESubtarget1	initializeSubtargetDependencies	VE	CPU	LLVM	12,604	51	1	[]
[ "<s>", "void", "M680x0FrameLowering", "::", "BuildCFI", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "const", "MCCFIInstruction", "&", "CFIInst", ")", "const", "{", "MachineFu...	[ "Wraps", "up", "getting", "a", "CFI", "index", "and", "building", "a", "MachineInstr", "for", "it", "." ]	[ "M680x0", "M680x0" ]	M680x0FrameLowering	BuildCFI	M680x0	MPU	LLVM	12,605	71	1	[]
[ "<s>", "void", "ConvergingVLIWScheduler", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "IsTopNode", ")", "{", "Top", ".", "bumpNode", "(", "SU", ")", ";", "SU", "->", "TopReadyCycle", "=", "Top", ".", "Curr...	[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]	[ "Hexagon" ]	HexagonMachineScheduler11	schedNode	Hexagon	DSP	LLVM	12,606	53	1	[]
[ "<s>", "poly_int64", "riscv_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "poly_int64", "src", ",", "dest", ";", "riscv_compute_frame_info", "(", ")", ";", "if", "(", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "dest", "=", "cf...	[ "Implement", "INITIAL_ELIMINATION_OFFSET", ".", "FROM", "is", "either", "the", "frame", "pointer", "or", "argument", "pointer", ".", "TO", "is", "either", "the", "stack", "pointer", "or", "hard", "frame", "pointer", "." ]	[ "riscv", "0" ]	riscv1	riscv_initial_elimination_offset	riscv	CPU	GCC	12,607	95	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "SystemZ", "0", "0" ]	SystemZAsmParser10	addExpr	SystemZ	CPU	LLVM	12,608	78	1	[]
[ "<s>", "bool", "NVPTXDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switc...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "NVPTX", "NVPTX", "0", "MVT::i32" ]	NVPTXISelDAGToDAG15	SelectInlineAsmMemoryOperand	NVPTX	GPU	LLVM	12,609	123	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "\"<register...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "RV16K", "\"<register x\"", "\">\"", "\"'\"", "\"'\"" ]	RV16KAsmParser	print	RV16K	Virtual ISA	LLVM	12,610	61	1	[]
[ "<s>", "int", "aarch64_branch_cost", "(", "bool", "speed_p", ",", "bool", "predictable_p", ")", "{", "const", "struct", "cpu_branch_cost", "*", "branch_costs", "=", "aarch64_tune_params", ".", "branch_costs", ";", "if", "(", "!", "speed_p", "\|\|", "predictable_p", ...	[ "Return", "the", "cost", "of", "a", "branch", ".", "If", "SPEED_P", "is", "true", "then", "the", "compiler", "is", "optimizing", "for", "speed", ".", "If", "PREDICTABLE_P", "is", "true", "then", "the", "branch", "is", "predicted", "to", "be", "taken", "....	[ "aarch64" ]	aarch64	aarch64_branch_cost	aarch64	CPU	GCC	12,611	39	1	[]
[ "<s>", "static", "void", "ix86_pad_returns", "(", "void", ")", "{", "edge", "e", ";", "edge_iterator", "ei", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "EXIT_BLOCK_PTR", "->", "preds", ")", "{", "basic_block", "bb", "=", "e", "->", "src", ";", "rt...	[ "AMD", "Athlon", "works", "faster", "when", "RET", "is", "not", "destination", "of", "conditional", "jump", "or", "directly", "preceded", "by", "other", "jump", "instruction", ".", "We", "avoid", "the", "penalty", "by", "inserting", "NOP", "just", "before", ...	[ "i386", "0" ]	i3863	ix86_pad_returns	i386	CPU	GCC	12,612	247	1	[]
[ "<s>", "Triple", "::", "ObjectFormatType", "getFormat", "(", ")", "const", "override", "{", "return", "Triple", "::", "Hex", ";", "}", "</s>" ]	[ "Return", "the", "DWARF", "format", "of", "this", "table", "." ]	[ "LC2200" ]	LC2200HexObjectWriter	getFormat	LC2200	CPU	LLVM	12,613	15	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsConstReadLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", ")", "const", "{", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "SmallSet", "<", "int64_t", ","...	[ "Same", "but", "using", "const", "index", "set", "instead", "of", "MI", "set", "." ]	[ "AMDGPU", "R600", "4", "R600::ALU_LITERAL_X", "4", "R600::ALU_CONST", "R600::R600_KC0RegClass", "R600::R600_KC1RegClass", "0xff", "2" ]	R600InstrInfo17	fitsConstReadLimitations	AMDGPU	GPU	LLVM	12,614	220	1	[]
[ "<s>", "bool", "SystemZFrameInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64RegClass", "SystemZ::FP64RegClass", "SystemZ::MOV64rm", "SystemZ::MOV64rmm", "SystemZ::R11D", "SystemZ::R15D", "0", "0" ]	SystemZFrameInfo	restoreCalleeSavedRegisters	SystemZ	CPU	LLVM	12,615	366	1	[]
[ "<s>", "const", "char", "", "nds32_output_16bit_store", "(", "rtx", "", "operands", ",", "int", "byte", ")", "{", "char", "pattern", "[", "100", "]", ";", "char", "size", ";", "rtx", "code", "=", "XEXP", "(", "operands", "[", "0", "]", ",", "0", ...	[ "Output", "16-bit", "store", "." ]	[ "nds32", "100", "0", "0", "0", "0", "\"swi450\\t%1, [%0]\"", "\"s%ci333\\t%%1, %%0\"", "\"swi333.bi\\t%%1, %%0, 4\"", "\"swi333.bi\\t%%1, %%0\"", "\"swi37\\t%1, %0\"", "0", "1", "\"swi37.sp\\t%1, [ + (%0)]\"", "\"\"" ]	nds32-md-auxiliary	nds32_output_16bit_store	nds32	CPU	GCC	12,616	191	1	[]
[ "<s>", "static", "Scope", "::", "Scope", "getScope", "(", "SyncScope", "::", "ID", "Ord", ")", "{", "switch", "(", "Ord", ")", "{", "case", "SyncScope", "::", "SingleThread", ":", "return", "Scope", "::", "Invocation", ";", "case", "SyncScope", "::", "Sy...	[ "Get", "the", "local", "scope", "for", "this", "variable", "." ]	[ "SPIRV", "\"Unsupported synchronization Scope ID.\"" ]	SPIRVInstructionSelector1	getScope	SPIRV	Virtual ISA	LLVM	12,617	46	1	[]
[ "<s>", "unsigned", "PPCInstrInfo", "::", "lookThruCopyLike", "(", "unsigned", "SrcReg", ",", "const", "MachineRegisterInfo", "", "MRI", ")", "{", "while", "(", "true", ")", "{", "MachineInstr", "", "MI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ...	[ "Returns", "the", "original", "SrcReg", "unless", "it", "is", "the", "target", "of", "a", "copy-like", "operation", ",", "in", "which", "case", "we", "chain", "backwards", "through", "all", "such", "operations", "to", "the", "ultimate", "source", "register", ...	[ "PowerPC", "PPC", "1", "\"Bad opcode for lookThruCopyLike\"", "2" ]	PPCInstrInfo102	lookThruCopyLike	PowerPC	CPU	LLVM	12,618	112	1	[]
[ "<s>", "unsigned", "BPFMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "BPF", "BPF", "BPF::JAL", "0", "BPF::LD_imm64", "0", "0", "0" ]	BPFMCCodeEmitter (2)1	getMachineOpValue	BPF	Virtual ISA	LLVM	12,619	181	1	[]
[ "<s>", "const", "char", "*", "loongarch_output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ",", "rtx", "reg3", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ",", "tmp", "[", "64", "]", ";", "...	[ "Probe", "a", "range", "of", "stack", "addresses", "from", "REG1", "to", "REG2", "inclusive", ".", "These", "are", "absolute", "addresses", "." ]	[ "loongarch", "0", "32", "64", "3", "\"LPSRL\"", "0", "1", "2", "\"sub.d\\t%0,%0,%2\"", "\"sub.w\\t%0,%0,%2\"", "1", "\"bne\\t%0,%1,\"", "\"st.d\\t$r0,%0,0\"", "\"st.w\\t$r0,%0,0\"", "1", "\"\"" ]	loongarch	loongarch_output_probe_stack_range	loongarch	CPU	GCC	12,620	152	1	[]
[ "<s>", "void", "MipsFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineF...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips::SP_64", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::ZERO_64", "Mips::ZERO", "Mips::DADDu", "Mips::ADDu", "Mips::DADDiu", "Mips::ADDiu", "0", "0", "0", "Mips::ATMACRO" ]	MipsFrameLowering4	emitEpilogue	Mips	CPU	LLVM	12,621	321	1	[]
[ "<s>", "static", "int", "rs6000_debug_address_cost", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "addr_space_t", "as", ",", "bool", "speed", ")", "{", "int", "ret", "=", "TARGET_ADDRESS_COST", "(", "x", ",", "mode", ",", "as", ",", "speed", ")", "...	[ "Debug", "form", "of", "ADDRESS_COST", "that", "is", "selected", "if", "-mdebug=cost", "." ]	[ "rs6000", "\"\\nrs6000_address_cost, return = %d, speed = %s, x:\\n\"", "\"true\"", "\"false\"" ]	rs6000	rs6000_debug_address_cost	rs6000	CPU	GCC	12,622	55	1	[]
[ "<s>", "static", "void", "nvptx_file_end", "(", "void", ")", "{", "hash_table", "<", "tree_hasher", ">", "::", "iterator", "iter", ";", "tree", "decl", ";", "FOR_EACH_HASH_TABLE_ELEMENT", "(", "*", "needed_fndecls_htab", ",", "decl", ",", "tree", ",", "iter", ...	[ "Write", "out", "the", "function", "declarations", "we", "'ve", "collected", "." ]	[ "nvptx" ]	nvptx3	nvptx_file_end	nvptx	GPU	GCC	12,623	80	1	[]
[ "<s>", "static", "const", "char", "", "output_move_simode_const", "(", "rtx", "", "operands", ")", "{", "rtx", "dest", ";", "HOST_WIDE_INT", "src", ";", "dest", "=", "operands", "[", "0", "]", ";", "src", "=", "INTVAL", "(", "operands", "[", "1", "]"...	[ "Return", "an", "instruction", "to", "move", "CONST_INT", "OPERANDS", "[", "1", "]", "into", "OPERANDS", "[", "0", "]", ".", "I", "is", "the", "value", "of", "OPERANDS", "[", "1", "]", "." ]	[ "m68k", "0", "1", "0", "\"clr%.l %0\"", "\"mov3q%.l %1,%0\"", "0", "\"sub%.l %0,%0\"", "0x8000", "0x7fff", "\"mov3q%.l %1,%0\"", "\"move%.w %1,%0\"", "0", "0", "0", "0x8000", "0x7fff", "\"mov3q%.l %1,%-\"", "\"pea %a1\"", "\"move%.l %1,%0\"" ]	m68k	output_move_simode_const	m68k	MPU	GCC	12,624	222	1	[]
[ "<s>", "void", "mmix_asm_output_aligned_common", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ",", "int", "size", ",", "int", "align", ")", "{", "fprintf", "(", "stream", ",", "\"\\t.comm\\t\"", ")", ";", "assemble_name", "(", "stream", "...	[ "ASM_OUTPUT_ALIGNED_COMMON", "." ]	[ "mmix", "\"\\t.comm\\t\"", "\",%u,%u ! mmixal-incompatible COMMON\\n\"" ]	mmix	mmix_asm_output_aligned_common	mmix	CPU	GCC	12,625	47	1	[]
[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "ARM", "ARM", "4", "\"Parsed as: \"", "\"\\n\"", "\"Changed to: \"", "\"\\n\"", "\"deprecated instruction in IT block\"", "ARM::ITasm", "ARM", "ARM", "0", "\"invalid instruction\"", "ARM", "0", "\"Implement any new match types added!\"" ]	ARMAsmParser116	MatchAndEmitInstruction	ARM	CPU	LLVM	12,626	373	1	[]
[ "<s>", "void", "R600TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "CommonTTI", ".", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "AMDGPU", "R600" ]	AMDGPUTargetTransformInfo1	getUnrollingPreferences	AMDGPU	GPU	LLVM	12,627	32	1	[]
[ "<s>", "bool", "SIPreEmitPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "AMDGPU::S_CBRANCH_VCCZ", "AMDGPU::S_CBRANCH_VCCNZ", "AMDGPU::S_CBRANCH_EXECZ", "20", "0", "AMDGPU::S_SET_GPR_IDX_ON", "0" ]	SIPreEmitPeephole	runOnMachineFunction	AMDGPU	GPU	LLVM	12,628	261	1	[]
[ "<s>", "enum", "reg_class", "ix86_preferred_reload_class", "(", "rtx", "x", ",", "enum", "reg_class", "class", ")", "{", "if", "(", "class", "==", "NO_REGS", ")", "return", "NO_REGS", ";", "if", "(", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")...	[ "Put", "float", "CONST_DOUBLE", "in", "the", "constant", "pool", "instead", "of", "fp", "regs", ".", "QImode", "must", "go", "into", "class", "Q_REGS", ".", "Narrow", "ALL_REGS", "to", "GENERAL_REGS", ".", "This", "supports", "allowing", "movsf", "and", "mov...	[ "i386" ]	i3863	ix86_preferred_reload_class	i386	CPU	GCC	12,629	236	1	[]
[ "<s>", "MCELFStreamer", "&", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]	[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]	[ "MCS51" ]	MCS51ELFStreamer	getStreamer	MCS51	MPU	LLVM	12,630	17	1	[]
[ "<s>", "static", "reg_class_t", "xtensa_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "CONSTANT_P", "(", "x", ")", "&&", "CONST_DOUBLE_P", "(", "x", ")", ")", "return", "NO_REGS", ";", "if", "(", "rclass", "==...	[ "Worker", "function", "for", "TARGET_PREFERRED_RELOAD_CLASS", "." ]	[ "xtensa" ]	xtensa	xtensa_preferred_reload_class	xtensa	MPU	GCC	12,631	43	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "if", "(", "Fixup", ".", "getKind", "(", ")", ">=", "FirstLit...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "RI5CY", "RISCV", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::fixup_pulpv2_loop_setup", "RISCV::fixup_pulpv2_loop_setupi", "RISCV::FeatureRelax" ]	RISCVAsmBackend	shouldForceRelocation	RI5CY	CPU	LLVM	12,632	119	1	[]
[ "<s>", "bool", "HexagonGenPredicate", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "<...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonGenPredicate3	runOnMachineFunction	Hexagon	DSP	LLVM	12,633	230	1	[]
[ "<s>", "static", "bool", "mips_return_in_memory", "(", "tree", "type", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_OLDABI", ")", "return", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ")", ";", "else", "return", "(", "("...	[ "Implement", "TARGET_RETURN_IN_MEMORY", ".", "Under", "the", "old", "(", "i.e.", ",", "32", "and", "O64", "ABIs", ")", "all", "BLKmode", "objects", "are", "returned", "in", "memory", ".", "Under", "the", "new", "(", "N32", "and", "64-bit", "MIPS", "ABIs", ...	[ "mips", "2", "1" ]	mips3	mips_return_in_memory	mips	CPU	GCC	12,634	54	1	[]
[ "<s>", "bool", "MCS51InstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOp", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unexpected opcode!\"", ")", ";", "case", ...	[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]	[ "MCS51", "MCS51", "\"unexpected opcode!\"", "MCS51::JMPk", "MCS51::CALLk", "MCS51::RCALLk", "MCS51::RJMPk", "13", "MCS51::BRBSsk", "MCS51::BRBCsk", "MCS51::BREQk", "MCS51::BRNEk", "MCS51::BRSHk", "MCS51::BRLOk", "MCS51::BRMIk", "MCS51::BRPLk", "MCS51::BRGEk", "MCS51::BRLTk", "7" ...	MCS51InstrInfo	isBranchOffsetInRange	MCS51	MPU	LLVM	12,635	116	1	[]
[ "<s>", "const", "char", "*", "NVPTXTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "NVPTXISD", "::", "CALL", ":", "return", "\"NVPTXISD::...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "NVPTX", "NVPTX", "0", "NVPTXISD::CALL", "\"NVPTXISD::CALL\"", "NVPTXISD::RET_FLAG", "\"NVPTXISD::RET_FLAG\"", "NVPTXISD::Wrapper", "\"NVPTXISD::Wrapper\"", "NVPTXISD::NVBuiltin", "\"NVPTXISD::NVBuiltin\"", "NVPTXISD::DeclareParam", "\"NVPTXISD::DeclareParam\"", "NVPTXISD::DeclareScalarPar...	NVPTXISelLowering15	getTargetNodeName	NVPTX	GPU	LLVM	12,636	264	1	[]
[ "<s>", "MVT", "getVectorIdxTy", "(", "const", "DataLayout", "&", "DL", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Returns", "the", "type", "to", "be", "used", "for", "the", "index", "operand", "of", ":", "ISD", ":", ":INSERT_VECTOR_ELT", ",", "ISD", ":", ":EXTRACT_VECTOR_ELT", ",", "ISD", ":", ":INSERT_SUBVECTOR", ",", "and", "ISD", ":", ":EXTRACT_SUBVECTOR", "." ]	[ "SystemZ", "MVT::i32" ]	SystemZISelLowering (2)	getVectorIdxTy	SystemZ	CPU	LLVM	12,637	17	1	[]
[ "<s>", "rtx", "arm_gen_load_multiple", "(", "int", "", "regs", ",", "int", "count", ",", "rtx", "basereg", ",", "int", "write_back", ",", "rtx", "basemem", ",", "HOST_WIDE_INT", "", "offsetp", ")", "{", "return", "arm_gen_multiple_op", "(", "TRUE", ",", ...	[ "Routines", "for", "use", "in", "generating", "RTL", "." ]	[ "arm" ]	arm	arm_gen_load_multiple	arm	CPU	GCC	12,638	43	1	[]
[ "<s>", "std", "::", "pair", "<", "const", "Value", "", ",", "unsigned", ">", "NVPTXTargetMachine", "::", "getPredicatedAddrSpace", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", "...	[ "If", "the", "specified", "predicate", "checks", "whether", "a", "generic", "pointer", "falls", "within", "a", "specified", "address", "space", ",", "return", "that", "generic", "pointer", "and", "the", "address", "space", "being", "queried", "." ]	[ "NVPTX", "NVPTX", "Intrinsic::nvvm_isspacep_const", "0", "Intrinsic::nvvm_isspacep_global", "0", "Intrinsic::nvvm_isspacep_local", "0", "Intrinsic::nvvm_isspacep_shared", "0", "1" ]	NVPTXTargetMachine13	getPredicatedAddrSpace	NVPTX	GPU	LLVM	12,639	151	1	[]
[ "<s>", "static", "int", "rs6000_hard_regno_nregs_internal", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "reg_size", ";", "if", "(", "FP_REGNO_P", "(", "regno", ")", ")", "reg_size", "=", "(", "VECTOR_MEM_VSX_P", "(", ...	[ "Return", "number", "of", "consecutive", "hard", "regs", "needed", "starting", "at", "reg", "REGNO", "to", "hold", "something", "of", "mode", "MODE", ".", "This", "is", "ordinarily", "the", "length", "in", "words", "of", "a", "value", "of", "mode", "MODE",...	[ "rs6000", "1" ]	rs60005	rs6000_hard_regno_nregs_internal	rs6000	CPU	GCC	12,640	115	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore register\"", "AMDGPU::IMPLICIT_DEF", "\"Only VGPR spilling expected\"", "AMDGPU::SGPR0_SGPR1_SGPR2_SGPR3", "AMDGPU::SGPR0" ]	SIInstrInfo88	loadRegFromStackSlot	AMDGPU	GPU	LLVM	12,641	306	1	[]
[ "<s>", "bool", "ARM64AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "ARM64", "ARM64" ]	ARM64AsmBackend	mayNeedRelaxation	ARM64	CPU	LLVM	12,642	16	1	[]
[ "<s>", "int", "arm_early_store_addr_dep", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "return", "!", "arm_no_early_store_addr_dep", "(", "producer", ",", "consumer", ")", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "a", "store", ")", "does", "need", "PRODUCER", "'s", "value", "to", "calculate", "the", "address", "." ]	[ "arm" ]	aarch-common	arm_early_store_addr_dep	arm	CPU	GCC	12,643	20	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "ECLair" ]	ECLairAsmParser	getEndLoc	ECLair	MPU	LLVM	12,644	11	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "ARMTargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", ...	[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "ARM", "ARM", "64" ]	ARMISelLowering	shouldExpandAtomicLoadInIR	ARM	CPU	LLVM	12,645	51	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "&", "SIFixVGPRCopiesID", ")", ";", "addPass", "(", "&", "SIOptimizeExecMaskingID", ")", ";", "TargetPassConfig", "::", "addPostRegAlloc", "(", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "AMDGPU", "SI", "SI" ]	AMDGPUTargetMachine102	addPostRegAlloc	AMDGPU	GPU	LLVM	12,646	26	1	[]
[ "<s>", "bool", "X86ATTAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "this", "->", "MF", "=", "&", "MF", ";", "unsigned", "CC", "=", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"\\n\\n\"", "X86", "X86", "X86", "\"\\tnop\\n\"", "\"\\t.size\\t\"", "\", .-\"" ]	X86ATTAsmPrinter2	runOnMachineFunction	X86	CPU	LLVM	12,647	327	1	[]
[ "<s>", "static", "void", "s390_register_info", "(", ")", "{", "int", "i", ";", "char", "clobbered_regs", "[", "32", "]", ";", "gcc_assert", "(", "!", "epilogue_completed", ")", ";", "if", "(", "reload_completed", ")", "s390_regs_ever_clobbered", "(", "clobbere...	[ "Fill", "cfun-", ">", "machine", "with", "info", "about", "register", "usage", "of", "current", "function", ".", "Return", "in", "CLOBBERED_REGS", "which", "GPRs", "are", "currently", "considered", "set", "." ]	[ "s390", "32", "0", "32", "0", "32", "0", "0", "12", "0", "0", "16", "0", "16" ]	s3901	s390_register_info	s390	MPU	GCC	12,648	330	1	[]
[ "<s>", "static", "int", "ix86_i387_mode_needed", "(", "int", "entity", ",", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_i387_cw", "mode", ";", "if", "(", "CALL_P", "(", "insn", ")", "\|\|", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "(", "asm_nope...	[ "Return", "mode", "that", "i387", "must", "be", "switched", "into", "prior", "to", "the", "execution", "of", "insn", "." ]	[ "i386", "0", "0" ]	i386	ix86_i387_mode_needed	i386	CPU	GCC	12,649	146	1	[]
[ "<s>", "bool", "RISCVAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVAsmPrinter (2)	runOnMachineFunction	RISCV	CPU	LLVM	12,650	31	1	[]
[ "<s>", "void", "gen_ashift", "(", "int", "type", ",", "int", "n", ",", "rtx", "reg", ")", "{", "if", "(", "n", "<", "0", ")", "{", "if", "(", "type", "==", "ASHIFT", ")", "type", "=", "LSHIFTRT", ";", "else", "type", "=", "ASHIFT", ";", "n", ...	[ "Code", "to", "expand", "a", "shift", "." ]	[ "sh", "0", "1" ]	sh3	gen_ashift	sh	CPU	GCC	12,651	130	1	[]
[ "<s>", "const", "MCSection", "", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "return", "MergeableConst4Sec...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "XCore", "XCore", "\"Unknown section kind\"" ]	XCoreTargetObjectFile1	getSectionForConstant	XCore	MPU	LLVM	12,652	73	1	[]
[ "<s>", "static", "bool", "mips16_stub_function_p", "(", "const_rtx", "x", ")", "{", "return", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "startswith", "(", "XSTR", "(", "x", ",", "0", ")", ",", "\"__mips16_\"", ")", ")", ";", "}", "</s>"...	[ "Return", "true", "if", "function", "X", "is", "a", "libgcc", "MIPS16", "stub", "function", "." ]	[ "mips", "0", "\"__mips16_\"" ]	mips	mips16_stub_function_p	mips	CPU	GCC	12,653	31	1	[]
[ "<s>", "void", "LanaiInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "Lanai", "Lanai" ]	LanaiInstPrinter	printRegName	Lanai	CPU	LLVM	12,654	29	1	[]
[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "override", "{", "return", "MVT", "::", "i257", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "TVM", "MVT::i257" ]	TVMISelLowering	getScalarShiftAmountTy	TVM	Virtual ISA	LLVM	12,655	18	1	[]
[ "<s>", "bool", "vax_acceptable_pic_operand_p", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "bool", "local_p", "ATTRIBUTE_UNUSED", ",", "bool", "symbol_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "...	[ "With", "ELF", "we", "do", "not", "support", "GOT", "entries", "for", "external", "`", "symbol+offset", "'", "references", ",", "so", "do", "not", "accept", "external", "symbol", "references", "if", "an", "offset", "is", "to", "be", "added", ".", "Do", "...	[ "vax", "0", "0", "0" ]	vax	vax_acceptable_pic_operand_p	vax	CPU	GCC	12,656	107	1	[]
[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "", ",", "uint8_t", ">", "X86TargetLowering", "::", "findRepresentativeClass", "(", "EVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "", "RRC", "=", "0", ";", "uint8_t", "Cost", ...	[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]	[ "X86", "X86", "0", "1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "X86::GR64RegClass", "X86::GR32RegClass", "MVT::x86mmx", "X86::VR64RegClass", "MVT::f32", "MVT::f64", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "MVT::v32i8", "MV...	X86ISelLowering117	findRepresentativeClass	X86	CPU	LLVM	12,657	202	1	[]
[ "<s>", "HOST_WIDE_INT", "compute_frame_size", "(", "HOST_WIDE_INT", "size", ")", "{", "int", "regno", ";", "HOST_WIDE_INT", "total_size", ";", "HOST_WIDE_INT", "var_size", ";", "HOST_WIDE_INT", "args_size", ";", "HOST_WIDE_INT", "extra_size", ";", "HOST_WIDE_INT", "gp...	[ "Typical", "stack", "layout", "should", "looks", "like", "this", "after", "the", "function", "'s", "prologue", ":", "\|", "\|", "--", "^", "\|", "\|", "\\", "\|", "\|", "\|", "arguments", "saved", "\|", "Increasing", "\|", "\|", "on", "the", "stack", "\|", "add...	[ "iq2000", "0", "0", "0", "0", "0", "4", "1L", "0", "1L", "2", "3", "0", "0", "0", "0", "0" ]	iq20002	compute_frame_size	iq2000	CPU	GCC	12,658	399	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "M", ".", "empty", "(", ")", ")", "return", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTOCBaseSection", ...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCAsmPrinter10	emitEndOfAsmFile	PowerPC	CPU	LLVM	12,659	116	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", "."...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "\"getBranchTargetOpValue expects only expressions or immediates\"", "0", "Mips::fixup_Mips_PC16", "0" ]	MipsMCCodeEmitter13	getBranchTargetOpValue	Mips	CPU	LLVM	12,660	96	1	[]
[ "<s>", "static", "void", "predict_jump", "(", "int", "prob", ")", "{", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";", "gcc_assert", "(", "JUMP_P", "(", "insn", ")", ")", ";", "add_int_reg_note", "(", "insn", ",", "REG_BR_PROB", ",", "prob"...	[ "Predict", "just", "emitted", "jump", "instruction", "to", "be", "taken", "with", "probability", "PROB", "." ]	[ "i386" ]	i3866	predict_jump	i386	CPU	GCC	12,661	34	1	[]
[ "<s>", "static", "void", "ia64_asm_unwind_emit", "(", "FILE", "", "out_file", ",", "rtx_insn", "", "insn", ")", "{", "bool", "unwind", "=", "ia64_except_unwind_info", "(", "&", "global_options", ")", "==", "UI_TARGET", ";", "bool", "frame", "=", "dwarf2out_d...	[ "This", "function", "looks", "at", "a", "single", "insn", "and", "emits", "any", "directives", "required", "to", "unwind", "this", "insn", "." ]	[ "ia64", "\"\\t.body\\n\"", "\"\\t.copy_state %d\\n\"", "0", "0", "\"\\t.save ar.pfs, r%d\\n\"", "0", "\"\\t.prologue\\n\"", "1", "0", "0", "0" ]	ia64	ia64_asm_unwind_emit	ia64	CPU	GCC	12,662	413	1	[]
[ "<s>", "bool", "MipsSEFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "isInt", "<", "16", ">", "(",...	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "Mips", "Mips", "16" ]	MipsSEFrameLowering14	hasReservedCallFrame	Mips	CPU	LLVM	12,663	44	1	[]
[ "<s>", "DecodeStatus", "AArch64Disassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "AArch64", "AArch64", "0", "4", "4", "3", "24", "2", "16", "1", "8", "0", "0" ]	AArch64Disassembler (2)2	getInstruction	AArch64	CPU	LLVM	12,664	114	1	[]
[ "<s>", "bool", "RV16KFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "Machi...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "RV16K", "RV16K" ]	RV16KFrameLowering	hasFP	RV16K	Virtual ISA	LLVM	12,665	72	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine (2)	addIRPasses	WebAssembly	Virtual ISA	LLVM	12,666	49	1	[]
[ "<s>", "static", "rtx", "rs6000_legitimize_tls_address_aix", "(", "rtx", "addr", ",", "enum", "tls_model", "model", ")", "{", "rtx", "sym", ",", "mem", ",", "tocref", ",", "tlsreg", ",", "tmpreg", ",", "dest", ",", "tlsaddr", ";", "const", "char", "*", "...	[ "AIX", "Thread-Local", "Address", "support", "." ]	[ "rs6000", "0", "1", "4", "\"[UL]\"", "\"[TL]\"", "0", "0", "0", "0", "0", "0", "0", "0", "1", "\"*LCM\"", "3", "13" ]	rs60004	rs6000_legitimize_tls_address_aix	rs6000	CPU	GCC	12,667	496	1	[]
[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "EVT", "ExtT", "=", "ExtVal", ".", "getValueType", "(", ")", ";", "EVT", "MemT", "=", "cast", "<", "LoadSDNode", ">", "(", "ExtVal", "-...	[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]	[ "WebAssembly", "WebAssembly", "0", "0", "MVT::v8i16", "MVT::v8i8", "MVT::v4i32", "MVT::v4i16", "MVT::v2i64", "MVT::v2i32" ]	WebAssemblyISelLowering15	isVectorLoadExtDesirable	WebAssembly	Virtual ISA	LLVM	12,668	84	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "DLXTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "DLX", "DLX" ]	DLXISelLowering	getRegForInlineAsmConstraint	DLX	CPU	LLVM	12,669	40	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getUnits", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "InstrItineraryData", "&", "II", "=", "*", "Subtarget", ".", "getInstrItineraryData", "(", ")", ";", "const", "InstrStage", "&", "IS",...	[ "Returns", "the", "choice", "of", "FUs", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo (2)2	getUnits	Hexagon	DSP	LLVM	12,670	53	1	[]
[ "<s>", "static", "void", "emit_pop_byte", "(", "unsigned", "regno", ")", "{", "rtx", "mem", ",", "reg", ";", "mem", "=", "gen_rtx_PRE_INC", "(", "HImode", ",", "stack_pointer_rtx", ")", ";", "mem", "=", "gen_frame_mem", "(", "QImode", ",", "mem", ")", ";...	[ "Helper", "for", "avr_expand_epilogue", ".", "Emit", "a", "pop", "of", "a", "byte", "register", "." ]	[ "avr" ]	avr	emit_pop_byte	avr	MPU	GCC	12,671	51	1	[]
[ "<s>", "static", "void", "ix86_simd_clone_adjust", "(", "struct", "cgraph_node", "", "node", ")", "{", "const", "char", "", "str", "=", "NULL", ";", "if", "(", "!", "node", "->", "definition", ")", "return", ";", "gcc_assert", "(", "node", "->", "decl"...	[ "Add", "target", "attribute", "to", "SIMD", "clone", "NODE", "if", "needed", "." ]	[ "i386", "\"sse2\"", "\"avx\"", "\"avx2\"", "\"avx512f\"", "0" ]	i3868	ix86_simd_clone_adjust	i386	CPU	GCC	12,672	177	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "ADDriOpc", "=", "Subtarget", ".", "isPPC64",...	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::ADDI8", "PPC::ADDI", "0" ]	PPCRegisterInfo22	materializeFrameBaseRegister	PowerPC	CPU	LLVM	12,673	164	1	[]
[ "<s>", "unsigned", "X86TTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Ty", ")", "...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "X86", "X86", "\"Invalid opcode\"", "ISD::MUL", "MVT::v8i32", "4", "ISD::SUB", "MVT::v8i32", "4", "ISD::ADD", "MVT::v8i32", "4", "ISD::SUB", "MVT::v4i64", "4", "ISD::ADD", "MVT::v4i64", "4", "ISD::MUL", "MVT::v4i64", "18", "1", "ISD::MUL", "MVT::v2i64", "9", "ISD::M...	X86TargetTransformInfo113	getArithmeticInstrCost	X86	CPU	LLVM	12,674	312	1	[]
[ "<s>", "PreservedAnalyses", "HexagonLoopIdiomRecognitionPass", "::", "run", "(", "Loop", "&", "L", ",", "LoopAnalysisManager", "&", "AM", ",", "LoopStandardAnalysisResults", "&", "AR", ",", "LPMUpdater", "&", "U", ")", "{", "return", "HexagonLoopIdiomRecognize", "("...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonLoopIdiomRecognition1	run	Hexagon	DSP	LLVM	12,675	68	1	[]
[ "<s>", "void", "PPCDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "return", ";", "PeepholePPC64", "(", ")", ";", "PeepholeCROps", "(", ")", ";", "}", "</s>" ...	[ "PostprocessISelDAG", "(", ")", "-", "This", "hook", "allows", "the", "target", "to", "hack", "on", "the", "graph", "right", "after", "selection", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCISelDAGToDAG102	PostprocessISelDAG	PowerPC	CPU	LLVM	12,676	30	1	[]
[ "<s>", "DEBUG_FUNCTION", "void", "debug_dispatch_window", "(", "int", "window_num", ")", "{", "debug_dispatch_window_file", "(", "stdout", ",", "window_num", ")", ";", "}", "</s>" ]	[ "Print", "to", "stdout", "a", "dispatch", "window", "." ]	[ "i386" ]	i3864	debug_dispatch_window	i386	CPU	GCC	12,677	16	1	[]
[ "<s>", "static", "tree", "arm_stack_protect_guard", "(", "void", ")", "{", "if", "(", "arm_stack_protector_guard", "==", "SSP_GLOBAL", ")", "return", "default_stack_protect_guard", "(", ")", ";", "return", "NULL_TREE", ";", "}", "</s>" ]	[ "Implement", "TARGET_STACK_PROTECT_GUARD", ".", "In", "case", "of", "a", "global", "variable", "based", "guard", "use", "the", "default", "else", "return", "a", "null", "tree", "." ]	[ "arm" ]	arm	arm_stack_protect_guard	arm	CPU	GCC	12,678	22	1	[]
[ "<s>", "bool", "isBlockAddress", "(", ")", "{", "return", "Kind", "==", "ARMCP", "::", "CPBlockAddress", ";", "}", "</s>" ]	[ "isBlockAddress", "-", "Tests", "if", "this", "is", "a", "MO_BlockAddress", "operand", "." ]	[ "ARM", "ARMCP::CPBlockAddress" ]	ARMConstantPoolValue10	isBlockAddress	ARM	CPU	LLVM	12,679	13	1	[]
[ "<s>", "int", "avr_simplify_comparison_p", "(", "machine_mode", "mode", ",", "RTX_CODE", "op", ",", "rtx", "x", ")", "{", "unsigned", "int", "max", "=", "(", "mode", "==", "QImode", "?", "0xff", ":", "mode", "==", "HImode", "?", "0xffff", ":", "mode", ...	[ "Return", "0", "if", "undefined", ",", "1", "if", "always", "true", "or", "always", "false", "." ]	[ "avr", "0xff", "0xffff", "0xffffff", "0xffffffff", "0", "1", "0xff", "1", "0" ]	avr	avr_simplify_comparison_p	avr	MPU	GCC	12,680	98	1	[]
[ "<s>", "bool", "reg_unused_after", "(", "rtx", "reg", ",", "rtx_insn", "*", "insn", ")", "{", "enum", "rtx_code", "code", ";", "rtx", "set", ";", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "&&", "!", "MEM_P", "(", "SET_DEST", ...	[ "Return", "nonzero", "if", "REG", "is", "not", "used", "after", "INSN", ".", "We", "assume", "REG", "is", "a", "reload", "reg", ",", "and", "therefore", "does", "not", "live", "past", "labels", "or", "calls", "or", "jumps", "." ]	[ "sh", "1", "0", "0", "1", "0" ]	sh4	reg_unused_after	sh	CPU	GCC	12,681	396	1	[]
[ "<s>", "static", "void", "build_one", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ",", "mode_suffix_index", "mode_suffix_id", ",", "unsigned", "int", "ti", ",", "unsigned", "int", ...	[ "Add", "one", "function", "instance", "for", "GROUP", ",", "using", "operand", "suffix", "at", "index", "OI", ",", "mode", "suffix", "at", "index", "PAIR", "&", "&", "bi", "and", "predication", "suffix", "at", "index", "pred_idx", "." ]	[ "aarch64", "16" ]	aarch64-sve-builtins-shapes	build_one	aarch64	CPU	GCC	12,682	114	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateReg", "(", "unsigned", "Index", ",", "StringRef", "Str", ",", "RegKind", "RegKind", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "Mips...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsAsmParser37	CreateReg	Mips	CPU	LLVM	12,683	115	1	[]
[ "<s>", "void", "bpf_expand_epilogue", "(", "void", ")", "{", "if", "(", "TARGET_XBPF", ")", "{", "int", "regno", ";", "int", "fp_offset", "=", "-", "cfun", "->", "machine", "->", "local_vars_size", ";", "for", "(", "regno", "=", "0", ";", "regno", "<",...	[ "Expand", "to", "the", "instructions", "in", "a", "function", "epilogue", ".", "This", "function", "is", "called", "when", "expanding", "the", "'epilogue", "'", "pattern", "in", "bpf.md", "." ]	[ "bpf", "0", "1", "0x7fff", "0x7fff", "8", "8" ]	bpf1	bpf_expand_epilogue	bpf	Virtual ISA	GCC	12,684	132	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine (2)1	ARMBaseTargetMachine	ARM	CPU	LLVM	12,685	195	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "sparc_asan_shadow_offset", "(", "void", ")", "{", "return", "TARGET_ARCH64", "?", "(", "HOST_WIDE_INT_1", "<<", "43", ")", ":", "(", "HOST_WIDE_INT_1", "<<", "29", ")", ";", "}", "</s>" ]	[ "Implement", "the", "TARGET_ASAN_SHADOW_OFFSET", "hook", "." ]	[ "sparc", "43", "29" ]	sparc	sparc_asan_shadow_offset	sparc	CPU	GCC	12,686	24	1	[]
[ "<s>", "void", "ARMConstantIslands", "::", "verify", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "BBOffsets", ".", "size", "(", ")", "==", "BBSizes", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "1", ",", "e", ...	[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]	[ "ARM", "ARM", "1", "1", "1", "ARM::CONSTPOOL_ENTRY", "4", "0", "4", "0", "4", "0", "4", "0", "0", "4", "8", "\"Constant pool entry out of range!\"" ]	ARMConstantIslandPass14	verify	ARM	CPU	LLVM	12,687	279	1	[]
[ "<s>", "unsigned", "MSP430AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "MSP430Operand", "&", "Op", "=", "static_cast", "<", "MSP430Operand", "&", ">", "(", "AsmOp", ")", ";", "if", ...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430::GR16RegClassID" ]	MSP430AsmParser	validateTargetOperandClass	MSP430	MPU	LLVM	12,688	91	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "(", "GA", "->", "getAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "GLOBAL_ADDRESS", "\|\|", "GA", "->", "getAddressSpa...	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "AMDGPU" ]	SIISelLowering (2)3	isOffsetFoldingLegal	AMDGPU	GPU	LLVM	12,689	56	1	[]
[ "<s>", "const", "char", "*", "emit_fusion_p9_store", "(", "rtx", "mem", ",", "rtx", "reg", ",", "rtx", "tmp_reg", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "rtx", "hi", ";", "rtx", "lo", ";", "rtx", "addr", ";",...	[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "store", "using", "extended", "fusion", ".", "The", "address", "that", "is", "used", "is", "the", "logical", "address", "that", "was", "formed", "during", "peephole2", ":", "...	[ "rs6000", "0", "\"emit_fusion_p9_store, bad reg #1\"", "\"stfs\"", "\"stfd\"", "\"stb\"", "\"sth\"", "\"stw\"", "\"std\"", "\"emit_fusion_p9_store, bad reg #2\"", "\"emit_fusion_p9_store not MEM\"", "0", "\"power9 store fusion\"", "\"\"" ]	rs60005	emit_fusion_p9_store	rs6000	CPU	GCC	12,690	271	1	[]
[ "<s>", "rtx", "function_expander", "::", "expand", "(", ")", "{", "unsigned", "int", "nargs", "=", "call_expr_nargs", "(", "call_expr", ")", ";", "args", ".", "reserve", "(", "nargs", ")", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", ...	[ "Expand", "the", "call", "and", "return", "its", "lhs", "." ]	[ "aarch64", "0" ]	aarch64-sve-builtins	expand	aarch64	CPU	GCC	12,691	63	1	[]
[ "<s>", "SDNode", "*", "TOYDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "llvm_unreachable", "(", "\"getGlobalBaseReg not implemented yet!\\n\"", ")", ";", "}", "</s>" ]	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "TOY", "TOY", "\"getGlobalBaseReg not implemented yet!\\n\"" ]	TOYISelDAGToDAG	getGlobalBaseReg	TOY	CPU	LLVM	12,692	14	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "Start", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "MCS51" ]	MCS51AsmParser	getStartLoc	MCS51	MPU	LLVM	12,693	11	1	[]
[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl"...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MBlaze", "MBlaze", "ISD::OutputArg", "16", "MBlaze", "0", "0", "\"Can only return in registers!\"", "1", "MBlazeISD::Ret", "MVT::Other", "MBlaze::R15", "MVT::i32", "MBlazeISD::Ret", "MVT::Other", "MBlaze::R15", "MVT::i32" ]	MBlazeISelLowering1	LowerReturn	MBlaze	MPU	LLVM	12,694	293	1	[]
[ "<s>", "const", "DirectXSubtarget", "*", "DirectXTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "{", "return", "Subtarget", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "DirectX" ]	DirectXTargetMachine	getSubtargetImpl	DirectX	Virtual ISA	LLVM	12,695	21	1	[]
[ "<s>", "bool", "FPGATTIImpl", "::", "isLegalMaskedStore", "(", "Type", "*", "DataType", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "store", "." ]	[ "FPGA", "FPGA" ]	FPGATargetTransformInfo	isLegalMaskedStore	FPGA	CPU	LLVM	12,696	14	1	[]
[ "<s>", "rtx", "msp430_eh_return_stackadj_rtx", "(", "void", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "eh_stack_adjust", ")", "{", "rtx", "sa", ";", "sa", "=", "gen_rtx_REG", "(", "Pmode", ",", "15", ")", ";", "cfun", "->", "machine", "-...	[ "Implements", "EH_RETURN_STACKADJ_RTX", ".", "Saved", "and", "used", "later", "in", "m32c_emit_eh_epilogue", "." ]	[ "msp430", "15" ]	msp430	msp430_eh_return_stackadj_rtx	msp430	MPU	GCC	12,697	45	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_EXPAND_SDMA_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RI5CY", "RISCV" ]	RISCVExpandSDMAInsts	getPassName	RI5CY	CPU	LLVM	12,698	11	1	[]
[ "<s>", "bool", "HexagonExpandCondsets", "::", "split", "(", "MachineInstr", "&", "MI", ",", "std", "::", "set", "<", "Register", ">", "&", "UpdRegs", ")", "{", "if", "(", "TfrLimitActive", ")", "{", "if", "(", "TfrCounter", ">=", "TfrLimit", ")", "return...	[ "Split", "into", "substrings", "around", "the", "occurrences", "of", "a", "separator", "character", "." ]	[ "Hexagon", "Hexagon", "\"\\nsplitting \"", "\": \"", "0", "1", "2", "3", "1", "1" ]	HexagonExpandCondsets20	split	Hexagon	DSP	LLVM	12,699	392	1	[]

[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getARMSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "getARMSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "c...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine25

addPreEmitPass

ARM

CPU

LLVM

12,600

58

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "AArch64Operand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "bool", "isVector", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "auto", "Op", "=", "make_unique", "<", ...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64AsmParser (2)1

CreateReg

AArch64

CPU

LLVM

12,601

71

1

[]

[ "<s>", "bool", "aarch64_emit_approx_div", "(", "rtx", "quo", ",", "rtx", "num", ",", "rtx", "den", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "quo", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "return", "f...

[ "Emit", "the", "instruction", "sequence", "to", "compute", "the", "approximation", "for", "the", "division", "of", "NUM", "by", "DEN", "in", "QUO", "and", "return", "whether", "the", "sequence", "was", "emitted", "or", "not", "." ]

[ "aarch64", "3", "2", "0" ]

aarch644

aarch64_emit_approx_div

aarch64

CPU

GCC

12,602

227

1

[]

[ "<s>", "bool", "PPCFastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "*", "LI", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "LI", "->", "getType", "(", ")", ...

[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]

[ "PowerPC", "PPC", "PPC::RLDICL", "PPC::RLDICL_32_64", "3", "MVT::i8", "56", "MVT::i16", "48", "MVT::i32", "32", "PPC::RLWINM", "PPC::RLWINM8", "3", "MVT::i8", "24", "MVT::i16", "16", "PPC::EXTSB", "PPC::EXTSB8", "PPC::EXTSB8_32_64", "PPC::EXTSH", "PPC::EXTSH8", "PPC::EX...

PPCFastISel46

tryToFoldLoadIntoMI

PowerPC

CPU

LLVM

12,603

366

1

[]

[ "<s>", "VESubtarget", "&", "VESubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "std", "::", "string", "(", "CPU", ")", ";", "if", "(", "CPUName", ".", "em...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "VE", "VE", "VE", "\"ve\"" ]

VESubtarget1

initializeSubtargetDependencies

VE

CPU

LLVM

12,604

51

1

[]

[ "<s>", "void", "M680x0FrameLowering", "::", "BuildCFI", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "const", "MCCFIInstruction", "&", "CFIInst", ")", "const", "{", "MachineFu...

[ "Wraps", "up", "getting", "a", "CFI", "index", "and", "building", "a", "MachineInstr", "for", "it", "." ]

[ "M680x0", "M680x0" ]

M680x0FrameLowering

BuildCFI

M680x0

MPU

LLVM

12,605

71

1

[]

[ "<s>", "void", "ConvergingVLIWScheduler", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "IsTopNode", ")", "{", "Top", ".", "bumpNode", "(", "SU", ")", ";", "SU", "->", "TopReadyCycle", "=", "Top", ".", "Curr...

[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]

[ "Hexagon" ]

HexagonMachineScheduler11

schedNode

Hexagon

DSP

LLVM

12,606

53

1

[]

[ "<s>", "poly_int64", "riscv_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "poly_int64", "src", ",", "dest", ";", "riscv_compute_frame_info", "(", ")", ";", "if", "(", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "dest", "=", "cf...

[ "Implement", "INITIAL_ELIMINATION_OFFSET", ".", "FROM", "is", "either", "the", "frame", "pointer", "or", "argument", "pointer", ".", "TO", "is", "either", "the", "stack", "pointer", "or", "hard", "frame", "pointer", "." ]

[ "riscv", "0" ]

riscv1

riscv_initial_elimination_offset

riscv

CPU

GCC

12,607

95

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "SystemZ", "0", "0" ]

SystemZAsmParser10

addExpr

SystemZ

CPU

LLVM

12,608

78

1

[]

[ "<s>", "bool", "NVPTXDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switc...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "NVPTX", "NVPTX", "0", "MVT::i32" ]

NVPTXISelDAGToDAG15

SelectInlineAsmMemoryOperand

NVPTX

GPU

LLVM

12,609

123

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "\"<register...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "RV16K", "\"<register x\"", "\">\"", "\"'\"", "\"'\"" ]

RV16KAsmParser

print

RV16K

Virtual ISA

LLVM

12,610

61

1

[]

[ "<s>", "int", "aarch64_branch_cost", "(", "bool", "speed_p", ",", "bool", "predictable_p", ")", "{", "const", "struct", "cpu_branch_cost", "*", "branch_costs", "=", "aarch64_tune_params", ".", "branch_costs", ";", "if", "(", "!", "speed_p", "||", "predictable_p", ...

[ "Return", "the", "cost", "of", "a", "branch", ".", "If", "SPEED_P", "is", "true", "then", "the", "compiler", "is", "optimizing", "for", "speed", ".", "If", "PREDICTABLE_P", "is", "true", "then", "the", "branch", "is", "predicted", "to", "be", "taken", "....

[ "aarch64" ]

aarch64

aarch64_branch_cost

aarch64

CPU

GCC

12,611

39

1

[]

[ "<s>", "static", "void", "ix86_pad_returns", "(", "void", ")", "{", "edge", "e", ";", "edge_iterator", "ei", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "EXIT_BLOCK_PTR", "->", "preds", ")", "{", "basic_block", "bb", "=", "e", "->", "src", ";", "rt...

[ "AMD", "Athlon", "works", "faster", "when", "RET", "is", "not", "destination", "of", "conditional", "jump", "or", "directly", "preceded", "by", "other", "jump", "instruction", ".", "We", "avoid", "the", "penalty", "by", "inserting", "NOP", "just", "before", ...

[ "i386", "0" ]

i3863

ix86_pad_returns

i386

CPU

GCC

12,612

247

1

[]

[ "<s>", "Triple", "::", "ObjectFormatType", "getFormat", "(", ")", "const", "override", "{", "return", "Triple", "::", "Hex", ";", "}", "</s>" ]

[ "Return", "the", "DWARF", "format", "of", "this", "table", "." ]

[ "LC2200" ]

LC2200HexObjectWriter

getFormat

LC2200

CPU

LLVM

12,613

15

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsConstReadLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", ")", "const", "{", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "SmallSet", "<", "int64_t", ","...

[ "Same", "but", "using", "const", "index", "set", "instead", "of", "MI", "set", "." ]

[ "AMDGPU", "R600", "4", "R600::ALU_LITERAL_X", "4", "R600::ALU_CONST", "R600::R600_KC0RegClass", "R600::R600_KC1RegClass", "0xff", "2" ]

R600InstrInfo17

fitsConstReadLimitations

AMDGPU

GPU

LLVM

12,614

220

1

[]

[ "<s>", "bool", "SystemZFrameInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64RegClass", "SystemZ::FP64RegClass", "SystemZ::MOV64rm", "SystemZ::MOV64rmm", "SystemZ::R11D", "SystemZ::R15D", "0", "0" ]

SystemZFrameInfo

restoreCalleeSavedRegisters

SystemZ

CPU

LLVM

12,615

366

1

[]

[ "<s>", "const", "char", "*", "nds32_output_16bit_store", "(", "rtx", "*", "operands", ",", "int", "byte", ")", "{", "char", "pattern", "[", "100", "]", ";", "char", "size", ";", "rtx", "code", "=", "XEXP", "(", "operands", "[", "0", "]", ",", "0", ...

[ "Output", "16-bit", "store", "." ]

[ "nds32", "100", "0", "0", "0", "0", "\"swi450\\t%1, [%0]\"", "\"s%ci333\\t%%1, %%0\"", "\"swi333.bi\\t%%1, %%0, 4\"", "\"swi333.bi\\t%%1, %%0\"", "\"swi37\\t%1, %0\"", "0", "1", "\"swi37.sp\\t%1, [ + (%0)]\"", "\"\"" ]

nds32-md-auxiliary

nds32_output_16bit_store

nds32

CPU

GCC

12,616

191

1

[]

[ "<s>", "static", "Scope", "::", "Scope", "getScope", "(", "SyncScope", "::", "ID", "Ord", ")", "{", "switch", "(", "Ord", ")", "{", "case", "SyncScope", "::", "SingleThread", ":", "return", "Scope", "::", "Invocation", ";", "case", "SyncScope", "::", "Sy...

[ "Get", "the", "local", "scope", "for", "this", "variable", "." ]

[ "SPIRV", "\"Unsupported synchronization Scope ID.\"" ]

SPIRVInstructionSelector1

getScope

SPIRV

Virtual ISA

LLVM

12,617

46

1

[]

[ "<s>", "unsigned", "PPCInstrInfo", "::", "lookThruCopyLike", "(", "unsigned", "SrcReg", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "{", "while", "(", "true", ")", "{", "MachineInstr", "*", "MI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ...

[ "Returns", "the", "original", "SrcReg", "unless", "it", "is", "the", "target", "of", "a", "copy-like", "operation", ",", "in", "which", "case", "we", "chain", "backwards", "through", "all", "such", "operations", "to", "the", "ultimate", "source", "register", ...

[ "PowerPC", "PPC", "1", "\"Bad opcode for lookThruCopyLike\"", "2" ]

PPCInstrInfo102

lookThruCopyLike

PowerPC

CPU

LLVM

12,618

112

1

[]

[ "<s>", "unsigned", "BPFMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "BPF", "BPF", "BPF::JAL", "0", "BPF::LD_imm64", "0", "0", "0" ]

BPFMCCodeEmitter (2)1

getMachineOpValue

BPF

Virtual ISA

LLVM

12,619

181

1

[]

[ "<s>", "const", "char", "*", "loongarch_output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ",", "rtx", "reg3", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ",", "tmp", "[", "64", "]", ";", "...

[ "Probe", "a", "range", "of", "stack", "addresses", "from", "REG1", "to", "REG2", "inclusive", ".", "These", "are", "absolute", "addresses", "." ]

[ "loongarch", "0", "32", "64", "3", "\"LPSRL\"", "0", "1", "2", "\"sub.d\\t%0,%0,%2\"", "\"sub.w\\t%0,%0,%2\"", "1", "\"bne\\t%0,%1,\"", "\"st.d\\t$r0,%0,0\"", "\"st.w\\t$r0,%0,0\"", "1", "\"\"" ]

loongarch

loongarch_output_probe_stack_range

loongarch

CPU

GCC

12,620

152

1

[]

[ "<s>", "void", "MipsFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineF...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips::SP_64", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::ZERO_64", "Mips::ZERO", "Mips::DADDu", "Mips::ADDu", "Mips::DADDiu", "Mips::ADDiu", "0", "0", "0", "Mips::ATMACRO" ]

MipsFrameLowering4

emitEpilogue

Mips

CPU

LLVM

12,621

321

1

[]

[ "<s>", "static", "int", "rs6000_debug_address_cost", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "addr_space_t", "as", ",", "bool", "speed", ")", "{", "int", "ret", "=", "TARGET_ADDRESS_COST", "(", "x", ",", "mode", ",", "as", ",", "speed", ")", "...

[ "Debug", "form", "of", "ADDRESS_COST", "that", "is", "selected", "if", "-mdebug=cost", "." ]

[ "rs6000", "\"\\nrs6000_address_cost, return = %d, speed = %s, x:\\n\"", "\"true\"", "\"false\"" ]

rs6000

rs6000_debug_address_cost

rs6000

CPU

GCC

12,622

55

1

[]

[ "<s>", "static", "void", "nvptx_file_end", "(", "void", ")", "{", "hash_table", "<", "tree_hasher", ">", "::", "iterator", "iter", ";", "tree", "decl", ";", "FOR_EACH_HASH_TABLE_ELEMENT", "(", "*", "needed_fndecls_htab", ",", "decl", ",", "tree", ",", "iter", ...

[ "Write", "out", "the", "function", "declarations", "we", "'ve", "collected", "." ]

[ "nvptx" ]

nvptx3

nvptx_file_end

nvptx

GPU

GCC

12,623

80

1

[]

[ "<s>", "static", "const", "char", "*", "output_move_simode_const", "(", "rtx", "*", "operands", ")", "{", "rtx", "dest", ";", "HOST_WIDE_INT", "src", ";", "dest", "=", "operands", "[", "0", "]", ";", "src", "=", "INTVAL", "(", "operands", "[", "1", "]"...

[ "Return", "an", "instruction", "to", "move", "CONST_INT", "OPERANDS", "[", "1", "]", "into", "OPERANDS", "[", "0", "]", ".", "I", "is", "the", "value", "of", "OPERANDS", "[", "1", "]", "." ]

[ "m68k", "0", "1", "0", "\"clr%.l %0\"", "\"mov3q%.l %1,%0\"", "0", "\"sub%.l %0,%0\"", "0x8000", "0x7fff", "\"mov3q%.l %1,%0\"", "\"move%.w %1,%0\"", "0", "0", "0", "0x8000", "0x7fff", "\"mov3q%.l %1,%-\"", "\"pea %a1\"", "\"move%.l %1,%0\"" ]

m68k

output_move_simode_const

m68k

MPU

GCC

12,624

222

1

[]

[ "<s>", "void", "mmix_asm_output_aligned_common", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ",", "int", "size", ",", "int", "align", ")", "{", "fprintf", "(", "stream", ",", "\"\\t.comm\\t\"", ")", ";", "assemble_name", "(", "stream", "...

[ "ASM_OUTPUT_ALIGNED_COMMON", "." ]

[ "mmix", "\"\\t.comm\\t\"", "\",%u,%u ! mmixal-incompatible COMMON\\n\"" ]

mmix

mmix_asm_output_aligned_common

mmix

CPU

GCC

12,625

47

1

[]

[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "ARM", "ARM", "4", "\"Parsed as: \"", "\"\\n\"", "\"Changed to: \"", "\"\\n\"", "\"deprecated instruction in IT block\"", "ARM::ITasm", "ARM", "ARM", "0", "\"invalid instruction\"", "ARM", "0", "\"Implement any new match types added!\"" ]

ARMAsmParser116

MatchAndEmitInstruction

ARM

CPU

LLVM

12,626

373

1

[]

[ "<s>", "void", "R600TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "CommonTTI", ".", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "AMDGPU", "R600" ]

AMDGPUTargetTransformInfo1

getUnrollingPreferences

AMDGPU

GPU

LLVM

12,627

32

1

[]

[ "<s>", "bool", "SIPreEmitPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "AMDGPU::S_CBRANCH_VCCZ", "AMDGPU::S_CBRANCH_VCCNZ", "AMDGPU::S_CBRANCH_EXECZ", "20", "0", "AMDGPU::S_SET_GPR_IDX_ON", "0" ]

SIPreEmitPeephole

runOnMachineFunction

AMDGPU

GPU

LLVM

12,628

261

1

[]

[ "<s>", "enum", "reg_class", "ix86_preferred_reload_class", "(", "rtx", "x", ",", "enum", "reg_class", "class", ")", "{", "if", "(", "class", "==", "NO_REGS", ")", "return", "NO_REGS", ";", "if", "(", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")...

[ "Put", "float", "CONST_DOUBLE", "in", "the", "constant", "pool", "instead", "of", "fp", "regs", ".", "QImode", "must", "go", "into", "class", "Q_REGS", ".", "Narrow", "ALL_REGS", "to", "GENERAL_REGS", ".", "This", "supports", "allowing", "movsf", "and", "mov...

[ "i386" ]

i3863

ix86_preferred_reload_class

i386

CPU

GCC

12,629

236

1

[]

[ "<s>", "MCELFStreamer", "&", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]

[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]

[ "MCS51" ]

MCS51ELFStreamer

getStreamer

MCS51

MPU

LLVM

12,630

17

1

[]

[ "<s>", "static", "reg_class_t", "xtensa_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "CONSTANT_P", "(", "x", ")", "&&", "CONST_DOUBLE_P", "(", "x", ")", ")", "return", "NO_REGS", ";", "if", "(", "rclass", "==...

[ "Worker", "function", "for", "TARGET_PREFERRED_RELOAD_CLASS", "." ]

[ "xtensa" ]

xtensa

xtensa_preferred_reload_class

xtensa

MPU

GCC

12,631

43

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "if", "(", "Fixup", ".", "getKind", "(", ")", ">=", "FirstLit...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "RI5CY", "RISCV", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::fixup_pulpv2_loop_setup", "RISCV::fixup_pulpv2_loop_setupi", "RISCV::FeatureRelax" ]

RISCVAsmBackend

shouldForceRelocation

RI5CY

CPU

LLVM

12,632

119

1

[]

[ "<s>", "bool", "HexagonGenPredicate", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "<...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonGenPredicate3

runOnMachineFunction

Hexagon

DSP

LLVM

12,633

230

1

[]

[ "<s>", "static", "bool", "mips_return_in_memory", "(", "tree", "type", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_OLDABI", ")", "return", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ")", ";", "else", "return", "(", "("...

[ "Implement", "TARGET_RETURN_IN_MEMORY", ".", "Under", "the", "old", "(", "i.e.", ",", "32", "and", "O64", "ABIs", ")", "all", "BLKmode", "objects", "are", "returned", "in", "memory", ".", "Under", "the", "new", "(", "N32", "and", "64-bit", "MIPS", "ABIs", ...

[ "mips", "2", "1" ]

mips3

mips_return_in_memory

mips

CPU

GCC

12,634

54

1

[]

[ "<s>", "bool", "MCS51InstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOp", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unexpected opcode!\"", ")", ";", "case", ...

[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]

[ "MCS51", "MCS51", "\"unexpected opcode!\"", "MCS51::JMPk", "MCS51::CALLk", "MCS51::RCALLk", "MCS51::RJMPk", "13", "MCS51::BRBSsk", "MCS51::BRBCsk", "MCS51::BREQk", "MCS51::BRNEk", "MCS51::BRSHk", "MCS51::BRLOk", "MCS51::BRMIk", "MCS51::BRPLk", "MCS51::BRGEk", "MCS51::BRLTk", "7" ...

MCS51InstrInfo

isBranchOffsetInRange

MCS51

MPU

LLVM

12,635

116

1

[]

[ "<s>", "const", "char", "*", "NVPTXTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "NVPTXISD", "::", "CALL", ":", "return", "\"NVPTXISD::...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "NVPTX", "NVPTX", "0", "NVPTXISD::CALL", "\"NVPTXISD::CALL\"", "NVPTXISD::RET_FLAG", "\"NVPTXISD::RET_FLAG\"", "NVPTXISD::Wrapper", "\"NVPTXISD::Wrapper\"", "NVPTXISD::NVBuiltin", "\"NVPTXISD::NVBuiltin\"", "NVPTXISD::DeclareParam", "\"NVPTXISD::DeclareParam\"", "NVPTXISD::DeclareScalarPar...

NVPTXISelLowering15

getTargetNodeName

NVPTX

GPU

LLVM

12,636

264

1

[]

[ "<s>", "MVT", "getVectorIdxTy", "(", "const", "DataLayout", "&", "DL", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Returns", "the", "type", "to", "be", "used", "for", "the", "index", "operand", "of", ":", "ISD", ":", ":INSERT_VECTOR_ELT", ",", "ISD", ":", ":EXTRACT_VECTOR_ELT", ",", "ISD", ":", ":INSERT_SUBVECTOR", ",", "and", "ISD", ":", ":EXTRACT_SUBVECTOR", "." ]

[ "SystemZ", "MVT::i32" ]

SystemZISelLowering (2)

getVectorIdxTy

SystemZ

CPU

LLVM

12,637

17

1

[]

[ "<s>", "rtx", "arm_gen_load_multiple", "(", "int", "*", "regs", ",", "int", "count", ",", "rtx", "basereg", ",", "int", "write_back", ",", "rtx", "basemem", ",", "HOST_WIDE_INT", "*", "offsetp", ")", "{", "return", "arm_gen_multiple_op", "(", "TRUE", ",", ...

[ "Routines", "for", "use", "in", "generating", "RTL", "." ]

[ "arm" ]

arm

arm_gen_load_multiple

arm

CPU

GCC

12,638

43

1

[]

[ "<s>", "std", "::", "pair", "<", "const", "Value", "*", ",", "unsigned", ">", "NVPTXTargetMachine", "::", "getPredicatedAddrSpace", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", "...

[ "If", "the", "specified", "predicate", "checks", "whether", "a", "generic", "pointer", "falls", "within", "a", "specified", "address", "space", ",", "return", "that", "generic", "pointer", "and", "the", "address", "space", "being", "queried", "." ]

[ "NVPTX", "NVPTX", "Intrinsic::nvvm_isspacep_const", "0", "Intrinsic::nvvm_isspacep_global", "0", "Intrinsic::nvvm_isspacep_local", "0", "Intrinsic::nvvm_isspacep_shared", "0", "1" ]

NVPTXTargetMachine13

getPredicatedAddrSpace

NVPTX

GPU

LLVM

12,639

151

1

[]

[ "<s>", "static", "int", "rs6000_hard_regno_nregs_internal", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "reg_size", ";", "if", "(", "FP_REGNO_P", "(", "regno", ")", ")", "reg_size", "=", "(", "VECTOR_MEM_VSX_P", "(", ...

[ "Return", "number", "of", "consecutive", "hard", "regs", "needed", "starting", "at", "reg", "REGNO", "to", "hold", "something", "of", "mode", "MODE", ".", "This", "is", "ordinarily", "the", "length", "in", "words", "of", "a", "value", "of", "mode", "MODE",...

[ "rs6000", "1" ]

rs60005

rs6000_hard_regno_nregs_internal

rs6000

CPU

GCC

12,640

115

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore register\"", "AMDGPU::IMPLICIT_DEF", "\"Only VGPR spilling expected\"", "AMDGPU::SGPR0_SGPR1_SGPR2_SGPR3", "AMDGPU::SGPR0" ]

SIInstrInfo88

loadRegFromStackSlot

AMDGPU

GPU

LLVM

12,641

306

1

[]

[ "<s>", "bool", "ARM64AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "ARM64", "ARM64" ]

ARM64AsmBackend

mayNeedRelaxation

ARM64

CPU

LLVM

12,642

16

1

[]

[ "<s>", "int", "arm_early_store_addr_dep", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "return", "!", "arm_no_early_store_addr_dep", "(", "producer", ",", "consumer", ")", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "a", "store", ")", "does", "need", "PRODUCER", "'s", "value", "to", "calculate", "the", "address", "." ]

[ "arm" ]

aarch-common

arm_early_store_addr_dep

arm

CPU

GCC

12,643

20

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "ECLair" ]

ECLairAsmParser

getEndLoc

ECLair

MPU

LLVM

12,644

11

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "ARMTargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", ...

[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "ARM", "ARM", "64" ]

ARMISelLowering

shouldExpandAtomicLoadInIR

ARM

CPU

LLVM

12,645

51

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "&", "SIFixVGPRCopiesID", ")", ";", "addPass", "(", "&", "SIOptimizeExecMaskingID", ")", ";", "TargetPassConfig", "::", "addPostRegAlloc", "(", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "AMDGPU", "SI", "SI" ]

AMDGPUTargetMachine102

addPostRegAlloc

AMDGPU

GPU

LLVM

12,646

26

1

[]

[ "<s>", "bool", "X86ATTAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "this", "->", "MF", "=", "&", "MF", ";", "unsigned", "CC", "=", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"\\n\\n\"", "X86", "X86", "X86", "\"\\tnop\\n\"", "\"\\t.size\\t\"", "\", .-\"" ]

X86ATTAsmPrinter2

runOnMachineFunction

X86

CPU

LLVM

12,647

327

1

[]

[ "<s>", "static", "void", "s390_register_info", "(", ")", "{", "int", "i", ";", "char", "clobbered_regs", "[", "32", "]", ";", "gcc_assert", "(", "!", "epilogue_completed", ")", ";", "if", "(", "reload_completed", ")", "s390_regs_ever_clobbered", "(", "clobbere...

[ "Fill", "cfun-", ">", "machine", "with", "info", "about", "register", "usage", "of", "current", "function", ".", "Return", "in", "CLOBBERED_REGS", "which", "GPRs", "are", "currently", "considered", "set", "." ]

[ "s390", "32", "0", "32", "0", "32", "0", "0", "12", "0", "0", "16", "0", "16" ]

s3901

s390_register_info

s390

MPU

GCC

12,648

330

1

[]

[ "<s>", "static", "int", "ix86_i387_mode_needed", "(", "int", "entity", ",", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_i387_cw", "mode", ";", "if", "(", "CALL_P", "(", "insn", ")", "||", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "(", "asm_nope...

[ "Return", "mode", "that", "i387", "must", "be", "switched", "into", "prior", "to", "the", "execution", "of", "insn", "." ]

[ "i386", "0", "0" ]

i386

ix86_i387_mode_needed

i386

CPU

GCC

12,649

146

1

[]

[ "<s>", "bool", "RISCVAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVAsmPrinter (2)

runOnMachineFunction

RISCV

CPU

LLVM

12,650

31

1

[]

[ "<s>", "void", "gen_ashift", "(", "int", "type", ",", "int", "n", ",", "rtx", "reg", ")", "{", "if", "(", "n", "<", "0", ")", "{", "if", "(", "type", "==", "ASHIFT", ")", "type", "=", "LSHIFTRT", ";", "else", "type", "=", "ASHIFT", ";", "n", ...

[ "Code", "to", "expand", "a", "shift", "." ]

[ "sh", "0", "1" ]

sh3

gen_ashift

sh

CPU

GCC

12,651

130

1

[]

[ "<s>", "const", "MCSection", "*", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "return", "MergeableConst4Sec...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "XCore", "XCore", "\"Unknown section kind\"" ]

XCoreTargetObjectFile1

getSectionForConstant

XCore

MPU

LLVM

12,652

73

1

[]

[ "<s>", "static", "bool", "mips16_stub_function_p", "(", "const_rtx", "x", ")", "{", "return", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "startswith", "(", "XSTR", "(", "x", ",", "0", ")", ",", "\"__mips16_\"", ")", ")", ";", "}", "</s>"...

[ "Return", "true", "if", "function", "X", "is", "a", "libgcc", "MIPS16", "stub", "function", "." ]

[ "mips", "0", "\"__mips16_\"" ]

mips

mips16_stub_function_p

mips

CPU

GCC

12,653

31

1

[]

[ "<s>", "void", "LanaiInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "Lanai", "Lanai" ]

LanaiInstPrinter

printRegName

Lanai

CPU

LLVM

12,654

29

1

[]

[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "override", "{", "return", "MVT", "::", "i257", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "TVM", "MVT::i257" ]

TVMISelLowering

getScalarShiftAmountTy

TVM

Virtual ISA

LLVM

12,655

18

1

[]

[ "<s>", "bool", "vax_acceptable_pic_operand_p", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "bool", "local_p", "ATTRIBUTE_UNUSED", ",", "bool", "symbol_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "...

[ "With", "ELF", "we", "do", "not", "support", "GOT", "entries", "for", "external", "`", "symbol+offset", "'", "references", ",", "so", "do", "not", "accept", "external", "symbol", "references", "if", "an", "offset", "is", "to", "be", "added", ".", "Do", "...

[ "vax", "0", "0", "0" ]

vax

vax_acceptable_pic_operand_p

vax

CPU

GCC

12,656

107

1

[]

[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "uint8_t", ">", "X86TargetLowering", "::", "findRepresentativeClass", "(", "EVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "*", "RRC", "=", "0", ";", "uint8_t", "Cost", ...

[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]

[ "X86", "X86", "0", "1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "X86::GR64RegClass", "X86::GR32RegClass", "MVT::x86mmx", "X86::VR64RegClass", "MVT::f32", "MVT::f64", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "MVT::v32i8", "MV...

X86ISelLowering117

findRepresentativeClass

X86

CPU

LLVM

12,657

202

1

[]

[ "<s>", "HOST_WIDE_INT", "compute_frame_size", "(", "HOST_WIDE_INT", "size", ")", "{", "int", "regno", ";", "HOST_WIDE_INT", "total_size", ";", "HOST_WIDE_INT", "var_size", ";", "HOST_WIDE_INT", "args_size", ";", "HOST_WIDE_INT", "extra_size", ";", "HOST_WIDE_INT", "gp...

[ "Typical", "stack", "layout", "should", "looks", "like", "this", "after", "the", "function", "'s", "prologue", ":", "|", "|", "--", "^", "|", "|", "\\", "|", "|", "|", "arguments", "saved", "|", "Increasing", "|", "|", "on", "the", "stack", "|", "add...

[ "iq2000", "0", "0", "0", "0", "0", "4", "1L", "0", "1L", "2", "3", "0", "0", "0", "0", "0" ]

iq20002

compute_frame_size

iq2000

CPU

GCC

12,658

399

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "M", ".", "empty", "(", ")", ")", "return", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTOCBaseSection", ...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCAsmPrinter10

emitEndOfAsmFile

PowerPC

CPU

LLVM

12,659

116

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", "."...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "\"getBranchTargetOpValue expects only expressions or immediates\"", "0", "Mips::fixup_Mips_PC16", "0" ]

MipsMCCodeEmitter13

getBranchTargetOpValue

Mips

CPU

LLVM

12,660

96

1

[]

[ "<s>", "static", "void", "predict_jump", "(", "int", "prob", ")", "{", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";", "gcc_assert", "(", "JUMP_P", "(", "insn", ")", ")", ";", "add_int_reg_note", "(", "insn", ",", "REG_BR_PROB", ",", "prob"...

[ "Predict", "just", "emitted", "jump", "instruction", "to", "be", "taken", "with", "probability", "PROB", "." ]

[ "i386" ]

i3866

predict_jump

i386

CPU

GCC

12,661

34

1

[]

[ "<s>", "static", "void", "ia64_asm_unwind_emit", "(", "FILE", "*", "out_file", ",", "rtx_insn", "*", "insn", ")", "{", "bool", "unwind", "=", "ia64_except_unwind_info", "(", "&", "global_options", ")", "==", "UI_TARGET", ";", "bool", "frame", "=", "dwarf2out_d...

[ "This", "function", "looks", "at", "a", "single", "insn", "and", "emits", "any", "directives", "required", "to", "unwind", "this", "insn", "." ]

[ "ia64", "\"\\t.body\\n\"", "\"\\t.copy_state %d\\n\"", "0", "0", "\"\\t.save ar.pfs, r%d\\n\"", "0", "\"\\t.prologue\\n\"", "1", "0", "0", "0" ]

ia64

ia64_asm_unwind_emit

ia64

CPU

GCC

12,662

413

1

[]

[ "<s>", "bool", "MipsSEFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "isInt", "<", "16", ">", "(",...

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "Mips", "Mips", "16" ]

MipsSEFrameLowering14

hasReservedCallFrame

Mips

CPU

LLVM

12,663

44

1

[]

[ "<s>", "DecodeStatus", "AArch64Disassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "AArch64", "AArch64", "0", "4", "4", "3", "24", "2", "16", "1", "8", "0", "0" ]

AArch64Disassembler (2)2

getInstruction

AArch64

CPU

LLVM

12,664

114

1

[]

[ "<s>", "bool", "RV16KFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "Machi...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "RV16K", "RV16K" ]

RV16KFrameLowering

hasFP

RV16K

Virtual ISA

LLVM

12,665

72

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine (2)

addIRPasses

WebAssembly

Virtual ISA

LLVM

12,666

49

1

[]

[ "<s>", "static", "rtx", "rs6000_legitimize_tls_address_aix", "(", "rtx", "addr", ",", "enum", "tls_model", "model", ")", "{", "rtx", "sym", ",", "mem", ",", "tocref", ",", "tlsreg", ",", "tmpreg", ",", "dest", ",", "tlsaddr", ";", "const", "char", "*", "...

[ "AIX", "Thread-Local", "Address", "support", "." ]

[ "rs6000", "0", "1", "4", "\"[UL]\"", "\"[TL]\"", "0", "0", "0", "0", "0", "0", "0", "0", "1", "\"*LCM\"", "3", "13" ]

rs60004

rs6000_legitimize_tls_address_aix

rs6000

CPU

GCC

12,667

496

1

[]

[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "EVT", "ExtT", "=", "ExtVal", ".", "getValueType", "(", ")", ";", "EVT", "MemT", "=", "cast", "<", "LoadSDNode", ">", "(", "ExtVal", "-...

[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]

[ "WebAssembly", "WebAssembly", "0", "0", "MVT::v8i16", "MVT::v8i8", "MVT::v4i32", "MVT::v4i16", "MVT::v2i64", "MVT::v2i32" ]

WebAssemblyISelLowering15

isVectorLoadExtDesirable

WebAssembly

Virtual ISA

LLVM

12,668

84

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "DLXTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "DLX", "DLX" ]

DLXISelLowering

getRegForInlineAsmConstraint

DLX

CPU

LLVM

12,669

40

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getUnits", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "InstrItineraryData", "&", "II", "=", "*", "Subtarget", ".", "getInstrItineraryData", "(", ")", ";", "const", "InstrStage", "&", "IS",...

[ "Returns", "the", "choice", "of", "FUs", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo (2)2

getUnits

Hexagon

DSP

LLVM

12,670

53

1

[]

[ "<s>", "static", "void", "emit_pop_byte", "(", "unsigned", "regno", ")", "{", "rtx", "mem", ",", "reg", ";", "mem", "=", "gen_rtx_PRE_INC", "(", "HImode", ",", "stack_pointer_rtx", ")", ";", "mem", "=", "gen_frame_mem", "(", "QImode", ",", "mem", ")", ";...

[ "Helper", "for", "avr_expand_epilogue", ".", "Emit", "a", "pop", "of", "a", "byte", "register", "." ]

[ "avr" ]

avr

emit_pop_byte

avr

MPU

GCC

12,671

51

1

[]

[ "<s>", "static", "void", "ix86_simd_clone_adjust", "(", "struct", "cgraph_node", "*", "node", ")", "{", "const", "char", "*", "str", "=", "NULL", ";", "if", "(", "!", "node", "->", "definition", ")", "return", ";", "gcc_assert", "(", "node", "->", "decl"...

[ "Add", "target", "attribute", "to", "SIMD", "clone", "NODE", "if", "needed", "." ]

[ "i386", "\"sse2\"", "\"avx\"", "\"avx2\"", "\"avx512f\"", "0" ]

i3868

ix86_simd_clone_adjust

i386

CPU

GCC

12,672

177

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "ADDriOpc", "=", "Subtarget", ".", "isPPC64",...

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::ADDI8", "PPC::ADDI", "0" ]

PPCRegisterInfo22

materializeFrameBaseRegister

PowerPC

CPU

LLVM

12,673

164

1

[]

[ "<s>", "unsigned", "X86TTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Ty", ")", "...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "X86", "X86", "\"Invalid opcode\"", "ISD::MUL", "MVT::v8i32", "4", "ISD::SUB", "MVT::v8i32", "4", "ISD::ADD", "MVT::v8i32", "4", "ISD::SUB", "MVT::v4i64", "4", "ISD::ADD", "MVT::v4i64", "4", "ISD::MUL", "MVT::v4i64", "18", "1", "ISD::MUL", "MVT::v2i64", "9", "ISD::M...

X86TargetTransformInfo113

getArithmeticInstrCost

X86

CPU

LLVM

12,674

312

1

[]

[ "<s>", "PreservedAnalyses", "HexagonLoopIdiomRecognitionPass", "::", "run", "(", "Loop", "&", "L", ",", "LoopAnalysisManager", "&", "AM", ",", "LoopStandardAnalysisResults", "&", "AR", ",", "LPMUpdater", "&", "U", ")", "{", "return", "HexagonLoopIdiomRecognize", "("...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonLoopIdiomRecognition1

run

Hexagon

DSP

LLVM

12,675

68

1

[]

[ "<s>", "void", "PPCDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "return", ";", "PeepholePPC64", "(", ")", ";", "PeepholeCROps", "(", ")", ";", "}", "</s>" ...

[ "PostprocessISelDAG", "(", ")", "-", "This", "hook", "allows", "the", "target", "to", "hack", "on", "the", "graph", "right", "after", "selection", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCISelDAGToDAG102

PostprocessISelDAG

PowerPC

CPU

LLVM

12,676

30

1

[]

[ "<s>", "DEBUG_FUNCTION", "void", "debug_dispatch_window", "(", "int", "window_num", ")", "{", "debug_dispatch_window_file", "(", "stdout", ",", "window_num", ")", ";", "}", "</s>" ]

[ "Print", "to", "stdout", "a", "dispatch", "window", "." ]

[ "i386" ]

i3864

debug_dispatch_window

i386

CPU

GCC

12,677

16

1

[]

[ "<s>", "static", "tree", "arm_stack_protect_guard", "(", "void", ")", "{", "if", "(", "arm_stack_protector_guard", "==", "SSP_GLOBAL", ")", "return", "default_stack_protect_guard", "(", ")", ";", "return", "NULL_TREE", ";", "}", "</s>" ]

[ "Implement", "TARGET_STACK_PROTECT_GUARD", ".", "In", "case", "of", "a", "global", "variable", "based", "guard", "use", "the", "default", "else", "return", "a", "null", "tree", "." ]

[ "arm" ]

arm

arm_stack_protect_guard

arm

CPU

GCC

12,678

22

1

[]

[ "<s>", "bool", "isBlockAddress", "(", ")", "{", "return", "Kind", "==", "ARMCP", "::", "CPBlockAddress", ";", "}", "</s>" ]

[ "isBlockAddress", "-", "Tests", "if", "this", "is", "a", "MO_BlockAddress", "operand", "." ]

[ "ARM", "ARMCP::CPBlockAddress" ]

ARMConstantPoolValue10

isBlockAddress

ARM

CPU

LLVM

12,679

13

1

[]

[ "<s>", "int", "avr_simplify_comparison_p", "(", "machine_mode", "mode", ",", "RTX_CODE", "op", ",", "rtx", "x", ")", "{", "unsigned", "int", "max", "=", "(", "mode", "==", "QImode", "?", "0xff", ":", "mode", "==", "HImode", "?", "0xffff", ":", "mode", ...

[ "Return", "0", "if", "undefined", ",", "1", "if", "always", "true", "or", "always", "false", "." ]

[ "avr", "0xff", "0xffff", "0xffffff", "0xffffffff", "0", "1", "0xff", "1", "0" ]

avr

avr_simplify_comparison_p

avr

MPU

GCC

12,680

98

1

[]

[ "<s>", "bool", "reg_unused_after", "(", "rtx", "reg", ",", "rtx_insn", "*", "insn", ")", "{", "enum", "rtx_code", "code", ";", "rtx", "set", ";", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "&&", "!", "MEM_P", "(", "SET_DEST", ...

[ "Return", "nonzero", "if", "REG", "is", "not", "used", "after", "INSN", ".", "We", "assume", "REG", "is", "a", "reload", "reg", ",", "and", "therefore", "does", "not", "live", "past", "labels", "or", "calls", "or", "jumps", "." ]

[ "sh", "1", "0", "0", "1", "0" ]

sh4

reg_unused_after

sh

CPU

GCC

12,681

396

1

[]

[ "<s>", "static", "void", "build_one", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ",", "mode_suffix_index", "mode_suffix_id", ",", "unsigned", "int", "ti", ",", "unsigned", "int", ...

[ "Add", "one", "function", "instance", "for", "GROUP", ",", "using", "operand", "suffix", "at", "index", "OI", ",", "mode", "suffix", "at", "index", "PAIR", "&", "&", "bi", "and", "predication", "suffix", "at", "index", "pred_idx", "." ]

[ "aarch64", "16" ]

aarch64-sve-builtins-shapes

build_one

aarch64

CPU

GCC

12,682

114

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateReg", "(", "unsigned", "Index", ",", "StringRef", "Str", ",", "RegKind", "RegKind", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "Mips...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsAsmParser37

CreateReg

Mips

CPU

LLVM

12,683

115

1

[]

[ "<s>", "void", "bpf_expand_epilogue", "(", "void", ")", "{", "if", "(", "TARGET_XBPF", ")", "{", "int", "regno", ";", "int", "fp_offset", "=", "-", "cfun", "->", "machine", "->", "local_vars_size", ";", "for", "(", "regno", "=", "0", ";", "regno", "<",...

[ "Expand", "to", "the", "instructions", "in", "a", "function", "epilogue", ".", "This", "function", "is", "called", "when", "expanding", "the", "'epilogue", "'", "pattern", "in", "bpf.md", "." ]

[ "bpf", "0", "1", "0x7fff", "0x7fff", "8", "8" ]

bpf1

bpf_expand_epilogue

bpf

Virtual ISA

GCC

12,684

132

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine (2)1

ARMBaseTargetMachine

ARM

CPU

LLVM

12,685

195

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "sparc_asan_shadow_offset", "(", "void", ")", "{", "return", "TARGET_ARCH64", "?", "(", "HOST_WIDE_INT_1", "<<", "43", ")", ":", "(", "HOST_WIDE_INT_1", "<<", "29", ")", ";", "}", "</s>" ]

[ "Implement", "the", "TARGET_ASAN_SHADOW_OFFSET", "hook", "." ]

[ "sparc", "43", "29" ]

sparc

sparc_asan_shadow_offset

sparc

CPU

GCC

12,686

24

1

[]

[ "<s>", "void", "ARMConstantIslands", "::", "verify", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "BBOffsets", ".", "size", "(", ")", "==", "BBSizes", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "1", ",", "e", ...

[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]

[ "ARM", "ARM", "1", "1", "1", "ARM::CONSTPOOL_ENTRY", "4", "0", "4", "0", "4", "0", "4", "0", "0", "4", "8", "\"Constant pool entry out of range!\"" ]

ARMConstantIslandPass14

verify

ARM

CPU

LLVM

12,687

279

1

[]

[ "<s>", "unsigned", "MSP430AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "MSP430Operand", "&", "Op", "=", "static_cast", "<", "MSP430Operand", "&", ">", "(", "AsmOp", ")", ";", "if", ...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430::GR16RegClassID" ]

MSP430AsmParser

validateTargetOperandClass

MSP430

MPU

LLVM

12,688

91

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "(", "GA", "->", "getAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "GLOBAL_ADDRESS", "||", "GA", "->", "getAddressSpa...

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "AMDGPU" ]

SIISelLowering (2)3

isOffsetFoldingLegal

AMDGPU

GPU

LLVM

12,689

56

1

[]

[ "<s>", "const", "char", "*", "emit_fusion_p9_store", "(", "rtx", "mem", ",", "rtx", "reg", ",", "rtx", "tmp_reg", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "rtx", "hi", ";", "rtx", "lo", ";", "rtx", "addr", ";",...

[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "store", "using", "extended", "fusion", ".", "The", "address", "that", "is", "used", "is", "the", "logical", "address", "that", "was", "formed", "during", "peephole2", ":", "...

[ "rs6000", "0", "\"emit_fusion_p9_store, bad reg #1\"", "\"stfs\"", "\"stfd\"", "\"stb\"", "\"sth\"", "\"stw\"", "\"std\"", "\"emit_fusion_p9_store, bad reg #2\"", "\"emit_fusion_p9_store not MEM\"", "0", "\"power9 store fusion\"", "\"\"" ]

rs60005

emit_fusion_p9_store

rs6000

CPU

GCC

12,690

271

1

[]

[ "<s>", "rtx", "function_expander", "::", "expand", "(", ")", "{", "unsigned", "int", "nargs", "=", "call_expr_nargs", "(", "call_expr", ")", ";", "args", ".", "reserve", "(", "nargs", ")", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", ...

[ "Expand", "the", "call", "and", "return", "its", "lhs", "." ]

[ "aarch64", "0" ]

aarch64-sve-builtins

expand

aarch64

CPU

GCC

12,691

63

1

[]

[ "<s>", "SDNode", "*", "TOYDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "llvm_unreachable", "(", "\"getGlobalBaseReg not implemented yet!\\n\"", ")", ";", "}", "</s>" ]

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "TOY", "TOY", "\"getGlobalBaseReg not implemented yet!\\n\"" ]

TOYISelDAGToDAG

getGlobalBaseReg

TOY

CPU

LLVM

12,692

14

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "Start", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "MCS51" ]

MCS51AsmParser

getStartLoc

MCS51

MPU

LLVM

12,693

11

1

[]

[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl"...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MBlaze", "MBlaze", "ISD::OutputArg", "16", "MBlaze", "0", "0", "\"Can only return in registers!\"", "1", "MBlazeISD::Ret", "MVT::Other", "MBlaze::R15", "MVT::i32", "MBlazeISD::Ret", "MVT::Other", "MBlaze::R15", "MVT::i32" ]

MBlazeISelLowering1

LowerReturn

MBlaze

MPU

LLVM

12,694

293

1

[]

[ "<s>", "const", "DirectXSubtarget", "*", "DirectXTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "{", "return", "Subtarget", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "DirectX" ]

DirectXTargetMachine

getSubtargetImpl

DirectX

Virtual ISA

LLVM

12,695

21

1

[]

[ "<s>", "bool", "FPGATTIImpl", "::", "isLegalMaskedStore", "(", "Type", "*", "DataType", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "store", "." ]

[ "FPGA", "FPGA" ]

FPGATargetTransformInfo

isLegalMaskedStore

FPGA

CPU

LLVM

12,696

14

1

[]

[ "<s>", "rtx", "msp430_eh_return_stackadj_rtx", "(", "void", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "eh_stack_adjust", ")", "{", "rtx", "sa", ";", "sa", "=", "gen_rtx_REG", "(", "Pmode", ",", "15", ")", ";", "cfun", "->", "machine", "-...

[ "Implements", "EH_RETURN_STACKADJ_RTX", ".", "Saved", "and", "used", "later", "in", "m32c_emit_eh_epilogue", "." ]

[ "msp430", "15" ]

msp430

msp430_eh_return_stackadj_rtx

msp430

MPU

GCC

12,697

45

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_EXPAND_SDMA_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RI5CY", "RISCV" ]

RISCVExpandSDMAInsts

getPassName

RI5CY

CPU

LLVM

12,698

11

1

[]

[ "<s>", "bool", "HexagonExpandCondsets", "::", "split", "(", "MachineInstr", "&", "MI", ",", "std", "::", "set", "<", "Register", ">", "&", "UpdRegs", ")", "{", "if", "(", "TfrLimitActive", ")", "{", "if", "(", "TfrCounter", ">=", "TfrLimit", ")", "return...

[ "Split", "into", "substrings", "around", "the", "occurrences", "of", "a", "separator", "character", "." ]

[ "Hexagon", "Hexagon", "\"\\nsplitting \"", "\": \"", "0", "1", "2", "3", "1", "1" ]

HexagonExpandCondsets20

split

Hexagon

DSP

LLVM

12,699

392

1

[]