docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "P2Subtarget", "*", "P2TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "{", "return", "&", "subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "P2", "P2", "P2" ]	P2TargetMachine	getSubtargetImpl	P2	MPU	LLVM	12,700	18	1	[]
[ "<s>", "static", "tree", "ix86_vector_shift_count", "(", "tree", "arg1", ")", "{", "if", "(", "tree_fits_uhwi_p", "(", "arg1", ")", ")", "return", "arg1", ";", "else", "if", "(", "TREE_CODE", "(", "arg1", ")", "==", "VECTOR_CST", "&&", "CHAR_BIT", "==", ...	[ "Return", "the", "shift", "count", "of", "a", "vector", "by", "scalar", "shift", "builtin", "second", "argument", "ARG1", "." ]	[ "i386", "8", "16", "16", "0" ]	i386	ix86_vector_shift_count	i386	CPU	GCC	12,701	90	1	[]
[ "<s>", "void", "AMDGPUTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "R600", "0", "ISD::INTRINSIC_WO_CHAIN", "0", "AMDGPUIntrinsic::AMDGPU_imax", "AMDGPUIntrinsic::AMDGPU_umax", "AMDGPUIntrinsic::AMDGPU_imin", "AMDGPUIntrinsic::AMDGPU_umin", "1", "2", "AMDGPUISD::SMAX", "AMDGPUISD::UMAX", "AMDGPUISD::SMIN", "AMDGPUISD::UMIN", "0", "1", "AMDGPUISD::CAR...	AMDGPUISelLowering98	computeKnownBitsForTargetNode	R600	GPU	LLVM	12,702	296	1	[]
[ "<s>", "void", "arm_d_target_versions", "(", "void", ")", "{", "d_add_builtin_version", "(", "\"ARM\"", ")", ";", "if", "(", "TARGET_THUMB", "\|\|", "TARGET_THUMB2", ")", "{", "d_add_builtin_version", "(", "\"Thumb\"", ")", ";", "d_add_builtin_version", "(", "\"ARM_...	[ "Implement", "TARGET_D_CPU_VERSIONS", "for", "ARM", "targets", "." ]	[ "arm", "\"ARM\"", "\"Thumb\"", "\"ARM_Thumb\"", "\"ARM_HardFloat\"", "\"ARM_SoftFloat\"", "\"ARM_SoftFP\"", "\"D_SoftFloat\"", "\"D_HardFloat\"" ]	arm-d	arm_d_target_versions	arm	CPU	GCC	12,703	80	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "getIncrementValue", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "Value", ")", "const", "{", "if", "(", "isPostIncrement", "(", "MI", ")", ")", "{", "unsigned", "BasePos", "=", "0", ",", "OffsetPos", ...	[ "If", "the", "instruction", "is", "an", "increment", "of", "a", "constant", "value", ",", "return", "the", "amount", "." ]	[ "Hexagon", "Hexagon", "0", "0", "Hexagon::A2_addi", "2" ]	HexagonInstrInfo (2)2	getIncrementValue	Hexagon	DSP	LLVM	12,704	134	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "(", "NoFramePointerElim", "&&", "MFI",...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "ARM", "ARM" ]	ARMBaseRegisterInfo12	hasFP	ARM	CPU	LLVM	12,705	54	1	[]
[ "<s>", "static", "rtx", "mips_frame_set", "(", "rtx", "mem", ",", "rtx", "reg", ")", "{", "rtx", "set", ";", "set", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "set", ")", "=", "1", ";", "return", "set", ";", "...	[ "Return", "a", "frame-related", "rtx", "that", "stores", "register", "REGNO", "at", "(", "SP", "+", "OFFSET", ")", ".", "The", "expression", "should", "only", "be", "used", "to", "store", "single", "registers", "." ]	[ "mips", "1" ]	mips	mips_frame_set	mips	CPU	GCC	12,706	34	1	[]
[ "<s>", "static", "void", "arm_option_save", "(", "struct", "cl_target_option", "", "ptr", ",", "struct", "gcc_options", "", "opts", ")", "{", "ptr", "->", "x_arm_arch_string", "=", "opts", "->", "x_arm_arch_string", ";", "ptr", "->", "x_arm_cpu_string", "=", ...	[ "Implement", "TARGET_OPTION_SAVE", "." ]	[ "arm" ]	arm	arm_option_save	arm	CPU	GCC	12,707	40	1	[]
[ "<s>", "static", "unsigned", "int", "insn_is_load_p", "(", "rtx", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", "{", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "b...	[ "Return", "1", "iff", "INSN", "is", "a", "load", "insn", ",", "including", "permuting", "loads", "that", "represent", "an", "lvxd2x", "instruction", ";", "else", "return", "0", "." ]	[ "rs6000", "1", "0", "1", "0", "0", "0", "0", "1", "0" ]	rs6000-p8swap2	insn_is_load_p	rs6000	CPU	GCC	12,708	126	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "AAP" ]	AAPAsmParser	isImm	AAP	MPU	LLVM	12,709	12	1	[]
[ "<s>", "static", "bool", "spu_truly_noop_truncation", "(", "poly_uint64", "outprec", ",", "poly_uint64", "inprec", ")", "{", "return", "inprec", "<=", "32", "&&", "outprec", "<=", "inprec", ";", "}", "</s>" ]	[ "Implement", "TARGET_TRULY_NOOP_TRUNCATION", "." ]	[ "spu", "32" ]	spu3	spu_truly_noop_truncation	spu	MPU	GCC	12,710	21	1	[]
[ "<s>", "static", "bool", "aarch64_multiply_add_p", "(", "vec_info", "", "vinfo", ",", "stmt_vec_info", "stmt_info", ")", "{", "gassign", "", "assign", "=", "dyn_cast", "<", "gassign", "*", ">", "(", "stmt_info", "->", "stmt", ")", ";", "if", "(", "!", ...	[ "Return", "true", "if", "STMT_INFO", "is", "the", "second", "part", "of", "a", "two-statement", "multiply-add", "or", "multiply-subtract", "sequence", "that", "might", "be", "suitable", "for", "fusing", "into", "a", "single", "instruction", "." ]	[ "aarch64", "1", "3" ]	aarch641	aarch64_multiply_add_p	aarch64	CPU	GCC	12,711	174	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "GBZ80FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "GBZ80Subt...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "GBZ80", "GB", "GB", "GB", "GB", "0", "\"call frame with stack not yet implemented!\"", "0", "1", "\"Unsupported stack alignment\"", "6", "GB::ADIWRdK", "GB::SUBIWRdK", "GB::SPREAD", "GB::R31R30", "GB::SP", "GB::R31R30", "GB::R31R30", "3", "GB::SPWRITE", "GB::SP", "GB::R31R...	GBZ80FrameLowering	eliminateCallFramePseudoInstr	GBZ80	MPU	LLVM	12,712	314	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DataLayoutPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "(", "\"stack-protector\"", ")", ";", "AU", ".", "addPreserved"...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "NVPTX", "\"stack-protector\"" ]	NVPTXAllocaHoisting	getAnalysisUsage	NVPTX	GPU	LLVM	12,713	36	1	[]
[ "<s>", "static", "void", "aarch64_emit_store_exclusive", "(", "machine_mode", "mode", ",", "rtx", "bval", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", ...	[ "Emit", "store", "exclusive", "." ]	[ "aarch64" ]	aarch645	aarch64_emit_store_exclusive	aarch64	CPU	GCC	12,714	98	1	[]
[ "<s>", "void", "TPCPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createTPCSetSpillBase", "(", ")", ",", "false", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "TPC", "TPC", "TPC" ]	TPCTargetMachine	addPreSched2	TPC	Virtual ISA	LLVM	12,715	17	1	[]
[ "<s>", "void", "M68kAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "}", "</s>" ]	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "M68k", "M68k" ]	M68kAsmPrinter	emitEndOfAsmFile	M68k	MPU	LLVM	12,716	11	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "const", "MCInstrInfo", "*", "MCII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "MCInstrDesc", "con...	[ "Perform", "target-specific", "instruction", "verification", "." ]	[ "RI5CY", "RISCV", "RISCVOp::OPERAND_FIRST_RISCV_IMM", "RISCVOp::OPERAND_LAST_RISCV_IMM", "\"Unexpected operand type\"", "RISCVOp::OPERAND_UIMM4", "4", "RISCVOp::OPERAND_UIMM5", "5", "RISCVOp::OPERAND_UIMM12", "12", "RISCVOp::OPERAND_UIMM12M1", "12", "0", "RISCVOp::OPERAND_UIMM3", "3", ...	RISCVInstrInfo	verifyInstruction	RI5CY	CPU	LLVM	12,717	321	1	[]
[ "<s>", "static", "bool", "isNodeHidden", "(", "const", "T", ",", "const", "agraph", "&", "G", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Do", "not", "print", "nodes", "that", "are", "part", "of", "a", "pi-block", "separately", "." ]	[ "Patmos" ]	PatmosFunctionSplitter	isNodeHidden	Patmos	VLIW	LLVM	12,718	17	1	[]
[ "<s>", "bool", "SHUXIInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid Xbranch condition!\"", ")", ";", "SHU...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "SHUXI", "SHUXI", "1", "\"Invalid Xbranch condition!\"", "SHUXICC::CondCodes", "SHUXICC::CondCodes", "0", "\"Invalid branch condition!\"", "SHUXICC::COND_C", "SHUXICC::COND_NC", "SHUXICC::COND_N", "SHUXICC::COND_NN", "SHUXICC::COND_V", "SHUXICC::COND_NV", "SHUXICC::COND_Z", "SHUXICC::C...	SHUXIInstrInfo	reverseBranchCondition	SHUXI	CPU	LLVM	12,719	206	1	[]
[ "<s>", "bool", "check", "(", "function_checker", "&", "c", ")", "const", "override", "{", "return", "c", ".", "require_immediate_range", "(", "2", ",", "0", ",", "7", ")", ";", "}", "</s>" ]	[ "Perform", "semantic", "checks", "on", "the", "call", ".", "Return", "true", "if", "the", "call", "is", "valid", ",", "otherwise", "report", "a", "suitable", "error", "." ]	[ "aarch64", "2", "0", "7" ]	aarch64-sve-builtins-shapes3	check	aarch64	CPU	GCC	12,720	23	1	[]
[ "<s>", "static", "bool", "riscv_memmodel_needs_release_fence", "(", "enum", "memmodel", "model", ")", "{", "switch", "(", "model", ")", "{", "case", "MEMMODEL_ACQ_REL", ":", "case", "MEMMODEL_SEQ_CST", ":", "case", "MEMMODEL_SYNC_SEQ_CST", ":", "case", "MEMMODEL_REL...	[ "Return", "true", "if", "a", "FENCE", "should", "be", "emitted", "to", "before", "a", "memory", "access", "to", "implement", "the", "release", "portion", "of", "memory", "model", "MODEL", "." ]	[ "riscv" ]	riscv	riscv_memmodel_needs_release_fence	riscv	CPU	GCC	12,721	55	1	[]
[ "<s>", "bool", "LanaiAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IdLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "Lanai", "Lanai", "\"Instruction use requires option to be enabled\"", "\"Unrecognized instruction mnemonic\"", "0U", "\"Too few operands for instruction\"", "Lanai", "\"Invalid operand for instruction\"", "\"Unknown match type detected!\"" ]	LanaiAsmParser1	MatchAndEmitInstruction	Lanai	CPU	LLVM	12,722	170	1	[]
[ "<s>", "static", "void", "s390_dump_pool", "(", "struct", "constant_pool", "", "pool", ",", "bool", "remote_label", ")", "{", "struct", "constant", "", "c", ";", "rtx_insn", "*", "insn", "=", "pool", "->", "pool_insn", ";", "size_t", "i", ";", "insn", ...	[ "Dump", "out", "the", "constants", "in", "POOL", ".", "If", "REMOTE_LABEL", "is", "true", ",", "do", "not", "emit", "the", "pool", "base", "label", "." ]	[ "s390", "1", "8", "1", "1", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "1", "1", "1", "2", "1", "1", "1", "1", "1" ]	s390	s390_dump_pool	s390	MPU	GCC	12,723	390	1	[]
[ "<s>", "void", "Thumb1RegisterInfo", "::", "resolveFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "const", "ARMBaseInstrInfo", ...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "ARM", "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"Unable to resolve frame index!\"" ]	Thumb1RegisterInfo23	resolveFrameIndex	ARM	CPU	LLVM	12,724	128	1	[]
[ "<s>", "static", "void", "ix86_adjust_counter", "(", "rtx", "countreg", ",", "HOST_WIDE_INT", "value", ")", "{", "if", "(", "GET_MODE", "(", "countreg", ")", "==", "DImode", ")", "emit_insn", "(", "gen_adddi3", "(", "countreg", ",", "countreg", ",", "GEN_INT...	[ "Adjust", "COUNTER", "by", "the", "VALUE", "." ]	[ "i386" ]	i3863	ix86_adjust_counter	i386	CPU	GCC	12,725	54	1	[]
[ "<s>", "unsigned", "PPCTTIImpl", "::", "getPrefetchDistance", "(", ")", "{", "return", "PrefDist", ";", "}", "</s>" ]	[ "Return", "the", "preferred", "prefetch", "distance", "in", "terms", "of", "instructions", "." ]	[ "PowerPC", "PPC" ]	PPCTargetTransformInfo46	getPrefetchDistance	PowerPC	CPU	LLVM	12,726	11	1	[]
[ "<s>", "bool", "Z80TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "\|\|", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "return...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "Z80", "Z80" ]	Z80ISelLowering2	isTruncateFree	Z80	MPU	LLVM	12,727	46	1	[]
[ "<s>", "Instruction", "*", "PPCTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "if", "(", "Ord", "==", "SequentiallyConsisten...	[ "Custom", "Lower", "{", "." ]	[ "PowerPC", "PPC", "Intrinsic::ppc_sync", "Intrinsic::ppc_lwsync" ]	PPCISelLowering (2)2	emitLeadingFence	PowerPC	CPU	LLVM	12,728	60	1	[]
[ "<s>", "MSP430Subtarget", "::", "MSP430Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "MSP430GenSubtargetInfo", "(", "TT", ",", "CPU",...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "\"generic\"" ]	MSP430Subtarget	MSP430Subtarget	MSP430	MPU	LLVM	12,729	50	1	[]
[ "<s>", "bool", "MipsCallEntry", "::", "isAliased", "(", "const", "MachineFrameInfo", "*", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Test", "whether", "the", "memory", "pointed", "to", "by", "this", "PseudoSourceValue", "may", "also", "be", "pointed", "to", "by", "an", "LLVM", "IR", "Value", "." ]	[ "Mips", "Mips" ]	MipsMachineFunction	isAliased	Mips	CPU	LLVM	12,730	15	1	[]
[ "<s>", "SMLoc", "Z80Operand", "::", "getStartLoc", "(", ")", "const", "{", "return", "this", "->", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "Z80", "Z80" ]	Z80Operand	getStartLoc	Z80	MPU	LLVM	12,731	14	1	[]
[ "<s>", "EVT", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "override", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "VT", ".", "getVectorNumEl...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "NVPTX", "MVT::getVectorVT", "MVT::i1", "MVT::i1" ]	NVPTXISelLowering25	getSetCCResultType	NVPTX	GPU	LLVM	12,732	42	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "SNITCH_FREP_LOOPS_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RI5CY" ]	SNITCHFrepLoops	getPassName	RI5CY	CPU	LLVM	12,733	11	1	[]
[ "<s>", "bool", "AArch64RegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "hasVarSizedObject...	[ "Returns", "true", "if", "the", "target", "wants", "to", "use", "frame", "pointer", "based", "accesses", "to", "spill", "to", "the", "scavenger", "emergency", "spill", "slot", "." ]	[ "AArch64", "AArch64" ]	AArch64RegisterInfo15	useFPForScavengingIndex	AArch64	CPU	LLVM	12,734	37	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "isSpecialLLVMGlobalArrayToSkip", "(", "GV", ")", "\|\|", "isSpecialLLVMGlobalArrayForStaticInit", "(", "GV", ")", ")", "return", ";", "ass...	[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]	[ "PowerPC", "PPC", "\"llvm.\"", "\"Unhandled intrinsic global variable.\"", "\"Encountered a global variable kind that is \"", "\"not supported yet.\"" ]	PPCAsmPrinter109	emitGlobalVariable	PowerPC	CPU	LLVM	12,735	372	1	[]
[ "<s>", "bool", "LanaiInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TrueBlock", ",", "MachineBasicBlock", "", "&", "FalseBlock", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Condition", "...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "Lanai", "Lanai", "Lanai::BT", "0", "0", "0", "Lanai::BRCC", "1", "0" ]	LanaiInstrInfo (2)	analyzeBranch	Lanai	CPU	LLVM	12,736	311	1	[]
[ "<s>", "int", "AArch64TTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", ...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "AArch64", "AArch64", "0", "0U", "0", "2", "0", "1", "1", "63", "64", "AArch64", "AArch64" ]	AArch64TargetTransformInfo41	getIntImmCostInst	AArch64	CPU	LLVM	12,737	314	1	[]
[ "<s>", "static", "void", "ix86_init_pic_reg", "(", "void", ")", "{", "edge", "entry_edge", ";", "rtx_insn", "*", "seq", ";", "if", "(", "!", "ix86_use_pseudo_pic_reg", "(", ")", ")", "return", ";", "start_sequence", "(", ")", ";", "if", "(", "TARGET_64BIT"...	[ "Create", "and", "initialize", "PIC", "register", "if", "required", "." ]	[ "i386", "1" ]	i386	ix86_init_pic_reg	i386	CPU	GCC	12,738	146	1	[]
[ "<s>", "void", "arm_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ";", "machine_mode", "mode", ";", "rtx...	[ "Expand", "a", "compare", "and", "swap", "pattern", "." ]	[ "arm", "0", "1", "2", "3", "4", "5", "6", "7", "1" ]	arm5	arm_expand_compare_and_swap	arm	CPU	GCC	12,739	358	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "TriCore" ]	TriCoreAsmBackend (2)	fixupNeedsRelaxation	TriCore	MPU	LLVM	12,740	28	1	[]
[ "<s>", "void", "PIC16AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "printInstruction", "(", "MI", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "PIC16", "PIC16" ]	PIC16AsmPrinter3	EmitInstruction	PIC16	MPU	LLVM	12,741	23	1	[]
[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RISCVFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "RISCVSubtarget", "&", "STI", "=", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "0", "RISCV::X0", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8", "RISCV::X9", "RISCV::C0", "RISCV::C2", "RISCV::C3", "RISCV::C4", "RISCV::C8", "RISCV::C9", "RISCV::DDC", "RISCV::VL", "RISCV::VTYPE", "RISCV::VXSAT", "RISCV:...	RISCVRegisterInfo17	getReservedRegs	RISCV	CPU	LLVM	12,742	306	1	[]
[ "<s>", "void", "AVRInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*"...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AVR", "AVR", "AVR", "AVR", "0", "MVT::i8", "AVR::STDPtrQRr", "MVT::i16", "AVR::STDWPtrQRr", "\"Cannot store this register into a stack slot!\"", "0" ]	AVRInstrInfo12	storeRegToStackSlot	AVR	MPU	LLVM	12,743	234	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "SetVector", "<", "Function", "*", ">", "Functions", ";", "AnalysisGetter", "AG", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isI...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC" ]	AMDGPUAttributor3	runOnModule	AMDGPU	GPU	LLVM	12,744	237	1	[]
[ "<s>", "gimple", "", "gimple_folder", "::", "redirect_call", "(", "const", "function_instance", "&", "instance", ")", "{", "registered_function", "", "rfn", "=", "function_table", "->", "find_with_hash", "(", "instance", ",", "instance", ".", "hash", "(", ")",...	[ "Fold", "the", "call", "to", "a", "call", "to", "INSTANCE", ",", "with", "the", "same", "arguments", "." ]	[ "aarch64" ]	aarch64-sve-builtins	redirect_call	aarch64	CPU	GCC	12,745	50	1	[]
[ "<s>", "int", "thumb_far_jump_used_p", "(", "int", "in_prologue", ")", "{", "rtx", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "far_jump_used", ")", "return", "1", ";", "if", "(", "!", "in_prologue", ")", "{", "if", "(", "regs_ever_live", "[",...	[ "Returns", "non-zero", "if", "the", "current", "function", "contains", ",", "or", "might", "contain", "a", "far", "jump", "." ]	[ "arm", "1", "1", "0", "1", "1", "0" ]	arm2	thumb_far_jump_used_p	arm	CPU	GCC	12,746	128	1	[]
[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandMOVX_RR", "(", "MachineInstrBuilder", "&", "MIB", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "unsigned", "Move", "=", "MVTDst", "==", "MVT", "::", "i16", "?", "M68k", "::", "MOV16rr", ":", ...	[ "Move", "across", "register", "classes", "without", "extension", "." ]	[ "M68k", "M68k", "MVT::i16", "M68k::MOV16rr", "M68k::MOV32rr", "0", "1", "\"You cannot use the same Regs with MOVX_RR\"", "\"Wrong use of MOVX_RR\"", "\"You cannot use the same Reg Classes with MOVX_RR\"", "\"No viable MEGA register available\"", "\"Remove \"", "\"Expand \"", "\" to MOV\\n\...	M68kInstrInfo	ExpandMOVX_RR	M68k	MPU	LLVM	12,747	233	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ")", ":", "X86GenSubtargetInfo", "(", "TT", ","...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86Subtarget24	X86Subtarget	X86	CPU	LLVM	12,748	314	1	[]
[ "<s>", "int", "rs6000_loop_align", "(", "rtx", "label", ")", "{", "basic_block", "bb", ";", "int", "ninsns", ";", "if", "(", "!", "can_override_loop_align", ")", "return", "align_loops_log", ";", "bb", "=", "BLOCK_FOR_INSN", "(", "label", ")", ";", "ninsns",...	[ "Implement", "LOOP_ALIGN", "." ]	[ "rs6000", "4", "8", "5" ]	rs60005	rs6000_loop_align	rs6000	CPU	GCC	12,749	81	1	[]
[ "<s>", "bool", "isCheapToSpeculateCtlz", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]	[ "VE" ]	VEISelLowering	isCheapToSpeculateCtlz	VE	CPU	LLVM	12,750	11	1	[]
[ "<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "Base", ".", "Reg", "=", "Reg", ";", "}", "</s>" ]	[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]	[ "Mips", "\"Invalid base register access!\"" ]	MipsFastISel	setReg	Mips	CPU	LLVM	12,751	23	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool",...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]	ARMSelectionDAGInfo39	EmitTargetCodeForMemset	ARM	CPU	LLVM	12,752	365	1	[]
[ "<s>", "bool", "WebAssemblyAsmTypeCheck", "::", "getGlobal", "(", "SMLoc", "ErrorLoc", ",", "const", "MCInst", "&", "Inst", ",", "wasm", "::", "ValType", "&", "Type", ")", "{", "const", "MCSymbolRefExpr", "*", "SymRef", ";", "if", "(", "getSymRef", "(", "E...	[ "Get", "the", "Init", "value", "of", "the", "specified", "global", "variable", "." ]	[ "WebAssembly", "WebAssembly", "wasm::ValType", "wasm::WASM_SYMBOL_TYPE_DATA", "wasm::WASM_SYMBOL_TYPE_GLOBAL", "wasm::ValType", "wasm::WASM_SYMBOL_TYPE_FUNCTION", "wasm::WASM_SYMBOL_TYPE_DATA", "wasm::ValType", "wasm::ValType", "\"symbol \"", "\" missing .globaltype\"" ]	WebAssemblyAsmTypeCheck (2)	getGlobal	WebAssembly	Virtual ISA	LLVM	12,753	177	1	[]
[ "<s>", "tree", "function_resolver", "::", "get_vector_type", "(", "type_suffix_index", "type", ")", "{", "return", "acle_vector_types", "[", "0", "]", "[", "type_suffixes", "[", "type", "]", ".", "vector_type", "]", ";", "}", "</s>" ]	[ "Return", "the", "vector", "type", "associated", "with", "type", "suffix", "TYPE", "." ]	[ "aarch64", "0" ]	aarch64-sve-builtins	get_vector_type	aarch64	CPU	GCC	12,754	24	1	[]
[ "<s>", "void", "WebAssemblyTargetELFStreamer", "::", "emitIndIdx", "(", "const", "MCExpr", "*", "Value", ")", "{", "llvm_unreachable", "(", "\".indidx encoding not yet implemented\"", ")", ";", "}", "</s>" ]	[ ".indidx" ]	[ "WebAssembly", "WebAssembly", "\".indidx encoding not yet implemented\"" ]	WebAssemblyTargetStreamer10	emitIndIdx	WebAssembly	Virtual ISA	LLVM	12,755	17	1	[]
[ "<s>", "const", "LegalizerInfo", "*", "RISCVSubtarget", "::", "getLegalizerInfo", "(", ")", "const", "{", "return", "Legalizer", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Expose", "LegalizerInfo", "so", "the", "clients", "can", "re-use", "." ]	[ "RISCV", "RISCV" ]	RISCVSubtarget	getLegalizerInfo	RISCV	CPU	LLVM	12,756	18	1	[]
[ "<s>", "const", "AAPSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AAP", "AAP" ]	AAPTargetMachine	getSubtargetImpl	AAP	MPU	LLVM	12,757	18	1	[]
[ "<s>", "bool", "WebAssemblyInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", "&&", "\"Expected a flag and a condition expression\""...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "WebAssembly", "WebAssembly", "2", "\"Expected a flag and a condition expression\"", "1", "1", "1", "WebAssembly::EXCEPT_REFRegClass" ]	WebAssemblyInstrInfo17	reverseBranchCondition	WebAssembly	Virtual ISA	LLVM	12,758	118	1	[]
[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "hasHardQuad", "=", "Subtarget", "->", "hasHardQuad", "(", ")", ";", "bool", "is64Bit", "=", "Subtarget", "->", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Sparc", "Sparc", "\"Should not custom lower this!\"", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::FP_TO_SINT", "ISD::SINT_TO_FP", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::VASTART", "ISD::VAARG", "ISD:...	SparcISelLowering87	LowerOperation	Sparc	CPU	LLVM	12,759	483	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MIPS DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"MIPS DAG->DAG Pattern Instruction Selection\"" ]	MipsISelDAGToDAG13	getPassName	Mips	CPU	LLVM	12,760	11	1	[]
[ "<s>", "ARCTargetMachine", "::", "ARCTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...	[ "ARCTargetMachine", "ctor", "-", "Create", "an", "ILP32", "architecture", "model", "." ]	[ "ARC", "ARC", "ARC", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i32:32:32-\"", "\"f32:32:32-i64:32-f64:32-a:0:32-n32\"" ]	ARCTargetMachine10	ARCTargetMachine	ARC	MPU	LLVM	12,761	121	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]	X86InstrInfo10	storeRegToStackSlot	X86	CPU	LLVM	12,762	166	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "{", "return", "Kind", "==", "k_Mem", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "MSP430" ]	MSP430AsmParser	isMem	MSP430	MPU	LLVM	12,763	12	1	[]
[ "<s>", "BitVector", "JVMRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "resRegs", "(", "getNumRegs", "(", ")", ")", ";", "return", "resRegs", ".", "set", "(", ")", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "JVM", "JVM" ]	JVMRegisterInfo	getReservedRegs	JVM	Virtual ISA	LLVM	12,764	28	1	[]
[ "<s>", "const", "char", "", "output_cbcond", "(", "rtx", "op", ",", "rtx", "dest", ",", "rtx_insn", "", "insn", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "XEXP", "(", "op", ",", "0", ")", ")", ";", "enum", "rtx_code", "code", "=", "...	[ "Return", "the", "string", "to", "output", "a", "compare", "and", "branch", "instruction", "to", "DEST", ".", "DEST", "is", "the", "destination", "insn", "(", "i.e", ".", "the", "label", ")", ",", "INSN", "is", "the", "source", ",", "and", "OP", "is", ...	[ "sparc", "0", "64", "4", "2", "\"ne\"", "\"e\"", "\"ge\"", "\"g\"", "\"le\"", "\"l\"", "\"cc\"", "\"gu\"", "\"leu\"", "\"cs\"", "1", "260000", "260000", "0", "\"c%cb%s\\t%%1, %%2, .+16\\n\\tnop\\n\\tb\\t%%3\\n\\tnop\"", "\"c%cb%s\\t%%1, %%2, .+16\\n\\tnop\\n\\tba,pt\\t%%%%xcc...	sparc	output_cbcond	sparc	CPU	GCC	12,765	314	1	[]
[ "<s>", "int", "SystemZTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "int", "Cost", "=", "getVectorIntrinsicInstrCost", "(", "ICA", ".", "getID", "(", ")", "...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "SystemZ", "SystemZ", "1" ]	SystemZTargetTransformInfo	getIntrinsicInstrCost	SystemZ	CPU	LLVM	12,766	55	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "emitBasicBlockEnd", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "AsmPrinter", "::", "emitBasicBlockEnd", "(", "MBB", ")", ";", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "if", ...	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "at", "the", "end", "of", "a", "basic", "block", "." ]	[ "Mips", "Mips", "Mips" ]	MipsAsmPrinter	emitBasicBlockEnd	Mips	CPU	LLVM	12,767	41	1	[]
[ "<s>", "static", "bool", "ix86_frame_pointer_required", "(", "void", ")", "{", "if", "(", "cfun", "->", "machine", "->", "accesses_prev_frame", ")", "return", "true", ";", "if", "(", "SUBTARGET_FRAME_POINTER_REQUIRED", ")", "return", "true", ";", "if", "(", "T...	[ "Value", "should", "be", "nonzero", "if", "functions", "must", "have", "frame", "pointers", ".", "Zero", "means", "the", "frame", "pointer", "need", "not", "be", "set", "up", "(", "and", "parms", "may", "be", "accessed", "via", "the", "stack", "pointer", ...	[ "i386", "128" ]	i3865	ix86_frame_pointer_required	i386	CPU	GCC	12,768	92	1	[]
[ "<s>", "void", "set", "(", "size_type", "Idx", ")", "{", "V", ".", "set", "(", "Idx", ")", ";", "}", "</s>" ]	[ "Set", "the", "generated", "scalar", "V", "for", "Def", "and", "the", "given", "Instance", "." ]	[ "X86" ]	ImmutableGraph	set	X86	CPU	LLVM	12,769	15	1	[]
[ "<s>", "void", "BTFDebug", "::", "beginFunctionImpl", "(", "const", "MachineFunction", "", "MF", ")", "{", "auto", "", "SP", "=", "MF", "->", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "auto", "*", "Unit", "=", "SP", "->", "getUnit...	[ "Gather", "pre-function", "debug", "information", "." ]	[ "BPF", "\"Null section for Function Label\"", "\".text\"" ]	BTFDebug30	beginFunctionImpl	BPF	Virtual ISA	LLVM	12,770	316	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "bool", "InEpilogue", ")", "const", "{", "bool", "isSub", "=", "NumBytes", ...	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]	[ "X86", "X86", "0", "1LL", "31", "1", "0", "X86::RAX", "X86::EAX", "X86::MOV64ri", "X86::MOV32ri", "3", "0", "8", "4", "X86::RAX", "X86::EAX", "X86::PUSH64r", "X86::PUSH32r", "X86::POP64r", "X86::POP32r" ]	X86FrameLowering103	emitSPUpdate	X86	CPU	LLVM	12,771	417	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "ModulePass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "SPIRV" ]	SPIRVPreTranslationLegalizer	getAnalysisUsage	SPIRV	Virtual ISA	LLVM	12,772	18	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "AVR" ]	AVRAsmBackend	relaxInstruction	AVR	MPU	LLVM	12,773	21	1	[]
[ "<s>", "static", "int", "rs6000_hard_regno_mode_ok_uncached", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "int", "last_regno", "=", "regno", "+", "rs6000_hard_regno_nregs", "[", "mode", "]", "[", "regno", "]", "-", "1", ";", "if", "(", "COMPL...	[ "Value", "is", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]	[ "rs6000", "1", "1", "0", "16", "0", "2", "0", "1", "1", "1", "1", "1", "0" ]	rs60007	rs6000_hard_regno_mode_ok_uncached	rs6000	CPU	GCC	12,774	360	1	[]
[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeFloatZero", "(", "const", "ConstantFP", "*", "CF", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "CF", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "0", ";", "bool",...	[ "Emit", "the", "floating-point", "constant", "+0.0", "in", "a", "register", "using", "target-", "specific", "logic", "." ]	[ "X86", "X86", "0", "0", "0", "MVT::f32", "X86", "X86::AVX512_FsFLD0SS", "X86::FsFLD0SS", "X86::LD_Fp032", "MVT::f64", "X86", "X86::AVX512_FsFLD0SD", "X86::FsFLD0SD", "X86::LD_Fp064", "MVT::f80", "0" ]	X86FastISel102	fastMaterializeFloatZero	X86	CPU	LLVM	12,775	166	1	[]
[ "<s>", "void", "tilegx_compute_pcrel_plt_address", "(", "rtx", "result", ",", "rtx", "addr", ")", "{", "rtx", "text_label_symbol", "=", "tilegx_text_label_symbol", "(", ")", ";", "rtx", "text_label_rtx", "=", "tilegx_text_label_rtx", "(", ")", ";", "rtx", "temp", ...	[ "Returns", "a", "register", "that", "points", "to", "the", "plt", "entry", "of", "ADDR", ",", "a", "symbolic", "address", ",", "by", "computing", "its", "address", "relative", "to", "tilegx_text_label_symbol", "." ]	[ "tilegx" ]	tilegx	tilegx_compute_pcrel_plt_address	tilegx	VLIW	GCC	12,776	162	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isKnownNeverNaNForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "bool", "SNaN", ",", "unsigned", "Depth", ")", "const", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "A...	[ "If", "SNaN", "is", "false", ",", "." ]	[ "AMDGPU", "SI", "AMDGPUISD::CLAMP", "0", "1", "AMDGPU" ]	SIISelLowering (2)3	isKnownNeverNaNForTargetNode	AMDGPU	GPU	LLVM	12,777	80	1	[]
[ "<s>", "DecodeStatus", "PatmosDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&", ...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Patmos", "Patmos", "0", "31", "1", "31", "Patmos", "4", "1ULL", "63", "32", "Patmos" ]	PatmosDisassembler	getInstruction	Patmos	VLIW	LLVM	12,778	228	1	[]
[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", ...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "RI5CY", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVIW", "RISCVISD::GORCIW", "RISCVISD::FSLW", "RISCVISD::FSRW", "33", "RISCVISD::VMV_X_S", "0", "1", "0"...	RISCVISelLowering	ComputeNumSignBitsForTargetNode	RI5CY	CPU	LLVM	12,779	151	1	[]
[ "<s>", "void", "M68kInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DstReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "M68k", "M68k", "0", "M68k::XR32RegClass", "M68k::MOV32rr", "M68k::XR16RegClass", "M68k::MOV16rr", "M68k::DR8RegClass", "M68k::MOV8dd", "M68k::DR8RegClass", "M68k::XR16RegClass", "M68k::MOVXd16d8", "M68k::XR32RegClass", "M68k::MOVXd32d8", "M68k::XR16RegClass", "M68k::XR32RegClass", "...	M68kInstrInfo (2)	copyPhysReg	M68k	MPU	LLVM	12,780	418	1	[]
[ "<s>", "static", "bool", "operands_ok_ldd_std", "(", "rtx", "rt", ",", "rtx", "rt2", ",", "HOST_WIDE_INT", "offset", ")", "{", "unsigned", "int", "t", ",", "t2", ";", "if", "(", "!", "reload_completed", ")", "return", "true", ";", "if", "(", "!", "(", ...	[ "Checks", "whether", "the", "operands", "are", "valid", "for", "use", "in", "an", "LDD/STD", "instruction", ".", "Assumes", "that", "RT", ",", "and", "RT2", "are", "REG", ".", "This", "is", "guaranteed", "by", "the", "patterns", ".", "Assumes", "that", "...	[ "arc", "1", "0x03", "1", "3", "0", "0x03", "1", "2", "0", "1" ]	arc	operands_ok_ldd_std	arc	MPU	GCC	12,781	133	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "TPC" ]	TPCAsmParser	getEndLoc	TPC	Virtual ISA	LLVM	12,782	11	1	[]
[ "<s>", "const", "TargetFrameLowering", "::", "SpillSlot", "*", "AMDGPUFrameLowering", "::", "getCalleeSavedSpillSlots", "(", "unsigned", "&", "NumEntries", ")", "const", "{", "NumEntries", "=", "0", ";", "return", "nullptr", ";", "}", "</s>" ]	[ "getCalleeSavedSpillSlots", "-", "This", "method", "returns", "a", "pointer", "to", "an", "array", "of", "pairs", ",", "that", "contains", "an", "entry", "for", "each", "callee", "saved", "register", "that", "must", "be", "spilled", "to", "a", "particular", ...	[ "AMDGPU", "AMDGPU", "0" ]	AMDGPUFrameLowering (2)	getCalleeSavedSpillSlots	AMDGPU	GPU	LLVM	12,783	23	1	[]
[ "<s>", "static", "bool", "rs6000_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "TARGET_ELF", "&&", "tls_referenced_p", "(", "x", ")", ")", "return", "false", ";", "return", "(", "(", "GET_CODE", "(", "x", ")", ...	[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", ".", "On", "the", "RS/6000", ",", "all", "integer", "constants", "are", "acceptable", ",", "most", "wo", "n't", "be", "valid", "for", "particular", "insns", ",", "though", ".", "Only", "easy", "FP", "constants", "ar...	[ "rs6000" ]	rs60004	rs6000_legitimate_constant_p	rs6000	CPU	GCC	12,784	72	1	[]
[ "<s>", "static", "rtx_insn", "", "s390_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", ",", "vec", "<", "rtx", ">", "&", "inputs", ",", "vec", "<", "machine_mode", ">", "&", "input_modes", ",", "vec", "<", "const", "char", "", ">", "&"...	[ "Implement", "TARGET_MD_ASM_ADJUST", "hook", "in", "order", "to", "fix", "up", "``", "f", "''", "constraints", "when", "long", "doubles", "are", "stored", "in", "vector", "registers", "." ]	[ "s390", "0", "0", "0" ]	s3901	s390_md_asm_adjust	s390	MPU	GCC	12,785	365	1	[]
[ "<s>", "void", "X86TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "", ">", "&", "Exits", ")", "const", "{", "const", "X86RegisterInfo", "*", "TRI", "=", "Subtarget"...	[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]	[ "X86", "X86", "X86", "X86::GR64RegClass", "X86::GR64RegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]	X86ISelLowering (2)8	insertCopiesSplitCSR	X86	CPU	LLVM	12,786	251	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", "=", "nullptr", ")", "const", "{", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "\"register: \"", "<<", "printReg", "(", "Contents", ".", "R",...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "RI5CY", "\"register: \"", "\"immediate: \"" ]	SNITCHFrepLoops	print	RI5CY	CPU	LLVM	12,787	66	1	[]
[ "<s>", "bool", "prepare_move_operands", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "if", "(", "1", ")", "{", "if", "(", "!", "TARGET_NO_SDATA_SET", "&&", "small_data_pattern", "(", "operands", "[", "0", "]", ",", "Pmode", ")", ")...	[ "Prepare", "operands", "for", "a", "move", "define_expand", "in", "MODE", "." ]	[ "arc", "1", "0", "0", "0", "1", "0", "1", "1", "1", "0", "1", "1", "0", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "1", "1", "1" ]	arc4	prepare_move_operands	arc	MPU	GCC	12,788	407	1	[]
[ "<s>", "scalar_chain", "::", "scalar_chain", "(", "enum", "machine_mode", "smode_", ",", "enum", "machine_mode", "vmode_", ")", "{", "smode", "=", "smode_", ";", "vmode", "=", "vmode_", ";", "chain_id", "=", "++", "max_id", ";", "if", "(", "dump_file", ")"...	[ "Initialize", "new", "chain", "." ]	[ "i386", "\"Created a new instruction chain #%d\\n\"", "0", "0" ]	i386-features1	scalar_chain	i386	CPU	GCC	12,789	89	1	[]
[ "<s>", "bool", "cris_bdap_index_p", "(", "const_rtx", "x", ",", "bool", "strict", ")", "{", "return", "(", "(", "MEM_P", "(", "x", ")", "&&", "GET_MODE", "(", "x", ")", "==", "SImode", "&&", "cris_base_or_autoincr_p", "(", "XEXP", "(", "x", ",", "0", ...	[ "True", "if", "X", "is", "a", "valid", "(", "register", ")", "index", "for", "BDAP", ",", "i.e", ".", "[", "Rs", "]", ".S", "or", "[", "Rs+", "]", ".S", "." ]	[ "cris", "0", "0", "0", "0", "0", "0" ]	cris	cris_bdap_index_p	cris	MPU	GCC	12,790	102	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createAMDGPUConvertToISAPass", "(", "*", "TM", ")", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "R600", "SI" ]	AMDGPUTargetMachine13	addPreRegAlloc	R600	GPU	LLVM	12,791	69	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "X86", "X86", "0", "1", "0", "0", "0" ]	X86AsmPrinter58	PrintAsmOperand	X86	CPU	LLVM	12,792	351	1	[]
[ "<s>", "SparcTargetLowering", "::", "ConstraintType", "SparcTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "Sparc", "Sparc", "Sparc", "1", "0" ]	SparcISelLowering7	getConstraintType	Sparc	CPU	LLVM	12,793	61	1	[]
[ "<s>", "void", "Z80oldFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "Z80old", "Z80old", "0", "0x80", "1" ]	Z80oldFrameLowering	processFunctionBeforeFrameFinalized	Z80old	MPU	LLVM	12,794	62	1	[]
[ "<s>", "static", "void", "cris_asm_output_mi_thunk", "(", "FILE", "*", "stream", ",", "tree", "thunkdecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", "ATTRIBUTE_UNUSED", ",", "tree", "funcdecl", ")", "{", "const", "char"...	[ "The", "ASM_OUTPUT_MI_THUNK", "worker", "." ]	[ "cris", "1", "0", "\"\\tadd%s \"", "\",$%s\\n\"", "0", "\"\\tsub%s \"", "\",$%s\\n\"", "\"\\tjump \"", "0", "0", "\"\\n\"" ]	cris	cris_asm_output_mi_thunk	cris	MPU	GCC	12,795	157	1	[]
[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "return", "(", "IsGlobalInSmallSectionImpl", "(", "GV", ",", "...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "Mips", "Mips" ]	MipsTargetObjectFile16	IsGlobalInSmallSection	Mips	CPU	LLVM	12,796	51	1	[]
[ "<s>", "void", "ia64_split_tmode_move", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "in", "[", "2", "]", ",", "out", "[", "2", "]", ",", "insn", ";", "rtx", "fixup", "[", "2", "]", ";", "bool", "dead", "=", "false", ";", "bool", "reversed"...	[ "Split", "a", "TImode", "or", "TFmode", "move", "instruction", "after", "reload", ".", "This", "is", "used", "by", "", "movtf_internal", "and", "", "movti_internal", "." ]	[ "ia64", "2", "2", "2", "1", "0", "1", "1", "0", "0", "0", "0", "0", "2", "0", "0", "1", "0", "1", "1", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "0", "0", "1", "1" ]	ia64	ia64_split_tmode_move	ia64	CPU	GCC	12,797	404	1	[]
[ "<s>", "const", "MCFixup", "", "RISCVMCExpr", "::", "getPCRelHiFixup", "(", "const", "MCFragment", "", "*", "DFOut", ")", "const", "{", "MCValue", "AUIPCLoc", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "AUIPCLoc", ",",...	[ "Get", "the", "corresponding", "PC-relative", "HI", "fixup", "that", "a", "VK_RISCV_PCREL_LO", "points", "to", ",", "and", "optionally", "the", "fragment", "containing", "it", "." ]	[ "RI5CY", "RISCV", "0", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::fixup_riscv_pcrel_hi20" ]	RISCVMCExpr	getPCRelHiFixup	RI5CY	CPU	LLVM	12,798	225	1	[]
[ "<s>", "bool", "GCNSubtarget", "::", "zeroesHigh16BitsOfDest", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "AMDGPU", "::", "V_CVT_F16_F32_e32", ":", "case", "AMDGPU", "::", "V_CVT_F16_F32_e64", ":", "case", "AMDGPU", ...	[ "Returns", "if", "the", "result", "of", "this", "instruction", "with", "a", "16-bit", "result", "returned", "in", "a", "32-bit", "register", "implicitly", "zeroes", "the", "high", "16-bits", ",", "rather", "than", "preserve", "the", "original", "value", "." ]	[ "AMDGPU", "AMDGPU::V_CVT_F16_F32_e32", "AMDGPU::V_CVT_F16_F32_e64", "AMDGPU::V_CVT_F16_U16_e32", "AMDGPU::V_CVT_F16_U16_e64", "AMDGPU::V_CVT_F16_I16_e32", "AMDGPU::V_CVT_F16_I16_e64", "AMDGPU::V_RCP_F16_e64", "AMDGPU::V_RCP_F16_e32", "AMDGPU::V_RSQ_F16_e64", "AMDGPU::V_RSQ_F16_e32", "AMDGPU::V...	AMDGPUSubtarget105	zeroesHigh16BitsOfDest	AMDGPU	GPU	LLVM	12,799	465	1	[]

[ "<s>", "const", "P2Subtarget", "*", "P2TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "{", "return", "&", "subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "P2", "P2", "P2" ]

P2TargetMachine

getSubtargetImpl

P2

MPU

LLVM

12,700

18

1

[]

[ "<s>", "static", "tree", "ix86_vector_shift_count", "(", "tree", "arg1", ")", "{", "if", "(", "tree_fits_uhwi_p", "(", "arg1", ")", ")", "return", "arg1", ";", "else", "if", "(", "TREE_CODE", "(", "arg1", ")", "==", "VECTOR_CST", "&&", "CHAR_BIT", "==", ...

[ "Return", "the", "shift", "count", "of", "a", "vector", "by", "scalar", "shift", "builtin", "second", "argument", "ARG1", "." ]

[ "i386", "8", "16", "16", "0" ]

i386

ix86_vector_shift_count

i386

CPU

GCC

12,701

90

1

[]

[ "<s>", "void", "AMDGPUTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "R600", "0", "ISD::INTRINSIC_WO_CHAIN", "0", "AMDGPUIntrinsic::AMDGPU_imax", "AMDGPUIntrinsic::AMDGPU_umax", "AMDGPUIntrinsic::AMDGPU_imin", "AMDGPUIntrinsic::AMDGPU_umin", "1", "2", "AMDGPUISD::SMAX", "AMDGPUISD::UMAX", "AMDGPUISD::SMIN", "AMDGPUISD::UMIN", "0", "1", "AMDGPUISD::CAR...

AMDGPUISelLowering98

computeKnownBitsForTargetNode

R600

GPU

LLVM

12,702

296

1

[]

[ "<s>", "void", "arm_d_target_versions", "(", "void", ")", "{", "d_add_builtin_version", "(", "\"ARM\"", ")", ";", "if", "(", "TARGET_THUMB", "||", "TARGET_THUMB2", ")", "{", "d_add_builtin_version", "(", "\"Thumb\"", ")", ";", "d_add_builtin_version", "(", "\"ARM_...

[ "Implement", "TARGET_D_CPU_VERSIONS", "for", "ARM", "targets", "." ]

[ "arm", "\"ARM\"", "\"Thumb\"", "\"ARM_Thumb\"", "\"ARM_HardFloat\"", "\"ARM_SoftFloat\"", "\"ARM_SoftFP\"", "\"D_SoftFloat\"", "\"D_HardFloat\"" ]

arm-d

arm_d_target_versions

arm

CPU

GCC

12,703

80

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "getIncrementValue", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "Value", ")", "const", "{", "if", "(", "isPostIncrement", "(", "MI", ")", ")", "{", "unsigned", "BasePos", "=", "0", ",", "OffsetPos", ...

[ "If", "the", "instruction", "is", "an", "increment", "of", "a", "constant", "value", ",", "return", "the", "amount", "." ]

[ "Hexagon", "Hexagon", "0", "0", "Hexagon::A2_addi", "2" ]

HexagonInstrInfo (2)2

getIncrementValue

Hexagon

DSP

LLVM

12,704

134

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "(", "NoFramePointerElim", "&&", "MFI",...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "ARM", "ARM" ]

ARMBaseRegisterInfo12

hasFP

ARM

CPU

LLVM

12,705

54

1

[]

[ "<s>", "static", "rtx", "mips_frame_set", "(", "rtx", "mem", ",", "rtx", "reg", ")", "{", "rtx", "set", ";", "set", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "set", ")", "=", "1", ";", "return", "set", ";", "...

[ "Return", "a", "frame-related", "rtx", "that", "stores", "register", "REGNO", "at", "(", "SP", "+", "OFFSET", ")", ".", "The", "expression", "should", "only", "be", "used", "to", "store", "single", "registers", "." ]

[ "mips", "1" ]

mips

mips_frame_set

mips

CPU

GCC

12,706

34

1

[]

[ "<s>", "static", "void", "arm_option_save", "(", "struct", "cl_target_option", "*", "ptr", ",", "struct", "gcc_options", "*", "opts", ")", "{", "ptr", "->", "x_arm_arch_string", "=", "opts", "->", "x_arm_arch_string", ";", "ptr", "->", "x_arm_cpu_string", "=", ...

[ "Implement", "TARGET_OPTION_SAVE", "." ]

[ "arm" ]

arm

arm_option_save

arm

CPU

GCC

12,707

40

1

[]

[ "<s>", "static", "unsigned", "int", "insn_is_load_p", "(", "rtx", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", "{", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "b...

[ "Return", "1", "iff", "INSN", "is", "a", "load", "insn", ",", "including", "permuting", "loads", "that", "represent", "an", "lvxd2x", "instruction", ";", "else", "return", "0", "." ]

[ "rs6000", "1", "0", "1", "0", "0", "0", "0", "1", "0" ]

rs6000-p8swap2

insn_is_load_p

rs6000

CPU

GCC

12,708

126

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "AAP" ]

AAPAsmParser

isImm

AAP

MPU

LLVM

12,709

12

1

[]

[ "<s>", "static", "bool", "spu_truly_noop_truncation", "(", "poly_uint64", "outprec", ",", "poly_uint64", "inprec", ")", "{", "return", "inprec", "<=", "32", "&&", "outprec", "<=", "inprec", ";", "}", "</s>" ]

[ "Implement", "TARGET_TRULY_NOOP_TRUNCATION", "." ]

[ "spu", "32" ]

spu3

spu_truly_noop_truncation

spu

MPU

GCC

12,710

21

1

[]

[ "<s>", "static", "bool", "aarch64_multiply_add_p", "(", "vec_info", "*", "vinfo", ",", "stmt_vec_info", "stmt_info", ")", "{", "gassign", "*", "assign", "=", "dyn_cast", "<", "gassign", "*", ">", "(", "stmt_info", "->", "stmt", ")", ";", "if", "(", "!", ...

[ "Return", "true", "if", "STMT_INFO", "is", "the", "second", "part", "of", "a", "two-statement", "multiply-add", "or", "multiply-subtract", "sequence", "that", "might", "be", "suitable", "for", "fusing", "into", "a", "single", "instruction", "." ]

[ "aarch64", "1", "3" ]

aarch641

aarch64_multiply_add_p

aarch64

CPU

GCC

12,711

174

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "GBZ80FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "GBZ80Subt...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "GBZ80", "GB", "GB", "GB", "GB", "0", "\"call frame with stack not yet implemented!\"", "0", "1", "\"Unsupported stack alignment\"", "6", "GB::ADIWRdK", "GB::SUBIWRdK", "GB::SPREAD", "GB::R31R30", "GB::SP", "GB::R31R30", "GB::R31R30", "3", "GB::SPWRITE", "GB::SP", "GB::R31R...

GBZ80FrameLowering

eliminateCallFramePseudoInstr

GBZ80

MPU

LLVM

12,712

314

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DataLayoutPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "(", "\"stack-protector\"", ")", ";", "AU", ".", "addPreserved"...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "NVPTX", "\"stack-protector\"" ]

NVPTXAllocaHoisting

getAnalysisUsage

NVPTX

GPU

LLVM

12,713

36

1

[]

[ "<s>", "static", "void", "aarch64_emit_store_exclusive", "(", "machine_mode", "mode", ",", "rtx", "bval", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", ...

[ "Emit", "store", "exclusive", "." ]

[ "aarch64" ]

aarch645

aarch64_emit_store_exclusive

aarch64

CPU

GCC

12,714

98

1

[]

[ "<s>", "void", "TPCPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createTPCSetSpillBase", "(", ")", ",", "false", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "TPC", "TPC", "TPC" ]

TPCTargetMachine

addPreSched2

TPC

Virtual ISA

LLVM

12,715

17

1

[]

[ "<s>", "void", "M68kAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "}", "</s>" ]

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "M68k", "M68k" ]

M68kAsmPrinter

emitEndOfAsmFile

M68k

MPU

LLVM

12,716

11

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "const", "MCInstrInfo", "*", "MCII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "MCInstrDesc", "con...

[ "Perform", "target-specific", "instruction", "verification", "." ]

[ "RI5CY", "RISCV", "RISCVOp::OPERAND_FIRST_RISCV_IMM", "RISCVOp::OPERAND_LAST_RISCV_IMM", "\"Unexpected operand type\"", "RISCVOp::OPERAND_UIMM4", "4", "RISCVOp::OPERAND_UIMM5", "5", "RISCVOp::OPERAND_UIMM12", "12", "RISCVOp::OPERAND_UIMM12M1", "12", "0", "RISCVOp::OPERAND_UIMM3", "3", ...

RISCVInstrInfo

verifyInstruction

RI5CY

CPU

LLVM

12,717

321

1

[]

[ "<s>", "static", "bool", "isNodeHidden", "(", "const", "T", ",", "const", "agraph", "&", "G", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Do", "not", "print", "nodes", "that", "are", "part", "of", "a", "pi-block", "separately", "." ]

[ "Patmos" ]

PatmosFunctionSplitter

isNodeHidden

Patmos

VLIW

LLVM

12,718

17

1

[]

[ "<s>", "bool", "SHUXIInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid Xbranch condition!\"", ")", ";", "SHU...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "SHUXI", "SHUXI", "1", "\"Invalid Xbranch condition!\"", "SHUXICC::CondCodes", "SHUXICC::CondCodes", "0", "\"Invalid branch condition!\"", "SHUXICC::COND_C", "SHUXICC::COND_NC", "SHUXICC::COND_N", "SHUXICC::COND_NN", "SHUXICC::COND_V", "SHUXICC::COND_NV", "SHUXICC::COND_Z", "SHUXICC::C...

SHUXIInstrInfo

reverseBranchCondition

SHUXI

CPU

LLVM

12,719

206

1

[]

[ "<s>", "bool", "check", "(", "function_checker", "&", "c", ")", "const", "override", "{", "return", "c", ".", "require_immediate_range", "(", "2", ",", "0", ",", "7", ")", ";", "}", "</s>" ]

[ "Perform", "semantic", "checks", "on", "the", "call", ".", "Return", "true", "if", "the", "call", "is", "valid", ",", "otherwise", "report", "a", "suitable", "error", "." ]

[ "aarch64", "2", "0", "7" ]

aarch64-sve-builtins-shapes3

check

aarch64

CPU

GCC

12,720

23

1

[]

[ "<s>", "static", "bool", "riscv_memmodel_needs_release_fence", "(", "enum", "memmodel", "model", ")", "{", "switch", "(", "model", ")", "{", "case", "MEMMODEL_ACQ_REL", ":", "case", "MEMMODEL_SEQ_CST", ":", "case", "MEMMODEL_SYNC_SEQ_CST", ":", "case", "MEMMODEL_REL...

[ "Return", "true", "if", "a", "FENCE", "should", "be", "emitted", "to", "before", "a", "memory", "access", "to", "implement", "the", "release", "portion", "of", "memory", "model", "MODEL", "." ]

[ "riscv" ]

riscv

riscv_memmodel_needs_release_fence

riscv

CPU

GCC

12,721

55

1

[]

[ "<s>", "bool", "LanaiAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IdLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "Lanai", "Lanai", "\"Instruction use requires option to be enabled\"", "\"Unrecognized instruction mnemonic\"", "0U", "\"Too few operands for instruction\"", "Lanai", "\"Invalid operand for instruction\"", "\"Unknown match type detected!\"" ]

LanaiAsmParser1

MatchAndEmitInstruction

Lanai

CPU

LLVM

12,722

170

1

[]

[ "<s>", "static", "void", "s390_dump_pool", "(", "struct", "constant_pool", "*", "pool", ",", "bool", "remote_label", ")", "{", "struct", "constant", "*", "c", ";", "rtx_insn", "*", "insn", "=", "pool", "->", "pool_insn", ";", "size_t", "i", ";", "insn", ...

[ "Dump", "out", "the", "constants", "in", "POOL", ".", "If", "REMOTE_LABEL", "is", "true", ",", "do", "not", "emit", "the", "pool", "base", "label", "." ]

[ "s390", "1", "8", "1", "1", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "1", "1", "1", "2", "1", "1", "1", "1", "1" ]

s390

s390_dump_pool

s390

MPU

GCC

12,723

390

1

[]

[ "<s>", "void", "Thumb1RegisterInfo", "::", "resolveFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "const", "ARMBaseInstrInfo", ...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "ARM", "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"Unable to resolve frame index!\"" ]

Thumb1RegisterInfo23

resolveFrameIndex

ARM

CPU

LLVM

12,724

128

1

[]

[ "<s>", "static", "void", "ix86_adjust_counter", "(", "rtx", "countreg", ",", "HOST_WIDE_INT", "value", ")", "{", "if", "(", "GET_MODE", "(", "countreg", ")", "==", "DImode", ")", "emit_insn", "(", "gen_adddi3", "(", "countreg", ",", "countreg", ",", "GEN_INT...

[ "Adjust", "COUNTER", "by", "the", "VALUE", "." ]

[ "i386" ]

i3863

ix86_adjust_counter

i386

CPU

GCC

12,725

54

1

[]

[ "<s>", "unsigned", "PPCTTIImpl", "::", "getPrefetchDistance", "(", ")", "{", "return", "PrefDist", ";", "}", "</s>" ]

[ "Return", "the", "preferred", "prefetch", "distance", "in", "terms", "of", "instructions", "." ]

[ "PowerPC", "PPC" ]

PPCTargetTransformInfo46

getPrefetchDistance

PowerPC

CPU

LLVM

12,726

11

1

[]

[ "<s>", "bool", "Z80TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "return...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "Z80", "Z80" ]

Z80ISelLowering2

isTruncateFree

Z80

MPU

LLVM

12,727

46

1

[]

[ "<s>", "Instruction", "*", "PPCTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "if", "(", "Ord", "==", "SequentiallyConsisten...

[ "Custom", "Lower", "{", "." ]

[ "PowerPC", "PPC", "Intrinsic::ppc_sync", "Intrinsic::ppc_lwsync" ]

PPCISelLowering (2)2

emitLeadingFence

PowerPC

CPU

LLVM

12,728

60

1

[]

[ "<s>", "MSP430Subtarget", "::", "MSP430Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "MSP430GenSubtargetInfo", "(", "TT", ",", "CPU",...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "\"generic\"" ]

MSP430Subtarget

MSP430

MPU

LLVM

12,729

50

1

[]

[ "<s>", "bool", "MipsCallEntry", "::", "isAliased", "(", "const", "MachineFrameInfo", "*", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Test", "whether", "the", "memory", "pointed", "to", "by", "this", "PseudoSourceValue", "may", "also", "be", "pointed", "to", "by", "an", "LLVM", "IR", "Value", "." ]

[ "Mips", "Mips" ]

MipsMachineFunction

isAliased

Mips

CPU

LLVM

12,730

15

1

[]

[ "<s>", "SMLoc", "Z80Operand", "::", "getStartLoc", "(", ")", "const", "{", "return", "this", "->", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "Z80", "Z80" ]

Z80Operand

getStartLoc

Z80

MPU

LLVM

12,731

14

1

[]

[ "<s>", "EVT", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "override", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "VT", ".", "getVectorNumEl...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "NVPTX", "MVT::getVectorVT", "MVT::i1", "MVT::i1" ]

NVPTXISelLowering25

getSetCCResultType

NVPTX

GPU

LLVM

12,732

42

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "SNITCH_FREP_LOOPS_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RI5CY" ]

SNITCHFrepLoops

getPassName

RI5CY

CPU

LLVM

12,733

11

1

[]

[ "<s>", "bool", "AArch64RegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "hasVarSizedObject...

[ "Returns", "true", "if", "the", "target", "wants", "to", "use", "frame", "pointer", "based", "accesses", "to", "spill", "to", "the", "scavenger", "emergency", "spill", "slot", "." ]

[ "AArch64", "AArch64" ]

AArch64RegisterInfo15

useFPForScavengingIndex

AArch64

CPU

LLVM

12,734

37

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "isSpecialLLVMGlobalArrayToSkip", "(", "GV", ")", "||", "isSpecialLLVMGlobalArrayForStaticInit", "(", "GV", ")", ")", "return", ";", "ass...

[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]

[ "PowerPC", "PPC", "\"llvm.\"", "\"Unhandled intrinsic global variable.\"", "\"Encountered a global variable kind that is \"", "\"not supported yet.\"" ]

PPCAsmPrinter109

emitGlobalVariable

PowerPC

CPU

LLVM

12,735

372

1

[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TrueBlock", ",", "MachineBasicBlock", "*", "&", "FalseBlock", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Condition", "...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "Lanai", "Lanai", "Lanai::BT", "0", "0", "0", "Lanai::BRCC", "1", "0" ]

LanaiInstrInfo (2)

analyzeBranch

Lanai

CPU

LLVM

12,736

311

1

[]

[ "<s>", "int", "AArch64TTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", ...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "AArch64", "AArch64", "0", "0U", "0", "2", "0", "1", "1", "63", "64", "AArch64", "AArch64" ]

AArch64TargetTransformInfo41

getIntImmCostInst

AArch64

CPU

LLVM

12,737

314

1

[]

[ "<s>", "static", "void", "ix86_init_pic_reg", "(", "void", ")", "{", "edge", "entry_edge", ";", "rtx_insn", "*", "seq", ";", "if", "(", "!", "ix86_use_pseudo_pic_reg", "(", ")", ")", "return", ";", "start_sequence", "(", ")", ";", "if", "(", "TARGET_64BIT"...

[ "Create", "and", "initialize", "PIC", "register", "if", "required", "." ]

[ "i386", "1" ]

i386

ix86_init_pic_reg

i386

CPU

GCC

12,738

146

1

[]

[ "<s>", "void", "arm_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ";", "machine_mode", "mode", ";", "rtx...

[ "Expand", "a", "compare", "and", "swap", "pattern", "." ]

[ "arm", "0", "1", "2", "3", "4", "5", "6", "7", "1" ]

arm5

arm_expand_compare_and_swap

arm

CPU

GCC

12,739

358

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "TriCore" ]

TriCoreAsmBackend (2)

fixupNeedsRelaxation

TriCore

MPU

LLVM

12,740

28

1

[]

[ "<s>", "void", "PIC16AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "printInstruction", "(", "MI", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "PIC16", "PIC16" ]

PIC16AsmPrinter3

EmitInstruction

PIC16

MPU

LLVM

12,741

23

1

[]

[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RISCVFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "RISCVSubtarget", "&", "STI", "=", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "0", "RISCV::X0", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8", "RISCV::X9", "RISCV::C0", "RISCV::C2", "RISCV::C3", "RISCV::C4", "RISCV::C8", "RISCV::C9", "RISCV::DDC", "RISCV::VL", "RISCV::VTYPE", "RISCV::VXSAT", "RISCV:...

RISCVRegisterInfo17

getReservedRegs

RISCV

CPU

LLVM

12,742

306

1

[]

[ "<s>", "void", "AVRInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*"...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AVR", "AVR", "AVR", "AVR", "0", "MVT::i8", "AVR::STDPtrQRr", "MVT::i16", "AVR::STDWPtrQRr", "\"Cannot store this register into a stack slot!\"", "0" ]

AVRInstrInfo12

storeRegToStackSlot

AVR

MPU

LLVM

12,743

234

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "SetVector", "<", "Function", "*", ">", "Functions", ";", "AnalysisGetter", "AG", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isI...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC" ]

AMDGPUAttributor3

runOnModule

AMDGPU

GPU

LLVM

12,744

237

1

[]

[ "<s>", "gimple", "*", "gimple_folder", "::", "redirect_call", "(", "const", "function_instance", "&", "instance", ")", "{", "registered_function", "*", "rfn", "=", "function_table", "->", "find_with_hash", "(", "instance", ",", "instance", ".", "hash", "(", ")",...

[ "Fold", "the", "call", "to", "a", "call", "to", "INSTANCE", ",", "with", "the", "same", "arguments", "." ]

[ "aarch64" ]

aarch64-sve-builtins

redirect_call

aarch64

CPU

GCC

12,745

50

1

[]

[ "<s>", "int", "thumb_far_jump_used_p", "(", "int", "in_prologue", ")", "{", "rtx", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "far_jump_used", ")", "return", "1", ";", "if", "(", "!", "in_prologue", ")", "{", "if", "(", "regs_ever_live", "[",...

[ "Returns", "non-zero", "if", "the", "current", "function", "contains", ",", "or", "might", "contain", "a", "far", "jump", "." ]

[ "arm", "1", "1", "0", "1", "1", "0" ]

arm2

thumb_far_jump_used_p

arm

CPU

GCC

12,746

128

1

[]

[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandMOVX_RR", "(", "MachineInstrBuilder", "&", "MIB", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "unsigned", "Move", "=", "MVTDst", "==", "MVT", "::", "i16", "?", "M68k", "::", "MOV16rr", ":", ...

[ "Move", "across", "register", "classes", "without", "extension", "." ]

[ "M68k", "M68k", "MVT::i16", "M68k::MOV16rr", "M68k::MOV32rr", "0", "1", "\"You cannot use the same Regs with MOVX_RR\"", "\"Wrong use of MOVX_RR\"", "\"You cannot use the same Reg Classes with MOVX_RR\"", "\"No viable MEGA register available\"", "\"Remove \"", "\"Expand \"", "\" to MOV\\n\...

M68kInstrInfo

ExpandMOVX_RR

M68k

MPU

LLVM

12,747

233

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ")", ":", "X86GenSubtargetInfo", "(", "TT", ","...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86Subtarget24

X86Subtarget

X86

CPU

LLVM

12,748

314

1

[]

[ "<s>", "int", "rs6000_loop_align", "(", "rtx", "label", ")", "{", "basic_block", "bb", ";", "int", "ninsns", ";", "if", "(", "!", "can_override_loop_align", ")", "return", "align_loops_log", ";", "bb", "=", "BLOCK_FOR_INSN", "(", "label", ")", ";", "ninsns",...

[ "Implement", "LOOP_ALIGN", "." ]

[ "rs6000", "4", "8", "5" ]

rs60005

rs6000_loop_align

rs6000

CPU

GCC

12,749

81

1

[]

[ "<s>", "bool", "isCheapToSpeculateCtlz", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]

[ "VE" ]

VEISelLowering

isCheapToSpeculateCtlz

VE

CPU

LLVM

12,750

11

1

[]

[ "<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "Base", ".", "Reg", "=", "Reg", ";", "}", "</s>" ]

[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]

[ "Mips", "\"Invalid base register access!\"" ]

MipsFastISel

setReg

Mips

CPU

LLVM

12,751

23

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool",...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]

ARMSelectionDAGInfo39

EmitTargetCodeForMemset

ARM

CPU

LLVM

12,752

365

1

[]

[ "<s>", "bool", "WebAssemblyAsmTypeCheck", "::", "getGlobal", "(", "SMLoc", "ErrorLoc", ",", "const", "MCInst", "&", "Inst", ",", "wasm", "::", "ValType", "&", "Type", ")", "{", "const", "MCSymbolRefExpr", "*", "SymRef", ";", "if", "(", "getSymRef", "(", "E...

[ "Get", "the", "Init", "value", "of", "the", "specified", "global", "variable", "." ]

[ "WebAssembly", "WebAssembly", "wasm::ValType", "wasm::WASM_SYMBOL_TYPE_DATA", "wasm::WASM_SYMBOL_TYPE_GLOBAL", "wasm::ValType", "wasm::WASM_SYMBOL_TYPE_FUNCTION", "wasm::WASM_SYMBOL_TYPE_DATA", "wasm::ValType", "wasm::ValType", "\"symbol \"", "\" missing .globaltype\"" ]

WebAssemblyAsmTypeCheck (2)

getGlobal

WebAssembly

Virtual ISA

LLVM

12,753

177

1

[]

[ "<s>", "tree", "function_resolver", "::", "get_vector_type", "(", "type_suffix_index", "type", ")", "{", "return", "acle_vector_types", "[", "0", "]", "[", "type_suffixes", "[", "type", "]", ".", "vector_type", "]", ";", "}", "</s>" ]

[ "Return", "the", "vector", "type", "associated", "with", "type", "suffix", "TYPE", "." ]

[ "aarch64", "0" ]

aarch64-sve-builtins

get_vector_type

aarch64

CPU

GCC

12,754

24

1

[]

[ "<s>", "void", "WebAssemblyTargetELFStreamer", "::", "emitIndIdx", "(", "const", "MCExpr", "*", "Value", ")", "{", "llvm_unreachable", "(", "\".indidx encoding not yet implemented\"", ")", ";", "}", "</s>" ]

[ ".indidx" ]

[ "WebAssembly", "WebAssembly", "\".indidx encoding not yet implemented\"" ]

WebAssemblyTargetStreamer10

emitIndIdx

WebAssembly

Virtual ISA

LLVM

12,755

17

1

[]

[ "<s>", "const", "LegalizerInfo", "*", "RISCVSubtarget", "::", "getLegalizerInfo", "(", ")", "const", "{", "return", "Legalizer", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Expose", "LegalizerInfo", "so", "the", "clients", "can", "re-use", "." ]

[ "RISCV", "RISCV" ]

RISCVSubtarget

getLegalizerInfo

RISCV

CPU

LLVM

12,756

18

1

[]

[ "<s>", "const", "AAPSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AAP", "AAP" ]

AAPTargetMachine

getSubtargetImpl

AAP

MPU

LLVM

12,757

18

1

[]

[ "<s>", "bool", "WebAssemblyInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", "&&", "\"Expected a flag and a condition expression\""...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "WebAssembly", "WebAssembly", "2", "\"Expected a flag and a condition expression\"", "1", "1", "1", "WebAssembly::EXCEPT_REFRegClass" ]

WebAssemblyInstrInfo17

reverseBranchCondition

WebAssembly

Virtual ISA

LLVM

12,758

118

1

[]

[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "hasHardQuad", "=", "Subtarget", "->", "hasHardQuad", "(", ")", ";", "bool", "is64Bit", "=", "Subtarget", "->", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Sparc", "Sparc", "\"Should not custom lower this!\"", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::FP_TO_SINT", "ISD::SINT_TO_FP", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::VASTART", "ISD::VAARG", "ISD:...

SparcISelLowering87

LowerOperation

Sparc

CPU

LLVM

12,759

483

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MIPS DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"MIPS DAG->DAG Pattern Instruction Selection\"" ]

MipsISelDAGToDAG13

getPassName

Mips

CPU

LLVM

12,760

11

1

[]

[ "<s>", "ARCTargetMachine", "::", "ARCTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...

[ "ARCTargetMachine", "ctor", "-", "Create", "an", "ILP32", "architecture", "model", "." ]

[ "ARC", "ARC", "ARC", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i32:32:32-\"", "\"f32:32:32-i64:32-f64:32-a:0:32-n32\"" ]

ARCTargetMachine10

ARCTargetMachine

ARC

MPU

LLVM

12,761

121

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]

X86InstrInfo10

storeRegToStackSlot

X86

CPU

LLVM

12,762

166

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "{", "return", "Kind", "==", "k_Mem", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "MSP430" ]

MSP430AsmParser

isMem

MSP430

MPU

LLVM

12,763

12

1

[]

[ "<s>", "BitVector", "JVMRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "resRegs", "(", "getNumRegs", "(", ")", ")", ";", "return", "resRegs", ".", "set", "(", ")", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "JVM", "JVM" ]

JVMRegisterInfo

getReservedRegs

JVM

Virtual ISA

LLVM

12,764

28

1

[]

[ "<s>", "const", "char", "*", "output_cbcond", "(", "rtx", "op", ",", "rtx", "dest", ",", "rtx_insn", "*", "insn", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "XEXP", "(", "op", ",", "0", ")", ")", ";", "enum", "rtx_code", "code", "=", "...

[ "Return", "the", "string", "to", "output", "a", "compare", "and", "branch", "instruction", "to", "DEST", ".", "DEST", "is", "the", "destination", "insn", "(", "i.e", ".", "the", "label", ")", ",", "INSN", "is", "the", "source", ",", "and", "OP", "is", ...

[ "sparc", "0", "64", "4", "2", "\"ne\"", "\"e\"", "\"ge\"", "\"g\"", "\"le\"", "\"l\"", "\"cc\"", "\"gu\"", "\"leu\"", "\"cs\"", "1", "260000", "260000", "0", "\"c%cb%s\\t%%1, %%2, .+16\\n\\tnop\\n\\tb\\t%%3\\n\\tnop\"", "\"c%cb%s\\t%%1, %%2, .+16\\n\\tnop\\n\\tba,pt\\t%%%%xcc...

sparc

output_cbcond

sparc

CPU

GCC

12,765

314

1

[]

[ "<s>", "int", "SystemZTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "int", "Cost", "=", "getVectorIntrinsicInstrCost", "(", "ICA", ".", "getID", "(", ")", "...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "SystemZ", "SystemZ", "1" ]

SystemZTargetTransformInfo

getIntrinsicInstrCost

SystemZ

CPU

LLVM

12,766

55

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "emitBasicBlockEnd", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "AsmPrinter", "::", "emitBasicBlockEnd", "(", "MBB", ")", ";", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "if", ...

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "at", "the", "end", "of", "a", "basic", "block", "." ]

[ "Mips", "Mips", "Mips" ]

MipsAsmPrinter

emitBasicBlockEnd

Mips

CPU

LLVM

12,767

41

1

[]

[ "<s>", "static", "bool", "ix86_frame_pointer_required", "(", "void", ")", "{", "if", "(", "cfun", "->", "machine", "->", "accesses_prev_frame", ")", "return", "true", ";", "if", "(", "SUBTARGET_FRAME_POINTER_REQUIRED", ")", "return", "true", ";", "if", "(", "T...

[ "Value", "should", "be", "nonzero", "if", "functions", "must", "have", "frame", "pointers", ".", "Zero", "means", "the", "frame", "pointer", "need", "not", "be", "set", "up", "(", "and", "parms", "may", "be", "accessed", "via", "the", "stack", "pointer", ...

[ "i386", "128" ]

i3865

ix86_frame_pointer_required

i386

CPU

GCC

12,768

92

1

[]

[ "<s>", "void", "set", "(", "size_type", "Idx", ")", "{", "V", ".", "set", "(", "Idx", ")", ";", "}", "</s>" ]

[ "Set", "the", "generated", "scalar", "V", "for", "Def", "and", "the", "given", "Instance", "." ]

[ "X86" ]

ImmutableGraph

set

X86

CPU

LLVM

12,769

15

1

[]

[ "<s>", "void", "BTFDebug", "::", "beginFunctionImpl", "(", "const", "MachineFunction", "*", "MF", ")", "{", "auto", "*", "SP", "=", "MF", "->", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "auto", "*", "Unit", "=", "SP", "->", "getUnit...

[ "Gather", "pre-function", "debug", "information", "." ]

[ "BPF", "\"Null section for Function Label\"", "\".text\"" ]

BTFDebug30

beginFunctionImpl

BPF

Virtual ISA

LLVM

12,770

316

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "bool", "InEpilogue", ")", "const", "{", "bool", "isSub", "=", "NumBytes", ...

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

[ "X86", "X86", "0", "1LL", "31", "1", "0", "X86::RAX", "X86::EAX", "X86::MOV64ri", "X86::MOV32ri", "3", "0", "8", "4", "X86::RAX", "X86::EAX", "X86::PUSH64r", "X86::PUSH32r", "X86::POP64r", "X86::POP32r" ]

X86FrameLowering103

emitSPUpdate

X86

CPU

LLVM

12,771

417

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "ModulePass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "SPIRV" ]

SPIRVPreTranslationLegalizer

getAnalysisUsage

SPIRV

Virtual ISA

LLVM

12,772

18

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "AVR" ]

AVRAsmBackend

relaxInstruction

AVR

MPU

LLVM

12,773

21

1

[]

[ "<s>", "static", "int", "rs6000_hard_regno_mode_ok_uncached", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "int", "last_regno", "=", "regno", "+", "rs6000_hard_regno_nregs", "[", "mode", "]", "[", "regno", "]", "-", "1", ";", "if", "(", "COMPL...

[ "Value", "is", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]

[ "rs6000", "1", "1", "0", "16", "0", "2", "0", "1", "1", "1", "1", "1", "0" ]

rs60007

rs6000_hard_regno_mode_ok_uncached

rs6000

CPU

GCC

12,774

360

1

[]

[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeFloatZero", "(", "const", "ConstantFP", "*", "CF", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "CF", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "0", ";", "bool",...

[ "Emit", "the", "floating-point", "constant", "+0.0", "in", "a", "register", "using", "target-", "specific", "logic", "." ]

[ "X86", "X86", "0", "0", "0", "MVT::f32", "X86", "X86::AVX512_FsFLD0SS", "X86::FsFLD0SS", "X86::LD_Fp032", "MVT::f64", "X86", "X86::AVX512_FsFLD0SD", "X86::FsFLD0SD", "X86::LD_Fp064", "MVT::f80", "0" ]

X86FastISel102

fastMaterializeFloatZero

X86

CPU

LLVM

12,775

166

1

[]

[ "<s>", "void", "tilegx_compute_pcrel_plt_address", "(", "rtx", "result", ",", "rtx", "addr", ")", "{", "rtx", "text_label_symbol", "=", "tilegx_text_label_symbol", "(", ")", ";", "rtx", "text_label_rtx", "=", "tilegx_text_label_rtx", "(", ")", ";", "rtx", "temp", ...

[ "Returns", "a", "register", "that", "points", "to", "the", "plt", "entry", "of", "ADDR", ",", "a", "symbolic", "address", ",", "by", "computing", "its", "address", "relative", "to", "tilegx_text_label_symbol", "." ]

[ "tilegx" ]

tilegx

tilegx_compute_pcrel_plt_address

tilegx

VLIW

GCC

12,776

162

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isKnownNeverNaNForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "bool", "SNaN", ",", "unsigned", "Depth", ")", "const", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "A...

[ "If", "SNaN", "is", "false", ",", "." ]

[ "AMDGPU", "SI", "AMDGPUISD::CLAMP", "0", "1", "AMDGPU" ]

SIISelLowering (2)3

isKnownNeverNaNForTargetNode

AMDGPU

GPU

LLVM

12,777

80

1

[]

[ "<s>", "DecodeStatus", "PatmosDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&", ...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Patmos", "Patmos", "0", "31", "1", "31", "Patmos", "4", "1ULL", "63", "32", "Patmos" ]

PatmosDisassembler

getInstruction

Patmos

VLIW

LLVM

12,778

228

1

[]

[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", ...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "RI5CY", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVIW", "RISCVISD::GORCIW", "RISCVISD::FSLW", "RISCVISD::FSRW", "33", "RISCVISD::VMV_X_S", "0", "1", "0"...

RISCVISelLowering

ComputeNumSignBitsForTargetNode

RI5CY

CPU

LLVM

12,779

151

1

[]

[ "<s>", "void", "M68kInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DstReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "M68k", "M68k", "0", "M68k::XR32RegClass", "M68k::MOV32rr", "M68k::XR16RegClass", "M68k::MOV16rr", "M68k::DR8RegClass", "M68k::MOV8dd", "M68k::DR8RegClass", "M68k::XR16RegClass", "M68k::MOVXd16d8", "M68k::XR32RegClass", "M68k::MOVXd32d8", "M68k::XR16RegClass", "M68k::XR32RegClass", "...

M68kInstrInfo (2)

copyPhysReg

M68k

MPU

LLVM

12,780

418

1

[]

[ "<s>", "static", "bool", "operands_ok_ldd_std", "(", "rtx", "rt", ",", "rtx", "rt2", ",", "HOST_WIDE_INT", "offset", ")", "{", "unsigned", "int", "t", ",", "t2", ";", "if", "(", "!", "reload_completed", ")", "return", "true", ";", "if", "(", "!", "(", ...

[ "Checks", "whether", "the", "operands", "are", "valid", "for", "use", "in", "an", "LDD/STD", "instruction", ".", "Assumes", "that", "RT", ",", "and", "RT2", "are", "REG", ".", "This", "is", "guaranteed", "by", "the", "patterns", ".", "Assumes", "that", "...

[ "arc", "1", "0x03", "1", "3", "0", "0x03", "1", "2", "0", "1" ]

arc

operands_ok_ldd_std

arc

MPU

GCC

12,781

133

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "TPC" ]

TPCAsmParser

getEndLoc

TPC

Virtual ISA

LLVM

12,782

11

1

[]

[ "<s>", "const", "TargetFrameLowering", "::", "SpillSlot", "*", "AMDGPUFrameLowering", "::", "getCalleeSavedSpillSlots", "(", "unsigned", "&", "NumEntries", ")", "const", "{", "NumEntries", "=", "0", ";", "return", "nullptr", ";", "}", "</s>" ]

[ "getCalleeSavedSpillSlots", "-", "This", "method", "returns", "a", "pointer", "to", "an", "array", "of", "pairs", ",", "that", "contains", "an", "entry", "for", "each", "callee", "saved", "register", "that", "must", "be", "spilled", "to", "a", "particular", ...

[ "AMDGPU", "AMDGPU", "0" ]

AMDGPUFrameLowering (2)

getCalleeSavedSpillSlots

AMDGPU

GPU

LLVM

12,783

23

1

[]

[ "<s>", "static", "bool", "rs6000_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "TARGET_ELF", "&&", "tls_referenced_p", "(", "x", ")", ")", "return", "false", ";", "return", "(", "(", "GET_CODE", "(", "x", ")", ...

[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", ".", "On", "the", "RS/6000", ",", "all", "integer", "constants", "are", "acceptable", ",", "most", "wo", "n't", "be", "valid", "for", "particular", "insns", ",", "though", ".", "Only", "easy", "FP", "constants", "ar...

[ "rs6000" ]

rs60004

rs6000_legitimate_constant_p

rs6000

CPU

GCC

12,784

72

1

[]

[ "<s>", "static", "rtx_insn", "*", "s390_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", ",", "vec", "<", "rtx", ">", "&", "inputs", ",", "vec", "<", "machine_mode", ">", "&", "input_modes", ",", "vec", "<", "const", "char", "*", ">", "&"...

[ "Implement", "TARGET_MD_ASM_ADJUST", "hook", "in", "order", "to", "fix", "up", "``", "f", "''", "constraints", "when", "long", "doubles", "are", "stored", "in", "vector", "registers", "." ]

[ "s390", "0", "0", "0" ]

s3901

s390_md_asm_adjust

s390

MPU

GCC

12,785

365

1

[]

[ "<s>", "void", "X86TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "X86RegisterInfo", "*", "TRI", "=", "Subtarget"...

[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]

[ "X86", "X86", "X86", "X86::GR64RegClass", "X86::GR64RegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]

X86ISelLowering (2)8

insertCopiesSplitCSR

X86

CPU

LLVM

12,786

251

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", "=", "nullptr", ")", "const", "{", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "\"register: \"", "<<", "printReg", "(", "Contents", ".", "R",...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "RI5CY", "\"register: \"", "\"immediate: \"" ]

SNITCHFrepLoops

print

RI5CY

CPU

LLVM

12,787

66

1

[]

[ "<s>", "bool", "prepare_move_operands", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "if", "(", "1", ")", "{", "if", "(", "!", "TARGET_NO_SDATA_SET", "&&", "small_data_pattern", "(", "operands", "[", "0", "]", ",", "Pmode", ")", ")...

[ "Prepare", "operands", "for", "a", "move", "define_expand", "in", "MODE", "." ]

[ "arc", "1", "0", "0", "0", "1", "0", "1", "1", "1", "0", "1", "1", "0", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "1", "1", "1" ]

arc4

prepare_move_operands

arc

MPU

GCC

12,788

407

1

[]

[ "<s>", "scalar_chain", "::", "scalar_chain", "(", "enum", "machine_mode", "smode_", ",", "enum", "machine_mode", "vmode_", ")", "{", "smode", "=", "smode_", ";", "vmode", "=", "vmode_", ";", "chain_id", "=", "++", "max_id", ";", "if", "(", "dump_file", ")"...

[ "Initialize", "new", "chain", "." ]

[ "i386", "\"Created a new instruction chain #%d\\n\"", "0", "0" ]

i386-features1

scalar_chain

i386

CPU

GCC

12,789

89

1

[]

[ "<s>", "bool", "cris_bdap_index_p", "(", "const_rtx", "x", ",", "bool", "strict", ")", "{", "return", "(", "(", "MEM_P", "(", "x", ")", "&&", "GET_MODE", "(", "x", ")", "==", "SImode", "&&", "cris_base_or_autoincr_p", "(", "XEXP", "(", "x", ",", "0", ...

[ "True", "if", "X", "is", "a", "valid", "(", "register", ")", "index", "for", "BDAP", ",", "i.e", ".", "[", "Rs", "]", ".S", "or", "[", "Rs+", "]", ".S", "." ]

[ "cris", "0", "0", "0", "0", "0", "0" ]

cris

cris_bdap_index_p

cris

MPU

GCC

12,790

102

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createAMDGPUConvertToISAPass", "(", "*", "TM", ")", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "R600", "SI" ]

AMDGPUTargetMachine13

addPreRegAlloc

R600

GPU

LLVM

12,791

69

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "X86", "X86", "0", "1", "0", "0", "0" ]

X86AsmPrinter58

PrintAsmOperand

X86

CPU

LLVM

12,792

351

1

[]

[ "<s>", "SparcTargetLowering", "::", "ConstraintType", "SparcTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "Sparc", "Sparc", "Sparc", "1", "0" ]

SparcISelLowering7

getConstraintType

Sparc

CPU

LLVM

12,793

61

1

[]

[ "<s>", "void", "Z80oldFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "Z80old", "Z80old", "0", "0x80", "1" ]

Z80oldFrameLowering

processFunctionBeforeFrameFinalized

Z80old

MPU

LLVM

12,794

62

1

[]

[ "<s>", "static", "void", "cris_asm_output_mi_thunk", "(", "FILE", "*", "stream", ",", "tree", "thunkdecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", "ATTRIBUTE_UNUSED", ",", "tree", "funcdecl", ")", "{", "const", "char"...

[ "The", "ASM_OUTPUT_MI_THUNK", "worker", "." ]

[ "cris", "1", "0", "\"\\tadd%s \"", "\",$%s\\n\"", "0", "\"\\tsub%s \"", "\",$%s\\n\"", "\"\\tjump \"", "0", "0", "\"\\n\"" ]

cris

cris_asm_output_mi_thunk

cris

MPU

GCC

12,795

157

1

[]

[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "return", "(", "IsGlobalInSmallSectionImpl", "(", "GV", ",", "...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "Mips", "Mips" ]

MipsTargetObjectFile16

IsGlobalInSmallSection

Mips

CPU

LLVM

12,796

51

1

[]

[ "<s>", "void", "ia64_split_tmode_move", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "in", "[", "2", "]", ",", "out", "[", "2", "]", ",", "insn", ";", "rtx", "fixup", "[", "2", "]", ";", "bool", "dead", "=", "false", ";", "bool", "reversed"...

[ "Split", "a", "TImode", "or", "TFmode", "move", "instruction", "after", "reload", ".", "This", "is", "used", "by", "*", "movtf_internal", "and", "*", "movti_internal", "." ]

[ "ia64", "2", "2", "2", "1", "0", "1", "1", "0", "0", "0", "0", "0", "2", "0", "0", "1", "0", "1", "1", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "0", "0", "1", "1" ]

ia64

ia64_split_tmode_move

ia64

CPU

GCC

12,797

404

1

[]

[ "<s>", "const", "MCFixup", "*", "RISCVMCExpr", "::", "getPCRelHiFixup", "(", "const", "MCFragment", "*", "*", "DFOut", ")", "const", "{", "MCValue", "AUIPCLoc", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "AUIPCLoc", ",",...

[ "Get", "the", "corresponding", "PC-relative", "HI", "fixup", "that", "a", "VK_RISCV_PCREL_LO", "points", "to", ",", "and", "optionally", "the", "fragment", "containing", "it", "." ]

[ "RI5CY", "RISCV", "0", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::fixup_riscv_pcrel_hi20" ]

RISCVMCExpr

getPCRelHiFixup

RI5CY

CPU

LLVM

12,798

225

1

[]

[ "<s>", "bool", "GCNSubtarget", "::", "zeroesHigh16BitsOfDest", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "AMDGPU", "::", "V_CVT_F16_F32_e32", ":", "case", "AMDGPU", "::", "V_CVT_F16_F32_e64", ":", "case", "AMDGPU", ...

[ "Returns", "if", "the", "result", "of", "this", "instruction", "with", "a", "16-bit", "result", "returned", "in", "a", "32-bit", "register", "implicitly", "zeroes", "the", "high", "16-bits", ",", "rather", "than", "preserve", "the", "original", "value", "." ]

[ "AMDGPU", "AMDGPU::V_CVT_F16_F32_e32", "AMDGPU::V_CVT_F16_F32_e64", "AMDGPU::V_CVT_F16_U16_e32", "AMDGPU::V_CVT_F16_U16_e64", "AMDGPU::V_CVT_F16_I16_e32", "AMDGPU::V_CVT_F16_I16_e64", "AMDGPU::V_RCP_F16_e64", "AMDGPU::V_RCP_F16_e32", "AMDGPU::V_RSQ_F16_e64", "AMDGPU::V_RSQ_F16_e32", "AMDGPU::V...

AMDGPUSubtarget105

zeroesHigh16BitsOfDest

AMDGPU

GPU

LLVM

12,799

465

1

[]