docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Global Variable Resolver\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TPC", "\"Global Variable Resolver\"" ]	GlobalResolver	getPassName	TPC	Virtual ISA	LLVM	12,800	11	1	[]
[ "<s>", "bool", "SIDebuggerInsertNops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "debug...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::S_NOP", "0" ]	SIDebuggerInsertNops4	runOnMachineFunction	AMDGPU	GPU	LLVM	12,801	189	1	[]
[ "<s>", "void", "BPFAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "if", "(", "!", "BTF", "\|\|", "!", "BTF", "->", "InstLower", "(", "MI", ",", "TmpInst", ")", ")", "{", "BPFMCInstLower", ...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "BPF", "BPF", "BPF" ]	BPFAsmPrinter17	emitInstruction	BPF	Virtual ISA	LLVM	12,802	58	1	[]
[ "<s>", "const", "MCFixup", "*", "RISCVMCExpr", "::", "getPCRelHiFixup", "(", ")", "const", "{", "MCValue", "AUIPCLoc", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "AUIPCLoc", ",", "nullptr", ",", "nullptr", ")", ")", "r...	[ "Get", "the", "corresponding", "PC-relative", "HI", "fixup", "that", "a", "VK_RISCV_PCREL_LO", "points", "to", ",", "and", "optionally", "the", "fragment", "containing", "it", "." ]	[ "RISCV", "RISCV", "0", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_pcrel_hi20" ]	RISCVMCExpr17	getPCRelHiFixup	RISCV	CPU	LLVM	12,803	201	1	[]
[ "<s>", "int", "short_memory_operand", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "memory_operand", "(", "x", ",", "mode", ")", ")", "return", "0", ";", "return", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")...	[ "Return", "1", "if", "OP", "is", "a", "valid", "operand", "for", "a", "`", "short", "'", "memory", "reference", "insn", "." ]	[ "stormy16", "0", "0" ]	stormy16	short_memory_operand	stormy16	CPU	GCC	12,804	39	1	[]
[ "<s>", "unsigned", "SITargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT"...	[ "Certain", "targets", "such", "as", "MIPS", "require", "that", "some", "types", "such", "as", "vectors", "are", "always", "broken", "down", "into", "scalars", "in", "some", "contexts", "." ]	[ "AMDGPU", "SI", "AMDGPU", "16", "MVT::v2i16", "MVT::v2f16", "1", "2", "32", "16", "MVT::i16", "16", "32", "MVT::i32", "32", "MVT::i32", "31", "32" ]	SIISelLowering10	getVectorTypeBreakdownForCallingConv	AMDGPU	GPU	LLVM	12,805	262	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "getTargetNode", "(", "ConstantPoolSDNode", "*", "N", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flag", ")", "const", "{", "return", "DAG", ".", "getTargetConstantPool", "(", "N", "->", ...	[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]	[ "Mips", "Mips" ]	MipsISelLowering107	getTargetNode	Mips	CPU	LLVM	12,806	50	1	[]
[ "<s>", "static", "void", "cirrus_reorg", "(", "rtx", "first", ")", "{", "enum", "attr_cirrus", "attr", ";", "rtx", "body", "=", "PATTERN", "(", "first", ")", ";", "rtx", "t", ";", "int", "nops", ";", "if", "(", "GET_CODE", "(", "first", ")", "==", ...	[ "Cirrus", "reorg", "for", "invalid", "instruction", "combinations", "." ]	[ "arm", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "1", "1", "0" ]	arm3	cirrus_reorg	arm	CPU	GCC	12,807	448	1	[]
[ "<s>", "bool", "pdp11_secondary_memory_needed", "(", "reg_class_t", "c1", ",", "reg_class_t", "c2", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "int", "fromfloat", "=", "(", "c1", "==", "LOAD_FPU_REGS", "\|\|", "c1", "==", "NO_LOAD_FPU_REGS", "\|\|", ...	[ "Implement", "TARGET_SECONDARY_MEMORY_NEEDED", ".", "The", "answer", "is", "yes", "if", "we", "'re", "going", "between", "general", "register", "and", "FPU", "registers", ".", "The", "mode", "does", "n't", "matter", "in", "making", "this", "check", "." ]	[ "pdp11" ]	pdp114	pdp11_secondary_memory_needed	pdp11	MPU	GCC	12,808	56	1	[]
[ "<s>", "MCSection", "", "LanaiTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "unsigned", "&", "Align", ",", "const", "GlobalObject", "*", "GO", ")",...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "Lanai", "Lanai" ]	LanaiTargetObjectFile6	getSectionForConstant	Lanai	CPU	LLVM	12,809	59	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "Mips" ]	MipsAsmBackend19	relaxInstruction	Mips	CPU	LLVM	12,810	15	1	[]
[ "<s>", "void", "BPFMIPreEmitChecking", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "TRI", "=", "MF", "->", "getSubtarget", "<", "BPFSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", ...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "BPF", "BPF", "BPF", "\"* BPF PreEmit checking pass *\\n\\n\"" ]	BPFMIChecking	initialize	BPF	Virtual ISA	LLVM	12,811	40	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"2003f Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "F2003f", "\"2003f Assembly Printer\"" ]	F2003fAsmPrinter	getPassName	F2003f	CPU	LLVM	12,812	11	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseOffs", "<=", "-", "(", "1LL", "<<", "13", ")", "\|\|"...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "Hexagon", "Hexagon", "1LL", "13", "1LL", "13", "1", "0", "0" ]	HexagonISelLowering83	isLegalAddressingMode	Hexagon	DSP	LLVM	12,813	94	1	[]
[ "<s>", "bool", "shouldInsertFencesForAtomic", "(", "const", "Instruction", "*", "I", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Helper", "functions", "for", "atomic", "operations", "." ]	[ "Sparc" ]	SparcISelLowering (2)2	shouldInsertFencesForAtomic	Sparc	CPU	LLVM	12,814	15	1	[]
[ "<s>", "static", "unsigned", "nvptx_process_pars", "(", "parallel", "*", "par", ")", "{", "if", "(", "nvptx_optimize", ")", "nvptx_optimize_inner", "(", "par", ")", ";", "unsigned", "inner_mask", "=", "par", "->", "mask", ";", "if", "(", "par", "->", "inne...	[ "Process", "the", "parallel", "PAR", "and", "all", "its", "contained", "parallels", ".", "We", "do", "everything", "but", "the", "neutering", ".", "Return", "mask", "of", "partitioned", "modes", "used", "within", "this", "parallel", "." ]	[ "nvptx", "0", "0", "0" ]	nvptx	nvptx_process_pars	nvptx	GPU	GCC	12,815	305	1	[]
[ "<s>", "static", "int", "s390_issue_rate", "(", "void", ")", "{", "if", "(", "s390_tune", "==", "PROCESSOR_2084_Z990", "\|\|", "s390_tune", "==", "PROCESSOR_2094_Z9_109", ")", "return", "3", ";", "return", "1", ";", "}", "</s>" ]	[ "The", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]	[ "s390", "3", "1" ]	s3903	s390_issue_rate	s390	MPU	GCC	12,816	24	1	[]
[ "<s>", "const", "char", "*", "AAPTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "case", "AAPISD", "::", "RET_FLAG", ":", "return", "\"AAPI...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "AAP", "AAP", "AAPISD::RET_FLAG", "\"AAPISD::RET_FLAG\"", "AAPISD::CALL", "\"AAPISD::CALL\"", "AAPISD::Wrapper", "\"AAPISD::Wrapper\"", "AAPISD::SELECT_CC", "\"AAPISD::SELECT_CC\"" ]	AAPISelLowering	getTargetNodeName	AAP	MPU	LLVM	12,817	56	1	[]
[ "<s>", "void", "ScheduleDAGPostRA", "::", "dumpSchedule", "(", ")", "const", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "begin", "(", ")", ",", "ME", "=", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "i...	[ "dump", "the", "scheduled", "Sequence", "." ]	[ "Patmos", "\"Debug Value\\n\"", "\"Missing SUnit\\n\"" ]	PatmosPostRAScheduler1	dumpSchedule	Patmos	VLIW	LLVM	12,818	78	1	[]
[ "<s>", "static", "rtx", "nds32_gen_dup_4_byte_to_word_value_aux", "(", "rtx", "value", ",", "rtx", "value4word", ")", "{", "gcc_assert", "(", "GET_MODE", "(", "value", ")", "==", "QImode", "\|\|", "CONST_INT_P", "(", "value", ")", ")", ";", "if", "(", "CONST_I...	[ "Auxiliary", "function", "for", "expand", "setmem", "pattern", "." ]	[ "nds32", "8", "16", "24", "0x8", "0xff", "0", "8", "0", "0", "16", "0" ]	nds32-memory-manipulation	nds32_gen_dup_4_byte_to_word_value_aux	nds32	CPU	GCC	12,819	260	1	[]
[ "<s>", "static", "void", "arc_initialize_trampoline", "(", "rtx", "tramp", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "emit_block_move", "(", "tramp", ",", ...	[ "With", "potentially", "multiple", "shared", "objects", "loaded", ",", "and", "multiple", "stacks", "present", "for", "multiple", "thereds", "where", "trampolines", "might", "reside", ",", "a", "simple", "range", "check", "will", "likely", "not", "suffice", "for...	[ "arc", "0", "8", "12", "0", "0" ]	arc	arc_initialize_trampoline	arc	MPU	GCC	12,820	96	1	[]
[ "<s>", "MachineBasicBlock", "*", "getBlock", "(", ")", "const", "{", "return", "Block", ";", "}", "</s>" ]	[ "getBlock", "-", "Return", "the", "current", "basic", "block", "." ]	[ "WebAssembly" ]	WebAssemblyFixIrreducibleControlFlow11	getBlock	WebAssembly	Virtual ISA	LLVM	12,821	11	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")"...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::TBA", "AMDGPU::TMA", "AMDGPU::TTMP0_TTMP1", "AMDGPU::TTMP2_TTMP3", "AMDGPU::TTMP4_TTMP5", "AMDGPU::TTMP6_TTMP7", "AMDGPU::TTMP8_TTMP9", "AMDGPU::TTMP10_TTMP11", "AMDGPU::SGPR_32RegClass", "AMDGPU::...	SIRegisterInfo69	getReservedRegs	AMDGPU	GPU	LLVM	12,822	378	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "const", "PPCSubtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "if", "("...	[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine68	createMachineScheduler	PowerPC	CPU	LLVM	12,823	45	1	[]
[ "<s>", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "-...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "\"After expanding ARM pseudo instructions.\"" ]	ARMExpandPseudoInsts (2)	runOnMachineFunction	ARM	CPU	LLVM	12,824	112	1	[]
[ "<s>", "static", "void", "rl78_reorg", "(", "void", ")", "{", "if", "(", "optimize", "<=", "0", ")", "split_all_insns", "(", ")", ";", "rl78_alloc_physical_registers", "(", ")", ";", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "\"...	[ "This", "is", "the", "top", "of", "the", "devritualization", "pass", "." ]	[ "rl78", "0", "\"\\n================DEVIRT:=AFTER=ALLOC=PHYSICAL=REGISTERS================\\n\"", "\"\\n================DEVIRT:=AFTER=PROPOGATION=============================\\n\"", "\"\\n======================================================================\\n\"", "1" ]	rl78	rl78_reorg	rl78	MPU	GCC	12,825	121	1	[]
[ "<s>", "static", "int", "gen_v9_scc", "(", "rtx", "dest", ",", "enum", "rtx_code", "compare_code", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "if", "(", "!", "TARGET_ARCH64", "&&", "(", "GET_MODE", "(", "x", ")", "==", "DImode", "\|\|", "GET_MODE", "(...	[ "This", "function", "is", "used", "for", "v9", "only", ".", "CODE", "is", "the", "code", "for", "an", "Scc", "'s", "comparison", ".", "OPERANDS", "[", "0", "]", "is", "the", "target", "of", "the", "Scc", "insn", ".", "OPERANDS", "[", "1", "]", "is"...	[ "sparc", "0", "1", "0", "1", "1" ]	sparc	gen_v9_scc	sparc	CPU	GCC	12,826	298	1	[]
[ "<s>", "FunctionType", "*", "getFunctionType", "(", "Module", "&", "M", ")", "const", "override", "{", "return", "FuncTy", ";", "}", "</s>" ]	[ "getFunctionType", "-", "InlineAsm", "'s", "are", "always", "pointers", "to", "functions", "." ]	[ "AMDGPU" ]	AMDGPULibFunc (2)	getFunctionType	AMDGPU	GPU	LLVM	12,827	15	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "insertSelect", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ","...	[ "Insert", "a", "select", "instruction", "into", "MBB", "before", "I", "that", "will", "copy", "TrueReg", "to", "DstReg", "when", "Cond", "is", "true", ",", "and", "FalseReg", "to", "DstReg", "when", "Cond", "is", "false", "." ]	[ "X86", "X86", "1", "\"Invalid Cond array\"", "X86::CondCode", "0", "8" ]	X86InstrInfo	insertSelect	X86	CPU	LLVM	12,828	146	1	[]
[ "<s>", "static", "void", "addarg", "(", "const", "char", "", "str", ")", "{", "int", "i", ";", "if", "(", "++", "comp_arg_index", ">=", "comp_arg_max", ")", "{", "const", "char", "", "", "new_comp_args", "=", "(", "const", "char", "", "*", ")", ...	[ "Append", "STR", "to", "the", "command", "line", "to", "invoke", "the", "linker", ".", "Expand", "the", "line", "as", "necessary", "to", "accommodate", "." ]	[ "alpha", "1000", "0", "1000" ]	vms-cc1	addarg	alpha	MPU	GCC	12,829	95	1	[]
[ "<s>", "void", "dump", "(", ")", "{", "print", "(", "dbgs", "(", ")", ")", ";", "}", "</s>" ]	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "AMDGPU" ]	SIInsertWaitcnts	dump	AMDGPU	GPU	LLVM	12,830	13	1	[]
[ "<s>", "void", "printCustom", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "OS", "<<", "\"MisalignedCrash\"", ";", "}", "</s>" ]	[ "Implement", "printing", "for", "PseudoSourceValue", "." ]	[ "Hexagon", "\"MisalignedCrash\"" ]	HexagonInstrInfo14	printCustom	Hexagon	DSP	LLVM	12,831	15	1	[]
[ "<s>", "void", "Z80AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "Z80MCInstLower", "MCInstLowering", "(", "", "MF", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Z80", "Z80", "Z80" ]	Z80MCInstLower1	EmitInstruction	Z80	MPU	LLVM	12,832	42	1	[]
[ "<s>", "const", "RegisterBankInfo", "*", "getRegBankInfo", "(", ")", "const", "override", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]	[ "X86" ]	X86Subtarget24	getRegBankInfo	X86	CPU	LLVM	12,833	17	1	[]
[ "<s>", "static", "int", "tilegx_mode_rep_extended", "(", "scalar_int_mode", "mode", ",", "scalar_int_mode", "mode_rep", ")", "{", "if", "(", "mode", "==", "SImode", "&&", "mode_rep", "==", "DImode", ")", "return", "SIGN_EXTEND", ";", "return", "UNKNOWN", ";", ...	[ "Implement", "TARGET_MODE_REP_EXTENDED", "." ]	[ "tilegx" ]	tilegx	tilegx_mode_rep_extended	tilegx	VLIW	GCC	12,834	28	1	[]
[ "<s>", "bool", "arc_lra_p", "(", "void", ")", "{", "return", "arc_lra_flag", ";", "}", "</s>" ]	[ "Return", "true", "if", "we", "use", "LRA", "instead", "of", "reload", "pass", "." ]	[ "arc" ]	arc	arc_lra_p	arc	MPU	GCC	12,835	10	1	[]
[ "<s>", "static", "int", "compute_clrmem_length", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "unsigned", "int", "align", "=", "INTVAL", "(", "XEXP", "(", "XVECEXP", "(", "pat", ",", "0", ",", "4", ")",...	[ "Count", "the", "number", "of", "insns", "necessary", "to", "handle", "this", "block", "move", ".", "Basic", "structure", "is", "the", "same", "as", "emit_block_move", ",", "except", "that", "we", "count", "insns", "rather", "than", "emit", "them", "." ]	[ "pa", "0", "4", "0", "0", "3", "0", "0", "8", "4", "8", "4", "4", "2", "0", "2", "0", "4" ]	pa	compute_clrmem_length	pa	CPU	GCC	12,836	141	1	[]
[ "<s>", "void", "sh_cpu_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "builtin_define", "(", "\"__sh__\"", ")", ";", "builtin_assert", "(", "\"cpu=sh\"", ")", ";", "builtin_assert", "(", "\"machine=sh\"", ")", ";", "switch", "(", "(", "int", ")", ...	[ "Implement", "the", "TARGET_CPU_CPP_BUILTINS", "macro" ]	[ "sh", "\"__sh__\"", "\"cpu=sh\"", "\"machine=sh\"", "\"__sh1__\"", "\"__SH1__\"", "\"__sh2__\"", "\"__SH2__\"", "\"__SH2E__\"", "\"__SH2A__\"", "\"__SH2A_SINGLE__\"", "\"__SH2A_DOUBLE__\"", "\"__SH2A_SINGLE_ONLY__\"", "\"__SH2A_NOFPU__\"", "\"__sh3__\"", "\"__SH3__\"", "\"__SH4_NOFPU...	sh-c4	sh_cpu_cpp_builtins	sh	CPU	GCC	12,837	303	1	[]
[ "<s>", "StringRef", "RISCVMCExpr", "::", "getVariantKindName", "(", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid ELF symbol kind\"", ")", ";", "case", "VK_RISCV_LO", ":", "return", "\"lo\"", ...	[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]	[ "RISCV", "RISCV", "\"Invalid ELF symbol kind\"", "RISCV", "\"lo\"", "RISCV", "\"hi\"", "RISCV", "\"pcrel_lo\"", "RISCV", "\"pcrel_hi\"", "RISCV", "\"got_pcrel_hi\"" ]	RISCVMCExpr13	getVariantKindName	RISCV	CPU	LLVM	12,838	53	1	[]
[ "<s>", "void", "LEGAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "isPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "4", ";", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "LEG", "LEG", "4", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	LEGAsmBackend	applyFixup	LEG	CPU	LLVM	12,839	107	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "areLoadsFromSameBasePtr", "(", "SDNode", "", "Load1", ",", "SDNode", "", "Load2", ",", "int64_t", "&", "Offset1", ",", "int64_t", "&", "Offset2", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb1Only", "(",...	[ "areLoadsFromSameBasePtr", "-", "This", "is", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "if", "two", "loads", "are", "loading", "from", "the", "same", "base", "address", "." ]	[ "ARM", "ARM", "ARM::LDRi12", "ARM::LDRBi12", "ARM::LDRD", "ARM::LDRH", "ARM::LDRSB", "ARM::LDRSH", "ARM::VLDRD", "ARM::VLDRS", "ARM::t2LDRi8", "ARM::t2LDRDi8", "ARM::t2LDRSHi8", "ARM::t2LDRi12", "ARM::t2LDRSHi12", "ARM::LDRi12", "ARM::LDRBi12", "ARM::LDRD", "ARM::LDRH", "ARM::L...	ARMBaseInstrInfo (2)1	areLoadsFromSameBasePtr	ARM	CPU	LLVM	12,840	339	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", "->", "getTargetLowering", ...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "ARM", "ARM" ]	ARMTargetMachine100	addPreISel	ARM	CPU	LLVM	12,841	37	1	[]
[ "<s>", "void", "erase", "(", "SDNode", "", "N", ")", "{", "auto", "F", "=", "Refs", ".", "find", "(", "N", ")", ";", "if", "(", "F", "!=", "Refs", ".", "end", "(", ")", ")", "", "F", "->", "second", "=", "nullptr", ";", "}", "</s>" ]	[ "erase", "-", "Erases", "an", "element", "identified", "by", "Key", ",", "if", "it", "exists", "." ]	[ "Hexagon" ]	HexagonISelDAGToDAGHVX11	erase	Hexagon	DSP	LLVM	12,842	36	1	[]
[ "<s>", "bool", "AMDGPUInstrInfo", "::", "isSafeToMoveRegClassDefs", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "isSafeToMoveRegClassDefs", "-", "Return", "true", "if", "it", "'s", "safe", "to", "move", "a", "machine", "instruction", "that", "defines", "the", "specified", "register", "class", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUInstrInfo	isSafeToMoveRegClassDefs	AMDGPU	GPU	LLVM	12,843	16	1	[]
[ "<s>", "static", "bool", "const_load_sequence_p", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx", "insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "!", "insn_entry", "[", "uid", "]", ".", "is_swap", "\|\|", "ins...	[ "Return", "TRUE", "if", "insn", "is", "a", "swap", "fed", "by", "a", "load", "from", "the", "constant", "pool", "." ]	[ "rs6000", "0", "0", "0", "0", "0", "0" ]	rs6000-p8swap2	const_load_sequence_p	rs6000	CPU	GCC	12,844	446	1	[]
[ "<s>", "unsigned", "LanaiInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "Lanai", "::", "SW_RI", ")", "if", "(", "MI", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Lanai", "Lanai", "Lanai::SW_RI", "0", "1", "1", "0", "0", "2", "0" ]	LanaiInstrInfo18	isStoreToStackSlot	Lanai	CPU	LLVM	12,845	96	1	[]
[ "<s>", "bool", "TVMContinuationsHoist", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "\"Before \"", "<<", "getPassName", "(", ")", "<<", "'\\n'", ",", "nullptr"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TVM", "TVM", "\"Before \"", "TVM", "\"After \"", "\"No changes\\n\"" ]	TVMContinuationsHoist	runOnMachineFunction	TVM	Virtual ISA	LLVM	12,846	118	1	[]
[ "<s>", "bool", "AArch64LegalizerInfo", "::", "legalizeCustom", "(", "LegalizerHelper", "&", "Helper", ",", "MachineInstr", "&", "MI", ")", "const", "{", "MachineIRBuilder", "&", "MIRBuilder", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI"...	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "AArch64", "AArch64", "\"expected switch to return\"" ]	AArch64LegalizerInfo33	legalizeCustom	AArch64	CPU	LLVM	12,847	250	1	[]
[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterBan...	[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]	[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "1" ]	MipsRegisterBankInfo11	getInstrMapping	Mips	CPU	LLVM	12,848	119	1	[]
[ "<s>", "bool", "NVPTXImageOptimizer", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "InstrToDelete", ".", "clear", "(", ")", ";", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "NVPTX", "Intrinsic::nvvm_istypep_sampler", "Intrinsic::nvvm_istypep_surface", "Intrinsic::nvvm_istypep_texture", "0" ]	NVPTXImageOptimizer (2)1	runOnFunction	NVPTX	GPU	LLVM	12,849	233	1	[]
[ "<s>", "void", "TeakAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "TmpIn...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Teak", "Teak" ]	TeakAsmPrinter	EmitInstruction	Teak	DSP	LLVM	12,850	32	1	[]
[ "<s>", "StringRef", "RISCVMCExpr", "::", "getVariantKindName", "(", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid ELF symbol kind\"", ")", ";", "case", "VK_RISCV_LO", ":", "return", "\"lo\"", ...	[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]	[ "RISCV", "RISCV", "\"Invalid ELF symbol kind\"", "RISCV", "\"lo\"", "RISCV", "\"hi\"", "RISCV", "\"pcrel_lo\"", "RISCV", "\"pcrel_hi\"" ]	RISCVMCExpr (2)	getVariantKindName	RISCV	CPU	LLVM	12,851	47	1	[]
[ "<s>", "void", "addIRPasses", "(", ")", "override", "{", "addPass", "(", "createTGSIAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "Target...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "TGSI", "TGSI" ]	TGSITargetMachine	addIRPasses	TGSI	Virtual ISA	LLVM	12,852	34	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "Teak" ]	TeakAsmParser	isToken	Teak	DSP	LLVM	12,853	13	1	[]
[ "<s>", "tree", "function_resolver", "::", "finish_opt_n_resolution", "(", "unsigned", "int", "argno", ",", "unsigned", "int", "first_argno", ",", "type_suffix_index", "first_type", ",", "type_class_index", "expected_tclass", ",", "unsigned", "int", "expected_bits", ",",...	[ "Finish", "resolving", "a", "function", "whose", "final", "argument", "can", "be", "a", "vector", "or", "a", "scalar", ",", "with", "the", "function", "having", "an", "implicit", "``", "_n", "''", "suffix", "in", "the", "latter", "case", ".", "This", "``...	[ "aarch64", "\"passing %qT to argument %d of %qE, but its\"", "\" %qT form does not accept scalars\"", "1" ]	aarch64-sve-builtins	finish_opt_n_resolution	aarch64	CPU	GCC	12,854	147	1	[]
[ "<s>", "static", "void", "aarch64_init_bf16_types", "(", "void", ")", "{", "aarch64_bf16_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "aarch64_bf16_type_node", ")", "=", "16", ";", "SET_TYPE_MODE", "(", "aarch64_bf16_type_node", "...	[ "Initialize", "the", "backend", "REAL_TYPE", "type", "supporting", "bfloat", "types", "." ]	[ "aarch64", "16", "\"__bf16\"" ]	aarch64-builtins	aarch64_init_bf16_types	aarch64	CPU	GCC	12,855	52	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Always Inline Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"AMDGPU Always Inline Pass\"" ]	AMDGPUAlwaysInlinePass15	getPassName	R600	GPU	LLVM	12,856	13	1	[]
[ "<s>", "void", "cris_expand_return", "(", "bool", "on_stack", ")", "{", "emit_jump_insn", "(", "ret_rtx", ")", ";", "CRIS_ASSERT", "(", "cfun", "->", "machine", "->", "return_type", "!=", "CRIS_RETINSN_RET", "\|\|", "!", "on_stack", ")", ";", "CRIS_ASSERT", "(",...	[ "Expand", "a", "return", "insn", "(", "just", "one", "insn", ")", "marked", "as", "using", "SRP", "or", "stack", "slot", "depending", "on", "parameter", "ON_STACK", "." ]	[ "cris" ]	cris	cris_expand_return	cris	MPU	GCC	12,857	52	1	[]
[ "<s>", "bool", "ix86_memtag_can_tag_addresses", "(", ")", "{", "return", "ix86_lam_type", "!=", "lam_none", "&&", "TARGET_LP64", ";", "}", "</s>" ]	[ "Implement", "TARGET_MEMTAG_CAN_TAG_ADDRESSES", "." ]	[ "i386" ]	i3861	ix86_memtag_can_tag_addresses	i386	CPU	GCC	12,858	13	1	[]
[ "<s>", "void", "aarch64_asm_output_alias", "(", "FILE", "", "stream", ",", "const", "tree", "decl", ",", "const", "tree", "target", ")", "{", "const", "char", "", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", "...	[ "Implement", "ASM_OUTPUT_DEF_FROM_DECLS", ".", "Output", ".variant_pcs", "for", "aliases", "." ]	[ "aarch64", "0", "0" ]	aarch64	aarch64_asm_output_alias	aarch64	CPU	GCC	12,859	65	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "Cpu0" ]	Cpu0MCExpr	classof	Cpu0	CPU	LLVM	12,860	22	1	[]
[ "<s>", "bool", "c6x_valid_mask_p", "(", "HOST_WIDE_INT", "val", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "32", ";", "i", "++", ")", "if", "(", "!", "(", "val", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "1", "<...	[ "Return", "true", "if", "VAL", "is", "a", "mask", "valid", "for", "a", "clr", "instruction", "." ]	[ "c6x", "0", "32", "1", "32", "1", "32", "1" ]	c6x	c6x_valid_mask_p	c6x	VLIW	GCC	12,861	102	1	[]
[ "<s>", "static", "int", "sparc_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "int", "slotno", ",", "regno", ",", "padding", ";", "slotno", "=", "function_arg_slotno", "(",...	[ "For", "an", "arg", "passed", "partly", "in", "registers", "and", "partly", "in", "memory", ",", "this", "is", "the", "number", "of", "bytes", "of", "registers", "used", ".", "For", "args", "passed", "entirely", "in", "registers", "or", "entirely", "in", ...	[ "sparc", "1", "0", "1", "1", "1", "1", "1", "0" ]	sparc8	sparc_arg_partial_bytes	sparc	CPU	GCC	12,862	274	1	[]
[ "<s>", "rtx", "legitimize_tls_address", "(", "rtx", "x", ",", "rtx", "reg", ")", "{", "rtx", "dest", ",", "tp", ",", "label", ",", "labelno", ",", "sum", ",", "ret", ",", "eqv", ",", "addend", ";", "rtx_insn", "*", "insns", ";", "unsigned", "int", ...	[ "ADDR", "contains", "a", "thread-local", "SYMBOL_REF", ".", "Generate", "code", "to", "compute", "this", "(", "thread-local", ")", "address", "." ]	[ "arm", "1", "2", "1", "4", "8", "4", "2" ]	arm6	legitimize_tls_address	arm	CPU	GCC	12,863	474	1	[]
[ "<s>", "bool", "XCoreFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "XCore", "XCore", "XCore::LR", "XCore::R10", "\"LR & FP are always handled in emitEpilogue\"", "\"loadRegFromStackSlot didn't insert any code!\"" ]	XCoreFrameLowering (2)	restoreCalleeSavedRegisters	XCore	MPU	LLVM	12,864	221	1	[]
[ "<s>", "void", "TPCPassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createTPCHWWAGeneral", "(", ")", ")", ";", "TargetPassConfig", "::", "addMachineSSAOptimi...	[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]	[ "TPC", "TPC", "TPC", "TPC", "TPC" ]	TPCTargetMachine	addMachineSSAOptimization	TPC	Virtual ISA	LLVM	12,865	63	1	[]
[ "<s>", "void", "Note", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ")", "{", "return", "getParser", "(", ")", ".", "Note", "(", "L", ",", "Msg", ",", "Ranges", ")", ";", "}", ...	[ "Emit", "a", "note", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "ARM" ]	ARMAsmParser (2)5	Note	ARM	CPU	LLVM	12,866	35	1	[]
[ "<s>", "bool", "PPCAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "PowerPC", "PPC", "\"instruction use requires an option to be enabled\"", "\"unrecognized instruction mnemonic\"", "0ULL", "\"too few operands for instruction\"", "PPC", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]	PPCAsmParser51	MatchAndEmitInstruction	PowerPC	CPU	LLVM	12,867	182	1	[]
[ "<s>", "MachineInstr", "", "WebAssemblyInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "WebAssemblyFunctionInfo", "&", "MFI", "=", "*", "M...	[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyInstrInfo19	commuteInstructionImpl	WebAssembly	Virtual ISA	LLVM	12,868	95	1	[]
[ "<s>", "void", "WebAssemblyMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "WebAssembly", "WebAssembly", "\"Multi-byte opcodes not supported yet\"", "0", "0", "\"WebAssembly non-variable_ops don't use TSFlags\"", "WebAssembly::OPERAND_I32IMM", "WebAssembly::OPERAND_I64IMM", "WebAssemblyII::VariableOpIsImmediate", "WebAssemblyII::VariableOpImmediateIsLabel", "\"Unexpect...	WebAssemblyMCCodeEmitter20	encodeInstruction	WebAssembly	Virtual ISA	LLVM	12,869	507	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "AVRFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "AVRSubtarge...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "AVR", "AVR", "AVR", "AVR", "AVR", "AVR::R29R28", "0", "1", "\"Unsupported stack alignment\"", "AVR::SPREAD", "AVR::R31R30", "AVR::SP", "AVR::SUBIWRdK", "AVR::R31R30", "AVR::R31R30", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R31R30", "AVR::R31R30", "6", "AVR::ADIWRdK", "AVR::...	AVRFrameLowering	eliminateCallFramePseudoInstr	AVR	MPU	LLVM	12,870	441	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getPPCSubtarget", "(", ")", ".", "hasVSX", "(", ")", ")", "{", "initializePPCVSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertP...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine52	addPreRegAlloc	PowerPC	CPU	LLVM	12,871	47	1	[]
[ "<s>", "static", "unsigned", "int", "pa_hard_regno_nregs", "(", "unsigned", "int", "regno", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "return", "PA_HARD_REGNO_NREGS", "(", "regno", ",", "mode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]	[ "pa" ]	pa	pa_hard_regno_nregs	pa	CPU	GCC	12,872	23	1	[]
[ "<s>", "static", "tree", "rs6000_vector_type", "(", "const", "char", "*", "name", ",", "tree", "elt_type", ",", "unsigned", "num_elts", ")", "{", "tree", "result", "=", "build_vector_type", "(", "elt_type", ",", "num_elts", ")", ";", "result", "=", "build_va...	[ "Create", "a", "builtin", "vector", "type", "with", "a", "name", ".", "Taking", "care", "not", "to", "give", "the", "canonical", "type", "a", "name", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_vector_type	powerpcspe	CPU	GCC	12,873	44	1	[]
[ "<s>", "const", "MCExpr", "", "X86_64MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "", "GV", ",", "unsigned", "Encoding", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "...	[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]	[ "X86", "X86", "4" ]	X86TargetObjectFile16	getTTypeGlobalReference	X86	CPU	LLVM	12,874	125	1	[]
[ "<s>", "bool", "SystemZRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "", "MI", ",", "const", "TargetRegisterClass", "", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const...	[ "Subtarget", "Hooks", "." ]	[ "SystemZ", "SystemZ", "\"Only expecting COPY instructions\"", "SystemZ::GR128BitRegClass", "64", "64", "128", "1", "0", "1", "0", "1", "1", "3" ]	SystemZRegisterInfo10	shouldCoalesce	SystemZ	CPU	LLVM	12,875	458	1	[]
[ "<s>", "static", "void", "s300_set_up_by_prologue", "(", "hard_reg_set_container", "*", "regs", ")", "{", "if", "(", "cfun", "->", "machine", "->", "base_reg", "&&", "!", "call_used_regs", "[", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", "]...	[ "Implement", "TARGET_SET_UP_BY_PROLOGUE", "." ]	[ "s390" ]	s390	s300_set_up_by_prologue	s390	MPU	GCC	12,876	47	1	[]
[ "<s>", "int", "byte_accesses_mergeable_p", "(", "rtx", "addr1", ",", "rtx", "addr2", ")", "{", "HOST_WIDE_INT", "offset1", ",", "offset2", ";", "rtx", "reg1", ",", "reg2", ";", "if", "(", "REG_P", "(", "addr1", ")", ")", "{", "reg1", "=", "addr1", ";",...	[ "Return", "nonzero", "if", "ADDR1", "and", "ADDR2", "point", "to", "consecutive", "memory", "locations", "that", "can", "be", "accessed", "as", "a", "16-bit", "word", "." ]	[ "h8300", "0", "0", "1", "0", "1", "0", "0", "0", "1", "0", "1", "0", "2", "0", "1", "1", "0" ]	h8300	byte_accesses_mergeable_p	h8300	MPU	GCC	12,877	215	1	[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "SystemZ", "SystemZ", "20", "12", "0", "0", "1" ]	SystemZISelLowering (2)2	isLegalAddressingMode	SystemZ	CPU	LLVM	12,878	130	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "bool", "is64", "=", "getPointerSize", "(", ")", "==", "8", ";", "return", "createELFObjectWriter", "(", "new", "PPCELFObjectWriter", "(", "is64", ",", "OSTyp...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "PowerPC", "8", "PPC", "PPC", "PPC" ]	PPCAsmBackend56	createObjectWriter	PowerPC	CPU	LLVM	12,879	50	1	[]
[ "<s>", "~", "SystemZXPLINK64Registers", "(", ")", "{", "}", "</s>" ]	[ "Destroys", "the", "object", ".", "Bogus", "destructor", "overriding", "base", "class", "destructor", "." ]	[ "SystemZ", "SystemZ" ]	SystemZRegisterInfo (2)1	~SystemZXPLINK64Registers	SystemZ	CPU	LLVM	12,880	6	1	[]
[ "<s>", "static", "int", "avr_regs_to_save", "(", "HARD_REG_SET", "*", "set", ")", "{", "int", "reg", ",", "count", ";", "int", "int_or_sig_p", "=", "(", "interrupt_function_p", "(", "current_function_decl", ")", "\|\|", "signal_function_p", "(", "current_function_de...	[ "Return", "the", "number", "of", "hard", "registers", "to", "push/pop", "in", "the", "prologue/epilogue", "of", "the", "current", "function", ",", "and", "optionally", "store", "these", "registers", "in", "SET", "." ]	[ "avr", "0", "0", "0", "32", "1" ]	avr3	avr_regs_to_save	avr	MPU	GCC	12,881	155	1	[]
[ "<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "Z80", "MVT::i8" ]	Z80ISelLowering (2)	getScalarShiftAmountTy	Z80	MPU	LLVM	12,882	15	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "SIC" ]	SICTargetMachine	getObjFileLowering	SIC	CPU	LLVM	12,883	16	1	[]
[ "<s>", "AVRSubtarget", "::", "AVRSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "AVRTargetMachine", "&", "TM", ")", ":", "AVRGenSubtargetInfo", ...	[ "Creates", "an", "AVR", "subtarget", "." ]	[ "AVR", "AVR", "AVR", "AVR", "AVR", "0" ]	AVRSubtarget2	AVRSubtarget	AVR	MPU	LLVM	12,884	177	1	[]
[ "<s>", "static", "struct", "machine_function", "*", "c6x_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]	[ "Allocate", "a", "new", ",", "cleared", "machine_function", "structure", "." ]	[ "c6x" ]	c6x	c6x_init_machine_status	c6x	VLIW	GCC	12,885	18	1	[]
[ "<s>", "void", "MipsPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", "&", "getMipsTargetMachine", "(", ")", ")", ")", ";", "if", "(", "getMipsSubtarget", "("...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine2	addIRPasses	Mips	CPU	LLVM	12,886	65	1	[]
[ "<s>", "MachineInstr", "", "SIInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MBB", ",", "MachineInstr", "&", "MI", ",", "LiveVariables", "", "LV", ")", "const", "{", "bool", "IsF16", "=", "false", ";", "switch", ...	[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]	[ "AMDGPU", "SI", "AMDGPU::V_MAC_F16_e64", "AMDGPU::V_MAC_F32_e64", "AMDGPU::V_MAC_F16_e32", "AMDGPU::V_MAC_F32_e32", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::V_MAD_F16", "AMDGPU::V_MAD_F32", "0", "0"...	SIInstrInfo41	convertToThreeAddress	AMDGPU	GPU	LLVM	12,887	273	1	[]
[ "<s>", "static", "MCSubtargetInfo", "*", "createMCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "return", "createWebAssemblyMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";", "}", ...	[ "createMCSubtargetInfo", "-", "Create", "a", "MCSubtargetInfo", "implementation", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyMCTargetDesc (2)1	createMCSubtargetInfo	WebAssembly	Virtual ISA	LLVM	12,888	28	1	[]
[ "<s>", "void", "override_options", "(", "void", ")", "{", "if", "(", "TARGET_SEP_DATA", "&&", "TARGET_ID_SHARED_LIBRARY", ")", "error", "(", "\"cannot specify both -msep-data and -mid-shared-library\"", ")", ";", "if", "(", "TARGET_SEP_DATA", "\|\|", "TARGET_ID_SHARED_LIBRA...	[ "Set", "global", "variables", "as", "needed", "for", "the", "options", "enabled", "." ]	[ "m68k", "\"cannot specify both -msep-data and -mid-shared-library\"", "2", "2", "\"-fPIC is not currently supported on the 68000 or 68010\"", "0", "1", "1" ]	m68k3	override_options	m68k	MPU	GCC	12,889	69	1	[]
[ "<s>", "bool", "LoongArchAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "if", "(", "Count", "%", "4", "!=", "0", ")", "return", "false", ";", "fo...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "LoongArch", "LoongArch", "4", "0", "4", "4", "support::endian", "0x03400000", "support::little" ]	LoongArchAsmBackend	writeNopData	LoongArch	CPU	LLVM	12,890	63	1	[]
[ "<s>", "MachineInstr", "", "SIInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MBB", ",", "MachineInstr", "&", "MI", ",", "LiveVariables", "", "LV", ")", "const", "{", "bool", "IsF16", "=", "false", ";", "switch", ...	[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]	[ "AMDGPU", "SI", "AMDGPU::V_MAC_F16_e64", "AMDGPU::V_MAC_F32_e64", "AMDGPU::V_MAC_F16_e32", "AMDGPU::V_MAC_F32_e32", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName"...	SIInstrInfo103	convertToThreeAddress	AMDGPU	GPU	LLVM	12,891	369	1	[]
[ "<s>", "void", "aarch64_expand_epilogue", "(", "bool", "for_sibcall", ")", "{", "aarch64_layout_frame", "(", ")", ";", "HOST_WIDE_INT", "initial_adjust", "=", "cfun", "->", "machine", "->", "frame", ".", "initial_adjust", ";", "HOST_WIDE_INT", "callee_adjust", "=", ...	[ "Generate", "the", "epilogue", "instructions", "for", "returning", "from", "a", "function", "." ]	[ "aarch64", "0", "0", "0", "0", "0", "0", "65536", "1", "1", "1" ]	aarch644	aarch64_expand_epilogue	aarch64	CPU	GCC	12,892	446	1	[]
[ "<s>", "void", "BPFTargetMachine", "::", "registerPassBuilderCallbacks", "(", "PassBuilder", "&", "PB", ")", "{", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "=", "]", "(", "ModulePassManager", "&", "MPM", ",", "OptimizationLevel", ")", "{", "FunctionP...	[ "Invoke", "the", "PassBuilder", "callback", "registration", "." ]	[ "BPF", "BPF", "BPF", "BPF", "BPF" ]	BPFTargetMachine14	registerPassBuilderCallbacks	BPF	Virtual ISA	LLVM	12,893	129	1	[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "findOptimalMemOpLowering", "(", "std", "::", "vector", "<", "EVT", ">", "&", "MemOps", ",", "unsigned", "Limit", ",", "const", "MemOp", "&", "Op", ",", "unsigned", "DstAS", ",", "unsigned", "SrcAS", ",", "const"...	[ "Determines", "the", "optimal", "series", "of", "memory", "ops", "to", "replace", "the", "memset", "/", "memcpy", "." ]	[ "SystemZ", "SystemZ", "16", "1" ]	SystemZISelLowering57	findOptimalMemOpLowering	SystemZ	CPU	LLVM	12,894	117	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToUnpredicate", "(", "MachineBasicBlock", "&", "TMBB", ",", "MachineBasicBlock", "&", "FMBB", ")", "const", "{", "return", "Subtarget", ".", "isSwift", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "to", "unpredicate", "one", "side", "of", "a", "'diamond", "'", ",", "i.e", "." ]	[ "ARM", "ARM" ]	ARMBaseInstrInfo (2)	isProfitableToUnpredicate	ARM	CPU	LLVM	12,895	23	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Hardware Loops\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Hardware Loops\"" ]	HexagonHardwareLoops	getPassName	Hexagon	DSP	LLVM	12,896	13	1	[]
[ "<s>", "unsigned", "LoongArchMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "cons...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "LoongArch", "LoongArch", "\"Unhandled expression!\"" ]	LoongArchMCCodeEmitter	getMachineOpValue	LoongArch	CPU	LLVM	12,897	80	1	[]
[ "<s>", "void", "expand_fusion_p9_store", "(", "rtx", "*", "operands", ")", "{", "rtx", "tmp_reg", "=", "operands", "[", "0", "]", ";", "rtx", "addis_value", "=", "operands", "[", "1", "]", ";", "rtx", "orig_mem", "=", "operands", "[", "2", "]", ";", ...	[ "During", "the", "peephole2", "pass", ",", "adjust", "and", "expand", "the", "insns", "for", "an", "extended", "fusion", "store", "sequence", ".", "The", "operands", "are", ":", "operands", "[", "0", "]", "register", "set", "with", "addis", "operands", "["...	[ "powerpcspe", "0", "1", "2", "3", "0", "1", "1", "2" ]	powerpcspe	expand_fusion_p9_store	powerpcspe	CPU	GCC	12,898	200	1	[]
[ "<s>", "const", "char", "", "output_movb", "(", "rtx", "", "operands", ",", "rtx", "insn", ",", "int", "which_alternative", ",", "int", "reverse_comparison", ")", "{", "if", "(", "next_real_insn", "(", "JUMP_LABEL", "(", "insn", ")", ")", "==", "next_rea...	[ "Return", "the", "output", "template", "for", "emitting", "a", "dbra", "type", "insn", ".", "Note", "it", "may", "perform", "some", "output", "operations", "on", "its", "own", "before", "returning", "the", "final", "output", "string", "." ]	[ "pa", "0", "\"copy %1,%0\"", "1", "\"stw %1,-16(%%r30)\"", "\"{fldws\|fldw} -16(%%r30),%0\"", "2", "\"stw %1,%0\"", "\"mtsar %r1\"", "2", "2", "0", "8", "0", "1", "4", "0", "4", "\"movb,%C2,n %1,%0,%3\"", "\"movb,%C2 %1,%0,%3\"", "8", "0", "\"movb,%N2,n %1,%0,.+12\\n\\tb %...	pa3	output_movb	pa	CPU	GCC	12,899	345	1	[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Global Variable Resolver\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TPC", "\"Global Variable Resolver\"" ]

GlobalResolver

getPassName

TPC

Virtual ISA

LLVM

12,800

11

1

[]

[ "<s>", "bool", "SIDebuggerInsertNops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "debug...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::S_NOP", "0" ]

SIDebuggerInsertNops4

runOnMachineFunction

AMDGPU

GPU

LLVM

12,801

189

1

[]

[ "<s>", "void", "BPFAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "if", "(", "!", "BTF", "||", "!", "BTF", "->", "InstLower", "(", "MI", ",", "TmpInst", ")", ")", "{", "BPFMCInstLower", ...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "BPF", "BPF", "BPF" ]

BPFAsmPrinter17

emitInstruction

BPF

Virtual ISA

LLVM

12,802

58

1

[]

[ "<s>", "const", "MCFixup", "*", "RISCVMCExpr", "::", "getPCRelHiFixup", "(", ")", "const", "{", "MCValue", "AUIPCLoc", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "AUIPCLoc", ",", "nullptr", ",", "nullptr", ")", ")", "r...

[ "Get", "the", "corresponding", "PC-relative", "HI", "fixup", "that", "a", "VK_RISCV_PCREL_LO", "points", "to", ",", "and", "optionally", "the", "fragment", "containing", "it", "." ]

[ "RISCV", "RISCV", "0", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_pcrel_hi20" ]

RISCVMCExpr17

getPCRelHiFixup

RISCV

CPU

LLVM

12,803

201

1

[]

[ "<s>", "int", "short_memory_operand", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "memory_operand", "(", "x", ",", "mode", ")", ")", "return", "0", ";", "return", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")...

[ "Return", "1", "if", "OP", "is", "a", "valid", "operand", "for", "a", "`", "short", "'", "memory", "reference", "insn", "." ]

[ "stormy16", "0", "0" ]

stormy16

short_memory_operand

stormy16

CPU

GCC

12,804

39

1

[]

[ "<s>", "unsigned", "SITargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT"...

[ "Certain", "targets", "such", "as", "MIPS", "require", "that", "some", "types", "such", "as", "vectors", "are", "always", "broken", "down", "into", "scalars", "in", "some", "contexts", "." ]

[ "AMDGPU", "SI", "AMDGPU", "16", "MVT::v2i16", "MVT::v2f16", "1", "2", "32", "16", "MVT::i16", "16", "32", "MVT::i32", "32", "MVT::i32", "31", "32" ]

SIISelLowering10

getVectorTypeBreakdownForCallingConv

AMDGPU

GPU

LLVM

12,805

262

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "getTargetNode", "(", "ConstantPoolSDNode", "*", "N", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flag", ")", "const", "{", "return", "DAG", ".", "getTargetConstantPool", "(", "N", "->", ...

[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]

[ "Mips", "Mips" ]

MipsISelLowering107

getTargetNode

Mips

CPU

LLVM

12,806

50

1

[]

[ "<s>", "static", "void", "cirrus_reorg", "(", "rtx", "first", ")", "{", "enum", "attr_cirrus", "attr", ";", "rtx", "body", "=", "PATTERN", "(", "first", ")", ";", "rtx", "t", ";", "int", "nops", ";", "if", "(", "GET_CODE", "(", "first", ")", "==", ...

[ "Cirrus", "reorg", "for", "invalid", "instruction", "combinations", "." ]

[ "arm", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "1", "1", "0" ]

arm3

cirrus_reorg

arm

CPU

GCC

12,807

448

1

[]

[ "<s>", "bool", "pdp11_secondary_memory_needed", "(", "reg_class_t", "c1", ",", "reg_class_t", "c2", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "int", "fromfloat", "=", "(", "c1", "==", "LOAD_FPU_REGS", "||", "c1", "==", "NO_LOAD_FPU_REGS", "||", ...

[ "Implement", "TARGET_SECONDARY_MEMORY_NEEDED", ".", "The", "answer", "is", "yes", "if", "we", "'re", "going", "between", "general", "register", "and", "FPU", "registers", ".", "The", "mode", "does", "n't", "matter", "in", "making", "this", "check", "." ]

[ "pdp11" ]

pdp114

pdp11_secondary_memory_needed

pdp11

MPU

GCC

12,808

56

1

[]

[ "<s>", "MCSection", "*", "LanaiTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ",", "const", "GlobalObject", "*", "GO", ")",...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "Lanai", "Lanai" ]

LanaiTargetObjectFile6

getSectionForConstant

Lanai

CPU

LLVM

12,809

59

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "Mips" ]

MipsAsmBackend19

relaxInstruction

Mips

CPU

LLVM

12,810

15

1

[]

[ "<s>", "void", "BPFMIPreEmitChecking", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "TRI", "=", "MF", "->", "getSubtarget", "<", "BPFSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", ...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "BPF", "BPF", "BPF", "\"*** BPF PreEmit checking pass ***\\n\\n\"" ]

BPFMIChecking

initialize

BPF

Virtual ISA

LLVM

12,811

40

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"2003f Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "F2003f", "\"2003f Assembly Printer\"" ]

F2003fAsmPrinter

getPassName

F2003f

CPU

LLVM

12,812

11

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseOffs", "<=", "-", "(", "1LL", "<<", "13", ")", "||"...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "Hexagon", "Hexagon", "1LL", "13", "1LL", "13", "1", "0", "0" ]

HexagonISelLowering83

isLegalAddressingMode

Hexagon

DSP

LLVM

12,813

94

1

[]

[ "<s>", "bool", "shouldInsertFencesForAtomic", "(", "const", "Instruction", "*", "I", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Helper", "functions", "for", "atomic", "operations", "." ]

[ "Sparc" ]

SparcISelLowering (2)2

shouldInsertFencesForAtomic

Sparc

CPU

LLVM

12,814

15

1

[]

[ "<s>", "static", "unsigned", "nvptx_process_pars", "(", "parallel", "*", "par", ")", "{", "if", "(", "nvptx_optimize", ")", "nvptx_optimize_inner", "(", "par", ")", ";", "unsigned", "inner_mask", "=", "par", "->", "mask", ";", "if", "(", "par", "->", "inne...

[ "Process", "the", "parallel", "PAR", "and", "all", "its", "contained", "parallels", ".", "We", "do", "everything", "but", "the", "neutering", ".", "Return", "mask", "of", "partitioned", "modes", "used", "within", "this", "parallel", "." ]

[ "nvptx", "0", "0", "0" ]

nvptx

nvptx_process_pars

nvptx

GPU

GCC

12,815

305

1

[]

[ "<s>", "static", "int", "s390_issue_rate", "(", "void", ")", "{", "if", "(", "s390_tune", "==", "PROCESSOR_2084_Z990", "||", "s390_tune", "==", "PROCESSOR_2094_Z9_109", ")", "return", "3", ";", "return", "1", ";", "}", "</s>" ]

[ "The", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]

[ "s390", "3", "1" ]

s3903

s390_issue_rate

s390

MPU

GCC

12,816

24

1

[]

[ "<s>", "const", "char", "*", "AAPTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "case", "AAPISD", "::", "RET_FLAG", ":", "return", "\"AAPI...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "AAP", "AAP", "AAPISD::RET_FLAG", "\"AAPISD::RET_FLAG\"", "AAPISD::CALL", "\"AAPISD::CALL\"", "AAPISD::Wrapper", "\"AAPISD::Wrapper\"", "AAPISD::SELECT_CC", "\"AAPISD::SELECT_CC\"" ]

AAPISelLowering

getTargetNodeName

AAP

MPU

LLVM

12,817

56

1

[]

[ "<s>", "void", "ScheduleDAGPostRA", "::", "dumpSchedule", "(", ")", "const", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "begin", "(", ")", ",", "ME", "=", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "i...

[ "dump", "the", "scheduled", "Sequence", "." ]

[ "Patmos", "\"Debug Value\\n\"", "\"Missing SUnit\\n\"" ]

PatmosPostRAScheduler1

dumpSchedule

Patmos

VLIW

LLVM

12,818

78

1

[]

[ "<s>", "static", "rtx", "nds32_gen_dup_4_byte_to_word_value_aux", "(", "rtx", "value", ",", "rtx", "value4word", ")", "{", "gcc_assert", "(", "GET_MODE", "(", "value", ")", "==", "QImode", "||", "CONST_INT_P", "(", "value", ")", ")", ";", "if", "(", "CONST_I...

[ "Auxiliary", "function", "for", "expand", "setmem", "pattern", "." ]

[ "nds32", "8", "16", "24", "0x8", "0xff", "0", "8", "0", "0", "16", "0" ]

nds32-memory-manipulation

nds32_gen_dup_4_byte_to_word_value_aux

nds32

CPU

GCC

12,819

260

1

[]

[ "<s>", "static", "void", "arc_initialize_trampoline", "(", "rtx", "tramp", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "emit_block_move", "(", "tramp", ",", ...

[ "With", "potentially", "multiple", "shared", "objects", "loaded", ",", "and", "multiple", "stacks", "present", "for", "multiple", "thereds", "where", "trampolines", "might", "reside", ",", "a", "simple", "range", "check", "will", "likely", "not", "suffice", "for...

[ "arc", "0", "8", "12", "0", "0" ]

arc

arc_initialize_trampoline

arc

MPU

GCC

12,820

96

1

[]

[ "<s>", "MachineBasicBlock", "*", "getBlock", "(", ")", "const", "{", "return", "Block", ";", "}", "</s>" ]

[ "getBlock", "-", "Return", "the", "current", "basic", "block", "." ]

[ "WebAssembly" ]

WebAssemblyFixIrreducibleControlFlow11

getBlock

WebAssembly

Virtual ISA

LLVM

12,821

11

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")"...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::TBA", "AMDGPU::TMA", "AMDGPU::TTMP0_TTMP1", "AMDGPU::TTMP2_TTMP3", "AMDGPU::TTMP4_TTMP5", "AMDGPU::TTMP6_TTMP7", "AMDGPU::TTMP8_TTMP9", "AMDGPU::TTMP10_TTMP11", "AMDGPU::SGPR_32RegClass", "AMDGPU::...

SIRegisterInfo69

getReservedRegs

AMDGPU

GPU

LLVM

12,822

378

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "const", "PPCSubtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "if", "("...

[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine68

createMachineScheduler

PowerPC

CPU

LLVM

12,823

45

1

[]

[ "<s>", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "-...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "\"After expanding ARM pseudo instructions.\"" ]

ARMExpandPseudoInsts (2)

runOnMachineFunction

ARM

CPU

LLVM

12,824

112

1

[]

[ "<s>", "static", "void", "rl78_reorg", "(", "void", ")", "{", "if", "(", "optimize", "<=", "0", ")", "split_all_insns", "(", ")", ";", "rl78_alloc_physical_registers", "(", ")", ";", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "\"...

[ "This", "is", "the", "top", "of", "the", "devritualization", "pass", "." ]

[ "rl78", "0", "\"\\n================DEVIRT:=AFTER=ALLOC=PHYSICAL=REGISTERS================\\n\"", "\"\\n================DEVIRT:=AFTER=PROPOGATION=============================\\n\"", "\"\\n======================================================================\\n\"", "1" ]

rl78

rl78_reorg

rl78

MPU

GCC

12,825

121

1

[]

[ "<s>", "static", "int", "gen_v9_scc", "(", "rtx", "dest", ",", "enum", "rtx_code", "compare_code", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "if", "(", "!", "TARGET_ARCH64", "&&", "(", "GET_MODE", "(", "x", ")", "==", "DImode", "||", "GET_MODE", "(...

[ "This", "function", "is", "used", "for", "v9", "only", ".", "CODE", "is", "the", "code", "for", "an", "Scc", "'s", "comparison", ".", "OPERANDS", "[", "0", "]", "is", "the", "target", "of", "the", "Scc", "insn", ".", "OPERANDS", "[", "1", "]", "is"...

[ "sparc", "0", "1", "0", "1", "1" ]

sparc

gen_v9_scc

sparc

CPU

GCC

12,826

298

1

[]

[ "<s>", "FunctionType", "*", "getFunctionType", "(", "Module", "&", "M", ")", "const", "override", "{", "return", "FuncTy", ";", "}", "</s>" ]

[ "getFunctionType", "-", "InlineAsm", "'s", "are", "always", "pointers", "to", "functions", "." ]

[ "AMDGPU" ]

AMDGPULibFunc (2)

getFunctionType

AMDGPU

GPU

LLVM

12,827

15

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "insertSelect", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ","...

[ "Insert", "a", "select", "instruction", "into", "MBB", "before", "I", "that", "will", "copy", "TrueReg", "to", "DstReg", "when", "Cond", "is", "true", ",", "and", "FalseReg", "to", "DstReg", "when", "Cond", "is", "false", "." ]

[ "X86", "X86", "1", "\"Invalid Cond array\"", "X86::CondCode", "0", "8" ]

X86InstrInfo

insertSelect

X86

CPU

LLVM

12,828

146

1

[]

[ "<s>", "static", "void", "addarg", "(", "const", "char", "*", "str", ")", "{", "int", "i", ";", "if", "(", "++", "comp_arg_index", ">=", "comp_arg_max", ")", "{", "const", "char", "*", "*", "new_comp_args", "=", "(", "const", "char", "*", "*", ")", ...

[ "Append", "STR", "to", "the", "command", "line", "to", "invoke", "the", "linker", ".", "Expand", "the", "line", "as", "necessary", "to", "accommodate", "." ]

[ "alpha", "1000", "0", "1000" ]

vms-cc1

addarg

alpha

MPU

GCC

12,829

95

1

[]

[ "<s>", "void", "dump", "(", ")", "{", "print", "(", "dbgs", "(", ")", ")", ";", "}", "</s>" ]

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "AMDGPU" ]

SIInsertWaitcnts

dump

AMDGPU

GPU

LLVM

12,830

13

1

[]

[ "<s>", "void", "printCustom", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "OS", "<<", "\"MisalignedCrash\"", ";", "}", "</s>" ]

[ "Implement", "printing", "for", "PseudoSourceValue", "." ]

[ "Hexagon", "\"MisalignedCrash\"" ]

HexagonInstrInfo14

printCustom

Hexagon

DSP

LLVM

12,831

15

1

[]

[ "<s>", "void", "Z80AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "Z80MCInstLower", "MCInstLowering", "(", "*", "MF", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Z80", "Z80", "Z80" ]

Z80MCInstLower1

EmitInstruction

Z80

MPU

LLVM

12,832

42

1

[]

[ "<s>", "const", "RegisterBankInfo", "*", "getRegBankInfo", "(", ")", "const", "override", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]

[ "X86" ]

X86Subtarget24

getRegBankInfo

X86

CPU

LLVM

12,833

17

1

[]

[ "<s>", "static", "int", "tilegx_mode_rep_extended", "(", "scalar_int_mode", "mode", ",", "scalar_int_mode", "mode_rep", ")", "{", "if", "(", "mode", "==", "SImode", "&&", "mode_rep", "==", "DImode", ")", "return", "SIGN_EXTEND", ";", "return", "UNKNOWN", ";", ...

[ "Implement", "TARGET_MODE_REP_EXTENDED", "." ]

[ "tilegx" ]

tilegx

tilegx_mode_rep_extended

tilegx

VLIW

GCC

12,834

28

1

[]

[ "<s>", "bool", "arc_lra_p", "(", "void", ")", "{", "return", "arc_lra_flag", ";", "}", "</s>" ]

[ "Return", "true", "if", "we", "use", "LRA", "instead", "of", "reload", "pass", "." ]

[ "arc" ]

arc

arc_lra_p

arc

MPU

GCC

12,835

10

1

[]

[ "<s>", "static", "int", "compute_clrmem_length", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "unsigned", "int", "align", "=", "INTVAL", "(", "XEXP", "(", "XVECEXP", "(", "pat", ",", "0", ",", "4", ")",...

[ "Count", "the", "number", "of", "insns", "necessary", "to", "handle", "this", "block", "move", ".", "Basic", "structure", "is", "the", "same", "as", "emit_block_move", ",", "except", "that", "we", "count", "insns", "rather", "than", "emit", "them", "." ]

[ "pa", "0", "4", "0", "0", "3", "0", "0", "8", "4", "8", "4", "4", "2", "0", "2", "0", "4" ]

pa

compute_clrmem_length

pa

CPU

GCC

12,836

141

1

[]

[ "<s>", "void", "sh_cpu_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "builtin_define", "(", "\"__sh__\"", ")", ";", "builtin_assert", "(", "\"cpu=sh\"", ")", ";", "builtin_assert", "(", "\"machine=sh\"", ")", ";", "switch", "(", "(", "int", ")", ...

[ "Implement", "the", "TARGET_CPU_CPP_BUILTINS", "macro" ]

[ "sh", "\"__sh__\"", "\"cpu=sh\"", "\"machine=sh\"", "\"__sh1__\"", "\"__SH1__\"", "\"__sh2__\"", "\"__SH2__\"", "\"__SH2E__\"", "\"__SH2A__\"", "\"__SH2A_SINGLE__\"", "\"__SH2A_DOUBLE__\"", "\"__SH2A_SINGLE_ONLY__\"", "\"__SH2A_NOFPU__\"", "\"__sh3__\"", "\"__SH3__\"", "\"__SH4_NOFPU...

sh-c4

sh_cpu_cpp_builtins

sh

CPU

GCC

12,837

303

1

[]

[ "<s>", "StringRef", "RISCVMCExpr", "::", "getVariantKindName", "(", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid ELF symbol kind\"", ")", ";", "case", "VK_RISCV_LO", ":", "return", "\"lo\"", ...

[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]

[ "RISCV", "RISCV", "\"Invalid ELF symbol kind\"", "RISCV", "\"lo\"", "RISCV", "\"hi\"", "RISCV", "\"pcrel_lo\"", "RISCV", "\"pcrel_hi\"", "RISCV", "\"got_pcrel_hi\"" ]

RISCVMCExpr13

getVariantKindName

RISCV

CPU

LLVM

12,838

53

1

[]

[ "<s>", "void", "LEGAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "isPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "4", ";", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "LEG", "LEG", "4", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

LEGAsmBackend

applyFixup

LEG

CPU

LLVM

12,839

107

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "areLoadsFromSameBasePtr", "(", "SDNode", "*", "Load1", ",", "SDNode", "*", "Load2", ",", "int64_t", "&", "Offset1", ",", "int64_t", "&", "Offset2", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb1Only", "(",...

[ "areLoadsFromSameBasePtr", "-", "This", "is", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "if", "two", "loads", "are", "loading", "from", "the", "same", "base", "address", "." ]

[ "ARM", "ARM", "ARM::LDRi12", "ARM::LDRBi12", "ARM::LDRD", "ARM::LDRH", "ARM::LDRSB", "ARM::LDRSH", "ARM::VLDRD", "ARM::VLDRS", "ARM::t2LDRi8", "ARM::t2LDRDi8", "ARM::t2LDRSHi8", "ARM::t2LDRi12", "ARM::t2LDRSHi12", "ARM::LDRi12", "ARM::LDRBi12", "ARM::LDRD", "ARM::LDRH", "ARM::L...

ARMBaseInstrInfo (2)1

areLoadsFromSameBasePtr

ARM

CPU

LLVM

12,840

339

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", "->", "getTargetLowering", ...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "ARM", "ARM" ]

ARMTargetMachine100

addPreISel

ARM

CPU

LLVM

12,841

37

1

[]

[ "<s>", "void", "erase", "(", "SDNode", "*", "N", ")", "{", "auto", "F", "=", "Refs", ".", "find", "(", "N", ")", ";", "if", "(", "F", "!=", "Refs", ".", "end", "(", ")", ")", "*", "F", "->", "second", "=", "nullptr", ";", "}", "</s>" ]

[ "erase", "-", "Erases", "an", "element", "identified", "by", "Key", ",", "if", "it", "exists", "." ]

[ "Hexagon" ]

HexagonISelDAGToDAGHVX11

erase

Hexagon

DSP

LLVM

12,842

36

1

[]

[ "<s>", "bool", "AMDGPUInstrInfo", "::", "isSafeToMoveRegClassDefs", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "isSafeToMoveRegClassDefs", "-", "Return", "true", "if", "it", "'s", "safe", "to", "move", "a", "machine", "instruction", "that", "defines", "the", "specified", "register", "class", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUInstrInfo

isSafeToMoveRegClassDefs

AMDGPU

GPU

LLVM

12,843

16

1

[]

[ "<s>", "static", "bool", "const_load_sequence_p", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx", "insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "!", "insn_entry", "[", "uid", "]", ".", "is_swap", "||", "ins...

[ "Return", "TRUE", "if", "insn", "is", "a", "swap", "fed", "by", "a", "load", "from", "the", "constant", "pool", "." ]

[ "rs6000", "0", "0", "0", "0", "0", "0" ]

rs6000-p8swap2

const_load_sequence_p

rs6000

CPU

GCC

12,844

446

1

[]

[ "<s>", "unsigned", "LanaiInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "Lanai", "::", "SW_RI", ")", "if", "(", "MI", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Lanai", "Lanai", "Lanai::SW_RI", "0", "1", "1", "0", "0", "2", "0" ]

LanaiInstrInfo18

isStoreToStackSlot

Lanai

CPU

LLVM

12,845

96

1

[]

[ "<s>", "bool", "TVMContinuationsHoist", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "\"Before \"", "<<", "getPassName", "(", ")", "<<", "'\\n'", ",", "nullptr"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TVM", "TVM", "\"Before \"", "TVM", "\"After \"", "\"No changes\\n\"" ]

TVMContinuationsHoist

runOnMachineFunction

TVM

Virtual ISA

LLVM

12,846

118

1

[]

[ "<s>", "bool", "AArch64LegalizerInfo", "::", "legalizeCustom", "(", "LegalizerHelper", "&", "Helper", ",", "MachineInstr", "&", "MI", ")", "const", "{", "MachineIRBuilder", "&", "MIRBuilder", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI"...

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "AArch64", "AArch64", "\"expected switch to return\"" ]

AArch64LegalizerInfo33

legalizeCustom

AArch64

CPU

LLVM

12,847

250

1

[]

[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterBan...

[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]

[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "1" ]

MipsRegisterBankInfo11

getInstrMapping

Mips

CPU

LLVM

12,848

119

1

[]

[ "<s>", "bool", "NVPTXImageOptimizer", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "InstrToDelete", ".", "clear", "(", ")", ";", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "NVPTX", "Intrinsic::nvvm_istypep_sampler", "Intrinsic::nvvm_istypep_surface", "Intrinsic::nvvm_istypep_texture", "0" ]

NVPTXImageOptimizer (2)1

runOnFunction

NVPTX

GPU

LLVM

12,849

233

1

[]

[ "<s>", "void", "TeakAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpIn...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Teak", "Teak" ]

TeakAsmPrinter

EmitInstruction

Teak

DSP

LLVM

12,850

32

1

[]

[ "<s>", "StringRef", "RISCVMCExpr", "::", "getVariantKindName", "(", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid ELF symbol kind\"", ")", ";", "case", "VK_RISCV_LO", ":", "return", "\"lo\"", ...

[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]

[ "RISCV", "RISCV", "\"Invalid ELF symbol kind\"", "RISCV", "\"lo\"", "RISCV", "\"hi\"", "RISCV", "\"pcrel_lo\"", "RISCV", "\"pcrel_hi\"" ]

RISCVMCExpr (2)

getVariantKindName

RISCV

CPU

LLVM

12,851

47

1

[]

[ "<s>", "void", "addIRPasses", "(", ")", "override", "{", "addPass", "(", "createTGSIAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "Target...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "TGSI", "TGSI" ]

TGSITargetMachine

addIRPasses

TGSI

Virtual ISA

LLVM

12,852

34

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "Teak" ]

TeakAsmParser

isToken

Teak

DSP

LLVM

12,853

13

1

[]

[ "<s>", "tree", "function_resolver", "::", "finish_opt_n_resolution", "(", "unsigned", "int", "argno", ",", "unsigned", "int", "first_argno", ",", "type_suffix_index", "first_type", ",", "type_class_index", "expected_tclass", ",", "unsigned", "int", "expected_bits", ",",...

[ "Finish", "resolving", "a", "function", "whose", "final", "argument", "can", "be", "a", "vector", "or", "a", "scalar", ",", "with", "the", "function", "having", "an", "implicit", "``", "_n", "''", "suffix", "in", "the", "latter", "case", ".", "This", "``...

[ "aarch64", "\"passing %qT to argument %d of %qE, but its\"", "\" %qT form does not accept scalars\"", "1" ]

aarch64-sve-builtins

finish_opt_n_resolution

aarch64

CPU

GCC

12,854

147

1

[]

[ "<s>", "static", "void", "aarch64_init_bf16_types", "(", "void", ")", "{", "aarch64_bf16_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "aarch64_bf16_type_node", ")", "=", "16", ";", "SET_TYPE_MODE", "(", "aarch64_bf16_type_node", "...

[ "Initialize", "the", "backend", "REAL_TYPE", "type", "supporting", "bfloat", "types", "." ]

[ "aarch64", "16", "\"__bf16\"" ]

aarch64-builtins

aarch64_init_bf16_types

aarch64

CPU

GCC

12,855

52

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Always Inline Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"AMDGPU Always Inline Pass\"" ]

AMDGPUAlwaysInlinePass15

getPassName

R600

GPU

LLVM

12,856

13

1

[]

[ "<s>", "void", "cris_expand_return", "(", "bool", "on_stack", ")", "{", "emit_jump_insn", "(", "ret_rtx", ")", ";", "CRIS_ASSERT", "(", "cfun", "->", "machine", "->", "return_type", "!=", "CRIS_RETINSN_RET", "||", "!", "on_stack", ")", ";", "CRIS_ASSERT", "(",...

[ "Expand", "a", "return", "insn", "(", "just", "one", "insn", ")", "marked", "as", "using", "SRP", "or", "stack", "slot", "depending", "on", "parameter", "ON_STACK", "." ]

[ "cris" ]

cris

cris_expand_return

cris

MPU

GCC

12,857

52

1

[]

[ "<s>", "bool", "ix86_memtag_can_tag_addresses", "(", ")", "{", "return", "ix86_lam_type", "!=", "lam_none", "&&", "TARGET_LP64", ";", "}", "</s>" ]

[ "Implement", "TARGET_MEMTAG_CAN_TAG_ADDRESSES", "." ]

[ "i386" ]

i3861

ix86_memtag_can_tag_addresses

i386

CPU

GCC

12,858

13

1

[]

[ "<s>", "void", "aarch64_asm_output_alias", "(", "FILE", "*", "stream", ",", "const", "tree", "decl", ",", "const", "tree", "target", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", "...

[ "Implement", "ASM_OUTPUT_DEF_FROM_DECLS", ".", "Output", ".variant_pcs", "for", "aliases", "." ]

[ "aarch64", "0", "0" ]

aarch64

aarch64_asm_output_alias

aarch64

CPU

GCC

12,859

65

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "Cpu0" ]

Cpu0MCExpr

classof

Cpu0

CPU

LLVM

12,860

22

1

[]

[ "<s>", "bool", "c6x_valid_mask_p", "(", "HOST_WIDE_INT", "val", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "32", ";", "i", "++", ")", "if", "(", "!", "(", "val", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "1", "<...

[ "Return", "true", "if", "VAL", "is", "a", "mask", "valid", "for", "a", "clr", "instruction", "." ]

[ "c6x", "0", "32", "1", "32", "1", "32", "1" ]

c6x

c6x_valid_mask_p

c6x

VLIW

GCC

12,861

102

1

[]

[ "<s>", "static", "int", "sparc_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "int", "slotno", ",", "regno", ",", "padding", ";", "slotno", "=", "function_arg_slotno", "(",...

[ "For", "an", "arg", "passed", "partly", "in", "registers", "and", "partly", "in", "memory", ",", "this", "is", "the", "number", "of", "bytes", "of", "registers", "used", ".", "For", "args", "passed", "entirely", "in", "registers", "or", "entirely", "in", ...

[ "sparc", "1", "0", "1", "1", "1", "1", "1", "0" ]

sparc8

sparc_arg_partial_bytes

sparc

CPU

GCC

12,862

274

1

[]

[ "<s>", "rtx", "legitimize_tls_address", "(", "rtx", "x", ",", "rtx", "reg", ")", "{", "rtx", "dest", ",", "tp", ",", "label", ",", "labelno", ",", "sum", ",", "ret", ",", "eqv", ",", "addend", ";", "rtx_insn", "*", "insns", ";", "unsigned", "int", ...

[ "ADDR", "contains", "a", "thread-local", "SYMBOL_REF", ".", "Generate", "code", "to", "compute", "this", "(", "thread-local", ")", "address", "." ]

[ "arm", "1", "2", "1", "4", "8", "4", "2" ]

arm6

legitimize_tls_address

arm

CPU

GCC

12,863

474

1

[]

[ "<s>", "bool", "XCoreFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "XCore", "XCore", "XCore::LR", "XCore::R10", "\"LR & FP are always handled in emitEpilogue\"", "\"loadRegFromStackSlot didn't insert any code!\"" ]

XCoreFrameLowering (2)

restoreCalleeSavedRegisters

XCore

MPU

LLVM

12,864

221

1

[]

[ "<s>", "void", "TPCPassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createTPCHWWAGeneral", "(", ")", ")", ";", "TargetPassConfig", "::", "addMachineSSAOptimi...

[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]

[ "TPC", "TPC", "TPC", "TPC", "TPC" ]

TPCTargetMachine

addMachineSSAOptimization

TPC

Virtual ISA

LLVM

12,865

63

1

[]

[ "<s>", "void", "Note", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ")", "{", "return", "getParser", "(", ")", ".", "Note", "(", "L", ",", "Msg", ",", "Ranges", ")", ";", "}", ...

[ "Emit", "a", "note", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "ARM" ]

ARMAsmParser (2)5

Note

ARM

CPU

LLVM

12,866

35

1

[]

[ "<s>", "bool", "PPCAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "PowerPC", "PPC", "\"instruction use requires an option to be enabled\"", "\"unrecognized instruction mnemonic\"", "0ULL", "\"too few operands for instruction\"", "PPC", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]

PPCAsmParser51

MatchAndEmitInstruction

PowerPC

CPU

LLVM

12,867

182

1

[]

[ "<s>", "MachineInstr", "*", "WebAssemblyInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "WebAssemblyFunctionInfo", "&", "MFI", "=", "*", "M...

[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyInstrInfo19

commuteInstructionImpl

WebAssembly

Virtual ISA

LLVM

12,868

95

1

[]

[ "<s>", "void", "WebAssemblyMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "WebAssembly", "WebAssembly", "\"Multi-byte opcodes not supported yet\"", "0", "0", "\"WebAssembly non-variable_ops don't use TSFlags\"", "WebAssembly::OPERAND_I32IMM", "WebAssembly::OPERAND_I64IMM", "WebAssemblyII::VariableOpIsImmediate", "WebAssemblyII::VariableOpImmediateIsLabel", "\"Unexpect...

WebAssemblyMCCodeEmitter20

encodeInstruction

WebAssembly

Virtual ISA

LLVM

12,869

507

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "AVRFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "AVRSubtarge...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "AVR", "AVR", "AVR", "AVR", "AVR", "AVR::R29R28", "0", "1", "\"Unsupported stack alignment\"", "AVR::SPREAD", "AVR::R31R30", "AVR::SP", "AVR::SUBIWRdK", "AVR::R31R30", "AVR::R31R30", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R31R30", "AVR::R31R30", "6", "AVR::ADIWRdK", "AVR::...

AVRFrameLowering

eliminateCallFramePseudoInstr

AVR

MPU

LLVM

12,870

441

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getPPCSubtarget", "(", ")", ".", "hasVSX", "(", ")", ")", "{", "initializePPCVSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertP...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine52

addPreRegAlloc

PowerPC

CPU

LLVM

12,871

47

1

[]

[ "<s>", "static", "unsigned", "int", "pa_hard_regno_nregs", "(", "unsigned", "int", "regno", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "return", "PA_HARD_REGNO_NREGS", "(", "regno", ",", "mode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]

[ "pa" ]

pa

pa_hard_regno_nregs

pa

CPU

GCC

12,872

23

1

[]

[ "<s>", "static", "tree", "rs6000_vector_type", "(", "const", "char", "*", "name", ",", "tree", "elt_type", ",", "unsigned", "num_elts", ")", "{", "tree", "result", "=", "build_vector_type", "(", "elt_type", ",", "num_elts", ")", ";", "result", "=", "build_va...

[ "Create", "a", "builtin", "vector", "type", "with", "a", "name", ".", "Taking", "care", "not", "to", "give", "the", "canonical", "type", "a", "name", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_vector_type

powerpcspe

CPU

GCC

12,873

44

1

[]

[ "<s>", "const", "MCExpr", "*", "X86_64MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "...

[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]

[ "X86", "X86", "4" ]

X86TargetObjectFile16

getTTypeGlobalReference

X86

CPU

LLVM

12,874

125

1

[]

[ "<s>", "bool", "SystemZRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const...

[ "Subtarget", "Hooks", "." ]

[ "SystemZ", "SystemZ", "\"Only expecting COPY instructions\"", "SystemZ::GR128BitRegClass", "64", "64", "128", "1", "0", "1", "0", "1", "1", "3" ]

SystemZRegisterInfo10

shouldCoalesce

SystemZ

CPU

LLVM

12,875

458

1

[]

[ "<s>", "static", "void", "s300_set_up_by_prologue", "(", "hard_reg_set_container", "*", "regs", ")", "{", "if", "(", "cfun", "->", "machine", "->", "base_reg", "&&", "!", "call_used_regs", "[", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", "]...

[ "Implement", "TARGET_SET_UP_BY_PROLOGUE", "." ]

[ "s390" ]

s390

s300_set_up_by_prologue

s390

MPU

GCC

12,876

47

1

[]

[ "<s>", "int", "byte_accesses_mergeable_p", "(", "rtx", "addr1", ",", "rtx", "addr2", ")", "{", "HOST_WIDE_INT", "offset1", ",", "offset2", ";", "rtx", "reg1", ",", "reg2", ";", "if", "(", "REG_P", "(", "addr1", ")", ")", "{", "reg1", "=", "addr1", ";",...

[ "Return", "nonzero", "if", "ADDR1", "and", "ADDR2", "point", "to", "consecutive", "memory", "locations", "that", "can", "be", "accessed", "as", "a", "16-bit", "word", "." ]

[ "h8300", "0", "0", "1", "0", "1", "0", "0", "0", "1", "0", "1", "0", "2", "0", "1", "1", "0" ]

h8300

byte_accesses_mergeable_p

h8300

MPU

GCC

12,877

215

1

[]

[ "<s>", "bool", "SystemZTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "SystemZ", "SystemZ", "20", "12", "0", "0", "1" ]

SystemZISelLowering (2)2

isLegalAddressingMode

SystemZ

CPU

LLVM

12,878

130

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "bool", "is64", "=", "getPointerSize", "(", ")", "==", "8", ";", "return", "createELFObjectWriter", "(", "new", "PPCELFObjectWriter", "(", "is64", ",", "OSTyp...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "PowerPC", "8", "PPC", "PPC", "PPC" ]

PPCAsmBackend56

createObjectWriter

PowerPC

CPU

LLVM

12,879

50

1

[]

[ "<s>", "~", "SystemZXPLINK64Registers", "(", ")", "{", "}", "</s>" ]

[ "Destroys", "the", "object", ".", "Bogus", "destructor", "overriding", "base", "class", "destructor", "." ]

[ "SystemZ", "SystemZ" ]

SystemZRegisterInfo (2)1

~SystemZXPLINK64Registers

SystemZ

CPU

LLVM

12,880

6

1

[]

[ "<s>", "static", "int", "avr_regs_to_save", "(", "HARD_REG_SET", "*", "set", ")", "{", "int", "reg", ",", "count", ";", "int", "int_or_sig_p", "=", "(", "interrupt_function_p", "(", "current_function_decl", ")", "||", "signal_function_p", "(", "current_function_de...

[ "Return", "the", "number", "of", "hard", "registers", "to", "push/pop", "in", "the", "prologue/epilogue", "of", "the", "current", "function", ",", "and", "optionally", "store", "these", "registers", "in", "SET", "." ]

[ "avr", "0", "0", "0", "32", "1" ]

avr3

avr_regs_to_save

avr

MPU

GCC

12,881

155

1

[]

[ "<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "Z80", "MVT::i8" ]

Z80ISelLowering (2)

getScalarShiftAmountTy

Z80

MPU

LLVM

12,882

15

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "SIC" ]

SICTargetMachine

getObjFileLowering

SIC

CPU

LLVM

12,883

16

1

[]

[ "<s>", "AVRSubtarget", "::", "AVRSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "AVRTargetMachine", "&", "TM", ")", ":", "AVRGenSubtargetInfo", ...

[ "Creates", "an", "AVR", "subtarget", "." ]

[ "AVR", "AVR", "AVR", "AVR", "AVR", "0" ]

AVRSubtarget2

AVRSubtarget

AVR

MPU

LLVM

12,884

177

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "c6x_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]

[ "Allocate", "a", "new", ",", "cleared", "machine_function", "structure", "." ]

[ "c6x" ]

c6x

c6x_init_machine_status

c6x

VLIW

GCC

12,885

18

1

[]

[ "<s>", "void", "MipsPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", "&", "getMipsTargetMachine", "(", ")", ")", ")", ";", "if", "(", "getMipsSubtarget", "("...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine2

addIRPasses

Mips

CPU

LLVM

12,886

65

1

[]

[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MBB", ",", "MachineInstr", "&", "MI", ",", "LiveVariables", "*", "LV", ")", "const", "{", "bool", "IsF16", "=", "false", ";", "switch", ...

[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]

[ "AMDGPU", "SI", "AMDGPU::V_MAC_F16_e64", "AMDGPU::V_MAC_F32_e64", "AMDGPU::V_MAC_F16_e32", "AMDGPU::V_MAC_F32_e32", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::V_MAD_F16", "AMDGPU::V_MAD_F32", "0", "0"...

SIInstrInfo41

convertToThreeAddress

AMDGPU

GPU

LLVM

12,887

273

1

[]

[ "<s>", "static", "MCSubtargetInfo", "*", "createMCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "return", "createWebAssemblyMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";", "}", ...

[ "createMCSubtargetInfo", "-", "Create", "a", "MCSubtargetInfo", "implementation", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyMCTargetDesc (2)1

createMCSubtargetInfo

WebAssembly

Virtual ISA

LLVM

12,888

28

1

[]

[ "<s>", "void", "override_options", "(", "void", ")", "{", "if", "(", "TARGET_SEP_DATA", "&&", "TARGET_ID_SHARED_LIBRARY", ")", "error", "(", "\"cannot specify both -msep-data and -mid-shared-library\"", ")", ";", "if", "(", "TARGET_SEP_DATA", "||", "TARGET_ID_SHARED_LIBRA...

[ "Set", "global", "variables", "as", "needed", "for", "the", "options", "enabled", "." ]

[ "m68k", "\"cannot specify both -msep-data and -mid-shared-library\"", "2", "2", "\"-fPIC is not currently supported on the 68000 or 68010\"", "0", "1", "1" ]

m68k3

override_options

m68k

MPU

GCC

12,889

69

1

[]

[ "<s>", "bool", "LoongArchAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "if", "(", "Count", "%", "4", "!=", "0", ")", "return", "false", ";", "fo...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "LoongArch", "LoongArch", "4", "0", "4", "4", "support::endian", "0x03400000", "support::little" ]

LoongArchAsmBackend

writeNopData

LoongArch

CPU

LLVM

12,890

63

1

[]

[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MBB", ",", "MachineInstr", "&", "MI", ",", "LiveVariables", "*", "LV", ")", "const", "{", "bool", "IsF16", "=", "false", ";", "switch", ...

[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]

[ "AMDGPU", "SI", "AMDGPU::V_MAC_F16_e64", "AMDGPU::V_MAC_F32_e64", "AMDGPU::V_MAC_F16_e32", "AMDGPU::V_MAC_F32_e32", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName"...

SIInstrInfo103

convertToThreeAddress

AMDGPU

GPU

LLVM

12,891

369

1

[]

[ "<s>", "void", "aarch64_expand_epilogue", "(", "bool", "for_sibcall", ")", "{", "aarch64_layout_frame", "(", ")", ";", "HOST_WIDE_INT", "initial_adjust", "=", "cfun", "->", "machine", "->", "frame", ".", "initial_adjust", ";", "HOST_WIDE_INT", "callee_adjust", "=", ...

[ "Generate", "the", "epilogue", "instructions", "for", "returning", "from", "a", "function", "." ]

[ "aarch64", "0", "0", "0", "0", "0", "0", "65536", "1", "1", "1" ]

aarch644

aarch64_expand_epilogue

aarch64

CPU

GCC

12,892

446

1

[]

[ "<s>", "void", "BPFTargetMachine", "::", "registerPassBuilderCallbacks", "(", "PassBuilder", "&", "PB", ")", "{", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "=", "]", "(", "ModulePassManager", "&", "MPM", ",", "OptimizationLevel", ")", "{", "FunctionP...

[ "Invoke", "the", "PassBuilder", "callback", "registration", "." ]

[ "BPF", "BPF", "BPF", "BPF", "BPF" ]

BPFTargetMachine14

registerPassBuilderCallbacks

BPF

Virtual ISA

LLVM

12,893

129

1

[]

[ "<s>", "bool", "SystemZTargetLowering", "::", "findOptimalMemOpLowering", "(", "std", "::", "vector", "<", "EVT", ">", "&", "MemOps", ",", "unsigned", "Limit", ",", "const", "MemOp", "&", "Op", ",", "unsigned", "DstAS", ",", "unsigned", "SrcAS", ",", "const"...

[ "Determines", "the", "optimal", "series", "of", "memory", "ops", "to", "replace", "the", "memset", "/", "memcpy", "." ]

[ "SystemZ", "SystemZ", "16", "1" ]

SystemZISelLowering57

findOptimalMemOpLowering

SystemZ

CPU

LLVM

12,894

117

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToUnpredicate", "(", "MachineBasicBlock", "&", "TMBB", ",", "MachineBasicBlock", "&", "FMBB", ")", "const", "{", "return", "Subtarget", ".", "isSwift", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "to", "unpredicate", "one", "side", "of", "a", "'diamond", "'", ",", "i.e", "." ]

[ "ARM", "ARM" ]

ARMBaseInstrInfo (2)

isProfitableToUnpredicate

ARM

CPU

LLVM

12,895

23

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Hardware Loops\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Hardware Loops\"" ]

HexagonHardwareLoops

getPassName

Hexagon

DSP

LLVM

12,896

13

1

[]

[ "<s>", "unsigned", "LoongArchMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "cons...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "LoongArch", "LoongArch", "\"Unhandled expression!\"" ]

LoongArchMCCodeEmitter

getMachineOpValue

LoongArch

CPU

LLVM

12,897

80

1

[]

[ "<s>", "void", "expand_fusion_p9_store", "(", "rtx", "*", "operands", ")", "{", "rtx", "tmp_reg", "=", "operands", "[", "0", "]", ";", "rtx", "addis_value", "=", "operands", "[", "1", "]", ";", "rtx", "orig_mem", "=", "operands", "[", "2", "]", ";", ...

[ "During", "the", "peephole2", "pass", ",", "adjust", "and", "expand", "the", "insns", "for", "an", "extended", "fusion", "store", "sequence", ".", "The", "operands", "are", ":", "operands", "[", "0", "]", "register", "set", "with", "addis", "operands", "["...

[ "powerpcspe", "0", "1", "2", "3", "0", "1", "1", "2" ]

powerpcspe

expand_fusion_p9_store

powerpcspe

CPU

GCC

12,898

200

1

[]

[ "<s>", "const", "char", "*", "output_movb", "(", "rtx", "*", "operands", ",", "rtx", "insn", ",", "int", "which_alternative", ",", "int", "reverse_comparison", ")", "{", "if", "(", "next_real_insn", "(", "JUMP_LABEL", "(", "insn", ")", ")", "==", "next_rea...

[ "Return", "the", "output", "template", "for", "emitting", "a", "dbra", "type", "insn", ".", "Note", "it", "may", "perform", "some", "output", "operations", "on", "its", "own", "before", "returning", "the", "final", "output", "string", "." ]

[ "pa", "0", "\"copy %1,%0\"", "1", "\"stw %1,-16(%%r30)\"", "\"{fldws|fldw} -16(%%r30),%0\"", "2", "\"stw %1,%0\"", "\"mtsar %r1\"", "2", "2", "0", "8", "0", "1", "4", "0", "4", "\"movb,%C2,n %1,%0,%3\"", "\"movb,%C2 %1,%0,%3\"", "8", "0", "\"movb,%N2,n %1,%0,.+12\\n\\tb %...

pa3

output_movb

pa

CPU

GCC

12,899

345

1

[]