docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "void", "mmix_file_end", "(", "void", ")", "{", "data_section", "(", ")", ";", "}", "</s>" ]	[ "TARGET_ASM_FILE_END", "." ]	[ "mmix" ]	mmix3	mmix_file_end	mmix	CPU	GCC	13,400	12	1	[]
[ "<s>", "static", "void", "force_into", "(", "rtx", "value", ",", "rtx", "target", ")", "{", "value", "=", "force_operand", "(", "value", ",", "target", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "value", ",", "target", ")", ")", "emit_insn", "(", ...	[ "Like", "force_operand", ",", "but", "guarantees", "that", "VALUE", "ends", "up", "in", "TARGET", "." ]	[ "sh" ]	sh-mem	force_into	sh	CPU	GCC	13,401	41	1	[]
[ "<s>", "inline", "static", "bool", "isMemIntrinsic", "(", "const", "std", "::", "string", "&", "Name", ")", "{", "if", "(", "Name", ".", "compare", "(", "\"@memcpy\"", ")", "==", "0", "\|\|", "Name", ".", "compare", "(", "\"@memset\"", ")", "==", "0", ...	[ "Test", "if", "this", "node", "is", "a", "memory", "intrinsic", "(", "with", "valid", "pointer", "information", ")", "." ]	[ "PIC16", "\"@memcpy\"", "0", "\"@memset\"", "0", "\"@memmove\"", "0" ]	PIC161	isMemIntrinsic	PIC16	MPU	LLVM	13,402	51	1	[]
[ "<s>", "unsigned", "M88kInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "M88k", "::", "LDrib", ":", "ca...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "M88k", "M88k", "M88k::LDrib", "M88k::LDrih", "M88k::LDriw", "M88k::LDrid", "M88k::LDrrsb", "M88k::LDrrsbu", "M88k::LDrrsd", "M88k::LDrrsdu", "M88k::LDrrsh", "M88k::LDrrshu", "M88k::LDrrsw", "M88k::LDrrswu", "M88k::LDrrub", "M88k::LDrrubu", "M88k::LDrrud", "M88k::LDrrudu", "M88k:...	M88kInstrInfo	isLoadFromStackSlot	M88k	MPU	LLVM	13,403	172	1	[]
[ "<s>", "static", "int", "alpha_elf_reloc_rw_mask", "(", "void", ")", "{", "return", "flag_pic", "?", "3", ":", "2", ";", "}", "</s>" ]	[ "Since", "we", "do", "n't", "have", "a", ".dynbss", "section", ",", "we", "should", "not", "allow", "global", "relocations", "in", "the", ".rodata", "section", "." ]	[ "alpha", "3", "2" ]	alpha	alpha_elf_reloc_rw_mask	alpha	MPU	GCC	13,404	15	1	[]
[ "<s>", "extern", "rtx", "s390_build_signbit_mask", "(", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "TFmode", "&&", "TARGET_VXE", ")", "{", "wide_int", "mask_val", "=", "wi", "::", "set_bit_in_zero", "(", "127", ",", "128", ")", ";", "rtx", ...	[ "Emit", "a", "vector", "constant", "that", "contains", "1s", "in", "each", "element", "'s", "sign", "bit", "position", "and", "0s", "in", "other", "positions", ".", "MODE", "is", "the", "desired", "constant", "'s", "mode", "." ]	[ "s390", "127", "128", "1", "0" ]	s390	s390_build_signbit_mask	s390	MPU	GCC	13,405	160	1	[]
[ "<s>", "bool", "AArch64SIMDInstrOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "(...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "8" ]	AArch64SIMDInstrOpt11	runOnMachineFunction	AArch64	CPU	LLVM	13,406	223	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&"...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "Hexagon", "Hexagon", "ISD::MemIndexedMode", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "ISD::ADD", "0", "1", "ISD::POST_INC" ]	HexagonISelLowering35	getPostIndexedAddressParts	Hexagon	DSP	LLVM	13,407	211	1	[]
[ "<s>", "void", "GCNScheduleDAGMILive", "::", "schedule", "(", ")", "{", "const", "SIRegisterInfo", "", "SRI", "=", "static_cast", "<", "const", "SIRegisterInfo", "", ">", "(", "TRI", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "Unsche...	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "AMDGPU", "SI", "SI", "\"Pressure after scheduling:\\nSGPR = \"", "\"\\nVGPR = \"", "\"Pressure in desired limits, done.\\n\"", "\"Occupancy before scheduling: \"", "\", after \"", "\".\\n\"", "\"Attempting to revert scheduling.\\n\"", "\"Scheduling \"" ]	GCNSchedStrategy12	schedule	AMDGPU	GPU	LLVM	13,408	453	1	[]
[ "<s>", "static", "const", "struct", "tilegx_multiply_insn_seq", "", "tilegx_find_multiply_insn_seq_for_constant", "(", "long", "long", "multiplier", ")", "{", "return", "(", "(", "const", "struct", "tilegx_multiply_insn_seq", "", ")", "bsearch", "(", "&", "multiplie...	[ "Returns", "the", "tilegx_multiply_insn_seq", "for", "multiplier", ",", "or", "NULL", "if", "none", "exists", "." ]	[ "tilegx", "0" ]	tilegx	tilegx_find_multiply_insn_seq_for_constant	tilegx	VLIW	GCC	13,409	40	1	[]
[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", ...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "RISCV", "RISCV", "RISCVISD::SELECT_CC", "3", "1", "1", "1", "4", "1", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVW", "RISCVISD::GORCW", "RISCVISD::FSLW", "RI...	RISCVISelLowering80	ComputeNumSignBitsForTargetNode	RISCV	CPU	LLVM	13,410	341	1	[]
[ "<s>", "int", "move_dest_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "REG", ":", "return", "register_operand", "(", "op", ",", "mode", ")", ";", "case", "SUBREG...	[ "Return", "true", "if", "OP", "is", "an", "acceptable", "argument", "for", "a", "move", "destination", "." ]	[ "arc", "0", "0", "0" ]	arc3	move_dest_operand	arc	MPU	GCC	13,411	93	1	[]
[ "<s>", "inline", "void", "classify_registers", "(", "const_tree", ",", "HOST_WIDE_INT", "bitpos", ",", "bool", "fp", ",", "classify_data_t", "*", "data", ")", "{", "if", "(", "fp", ")", "{", "data", "->", "fp_regs", "=", "true", ";", "if", "(", "bitpos",...	[ "A", "subroutine", "of", "function_arg_slotno", ".", "Classify", "the", "field", "." ]	[ "sparc" ]	sparc5	classify_registers	sparc	CPU	GCC	13,412	49	1	[]
[ "<s>", "unsigned", "int", "pure_scalable_type_info", "::", "num_pr", "(", ")", "const", "{", "unsigned", "int", "res", "=", "0", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "pieces", ".", "length", "(", ")", ";", "++", "i", ")...	[ "Return", "the", "total", "number", "of", "predicate", "registers", "required", "by", "the", "PST", "." ]	[ "aarch64", "0", "0" ]	aarch64	num_pr	aarch64	CPU	GCC	13,413	47	1	[]
[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "PowerPC" ]	PPCRegisterInfo (2)1	requiresFrameIndexScavenging	PowerPC	CPU	LLVM	13,414	15	1	[]
[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "unsigned", "LblOperand", "=", "Inst", ".", "getOpcode", "(", ")", "==", ...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "AArch64", "AArch64::Bcc", "1", "0" ]	AArch64MCTargetDesc26	evaluateBranch	AArch64	CPU	LLVM	13,415	89	1	[]
[ "<s>", "int", "AlphaRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "assert", "(", "0", "&&", "\"What is the dwarf register number\"", ")", ";", "return", "-", "1", ";", "}", "</s>" ]	[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]	[ "Alpha", "Alpha", "0", "\"What is the dwarf register number\"", "1" ]	AlphaRegisterInfo2	getDwarfRegNum	Alpha	MPU	LLVM	13,416	25	1	[]
[ "<s>", "bool", "HexagonRDFOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "RDFLimit", ".", "getPosition",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"Before \"", "\"\\n\"", "Hexagon", "\"Starting copy propagation on: \"", "Hexagon", "\"Starting dead code elimination on: \"", "Hexagon", "\"Starting liveness recomputation on: \"", "\"After \"", "\"\\n\"" ]	HexagonRDFOpt	runOnMachineFunction	Hexagon	DSP	LLVM	13,417	382	1	[]
[ "<s>", "static", "const", "char", "", "unicosmk_ssib_name", "(", "void", ")", "{", "static", "char", "name", "[", "256", "]", ";", "rtx", "x", ";", "const", "char", "", "fnname", ";", "int", "len", ";", "x", "=", "DECL_RTL", "(", "cfun", "->", "d...	[ "Generate", "the", "name", "of", "the", "SSIB", "section", "for", "the", "current", "function", "." ]	[ "alpha", "256", "0", "0", "255", "255", "0" ]	alpha3	unicosmk_ssib_name	alpha	MPU	GCC	13,418	126	1	[]
[ "<s>", "static", "bool", "mep_expand_setcc_1", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "rtx", "tmp", ";", "switch", "(", "code", ")", "{", "case", "GT", ":", "case", "GTU", ":", "tmp", "=...	[ "Emit", "a", "setcc", "instruction", "in", "its", "entirity", "." ]	[ "mep", "1", "1", "0x7ffffff", "1", "1", "1", "0x80000000", "1", "1" ]	mep	mep_expand_setcc_1	mep	CPU	GCC	13,419	416	1	[]
[ "<s>", "static", "void", "load_lr_save", "(", "int", "regno", ",", "rtx", "frame_reg_rtx", ",", "int", "offset", ")", "{", "rtx", "mem", "=", "gen_frame_mem_offset", "(", "Pmode", ",", "frame_reg_rtx", ",", "offset", ")", ";", "rtx", "reg", "=", "gen_rtx_R...	[ "Like", "cr", ",", "the", "move", "to", "lr", "instruction", "can", "be", "scheduled", "after", "the", "stack", "deallocation", ",", "but", "unlike", "cr", ",", "its", "stack", "frame", "save", "is", "still", "valid", ".", "So", "we", "only", "need", "...	[ "powerpcspe" ]	powerpcspe	load_lr_save	powerpcspe	CPU	GCC	13,420	44	1	[]
[ "<s>", "void", "rs6000_expand_interleave", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "highp", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "high", ",", "nelt", "=", "G...	[ "Expand", "a", "vector", "interleave", "operation", "." ]	[ "rs6000", "1", "0", "2", "0", "2" ]	rs6000	rs6000_expand_interleave	rs6000	CPU	GCC	13,421	109	1	[]
[ "<s>", "rtx", "aarch64_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND...	[ "Implement", "TARGET_EXPAND_BUILTIN", "." ]	[ "aarch64", "0", "0" ]	aarch64-builtins3	aarch64_expand_builtin	aarch64	CPU	GCC	13,422	253	1	[]
[ "<s>", "void", "MCS51PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createMCS51ShiftExpandPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "MCS51", "MCS51", "MCS51" ]	MCS51TargetMachine	addIRPasses	MCS51	MPU	LLVM	13,423	21	1	[]
[ "<s>", "void", "ix86_split_copysign_const", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "mask", ",", "x", ";", "dest", "=", "operands", "[", "0", "]", ";", "op0", "=", "operan...	[ "Deconstruct", "a", "copysign", "operation", "into", "bit", "masks", ".", "Operand", "0", "is", "known", "to", "be", "a", "constant", ",", "and", "so", "has", "already", "been", "expanded", "into", "a", "vector", "constant", "." ]	[ "i386", "0", "1", "3", "0" ]	i3865	ix86_split_copysign_const	i386	CPU	GCC	13,424	125	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"AZPR Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AZPR", "\"AZPR Assembly Printer\"" ]	AZPRAsmPrinter	getPassName	AZPR	CPU	LLVM	13,425	13	1	[]
[ "<s>", "bool", "rs6000_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "tree", "fntype", ";", "if", "(", "CALL_EXPR_STATIC_CHAIN", "(", "exp", ")", ")", "return", "false", ";", "if", "(", "decl", ")", "fntype", "=", "TREE_TYPE"...	[ "Say", "whether", "a", "function", "is", "a", "candidate", "for", "sibcall", "handling", "or", "not", ".", "We", "do", "not", "allow", "indirect", "calls", "to", "be", "optimized", "into", "sibling", "calls", ".", "Also", ",", "we", "ca", "n't", "do", ...	[ "rs6000", "0", "0", "\"longcall\"", "\"shortcall\"" ]	rs6000-logue	rs6000_function_ok_for_sibcall	rs6000	CPU	GCC	13,426	185	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "X86" ]	X86Subtarget104	getDataLayout	X86	CPU	LLVM	13,427	14	1	[]
[ "<s>", "bool", "PPCTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createPPCISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCTargetMachine70	addInstSelector	PowerPC	CPU	LLVM	13,428	28	1	[]
[ "<s>", "bool", "hasFusion", "(", ")", "const", "{", "return", "hasFuseAES", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "CPU", "supports", "any", "kind", "of", "instruction", "fusion", "." ]	[ "ARM" ]	ARMSubtarget108	hasFusion	ARM	CPU	LLVM	13,429	12	1	[]
[ "<s>", "bool", "equals", "(", "const", "CSKYConstantPoolJT", "*", "A", ")", "const", "{", "return", "JTI", "==", "A", "->", "JTI", "&&", "CSKYConstantPoolValue", "::", "equals", "(", "A", ")", ";", "}", "</s>" ]	[ "equals", "-", "Check", "for", "string", "equality", ",", "this", "is", "more", "efficient", "than", "compare", "(", ")", "when", "the", "relative", "ordering", "of", "inequal", "strings", "is", "n't", "needed", "." ]	[ "CSKY", "CSKY", "CSKY" ]	CSKYConstantPoolValue	equals	CSKY	CPU	LLVM	13,430	25	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "Mips", "Mips", "0", "1", "2", "ISD::BITCAST" ]	MipsISelLowering106	LowerCallResult	Mips	CPU	LLVM	13,431	238	1	[]
[ "<s>", "void", "SystemZMCAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "unsigned", "Opcode", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "assert", "...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "SystemZ", "SystemZ", "\"Unexpected insn to relax\"" ]	SystemZMCAsmBackend28	relaxInstruction	SystemZ	CPU	LLVM	13,432	47	1	[]
[ "<s>", "bool", "ix86_vec_interleave_v2df_operator_ok", "(", "rtx", "operands", "[", "3", "]", ",", "bool", "high", ")", "{", "if", "(", "MEM_P", "(", "operands", "[", "0", "]", ")", ")", "return", "rtx_equal_p", "(", "operands", "[", "0", "]", ",", "op...	[ "Return", "TRUE", "if", "the", "operands", "to", "a", "vec_interleave_", "{", "high", ",", "low", "}", "v2df", "are", "ok", ",", "keeping", "in", "mind", "the", "possible", "movddup", "alternative", "." ]	[ "i386", "3", "0", "0", "1", "1", "2", "1", "2" ]	i386	ix86_vec_interleave_v2df_operator_ok	i386	CPU	GCC	13,433	77	1	[]
[ "<s>", "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "NumWaitStates", "=", "TII", "->...	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "AMDGPU", "SI", "1" ]	GCNHazardRecognizer22	AdvanceCycle	AMDGPU	GPU	LLVM	13,434	93	1	[]
[ "<s>", "void", "TVMRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", ")", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "TVM", "TVM", "0", "TVM", "0", "\"FrameOffset < 0\"", "\"FrameOffset overflows stack size\"", "0", "\"We assume that variable-sized objects have already been lowered, \"", "\"and don't use FrameIndex operands.\"", "TVM::I257RegClass", "TVM::GETGLOB", "5", "0", "8", "TVM::I257RegClass",...	TVMRegisterInfo	eliminateFrameIndex	TVM	Virtual ISA	LLVM	13,435	407	1	[]
[ "<s>", "int", "GCNTTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "", "Ty", ",", "VectorType", "", "CondTy", ",", "bool", "IsPairwise", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "OrigTy", "=", ...	[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]	[ "AMDGPU", "16" ]	AMDGPUTargetTransformInfo1	getMinMaxReductionCost	AMDGPU	GPU	LLVM	13,436	101	1	[]
[ "<s>", "static", "bool", "has_dispatch", "(", "rtx_insn", "*", "insn", ",", "int", "action", ")", "{", "if", "(", "(", "TARGET_BDVER1", "\|\|", "TARGET_BDVER2", "\|\|", "TARGET_BDVER3", "\|\|", "TARGET_BDVER4", "\|\|", "TARGET_ZNVER1", ")", "&&", "flag_dispatch_schedule...	[ "Return", "TRUE", "if", "Dispatch", "Scheduling", "is", "supported", "." ]	[ "i386" ]	i3866	has_dispatch	i386	CPU	GCC	13,437	75	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "R600", "SI", "ISD::BRCOND", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "SI", "ISD::INTRINSIC_WO_CHAIN", "0", "2", "Intrinsic::r600_read_ngroups_x", "0", "Intrinsic::r600_read_ngroups_y", "4", "Intrinsic::r600_read_ngroups_z", "8", "Intrinsic::r600_read_global_size_x", "12", "Intrinsic:...	SIISelLowering156	LowerOperation	R600	GPU	LLVM	13,438	506	1	[]
[ "<s>", "static", "int", "rs6000_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", ")", "{", "unsigned", "elements", ";", "tree", "elem_type", ";", "switch", "(", "type_of_cost", ")", "{"...	[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]	[ "rs6000", "1", "2", "3", "1", "4", "1", "3", "2", "2", "1", "4", "4", "8", "4", "1", "4", "12", "33", "4", "1", "2", "1", "2", "4", "8", "2", "1", "4", "12", "23", "2", "32", "5", "1", "2", "1", "5", "2" ]	rs6000	rs6000_builtin_vectorization_cost	rs6000	CPU	GCC	13,439	357	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSIMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine5	addPreEmitPass	AMDGPU	GPU	LLVM	13,440	82	1	[]
[ "<s>", "Relocator", "::", "Result", "unsupported", "(", "Relocation", "&", "pReloc", ",", "X86_64Relocator", "&", "pParent", ")", "{", "return", "Relocator", "::", "Unsupported", ";", "}", "</s>" ]	[ "The", "instruction", "is", "unsupported", "." ]	[ "X86", "X86" ]	X86Relocator	unsupported	X86	CPU	LLVM	13,441	20	1	[]
[ "<s>", "virtual", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "return", "NumCycles", "==", "1", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]	[ "ARM", "1" ]	ARMBaseInstrInfo11	isProfitableToDupForIfCvt	ARM	CPU	LLVM	13,442	24	1	[]
[ "<s>", "static", "bool", "cdx_and_immed", "(", "rtx", "op", ")", "{", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "HOST_WIDE_INT", "ival", "=", "INTVAL", "(", "op", ")", ";", "return", "(", "ival", "==", "1", "\|\|", "ival", "==", "2", "\|\|", ...	[ "Returns", "true", "if", "OP", "is", "within", "range", "of", "CDX", "andi.n", "immediates", "." ]	[ "nios2", "1", "2", "3", "4", "8", "0xf", "0x10", "0x1f", "0x20", "0x3f", "0x7f", "0x80", "0xff", "0x7ff", "0xff00", "0xffff" ]	nios2	cdx_and_immed	nios2	MPU	GCC	13,443	96	1	[]
[ "<s>", "tree", "i386_pe_mangle_decl_assembler_name", "(", "tree", "decl", ",", "tree", "id", ")", "{", "tree", "new_id", "=", "i386_pe_maybe_mangle_decl_assembler_name", "(", "decl", ",", "id", ")", ";", "return", "(", "new_id", "?", "new_id", ":", "id", ")", ...	[ "This", "is", "used", "as", "a", "target", "hook", "to", "modify", "the", "DECL_ASSEMBLER_NAME", "in", "the", "language-independent", "default", "hook", "langhooks", ",", "c", ":", "lhd_set_decl_assembler_name", "(", ")", "and", "in", "cp/mangle", ",", "c", ":...	[ "i386" ]	winnt	i386_pe_mangle_decl_assembler_name	i386	CPU	GCC	13,444	30	1	[]
[ "<s>", "static", "void", "gen_ashift_hi", "(", "int", "type", ",", "int", "n", ",", "rtx", "reg", ")", "{", "if", "(", "n", "<", "0", ")", "{", "if", "(", "type", "==", "ASHIFT", ")", "type", "=", "LSHIFTRT", ";", "else", "type", "=", "ASHIFT", ...	[ "Same", "for", "HImode" ]	[ "sh", "0", "0" ]	sh	gen_ashift_hi	sh	CPU	GCC	13,445	125	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]	X86InstrInfo110	storeRegToStackSlot	X86	CPU	LLVM	13,446	174	1	[]
[ "<s>", "bool", "function_instance", "::", "modifies_global_state_p", "(", ")", "const", "{", "unsigned", "int", "flags", "=", "call_properties", "(", ")", ";", "if", "(", "flags", "&", "CP_RAISE_FP_EXCEPTIONS", ")", "return", "true", ";", "return", "flags", "&...	[ "Return", "true", "if", "calls", "to", "the", "function", "could", "modify", "some", "form", "of", "global", "state", "." ]	[ "riscv" ]	riscv-vector-builtins	modifies_global_state_p	riscv	CPU	GCC	13,447	35	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo"...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "Mips", "Mips", "4", "0", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "Mips", "\"invalid operand for instruction\"", "\"invalid instruction\"" ]	MipsAsmParser18	MatchAndEmitInstruction	Mips	CPU	LLVM	13,448	242	1	[]
[ "<s>", "void", "AnalyzeCallResult", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "CCAssignFn", "Fn", ",", "const", "Type", "", "RetTy", ",", "const", "char", "", "Func", ")", "{", "PreAnalyzeCallResult", "(", "Ins"...	[ "AnalyzeCallResult", "-", "Same", "as", "above", "except", "it", "'s", "specialized", "for", "calls", "which", "produce", "a", "single", "value", "." ]	[ "Mips", "ISD::InputArg" ]	MipsCCState8	AnalyzeCallResult	Mips	CPU	LLVM	13,449	48	1	[]
[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1" ]	WebAssemblyISelLowering13	CanLowerReturn	WebAssembly	Virtual ISA	LLVM	13,450	43	1	[]
[ "<s>", "const", "int", "", "HexagonRegisterInfo", "::", "getRegClassPressureSets", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "static", "const", "int", "RCSetsTable", "[", "]", "=", "{", "0", ",", "-", "1", ",", "1", ",", "-", "1...	[ "Get", "the", "dimensions", "of", "register", "pressure", "impacted", "by", "this", "register", "class", "." ]	[ "Hexagon", "Hexagon", "0", "1", "1", "1", "2", "1", "0", "1", "1", "0", "2", "4", "6", "0" ]	HexagonRegisterInfo23	getRegClassPressureSets	Hexagon	DSP	LLVM	13,451	85	1	[]
[ "<s>", "bool", "MipsPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "legalize", "pass", ",", "which", "converts", "the", "instruction", "sequence", "into", "one", "that", "can", "be", "selected", "by", "the", "target", "." ]	[ "Mips", "Mips" ]	MipsTargetMachine (2)1	addLegalizeMachineIR	Mips	CPU	LLVM	13,452	19	1	[]
[ "<s>", "bool", "MCS51RelaxMem", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "const", "MCS51Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "MCS51Subtarget", ">", "(", ")", ";"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "MCS51", "MCS51", "MCS51", "MCS51" ]	MCS51RelaxMemOperations	runOnMachineFunction	MCS51	MPU	LLVM	13,453	63	1	[]
[ "<s>", "void", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "override", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", "Options", ".", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "VE" ]	VETargetMachine	Initialize	VE	CPU	LLVM	13,454	33	1	[]
[ "<s>", "const", "char", "", "output_ubranch", "(", "rtx", "label", ",", "rtx_insn", "", "insn", ")", "{", "return", "output_branch", "(", "label", ",", "\"tr\"", ",", "insn", ")", ";", "}", "</s>" ]	[ "Output", "an", "unconditional", "branch", "to", "LABEL", ".", "INSN", "is", "the", "instruction", "." ]	[ "visium", "\"tr\"" ]	visium	output_ubranch	visium	Virtual ISA	GCC	13,455	24	1	[]
[ "<s>", "static", "void", "avr_adjust_type_node", "(", "tree", "", "node", ",", "machine_mode", "mode", ",", "int", "sat_p", ")", "{", "", "node", "=", "make_node", "(", "FIXED_POINT_TYPE", ")", ";", "TYPE_SATURATING", "(", "*", "node", ")", "=", "sat_p",...	[ "Helper", "for", "the", "function", "below", "." ]	[ "avr", "8" ]	avr4	avr_adjust_type_node	avr	MPU	GCC	13,456	98	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "AArch64", "1" ]	AArch64CallLowering56	assignValueToAddress	AArch64	CPU	LLVM	13,457	57	1	[]
[ "<s>", "bool", "mips_const_vector_bitimm_clr_p", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_VECTOR", "&&", "op", "!=", "CONSTM1_RTX", "(", "mode", ")", ")", "{", "unsigned", "HOST_WIDE_INT", ...	[ "Return", "true", "if", "OP", "is", "a", "constant", "vector", "with", "the", "number", "of", "units", "in", "MODE", ",", "and", "each", "unit", "has", "the", "same", "bit", "clear", "." ]	[ "mips", "0", "1", "0", "1" ]	mips	mips_const_vector_bitimm_clr_p	mips	CPU	GCC	13,458	106	1	[]
[ "<s>", "static", "int", "write_init_file", "(", "void", ")", "{", "write_autogenerated_header", "(", "init_file", ")", ";", "fprintf", "(", "init_file", ",", "\"#include \\\"config.h\\\"\\n\"", ")", ";", "fprintf", "(", "init_file", ",", "\"#include \\\"system.h\\\"\\...	[ "Write", "everything", "to", "the", "initialization", "file", "(", "rs6000-builtins.cc", ")", ".", "Return", "1", "if", "successful", ",", "0", "otherwise", "." ]	[ "rs6000", "\"#include \\\"config.h\\\"\\n\"", "\"#include \\\"system.h\\\"\\n\"", "\"#include \\\"coretypes.h\\\"\\n\"", "\"#include \\\"backend.h\\\"\\n\"", "\"#include \\\"rtl.h\\\"\\n\"", "\"#include \\\"tree.h\\\"\\n\"", "\"#include \\\"langhooks.h\\\"\\n\"", "\"#include \\\"insn-codes.h\\\"\\n\...	rs6000-gen-builtins	write_init_file	rs6000	CPU	GCC	13,459	184	1	[]
[ "<s>", "MachineBasicBlock", "", "SNESTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "MBB", ")", "const", "{", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc",...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "SNES", "SNES", "SNES::Lsl8", "SNES::Lsl16", "SNES::Lsr8", "SNES::Lsr16", "SNES::Rol8", "SNES::Rol16", "SNES::Ror8", "SNES::Ror16", "SNES::Asr8", "SNES::Asr16", "SNES::MULRdRr", "SNES::MULSRdRr", "SNES::Select16", "SNES::Select8", "\"Unexpected instr type to insert\"", "SNES", "S...	SNESISelLowering	EmitInstrWithCustomInserter	SNES	DSP	LLVM	13,460	496	1	[]
[ "<s>", "unsigned", "GBZ80InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "GB", "::", "ST8_FI", ":", "{",...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "GBZ80", "GB", "GB::ST8_FI", "1", "0", "1", "0" ]	GBZ80InstrInfo	isStoreToStackSlot	GBZ80	MPU	LLVM	13,461	83	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot have arguments\"" ]	MSP430ISelLowering39	LowerFormalArguments	MSP430	MPU	LLVM	13,462	112	1	[]
[ "<s>", "void", "HexagonCommonGEP", "::", "materialize", "(", "NodeToValueMap", "&", "Loc", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Nodes before materialization:\\n\"", "<<", "Nodes", "<<", "'\\n'", ")", ";", "NodeChildrenMap", "NCM", ";", "NodeVect", ...	[ "This", "method", "can", "be", "implemented", "to", "generate", "a", "mapped", "Value", "on", "demand", "." ]	[ "Hexagon", "Hexagon", "\"Nodes before materialization:\\n\"", "0", "0", "1", "0", "0", "0", "\"No use information found\"" ]	HexagonCommonGEP1	materialize	Hexagon	DSP	LLVM	13,463	479	1	[]
[ "<s>", "static", "int", "mips_multipass_dfa_lookahead", "(", "void", ")", "{", "if", "(", "TUNE_SB1", ")", "return", "4", ";", "if", "(", "TUNE_LOONGSON_2EF", "\|\|", "TUNE_GS464", "\|\|", "TUNE_GS464E", ")", "return", "4", ";", "if", "(", "TUNE_OCTEON", "\|\|", ...	[ "Implements", "TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", "." ]	[ "mips", "4", "4", "2", "4", "0" ]	mips	mips_multipass_dfa_lookahead	mips	CPU	GCC	13,464	49	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Wasn't expecting to ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "PowerPC", "PPC", "\"Wasn't expecting to be able to lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SETCC", "ISD::TRAMPOLINE", "ISD::VASTART", "PPC", "ISD::VAARG", "PPC", "ISD::STACKRESTORE", "PPC", "ISD...	PPCISelLowering54	LowerOperation	PowerPC	CPU	LLVM	13,465	381	1	[]
[ "<s>", "const", "MCPhysReg", "", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"" ]	ARMBaseRegisterInfo41	getCalleeSavedRegs	ARM	CPU	LLVM	13,466	121	1	[]
[ "<s>", "static", "void", "ix86_store_returned_bounds", "(", "rtx", "slot", ",", "rtx", "bounds", ")", "{", "gcc_assert", "(", "REG_P", "(", "slot", ")", ")", ";", "emit_move_insn", "(", "slot", ",", "bounds", ")", ";", "}", "</s>" ]	[ "Store", "BOUNDS", "returned", "by", "function", "into", "SLOT", "." ]	[ "i386" ]	i3864	ix86_store_returned_bounds	i386	CPU	GCC	13,467	27	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "R600", "SI", "SI", "0", "0" ]	SIInstrInfo138	expandPostRAPseudo	R600	GPU	LLVM	13,468	244	1	[]
[ "<s>", "static", "rtx", "s390_find_constant", "(", "struct", "constant_pool", "", "pool", ",", "rtx", "val", ",", "enum", "machine_mode", "mode", ")", "{", "struct", "constant", "", "c", ";", "rtx", "offset", ";", "int", "i", ";", "for", "(", "i", "=...	[ "Find", "constant", "VAL", "of", "mode", "MODE", "in", "the", "constant", "pool", "POOL", ".", "Return", "an", "RTX", "describing", "the", "distance", "from", "the", "start", "of", "the", "pool", "to", "the", "location", "of", "the", "new", "constant", "...	[ "s390", "0" ]	s3903	s390_find_constant	s390	MPU	GCC	13,469	136	1	[]
[ "<s>", "static", "bool", "cris_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "enum", "cris_symbol_type", "t", "=", "cris_symbol_type_of", "(", "x", ")", ";", "return", "t", "==", "cris_unspec", "\|\|", "t", ...	[ "Worker", "function", "for", "TARGET_CANNOT_FORCE_CONST_MEM", ".", "We", "ca", "n't", "put", "PIC", "addresses", "in", "the", "constant", "pool", ",", "not", "even", "the", "ones", "that", "can", "be", "reached", "as", "pc-relative", "as", "we", "ca", "n't",...	[ "cris" ]	cris	cris_cannot_force_const_mem	cris	MPU	GCC	13,470	35	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "restoreWin32EHStackPointers", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "bool", "RestoreSP", ")", "cons...	[ "Sets", "up", "EBP", "and", "optionally", "ESI", "based", "on", "the", "incoming", "EBP", "value", "." ]	[ "X86", "X86", "\"funclets only supported in MSVC env\"", "\"EBP/ESI restoration only required on win32\"", "\"restoring EBP/ESI on non-32-bit target\"", "X86", "X86", "X86", "X86::MOV32rm", "X86::ESP", "X86::EBP", "3", "0", "\"end of registration object above normal EBP position!\"", "X8...	X86FrameLowering117	restoreWin32EHStackPointers	X86	CPU	LLVM	13,471	415	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_arm_ldst_pcrel_12\"", ",", "1", ",", "...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "ARM", "ARM::NumTargetFixupKinds", "\"fixup_arm_ldst_pcrel_12\"", "1", "24", "\"fixup_t2_ldst_pcrel_12\"", "0", "32", "\"fixup_arm_pcrel_10\"", "1", "24", "\"fixup_t2_pcrel_10\"", "0", "32", "\"fixup_thumb_adr_pcrel_10\"", "0", "8", "\"fixup_arm_adr_pcrel_12\"", "1", "24", "\...	ARMAsmBackend69	getFixupKindInfo	ARM	CPU	LLVM	13,472	370	1	[]
[ "<s>", "unsigned", "TOYInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "assert", "(", "0", "&&", "\"Unimplemented\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "TOY", "TOY", "0", "\"Unimplemented\"", "0" ]	TOYInstrInfo1	isLoadFromStackSlot	TOY	CPU	LLVM	13,473	27	1	[]
[ "<s>", "void", "arm_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "bdst", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ";", "machine_mode", "mod...	[ "Expand", "a", "compare", "and", "swap", "pattern", "." ]	[ "arm", "0", "1", "2", "3", "4", "5", "6", "7", "1" ]	arm	arm_expand_compare_and_swap	arm	CPU	GCC	13,474	333	1	[]
[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "if", "(", "Val", ")", "return", "false", ";", "MIRBuilder", ".", "buildInstr...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::S_ENDPGM" ]	AMDGPUCallLowering13	lowerReturn	AMDGPU	GPU	LLVM	13,475	39	1	[]
[ "<s>", "static", "MachineBasicBlock", "", "getExitingBlock", "(", "MachineLoop", "", "L", ")", "{", "if", "(", "MachineBasicBlock", "*", "Latch", "=", "L", "->", "getLoopLatch", "(", ")", ")", "{", "if", "(", "L", "->", "isLoopExiting", "(", "Latch", "...	[ "Return", "the", "first", "block", "of", "this", "region", "'s", "single", "exit", "edge", ",", "if", "existing", "." ]	[ "Hexagon" ]	HexagonHardwareLoops26	getExitingBlock	Hexagon	DSP	LLVM	13,476	48	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubt...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "R600", "SI" ]	AMDGPUTargetMachine109	addPreEmitPass	R600	GPU	LLVM	13,477	111	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "TeakRegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "return", "RC", ";", "}", "</s>" ]	[ "getCrossCopyRegClass", "-", "Returns", "a", "legal", "register", "class", "to", "copy", "a", "register", "in", "the", "specified", "class", "to", "or", "from", "." ]	[ "Teak", "Teak" ]	TeakRegisterInfo	getCrossCopyRegClass	Teak	DSP	LLVM	13,478	18	1	[]
[ "<s>", "static", "void", "nvptx_option_override", "(", "void", ")", "{", "init_machine_status", "=", "nvptx_init_machine_status", ";", "if", "(", "!", "global_options_set", ".", "x_flag_toplevel_reorder", ")", "flag_toplevel_reorder", "=", "1", ";", "if", "(", "!", ...	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "nvptx", "1", "1", "0", "0", "0", "17", "17", "17", "\"__worker_bcast\"", "\"__worker_red\"", "\"-mgomp\"", "\"-msoft-stack\"", "\"-muniform-simt\"" ]	nvptx4	nvptx_option_override	nvptx	GPU	GCC	13,479	167	1	[]
[ "<s>", "static", "void", "mips_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "rtx", "this", ",", "temp1", ",", ...	[ "Implement", "TARGET_ASM_OUTPUT_MI_THUNK", ".", "Generate", "rtl", "rather", "than", "asm", "text", "in", "order", "to", "avoid", "duplicating", "too", "much", "logic", "from", "elsewhere", "." ]	[ "mips", "1", "1", "15", "2", "3", "1", "0", "0", "0", "1", "1", "1", "0", "0" ]	mips3	mips_output_mi_thunk	mips	CPU	GCC	13,480	392	1	[]
[ "<s>", "LaneBitmask", "HexagonExpandCondsets", "::", "getLaneMask", "(", "Register", "Reg", ",", "unsigned", "Sub", ")", "{", "assert", "(", "Reg", ".", "isVirtual", "(", ")", ")", ";", "return", "Sub", "!=", "0", "?", "TRI", "->", "getSubRegIndexLaneMask", ...	[ "Returns", "the", "combination", "of", "all", "lane", "masks", "of", "register", "in", "this", "class", "." ]	[ "Hexagon", "Hexagon", "0" ]	HexagonExpandCondsets16	getLaneMask	Hexagon	DSP	LLVM	13,481	41	1	[]
[ "<s>", "static", "rtx", "function_arg_union_value", "(", "int", "size", ",", "machine_mode", "mode", ",", "int", "slotno", ",", "int", "regno", ")", "{", "unsigned", "int", "nwords", ";", "if", "(", "size", "<=", "0", ")", "return", "gen_rtx_REG", "(", "...	[ "Used", "by", "function_arg", "and", "sparc_function_value_1", "to", "implement", "the", "conventions", "of", "the", "64-bit", "ABI", "for", "passing", "and", "returning", "unions", ".", "Return", "an", "expression", "valid", "as", "a", "return", "value", "for",...	[ "sparc", "0", "1", "1", "0", "0" ]	sparc	function_arg_union_value	sparc	CPU	GCC	13,482	117	1	[]
[ "<s>", "void", "JVMPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "}", "</s>" ]	[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]	[ "JVM", "JVM" ]	JVMTargetMachine	addCodeGenPrepare	JVM	Virtual ISA	LLVM	13,483	8	1	[]
[ "<s>", "static", "int", "loongarch_symbol_insns", "(", "enum", "loongarch_symbol_type", "type", ",", "machine_mode", "mode", ")", "{", "switch", "(", "type", ")", "{", "case", "SYMBOL_GOT_DISP", ":", "if", "(", "mode", "!=", "MAX_MACHINE_MODE", ")", "return", ...	[ "Returns", "the", "number", "of", "instructions", "necessary", "to", "reference", "a", "symbol", "." ]	[ "loongarch", "0", "3", "1", "0" ]	loongarch	loongarch_symbol_insns	loongarch	CPU	GCC	13,484	53	1	[]
[ "<s>", "bool", "AMDGPUTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "Argument", "", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "("...	[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetTransformInfo35	isSourceOfDivergence	AMDGPU	GPU	LLVM	13,485	127	1	[]
[ "<s>", "bool", "AVRAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "AVR", "AVR", "AVR::fixup_7_pcrel", "AVR::fixup_13_pcrel", "AVR::fixup_call" ]	AVRAsmBackend11	shouldForceRelocation	AVR	MPU	LLVM	13,486	58	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "AArch64", "AArch64", "ISD::InputArg", "AArch64", "AArch64", "16", "0", "0", "MVT::i64", "\"unexpected return calling convention register assignment\"", "1", "2", "\"Unknown loc info!\"", "ISD::BITCAST" ]	AArch64ISelLowering23	LowerCallResult	AArch64	CPU	LLVM	13,487	285	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintType", "SystemZTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "("...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "SystemZ", "SystemZ", "1", "0" ]	SystemZISelLowering (2)	getConstraintType	SystemZ	CPU	LLVM	13,488	101	1	[]
[ "<s>", "static", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "splitVector", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", ...	[ "Split", "a", "vector", "value", "into", "two", "parts", "of", "types", "LoVT", "and", "HiVT", "." ]	[ "X86", "2", "0", "2", "0", "\"Can't split odd sized vector\"", "0", "2", "2", "2" ]	X86ISelLowering100	splitVector	X86	CPU	LLVM	13,489	142	1	[]
[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "static", "const", "uint8_t", "Nops", "[", "10", "]", "[", "10", "]", "=", "{", "{", "0x90", "}", ",", "{", "0x66", "...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "X86", "X86", "10", "10", "0x90", "0x66", "0x90", "0x0f", "0x1f", "0x00", "0x0f", "0x1f", "0x40", "0x00", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x66", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x0f", "0x1f", "0x80", "0x00", "0x00", "0x00", "0x00", "0...	X86AsmBackend70	writeNopData	X86	CPU	LLVM	13,490	323	1	[]
[ "<s>", "const", "char", "*", "SNESTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "SNESISD", "::", "name", ":", "\\", "return", "#", "name", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nul...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "SNES", "SNES", "SNESISD::name" ]	SNESISelLowering	getTargetNodeName	SNES	DSP	LLVM	13,491	117	1	[]
[ "<s>", "bool", "AArch64RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")...	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "AArch64", "AArch64", "0", "\"Instr doesn't have FrameIndex operand!\"", "AArch64", "16", "20", "128", "AArch64::FP", "AArch64::SP" ]	AArch64RegisterInfo	needsFrameBaseReg	AArch64	CPU	LLVM	13,492	167	1	[]
[ "<s>", "static", "rtx", "ix86_expand_binop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "tree", "arg1", "=", "C...	[ "Subroutine", "of", "ix86_expand_builtin", "to", "take", "care", "of", "binop", "insns", "." ]	[ "i386", "0", "1", "0", "1", "2", "0", "1", "2", "0" ]	i386-expand	ix86_expand_binop_builtin	i386	CPU	GCC	13,493	301	1	[]
[ "<s>", "unsigned", "OR1KRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "OR1K", "::", "R9", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "OR1K", "OR1K", "OR1K::R9" ]	OR1KRegisterInfo	getRARegister	OR1K	CPU	LLVM	13,494	14	1	[]
[ "<s>", "unsigned", "R600InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterato...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "AMDGPU", "R600", "\"code size not handled\"", "0", "0", "R600::JUMP_COND", "0", "R600::CF_ALU_PUSH_BEFORE", "R600::CF_ALU", "R600::JUMP", "1", "1", "R600::JUMP_COND", "0", "R600::CF_ALU_PUSH_BEFORE", "R600::CF_ALU", "R600::JUMP", "2" ]	R600InstrInfo (2)1	removeBranch	AMDGPU	GPU	LLVM	13,495	304	1	[]
[ "<s>", "bool", "PPCSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubta...	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass" ]	PPCSubtarget1	enablePostRAScheduler	PowerPC	CPU	LLVM	13,496	69	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "assert",...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "Hexagon", "Hexagon", "\"Expected predicable instruction\"", "0", "0", "0", "1", "3", "0", "1", "1", "\"Unexpected operand type\"", "1", "0", "1" ]	HexagonInstrInfo25	PredicateInstruction	Hexagon	DSP	LLVM	13,497	343	1	[]
[ "<s>", "unsigned", "get231Opcode", "(", ")", "const", "{", "return", "Opcodes", "[", "Form231", "]", ";", "}", "</s>" ]	[ "Returns", "the", "231", "form", "of", "FMA", "opcode", "." ]	[ "X86" ]	X86InstrFMA3Info11	get231Opcode	X86	CPU	LLVM	13,498	13	1	[]
[ "<s>", "void", "BlackfinInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Blackfin", "BF::DPRegClass", "BF::LOAD32fi", "0", "BF::D16RegClass", "BF::LOAD16fi", "0", "BF::AnyCCRegClass", "BF::LOAD8fi", "0", "\"Cannot load regclass from stack slot\"" ]	BlackfinInstrInfo	loadRegFromStackSlot	Blackfin	DSP	LLVM	13,499	189	1	[]

[ "<s>", "static", "void", "mmix_file_end", "(", "void", ")", "{", "data_section", "(", ")", ";", "}", "</s>" ]

[ "TARGET_ASM_FILE_END", "." ]

[ "mmix" ]

mmix3

mmix_file_end

mmix

CPU

GCC

13,400

12

1

[]

[ "<s>", "static", "void", "force_into", "(", "rtx", "value", ",", "rtx", "target", ")", "{", "value", "=", "force_operand", "(", "value", ",", "target", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "value", ",", "target", ")", ")", "emit_insn", "(", ...

[ "Like", "force_operand", ",", "but", "guarantees", "that", "VALUE", "ends", "up", "in", "TARGET", "." ]

[ "sh" ]

sh-mem

force_into

sh

CPU

GCC

13,401

41

1

[]

[ "<s>", "inline", "static", "bool", "isMemIntrinsic", "(", "const", "std", "::", "string", "&", "Name", ")", "{", "if", "(", "Name", ".", "compare", "(", "\"@memcpy\"", ")", "==", "0", "||", "Name", ".", "compare", "(", "\"@memset\"", ")", "==", "0", ...

[ "Test", "if", "this", "node", "is", "a", "memory", "intrinsic", "(", "with", "valid", "pointer", "information", ")", "." ]

[ "PIC16", "\"@memcpy\"", "0", "\"@memset\"", "0", "\"@memmove\"", "0" ]

PIC161

isMemIntrinsic

PIC16

MPU

LLVM

13,402

51

1

[]

[ "<s>", "unsigned", "M88kInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "M88k", "::", "LDrib", ":", "ca...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "M88k", "M88k", "M88k::LDrib", "M88k::LDrih", "M88k::LDriw", "M88k::LDrid", "M88k::LDrrsb", "M88k::LDrrsbu", "M88k::LDrrsd", "M88k::LDrrsdu", "M88k::LDrrsh", "M88k::LDrrshu", "M88k::LDrrsw", "M88k::LDrrswu", "M88k::LDrrub", "M88k::LDrrubu", "M88k::LDrrud", "M88k::LDrrudu", "M88k:...

M88kInstrInfo

isLoadFromStackSlot

M88k

MPU

LLVM

13,403

172

1

[]

[ "<s>", "static", "int", "alpha_elf_reloc_rw_mask", "(", "void", ")", "{", "return", "flag_pic", "?", "3", ":", "2", ";", "}", "</s>" ]

[ "Since", "we", "do", "n't", "have", "a", ".dynbss", "section", ",", "we", "should", "not", "allow", "global", "relocations", "in", "the", ".rodata", "section", "." ]

[ "alpha", "3", "2" ]

alpha

alpha_elf_reloc_rw_mask

alpha

MPU

GCC

13,404

15

1

[]

[ "<s>", "extern", "rtx", "s390_build_signbit_mask", "(", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "TFmode", "&&", "TARGET_VXE", ")", "{", "wide_int", "mask_val", "=", "wi", "::", "set_bit_in_zero", "(", "127", ",", "128", ")", ";", "rtx", ...

[ "Emit", "a", "vector", "constant", "that", "contains", "1s", "in", "each", "element", "'s", "sign", "bit", "position", "and", "0s", "in", "other", "positions", ".", "MODE", "is", "the", "desired", "constant", "'s", "mode", "." ]

[ "s390", "127", "128", "1", "0" ]

s390

s390_build_signbit_mask

s390

MPU

GCC

13,405

160

1

[]

[ "<s>", "bool", "AArch64SIMDInstrOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "(...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "8" ]

AArch64SIMDInstrOpt11

runOnMachineFunction

AArch64

CPU

LLVM

13,406

223

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&"...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "Hexagon", "Hexagon", "ISD::MemIndexedMode", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "ISD::ADD", "0", "1", "ISD::POST_INC" ]

HexagonISelLowering35

getPostIndexedAddressParts

Hexagon

DSP

LLVM

13,407

211

1

[]

[ "<s>", "void", "GCNScheduleDAGMILive", "::", "schedule", "(", ")", "{", "const", "SIRegisterInfo", "*", "SRI", "=", "static_cast", "<", "const", "SIRegisterInfo", "*", ">", "(", "TRI", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "Unsche...

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "AMDGPU", "SI", "SI", "\"Pressure after scheduling:\\nSGPR = \"", "\"\\nVGPR = \"", "\"Pressure in desired limits, done.\\n\"", "\"Occupancy before scheduling: \"", "\", after \"", "\".\\n\"", "\"Attempting to revert scheduling.\\n\"", "\"Scheduling \"" ]

GCNSchedStrategy12

schedule

AMDGPU

GPU

LLVM

13,408

453

1

[]

[ "<s>", "static", "const", "struct", "tilegx_multiply_insn_seq", "*", "tilegx_find_multiply_insn_seq_for_constant", "(", "long", "long", "multiplier", ")", "{", "return", "(", "(", "const", "struct", "tilegx_multiply_insn_seq", "*", ")", "bsearch", "(", "&", "multiplie...

[ "Returns", "the", "tilegx_multiply_insn_seq", "for", "multiplier", ",", "or", "NULL", "if", "none", "exists", "." ]

[ "tilegx", "0" ]

tilegx

tilegx_find_multiply_insn_seq_for_constant

tilegx

VLIW

GCC

13,409

40

1

[]

[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", ...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "RISCV", "RISCV", "RISCVISD::SELECT_CC", "3", "1", "1", "1", "4", "1", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVW", "RISCVISD::GORCW", "RISCVISD::FSLW", "RI...

RISCVISelLowering80

ComputeNumSignBitsForTargetNode

RISCV

CPU

LLVM

13,410

341

1

[]

[ "<s>", "int", "move_dest_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "REG", ":", "return", "register_operand", "(", "op", ",", "mode", ")", ";", "case", "SUBREG...

[ "Return", "true", "if", "OP", "is", "an", "acceptable", "argument", "for", "a", "move", "destination", "." ]

[ "arc", "0", "0", "0" ]

arc3

move_dest_operand

arc

MPU

GCC

13,411

93

1

[]

[ "<s>", "inline", "void", "classify_registers", "(", "const_tree", ",", "HOST_WIDE_INT", "bitpos", ",", "bool", "fp", ",", "classify_data_t", "*", "data", ")", "{", "if", "(", "fp", ")", "{", "data", "->", "fp_regs", "=", "true", ";", "if", "(", "bitpos",...

[ "A", "subroutine", "of", "function_arg_slotno", ".", "Classify", "the", "field", "." ]

[ "sparc" ]

sparc5

classify_registers

sparc

CPU

GCC

13,412

49

1

[]

[ "<s>", "unsigned", "int", "pure_scalable_type_info", "::", "num_pr", "(", ")", "const", "{", "unsigned", "int", "res", "=", "0", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "pieces", ".", "length", "(", ")", ";", "++", "i", ")...

[ "Return", "the", "total", "number", "of", "predicate", "registers", "required", "by", "the", "PST", "." ]

[ "aarch64", "0", "0" ]

aarch64

num_pr

aarch64

CPU

GCC

13,413

47

1

[]

[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "PowerPC" ]

PPCRegisterInfo (2)1

requiresFrameIndexScavenging

PowerPC

CPU

LLVM

13,414

15

1

[]

[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "unsigned", "LblOperand", "=", "Inst", ".", "getOpcode", "(", ")", "==", ...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "AArch64", "AArch64::Bcc", "1", "0" ]

AArch64MCTargetDesc26

evaluateBranch

AArch64

CPU

LLVM

13,415

89

1

[]

[ "<s>", "int", "AlphaRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "assert", "(", "0", "&&", "\"What is the dwarf register number\"", ")", ";", "return", "-", "1", ";", "}", "</s>" ]

[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]

[ "Alpha", "Alpha", "0", "\"What is the dwarf register number\"", "1" ]

AlphaRegisterInfo2

getDwarfRegNum

Alpha

MPU

LLVM

13,416

25

1

[]

[ "<s>", "bool", "HexagonRDFOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "RDFLimit", ".", "getPosition",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"Before \"", "\"\\n\"", "Hexagon", "\"Starting copy propagation on: \"", "Hexagon", "\"Starting dead code elimination on: \"", "Hexagon", "\"Starting liveness recomputation on: \"", "\"After \"", "\"\\n\"" ]

HexagonRDFOpt

runOnMachineFunction

Hexagon

DSP

LLVM

13,417

382

1

[]

[ "<s>", "static", "const", "char", "*", "unicosmk_ssib_name", "(", "void", ")", "{", "static", "char", "name", "[", "256", "]", ";", "rtx", "x", ";", "const", "char", "*", "fnname", ";", "int", "len", ";", "x", "=", "DECL_RTL", "(", "cfun", "->", "d...

[ "Generate", "the", "name", "of", "the", "SSIB", "section", "for", "the", "current", "function", "." ]

[ "alpha", "256", "0", "0", "255", "255", "0" ]

alpha3

unicosmk_ssib_name

alpha

MPU

GCC

13,418

126

1

[]

[ "<s>", "static", "bool", "mep_expand_setcc_1", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "rtx", "tmp", ";", "switch", "(", "code", ")", "{", "case", "GT", ":", "case", "GTU", ":", "tmp", "=...

[ "Emit", "a", "setcc", "instruction", "in", "its", "entirity", "." ]

[ "mep", "1", "1", "0x7ffffff", "1", "1", "1", "0x80000000", "1", "1" ]

mep

mep_expand_setcc_1

mep

CPU

GCC

13,419

416

1

[]

[ "<s>", "static", "void", "load_lr_save", "(", "int", "regno", ",", "rtx", "frame_reg_rtx", ",", "int", "offset", ")", "{", "rtx", "mem", "=", "gen_frame_mem_offset", "(", "Pmode", ",", "frame_reg_rtx", ",", "offset", ")", ";", "rtx", "reg", "=", "gen_rtx_R...

[ "Like", "cr", ",", "the", "move", "to", "lr", "instruction", "can", "be", "scheduled", "after", "the", "stack", "deallocation", ",", "but", "unlike", "cr", ",", "its", "stack", "frame", "save", "is", "still", "valid", ".", "So", "we", "only", "need", "...

[ "powerpcspe" ]

powerpcspe

load_lr_save

powerpcspe

CPU

GCC

13,420

44

1

[]

[ "<s>", "void", "rs6000_expand_interleave", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "highp", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "high", ",", "nelt", "=", "G...

[ "Expand", "a", "vector", "interleave", "operation", "." ]

[ "rs6000", "1", "0", "2", "0", "2" ]

rs6000

rs6000_expand_interleave

rs6000

CPU

GCC

13,421

109

1

[]

[ "<s>", "rtx", "aarch64_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND...

[ "Implement", "TARGET_EXPAND_BUILTIN", "." ]

[ "aarch64", "0", "0" ]

aarch64-builtins3

aarch64_expand_builtin

aarch64

CPU

GCC

13,422

253

1

[]

[ "<s>", "void", "MCS51PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createMCS51ShiftExpandPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "MCS51", "MCS51", "MCS51" ]

MCS51TargetMachine

addIRPasses

MCS51

MPU

LLVM

13,423

21

1

[]

[ "<s>", "void", "ix86_split_copysign_const", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "mask", ",", "x", ";", "dest", "=", "operands", "[", "0", "]", ";", "op0", "=", "operan...

[ "Deconstruct", "a", "copysign", "operation", "into", "bit", "masks", ".", "Operand", "0", "is", "known", "to", "be", "a", "constant", ",", "and", "so", "has", "already", "been", "expanded", "into", "a", "vector", "constant", "." ]

[ "i386", "0", "1", "3", "0" ]

i3865

ix86_split_copysign_const

i386

CPU

GCC

13,424

125

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"AZPR Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AZPR", "\"AZPR Assembly Printer\"" ]

AZPRAsmPrinter

getPassName

AZPR

CPU

LLVM

13,425

13

1

[]

[ "<s>", "bool", "rs6000_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "tree", "fntype", ";", "if", "(", "CALL_EXPR_STATIC_CHAIN", "(", "exp", ")", ")", "return", "false", ";", "if", "(", "decl", ")", "fntype", "=", "TREE_TYPE"...

[ "Say", "whether", "a", "function", "is", "a", "candidate", "for", "sibcall", "handling", "or", "not", ".", "We", "do", "not", "allow", "indirect", "calls", "to", "be", "optimized", "into", "sibling", "calls", ".", "Also", ",", "we", "ca", "n't", "do", ...

[ "rs6000", "0", "0", "\"longcall\"", "\"shortcall\"" ]

rs6000-logue

rs6000_function_ok_for_sibcall

rs6000

CPU

GCC

13,426

185

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "X86" ]

X86Subtarget104

getDataLayout

X86

CPU

LLVM

13,427

14

1

[]

[ "<s>", "bool", "PPCTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createPPCISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCTargetMachine70

addInstSelector

PowerPC

CPU

LLVM

13,428

28

1

[]

[ "<s>", "bool", "hasFusion", "(", ")", "const", "{", "return", "hasFuseAES", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "CPU", "supports", "any", "kind", "of", "instruction", "fusion", "." ]

[ "ARM" ]

ARMSubtarget108

hasFusion

ARM

CPU

LLVM

13,429

12

1

[]

[ "<s>", "bool", "equals", "(", "const", "CSKYConstantPoolJT", "*", "A", ")", "const", "{", "return", "JTI", "==", "A", "->", "JTI", "&&", "CSKYConstantPoolValue", "::", "equals", "(", "A", ")", ";", "}", "</s>" ]

[ "equals", "-", "Check", "for", "string", "equality", ",", "this", "is", "more", "efficient", "than", "compare", "(", ")", "when", "the", "relative", "ordering", "of", "inequal", "strings", "is", "n't", "needed", "." ]

[ "CSKY", "CSKY", "CSKY" ]

CSKYConstantPoolValue

equals

CSKY

CPU

LLVM

13,430

25

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "Mips", "Mips", "0", "1", "2", "ISD::BITCAST" ]

MipsISelLowering106

LowerCallResult

Mips

CPU

LLVM

13,431

238

1

[]

[ "<s>", "void", "SystemZMCAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "unsigned", "Opcode", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "assert", "...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "SystemZ", "SystemZ", "\"Unexpected insn to relax\"" ]

SystemZMCAsmBackend28

relaxInstruction

SystemZ

CPU

LLVM

13,432

47

1

[]

[ "<s>", "bool", "ix86_vec_interleave_v2df_operator_ok", "(", "rtx", "operands", "[", "3", "]", ",", "bool", "high", ")", "{", "if", "(", "MEM_P", "(", "operands", "[", "0", "]", ")", ")", "return", "rtx_equal_p", "(", "operands", "[", "0", "]", ",", "op...

[ "Return", "TRUE", "if", "the", "operands", "to", "a", "vec_interleave_", "{", "high", ",", "low", "}", "v2df", "are", "ok", ",", "keeping", "in", "mind", "the", "possible", "movddup", "alternative", "." ]

[ "i386", "3", "0", "0", "1", "1", "2", "1", "2" ]

i386

ix86_vec_interleave_v2df_operator_ok

i386

CPU

GCC

13,433

77

1

[]

[ "<s>", "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "NumWaitStates", "=", "TII", "->...

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "AMDGPU", "SI", "1" ]

GCNHazardRecognizer22

AdvanceCycle

AMDGPU

GPU

LLVM

13,434

93

1

[]

[ "<s>", "void", "TVMRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", ")", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "TVM", "TVM", "0", "TVM", "0", "\"FrameOffset < 0\"", "\"FrameOffset overflows stack size\"", "0", "\"We assume that variable-sized objects have already been lowered, \"", "\"and don't use FrameIndex operands.\"", "TVM::I257RegClass", "TVM::GETGLOB", "5", "0", "8", "TVM::I257RegClass",...

TVMRegisterInfo

eliminateFrameIndex

TVM

Virtual ISA

LLVM

13,435

407

1

[]

[ "<s>", "int", "GCNTTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "*", "Ty", ",", "VectorType", "*", "CondTy", ",", "bool", "IsPairwise", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "OrigTy", "=", ...

[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]

[ "AMDGPU", "16" ]

AMDGPUTargetTransformInfo1

getMinMaxReductionCost

AMDGPU

GPU

LLVM

13,436

101

1

[]

[ "<s>", "static", "bool", "has_dispatch", "(", "rtx_insn", "*", "insn", ",", "int", "action", ")", "{", "if", "(", "(", "TARGET_BDVER1", "||", "TARGET_BDVER2", "||", "TARGET_BDVER3", "||", "TARGET_BDVER4", "||", "TARGET_ZNVER1", ")", "&&", "flag_dispatch_schedule...

[ "Return", "TRUE", "if", "Dispatch", "Scheduling", "is", "supported", "." ]

[ "i386" ]

i3866

has_dispatch

i386

CPU

GCC

13,437

75

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "R600", "SI", "ISD::BRCOND", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "SI", "ISD::INTRINSIC_WO_CHAIN", "0", "2", "Intrinsic::r600_read_ngroups_x", "0", "Intrinsic::r600_read_ngroups_y", "4", "Intrinsic::r600_read_ngroups_z", "8", "Intrinsic::r600_read_global_size_x", "12", "Intrinsic:...

SIISelLowering156

LowerOperation

R600

GPU

LLVM

13,438

506

1

[]

[ "<s>", "static", "int", "rs6000_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", ")", "{", "unsigned", "elements", ";", "tree", "elem_type", ";", "switch", "(", "type_of_cost", ")", "{"...

[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]

[ "rs6000", "1", "2", "3", "1", "4", "1", "3", "2", "2", "1", "4", "4", "8", "4", "1", "4", "12", "33", "4", "1", "2", "1", "2", "4", "8", "2", "1", "4", "12", "23", "2", "32", "5", "1", "2", "1", "5", "2" ]

rs6000

rs6000_builtin_vectorization_cost

rs6000

CPU

GCC

13,439

357

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSIMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine5

addPreEmitPass

AMDGPU

GPU

LLVM

13,440

82

1

[]

[ "<s>", "Relocator", "::", "Result", "unsupported", "(", "Relocation", "&", "pReloc", ",", "X86_64Relocator", "&", "pParent", ")", "{", "return", "Relocator", "::", "Unsupported", ";", "}", "</s>" ]

[ "The", "instruction", "is", "unsupported", "." ]

[ "X86", "X86" ]

X86Relocator

unsupported

X86

CPU

LLVM

13,441

20

1

[]

[ "<s>", "virtual", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "return", "NumCycles", "==", "1", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]

[ "ARM", "1" ]

ARMBaseInstrInfo11

isProfitableToDupForIfCvt

ARM

CPU

LLVM

13,442

24

1

[]

[ "<s>", "static", "bool", "cdx_and_immed", "(", "rtx", "op", ")", "{", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "HOST_WIDE_INT", "ival", "=", "INTVAL", "(", "op", ")", ";", "return", "(", "ival", "==", "1", "||", "ival", "==", "2", "||", ...

[ "Returns", "true", "if", "OP", "is", "within", "range", "of", "CDX", "andi.n", "immediates", "." ]

[ "nios2", "1", "2", "3", "4", "8", "0xf", "0x10", "0x1f", "0x20", "0x3f", "0x7f", "0x80", "0xff", "0x7ff", "0xff00", "0xffff" ]

nios2

cdx_and_immed

nios2

MPU

GCC

13,443

96

1

[]

[ "<s>", "tree", "i386_pe_mangle_decl_assembler_name", "(", "tree", "decl", ",", "tree", "id", ")", "{", "tree", "new_id", "=", "i386_pe_maybe_mangle_decl_assembler_name", "(", "decl", ",", "id", ")", ";", "return", "(", "new_id", "?", "new_id", ":", "id", ")", ...

[ "This", "is", "used", "as", "a", "target", "hook", "to", "modify", "the", "DECL_ASSEMBLER_NAME", "in", "the", "language-independent", "default", "hook", "langhooks", ",", "c", ":", "lhd_set_decl_assembler_name", "(", ")", "and", "in", "cp/mangle", ",", "c", ":...

[ "i386" ]

winnt

i386_pe_mangle_decl_assembler_name

i386

CPU

GCC

13,444

30

1

[]

[ "<s>", "static", "void", "gen_ashift_hi", "(", "int", "type", ",", "int", "n", ",", "rtx", "reg", ")", "{", "if", "(", "n", "<", "0", ")", "{", "if", "(", "type", "==", "ASHIFT", ")", "type", "=", "LSHIFTRT", ";", "else", "type", "=", "ASHIFT", ...

[ "Same", "for", "HImode" ]

[ "sh", "0", "0" ]

sh

gen_ashift_hi

sh

CPU

GCC

13,445

125

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]

X86InstrInfo110

storeRegToStackSlot

X86

CPU

LLVM

13,446

174

1

[]

[ "<s>", "bool", "function_instance", "::", "modifies_global_state_p", "(", ")", "const", "{", "unsigned", "int", "flags", "=", "call_properties", "(", ")", ";", "if", "(", "flags", "&", "CP_RAISE_FP_EXCEPTIONS", ")", "return", "true", ";", "return", "flags", "&...

[ "Return", "true", "if", "calls", "to", "the", "function", "could", "modify", "some", "form", "of", "global", "state", "." ]

[ "riscv" ]

riscv-vector-builtins

modifies_global_state_p

riscv

CPU

GCC

13,447

35

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo"...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "Mips", "Mips", "4", "0", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "Mips", "\"invalid operand for instruction\"", "\"invalid instruction\"" ]

MipsAsmParser18

MatchAndEmitInstruction

Mips

CPU

LLVM

13,448

242

1

[]

[ "<s>", "void", "AnalyzeCallResult", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "CCAssignFn", "Fn", ",", "const", "Type", "*", "RetTy", ",", "const", "char", "*", "Func", ")", "{", "PreAnalyzeCallResult", "(", "Ins"...

[ "AnalyzeCallResult", "-", "Same", "as", "above", "except", "it", "'s", "specialized", "for", "calls", "which", "produce", "a", "single", "value", "." ]

[ "Mips", "ISD::InputArg" ]

MipsCCState8

AnalyzeCallResult

Mips

CPU

LLVM

13,449

48

1

[]

[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1" ]

WebAssemblyISelLowering13

CanLowerReturn

WebAssembly

Virtual ISA

LLVM

13,450

43

1

[]

[ "<s>", "const", "int", "*", "HexagonRegisterInfo", "::", "getRegClassPressureSets", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "static", "const", "int", "RCSetsTable", "[", "]", "=", "{", "0", ",", "-", "1", ",", "1", ",", "-", "1...

[ "Get", "the", "dimensions", "of", "register", "pressure", "impacted", "by", "this", "register", "class", "." ]

[ "Hexagon", "Hexagon", "0", "1", "1", "1", "2", "1", "0", "1", "1", "0", "2", "4", "6", "0" ]

HexagonRegisterInfo23

getRegClassPressureSets

Hexagon

DSP

LLVM

13,451

85

1

[]

[ "<s>", "bool", "MipsPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "legalize", "pass", ",", "which", "converts", "the", "instruction", "sequence", "into", "one", "that", "can", "be", "selected", "by", "the", "target", "." ]

[ "Mips", "Mips" ]

MipsTargetMachine (2)1

addLegalizeMachineIR

Mips

CPU

LLVM

13,452

19

1

[]

[ "<s>", "bool", "MCS51RelaxMem", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "const", "MCS51Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "MCS51Subtarget", ">", "(", ")", ";"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "MCS51", "MCS51", "MCS51", "MCS51" ]

MCS51RelaxMemOperations

runOnMachineFunction

MCS51

MPU

LLVM

13,453

63

1

[]

[ "<s>", "void", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "override", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", "Options", ".", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "VE" ]

VETargetMachine

Initialize

VE

CPU

LLVM

13,454

33

1

[]

[ "<s>", "const", "char", "*", "output_ubranch", "(", "rtx", "label", ",", "rtx_insn", "*", "insn", ")", "{", "return", "output_branch", "(", "label", ",", "\"tr\"", ",", "insn", ")", ";", "}", "</s>" ]

[ "Output", "an", "unconditional", "branch", "to", "LABEL", ".", "INSN", "is", "the", "instruction", "." ]

[ "visium", "\"tr\"" ]

visium

output_ubranch

visium

Virtual ISA

GCC

13,455

24

1

[]

[ "<s>", "static", "void", "avr_adjust_type_node", "(", "tree", "*", "node", ",", "machine_mode", "mode", ",", "int", "sat_p", ")", "{", "*", "node", "=", "make_node", "(", "FIXED_POINT_TYPE", ")", ";", "TYPE_SATURATING", "(", "*", "node", ")", "=", "sat_p",...

[ "Helper", "for", "the", "function", "below", "." ]

[ "avr", "8" ]

avr4

avr_adjust_type_node

avr

MPU

GCC

13,456

98

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "AArch64", "1" ]

AArch64CallLowering56

assignValueToAddress

AArch64

CPU

LLVM

13,457

57

1

[]

[ "<s>", "bool", "mips_const_vector_bitimm_clr_p", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_VECTOR", "&&", "op", "!=", "CONSTM1_RTX", "(", "mode", ")", ")", "{", "unsigned", "HOST_WIDE_INT", ...

[ "Return", "true", "if", "OP", "is", "a", "constant", "vector", "with", "the", "number", "of", "units", "in", "MODE", ",", "and", "each", "unit", "has", "the", "same", "bit", "clear", "." ]

[ "mips", "0", "1", "0", "1" ]

mips

mips_const_vector_bitimm_clr_p

mips

CPU

GCC

13,458

106

1

[]

[ "<s>", "static", "int", "write_init_file", "(", "void", ")", "{", "write_autogenerated_header", "(", "init_file", ")", ";", "fprintf", "(", "init_file", ",", "\"#include \\\"config.h\\\"\\n\"", ")", ";", "fprintf", "(", "init_file", ",", "\"#include \\\"system.h\\\"\\...

[ "Write", "everything", "to", "the", "initialization", "file", "(", "rs6000-builtins.cc", ")", ".", "Return", "1", "if", "successful", ",", "0", "otherwise", "." ]

[ "rs6000", "\"#include \\\"config.h\\\"\\n\"", "\"#include \\\"system.h\\\"\\n\"", "\"#include \\\"coretypes.h\\\"\\n\"", "\"#include \\\"backend.h\\\"\\n\"", "\"#include \\\"rtl.h\\\"\\n\"", "\"#include \\\"tree.h\\\"\\n\"", "\"#include \\\"langhooks.h\\\"\\n\"", "\"#include \\\"insn-codes.h\\\"\\n\...

rs6000-gen-builtins

write_init_file

rs6000

CPU

GCC

13,459

184

1

[]

[ "<s>", "MachineBasicBlock", "*", "SNESTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc",...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "SNES", "SNES", "SNES::Lsl8", "SNES::Lsl16", "SNES::Lsr8", "SNES::Lsr16", "SNES::Rol8", "SNES::Rol16", "SNES::Ror8", "SNES::Ror16", "SNES::Asr8", "SNES::Asr16", "SNES::MULRdRr", "SNES::MULSRdRr", "SNES::Select16", "SNES::Select8", "\"Unexpected instr type to insert\"", "SNES", "S...

SNESISelLowering

EmitInstrWithCustomInserter

SNES

DSP

LLVM

13,460

496

1

[]

[ "<s>", "unsigned", "GBZ80InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "GB", "::", "ST8_FI", ":", "{",...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "GBZ80", "GB", "GB::ST8_FI", "1", "0", "1", "0" ]

GBZ80InstrInfo

isStoreToStackSlot

GBZ80

MPU

LLVM

13,461

83

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot have arguments\"" ]

MSP430ISelLowering39

LowerFormalArguments

MSP430

MPU

LLVM

13,462

112

1

[]

[ "<s>", "void", "HexagonCommonGEP", "::", "materialize", "(", "NodeToValueMap", "&", "Loc", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Nodes before materialization:\\n\"", "<<", "Nodes", "<<", "'\\n'", ")", ";", "NodeChildrenMap", "NCM", ";", "NodeVect", ...

[ "This", "method", "can", "be", "implemented", "to", "generate", "a", "mapped", "Value", "on", "demand", "." ]

[ "Hexagon", "Hexagon", "\"Nodes before materialization:\\n\"", "0", "0", "1", "0", "0", "0", "\"No use information found\"" ]

HexagonCommonGEP1

materialize

Hexagon

DSP

LLVM

13,463

479

1

[]

[ "<s>", "static", "int", "mips_multipass_dfa_lookahead", "(", "void", ")", "{", "if", "(", "TUNE_SB1", ")", "return", "4", ";", "if", "(", "TUNE_LOONGSON_2EF", "||", "TUNE_GS464", "||", "TUNE_GS464E", ")", "return", "4", ";", "if", "(", "TUNE_OCTEON", "||", ...

[ "Implements", "TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", "." ]

[ "mips", "4", "4", "2", "4", "0" ]

mips

mips_multipass_dfa_lookahead

mips

CPU

GCC

13,464

49

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Wasn't expecting to ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "PowerPC", "PPC", "\"Wasn't expecting to be able to lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SETCC", "ISD::TRAMPOLINE", "ISD::VASTART", "PPC", "ISD::VAARG", "PPC", "ISD::STACKRESTORE", "PPC", "ISD...

PPCISelLowering54

LowerOperation

PowerPC

CPU

LLVM

13,465

381

1

[]

[ "<s>", "const", "MCPhysReg", "*", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"" ]

ARMBaseRegisterInfo41

getCalleeSavedRegs

ARM

CPU

LLVM

13,466

121

1

[]

[ "<s>", "static", "void", "ix86_store_returned_bounds", "(", "rtx", "slot", ",", "rtx", "bounds", ")", "{", "gcc_assert", "(", "REG_P", "(", "slot", ")", ")", ";", "emit_move_insn", "(", "slot", ",", "bounds", ")", ";", "}", "</s>" ]

[ "Store", "BOUNDS", "returned", "by", "function", "into", "SLOT", "." ]

[ "i386" ]

i3864

ix86_store_returned_bounds

i386

CPU

GCC

13,467

27

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "R600", "SI", "SI", "0", "0" ]

SIInstrInfo138

expandPostRAPseudo

R600

GPU

LLVM

13,468

244

1

[]

[ "<s>", "static", "rtx", "s390_find_constant", "(", "struct", "constant_pool", "*", "pool", ",", "rtx", "val", ",", "enum", "machine_mode", "mode", ")", "{", "struct", "constant", "*", "c", ";", "rtx", "offset", ";", "int", "i", ";", "for", "(", "i", "=...

[ "Find", "constant", "VAL", "of", "mode", "MODE", "in", "the", "constant", "pool", "POOL", ".", "Return", "an", "RTX", "describing", "the", "distance", "from", "the", "start", "of", "the", "pool", "to", "the", "location", "of", "the", "new", "constant", "...

[ "s390", "0" ]

s3903

s390_find_constant

s390

MPU

GCC

13,469

136

1

[]

[ "<s>", "static", "bool", "cris_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "enum", "cris_symbol_type", "t", "=", "cris_symbol_type_of", "(", "x", ")", ";", "return", "t", "==", "cris_unspec", "||", "t", ...

[ "Worker", "function", "for", "TARGET_CANNOT_FORCE_CONST_MEM", ".", "We", "ca", "n't", "put", "PIC", "addresses", "in", "the", "constant", "pool", ",", "not", "even", "the", "ones", "that", "can", "be", "reached", "as", "pc-relative", "as", "we", "ca", "n't",...

[ "cris" ]

cris

cris_cannot_force_const_mem

cris

MPU

GCC

13,470

35

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "restoreWin32EHStackPointers", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "bool", "RestoreSP", ")", "cons...

[ "Sets", "up", "EBP", "and", "optionally", "ESI", "based", "on", "the", "incoming", "EBP", "value", "." ]

[ "X86", "X86", "\"funclets only supported in MSVC env\"", "\"EBP/ESI restoration only required on win32\"", "\"restoring EBP/ESI on non-32-bit target\"", "X86", "X86", "X86", "X86::MOV32rm", "X86::ESP", "X86::EBP", "3", "0", "\"end of registration object above normal EBP position!\"", "X8...

X86FrameLowering117

restoreWin32EHStackPointers

X86

CPU

LLVM

13,471

415

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_arm_ldst_pcrel_12\"", ",", "1", ",", "...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "ARM", "ARM::NumTargetFixupKinds", "\"fixup_arm_ldst_pcrel_12\"", "1", "24", "\"fixup_t2_ldst_pcrel_12\"", "0", "32", "\"fixup_arm_pcrel_10\"", "1", "24", "\"fixup_t2_pcrel_10\"", "0", "32", "\"fixup_thumb_adr_pcrel_10\"", "0", "8", "\"fixup_arm_adr_pcrel_12\"", "1", "24", "\...

ARMAsmBackend69

getFixupKindInfo

ARM

CPU

LLVM

13,472

370

1

[]

[ "<s>", "unsigned", "TOYInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "assert", "(", "0", "&&", "\"Unimplemented\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "TOY", "TOY", "0", "\"Unimplemented\"", "0" ]

TOYInstrInfo1

isLoadFromStackSlot

TOY

CPU

LLVM

13,473

27

1

[]

[ "<s>", "void", "arm_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "bdst", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ";", "machine_mode", "mod...

[ "Expand", "a", "compare", "and", "swap", "pattern", "." ]

[ "arm", "0", "1", "2", "3", "4", "5", "6", "7", "1" ]

arm

arm_expand_compare_and_swap

arm

CPU

GCC

13,474

333

1

[]

[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "if", "(", "Val", ")", "return", "false", ";", "MIRBuilder", ".", "buildInstr...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::S_ENDPGM" ]

AMDGPUCallLowering13

lowerReturn

AMDGPU

GPU

LLVM

13,475

39

1

[]

[ "<s>", "static", "MachineBasicBlock", "*", "getExitingBlock", "(", "MachineLoop", "*", "L", ")", "{", "if", "(", "MachineBasicBlock", "*", "Latch", "=", "L", "->", "getLoopLatch", "(", ")", ")", "{", "if", "(", "L", "->", "isLoopExiting", "(", "Latch", "...

[ "Return", "the", "first", "block", "of", "this", "region", "'s", "single", "exit", "edge", ",", "if", "existing", "." ]

[ "Hexagon" ]

HexagonHardwareLoops26

getExitingBlock

Hexagon

DSP

LLVM

13,476

48

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubt...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "R600", "SI" ]

AMDGPUTargetMachine109

addPreEmitPass

R600

GPU

LLVM

13,477

111

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "TeakRegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "RC", ";", "}", "</s>" ]

[ "getCrossCopyRegClass", "-", "Returns", "a", "legal", "register", "class", "to", "copy", "a", "register", "in", "the", "specified", "class", "to", "or", "from", "." ]

[ "Teak", "Teak" ]

TeakRegisterInfo

getCrossCopyRegClass

Teak

DSP

LLVM

13,478

18

1

[]

[ "<s>", "static", "void", "nvptx_option_override", "(", "void", ")", "{", "init_machine_status", "=", "nvptx_init_machine_status", ";", "if", "(", "!", "global_options_set", ".", "x_flag_toplevel_reorder", ")", "flag_toplevel_reorder", "=", "1", ";", "if", "(", "!", ...

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "nvptx", "1", "1", "0", "0", "0", "17", "17", "17", "\"__worker_bcast\"", "\"__worker_red\"", "\"-mgomp\"", "\"-msoft-stack\"", "\"-muniform-simt\"" ]

nvptx4

nvptx_option_override

nvptx

GPU

GCC

13,479

167

1

[]

[ "<s>", "static", "void", "mips_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "rtx", "this", ",", "temp1", ",", ...

[ "Implement", "TARGET_ASM_OUTPUT_MI_THUNK", ".", "Generate", "rtl", "rather", "than", "asm", "text", "in", "order", "to", "avoid", "duplicating", "too", "much", "logic", "from", "elsewhere", "." ]

[ "mips", "1", "1", "15", "2", "3", "1", "0", "0", "0", "1", "1", "1", "0", "0" ]

mips3

mips_output_mi_thunk

mips

CPU

GCC

13,480

392

1

[]

[ "<s>", "LaneBitmask", "HexagonExpandCondsets", "::", "getLaneMask", "(", "Register", "Reg", ",", "unsigned", "Sub", ")", "{", "assert", "(", "Reg", ".", "isVirtual", "(", ")", ")", ";", "return", "Sub", "!=", "0", "?", "TRI", "->", "getSubRegIndexLaneMask", ...

[ "Returns", "the", "combination", "of", "all", "lane", "masks", "of", "register", "in", "this", "class", "." ]

[ "Hexagon", "Hexagon", "0" ]

HexagonExpandCondsets16

getLaneMask

Hexagon

DSP

LLVM

13,481

41

1

[]

[ "<s>", "static", "rtx", "function_arg_union_value", "(", "int", "size", ",", "machine_mode", "mode", ",", "int", "slotno", ",", "int", "regno", ")", "{", "unsigned", "int", "nwords", ";", "if", "(", "size", "<=", "0", ")", "return", "gen_rtx_REG", "(", "...

[ "Used", "by", "function_arg", "and", "sparc_function_value_1", "to", "implement", "the", "conventions", "of", "the", "64-bit", "ABI", "for", "passing", "and", "returning", "unions", ".", "Return", "an", "expression", "valid", "as", "a", "return", "value", "for",...

[ "sparc", "0", "1", "1", "0", "0" ]

sparc

function_arg_union_value

sparc

CPU

GCC

13,482

117

1

[]

[ "<s>", "void", "JVMPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "}", "</s>" ]

[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]

[ "JVM", "JVM" ]

JVMTargetMachine

addCodeGenPrepare

JVM

Virtual ISA

LLVM

13,483

8

1

[]

[ "<s>", "static", "int", "loongarch_symbol_insns", "(", "enum", "loongarch_symbol_type", "type", ",", "machine_mode", "mode", ")", "{", "switch", "(", "type", ")", "{", "case", "SYMBOL_GOT_DISP", ":", "if", "(", "mode", "!=", "MAX_MACHINE_MODE", ")", "return", ...

[ "Returns", "the", "number", "of", "instructions", "necessary", "to", "reference", "a", "symbol", "." ]

[ "loongarch", "0", "3", "1", "0" ]

loongarch

loongarch_symbol_insns

loongarch

CPU

GCC

13,484

53

1

[]

[ "<s>", "bool", "AMDGPUTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "("...

[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetTransformInfo35

isSourceOfDivergence

AMDGPU

GPU

LLVM

13,485

127

1

[]

[ "<s>", "bool", "AVRAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "AVR", "AVR", "AVR::fixup_7_pcrel", "AVR::fixup_13_pcrel", "AVR::fixup_call" ]

AVRAsmBackend11

shouldForceRelocation

AVR

MPU

LLVM

13,486

58

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "AArch64", "AArch64", "ISD::InputArg", "AArch64", "AArch64", "16", "0", "0", "MVT::i64", "\"unexpected return calling convention register assignment\"", "1", "2", "\"Unknown loc info!\"", "ISD::BITCAST" ]

AArch64ISelLowering23

LowerCallResult

AArch64

CPU

LLVM

13,487

285

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintType", "SystemZTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "("...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "SystemZ", "SystemZ", "1", "0" ]

SystemZISelLowering (2)

getConstraintType

SystemZ

CPU

LLVM

13,488

101

1

[]

[ "<s>", "static", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "splitVector", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", ...

[ "Split", "a", "vector", "value", "into", "two", "parts", "of", "types", "LoVT", "and", "HiVT", "." ]

[ "X86", "2", "0", "2", "0", "\"Can't split odd sized vector\"", "0", "2", "2", "2" ]

X86ISelLowering100

splitVector

X86

CPU

LLVM

13,489

142

1

[]

[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "static", "const", "uint8_t", "Nops", "[", "10", "]", "[", "10", "]", "=", "{", "{", "0x90", "}", ",", "{", "0x66", "...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "X86", "X86", "10", "10", "0x90", "0x66", "0x90", "0x0f", "0x1f", "0x00", "0x0f", "0x1f", "0x40", "0x00", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x66", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x0f", "0x1f", "0x80", "0x00", "0x00", "0x00", "0x00", "0...

X86AsmBackend70

writeNopData

X86

CPU

LLVM

13,490

323

1

[]

[ "<s>", "const", "char", "*", "SNESTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "SNESISD", "::", "name", ":", "\\", "return", "#", "name", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nul...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "SNES", "SNES", "SNESISD::name" ]

SNESISelLowering

getTargetNodeName

SNES

DSP

LLVM

13,491

117

1

[]

[ "<s>", "bool", "AArch64RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")...

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "AArch64", "AArch64", "0", "\"Instr doesn't have FrameIndex operand!\"", "AArch64", "16", "20", "128", "AArch64::FP", "AArch64::SP" ]

AArch64RegisterInfo

needsFrameBaseReg

AArch64

CPU

LLVM

13,492

167

1

[]

[ "<s>", "static", "rtx", "ix86_expand_binop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "tree", "arg1", "=", "C...

[ "Subroutine", "of", "ix86_expand_builtin", "to", "take", "care", "of", "binop", "insns", "." ]

[ "i386", "0", "1", "0", "1", "2", "0", "1", "2", "0" ]

i386-expand

ix86_expand_binop_builtin

i386

CPU

GCC

13,493

301

1

[]

[ "<s>", "unsigned", "OR1KRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "OR1K", "::", "R9", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "OR1K", "OR1K", "OR1K::R9" ]

OR1KRegisterInfo

getRARegister

OR1K

CPU

LLVM

13,494

14

1

[]

[ "<s>", "unsigned", "R600InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterato...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "AMDGPU", "R600", "\"code size not handled\"", "0", "0", "R600::JUMP_COND", "0", "R600::CF_ALU_PUSH_BEFORE", "R600::CF_ALU", "R600::JUMP", "1", "1", "R600::JUMP_COND", "0", "R600::CF_ALU_PUSH_BEFORE", "R600::CF_ALU", "R600::JUMP", "2" ]

R600InstrInfo (2)1

removeBranch

AMDGPU

GPU

LLVM

13,495

304

1

[]

[ "<s>", "bool", "PPCSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubta...

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass" ]

PPCSubtarget1

enablePostRAScheduler

PowerPC

CPU

LLVM

13,496

69

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "assert",...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "Hexagon", "Hexagon", "\"Expected predicable instruction\"", "0", "0", "0", "1", "3", "0", "1", "1", "\"Unexpected operand type\"", "1", "0", "1" ]

HexagonInstrInfo25

PredicateInstruction

Hexagon

DSP

LLVM

13,497

343

1

[]

[ "<s>", "unsigned", "get231Opcode", "(", ")", "const", "{", "return", "Opcodes", "[", "Form231", "]", ";", "}", "</s>" ]

[ "Returns", "the", "231", "form", "of", "FMA", "opcode", "." ]

[ "X86" ]

X86InstrFMA3Info11

get231Opcode

X86

CPU

LLVM

13,498

13

1

[]

[ "<s>", "void", "BlackfinInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Blackfin", "BF::DPRegClass", "BF::LOAD32fi", "0", "BF::D16RegClass", "BF::LOAD16fi", "0", "BF::AnyCCRegClass", "BF::LOAD8fi", "0", "\"Cannot load regclass from stack slot\"" ]

BlackfinInstrInfo

loadRegFromStackSlot

Blackfin

DSP

LLVM

13,499

189

1

[]