docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "AArch64FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "AArch64", "AArch64", "8", "AArch64::LDPXpost", "AArch64::LDRXpost", "AArch64::LDPXi", "AArch64::LDRXui", "AArch64::LDPDpost", "AArch64::LDRDpost", "AArch64::LDPDi", "AArch64::LDRDui", "\"CSR restore: (\"", "\", \"", "\") -> fi#(\"", "\", \"", "1", "\")\\n\"", "AArch64::SP", "AAr...	AArch64FrameLowering9	restoreCalleeSavedRegisters	AArch64	CPU	LLVM	13,300	458	1	[]
[ "<s>", "virtual", "const", "MCObjectFormat", "&", "getObjectFormat", "(", ")", "const", "{", "return", "Format", ";", "}", "</s>" ]	[ "Get", "the", "object", "format", "for", "this", "triple", "." ]	[ "MBlaze" ]	MBlazeAsmBackend3	getObjectFormat	MBlaze	MPU	LLVM	13,301	13	1	[]
[ "<s>", "static", "int", "ix86_reassociation_width", "(", "unsigned", "int", ",", "machine_mode", "mode", ")", "{", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "if", "(", "TARGET_VECTOR_PARALLEL_EXECUTION", ")", "return", "2", ";", "else", "return",...	[ "Implementation", "of", "reassociation_width", "target", "hook", "used", "by", "reassoc", "phase", "to", "identify", "parallelism", "level", "in", "reassociated", "tree", ".", "Statements", "tree_code", "is", "passed", "in", "OPC", ".", "Arguments", "type", "is", ...	[ "i386", "2", "1", "2", "4", "2", "1" ]	i3865	ix86_reassociation_width	i386	CPU	GCC	13,302	73	1	[]
[ "<s>", "bool", "ARM64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createARM64DeadRegisterDefinitions", "(", ")", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "ARM64", "ARM64", "ARM64" ]	ARM64TargetMachine1	addPostRegAlloc	ARM64	CPU	LLVM	13,303	32	1	[]
[ "<s>", "BitVector", "R600RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ZERO", ")", ";", "...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "R600" ]	R600RegisterInfo5	getReservedRegs	R600	GPU	LLVM	13,304	302	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "handleD16VData", "(", "SDValue", "VData", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "StoreVT", "=", "VData", ".", "getValueType", "(", ")", ";", "if", "(", "!", "StoreVT", ".", "isVector", "(", ...	[ "Handle", "register", "layout", "difference", "for", "f16", "images", "for", "some", "subtargets", "." ]	[ "AMDGPU", "SI", "3", "\"Handle v3f16\"", "ISD::BITCAST", "MVT::i32", "ISD::ZERO_EXTEND" ]	SIISelLowering (2)3	handleD16VData	AMDGPU	GPU	LLVM	13,305	160	1	[]
[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]	[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...	[ "RI5CY" ]	RISCVMCExpr	findAssociatedFragment	RI5CY	CPU	LLVM	13,306	18	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPre...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "R600" ]	SIFixSGPRLiveRanges7	getAnalysisUsage	R600	GPU	LLVM	13,307	51	1	[]
[ "<s>", "unsigned", "int", "call_properties", "(", "const", "function_instance", "&", ")", "const", "override", "{", "return", "0", ";", "}", "</s>" ]	[ "Default", "implementation", "of", "function_base", ":", ":call_properties", ",", "with", "conservatively", "correct", "behavior", "for", "floating-point", "instructions", "." ]	[ "aarch64", "0" ]	aarch64-sve-builtins-functions3	call_properties	aarch64	CPU	GCC	13,308	15	1	[]
[ "<s>", "const", "SystemZInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "SystemZ", "SystemZ" ]	SystemZISelDAGToDAG (2)	getInstrInfo	SystemZ	CPU	LLVM	13,309	16	1	[]
[ "<s>", "void", "GCNScheduleDAGMILive", "::", "finalizeSchedule", "(", ")", "{", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"All regions recorded, s...	[ "After", "the", "schedule", "has", "been", "formed", ",", "call", "this", "function", "to", "combine", "the", "instructions", "from", "the", "different", "stages/cycles", "." ]	[ "AMDGPU", "\"All regions recorded, starting actual scheduling.\\n\"", "0", "1", "\"Retrying function scheduling with lowest recorded occupancy \"", "\".\\n\"", "1", "\"******** MI Scheduling ********\\n\"", "\":\"", "\" \"", "\"\\n From: \"", "\" To: \"", "\"End\"", "\" RegionInstr...	GCNSchedStrategy15	finalizeSchedule	AMDGPU	GPU	LLVM	13,310	350	1	[]
[ "<s>", "void", "emit_symbolic_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "temp", "=", "no_new_pseudos", "?", "operands", "[", "0", "]", ":", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", ...	[ "Emit", "insns", "to", "move", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "." ]	[ "s390", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]	s3903	emit_symbolic_move	s390	MPU	GCC	13,311	97	1	[]
[ "<s>", "const", "RISCVTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]	[ "Getter", "for", "generic", "TargetLowering", "class", "." ]	[ "RISCV", "RISCV" ]	RISCVTargetTransformInfo	getTLI	RISCV	CPU	LLVM	13,312	12	1	[]
[ "<s>", "static", "bool", "arc_function_ok_for_sibcall", "(", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "ARC_INTERRUPT_P", "(", "arc_compute_function_type", "(", "cfun", ")", ")", ")", "return", "false", ";", ...	[ "Return", "true", "if", "it", "is", "ok", "to", "make", "a", "tail-call", "to", "DECL", "." ]	[ "arc" ]	arc4	arc_function_ok_for_sibcall	arc	MPU	GCC	13,313	30	1	[]
[ "<s>", "static", "machine_mode", "mips_get_reg_raw_mode", "(", "int", "regno", ")", "{", "if", "(", "TARGET_FLOATXX", "&&", "FP_REG_P", "(", "regno", ")", ")", "return", "DFmode", ";", "return", "default_get_reg_raw_mode", "(", "regno", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_GET_RAW_RESULT_MODE", "and", "TARGET_GET_RAW_ARG_MODE", "." ]	[ "mips" ]	mips4	mips_get_reg_raw_mode	mips	CPU	GCC	13,314	27	1	[]
[ "<s>", "void", "visium_split_cbranch", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "label", ")", "{", "enum", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op0", ",", "op1", ")", ";", "...	[ "Split", "a", "compare-and-branch", "with", "CODE", ",", "operands", "OP0", "and", "OP1", ",", "and", "LABEL", "." ]	[ "visium" ]	visium2	visium_split_cbranch	visium	Virtual ISA	GCC	13,315	120	1	[]
[ "<s>", "BaseKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "WebAssembly" ]	WebAssemblyFastISel (2)2	getKind	WebAssembly	Virtual ISA	LLVM	13,316	10	1	[]
[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Patmos" ]	PatmosTargetMachine	getRegisterInfo	Patmos	VLIW	LLVM	13,317	18	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "\|\|", "OperandType", "<", "AMDGPU", "::", "OPERAND_SRC_FIRST", ...	[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]	[ "AMDGPU", "SI", "AMDGPU::OPERAND_SRC_FIRST", "AMDGPU::OPERAND_SRC_LAST", "AMDGPU::OPERAND_REG_IMM_INT32", "AMDGPU::OPERAND_REG_IMM_FP32", "AMDGPU::OPERAND_REG_IMM_FP32_DEFERRED", "AMDGPU::OPERAND_REG_INLINE_C_INT32", "AMDGPU::OPERAND_REG_INLINE_C_FP32", "AMDGPU::OPERAND_REG_IMM_V2FP32", "AMDGPU:...	SIInstrInfo121	isInlineConstant	AMDGPU	GPU	LLVM	13,318	351	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "MINA32" ]	MINA32AsmParser	getStartLoc	MINA32	CPU	LLVM	13,319	11	1	[]
[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildDefaultInstruction", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "Opcode", ",", "unsigned", "DstReg", ",", "unsigned", "Src0Reg", ",", "unsigned", ...	[ "buildDefaultInstruction", "-", "This", "function", "returns", "a", "MachineInstr", "with", "all", "the", "instruction", "modifiers", "initialized", "to", "their", "default", "values", "." ]	[ "R600", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]	R600InstrInfo28	buildDefaultInstruction	R600	GPU	LLVM	13,320	163	1	[]
[ "<s>", "int", "riscv_load_store_insns", "(", "rtx", "mem", ",", "rtx_insn", "*", "insn", ")", "{", "machine_mode", "mode", ";", "bool", "might_split_p", ";", "rtx", "set", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "mode", "=", "GET_MODE...	[ "Return", "the", "number", "of", "instructions", "needed", "to", "implement", "INSN", ",", "given", "that", "it", "loads", "from", "or", "stores", "to", "MEM", "." ]	[ "riscv", "32", "64", "0" ]	riscv	riscv_load_store_insns	riscv	CPU	GCC	13,321	109	1	[]
[ "<s>", "void", "AVRInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*"...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AVR", "AVR", "AVR", "AVR", "0", "MVT::i8", "AVR::STDPtrQRr", "MVT::i16", "AVR::STDWPtrQRr", "\"Cannot store this register into a stack slot!\"", "0" ]	AVRInstrInfo	storeRegToStackSlot	AVR	MPU	LLVM	13,322	234	1	[]
[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "is...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine7	addPreSched2	ARM	CPU	LLVM	13,323	73	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "unsigned", "Intrinsic", ")", "const", "{", "const", "IntrinsicData", "*", "IntrData", "=", "getIntrinsicWithChain", "(", ...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "X86", "X86", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "0", "0", "8", "1" ]	X86ISelLowering197	getTgtMemIntrinsic	X86	CPU	LLVM	13,324	146	1	[]
[ "<s>", "static", "void", "assign_int_registers", "(", "HOST_WIDE_INT", "bitpos", ",", "assign_data_t", "*", "data", ")", "{", "int", "intoffset", "=", "data", "->", "intoffset", ";", "machine_mode", "mode", ";", "int", "nregs", ";", "if", "(", "!", "compute_...	[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "the", "bits", "of", "the", "structure", "between", "PARMS-", ">", "intoffset", "and", "BITPOS", "to", "integer", "registers", "." ]	[ "sparc", "0", "0", "1", "1", "1", "1", "0" ]	sparc7	assign_int_registers	sparc	CPU	GCC	13,325	169	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "ClobbersPredicate", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ",", "bool", "SkipDead", ")", "const", "{", "const", "TargetRegisterClass", "*", "RCs", "[", "]", ...	[ "If", "the", "specified", "instruction", "defines", "any", "predicate", "or", "condition", "code", "register", "(", "s", ")", "used", "for", "predication", ",", "returns", "true", "as", "well", "as", "the", "definition", "predicate", "(", "s", ")", "by", "...	[ "PowerPC", "PPC", "PPC::CRRCRegClass", "PPC::CRBITRCRegClass", "PPC::CTRRCRegClass", "PPC::CTRRC8RegClass", "0" ]	PPCInstrInfo29	ClobbersPredicate	PowerPC	CPU	LLVM	13,326	191	1	[]
[ "<s>", "void", "AVRTargetStreamer", "::", "finish", "(", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "MCContext", "&", "Context", "=", "OS", ".", "getContext", "(", ")", ";", "MCSymbol", "*", "DoCopyData", "=", "Context", ".", ...	[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]	[ "AVR", "AVR", "\"__do_copy_data\"", "\"__do_clear_bss\"", "\" Declaring this symbol tells the CRT that it should\"", "\"copy all variables from program memory to RAM on startup\"", "\" Declaring this symbol tells the CRT that it should\"", "\"clear the zeroed data section on startup\"" ]	AVRTargetStreamer5	finish	AVR	MPU	LLVM	13,327	94	1	[]
[ "<s>", "unsigned", "Nios2RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "Nios2", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Nios2", "Nios2", "Nios2::SP" ]	Nios2RegisterInfo1	getFrameRegister	Nios2	MPU	LLVM	13,328	18	1	[]
[ "<s>", "static", "void", "aarch64_override_options", "(", "void", ")", "{", "uint64_t", "cpu_isa", "=", "0", ";", "uint64_t", "arch_isa", "=", "0", ";", "aarch64_isa_flags", "=", "0", ";", "bool", "valid_cpu", "=", "true", ";", "bool", "valid_tune", "=", "...	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "aarch64", "0", "0", "0", "6", "0", "\"switch %<-mcpu=%s%> conflicts with %<-march=%s%> switch\"", "2", "1", "0", "\"assembler does not support %<-mabi=ilp32%>\"", "\"return address signing is only supported for %<-mabi=lp64%>\"", "0" ]	aarch641	aarch64_override_options	aarch64	CPU	GCC	13,329	432	1	[]
[ "<s>", "static", "int", "frv_function_contains_far_jump", "(", "void", ")", "{", "rtx", "insn", "=", "get_insns", "(", ")", ";", "while", "(", "insn", "!=", "NULL", "&&", "!", "(", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", "&&", "GET_CODE", "(", ...	[ "True", "if", "the", "current", "function", "contains", "a", "far", "jump", "." ]	[ "frv" ]	frv2	frv_function_contains_far_jump	frv	VLIW	GCC	13,330	72	1	[]
[ "<s>", "static", "int", "const_int_cost", "(", "HOST_WIDE_INT", "i", ")", "{", "switch", "(", "m68k_const_method", "(", "i", ")", ")", "{", "case", "MOVQ", ":", "return", "0", ";", "case", "MVZ", ":", "case", "MVS", ":", "case", "NOTB", ":", "case", ...	[ "Return", "the", "cost", "of", "moving", "constant", "I", "into", "a", "data", "register", "." ]	[ "m68k", "0", "1", "2" ]	m68k	const_int_cost	m68k	MPU	GCC	13,331	57	1	[]
[ "<s>", "static", "int", "m68hc11_address_cost", "(", "rtx", "addr", ")", "{", "int", "cost", "=", "4", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "if", "(", "REGNO", "(", "addr", ")", "<", "FIRST_PSEUDO_REGISTER", ...	[ "Provide", "the", "costs", "of", "an", "addressing", "mode", "that", "contains", "ADDR", ".", "If", "ADDR", "is", "not", "a", "valid", "address", ",", "its", "cost", "is", "irrelevant", "." ]	[ "m68hc11", "4", "0", "1", "8", "0", "0", "1", "2", "3", "2", "1", "0", "1", "8", "0", "0", "1", "\"Address cost: %d for :\"" ]	m68hc111	m68hc11_address_cost	m68hc11	MPU	GCC	13,332	259	1	[]
[ "<s>", "bool", "aarch64_operands_ok_for_ldpstp", "(", "rtx", "*", "operands", ",", "bool", "load", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "offval_1", ",", "offval_2", ",", "msize", ";", "enum", "reg_class", "rclass_1", ",", "rclass_2", ";", "r...	[ "Given", "OPERANDS", "of", "consecutive", "load/store", ",", "check", "if", "we", "can", "merge", "them", "into", "ldp/stp", ".", "LOAD", "is", "true", "if", "they", "are", "load", "instructions", ".", "MODE", "is", "the", "mode", "of", "memory", "operands...	[ "aarch64", "1", "3", "0", "2", "0", "2", "1", "3", "8" ]	aarch64	aarch64_operands_ok_for_ldpstp	aarch64	CPU	GCC	13,333	432	1	[]
[ "<s>", "static", "void", "print_address_offset", "(", "FILE", "*", "file", ",", "rtx", "off", ",", "machine_mode", "mem_mode", ")", "{", "rtx", "pat", ";", "if", "(", "c6x_current_insn", "!=", "NULL_RTX", ")", "{", "pat", "=", "PATTERN", "(", "c6x_current_...	[ "Subroutine", "of", "print_address_operand", ",", "print", "a", "single", "address", "offset", "OFF", "for", "a", "memory", "access", "of", "mode", "MEM_MODE", ",", "choosing", "between", "normal", "form", "and", "scaled", "form", "depending", "on", "the", "ty...	[ "c6x", "0", "0", "1", "1", "0", "\"[\"", "\"]\"", "\"(\"", "\")\"" ]	c6x	print_address_offset	c6x	VLIW	GCC	13,334	171	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unknown operand t...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "NVPTX", "NVPTX", "\"unknown operand type\"", "\"Unsupported FP type\"", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXAsmPrinter15	lowerOperand	NVPTX	GPU	LLVM	13,335	275	1	[]
[ "<s>", "bool", "ARM64DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'",...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "ARM64", "ARM64", "\"unexpected asm memory constraint\"" ]	ARM64ISelDAGToDAG	SelectInlineAsmMemoryOperand	ARM64	CPU	LLVM	13,336	43	1	[]
[ "<s>", "const", "char", "*", "mcore_output_bclri", "(", "rtx", "dst", ",", "int", "mask", ")", "{", "rtx", "out_operands", "[", "2", "]", ";", "int", "bit", ";", "out_operands", "[", "0", "]", "=", "dst", ";", "for", "(", "bit", "=", "0", ";", "b...	[ "Output", "a", "series", "of", "bclri", "'s", "corresponding", "to", "mask", "." ]	[ "mcore", "2", "0", "0", "32", "0x1", "0x0", "1", "\"bclri\\t%0,%1\"", "1", "\"\"" ]	mcore	mcore_output_bclri	mcore	MPU	GCC	13,337	80	1	[]
[ "<s>", "bool", "arm_expand_vec_perm_const", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "int", "i", ",", "nelt", ",", "which", ";", "d", ".", "target", "=", "target",...	[ "Expand", "a", "vec_perm_const", "pattern", "." ]	[ "arm", "0", "0", "2", "1", "1", "2", "3", "2", "0", "1", "1" ]	arm4	arm_expand_vec_perm_const	arm	CPU	GCC	13,338	248	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "NVPTXTargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isScalableVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "!=...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "NVPTX", "NVPTX", "1", "MVT::i1", "MVT::v2f16" ]	NVPTXISelLowering19	getPreferredVectorAction	NVPTX	GPU	LLVM	13,339	62	1	[]
[ "<s>", "static", "const", "uint16_t", "*", "lookup", "(", "unsigned", "opcode", ",", "unsigned", "domain", ",", "ArrayRef", "<", "uint16_t", "[", "3", "]", ">", "Table", ")", "{", "for", "(", "const", "uint16_t", "(", "&", "Row", ")", "[", "3", "]", ...	[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]	[ "X86", "3", "3", "1" ]	X86InstrInfo (2)3	lookup	X86	CPU	LLVM	13,340	54	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(...	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "R600", "SI", "MVT::f32", "MVT::f64" ]	SIISelLowering111	isFMAFasterThanFMulAndFAdd	R600	GPU	LLVM	13,341	76	1	[]
[ "<s>", "void", "SNESInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "SNES", "SNES", "SNES", "SNES", "0", "MVT::i8", "SNES::STDPtrQRr", "MVT::i16", "SNES::STDWPtrQRr", "\"Cannot store this register into a stack slot!\"", "0" ]	SNESInstrInfo	storeRegToStackSlot	SNES	DSP	LLVM	13,342	235	1	[]
[ "<s>", "static", "rtx", "restore_gprs", "(", "rtx", "base", ",", "int", "offset", ",", "int", "first", ",", "int", "last", ")", "{", "rtx", "addr", ",", "insn", ";", "addr", "=", "plus_constant", "(", "base", ",", "offset", ")", ";", "addr", "=", "...	[ "Generate", "insn", "to", "restore", "registers", "FIRST", "to", "LAST", "from", "the", "register", "save", "area", "located", "at", "offset", "OFFSET", "relative", "to", "register", "BASE", "." ]	[ "s390", "1" ]	s3903	restore_gprs	s390	MPU	GCC	13,343	120	1	[]
[ "<s>", "void", "ix86_split_simple_return_pop_internal", "(", "rtx", "popc", ")", "{", "struct", "machine_function", "", "m", "=", "cfun", "->", "machine", ";", "rtx", "ecx", "=", "gen_rtx_REG", "(", "SImode", ",", "CX_REG", ")", ";", "rtx_insn", "", "insn"...	[ "Split", "simple", "return", "with", "popping", "POPC", "bytes", "from", "stack", "to", "indirect", "branch", "with", "stack", "adjustment", "." ]	[ "i386", "1", "1" ]	i386-expand	ix86_split_simple_return_pop_internal	i386	CPU	GCC	13,344	165	1	[]
[ "<s>", "void", "SparcTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "Sparc", "Sparc", "0", "1", "0", "13" ]	SparcISelLowering18	LowerAsmOperandForConstraint	Sparc	CPU	LLVM	13,345	158	1	[]
[ "<s>", "void", "BPFAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "BPFMCInstLower", "MCInstLowering", "(", "OutContext", ",", "", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "BPF", "BPF", "BPF" ]	BPFAsmPrinter4	EmitInstruction	BPF	Virtual ISA	LLVM	13,346	40	1	[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getDesc", "(", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips::RetRA", "Mips::RET", "Mips::PseudoCVT_S_W", "Mips::CVT_S_W", "Mips::MTC1", "Mips::PseudoCVT_D32_W", "Mips::CVT_D32_W", "Mips::MTC1", "Mips::PseudoCVT_S_L", "Mips::CVT_S_L", "Mips::DMTC1", "Mips::PseudoCVT_D64_W", "Mips::CVT_D64_W", "Mips::MTC1", "Mips::PseudoCV...	MipsSEInstrInfo6	expandPostRAPseudo	Mips	CPU	LLVM	13,347	282	1	[]
[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "SI", "AMDGPU" ]	AMDGPUCodeGenPrepare35	runOnFunction	AMDGPU	GPU	LLVM	13,348	163	1	[]
[ "<s>", "static", "bool", "cortexa7_older_only", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "<", "0", ")", "return", "false", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_ALU_DS...	[ "Return", "true", "if", "and", "only", "if", "this", "insn", "can", "dual-issue", "only", "as", "older", "." ]	[ "arm", "0" ]	arm4	cortexa7_older_only	arm	CPU	GCC	13,349	150	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "AND", ":", "return", "LowerANDOR", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Mips", "Mips", "ISD::AND", "ISD::BRCOND", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::FP_TO_SINT", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::OR", "ISD::SELECT", "ISD::SETCC", "ISD::VASTART" ]	MipsISelLowering32	LowerOperation	Mips	CPU	LLVM	13,350	186	1	[]
[ "<s>", "bool", "X86FastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "", "LI", ")", "{", "const", "Value", "*", "Ptr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "X86Addres...	[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "8", "0" ]	X86FastISel102	tryToFoldLoadIntoMI	X86	CPU	LLVM	13,351	316	1	[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "Subtar...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "AMDGPU", "SI", "SI", "SI", "0", "12", "3", "4", "0", "0", "4", "1", "1", "0", "1", "AMDGPU::VGPR_32RegClass", "2", "AMDGPU::VReg_64RegClass", "3", "AMDGPU::VReg_96RegClass", "AMDGPU::getAtomicNoRetOp", "1", "0", "0", "1", "0", "AMDGPU::EXTRACT_SUBREG", "0", "...	SIISelLowering136	AdjustInstrPostInstrSelection	AMDGPU	GPU	LLVM	13,352	428	1	[]
[ "<s>", "void", "ConvergingVLIWScheduler", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{", "assert", "(", "SU", "->", "getInstr", "(", ")", "&&", "\"Scheduled SUnit must have instr\"", ")", ";", "for", "(", "SUnit", "::", "succ_iterator", "I", "="...	[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]	[ "Hexagon", "\"Scheduled SUnit must have instr\"" ]	HexagonMachineScheduler11	releaseBottomNode	Hexagon	DSP	LLVM	13,353	127	1	[]
[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsConstantInSmallSection", "(", "const", "Constant", "*", "CN", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "return", "(", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "us...	[ "Return", "true", "if", "this", "constant", "should", "be", "placed", "into", "small", "data", "section", "." ]	[ "Mips", "Mips", "Mips" ]	MipsTargetObjectFile16	IsConstantInSmallSection	Mips	CPU	LLVM	13,354	54	1	[]
[ "<s>", "bool", "MBlazeAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "unsigned", "Kind", ";", "un...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "MBlaze", "MBlaze", "4", "\"instruction use requires an option to be enabled\"", "\"unrecognized instruction mnemonic\"", "0U", "\"too few operands for instruction\"", "MBlaze", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]	MBlazeAsmParser5	MatchAndEmitInstruction	MBlaze	MPU	LLVM	13,355	185	1	[]
[ "<s>", "bool", "m16_based_address_p", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "insn_operand_predicate_fn", "offset_predicate", ")", "{", "struct", "mips_address_info", "addr", ";", "return", "(", "mips_classify_address", "(", "&", "addr", ",", "x", ",",...	[ "Return", "true", "if", "X", "is", "legitimate", "for", "accessing", "values", "of", "mode", "MODE", ",", "if", "it", "is", "based", "on", "a", "MIPS16", "register", ",", "and", "if", "the", "offset", "satisfies", "OFFSET_PREDICATE", "." ]	[ "mips" ]	mips	m16_based_address_p	mips	CPU	GCC	13,356	58	1	[]
[ "<s>", "void", "SystemZInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printInstruction", "(", "M...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "SystemZ", "SystemZ" ]	SystemZInstPrinter10	printInst	SystemZ	CPU	LLVM	13,357	43	1	[]
[ "<s>", "SITargetLowering", "::", "ConstraintType", "SITargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "AMDGPU", "SI", "SI", "1", "0" ]	SIISelLowering (2)	getConstraintType	AMDGPU	GPU	LLVM	13,358	55	1	[]
[ "<s>", "static", "rtx", "riscv_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "rtx", "addr", ";", "if", "(", "riscv_tls_symbol_p", "(", "x", ")", ")", "return", "riscv_legitimize_tls_address",...	[ "This", "function", "is", "used", "to", "implement", "LEGITIMIZE_ADDRESS", ".", "If", "X", "can", "be", "legitimized", "in", "a", "way", "that", "the", "generic", "machinery", "might", "not", "expect", ",", "return", "a", "new", "address", ",", "otherwise", ...	[ "riscv", "1", "1", "0", "0", "1" ]	riscv3	riscv_legitimize_address	riscv	CPU	GCC	13,359	153	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "uns...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "ARM", "ARM", "0", "ARMISD::ADDC", "ARMISD::ADDE", "ARMISD::SUBC", "ARMISD::SUBE", "0", "1", "ARMISD::CMOV", "0", "1", "0", "0", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex" ]	ARMISelLowering134	computeKnownBitsForTargetNode	ARM	CPU	LLVM	13,360	287	1	[]
[ "<s>", "void", "output_profile_hook", "(", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_PROFILE_KERNEL", ")", "return", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "\|\|", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "{", "if", "(", "NO_PROFI...	[ "Emit", "profile", "function", "." ]	[ "rs6000", "0", "30", "\"LP\"", "1", "1", "0", "1" ]	rs60004	output_profile_hook	rs6000	CPU	GCC	13,361	177	1	[]
[ "<s>", "static", "bool", "riscv_symbol_binds_local_p", "(", "const_rtx", "x", ")", "{", "if", "(", "SYMBOL_REF_P", "(", "x", ")", ")", "return", "(", "SYMBOL_REF_DECL", "(", "x", ")", "?", "targetm", ".", "binds_local_p", "(", "SYMBOL_REF_DECL", "(", "x", ...	[ "Return", "true", "if", "symbol", "X", "binds", "locally", "." ]	[ "riscv" ]	riscv	riscv_symbol_binds_local_p	riscv	CPU	GCC	13,362	43	1	[]
[ "<s>", "static", "void", "frv_output_const_unspec", "(", "FILE", "", "stream", ",", "const", "struct", "frv_unspec", "", "unspec", ")", "{", "fprintf", "(", "stream", ",", "\"#%s(\"", ",", "unspec_got_name", "(", "unspec", "->", "reloc", ")", ")", ";", "...	[ "Write", "the", "assembler", "syntax", "for", "UNSPEC", "to", "STREAM", ".", "Note", "that", "any", "offset", "is", "added", "inside", "the", "relocation", "operator", "." ]	[ "frv", "\"#%s(\"", "\")\"" ]	frv	frv_output_const_unspec	frv	VLIW	GCC	13,363	55	1	[]
[ "<s>", "virtual", "const", "SparcInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Sparc", "Sparc" ]	SparcTargetMachine	getInstrInfo	Sparc	CPU	LLVM	13,364	14	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "X86", "::", "VR128XRegClass", ")", ")", ";", "if"...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "X86", "X86", "X86::VR128XRegClass", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine133	addPreEmitPass	X86	CPU	LLVM	13,365	80	1	[]
[ "<s>", "void", "Z80InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "TRC", ",", "const", "Targ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Z80", "Z80", "\"Unexpected regclass size\"", "1", "Z80::LD8ro", "2", "Z80", "Z80::LD16ro", "Z80::LD88ro", "3", "\"Only 24-bit should have 3 byte stack slots\"", "Z80::LD24ro", "0", "Z80::splitReg", "Z80::LD8ro", "Z80::LD16ro", "Z80::LD24ro", "Z80", "0" ]	Z80InstrInfo2	loadRegFromStackSlot	Z80	MPU	LLVM	13,366	306	1	[]
[ "<s>", "bool", "SSEDomainFixPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "TII", "=", "static_cast", "<", "const", "X86InstrInfo", "*", ">", "(", "MF", "->", "getTarget", "(", ")", ".", "getI...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "0", "0", "0", "X86::VR128RegClass", "\"Bad regclass\"", "X86::VR128RegClass", "X86::VR128RegClass", "16", "16", "0" ]	SSEDomainFix	runOnMachineFunction	X86	CPU	LLVM	13,367	397	1	[]
[ "<s>", "static", "enum", "insn_path", "get_insn_path", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_amdfam10_decode", "path", "=", "get_attr_amdfam10_decode", "(", "insn", ")", ";", "if", "(", "(", "int", ")", "path", "==", "0", ")", "return", "pa...	[ "Return", "single", "or", "double", "path", "for", "instructions", "." ]	[ "i386", "0", "1" ]	i3864	get_insn_path	i386	CPU	GCC	13,368	47	1	[]
[ "<s>", "static", "inline", "TOCKey", "getTombstoneKey", "(", ")", "{", "return", "{", "nullptr", ",", "MCSymbolRefExpr", "::", "VariantKind", "::", "VK_Invalid", "}", ";", "}", "</s>" ]	[ "Difference", "in", "tombstone", "is", "that", "the", "Optional", "is", "meaningful", "." ]	[ "PowerPC" ]	PPCAsmPrinter (2)3	getTombstoneKey	PowerPC	CPU	LLVM	13,369	19	1	[]
[ "<s>", "void", "HexagonTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "Runtime", "=", "UP", ".", "Partial", "=", "true", ";", "}", "</s>" ]	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo1	getUnrollingPreferences	Hexagon	DSP	LLVM	13,370	27	1	[]
[ "<s>", "unsigned", "BPFMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "BPF", "BPF", "BPF::JAL", "0", "BPF::LD_imm64", "0", "0", "0" ]	BPFMCCodeEmitter5	getMachineOpValue	BPF	Virtual ISA	LLVM	13,371	188	1	[]
[ "<s>", "void", "DarwinARMAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixu...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "ARM", "ARM", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	ARMAsmBackend13	applyFixup	ARM	CPU	LLVM	13,372	107	1	[]
[ "<s>", "uint64_t", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ")", "const", "{", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "0", "]",...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "ARM", "0", "1ULL", "0", "8" ]	ARMMCTargetDesc1	evaluateBranch	ARM	CPU	LLVM	13,373	66	1	[]
[ "<s>", "void", "R600DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "unsigned", "int", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "AMDGPU", "R600", "1", "AMDGPUISD::BUILD_VERTICAL_VECTOR", "ISD::SCALAR_TO_VECTOR", "ISD::BUILD_VECTOR", "0", "2", "R600::R600_Reg64RegClassID", "4", "AMDGPUISD::BUILD_VERTICAL_VECTOR", "R600::R600_Reg128VerticalRegClassID", "R600::R600_Reg128RegClassID", "\"Do not know how to lower this B...	R600ISelDAGToDAG	Select	AMDGPU	GPU	LLVM	13,374	154	1	[]
[ "<s>", "bool", "mips_expand_block_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "length", ")", "{", "if", "(", "GET_CODE", "(", "length", ")", "==", "CONST_INT", ")", "{", "if", "(", "INTVAL", "(", "length", ")", "<=", "2", "*", "MAX_MOVE...	[ "Expand", "a", "movmemsi", "instruction", ",", "which", "copies", "LENGTH", "bytes", "from", "memory", "reference", "SRC", "to", "memory", "reference", "DEST", "." ]	[ "mips", "2" ]	mips3	mips_expand_block_move	mips	CPU	GCC	13,375	78	1	[]
[ "<s>", "MCSection", "*", "getNonexecutableStackSection", "(", "MCContext", "&", "Ctx", ")", "const", "override", "{", "return", "nullptr", ";", "}", "</s>" ]	[ "Targets", "can", "implement", "this", "method", "to", "specify", "a", "section", "to", "switch", "to", "if", "the", "translation", "unit", "does", "n't", "have", "any", "trampolines", "that", "require", "an", "executable", "stack", "." ]	[ "X86" ]	X86MCAsmInfo9	getNonexecutableStackSection	X86	CPU	LLVM	13,376	15	1	[]
[ "<s>", "void", "Mips16InstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "Amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "Amount", "==", "0", ")", "return"...	[ "Adjust", "SP", "by", "Amount", "bytes", "." ]	[ "Mips", "Mips", "0", "16" ]	Mips16InstrInfo (2)	adjustStackPtr	Mips	CPU	LLVM	13,377	62	1	[]
[ "<s>", "static", "const", "char", "", "tilegx_output_simple_cbranch_with_opcode", "(", "rtx_insn", "", "insn", ",", "const", "char", "*", "opcode", ",", "int", "regop", ",", "bool", "reverse_predicted", ")", "{", "static", "char", "buf", "[", "64", "]", ";...	[ "Output", "assembly", "code", "for", "a", "specific", "branch", "instruction", ",", "appending", "the", "branch", "prediction", "flag", "to", "the", "opcode", "if", "appropriate", "." ]	[ "tilegx", "64", "\"%s%s\\t%%r%d, %%l0\"", "\"t\"", "\"\"" ]	tilegx	tilegx_output_simple_cbranch_with_opcode	tilegx	VLIW	GCC	13,378	57	1	[]
[ "<s>", "int", "arm_count_ldrdstrd_insns", "(", "rtx", "*", "operands", ",", "bool", "load", ")", "{", "int", "count", ";", "rtx", "ops", "[", "2", "]", ";", "int", "regnum", ",", "memnum", ";", "if", "(", "load", ")", "regnum", "=", "0", ",", "memn...	[ "Same", "as", "above", ",", "but", "operands", "are", "a", "register/memory", "pair", "in", "SImode", ".", "Assumes", "operands", "has", "the", "base", "register", "in", "position", "0", "and", "memory", "in", "position", "2", "(", "which", "is", "the", ...	[ "arm", "2", "0", "1", "1", "0", "0", "2", "0" ]	arm	arm_count_ldrdstrd_insns	arm	CPU	GCC	13,379	95	1	[]
[ "<s>", "bool", "forceScalarizeMaskedGather", "(", "VectorType", "*", "VTy", ",", "Align", "Alignment", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "forces", "scalarizing", "of", "llvm.masked.gather", "intrinsics", "." ]	[ "ARM" ]	ARMTargetTransformInfo (2)1	forceScalarizeMaskedGather	ARM	CPU	LLVM	13,380	15	1	[]
[ "<s>", "bool", "TeakFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegist...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Teak", "Teak", "Teak", "Teak", "0", "Teak::PUSH_regnob16" ]	TeakFrameLowering	spillCalleeSavedRegisters	Teak	DSP	LLVM	13,381	182	1	[]
[ "<s>", "void", "RISCVInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "bool", "Res", "=", "false", ";", "const", "MCInst", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "RISCV", "RISCV" ]	RISCVInstPrinter16	printInst	RISCV	CPU	LLVM	13,382	104	1	[]
[ "<s>", "bool", "HexagonGenInsert", "::", "removeDeadCode", "(", "MachineDomTreeNode", "", "N", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "", "DTN", ":", "children", "<", "MachineDomTreeNode", "*", ">", "(", "N", ")", ")", "Cha...	[ "Remove", "all", "dead", "instructions", "between", "the", "I", "and", "E", "." ]	[ "Hexagon", "Hexagon", "2", "0" ]	HexagonGenInsert15	removeDeadCode	Hexagon	DSP	LLVM	13,383	279	1	[]
[ "<s>", "unsigned", "AMDGPURegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "AMDGPU", "::", "NoRegister", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "R600" ]	AMDGPURegisterInfo16	getFrameRegister	R600	GPU	LLVM	13,384	18	1	[]
[ "<s>", "void", "ix86_expand_vector_move_misalign", "(", "enum", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "op0", ",", "op1", ",", "m", ";", "op0", "=", "operands", "[", "0", "]", ";", "op1", "=", "operands", "[", "1", ...	[ "Implement", "the", "movmisalign", "patterns", "for", "SSE", ".", "Non-SSE", "modes", "go", "straight", "to", "ix86_expand_vector_move", "." ]	[ "i386", "0", "1", "0", "8", "0", "8", "0", "8", "0", "8" ]	i3863	ix86_expand_vector_move_misalign	i386	CPU	GCC	13,385	510	1	[]
[ "<s>", "SDValue", "VETargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVecto...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "VE", "VE", "ISD::OutputArg", "16", "VE", "4", "1", "0", "\"Can only return in registers!\"", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "MVT::i64", "MVT::f32", "MVT::i64", "0", "VE::sub_f32", "MVT::i32", "MVT::i64", "0", "\"Unknown loc info!\"", "\"Unexpect...	VEISelLowering14	LowerReturn	VE	CPU	LLVM	13,386	466	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "&", "MI", ",", "unsigned", "", "PredCost", ")", "const", "{", "if", "(", "MI", ".", "isCopyLike", "(", ")", "...	[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]	[ "ARM", "ARM", "1", "0", "ARM::t2IT", "ARM::CPSR", "1", "3", "1", "0", "0", "0" ]	ARMBaseInstrInfo110	getInstrLatency	ARM	CPU	LLVM	13,387	309	1	[]
[ "<s>", "static", "void", "nios2_register_custom_code", "(", "unsigned", "int", "N", ",", "enum", "nios2_ccs_code", "status", ",", "int", "index", ")", "{", "gcc_assert", "(", "N", "<=", "255", ")", ";", "if", "(", "status", "==", "CCS_FPU", ")", "{", "if...	[ "Register", "a", "custom", "code", "use", ",", "and", "signal", "error", "if", "a", "conflict", "was", "found", "." ]	[ "nios2", "255", "\"switch %<-mcustom-%s%> conflicts with \"", "\"switch %<-mcustom-%s%>\"", "\"call to %<__builtin_custom_%s%> conflicts with \"", "\"switch %<-mcustom-%s%>\"", "\"call to %<__builtin_custom_%s%> conflicts with \"", "\"switch %<-mcustom-%s%>\"" ]	nios2	nios2_register_custom_code	nios2	MPU	GCC	13,388	173	1	[]
[ "<s>", "int", "main", "(", "void", ")", "{", "op", "dest", "[", "]", "=", "{", "{", "\"(zero_extract:SI %s\\n\\t\\t\\t (const_int 18)\\n\\t\\t\\t (const_int 0))\"", ",", "\"SI\"", ",", "\"reg_or_mem_operand\"", ",", "\"+r,m\"", "}", ",", "{", "\"(zero_extract:SI %s\\n...	[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]	[ "pdp10", "\"(zero_extract:SI %s\\n\\t\\t\\t (const_int 18)\\n\\t\\t\\t (const_int 0))\"", "\"SI\"", "\"reg_or_mem_operand\"", "\"+r,m\"", "\"(zero_extract:SI %s\\n\\t\\t\\t (const_int 18)\\n\\t\\t\\t (const_int 18))\"", "\"SI\"", "\"reg_or_mem_operand\"", "\"+r,m\"", "\"(subreg:SI %s)\"", "\"HI\...	genhalfword	main	pdp10	MPU	GCC	13,389	200	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyCallIndirectFixup", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyFixIrreducibleControlFlo...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine32	addPreEmitPass	WebAssembly	Virtual ISA	LLVM	13,390	141	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "LM32" ]	LM32TargetMachine	getObjFileLowering	LM32	MPU	LLVM	13,391	16	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreRegBankSelect", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "if", "(", "!", "IsOptNone", ")", "addPass", "(", "createAArch64PostLegalizeCombiner", "(", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "the", "register", "bank", "selection", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine27	addPreRegBankSelect	AArch64	CPU	LLVM	13,392	32	1	[]
[ "<s>", "Align", "getStackAlignment", "(", ")", "const", "{", "return", "Align", "(", "4", ")", ";", "}", "</s>" ]	[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]	[ "AMDGPU", "4" ]	AMDGPUSubtarget107	getStackAlignment	AMDGPU	GPU	LLVM	13,393	13	1	[]
[ "<s>", "void", "SISubtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "Policy", ".", "ShouldTrackPressure", "=", "true", ";", "Policy", ".", "OnlyTopDown", "=", "false", ";", "...	[ "Override", "generic", "scheduling", "policy", "within", "a", "region", "." ]	[ "AMDGPU", "SI", "SI" ]	AMDGPUSubtarget10	overrideSchedPolicy	AMDGPU	GPU	LLVM	13,394	46	1	[]
[ "<s>", "Register", "TPCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "Register", "(", ")", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "TPC", "TPC" ]	TPCRegisterInfo	getFrameRegister	TPC	Virtual ISA	LLVM	13,395	18	1	[]
[ "<s>", "unsigned", "SITargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "AMDGPU", "SI", "\"m0\"", "AMDGPU::M0", "\"exec\"", "AMDGPU::EXEC", "\"exec_lo\"", "AMDGPU::EXEC_LO", "\"exec_hi\"", "AMDGPU::EXEC_HI", "\"flat_scratch\"", "AMDGPU::FLAT_SCR", "\"flat_scratch_lo\"", "AMDGPU::FLAT_SCR_LO", "\"flat_scratch_hi\"", "AMDGPU::FLAT_SCR_HI", "AMDGPU::NoRegis...	SIISelLowering11	getRegisterByName	AMDGPU	GPU	LLVM	13,396	260	1	[]
[ "<s>", "void", "xstormy16_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "address", ")", "{", "HOST_WIDE_INT", "offset", ";", "int", "pre_dec", ",", "post_inc", ";", "if", "(", "GET_CODE", "(", "address", ")", "==", "CONST_INT", ")", "{", "f...	[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]	[ "stormy16", "0xFFFF", "1", "1", "0", "0", "0", "\"--\"", "\"++\"", "0", "\",\"" ]	stormy163	xstormy16_print_operand_address	stormy16	CPU	GCC	13,397	236	1	[]
[ "<s>", "void", "AArch64Operand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "k_FPImm", ":", "OS", "<<", "\"<fpimm \"", "<<", "getFPImm", "(", ")", "<<", "\"(\"", "<<", "AArch64_AM", "::", "...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AArch64", "AArch64", "\"<fpimm \"", "\"(\"", "AArch64_AM::getFPImmFloat", "\") >\"", "AArch64DB::DBarrierMapper", "\"<barrier \"", "\">\"", "\"<barrier invalid #\"", "\">\"", "\"<shiftedimm \"", "\", lsl #\"", "AArch64_AM::getShiftValue", "\">\"", "\"<condcode \"", "\">\"", "\"<re...	AArch64AsmParser (2)1	print	AArch64	CPU	LLVM	13,398	379	1	[]
[ "<s>", "SDNode", "", "NVPTXDAGToDAGISel", "::", "Select", "(", "SDNode", "", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "NULL", ";", "SDNode", "*", "ResNode", "=", "NULL", ";", "switch", "(", "N", "->", "getOpc...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "NVPTX", "NVPTX", "ISD::LOAD", "ISD::STORE", "NVPTXISD::LoadV2", "NVPTXISD::LoadV4", "NVPTXISD::LDGV2", "NVPTXISD::LDGV4", "NVPTXISD::LDUV2", "NVPTXISD::LDUV4", "NVPTXISD::StoreV2", "NVPTXISD::StoreV4" ]	NVPTXISelDAGToDAG1	Select	NVPTX	GPU	LLVM	13,399	151	1	[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "AArch64", "AArch64", "8", "AArch64::LDPXpost", "AArch64::LDRXpost", "AArch64::LDPXi", "AArch64::LDRXui", "AArch64::LDPDpost", "AArch64::LDRDpost", "AArch64::LDPDi", "AArch64::LDRDui", "\"CSR restore: (\"", "\", \"", "\") -> fi#(\"", "\", \"", "1", "\")\\n\"", "AArch64::SP", "AAr...

AArch64FrameLowering9

restoreCalleeSavedRegisters

AArch64

CPU

LLVM

13,300

458

1

[]

[ "<s>", "virtual", "const", "MCObjectFormat", "&", "getObjectFormat", "(", ")", "const", "{", "return", "Format", ";", "}", "</s>" ]

[ "Get", "the", "object", "format", "for", "this", "triple", "." ]

[ "MBlaze" ]

MBlazeAsmBackend3

getObjectFormat

MBlaze

MPU

LLVM

13,301

13

1

[]

[ "<s>", "static", "int", "ix86_reassociation_width", "(", "unsigned", "int", ",", "machine_mode", "mode", ")", "{", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "if", "(", "TARGET_VECTOR_PARALLEL_EXECUTION", ")", "return", "2", ";", "else", "return",...

[ "Implementation", "of", "reassociation_width", "target", "hook", "used", "by", "reassoc", "phase", "to", "identify", "parallelism", "level", "in", "reassociated", "tree", ".", "Statements", "tree_code", "is", "passed", "in", "OPC", ".", "Arguments", "type", "is", ...

[ "i386", "2", "1", "2", "4", "2", "1" ]

i3865

ix86_reassociation_width

i386

CPU

GCC

13,302

73

1

[]

[ "<s>", "bool", "ARM64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createARM64DeadRegisterDefinitions", "(", ")", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "ARM64", "ARM64", "ARM64" ]

ARM64TargetMachine1

addPostRegAlloc

ARM64

CPU

LLVM

13,303

32

1

[]

[ "<s>", "BitVector", "R600RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ZERO", ")", ";", "...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "R600" ]

R600RegisterInfo5

getReservedRegs

R600

GPU

LLVM

13,304

302

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "handleD16VData", "(", "SDValue", "VData", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "StoreVT", "=", "VData", ".", "getValueType", "(", ")", ";", "if", "(", "!", "StoreVT", ".", "isVector", "(", ...

[ "Handle", "register", "layout", "difference", "for", "f16", "images", "for", "some", "subtargets", "." ]

[ "AMDGPU", "SI", "3", "\"Handle v3f16\"", "ISD::BITCAST", "MVT::i32", "ISD::ZERO_EXTEND" ]

SIISelLowering (2)3

handleD16VData

AMDGPU

GPU

LLVM

13,305

160

1

[]

[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]

[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...

[ "RI5CY" ]

RISCVMCExpr

findAssociatedFragment

RI5CY

CPU

LLVM

13,306

18

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPre...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "R600" ]

SIFixSGPRLiveRanges7

getAnalysisUsage

R600

GPU

LLVM

13,307

51

1

[]

[ "<s>", "unsigned", "int", "call_properties", "(", "const", "function_instance", "&", ")", "const", "override", "{", "return", "0", ";", "}", "</s>" ]

[ "Default", "implementation", "of", "function_base", ":", ":call_properties", ",", "with", "conservatively", "correct", "behavior", "for", "floating-point", "instructions", "." ]

[ "aarch64", "0" ]

aarch64-sve-builtins-functions3

call_properties

aarch64

CPU

GCC

13,308

15

1

[]

[ "<s>", "const", "SystemZInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "SystemZ", "SystemZ" ]

SystemZISelDAGToDAG (2)

getInstrInfo

SystemZ

CPU

LLVM

13,309

16

1

[]

[ "<s>", "void", "GCNScheduleDAGMILive", "::", "finalizeSchedule", "(", ")", "{", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"All regions recorded, s...

[ "After", "the", "schedule", "has", "been", "formed", ",", "call", "this", "function", "to", "combine", "the", "instructions", "from", "the", "different", "stages/cycles", "." ]

[ "AMDGPU", "\"All regions recorded, starting actual scheduling.\\n\"", "0", "1", "\"Retrying function scheduling with lowest recorded occupancy \"", "\".\\n\"", "1", "\"********** MI Scheduling **********\\n\"", "\":\"", "\" \"", "\"\\n From: \"", "\" To: \"", "\"End\"", "\" RegionInstr...

GCNSchedStrategy15

finalizeSchedule

AMDGPU

GPU

LLVM

13,310

350

1

[]

[ "<s>", "void", "emit_symbolic_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "temp", "=", "no_new_pseudos", "?", "operands", "[", "0", "]", ":", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", ...

[ "Emit", "insns", "to", "move", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "." ]

[ "s390", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]

s3903

emit_symbolic_move

s390

MPU

GCC

13,311

97

1

[]

[ "<s>", "const", "RISCVTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]

[ "Getter", "for", "generic", "TargetLowering", "class", "." ]

[ "RISCV", "RISCV" ]

RISCVTargetTransformInfo

getTLI

RISCV

CPU

LLVM

13,312

12

1

[]

[ "<s>", "static", "bool", "arc_function_ok_for_sibcall", "(", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "ARC_INTERRUPT_P", "(", "arc_compute_function_type", "(", "cfun", ")", ")", ")", "return", "false", ";", ...

[ "Return", "true", "if", "it", "is", "ok", "to", "make", "a", "tail-call", "to", "DECL", "." ]

[ "arc" ]

arc4

arc_function_ok_for_sibcall

arc

MPU

GCC

13,313

30

1

[]

[ "<s>", "static", "machine_mode", "mips_get_reg_raw_mode", "(", "int", "regno", ")", "{", "if", "(", "TARGET_FLOATXX", "&&", "FP_REG_P", "(", "regno", ")", ")", "return", "DFmode", ";", "return", "default_get_reg_raw_mode", "(", "regno", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_GET_RAW_RESULT_MODE", "and", "TARGET_GET_RAW_ARG_MODE", "." ]

[ "mips" ]

mips4

mips_get_reg_raw_mode

mips

CPU

GCC

13,314

27

1

[]

[ "<s>", "void", "visium_split_cbranch", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "label", ")", "{", "enum", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op0", ",", "op1", ")", ";", "...

[ "Split", "a", "compare-and-branch", "with", "CODE", ",", "operands", "OP0", "and", "OP1", ",", "and", "LABEL", "." ]

[ "visium" ]

visium2

visium_split_cbranch

visium

Virtual ISA

GCC

13,315

120

1

[]

[ "<s>", "BaseKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "WebAssembly" ]

WebAssemblyFastISel (2)2

getKind

WebAssembly

Virtual ISA

LLVM

13,316

10

1

[]

[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Patmos" ]

PatmosTargetMachine

getRegisterInfo

Patmos

VLIW

LLVM

13,317

18

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "||", "OperandType", "<", "AMDGPU", "::", "OPERAND_SRC_FIRST", ...

[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]

[ "AMDGPU", "SI", "AMDGPU::OPERAND_SRC_FIRST", "AMDGPU::OPERAND_SRC_LAST", "AMDGPU::OPERAND_REG_IMM_INT32", "AMDGPU::OPERAND_REG_IMM_FP32", "AMDGPU::OPERAND_REG_IMM_FP32_DEFERRED", "AMDGPU::OPERAND_REG_INLINE_C_INT32", "AMDGPU::OPERAND_REG_INLINE_C_FP32", "AMDGPU::OPERAND_REG_IMM_V2FP32", "AMDGPU:...

SIInstrInfo121

isInlineConstant

AMDGPU

GPU

LLVM

13,318

351

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "MINA32" ]

MINA32AsmParser

getStartLoc

MINA32

CPU

LLVM

13,319

11

1

[]

[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildDefaultInstruction", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "Opcode", ",", "unsigned", "DstReg", ",", "unsigned", "Src0Reg", ",", "unsigned", ...

[ "buildDefaultInstruction", "-", "This", "function", "returns", "a", "MachineInstr", "with", "all", "the", "instruction", "modifiers", "initialized", "to", "their", "default", "values", "." ]

[ "R600", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]

R600InstrInfo28

buildDefaultInstruction

R600

GPU

LLVM

13,320

163

1

[]

[ "<s>", "int", "riscv_load_store_insns", "(", "rtx", "mem", ",", "rtx_insn", "*", "insn", ")", "{", "machine_mode", "mode", ";", "bool", "might_split_p", ";", "rtx", "set", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "mode", "=", "GET_MODE...

[ "Return", "the", "number", "of", "instructions", "needed", "to", "implement", "INSN", ",", "given", "that", "it", "loads", "from", "or", "stores", "to", "MEM", "." ]

[ "riscv", "32", "64", "0" ]

riscv

riscv_load_store_insns

riscv

CPU

GCC

13,321

109

1

[]

[ "<s>", "void", "AVRInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*"...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AVR", "AVR", "AVR", "AVR", "0", "MVT::i8", "AVR::STDPtrQRr", "MVT::i16", "AVR::STDWPtrQRr", "\"Cannot store this register into a stack slot!\"", "0" ]

AVRInstrInfo

storeRegToStackSlot

AVR

MPU

LLVM

13,322

234

1

[]

[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "is...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine7

addPreSched2

ARM

CPU

LLVM

13,323

73

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "unsigned", "Intrinsic", ")", "const", "{", "const", "IntrinsicData", "*", "IntrData", "=", "getIntrinsicWithChain", "(", ...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "X86", "X86", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "0", "0", "8", "1" ]

X86ISelLowering197

getTgtMemIntrinsic

X86

CPU

LLVM

13,324

146

1

[]

[ "<s>", "static", "void", "assign_int_registers", "(", "HOST_WIDE_INT", "bitpos", ",", "assign_data_t", "*", "data", ")", "{", "int", "intoffset", "=", "data", "->", "intoffset", ";", "machine_mode", "mode", ";", "int", "nregs", ";", "if", "(", "!", "compute_...

[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "the", "bits", "of", "the", "structure", "between", "PARMS-", ">", "intoffset", "and", "BITPOS", "to", "integer", "registers", "." ]

[ "sparc", "0", "0", "1", "1", "1", "1", "0" ]

sparc7

assign_int_registers

sparc

CPU

GCC

13,325

169

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "ClobbersPredicate", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ",", "bool", "SkipDead", ")", "const", "{", "const", "TargetRegisterClass", "*", "RCs", "[", "]", ...

[ "If", "the", "specified", "instruction", "defines", "any", "predicate", "or", "condition", "code", "register", "(", "s", ")", "used", "for", "predication", ",", "returns", "true", "as", "well", "as", "the", "definition", "predicate", "(", "s", ")", "by", "...

[ "PowerPC", "PPC", "PPC::CRRCRegClass", "PPC::CRBITRCRegClass", "PPC::CTRRCRegClass", "PPC::CTRRC8RegClass", "0" ]

PPCInstrInfo29

ClobbersPredicate

PowerPC

CPU

LLVM

13,326

191

1

[]

[ "<s>", "void", "AVRTargetStreamer", "::", "finish", "(", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "MCContext", "&", "Context", "=", "OS", ".", "getContext", "(", ")", ";", "MCSymbol", "*", "DoCopyData", "=", "Context", ".", ...

[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]

[ "AVR", "AVR", "\"__do_copy_data\"", "\"__do_clear_bss\"", "\" Declaring this symbol tells the CRT that it should\"", "\"copy all variables from program memory to RAM on startup\"", "\" Declaring this symbol tells the CRT that it should\"", "\"clear the zeroed data section on startup\"" ]

AVRTargetStreamer5

finish

AVR

MPU

LLVM

13,327

94

1

[]

[ "<s>", "unsigned", "Nios2RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "Nios2", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Nios2", "Nios2", "Nios2::SP" ]

Nios2RegisterInfo1

getFrameRegister

Nios2

MPU

LLVM

13,328

18

1

[]

[ "<s>", "static", "void", "aarch64_override_options", "(", "void", ")", "{", "uint64_t", "cpu_isa", "=", "0", ";", "uint64_t", "arch_isa", "=", "0", ";", "aarch64_isa_flags", "=", "0", ";", "bool", "valid_cpu", "=", "true", ";", "bool", "valid_tune", "=", "...

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "aarch64", "0", "0", "0", "6", "0", "\"switch %<-mcpu=%s%> conflicts with %<-march=%s%> switch\"", "2", "1", "0", "\"assembler does not support %<-mabi=ilp32%>\"", "\"return address signing is only supported for %<-mabi=lp64%>\"", "0" ]

aarch641

aarch64_override_options

aarch64

CPU

GCC

13,329

432

1

[]

[ "<s>", "static", "int", "frv_function_contains_far_jump", "(", "void", ")", "{", "rtx", "insn", "=", "get_insns", "(", ")", ";", "while", "(", "insn", "!=", "NULL", "&&", "!", "(", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", "&&", "GET_CODE", "(", ...

[ "True", "if", "the", "current", "function", "contains", "a", "far", "jump", "." ]

[ "frv" ]

frv2

frv_function_contains_far_jump

frv

VLIW

GCC

13,330

72

1

[]

[ "<s>", "static", "int", "const_int_cost", "(", "HOST_WIDE_INT", "i", ")", "{", "switch", "(", "m68k_const_method", "(", "i", ")", ")", "{", "case", "MOVQ", ":", "return", "0", ";", "case", "MVZ", ":", "case", "MVS", ":", "case", "NOTB", ":", "case", ...

[ "Return", "the", "cost", "of", "moving", "constant", "I", "into", "a", "data", "register", "." ]

[ "m68k", "0", "1", "2" ]

m68k

const_int_cost

m68k

MPU

GCC

13,331

57

1

[]

[ "<s>", "static", "int", "m68hc11_address_cost", "(", "rtx", "addr", ")", "{", "int", "cost", "=", "4", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "if", "(", "REGNO", "(", "addr", ")", "<", "FIRST_PSEUDO_REGISTER", ...

[ "Provide", "the", "costs", "of", "an", "addressing", "mode", "that", "contains", "ADDR", ".", "If", "ADDR", "is", "not", "a", "valid", "address", ",", "its", "cost", "is", "irrelevant", "." ]

[ "m68hc11", "4", "0", "1", "8", "0", "0", "1", "2", "3", "2", "1", "0", "1", "8", "0", "0", "1", "\"Address cost: %d for :\"" ]

m68hc111

m68hc11_address_cost

m68hc11

MPU

GCC

13,332

259

1

[]

[ "<s>", "bool", "aarch64_operands_ok_for_ldpstp", "(", "rtx", "*", "operands", ",", "bool", "load", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "offval_1", ",", "offval_2", ",", "msize", ";", "enum", "reg_class", "rclass_1", ",", "rclass_2", ";", "r...

[ "Given", "OPERANDS", "of", "consecutive", "load/store", ",", "check", "if", "we", "can", "merge", "them", "into", "ldp/stp", ".", "LOAD", "is", "true", "if", "they", "are", "load", "instructions", ".", "MODE", "is", "the", "mode", "of", "memory", "operands...

[ "aarch64", "1", "3", "0", "2", "0", "2", "1", "3", "8" ]

aarch64

aarch64_operands_ok_for_ldpstp

aarch64

CPU

GCC

13,333

432

1

[]

[ "<s>", "static", "void", "print_address_offset", "(", "FILE", "*", "file", ",", "rtx", "off", ",", "machine_mode", "mem_mode", ")", "{", "rtx", "pat", ";", "if", "(", "c6x_current_insn", "!=", "NULL_RTX", ")", "{", "pat", "=", "PATTERN", "(", "c6x_current_...

[ "Subroutine", "of", "print_address_operand", ",", "print", "a", "single", "address", "offset", "OFF", "for", "a", "memory", "access", "of", "mode", "MEM_MODE", ",", "choosing", "between", "normal", "form", "and", "scaled", "form", "depending", "on", "the", "ty...

[ "c6x", "0", "0", "1", "1", "0", "\"[\"", "\"]\"", "\"(\"", "\")\"" ]

c6x

print_address_offset

c6x

VLIW

GCC

13,334

171

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unknown operand t...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "NVPTX", "NVPTX", "\"unknown operand type\"", "\"Unsupported FP type\"", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXAsmPrinter15

lowerOperand

NVPTX

GPU

LLVM

13,335

275

1

[]

[ "<s>", "bool", "ARM64DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'",...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "ARM64", "ARM64", "\"unexpected asm memory constraint\"" ]

ARM64ISelDAGToDAG

SelectInlineAsmMemoryOperand

ARM64

CPU

LLVM

13,336

43

1

[]

[ "<s>", "const", "char", "*", "mcore_output_bclri", "(", "rtx", "dst", ",", "int", "mask", ")", "{", "rtx", "out_operands", "[", "2", "]", ";", "int", "bit", ";", "out_operands", "[", "0", "]", "=", "dst", ";", "for", "(", "bit", "=", "0", ";", "b...

[ "Output", "a", "series", "of", "bclri", "'s", "corresponding", "to", "mask", "." ]

[ "mcore", "2", "0", "0", "32", "0x1", "0x0", "1", "\"bclri\\t%0,%1\"", "1", "\"\"" ]

mcore

mcore_output_bclri

mcore

MPU

GCC

13,337

80

1

[]

[ "<s>", "bool", "arm_expand_vec_perm_const", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "int", "i", ",", "nelt", ",", "which", ";", "d", ".", "target", "=", "target",...

[ "Expand", "a", "vec_perm_const", "pattern", "." ]

[ "arm", "0", "0", "2", "1", "1", "2", "3", "2", "0", "1", "1" ]

arm4

arm_expand_vec_perm_const

arm

CPU

GCC

13,338

248

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "NVPTXTargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isScalableVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "!=...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "NVPTX", "NVPTX", "1", "MVT::i1", "MVT::v2f16" ]

NVPTXISelLowering19

getPreferredVectorAction

NVPTX

GPU

LLVM

13,339

62

1

[]

[ "<s>", "static", "const", "uint16_t", "*", "lookup", "(", "unsigned", "opcode", ",", "unsigned", "domain", ",", "ArrayRef", "<", "uint16_t", "[", "3", "]", ">", "Table", ")", "{", "for", "(", "const", "uint16_t", "(", "&", "Row", ")", "[", "3", "]", ...

[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]

[ "X86", "3", "3", "1" ]

X86InstrInfo (2)3

lookup

X86

CPU

LLVM

13,340

54

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(...

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "R600", "SI", "MVT::f32", "MVT::f64" ]

SIISelLowering111

isFMAFasterThanFMulAndFAdd

R600

GPU

LLVM

13,341

76

1

[]

[ "<s>", "void", "SNESInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "SNES", "SNES", "SNES", "SNES", "0", "MVT::i8", "SNES::STDPtrQRr", "MVT::i16", "SNES::STDWPtrQRr", "\"Cannot store this register into a stack slot!\"", "0" ]

SNESInstrInfo

storeRegToStackSlot

SNES

DSP

LLVM

13,342

235

1

[]

[ "<s>", "static", "rtx", "restore_gprs", "(", "rtx", "base", ",", "int", "offset", ",", "int", "first", ",", "int", "last", ")", "{", "rtx", "addr", ",", "insn", ";", "addr", "=", "plus_constant", "(", "base", ",", "offset", ")", ";", "addr", "=", "...

[ "Generate", "insn", "to", "restore", "registers", "FIRST", "to", "LAST", "from", "the", "register", "save", "area", "located", "at", "offset", "OFFSET", "relative", "to", "register", "BASE", "." ]

[ "s390", "1" ]

s3903

restore_gprs

s390

MPU

GCC

13,343

120

1

[]

[ "<s>", "void", "ix86_split_simple_return_pop_internal", "(", "rtx", "popc", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "rtx", "ecx", "=", "gen_rtx_REG", "(", "SImode", ",", "CX_REG", ")", ";", "rtx_insn", "*", "insn"...

[ "Split", "simple", "return", "with", "popping", "POPC", "bytes", "from", "stack", "to", "indirect", "branch", "with", "stack", "adjustment", "." ]

[ "i386", "1", "1" ]

i386-expand

ix86_split_simple_return_pop_internal

i386

CPU

GCC

13,344

165

1

[]

[ "<s>", "void", "SparcTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "Sparc", "Sparc", "0", "1", "0", "13" ]

SparcISelLowering18

LowerAsmOperandForConstraint

Sparc

CPU

LLVM

13,345

158

1

[]

[ "<s>", "void", "BPFAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "BPFMCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "BPF", "BPF", "BPF" ]

BPFAsmPrinter4

EmitInstruction

BPF

Virtual ISA

LLVM

13,346

40

1

[]

[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getDesc", "(", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips::RetRA", "Mips::RET", "Mips::PseudoCVT_S_W", "Mips::CVT_S_W", "Mips::MTC1", "Mips::PseudoCVT_D32_W", "Mips::CVT_D32_W", "Mips::MTC1", "Mips::PseudoCVT_S_L", "Mips::CVT_S_L", "Mips::DMTC1", "Mips::PseudoCVT_D64_W", "Mips::CVT_D64_W", "Mips::MTC1", "Mips::PseudoCV...

MipsSEInstrInfo6

expandPostRAPseudo

Mips

CPU

LLVM

13,347

282

1

[]

[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "SI", "AMDGPU" ]

AMDGPUCodeGenPrepare35

runOnFunction

AMDGPU

GPU

LLVM

13,348

163

1

[]

[ "<s>", "static", "bool", "cortexa7_older_only", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "<", "0", ")", "return", "false", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_ALU_DS...

[ "Return", "true", "if", "and", "only", "if", "this", "insn", "can", "dual-issue", "only", "as", "older", "." ]

[ "arm", "0" ]

arm4

cortexa7_older_only

arm

CPU

GCC

13,349

150

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "AND", ":", "return", "LowerANDOR", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Mips", "Mips", "ISD::AND", "ISD::BRCOND", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::FP_TO_SINT", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::OR", "ISD::SELECT", "ISD::SETCC", "ISD::VASTART" ]

MipsISelLowering32

LowerOperation

Mips

CPU

LLVM

13,350

186

1

[]

[ "<s>", "bool", "X86FastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "*", "LI", ")", "{", "const", "Value", "*", "Ptr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "X86Addres...

[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "8", "0" ]

X86FastISel102

tryToFoldLoadIntoMI

X86

CPU

LLVM

13,351

316

1

[]

[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "Subtar...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "AMDGPU", "SI", "SI", "SI", "0", "12", "3", "4", "0", "0", "4", "1", "1", "0", "1", "AMDGPU::VGPR_32RegClass", "2", "AMDGPU::VReg_64RegClass", "3", "AMDGPU::VReg_96RegClass", "AMDGPU::getAtomicNoRetOp", "1", "0", "0", "1", "0", "AMDGPU::EXTRACT_SUBREG", "0", "...

SIISelLowering136

AdjustInstrPostInstrSelection

AMDGPU

GPU

LLVM

13,352

428

1

[]

[ "<s>", "void", "ConvergingVLIWScheduler", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{", "assert", "(", "SU", "->", "getInstr", "(", ")", "&&", "\"Scheduled SUnit must have instr\"", ")", ";", "for", "(", "SUnit", "::", "succ_iterator", "I", "="...

[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]

[ "Hexagon", "\"Scheduled SUnit must have instr\"" ]

HexagonMachineScheduler11

releaseBottomNode

Hexagon

DSP

LLVM

13,353

127

1

[]

[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsConstantInSmallSection", "(", "const", "Constant", "*", "CN", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "return", "(", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "us...

[ "Return", "true", "if", "this", "constant", "should", "be", "placed", "into", "small", "data", "section", "." ]

[ "Mips", "Mips", "Mips" ]

MipsTargetObjectFile16

IsConstantInSmallSection

Mips

CPU

LLVM

13,354

54

1

[]

[ "<s>", "bool", "MBlazeAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "unsigned", "Kind", ";", "un...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "MBlaze", "MBlaze", "4", "\"instruction use requires an option to be enabled\"", "\"unrecognized instruction mnemonic\"", "0U", "\"too few operands for instruction\"", "MBlaze", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]

MBlazeAsmParser5

MatchAndEmitInstruction

MBlaze

MPU

LLVM

13,355

185

1

[]

[ "<s>", "bool", "m16_based_address_p", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "insn_operand_predicate_fn", "offset_predicate", ")", "{", "struct", "mips_address_info", "addr", ";", "return", "(", "mips_classify_address", "(", "&", "addr", ",", "x", ",",...

[ "Return", "true", "if", "X", "is", "legitimate", "for", "accessing", "values", "of", "mode", "MODE", ",", "if", "it", "is", "based", "on", "a", "MIPS16", "register", ",", "and", "if", "the", "offset", "satisfies", "OFFSET_PREDICATE", "." ]

[ "mips" ]

mips

m16_based_address_p

mips

CPU

GCC

13,356

58

1

[]

[ "<s>", "void", "SystemZInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printInstruction", "(", "M...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "SystemZ", "SystemZ" ]

SystemZInstPrinter10

printInst

SystemZ

CPU

LLVM

13,357

43

1

[]

[ "<s>", "SITargetLowering", "::", "ConstraintType", "SITargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "AMDGPU", "SI", "SI", "1", "0" ]

SIISelLowering (2)

getConstraintType

AMDGPU

GPU

LLVM

13,358

55

1

[]

[ "<s>", "static", "rtx", "riscv_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "rtx", "addr", ";", "if", "(", "riscv_tls_symbol_p", "(", "x", ")", ")", "return", "riscv_legitimize_tls_address",...

[ "This", "function", "is", "used", "to", "implement", "LEGITIMIZE_ADDRESS", ".", "If", "X", "can", "be", "legitimized", "in", "a", "way", "that", "the", "generic", "machinery", "might", "not", "expect", ",", "return", "a", "new", "address", ",", "otherwise", ...

[ "riscv", "1", "1", "0", "0", "1" ]

riscv3

riscv_legitimize_address

riscv

CPU

GCC

13,359

153

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "uns...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "ARM", "ARM", "0", "ARMISD::ADDC", "ARMISD::ADDE", "ARMISD::SUBC", "ARMISD::SUBE", "0", "1", "ARMISD::CMOV", "0", "1", "0", "0", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex" ]

ARMISelLowering134

computeKnownBitsForTargetNode

ARM

CPU

LLVM

13,360

287

1

[]

[ "<s>", "void", "output_profile_hook", "(", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_PROFILE_KERNEL", ")", "return", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "{", "if", "(", "NO_PROFI...

[ "Emit", "profile", "function", "." ]

[ "rs6000", "0", "30", "\"LP\"", "1", "1", "0", "1" ]

rs60004

output_profile_hook

rs6000

CPU

GCC

13,361

177

1

[]

[ "<s>", "static", "bool", "riscv_symbol_binds_local_p", "(", "const_rtx", "x", ")", "{", "if", "(", "SYMBOL_REF_P", "(", "x", ")", ")", "return", "(", "SYMBOL_REF_DECL", "(", "x", ")", "?", "targetm", ".", "binds_local_p", "(", "SYMBOL_REF_DECL", "(", "x", ...

[ "Return", "true", "if", "symbol", "X", "binds", "locally", "." ]

[ "riscv" ]

riscv

riscv_symbol_binds_local_p

riscv

CPU

GCC

13,362

43

1

[]

[ "<s>", "static", "void", "frv_output_const_unspec", "(", "FILE", "*", "stream", ",", "const", "struct", "frv_unspec", "*", "unspec", ")", "{", "fprintf", "(", "stream", ",", "\"#%s(\"", ",", "unspec_got_name", "(", "unspec", "->", "reloc", ")", ")", ";", "...

[ "Write", "the", "assembler", "syntax", "for", "UNSPEC", "to", "STREAM", ".", "Note", "that", "any", "offset", "is", "added", "inside", "the", "relocation", "operator", "." ]

[ "frv", "\"#%s(\"", "\")\"" ]

frv

frv_output_const_unspec

frv

VLIW

GCC

13,363

55

1

[]

[ "<s>", "virtual", "const", "SparcInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Sparc", "Sparc" ]

SparcTargetMachine

getInstrInfo

Sparc

CPU

LLVM

13,364

14

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "X86", "::", "VR128XRegClass", ")", ")", ";", "if"...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "X86", "X86", "X86::VR128XRegClass", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine133

addPreEmitPass

X86

CPU

LLVM

13,365

80

1

[]

[ "<s>", "void", "Z80InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "TRC", ",", "const", "Targ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Z80", "Z80", "\"Unexpected regclass size\"", "1", "Z80::LD8ro", "2", "Z80", "Z80::LD16ro", "Z80::LD88ro", "3", "\"Only 24-bit should have 3 byte stack slots\"", "Z80::LD24ro", "0", "Z80::splitReg", "Z80::LD8ro", "Z80::LD16ro", "Z80::LD24ro", "Z80", "0" ]

Z80InstrInfo2

loadRegFromStackSlot

Z80

MPU

LLVM

13,366

306

1

[]

[ "<s>", "bool", "SSEDomainFixPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "TII", "=", "static_cast", "<", "const", "X86InstrInfo", "*", ">", "(", "MF", "->", "getTarget", "(", ")", ".", "getI...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "0", "0", "0", "X86::VR128RegClass", "\"Bad regclass\"", "X86::VR128RegClass", "X86::VR128RegClass", "16", "16", "0" ]

SSEDomainFix

runOnMachineFunction

X86

CPU

LLVM

13,367

397

1

[]

[ "<s>", "static", "enum", "insn_path", "get_insn_path", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_amdfam10_decode", "path", "=", "get_attr_amdfam10_decode", "(", "insn", ")", ";", "if", "(", "(", "int", ")", "path", "==", "0", ")", "return", "pa...

[ "Return", "single", "or", "double", "path", "for", "instructions", "." ]

[ "i386", "0", "1" ]

i3864

get_insn_path

i386

CPU

GCC

13,368

47

1

[]

[ "<s>", "static", "inline", "TOCKey", "getTombstoneKey", "(", ")", "{", "return", "{", "nullptr", ",", "MCSymbolRefExpr", "::", "VariantKind", "::", "VK_Invalid", "}", ";", "}", "</s>" ]

[ "Difference", "in", "tombstone", "is", "that", "the", "Optional", "is", "meaningful", "." ]

[ "PowerPC" ]

PPCAsmPrinter (2)3

getTombstoneKey

PowerPC

CPU

LLVM

13,369

19

1

[]

[ "<s>", "void", "HexagonTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "Runtime", "=", "UP", ".", "Partial", "=", "true", ";", "}", "</s>" ]

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo1

getUnrollingPreferences

Hexagon

DSP

LLVM

13,370

27

1

[]

[ "<s>", "unsigned", "BPFMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "BPF", "BPF", "BPF::JAL", "0", "BPF::LD_imm64", "0", "0", "0" ]

BPFMCCodeEmitter5

getMachineOpValue

BPF

Virtual ISA

LLVM

13,371

188

1

[]

[ "<s>", "void", "DarwinARMAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixu...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "ARM", "ARM", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

ARMAsmBackend13

applyFixup

ARM

CPU

LLVM

13,372

107

1

[]

[ "<s>", "uint64_t", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ")", "const", "{", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "0", "]",...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "ARM", "0", "1ULL", "0", "8" ]

ARMMCTargetDesc1

evaluateBranch

ARM

CPU

LLVM

13,373

66

1

[]

[ "<s>", "void", "R600DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "unsigned", "int", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "AMDGPU", "R600", "1", "AMDGPUISD::BUILD_VERTICAL_VECTOR", "ISD::SCALAR_TO_VECTOR", "ISD::BUILD_VECTOR", "0", "2", "R600::R600_Reg64RegClassID", "4", "AMDGPUISD::BUILD_VERTICAL_VECTOR", "R600::R600_Reg128VerticalRegClassID", "R600::R600_Reg128RegClassID", "\"Do not know how to lower this B...

R600ISelDAGToDAG

Select

AMDGPU

GPU

LLVM

13,374

154

1

[]

[ "<s>", "bool", "mips_expand_block_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "length", ")", "{", "if", "(", "GET_CODE", "(", "length", ")", "==", "CONST_INT", ")", "{", "if", "(", "INTVAL", "(", "length", ")", "<=", "2", "*", "MAX_MOVE...

[ "Expand", "a", "movmemsi", "instruction", ",", "which", "copies", "LENGTH", "bytes", "from", "memory", "reference", "SRC", "to", "memory", "reference", "DEST", "." ]

[ "mips", "2" ]

mips3

mips_expand_block_move

mips

CPU

GCC

13,375

78

1

[]

[ "<s>", "MCSection", "*", "getNonexecutableStackSection", "(", "MCContext", "&", "Ctx", ")", "const", "override", "{", "return", "nullptr", ";", "}", "</s>" ]

[ "Targets", "can", "implement", "this", "method", "to", "specify", "a", "section", "to", "switch", "to", "if", "the", "translation", "unit", "does", "n't", "have", "any", "trampolines", "that", "require", "an", "executable", "stack", "." ]

[ "X86" ]

X86MCAsmInfo9

getNonexecutableStackSection

X86

CPU

LLVM

13,376

15

1

[]

[ "<s>", "void", "Mips16InstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "Amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "Amount", "==", "0", ")", "return"...

[ "Adjust", "SP", "by", "Amount", "bytes", "." ]

[ "Mips", "Mips", "0", "16" ]

Mips16InstrInfo (2)

adjustStackPtr

Mips

CPU

LLVM

13,377

62

1

[]

[ "<s>", "static", "const", "char", "*", "tilegx_output_simple_cbranch_with_opcode", "(", "rtx_insn", "*", "insn", ",", "const", "char", "*", "opcode", ",", "int", "regop", ",", "bool", "reverse_predicted", ")", "{", "static", "char", "buf", "[", "64", "]", ";...

[ "Output", "assembly", "code", "for", "a", "specific", "branch", "instruction", ",", "appending", "the", "branch", "prediction", "flag", "to", "the", "opcode", "if", "appropriate", "." ]

[ "tilegx", "64", "\"%s%s\\t%%r%d, %%l0\"", "\"t\"", "\"\"" ]

tilegx

tilegx_output_simple_cbranch_with_opcode

tilegx

VLIW

GCC

13,378

57

1

[]

[ "<s>", "int", "arm_count_ldrdstrd_insns", "(", "rtx", "*", "operands", ",", "bool", "load", ")", "{", "int", "count", ";", "rtx", "ops", "[", "2", "]", ";", "int", "regnum", ",", "memnum", ";", "if", "(", "load", ")", "regnum", "=", "0", ",", "memn...

[ "Same", "as", "above", ",", "but", "operands", "are", "a", "register/memory", "pair", "in", "SImode", ".", "Assumes", "operands", "has", "the", "base", "register", "in", "position", "0", "and", "memory", "in", "position", "2", "(", "which", "is", "the", ...

[ "arm", "2", "0", "1", "1", "0", "0", "2", "0" ]

arm

arm_count_ldrdstrd_insns

arm

CPU

GCC

13,379

95

1

[]

[ "<s>", "bool", "forceScalarizeMaskedGather", "(", "VectorType", "*", "VTy", ",", "Align", "Alignment", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "forces", "scalarizing", "of", "llvm.masked.gather", "intrinsics", "." ]

[ "ARM" ]

ARMTargetTransformInfo (2)1

forceScalarizeMaskedGather

ARM

CPU

LLVM

13,380

15

1

[]

[ "<s>", "bool", "TeakFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegist...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Teak", "Teak", "Teak", "Teak", "0", "Teak::PUSH_regnob16" ]

TeakFrameLowering

spillCalleeSavedRegisters

Teak

DSP

LLVM

13,381

182

1

[]

[ "<s>", "void", "RISCVInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "bool", "Res", "=", "false", ";", "const", "MCInst", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "RISCV", "RISCV" ]

RISCVInstPrinter16

printInst

RISCV

CPU

LLVM

13,382

104

1

[]

[ "<s>", "bool", "HexagonGenInsert", "::", "removeDeadCode", "(", "MachineDomTreeNode", "*", "N", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "DTN", ":", "children", "<", "MachineDomTreeNode", "*", ">", "(", "N", ")", ")", "Cha...

[ "Remove", "all", "dead", "instructions", "between", "the", "I", "and", "E", "." ]

[ "Hexagon", "Hexagon", "2", "0" ]

HexagonGenInsert15

removeDeadCode

Hexagon

DSP

LLVM

13,383

279

1

[]

[ "<s>", "unsigned", "AMDGPURegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "AMDGPU", "::", "NoRegister", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "R600" ]

AMDGPURegisterInfo16

getFrameRegister

R600

GPU

LLVM

13,384

18

1

[]

[ "<s>", "void", "ix86_expand_vector_move_misalign", "(", "enum", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "op0", ",", "op1", ",", "m", ";", "op0", "=", "operands", "[", "0", "]", ";", "op1", "=", "operands", "[", "1", ...

[ "Implement", "the", "movmisalign", "patterns", "for", "SSE", ".", "Non-SSE", "modes", "go", "straight", "to", "ix86_expand_vector_move", "." ]

[ "i386", "0", "1", "0", "8", "0", "8", "0", "8", "0", "8" ]

i3863

ix86_expand_vector_move_misalign

i386

CPU

GCC

13,385

510

1

[]

[ "<s>", "SDValue", "VETargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVecto...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "VE", "VE", "ISD::OutputArg", "16", "VE", "4", "1", "0", "\"Can only return in registers!\"", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "MVT::i64", "MVT::f32", "MVT::i64", "0", "VE::sub_f32", "MVT::i32", "MVT::i64", "0", "\"Unknown loc info!\"", "\"Unexpect...

VEISelLowering14

LowerReturn

VE

CPU

LLVM

13,386

466

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "&", "MI", ",", "unsigned", "*", "PredCost", ")", "const", "{", "if", "(", "MI", ".", "isCopyLike", "(", ")", "...

[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]

[ "ARM", "ARM", "1", "0", "ARM::t2IT", "ARM::CPSR", "1", "3", "1", "0", "0", "0" ]

ARMBaseInstrInfo110

getInstrLatency

ARM

CPU

LLVM

13,387

309

1

[]

[ "<s>", "static", "void", "nios2_register_custom_code", "(", "unsigned", "int", "N", ",", "enum", "nios2_ccs_code", "status", ",", "int", "index", ")", "{", "gcc_assert", "(", "N", "<=", "255", ")", ";", "if", "(", "status", "==", "CCS_FPU", ")", "{", "if...

[ "Register", "a", "custom", "code", "use", ",", "and", "signal", "error", "if", "a", "conflict", "was", "found", "." ]

[ "nios2", "255", "\"switch %<-mcustom-%s%> conflicts with \"", "\"switch %<-mcustom-%s%>\"", "\"call to %<__builtin_custom_%s%> conflicts with \"", "\"switch %<-mcustom-%s%>\"", "\"call to %<__builtin_custom_%s%> conflicts with \"", "\"switch %<-mcustom-%s%>\"" ]

nios2

nios2_register_custom_code

nios2

MPU

GCC

13,388

173

1

[]

[ "<s>", "int", "main", "(", "void", ")", "{", "op", "dest", "[", "]", "=", "{", "{", "\"(zero_extract:SI %s\\n\\t\\t\\t (const_int 18)\\n\\t\\t\\t (const_int 0))\"", ",", "\"SI\"", ",", "\"reg_or_mem_operand\"", ",", "\"+r,m\"", "}", ",", "{", "\"(zero_extract:SI %s\\n...

[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]

[ "pdp10", "\"(zero_extract:SI %s\\n\\t\\t\\t (const_int 18)\\n\\t\\t\\t (const_int 0))\"", "\"SI\"", "\"reg_or_mem_operand\"", "\"+r,m\"", "\"(zero_extract:SI %s\\n\\t\\t\\t (const_int 18)\\n\\t\\t\\t (const_int 18))\"", "\"SI\"", "\"reg_or_mem_operand\"", "\"+r,m\"", "\"(subreg:SI %s)\"", "\"HI\...

genhalfword

main

pdp10

MPU

GCC

13,389

200

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyCallIndirectFixup", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyFixIrreducibleControlFlo...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine32

addPreEmitPass

WebAssembly

Virtual ISA

LLVM

13,390

141

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "LM32" ]

LM32TargetMachine

getObjFileLowering

LM32

MPU

LLVM

13,391

16

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreRegBankSelect", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "if", "(", "!", "IsOptNone", ")", "addPass", "(", "createAArch64PostLegalizeCombiner", "(", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "the", "register", "bank", "selection", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine27

addPreRegBankSelect

AArch64

CPU

LLVM

13,392

32

1

[]

[ "<s>", "Align", "getStackAlignment", "(", ")", "const", "{", "return", "Align", "(", "4", ")", ";", "}", "</s>" ]

[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]

[ "AMDGPU", "4" ]

AMDGPUSubtarget107

getStackAlignment

AMDGPU

GPU

LLVM

13,393

13

1

[]

[ "<s>", "void", "SISubtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "Policy", ".", "ShouldTrackPressure", "=", "true", ";", "Policy", ".", "OnlyTopDown", "=", "false", ";", "...

[ "Override", "generic", "scheduling", "policy", "within", "a", "region", "." ]

[ "AMDGPU", "SI", "SI" ]

AMDGPUSubtarget10

overrideSchedPolicy

AMDGPU

GPU

LLVM

13,394

46

1

[]

[ "<s>", "Register", "TPCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "Register", "(", ")", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "TPC", "TPC" ]

TPCRegisterInfo

getFrameRegister

TPC

Virtual ISA

LLVM

13,395

18

1

[]

[ "<s>", "unsigned", "SITargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "AMDGPU", "SI", "\"m0\"", "AMDGPU::M0", "\"exec\"", "AMDGPU::EXEC", "\"exec_lo\"", "AMDGPU::EXEC_LO", "\"exec_hi\"", "AMDGPU::EXEC_HI", "\"flat_scratch\"", "AMDGPU::FLAT_SCR", "\"flat_scratch_lo\"", "AMDGPU::FLAT_SCR_LO", "\"flat_scratch_hi\"", "AMDGPU::FLAT_SCR_HI", "AMDGPU::NoRegis...

SIISelLowering11

getRegisterByName

AMDGPU

GPU

LLVM

13,396

260

1

[]

[ "<s>", "void", "xstormy16_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "address", ")", "{", "HOST_WIDE_INT", "offset", ";", "int", "pre_dec", ",", "post_inc", ";", "if", "(", "GET_CODE", "(", "address", ")", "==", "CONST_INT", ")", "{", "f...

[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]

[ "stormy16", "0xFFFF", "1", "1", "0", "0", "0", "\"--\"", "\"++\"", "0", "\",\"" ]

stormy163

xstormy16_print_operand_address

stormy16

CPU

GCC

13,397

236

1

[]

[ "<s>", "void", "AArch64Operand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "k_FPImm", ":", "OS", "<<", "\"<fpimm \"", "<<", "getFPImm", "(", ")", "<<", "\"(\"", "<<", "AArch64_AM", "::", "...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AArch64", "AArch64", "\"<fpimm \"", "\"(\"", "AArch64_AM::getFPImmFloat", "\") >\"", "AArch64DB::DBarrierMapper", "\"<barrier \"", "\">\"", "\"<barrier invalid #\"", "\">\"", "\"<shiftedimm \"", "\", lsl #\"", "AArch64_AM::getShiftValue", "\">\"", "\"<condcode \"", "\">\"", "\"<re...

AArch64AsmParser (2)1

print

AArch64

CPU

LLVM

13,398

379

1

[]

[ "<s>", "SDNode", "*", "NVPTXDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "NULL", ";", "SDNode", "*", "ResNode", "=", "NULL", ";", "switch", "(", "N", "->", "getOpc...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "NVPTX", "NVPTX", "ISD::LOAD", "ISD::STORE", "NVPTXISD::LoadV2", "NVPTXISD::LoadV4", "NVPTXISD::LDGV2", "NVPTXISD::LDGV4", "NVPTXISD::LDUV2", "NVPTXISD::LDUV4", "NVPTXISD::StoreV2", "NVPTXISD::StoreV4" ]

NVPTXISelDAGToDAG1

Select

NVPTX

GPU

LLVM

13,399

151

1

[]