docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "tree", "ix86_canonical_va_list_type", "(", "tree", "type", ")", "{", "tree", "wtype", ",", "htype", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "MEM_REF", ")", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "else", "if", "(...	[ "Returns", "the", "canonical", "va_list", "type", "specified", "by", "TYPE", ".", "If", "there", "is", "no", "valid", "TYPE", "provided", ",", "it", "return", "NULL_TREE", "." ]	[ "i386" ]	i3864	ix86_canonical_va_list_type	i386	CPU	GCC	13,200	310	1	[]
[ "<s>", "WebAssemblySubtarget", "&", "WebAssemblySubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "LLVM_DEBUG", "(", "llvm", "::", "dbgs", "(", ")", "<<", "\"initializeSubtargetDependencies\\n\"", ")", ";",...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"initializeSubtargetDependencies\\n\"", "\"generic\"" ]	WebAssemblySubtarget12	initializeSubtargetDependencies	WebAssembly	Virtual ISA	LLVM	13,201	50	1	[]
[ "<s>", "static", "void", "aarch64_emit_sve_inverted_cond", "(", "rtx", "target", ",", "rtx", "ptrue", ",", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "pred_mode", "=", "GET_MODE", "(", "ptrue", ")", ";", "rtx", "tmp...	[ "Emit", "the", "SVE", "equivalent", "of", ":", "(", "set", "TMP", "(", "CODE", "OP0", "OP1", ")", ")", "(", "set", "TARGET", "(", "not", "TMP", ")", ")", "PTRUE", "is", "an", "all-true", "predicate", "with", "the", "same", "mode", "as", "TARGET", "...	[ "aarch64" ]	aarch646	aarch64_emit_sve_inverted_cond	aarch64	CPU	GCC	13,202	64	1	[]
[ "<s>", "static", "int", "sparc_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "bool", "need_memory", "=", "false", ";", "if", "(", "from", "==", "NO_REGS", "\|\|", "to", "==",...	[ "Implement", "TARGET_REGISTER_MOVE_COST", "." ]	[ "sparc", "100", "8", "4", "4", "4", "6", "12", "6", "2" ]	sparc6	sparc_register_move_cost	sparc	CPU	GCC	13,203	168	1	[]
[ "<s>", "bool", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "Hexagon" ]	HexagonFrameLowering (2)	restoreCalleeSavedRegisters	Hexagon	DSP	LLVM	13,204	34	1	[]
[ "<s>", "bool", "OptimizePICCall", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "F", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "inMips16Mode", "(", ")", ")", "return", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "8", "1" ]	MipsOptimizePICCall12	runOnMachineFunction	Mips	CPU	LLVM	13,205	177	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Memri", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "MCS51" ]	MCS51AsmParser	isMem	MCS51	MPU	LLVM	13,206	13	1	[]
[ "<s>", "static", "bool", "arm_fdpic_local_funcdesc_p", "(", "rtx", "fnx", ")", "{", "tree", "fn", ";", "enum", "symbol_visibility", "vis", ";", "bool", "ret", ";", "if", "(", "!", "TARGET_FDPIC", ")", "return", "true", ";", "if", "(", "!", "SYMBOL_REF_LOCA...	[ "Test", "whether", "a", "local", "function", "descriptor", "is", "canonical", ",", "i.e.", ",", "whether", "we", "can", "use", "GOTOFFFUNCDESC", "to", "compute", "the", "address", "of", "the", "function", "." ]	[ "arm" ]	arm	arm_fdpic_local_funcdesc_p	arm	CPU	GCC	13,207	92	1	[]
[ "<s>", "static", "void", "aarch64_emit_sve_invert_fp_cond", "(", "rtx", "target", ",", "rtx_code", "code", ",", "rtx", "pred", ",", "bool", "known_ptrue_p", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "pred_mode", "=", "GET_MODE", "(", "p...	[ "Emit", "the", "SVE", "equivalent", "of", ":", "(", "set", "TMP", "(", "unspec", "[", "PRED", "KNOWN_PTRUE_P", "OP0", "OP1", "]", "UNSPEC_COND_", "<", "X", ">", ")", ")", "(", "set", "TARGET", "(", "not", "TMP", ")", ")", "where", "<", "X", ">", ...	[ "aarch64" ]	aarch64	aarch64_emit_sve_invert_fp_cond	aarch64	CPU	GCC	13,208	64	1	[]
[ "<s>", "void", "SystemZRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "SystemZ", "SystemZ", "0", "\"Outgoing arguments should be part of the frame\"", "1", "1", "0xffff", "1", "\"One offset must be OK\"", "SystemZ::ADDR64BitRegClass", "SystemZII::HasIndex", "2", "0", "2", "SystemZ::LA", "0", "SystemZ::AGR", "1" ]	SystemZRegisterInfo24	eliminateFrameIndex	SystemZ	CPU	LLVM	13,209	506	1	[]
[ "<s>", "static", "int", "cris_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "from", ",", "SPECIAL_REGS", ")", "&&", "reg_classes_inters...	[ "Worker", "function", "for", "TARGET_REGISTER_MOVE_COST", "." ]	[ "cris", "7", "3", "2" ]	cris	cris_register_move_cost	cris	MPU	GCC	13,210	57	1	[]
[ "<s>", "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling convent...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AArch64", "AArch64", "\"Unsupported calling convention.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64ISelLowering	CCAssignFnForCall	AArch64	CPU	LLVM	13,211	115	1	[]
[ "<s>", "void", "reset", "(", ")", "{", "ArgType", "=", "0", ";", "VectorSize", "=", "1", ";", "PtrKind", "=", "0", ";", "}", "</s>" ]	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "AMDGPU", "0", "1", "0" ]	AMDGPULibFunc (2)	reset	AMDGPU	GPU	LLVM	13,212	18	1	[]
[ "<s>", "void", "PPCFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::VSRp26", "PPC::VSRp27", "PPC::VSRp28", "PPC::VSRp29", "PPC::VSRp30", "PPC::VSRp31", "PPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "PPC", "8", "4", "4", "8", "PPC", "PPC::X31", "PPC::R31", "PPC::R30", "0", "0", "1", "PPC::CR2", "...	PPCFrameLowering34	determineCalleeSaves	PowerPC	CPU	LLVM	13,213	485	1	[]
[ "<s>", "bool", "MipsCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_em...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "Mips", "Mips", "Mips", "Mips", "8", "8", "0", "ISD::InputArg", "8", "16", "Mips", "Mips", "Mips", "Mips", "1" ]	MipsCallLowering10	lowerFormalArguments	Mips	CPU	LLVM	13,214	344	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "OR1K" ]	OR1KAsmParser	getEndLoc	OR1K	CPU	LLVM	13,215	10	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::"...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "ARM", "ARM", "ISD::ADD", "ISD::SUB", "ARMISD::VMOVRRD", "ISD::INTRINSIC_WO_CHAIN", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SELECT_CC" ]	ARMISelLowering109	PerformDAGCombine	ARM	CPU	LLVM	13,216	160	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "MaybeAlign", "Alignment", ")", "{", "if", "(", "!", "ST", "->", "hasAVX", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", ...	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "X86", "X86", "1", "32", "64", "8", "16" ]	X86TargetTransformInfo108	isLegalMaskedLoad	X86	CPU	LLVM	13,217	139	1	[]
[ "<s>", "void", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDA...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "WebAssembly", "WebAssembly", "\"== \"", "\"\\n\"", "1", "ISD::ATOMIC_FENCE", "WebAssembly", "2", "WebAssembly::COMPILER_FENCE", "MVT::Other", "0", "\"ATOMIC_FENCE is not yet supported in non-emscripten OSes\"", "\"__stack_pointer\"", "WebAssembly::GLOBAL_GET_I32", "MVT::i32", "0", "...	WebAssemblyISelDAGToDAG5	Select	WebAssembly	Virtual ISA	LLVM	13,218	436	1	[]
[ "<s>", "static", "bool", "avr_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "size", "==", "POINTER_SIZE", "/", "BITS_PER_UNIT", "&&", "aligned_p", "&&", "text_segment_operand", "(", "x", ","...	[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "AVR", "version", "needs", "special", "handling", "for", "references", "to", "certain", "labels", "." ]	[ "avr", "\"\\t.word\\tgs(\"", "\")\\n\"", "\"\\t.byte\\tlo8(\"", "\")\"", "\"need binutils PR13503\\n\"", "\"\\t.byte\\thi8(\"", "\")\"", "\"need binutils PR13503\\n\"", "\"\\t.byte\\thh8(\"", "\")\"", "\"need binutils PR13503\\n\"", "0", "1" ]	avr	avr_assemble_integer	avr	MPU	GCC	13,219	232	1	[]
[ "<s>", "bool", "PPCCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "Register", "SwiftErrorVReg", ")", "const", "{", "assert", "(", "(", "(...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "PowerPC", "PPC", "\"Return value without a vreg\"", "0", "PPC::BLR8" ]	PPCCallLowering2	lowerReturn	PowerPC	CPU	LLVM	13,220	80	1	[]
[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+enab...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+enable-ds128,\"", "\"+flat-for-global,+unaligned-access-mode,+trap-handler,\"", "\"+enable-prt-strict-null,\"", "\"+wavefrontsize\"", "\"wavefrontsize16\"", "\"-wavefrontsize16,\"", "\"wavefrontsize32\"", "\"-wavefrontsize32,\"", "\"wavefronts...	AMDGPUSubtarget1	initializeSubtargetDependencies	AMDGPU	GPU	LLVM	13,221	359	1	[]
[ "<s>", "static", "void", "gcn_goacc_reduction_setup", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "var", "=", "gimple_ca...	[ "Expand", "IFN_GOACC_REDUCTION_SETUP", "." ]	[ "gcn", "2", "3", "1", "5" ]	gcn-tree	gcn_goacc_reduction_setup	gcn	GPU	GCC	13,222	170	1	[]
[ "<s>", "static", "unsigned", "int", "mips_machine_reorg2", "(", "void", ")", "{", "mips_reorg_process_insns", "(", ")", ";", "if", "(", "!", "TARGET_MIPS16", "&&", "TARGET_EXPLICIT_RELOCS", "&&", "TUNE_MIPS4130", "&&", "TARGET_VR4130_ALIGN", ")", "vr4130_align_insns",...	[ "We", "use", "a", "machine", "specific", "pass", "to", "do", "a", "second", "machine", "dependent", "reorg", "pass", "after", "delay", "branch", "scheduling", "." ]	[ "mips", "0" ]	mips4	mips_machine_reorg2	mips	CPU	GCC	13,223	45	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", "AM...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "Mips", "Mips", "0", "1", "0", "1" ]	MipsISelLowering66	isLegalAddressingMode	Mips	CPU	LLVM	13,224	108	1	[]
[ "<s>", "unsigned", "SPURegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "SPU", "::", "R1", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "CellSPU", "SPU", "SPU::R1" ]	SPURegisterInfo1	getFrameRegister	CellSPU	MPU	LLVM	13,225	18	1	[]
[ "<s>", "void", "MipsSEInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "0", "Mips::CPURegsRegClass", "Mips::SW_P8", "Mips::SW", "Mips::CPU64RegsRegClass", "Mips::SD_P8", "Mips::SD", "Mips::FGR32RegClass", "Mips::SWC1_P8", "Mips::SWC1", "Mips::AFGR64RegClass", "Mips::SDC1", "Mips::FGR64RegClass", "Mips::SDC164_P8", "Mips::SDC164", "\"Re...	MipsSEInstrInfo1	storeRegToStackSlot	Mips	CPU	LLVM	13,226	236	1	[]
[ "<s>", "const", "MCPhysReg", "", "RISCVRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "if", "(",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "RI5CY", "RISCV", "RISCV", "\"interrupt\"", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]	RISCVRegisterInfo	getCalleeSavedRegs	RI5CY	CPU	LLVM	13,227	143	1	[]
[ "<s>", "static", "void", "print_address_offset", "(", "FILE", "*", "file", ",", "rtx", "off", ",", "machine_mode", "mem_mode", ")", "{", "rtx", "pat", ";", "if", "(", "c6x_current_insn", "!=", "NULL_RTX", ")", "{", "pat", "=", "PATTERN", "(", "c6x_current_...	[ "Subroutine", "of", "print_address_operand", ",", "print", "a", "single", "address", "offset", "OFF", "for", "a", "memory", "access", "of", "mode", "MEM_MODE", ",", "choosing", "between", "normal", "form", "and", "scaled", "form", "depending", "on", "the", "ty...	[ "c6x", "0", "0", "1", "1", "0", "\"[\"", "\"]\"", "\"(\"", "\")\"" ]	c6x2	print_address_offset	c6x	VLIW	GCC	13,228	169	1	[]
[ "<s>", "bool", "XCorePassConfig", "::", "addPreISel", "(", ")", "{", "addPass", "(", "createXCoreLowerThreadLocalPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "{", "{", "@", "For", "GlobalISel" ]	[ "XCore", "XCore", "XCore" ]	XCoreTargetMachine	addPreISel	XCore	MPU	LLVM	13,229	18	1	[]
[ "<s>", "static", "rtx", "ix86_internal_arg_pointer", "(", "void", ")", "{", "return", "virtual_incoming_args_rtx", ";", "}", "</s>" ]	[ "Handle", "the", "TARGET_INTERNAL_ARG_POINTER", "hook", "." ]	[ "i386" ]	i386	ix86_internal_arg_pointer	i386	CPU	GCC	13,230	11	1	[]
[ "<s>", "void", "ix86_expand_convert_uns_sidf_sse", "(", "rtx", "target", ",", "rtx", "input", ")", "{", "REAL_VALUE_TYPE", "TWO31r", ";", "rtx", "x", ",", "fp", ";", "x", "=", "expand_simple_binop", "(", "SImode", ",", "PLUS", ",", "input", ",", "GEN_INT", ...	[ "Convert", "an", "unsigned", "SImode", "value", "into", "a", "DFmode", ".", "Only", "currently", "used", "for", "SSE", ",", "but", "applicable", "anywhere", "." ]	[ "i386", "2147483647", "1", "1", "31", "0" ]	i386-expand	ix86_expand_convert_uns_sidf_sse	i386	CPU	GCC	13,231	131	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "IsDesirableToPromoteOp", "(", "SDValue", "Op", ",", "EVT", "&", "PVT", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i16", ")", "return", ...	[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "." ]	[ "X86", "X86", "MVT::i16", "ISD::LOAD", "ISD::NON_EXTLOAD", "ISD::CopyToReg", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SHL", "ISD::SRL", "0", "ISD::ADD", "ISD::MUL", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::SUB", "0", "1", "MVT::i32" ]	X86ISelLowering (2)	IsDesirableToPromoteOp	X86	CPU	LLVM	13,232	349	1	[]
[ "<s>", "unsigned", "HexagonMCCodeEmitter", "::", "getMachineOpValue", "(", "MCInst", "const", "&", "MI", ",", "MCOperand", "const", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const"...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Hexagon", "Hexagon", "0U", "0", "0U", "\"Operand not found\"", "Hexagon", "Hexagon", "0", "0", "Hexagon", "1", "1", "\"Couldn't find producer\"", "Hexagon", "0", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"Unpredicated consumer depen...	HexagonMCCodeEmitter19	getMachineOpValue	Hexagon	DSP	LLVM	13,233	488	1	[]
[ "<s>", "const", "char", "*", "getClearCacheBuiltinName", "(", ")", "const", "override", "{", "return", "nullptr", ";", "}", "</s>" ]	[ "Intel", "processors", "have", "a", "unified", "instruction", "and", "data", "cache", "." ]	[ "X86" ]	X86ISelLowering (2)1	getClearCacheBuiltinName	X86	CPU	LLVM	13,234	13	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isEligibleForITBlock", "(", "MI", ")", ")", ...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON" ]	ARMBaseInstrInfo (2)3	isPredicable	ARM	CPU	LLVM	13,235	111	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "Mips", "Mips", "0", "1", "2", "ISD::BITCAST" ]	MipsISelLowering126	LowerCallResult	Mips	CPU	LLVM	13,236	244	1	[]
[ "<s>", "bool", "rs6000_move_128bit_ok_p", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "return", "(", "gpc_reg_operand", "(", "operands", "[", "0", "]", ",", "mode", ")", ...	[ "Validate", "a", "128-bit", "move", "." ]	[ "rs6000", "0", "0", "1" ]	rs6000	rs6000_move_128bit_ok_p	rs6000	CPU	GCC	13,237	44	1	[]
[ "<s>", "RCPair", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "switch", "(", "Constraint", ".", "size", "(", ")", ")", "{", "case...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "0U", "ARM::hGPRRegClass", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "MVT::Other", "MVT::f32", "0U", "ARM::SPRRegClass", "64", "0U", "ARM::DPRRegClass", "128", "0U", "ARM::QPRRegClas...	ARMISelLowering (2)5	getRegForInlineAsmConstraint	ARM	CPU	LLVM	13,238	470	1	[]
[ "<s>", "char", "*", "output_e500_flip_gt_bit", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "static", "char", "string", "[", "64", "]", ";", "int", "a", ",", "b", ";", "gcc_assert", "(", "GET_CODE", "(", "dst", ")", "==", "REG", "&&", "CR_REGNO_P"...	[ "Return", "the", "string", "to", "flip", "the", "GT", "bit", "on", "a", "CR", "." ]	[ "rs6000", "64", "4", "1", "4", "1", "\"crnot %d,%d\"" ]	rs60003	output_e500_flip_gt_bit	rs6000	CPU	GCC	13,239	101	1	[]
[ "<s>", "int64_t", "ARMBaseRegisterInfo", "::", "getFrameIndexInstrOffset", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Idx", ")", "const", "{", "const", "TargetInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "AddrMode"...	[ "Get", "the", "offset", "from", "the", "referenced", "frame", "index", "in", "the", "instruction", ",", "if", "there", "is", "one", "." ]	[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "1", "0", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i12", "ARMII::AddrMode_i12", "1", "1", "ARMII::AddrMode5", "1", "ARM_AM::getAM5Offset", "ARM_AM::getAM5Op", "ARM_AM::sub", "4", "ARMII::AddrMode2", "2", "ARM_AM::getAM2Offset", "ARM...	ARMBaseRegisterInfo36	getFrameIndexInstrOffset	ARM	CPU	LLVM	13,240	326	1	[]
[ "<s>", "void", "m68hc11_initialize_trampoline", "(", "rtx", "tramp", ",", "rtx", "fnaddr", ",", "rtx", "cxt", ")", "{", "const", "char", "", "static_chain_reg", "=", "reg_names", "[", "STATIC_CHAIN_REGNUM", "]", ";", "if", "(", "", "static_chain_reg", "==", ...	[ "Emit", "the", "code", "to", "build", "the", "trampoline", "used", "to", "call", "a", "nested", "function", ".", "68HC11", "68HC12", "ldy", "#", "&", "CXT", "movw", "#", "&", "CXT", ",", "", "_.d1", "sty", "", "_.d1", "jmp", "FNADDR", "jmp", "FNADD...	[ "m68hc11", "0x18ce", "2", "4", "0x18df", "6", "7", "0x7e", "8", "0x1803", "2", "4", "6", "0x06", "7" ]	m68hc111	m68hc11_initialize_trampoline	m68hc11	MPU	GCC	13,241	255	1	[]
[ "<s>", "void", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "ARM", "0", "0", "1", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]	Thumb1FrameLowering57	eliminateCallFramePseudoInstr	ARM	CPU	LLVM	13,242	219	1	[]
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "!", "WebAssembly", "::", "isWasmVarAddressSpace", "(", "GV", "->", "getAddressSpace", "(", ")", ")", ")", "{", "AsmPrinter", ":...	[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly::isWasmVarAddressSpace", "WebAssembly", "1", "1", "0", "1", "\"Aggregate globals not yet implemented\"", "0", "wasm::ValType", "WebAssembly::toValType", "wasm::WASM_SYMBOL_TYPE_GLOBAL", "wasm::WasmGlobalType" ]	WebAssemblyAsmPrinter (2)1	emitGlobalVariable	WebAssembly	Virtual ISA	LLVM	13,243	287	1	[]
[ "<s>", "bool", "SparcPassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", "->", "add", "(", "createSparcFPMoverPass", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "PM", "->", "add", "(", "createSparcDelaySlotFillerPass", "(", "getSparcTargetMachine"...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine58	addPreEmitPass	Sparc	CPU	LLVM	13,244	35	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Always Inline Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"AMDGPU Always Inline Pass\"" ]	AMDGPUAlwaysInlinePass10	getPassName	AMDGPU	GPU	LLVM	13,245	11	1	[]
[ "<s>", "void", "AMDGPUInstPrinter", "::", "printOffset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "uint16_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";...	[ "This", "is", "just", "convenient", "handler", "for", "printing", "offsets", "." ]	[ "AMDGPU", "AMDGPU", "0", "\" offset:\"" ]	AMDGPUInstPrinter45	printOffset	AMDGPU	GPU	LLVM	13,246	54	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "mips_shift_truncation_mask", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_LOONGSON_MMI", "&&", "VECTOR_MODE_P", "(", "mode", ")", ")", "return", "0", ";", "return", "GET_MODE_BITSIZE", "(", "mode", ")", ...	[ "Implement", "TARGET_SHIFT_TRUNCATION_MASK", ".", "We", "want", "to", "keep", "the", "default", "behavior", "of", "TARGET_SHIFT_TRUNCATION_MASK", "for", "non-vector", "modes", "even", "when", "TARGET_LOONGSON_VECTORS", "is", "true", "." ]	[ "mips", "0", "1" ]	mips	mips_shift_truncation_mask	mips	CPU	GCC	13,247	30	1	[]
[ "<s>", "static", "void", "process_cfa_adjust_cfa", "(", "FILE", "*", "out_file", ",", "rtx", "pat", ",", "rtx", "insn", ",", "bool", "unwind", ",", "bool", "frame", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "pat", ")", ";", "rtx", "src", "=", "S...	[ "This", "function", "processes", "a", "SET", "pattern", "for", "REG_CFA_ADJUST_CFA", "." ]	[ "ia64", "0", "1", "0", "\"\\t.fframe \"", "\"\\n\"", "\"\\t.vframe r%d\\n\"" ]	ia641	process_cfa_adjust_cfa	ia64	CPU	GCC	13,248	205	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "R600" ]	AMDGPUTargetMachine41	addPostRegAlloc	R600	GPU	LLVM	13,249	11	1	[]
[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return",...	[ "Debug", "information", "queries", "." ]	[ "Mips", "Mips", "Mips::FP", "Mips::SP" ]	MipsRegisterInfo14	getFrameRegister	Mips	CPU	LLVM	13,250	44	1	[]
[ "<s>", "bool", "rs6000_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "cfun", "&&", "!", "cfun", "->", "machine", "->", "mma_return_type_error", "&&", "TREE_TYPE", "(", "cfun", "->", "decl", ...	[ "Return", "a", "nonzero", "value", "to", "say", "to", "return", "the", "function", "value", "in", "memory", ",", "just", "as", "large", "structures", "are", "always", "returned", ".", "TYPE", "will", "be", "the", "data", "type", "of", "the", "value", ","...	[ "rs6000", "\"invalid use of MMA type %qs as a function return value\"", "0", "0", "16", "8", "16", "8", "\"GCC vector returned by reference: \"", "\"non-standard ABI extension with no compatibility \"", "\"guarantee\"" ]	rs6000-call	rs6000_return_in_memory	rs6000	CPU	GCC	13,251	319	1	[]
[ "<s>", "bool", "RISCVMCExpr", "::", "evaluateAsConstant", "(", "int64_t", "&", "Res", ")", "const", "{", "MCValue", "Value", ";", "if", "(", "Kind", "==", "VK_RISCV_PCREL_HI", "\|\|", "Kind", "==", "VK_RISCV_PCREL_LO", "\|\|", "Kind", "==", "VK_RISCV_GOT_HI", "\|\|"...	[ "Evaluates", "the", "fixup", "as", "a", "constant", "value", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV" ]	RISCVMCExpr12	evaluateAsConstant	RISCV	CPU	LLVM	13,252	125	1	[]
[ "<s>", "bool", "ARMAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "reasonForFixu...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "ARM", "ARM" ]	ARMAsmBackend (2)1	fixupNeedsRelaxation	ARM	CPU	LLVM	13,253	34	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "MSP430", "MSP430", "ISD::InputArg", "16", "0", "1", "2", "0" ]	MSP430ISelLowering2	LowerCallResult	MSP430	MPU	LLVM	13,254	170	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "SHUXIAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createSHUXIELFObjectWriter", "(", "OS", ",", "false", ",", "true", ",", "OSABI", ")", ...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "SHUXI", "SHUXI", "SHUXI" ]	SHUXIAsmBackend	createObjectWriter	SHUXI	CPU	LLVM	13,255	29	1	[]
[ "<s>", "static", "rtx", "arm_expand_builtin_1", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ",", "arm_builtin_datum", "*", "d", ")", "{", "enum", "insn_code", "icode", "=", "d", "->", "code", ";", "builtin_arg", "args", "[", "SIMD_MAX_BU...	[ "Expand", "a", "builtin", ".", "These", "builtins", "are", "``", "special", "''", "because", "they", "do", "n't", "have", "symbolic", "constants", "defined", "per-instruction", "or", "per", "instruction-variant", ".", "Instead", ",", "the", "required", "info", ...	[ "arm", "1", "0", "1", "0", "1", "1", "1" ]	arm-builtins4	arm_expand_builtin_1	arm	CPU	GCC	13,256	339	1	[]
[ "<s>", "enum", "attr_old_cc", "compute_plussi_cc", "(", "rtx", "*", "operands", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "gcc_assert", "(", "mode", "==", "SImode", ")", ";", "if", "(", "GET_CODE", "(", ...	[ "Compute", "which", "flag", "bits", "are", "valid", "after", "an", "addition", "insn", "." ]	[ "h8300", "0", "2", "1", "2", "1", "7", "7", "1", "0xffffffff", "0x00000001", "0x00000002", "0x00000004", "0xffffffff", "0xfffffffe", "0xfffffffc", "0x00010000", "0x00020000", "0xffff0000", "0xfffe0000", "0xffff", "0" ]	h8300	compute_plussi_cc	h8300	MPU	GCC	13,257	169	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_autovectorize_vector_sizes", "(", "void", ")", "{", "return", "(", "16", "\|", "8", ")", ";", "}", "</s>" ]	[ "Return", "a", "list", "of", "possible", "vector", "sizes", "for", "the", "vectorizer", "to", "iterate", "over", "." ]	[ "aarch64", "16", "8" ]	aarch642	aarch64_autovectorize_vector_sizes	aarch64	CPU	GCC	13,258	16	1	[]
[ "<s>", "static", "bool", "fixed_reg_p", "(", "int", "reg", ")", "{", "if", "(", "reg", "==", "RS6000_PIC_OFFSET_TABLE_REGNUM", "&&", "(", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", ")", "\|\|", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "flag_pic...	[ "Return", "whether", "REG", "is", "a", "global", "user", "reg", "or", "has", "been", "specifed", "by", "-ffixed-REG", ".", "We", "should", "not", "restore", "these", ",", "and", "so", "can", "not", "use", "lmw", "or", "out-of-line", "restore", "functions",...	[ "rs6000" ]	rs6000-logue	fixed_reg_p	rs6000	CPU	GCC	13,259	48	1	[]
[ "<s>", "bool", "AVRFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "AVR", "AVR", "0", "AVR", "AVR", "AVR", "AVR", "AVR", "0", "1", "8", "\"Invalid register size\"", "AVR::PUSHRr", "AVR" ]	AVRFrameLowering	spillCalleeSavedRegisters	AVR	MPU	LLVM	13,260	232	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon NewValueJump\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon NewValueJump\"" ]	HexagonNewValueJump (2)	getPassName	Hexagon	DSP	LLVM	13,261	13	1	[]
[ "<s>", "bool", "X86IndirectBranchTrackingPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "SubTarget", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "const", "Module", "*",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "\"cf-protection-branch\"", "X86", "X86", "X86::ENDBR64", "X86::ENDBR32", "0", "0", "0" ]	X86IndirectBranchTracking15	runOnMachineFunction	X86	CPU	LLVM	13,262	453	1	[]
[ "<s>", "Sparc", "::", "Fixups", "SparcMCExpr", "::", "getFixupKind", "(", "SparcMCExpr", "::", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "assert", "(", "0", "&&", "\"Unhandled SparcMCExpr::VariantKind\"", ")", ";", "case...	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "Sparc", "Sparc::Fixups", "Sparc", "Sparc", "0", "\"Unhandled SparcMCExpr::VariantKind\"", "Sparc", "Sparc::fixup_sparc_lo10", "Sparc", "Sparc::fixup_sparc_hi22", "Sparc", "Sparc::fixup_sparc_h44", "Sparc", "Sparc::fixup_sparc_m44", "Sparc", "Sparc::fixup_sparc_l44", "Sparc", "Spar...	SparcMCExpr1	getFixupKind	Sparc	CPU	LLVM	13,263	269	1	[]
[ "<s>", "static", "void", "s390_chunkify_finish", "(", "struct", "constant_pool", "", "pool_list", ")", "{", "struct", "constant_pool", "", "curr_pool", "=", "NULL", ";", "rtx_insn", "*", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "...	[ "POOL_LIST", "is", "a", "chunk", "list", "as", "prepared", "by", "s390_chunkify_start", ".", "After", "we", "have", "decided", "to", "use", "this", "list", ",", "finish", "implementing", "all", "changes", "to", "the", "current", "function", "as", "required", ...	[ "s390", "1", "0" ]	s390	s390_chunkify_finish	s390	MPU	GCC	13,264	188	1	[]
[ "<s>", "HOST_WIDE_INT", "rs6000_builtin_mask_calculate", "(", "void", ")", "{", "return", "(", "(", "(", "TARGET_ALTIVEC", ")", "?", "RS6000_BTM_ALTIVEC", ":", "0", ")", "\|", "(", "(", "TARGET_VSX", ")", "?", "RS6000_BTM_VSX", ":", "0", ")", "\|", "(", "(",...	[ "Return", "the", "builtin", "mask", "of", "the", "various", "options", "used", "that", "could", "affect", "which", "builtins", "were", "used", ".", "In", "the", "past", "we", "used", "target_flags", ",", "but", "we", "'ve", "run", "out", "of", "bits", ",...	[ "rs6000", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	rs60006	rs6000_builtin_mask_calculate	rs6000	CPU	GCC	13,265	222	1	[]
[ "<s>", "void", "AArch64FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machi...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::TCRETURNdi", "AArch64::TCRETURNri", "AArch64", "AArch64", "0", "1", "0", "16", "0", "\"Negative stack allocation size!?\"", "AArch64::SP", "AArch64::SP", "AArch64::SP", "AArch64::FP", "1", "16" ]	AArch64FrameLowering66	emitEpilogue	AArch64	CPU	LLVM	13,266	404	1	[]
[ "<s>", "static", "void", "alpha_align_insns", "(", "void", ")", "{", "if", "(", "alpha_tune", "==", "PROCESSOR_EV4", ")", "alpha_align_insns_1", "(", "8", ",", "alphaev4_next_group", ",", "alphaev4_next_nop", ")", ";", "else", "if", "(", "alpha_tune", "==", "P...	[ "The", "instruction", "group", "alignment", "main", "loop", "." ]	[ "alpha", "8", "16" ]	alpha	alpha_align_insns	alpha	MPU	GCC	13,267	44	1	[]
[ "<s>", "BitVector", "LC3bRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedLC3bRegs", "[", "]", "=", "{", "LC3b", "::", "R6", ",", "LC3b", "::", "R7", ",", "LC3b", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "LC3b", "LC3b", "LC3b", "LC3b::R6", "LC3b::R7", "LC3b::PC", "LC3b::PSR", "LC3b::IR", "0", "LC3b", "LC3b" ]	LC3bRegisterInfo	getReservedRegs	LC3b	CPU	LLVM	13,268	88	1	[]
[ "<s>", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...	[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]	[ "ARM", "ARMCC::CondCodes", "4", "ARM::tLDRpci" ]	Thumb1RegisterInfo14	emitLoadConstPool	ARM	CPU	LLVM	13,269	171	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableEarlyIfConversion", ")", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "TargetPassConfig", "::", "addILPOpts", "(", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine (2)1	addILPOpts	AMDGPU	GPU	LLVM	13,270	27	1	[]
[ "<s>", "static", "void", "pa_output_function_prologue", "(", "FILE", "*", "file", ")", "{", "pa_output_function_label", "(", "file", ")", ";", "remove_useless_addtr_insns", "(", "0", ")", ";", "}", "</s>" ]	[ "On", "HP-PA", ",", "move-double", "insns", "between", "fpu", "and", "cpu", "need", "an", "8-byte", "block", "of", "memory", ".", "If", "any", "fpu", "reg", "is", "used", "in", "the", "function", ",", "we", "allocate", "such", "a", "block", "here", ","...	[ "pa", "0" ]	pa	pa_output_function_prologue	pa	CPU	GCC	13,271	20	1	[]
[ "<s>", "SDValue", "PTXTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PTX", "PTX", "ISD::OutputArg", "\"PTX does not support varargs\"", "\"Unsupported calling convention.\"", "PTX", "0", "\"Kernel must return void.\"", "PTXISD::EXIT", "MVT::Other", "PTX", "1", "\"Can at most return one value.\"", "0", "PTXISD::RET", "MVT::Other", "0", "MVT::i32", ...	PTXISelLowering2	LowerReturn	PTX	GPU	LLVM	13,272	286	1	[]
[ "<s>", "static", "machine_mode", "arm_preferred_simd_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_NEON", ")", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "TARGET_NEON_VECTORIZE_DOUBLE", "?", "V2SFmode", ":", "V4SFmode", ...	[ "Use", "the", "option", "-mvectorize-with-neon-double", "to", "override", "the", "use", "of", "quardword", "registers", "when", "autovectorizing", "for", "Neon", ",", "at", "least", "until", "multiple", "vector", "widths", "are", "supported", "properly", "by", "th...	[ "arm" ]	arm4	arm_preferred_simd_mode	arm	CPU	GCC	13,273	109	1	[]
[ "<s>", "static", "rtx", "rs6000_savres_routine_sym", "(", "rs6000_stack_t", "*", "info", ",", "int", "sel", ")", "{", "int", "regno", "=", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_GPR", "?", "info", "->", "first_gp_reg_save", ":", "(", "sel",...	[ "Return", "an", "RTL", "SYMBOL_REF", "for", "an", "out-of-line", "register", "save/restore", "routine", ".", "We", "are", "saving/restoring", "GPRs", "if", "GPR", "is", "true", "." ]	[ "powerpcspe", "32", "1", "0", "12" ]	powerpcspe	rs6000_savres_routine_sym	powerpcspe	CPU	GCC	13,274	177	1	[]
[ "<s>", "bool", "ARCExpandPseudos", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "ARCSubtarget", "*", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "ARCSubtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getIn...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARC", "ARC", "ARC", "ARC", "ARC::ST_FAR", "ARC::STH_FAR", "ARC::STB_FAR", "ARC::CTLZ", "ARC::CTTZ" ]	ARCExpandPseudos1	runOnMachineFunction	ARC	MPU	LLVM	13,275	173	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "ShouldShrinkFPConstant", "(", "EVT", "VT", ")", "const", "{", "return", "!", "Subtarget", ".", "hasSSE2", "(", ")", "\|\|", "VT", "==", "MVT", "::", "f80", ";", "}", "</s>" ]	[ "If", "true", ",", "then", "instruction", "selection", "should", "seek", "to", "shrink", "the", "FP", "constant", "of", "the", "specified", "type", "to", "a", "smaller", "type", "in", "order", "to", "save", "space", "and", "/", "or", "reduce", "runtime", ...	[ "X86", "X86", "MVT::f80" ]	X86ISelLowering100	ShouldShrinkFPConstant	X86	CPU	LLVM	13,276	25	1	[]
[ "<s>", "void", "MipsSEInstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "Amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MipsSubtarget", "&", "STI", "=", "Sub...	[ "Adjust", "SP", "by", "Amount", "bytes", "." ]	[ "Mips", "Mips", "Mips", "Mips::DADDu", "Mips::ADDu", "Mips::DADDiu", "Mips::ADDiu", "0", "16" ]	MipsSEInstrInfo14	adjustStackPtr	Mips	CPU	LLVM	13,277	178	1	[]
[ "<s>", "unsigned", "NyuziInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "Nyuzi", "::", "SW", "\|\|", "MI", ".", "getOpcod...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Nyuzi", "Nyuzi", "Nyuzi::SW", "Nyuzi::BLOCK_STOREI", "1", "2", "2", "0", "1", "0", "0" ]	NyuziInstrInfo	isStoreToStackSlot	Nyuzi	GPU	LLVM	13,278	108	1	[]
[ "<s>", "int", "mmix_reversible_cc_mode", "(", "enum", "machine_mode", "mode", ")", "{", "return", "mode", "!=", "CC_FPmode", ";", "}", "</s>" ]	[ "REVERSIBLE_CC_MODE", "." ]	[ "mmix" ]	mmix3	mmix_reversible_cc_mode	mmix	CPU	GCC	13,279	14	1	[]
[ "<s>", "virtual", "const", "GBZ80RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "GBZ80", "GB" ]	GBZ80InstrInfo (2)	getRegisterInfo	GBZ80	MPU	LLVM	13,280	13	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCInstFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "0", "&&", "\"RelaxInstruction() un...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "Cpu0", "0", "\"RelaxInstruction() unimplemented\"" ]	Cpu0AsmBackend2	fixupNeedsRelaxation	Cpu0	CPU	LLVM	13,281	34	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "Mips::CPURegsRegisterClass", "Mips::LW", "0", "Mips::FGR32RegisterClass", "Mips::LWC1", "0", "Mips::AFGR64RegisterClass", "Mips", "Mips", "Mips::LDC1", "0", "Mips::LWC1", "0", "0", "Mips::LWC1", "1", "4", "\"Register class not handled!\"" ]	MipsInstrInfo38	loadRegFromStackSlot	Mips	CPU	LLVM	13,282	287	1	[]
[ "<s>", "static", "bool", "sh_cannot_copy_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", ";", "if", "(", "!", "reload_completed", "\|\|", "!", "flag_pic", ")", "return", "false", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "insn", ")", ")", ...	[ "Indicate", "that", "INSN", "can", "not", "be", "duplicated", ".", "This", "is", "true", "for", "insn", "that", "generates", "a", "unique", "label", "." ]	[ "sh", "0" ]	sh4	sh_cannot_copy_insn_p	sh	CPU	GCC	13,283	86	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", ...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "ARM", "ARM", "0", "ARMISD::ADDC", "ARMISD::ADDE", "ARMISD::SUBC", "ARMISD::SUBE", "0", "1", "ARMISD::CMOV", "0", "1", "0", "0", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "ARMISD::BFI", "0"...	ARMISelLowering53	computeKnownBitsForTargetNode	ARM	CPU	LLVM	13,284	357	1	[]
[ "<s>", "static", "rtx", "sparc_function_arg_1", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ",", "bool", "incoming", ")", "{", "const", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", ...	[ "Determine", "where", "to", "put", "an", "argument", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "CU...	[ "sparc", "1", "0", "8", "16", "2", "16", "16", "2", "2", "2", "2", "16", "0" ]	sparc7	sparc_function_arg_1	sparc	CPU	GCC	13,285	467	1	[]
[ "<s>", "const", "CSKYSubtarget", "*", "CSKYTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "TuneAttr", "=", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "CSKY", "CSKY", "CSKY", "\"target-cpu\"", "\"tune-cpu\"", "\"target-features\"", "CSKY", "\"Hard-float can't be used with current CPU,\"", "\" set to Soft-float\\n\"" ]	CSKYTargetMachine (2)	getSubtargetImpl	CSKY	CPU	LLVM	13,286	196	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "LC2200" ]	LC2200AsmParser	isMem	LC2200	CPU	LLVM	13,287	11	1	[]
[ "<s>", "CSKYSubtarget", "&", "CSKYSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPUName", ",", "StringRef", "TuneCPUName", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUName", ".", "empty", "(", "...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "CSKY", "CSKY", "CSKY", "\"generic\"" ]	CSKYSubtarget	initializeSubtargetDependencies	CSKY	CPU	LLVM	13,288	103	1	[]
[ "<s>", "SDValue", "TeeRISCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "0", "&&", "\"LowerOperation() is Not implemented\"", ")", ";", "return", "SDValue", "(", ")", ";", "}", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "TeeRISC", "TeeRISC", "0", "\"LowerOperation() is Not implemented\"" ]	TeeRISCISelLowering	LowerOperation	TeeRISC	CPU	LLVM	13,289	27	1	[]
[ "<s>", "unsigned", "int", "aarch64_widest_sve_pred_elt_size", "(", "rtx_vector_builder", "&", "builder", ")", "{", "unsigned", "int", "mask", "=", "GET_MODE_SIZE", "(", "DImode", ")", ";", "mask", "\|=", "builder", ".", "npatterns", "(", ")", ";", "unsigned", "...	[ "BUILDER", "contains", "a", "predicate", "constant", "of", "mode", "VNx16BI", ".", "Return", "the", "widest", "predicate", "element", "size", "it", "can", "have", "(", "that", "is", ",", "the", "largest", "size", "for", "which", "each", "element", "would", ...	[ "aarch64", "1", "0", "1", "1" ]	aarch64	aarch64_widest_sve_pred_elt_size	aarch64	CPU	GCC	13,290	87	1	[]
[ "<s>", "bool", "CSKYAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "Count", "%", "2", ")", "return", "false", ";", "while", "(", "Count", ">=", "4", ")", "{", "OS", ".", "writ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "CSKY", "CSKY", "2", "4", "\"\\xc4\\x00\\x48\\x20\"", "4", "4", "\"\\x6c\\x03\"", "2" ]	CSKYAsmBackend2	writeNopData	CSKY	CPU	LLVM	13,291	61	1	[]
[ "<s>", "unsigned", "Z80InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterator...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "Z80", "Z80", "\"code size not handled\"", "0", "Z80::JQ", "Z80::JQCC" ]	Z80InstrInfo2	removeBranch	Z80	MPU	LLVM	13,292	109	1	[]
[ "<s>", "static", "rtx", "c6x_function_value", "(", "const_tree", "type", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_BIG_ENDIAN", "&&", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")",...	[ "TARGET_FUNCTION_VALUE", "implementation", ".", "Returns", "an", "RTX", "representing", "the", "place", "where", "function", "FUNC", "returns", "or", "receives", "a", "value", "of", "data", "type", "TYPE", "." ]	[ "c6x", "4", "1", "2", "4" ]	c6x	c6x_function_value	c6x	VLIW	GCC	13,293	119	1	[]
[ "<s>", "bool", "CSKYAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "OS", ".", "write_zeros", "(", "Count", ")", ";", "return", "true", ";", "}", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "CSKY", "CSKY" ]	CSKYAsmBackend	writeNopData	CSKY	CPU	LLVM	13,294	30	1	[]
[ "<s>", "static", "struct", "machine_function", "", "arm_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "func_type",...	[ "Functions", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]	[ "arm", "1", "0" ]	arm1	arm_init_machine_status	arm	CPU	GCC	13,295	46	1	[]
[ "<s>", "static", "bool", "isZero", "(", "Register", "Reg", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "int64_t", "C", ";", "return", "mi_match", "(", "Reg", ",", "MRI", ",", "m_ICst", "(", "C", ")", ")", "&&", "C", "==", "0", ";", "}", "</s>...	[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]	[ "AMDGPU", "0" ]	AMDGPURegisterBankInfo (2)	isZero	AMDGPU	GPU	LLVM	13,296	33	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "R600", "SI", "1", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "8", "32", "SI", "64", "SI", "96", "SI", "128", "SI", "256", "SI", "512", "SI", "1", "4", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore regis...	SIInstrInfo119	loadRegFromStackSlot	R600	GPU	LLVM	13,297	331	1	[]
[ "<s>", "SDValue", "PTXTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unimplemented operan...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "PTX", "PTX", "\"Unimplemented operand\"", "ISD::GlobalAddress", "ISD::BRCOND" ]	PTXISelLowering1	LowerOperation	PTX	GPU	LLVM	13,298	58	1	[]
[ "<s>", "uint32_t", "AArch64MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "AArch64", "AArch64", "\"Unexpected ADR target type!\"", "AArch64::BL", "AArch64::fixup_aarch64_pcrel_call26", "AArch64::fixup_aarch64_pcrel_branch26", "0", "0" ]	AArch64MCCodeEmitter5	getBranchTargetOpValue	AArch64	CPU	LLVM	13,299	143	1	[]

[ "<s>", "static", "tree", "ix86_canonical_va_list_type", "(", "tree", "type", ")", "{", "tree", "wtype", ",", "htype", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "MEM_REF", ")", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "else", "if", "(...

[ "Returns", "the", "canonical", "va_list", "type", "specified", "by", "TYPE", ".", "If", "there", "is", "no", "valid", "TYPE", "provided", ",", "it", "return", "NULL_TREE", "." ]

[ "i386" ]

i3864

ix86_canonical_va_list_type

i386

CPU

GCC

13,200

310

1

[]

[ "<s>", "WebAssemblySubtarget", "&", "WebAssemblySubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "LLVM_DEBUG", "(", "llvm", "::", "dbgs", "(", ")", "<<", "\"initializeSubtargetDependencies\\n\"", ")", ";",...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"initializeSubtargetDependencies\\n\"", "\"generic\"" ]

WebAssemblySubtarget12

initializeSubtargetDependencies

WebAssembly

Virtual ISA

LLVM

13,201

50

1

[]

[ "<s>", "static", "void", "aarch64_emit_sve_inverted_cond", "(", "rtx", "target", ",", "rtx", "ptrue", ",", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "pred_mode", "=", "GET_MODE", "(", "ptrue", ")", ";", "rtx", "tmp...

[ "Emit", "the", "SVE", "equivalent", "of", ":", "(", "set", "TMP", "(", "CODE", "OP0", "OP1", ")", ")", "(", "set", "TARGET", "(", "not", "TMP", ")", ")", "PTRUE", "is", "an", "all-true", "predicate", "with", "the", "same", "mode", "as", "TARGET", "...

[ "aarch64" ]

aarch646

aarch64_emit_sve_inverted_cond

aarch64

CPU

GCC

13,202

64

1

[]

[ "<s>", "static", "int", "sparc_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "bool", "need_memory", "=", "false", ";", "if", "(", "from", "==", "NO_REGS", "||", "to", "==",...

[ "Implement", "TARGET_REGISTER_MOVE_COST", "." ]

[ "sparc", "100", "8", "4", "4", "4", "6", "12", "6", "2" ]

sparc6

sparc_register_move_cost

sparc

CPU

GCC

13,203

168

1

[]

[ "<s>", "bool", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "Hexagon" ]

HexagonFrameLowering (2)

restoreCalleeSavedRegisters

Hexagon

DSP

LLVM

13,204

34

1

[]

[ "<s>", "bool", "OptimizePICCall", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "F", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "inMips16Mode", "(", ")", ")", "return", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "8", "1" ]

MipsOptimizePICCall12

runOnMachineFunction

Mips

CPU

LLVM

13,205

177

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Memri", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "MCS51" ]

MCS51AsmParser

isMem

MCS51

MPU

LLVM

13,206

13

1

[]

[ "<s>", "static", "bool", "arm_fdpic_local_funcdesc_p", "(", "rtx", "fnx", ")", "{", "tree", "fn", ";", "enum", "symbol_visibility", "vis", ";", "bool", "ret", ";", "if", "(", "!", "TARGET_FDPIC", ")", "return", "true", ";", "if", "(", "!", "SYMBOL_REF_LOCA...

[ "Test", "whether", "a", "local", "function", "descriptor", "is", "canonical", ",", "i.e.", ",", "whether", "we", "can", "use", "GOTOFFFUNCDESC", "to", "compute", "the", "address", "of", "the", "function", "." ]

[ "arm" ]

arm

arm_fdpic_local_funcdesc_p

arm

CPU

GCC

13,207

92

1

[]

[ "<s>", "static", "void", "aarch64_emit_sve_invert_fp_cond", "(", "rtx", "target", ",", "rtx_code", "code", ",", "rtx", "pred", ",", "bool", "known_ptrue_p", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "pred_mode", "=", "GET_MODE", "(", "p...

[ "Emit", "the", "SVE", "equivalent", "of", ":", "(", "set", "TMP", "(", "unspec", "[", "PRED", "KNOWN_PTRUE_P", "OP0", "OP1", "]", "UNSPEC_COND_", "<", "X", ">", ")", ")", "(", "set", "TARGET", "(", "not", "TMP", ")", ")", "where", "<", "X", ">", ...

[ "aarch64" ]

aarch64

aarch64_emit_sve_invert_fp_cond

aarch64

CPU

GCC

13,208

64

1

[]

[ "<s>", "void", "SystemZRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "SystemZ", "SystemZ", "0", "\"Outgoing arguments should be part of the frame\"", "1", "1", "0xffff", "1", "\"One offset must be OK\"", "SystemZ::ADDR64BitRegClass", "SystemZII::HasIndex", "2", "0", "2", "SystemZ::LA", "0", "SystemZ::AGR", "1" ]

SystemZRegisterInfo24

eliminateFrameIndex

SystemZ

CPU

LLVM

13,209

506

1

[]

[ "<s>", "static", "int", "cris_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "from", ",", "SPECIAL_REGS", ")", "&&", "reg_classes_inters...

[ "Worker", "function", "for", "TARGET_REGISTER_MOVE_COST", "." ]

[ "cris", "7", "3", "2" ]

cris

cris_register_move_cost

cris

MPU

GCC

13,210

57

1

[]

[ "<s>", "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling convent...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AArch64", "AArch64", "\"Unsupported calling convention.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64ISelLowering

CCAssignFnForCall

AArch64

CPU

LLVM

13,211

115

1

[]

[ "<s>", "void", "reset", "(", ")", "{", "ArgType", "=", "0", ";", "VectorSize", "=", "1", ";", "PtrKind", "=", "0", ";", "}", "</s>" ]

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "AMDGPU", "0", "1", "0" ]

AMDGPULibFunc (2)

reset

AMDGPU

GPU

LLVM

13,212

18

1

[]

[ "<s>", "void", "PPCFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::VSRp26", "PPC::VSRp27", "PPC::VSRp28", "PPC::VSRp29", "PPC::VSRp30", "PPC::VSRp31", "PPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "PPC", "8", "4", "4", "8", "PPC", "PPC::X31", "PPC::R31", "PPC::R30", "0", "0", "1", "PPC::CR2", "...

PPCFrameLowering34

determineCalleeSaves

PowerPC

CPU

LLVM

13,213

485

1

[]

[ "<s>", "bool", "MipsCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_em...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "Mips", "Mips", "Mips", "Mips", "8", "8", "0", "ISD::InputArg", "8", "16", "Mips", "Mips", "Mips", "Mips", "1" ]

MipsCallLowering10

lowerFormalArguments

Mips

CPU

LLVM

13,214

344

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "OR1K" ]

OR1KAsmParser

getEndLoc

OR1K

CPU

LLVM

13,215

10

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::"...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "ARM", "ARM", "ISD::ADD", "ISD::SUB", "ARMISD::VMOVRRD", "ISD::INTRINSIC_WO_CHAIN", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SELECT_CC" ]

ARMISelLowering109

PerformDAGCombine

ARM

CPU

LLVM

13,216

160

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "MaybeAlign", "Alignment", ")", "{", "if", "(", "!", "ST", "->", "hasAVX", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", ...

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "X86", "X86", "1", "32", "64", "8", "16" ]

X86TargetTransformInfo108

isLegalMaskedLoad

X86

CPU

LLVM

13,217

139

1

[]

[ "<s>", "void", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDA...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "WebAssembly", "WebAssembly", "\"== \"", "\"\\n\"", "1", "ISD::ATOMIC_FENCE", "WebAssembly", "2", "WebAssembly::COMPILER_FENCE", "MVT::Other", "0", "\"ATOMIC_FENCE is not yet supported in non-emscripten OSes\"", "\"__stack_pointer\"", "WebAssembly::GLOBAL_GET_I32", "MVT::i32", "0", "...

WebAssemblyISelDAGToDAG5

Select

WebAssembly

Virtual ISA

LLVM

13,218

436

1

[]

[ "<s>", "static", "bool", "avr_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "size", "==", "POINTER_SIZE", "/", "BITS_PER_UNIT", "&&", "aligned_p", "&&", "text_segment_operand", "(", "x", ","...

[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "AVR", "version", "needs", "special", "handling", "for", "references", "to", "certain", "labels", "." ]

[ "avr", "\"\\t.word\\tgs(\"", "\")\\n\"", "\"\\t.byte\\tlo8(\"", "\")\"", "\"need binutils PR13503\\n\"", "\"\\t.byte\\thi8(\"", "\")\"", "\"need binutils PR13503\\n\"", "\"\\t.byte\\thh8(\"", "\")\"", "\"need binutils PR13503\\n\"", "0", "1" ]

avr

avr_assemble_integer

avr

MPU

GCC

13,219

232

1

[]

[ "<s>", "bool", "PPCCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "Register", "SwiftErrorVReg", ")", "const", "{", "assert", "(", "(", "(...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "PowerPC", "PPC", "\"Return value without a vreg\"", "0", "PPC::BLR8" ]

PPCCallLowering2

lowerReturn

PowerPC

CPU

LLVM

13,220

80

1

[]

[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+enab...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+enable-ds128,\"", "\"+flat-for-global,+unaligned-access-mode,+trap-handler,\"", "\"+enable-prt-strict-null,\"", "\"+wavefrontsize\"", "\"wavefrontsize16\"", "\"-wavefrontsize16,\"", "\"wavefrontsize32\"", "\"-wavefrontsize32,\"", "\"wavefronts...

AMDGPUSubtarget1

initializeSubtargetDependencies

AMDGPU

GPU

LLVM

13,221

359

1

[]

[ "<s>", "static", "void", "gcn_goacc_reduction_setup", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "var", "=", "gimple_ca...

[ "Expand", "IFN_GOACC_REDUCTION_SETUP", "." ]

[ "gcn", "2", "3", "1", "5" ]

gcn-tree

gcn_goacc_reduction_setup

gcn

GPU

GCC

13,222

170

1

[]

[ "<s>", "static", "unsigned", "int", "mips_machine_reorg2", "(", "void", ")", "{", "mips_reorg_process_insns", "(", ")", ";", "if", "(", "!", "TARGET_MIPS16", "&&", "TARGET_EXPLICIT_RELOCS", "&&", "TUNE_MIPS4130", "&&", "TARGET_VR4130_ALIGN", ")", "vr4130_align_insns",...

[ "We", "use", "a", "machine", "specific", "pass", "to", "do", "a", "second", "machine", "dependent", "reorg", "pass", "after", "delay", "branch", "scheduling", "." ]

[ "mips", "0" ]

mips4

mips_machine_reorg2

mips

CPU

GCC

13,223

45

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", "AM...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "Mips", "Mips", "0", "1", "0", "1" ]

MipsISelLowering66

isLegalAddressingMode

Mips

CPU

LLVM

13,224

108

1

[]

[ "<s>", "unsigned", "SPURegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "SPU", "::", "R1", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "CellSPU", "SPU", "SPU::R1" ]

SPURegisterInfo1

getFrameRegister

CellSPU

MPU

LLVM

13,225

18

1

[]

[ "<s>", "void", "MipsSEInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "0", "Mips::CPURegsRegClass", "Mips::SW_P8", "Mips::SW", "Mips::CPU64RegsRegClass", "Mips::SD_P8", "Mips::SD", "Mips::FGR32RegClass", "Mips::SWC1_P8", "Mips::SWC1", "Mips::AFGR64RegClass", "Mips::SDC1", "Mips::FGR64RegClass", "Mips::SDC164_P8", "Mips::SDC164", "\"Re...

MipsSEInstrInfo1

storeRegToStackSlot

Mips

CPU

LLVM

13,226

236

1

[]

[ "<s>", "const", "MCPhysReg", "*", "RISCVRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "if", "(",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "RI5CY", "RISCV", "RISCV", "\"interrupt\"", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]

RISCVRegisterInfo

getCalleeSavedRegs

RI5CY

CPU

LLVM

13,227

143

1

[]

[ "<s>", "static", "void", "print_address_offset", "(", "FILE", "*", "file", ",", "rtx", "off", ",", "machine_mode", "mem_mode", ")", "{", "rtx", "pat", ";", "if", "(", "c6x_current_insn", "!=", "NULL_RTX", ")", "{", "pat", "=", "PATTERN", "(", "c6x_current_...

[ "Subroutine", "of", "print_address_operand", ",", "print", "a", "single", "address", "offset", "OFF", "for", "a", "memory", "access", "of", "mode", "MEM_MODE", ",", "choosing", "between", "normal", "form", "and", "scaled", "form", "depending", "on", "the", "ty...

[ "c6x", "0", "0", "1", "1", "0", "\"[\"", "\"]\"", "\"(\"", "\")\"" ]

c6x2

print_address_offset

c6x

VLIW

GCC

13,228

169

1

[]

[ "<s>", "bool", "XCorePassConfig", "::", "addPreISel", "(", ")", "{", "addPass", "(", "createXCoreLowerThreadLocalPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "{", "{", "@", "For", "GlobalISel" ]

[ "XCore", "XCore", "XCore" ]

XCoreTargetMachine

addPreISel

XCore

MPU

LLVM

13,229

18

1

[]

[ "<s>", "static", "rtx", "ix86_internal_arg_pointer", "(", "void", ")", "{", "return", "virtual_incoming_args_rtx", ";", "}", "</s>" ]

[ "Handle", "the", "TARGET_INTERNAL_ARG_POINTER", "hook", "." ]

[ "i386" ]

i386

ix86_internal_arg_pointer

i386

CPU

GCC

13,230

11

1

[]

[ "<s>", "void", "ix86_expand_convert_uns_sidf_sse", "(", "rtx", "target", ",", "rtx", "input", ")", "{", "REAL_VALUE_TYPE", "TWO31r", ";", "rtx", "x", ",", "fp", ";", "x", "=", "expand_simple_binop", "(", "SImode", ",", "PLUS", ",", "input", ",", "GEN_INT", ...

[ "Convert", "an", "unsigned", "SImode", "value", "into", "a", "DFmode", ".", "Only", "currently", "used", "for", "SSE", ",", "but", "applicable", "anywhere", "." ]

[ "i386", "2147483647", "1", "1", "31", "0" ]

i386-expand

ix86_expand_convert_uns_sidf_sse

i386

CPU

GCC

13,231

131

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "IsDesirableToPromoteOp", "(", "SDValue", "Op", ",", "EVT", "&", "PVT", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i16", ")", "return", ...

[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "." ]

[ "X86", "X86", "MVT::i16", "ISD::LOAD", "ISD::NON_EXTLOAD", "ISD::CopyToReg", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SHL", "ISD::SRL", "0", "ISD::ADD", "ISD::MUL", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::SUB", "0", "1", "MVT::i32" ]

X86ISelLowering (2)

IsDesirableToPromoteOp

X86

CPU

LLVM

13,232

349

1

[]

[ "<s>", "unsigned", "HexagonMCCodeEmitter", "::", "getMachineOpValue", "(", "MCInst", "const", "&", "MI", ",", "MCOperand", "const", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const"...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Hexagon", "Hexagon", "0U", "0", "0U", "\"Operand not found\"", "Hexagon", "Hexagon", "0", "0", "Hexagon", "1", "1", "\"Couldn't find producer\"", "Hexagon", "0", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"Unpredicated consumer depen...

HexagonMCCodeEmitter19

getMachineOpValue

Hexagon

DSP

LLVM

13,233

488

1

[]

[ "<s>", "const", "char", "*", "getClearCacheBuiltinName", "(", ")", "const", "override", "{", "return", "nullptr", ";", "}", "</s>" ]

[ "Intel", "processors", "have", "a", "unified", "instruction", "and", "data", "cache", "." ]

[ "X86" ]

X86ISelLowering (2)1

getClearCacheBuiltinName

X86

CPU

LLVM

13,234

13

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isEligibleForITBlock", "(", "MI", ")", ")", ...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON" ]

ARMBaseInstrInfo (2)3

isPredicable

ARM

CPU

LLVM

13,235

111

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "Mips", "Mips", "0", "1", "2", "ISD::BITCAST" ]

MipsISelLowering126

LowerCallResult

Mips

CPU

LLVM

13,236

244

1

[]

[ "<s>", "bool", "rs6000_move_128bit_ok_p", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "return", "(", "gpc_reg_operand", "(", "operands", "[", "0", "]", ",", "mode", ")", ...

[ "Validate", "a", "128-bit", "move", "." ]

[ "rs6000", "0", "0", "1" ]

rs6000

rs6000_move_128bit_ok_p

rs6000

CPU

GCC

13,237

44

1

[]

[ "<s>", "RCPair", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "switch", "(", "Constraint", ".", "size", "(", ")", ")", "{", "case...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "0U", "ARM::hGPRRegClass", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "MVT::Other", "MVT::f32", "0U", "ARM::SPRRegClass", "64", "0U", "ARM::DPRRegClass", "128", "0U", "ARM::QPRRegClas...

ARMISelLowering (2)5

getRegForInlineAsmConstraint

ARM

CPU

LLVM

13,238

470

1

[]

[ "<s>", "char", "*", "output_e500_flip_gt_bit", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "static", "char", "string", "[", "64", "]", ";", "int", "a", ",", "b", ";", "gcc_assert", "(", "GET_CODE", "(", "dst", ")", "==", "REG", "&&", "CR_REGNO_P"...

[ "Return", "the", "string", "to", "flip", "the", "GT", "bit", "on", "a", "CR", "." ]

[ "rs6000", "64", "4", "1", "4", "1", "\"crnot %d,%d\"" ]

rs60003

output_e500_flip_gt_bit

rs6000

CPU

GCC

13,239

101

1

[]

[ "<s>", "int64_t", "ARMBaseRegisterInfo", "::", "getFrameIndexInstrOffset", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Idx", ")", "const", "{", "const", "TargetInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "AddrMode"...

[ "Get", "the", "offset", "from", "the", "referenced", "frame", "index", "in", "the", "instruction", ",", "if", "there", "is", "one", "." ]

[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "1", "0", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i12", "ARMII::AddrMode_i12", "1", "1", "ARMII::AddrMode5", "1", "ARM_AM::getAM5Offset", "ARM_AM::getAM5Op", "ARM_AM::sub", "4", "ARMII::AddrMode2", "2", "ARM_AM::getAM2Offset", "ARM...

ARMBaseRegisterInfo36

getFrameIndexInstrOffset

ARM

CPU

LLVM

13,240

326

1

[]

[ "<s>", "void", "m68hc11_initialize_trampoline", "(", "rtx", "tramp", ",", "rtx", "fnaddr", ",", "rtx", "cxt", ")", "{", "const", "char", "*", "static_chain_reg", "=", "reg_names", "[", "STATIC_CHAIN_REGNUM", "]", ";", "if", "(", "*", "static_chain_reg", "==", ...

[ "Emit", "the", "code", "to", "build", "the", "trampoline", "used", "to", "call", "a", "nested", "function", ".", "68HC11", "68HC12", "ldy", "#", "&", "CXT", "movw", "#", "&", "CXT", ",", "*", "_.d1", "sty", "*", "_.d1", "jmp", "FNADDR", "jmp", "FNADD...

[ "m68hc11", "0x18ce", "2", "4", "0x18df", "6", "7", "0x7e", "8", "0x1803", "2", "4", "6", "0x06", "7" ]

m68hc111

m68hc11_initialize_trampoline

m68hc11

MPU

GCC

13,241

255

1

[]

[ "<s>", "void", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "ARM", "0", "0", "1", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]

Thumb1FrameLowering57

eliminateCallFramePseudoInstr

ARM

CPU

LLVM

13,242

219

1

[]

[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "!", "WebAssembly", "::", "isWasmVarAddressSpace", "(", "GV", "->", "getAddressSpace", "(", ")", ")", ")", "{", "AsmPrinter", ":...

[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly::isWasmVarAddressSpace", "WebAssembly", "1", "1", "0", "1", "\"Aggregate globals not yet implemented\"", "0", "wasm::ValType", "WebAssembly::toValType", "wasm::WASM_SYMBOL_TYPE_GLOBAL", "wasm::WasmGlobalType" ]

WebAssemblyAsmPrinter (2)1

emitGlobalVariable

WebAssembly

Virtual ISA

LLVM

13,243

287

1

[]

[ "<s>", "bool", "SparcPassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", "->", "add", "(", "createSparcFPMoverPass", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "PM", "->", "add", "(", "createSparcDelaySlotFillerPass", "(", "getSparcTargetMachine"...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine58

addPreEmitPass

Sparc

CPU

LLVM

13,244

35

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Always Inline Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"AMDGPU Always Inline Pass\"" ]

AMDGPUAlwaysInlinePass10

getPassName

AMDGPU

GPU

LLVM

13,245

11

1

[]

[ "<s>", "void", "AMDGPUInstPrinter", "::", "printOffset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "uint16_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";...

[ "This", "is", "just", "convenient", "handler", "for", "printing", "offsets", "." ]

[ "AMDGPU", "AMDGPU", "0", "\" offset:\"" ]

AMDGPUInstPrinter45

printOffset

AMDGPU

GPU

LLVM

13,246

54

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "mips_shift_truncation_mask", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_LOONGSON_MMI", "&&", "VECTOR_MODE_P", "(", "mode", ")", ")", "return", "0", ";", "return", "GET_MODE_BITSIZE", "(", "mode", ")", ...

[ "Implement", "TARGET_SHIFT_TRUNCATION_MASK", ".", "We", "want", "to", "keep", "the", "default", "behavior", "of", "TARGET_SHIFT_TRUNCATION_MASK", "for", "non-vector", "modes", "even", "when", "TARGET_LOONGSON_VECTORS", "is", "true", "." ]

[ "mips", "0", "1" ]

mips

mips_shift_truncation_mask

mips

CPU

GCC

13,247

30

1

[]

[ "<s>", "static", "void", "process_cfa_adjust_cfa", "(", "FILE", "*", "out_file", ",", "rtx", "pat", ",", "rtx", "insn", ",", "bool", "unwind", ",", "bool", "frame", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "pat", ")", ";", "rtx", "src", "=", "S...

[ "This", "function", "processes", "a", "SET", "pattern", "for", "REG_CFA_ADJUST_CFA", "." ]

[ "ia64", "0", "1", "0", "\"\\t.fframe \"", "\"\\n\"", "\"\\t.vframe r%d\\n\"" ]

ia641

process_cfa_adjust_cfa

ia64

CPU

GCC

13,248

205

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "R600" ]

AMDGPUTargetMachine41

addPostRegAlloc

R600

GPU

LLVM

13,249

11

1

[]

[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return",...

[ "Debug", "information", "queries", "." ]

[ "Mips", "Mips", "Mips::FP", "Mips::SP" ]

MipsRegisterInfo14

getFrameRegister

Mips

CPU

LLVM

13,250

44

1

[]

[ "<s>", "bool", "rs6000_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "cfun", "&&", "!", "cfun", "->", "machine", "->", "mma_return_type_error", "&&", "TREE_TYPE", "(", "cfun", "->", "decl", ...

[ "Return", "a", "nonzero", "value", "to", "say", "to", "return", "the", "function", "value", "in", "memory", ",", "just", "as", "large", "structures", "are", "always", "returned", ".", "TYPE", "will", "be", "the", "data", "type", "of", "the", "value", ","...

[ "rs6000", "\"invalid use of MMA type %qs as a function return value\"", "0", "0", "16", "8", "16", "8", "\"GCC vector returned by reference: \"", "\"non-standard ABI extension with no compatibility \"", "\"guarantee\"" ]

rs6000-call

rs6000_return_in_memory

rs6000

CPU

GCC

13,251

319

1

[]

[ "<s>", "bool", "RISCVMCExpr", "::", "evaluateAsConstant", "(", "int64_t", "&", "Res", ")", "const", "{", "MCValue", "Value", ";", "if", "(", "Kind", "==", "VK_RISCV_PCREL_HI", "||", "Kind", "==", "VK_RISCV_PCREL_LO", "||", "Kind", "==", "VK_RISCV_GOT_HI", "||"...

[ "Evaluates", "the", "fixup", "as", "a", "constant", "value", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV" ]

RISCVMCExpr12

evaluateAsConstant

RISCV

CPU

LLVM

13,252

125

1

[]

[ "<s>", "bool", "ARMAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "reasonForFixu...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "ARM", "ARM" ]

ARMAsmBackend (2)1

fixupNeedsRelaxation

ARM

CPU

LLVM

13,253

34

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "MSP430", "MSP430", "ISD::InputArg", "16", "0", "1", "2", "0" ]

MSP430ISelLowering2

LowerCallResult

MSP430

MPU

LLVM

13,254

170

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "SHUXIAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createSHUXIELFObjectWriter", "(", "OS", ",", "false", ",", "true", ",", "OSABI", ")", ...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "SHUXI", "SHUXI", "SHUXI" ]

SHUXIAsmBackend

createObjectWriter

SHUXI

CPU

LLVM

13,255

29

1

[]

[ "<s>", "static", "rtx", "arm_expand_builtin_1", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ",", "arm_builtin_datum", "*", "d", ")", "{", "enum", "insn_code", "icode", "=", "d", "->", "code", ";", "builtin_arg", "args", "[", "SIMD_MAX_BU...

[ "Expand", "a", "builtin", ".", "These", "builtins", "are", "``", "special", "''", "because", "they", "do", "n't", "have", "symbolic", "constants", "defined", "per-instruction", "or", "per", "instruction-variant", ".", "Instead", ",", "the", "required", "info", ...

[ "arm", "1", "0", "1", "0", "1", "1", "1" ]

arm-builtins4

arm_expand_builtin_1

arm

CPU

GCC

13,256

339

1

[]

[ "<s>", "enum", "attr_old_cc", "compute_plussi_cc", "(", "rtx", "*", "operands", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "gcc_assert", "(", "mode", "==", "SImode", ")", ";", "if", "(", "GET_CODE", "(", ...

[ "Compute", "which", "flag", "bits", "are", "valid", "after", "an", "addition", "insn", "." ]

[ "h8300", "0", "2", "1", "2", "1", "7", "7", "1", "0xffffffff", "0x00000001", "0x00000002", "0x00000004", "0xffffffff", "0xfffffffe", "0xfffffffc", "0x00010000", "0x00020000", "0xffff0000", "0xfffe0000", "0xffff", "0" ]

h8300

compute_plussi_cc

h8300

MPU

GCC

13,257

169

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_autovectorize_vector_sizes", "(", "void", ")", "{", "return", "(", "16", "|", "8", ")", ";", "}", "</s>" ]

[ "Return", "a", "list", "of", "possible", "vector", "sizes", "for", "the", "vectorizer", "to", "iterate", "over", "." ]

[ "aarch64", "16", "8" ]

aarch642

aarch64_autovectorize_vector_sizes

aarch64

CPU

GCC

13,258

16

1

[]

[ "<s>", "static", "bool", "fixed_reg_p", "(", "int", "reg", ")", "{", "if", "(", "reg", "==", "RS6000_PIC_OFFSET_TABLE_REGNUM", "&&", "(", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", ")", "||", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "flag_pic...

[ "Return", "whether", "REG", "is", "a", "global", "user", "reg", "or", "has", "been", "specifed", "by", "-ffixed-REG", ".", "We", "should", "not", "restore", "these", ",", "and", "so", "can", "not", "use", "lmw", "or", "out-of-line", "restore", "functions",...

[ "rs6000" ]

rs6000-logue

fixed_reg_p

rs6000

CPU

GCC

13,259

48

1

[]

[ "<s>", "bool", "AVRFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "AVR", "AVR", "0", "AVR", "AVR", "AVR", "AVR", "AVR", "0", "1", "8", "\"Invalid register size\"", "AVR::PUSHRr", "AVR" ]

AVRFrameLowering

spillCalleeSavedRegisters

AVR

MPU

LLVM

13,260

232

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon NewValueJump\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon NewValueJump\"" ]

HexagonNewValueJump (2)

getPassName

Hexagon

DSP

LLVM

13,261

13

1

[]

[ "<s>", "bool", "X86IndirectBranchTrackingPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "SubTarget", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "const", "Module", "*",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "\"cf-protection-branch\"", "X86", "X86", "X86::ENDBR64", "X86::ENDBR32", "0", "0", "0" ]

X86IndirectBranchTracking15

runOnMachineFunction

X86

CPU

LLVM

13,262

453

1

[]

[ "<s>", "Sparc", "::", "Fixups", "SparcMCExpr", "::", "getFixupKind", "(", "SparcMCExpr", "::", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "assert", "(", "0", "&&", "\"Unhandled SparcMCExpr::VariantKind\"", ")", ";", "case...

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "Sparc", "Sparc::Fixups", "Sparc", "Sparc", "0", "\"Unhandled SparcMCExpr::VariantKind\"", "Sparc", "Sparc::fixup_sparc_lo10", "Sparc", "Sparc::fixup_sparc_hi22", "Sparc", "Sparc::fixup_sparc_h44", "Sparc", "Sparc::fixup_sparc_m44", "Sparc", "Sparc::fixup_sparc_l44", "Sparc", "Spar...

SparcMCExpr1

getFixupKind

Sparc

CPU

LLVM

13,263

269

1

[]

[ "<s>", "static", "void", "s390_chunkify_finish", "(", "struct", "constant_pool", "*", "pool_list", ")", "{", "struct", "constant_pool", "*", "curr_pool", "=", "NULL", ";", "rtx_insn", "*", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "...

[ "POOL_LIST", "is", "a", "chunk", "list", "as", "prepared", "by", "s390_chunkify_start", ".", "After", "we", "have", "decided", "to", "use", "this", "list", ",", "finish", "implementing", "all", "changes", "to", "the", "current", "function", "as", "required", ...

[ "s390", "1", "0" ]

s390

s390_chunkify_finish

s390

MPU

GCC

13,264

188

1

[]

[ "<s>", "HOST_WIDE_INT", "rs6000_builtin_mask_calculate", "(", "void", ")", "{", "return", "(", "(", "(", "TARGET_ALTIVEC", ")", "?", "RS6000_BTM_ALTIVEC", ":", "0", ")", "|", "(", "(", "TARGET_VSX", ")", "?", "RS6000_BTM_VSX", ":", "0", ")", "|", "(", "(",...

[ "Return", "the", "builtin", "mask", "of", "the", "various", "options", "used", "that", "could", "affect", "which", "builtins", "were", "used", ".", "In", "the", "past", "we", "used", "target_flags", ",", "but", "we", "'ve", "run", "out", "of", "bits", ",...

[ "rs6000", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

rs60006

rs6000_builtin_mask_calculate

rs6000

CPU

GCC

13,265

222

1

[]

[ "<s>", "void", "AArch64FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machi...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::TCRETURNdi", "AArch64::TCRETURNri", "AArch64", "AArch64", "0", "1", "0", "16", "0", "\"Negative stack allocation size!?\"", "AArch64::SP", "AArch64::SP", "AArch64::SP", "AArch64::FP", "1", "16" ]

AArch64FrameLowering66

emitEpilogue

AArch64

CPU

LLVM

13,266

404

1

[]

[ "<s>", "static", "void", "alpha_align_insns", "(", "void", ")", "{", "if", "(", "alpha_tune", "==", "PROCESSOR_EV4", ")", "alpha_align_insns_1", "(", "8", ",", "alphaev4_next_group", ",", "alphaev4_next_nop", ")", ";", "else", "if", "(", "alpha_tune", "==", "P...

[ "The", "instruction", "group", "alignment", "main", "loop", "." ]

[ "alpha", "8", "16" ]

alpha

alpha_align_insns

alpha

MPU

GCC

13,267

44

1

[]

[ "<s>", "BitVector", "LC3bRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedLC3bRegs", "[", "]", "=", "{", "LC3b", "::", "R6", ",", "LC3b", "::", "R7", ",", "LC3b", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "LC3b", "LC3b", "LC3b", "LC3b::R6", "LC3b::R7", "LC3b::PC", "LC3b::PSR", "LC3b::IR", "0", "LC3b", "LC3b" ]

LC3bRegisterInfo

getReservedRegs

LC3b

CPU

LLVM

13,268

88

1

[]

[ "<s>", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...

[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]

[ "ARM", "ARMCC::CondCodes", "4", "ARM::tLDRpci" ]

Thumb1RegisterInfo14

emitLoadConstPool

ARM

CPU

LLVM

13,269

171

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableEarlyIfConversion", ")", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "TargetPassConfig", "::", "addILPOpts", "(", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine (2)1

addILPOpts

AMDGPU

GPU

LLVM

13,270

27

1

[]

[ "<s>", "static", "void", "pa_output_function_prologue", "(", "FILE", "*", "file", ")", "{", "pa_output_function_label", "(", "file", ")", ";", "remove_useless_addtr_insns", "(", "0", ")", ";", "}", "</s>" ]

[ "On", "HP-PA", ",", "move-double", "insns", "between", "fpu", "and", "cpu", "need", "an", "8-byte", "block", "of", "memory", ".", "If", "any", "fpu", "reg", "is", "used", "in", "the", "function", ",", "we", "allocate", "such", "a", "block", "here", ","...

[ "pa", "0" ]

pa

pa_output_function_prologue

pa

CPU

GCC

13,271

20

1

[]

[ "<s>", "SDValue", "PTXTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PTX", "PTX", "ISD::OutputArg", "\"PTX does not support varargs\"", "\"Unsupported calling convention.\"", "PTX", "0", "\"Kernel must return void.\"", "PTXISD::EXIT", "MVT::Other", "PTX", "1", "\"Can at most return one value.\"", "0", "PTXISD::RET", "MVT::Other", "0", "MVT::i32", ...

PTXISelLowering2

LowerReturn

PTX

GPU

LLVM

13,272

286

1

[]

[ "<s>", "static", "machine_mode", "arm_preferred_simd_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_NEON", ")", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "TARGET_NEON_VECTORIZE_DOUBLE", "?", "V2SFmode", ":", "V4SFmode", ...

[ "Use", "the", "option", "-mvectorize-with-neon-double", "to", "override", "the", "use", "of", "quardword", "registers", "when", "autovectorizing", "for", "Neon", ",", "at", "least", "until", "multiple", "vector", "widths", "are", "supported", "properly", "by", "th...

[ "arm" ]

arm4

arm_preferred_simd_mode

arm

CPU

GCC

13,273

109

1

[]

[ "<s>", "static", "rtx", "rs6000_savres_routine_sym", "(", "rs6000_stack_t", "*", "info", ",", "int", "sel", ")", "{", "int", "regno", "=", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_GPR", "?", "info", "->", "first_gp_reg_save", ":", "(", "sel",...

[ "Return", "an", "RTL", "SYMBOL_REF", "for", "an", "out-of-line", "register", "save/restore", "routine", ".", "We", "are", "saving/restoring", "GPRs", "if", "GPR", "is", "true", "." ]

[ "powerpcspe", "32", "1", "0", "12" ]

powerpcspe

rs6000_savres_routine_sym

powerpcspe

CPU

GCC

13,274

177

1

[]

[ "<s>", "bool", "ARCExpandPseudos", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "ARCSubtarget", "*", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "ARCSubtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getIn...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARC", "ARC", "ARC", "ARC", "ARC::ST_FAR", "ARC::STH_FAR", "ARC::STB_FAR", "ARC::CTLZ", "ARC::CTTZ" ]

ARCExpandPseudos1

runOnMachineFunction

ARC

MPU

LLVM

13,275

173

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "ShouldShrinkFPConstant", "(", "EVT", "VT", ")", "const", "{", "return", "!", "Subtarget", ".", "hasSSE2", "(", ")", "||", "VT", "==", "MVT", "::", "f80", ";", "}", "</s>" ]

[ "If", "true", ",", "then", "instruction", "selection", "should", "seek", "to", "shrink", "the", "FP", "constant", "of", "the", "specified", "type", "to", "a", "smaller", "type", "in", "order", "to", "save", "space", "and", "/", "or", "reduce", "runtime", ...

[ "X86", "X86", "MVT::f80" ]

X86ISelLowering100

ShouldShrinkFPConstant

X86

CPU

LLVM

13,276

25

1

[]

[ "<s>", "void", "MipsSEInstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "Amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MipsSubtarget", "&", "STI", "=", "Sub...

[ "Adjust", "SP", "by", "Amount", "bytes", "." ]

[ "Mips", "Mips", "Mips", "Mips::DADDu", "Mips::ADDu", "Mips::DADDiu", "Mips::ADDiu", "0", "16" ]

MipsSEInstrInfo14

adjustStackPtr

Mips

CPU

LLVM

13,277

178

1

[]

[ "<s>", "unsigned", "NyuziInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "Nyuzi", "::", "SW", "||", "MI", ".", "getOpcod...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Nyuzi", "Nyuzi", "Nyuzi::SW", "Nyuzi::BLOCK_STOREI", "1", "2", "2", "0", "1", "0", "0" ]

NyuziInstrInfo

isStoreToStackSlot

Nyuzi

GPU

LLVM

13,278

108

1

[]

[ "<s>", "int", "mmix_reversible_cc_mode", "(", "enum", "machine_mode", "mode", ")", "{", "return", "mode", "!=", "CC_FPmode", ";", "}", "</s>" ]

[ "REVERSIBLE_CC_MODE", "." ]

[ "mmix" ]

mmix3

mmix_reversible_cc_mode

mmix

CPU

GCC

13,279

14

1

[]

[ "<s>", "virtual", "const", "GBZ80RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "GBZ80", "GB" ]

GBZ80InstrInfo (2)

getRegisterInfo

GBZ80

MPU

LLVM

13,280

13

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCInstFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "0", "&&", "\"RelaxInstruction() un...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "Cpu0", "0", "\"RelaxInstruction() unimplemented\"" ]

Cpu0AsmBackend2

fixupNeedsRelaxation

Cpu0

CPU

LLVM

13,281

34

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "Mips::CPURegsRegisterClass", "Mips::LW", "0", "Mips::FGR32RegisterClass", "Mips::LWC1", "0", "Mips::AFGR64RegisterClass", "Mips", "Mips", "Mips::LDC1", "0", "Mips::LWC1", "0", "0", "Mips::LWC1", "1", "4", "\"Register class not handled!\"" ]

MipsInstrInfo38

loadRegFromStackSlot

Mips

CPU

LLVM

13,282

287

1

[]

[ "<s>", "static", "bool", "sh_cannot_copy_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", ";", "if", "(", "!", "reload_completed", "||", "!", "flag_pic", ")", "return", "false", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "insn", ")", ")", ...

[ "Indicate", "that", "INSN", "can", "not", "be", "duplicated", ".", "This", "is", "true", "for", "insn", "that", "generates", "a", "unique", "label", "." ]

[ "sh", "0" ]

sh4

sh_cannot_copy_insn_p

sh

CPU

GCC

13,283

86

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", ...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "ARM", "ARM", "0", "ARMISD::ADDC", "ARMISD::ADDE", "ARMISD::SUBC", "ARMISD::SUBE", "0", "1", "ARMISD::CMOV", "0", "1", "0", "0", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "ARMISD::BFI", "0"...

ARMISelLowering53

computeKnownBitsForTargetNode

ARM

CPU

LLVM

13,284

357

1

[]

[ "<s>", "static", "rtx", "sparc_function_arg_1", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ",", "bool", "incoming", ")", "{", "const", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", ...

[ "Determine", "where", "to", "put", "an", "argument", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "CU...

[ "sparc", "1", "0", "8", "16", "2", "16", "16", "2", "2", "2", "2", "16", "0" ]

sparc7

sparc_function_arg_1

sparc

CPU

GCC

13,285

467

1

[]

[ "<s>", "const", "CSKYSubtarget", "*", "CSKYTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "TuneAttr", "=", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "CSKY", "CSKY", "CSKY", "\"target-cpu\"", "\"tune-cpu\"", "\"target-features\"", "CSKY", "\"Hard-float can't be used with current CPU,\"", "\" set to Soft-float\\n\"" ]

CSKYTargetMachine (2)

getSubtargetImpl

CSKY

CPU

LLVM

13,286

196

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "LC2200" ]

LC2200AsmParser

isMem

LC2200

CPU

LLVM

13,287

11

1

[]

[ "<s>", "CSKYSubtarget", "&", "CSKYSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPUName", ",", "StringRef", "TuneCPUName", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUName", ".", "empty", "(", "...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "CSKY", "CSKY", "CSKY", "\"generic\"" ]

CSKYSubtarget

initializeSubtargetDependencies

CSKY

CPU

LLVM

13,288

103

1

[]

[ "<s>", "SDValue", "TeeRISCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "0", "&&", "\"LowerOperation() is Not implemented\"", ")", ";", "return", "SDValue", "(", ")", ";", "}", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "TeeRISC", "TeeRISC", "0", "\"LowerOperation() is Not implemented\"" ]

TeeRISCISelLowering

LowerOperation

TeeRISC

CPU

LLVM

13,289

27

1

[]

[ "<s>", "unsigned", "int", "aarch64_widest_sve_pred_elt_size", "(", "rtx_vector_builder", "&", "builder", ")", "{", "unsigned", "int", "mask", "=", "GET_MODE_SIZE", "(", "DImode", ")", ";", "mask", "|=", "builder", ".", "npatterns", "(", ")", ";", "unsigned", "...

[ "BUILDER", "contains", "a", "predicate", "constant", "of", "mode", "VNx16BI", ".", "Return", "the", "widest", "predicate", "element", "size", "it", "can", "have", "(", "that", "is", ",", "the", "largest", "size", "for", "which", "each", "element", "would", ...

[ "aarch64", "1", "0", "1", "1" ]

aarch64

aarch64_widest_sve_pred_elt_size

aarch64

CPU

GCC

13,290

87

1

[]

[ "<s>", "bool", "CSKYAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "Count", "%", "2", ")", "return", "false", ";", "while", "(", "Count", ">=", "4", ")", "{", "OS", ".", "writ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "CSKY", "CSKY", "2", "4", "\"\\xc4\\x00\\x48\\x20\"", "4", "4", "\"\\x6c\\x03\"", "2" ]

CSKYAsmBackend2

writeNopData

CSKY

CPU

LLVM

13,291

61

1

[]

[ "<s>", "unsigned", "Z80InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterator...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "Z80", "Z80", "\"code size not handled\"", "0", "Z80::JQ", "Z80::JQCC" ]

Z80InstrInfo2

removeBranch

Z80

MPU

LLVM

13,292

109

1

[]

[ "<s>", "static", "rtx", "c6x_function_value", "(", "const_tree", "type", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_BIG_ENDIAN", "&&", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")",...

[ "TARGET_FUNCTION_VALUE", "implementation", ".", "Returns", "an", "RTX", "representing", "the", "place", "where", "function", "FUNC", "returns", "or", "receives", "a", "value", "of", "data", "type", "TYPE", "." ]

[ "c6x", "4", "1", "2", "4" ]

c6x

c6x_function_value

c6x

VLIW

GCC

13,293

119

1

[]

[ "<s>", "bool", "CSKYAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "OS", ".", "write_zeros", "(", "Count", ")", ";", "return", "true", ";", "}", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "CSKY", "CSKY" ]

CSKYAsmBackend

writeNopData

CSKY

CPU

LLVM

13,294

30

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "arm_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "func_type",...

[ "Functions", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]

[ "arm", "1", "0" ]

arm1

arm_init_machine_status

arm

CPU

GCC

13,295

46

1

[]

[ "<s>", "static", "bool", "isZero", "(", "Register", "Reg", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "int64_t", "C", ";", "return", "mi_match", "(", "Reg", ",", "MRI", ",", "m_ICst", "(", "C", ")", ")", "&&", "C", "==", "0", ";", "}", "</s>...

[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]

[ "AMDGPU", "0" ]

AMDGPURegisterBankInfo (2)

isZero

AMDGPU

GPU

LLVM

13,296

33

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "R600", "SI", "1", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "8", "32", "SI", "64", "SI", "96", "SI", "128", "SI", "256", "SI", "512", "SI", "1", "4", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore regis...

SIInstrInfo119

loadRegFromStackSlot

R600

GPU

LLVM

13,297

331

1

[]

[ "<s>", "SDValue", "PTXTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unimplemented operan...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "PTX", "PTX", "\"Unimplemented operand\"", "ISD::GlobalAddress", "ISD::BRCOND" ]

PTXISelLowering1

LowerOperation

PTX

GPU

LLVM

13,298

58

1

[]

[ "<s>", "uint32_t", "AArch64MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "AArch64", "AArch64", "\"Unexpected ADR target type!\"", "AArch64::BL", "AArch64::fixup_aarch64_pcrel_call26", "AArch64::fixup_aarch64_pcrel_branch26", "0", "0" ]

AArch64MCCodeEmitter5

getBranchTargetOpValue

AArch64

CPU

LLVM

13,299

143

1

[]