docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "Bi...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::APSR_NZCV", "ARM::R9", "ARM::D31", "ARM::D16", "15", "0", "16", "ARM::D16", "ARM::GPRPairRegClass" ]	ARMBaseRegisterInfo37	getReservedRegs	ARM	CPU	LLVM	13,700	253	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isReassocProfitable", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "N0", ",", "SDValue", "N1", ")", "const", "{", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "unsigned", ...	[ "Control", "the", "following", "reassociation", "of", "operands", ":", "(", "op", "(", "op", "x", ",", "c1", ")", ",", "y", ")", "-", ">", "(", "op", "(", "op", "x", ",", "y", ")", ",", "c1", ")", "where", "N0", "is", "(", "op", "x", ",", "...	[ "AArch64", "AArch64", "Intrinsic::aarch64_neon_umull", "AArch64ISD::UMULL", "Intrinsic::aarch64_neon_smull", "AArch64ISD::SMULL", "ISD::ADD" ]	AArch64ISelLowering87	isReassocProfitable	AArch64	CPU	LLVM	13,701	90	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "AArch64" ]	AArch64AsmParser13	getEndLoc	AArch64	CPU	LLVM	13,702	10	1	[]
[ "<s>", "int", "insvdi_rshift_rlwimi_p", "(", "rtx", "sizeop", ",", "rtx", "startop", ",", "rtx", "shiftop", ")", "{", "if", "(", "INTVAL", "(", "startop", ")", "<", "64", "&&", "INTVAL", "(", "startop", ")", ">", "32", "&&", "(", "INTVAL", "(", "size...	[ "Return", "1", "if", "operands", "will", "generate", "a", "valid", "arguments", "to", "rlwimiinstruction", "for", "insert", "with", "right", "shift", "in", "64-bit", "mode", ".", "The", "mask", "maynot", "start", "on", "the", "first", "bit", "or", "stop", ...	[ "rs6000", "64", "32", "64", "33", "96", "64", "64", "63", "1", "0" ]	rs60003	insvdi_rshift_rlwimi_p	rs6000	CPU	GCC	13,703	120	1	[]
[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]	[ "XNCM", "MVT::i8" ]	XNCMISelLowering	getShiftAmountTy	XNCM	CPU	LLVM	13,704	15	1	[]
[ "<s>", "bool", "msp430_use_f5_series_hwmult", "(", "void", ")", "{", "static", "const", "char", "*", "cached_match", "=", "NULL", ";", "static", "bool", "cached_result", ";", "if", "(", "msp430_hwmult_type", "==", "F5SERIES", ")", "return", "true", ";", "if", ...	[ "Returns", "true", "if", "the", "current", "MCU", "supports", "an", "F5xxx", "series", "hardware", "multiper", "." ]	[ "msp430", "\"msp430f5\"", "8", "0", "\"msp430fr5\"", "9", "0", "\"msp430f6\"", "8", "0", "0", "8" ]	msp4303	msp430_use_f5_series_hwmult	msp430	MPU	GCC	13,705	157	1	[]
[ "<s>", "unsigned", "int", "fr30_compute_frame_size", "(", "int", "from_reg", ",", "int", "to_reg", ")", "{", "int", "regno", ";", "unsigned", "int", "return_value", ";", "unsigned", "int", "var_size", ";", "unsigned", "int", "args_size", ";", "unsigned", "int"...	[ "Returns", "the", "number", "of", "bytes", "offset", "between", "FROM_REG", "and", "TO_REG", "for", "the", "current", "function", ".", "As", "a", "side", "effect", "it", "fills", "in", "the", "current_frame_info", "structure", ",", "if", "the", "data", "is",...	[ "fr30", "0", "0", "0", "1", "0" ]	fr303	fr30_compute_frame_size	fr30	DSP	GCC	13,706	212	1	[]
[ "<s>", "MachineBasicBlock", "", "SITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "", "MI", ";", "const", "SIInstrInfo...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "R600", "SI", "SI", "SI", "0", "0", "1", "1", "2", "0", "0", "SI", "SI", "0" ]	SIISelLowering127	EmitInstrWithCustomInserter	R600	GPU	LLVM	13,707	289	1	[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "if", "(", "!", "X86ScalarizeAMX", ")", "return", "false", ";", "TargetMachine", "*", "TM", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ".", "getTM", "<...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "X86", "X86", "X86" ]	X86LowerAMXIntrinsics	runOnFunction	X86	CPU	LLVM	13,708	143	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...	[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "MVT::v4f64", "MVT::v4f32", "ISD::PRE_INC", "ISD::PRE_INC", "MVT::i64", "4", "4", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]	PPCISelLowering146	getPreIndexedAddressParts	PowerPC	CPU	LLVM	13,709	463	1	[]
[ "<s>", "SDNode", "", "MBlazeDAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Node",...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "MBlaze", "MBlaze", "ISD::GLOBAL_OFFSET_TABLE", "ISD::FrameIndex", "0", "MVT::i32", "0", "MBlaze::ADDIK", "MBlazeISD::JmpLink", "0", "1", "MBlaze::R20", "MVT::i32", "0", "0", "MBlaze::R15", "MVT::i32", "MBlaze::LW", "MVT::i32", "MVT::Other", "3", "0", "1", "MBlaze::BRLI...	MBlazeISelDAGToDAG3	Select	MBlaze	MPU	LLVM	13,710	492	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "XCore" ]	XCoreSubtarget14	getDataLayout	XCore	MPU	LLVM	13,711	14	1	[]
[ "<s>", "static", "bool", "aarch64_vect_float_const_representable_p", "(", "rtx", "x", ")", "{", "rtx", "elt", ";", "return", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_VECTOR_FLOAT", "&&", "const_vec_duplicate_p", "(", "x", ",", "&...	[ "Return", "true", "iff", "x", "is", "a", "uniform", "vector", "of", "floating-point", "constants", ",", "and", "the", "constant", "can", "be", "represented", "in", "quarter-precision", "form", ".", "Note", ",", "as", "aarch64_float_const_representable", "rejects",...	[ "aarch64" ]	aarch643	aarch64_vect_float_const_representable_p	aarch64	CPU	GCC	13,712	38	1	[]
[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorIn...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0U", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"Unexpected match type\"" ]	SystemZAsmParser10	MatchAndEmitInstruction	SystemZ	CPU	LLVM	13,713	252	1	[]
[ "<s>", "static", "int", "ix86_mode_entry", "(", "int", "entity", ")", "{", "switch", "(", "entity", ")", "{", "case", "X86_DIRFLAG", ":", "return", "ix86_dirflag_mode_entry", "(", ")", ";", "case", "AVX_U128", ":", "return", "ix86_avx_u128_mode_entry", "(", ")...	[ "Return", "a", "mode", "that", "ENTITY", "is", "assumed", "to", "be", "switched", "to", "at", "function", "entry", "." ]	[ "i386" ]	i3868	ix86_mode_entry	i386	CPU	GCC	13,714	49	1	[]
[ "<s>", "static", "unsigned", "parse_field", "(", "const", "std", "::", "string", "&", "field", ")", "{", "const", "char", "*", "rest", "=", "strchr", "(", "field", ".", "c_str", "(", ")", ",", "':'", ")", ";", "if", "(", "rest", "==", "NULL", ")", ...	[ "Returns", "the", "hex", "integer", "that", "is", "after", "'", ":", "'", "for", "the", "FIELD", ".", "Returns", "-1", "is", "returned", "if", "there", "was", "problem", "parsing", "the", "integer", "." ]	[ "aarch64", "1", "1", "16", "1", "1" ]	driver-aarch641	parse_field	aarch64	CPU	GCC	13,715	73	1	[]
[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "REG_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "\"0(%s)\"", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "else", "...	[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]	[ "rs6000", "\"0(%s)\"", "\"@%s(%s)\"", "0", "1", "0", "0", "\"%s,%s\"", "1", "0", "\"%s,%s\"", "0", "1", "0", "1", "\"(%s)\"", "1", "0", "0", "1", "\"lo16(\"", "1", "\")(%s)\"", "0", "0", "1", "1", "\"@l(%s)\"", "0", "\"@l(%s)\"", "0", "\"(%s)\"", "0", ...	rs60007	print_operand_address	rs6000	CPU	GCC	13,716	496	1	[]
[ "<s>", "static", "inline", "void", "aarch64_add_sp", "(", "rtx", "temp1", ",", "rtx", "temp2", ",", "poly_int64", "delta", ",", "bool", "emit_move_imm", ")", "{", "aarch64_add_offset", "(", "Pmode", ",", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "delta...	[ "Add", "DELTA", "to", "the", "stack", "pointer", ",", "marking", "the", "instructions", "frame-related", ".", "TEMP1", "is", "available", "as", "a", "temporary", "if", "nonnull", ".", "EMIT_MOVE_IMM", "is", "false", "if", "TEMP1", "already", "contains", "abs",...	[ "aarch64" ]	aarch64	aarch64_add_sp	aarch64	CPU	GCC	13,717	38	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "requiresUniformRegister", "(", "MachineFunction", "&", "MF", ",", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", ...	[ "Allows", "target", "to", "decide", "about", "the", "register", "class", "of", "the", "specific", "value", "that", "is", "live", "outside", "the", "defining", "block", "." ]	[ "AMDGPU", "SI", "Intrinsic::amdgcn_if_break", "0", "Intrinsic::amdgcn_if", "Intrinsic::amdgcn_else", "1", "0", "1", "SI", "SI", "SI", "0", "SI", "SI" ]	SIISelLowering103	requiresUniformRegister	AMDGPU	GPU	LLVM	13,718	353	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "Z80TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Z80", "Z80", "1", "0", "MVT::i8", "0U", "Z80::GR8RegClass", "MVT::i16", "0U", "Z80::GR16RegClass", "0u", "0", "MVT::i16", "Z80::BC", "Z80::GR16RegClass", "\"Unexpected type.\"" ]	Z80ISelLowering (2)	getRegForInlineAsmConstraint	Z80	MPU	LLVM	13,719	185	1	[]
[ "<s>", "static", "void", "visium_add_queued_cfa_restore_notes", "(", "rtx", "insn", ")", "{", "rtx", "last", ";", "if", "(", "!", "cfa_restores", ")", "return", ";", "for", "(", "last", "=", "cfa_restores", ";", "XEXP", "(", "last", ",", "1", ")", ";", ...	[ "Add", "queued", "REG_CFA_RESTORE", "notes", "to", "INSN", ",", "if", "any", "." ]	[ "visium", "1", "1", "1" ]	visium	visium_add_queued_cfa_restore_notes	visium	Virtual ISA	GCC	13,720	65	1	[]
[ "<s>", "static", "enum", "aarch64_parse_opt_result", "aarch64_parse_arch", "(", "const", "char", "", "to_parse", ",", "const", "struct", "processor", "", "", "res", ",", "unsigned", "long", "", "isa_flags", ")", "{", "char", "*", "ext", ";", "const", "st...	[ "Parse", "the", "TO_PARSE", "string", "and", "put", "the", "architecture", "struct", "that", "it", "selects", "into", "RES", "and", "the", "architectural", "features", "into", "ISA_FLAGS", ".", "Return", "an", "aarch64_parse_opt_result", "describing", "the", "pars...	[ "aarch64", "1", "0", "0" ]	aarch643	aarch64_parse_arch	aarch64	CPU	GCC	13,721	196	1	[]
[ "<s>", "static", "reg_class_t", "arc_secondary_reload", "(", "bool", "in_p", ",", "rtx", "x", ",", "reg_class_t", "cl", ",", "machine_mode", ",", "secondary_reload_info", "*", ")", "{", "if", "(", "cl", "==", "DOUBLE_REGS", ")", "return", "GENERAL_REGS", ";", ...	[ "For", "ARC", "base", "register", "+", "offset", "addressing", ",", "the", "validity", "of", "the", "address", "is", "mode-dependent", "for", "most", "of", "the", "offset", "range", ",", "as", "the", "offset", "can", "be", "scaled", "by", "the", "access", ...	[ "arc" ]	arc4	arc_secondary_reload	arc	MPU	GCC	13,722	54	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "RISCV", "RISCV", "ISD::OutputArg", "16", "RISCV", "RISCV", "RISCVISD::RET_FLAG", "MVT::Other", "4", "0", "\"Can only return in registers!\"", "1", "0", "RISCVISD::RET_FLAG", "MVT::Other" ]	RISCVISelLowering75	LowerReturn	RISCV	CPU	LLVM	13,723	312	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "XCoreTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "XCore", "XCore", "1", "0", "0U", "XCore::GRRegsRegisterClass" ]	XCoreISelLowering50	getRegForInlineAsmConstraint	XCore	MPU	LLVM	13,724	77	1	[]
[ "<s>", "static", "bool", "r10k_uncached_address_p", "(", "unsigned", "HOST_WIDE_INT", "address", ")", "{", "unsigned", "HOST_WIDE_INT", "upper", ";", "if", "(", "address", "+", "0x60000000", "<", "0x20000000", ")", "return", "true", ";", "if", "(", "Pmode", "=...	[ "Return", "true", "if", "ADDRESS", "is", "known", "to", "be", "an", "uncached", "address", "on", "R10K", "systems", "." ]	[ "mips", "0x60000000", "0x20000000", "40", "0xf9ffff", "0x900000", "0xb80000" ]	mips	r10k_uncached_address_p	mips	CPU	GCC	13,725	59	1	[]
[ "<s>", "void", "expand_fusion_p9_store", "(", "rtx", "*", "operands", ")", "{", "rtx", "tmp_reg", "=", "operands", "[", "0", "]", ";", "rtx", "addis_value", "=", "operands", "[", "1", "]", ";", "rtx", "orig_mem", "=", "operands", "[", "2", "]", ";", ...	[ "During", "the", "peephole2", "pass", ",", "adjust", "and", "expand", "the", "insns", "for", "an", "extended", "fusion", "store", "sequence", ".", "The", "operands", "are", ":", "operands", "[", "0", "]", "register", "set", "with", "addis", "operands", "["...	[ "rs6000", "0", "1", "2", "3", "0", "1", "1", "2" ]	rs60005	expand_fusion_p9_store	rs6000	CPU	GCC	13,726	200	1	[]
[ "<s>", "const", "AArch64RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "AArch64", "AArch64" ]	AArch64InstrInfo (2)	getRegisterInfo	AArch64	CPU	LLVM	13,727	12	1	[]
[ "<s>", "int", "loongarch_load_store_insns", "(", "rtx", "mem", ",", "rtx_insn", "*", "insn", ")", "{", "machine_mode", "mode", ";", "bool", "might_split_p", ";", "rtx", "set", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "mode", "=", "GET_...	[ "Return", "the", "number", "of", "instructions", "needed", "to", "implement", "INSN", ",", "given", "that", "it", "loads", "from", "or", "stores", "to", "MEM", "." ]	[ "loongarch", "0" ]	loongarch	loongarch_load_store_insns	loongarch	CPU	GCC	13,728	95	1	[]
[ "<s>", "static", "unsigned", "rs6000_add_stmt_cost", "(", "void", "", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "wher...	[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]	[ "rs6000", "0", "50" ]	rs60004	rs6000_add_stmt_cost	rs6000	CPU	GCC	13,729	114	1	[]
[ "<s>", "AArch64GenInstrInfo", "::", "MachineOutlinerInstrType", "AArch64InstrInfo", "::", "getOutliningType", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"...	[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::W30", "AArch64::W30", "AArch64::LR", "AArch64::SP", "AArch64::SP", "AArch64::SP", "16", "16" ]	AArch64InstrInfo35	getOutliningType	AArch64	CPU	LLVM	13,730	375	1	[]
[ "<s>", "MCSection", "", "DLXTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "isConstantInSmal...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "DLX", "DLX" ]	DLXTargetObjectFile	getSectionForConstant	DLX	CPU	LLVM	13,731	52	1	[]
[ "<s>", "Function", "", "AMDGPUIntrinsicInfo", "::", "getDeclaration", "(", "Module", "", "M", ",", "unsigned", "IntrID", ",", "Type", "", "", "Tys", ",", "unsigned", "NumTys", ")", "const", "{", "return", "getDeclaration", "(", "M", ",", "IntrID", ",",...	[ "Create", "or", "insert", "an", "LLVM", "Function", "declaration", "for", "an", "intrinsic", ",", "and", "return", "it", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUIntrinsicInfo	getDeclaration	AMDGPU	GPU	LLVM	13,732	39	1	[]
[ "<s>", "rtx", "m32c_libcall_value", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "DFmode", ")", "{", "rtx", "rv", ";", "rv", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "4", ")", ")", ";", "XVECEXP", "(", ...	[ "Implements", "LIBCALL_VALUE", ".", "Most", "values", "are", "returned", "in", "$", "r0", ",", "or", "some", "combination", "of", "registers", "starting", "there", "(", "r2r0", "for", "longs", ",", "r3r1r2r0", "for", "long", "long", ",", "r3r2r1r0", "for", ...	[ "m32c", "4", "0", "0", "0", "0", "1", "2", "0", "2", "4", "0", "3", "6", "2", "1", "0", "0", "0", "2" ]	m32c2	m32c_libcall_value	m32c	MPU	GCC	13,733	221	1	[]
[ "<s>", "const_iterator", "begin", "(", ")", "const", "{", "return", "Seq", ".", "begin", "(", ")", ";", "}", "</s>" ]	[ "Recipe", "iterator", "methods", "." ]	[ "Hexagon" ]	HexagonGenInsert (2)	begin	Hexagon	DSP	LLVM	13,734	14	1	[]
[ "<s>", "static", "void", "bpf_init_builtins", "(", "void", ")", "{", "tree", "ullt", "=", "long_long_unsigned_type_node", ";", "def_builtin", "(", "\"__builtin_bpf_load_byte\"", ",", "BPF_BUILTIN_LOAD_BYTE", ",", "build_function_type_list", "(", "ullt", ",", "ullt", "...	[ "Define", "machine-specific", "built-in", "functions", "." ]	[ "bpf", "\"__builtin_bpf_load_byte\"", "0", "\"__builtin_bpf_load_half\"", "0", "\"__builtin_bpf_load_word\"", "0", "\"__builtin_preserve_access_index\"", "0" ]	bpf	bpf_init_builtins	bpf	Virtual ISA	GCC	13,735	77	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "Selecti...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::OutputArg", "16", "MSP430", "0", "0", "\"Can only return in registers!\"", "1", "MSP430ISD::RET_FLAG", "MVT::Other", "MSP430ISD::RET_FLAG", "MVT::Other" ]	MSP430ISelLowering13	LowerReturn	MSP430	MPU	LLVM	13,736	264	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "", ">", "&", "Created", ")", "const", "{", "AttributeList"...	[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]	[ "X86", "X86", "0", "0", "\"Unexpected divisor!\"", "0", "MVT::i16", "MVT::i32", "MVT::i64", "1", "0", "0", "1ULL", "1", "MVT::i8", "ISD::SETLT", "ISD::ADD", "ISD::SELECT", "ISD::SRA", "MVT::i64", "ISD::SUB" ]	X86ISelLowering151	BuildSDIVPow2	X86	CPU	LLVM	13,737	386	1	[]
[ "<s>", "unsigned", "SNESMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "SNES", "SNES", "32" ]	SNESMCCodeEmitter	getMachineOpValue	SNES	DSP	LLVM	13,738	135	1	[]
[ "<s>", "static", "bool", "rs6000_is_opaque_type", "(", "tree", "type", ")", "{", "return", "(", "type", "==", "opaque_V2SI_type_node", "\|\|", "type", "==", "opaque_V2SF_type_node", "\|\|", "type", "==", "opaque_p_V2SI_type_node", "\|\|", "type", "==", "opaque_V4SI_type_n...	[ "Return", "true", "if", "TYPE", "is", "a", "SPE", "or", "AltiVec", "opaque", "type", "." ]	[ "rs6000" ]	rs60003	rs6000_is_opaque_type	rs6000	CPU	GCC	13,739	28	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "new", "CoalesceFeaturesAndStripAtomics", "(", "&", "getWebAssemblyTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine16	addIRPasses	WebAssembly	Virtual ISA	LLVM	13,740	125	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "WebAssembly" ]	WebAssemblyAsmPrinter	getAnalysisUsage	WebAssembly	Virtual ISA	LLVM	13,741	18	1	[]
[ "<s>", "rtx", "frv_find_base_term", "(", "rtx", "x", ")", "{", "struct", "frv_unspec", "unspec", ";", "if", "(", "frv_const_unspec_p", "(", "x", ",", "&", "unspec", ")", "&&", "frv_small_data_reloc_p", "(", "unspec", ".", "symbol", ",", "unspec", ".", "rel...	[ "Implement", "FIND_BASE_TERM", ".", "See", "whether", "ORIG_X", "represents", "#", "gprel12", "(", "foo", ")", "or", "#", "gotoff12", "(", "foo", ")", "for", "some", "small", "data", "symbol", "foo", ".", "If", "so", ",", "return", "foo", ",", "otherwise...	[ "frv" ]	frv2	frv_find_base_term	frv	VLIW	GCC	13,742	48	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "preservesZeroValueInReg", "(", "const", "MachineInstr", "", "MI", ",", "const", "Register", "NullValueReg", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "!", "MI", "->", "modifiesRegister", ...	[ "Returns", "true", "if", "MI", "'s", "Def", "is", "NullValueReg", ",", "and", "the", "MI", "does", "not", "change", "the", "Zero", "value", "." ]	[ "X86", "X86", "X86::SHR64ri", "X86::SHR32ri", "X86::SHL64ri", "X86::SHL32ri", "0", "1", "\"expected for shift opcode!\"", "0", "1", "X86::MOV32rr", "\"Should be handled above!\"" ]	X86InstrInfo (2)3	preservesZeroValueInReg	X86	CPU	LLVM	13,743	174	1	[]
[ "<s>", "Register", "P2RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "P2", "::", "PTRA", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "P2", "P2", "P2::PTRA" ]	P2RegisterInfo	getFrameRegister	P2	MPU	LLVM	13,744	18	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "PPCInstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "PPCII", ";", "static", "const", "std", "::", ...	[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]	[ "PowerPC", "PPC", "PPC", "\"ppc-plt\"", "\"ppc-pic\"", "\"ppc-pcrel\"" ]	PPCInstrInfo17	getSerializableBitmaskMachineOperandTargetFlags	PowerPC	CPU	LLVM	13,745	66	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "PPCInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetSubtargetInfo", "", "STI", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "static_cast", "<", "const", "PPC...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::MCPU_440", "PPC::MCPU_A2", "PPC::MCPU_E500mc", "PPC::MCPU_E5500", "PPC" ]	PPCInstrInfo31	CreateTargetHazardRecognizer	PowerPC	CPU	LLVM	13,746	102	1	[]
[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "LHSTy", ")", "const", "override", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "MCS51", "MVT::i8" ]	MCS51ISelLowering	getScalarShiftAmountTy	MCS51	MPU	LLVM	13,747	19	1	[]
[ "<s>", "static", "enum", "dispatch_group", "get_mem_group", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_memory", "memory", ";", "if", "(", "INSN_CODE", "(", "insn", ")", "<", "0", ")", "return", "disp_no_group", ";", "memory", "=", "get_attr_memory...	[ "Get", "dispatch", "group", "of", "insn", "." ]	[ "i386", "0" ]	i3864	get_mem_group	i386	CPU	GCC	13,748	64	1	[]
[ "<s>", "void", "neon_split_vcombine", "(", "rtx", "operands", "[", "3", "]", ")", "{", "unsigned", "int", "dest", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ";", "unsigned", "int", "src1", "=", "REGNO", "(", "operands", "[", "1", "]", ")", ...	[ "Split", "operands", "into", "moves", "from", "op", "[", "1", "]", "+", "op", "[", "2", "]", "into", "op", "[", "0", "]", "." ]	[ "arm", "3", "0", "1", "2", "1", "0", "0", "0", "1", "2", "2", "2", "1", "2", "2", "1" ]	arm5	neon_split_vcombine	arm	CPU	GCC	13,749	277	1	[]
[ "<s>", "void", "EmitInstruction", "(", "uint32_t", "Val", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "4", ";", "++", "i", ")", "{", "EmitByte", "(", "Val", "&", "0xff", ",", "OS", ")",...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "AArch64", "0", "4", "0xff", "8" ]	AArch64MCCodeEmitter11	EmitInstruction	AArch64	CPU	LLVM	13,750	42	1	[]
[ "<s>", "const", "char", "", "output_reload_inhi", "(", "rtx", "", "op", ",", "rtx", "clobber_reg", ",", "int", "*", "plen", ")", "{", "output_reload_in_const", "(", "op", ",", "clobber_reg", ",", "plen", ",", "false", ")", ";", "return", "\"\"", ";", ...	[ "Reload", "the", "constant", "OP", "[", "1", "]", "into", "the", "HI", "register", "OP", "[", "0", "]", ".", "CLOBBER_REG", "is", "a", "QI", "clobber", "reg", "needed", "to", "move", "vast", "majority", "of", "consts", "into", "a", "NO_LD_REGS", "regis...	[ "avr", "\"\"" ]	avr	output_reload_inhi	avr	MPU	GCC	13,751	32	1	[]
[ "<s>", "void", "LC3InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "LC3", "LC3", "LC3::STR", "0" ]	LC3InstrInfo	storeRegToStackSlot	LC3	CPU	LLVM	13,752	76	1	[]
[ "<s>", "MachineInstr", "", "X86InstrInfo", "::", "optimizeLoadInstr", "(", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "", "MRI", ",", "unsigned", "&", "FoldAsLoadDefReg", ",", "MachineInstr", "*", "&", "DefMI", ")", "const", "{", "DefMI", ...	[ "optimizeLoadInstr", "-", "Try", "to", "remove", "the", "load", "by", "folding", "it", "to", "a", "register", "operand", "at", "the", "use", "." ]	[ "X86", "X86", "1", "0", "0" ]	X86InstrInfo106	optimizeLoadInstr	X86	CPU	LLVM	13,753	195	1	[]
[ "<s>", "bool", "aarch64_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "GET_MODE_CLASS", "(", "mode2", ")", ")", "return", "true", ";", "if", "(", "aarch64_vector_mo...	[ "Implement", "MODES_TIEABLE_P", ".", "In", "principle", "we", "should", "always", "return", "true", ".", "However", "due", "to", "issues", "with", "register", "allocation", "it", "is", "preferable", "to", "avoid", "tieing", "integer", "scalar", "and", "FP", "s...	[ "aarch64" ]	aarch644	aarch64_modes_tieable_p	aarch64	CPU	GCC	13,754	59	1	[]
[ "<s>", "bool", "MOSInsertCopies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "MOS", "MOS", "MOS::ASL", "MOS::LSR", "MOS::ROL", "MOS::ROR", "MOS::AImag8RegClass", "MOS::IncMB", "MOS::DecMB", "MOS::Anyi8RegClass", "0", "MOS::Imag8RegClass", "MOS::Imag8RegClass", "0" ]	MOSInsertCopies	runOnMachineFunction	MOS	MPU	LLVM	13,755	384	1	[]
[ "<s>", "const", "MipsFrameLowering", "*", "MipsFrameLowering", "::", "create", "(", "const", "MipsSubtarget", "&", "ST", ")", "{", "if", "(", "ST", ".", "inMips16Mode", "(", ")", ")", "return", "llvm", "::", "createMips16FrameLowering", "(", "ST", ")", ";", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsFrameLowering (2)	create	Mips	CPU	LLVM	13,756	38	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "PPCTargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "PowerPC", "PPC", "128" ]	PPCISelLowering109	shouldExpandAtomicRMWInIR	PowerPC	CPU	LLVM	13,757	54	1	[]
[ "<s>", "void", "vms_c_register_includes", "(", "const", "char", "", "sysroot", ",", "const", "char", "", "iprefix", "ATTRIBUTE_UNUSED", ",", "int", "stdinc", ")", "{", "static", "const", "char", "dir_separator_str", "[", "]", "=", "{", "DIR_SEPARATOR", ",", ...	[ "Find", "include", "modules", "in", "the", "include", "path", "." ]	[ "vms", "0", "0", "1", "0" ]	vms-c2	vms_c_register_includes	vms	Virtual ISA	GCC	13,758	212	1	[]
[ "<s>", "MachineBasicBlock", "", "SITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::",...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "AMDGPU", "SI", "AMDGPU::SI_INIT_M0", "SI", "AMDGPU::S_MOV_B32", "AMDGPU::M0", "0", "AMDGPU::GET_GROUPSTATICSIZE", "SI", "SI", "SI", "AMDGPU::S_MOVK_I32", "0", "AMDGPU::SI_INDIRECT_SRC_V1", "AMDGPU::SI_INDIRECT_SRC_V2", "AMDGPU::SI_INDIRECT_SRC_V4", "AMDGPU::SI_INDIRECT_SRC_V8", "A...	SIISelLowering101	EmitInstrWithCustomInserter	AMDGPU	GPU	LLVM	13,759	303	1	[]
[ "<s>", "void", "sparc_flat_expand_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "size", ";", "rtx_insn", "*", "insn", ";", "sparc_leaf_function_p", "=", "optimize", ">", "0", "&&", "crtl", "->", "is_leaf", ";", "size", "=", "sparc_compute_frame_size", "(", ...	[ "Expand", "the", "function", "prologue", ".", "The", "prologue", "is", "responsible", "for", "reserving", "storage", "for", "the", "frame", ",", "saving", "the", "call-saved", "registers", "and", "loading", "the", "GOT", "register", "if", "needed", "." ]	[ "sparc", "0", "0", "0", "4096", "8192", "4096", "1", "4096", "1", "1", "1", "1", "0" ]	sparc	sparc_flat_expand_prologue	sparc	CPU	GCC	13,760	429	1	[]
[ "<s>", "rtx", "s390_function_arg", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "s390_function_arg_float", "(", "mode", ",", "type", ")", ")", "{",...	[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...	[ "s390", "1", "0", "16", "1", "0", "2" ]	s3903	s390_function_arg	s390	MPU	GCC	13,761	132	1	[]
[ "<s>", "static", "void", "ix86_option_override", "(", "void", ")", "{", "opt_pass", "*", "pass_insert_vzeroupper", "=", "make_pass_insert_vzeroupper", "(", "g", ")", ";", "struct", "register_pass_info", "insert_vzeroupper_info", "=", "{", "pass_insert_vzeroupper", ",", ...	[ "Implement", "the", "TARGET_OPTION_OVERRIDE", "hook", "." ]	[ "i386", "\"reload\"", "1" ]	i3864	ix86_option_override	i386	CPU	GCC	13,762	48	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "MachineInstrB...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "X86", "X86", "X86", "X86::SETB_C8r", "X86::SBB8rr", "X86::SETB_C16r", "X86::SBB16rr", "X86::SETB_C32r", "X86::SBB32rr", "X86::SETB_C64r", "X86::SBB64rr", "X86::V_SET0", "X86::FsFLD0SS", "X86::FsFLD0SD", "X86::VXORPSrr", "X86::XORPSrr", "X86::AVX_SET0", "\"AVX not supported\"", "...	X86InstrInfo116	expandPostRAPseudo	X86	CPU	LLVM	13,763	252	1	[]
[ "<s>", "bool", "MipsSERegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "Mips", "Mips" ]	MipsSERegisterInfo (2)	requiresFrameIndexScavenging	Mips	CPU	LLVM	13,764	16	1	[]
[ "<s>", "void", "WebAssemblyTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "", "ORE", ")", "const", "{", "for", "(", "B...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "WebAssembly", "WebAssembly", "30", "0", "0", "2" ]	WebAssemblyTargetTransformInfo17	getUnrollingPreferences	WebAssembly	Virtual ISA	LLVM	13,765	131	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "isNumRegsMajorCostOfLSR", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "LSR", "major", "cost", "is", "number", "of", "registers", "." ]	[ "PowerPC", "PPC" ]	PPCTargetTransformInfo1	isNumRegsMajorCostOfLSR	PowerPC	CPU	LLVM	13,766	11	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "AArch64TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "V...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering104	getSingleConstraintMatchWeight	AArch64	CPU	LLVM	13,767	113	1	[]
[ "<s>", "const", "char", "*", "XtensaTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "return", "\"unknown\"", ";", "}", "</s>" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Xtensa", "Xtensa", "\"unknown\"" ]	XtensaISelLowering1	getTargetNodeName	Xtensa	MPU	LLVM	13,768	16	1	[]
[ "<s>", "static", "int", "sh_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "srcclass", ",", "reg_class_t", "dstclass", ")", "{", "if", "(", "dstclass", "==", "T_REGS", "\|\|", "dstclass", "==", "PR_REGS", ")", "return", "10", ";", "if", ...	[ "If", "SECONDARY", "*", "_RELOAD_CLASS", "says", "something", "about", "the", "src/dst", "pair", ",", "regclass", "uses", "this", "information", ".", "Hence", ",", "the", "general", "register", "<", "-", ">", "floating", "point", "register", "information", "he...	[ "sh", "10", "4", "4", "10", "7", "9", "40", "0", "8", "12", "7", "8U", "5", "7", "4", "2", "7", "8U", "7", "2", "3", "4U" ]	sh1	sh_register_move_cost	sh	CPU	GCC	13,769	367	1	[]
[ "<s>", "bool", "AMDGPUAnnotateUniformValues", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC" ]	AMDGPUAnnotateUniformValues21	runOnFunction	AMDGPU	GPU	LLVM	13,770	86	1	[]
[ "<s>", "unsigned", "PPCFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "C...	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]	[ "PowerPC", "PPC", "0", "PPC", "PPC", "PPC", "MVT::i1", "0" ]	PPCFastISel (2)	fastMaterializeConstant	PowerPC	CPU	LLVM	13,771	131	1	[]
[ "<s>", "unsigned", "MBlazeInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "MBlaze", "::", "SWI", ")", "{", "if", "(", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "MBlaze", "MBlaze", "MBlaze::SWI", "1", "2", "2", "1", "0", "0" ]	MBlazeInstrInfo1	isStoreToStackSlot	MBlaze	MPU	LLVM	13,772	101	1	[]
[ "<s>", "const", "char", "", "i386_pe_strip_name_encoding_full", "(", "const", "char", "", "str", ")", "{", "const", "char", "", "p", ";", "const", "char", "", "name", "=", "default_strip_name_encoding", "(", "str", ")", ";", "if", "(", "*", "name", "...	[ "Also", "strip", "the", "fastcall", "prefix", "and", "stdcall", "suffix", "." ]	[ "i386" ]	winnt	i386_pe_strip_name_encoding_full	i386	CPU	GCC	13,773	63	1	[]
[ "<s>", "bool", "MipsFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "STI", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Mips", "Mips" ]	MipsFrameLowering (2)	hasFP	Mips	CPU	LLVM	13,774	68	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "\"e-m:o-i64:64-i128:128-n32:64-S128\"", "\"e-m:e-i64:64-i128:128-n32:64-S128\"", "\"E-m:e-i64:64-i128:128-n32:64-S128\"" ]	AArch64Subtarget35	AArch64Subtarget	AArch64	CPU	LLVM	13,775	129	1	[]
[ "<s>", "bool", "SystemZPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSystemZElimComparePass", "(", "getSystemZTargetMachine", "(", ")", ")", ")", ";", "addP...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine (2)	addPreEmitPass	SystemZ	CPU	LLVM	13,776	41	1	[]
[ "<s>", "bool", "ARMConstantPoolSymbol", "::", "hasSameValue", "(", "ARMConstantPoolValue", "", "ACPV", ")", "{", "const", "ARMConstantPoolSymbol", "", "ACPS", "=", "dyn_cast", "<", "ARMConstantPoolSymbol", ">", "(", "ACPV", ")", ";", "return", "ACPS", "&&", "C...	[ "hasSameValue", "-", "Return", "true", "if", "this", "ARM", "constpool", "value", "can", "share", "the", "same", "constantpool", "entry", "as", "another", "ARM", "constpool", "value", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMConstantPoolValue24	hasSameValue	ARM	CPU	LLVM	13,777	43	1	[]
[ "<s>", "MCFixupKindInfo", "const", "&", "MCS51AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "MCS51", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_32\"", ",", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "MCS51", "MCS51", "MCS51::NumTargetFixupKinds", "\"fixup_32\"", "0", "32", "0", "\"fixup_7_pcrel\"", "3", "7", "\"fixup_13_pcrel\"", "0", "12", "\"fixup_16\"", "0", "16", "0", "\"fixup_16_pm\"", "0", "16", "0", "\"fixup_ldi\"", "0", "8", "0", "\"fixup_lo8_ldi\"", ...	MCS51AsmBackend	getFixupKindInfo	MCS51	MPU	LLVM	13,778	418	1	[]
[ "<s>", "static", "void", "sparc_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "tree", "type", "=", "arg", ".",...	[ "Handle", "the", "TARGET_FUNCTION_ARG_ADVANCE", "hook", ".", "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "TYPE", "is", "null", "for", "libcalls", "where", "that", ...	[ "sparc", "0" ]	sparc	sparc_function_arg_advance	sparc	CPU	GCC	13,779	149	1	[]
[ "<s>", "static", "rtx", "tilepro_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", "&&", "symbolic_operand", "(", "x", ",",...	[ "Implement", "TARGET_LEGITIMIZE_ADDRESS", "." ]	[ "tilepro", "0" ]	tilepro	tilepro_legitimize_address	tilepro	VLIW	GCC	13,780	66	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "PPCRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC::F8RCRegClass", "PPC::VSFRCRegClass", "PPC::VRRCRegClass", "PPC::VSRCRegClass" ]	PPCRegisterInfo15	getLargestLegalSuperClass	PowerPC	CPU	LLVM	13,781	85	1	[]
[ "<s>", "unsigned", "SystemZTTIImpl", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", ...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "SystemZ", "SystemZ", "Intrinsic::ID", "0", "64", "Intrinsic::sadd_with_overflow", "Intrinsic::uadd_with_overflow", "Intrinsic::ssub_with_overflow", "Intrinsic::usub_with_overflow", "1", "64", "32", "32", "Intrinsic::smul_with_overflow", "Intrinsic::umul_with_overflow", "1", "64", ...	SystemZTargetTransformInfo3	getIntImmCost	SystemZ	CPU	LLVM	13,782	300	1	[]
[ "<s>", "void", "BPFAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "if", "("...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "BPF", "BPF", "0", "4", "8", "0", "1", "8", "8", "8", "2", "0xFF", "3", "8", "2", "8", "3", "0xFF" ]	BPFAsmBackend2	applyFixup	BPF	Virtual ISA	LLVM	13,783	242	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "Hexagon" ]	HexagonAsmParser (2)	getEndLoc	Hexagon	DSP	LLVM	13,784	10	1	[]
[ "<s>", "int", "ix86_atom_sched_reorder", "(", "FILE", "", "dump", ",", "int", "sched_verbose", ",", "rtx_insn", "", "", "ready", ",", "int", "", "pn_ready", ",", "int", "clock_var", ")", "{", "int", "issue_rate", "=", "-", "1", ";", "int", "n_ready",...	[ "Perform", "possible", "reodering", "of", "ready", "list", "for", "Atom/Silvermont", "only", ".", "Return", "issue", "rate", "." ]	[ "i386", "1", "1", "1", "0", "1", "\";;\\tatom sched_reorder: put %d insn on top\\n\"", "1", "1", "1", "0", "1", "\";;\\tslm sched_reorder: swap %d and %d insns\\n\"", "1", "2", "1", "1", "2", "2" ]	x86-tune-sched-atom	ix86_atom_sched_reorder	i386	CPU	GCC	13,785	267	1	[]
[ "<s>", "static", "bool", "unspec_caller_rtx_p", "(", "rtx", "pat", ")", "{", "rtx", "base", ",", "offset", ";", "int", "i", ";", "split_const", "(", "pat", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==...	[ "Check", "if", "PAT", "includes", "UNSPEC_CALLER", "unspec", "pattern", "." ]	[ "sh", "1", "0", "0", "0" ]	sh4	unspec_caller_rtx_p	sh	CPU	GCC	13,786	91	1	[]
[ "<s>", "Register", "(", ")", "{", "ARMTargetMachine", "::", "registerAsmPrinter", "(", "createARMCodePrinterPass", ")", ";", "}", "</s>" ]	[ "Base", "register", "." ]	[ "ARM", "ARM", "ARM" ]	ARMAsmPrinter31	Register	ARM	CPU	LLVM	13,787	12	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "getZero", "(", "const", "SDLoc", "&", "dl", ",", "MVT", "Ty", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "{", "assert", "(", "Ty", ".", "isInt...	[ "Return", "a", "SCEV", "for", "the", "constant", "0", "of", "a", "specific", "type", "." ]	[ "Hexagon", "Hexagon", "\"Only integer vectors are supported here\"", "64", "0", "MVT::getIntegerVT", "ISD::SPLAT_VECTOR", "MVT::i32", "0", "0.0", "\"Invalid type for zero\"" ]	HexagonISelLowering100	getZero	Hexagon	DSP	LLVM	13,788	150	1	[]
[ "<s>", "bool", "microblaze_expand_block_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "length", ",", "rtx", "align_rtx", ")", "{", "if", "(", "GET_CODE", "(", "length", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "bytes", "=", "INTVAL", ...	[ "Expand", "a", "movmemsi", "instruction", "." ]	[ "microblaze", "0", "2" ]	microblaze2	microblaze_expand_block_move	microblaze	MPU	GCC	13,789	149	1	[]
[ "<s>", "const", "HexagonRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo (2)1	getRegisterInfo	Hexagon	DSP	LLVM	13,790	12	1	[]
[ "<s>", "tree", "ix86_handle_shared_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "VAR_DECL", ")", "{", "warning", "("...	[ "Handle", "a", "``", "shared", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "i386", "\"%qE attribute only applies to variables\"" ]	winnt	ix86_handle_shared_attribute	i386	CPU	GCC	13,791	49	1	[]
[ "<s>", "static", "void", "sparc_add_gc_roots", "(", ")", "{", "ggc_add_rtx_root", "(", "&", "sparc_compare_op0", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "sparc_compare_op1", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "global_offset_table", ",", ...	[ "Called", "to", "register", "all", "of", "our", "global", "variables", "with", "the", "garbage", "collector", "." ]	[ "sparc", "1", "1", "1", "1", "1", "1", "0" ]	sparc2	sparc_add_gc_roots	sparc	CPU	GCC	13,792	76	1	[]
[ "<s>", "const", "unsigned", "*", "PPCRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", "CSR...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCRegisterInfo25	getCallPreservedMask	PowerPC	CPU	LLVM	13,793	45	1	[]
[ "<s>", "bool", "HexagonHazardRecognizer", "::", "ShouldPreferAnother", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "PrefVectorStoreNew", "!=", "nullptr", "&&", "PrefVectorStoreNew", "!=", "SU", ")", "return", "true", ";", "if", "(", "UsesLoad", "&&", "SU", ...	[ "ShouldPreferAnother", "-", "This", "callback", "may", "be", "invoked", "if", "getHazardType", "returns", "NoHazard", "." ]	[ "Hexagon", "Hexagon" ]	HexagonHazardRecognizer	ShouldPreferAnother	Hexagon	DSP	LLVM	13,794	67	1	[]
[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "HexagonISD", "::", "CONST32", ":", "return", "\"Hex...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Hexagon", "Hexagon", "0", "HexagonISD::CONST32", "\"HexagonISD::CONST32\"", "HexagonISD::CONST32_GP", "\"HexagonISD::CONST32_GP\"", "HexagonISD::CONST32_Int_Real", "\"HexagonISD::CONST32_Int_Real\"", "HexagonISD::ADJDYNALLOC", "\"HexagonISD::ADJDYNALLOC\"", "HexagonISD::CMPICC", "\"HexagonI...	HexagonISelLowering3	getTargetNodeName	Hexagon	DSP	LLVM	13,795	168	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "AVR" ]	AVRAsmParser10	isReg	AVR	MPU	LLVM	13,796	13	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getPPCSubtarget", "(", ")", ".", "hasVSX", "(", ")", ")", "addPass", "(", "createPPCVSXCopyCleanupPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeG...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine52	addPreSched2	PowerPC	CPU	LLVM	13,797	44	1	[]
[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::isVI" ]	SIPeepholeSDWA2	runOnMachineFunction	AMDGPU	GPU	LLVM	13,798	206	1	[]
[ "<s>", "void", "SPURegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "co...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "CellSPU", "SPU", "SPU", "SPU::RET", "\"Can only insert epilog into returning blocks\"", "0xf", "0", "\"SPURegisterInfo::emitEpilogue: FrameSize not aligned\"", "16", "SPU", "10", "SPU::LQDr128", "SPU::R0", "SPU::R1", "SPU::AIr32", "SPU::R1", "SPU::R1", "1", "16", "1", "1", ...	SPURegisterInfo3	emitEpilogue	CellSPU	MPU	LLVM	13,799	442	1	[]

[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "Bi...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::APSR_NZCV", "ARM::R9", "ARM::D31", "ARM::D16", "15", "0", "16", "ARM::D16", "ARM::GPRPairRegClass" ]

ARMBaseRegisterInfo37

getReservedRegs

ARM

CPU

LLVM

13,700

253

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isReassocProfitable", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "N0", ",", "SDValue", "N1", ")", "const", "{", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "unsigned", ...

[ "Control", "the", "following", "reassociation", "of", "operands", ":", "(", "op", "(", "op", "x", ",", "c1", ")", ",", "y", ")", "-", ">", "(", "op", "(", "op", "x", ",", "y", ")", ",", "c1", ")", "where", "N0", "is", "(", "op", "x", ",", "...

[ "AArch64", "AArch64", "Intrinsic::aarch64_neon_umull", "AArch64ISD::UMULL", "Intrinsic::aarch64_neon_smull", "AArch64ISD::SMULL", "ISD::ADD" ]

AArch64ISelLowering87

isReassocProfitable

AArch64

CPU

LLVM

13,701

90

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "AArch64" ]

AArch64AsmParser13

getEndLoc

AArch64

CPU

LLVM

13,702

10

1

[]

[ "<s>", "int", "insvdi_rshift_rlwimi_p", "(", "rtx", "sizeop", ",", "rtx", "startop", ",", "rtx", "shiftop", ")", "{", "if", "(", "INTVAL", "(", "startop", ")", "<", "64", "&&", "INTVAL", "(", "startop", ")", ">", "32", "&&", "(", "INTVAL", "(", "size...

[ "Return", "1", "if", "operands", "will", "generate", "a", "valid", "arguments", "to", "rlwimiinstruction", "for", "insert", "with", "right", "shift", "in", "64-bit", "mode", ".", "The", "mask", "maynot", "start", "on", "the", "first", "bit", "or", "stop", ...

[ "rs6000", "64", "32", "64", "33", "96", "64", "64", "63", "1", "0" ]

rs60003

insvdi_rshift_rlwimi_p

rs6000

CPU

GCC

13,703

120

1

[]

[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]

[ "XNCM", "MVT::i8" ]

XNCMISelLowering

getShiftAmountTy

XNCM

CPU

LLVM

13,704

15

1

[]

[ "<s>", "bool", "msp430_use_f5_series_hwmult", "(", "void", ")", "{", "static", "const", "char", "*", "cached_match", "=", "NULL", ";", "static", "bool", "cached_result", ";", "if", "(", "msp430_hwmult_type", "==", "F5SERIES", ")", "return", "true", ";", "if", ...

[ "Returns", "true", "if", "the", "current", "MCU", "supports", "an", "F5xxx", "series", "hardware", "multiper", "." ]

[ "msp430", "\"msp430f5\"", "8", "0", "\"msp430fr5\"", "9", "0", "\"msp430f6\"", "8", "0", "0", "8" ]

msp4303

msp430_use_f5_series_hwmult

msp430

MPU

GCC

13,705

157

1

[]

[ "<s>", "unsigned", "int", "fr30_compute_frame_size", "(", "int", "from_reg", ",", "int", "to_reg", ")", "{", "int", "regno", ";", "unsigned", "int", "return_value", ";", "unsigned", "int", "var_size", ";", "unsigned", "int", "args_size", ";", "unsigned", "int"...

[ "Returns", "the", "number", "of", "bytes", "offset", "between", "FROM_REG", "and", "TO_REG", "for", "the", "current", "function", ".", "As", "a", "side", "effect", "it", "fills", "in", "the", "current_frame_info", "structure", ",", "if", "the", "data", "is",...

[ "fr30", "0", "0", "0", "1", "0" ]

fr303

fr30_compute_frame_size

fr30

DSP

GCC

13,706

212

1

[]

[ "<s>", "MachineBasicBlock", "*", "SITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "*", "MI", ";", "const", "SIInstrInfo...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "R600", "SI", "SI", "SI", "0", "0", "1", "1", "2", "0", "0", "SI", "SI", "0" ]

SIISelLowering127

EmitInstrWithCustomInserter

R600

GPU

LLVM

13,707

289

1

[]

[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "if", "(", "!", "X86ScalarizeAMX", ")", "return", "false", ";", "TargetMachine", "*", "TM", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ".", "getTM", "<...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "X86", "X86", "X86" ]

X86LowerAMXIntrinsics

runOnFunction

X86

CPU

LLVM

13,708

143

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...

[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "MVT::v4f64", "MVT::v4f32", "ISD::PRE_INC", "ISD::PRE_INC", "MVT::i64", "4", "4", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]

PPCISelLowering146

getPreIndexedAddressParts

PowerPC

CPU

LLVM

13,709

463

1

[]

[ "<s>", "SDNode", "*", "MBlazeDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Node",...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "MBlaze", "MBlaze", "ISD::GLOBAL_OFFSET_TABLE", "ISD::FrameIndex", "0", "MVT::i32", "0", "MBlaze::ADDIK", "MBlazeISD::JmpLink", "0", "1", "MBlaze::R20", "MVT::i32", "0", "0", "MBlaze::R15", "MVT::i32", "MBlaze::LW", "MVT::i32", "MVT::Other", "3", "0", "1", "MBlaze::BRLI...

MBlazeISelDAGToDAG3

Select

MBlaze

MPU

LLVM

13,710

492

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "XCore" ]

XCoreSubtarget14

getDataLayout

XCore

MPU

LLVM

13,711

14

1

[]

[ "<s>", "static", "bool", "aarch64_vect_float_const_representable_p", "(", "rtx", "x", ")", "{", "rtx", "elt", ";", "return", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_VECTOR_FLOAT", "&&", "const_vec_duplicate_p", "(", "x", ",", "&...

[ "Return", "true", "iff", "x", "is", "a", "uniform", "vector", "of", "floating-point", "constants", ",", "and", "the", "constant", "can", "be", "represented", "in", "quarter-precision", "form", ".", "Note", ",", "as", "aarch64_float_const_representable", "rejects",...

[ "aarch64" ]

aarch643

aarch64_vect_float_const_representable_p

aarch64

CPU

GCC

13,712

38

1

[]

[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorIn...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0U", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"Unexpected match type\"" ]

SystemZAsmParser10

MatchAndEmitInstruction

SystemZ

CPU

LLVM

13,713

252

1

[]

[ "<s>", "static", "int", "ix86_mode_entry", "(", "int", "entity", ")", "{", "switch", "(", "entity", ")", "{", "case", "X86_DIRFLAG", ":", "return", "ix86_dirflag_mode_entry", "(", ")", ";", "case", "AVX_U128", ":", "return", "ix86_avx_u128_mode_entry", "(", ")...

[ "Return", "a", "mode", "that", "ENTITY", "is", "assumed", "to", "be", "switched", "to", "at", "function", "entry", "." ]

[ "i386" ]

i3868

ix86_mode_entry

i386

CPU

GCC

13,714

49

1

[]

[ "<s>", "static", "unsigned", "parse_field", "(", "const", "std", "::", "string", "&", "field", ")", "{", "const", "char", "*", "rest", "=", "strchr", "(", "field", ".", "c_str", "(", ")", ",", "':'", ")", ";", "if", "(", "rest", "==", "NULL", ")", ...

[ "Returns", "the", "hex", "integer", "that", "is", "after", "'", ":", "'", "for", "the", "FIELD", ".", "Returns", "-1", "is", "returned", "if", "there", "was", "problem", "parsing", "the", "integer", "." ]

[ "aarch64", "1", "1", "16", "1", "1" ]

driver-aarch641

parse_field

aarch64

CPU

GCC

13,715

73

1

[]

[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "REG_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "\"0(%s)\"", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "else", "...

[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]

[ "rs6000", "\"0(%s)\"", "\"@%s(%s)\"", "0", "1", "0", "0", "\"%s,%s\"", "1", "0", "\"%s,%s\"", "0", "1", "0", "1", "\"(%s)\"", "1", "0", "0", "1", "\"lo16(\"", "1", "\")(%s)\"", "0", "0", "1", "1", "\"@l(%s)\"", "0", "\"@l(%s)\"", "0", "\"(%s)\"", "0", ...

rs60007

print_operand_address

rs6000

CPU

GCC

13,716

496

1

[]

[ "<s>", "static", "inline", "void", "aarch64_add_sp", "(", "rtx", "temp1", ",", "rtx", "temp2", ",", "poly_int64", "delta", ",", "bool", "emit_move_imm", ")", "{", "aarch64_add_offset", "(", "Pmode", ",", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "delta...

[ "Add", "DELTA", "to", "the", "stack", "pointer", ",", "marking", "the", "instructions", "frame-related", ".", "TEMP1", "is", "available", "as", "a", "temporary", "if", "nonnull", ".", "EMIT_MOVE_IMM", "is", "false", "if", "TEMP1", "already", "contains", "abs",...

[ "aarch64" ]

aarch64

aarch64_add_sp

aarch64

CPU

GCC

13,717

38

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "requiresUniformRegister", "(", "MachineFunction", "&", "MF", ",", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", ...

[ "Allows", "target", "to", "decide", "about", "the", "register", "class", "of", "the", "specific", "value", "that", "is", "live", "outside", "the", "defining", "block", "." ]

[ "AMDGPU", "SI", "Intrinsic::amdgcn_if_break", "0", "Intrinsic::amdgcn_if", "Intrinsic::amdgcn_else", "1", "0", "1", "SI", "SI", "SI", "0", "SI", "SI" ]

SIISelLowering103

requiresUniformRegister

AMDGPU

GPU

LLVM

13,718

353

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "Z80TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Z80", "Z80", "1", "0", "MVT::i8", "0U", "Z80::GR8RegClass", "MVT::i16", "0U", "Z80::GR16RegClass", "0u", "0", "MVT::i16", "Z80::BC", "Z80::GR16RegClass", "\"Unexpected type.\"" ]

Z80ISelLowering (2)

getRegForInlineAsmConstraint

Z80

MPU

LLVM

13,719

185

1

[]

[ "<s>", "static", "void", "visium_add_queued_cfa_restore_notes", "(", "rtx", "insn", ")", "{", "rtx", "last", ";", "if", "(", "!", "cfa_restores", ")", "return", ";", "for", "(", "last", "=", "cfa_restores", ";", "XEXP", "(", "last", ",", "1", ")", ";", ...

[ "Add", "queued", "REG_CFA_RESTORE", "notes", "to", "INSN", ",", "if", "any", "." ]

[ "visium", "1", "1", "1" ]

visium

visium_add_queued_cfa_restore_notes

visium

Virtual ISA

GCC

13,720

65

1

[]

[ "<s>", "static", "enum", "aarch64_parse_opt_result", "aarch64_parse_arch", "(", "const", "char", "*", "to_parse", ",", "const", "struct", "processor", "*", "*", "res", ",", "unsigned", "long", "*", "isa_flags", ")", "{", "char", "*", "ext", ";", "const", "st...

[ "Parse", "the", "TO_PARSE", "string", "and", "put", "the", "architecture", "struct", "that", "it", "selects", "into", "RES", "and", "the", "architectural", "features", "into", "ISA_FLAGS", ".", "Return", "an", "aarch64_parse_opt_result", "describing", "the", "pars...

[ "aarch64", "1", "0", "0" ]

aarch643

aarch64_parse_arch

aarch64

CPU

GCC

13,721

196

1

[]

[ "<s>", "static", "reg_class_t", "arc_secondary_reload", "(", "bool", "in_p", ",", "rtx", "x", ",", "reg_class_t", "cl", ",", "machine_mode", ",", "secondary_reload_info", "*", ")", "{", "if", "(", "cl", "==", "DOUBLE_REGS", ")", "return", "GENERAL_REGS", ";", ...

[ "For", "ARC", "base", "register", "+", "offset", "addressing", ",", "the", "validity", "of", "the", "address", "is", "mode-dependent", "for", "most", "of", "the", "offset", "range", ",", "as", "the", "offset", "can", "be", "scaled", "by", "the", "access", ...

[ "arc" ]

arc4

arc_secondary_reload

arc

MPU

GCC

13,722

54

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "RISCV", "RISCV", "ISD::OutputArg", "16", "RISCV", "RISCV", "RISCVISD::RET_FLAG", "MVT::Other", "4", "0", "\"Can only return in registers!\"", "1", "0", "RISCVISD::RET_FLAG", "MVT::Other" ]

RISCVISelLowering75

LowerReturn

RISCV

CPU

LLVM

13,723

312

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "XCoreTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "XCore", "XCore", "1", "0", "0U", "XCore::GRRegsRegisterClass" ]

XCoreISelLowering50

getRegForInlineAsmConstraint

XCore

MPU

LLVM

13,724

77

1

[]

[ "<s>", "static", "bool", "r10k_uncached_address_p", "(", "unsigned", "HOST_WIDE_INT", "address", ")", "{", "unsigned", "HOST_WIDE_INT", "upper", ";", "if", "(", "address", "+", "0x60000000", "<", "0x20000000", ")", "return", "true", ";", "if", "(", "Pmode", "=...

[ "Return", "true", "if", "ADDRESS", "is", "known", "to", "be", "an", "uncached", "address", "on", "R10K", "systems", "." ]

[ "mips", "0x60000000", "0x20000000", "40", "0xf9ffff", "0x900000", "0xb80000" ]

mips

r10k_uncached_address_p

mips

CPU

GCC

13,725

59

1

[]

[ "<s>", "void", "expand_fusion_p9_store", "(", "rtx", "*", "operands", ")", "{", "rtx", "tmp_reg", "=", "operands", "[", "0", "]", ";", "rtx", "addis_value", "=", "operands", "[", "1", "]", ";", "rtx", "orig_mem", "=", "operands", "[", "2", "]", ";", ...

[ "During", "the", "peephole2", "pass", ",", "adjust", "and", "expand", "the", "insns", "for", "an", "extended", "fusion", "store", "sequence", ".", "The", "operands", "are", ":", "operands", "[", "0", "]", "register", "set", "with", "addis", "operands", "["...

[ "rs6000", "0", "1", "2", "3", "0", "1", "1", "2" ]

rs60005

expand_fusion_p9_store

rs6000

CPU

GCC

13,726

200

1

[]

[ "<s>", "const", "AArch64RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "AArch64", "AArch64" ]

AArch64InstrInfo (2)

getRegisterInfo

AArch64

CPU

LLVM

13,727

12

1

[]

[ "<s>", "int", "loongarch_load_store_insns", "(", "rtx", "mem", ",", "rtx_insn", "*", "insn", ")", "{", "machine_mode", "mode", ";", "bool", "might_split_p", ";", "rtx", "set", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "mode", "=", "GET_...

[ "Return", "the", "number", "of", "instructions", "needed", "to", "implement", "INSN", ",", "given", "that", "it", "loads", "from", "or", "stores", "to", "MEM", "." ]

[ "loongarch", "0" ]

loongarch

loongarch_load_store_insns

loongarch

CPU

GCC

13,728

95

1

[]

[ "<s>", "static", "unsigned", "rs6000_add_stmt_cost", "(", "void", "*", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "*", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "wher...

[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]

[ "rs6000", "0", "50" ]

rs60004

rs6000_add_stmt_cost

rs6000

CPU

GCC

13,729

114

1

[]

[ "<s>", "AArch64GenInstrInfo", "::", "MachineOutlinerInstrType", "AArch64InstrInfo", "::", "getOutliningType", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"...

[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::W30", "AArch64::W30", "AArch64::LR", "AArch64::SP", "AArch64::SP", "AArch64::SP", "16", "16" ]

AArch64InstrInfo35

getOutliningType

AArch64

CPU

LLVM

13,730

375

1

[]

[ "<s>", "MCSection", "*", "DLXTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "isConstantInSmal...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "DLX", "DLX" ]

DLXTargetObjectFile

getSectionForConstant

DLX

CPU

LLVM

13,731

52

1

[]

[ "<s>", "Function", "*", "AMDGPUIntrinsicInfo", "::", "getDeclaration", "(", "Module", "*", "M", ",", "unsigned", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "NumTys", ")", "const", "{", "return", "getDeclaration", "(", "M", ",", "IntrID", ",",...

[ "Create", "or", "insert", "an", "LLVM", "Function", "declaration", "for", "an", "intrinsic", ",", "and", "return", "it", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUIntrinsicInfo

getDeclaration

AMDGPU

GPU

LLVM

13,732

39

1

[]

[ "<s>", "rtx", "m32c_libcall_value", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "DFmode", ")", "{", "rtx", "rv", ";", "rv", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "4", ")", ")", ";", "XVECEXP", "(", ...

[ "Implements", "LIBCALL_VALUE", ".", "Most", "values", "are", "returned", "in", "$", "r0", ",", "or", "some", "combination", "of", "registers", "starting", "there", "(", "r2r0", "for", "longs", ",", "r3r1r2r0", "for", "long", "long", ",", "r3r2r1r0", "for", ...

[ "m32c", "4", "0", "0", "0", "0", "1", "2", "0", "2", "4", "0", "3", "6", "2", "1", "0", "0", "0", "2" ]

m32c2

m32c_libcall_value

m32c

MPU

GCC

13,733

221

1

[]

[ "<s>", "const_iterator", "begin", "(", ")", "const", "{", "return", "Seq", ".", "begin", "(", ")", ";", "}", "</s>" ]

[ "Recipe", "iterator", "methods", "." ]

[ "Hexagon" ]

HexagonGenInsert (2)

begin

Hexagon

DSP

LLVM

13,734

14

1

[]

[ "<s>", "static", "void", "bpf_init_builtins", "(", "void", ")", "{", "tree", "ullt", "=", "long_long_unsigned_type_node", ";", "def_builtin", "(", "\"__builtin_bpf_load_byte\"", ",", "BPF_BUILTIN_LOAD_BYTE", ",", "build_function_type_list", "(", "ullt", ",", "ullt", "...

[ "Define", "machine-specific", "built-in", "functions", "." ]

[ "bpf", "\"__builtin_bpf_load_byte\"", "0", "\"__builtin_bpf_load_half\"", "0", "\"__builtin_bpf_load_word\"", "0", "\"__builtin_preserve_access_index\"", "0" ]

bpf

bpf_init_builtins

bpf

Virtual ISA

GCC

13,735

77

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "Selecti...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::OutputArg", "16", "MSP430", "0", "0", "\"Can only return in registers!\"", "1", "MSP430ISD::RET_FLAG", "MVT::Other", "MSP430ISD::RET_FLAG", "MVT::Other" ]

MSP430ISelLowering13

LowerReturn

MSP430

MPU

LLVM

13,736

264

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "Created", ")", "const", "{", "AttributeList"...

[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]

[ "X86", "X86", "0", "0", "\"Unexpected divisor!\"", "0", "MVT::i16", "MVT::i32", "MVT::i64", "1", "0", "0", "1ULL", "1", "MVT::i8", "ISD::SETLT", "ISD::ADD", "ISD::SELECT", "ISD::SRA", "MVT::i64", "ISD::SUB" ]

X86ISelLowering151

BuildSDIVPow2

X86

CPU

LLVM

13,737

386

1

[]

[ "<s>", "unsigned", "SNESMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "SNES", "SNES", "32" ]

SNESMCCodeEmitter

getMachineOpValue

SNES

DSP

LLVM

13,738

135

1

[]

[ "<s>", "static", "bool", "rs6000_is_opaque_type", "(", "tree", "type", ")", "{", "return", "(", "type", "==", "opaque_V2SI_type_node", "||", "type", "==", "opaque_V2SF_type_node", "||", "type", "==", "opaque_p_V2SI_type_node", "||", "type", "==", "opaque_V4SI_type_n...

[ "Return", "true", "if", "TYPE", "is", "a", "SPE", "or", "AltiVec", "opaque", "type", "." ]

[ "rs6000" ]

rs60003

rs6000_is_opaque_type

rs6000

CPU

GCC

13,739

28

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "new", "CoalesceFeaturesAndStripAtomics", "(", "&", "getWebAssemblyTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine16

addIRPasses

WebAssembly

Virtual ISA

LLVM

13,740

125

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "WebAssembly" ]

WebAssemblyAsmPrinter

getAnalysisUsage

WebAssembly

Virtual ISA

LLVM

13,741

18

1

[]

[ "<s>", "rtx", "frv_find_base_term", "(", "rtx", "x", ")", "{", "struct", "frv_unspec", "unspec", ";", "if", "(", "frv_const_unspec_p", "(", "x", ",", "&", "unspec", ")", "&&", "frv_small_data_reloc_p", "(", "unspec", ".", "symbol", ",", "unspec", ".", "rel...

[ "Implement", "FIND_BASE_TERM", ".", "See", "whether", "ORIG_X", "represents", "#", "gprel12", "(", "foo", ")", "or", "#", "gotoff12", "(", "foo", ")", "for", "some", "small", "data", "symbol", "foo", ".", "If", "so", ",", "return", "foo", ",", "otherwise...

[ "frv" ]

frv2

frv_find_base_term

frv

VLIW

GCC

13,742

48

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "preservesZeroValueInReg", "(", "const", "MachineInstr", "*", "MI", ",", "const", "Register", "NullValueReg", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "MI", "->", "modifiesRegister", ...

[ "Returns", "true", "if", "MI", "'s", "Def", "is", "NullValueReg", ",", "and", "the", "MI", "does", "not", "change", "the", "Zero", "value", "." ]

[ "X86", "X86", "X86::SHR64ri", "X86::SHR32ri", "X86::SHL64ri", "X86::SHL32ri", "0", "1", "\"expected for shift opcode!\"", "0", "1", "X86::MOV32rr", "\"Should be handled above!\"" ]

X86InstrInfo (2)3

preservesZeroValueInReg

X86

CPU

LLVM

13,743

174

1

[]

[ "<s>", "Register", "P2RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "P2", "::", "PTRA", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "P2", "P2", "P2::PTRA" ]

P2RegisterInfo

getFrameRegister

P2

MPU

LLVM

13,744

18

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "PPCInstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "PPCII", ";", "static", "const", "std", "::", ...

[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]

[ "PowerPC", "PPC", "PPC", "\"ppc-plt\"", "\"ppc-pic\"", "\"ppc-pcrel\"" ]

PPCInstrInfo17

getSerializableBitmaskMachineOperandTargetFlags

PowerPC

CPU

LLVM

13,745

66

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "PPCInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetSubtargetInfo", "*", "STI", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "static_cast", "<", "const", "PPC...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::MCPU_440", "PPC::MCPU_A2", "PPC::MCPU_E500mc", "PPC::MCPU_E5500", "PPC" ]

PPCInstrInfo31

CreateTargetHazardRecognizer

PowerPC

CPU

LLVM

13,746

102

1

[]

[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "LHSTy", ")", "const", "override", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "MCS51", "MVT::i8" ]

MCS51ISelLowering

getScalarShiftAmountTy

MCS51

MPU

LLVM

13,747

19

1

[]

[ "<s>", "static", "enum", "dispatch_group", "get_mem_group", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_memory", "memory", ";", "if", "(", "INSN_CODE", "(", "insn", ")", "<", "0", ")", "return", "disp_no_group", ";", "memory", "=", "get_attr_memory...

[ "Get", "dispatch", "group", "of", "insn", "." ]

[ "i386", "0" ]

i3864

get_mem_group

i386

CPU

GCC

13,748

64

1

[]

[ "<s>", "void", "neon_split_vcombine", "(", "rtx", "operands", "[", "3", "]", ")", "{", "unsigned", "int", "dest", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ";", "unsigned", "int", "src1", "=", "REGNO", "(", "operands", "[", "1", "]", ")", ...

[ "Split", "operands", "into", "moves", "from", "op", "[", "1", "]", "+", "op", "[", "2", "]", "into", "op", "[", "0", "]", "." ]

[ "arm", "3", "0", "1", "2", "1", "0", "0", "0", "1", "2", "2", "2", "1", "2", "2", "1" ]

arm5

neon_split_vcombine

arm

CPU

GCC

13,749

277

1

[]

[ "<s>", "void", "EmitInstruction", "(", "uint32_t", "Val", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "4", ";", "++", "i", ")", "{", "EmitByte", "(", "Val", "&", "0xff", ",", "OS", ")",...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "AArch64", "0", "4", "0xff", "8" ]

AArch64MCCodeEmitter11

EmitInstruction

AArch64

CPU

LLVM

13,750

42

1

[]

[ "<s>", "const", "char", "*", "output_reload_inhi", "(", "rtx", "*", "op", ",", "rtx", "clobber_reg", ",", "int", "*", "plen", ")", "{", "output_reload_in_const", "(", "op", ",", "clobber_reg", ",", "plen", ",", "false", ")", ";", "return", "\"\"", ";", ...

[ "Reload", "the", "constant", "OP", "[", "1", "]", "into", "the", "HI", "register", "OP", "[", "0", "]", ".", "CLOBBER_REG", "is", "a", "QI", "clobber", "reg", "needed", "to", "move", "vast", "majority", "of", "consts", "into", "a", "NO_LD_REGS", "regis...

[ "avr", "\"\"" ]

avr

output_reload_inhi

avr

MPU

GCC

13,751

32

1

[]

[ "<s>", "void", "LC3InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "LC3", "LC3", "LC3::STR", "0" ]

LC3InstrInfo

storeRegToStackSlot

LC3

CPU

LLVM

13,752

76

1

[]

[ "<s>", "MachineInstr", "*", "X86InstrInfo", "::", "optimizeLoadInstr", "(", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "unsigned", "&", "FoldAsLoadDefReg", ",", "MachineInstr", "*", "&", "DefMI", ")", "const", "{", "DefMI", ...

[ "optimizeLoadInstr", "-", "Try", "to", "remove", "the", "load", "by", "folding", "it", "to", "a", "register", "operand", "at", "the", "use", "." ]

[ "X86", "X86", "1", "0", "0" ]

X86InstrInfo106

optimizeLoadInstr

X86

CPU

LLVM

13,753

195

1

[]

[ "<s>", "bool", "aarch64_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "GET_MODE_CLASS", "(", "mode2", ")", ")", "return", "true", ";", "if", "(", "aarch64_vector_mo...

[ "Implement", "MODES_TIEABLE_P", ".", "In", "principle", "we", "should", "always", "return", "true", ".", "However", "due", "to", "issues", "with", "register", "allocation", "it", "is", "preferable", "to", "avoid", "tieing", "integer", "scalar", "and", "FP", "s...

[ "aarch64" ]

aarch644

aarch64_modes_tieable_p

aarch64

CPU

GCC

13,754

59

1

[]

[ "<s>", "bool", "MOSInsertCopies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "MOS", "MOS", "MOS::ASL", "MOS::LSR", "MOS::ROL", "MOS::ROR", "MOS::AImag8RegClass", "MOS::IncMB", "MOS::DecMB", "MOS::Anyi8RegClass", "0", "MOS::Imag8RegClass", "MOS::Imag8RegClass", "0" ]

MOSInsertCopies

runOnMachineFunction

MOS

MPU

LLVM

13,755

384

1

[]

[ "<s>", "const", "MipsFrameLowering", "*", "MipsFrameLowering", "::", "create", "(", "const", "MipsSubtarget", "&", "ST", ")", "{", "if", "(", "ST", ".", "inMips16Mode", "(", ")", ")", "return", "llvm", "::", "createMips16FrameLowering", "(", "ST", ")", ";", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsFrameLowering (2)

create

Mips

CPU

LLVM

13,756

38

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "PPCTargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "PowerPC", "PPC", "128" ]

PPCISelLowering109

shouldExpandAtomicRMWInIR

PowerPC

CPU

LLVM

13,757

54

1

[]

[ "<s>", "void", "vms_c_register_includes", "(", "const", "char", "*", "sysroot", ",", "const", "char", "*", "iprefix", "ATTRIBUTE_UNUSED", ",", "int", "stdinc", ")", "{", "static", "const", "char", "dir_separator_str", "[", "]", "=", "{", "DIR_SEPARATOR", ",", ...

[ "Find", "include", "modules", "in", "the", "include", "path", "." ]

[ "vms", "0", "0", "1", "0" ]

vms-c2

vms_c_register_includes

vms

Virtual ISA

GCC

13,758

212

1

[]

[ "<s>", "MachineBasicBlock", "*", "SITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::",...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "AMDGPU", "SI", "AMDGPU::SI_INIT_M0", "SI", "AMDGPU::S_MOV_B32", "AMDGPU::M0", "0", "AMDGPU::GET_GROUPSTATICSIZE", "SI", "SI", "SI", "AMDGPU::S_MOVK_I32", "0", "AMDGPU::SI_INDIRECT_SRC_V1", "AMDGPU::SI_INDIRECT_SRC_V2", "AMDGPU::SI_INDIRECT_SRC_V4", "AMDGPU::SI_INDIRECT_SRC_V8", "A...

SIISelLowering101

EmitInstrWithCustomInserter

AMDGPU

GPU

LLVM

13,759

303

1

[]

[ "<s>", "void", "sparc_flat_expand_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "size", ";", "rtx_insn", "*", "insn", ";", "sparc_leaf_function_p", "=", "optimize", ">", "0", "&&", "crtl", "->", "is_leaf", ";", "size", "=", "sparc_compute_frame_size", "(", ...

[ "Expand", "the", "function", "prologue", ".", "The", "prologue", "is", "responsible", "for", "reserving", "storage", "for", "the", "frame", ",", "saving", "the", "call-saved", "registers", "and", "loading", "the", "GOT", "register", "if", "needed", "." ]

[ "sparc", "0", "0", "0", "4096", "8192", "4096", "1", "4096", "1", "1", "1", "1", "0" ]

sparc

sparc_flat_expand_prologue

sparc

CPU

GCC

13,760

429

1

[]

[ "<s>", "rtx", "s390_function_arg", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "s390_function_arg_float", "(", "mode", ",", "type", ")", ")", "{",...

[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...

[ "s390", "1", "0", "16", "1", "0", "2" ]

s3903

s390_function_arg

s390

MPU

GCC

13,761

132

1

[]

[ "<s>", "static", "void", "ix86_option_override", "(", "void", ")", "{", "opt_pass", "*", "pass_insert_vzeroupper", "=", "make_pass_insert_vzeroupper", "(", "g", ")", ";", "struct", "register_pass_info", "insert_vzeroupper_info", "=", "{", "pass_insert_vzeroupper", ",", ...

[ "Implement", "the", "TARGET_OPTION_OVERRIDE", "hook", "." ]

[ "i386", "\"reload\"", "1" ]

i3864

ix86_option_override

i386

CPU

GCC

13,762

48

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "MachineInstrB...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "X86", "X86", "X86", "X86::SETB_C8r", "X86::SBB8rr", "X86::SETB_C16r", "X86::SBB16rr", "X86::SETB_C32r", "X86::SBB32rr", "X86::SETB_C64r", "X86::SBB64rr", "X86::V_SET0", "X86::FsFLD0SS", "X86::FsFLD0SD", "X86::VXORPSrr", "X86::XORPSrr", "X86::AVX_SET0", "\"AVX not supported\"", "...

X86InstrInfo116

expandPostRAPseudo

X86

CPU

LLVM

13,763

252

1

[]

[ "<s>", "bool", "MipsSERegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "Mips", "Mips" ]

MipsSERegisterInfo (2)

requiresFrameIndexScavenging

Mips

CPU

LLVM

13,764

16

1

[]

[ "<s>", "void", "WebAssemblyTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "*", "ORE", ")", "const", "{", "for", "(", "B...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "WebAssembly", "WebAssembly", "30", "0", "0", "2" ]

WebAssemblyTargetTransformInfo17

getUnrollingPreferences

WebAssembly

Virtual ISA

LLVM

13,765

131

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "isNumRegsMajorCostOfLSR", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "LSR", "major", "cost", "is", "number", "of", "registers", "." ]

[ "PowerPC", "PPC" ]

PPCTargetTransformInfo1

isNumRegsMajorCostOfLSR

PowerPC

CPU

LLVM

13,766

11

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "AArch64TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "V...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering104

getSingleConstraintMatchWeight

AArch64

CPU

LLVM

13,767

113

1

[]

[ "<s>", "const", "char", "*", "XtensaTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "return", "\"unknown\"", ";", "}", "</s>" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Xtensa", "Xtensa", "\"unknown\"" ]

XtensaISelLowering1

getTargetNodeName

Xtensa

MPU

LLVM

13,768

16

1

[]

[ "<s>", "static", "int", "sh_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "srcclass", ",", "reg_class_t", "dstclass", ")", "{", "if", "(", "dstclass", "==", "T_REGS", "||", "dstclass", "==", "PR_REGS", ")", "return", "10", ";", "if", ...

[ "If", "SECONDARY", "*", "_RELOAD_CLASS", "says", "something", "about", "the", "src/dst", "pair", ",", "regclass", "uses", "this", "information", ".", "Hence", ",", "the", "general", "register", "<", "-", ">", "floating", "point", "register", "information", "he...

[ "sh", "10", "4", "4", "10", "7", "9", "40", "0", "8", "12", "7", "8U", "5", "7", "4", "2", "7", "8U", "7", "2", "3", "4U" ]

sh1

sh_register_move_cost

sh

CPU

GCC

13,769

367

1

[]

[ "<s>", "bool", "AMDGPUAnnotateUniformValues", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC" ]

AMDGPUAnnotateUniformValues21

runOnFunction

AMDGPU

GPU

LLVM

13,770

86

1

[]

[ "<s>", "unsigned", "PPCFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "C...

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

[ "PowerPC", "PPC", "0", "PPC", "PPC", "PPC", "MVT::i1", "0" ]

PPCFastISel (2)

fastMaterializeConstant

PowerPC

CPU

LLVM

13,771

131

1

[]

[ "<s>", "unsigned", "MBlazeInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "MBlaze", "::", "SWI", ")", "{", "if", "(", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "MBlaze", "MBlaze", "MBlaze::SWI", "1", "2", "2", "1", "0", "0" ]

MBlazeInstrInfo1

isStoreToStackSlot

MBlaze

MPU

LLVM

13,772

101

1

[]

[ "<s>", "const", "char", "*", "i386_pe_strip_name_encoding_full", "(", "const", "char", "*", "str", ")", "{", "const", "char", "*", "p", ";", "const", "char", "*", "name", "=", "default_strip_name_encoding", "(", "str", ")", ";", "if", "(", "*", "name", "...

[ "Also", "strip", "the", "fastcall", "prefix", "and", "stdcall", "suffix", "." ]

[ "i386" ]

winnt

i386_pe_strip_name_encoding_full

i386

CPU

GCC

13,773

63

1

[]

[ "<s>", "bool", "MipsFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Mips", "Mips" ]

MipsFrameLowering (2)

hasFP

Mips

CPU

LLVM

13,774

68

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "\"e-m:o-i64:64-i128:128-n32:64-S128\"", "\"e-m:e-i64:64-i128:128-n32:64-S128\"", "\"E-m:e-i64:64-i128:128-n32:64-S128\"" ]

AArch64Subtarget35

AArch64Subtarget

AArch64

CPU

LLVM

13,775

129

1

[]

[ "<s>", "bool", "SystemZPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSystemZElimComparePass", "(", "getSystemZTargetMachine", "(", ")", ")", ")", ";", "addP...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine (2)

addPreEmitPass

SystemZ

CPU

LLVM

13,776

41

1

[]

[ "<s>", "bool", "ARMConstantPoolSymbol", "::", "hasSameValue", "(", "ARMConstantPoolValue", "*", "ACPV", ")", "{", "const", "ARMConstantPoolSymbol", "*", "ACPS", "=", "dyn_cast", "<", "ARMConstantPoolSymbol", ">", "(", "ACPV", ")", ";", "return", "ACPS", "&&", "C...

[ "hasSameValue", "-", "Return", "true", "if", "this", "ARM", "constpool", "value", "can", "share", "the", "same", "constantpool", "entry", "as", "another", "ARM", "constpool", "value", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMConstantPoolValue24

hasSameValue

ARM

CPU

LLVM

13,777

43

1

[]

[ "<s>", "MCFixupKindInfo", "const", "&", "MCS51AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "MCS51", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_32\"", ",", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "MCS51", "MCS51", "MCS51::NumTargetFixupKinds", "\"fixup_32\"", "0", "32", "0", "\"fixup_7_pcrel\"", "3", "7", "\"fixup_13_pcrel\"", "0", "12", "\"fixup_16\"", "0", "16", "0", "\"fixup_16_pm\"", "0", "16", "0", "\"fixup_ldi\"", "0", "8", "0", "\"fixup_lo8_ldi\"", ...

MCS51AsmBackend

getFixupKindInfo

MCS51

MPU

LLVM

13,778

418

1

[]

[ "<s>", "static", "void", "sparc_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "tree", "type", "=", "arg", ".",...

[ "Handle", "the", "TARGET_FUNCTION_ARG_ADVANCE", "hook", ".", "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "TYPE", "is", "null", "for", "libcalls", "where", "that", ...

[ "sparc", "0" ]

sparc

sparc_function_arg_advance

sparc

CPU

GCC

13,779

149

1

[]

[ "<s>", "static", "rtx", "tilepro_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", "&&", "symbolic_operand", "(", "x", ",",...

[ "Implement", "TARGET_LEGITIMIZE_ADDRESS", "." ]

[ "tilepro", "0" ]

tilepro

tilepro_legitimize_address

tilepro

VLIW

GCC

13,780

66

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "PPCRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC::F8RCRegClass", "PPC::VSFRCRegClass", "PPC::VRRCRegClass", "PPC::VSRCRegClass" ]

PPCRegisterInfo15

getLargestLegalSuperClass

PowerPC

CPU

LLVM

13,781

85

1

[]

[ "<s>", "unsigned", "SystemZTTIImpl", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", ...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "SystemZ", "SystemZ", "Intrinsic::ID", "0", "64", "Intrinsic::sadd_with_overflow", "Intrinsic::uadd_with_overflow", "Intrinsic::ssub_with_overflow", "Intrinsic::usub_with_overflow", "1", "64", "32", "32", "Intrinsic::smul_with_overflow", "Intrinsic::umul_with_overflow", "1", "64", ...

SystemZTargetTransformInfo3

getIntImmCost

SystemZ

CPU

LLVM

13,782

300

1

[]

[ "<s>", "void", "BPFAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "if", "("...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "BPF", "BPF", "0", "4", "8", "0", "1", "8", "8", "8", "2", "0xFF", "3", "8", "2", "8", "3", "0xFF" ]

BPFAsmBackend2

applyFixup

BPF

Virtual ISA

LLVM

13,783

242

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "Hexagon" ]

HexagonAsmParser (2)

getEndLoc

Hexagon

DSP

LLVM

13,784

10

1

[]

[ "<s>", "int", "ix86_atom_sched_reorder", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ",", "rtx_insn", "*", "*", "ready", ",", "int", "*", "pn_ready", ",", "int", "clock_var", ")", "{", "int", "issue_rate", "=", "-", "1", ";", "int", "n_ready",...

[ "Perform", "possible", "reodering", "of", "ready", "list", "for", "Atom/Silvermont", "only", ".", "Return", "issue", "rate", "." ]

[ "i386", "1", "1", "1", "0", "1", "\";;\\tatom sched_reorder: put %d insn on top\\n\"", "1", "1", "1", "0", "1", "\";;\\tslm sched_reorder: swap %d and %d insns\\n\"", "1", "2", "1", "1", "2", "2" ]

x86-tune-sched-atom

ix86_atom_sched_reorder

i386

CPU

GCC

13,785

267

1

[]

[ "<s>", "static", "bool", "unspec_caller_rtx_p", "(", "rtx", "pat", ")", "{", "rtx", "base", ",", "offset", ";", "int", "i", ";", "split_const", "(", "pat", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==...

[ "Check", "if", "PAT", "includes", "UNSPEC_CALLER", "unspec", "pattern", "." ]

[ "sh", "1", "0", "0", "0" ]

sh4

unspec_caller_rtx_p

sh

CPU

GCC

13,786

91

1

[]

[ "<s>", "Register", "(", ")", "{", "ARMTargetMachine", "::", "registerAsmPrinter", "(", "createARMCodePrinterPass", ")", ";", "}", "</s>" ]

[ "Base", "register", "." ]

[ "ARM", "ARM", "ARM" ]

ARMAsmPrinter31

Register

ARM

CPU

LLVM

13,787

12

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "getZero", "(", "const", "SDLoc", "&", "dl", ",", "MVT", "Ty", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "{", "assert", "(", "Ty", ".", "isInt...

[ "Return", "a", "SCEV", "for", "the", "constant", "0", "of", "a", "specific", "type", "." ]

[ "Hexagon", "Hexagon", "\"Only integer vectors are supported here\"", "64", "0", "MVT::getIntegerVT", "ISD::SPLAT_VECTOR", "MVT::i32", "0", "0.0", "\"Invalid type for zero\"" ]

HexagonISelLowering100

getZero

Hexagon

DSP

LLVM

13,788

150

1

[]

[ "<s>", "bool", "microblaze_expand_block_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "length", ",", "rtx", "align_rtx", ")", "{", "if", "(", "GET_CODE", "(", "length", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "bytes", "=", "INTVAL", ...

[ "Expand", "a", "movmemsi", "instruction", "." ]

[ "microblaze", "0", "2" ]

microblaze2

microblaze_expand_block_move

microblaze

MPU

GCC

13,789

149

1

[]

[ "<s>", "const", "HexagonRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo (2)1

getRegisterInfo

Hexagon

DSP

LLVM

13,790

12

1

[]

[ "<s>", "tree", "ix86_handle_shared_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "VAR_DECL", ")", "{", "warning", "("...

[ "Handle", "a", "``", "shared", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "i386", "\"%qE attribute only applies to variables\"" ]

winnt

ix86_handle_shared_attribute

i386

CPU

GCC

13,791

49

1

[]

[ "<s>", "static", "void", "sparc_add_gc_roots", "(", ")", "{", "ggc_add_rtx_root", "(", "&", "sparc_compare_op0", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "sparc_compare_op1", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "global_offset_table", ",", ...

[ "Called", "to", "register", "all", "of", "our", "global", "variables", "with", "the", "garbage", "collector", "." ]

[ "sparc", "1", "1", "1", "1", "1", "1", "0" ]

sparc2

sparc_add_gc_roots

sparc

CPU

GCC

13,792

76

1

[]

[ "<s>", "const", "unsigned", "*", "PPCRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", "CSR...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCRegisterInfo25

getCallPreservedMask

PowerPC

CPU

LLVM

13,793

45

1

[]

[ "<s>", "bool", "HexagonHazardRecognizer", "::", "ShouldPreferAnother", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "PrefVectorStoreNew", "!=", "nullptr", "&&", "PrefVectorStoreNew", "!=", "SU", ")", "return", "true", ";", "if", "(", "UsesLoad", "&&", "SU", ...

[ "ShouldPreferAnother", "-", "This", "callback", "may", "be", "invoked", "if", "getHazardType", "returns", "NoHazard", "." ]

[ "Hexagon", "Hexagon" ]

HexagonHazardRecognizer

ShouldPreferAnother

Hexagon

DSP

LLVM

13,794

67

1

[]

[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "HexagonISD", "::", "CONST32", ":", "return", "\"Hex...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Hexagon", "Hexagon", "0", "HexagonISD::CONST32", "\"HexagonISD::CONST32\"", "HexagonISD::CONST32_GP", "\"HexagonISD::CONST32_GP\"", "HexagonISD::CONST32_Int_Real", "\"HexagonISD::CONST32_Int_Real\"", "HexagonISD::ADJDYNALLOC", "\"HexagonISD::ADJDYNALLOC\"", "HexagonISD::CMPICC", "\"HexagonI...

HexagonISelLowering3

getTargetNodeName

Hexagon

DSP

LLVM

13,795

168

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "AVR" ]

AVRAsmParser10

isReg

AVR

MPU

LLVM

13,796

13

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getPPCSubtarget", "(", ")", ".", "hasVSX", "(", ")", ")", "addPass", "(", "createPPCVSXCopyCleanupPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeG...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine52

addPreSched2

PowerPC

CPU

LLVM

13,797

44

1

[]

[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::isVI" ]

SIPeepholeSDWA2

runOnMachineFunction

AMDGPU

GPU

LLVM

13,798

206

1

[]

[ "<s>", "void", "SPURegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "co...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "CellSPU", "SPU", "SPU", "SPU::RET", "\"Can only insert epilog into returning blocks\"", "0xf", "0", "\"SPURegisterInfo::emitEpilogue: FrameSize not aligned\"", "16", "SPU", "10", "SPU::LQDr128", "SPU::R0", "SPU::R1", "SPU::AIr32", "SPU::R1", "SPU::R1", "1", "16", "1", "1", ...

SPURegisterInfo3

emitEpilogue

CellSPU

MPU

LLVM

13,799

442

1

[]