docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "mips_cprestore_address_p", "(", "rtx", "x", ",", "bool", "load_p", ")", "{", "rtx", "given_base", ",", "required_base", ";", "HOST_WIDE_INT", "given_offset", ",", "required_offset", ";", "mips_split_plus", "(", "x", ",", "&", "given_base", ",", ...	[ "Return", "true", "if", "X", "is", "the", "load", "or", "store", "address", "of", "the", "cprestore", "slot", ";", "LOAD_P", "says", "which", "." ]	[ "mips" ]	mips	mips_cprestore_address_p	mips	CPU	GCC	13,800	52	1	[]
[ "<s>", "aarch64_print_operand_address", "(", "STREAM", ",", "X", ")", "{", "\\", "rtx", "fun", ",", "lr", ";", "\\", "lr", "=", "get_hard_reg_initial_val", "(", "Pmode", ",", "LR_REGNUM", ")", ";", "\\", "fun", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",",...	[ "Print", "address", "'", "x", "'", "of", "a", "memory", "access", "with", "mode", "'mode", "'", "." ]	[ "aarch64", "1" ]	aarch642	aarch64_print_operand_address	aarch64	CPU	GCC	13,801	51	1	[]
[ "<s>", "void", "X86WinCOFFStreamer", "::", "finishImpl", "(", ")", "{", "emitFrames", "(", "nullptr", ")", ";", "EmitWindowsUnwindTables", "(", ")", ";", "MCWinCOFFStreamer", "::", "finishImpl", "(", ")", ";", "}", "</s>" ]	[ "Streamer", "specific", "finalization", "." ]	[ "X86", "X86" ]	X86WinCOFFStreamer1	finishImpl	X86	CPU	LLVM	13,802	23	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "ad...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM" ]	MVETPAndVPTOptimisationsPass	getAnalysisUsage	ARM	CPU	LLVM	13,803	54	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ...	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]	[ "R600", "SI", "1", "1" ]	SIInstrInfo101	findCommutedOpIndices	R600	GPU	LLVM	13,804	178	1	[]
[ "<s>", "Value", "", "ARMTargetLowering", "::", "emitLoadLinked", "(", "IRBuilderBase", "&", "Builder", ",", "Type", "", "ValueTy", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "", "M", "=", "Builder", ".", "GetIn...	[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]	[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_ldaexd", "Intrinsic::arm_ldrexd", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "32", "\"val64\"", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "Intrinsic::...	ARMISelLowering12	emitLoadLinked	ARM	CPU	LLVM	13,805	316	1	[]
[ "<s>", "void", "SNESInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "SNES", "SNES", "0", "MVT::i8", "SNES::LDDRdPtrQ", "MVT::i16", "SNES::LDDWRdYQ", "\"Cannot load this register from a stack slot!\"", "0" ]	SNESInstrInfo	loadRegFromStackSlot	SNES	DSP	LLVM	13,806	203	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "{", "if", "(", "isGPRAsmReg", "(", ")", "&&", "RegIdx", ".", "Index", "==", "0", ")", "return", "true", ";", "return", "Kind", "==", "k_PhysRegister", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "Mips", "0" ]	MipsAsmParser45	isReg	Mips	CPU	LLVM	13,807	27	1	[]
[ "<s>", "void", "SparcRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";",...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Sparc", "Sparc", "0", "SP::ADJCALLSTACKDOWN", "SP::ADDri", "SP::O6", "SP::O6" ]	SparcRegisterInfo12	eliminateCallFramePseudoInstr	Sparc	CPU	LLVM	13,808	113	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "useColdCCForColdCall", "(", "Function", "&", "F", ")", "{", "return", "EnablePPCColdCC", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "input", "function", "which", "is", "cold", "at", "all", "call", "sites", ",", "should", "use", "coldcc", "calling", "convention", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCTargetTransformInfo	useColdCCForColdCall	PowerPC	CPU	LLVM	13,809	14	1	[]
[ "<s>", "void", "PPCFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "PPC", "8", "4", "4", "8", "0", "0", "1", "PPC", "PPC::CR2", "PPC::CR3", "PPC::CR4", "4", "4" ]	PPCFrameLowering70	determineCalleeSaves	PowerPC	CPU	LLVM	13,810	377	1	[]
[ "<s>", "static", "void", "s390_register_info_stdarg_gpr", "(", ")", "{", "int", "i", ";", "int", "min_gpr", ";", "int", "max_gpr", ";", "if", "(", "!", "cfun", "->", "stdarg", "\|\|", "!", "cfun", "->", "va_list_gpr_size", "\|\|", "crtl", "->", "args", ".", ...	[ "Reserve", "the", "GPR", "save", "slots", "for", "GPRs", "which", "need", "to", "be", "saved", "due", "to", "stdarg", ".", "This", "is", "a", "helper", "routine", "for", "s390_register_info", "." ]	[ "s390", "2", "1" ]	s3904	s390_register_info_stdarg_gpr	s390	MPU	GCC	13,811	91	1	[]
[ "<s>", "static", "bool", "lm32_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_INT", "&&", "GET_MODE_CLASS", "(", "mode2", ")", "==", "MODE_INT", "&&", "GET...	[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]	[ "lm32" ]	lm32	lm32_modes_tieable_p	lm32	MPU	GCC	13,812	43	1	[]
[ "<s>", "void", "WebAssemblyTargetWasmStreamer", "::", "emitImportModule", "(", "MCSymbolWasm", "*", "Sym", ",", "StringRef", "ModuleName", ")", "{", "Sym", "->", "setModuleName", "(", "ModuleName", ")", ";", "}", "</s>" ]	[ ".import_module" ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyTargetStreamer10	emitImportModule	WebAssembly	Virtual ISA	LLVM	13,813	21	1	[]
[ "<s>", "static", "rtx_code_label", "", "ix86_expand_aligntest", "(", "rtx", "variable", ",", "int", "value", ",", "bool", "epilogue", ")", "{", "rtx_code_label", "", "label", "=", "gen_label_rtx", "(", ")", ";", "rtx", "tmpcount", "=", "gen_reg_rtx", "(", ...	[ "Helper", "function", "for", "the", "string", "operations", "below", ".", "Dest", "VARIABLE", "whether", "it", "is", "aligned", "to", "VALUE", "bytes", ".", "If", "true", ",", "jump", "to", "the", "label", "." ]	[ "i386", "0", "1", "50", "100", "90", "100" ]	i386-expand	ix86_expand_aligntest	i386	CPU	GCC	13,814	121	1	[]
[ "<s>", "static", "rtx_insn", "", "rs6000_emit_allocate_stack", "(", "HOST_WIDE_INT", "size", ",", "rtx", "copy_reg", ",", "int", "copy_off", ")", "{", "rtx_insn", "", "insn", ";", "rtx", "stack_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM...	[ "Emit", "the", "correct", "code", "for", "allocating", "stack", "space", ",", "as", "insns", ".", "If", "COPY_R12", ",", "make", "sure", "a", "copy", "of", "the", "old", "frame", "is", "left", "in", "r12", ".", "The", "generated", "code", "may", "use",...	[ "rs6000", "0", "0", "\"stack frame too large\"", "0", "1", "31", "0", "\"stack limit expression is not supported\"", "0" ]	rs60008	rs6000_emit_allocate_stack	rs6000	CPU	GCC	13,815	340	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "rs6000_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "&&", "(", "STRICT_ALIGNMENT", "\|\|", "!", "optimize_size", ")", ")", ...	[ "Implement", "TARGET_CONSTANT_ALIGNMENT", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_constant_alignment	powerpcspe	CPU	GCC	13,816	39	1	[]
[ "<s>", "static", "rtx", "aarch64_convert_mult_to_shift", "(", "rtx", "value", ",", "rtx_code", "&", "code", ")", "{", "if", "(", "GET_CODE", "(", "value", ")", "!=", "CONST_VECTOR", ")", "return", "NULL_RTX", ";", "rtx_vector_builder", "builder", ";", "if", ...	[ "Check", "whether", "VALUE", "is", "a", "vector", "constant", "in", "which", "every", "element", "is", "either", "a", "power", "of", "2", "or", "a", "negated", "power", "of", "2", ".", "If", "so", ",", "return", "a", "constant", "vector", "of", "log2s"...	[ "aarch64", "1", "0", "0", "1", "1" ]	aarch64	aarch64_convert_mult_to_shift	aarch64	CPU	GCC	13,817	237	1	[]
[ "<s>", "void", "AVRAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AVR", "AVR", "0", "8", "8", "0", "0", "1", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	AVRAsmBackend	applyFixup	AVR	MPU	LLVM	13,818	184	1	[]
[ "<s>", "bool", "WebAssemblyDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyISelDAGToDAG (2)	SelectInlineAsmMemoryOperand	WebAssembly	Virtual ISA	LLVM	13,819	57	1	[]
[ "<s>", "static", "void", "arm_unwind_emit_set", "(", "FILE", "*", "out_file", ",", "rtx", "p", ")", "{", "rtx", "e0", ";", "rtx", "e1", ";", "unsigned", "reg", ";", "e0", "=", "XEXP", "(", "p", ",", "0", ")", ";", "e1", "=", "XEXP", "(", "p", "...	[ "Emit", "unwind", "directives", "for", "a", "SET", "." ]	[ "arm", "0", "1", "0", "0", "0", "0", "0", "\"\\t.save \"", "\"{d%d}\\n\"", "2", "\"{%r}\\n\"", "0", "0", "1", "\"\\t.pad #%wd\\n\"", "1", "0", "1", "0", "1", "\"\\t.setfp %r, %r, #%wd\\n\"", "\"\\t.setfp %r, %r\\n\"", "\"\\t.movsp %r\\n\"", "0", "0", "1", "\"\\t...	arm1	arm_unwind_emit_set	arm	CPU	GCC	13,820	498	1	[]
[ "<s>", "void", "X86AsmBackend", "::", "emitInstructionBegin", "(", "MCObjectStreamer", "&", "OS", ",", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "CanPadInst", "=", "canPadInst", "(", "Inst", ",", "OS", ")", ";", ...	[ "Give", "the", "target", "a", "chance", "to", "manipulate", "state", "related", "to", "instruction", "alignment", "(", "e.g", "." ]	[ "X86", "X86", "X86::AlignBranchFused" ]	X86AsmBackend (2)1	emitInstructionBegin	X86	CPU	LLVM	13,821	123	1	[]
[ "<s>", "int", "mmix_register_move_cost", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "enum", "reg_class", "from", ",", "enum", "reg_class", "to", ")", "{", "return", "(", "from", "==", "GENERAL_REGS", "&&", "from", "==", "to", ")", "?", "2"...	[ "REGISTER_MOVE_COST", "." ]	[ "mmix", "2", "3" ]	mmix3	mmix_register_move_cost	mmix	CPU	GCC	13,822	33	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "MCS51", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "MCS51", "MCS51::NumTargetFixupKinds" ]	MCS51AsmBackend	getNumFixupKinds	MCS51	MPU	LLVM	13,823	13	1	[]
[ "<s>", "void", "WebAssemblyInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", "...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "WebAssembly", "WebAssembly", "\", \"", "1", "\"Instructions with multiple result values not implemented\"", "0", "0", "WebAssembly", "\"\\n\"", "\"\\t\"", "\"set_local \"", "\", $pop\"" ]	WebAssemblyInstPrinter27	printInst	WebAssembly	Virtual ISA	LLVM	13,824	170	1	[]
[ "<s>", "int", "ix86_match_ccmode", "(", "rtx", "insn", ",", "enum", "machine_mode", "req_mode", ")", "{", "rtx", "set", ";", "enum", "machine_mode", "set_mode", ";", "set", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "set", ")", ...	[ "Return", "TRUE", "or", "FALSE", "depending", "on", "whether", "the", "first", "SET", "in", "INSN", "has", "source", "and", "destination", "with", "matching", "CC", "modes", ",", "and", "that", "the", "CC", "mode", "is", "at", "least", "as", "constrained",...	[ "i386", "0", "0", "1", "0", "0", "0", "0" ]	i3863	ix86_match_ccmode	i386	CPU	GCC	13,825	181	1	[]
[ "<s>", "static", "int", "m32c_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "return", "COSTS_N_INSNS", "(", "10", ")", ";", "}", "</s>" ]	[ "Implements", "MEMORY_MOVE_COST", "." ]	[ "m32c", "10" ]	m32c	m32c_memory_move_cost	m32c	MPU	GCC	13,826	24	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if"...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"After hexagon peephole pass\"", "Hexagon" ]	HexagonTargetMachine51	addInstSelector	Hexagon	DSP	LLVM	13,827	102	1	[]
[ "<s>", "StringRef", "R600AsmPrinter", "::", "getPassName", "(", ")", "const", "{", "return", "\"R600 Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "R600", "\"R600 Assembly Printer\"" ]	R600AsmPrinter	getPassName	AMDGPU	GPU	LLVM	13,828	12	1	[]
[ "<s>", "void", "erase_if", "(", "T", "&&", "container", ",", "Pred", "p", ")", "{", "llvm", "::", "erase_if", "(", "std", "::", "forward", "<", "T", ">", "(", "container", ")", ",", "p", ")", ";", "}", "</s>" ]	[ "Erase", "items", "from", "the", "set", "vector", "based", "on", "a", "predicate", "function", "." ]	[ "Hexagon" ]	HexagonVectorCombine	erase_if	Hexagon	DSP	LLVM	13,829	29	1	[]
[ "<s>", "unsigned", "SystemZInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "isSimpleMove", "(", "MI", ",", "FrameIndex", ",", "SystemZII", "::", "SimpleBDXStore", ")", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "SystemZ", "SystemZ", "SystemZII::SimpleBDXStore" ]	SystemZInstrInfo (2)	isStoreToStackSlot	SystemZ	CPU	LLVM	13,830	29	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** ISelDAGToDAG ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "\"******** ISelDAGToDAG ******\\n\"", "\"******** Function: \"", "WebAssembly" ]	WebAssemblyISelDAGToDAG1	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	13,831	48	1	[]
[ "<s>", "void", "ECLairInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "ECLair", "ECLair" ]	ECLairInstPrinter	printInst	ECLair	MPU	LLVM	13,832	38	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "createVR", "(", "MachineFunction", "", "MF", ",", "MVT", "VT", ")", "const", "{", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "TRC", ...	[ "HexagonInstrInfo", "specifics", "." ]	[ "Hexagon", "Hexagon", "MVT::i1", "Hexagon::PredRegsRegisterClass", "MVT::i32", "Hexagon::IntRegsRegisterClass", "MVT::i64", "Hexagon::DoubleRegsRegisterClass", "\"Cannot handle this register class\"" ]	HexagonInstrInfo25	createVR	Hexagon	DSP	LLVM	13,833	101	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Libcall overhead timing pass for the TMS320C64X target\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TMS320C64X", "\"Libcall overhead timing pass for the TMS320C64X target\"" ]	TMS320C64XCallTimer	getPassName	TMS320C64X	VLIW	LLVM	13,834	13	1	[]
[ "<s>", "static", "rtx", "nvptx_function_arg", "(", "cumulative_args_t", "ARG_UNUSED", "(", "cum_v", ")", ",", "machine_mode", "mode", ",", "const_tree", ",", "bool", "named", ")", "{", "if", "(", "mode", "==", "VOIDmode", "\|\|", "!", "named", ")", "return", ...	[ "Implement", "TARGET_FUNCTION_ARG", "." ]	[ "nvptx" ]	nvptx3	nvptx_function_arg	nvptx	GPU	GCC	13,835	38	1	[]
[ "<s>", "void", "HSAILMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "llv...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "HSAIL", "HSAIL", "\"When do we hit this?\"" ]	HSAILMCCodeEmitter	encodeInstruction	HSAIL	Virtual ISA	LLVM	13,836	34	1	[]
[ "<s>", "static", "void", "s390_live_on_entry", "(", "bitmap", "regs", ")", "{", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "gcc_assert", "(", "flag_split_stack", ")", ";", "bitmap_set_bit", "(", "regs", ...	[ "We", "may", "have", "to", "tell", "the", "dataflow", "pass", "that", "the", "split", "stack", "prologue", "is", "initializing", "a", "register", "." ]	[ "s390", "1" ]	s390	s390_live_on_entry	s390	MPU	GCC	13,837	33	1	[]
[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "PCREL_WRAP...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "RISCV", "RISCV" ]	RISCVISelLowering75	getTargetNodeName	RISCV	CPU	LLVM	13,838	77	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "ARM" ]	ARMSubtarget116	getDataLayout	ARM	CPU	LLVM	13,839	14	1	[]
[ "<s>", "bool", "RISCVMergeBaseOffsetOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "DeadInstrs", ".", "clear", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RI5CY", "RISCV", "\"MBB: \"", "\"\\n\"", "\" Found lowered global address with one use: \"", "2", "\"\\n\"" ]	RISCVMergeBaseOffset	runOnMachineFunction	RI5CY	CPU	LLVM	13,840	143	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_COLLECT_LOH_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64" ]	AArch64CollectLOH11	getPassName	AArch64	CPU	LLVM	13,841	11	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"VideoCore4 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "VideoCore4", "\"VideoCore4 DAG->DAG Pattern Instruction Selection\"" ]	VideoCore4ISelDAGToDAG	getPassName	VideoCore4	DSP	LLVM	13,842	13	1	[]
[ "<s>", "void", "AMDGPUAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCInst", "Res", ";", "unsigned", "RelaxedOpcode", "=", "AMDGPU", "::", "getSOPPWithRelaxation", "(", "Inst",...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::getSOPPWithRelaxation", "0" ]	AMDGPUAsmBackend (2)1	relaxInstruction	AMDGPU	GPU	LLVM	13,843	62	1	[]
[ "<s>", "static", "bool", "expand_set_cint32_one_inst", "(", "rtx", "dest_reg", ",", "HOST_WIDE_INT", "val", ",", "bool", "three_wide_only", ")", "{", "val", "=", "trunc_int_for_mode", "(", "val", ",", "SImode", ")", ";", "if", "(", "val", "==", "trunc_int_for_...	[ "Returns", "true", "iff", "val", "can", "be", "moved", "into", "a", "register", "in", "one", "instruction", ".", "And", "if", "it", "can", ",", "it", "emits", "the", "code", "to", "move", "the", "constant", ".", "If", "three_wide_only", "is", "true", "...	[ "tilepro" ]	tilepro	expand_set_cint32_one_inst	tilepro	VLIW	GCC	13,844	103	1	[]
[ "<s>", "unsigned", "PPCFastISel", "::", "fastEmitInst_rr", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "unsigned", "Op1", ",", "bool", "Op1IsKill", ")", "{", "const"...	[ "Emit", "a", "MachineInstr", "with", "two", "register", "operands", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]	[ "PowerPC", "PPC", "PPC::GPRCRegClass", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::G8RCRegClass", "PPC::G8RC_and_G8RC_NOX0RegClass" ]	PPCFastISel (2)	fastEmitInst_rr	PowerPC	CPU	LLVM	13,845	80	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_Reg", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "MSP430", "\"Invalid access!\"" ]	MSP430AsmParser	getReg	MSP430	MPU	LLVM	13,846	19	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT...	[ "Certain", "targets", "such", "as", "MIPS", "require", "that", "some", "types", "such", "as", "vectors", "are", "always", "broken", "down", "into", "scalars", "in", "some", "contexts", "." ]	[ "X86", "X86", "MVT::i1", "64", "64", "MVT::i8", "MVT::i1", "MVT::v64i1", "X86", "MVT::v32i8", "MVT::v32i1", "2", "2" ]	X86ISelLowering (2)5	getVectorTypeBreakdownForCallingConv	X86	CPU	LLVM	13,847	184	1	[]
[ "<s>", "void", "split_double_concat", "(", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "lo", ",", "rtx", "hi", ")", "{", "rtx", "dlo", ",", "dhi", ";", "int", "deleted_move_count", "=", "0", ";", "split_double_mode", "(", "mode", ",", "&", "...	[ "Emit", "the", "double", "word", "assignment", "DST", "=", "{", "LO", ",", "HI", "}", "." ]	[ "i386", "0", "1", "2" ]	i386-expand1	split_double_concat	i386	CPU	GCC	13,848	292	1	[]
[ "<s>", "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "SMLoc", "Loc", "=", "DirectiveID", ".", "getLoc", "(", ")", ";", "if", "(", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AArch64", "AArch64", "\".hword\"", "2", "\".word\"", "4", "\".xword\"", "8", "\".tlsdesccall\"" ]	AArch64AsmParser45	ParseDirective	AArch64	CPU	LLVM	13,849	90	1	[]
[ "<s>", "void", "PPCPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", "&", "getPPCTargetMachine", "(", ")", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCTargetMachine27	addIRPasses	PowerPC	CPU	LLVM	13,850	65	1	[]
[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "RISCV::PseudoJump", "2", "RISCV::PseudoAddTPRel", "1", "\"Unhandled encodeInstruction length!\"", "2", "support::endian", "support::little", "4", "support::endian", "support::little" ]	RISCVMCCodeEmitter24	encodeInstruction	RISCV	CPU	LLVM	13,851	233	1	[]
[ "<s>", "bool", "ELFAArch64AsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "if", "(", "(", "uint32_t", ")", "Fixup", ".", "getKind", ...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "AArch64", "AArch64", "AArch64::fixup_aarch64_pcrel_adrp_imm21" ]	AArch64AsmBackend11	shouldForceRelocation	AArch64	CPU	LLVM	13,852	43	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "AAP" ]	AAPAsmParser	isReg	AAP	MPU	LLVM	13,853	12	1	[]
[ "<s>", "void", "MipsRegisterBankInfo", "::", "setRegBank", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "Register", "Dest", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "switch", ...	[ "RegBankSelect", "determined", "that", "s64", "operand", "is", "better", "to", "be", "split", "into", "two", "s32", "operands", "in", "gprb", "." ]	[ "Mips", "Mips", "0", "32", "\"Unexpected operand type.\"", "Mips::GPRBRegBankID", "\"Unexpected operand type.\"", "Mips::GPRBRegBankID", "\"Unexpected opcode.\"" ]	MipsRegisterBankInfo16	setRegBank	Mips	CPU	LLVM	13,854	155	1	[]
[ "<s>", "int", "shl_and_scr_length", "(", "rtx", "insn", ")", "{", "rtx", "set_src", "=", "SET_SRC", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ")", ";", "int", "len", "=", "shift_insns", "[", "INTVAL", "(", "XEXP", "...	[ "This", "is", "used", "in", "length", "attribute", "of", "the", "and_shl_scratch", "instruction", "." ]	[ "sh", "0", "0", "1", "0", "1", "1", "0", "0", "1" ]	sh3	shl_and_scr_length	sh	CPU	GCC	13,855	99	1	[]
[ "<s>", "static", "void", "aarch64_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "int", "this_regno", "=", "R0_REGNUM", ...	[ "Output", "code", "to", "add", "DELTA", "to", "the", "first", "argument", ",", "and", "then", "jump", "to", "FUNCTION", ".", "Used", "for", "C++", "multiple", "inheritance", "." ]	[ "aarch64", "1", "0", "1", "0", "0", "256", "256", "256", "4096", "1", "0", "1", "1", "1", "0" ]	aarch642	aarch64_output_mi_thunk	aarch64	CPU	GCC	13,856	396	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU::OpName", "SIStackID::SGPR_SPILL", "\"failed to spill SGPR to VGPR when allocated\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0" ]	SIFrameLowering15	processFunctionBeforeFrameFinalized	AMDGPU	GPU	LLVM	13,857	327	1	[]
[ "<s>", "static", "unsigned", "int", "avr_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",", "reloc", ")", ...	[ "Implement", "`", "TARGET_SECTION_TYPE_FLAGS", "'", "." ]	[ "avr", "\".noinit\"", "7", "0", "0", "\"only uninitialized variables can be placed in the \"", "\".noinit section\"" ]	avr3	avr_section_type_flags	avr	MPU	GCC	13,858	80	1	[]
[ "<s>", "unsigned", "MBlazeMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "getMBlazeRegisterNumbering", "(", "MO", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "MBlaze", "MBlaze", "MBlaze", "0", "0" ]	MBlazeMCCodeEmitter1	getMachineOpValue	MBlaze	MPU	LLVM	13,859	79	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "TLSCLEANUP_PASS_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64" ]	AArch64CleanupLocalDynamicTLSPass1	getPassName	AArch64	CPU	LLVM	13,860	13	1	[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "R600" ]	AMDGPUISelLowering100	getTargetNodeName	R600	GPU	LLVM	13,861	260	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "unsigned", "Intrinsic", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "R600" ]	AMDILISelLowering	getTgtMemIntrinsic	R600	GPU	LLVM	13,862	23	1	[]
[ "<s>", "bool", "BPFAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "unsigned", "RegNo", "=", "MatchRegisterName", "(", "Name", ")"...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "BPF", "BPF", "0", "1", "BPFOperand::createReg", "BPFOperand::isValidIdAtStart", "BPFOperand::createToken", "\"unexpected token\"" ]	BPFAsmParser11	ParseInstruction	BPF	Virtual ISA	LLVM	13,863	200	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineDominat...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "GBZ80" ]	GBZ80PreRA	getAnalysisUsage	GBZ80	MPU	LLVM	13,864	33	1	[]
[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "int", "incoming", ",", "int", "libcall", ",", "int", "n_named_args", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ","...	[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...	[ "rs6000", "0", "0", "\"longcall\"", "\"shortcall\"", "\"\\ninit_cumulative_args:\"", "\" ret code = %s,\"", "\" longcall,\"", "\" proto = %d, nargs = %d\\n\"", "0", "8", "\"cannot return value in vector register because\"", "\" altivec instructions are disabled, use -maltivec\"", "\" to en...	rs60006	init_cumulative_args	rs6000	CPU	GCC	13,865	474	1	[]
[ "<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", "fun", ")", "{", "if", "(", "avr_gasisr_prologues", "&&", "!", "fun", "->", "machine", "->", "is_no_gccisr", "&&", "(", "fun", "->", "machine", "->", "is_interrupt", "\|\|", "fun", "->", ...	[ "Main", "entry", "point", "for", "this", "pass", "." ]	[ "avr", "0" ]	avr	execute	avr	MPU	GCC	13,866	68	1	[]
[ "<s>", "void", "XCorePassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createXCoreFrameToArgsOffsetEliminationPass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "XCore", "XCore", "XCore" ]	XCoreTargetMachine22	addPreEmitPass	XCore	MPU	LLVM	13,867	15	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "Sparc", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "Sparc", "Sparc::NumTargetFixupKinds" ]	SparcAsmBackend12	getNumFixupKinds	Sparc	CPU	LLVM	13,868	12	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TPC" ]	TPCIndexSpaceGen	getAnalysisUsage	TPC	Virtual ISA	LLVM	13,869	71	1	[]
[ "<s>", "bool", "FixAllFDIVSQRT", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtar...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Sparc", "Sparc", "SP::FSQRTD", "SP::FDIVD", "0", "5", "SP::NOP", "0", "28", "SP::NOP" ]	LeonPasses (2)	runOnMachineFunction	Sparc	CPU	LLVM	13,870	225	1	[]
[ "<s>", "static", "void", "rs6000_alloc_sdmode_stack_slot", "(", "void", ")", "{", "tree", "t", ";", "basic_block", "bb", ";", "gimple_stmt_iterator", "gsi", ";", "gcc_assert", "(", "cfun", "->", "machine", "->", "sdmode_stack_slot", "==", "NULL_RTX", ")", ";", ...	[ "Allocate", "a", "64-bit", "stack", "slot", "to", "be", "used", "for", "copying", "SDmode", "values", "through", "if", "this", "function", "has", "any", "SDmode", "references", ".", "If", "we", "are", "on", "a", "power7", "or", "later", ",", "we", "do", ...	[ "powerpcspe", "0", "0", "0", "0" ]	powerpcspe	rs6000_alloc_sdmode_stack_slot	powerpcspe	CPU	GCC	13,871	211	1	[]
[ "<s>", "static", "bool", "microblaze_can_eliminate", "(", "const", "int", "from", ",", "const", "int", "to", ")", "{", "return", "(", "(", "from", "==", "RETURN_ADDRESS_POINTER_REGNUM", "&&", "!", "leaf_function_p", "(", ")", ")", "\|\|", "(", "to", "==", "M...	[ "Make", "sure", "that", "we", "'re", "not", "trying", "to", "eliminate", "to", "the", "wrong", "hard", "frame", "pointer", "." ]	[ "microblaze" ]	microblaze	microblaze_can_eliminate	microblaze	MPU	GCC	13,872	59	1	[]
[ "<s>", "MCSection", "", "RISCVELFTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "Align", "&", "Alignment", ")", "const", "{", "if", "(", "isConstant...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "RISCV", "RISCV" ]	RISCVTargetObjectFile2	getSectionForConstant	RISCV	CPU	LLVM	13,873	52	1	[]
[ "<s>", "void", "RV16KInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "p...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "RV16K", "RV16K" ]	RV16KInstPrinter	printInst	RV16K	Virtual ISA	LLVM	13,874	38	1	[]
[ "<s>", "static", "inline", "built_in_function", "complex_divide_builtin_code", "(", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "IN_RANGE", "(", "mode", ",", "MIN_MODE_COMPLEX_FLOAT", ",", "MAX_MODE_COMPLEX_FLOAT", ")", ")", ";", "int", "func", "=", "BUILT_...	[ "Internal", "function", "to", "return", "the", "built-in", "function", "id", "for", "the", "complex", "divide", "operation", "for", "a", "given", "mode", "." ]	[ "rs6000" ]	rs60001	complex_divide_builtin_code	rs6000	CPU	GCC	13,875	37	1	[]
[ "<s>", "static", "int", "mips_address_cost", "(", "rtx", "addr", ",", "machine_mode", "mode", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "return", "mips_address_insns", "(", "addr", ",", "mode", ",", "false...	[ "Provide", "the", "costs", "of", "an", "addressing", "mode", "that", "contains", "ADDR", ".", "If", "ADDR", "is", "not", "a", "valid", "address", ",", "its", "cost", "is", "irrelevant", "." ]	[ "mips" ]	mips	mips_address_cost	mips	CPU	GCC	13,876	30	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "EXEC", ")", ";", "Re...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "R600", "SI" ]	SIRegisterInfo102	getReservedRegs	R600	GPU	LLVM	13,877	42	1	[]
[ "<s>", "MachineInstr", "", "SystemZInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const",...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "SystemZ", "SystemZ", "0" ]	SystemZInstrInfo (2)	foldMemoryOperandImpl	SystemZ	CPU	LLVM	13,878	32	1	[]
[ "<s>", "int", "tls_symbolic_operand", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "SYMBOL_REF", ")", "return", "0", ";", "return", "SYMBOL_REF_TLS_MODEL", "(", "op", ")", ";", "}", "</s>" ]	[ "Return", "the", "TLS", "type", "for", "TLS", "symbols", ",", "0", "for", "otherwise", "." ]	[ "s390", "0" ]	s390	tls_symbolic_operand	s390	MPU	GCC	13,879	26	1	[]
[ "<s>", "static", "inline", "bool", "s390_vector_bool_type_p", "(", "const_tree", "type", ")", "{", "return", "TYPE_VECTOR_OPAQUE", "(", "type", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "TYPE", "is", "a", "vector", "bool", "type", "." ]	[ "s390" ]	s390	s390_vector_bool_type_p	s390	MPU	GCC	13,880	16	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]	[ "PowerPC", "PPC" ]	PPCInstrInfo (2)	isPredicated	PowerPC	CPU	LLVM	13,881	16	1	[]
[ "<s>", "bool", "M680x0FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo"...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "M680x0", "M680x0", "M680x0", "M680x0", "M680x0", "M680x0", "0" ]	M680x0FrameLowering	assignCalleeSavedSpillSlots	M680x0	MPU	LLVM	13,882	152	1	[]
[ "<s>", "void", "ARMInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "ARM", "ARM" ]	ARMInstPrinter18	printRegName	ARM	CPU	LLVM	13,883	22	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "getAddr", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")",...	[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]	[ "RISCV", "RISCV", "\"Unsupported code model for lowering\"", "RISCVII::MO_HI", "RISCVII::MO_LO", "RISCV::LUI", "0", "RISCV::ADDI", "0", "0", "RISCV::PseudoLLA", "0" ]	RISCVISelLowering56	getAddr	RISCV	CPU	LLVM	13,884	186	1	[]
[ "<s>", "SDValue", "ARCompactTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&",...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "ARCompact", "ARC", "ISD::InputArg", "16", "ARC", "0", "1", "2", "0" ]	ARCompactISelLowering	LowerCallResult	ARCompact	MPU	LLVM	13,885	170	1	[]
[ "<s>", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]	[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]	[ "ARM64" ]	ARM64TargetTransformInfo	initializePass	ARM64	CPU	LLVM	13,886	12	1	[]
[ "<s>", "static", "rtx", "gen_rx_rtsd_vector", "(", "unsigned", "int", "adjust", ",", "unsigned", "int", "low", ",", "unsigned", "int", "high", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "bias", "=", "3", ";", "unsigned", "int", "count", "=...	[ "Generate", "a", "PARALLEL", "which", "will", "satisfy", "the", "rx_rtsd_vector", "predicate", "." ]	[ "rx", "3", "0", "0", "0", "2", "0", "1", "0", "0", "1" ]	rx	gen_rx_rtsd_vector	rx	CPU	GCC	13,887	154	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "bool", "isTailCall", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "SystemZ", "SystemZ", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]	SystemZISelLowering42	LowerCall	SystemZ	CPU	LLVM	13,888	103	1	[]
[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "isConditionalBranch", "(", "Inst", ")", ")", "{", "int64_t", ...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "RISCV", "2", "1", "2", "RISCV::C_JAL", "RISCV::C_J", "RISCV::C_CJAL", "0", "RISCV::JAL", "RISCV::CJAL", "1" ]	RISCVMCTargetDesc23	evaluateBranch	RISCV	CPU	LLVM	13,889	173	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegClass", "ARM::t2STRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_GPRwithAPSRnospRegClass", "ARM::t2STRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "0", "ARMCC::AL", "ARM" ]	Thumb2InstrInfo62	storeRegToStackSlot	ARM	CPU	LLVM	13,890	327	1	[]
[ "<s>", "bool", "AMDGPUConvertToISAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "AMDGPUInstrInfo", "", "TII", "=", "static_cast", "<", "const", "AMDGPUInstrInfo", "", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600" ]	AMDGPUConvertToISA1	runOnMachineFunction	R600	GPU	LLVM	13,891	123	1	[]
[ "<s>", "static", "rtx", "move_acc_to_reg", "(", "rtx", "acc", ",", "int", "regno", ",", "rtx_insn", "*", "before", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "acc", ")", ";", "rtx", "reg", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", ...	[ "Copy", "accumulator", "(", "A", "or", "AX", ")", "to", "REGNO", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "reg", "RTX", "." ]	[ "rl78" ]	rl78	move_acc_to_reg	rl78	MPU	GCC	13,892	48	1	[]
[ "<s>", "void", "ARMCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<"...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "ARM", "ARM", "\"JIT: \"", "\":\\t\"", "ARMII::FormMask", "\"Unhandled instruction encoding format!\"", "ARMII::Pseudo", "ARMII::DPFrm", "ARMII::DPSoRegFrm", "ARMII::LdFrm", "ARMII::StFrm", "ARMII::LdMiscFrm", "ARMII::StMiscFrm", "ARMII::LdStMulFrm", "ARMII::MulFrm", "ARMII::ExtFrm", ...	ARMCodeEmitter6	emitInstruction	ARM	CPU	LLVM	13,893	388	1	[]
[ "<s>", "SDValue", "SparcTargetLowering", "::", "withTargetFlags", "(", "SDValue", "Op", ",", "unsigned", "TF", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "const", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ...	[ "}", "Custom", "DAGCombine" ]	[ "Sparc", "Sparc", "0", "0", "0", "0", "\"Unhandled address SDNode\"" ]	SparcISelLowering12	withTargetFlags	Sparc	CPU	LLVM	13,894	191	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "MBlazeTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Va...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "MBlaze", "MBlaze" ]	MBlazeISelLowering7	getSingleConstraintMatchWeight	MBlaze	MPU	LLVM	13,895	114	1	[]
[ "<s>", "unsigned", "MSP430RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "ret...	[ "Debug", "information", "queries", "." ]	[ "MSP430", "MSP430", "MSP430::FPW", "MSP430::SPW" ]	MSP430RegisterInfo38	getFrameRegister	MSP430	MPU	LLVM	13,896	44	1	[]
[ "<s>", "vl_vtype_info", "(", ")", ":", "m_avl", "(", "avl_info", "(", ")", ")", ",", "m_sew", "(", "0", ")", ",", "m_vlmul", "(", "riscv_vector", "::", "LMUL_RESERVED", ")", ",", "m_ratio", "(", "0", ")", ",", "m_ta", "(", "0", ")", ",", "m_ma", ...	[ "Initialize", "VL/VTYPE", "information", "." ]	[ "riscv", "0", "riscv_vector::LMUL_RESERVED", "0", "0", "0" ]	riscv-vsetvl	vl_vtype_info	riscv	CPU	GCC	13,897	39	1	[]
[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "TM", "\|\|", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeNone", ")", ")", "return", "false", ";", "FunctionType", "*", "FTy", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "0", "\"Function has local memory argument. Promoting to \"", "\"local memory disabled.\\n\"", "AMDGPU", "AMDGPU", "0", "AMDGPU", "0", "\" bytes free in local memory.\\n\"" ]	AMDGPUPromoteAlloca3	runOnFunction	AMDGPU	GPU	LLVM	13,898	313	1	[]
[ "<s>", "static", "void", "ix86_set_func_type", "(", "tree", "fndecl", ")", "{", "if", "(", "cfun", "->", "machine", "->", "func_type", "==", "TYPE_UNKNOWN", ")", "{", "if", "(", "lookup_attribute", "(", "\"interrupt\"", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE"...	[ "Set", "the", "func_type", "field", "from", "the", "function", "FNDECL", "." ]	[ "i386", "\"interrupt\"", "\"interrupt and naked attributes are not compatible\"", "0", "2", "1", "\"Only DWARF debug format is supported for interrupt \"", "\"service routine.\"", "\"no_caller_saved_registers\"" ]	i3867	ix86_set_func_type	i386	CPU	GCC	13,899	161	1	[]

[ "<s>", "bool", "mips_cprestore_address_p", "(", "rtx", "x", ",", "bool", "load_p", ")", "{", "rtx", "given_base", ",", "required_base", ";", "HOST_WIDE_INT", "given_offset", ",", "required_offset", ";", "mips_split_plus", "(", "x", ",", "&", "given_base", ",", ...

[ "Return", "true", "if", "X", "is", "the", "load", "or", "store", "address", "of", "the", "cprestore", "slot", ";", "LOAD_P", "says", "which", "." ]

[ "mips" ]

mips

mips_cprestore_address_p

mips

CPU

GCC

13,800

52

1

[]

[ "<s>", "aarch64_print_operand_address", "(", "STREAM", ",", "X", ")", "{", "\\", "rtx", "fun", ",", "lr", ";", "\\", "lr", "=", "get_hard_reg_initial_val", "(", "Pmode", ",", "LR_REGNUM", ")", ";", "\\", "fun", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",",...

[ "Print", "address", "'", "x", "'", "of", "a", "memory", "access", "with", "mode", "'mode", "'", "." ]

[ "aarch64", "1" ]

aarch642

aarch64_print_operand_address

aarch64

CPU

GCC

13,801

51

1

[]

[ "<s>", "void", "X86WinCOFFStreamer", "::", "finishImpl", "(", ")", "{", "emitFrames", "(", "nullptr", ")", ";", "EmitWindowsUnwindTables", "(", ")", ";", "MCWinCOFFStreamer", "::", "finishImpl", "(", ")", ";", "}", "</s>" ]

[ "Streamer", "specific", "finalization", "." ]

[ "X86", "X86" ]

X86WinCOFFStreamer1

finishImpl

X86

CPU

LLVM

13,802

23

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "ad...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM" ]

MVETPAndVPTOptimisationsPass

getAnalysisUsage

ARM

CPU

LLVM

13,803

54

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ...

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

[ "R600", "SI", "1", "1" ]

SIInstrInfo101

findCommutedOpIndices

R600

GPU

LLVM

13,804

178

1

[]

[ "<s>", "Value", "*", "ARMTargetLowering", "::", "emitLoadLinked", "(", "IRBuilderBase", "&", "Builder", ",", "Type", "*", "ValueTy", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetIn...

[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]

[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_ldaexd", "Intrinsic::arm_ldrexd", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "32", "\"val64\"", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "Intrinsic::...

ARMISelLowering12

emitLoadLinked

ARM

CPU

LLVM

13,805

316

1

[]

[ "<s>", "void", "SNESInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "SNES", "SNES", "0", "MVT::i8", "SNES::LDDRdPtrQ", "MVT::i16", "SNES::LDDWRdYQ", "\"Cannot load this register from a stack slot!\"", "0" ]

SNESInstrInfo

loadRegFromStackSlot

SNES

DSP

LLVM

13,806

203

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "{", "if", "(", "isGPRAsmReg", "(", ")", "&&", "RegIdx", ".", "Index", "==", "0", ")", "return", "true", ";", "return", "Kind", "==", "k_PhysRegister", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "Mips", "0" ]

MipsAsmParser45

isReg

Mips

CPU

LLVM

13,807

27

1

[]

[ "<s>", "void", "SparcRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";",...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Sparc", "Sparc", "0", "SP::ADJCALLSTACKDOWN", "SP::ADDri", "SP::O6", "SP::O6" ]

SparcRegisterInfo12

eliminateCallFramePseudoInstr

Sparc

CPU

LLVM

13,808

113

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "useColdCCForColdCall", "(", "Function", "&", "F", ")", "{", "return", "EnablePPCColdCC", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "input", "function", "which", "is", "cold", "at", "all", "call", "sites", ",", "should", "use", "coldcc", "calling", "convention", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCTargetTransformInfo

useColdCCForColdCall

PowerPC

CPU

LLVM

13,809

14

1

[]

[ "<s>", "void", "PPCFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "PPC", "8", "4", "4", "8", "0", "0", "1", "PPC", "PPC::CR2", "PPC::CR3", "PPC::CR4", "4", "4" ]

PPCFrameLowering70

determineCalleeSaves

PowerPC

CPU

LLVM

13,810

377

1

[]

[ "<s>", "static", "void", "s390_register_info_stdarg_gpr", "(", ")", "{", "int", "i", ";", "int", "min_gpr", ";", "int", "max_gpr", ";", "if", "(", "!", "cfun", "->", "stdarg", "||", "!", "cfun", "->", "va_list_gpr_size", "||", "crtl", "->", "args", ".", ...

[ "Reserve", "the", "GPR", "save", "slots", "for", "GPRs", "which", "need", "to", "be", "saved", "due", "to", "stdarg", ".", "This", "is", "a", "helper", "routine", "for", "s390_register_info", "." ]

[ "s390", "2", "1" ]

s3904

s390_register_info_stdarg_gpr

s390

MPU

GCC

13,811

91

1

[]

[ "<s>", "static", "bool", "lm32_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_INT", "&&", "GET_MODE_CLASS", "(", "mode2", ")", "==", "MODE_INT", "&&", "GET...

[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]

[ "lm32" ]

lm32

lm32_modes_tieable_p

lm32

MPU

GCC

13,812

43

1

[]

[ "<s>", "void", "WebAssemblyTargetWasmStreamer", "::", "emitImportModule", "(", "MCSymbolWasm", "*", "Sym", ",", "StringRef", "ModuleName", ")", "{", "Sym", "->", "setModuleName", "(", "ModuleName", ")", ";", "}", "</s>" ]

[ ".import_module" ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyTargetStreamer10

emitImportModule

WebAssembly

Virtual ISA

LLVM

13,813

21

1

[]

[ "<s>", "static", "rtx_code_label", "*", "ix86_expand_aligntest", "(", "rtx", "variable", ",", "int", "value", ",", "bool", "epilogue", ")", "{", "rtx_code_label", "*", "label", "=", "gen_label_rtx", "(", ")", ";", "rtx", "tmpcount", "=", "gen_reg_rtx", "(", ...

[ "Helper", "function", "for", "the", "string", "operations", "below", ".", "Dest", "VARIABLE", "whether", "it", "is", "aligned", "to", "VALUE", "bytes", ".", "If", "true", ",", "jump", "to", "the", "label", "." ]

[ "i386", "0", "1", "50", "100", "90", "100" ]

i386-expand

ix86_expand_aligntest

i386

CPU

GCC

13,814

121

1

[]

[ "<s>", "static", "rtx_insn", "*", "rs6000_emit_allocate_stack", "(", "HOST_WIDE_INT", "size", ",", "rtx", "copy_reg", ",", "int", "copy_off", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "stack_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM...

[ "Emit", "the", "correct", "code", "for", "allocating", "stack", "space", ",", "as", "insns", ".", "If", "COPY_R12", ",", "make", "sure", "a", "copy", "of", "the", "old", "frame", "is", "left", "in", "r12", ".", "The", "generated", "code", "may", "use",...

[ "rs6000", "0", "0", "\"stack frame too large\"", "0", "1", "31", "0", "\"stack limit expression is not supported\"", "0" ]

rs60008

rs6000_emit_allocate_stack

rs6000

CPU

GCC

13,815

340

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "rs6000_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "&&", "(", "STRICT_ALIGNMENT", "||", "!", "optimize_size", ")", ")", ...

[ "Implement", "TARGET_CONSTANT_ALIGNMENT", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_constant_alignment

powerpcspe

CPU

GCC

13,816

39

1

[]

[ "<s>", "static", "rtx", "aarch64_convert_mult_to_shift", "(", "rtx", "value", ",", "rtx_code", "&", "code", ")", "{", "if", "(", "GET_CODE", "(", "value", ")", "!=", "CONST_VECTOR", ")", "return", "NULL_RTX", ";", "rtx_vector_builder", "builder", ";", "if", ...

[ "Check", "whether", "VALUE", "is", "a", "vector", "constant", "in", "which", "every", "element", "is", "either", "a", "power", "of", "2", "or", "a", "negated", "power", "of", "2", ".", "If", "so", ",", "return", "a", "constant", "vector", "of", "log2s"...

[ "aarch64", "1", "0", "0", "1", "1" ]

aarch64

aarch64_convert_mult_to_shift

aarch64

CPU

GCC

13,817

237

1

[]

[ "<s>", "void", "AVRAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AVR", "AVR", "0", "8", "8", "0", "0", "1", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

AVRAsmBackend

applyFixup

AVR

MPU

LLVM

13,818

184

1

[]

[ "<s>", "bool", "WebAssemblyDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyISelDAGToDAG (2)

SelectInlineAsmMemoryOperand

WebAssembly

Virtual ISA

LLVM

13,819

57

1

[]

[ "<s>", "static", "void", "arm_unwind_emit_set", "(", "FILE", "*", "out_file", ",", "rtx", "p", ")", "{", "rtx", "e0", ";", "rtx", "e1", ";", "unsigned", "reg", ";", "e0", "=", "XEXP", "(", "p", ",", "0", ")", ";", "e1", "=", "XEXP", "(", "p", "...

[ "Emit", "unwind", "directives", "for", "a", "SET", "." ]

[ "arm", "0", "1", "0", "0", "0", "0", "0", "\"\\t.save \"", "\"{d%d}\\n\"", "2", "\"{%r}\\n\"", "0", "0", "1", "\"\\t.pad #%wd\\n\"", "1", "0", "1", "0", "1", "\"\\t.setfp %r, %r, #%wd\\n\"", "\"\\t.setfp %r, %r\\n\"", "\"\\t.movsp %r\\n\"", "0", "0", "1", "\"\\t...

arm1

arm_unwind_emit_set

arm

CPU

GCC

13,820

498

1

[]

[ "<s>", "void", "X86AsmBackend", "::", "emitInstructionBegin", "(", "MCObjectStreamer", "&", "OS", ",", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "CanPadInst", "=", "canPadInst", "(", "Inst", ",", "OS", ")", ";", ...

[ "Give", "the", "target", "a", "chance", "to", "manipulate", "state", "related", "to", "instruction", "alignment", "(", "e.g", "." ]

[ "X86", "X86", "X86::AlignBranchFused" ]

X86AsmBackend (2)1

emitInstructionBegin

X86

CPU

LLVM

13,821

123

1

[]

[ "<s>", "int", "mmix_register_move_cost", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "enum", "reg_class", "from", ",", "enum", "reg_class", "to", ")", "{", "return", "(", "from", "==", "GENERAL_REGS", "&&", "from", "==", "to", ")", "?", "2"...

[ "REGISTER_MOVE_COST", "." ]

[ "mmix", "2", "3" ]

mmix3

mmix_register_move_cost

mmix

CPU

GCC

13,822

33

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "MCS51", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "MCS51", "MCS51::NumTargetFixupKinds" ]

MCS51AsmBackend

getNumFixupKinds

MCS51

MPU

LLVM

13,823

13

1

[]

[ "<s>", "void", "WebAssemblyInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", "...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "WebAssembly", "WebAssembly", "\", \"", "1", "\"Instructions with multiple result values not implemented\"", "0", "0", "WebAssembly", "\"\\n\"", "\"\\t\"", "\"set_local \"", "\", $pop\"" ]

WebAssemblyInstPrinter27

printInst

WebAssembly

Virtual ISA

LLVM

13,824

170

1

[]

[ "<s>", "int", "ix86_match_ccmode", "(", "rtx", "insn", ",", "enum", "machine_mode", "req_mode", ")", "{", "rtx", "set", ";", "enum", "machine_mode", "set_mode", ";", "set", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "set", ")", ...

[ "Return", "TRUE", "or", "FALSE", "depending", "on", "whether", "the", "first", "SET", "in", "INSN", "has", "source", "and", "destination", "with", "matching", "CC", "modes", ",", "and", "that", "the", "CC", "mode", "is", "at", "least", "as", "constrained",...

[ "i386", "0", "0", "1", "0", "0", "0", "0" ]

i3863

ix86_match_ccmode

i386

CPU

GCC

13,825

181

1

[]

[ "<s>", "static", "int", "m32c_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "return", "COSTS_N_INSNS", "(", "10", ")", ";", "}", "</s>" ]

[ "Implements", "MEMORY_MOVE_COST", "." ]

[ "m32c", "10" ]

m32c

m32c_memory_move_cost

m32c

MPU

GCC

13,826

24

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if"...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"After hexagon peephole pass\"", "Hexagon" ]

HexagonTargetMachine51

addInstSelector

Hexagon

DSP

LLVM

13,827

102

1

[]

[ "<s>", "StringRef", "R600AsmPrinter", "::", "getPassName", "(", ")", "const", "{", "return", "\"R600 Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "R600", "\"R600 Assembly Printer\"" ]

R600AsmPrinter

getPassName

AMDGPU

GPU

LLVM

13,828

12

1

[]

[ "<s>", "void", "erase_if", "(", "T", "&&", "container", ",", "Pred", "p", ")", "{", "llvm", "::", "erase_if", "(", "std", "::", "forward", "<", "T", ">", "(", "container", ")", ",", "p", ")", ";", "}", "</s>" ]

[ "Erase", "items", "from", "the", "set", "vector", "based", "on", "a", "predicate", "function", "." ]

[ "Hexagon" ]

HexagonVectorCombine

erase_if

Hexagon

DSP

LLVM

13,829

29

1

[]

[ "<s>", "unsigned", "SystemZInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "isSimpleMove", "(", "MI", ",", "FrameIndex", ",", "SystemZII", "::", "SimpleBDXStore", ")", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "SystemZ", "SystemZ", "SystemZII::SimpleBDXStore" ]

SystemZInstrInfo (2)

isStoreToStackSlot

SystemZ

CPU

LLVM

13,830

29

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** ISelDAGToDAG **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "\"********** ISelDAGToDAG **********\\n\"", "\"********** Function: \"", "WebAssembly" ]

WebAssemblyISelDAGToDAG1

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

13,831

48

1

[]

[ "<s>", "void", "ECLairInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "ECLair", "ECLair" ]

ECLairInstPrinter

printInst

ECLair

MPU

LLVM

13,832

38

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "createVR", "(", "MachineFunction", "*", "MF", ",", "MVT", "VT", ")", "const", "{", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", ...

[ "HexagonInstrInfo", "specifics", "." ]

[ "Hexagon", "Hexagon", "MVT::i1", "Hexagon::PredRegsRegisterClass", "MVT::i32", "Hexagon::IntRegsRegisterClass", "MVT::i64", "Hexagon::DoubleRegsRegisterClass", "\"Cannot handle this register class\"" ]

HexagonInstrInfo25

createVR

Hexagon

DSP

LLVM

13,833

101

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Libcall overhead timing pass for the TMS320C64X target\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TMS320C64X", "\"Libcall overhead timing pass for the TMS320C64X target\"" ]

TMS320C64XCallTimer

getPassName

TMS320C64X

VLIW

LLVM

13,834

13

1

[]

[ "<s>", "static", "rtx", "nvptx_function_arg", "(", "cumulative_args_t", "ARG_UNUSED", "(", "cum_v", ")", ",", "machine_mode", "mode", ",", "const_tree", ",", "bool", "named", ")", "{", "if", "(", "mode", "==", "VOIDmode", "||", "!", "named", ")", "return", ...

[ "Implement", "TARGET_FUNCTION_ARG", "." ]

[ "nvptx" ]

nvptx3

nvptx_function_arg

nvptx

GPU

GCC

13,835

38

1

[]

[ "<s>", "void", "HSAILMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "llv...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "HSAIL", "HSAIL", "\"When do we hit this?\"" ]

HSAILMCCodeEmitter

encodeInstruction

HSAIL

Virtual ISA

LLVM

13,836

34

1

[]

[ "<s>", "static", "void", "s390_live_on_entry", "(", "bitmap", "regs", ")", "{", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "gcc_assert", "(", "flag_split_stack", ")", ";", "bitmap_set_bit", "(", "regs", ...

[ "We", "may", "have", "to", "tell", "the", "dataflow", "pass", "that", "the", "split", "stack", "prologue", "is", "initializing", "a", "register", "." ]

[ "s390", "1" ]

s390

s390_live_on_entry

s390

MPU

GCC

13,837

33

1

[]

[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "PCREL_WRAP...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "RISCV", "RISCV" ]

RISCVISelLowering75

getTargetNodeName

RISCV

CPU

LLVM

13,838

77

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "ARM" ]

ARMSubtarget116

getDataLayout

ARM

CPU

LLVM

13,839

14

1

[]

[ "<s>", "bool", "RISCVMergeBaseOffsetOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "DeadInstrs", ".", "clear", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RI5CY", "RISCV", "\"MBB: \"", "\"\\n\"", "\" Found lowered global address with one use: \"", "2", "\"\\n\"" ]

RISCVMergeBaseOffset

runOnMachineFunction

RI5CY

CPU

LLVM

13,840

143

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_COLLECT_LOH_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64" ]

AArch64CollectLOH11

getPassName

AArch64

CPU

LLVM

13,841

11

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"VideoCore4 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "VideoCore4", "\"VideoCore4 DAG->DAG Pattern Instruction Selection\"" ]

VideoCore4ISelDAGToDAG

getPassName

VideoCore4

DSP

LLVM

13,842

13

1

[]

[ "<s>", "void", "AMDGPUAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCInst", "Res", ";", "unsigned", "RelaxedOpcode", "=", "AMDGPU", "::", "getSOPPWithRelaxation", "(", "Inst",...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::getSOPPWithRelaxation", "0" ]

AMDGPUAsmBackend (2)1

relaxInstruction

AMDGPU

GPU

LLVM

13,843

62

1

[]

[ "<s>", "static", "bool", "expand_set_cint32_one_inst", "(", "rtx", "dest_reg", ",", "HOST_WIDE_INT", "val", ",", "bool", "three_wide_only", ")", "{", "val", "=", "trunc_int_for_mode", "(", "val", ",", "SImode", ")", ";", "if", "(", "val", "==", "trunc_int_for_...

[ "Returns", "true", "iff", "val", "can", "be", "moved", "into", "a", "register", "in", "one", "instruction", ".", "And", "if", "it", "can", ",", "it", "emits", "the", "code", "to", "move", "the", "constant", ".", "If", "three_wide_only", "is", "true", "...

[ "tilepro" ]

tilepro

expand_set_cint32_one_inst

tilepro

VLIW

GCC

13,844

103

1

[]

[ "<s>", "unsigned", "PPCFastISel", "::", "fastEmitInst_rr", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "unsigned", "Op1", ",", "bool", "Op1IsKill", ")", "{", "const"...

[ "Emit", "a", "MachineInstr", "with", "two", "register", "operands", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]

[ "PowerPC", "PPC", "PPC::GPRCRegClass", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::G8RCRegClass", "PPC::G8RC_and_G8RC_NOX0RegClass" ]

PPCFastISel (2)

fastEmitInst_rr

PowerPC

CPU

LLVM

13,845

80

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_Reg", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "MSP430", "\"Invalid access!\"" ]

MSP430AsmParser

getReg

MSP430

MPU

LLVM

13,846

19

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT...

[ "Certain", "targets", "such", "as", "MIPS", "require", "that", "some", "types", "such", "as", "vectors", "are", "always", "broken", "down", "into", "scalars", "in", "some", "contexts", "." ]

[ "X86", "X86", "MVT::i1", "64", "64", "MVT::i8", "MVT::i1", "MVT::v64i1", "X86", "MVT::v32i8", "MVT::v32i1", "2", "2" ]

X86ISelLowering (2)5

getVectorTypeBreakdownForCallingConv

X86

CPU

LLVM

13,847

184

1

[]

[ "<s>", "void", "split_double_concat", "(", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "lo", ",", "rtx", "hi", ")", "{", "rtx", "dlo", ",", "dhi", ";", "int", "deleted_move_count", "=", "0", ";", "split_double_mode", "(", "mode", ",", "&", "...

[ "Emit", "the", "double", "word", "assignment", "DST", "=", "{", "LO", ",", "HI", "}", "." ]

[ "i386", "0", "1", "2" ]

i386-expand1

split_double_concat

i386

CPU

GCC

13,848

292

1

[]

[ "<s>", "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "SMLoc", "Loc", "=", "DirectiveID", ".", "getLoc", "(", ")", ";", "if", "(", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AArch64", "AArch64", "\".hword\"", "2", "\".word\"", "4", "\".xword\"", "8", "\".tlsdesccall\"" ]

AArch64AsmParser45

ParseDirective

AArch64

CPU

LLVM

13,849

90

1

[]

[ "<s>", "void", "PPCPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", "&", "getPPCTargetMachine", "(", ")", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCTargetMachine27

addIRPasses

PowerPC

CPU

LLVM

13,850

65

1

[]

[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "RISCV::PseudoJump", "2", "RISCV::PseudoAddTPRel", "1", "\"Unhandled encodeInstruction length!\"", "2", "support::endian", "support::little", "4", "support::endian", "support::little" ]

RISCVMCCodeEmitter24

encodeInstruction

RISCV

CPU

LLVM

13,851

233

1

[]

[ "<s>", "bool", "ELFAArch64AsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "if", "(", "(", "uint32_t", ")", "Fixup", ".", "getKind", ...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "AArch64", "AArch64", "AArch64::fixup_aarch64_pcrel_adrp_imm21" ]

AArch64AsmBackend11

shouldForceRelocation

AArch64

CPU

LLVM

13,852

43

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "AAP" ]

AAPAsmParser

isReg

AAP

MPU

LLVM

13,853

12

1

[]

[ "<s>", "void", "MipsRegisterBankInfo", "::", "setRegBank", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "Register", "Dest", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "switch", ...

[ "RegBankSelect", "determined", "that", "s64", "operand", "is", "better", "to", "be", "split", "into", "two", "s32", "operands", "in", "gprb", "." ]

[ "Mips", "Mips", "0", "32", "\"Unexpected operand type.\"", "Mips::GPRBRegBankID", "\"Unexpected operand type.\"", "Mips::GPRBRegBankID", "\"Unexpected opcode.\"" ]

MipsRegisterBankInfo16

setRegBank

Mips

CPU

LLVM

13,854

155

1

[]

[ "<s>", "int", "shl_and_scr_length", "(", "rtx", "insn", ")", "{", "rtx", "set_src", "=", "SET_SRC", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ")", ";", "int", "len", "=", "shift_insns", "[", "INTVAL", "(", "XEXP", "...

[ "This", "is", "used", "in", "length", "attribute", "of", "the", "and_shl_scratch", "instruction", "." ]

[ "sh", "0", "0", "1", "0", "1", "1", "0", "0", "1" ]

sh3

shl_and_scr_length

sh

CPU

GCC

13,855

99

1

[]

[ "<s>", "static", "void", "aarch64_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "int", "this_regno", "=", "R0_REGNUM", ...

[ "Output", "code", "to", "add", "DELTA", "to", "the", "first", "argument", ",", "and", "then", "jump", "to", "FUNCTION", ".", "Used", "for", "C++", "multiple", "inheritance", "." ]

[ "aarch64", "1", "0", "1", "0", "0", "256", "256", "256", "4096", "1", "0", "1", "1", "1", "0" ]

aarch642

aarch64_output_mi_thunk

aarch64

CPU

GCC

13,856

396

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU::OpName", "SIStackID::SGPR_SPILL", "\"failed to spill SGPR to VGPR when allocated\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0" ]

SIFrameLowering15

processFunctionBeforeFrameFinalized

AMDGPU

GPU

LLVM

13,857

327

1

[]

[ "<s>", "static", "unsigned", "int", "avr_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",", "reloc", ")", ...

[ "Implement", "`", "TARGET_SECTION_TYPE_FLAGS", "'", "." ]

[ "avr", "\".noinit\"", "7", "0", "0", "\"only uninitialized variables can be placed in the \"", "\".noinit section\"" ]

avr3

avr_section_type_flags

avr

MPU

GCC

13,858

80

1

[]

[ "<s>", "unsigned", "MBlazeMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "getMBlazeRegisterNumbering", "(", "MO", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "MBlaze", "MBlaze", "MBlaze", "0", "0" ]

MBlazeMCCodeEmitter1

getMachineOpValue

MBlaze

MPU

LLVM

13,859

79

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "TLSCLEANUP_PASS_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64" ]

AArch64CleanupLocalDynamicTLSPass1

getPassName

AArch64

CPU

LLVM

13,860

13

1

[]

[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "R600" ]

AMDGPUISelLowering100

getTargetNodeName

R600

GPU

LLVM

13,861

260

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "unsigned", "Intrinsic", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "R600" ]

AMDILISelLowering

getTgtMemIntrinsic

R600

GPU

LLVM

13,862

23

1

[]

[ "<s>", "bool", "BPFAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "unsigned", "RegNo", "=", "MatchRegisterName", "(", "Name", ")"...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "BPF", "BPF", "0", "1", "BPFOperand::createReg", "BPFOperand::isValidIdAtStart", "BPFOperand::createToken", "\"unexpected token\"" ]

BPFAsmParser11

ParseInstruction

BPF

Virtual ISA

LLVM

13,863

200

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineDominat...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "GBZ80" ]

GBZ80PreRA

getAnalysisUsage

GBZ80

MPU

LLVM

13,864

33

1

[]

[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "int", "incoming", ",", "int", "libcall", ",", "int", "n_named_args", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ","...

[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...

[ "rs6000", "0", "0", "\"longcall\"", "\"shortcall\"", "\"\\ninit_cumulative_args:\"", "\" ret code = %s,\"", "\" longcall,\"", "\" proto = %d, nargs = %d\\n\"", "0", "8", "\"cannot return value in vector register because\"", "\" altivec instructions are disabled, use -maltivec\"", "\" to en...

rs60006

init_cumulative_args

rs6000

CPU

GCC

13,865

474

1

[]

[ "<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", "fun", ")", "{", "if", "(", "avr_gasisr_prologues", "&&", "!", "fun", "->", "machine", "->", "is_no_gccisr", "&&", "(", "fun", "->", "machine", "->", "is_interrupt", "||", "fun", "->", ...

[ "Main", "entry", "point", "for", "this", "pass", "." ]

[ "avr", "0" ]

avr

execute

avr

MPU

GCC

13,866

68

1

[]

[ "<s>", "void", "XCorePassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createXCoreFrameToArgsOffsetEliminationPass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "XCore", "XCore", "XCore" ]

XCoreTargetMachine22

addPreEmitPass

XCore

MPU

LLVM

13,867

15

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "Sparc", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "Sparc", "Sparc::NumTargetFixupKinds" ]

SparcAsmBackend12

getNumFixupKinds

Sparc

CPU

LLVM

13,868

12

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TPC" ]

TPCIndexSpaceGen

getAnalysisUsage

TPC

Virtual ISA

LLVM

13,869

71

1

[]

[ "<s>", "bool", "FixAllFDIVSQRT", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtar...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Sparc", "Sparc", "SP::FSQRTD", "SP::FDIVD", "0", "5", "SP::NOP", "0", "28", "SP::NOP" ]

LeonPasses (2)

runOnMachineFunction

Sparc

CPU

LLVM

13,870

225

1

[]

[ "<s>", "static", "void", "rs6000_alloc_sdmode_stack_slot", "(", "void", ")", "{", "tree", "t", ";", "basic_block", "bb", ";", "gimple_stmt_iterator", "gsi", ";", "gcc_assert", "(", "cfun", "->", "machine", "->", "sdmode_stack_slot", "==", "NULL_RTX", ")", ";", ...

[ "Allocate", "a", "64-bit", "stack", "slot", "to", "be", "used", "for", "copying", "SDmode", "values", "through", "if", "this", "function", "has", "any", "SDmode", "references", ".", "If", "we", "are", "on", "a", "power7", "or", "later", ",", "we", "do", ...

[ "powerpcspe", "0", "0", "0", "0" ]

powerpcspe

rs6000_alloc_sdmode_stack_slot

powerpcspe

CPU

GCC

13,871

211

1

[]

[ "<s>", "static", "bool", "microblaze_can_eliminate", "(", "const", "int", "from", ",", "const", "int", "to", ")", "{", "return", "(", "(", "from", "==", "RETURN_ADDRESS_POINTER_REGNUM", "&&", "!", "leaf_function_p", "(", ")", ")", "||", "(", "to", "==", "M...

[ "Make", "sure", "that", "we", "'re", "not", "trying", "to", "eliminate", "to", "the", "wrong", "hard", "frame", "pointer", "." ]

[ "microblaze" ]

microblaze

microblaze_can_eliminate

microblaze

MPU

GCC

13,872

59

1

[]

[ "<s>", "MCSection", "*", "RISCVELFTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "Align", "&", "Alignment", ")", "const", "{", "if", "(", "isConstant...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "RISCV", "RISCV" ]

RISCVTargetObjectFile2

getSectionForConstant

RISCV

CPU

LLVM

13,873

52

1

[]

[ "<s>", "void", "RV16KInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "p...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "RV16K", "RV16K" ]

RV16KInstPrinter

printInst

RV16K

Virtual ISA

LLVM

13,874

38

1

[]

[ "<s>", "static", "inline", "built_in_function", "complex_divide_builtin_code", "(", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "IN_RANGE", "(", "mode", ",", "MIN_MODE_COMPLEX_FLOAT", ",", "MAX_MODE_COMPLEX_FLOAT", ")", ")", ";", "int", "func", "=", "BUILT_...

[ "Internal", "function", "to", "return", "the", "built-in", "function", "id", "for", "the", "complex", "divide", "operation", "for", "a", "given", "mode", "." ]

[ "rs6000" ]

rs60001

complex_divide_builtin_code

rs6000

CPU

GCC

13,875

37

1

[]

[ "<s>", "static", "int", "mips_address_cost", "(", "rtx", "addr", ",", "machine_mode", "mode", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "return", "mips_address_insns", "(", "addr", ",", "mode", ",", "false...

[ "Provide", "the", "costs", "of", "an", "addressing", "mode", "that", "contains", "ADDR", ".", "If", "ADDR", "is", "not", "a", "valid", "address", ",", "its", "cost", "is", "irrelevant", "." ]

[ "mips" ]

mips

mips_address_cost

mips

CPU

GCC

13,876

30

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "EXEC", ")", ";", "Re...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "R600", "SI" ]

SIRegisterInfo102

getReservedRegs

R600

GPU

LLVM

13,877

42

1

[]

[ "<s>", "MachineInstr", "*", "SystemZInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const",...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "SystemZ", "SystemZ", "0" ]

SystemZInstrInfo (2)

foldMemoryOperandImpl

SystemZ

CPU

LLVM

13,878

32

1

[]

[ "<s>", "int", "tls_symbolic_operand", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "SYMBOL_REF", ")", "return", "0", ";", "return", "SYMBOL_REF_TLS_MODEL", "(", "op", ")", ";", "}", "</s>" ]

[ "Return", "the", "TLS", "type", "for", "TLS", "symbols", ",", "0", "for", "otherwise", "." ]

[ "s390", "0" ]

s390

tls_symbolic_operand

s390

MPU

GCC

13,879

26

1

[]

[ "<s>", "static", "inline", "bool", "s390_vector_bool_type_p", "(", "const_tree", "type", ")", "{", "return", "TYPE_VECTOR_OPAQUE", "(", "type", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "TYPE", "is", "a", "vector", "bool", "type", "." ]

[ "s390" ]

s390

s390_vector_bool_type_p

s390

MPU

GCC

13,880

16

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]

[ "PowerPC", "PPC" ]

PPCInstrInfo (2)

isPredicated

PowerPC

CPU

LLVM

13,881

16

1

[]

[ "<s>", "bool", "M680x0FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo"...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "M680x0", "M680x0", "M680x0", "M680x0", "M680x0", "M680x0", "0" ]

M680x0FrameLowering

assignCalleeSavedSpillSlots

M680x0

MPU

LLVM

13,882

152

1

[]

[ "<s>", "void", "ARMInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "ARM", "ARM" ]

ARMInstPrinter18

printRegName

ARM

CPU

LLVM

13,883

22

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "getAddr", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")",...

[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]

[ "RISCV", "RISCV", "\"Unsupported code model for lowering\"", "RISCVII::MO_HI", "RISCVII::MO_LO", "RISCV::LUI", "0", "RISCV::ADDI", "0", "0", "RISCV::PseudoLLA", "0" ]

RISCVISelLowering56

getAddr

RISCV

CPU

LLVM

13,884

186

1

[]

[ "<s>", "SDValue", "ARCompactTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&",...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "ARCompact", "ARC", "ISD::InputArg", "16", "ARC", "0", "1", "2", "0" ]

ARCompactISelLowering

LowerCallResult

ARCompact

MPU

LLVM

13,885

170

1

[]

[ "<s>", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]

[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]

[ "ARM64" ]

ARM64TargetTransformInfo

initializePass

ARM64

CPU

LLVM

13,886

12

1

[]

[ "<s>", "static", "rtx", "gen_rx_rtsd_vector", "(", "unsigned", "int", "adjust", ",", "unsigned", "int", "low", ",", "unsigned", "int", "high", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "bias", "=", "3", ";", "unsigned", "int", "count", "=...

[ "Generate", "a", "PARALLEL", "which", "will", "satisfy", "the", "rx_rtsd_vector", "predicate", "." ]

[ "rx", "3", "0", "0", "0", "2", "0", "1", "0", "0", "1" ]

rx

gen_rx_rtsd_vector

rx

CPU

GCC

13,887

154

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "bool", "isTailCall", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "SystemZ", "SystemZ", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]

SystemZISelLowering42

LowerCall

SystemZ

CPU

LLVM

13,888

103

1

[]

[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "isConditionalBranch", "(", "Inst", ")", ")", "{", "int64_t", ...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "RISCV", "2", "1", "2", "RISCV::C_JAL", "RISCV::C_J", "RISCV::C_CJAL", "0", "RISCV::JAL", "RISCV::CJAL", "1" ]

RISCVMCTargetDesc23

evaluateBranch

RISCV

CPU

LLVM

13,889

173

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegClass", "ARM::t2STRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_GPRwithAPSRnospRegClass", "ARM::t2STRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "0", "ARMCC::AL", "ARM" ]

Thumb2InstrInfo62

storeRegToStackSlot

ARM

CPU

LLVM

13,890

327

1

[]

[ "<s>", "bool", "AMDGPUConvertToISAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "AMDGPUInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "AMDGPUInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600" ]

AMDGPUConvertToISA1

runOnMachineFunction

R600

GPU

LLVM

13,891

123

1

[]

[ "<s>", "static", "rtx", "move_acc_to_reg", "(", "rtx", "acc", ",", "int", "regno", ",", "rtx_insn", "*", "before", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "acc", ")", ";", "rtx", "reg", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", ...

[ "Copy", "accumulator", "(", "A", "or", "AX", ")", "to", "REGNO", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "reg", "RTX", "." ]

[ "rl78" ]

rl78

move_acc_to_reg

rl78

MPU

GCC

13,892

48

1

[]

[ "<s>", "void", "ARMCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<"...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "ARM", "ARM", "\"JIT: \"", "\":\\t\"", "ARMII::FormMask", "\"Unhandled instruction encoding format!\"", "ARMII::Pseudo", "ARMII::DPFrm", "ARMII::DPSoRegFrm", "ARMII::LdFrm", "ARMII::StFrm", "ARMII::LdMiscFrm", "ARMII::StMiscFrm", "ARMII::LdStMulFrm", "ARMII::MulFrm", "ARMII::ExtFrm", ...

ARMCodeEmitter6

emitInstruction

ARM

CPU

LLVM

13,893

388

1

[]

[ "<s>", "SDValue", "SparcTargetLowering", "::", "withTargetFlags", "(", "SDValue", "Op", ",", "unsigned", "TF", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "const", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ...

[ "}", "Custom", "DAGCombine" ]

[ "Sparc", "Sparc", "0", "0", "0", "0", "\"Unhandled address SDNode\"" ]

SparcISelLowering12

withTargetFlags

Sparc

CPU

LLVM

13,894

191

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "MBlazeTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Va...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "MBlaze", "MBlaze" ]

MBlazeISelLowering7

getSingleConstraintMatchWeight

MBlaze

MPU

LLVM

13,895

114

1

[]

[ "<s>", "unsigned", "MSP430RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "ret...

[ "Debug", "information", "queries", "." ]

[ "MSP430", "MSP430", "MSP430::FPW", "MSP430::SPW" ]

MSP430RegisterInfo38

getFrameRegister

MSP430

MPU

LLVM

13,896

44

1

[]

[ "<s>", "vl_vtype_info", "(", ")", ":", "m_avl", "(", "avl_info", "(", ")", ")", ",", "m_sew", "(", "0", ")", ",", "m_vlmul", "(", "riscv_vector", "::", "LMUL_RESERVED", ")", ",", "m_ratio", "(", "0", ")", ",", "m_ta", "(", "0", ")", ",", "m_ma", ...

[ "Initialize", "VL/VTYPE", "information", "." ]

[ "riscv", "0", "riscv_vector::LMUL_RESERVED", "0", "0", "0" ]

riscv-vsetvl

vl_vtype_info

riscv

CPU

GCC

13,897

39

1

[]

[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "TM", "||", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeNone", ")", ")", "return", "false", ";", "FunctionType", "*", "FTy", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "0", "\"Function has local memory argument. Promoting to \"", "\"local memory disabled.\\n\"", "AMDGPU", "AMDGPU", "0", "AMDGPU", "0", "\" bytes free in local memory.\\n\"" ]

AMDGPUPromoteAlloca3

runOnFunction

AMDGPU

GPU

LLVM

13,898

313

1

[]

[ "<s>", "static", "void", "ix86_set_func_type", "(", "tree", "fndecl", ")", "{", "if", "(", "cfun", "->", "machine", "->", "func_type", "==", "TYPE_UNKNOWN", ")", "{", "if", "(", "lookup_attribute", "(", "\"interrupt\"", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE"...

[ "Set", "the", "func_type", "field", "from", "the", "function", "FNDECL", "." ]

[ "i386", "\"interrupt\"", "\"interrupt and naked attributes are not compatible\"", "0", "2", "1", "\"Only DWARF debug format is supported for interrupt \"", "\"service routine.\"", "\"no_caller_saved_registers\"" ]

i3867

ix86_set_func_type

i386

CPU

GCC

13,899

161

1

[]