docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "Align", "ARMTargetLowering", "::", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "const", "Align", "ABITypeAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "if", ...	[ "Return", "the", "correct", "alignment", "for", "the", "current", "calling", "convention", "." ]	[ "ARM", "ARM" ]	ARMISelLowering (2)5	getABIAlignmentForCallingConv	ARM	CPU	LLVM	13,900	54	1	[]
[ "<s>", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DOUT", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<", "MI"...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "ARM", "\"JIT: \"", "\":\\t\"", "ARMII::FormMask", "0", "\"Unhandled instruction encoding format!\"", "ARMII::Pseudo", "ARMII::DPFrm", "ARMII::DPSoRegFrm", "ARMII::LdFrm", "ARMII::StFrm", "ARMII::LdMiscFrm", "ARMII::StMiscFrm", "ARMII::LdStMulFrm", "ARMII::MulFrm", "ARMII::ExtFrm", "...	ARMCodeEmitter7	emitInstruction	ARM	CPU	LLVM	13,901	285	1	[]
[ "<s>", "void", "h8300_swap_into_er6", "(", "rtx", "addr", ")", "{", "rtx", "insn", "=", "push", "(", "HARD_FRAME_POINTER_REGNUM", ",", "false", ")", ";", "if", "(", "frame_pointer_needed", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_co...	[ "Move", "ADDR", "into", "er6", "after", "pushing", "its", "old", "value", "onto", "the", "stack", "." ]	[ "h8300", "2", "4" ]	h83005	h8300_swap_into_er6	h8300	MPU	GCC	13,902	100	1	[]
[ "<s>", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataType", ")", "{", "return", "ST", "->", "hasSVE", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "store", "." ]	[ "AArch64" ]	AArch64TargetTransformInfo31	isLegalMaskedStore	AArch64	CPU	LLVM	13,903	16	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "unsigned", "OpSize", ")", "const", "{", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "BitSize", "=", "8", "*", "OpSize", ";", "re...	[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]	[ "AMDGPU", "SI", "8" ]	SIInstrInfo (3)	isInlineConstant	AMDGPU	GPU	LLVM	13,904	53	1	[]
[ "<s>", "static", "int", "avr_OS_task_function_p", "(", "tree", "func", ")", "{", "return", "avr_lookup_function_attribute1", "(", "func", ",", "\"OS_task\"", ")", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "FUNC", "is", "an", "OS_task", "function", "." ]	[ "avr", "\"OS_task\"" ]	avr	avr_OS_task_function_p	avr	MPU	GCC	13,905	17	1	[]
[ "<s>", "static", "struct", "machine_function", "*", "frv_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]	[ "Function", "to", "set", "up", "the", "backend", "function", "structure", "." ]	[ "frv" ]	frv	frv_init_machine_status	frv	VLIW	GCC	13,906	18	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isMaskAndCmp0FoldingBeneficial", "(", "const", "Instruction", "&", "AndI", ")", "const", "{", "const", "Value", "", "Mask", "=", "AndI", ".", "getOperand", "(", "1", ")", ";", "if", "(", "const", "ConstantInt", ""...	[ "Return", "if", "the", "target", "supports", "combining", "a", "chain", "like", ":" ]	[ "PowerPC", "PPC", "1", "64", "16", "16", "16", "0xFFFF" ]	PPCISelLowering (2)7	isMaskAndCmp0FoldingBeneficial	PowerPC	CPU	LLVM	13,907	95	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ",", "unsigned", "PreferVectorWidthOverride", ",", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86Subtarget	X86Subtarget	X86	CPU	LLVM	13,908	293	1	[]
[ "<s>", "static", "void", "nds32_relax_group", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "compute_bb_for_insn", "(", ")", ";", "df_chain_add_problem", "(", "DF_DU_CHAIN", "\|", "DF_UD_CHAIN", ")", ";", "df_insn_rescan_all", "(", ")", ";", "df_analyze", ...	[ "Group", "the", "relax", "candidate", "instructions", "for", "linker", "." ]	[ "nds32", "0", "0", "0" ]	nds32-relax-opt	nds32_relax_group	nds32	CPU	GCC	13,909	220	1	[]
[ "<s>", "bool", "Z80oldTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "Z80old", "Z80old" ]	Z80oldISelLowering	isOffsetFoldingLegal	Z80old	MPU	LLVM	13,910	15	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "OpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "OpC", ")", "{", "default", ":", "return", "false", ";", "case", "PPC...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "PowerPC", "PPC", "PPC::B", "PPC::BLR", "PPC::BLR8", "PPC::BCTR", "PPC::BCTR8", "PPC::BCTRL", "PPC::BCTRL8" ]	PPCInstrInfo (3)	isPredicable	PowerPC	CPU	LLVM	13,911	70	1	[]
[ "<s>", "bool", "AMDGPUMachineCFGStructurizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "*", "T...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "\"----STRUCTURIZER START----\\n\"", "0", "\"----STRUCTURIZER END----\\n\"" ]	AMDGPUMachineCFGStructurizer15	runOnMachineFunction	AMDGPU	GPU	LLVM	13,912	181	1	[]
[ "<s>", "const", "MipsMCSymbolRefExpr", "", "MipsMCSymbolRefExpr", "::", "Create", "(", "VariantKind", "Kind", ",", "const", "MCSymbol", "", "Symbol", ",", "int", "Offset", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "MipsMCSym...	[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsMCSymbolRefExpr	Create	Mips	CPU	LLVM	13,913	38	1	[]
[ "<s>", "const", "char", "*", "SystemZTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "SIBCALL"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "SystemZ", "SystemZ" ]	SystemZISelLowering35	getTargetNodeName	SystemZ	CPU	LLVM	13,914	262	1	[]
[ "<s>", "int", "vfp3_const_double_for_bits", "(", "rtx", "operand", ")", "{", "REAL_VALUE_TYPE", "r0", ";", "if", "(", "!", "CONST_DOUBLE_P", "(", "operand", ")", ")", "return", "0", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r0", ",", "operand", ")", ";", "i...	[ "If", "X", "is", "a", "CONST_DOUBLE", "with", "a", "value", "that", "is", "a", "power", "of", "2", "whose", "log2", "is", "in", "[", "1", ",", "32", "]", ",", "return", "that", "log2", ".", "Otherwise", "return", "-1", ".", "This", "is", "used", ...	[ "arm", "0", "0xffffffff", "0", "1", "0", "0" ]	arm4	vfp3_const_double_for_bits	arm	CPU	GCC	13,915	87	1	[]
[ "<s>", "static", "unsigned", "feature_count", "(", "const", "arm_feature_set", "", "set", ")", "{", "return", "(", "bit_count", "(", "ARM_FSET_CPU1", "(", "", "set", ")", ")", "+", "bit_count", "(", "ARM_FSET_CPU2", "(", "*", "set", ")", ")", ")", ";",...	[ "Return", "the", "number", "of", "features", "in", "feature-set", "SET", "." ]	[ "arm" ]	arm5	feature_count	arm	CPU	GCC	13,916	32	1	[]
[ "<s>", "void", "mt_expand_prologue", "(", "void", ")", "{", "rtx", "size_rtx", ",", "insn", ";", "unsigned", "int", "frame_size", ";", "if", "(", "mt_interrupt_function_p", "(", "current_function_decl", ")", ")", "{", "interrupt_handler", "=", "1", ";", "if", ...	[ "Generate", "prologue", "code", "." ]	[ "mt", "1", "1", "0xffff0000", "0x0000ffff", "1", "0", "1" ]	mt	mt_expand_prologue	mt	CPU	GCC	13,917	269	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isBranch", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "MI", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "is", "a", "conditional", ",", "unconditional", ",", "or", "indirect", "branch", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo	isBranch	Hexagon	DSP	LLVM	13,918	24	1	[]
[ "<s>", "bool", "Mips16HardFloat", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Run on Module Mips16HardFloat\\n\"", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "Module", "::", "iterator", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "Mips", "Mips", "\"Run on Module Mips16HardFloat\\n\"", "\"nomips16\"", "\"use-soft-float\"", "\"mips16_fp_stub\"", "\"nomips16\"" ]	Mips16HardFloat13	runOnModule	Mips	CPU	LLVM	13,919	154	1	[]
[ "<s>", "bool", "DLXInstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "&", "CmpInstr", ",", "unsigned", "SrcReg", ",", "unsigned", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "const"...	[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", ...	[ "DLX", "DLX" ]	DLXInstrInfo	optimizeCompareInstr	DLX	CPU	LLVM	13,920	32	1	[]
[ "<s>", "int", "frv_emit_scc", "(", "enum", "rtx_code", "test", ",", "rtx", "target", ")", "{", "rtx", "set", ";", "rtx", "test_rtx", ";", "rtx", "clobber", ";", "rtx", "cr_reg", ";", "rtx", "cc_reg", "=", "frv_emit_comparison", "(", "test", ",", "frv_com...	[ "Emit", "code", "to", "set", "a", "gpr", "to", "1/0", "based", "on", "a", "comparison", ".", "The", "comparison", "operands", "were", "previously", "stored", "in", "frv_compare_op0", "and", "frv_compare_op1", "." ]	[ "frv", "2" ]	frv2	frv_emit_scc	frv	VLIW	GCC	13,921	122	1	[]
[ "<s>", "bool", "canReach", "(", "MachineBasicBlock", "", "From", ",", "MachineBasicBlock", "", "To", ")", "const", "{", "assert", "(", "inRegion", "(", "From", ")", "&&", "inRegion", "(", "To", ")", ")", ";", "auto", "I", "=", "Reachable", ".", "find...	[ "If", "the", "function", "represented", "by", "this", "possition", "can", "reach", "Fn", "." ]	[ "WebAssembly" ]	WebAssemblyFixIrreducibleControlFlow1	canReach	WebAssembly	Virtual ISA	LLVM	13,922	60	1	[]
[ "<s>", "void", "OrderedRegisterList", "::", "remove", "(", "unsigned", "VR", ")", "{", "iterator", "L", "=", "std", "::", "lower_bound", "(", "Seq", ".", "begin", "(", ")", ",", "Seq", ".", "end", "(", ")", ",", "VR", ",", "Ord", ")", ";", "assert"...	[ "remove", "-", "Remove", "the", "specified", "key/value", "pair", "from", "the", "map", ",", "but", "do", "not", "erase", "it", "." ]	[ "Hexagon" ]	HexagonGenInsert (2)	remove	Hexagon	DSP	LLVM	13,923	52	1	[]
[ "<s>", "static", "int", "tilegx_compare_multipliers", "(", "const", "void", "", "key", ",", "const", "void", "", "t", ")", "{", "long", "long", "delta", "=", "(", "", "(", "const", "long", "long", "", ")", "key", "-", "(", "(", "const", "struct",...	[ "bsearch", "helper", "function", "." ]	[ "tilegx", "0", "1", "0" ]	tilegx	tilegx_compare_multipliers	tilegx	VLIW	GCC	13,924	59	1	[]
[ "<s>", "bool", "SystemZElimCompare", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "bool", "CompleteCCUsers", "=", "!", "isCCLiveOut", "(", "MBB", ")", ";", "SmallVector", "<", "MachineInstr", "*", ...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "SystemZ", "SystemZ", "4", "SystemZ::CC" ]	SystemZElimCompare	processBlock	SystemZ	CPU	LLVM	13,925	169	1	[]
[ "<s>", "void", "ARMCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "MachineFunction", "&", "MF", ",", "const", "SplitArgTy", "&", "PerformArgSplit", ")", "cons...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "ARM", "ARM", "ARM", "ARM", "4", "4", "0", "1", "0", "0", "1", "0", "8" ]	ARMCallLowering26	splitToValueTypes	ARM	CPU	LLVM	13,926	375	1	[]
[ "<s>", "bool", "HexagonCallFrameInformation", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "HFI", "=", "*", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonFrameLowering (2)3	runOnMachineFunction	Hexagon	DSP	LLVM	13,927	70	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "nullptr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "LC2200", "0" ]	LC2200AsmParser	addExpr	LC2200	CPU	LLVM	13,928	78	1	[]
[ "<s>", "static", "int", "ix86_count_insn_bb", "(", "basic_block", "bb", ")", "{", "rtx_insn", "*", "insn", ";", "int", "insn_count", "=", "0", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "ANY_RETU...	[ "Count", "the", "minimum", "number", "of", "instructions", "in", "BB", ".", "Return", "4", "if", "the", "number", "of", "instructions", ">", "=", "4", "." ]	[ "i386", "0", "4" ]	i386	ix86_count_insn_bb	i386	CPU	GCC	13,929	87	1	[]
[ "<s>", "bool", "RISCVDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", ...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "RI5CY", "RISCV" ]	RISCVISelDAGToDAG	SelectInlineAsmMemoryOperand	RI5CY	CPU	LLVM	13,930	67	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "if", "(", "requestsDou...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "Mips", "Mips", "MipsOperand::CreateToken", "0", "MipsOperand::CreateToken", "1", "MipsOperand::CreateToken", "\"c.\"", "MipsOperand::CreateToken", "\".\"", "1", "\"Invalid conditional code\"", "MipsOperand::CreateImm", "MipsOperand::CreateToken", "\"unexpected token in argument list\"",...	MipsAsmParser33	ParseInstruction	Mips	CPU	LLVM	13,931	451	1	[]
[ "<s>", "static", "bool", "mips_get_unaligned_mem", "(", "rtx", "", "op", ",", "unsigned", "int", "width", ",", "int", "bitpos", ",", "rtx", "", "left", ",", "rtx", "*", "right", ")", "{", "rtx", "first", ",", "last", ";", "if", "(", "!", "MEM_P", ...	[ "Return", "true", "if", "it", "is", "possible", "to", "use", "left/right", "accesses", "for", "a", "bitfield", "of", "WIDTH", "bits", "starting", "BITPOS", "bits", "into", "", "OP", ".", "When", "returning", "true", ",", "update", "", "OP", ",", "*", ...	[ "mips", "32", "64", "0", "0", "0", "1" ]	mips3	mips_get_unaligned_mem	mips	CPU	GCC	13,932	166	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getOperandsScalarizationOverhead", "(", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "unsigned", "VF", ")", "{", "return", "BaseT", "::", "getOperandsScalarizationOverhead", "(", "Args", ",", "VF", ")", ";...	[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instructions", "unique", "non-constant", "operands", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo	getOperandsScalarizationOverhead	Hexagon	DSP	LLVM	13,933	28	1	[]
[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreISel", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "ARM", "ARM" ]	ARMTargetMachine94	addPreISel	ARM	CPU	LLVM	13,934	41	1	[]
[ "<s>", "static", "int", "add_sp_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", ";", "if", "(", "!", "single_set", "(", "insn", ")", ")", "return", "0", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", ...	[ "If", "this", "insn", "adjusts", "the", "stack", ",", "return", "the", "adjustment", ",", "else", "return", "zero", "." ]	[ "mep", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "1" ]	mep	add_sp_insn_p	mep	CPU	GCC	13,935	150	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "Z80TargetMachine", "::", "getObjFileLowering", "(", ")", "const", "{", "return", "this", "->", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "Z80", "Z80" ]	Z80TargetMachine (3)	getObjFileLowering	Z80	MPU	LLVM	13,936	19	1	[]
[ "<s>", "unsigned", "ValueEnumerator", "::", "getValueID", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "auto", "", "MD", "=", "dyn_cast", "<", "MetadataAsValue", ">", "(", "V", ")", ")", "return", "getMetadataID", "(", "MD", "->", "g...	[ "Return", "an", "ID", "for", "the", "concrete", "type", "of", "this", "object", "." ]	[ "DirectX", "\"Value not in slotcalculator!\"", "1" ]	DXILValueEnumerator	getValueID	DirectX	Virtual ISA	LLVM	13,937	69	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Memory", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "OR1K" ]	OR1KAsmParser1	isMem	OR1K	CPU	LLVM	13,938	13	1	[]
[ "<s>", "static", "bool", "aarch64_register_saved_on_entry", "(", "int", "regno", ")", "{", "return", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ">=", "0", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "register", "REGNO", "is", "saved", "on", "entry", "to", "the", "current", "function", "." ]	[ "aarch64", "0" ]	aarch642	aarch64_register_saved_on_entry	aarch64	CPU	GCC	13,939	23	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine1	addIRPasses	WebAssembly	Virtual ISA	LLVM	13,940	70	1	[]
[ "<s>", "void", "PIC16RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "}", "</s>" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "PIC16", "PIC16" ]	PIC16RegisterInfo	eliminateFrameIndex	PIC16	MPU	LLVM	13,941	20	1	[]
[ "<s>", "TargetTransformInfo", "SPIRVTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "SPIRVTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "SPIRV", "SPIRV", "SPIRV" ]	SPIRVTargetMachine1	getTargetTransformInfo	SPIRV	Virtual ISA	LLVM	13,942	23	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Co...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegisterClass", "0U", "ARM::GPRRegisterClass", "0U", "ARM::GPRRegisterClass", "MVT::f32", "0U", "ARM::SPRRegisterClass", "64", "0U", "ARM::DPRRegisterClass", "128", "0U", "ARM::QPRRegisterClass", "\"{cc}\"", "ARM::CPSR", "ARM::CCRRegi...	ARMISelLowering131	getRegForInlineAsmConstraint	ARM	CPU	LLVM	13,943	207	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", "...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1" ]	MipsAsmPrinter85	EmitInstruction	Mips	CPU	LLVM	13,944	262	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MBBI", "->", "operands_begi...	[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]	[ "AMDGPU", "R600" ]	R600InstrInfo12	isLegalToSplitMBBAt	AMDGPU	GPU	LLVM	13,945	90	1	[]
[ "<s>", "static", "bool", "ix86_flags_dependent", "(", "rtx_insn", "", "insn", ",", "rtx_insn", "", "dep_insn", ",", "enum", "attr_type", "insn_type", ")", "{", "rtx", "set", ",", "set2", ";", "if", "(", "insn_type", "!=", "TYPE_SETCC", "&&", "insn_type", ...	[ "A", "subroutine", "of", "ix86_adjust_cost", "--", "return", "TRUE", "iff", "INSN", "reads", "flags", "set", "by", "DEP_INSN", "and", "nothing", "set", "by", "DEP_INSN", "." ]	[ "i386", "0", "0", "2", "0", "0", "0", "1", "0", "0", "0", "0" ]	i3864	ix86_flags_dependent	i386	CPU	GCC	13,946	223	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "CI", ")", "const", "{", "unsigned", "Size", "=", "CI", "->", "getCompareOperand", "(", ")", "->", "getType", "(", ")",...	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "RISCV", "RISCV", "8", "16" ]	RISCVISelLowering	shouldExpandAtomicCmpXchgInIR	RISCV	CPU	LLVM	13,947	51	1	[]
[ "<s>", "Register", "Z80RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "Z80", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Z80", "Z80", "Z80::SP" ]	Z80RegisterInfo (2)	getFrameRegister	Z80	MPU	LLVM	13,948	18	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineModuleInfo", ">", "(", ")", ";", "}", "</s>" ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86RetpolineThunks1	getAnalysisUsage	X86	CPU	LLVM	13,949	29	1	[]
[ "<s>", "void", "m32c_output_reg_push", "(", "FILE", "*", "s", ",", "int", "regno", ")", "{", "if", "(", "regno", "==", "FLG_REGNO", ")", "fprintf", "(", "s", ",", "\"\\tpushc\\tflg\\n\"", ")", ";", "else", "fprintf", "(", "s", ",", "\"\\tpush.%c\\t%s\"", ...	[ "Implements", "ASM_OUTPUT_REG_PUSH", ".", "Control", "registers", "are", "pushed", "differently", "than", "general", "registers", "." ]	[ "m32c", "\"\\tpushc\\tflg\\n\"", "\"\\tpush.%c\\t%s\"", "\" bwll\"" ]	m32c2	m32c_output_reg_push	m32c	MPU	GCC	13,950	46	1	[]
[ "<s>", "rtx", "riscv_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND",...	[ "Implement", "TARGET_EXPAND_BUILTIN", "." ]	[ "riscv", "0" ]	riscv-builtins2	riscv_expand_builtin	riscv	CPU	GCC	13,951	103	1	[]
[ "<s>", "void", "output_push_multiple", "(", "rtx", "insn", ",", "rtx", "*", "operands", ")", "{", "char", "buf", "[", "80", "]", ";", "int", "ok", ";", "ok", "=", "push_multiple_operation", "(", "PATTERN", "(", "insn", ")", ",", "VOIDmode", ")", ";", ...	[ "Emit", "assembly", "code", "for", "one", "multi-register", "push", "described", "by", "INSN", ",", "with", "operands", "in", "OPERANDS", "." ]	[ "bfin", "80", "8", "\"[--sp] = ( p5:%d );\\n\"", "6", "\"[--sp] = ( r7:%d );\\n\"", "\"[--sp] = ( r7:%d, p5:%d );\\n\"" ]	bfin2	output_push_multiple	bfin	DSP	GCC	13,952	88	1	[]
[ "<s>", "void", "MipsTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", ";", "case", "Mi...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "Mips", "Mips", "Mips::JALR", "Mips::JALRPseudo", "Mips::JALR64", "Mips::JALR64Pseudo", "Mips::JALR16_MM", "Mips::JALRC16_MMR6", "Mips::TAILCALLREG", "Mips::TAILCALLREG64", "Mips::TAILCALLR6REG", "Mips::TAILCALL64R6REG", "Mips::TAILCALLREG_MM", "Mips::TAILCALLREG_MMR6", "Mips", "1", ...	MipsISelLowering107	AdjustInstrPostInstrSelection	Mips	CPU	LLVM	13,953	317	1	[]
[ "<s>", "static", "bool", "mn10300_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "int_size_in_bytes", "(", "type", ")", ">", "8", "\|\|", "int_size_in_bytes", "(", "type", ")", "==", "0", "...	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]	[ "mn10300", "8", "0" ]	mn10300	mn10300_return_in_memory	mn10300	MPU	GCC	13,954	37	1	[]
[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Size", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Hexagon" ]	HexagonConstPropagation	size	Hexagon	DSP	LLVM	13,955	10	1	[]
[ "<s>", "const", "MipsInstrInfo", "*", "MipsInstrInfo", "::", "create", "(", "MipsSubtarget", "&", "STI", ")", "{", "return", "llvm", "::", "createMipsSEInstrInfo", "(", "STI", ")", ";", "}", "</s>" ]	[ "This", "creates", "an", "identified", "struct", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsInstrInfo31	create	Mips	CPU	LLVM	13,956	21	1	[]
[ "<s>", "MachineBasicBlock", "", "HexagonTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", ...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Hexagon", "Hexagon", "Hexagon::ALLOCA", "Hexagon", "\"Unexpected instr type to insert\"" ]	HexagonISelLowering (2)	EmitInstrWithCustomInserter	Hexagon	DSP	LLVM	13,957	75	1	[]
[ "<s>", "MVT", "MOSTargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "const", "ISD", "::", "ArgFlagsTy", "&", "Flags", ")", "const", "{", "if", "(", "Flags"...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "MOS", "MOS", "ISD::ArgFlagsTy", "MVT::i16" ]	MOSISelLowering	getRegisterTypeForCallingConv	MOS	MPU	LLVM	13,958	54	1	[]
[ "<s>", "bool", "ARMTTIImpl", "::", "isHardwareLoopProfitable", "(", "Loop", "", "L", ",", "ScalarEvolution", "&", "SE", ",", "AssumptionCache", "&", "AC", ",", "TargetLibraryInfo", "", "LibInfo", ",", "HardwareLoopInfo", "&", "HWLoopInfo", ")", "{", "if", "(...	[ "Query", "the", "target", "whether", "it", "would", "be", "profitable", "to", "convert", "the", "given", "loop", "into", "a", "hardware", "loop", "." ]	[ "ARM", "ARM", "\"ARMHWLoops: Disabled\\n\"", "\"ARMHWLoops: No BETC\\n\"", "\"ARMHWLoops: Uncomputable BETC\\n\"", "32", "\"ARMHWLoops: Trip count does not fit into 32bits\\n\"", "Intrinsic::set_loop_iterations", "Intrinsic::test_set_loop_iterations", "Intrinsic::loop_decrement", "Intrinsic::loo...	ARMTargetTransformInfo3	isHardwareLoopProfitable	ARM	CPU	LLVM	13,959	397	1	[]
[ "<s>", "bool", "rs6000_linux_float_exceptions_rounding_supported_p", "(", "void", ")", "{", "if", "(", "OPTION_GLIBC", ")", "return", "true", ";", "else", "return", "TARGET_DF_INSN", ";", "}", "</s>" ]	[ "Implement", "TARGET_FLOAT_EXCEPTIONS_ROUNDING_SUPPORTED_P", "." ]	[ "rs6000" ]	rs6000-linux2	rs6000_linux_float_exceptions_rounding_supported_p	rs6000	CPU	GCC	13,960	18	1	[]
[ "<s>", "int", "VEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "VESubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "VE", "VE", "VE", "VE", "VE", "VE", "VE", "VE::SX11" ]	VEFrameLowering1	getFrameIndexReference	VE	CPU	LLVM	13,961	177	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "CommentStream", ")", "HasCustomInstComment", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"" ]	X86ATTInstPrinter27	printInst	X86	CPU	LLVM	13,962	150	1	[]
[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "Nyuzi" ]	NyuziMCExpr	getKind	Nyuzi	GPU	LLVM	13,963	10	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "const", "MachineOperand", "&", "BaseOp1", ",", "const", "MachineOperand", "&", "BaseOp2", ",", "unsigned", "NumLoads", ")", "const", "{", "const", "MachineInstr", "&", "FirstLdSt", "=", "*", "BaseO...	[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]	[ "AMDGPU", "SI", "6", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "16", "8" ]	SIInstrInfo131	shouldClusterMemOps	AMDGPU	GPU	LLVM	13,964	365	1	[]
[ "<s>", "static", "void", "maybe_clobber_cond", "(", "rtx", "insn", ",", "int", "clock_var", ")", "{", "int", "n", ",", "idx", ";", "idx", "=", "ss", ".", "jump_cycle_index", ";", "for", "(", "n", "=", "0", ";", "n", "<", "12", ";", "n", "++", ","...	[ "Examine", "INSN", ",", "and", "if", "it", "destroys", "the", "conditions", "have", "recorded", "for", "any", "of", "the", "jumps", "in", "flight", ",", "clear", "that", "condition", "so", "that", "we", "do", "n't", "predicate", "any", "more", "insns", "...	[ "c6x", "0", "12", "12", "12", "1", "0" ]	c6x2	maybe_clobber_cond	c6x	VLIW	GCC	13,965	176	1	[]
[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "HexagonISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "HexagonISD", "::", "ALLOCA", ":", "return", "...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Hexagon", "Hexagon", "HexagonISD::NodeType", "HexagonISD::ALLOCA", "\"HexagonISD::ALLOCA\"", "HexagonISD::AT_GOT", "\"HexagonISD::AT_GOT\"", "HexagonISD::AT_PCREL", "\"HexagonISD::AT_PCREL\"", "HexagonISD::BARRIER", "\"HexagonISD::BARRIER\"", "HexagonISD::CALL", "\"HexagonISD::CALL\"", "H...	HexagonISelLowering (2)1	getTargetNodeName	Hexagon	DSP	LLVM	13,966	290	1	[]
[ "<s>", "const", "Cpu0Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0TargetMachine	getSubtargetImpl	Cpu0	CPU	LLVM	13,967	13	1	[]
[ "<s>", "bool", "ix86_expand_int_vcond", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ...	[ "Expand", "a", "signed", "integral", "vector", "conditional", "move", "." ]	[ "i386", "0", "3", "4", "5", "0x80000000", "4", "0", "1", "2", "0", "1", "2" ]	i3863	ix86_expand_int_vcond	i386	CPU	GCC	13,968	392	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", ",", "uint64_t", ",", "const", "MCRelaxableFragment", "*", ",", "const", "MCAsmLayout", "&", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "Lanai" ]	LanaiAsmBackend	fixupNeedsRelaxation	Lanai	CPU	LLVM	13,969	24	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "CSKY" ]	CSKYConstantIslandPass	getAnalysisUsage	CSKY	CPU	LLVM	13,970	27	1	[]
[ "<s>", "OperandMatchResultTy", "M88kAsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "bool", "Result", "=", "parseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc",...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "M88k", "M88k" ]	M88kAsmParser	tryParseRegister	M88k	MPU	LLVM	13,971	69	1	[]
[ "<s>", "static", "void", "sparc_init_pic_reg", "(", "void", ")", "{", "edge", "entry_edge", ";", "rtx_insn", "*", "seq", ";", "if", "(", "!", "crtl", "->", "uses_pic_offset_table", ")", "return", ";", "start_sequence", "(", ")", ";", "load_got_register", "("...	[ "Implement", "TARGET_INIT_PIC_REG", "." ]	[ "sparc" ]	sparc7	sparc_init_pic_reg	sparc	CPU	GCC	13,972	76	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SI insert wait instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI insert wait instructions\"" ]	SIInsertWaits10	getPassName	R600	GPU	LLVM	13,973	12	1	[]
[ "<s>", "static", "rtx", "sparc_tls_got", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "return", "pic_offset_table_rtx", ";", "}", "if", "(", "TARGET_SUN_TLS", "&&", "TARGET_ARCH32", ")", "{", ...	[ "Return", "the", "Global", "Offset", "Table", "to", "be", "used", "in", "TLS", "mode", "." ]	[ "sparc", "1" ]	sparc	sparc_tls_got	sparc	CPU	GCC	13,974	46	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::FrameIndex", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEI...	AMDGPUISelLowering45	LowerOperation	AMDGPU	GPU	LLVM	13,975	313	1	[]
[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", ...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsTargetObjectFile38	IsGlobalInSmallSection	Mips	CPU	LLVM	13,976	127	1	[]
[ "<s>", "static", "enum", "attr_op_type", "sched_attr_op_type", "(", "rtx_insn", "*", "insn", ",", "bool", "opx_p", ",", "bool", "address_p", ")", "{", "rtx", "op", ";", "op", "=", "sched_get_operand", "(", "insn", ",", "opx_p", ")", ";", "if", "(", "op",...	[ "Return", "type", "of", "INSN", "'s", "operand", "X", "(", "if", "OPX_P", ")", "or", "operand", "Y", "(", "if", "!", "OPX_P", ")", ".", "If", "ADDRESS_P", "is", "true", ",", "return", "type", "of", "memory", "location", "operand", "refers", "to", "."...	[ "m68k", "0", "1", "8", "8", "1", "0x8000", "0x7fff" ]	m68k	sched_attr_op_type	m68k	MPU	GCC	13,977	389	1	[]
[ "<s>", "static", "void", "require_pic_register", "(", "rtx", "pic_reg", ",", "bool", "compute_now", ")", "{", "gcc_assert", "(", "compute_now", "==", "(", "pic_reg", "!=", "NULL_RTX", ")", ")", ";", "if", "(", "!", "crtl", "->", "uses_pic_offset_table", "\|\|"...	[ "Record", "that", "the", "current", "function", "needs", "a", "PIC", "register", ".", "Initialize", "cfun-", ">", "machine-", ">", "pic_reg", "if", "we", "have", "not", "already", "done", "so", "." ]	[ "arm", "1", "1", "0UL" ]	arm	require_pic_register	arm	CPU	GCC	13,978	280	1	[]
[ "<s>", "void", "AMDGPUPALMetadata", "::", "toString", "(", "std", "::", "string", "&", "String", ")", "{", "String", ".", "clear", "(", ")", ";", "if", "(", "!", "BlobType", ")", "return", ";", "raw_string_ostream", "Stream", "(", "String", ")", ";", "...	[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::PALMD", "\"0x\"", "\",0x\"", "\" (\"", "AMDGPU::PALMD", "AMDGPU::PALMD" ]	AMDGPUPALMetadata	toString	AMDGPU	GPU	LLVM	13,979	316	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "HexagonTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "return", "AtomicExpansionKind", "::", "LLSC", ";", "}", "</s>" ]	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelLowering100	shouldExpandAtomicCmpXchgInIR	Hexagon	DSP	LLVM	13,980	19	1	[]
[ "<s>", "void", "s390_expand_logical_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "machine_mode", "wmode", "=", "mode", ";", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src1",...	[ "Expand", "logical", "operator", "CODE", "in", "mode", "MODE", "with", "operands", "OPERANDS", "." ]	[ "s390", "0", "1", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0", "2", "0", "0" ]	s390	s390_expand_logical_operator	s390	MPU	GCC	13,981	340	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "...	[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]	[ "AArch64", "AArch64", "AArch64::TCRETURNdi", "0", "AArch64::BL", "0", "\"No callee-saved register available?\"", "AArch64::LR", "AArch64::LR", "AArch64::ORRXrs", "AArch64::XZR", "AArch64::LR", "0", "AArch64::ORRXrs", "AArch64::LR", "AArch64::XZR", "0", "AArch64::STRXpre", "AArch6...	AArch64InstrInfo105	insertOutlinedCall	AArch64	CPU	LLVM	13,982	467	1	[]
[ "<s>", "unsigned", "MBlazeRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "MBlaze", "::", "R19", ":", "MBlaze", "::", "R1", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "MBlaze", "MBlaze", "MBlaze::R19", "MBlaze::R1" ]	MBlazeRegisterInfo12	getFrameRegister	MBlaze	MPU	LLVM	13,983	27	1	[]
[ "<s>", "static", "unsigned", "int", "loongarch_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "if", "(", "type", "&&", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "alignment", ...	[ "Implement", "TARGET_FUNCTION_ARG_BOUNDARY", ".", "Every", "parameter", "gets", "at", "least", "PARM_BOUNDARY", "bits", "of", "alignment", ",", "but", "will", "be", "given", "anything", "up", "to", "PREFERRED_STACK_BOUNDARY", "bits", "if", "the", "type", "requires",...	[ "loongarch" ]	loongarch	loongarch_function_arg_boundary	loongarch	CPU	GCC	13,984	65	1	[]
[ "<s>", "void", "GCNScheduleDAGMILive", "::", "schedule", "(", ")", "{", "std", "::", "vector", "<", "MachineInstr", "", ">", "Unsched", ";", "Unsched", ".", "reserve", "(", "NumRegionInstrs", ")", ";", "for", "(", "auto", "&", "I", ":", "", "this", "...	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "AMDGPU", "\"Pressure before scheduling:\\n\"", "0", "\"Pressure after scheduling:\\n\"", "\"Pressure in desired limits, done.\\n\"", "\"Occupancy before scheduling: \"", "\", after \"", "\".\\n\"", "\"Occupancy lowered for the function to \"", "\".\\n\"", "\"Attempting to revert scheduling.\\n\...	GCNSchedStrategy21	schedule	AMDGPU	GPU	LLVM	13,985	490	1	[]
[ "<s>", "void", "TeakPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "Teak", "Teak" ]	TeakTargetMachine	addPreSched2	Teak	DSP	LLVM	13,986	24	1	[]
[ "<s>", "void", "visium_split_cstore", "(", "enum", "rtx_code", "op_code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "enum", "rtx_code", "code", ",", "rtx", "op2", ",", "rtx", "op3", ")", "{", "enum", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", ...	[ "Split", "a", "compare-and-store", "with", "CODE", ",", "operands", "OP2", "and", "OP3", ",", "combined", "with", "operation", "with", "OP_CODE", ",", "operands", "OP0", "and", "OP1", "." ]	[ "visium", "2", "0", "0", "0", "1" ]	visium2	visium_split_cstore	visium	Virtual ISA	GCC	13,987	226	1	[]
[ "<s>", "void", "SPUFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "const...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "CellSPU", "SPU", "SPU", "SPU", "SPU", "SPU::RET", "\"Can only insert epilog into returning blocks\"", "0xf", "0", "\"FrameSize not aligned\"", "16", "SPU", "10", "SPU::LQDr128", "SPU::R0", "SPU::R1", "SPU::AIr32", "SPU::R1", "SPU::R1", "1", "16", "1", "1", "16", "SPU...	SPUFrameInfo	emitEpilogue	CellSPU	MPU	LLVM	13,988	466	1	[]
[ "<s>", "static", "void", "rs6000_print_options_internal", "(", "FILE", "", "file", ",", "int", "indent", ",", "const", "char", "", "string", ",", "HOST_WIDE_INT", "flags", ",", "const", "char", "", "prefix", ",", "const", "struct", "rs6000_opt_mask", "", ...	[ "Helper", "function", "to", "print", "the", "current", "isa", "or", "misc", "options", "on", "a", "line", "." ]	[ "rs6000", "0", "76", "\"\"", "\"%s\"", "\"\"", "\"<none>\"", "0", "0", "\"no-\"", "\"\"", "\", \\\\\\n%s\"", "\"\"", "\"\"", "\"%s%s%s%s\"", "\", \"", "\"\\n\"" ]	rs60004	rs6000_print_options_internal	rs6000	CPU	GCC	13,989	267	1	[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "R600", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]	AMDGPUISelLowering23	getTargetNodeName	AMDGPU	GPU	LLVM	13,990	446	1	[]
[ "<s>", "static", "bool", "is_mem_ref", "(", "rtx", "pat", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ",", "j", ";", "bool", "ret", "=", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "MEM", ")", "return", "true", ";", ...	[ "Determine", "is", "PAT", "refers", "to", "memory", "." ]	[ "rs6000", "1", "0", "1", "0" ]	rs60003	is_mem_ref	rs6000	CPU	GCC	13,991	140	1	[]
[ "<s>", "static", "rtx_insn", "*", "vax_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "machine_mode", ">", "&", "input_modes", "ATTRIBUTE_UNUSED"...	[ "Mark", "PSL", "as", "clobbered", "for", "compatibility", "with", "the", "CC0", "representation", "." ]	[ "vax" ]	vax1	vax_md_asm_adjust	vax	CPU	GCC	13,992	74	1	[]
[ "<s>", "static", "const", "char", "*", "s390_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=...	[ "Implement", "TARGET_MANGLE_TYPE", "." ]	[ "s390", "\"U6__boolc\"", "\"U6__bools\"", "\"U6__booli\"", "\"U6__booll\"", "\"g\"" ]	s390	s390_mangle_type	s390	MPU	GCC	13,993	116	1	[]
[ "<s>", "void", "WebAssemblyAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "const", "MCFixupKindInfo", "&", "I...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "WebAssembly", "WebAssembly", "0", "\"WebAssembly does not use MCFixupKindInfo flags\"", "7", "8", "0", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	WebAssemblyAsmBackend18	applyFixup	WebAssembly	Virtual ISA	LLVM	13,994	134	1	[]
[ "<s>", "void", "Cpu0FrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0FrameLowering3	determineFrameLayout	Cpu0	CPU	LLVM	13,995	12	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isFPExtFoldable", "(", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Opcode", ",", "EVT", "DestVT", ",", "EVT", "SrcVT", ")", "const", "{", "return", "(", "(", "Opcode", "==", "ISD", "::", "FMAD", "&&", ...	[ "Return", "true", "if", "an", "fpext", "operation", "input", "to", "an", "Opcode", "operation", "is", "free", "(", "for", "instance", ",", "because", "half-precision", "floating-point", "numbers", "are", "implicitly", "extended", "to", "float-precision", ")", "f...	[ "AMDGPU", "SI", "ISD::FMAD", "ISD::FMA", "MVT::f32", "MVT::f16" ]	SIISelLowering25	isFPExtFoldable	AMDGPU	GPU	LLVM	13,996	80	1	[]
[ "<s>", "static", "void", "s390_save_gprs_to_fprs", "(", "void", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_Z10", "\|\|", "!", "TARGET_HARD_FLOAT", "\|\|", "!", "crtl", "->", "is_leaf", ")", "return", ";", "for", "(", "i", "=", "6", ";", "i", "<",...	[ "Copy", "GPRS", "into", "FPR", "save", "slots", "." ]	[ "s390", "6", "16", "1" ]	s390	s390_save_gprs_to_fprs	s390	MPU	GCC	13,997	99	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "ReplaceTailWithBranchTo", "(", "MachineBasicBlock", "::", "iterator", "Tail", ",", "MachineBasicBlock", "", "NewDest", ")", "const", "{", "MachineBasicBlock", "", "MBB", "=", "Tail", "->", "getParent", "(", ")", ";", "A...	[ "Delete", "the", "instruction", "OldInst", "and", "everything", "after", "it", ",", "replacing", "it", "with", "an", "unconditional", "branch", "to", "NewDest", "." ]	[ "ARM", "ARM", "ARM", "0", "ARMCC::CondCodes", "ARMCC::AL", "ARMCC::AL", "4", "ARM::t2IT", "1", "4", "1", "1", "1" ]	Thumb2InstrInfo40	ReplaceTailWithBranchTo	ARM	CPU	LLVM	13,998	248	1	[]
[ "<s>", "void", "sparc_split_mem_reg", "(", "rtx", "dest", ",", "rtx", "src", ",", "machine_mode", "mode", ")", "{", "rtx", "word0", "=", "adjust_address", "(", "dest", ",", "mode", ",", "0", ")", ";", "rtx", "word1", "=", "adjust_address", "(", "dest", ...	[ "Split", "a", "MEM", "<", "--", "REG", "move", "into", "a", "pair", "of", "moves", "in", "MODE", "." ]	[ "sparc", "0", "4" ]	sparc	sparc_split_mem_reg	sparc	CPU	GCC	13,999	72	1	[]

[ "<s>", "Align", "ARMTargetLowering", "::", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "const", "Align", "ABITypeAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "if", ...

[ "Return", "the", "correct", "alignment", "for", "the", "current", "calling", "convention", "." ]

[ "ARM", "ARM" ]

ARMISelLowering (2)5

getABIAlignmentForCallingConv

ARM

CPU

LLVM

13,900

54

1

[]

[ "<s>", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DOUT", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<", "MI"...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "ARM", "\"JIT: \"", "\":\\t\"", "ARMII::FormMask", "0", "\"Unhandled instruction encoding format!\"", "ARMII::Pseudo", "ARMII::DPFrm", "ARMII::DPSoRegFrm", "ARMII::LdFrm", "ARMII::StFrm", "ARMII::LdMiscFrm", "ARMII::StMiscFrm", "ARMII::LdStMulFrm", "ARMII::MulFrm", "ARMII::ExtFrm", "...

ARMCodeEmitter7

emitInstruction

ARM

CPU

LLVM

13,901

285

1

[]

[ "<s>", "void", "h8300_swap_into_er6", "(", "rtx", "addr", ")", "{", "rtx", "insn", "=", "push", "(", "HARD_FRAME_POINTER_REGNUM", ",", "false", ")", ";", "if", "(", "frame_pointer_needed", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_co...

[ "Move", "ADDR", "into", "er6", "after", "pushing", "its", "old", "value", "onto", "the", "stack", "." ]

[ "h8300", "2", "4" ]

h83005

h8300_swap_into_er6

h8300

MPU

GCC

13,902

100

1

[]

[ "<s>", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataType", ")", "{", "return", "ST", "->", "hasSVE", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "store", "." ]

[ "AArch64" ]

AArch64TargetTransformInfo31

isLegalMaskedStore

AArch64

CPU

LLVM

13,903

16

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "unsigned", "OpSize", ")", "const", "{", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "BitSize", "=", "8", "*", "OpSize", ";", "re...

[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]

[ "AMDGPU", "SI", "8" ]

SIInstrInfo (3)

isInlineConstant

AMDGPU

GPU

LLVM

13,904

53

1

[]

[ "<s>", "static", "int", "avr_OS_task_function_p", "(", "tree", "func", ")", "{", "return", "avr_lookup_function_attribute1", "(", "func", ",", "\"OS_task\"", ")", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "FUNC", "is", "an", "OS_task", "function", "." ]

[ "avr", "\"OS_task\"" ]

avr

avr_OS_task_function_p

avr

MPU

GCC

13,905

17

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "frv_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]

[ "Function", "to", "set", "up", "the", "backend", "function", "structure", "." ]

[ "frv" ]

frv

frv_init_machine_status

frv

VLIW

GCC

13,906

18

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isMaskAndCmp0FoldingBeneficial", "(", "const", "Instruction", "&", "AndI", ")", "const", "{", "const", "Value", "*", "Mask", "=", "AndI", ".", "getOperand", "(", "1", ")", ";", "if", "(", "const", "ConstantInt", "*"...

[ "Return", "if", "the", "target", "supports", "combining", "a", "chain", "like", ":" ]

[ "PowerPC", "PPC", "1", "64", "16", "16", "16", "0xFFFF" ]

PPCISelLowering (2)7

isMaskAndCmp0FoldingBeneficial

PowerPC

CPU

LLVM

13,907

95

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ",", "unsigned", "PreferVectorWidthOverride", ",", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86Subtarget

X86

CPU

LLVM

13,908

293

1

[]

[ "<s>", "static", "void", "nds32_relax_group", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "compute_bb_for_insn", "(", ")", ";", "df_chain_add_problem", "(", "DF_DU_CHAIN", "|", "DF_UD_CHAIN", ")", ";", "df_insn_rescan_all", "(", ")", ";", "df_analyze", ...

[ "Group", "the", "relax", "candidate", "instructions", "for", "linker", "." ]

[ "nds32", "0", "0", "0" ]

nds32-relax-opt

nds32_relax_group

nds32

CPU

GCC

13,909

220

1

[]

[ "<s>", "bool", "Z80oldTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "Z80old", "Z80old" ]

Z80oldISelLowering

isOffsetFoldingLegal

Z80old

MPU

LLVM

13,910

15

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "OpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "OpC", ")", "{", "default", ":", "return", "false", ";", "case", "PPC...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "PowerPC", "PPC", "PPC::B", "PPC::BLR", "PPC::BLR8", "PPC::BCTR", "PPC::BCTR8", "PPC::BCTRL", "PPC::BCTRL8" ]

PPCInstrInfo (3)

isPredicable

PowerPC

CPU

LLVM

13,911

70

1

[]

[ "<s>", "bool", "AMDGPUMachineCFGStructurizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "*", "T...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "\"----STRUCTURIZER START----\\n\"", "0", "\"----STRUCTURIZER END----\\n\"" ]

AMDGPUMachineCFGStructurizer15

runOnMachineFunction

AMDGPU

GPU

LLVM

13,912

181

1

[]

[ "<s>", "const", "MipsMCSymbolRefExpr", "*", "MipsMCSymbolRefExpr", "::", "Create", "(", "VariantKind", "Kind", ",", "const", "MCSymbol", "*", "Symbol", ",", "int", "Offset", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "MipsMCSym...

[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsMCSymbolRefExpr

Create

Mips

CPU

LLVM

13,913

38

1

[]

[ "<s>", "const", "char", "*", "SystemZTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "SIBCALL"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "SystemZ", "SystemZ" ]

SystemZISelLowering35

getTargetNodeName

SystemZ

CPU

LLVM

13,914

262

1

[]

[ "<s>", "int", "vfp3_const_double_for_bits", "(", "rtx", "operand", ")", "{", "REAL_VALUE_TYPE", "r0", ";", "if", "(", "!", "CONST_DOUBLE_P", "(", "operand", ")", ")", "return", "0", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r0", ",", "operand", ")", ";", "i...

[ "If", "X", "is", "a", "CONST_DOUBLE", "with", "a", "value", "that", "is", "a", "power", "of", "2", "whose", "log2", "is", "in", "[", "1", ",", "32", "]", ",", "return", "that", "log2", ".", "Otherwise", "return", "-1", ".", "This", "is", "used", ...

[ "arm", "0", "0xffffffff", "0", "1", "0", "0" ]

arm4

vfp3_const_double_for_bits

arm

CPU

GCC

13,915

87

1

[]

[ "<s>", "static", "unsigned", "feature_count", "(", "const", "arm_feature_set", "*", "set", ")", "{", "return", "(", "bit_count", "(", "ARM_FSET_CPU1", "(", "*", "set", ")", ")", "+", "bit_count", "(", "ARM_FSET_CPU2", "(", "*", "set", ")", ")", ")", ";",...

[ "Return", "the", "number", "of", "features", "in", "feature-set", "SET", "." ]

[ "arm" ]

arm5

feature_count

arm

CPU

GCC

13,916

32

1

[]

[ "<s>", "void", "mt_expand_prologue", "(", "void", ")", "{", "rtx", "size_rtx", ",", "insn", ";", "unsigned", "int", "frame_size", ";", "if", "(", "mt_interrupt_function_p", "(", "current_function_decl", ")", ")", "{", "interrupt_handler", "=", "1", ";", "if", ...

[ "Generate", "prologue", "code", "." ]

[ "mt", "1", "1", "0xffff0000", "0x0000ffff", "1", "0", "1" ]

mt

mt_expand_prologue

mt

CPU

GCC

13,917

269

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isBranch", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "MI", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "is", "a", "conditional", ",", "unconditional", ",", "or", "indirect", "branch", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo

isBranch

Hexagon

DSP

LLVM

13,918

24

1

[]

[ "<s>", "bool", "Mips16HardFloat", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Run on Module Mips16HardFloat\\n\"", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "Module", "::", "iterator", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "Mips", "Mips", "\"Run on Module Mips16HardFloat\\n\"", "\"nomips16\"", "\"use-soft-float\"", "\"mips16_fp_stub\"", "\"nomips16\"" ]

Mips16HardFloat13

runOnModule

Mips

CPU

LLVM

13,919

154

1

[]

[ "<s>", "bool", "DLXInstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "&", "CmpInstr", ",", "unsigned", "SrcReg", ",", "unsigned", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "const"...

[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", ...

[ "DLX", "DLX" ]

DLXInstrInfo

optimizeCompareInstr

DLX

CPU

LLVM

13,920

32

1

[]

[ "<s>", "int", "frv_emit_scc", "(", "enum", "rtx_code", "test", ",", "rtx", "target", ")", "{", "rtx", "set", ";", "rtx", "test_rtx", ";", "rtx", "clobber", ";", "rtx", "cr_reg", ";", "rtx", "cc_reg", "=", "frv_emit_comparison", "(", "test", ",", "frv_com...

[ "Emit", "code", "to", "set", "a", "gpr", "to", "1/0", "based", "on", "a", "comparison", ".", "The", "comparison", "operands", "were", "previously", "stored", "in", "frv_compare_op0", "and", "frv_compare_op1", "." ]

[ "frv", "2" ]

frv2

frv_emit_scc

frv

VLIW

GCC

13,921

122

1

[]

[ "<s>", "bool", "canReach", "(", "MachineBasicBlock", "*", "From", ",", "MachineBasicBlock", "*", "To", ")", "const", "{", "assert", "(", "inRegion", "(", "From", ")", "&&", "inRegion", "(", "To", ")", ")", ";", "auto", "I", "=", "Reachable", ".", "find...

[ "If", "the", "function", "represented", "by", "this", "possition", "can", "reach", "Fn", "." ]

[ "WebAssembly" ]

WebAssemblyFixIrreducibleControlFlow1

canReach

WebAssembly

Virtual ISA

LLVM

13,922

60

1

[]

[ "<s>", "void", "OrderedRegisterList", "::", "remove", "(", "unsigned", "VR", ")", "{", "iterator", "L", "=", "std", "::", "lower_bound", "(", "Seq", ".", "begin", "(", ")", ",", "Seq", ".", "end", "(", ")", ",", "VR", ",", "Ord", ")", ";", "assert"...

[ "remove", "-", "Remove", "the", "specified", "key/value", "pair", "from", "the", "map", ",", "but", "do", "not", "erase", "it", "." ]

[ "Hexagon" ]

HexagonGenInsert (2)

remove

Hexagon

DSP

LLVM

13,923

52

1

[]

[ "<s>", "static", "int", "tilegx_compare_multipliers", "(", "const", "void", "*", "key", ",", "const", "void", "*", "t", ")", "{", "long", "long", "delta", "=", "(", "*", "(", "const", "long", "long", "*", ")", "key", "-", "(", "(", "const", "struct",...

[ "bsearch", "helper", "function", "." ]

[ "tilegx", "0", "1", "0" ]

tilegx

tilegx_compare_multipliers

tilegx

VLIW

GCC

13,924

59

1

[]

[ "<s>", "bool", "SystemZElimCompare", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "bool", "CompleteCCUsers", "=", "!", "isCCLiveOut", "(", "MBB", ")", ";", "SmallVector", "<", "MachineInstr", "*", ...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "SystemZ", "SystemZ", "4", "SystemZ::CC" ]

SystemZElimCompare

processBlock

SystemZ

CPU

LLVM

13,925

169

1

[]

[ "<s>", "void", "ARMCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "MachineFunction", "&", "MF", ",", "const", "SplitArgTy", "&", "PerformArgSplit", ")", "cons...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "ARM", "ARM", "ARM", "ARM", "4", "4", "0", "1", "0", "0", "1", "0", "8" ]

ARMCallLowering26

splitToValueTypes

ARM

CPU

LLVM

13,926

375

1

[]

[ "<s>", "bool", "HexagonCallFrameInformation", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "HFI", "=", "*", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonFrameLowering (2)3

runOnMachineFunction

Hexagon

DSP

LLVM

13,927

70

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "nullptr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "LC2200", "0" ]

LC2200AsmParser

addExpr

LC2200

CPU

LLVM

13,928

78

1

[]

[ "<s>", "static", "int", "ix86_count_insn_bb", "(", "basic_block", "bb", ")", "{", "rtx_insn", "*", "insn", ";", "int", "insn_count", "=", "0", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "ANY_RETU...

[ "Count", "the", "minimum", "number", "of", "instructions", "in", "BB", ".", "Return", "4", "if", "the", "number", "of", "instructions", ">", "=", "4", "." ]

[ "i386", "0", "4" ]

i386

ix86_count_insn_bb

i386

CPU

GCC

13,929

87

1

[]

[ "<s>", "bool", "RISCVDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", ...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "RI5CY", "RISCV" ]

RISCVISelDAGToDAG

SelectInlineAsmMemoryOperand

RI5CY

CPU

LLVM

13,930

67

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "if", "(", "requestsDou...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "Mips", "Mips", "MipsOperand::CreateToken", "0", "MipsOperand::CreateToken", "1", "MipsOperand::CreateToken", "\"c.\"", "MipsOperand::CreateToken", "\".\"", "1", "\"Invalid conditional code\"", "MipsOperand::CreateImm", "MipsOperand::CreateToken", "\"unexpected token in argument list\"",...

MipsAsmParser33

ParseInstruction

Mips

CPU

LLVM

13,931

451

1

[]

[ "<s>", "static", "bool", "mips_get_unaligned_mem", "(", "rtx", "*", "op", ",", "unsigned", "int", "width", ",", "int", "bitpos", ",", "rtx", "*", "left", ",", "rtx", "*", "right", ")", "{", "rtx", "first", ",", "last", ";", "if", "(", "!", "MEM_P", ...

[ "Return", "true", "if", "it", "is", "possible", "to", "use", "left/right", "accesses", "for", "a", "bitfield", "of", "WIDTH", "bits", "starting", "BITPOS", "bits", "into", "*", "OP", ".", "When", "returning", "true", ",", "update", "*", "OP", ",", "*", ...

[ "mips", "32", "64", "0", "0", "0", "1" ]

mips3

mips_get_unaligned_mem

mips

CPU

GCC

13,932

166

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getOperandsScalarizationOverhead", "(", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "unsigned", "VF", ")", "{", "return", "BaseT", "::", "getOperandsScalarizationOverhead", "(", "Args", ",", "VF", ")", ";...

[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instructions", "unique", "non-constant", "operands", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo

getOperandsScalarizationOverhead

Hexagon

DSP

LLVM

13,933

28

1

[]

[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreISel", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "ARM", "ARM" ]

ARMTargetMachine94

addPreISel

ARM

CPU

LLVM

13,934

41

1

[]

[ "<s>", "static", "int", "add_sp_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", ";", "if", "(", "!", "single_set", "(", "insn", ")", ")", "return", "0", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", ...

[ "If", "this", "insn", "adjusts", "the", "stack", ",", "return", "the", "adjustment", ",", "else", "return", "zero", "." ]

[ "mep", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "1" ]

mep

add_sp_insn_p

mep

CPU

GCC

13,935

150

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "Z80TargetMachine", "::", "getObjFileLowering", "(", ")", "const", "{", "return", "this", "->", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "Z80", "Z80" ]

Z80TargetMachine (3)

getObjFileLowering

Z80

MPU

LLVM

13,936

19

1

[]

[ "<s>", "unsigned", "ValueEnumerator", "::", "getValueID", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "auto", "*", "MD", "=", "dyn_cast", "<", "MetadataAsValue", ">", "(", "V", ")", ")", "return", "getMetadataID", "(", "MD", "->", "g...

[ "Return", "an", "ID", "for", "the", "concrete", "type", "of", "this", "object", "." ]

[ "DirectX", "\"Value not in slotcalculator!\"", "1" ]

DXILValueEnumerator

getValueID

DirectX

Virtual ISA

LLVM

13,937

69

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Memory", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "OR1K" ]

OR1KAsmParser1

isMem

OR1K

CPU

LLVM

13,938

13

1

[]

[ "<s>", "static", "bool", "aarch64_register_saved_on_entry", "(", "int", "regno", ")", "{", "return", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ">=", "0", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "register", "REGNO", "is", "saved", "on", "entry", "to", "the", "current", "function", "." ]

[ "aarch64", "0" ]

aarch642

aarch64_register_saved_on_entry

aarch64

CPU

GCC

13,939

23

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine1

addIRPasses

WebAssembly

Virtual ISA

LLVM

13,940

70

1

[]

[ "<s>", "void", "PIC16RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "}", "</s>" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "PIC16", "PIC16" ]

PIC16RegisterInfo

eliminateFrameIndex

PIC16

MPU

LLVM

13,941

20

1

[]

[ "<s>", "TargetTransformInfo", "SPIRVTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "SPIRVTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "SPIRV", "SPIRV", "SPIRV" ]

SPIRVTargetMachine1

getTargetTransformInfo

SPIRV

Virtual ISA

LLVM

13,942

23

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Co...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegisterClass", "0U", "ARM::GPRRegisterClass", "0U", "ARM::GPRRegisterClass", "MVT::f32", "0U", "ARM::SPRRegisterClass", "64", "0U", "ARM::DPRRegisterClass", "128", "0U", "ARM::QPRRegisterClass", "\"{cc}\"", "ARM::CPSR", "ARM::CCRRegi...

ARMISelLowering131

getRegForInlineAsmConstraint

ARM

CPU

LLVM

13,943

207

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", "...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1" ]

MipsAsmPrinter85

EmitInstruction

Mips

CPU

LLVM

13,944

262

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MBBI", "->", "operands_begi...

[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]

[ "AMDGPU", "R600" ]

R600InstrInfo12

isLegalToSplitMBBAt

AMDGPU

GPU

LLVM

13,945

90

1

[]

[ "<s>", "static", "bool", "ix86_flags_dependent", "(", "rtx_insn", "*", "insn", ",", "rtx_insn", "*", "dep_insn", ",", "enum", "attr_type", "insn_type", ")", "{", "rtx", "set", ",", "set2", ";", "if", "(", "insn_type", "!=", "TYPE_SETCC", "&&", "insn_type", ...

[ "A", "subroutine", "of", "ix86_adjust_cost", "--", "return", "TRUE", "iff", "INSN", "reads", "flags", "set", "by", "DEP_INSN", "and", "nothing", "set", "by", "DEP_INSN", "." ]

[ "i386", "0", "0", "2", "0", "0", "0", "1", "0", "0", "0", "0" ]

i3864

ix86_flags_dependent

i386

CPU

GCC

13,946

223

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "CI", ")", "const", "{", "unsigned", "Size", "=", "CI", "->", "getCompareOperand", "(", ")", "->", "getType", "(", ")",...

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "RISCV", "RISCV", "8", "16" ]

RISCVISelLowering

shouldExpandAtomicCmpXchgInIR

RISCV

CPU

LLVM

13,947

51

1

[]

[ "<s>", "Register", "Z80RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "Z80", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Z80", "Z80", "Z80::SP" ]

Z80RegisterInfo (2)

getFrameRegister

Z80

MPU

LLVM

13,948

18

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineModuleInfo", ">", "(", ")", ";", "}", "</s>" ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86RetpolineThunks1

getAnalysisUsage

X86

CPU

LLVM

13,949

29

1

[]

[ "<s>", "void", "m32c_output_reg_push", "(", "FILE", "*", "s", ",", "int", "regno", ")", "{", "if", "(", "regno", "==", "FLG_REGNO", ")", "fprintf", "(", "s", ",", "\"\\tpushc\\tflg\\n\"", ")", ";", "else", "fprintf", "(", "s", ",", "\"\\tpush.%c\\t%s\"", ...

[ "Implements", "ASM_OUTPUT_REG_PUSH", ".", "Control", "registers", "are", "pushed", "differently", "than", "general", "registers", "." ]

[ "m32c", "\"\\tpushc\\tflg\\n\"", "\"\\tpush.%c\\t%s\"", "\" bwll\"" ]

m32c2

m32c_output_reg_push

m32c

MPU

GCC

13,950

46

1

[]

[ "<s>", "rtx", "riscv_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND",...

[ "Implement", "TARGET_EXPAND_BUILTIN", "." ]

[ "riscv", "0" ]

riscv-builtins2

riscv_expand_builtin

riscv

CPU

GCC

13,951

103

1

[]

[ "<s>", "void", "output_push_multiple", "(", "rtx", "insn", ",", "rtx", "*", "operands", ")", "{", "char", "buf", "[", "80", "]", ";", "int", "ok", ";", "ok", "=", "push_multiple_operation", "(", "PATTERN", "(", "insn", ")", ",", "VOIDmode", ")", ";", ...

[ "Emit", "assembly", "code", "for", "one", "multi-register", "push", "described", "by", "INSN", ",", "with", "operands", "in", "OPERANDS", "." ]

[ "bfin", "80", "8", "\"[--sp] = ( p5:%d );\\n\"", "6", "\"[--sp] = ( r7:%d );\\n\"", "\"[--sp] = ( r7:%d, p5:%d );\\n\"" ]

bfin2

output_push_multiple

bfin

DSP

GCC

13,952

88

1

[]

[ "<s>", "void", "MipsTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", ";", "case", "Mi...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "Mips", "Mips", "Mips::JALR", "Mips::JALRPseudo", "Mips::JALR64", "Mips::JALR64Pseudo", "Mips::JALR16_MM", "Mips::JALRC16_MMR6", "Mips::TAILCALLREG", "Mips::TAILCALLREG64", "Mips::TAILCALLR6REG", "Mips::TAILCALL64R6REG", "Mips::TAILCALLREG_MM", "Mips::TAILCALLREG_MMR6", "Mips", "1", ...

MipsISelLowering107

AdjustInstrPostInstrSelection

Mips

CPU

LLVM

13,953

317

1

[]

[ "<s>", "static", "bool", "mn10300_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "int_size_in_bytes", "(", "type", ")", ">", "8", "||", "int_size_in_bytes", "(", "type", ")", "==", "0", "...

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "mn10300", "8", "0" ]

mn10300

mn10300_return_in_memory

mn10300

MPU

GCC

13,954

37

1

[]

[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Size", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Hexagon" ]

HexagonConstPropagation

size

Hexagon

DSP

LLVM

13,955

10

1

[]

[ "<s>", "const", "MipsInstrInfo", "*", "MipsInstrInfo", "::", "create", "(", "MipsSubtarget", "&", "STI", ")", "{", "return", "llvm", "::", "createMipsSEInstrInfo", "(", "STI", ")", ";", "}", "</s>" ]

[ "This", "creates", "an", "identified", "struct", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsInstrInfo31

create

Mips

CPU

LLVM

13,956

21

1

[]

[ "<s>", "MachineBasicBlock", "*", "HexagonTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", ...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Hexagon", "Hexagon", "Hexagon::ALLOCA", "Hexagon", "\"Unexpected instr type to insert\"" ]

HexagonISelLowering (2)

EmitInstrWithCustomInserter

Hexagon

DSP

LLVM

13,957

75

1

[]

[ "<s>", "MVT", "MOSTargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "const", "ISD", "::", "ArgFlagsTy", "&", "Flags", ")", "const", "{", "if", "(", "Flags"...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "MOS", "MOS", "ISD::ArgFlagsTy", "MVT::i16" ]

MOSISelLowering

getRegisterTypeForCallingConv

MOS

MPU

LLVM

13,958

54

1

[]

[ "<s>", "bool", "ARMTTIImpl", "::", "isHardwareLoopProfitable", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "AssumptionCache", "&", "AC", ",", "TargetLibraryInfo", "*", "LibInfo", ",", "HardwareLoopInfo", "&", "HWLoopInfo", ")", "{", "if", "(...

[ "Query", "the", "target", "whether", "it", "would", "be", "profitable", "to", "convert", "the", "given", "loop", "into", "a", "hardware", "loop", "." ]

[ "ARM", "ARM", "\"ARMHWLoops: Disabled\\n\"", "\"ARMHWLoops: No BETC\\n\"", "\"ARMHWLoops: Uncomputable BETC\\n\"", "32", "\"ARMHWLoops: Trip count does not fit into 32bits\\n\"", "Intrinsic::set_loop_iterations", "Intrinsic::test_set_loop_iterations", "Intrinsic::loop_decrement", "Intrinsic::loo...

ARMTargetTransformInfo3

isHardwareLoopProfitable

ARM

CPU

LLVM

13,959

397

1

[]

[ "<s>", "bool", "rs6000_linux_float_exceptions_rounding_supported_p", "(", "void", ")", "{", "if", "(", "OPTION_GLIBC", ")", "return", "true", ";", "else", "return", "TARGET_DF_INSN", ";", "}", "</s>" ]

[ "Implement", "TARGET_FLOAT_EXCEPTIONS_ROUNDING_SUPPORTED_P", "." ]

[ "rs6000" ]

rs6000-linux2

rs6000_linux_float_exceptions_rounding_supported_p

rs6000

CPU

GCC

13,960

18

1

[]

[ "<s>", "int", "VEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "VESubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "VE", "VE", "VE", "VE", "VE", "VE", "VE", "VE::SX11" ]

VEFrameLowering1

getFrameIndexReference

VE

CPU

LLVM

13,961

177

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "CommentStream", ")", "HasCustomInstComment", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"" ]

X86ATTInstPrinter27

printInst

X86

CPU

LLVM

13,962

150

1

[]

[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "Nyuzi" ]

NyuziMCExpr

getKind

Nyuzi

GPU

LLVM

13,963

10

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "const", "MachineOperand", "&", "BaseOp1", ",", "const", "MachineOperand", "&", "BaseOp2", ",", "unsigned", "NumLoads", ")", "const", "{", "const", "MachineInstr", "&", "FirstLdSt", "=", "*", "BaseO...

[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]

[ "AMDGPU", "SI", "6", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "16", "8" ]

SIInstrInfo131

shouldClusterMemOps

AMDGPU

GPU

LLVM

13,964

365

1

[]

[ "<s>", "static", "void", "maybe_clobber_cond", "(", "rtx", "insn", ",", "int", "clock_var", ")", "{", "int", "n", ",", "idx", ";", "idx", "=", "ss", ".", "jump_cycle_index", ";", "for", "(", "n", "=", "0", ";", "n", "<", "12", ";", "n", "++", ","...

[ "Examine", "INSN", ",", "and", "if", "it", "destroys", "the", "conditions", "have", "recorded", "for", "any", "of", "the", "jumps", "in", "flight", ",", "clear", "that", "condition", "so", "that", "we", "do", "n't", "predicate", "any", "more", "insns", "...

[ "c6x", "0", "12", "12", "12", "1", "0" ]

c6x2

maybe_clobber_cond

c6x

VLIW

GCC

13,965

176

1

[]

[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "HexagonISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "HexagonISD", "::", "ALLOCA", ":", "return", "...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Hexagon", "Hexagon", "HexagonISD::NodeType", "HexagonISD::ALLOCA", "\"HexagonISD::ALLOCA\"", "HexagonISD::AT_GOT", "\"HexagonISD::AT_GOT\"", "HexagonISD::AT_PCREL", "\"HexagonISD::AT_PCREL\"", "HexagonISD::BARRIER", "\"HexagonISD::BARRIER\"", "HexagonISD::CALL", "\"HexagonISD::CALL\"", "H...

HexagonISelLowering (2)1

getTargetNodeName

Hexagon

DSP

LLVM

13,966

290

1

[]

[ "<s>", "const", "Cpu0Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0TargetMachine

getSubtargetImpl

Cpu0

CPU

LLVM

13,967

13

1

[]

[ "<s>", "bool", "ix86_expand_int_vcond", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ...

[ "Expand", "a", "signed", "integral", "vector", "conditional", "move", "." ]

[ "i386", "0", "3", "4", "5", "0x80000000", "4", "0", "1", "2", "0", "1", "2" ]

i3863

ix86_expand_int_vcond

i386

CPU

GCC

13,968

392

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", ",", "uint64_t", ",", "const", "MCRelaxableFragment", "*", ",", "const", "MCAsmLayout", "&", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "Lanai" ]

LanaiAsmBackend

fixupNeedsRelaxation

Lanai

CPU

LLVM

13,969

24

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "CSKY" ]

CSKYConstantIslandPass

getAnalysisUsage

CSKY

CPU

LLVM

13,970

27

1

[]

[ "<s>", "OperandMatchResultTy", "M88kAsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "bool", "Result", "=", "parseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc",...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "M88k", "M88k" ]

M88kAsmParser

tryParseRegister

M88k

MPU

LLVM

13,971

69

1

[]

[ "<s>", "static", "void", "sparc_init_pic_reg", "(", "void", ")", "{", "edge", "entry_edge", ";", "rtx_insn", "*", "seq", ";", "if", "(", "!", "crtl", "->", "uses_pic_offset_table", ")", "return", ";", "start_sequence", "(", ")", ";", "load_got_register", "("...

[ "Implement", "TARGET_INIT_PIC_REG", "." ]

[ "sparc" ]

sparc7

sparc_init_pic_reg

sparc

CPU

GCC

13,972

76

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SI insert wait instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI insert wait instructions\"" ]

SIInsertWaits10

getPassName

R600

GPU

LLVM

13,973

12

1

[]

[ "<s>", "static", "rtx", "sparc_tls_got", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "return", "pic_offset_table_rtx", ";", "}", "if", "(", "TARGET_SUN_TLS", "&&", "TARGET_ARCH32", ")", "{", ...

[ "Return", "the", "Global", "Offset", "Table", "to", "be", "used", "in", "TLS", "mode", "." ]

[ "sparc", "1" ]

sparc

sparc_tls_got

sparc

CPU

GCC

13,974

46

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::FrameIndex", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEI...

AMDGPUISelLowering45

LowerOperation

AMDGPU

GPU

LLVM

13,975

313

1

[]

[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", ...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsTargetObjectFile38

IsGlobalInSmallSection

Mips

CPU

LLVM

13,976

127

1

[]

[ "<s>", "static", "enum", "attr_op_type", "sched_attr_op_type", "(", "rtx_insn", "*", "insn", ",", "bool", "opx_p", ",", "bool", "address_p", ")", "{", "rtx", "op", ";", "op", "=", "sched_get_operand", "(", "insn", ",", "opx_p", ")", ";", "if", "(", "op",...

[ "Return", "type", "of", "INSN", "'s", "operand", "X", "(", "if", "OPX_P", ")", "or", "operand", "Y", "(", "if", "!", "OPX_P", ")", ".", "If", "ADDRESS_P", "is", "true", ",", "return", "type", "of", "memory", "location", "operand", "refers", "to", "."...

[ "m68k", "0", "1", "8", "8", "1", "0x8000", "0x7fff" ]

m68k

sched_attr_op_type

m68k

MPU

GCC

13,977

389

1

[]

[ "<s>", "static", "void", "require_pic_register", "(", "rtx", "pic_reg", ",", "bool", "compute_now", ")", "{", "gcc_assert", "(", "compute_now", "==", "(", "pic_reg", "!=", "NULL_RTX", ")", ")", ";", "if", "(", "!", "crtl", "->", "uses_pic_offset_table", "||"...

[ "Record", "that", "the", "current", "function", "needs", "a", "PIC", "register", ".", "Initialize", "cfun-", ">", "machine-", ">", "pic_reg", "if", "we", "have", "not", "already", "done", "so", "." ]

[ "arm", "1", "1", "0UL" ]

arm

require_pic_register

arm

CPU

GCC

13,978

280

1

[]

[ "<s>", "void", "AMDGPUPALMetadata", "::", "toString", "(", "std", "::", "string", "&", "String", ")", "{", "String", ".", "clear", "(", ")", ";", "if", "(", "!", "BlobType", ")", "return", ";", "raw_string_ostream", "Stream", "(", "String", ")", ";", "...

[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::PALMD", "\"0x\"", "\",0x\"", "\" (\"", "AMDGPU::PALMD", "AMDGPU::PALMD" ]

AMDGPUPALMetadata

toString

AMDGPU

GPU

LLVM

13,979

316

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "HexagonTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "return", "AtomicExpansionKind", "::", "LLSC", ";", "}", "</s>" ]

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelLowering100

shouldExpandAtomicCmpXchgInIR

Hexagon

DSP

LLVM

13,980

19

1

[]

[ "<s>", "void", "s390_expand_logical_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "machine_mode", "wmode", "=", "mode", ";", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src1",...

[ "Expand", "logical", "operator", "CODE", "in", "mode", "MODE", "with", "operands", "OPERANDS", "." ]

[ "s390", "0", "1", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0", "2", "0", "0" ]

s390

s390_expand_logical_operator

s390

MPU

GCC

13,981

340

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "...

[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]

[ "AArch64", "AArch64", "AArch64::TCRETURNdi", "0", "AArch64::BL", "0", "\"No callee-saved register available?\"", "AArch64::LR", "AArch64::LR", "AArch64::ORRXrs", "AArch64::XZR", "AArch64::LR", "0", "AArch64::ORRXrs", "AArch64::LR", "AArch64::XZR", "0", "AArch64::STRXpre", "AArch6...

AArch64InstrInfo105

insertOutlinedCall

AArch64

CPU

LLVM

13,982

467

1

[]

[ "<s>", "unsigned", "MBlazeRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "MBlaze", "::", "R19", ":", "MBlaze", "::", "R1", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "MBlaze", "MBlaze", "MBlaze::R19", "MBlaze::R1" ]

MBlazeRegisterInfo12

getFrameRegister

MBlaze

MPU

LLVM

13,983

27

1

[]

[ "<s>", "static", "unsigned", "int", "loongarch_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "if", "(", "type", "&&", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "alignment", ...

[ "Implement", "TARGET_FUNCTION_ARG_BOUNDARY", ".", "Every", "parameter", "gets", "at", "least", "PARM_BOUNDARY", "bits", "of", "alignment", ",", "but", "will", "be", "given", "anything", "up", "to", "PREFERRED_STACK_BOUNDARY", "bits", "if", "the", "type", "requires",...

[ "loongarch" ]

loongarch

loongarch_function_arg_boundary

loongarch

CPU

GCC

13,984

65

1

[]

[ "<s>", "void", "GCNScheduleDAGMILive", "::", "schedule", "(", ")", "{", "std", "::", "vector", "<", "MachineInstr", "*", ">", "Unsched", ";", "Unsched", ".", "reserve", "(", "NumRegionInstrs", ")", ";", "for", "(", "auto", "&", "I", ":", "*", "this", "...

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "AMDGPU", "\"Pressure before scheduling:\\n\"", "0", "\"Pressure after scheduling:\\n\"", "\"Pressure in desired limits, done.\\n\"", "\"Occupancy before scheduling: \"", "\", after \"", "\".\\n\"", "\"Occupancy lowered for the function to \"", "\".\\n\"", "\"Attempting to revert scheduling.\\n\...

GCNSchedStrategy21

schedule

AMDGPU

GPU

LLVM

13,985

490

1

[]

[ "<s>", "void", "TeakPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "Teak", "Teak" ]

TeakTargetMachine

addPreSched2

Teak

DSP

LLVM

13,986

24

1

[]

[ "<s>", "void", "visium_split_cstore", "(", "enum", "rtx_code", "op_code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "enum", "rtx_code", "code", ",", "rtx", "op2", ",", "rtx", "op3", ")", "{", "enum", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", ...

[ "Split", "a", "compare-and-store", "with", "CODE", ",", "operands", "OP2", "and", "OP3", ",", "combined", "with", "operation", "with", "OP_CODE", ",", "operands", "OP0", "and", "OP1", "." ]

[ "visium", "2", "0", "0", "0", "1" ]

visium2

visium_split_cstore

visium

Virtual ISA

GCC

13,987

226

1

[]

[ "<s>", "void", "SPUFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "const...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "CellSPU", "SPU", "SPU", "SPU", "SPU", "SPU::RET", "\"Can only insert epilog into returning blocks\"", "0xf", "0", "\"FrameSize not aligned\"", "16", "SPU", "10", "SPU::LQDr128", "SPU::R0", "SPU::R1", "SPU::AIr32", "SPU::R1", "SPU::R1", "1", "16", "1", "1", "16", "SPU...

SPUFrameInfo

emitEpilogue

CellSPU

MPU

LLVM

13,988

466

1

[]

[ "<s>", "static", "void", "rs6000_print_options_internal", "(", "FILE", "*", "file", ",", "int", "indent", ",", "const", "char", "*", "string", ",", "HOST_WIDE_INT", "flags", ",", "const", "char", "*", "prefix", ",", "const", "struct", "rs6000_opt_mask", "*", ...

[ "Helper", "function", "to", "print", "the", "current", "isa", "or", "misc", "options", "on", "a", "line", "." ]

[ "rs6000", "0", "76", "\"\"", "\"%*s\"", "\"\"", "\"<none>\"", "0", "0", "\"no-\"", "\"\"", "\", \\\\\\n%*s\"", "\"\"", "\"\"", "\"%s%s%s%s\"", "\", \"", "\"\\n\"" ]

rs60004

rs6000_print_options_internal

rs6000

CPU

GCC

13,989

267

1

[]

[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "R600", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]

AMDGPUISelLowering23

getTargetNodeName

AMDGPU

GPU

LLVM

13,990

446

1

[]

[ "<s>", "static", "bool", "is_mem_ref", "(", "rtx", "pat", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ",", "j", ";", "bool", "ret", "=", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "MEM", ")", "return", "true", ";", ...

[ "Determine", "is", "PAT", "refers", "to", "memory", "." ]

[ "rs6000", "1", "0", "1", "0" ]

rs60003

is_mem_ref

rs6000

CPU

GCC

13,991

140

1

[]

[ "<s>", "static", "rtx_insn", "*", "vax_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "machine_mode", ">", "&", "input_modes", "ATTRIBUTE_UNUSED"...

[ "Mark", "PSL", "as", "clobbered", "for", "compatibility", "with", "the", "CC0", "representation", "." ]

[ "vax" ]

vax1

vax_md_asm_adjust

vax

CPU

GCC

13,992

74

1

[]

[ "<s>", "static", "const", "char", "*", "s390_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=...

[ "Implement", "TARGET_MANGLE_TYPE", "." ]

[ "s390", "\"U6__boolc\"", "\"U6__bools\"", "\"U6__booli\"", "\"U6__booll\"", "\"g\"" ]

s390

s390_mangle_type

s390

MPU

GCC

13,993

116

1

[]

[ "<s>", "void", "WebAssemblyAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "const", "MCFixupKindInfo", "&", "I...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "WebAssembly", "WebAssembly", "0", "\"WebAssembly does not use MCFixupKindInfo flags\"", "7", "8", "0", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

WebAssemblyAsmBackend18

applyFixup

WebAssembly

Virtual ISA

LLVM

13,994

134

1

[]

[ "<s>", "void", "Cpu0FrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0FrameLowering3

determineFrameLayout

Cpu0

CPU

LLVM

13,995

12

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isFPExtFoldable", "(", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Opcode", ",", "EVT", "DestVT", ",", "EVT", "SrcVT", ")", "const", "{", "return", "(", "(", "Opcode", "==", "ISD", "::", "FMAD", "&&", ...

[ "Return", "true", "if", "an", "fpext", "operation", "input", "to", "an", "Opcode", "operation", "is", "free", "(", "for", "instance", ",", "because", "half-precision", "floating-point", "numbers", "are", "implicitly", "extended", "to", "float-precision", ")", "f...

[ "AMDGPU", "SI", "ISD::FMAD", "ISD::FMA", "MVT::f32", "MVT::f16" ]

SIISelLowering25

isFPExtFoldable

AMDGPU

GPU

LLVM

13,996

80

1

[]

[ "<s>", "static", "void", "s390_save_gprs_to_fprs", "(", "void", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_Z10", "||", "!", "TARGET_HARD_FLOAT", "||", "!", "crtl", "->", "is_leaf", ")", "return", ";", "for", "(", "i", "=", "6", ";", "i", "<",...

[ "Copy", "GPRS", "into", "FPR", "save", "slots", "." ]

[ "s390", "6", "16", "1" ]

s390

s390_save_gprs_to_fprs

s390

MPU

GCC

13,997

99

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "ReplaceTailWithBranchTo", "(", "MachineBasicBlock", "::", "iterator", "Tail", ",", "MachineBasicBlock", "*", "NewDest", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "Tail", "->", "getParent", "(", ")", ";", "A...

[ "Delete", "the", "instruction", "OldInst", "and", "everything", "after", "it", ",", "replacing", "it", "with", "an", "unconditional", "branch", "to", "NewDest", "." ]

[ "ARM", "ARM", "ARM", "0", "ARMCC::CondCodes", "ARMCC::AL", "ARMCC::AL", "4", "ARM::t2IT", "1", "4", "1", "1", "1" ]

Thumb2InstrInfo40

ReplaceTailWithBranchTo

ARM

CPU

LLVM

13,998

248

1

[]

[ "<s>", "void", "sparc_split_mem_reg", "(", "rtx", "dest", ",", "rtx", "src", ",", "machine_mode", "mode", ")", "{", "rtx", "word0", "=", "adjust_address", "(", "dest", ",", "mode", ",", "0", ")", ";", "rtx", "word1", "=", "adjust_address", "(", "dest", ...

[ "Split", "a", "MEM", "<", "--", "REG", "move", "into", "a", "pair", "of", "moves", "in", "MODE", "." ]

[ "sparc", "0", "4" ]

sparc

sparc_split_mem_reg

sparc

CPU

GCC

13,999

72

1

[]