docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "PPCTargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCSubtarget67	PPCSubtarget	PowerPC	CPU	LLVM	15,000	118	1	[]
[ "<s>", "bool", "RISCVInstPrinter", "::", "applyTargetSpecificCLOption", "(", "StringRef", "Opt", ")", "{", "if", "(", "Opt", "==", "\"no-aliases\"", ")", "{", "NoAliases", "=", "true", ";", "return", "true", ";", "}", "if", "(", "Opt", "==", "\"numeric\"", ...	[ "Customize", "the", "printer", "according", "to", "a", "command", "line", "option", "." ]	[ "RI5CY", "RISCV", "\"no-aliases\"", "\"numeric\"" ]	RISCVInstPrinter	applyTargetSpecificCLOption	RI5CY	CPU	LLVM	15,001	43	1	[]
[ "<s>", "VE", "::", "Fixups", "getFixupKind", "(", ")", "const", "{", "return", "getFixupKind", "(", "Kind", ")", ";", "}", "</s>" ]	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "VE", "VE::Fixups" ]	VEMCExpr	getFixupKind	VE	CPU	LLVM	15,002	15	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Bitcode Writer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "DirectX", "\"Bitcode Writer\"" ]	DXILWriterPass	getPassName	DirectX	Virtual ISA	LLVM	15,003	11	1	[]
[ "<s>", "static", "bool", "m68hc11_return_in_memory", "(", "tree", "type", ",", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ...	[ "Return", "true", "if", "type", "TYPE", "should", "be", "returned", "in", "memory", ".", "Blocks", "and", "data", "types", "largers", "than", "4", "bytes", "can", "not", "be", "returned", "in", "the", "register", "(", "D", "+", "X", "=", "4", ")", "....	[ "m68hc11", "1", "4", "4" ]	m68hc111	m68hc11_return_in_memory	m68hc11	MPU	GCC	15,004	56	1	[]
[ "<s>", "unsigned", "MipsInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "reverse...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "Mips", "Mips", "\"code size not handled\"", "0", "2" ]	MipsInstrInfo (2)3	removeBranch	Mips	CPU	LLVM	15,005	109	1	[]
[ "<s>", "void", "TPCAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "TPC", "TPC", "0xffffffff", "TPC", "\"applyFixup offset=%d reloc=%d comp=%d\\n\"", "3", "64", "0", "\"Instruction is not aligned to 64 bits anymore, fix relocations\"", "64", "TPC", "TPC", "0", "8", "TPC::FK_LOOP", "0", "\"Too short LOOP\"", "0xffff", "\"Too many instructions in ...	TPCAsmBackend	applyFixup	TPC	Virtual ISA	LLVM	15,006	446	1	[]
[ "<s>", "void", "F2003fFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "F2003f", "F2003f", "\"Shrink-wrapping not yet supported\"", "F2003f", "F2003f", "F2003f::NTAri", "F2003f::F5", "F2003f::F5" ]	F2003fFrameLowering	emitPrologue	F2003f	CPU	LLVM	15,007	146	1	[]
[ "<s>", "static", "bool", "aarch64_cheap_mult_shift_p", "(", "rtx", "x", ")", "{", "rtx", "op0", ",", "op1", ";", "op0", "=", "XEXP", "(", "x", ",", "0", ")", ";", "op1", "=", "XEXP", "(", "x", ",", "1", ")", ";", "if", "(", "!", "(", "aarch64_t...	[ "Return", "true", "iff", "X", "is", "a", "cheap", "shift", "without", "a", "sign", "extend", "." ]	[ "aarch64", "0", "1", "4", "0", "4" ]	aarch64	aarch64_cheap_mult_shift_p	aarch64	CPU	GCC	15,008	127	1	[]
[ "<s>", "void", "OR1KTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "OR1K", "OR1K", "0", "0", "1", "0", "16", "0", "0", "16", "31", "32", "0xffff", "0", "33554432", "33554431" ]	OR1KISelLowering	LowerAsmOperandForConstraint	OR1K	CPU	LLVM	15,009	458	1	[]
[ "<s>", "static", "void", "ia64_vms_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "\"OTS$DIV_I\"", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "DImode", ",", "\"OTS$DIV_L\"", ")", ";", "set_optab_libfu...	[ "Rename", "the", "division", "and", "modulus", "functions", "in", "VMS", "." ]	[ "ia64", "\"OTS$DIV_I\"", "\"OTS$DIV_L\"", "\"OTS$DIV_UI\"", "\"OTS$DIV_UL\"", "\"OTS$REM_I\"", "\"OTS$REM_L\"", "\"OTS$REM_UI\"", "\"OTS$REM_UL\"", "\"decc$abort\"", "\"decc$memcmp\"" ]	ia644	ia64_vms_init_libfuncs	ia64	CPU	GCC	15,010	96	1	[]
[ "<s>", "HOST_WIDE_INT", "arm_compute_initial_elimination_offset", "(", "unsigned", "int", "from", ",", "unsigned", "int", "to", ")", "{", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "switch", "(", "from", ")", ...	[ "Compute", "the", "distance", "from", "register", "FROM", "to", "register", "TO", ".", "These", "can", "be", "the", "arg", "pointer", "(", "26", ")", ",", "the", "soft", "frame", "pointer", "(", "25", ")", ",", "the", "stack", "pointer", "(", "13", "...	[ "arm", "0", "4", "4", "0" ]	arm	arm_compute_initial_elimination_offset	arm	CPU	GCC	15,011	151	1	[]
[ "<s>", "MachineBasicBlock", "", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "if", "(", "const", "RISCVVPseudosTable", "::", "PseudoInfo", "*", "RVV", "=", "RIS...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "RISCV", "RISCV", "RISCVVPseudosTable::PseudoInfo", "RISCVVPseudosTable::getPseudoInfo", "0", "\"SEWIndex must be >= 0\"", "\"Unexpected instr type to insert\"", "RISCV::ReadCycleWide", "\"ReadCycleWrite is only to be used on riscv32\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_FPR16_Usi...	RISCVISelLowering38	EmitInstrWithCustomInserter	RISCV	CPU	LLVM	15,012	178	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "("...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature" ]	MipsAsmPrinter1	runOnMachineFunction	Mips	CPU	LLVM	15,013	180	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineBlockFrequencyInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "WebAssembly" ]	WebAssemblyStoreResults1	getAnalysisUsage	WebAssembly	Virtual ISA	LLVM	15,014	60	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "hasVALU32BitEncoding", "(", "unsigned", "Opcode", ")", "const", "{", "int", "Op32", "=", "AMDGPU", "::", "getVOPe32", "(", "Opcode", ")", ";", "if", "(", "Op32", "==", "-", "1", ")", "return", "false", ";", "return", ...	[ "Return", "true", "if", "this", "64-bit", "VALU", "instruction", "has", "a", "32-bit", "encoding", "." ]	[ "AMDGPU", "SI", "AMDGPU::getVOPe32", "1", "1" ]	SIInstrInfo (2)	hasVALU32BitEncoding	AMDGPU	GPU	LLVM	15,015	40	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addInstSelector", "(", ")", "{", "AMDGPUPassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "createSILowerI1CopiesPass", "(", ")", ")", ";", "addPass", "(", "createSIFixSGPRCopiesPass", "(", "*", "TM", ")",...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "R600", "SI", "SI", "SI" ]	AMDGPUTargetMachine80	addInstSelector	R600	GPU	LLVM	15,016	40	1	[]
[ "<s>", "bool", "doFinalization", "(", "Module", "&", "M", ")", "override", "{", "for", "(", "Function", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "if", "(", "F", ".", "getName", "(", ")", ".", "startswith", "(", "\"__\"", ")", ")"...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "TPC", "\"__\"" ]	NodePreLegalizer	doFinalization	TPC	Virtual ISA	LLVM	15,017	74	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "if", "(", "skipModule", "(", "M", ")", ")", "return", "false", ";", "auto", "Changed", "=", "false", ";", "auto", "NvvmMetadata", "=", "M", ".", "getNamedMetadata", "(", "\"n...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "NVPTX", "\"nvvm.annotations\"", "3", "1", "\"kernel\"", "0", "0" ]	LocalAccessorToSharedMemory	runOnModule	NVPTX	GPU	LLVM	15,018	210	1	[]
[ "<s>", "MachineInstr", "", "SIInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ")", "const", "{", "if", "(", "MI", "->", "getNumOperands", "(", ")", "<", "3", ")", "return", "nullptr", ";", "int", "CommutedOpco...	[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]	[ "AMDGPU", "SI", "3", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "\"Should always have src0 operand\"", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::OpName", "AMDGPU::OpName", "0", "0", "\"Not expecting modifiers with immediates\"", "\"Should only have ...	SIInstrInfo102	commuteInstruction	AMDGPU	GPU	LLVM	15,019	412	1	[]
[ "<s>", "bool", "PPCFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "PowerPC", "PPC", "PPC", "PPC", "0", "0", "PPC::VRSAVE", "PPC::CR2", "PPC::CR3", "PPC::CR4", "PPC::CR2", "PPC::CR4", "PPC", "\"loadRegFromStackSlot didn't insert any code!\"", "PPC" ]	PPCFrameLowering79	restoreCalleeSavedRegisters	PowerPC	CPU	LLVM	15,020	425	1	[]
[ "<s>", "unsigned", "SparcRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "llvm_unreachable", "(", "\"What is the return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "Sparc", "Sparc", "\"What is the return address register\"", "0" ]	SparcRegisterInfo8	getRARegister	Sparc	CPU	LLVM	15,021	17	1	[]
[ "<s>", "static", "int", "nds32_force_addi_stack_int", "(", "int", "full_value", ")", "{", "int", "adjust_value", ";", "rtx", "tmp_reg", ";", "rtx", "sp_adjust_insn", ";", "if", "(", "!", "satisfies_constraint_Is15", "(", "GEN_INT", "(", "full_value", ")", ")", ...	[ "Function", "that", "may", "creates", "more", "instructions", "for", "large", "value", "on", "adjusting", "stack", "pointer", ".", "In", "nds32", "target", ",", "'addi", "'", "can", "be", "used", "for", "stack", "pointer", "adjustment", "in", "prologue/epilogu...	[ "nds32", "0", "1", "0", "0" ]	nds323	nds32_force_addi_stack_int	nds32	CPU	GCC	15,022	144	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addILPOpts", "(", ")", "{", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "X86", "X86" ]	X86TargetMachine	addILPOpts	X86	CPU	LLVM	15,023	17	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isFPExtFree", "(", "EVT", "DestVT", ",", "EVT", "SrcVT", ")", "const", "{", "assert", "(", "DestVT", ".", "isFloatingPoint", "(", ")", "&&", "SrcVT", ".", "isFloatingPoint", "(", ")", "&&", "\"invalid fpext types\"", ...	[ "Return", "true", "if", "an", "fpext", "operation", "is", "free", "(", "for", "instance", ",", "because", "single-precision", "floating-point", "numbers", "are", "implicitly", "extended", "to", "double-precision", ")", "." ]	[ "PowerPC", "PPC", "\"invalid fpext types\"" ]	PPCISelLowering106	isFPExtFree	PowerPC	CPU	LLVM	15,024	34	1	[]
[ "<s>", "void", "MCS51TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "switch", "(", ...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "MCS51", "MCS51", "ISD::ADD", "1", "ISD::SUB", "0", "0", "0", "0", "0" ]	MCS51ISelLowering	ReplaceNodeResults	MCS51	MPU	LLVM	15,025	181	1	[]
[ "<s>", "void", "RISCVTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "", "ORE", ")", "{", "bool", "UseDefaultPreferences", ...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "RISCV", "RISCV", "\"sifive-e76\"", "\"sifive-s76\"", "\"sifive-u74\"", "\"sifive-7\"", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "\"llvm.loop.isvectorized\"", "0", "\"Cost of loop: \"", "\"\\n\"", "60", "12" ]	RISCVTargetTransformInfo18	getUnrollingPreferences	RISCV	CPU	LLVM	15,026	395	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "buildOutlinedFrame", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "OutlinedFunction", "&", "OF", ")", "const", "{", "if", "(", "OF", ".", "FrameConstructionID",...	[ "Insert", "a", "custom", "frame", "for", "outlined", "functions", "." ]	[ "ARM", "ARM", "2", "0", "ARM::tTAILJMPr", "ARM::TAILJMPr", "ARM::tTAILJMPd", "ARM::tTAILJMPdND", "ARM::TAILJMPd", "ARMCC::AL", "ARM::LR", "ARM::LR", "ARM::LR", "ARM::CFI_INSTRUCTION", "ARM::CFI_INSTRUCTION", "ARMCC::AL" ]	ARMBaseInstrInfo116	buildOutlinedFrame	ARM	CPU	LLVM	15,027	504	1	[]
[ "<s>", "void", "MipsCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "Mips", "Mips", "\"JIT: \"", "\":\\t\"", "MipsII::FormMask", "MipsII::Pseudo" ]	MipsCodeEmitter1	emitInstruction	Mips	CPU	LLVM	15,028	94	1	[]
[ "<s>", "machine_mode", "epiphany_select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{...	[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "first", "operand", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", "." ]	[ "epiphany", "1", "2" ]	epiphany	epiphany_select_cc_mode	epiphany	MPU	GCC	15,029	182	1	[]
[ "<s>", "int", "SIInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags", ...	[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]	[ "AMDGPU", "SI", "SI", "SIInstrFlags::renamedInGFX9", "0", "AMDGPU", "SIEncodingFamily::GFX9", "SIInstrFlags::D16Buf", "SIEncodingFamily::GFX80", "SIInstrFlags::SDWA", "SIEncodingFamily::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "AMDGPU", "SIEncodingFamily::SDWA10", "AMDGPU::getMCOpco...	SIInstrInfo111	pseudoToMCOpcode	AMDGPU	GPU	LLVM	15,030	190	1	[]
[ "<s>", "static", "tree", "msp430_attr", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(", "*", "node", ")", ")", ";...	[ "Verify", "MSP430", "specific", "attributes", "." ]	[ "msp430", "\"reset\"", "\"nmi\"", "\"watchdog\"", "\"unrecognized interrupt vector argument of %qE attribute\"", "63", "\"numeric argument of %qE attribute must be in range 0..63\"", "\"argument of %qE attribute is not a string constant or number\"", "\"%qE attribute only applies to functions\"", ...	msp4305	msp430_attr	msp430	MPU	GCC	15,031	390	1	[]
[ "<s>", "static", "void", "arm_init_bf16_types", "(", "void", ")", "{", "arm_bf16_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "arm_bf16_type_node", ")", "=", "16", ";", "SET_TYPE_MODE", "(", "arm_bf16_type_node", ",", "BFmode", ...	[ "Initialize", "the", "backend", "REAL_TYPE", "type", "supporting", "bfloat", "types", "." ]	[ "arm", "16", "\"__bf16\"" ]	arm-builtins	arm_init_bf16_types	arm	CPU	GCC	15,032	52	1	[]
[ "<s>", "void", "NodeAllocator", "::", "clear", "(", ")", "{", "MemPool", ".", "Reset", "(", ")", ";", "Blocks", ".", "clear", "(", ")", ";", "ActiveEnd", "=", "nullptr", ";", "}", "</s>" ]	[ "Clear", "all", "timers", "in", "this", "group", "." ]	[ "Hexagon" ]	RDFGraph	clear	Hexagon	DSP	LLVM	15,033	24	1	[]
[ "<s>", "static", "rtx", "ix86_expand_sse_cmp", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "op_true", ",", "rtx", "op_false", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest",...	[ "Expand", "an", "sse", "vector", "comparison", ".", "Return", "the", "register", "with", "the", "result", "." ]	[ "i386", "8", "0" ]	i386-expand1	ix86_expand_sse_cmp	i386	CPU	GCC	15,034	278	1	[]
[ "<s>", "tree", "ix86_builtin_vectorized_function", "(", "unsigned", "int", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "machine_mode", "in_mode", ",", "out_mode", ";", "int", "in_n", ",", "out_n", ";", "if", "(", "TREE_CODE", "(", "type_...	[ "Returns", "a", "function", "decl", "for", "a", "vectorized", "version", "of", "the", "builtin", "function", "with", "builtin", "function", "code", "FN", "and", "the", "result", "vector", "type", "TYPE", ",", "or", "NULL_TREE", "if", "it", "is", "not", "av...	[ "i386", "4", "2", "8", "4", "16", "8", "4", "2", "8", "4", "16", "8", "4", "2", "8", "4", "16", "8", "4", "2", "8", "4", "16", "8" ]	i386-builtins1	ix86_builtin_vectorized_function	i386	CPU	GCC	15,035	407	1	[]
[ "<s>", "bool", "AVRInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOp", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unexpected opcode!\"", ")", ";", "case", "A...	[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]	[ "AVR", "AVR", "\"unexpected opcode!\"", "AVR::JMPk", "AVR::CALLk", "AVR::RCALLk", "AVR::RJMPk", "13", "AVR::BRBSsk", "AVR::BRBCsk", "AVR::BREQk", "AVR::BRNEk", "AVR::BRSHk", "AVR::BRLOk", "AVR::BRMIk", "AVR::BRPLk", "AVR::BRGEk", "AVR::BRLTk", "7" ]	AVRInstrInfo	isBranchOffsetInRange	AVR	MPU	LLVM	15,036	116	1	[]
[ "<s>", "const", "char", "*", "J2TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "J2ISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "J2ISD", "::", "FIRST_NUMBER", ":", "break", ";", "cas...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "J2", "J2", "J2ISD::NodeType", "J2ISD::FIRST_NUMBER", "J2ISD::X" ]	J2ISelLowering	getTargetNodeName	J2	MPU	LLVM	15,037	68	1	[]
[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIPeepholeSDWA16	runOnMachineFunction	AMDGPU	GPU	LLVM	15,038	210	1	[]
[ "<s>", "bool", "AVRRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "", "MI", ",", "const", "TargetRegisterClass", "", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", ...	[ "Subtarget", "Hooks", "." ]	[ "AVR", "AVR", "AVR::PTRDISPREGSRegClassID" ]	AVRRegisterInfo11	shouldCoalesce	AVR	MPU	LLVM	15,039	78	1	[]
[ "<s>", "const", "char", "*", "mcore_output_jump_label_table", "(", ")", "{", "int", "i", ";", "if", "(", "pool_size", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.align 2\\n\"", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "pool_size", ...	[ "Dump", "out", "any", "constants", "accumulated", "in", "the", "final", "pass", ".", "These", "will", "only", "be", "labels", "." ]	[ "mcore", "\"\\t.align 2\\n\"", "0", "\"L\"", "\".long\t%0\"", "0", "\"\"" ]	mcore2	mcore_output_jump_label_table	mcore	MPU	GCC	15,040	78	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "classifyLEAReg", "(", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Src", ",", "unsigned", "Opc", ",", "bool", "AllowSP", ",", "unsigned", "&", "NewSrc", ",", "bool", "&", "isKill", ",", "bool", "&",...	[ "Given", "an", "operand", "within", "a", "MachineInstr", ",", "insert", "preceding", "code", "to", "put", "it", "into", "the", "right", "format", "for", "a", "particular", "kind", "of", "LEA", "instruction", "." ]	[ "X86", "X86", "X86::LEA32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::LEA32r", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86::LEA64_32r", "X86", "64", "X86::sub_32bit" ]	X86InstrInfo (2)1	classifyLEAReg	X86	CPU	LLVM	15,041	349	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegisterClass", "ARM::tGPRRegisterClass", "0", "ARM::t2LDRi12", "0", "ARM" ]	Thumb2InstrInfo4	loadRegFromStackSlot	ARM	CPU	LLVM	15,042	176	1	[]
[ "<s>", "char", "", "iq2000_output_conditional_branch", "(", "rtx", "insn", ",", "rtx", "", "operands", ",", "int", "two_operands_p", ",", "int", "float_p", ",", "int", "inverted_p", ",", "int", "length", ")", "{", "static", "char", "buffer", "[", "200", ...	[ "Output", "assembly", "instructions", "to", "perform", "a", "conditional", "branch", ".", "INSN", "is", "the", "branch", "instruction", ".", "OPERANDS", "[", "0", "]", "is", "the", "condition", ".", "OPERANDS", "[", "1", "]", "is", "the", "target", "of", ...	[ "iq2000", "200", "0", "\"%z2\"", "\",%z3\"", "\",%.\"", "\"%F0\"", "\"%C0\"", "\"%W0\"", "\"%N0\"", "\"%.\"", "\"%.\"", "\"\"", "0", "4", "8", "\"b%s%%?\\t%%Z2%%1\"", "\"b%s%s%%?\\t%s%s,%%1\"", "\"z\"", "\"\"", "12", "16", "16", "\".+16\"", "\".+12\"", "\"b%s\\t%%Z2...	iq20002	iq2000_output_conditional_branch	iq2000	CPU	GCC	15,043	368	1	[]
[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RISCVFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "RISCV", "RISCV", "RISCV", "0", "RISCV", "RISCV::X0", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8", "RISCVABI::getBPReg", "RISCV::VL", "RISCV::VTYPE" ]	RISCVRegisterInfo14	getReservedRegs	RISCV	CPU	LLVM	15,044	175	1	[]
[ "<s>", "SDValue", "Z80oldTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")",...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Z80old", "Z80old", "ISD::MUL", "ISD::AND", "ISD::ZERO_EXTEND", "ISD::TRUNCATE", "Z80oldISD::SUB", "Z80oldISD::SEXT" ]	Z80oldISelLowering	PerformDAGCombine	Z80old	MPU	LLVM	15,045	175	1	[]
[ "<s>", "bool", "AVRAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "bool", "Error", "=", "AsmPrinter", "::", "PrintAsmOpe...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "AVR", "AVR", "0", "1", "0", "0", "0", "\"Operand must be a register when you're\"", "\"using 'A'..'Z' operand extracodes.\"", "0", "1", "AVR", "AVR", "8", "2", "\"Only 8 and 16 bit regs are supported.\"", "\"Multibyte index out of range.\"", "2", "AVR::sub_hi", "AVR::sub_lo", ...	AVRAsmPrinter	PrintAsmOperand	AVR	MPU	LLVM	15,046	307	1	[]
[ "<s>", "X86DCBasicBlock", "&", "getParent", "(", ")", "{", "return", "static_cast", "<", "X86DCBasicBlock", "&", ">", "(", "DCInstruction", "::", "getParent", "(", ")", ")", ";", "}", "</s>" ]	[ "getParent", "-", "Return", "the", "last", "analyzed", "interval", "." ]	[ "X86", "X86", "X86" ]	X86DCInstruction	getParent	X86	CPU	LLVM	15,047	21	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "PPCInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "ge...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "\"No InstrInfo?\"", "PPC" ]	PPCInstrInfo	CreateTargetPostRAHazardRecognizer	PowerPC	CPU	LLVM	15,048	114	1	[]
[ "<s>", "const", "char", "*", "output_call", "(", "rtx", "x", ")", "{", "if", "(", "symbolic_operand", "(", "x", ",", "VOIDmode", ")", ")", "return", "m68k_symbolic_call", ";", "else", "return", "\"jsr %a0\"", ";", "}", "</s>" ]	[ "INSN", "is", "either", "a", "function", "call", "or", "a", "millicode", "call", ".", "It", "may", "have", "an", "unconditional", "jump", "in", "its", "delay", "slot", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]	[ "m68k", "\"jsr %a0\"" ]	m68k	output_call	m68k	MPU	GCC	15,049	26	1	[]
[ "<s>", "unsigned", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "UpdateMF", ",", "bool", "UseEstimate", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsi...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "PowerPC", "PPC", "1", "PPC", "PPC", "PPC", "0", "224", "0", "0", "PPC" ]	PPCFrameLowering24	determineFrameLayout	PowerPC	CPU	LLVM	15,050	286	1	[]
[ "<s>", "void", "msp430_expand_eh_return", "(", "rtx", "eh_handler", ")", "{", "rtx", "ap", ",", "sa", ",", "ra", ",", "tmp", ";", "ap", "=", "arg_pointer_rtx", ";", "sa", "=", "msp430_eh_return_stackadj_rtx", "(", ")", ";", "ra", "=", "eh_handler", ";", ...	[ "This", "function", "is", "called", "before", "reload", ",", "to", "``", "fix", "''", "the", "stack", "in", "preparation", "for", "an", "EH", "return", "." ]	[ "msp430", "4", "2" ]	msp430	msp430_expand_eh_return	msp430	MPU	GCC	15,051	79	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "Lanai" ]	LanaiAsmBackend18	mayNeedRelaxation	Lanai	CPU	LLVM	15,052	15	1	[]
[ "<s>", "void", "UnwindOpcodeAssembler", "::", "EmitVFPRegSave", "(", "uint32_t", "VFPRegSave", ")", "{", "size_t", "i", "=", "32", ";", "while", "(", "i", ">", "16", ")", "{", "uint32_t", "Bit", "=", "1u", "<<", "(", "i", "-", "1", ")", ";", "if", ...	[ "Emit", "unwind", "opcodes", "for", ".vsave", "directives", "." ]	[ "ARM", "32", "16", "1u", "1", "0u", "0", "1", "16", "1", "ARM::EHABI", "16", "4", "0", "1u", "1", "0u", "0", "1", "0", "1", "ARM::EHABI", "4" ]	ARMUnwindOpAsm7	EmitVFPRegSave	ARM	CPU	LLVM	15,053	197	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::isX18ReservedByDefault", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget14	AArch64Subtarget	AArch64	CPU	LLVM	15,054	160	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "X86", "::", "VR128XRegClass", ")", ")", ";", "if"...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "X86", "X86", "X86::VR128XRegClass", "X86", "X86", "X86", "X86" ]	X86TargetMachine4	addPreEmitPass	X86	CPU	LLVM	15,055	73	1	[]
[ "<s>", "static", "rtx", "tilegx_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsigned_p", ";", "mode", "=", "TYPE_MODE", "(", "valty...	[ "Implement", "TARGET_FUNCTION_VALUE", "." ]	[ "tilegx", "1", "0" ]	tilegx	tilegx_function_value	tilegx	VLIW	GCC	15,056	60	1	[]
[ "<s>", "static", "int", "arc600_corereg_hazard", "(", "rtx_insn", "", "pred", ",", "rtx_insn", "", "succ", ")", "{", "if", "(", "!", "TARGET_ARC600", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "pred", ")", ")", "==", "SEQUEN...	[ "Return", "length", "adjustment", "for", "INSN", ".", "For", "ARC600", ":", "A", "write", "to", "a", "core", "reg", "greater", "or", "equal", "to", "32", "must", "not", "be", "immediately", "followed", "by", "a", "use", ".", "Anticipate", "the", "length"...	[ "arc", "0", "1", "0", "0", "0", "32", "61", "3", "4U", "0", "4", "0" ]	arc	arc600_corereg_hazard	arc	MPU	GCC	15,057	267	1	[]
[ "<s>", "static", "bool", "aarch64_movw_imm", "(", "HOST_WIDE_INT", "val", ",", "scalar_int_mode", "mode", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "4", ")", "{", "if", "(", "(", "val", "&", "(", "(", "(", "HOST_WIDE_INT", ")", "0xff...	[ "Return", "true", "if", "val", "is", "an", "immediate", "that", "can", "be", "loaded", "into", "a", "register", "by", "a", "MOVZ", "instruction", "." ]	[ "aarch64", "4", "0xffff", "32", "0xffff", "48", "1", "0xffffffff", "0xffff", "0", "0xffff", "16" ]	aarch64	aarch64_movw_imm	aarch64	CPU	GCC	15,058	109	1	[]
[ "<s>", "void", "arc_init", "(", "void", ")", "{", "enum", "attr_tune", "tune_dflt", "=", "TUNE_NONE", ";", "if", "(", "TARGET_A5", ")", "{", "arc_cpu_string", "=", "\"A5\"", ";", "}", "else", "if", "(", "TARGET_ARC600", ")", "{", "arc_cpu_string", "=", "...	[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]	[ "arc", "\"A5\"", "\"ARC600\"", "\"ARC601\"", "\"ARC700\"", "0", "4", "30", "3", "30", "4", "30", "\"-mmul64 not supported for ARC700\"", "\"-mno-mpy supported only for ARC700\"", "\"-mmul32x16 supported only for ARC600 or ARC601\"", "\"-mno-dpfp-lrsr supported only with -mdpfp\"", "\...	arc4	arc_init	arc	MPU	GCC	15,059	456	1	[]
[ "<s>", "const", "char", "*", "MOSMCExpr", "::", "getName", "(", ")", "const", "{", "const", "auto", "&", "Modifier", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "ModifierNames", ")", ",", "std", "::", "end", "(", "ModifierNames", ")", ...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "MOS", "MOS" ]	MOSMCExpr	getName	MOS	MPU	LLVM	15,060	75	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	SIInsertSkips10	getAnalysisUsage	AMDGPU	GPU	LLVM	15,061	18	1	[]
[ "<s>", "void", "AArch64TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "AArch64", "AArch64", "1", "0", "0", "\"Unimplemented C_Other constraint\"", "0xfff", "32", "64", "0", "0", "0", "0", "0.0", "0.0", "0" ]	AArch64ISelLowering109	LowerAsmOperandForConstraint	AArch64	CPU	LLVM	15,062	422	1	[]
[ "<s>", "rtx", "arc_rewrite_small_data", "(", "rtx", "op", ")", "{", "op", "=", "copy_insn", "(", "op", ")", ";", "subrtx_ptr_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_PTR", "(", "iter", ",", "array", ",", "&", "op", ",", "ALL", ")", "...	[ "If", "possible", ",", "rewrite", "OP", "so", "that", "it", "refers", "to", "small", "data", "using", "explicit", "relocations", "." ]	[ "arc", "0", "0", "0", "0", "0" ]	arc4	arc_rewrite_small_data	arc	MPU	GCC	15,063	193	1	[]
[ "<s>", "bool", "WebAssemblyAddMissingPrototypes", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Add Missing Prototypes ********\\n\"", ")", ";", "std", "::", "vector", "<", "std", "::", "pair", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Add Missing Prototypes ********\\n\"", "\"no-prototype\"", "\"Found no-prototype function: \"", "\"\\n\"", "\"Functions with 'no-prototype' attribute must take varargs: \"", "0", "\"Functions with 'no-prototype' attribute should not have params: \"", "...	WebAssemblyAddMissingPrototypes10	runOnModule	WebAssembly	Virtual ISA	LLVM	15,064	412	1	[]
[ "<s>", "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling conventio...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AArch64", "AArch64", "\"Unsupported calling convention.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64ISelLowering105	CCAssignFnForCall	AArch64	CPU	LLVM	15,065	103	1	[]
[ "<s>", "static", "bool", "aarch64_pass_by_reference", "(", "cumulative_args_t", "pcum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "size", ";", "machine_mode", "dummy...	[ "Implement", "TARGET_PASS_BY_REFERENCE", "." ]	[ "aarch64", "0", "2" ]	aarch645	aarch64_pass_by_reference	aarch64	CPU	GCC	15,066	110	1	[]
[ "<s>", "static", "void", "setup_incoming_varargs_64", "(", "CUMULATIVE_ARGS", "*", "cum", ")", "{", "rtx", "save_area", ",", "mem", ";", "alias_set_type", "set", ";", "int", "i", ",", "max", ";", "if", "(", "cfun", "->", "va_list_gpr_size", ")", "ix86_vararg...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "i386", "0", "16", "0", "1", "0", "1", "16", "16", "1" ]	i386	setup_incoming_varargs_64	i386	CPU	GCC	15,067	358	1	[]
[ "<s>", "static", "void", "h8300_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "if", "(", "TARGET_H8300H", ")", "fputs", "(", "TARGET_NORMAL_MODE", "?", "\"\\t.h8300hn\\n\"", ":", "\"\\t.h8300h\\n\"", ",", "asm_out_file", ")", ";", "els...	[ "Output", "assembly", "code", "for", "the", "start", "of", "the", "file", "." ]	[ "h8300", "\"\\t.h8300hn\\n\"", "\"\\t.h8300h\\n\"", "\"\\t.h8300sxn\\n\"", "\"\\t.h8300sx\\n\"", "\"\\t.h8300sn\\n\"", "\"\\t.h8300s\\n\"" ]	h83003	h8300_file_start	h8300	MPU	GCC	15,068	59	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createAMDGPUConvertToISAPass", "(", "*", "TM", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "R600" ]	AMDGPUTargetMachine101	addPreRegAlloc	R600	GPU	LLVM	15,069	20	1	[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "AMDGPUMCInstLower", "MCInstLowering", "(", "OutContext", ",", "MF", "->", "getTarget", "(", ")", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "("...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "R600", "\"Warning: Illegal instruction detected: \"", "\"\\n\"", "1", "4", "16", "1", "0", "4", "\"%s%08X\"", "0", "\" \"", "\"\"" ]	AMDGPUMCInstLower2	EmitInstruction	R600	GPU	LLVM	15,070	403	1	[]
[ "<s>", "unsigned", "MipsCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MipsRegisterInfo", "::", "getRegi...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Mips", "Mips", "Mips", "\"Unable to encode MachineOperand!\"", "0" ]	MipsCodeEmitter23	getMachineOpValue	Mips	CPU	LLVM	15,071	196	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips", "Mips", "4", "1", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0_64", "Mips::V0", "1", "0", "MipsI...	MipsISelLowering125	LowerReturn	Mips	CPU	LLVM	15,072	447	1	[]
[ "<s>", "StringRef", "AArch64NamedImmMapper", "::", "toString", "(", "uint32_t", "Value", ",", "uint64_t", "FeatureBits", ",", "bool", "&", "Valid", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "NumMappings", ";", "++", "i", ")...	[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]	[ "AArch64", "AArch64", "0" ]	AArch64BaseInfo26	toString	AArch64	CPU	LLVM	15,073	71	1	[]
[ "<s>", "const", "unsigned", "", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "bool", "callsEHReturn", "=", "false", ";", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "cal...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "X86", "X86" ]	X86RegisterInfo63	getCalleeSavedRegs	X86	CPU	LLVM	15,074	112	1	[]
[ "<s>", "const", "char", "", "avr_out_insert_notbit", "(", "rtx_insn", "", "insn", ",", "rtx", "operands", "[", "]", ",", "rtx", "xbitno", ",", "int", "*", "plen", ")", "{", "rtx", "op", "[", "4", "]", "=", "{", "operands", "[", "0", "]", ",", "...	[ "Output", "instructions", "to", "insert", "an", "inverted", "bit", "into", "OPERANDS", "[", "0", "]", ":", "$", "0.", "$", "1", "=", "~", "$", "2.", "$", "3", "if", "XBITNO", "=", "NULL", "$", "0.", "$", "1", "=", "~", "$", "2.XBITNO", "if", "X...	[ "avr", "4", "0", "1", "2", "3", "1", "7", "0", "3", "7", "0", "2", "\"subi %0,0x80\"", "1", "\"bst %2,%3\"", "\"bld %0,%1\"", "\"subi %0,0x80\"", "3", "0", "1", "3", "0", "2", "\"andi %0,~(1<<%1)\"", "\"sbrs %2,%3\"", "\"ori %0,1<<%1\"", "3", "\"com %2\"", "...	avr	avr_out_insert_notbit	avr	MPU	GCC	15,075	275	1	[]
[ "<s>", "SDValue", "LC3bTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "LC3b", "LC3b", "ISD::OutputArg", "\"Here it broke!!!!!\\n\"" ]	LC3bISelLowering	LowerReturn	LC3b	CPU	LLVM	15,076	53	1	[]
[ "<s>", "static", "void", "rs6000_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "\"rs6000_conditional_register_usage called\\n\"", ")", ";", "fixed_regs", "[", "64", "]", "...	[ "Change", "register", "usage", "conditional", "on", "target", "flags", "." ]	[ "rs6000", "\"rs6000_conditional_register_usage called\\n\"", "64", "1", "13", "13", "13", "1", "32", "64", "1", "2", "0", "2", "1", "1", "1", "1", "1", "1", "1", "1", "20", "1", "20", "32", "1" ]	rs60007	rs6000_conditional_register_usage	rs6000	CPU	GCC	15,077	319	1	[]
[ "<s>", "static", "void", "bpf_output_destructor", "(", "rtx", "symbol", ",", "int", "priority", "ATTRIBUTE_UNUSED", ")", "{", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "symbol", ")", ";", "if", "(", "decl", ")", "sorry_at", "(", "DECL_SOURCE_LOCATION", "(",...	[ "Output", "the", "assembly", "code", "for", "a", "destructor", ".", "Since", "eBPF", "does", "n't", "support", "indirect", "calls", ",", "destructors", "are", "not", "supported", "." ]	[ "bpf", "\"no destructors\"", "\"no destructors\"" ]	bpf	bpf_output_destructor	bpf	Virtual ISA	GCC	15,078	41	1	[]
[ "<s>", "static", "void", "aarch64_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=",...	[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "aarch64", "0", "0", "0", "0" ]	aarch643	aarch64_setup_incoming_varargs	aarch64	CPU	GCC	15,079	293	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly CallIndirect Fixup\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly CallIndirect Fixup\"" ]	WebAssemblyCallIndirectFixup	getPassName	WebAssembly	Virtual ISA	LLVM	15,080	11	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".ent\"", ")", "{", "Parser", ".", "Lex", "(", ")", "...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "Mips", "Mips", "\".ent\"", "\".end\"", "\".frame\"", "\".set\"", "\".fmask\"", "\".mask\"", "\".gpword\"", "\".word\"", "4" ]	MipsAsmParser102	ParseDirective	Mips	CPU	LLVM	15,081	159	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "AArch64Subtarget", "&", "Subtarget", ...	[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64FrameLowering27	canUseAsPrologue	AArch64	CPU	LLVM	15,082	59	1	[]
[ "<s>", "void", "VERegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "VE", "VE", "0", "\"Unexpected\"", "VE", "2" ]	VERegisterInfo2	eliminateFrameIndex	VE	CPU	LLVM	15,083	138	1	[]
[ "<s>", "static", "unsigned", "int", "rs6000_xcoff_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "align", ";", "unsigned", "int", "flags", "=", "default_section_type_flags_1", "(", ...	[ "Section", "attributes", ".", "AIX", "is", "always", "PIC", "." ]	[ "rs6000", "1" ]	rs60003	rs6000_xcoff_section_type_flags	rs6000	CPU	GCC	15,084	88	1	[]
[ "<s>", "bool", "aarch64_process_target_attr", "(", "tree", "args", ")", "{", "if", "(", "TREE_CODE", "(", "args", ")", "==", "TREE_LIST", ")", "{", "do", "{", "tree", "head", "=", "TREE_VALUE", "(", "args", ")", ";", "if", "(", "head", ")", "{", "if"...	[ "Parse", "the", "tree", "in", "ARGS", "that", "contains", "the", "target", "attribute", "information", "and", "update", "the", "global", "target", "options", "space", ".", "PRAGMA_OR_ATTR", "is", "a", "string", "to", "be", "used", "in", "error", "messages", ...	[ "aarch64", "\"attribute %<target%> argument not a string\"", "1", "0", "\"malformed %<target()%> pragma or attribute\"", "\",\"", "0", "\"pragma or attribute %<target(\\\"%s\\\")%> is not valid\"", "\",\"", "1", "\"malformed %<target(\\\"%s\\\")%> pragma or attribute\"" ]	aarch64	aarch64_process_target_attr	aarch64	CPU	GCC	15,085	231	1	[]
[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "RISCVISD", "::", "NODE", ":", "\\", "return", "\"RISCVISD::\"", "#", "NODE", ";", "switch", "(", "(", "RISCVISD", "::", "Nod...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "RISCV", "RISCV", "RISCVISD::NODE", "\"RISCVISD::\"", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER" ]	RISCVISelLowering7	getTargetNodeName	RISCV	CPU	LLVM	15,086	165	1	[]
[ "<s>", "const", "ARCTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]	[ "Getter", "for", "generic", "TargetLowering", "class", "." ]	[ "ARC", "ARC" ]	ARCTargetTransformInfo	getTLI	ARC	MPU	LLVM	15,087	12	1	[]
[ "<s>", "bool", "Thumb2SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "PredicateFtor", "&&", "!", "PredicateFtor", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STI", "=", "&"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM" ]	Thumb2SizeReduction25	runOnMachineFunction	ARM	CPU	LLVM	15,088	150	1	[]
[ "<s>", "size_t", "HexagonAbsoluteStub", "::", "size", "(", ")", "const", "{", "return", "m_Size", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Hexagon", "Hexagon" ]	HexagonAbsoluteStub	size	Hexagon	DSP	LLVM	15,089	12	1	[]
[ "<s>", "void", "rs6000_cost_data", "::", "update_target_cost_per_stmt", "(", "vect_cost_for_stmt", "kind", ",", "stmt_vec_info", "stmt_info", ",", "vect_cost_model_location", "where", ",", "unsigned", "int", "orig_count", ")", "{", "if", "(", "kind", "==", "vec_to_sca...	[ "Helper", "function", "for", "add_stmt_cost", ".", "Check", "each", "statement", "cost", "entry", ",", "gather", "information", "and", "update", "the", "target_cost", "fields", "accordingly", "." ]	[ "rs6000", "1", "2", "2", "1" ]	rs6000	update_target_cost_per_stmt	rs6000	CPU	GCC	15,090	185	1	[]
[ "<s>", "BTFTypeFuncProto", "::", "BTFTypeFuncProto", "(", "const", "DISubroutineType", "*", "STy", ",", "uint32_t", "VLen", ",", "const", "std", "::", "unordered_map", "<", "uint32_t", ",", "StringRef", ">", "&", "FuncArgNames", ")", ":", "STy", "(", "STy", ...	[ "The", "Func", "kind", "represents", "both", "subprogram", "and", "pointee", "of", "function", "pointers", "." ]	[ "BPF", "BTF::BTF_KIND_FUNC_PROTO", "24" ]	BTFDebug (2)	BTFTypeFuncProto	BPF	Virtual ISA	LLVM	15,091	54	1	[]
[ "<s>", "static", "void", "expand_block_set_1", "(", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "value_rtx", "=", "convert_to_mode", "(", "Pmode", ",", "value_rtx", ",", "1", ")", ";", "emit_library_call", "(", "byt_memset_lib...	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "at", "address", "DST_REG", "to", "VALUE_RTX", "in", "1-byte", "chunks", "." ]	[ "visium", "1" ]	visium	expand_block_set_1	visium	Virtual ISA	GCC	15,092	63	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "P2" ]	P2AsmParser	getStartLoc	P2	MPU	LLVM	15,093	11	1	[]
[ "<s>", "void", "arc_eh_return_address_location", "(", "rtx", "source", ")", "{", "rtx", "mem", ";", "int", "offset", ";", "struct", "arc_frame_info", "*", "afi", ";", "arc_compute_frame_size", "(", ")", ";", "afi", "=", "&", "cfun", "->", "machine", "->", ...	[ "Return", "rtx", "for", "the", "location", "of", "the", "return", "address", "on", "the", "stack", ",", "suitable", "for", "use", "in", "__builtin_eh_return", ".", "The", "new", "return", "address", "will", "be", "written", "to", "this", "location", "in", ...	[ "arc", "4", "4" ]	arc	arc_eh_return_address_location	arc	MPU	GCC	15,094	97	1	[]
[ "<s>", "int", "m32r_not_same_reg", "(", "rtx", "a", ",", "rtx", "b", ")", "{", "int", "reg_a", "=", "-", "1", ";", "int", "reg_b", "=", "-", "2", ";", "while", "(", "GET_CODE", "(", "a", ")", "==", "SUBREG", ")", "a", "=", "SUBREG_REG", "(", "a...	[ "Returns", "true", "if", "the", "registers", "contained", "in", "the", "two", "rtl", "expressions", "are", "different", "." ]	[ "m32r", "1", "2" ]	m32r3	m32r_not_same_reg	m32r	MPU	GCC	15,095	92	1	[]
[ "<s>", "TargetTransformInfo", "DirectXTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "DirectXTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "DirectX" ]	DirectXTargetMachine	getTargetTransformInfo	DirectX	Virtual ISA	LLVM	15,096	24	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "return", "isZExtFree", "(", "Val", ".", "getValueType", "(", ")", ",", "VT2", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...	[ "R600" ]	AMDGPUISelLowering100	isZExtFree	R600	GPU	LLVM	15,097	26	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how t...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AArch64", "AArch64", "\"Don't know how to custom lower this!\"", "ISD::FADD", "ISD::FSUB", "ISD::FMUL", "ISD::FDIV", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::FP_ROUND", "ISD::FP_EXTEND", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::SHL_PARTS", ...	AArch64ISelLowering109	LowerOperation	AArch64	CPU	LLVM	15,098	447	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::STWFI", "0" ]	XCoreInstrInfo	storeRegToStackSlot	XCore	MPU	LLVM	15,099	161	1	[]

[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "PPCTargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCSubtarget67

PPCSubtarget

PowerPC

CPU

LLVM

15,000

118

1

[]

[ "<s>", "bool", "RISCVInstPrinter", "::", "applyTargetSpecificCLOption", "(", "StringRef", "Opt", ")", "{", "if", "(", "Opt", "==", "\"no-aliases\"", ")", "{", "NoAliases", "=", "true", ";", "return", "true", ";", "}", "if", "(", "Opt", "==", "\"numeric\"", ...

[ "Customize", "the", "printer", "according", "to", "a", "command", "line", "option", "." ]

[ "RI5CY", "RISCV", "\"no-aliases\"", "\"numeric\"" ]

RISCVInstPrinter

applyTargetSpecificCLOption

RI5CY

CPU

LLVM

15,001

43

1

[]

[ "<s>", "VE", "::", "Fixups", "getFixupKind", "(", ")", "const", "{", "return", "getFixupKind", "(", "Kind", ")", ";", "}", "</s>" ]

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "VE", "VE::Fixups" ]

VEMCExpr

getFixupKind

VE

CPU

LLVM

15,002

15

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Bitcode Writer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "DirectX", "\"Bitcode Writer\"" ]

DXILWriterPass

getPassName

DirectX

Virtual ISA

LLVM

15,003

11

1

[]

[ "<s>", "static", "bool", "m68hc11_return_in_memory", "(", "tree", "type", ",", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ...

[ "Return", "true", "if", "type", "TYPE", "should", "be", "returned", "in", "memory", ".", "Blocks", "and", "data", "types", "largers", "than", "4", "bytes", "can", "not", "be", "returned", "in", "the", "register", "(", "D", "+", "X", "=", "4", ")", "....

[ "m68hc11", "1", "4", "4" ]

m68hc111

m68hc11_return_in_memory

m68hc11

MPU

GCC

15,004

56

1

[]

[ "<s>", "unsigned", "MipsInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "reverse...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "Mips", "Mips", "\"code size not handled\"", "0", "2" ]

MipsInstrInfo (2)3

removeBranch

Mips

CPU

LLVM

15,005

109

1

[]

[ "<s>", "void", "TPCAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "TPC", "TPC", "0xffffffff", "TPC", "\"applyFixup offset=%d reloc=%d comp=%d\\n\"", "3", "64", "0", "\"Instruction is not aligned to 64 bits anymore, fix relocations\"", "64", "TPC", "TPC", "0", "8", "TPC::FK_LOOP", "0", "\"Too short LOOP\"", "0xffff", "\"Too many instructions in ...

TPCAsmBackend

applyFixup

TPC

Virtual ISA

LLVM

15,006

446

1

[]

[ "<s>", "void", "F2003fFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "F2003f", "F2003f", "\"Shrink-wrapping not yet supported\"", "F2003f", "F2003f", "F2003f::NTAri", "F2003f::F5", "F2003f::F5" ]

F2003fFrameLowering

emitPrologue

F2003f

CPU

LLVM

15,007

146

1

[]

[ "<s>", "static", "bool", "aarch64_cheap_mult_shift_p", "(", "rtx", "x", ")", "{", "rtx", "op0", ",", "op1", ";", "op0", "=", "XEXP", "(", "x", ",", "0", ")", ";", "op1", "=", "XEXP", "(", "x", ",", "1", ")", ";", "if", "(", "!", "(", "aarch64_t...

[ "Return", "true", "iff", "X", "is", "a", "cheap", "shift", "without", "a", "sign", "extend", "." ]

[ "aarch64", "0", "1", "4", "0", "4" ]

aarch64

aarch64_cheap_mult_shift_p

aarch64

CPU

GCC

15,008

127

1

[]

[ "<s>", "void", "OR1KTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "OR1K", "OR1K", "0", "0", "1", "0", "16", "0", "0", "16", "31", "32", "0xffff", "0", "33554432", "33554431" ]

OR1KISelLowering

LowerAsmOperandForConstraint

OR1K

CPU

LLVM

15,009

458

1

[]

[ "<s>", "static", "void", "ia64_vms_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "\"OTS$DIV_I\"", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "DImode", ",", "\"OTS$DIV_L\"", ")", ";", "set_optab_libfu...

[ "Rename", "the", "division", "and", "modulus", "functions", "in", "VMS", "." ]

[ "ia64", "\"OTS$DIV_I\"", "\"OTS$DIV_L\"", "\"OTS$DIV_UI\"", "\"OTS$DIV_UL\"", "\"OTS$REM_I\"", "\"OTS$REM_L\"", "\"OTS$REM_UI\"", "\"OTS$REM_UL\"", "\"decc$abort\"", "\"decc$memcmp\"" ]

ia644

ia64_vms_init_libfuncs

ia64

CPU

GCC

15,010

96

1

[]

[ "<s>", "HOST_WIDE_INT", "arm_compute_initial_elimination_offset", "(", "unsigned", "int", "from", ",", "unsigned", "int", "to", ")", "{", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "switch", "(", "from", ")", ...

[ "Compute", "the", "distance", "from", "register", "FROM", "to", "register", "TO", ".", "These", "can", "be", "the", "arg", "pointer", "(", "26", ")", ",", "the", "soft", "frame", "pointer", "(", "25", ")", ",", "the", "stack", "pointer", "(", "13", "...

[ "arm", "0", "4", "4", "0" ]

arm

arm_compute_initial_elimination_offset

arm

CPU

GCC

15,011

151

1

[]

[ "<s>", "MachineBasicBlock", "*", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "if", "(", "const", "RISCVVPseudosTable", "::", "PseudoInfo", "*", "RVV", "=", "RIS...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "RISCV", "RISCV", "RISCVVPseudosTable::PseudoInfo", "RISCVVPseudosTable::getPseudoInfo", "0", "\"SEWIndex must be >= 0\"", "\"Unexpected instr type to insert\"", "RISCV::ReadCycleWide", "\"ReadCycleWrite is only to be used on riscv32\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_FPR16_Usi...

RISCVISelLowering38

EmitInstrWithCustomInserter

RISCV

CPU

LLVM

15,012

178

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "("...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature" ]

MipsAsmPrinter1

runOnMachineFunction

Mips

CPU

LLVM

15,013

180

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineBlockFrequencyInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "WebAssembly" ]

WebAssemblyStoreResults1

getAnalysisUsage

WebAssembly

Virtual ISA

LLVM

15,014

60

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "hasVALU32BitEncoding", "(", "unsigned", "Opcode", ")", "const", "{", "int", "Op32", "=", "AMDGPU", "::", "getVOPe32", "(", "Opcode", ")", ";", "if", "(", "Op32", "==", "-", "1", ")", "return", "false", ";", "return", ...

[ "Return", "true", "if", "this", "64-bit", "VALU", "instruction", "has", "a", "32-bit", "encoding", "." ]

[ "AMDGPU", "SI", "AMDGPU::getVOPe32", "1", "1" ]

SIInstrInfo (2)

hasVALU32BitEncoding

AMDGPU

GPU

LLVM

15,015

40

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addInstSelector", "(", ")", "{", "AMDGPUPassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "createSILowerI1CopiesPass", "(", ")", ")", ";", "addPass", "(", "createSIFixSGPRCopiesPass", "(", "*", "TM", ")",...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "R600", "SI", "SI", "SI" ]

AMDGPUTargetMachine80

addInstSelector

R600

GPU

LLVM

15,016

40

1

[]

[ "<s>", "bool", "doFinalization", "(", "Module", "&", "M", ")", "override", "{", "for", "(", "Function", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "if", "(", "F", ".", "getName", "(", ")", ".", "startswith", "(", "\"__\"", ")", ")"...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "TPC", "\"__\"" ]

NodePreLegalizer

doFinalization

TPC

Virtual ISA

LLVM

15,017

74

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "if", "(", "skipModule", "(", "M", ")", ")", "return", "false", ";", "auto", "Changed", "=", "false", ";", "auto", "NvvmMetadata", "=", "M", ".", "getNamedMetadata", "(", "\"n...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "NVPTX", "\"nvvm.annotations\"", "3", "1", "\"kernel\"", "0", "0" ]

LocalAccessorToSharedMemory

runOnModule

NVPTX

GPU

LLVM

15,018

210

1

[]

[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ")", "const", "{", "if", "(", "MI", "->", "getNumOperands", "(", ")", "<", "3", ")", "return", "nullptr", ";", "int", "CommutedOpco...

[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]

[ "AMDGPU", "SI", "3", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "\"Should always have src0 operand\"", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::OpName", "AMDGPU::OpName", "0", "0", "\"Not expecting modifiers with immediates\"", "\"Should only have ...

SIInstrInfo102

commuteInstruction

AMDGPU

GPU

LLVM

15,019

412

1

[]

[ "<s>", "bool", "PPCFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "PowerPC", "PPC", "PPC", "PPC", "0", "0", "PPC::VRSAVE", "PPC::CR2", "PPC::CR3", "PPC::CR4", "PPC::CR2", "PPC::CR4", "PPC", "\"loadRegFromStackSlot didn't insert any code!\"", "PPC" ]

PPCFrameLowering79

restoreCalleeSavedRegisters

PowerPC

CPU

LLVM

15,020

425

1

[]

[ "<s>", "unsigned", "SparcRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "llvm_unreachable", "(", "\"What is the return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "Sparc", "Sparc", "\"What is the return address register\"", "0" ]

SparcRegisterInfo8

getRARegister

Sparc

CPU

LLVM

15,021

17

1

[]

[ "<s>", "static", "int", "nds32_force_addi_stack_int", "(", "int", "full_value", ")", "{", "int", "adjust_value", ";", "rtx", "tmp_reg", ";", "rtx", "sp_adjust_insn", ";", "if", "(", "!", "satisfies_constraint_Is15", "(", "GEN_INT", "(", "full_value", ")", ")", ...

[ "Function", "that", "may", "creates", "more", "instructions", "for", "large", "value", "on", "adjusting", "stack", "pointer", ".", "In", "nds32", "target", ",", "'addi", "'", "can", "be", "used", "for", "stack", "pointer", "adjustment", "in", "prologue/epilogu...

[ "nds32", "0", "1", "0", "0" ]

nds323

nds32_force_addi_stack_int

nds32

CPU

GCC

15,022

144

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addILPOpts", "(", ")", "{", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "X86", "X86" ]

X86TargetMachine

addILPOpts

X86

CPU

LLVM

15,023

17

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isFPExtFree", "(", "EVT", "DestVT", ",", "EVT", "SrcVT", ")", "const", "{", "assert", "(", "DestVT", ".", "isFloatingPoint", "(", ")", "&&", "SrcVT", ".", "isFloatingPoint", "(", ")", "&&", "\"invalid fpext types\"", ...

[ "Return", "true", "if", "an", "fpext", "operation", "is", "free", "(", "for", "instance", ",", "because", "single-precision", "floating-point", "numbers", "are", "implicitly", "extended", "to", "double-precision", ")", "." ]

[ "PowerPC", "PPC", "\"invalid fpext types\"" ]

PPCISelLowering106

isFPExtFree

PowerPC

CPU

LLVM

15,024

34

1

[]

[ "<s>", "void", "MCS51TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "switch", "(", ...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "MCS51", "MCS51", "ISD::ADD", "1", "ISD::SUB", "0", "0", "0", "0", "0" ]

MCS51ISelLowering

ReplaceNodeResults

MCS51

MPU

LLVM

15,025

181

1

[]

[ "<s>", "void", "RISCVTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "*", "ORE", ")", "{", "bool", "UseDefaultPreferences", ...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "RISCV", "RISCV", "\"sifive-e76\"", "\"sifive-s76\"", "\"sifive-u74\"", "\"sifive-7\"", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "\"llvm.loop.isvectorized\"", "0", "\"Cost of loop: \"", "\"\\n\"", "60", "12" ]

RISCVTargetTransformInfo18

getUnrollingPreferences

RISCV

CPU

LLVM

15,026

395

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "buildOutlinedFrame", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "OutlinedFunction", "&", "OF", ")", "const", "{", "if", "(", "OF", ".", "FrameConstructionID",...

[ "Insert", "a", "custom", "frame", "for", "outlined", "functions", "." ]

[ "ARM", "ARM", "2", "0", "ARM::tTAILJMPr", "ARM::TAILJMPr", "ARM::tTAILJMPd", "ARM::tTAILJMPdND", "ARM::TAILJMPd", "ARMCC::AL", "ARM::LR", "ARM::LR", "ARM::LR", "ARM::CFI_INSTRUCTION", "ARM::CFI_INSTRUCTION", "ARMCC::AL" ]

ARMBaseInstrInfo116

buildOutlinedFrame

ARM

CPU

LLVM

15,027

504

1

[]

[ "<s>", "void", "MipsCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "Mips", "Mips", "\"JIT: \"", "\":\\t\"", "MipsII::FormMask", "MipsII::Pseudo" ]

MipsCodeEmitter1

emitInstruction

Mips

CPU

LLVM

15,028

94

1

[]

[ "<s>", "machine_mode", "epiphany_select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{...

[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "first", "operand", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", "." ]

[ "epiphany", "1", "2" ]

epiphany

epiphany_select_cc_mode

epiphany

MPU

GCC

15,029

182

1

[]

[ "<s>", "int", "SIInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags", ...

[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]

[ "AMDGPU", "SI", "SI", "SIInstrFlags::renamedInGFX9", "0", "AMDGPU", "SIEncodingFamily::GFX9", "SIInstrFlags::D16Buf", "SIEncodingFamily::GFX80", "SIInstrFlags::SDWA", "SIEncodingFamily::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "AMDGPU", "SIEncodingFamily::SDWA10", "AMDGPU::getMCOpco...

SIInstrInfo111

pseudoToMCOpcode

AMDGPU

GPU

LLVM

15,030

190

1

[]

[ "<s>", "static", "tree", "msp430_attr", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(", "*", "node", ")", ")", ";...

[ "Verify", "MSP430", "specific", "attributes", "." ]

[ "msp430", "\"reset\"", "\"nmi\"", "\"watchdog\"", "\"unrecognized interrupt vector argument of %qE attribute\"", "63", "\"numeric argument of %qE attribute must be in range 0..63\"", "\"argument of %qE attribute is not a string constant or number\"", "\"%qE attribute only applies to functions\"", ...

msp4305

msp430_attr

msp430

MPU

GCC

15,031

390

1

[]

[ "<s>", "static", "void", "arm_init_bf16_types", "(", "void", ")", "{", "arm_bf16_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "arm_bf16_type_node", ")", "=", "16", ";", "SET_TYPE_MODE", "(", "arm_bf16_type_node", ",", "BFmode", ...

[ "Initialize", "the", "backend", "REAL_TYPE", "type", "supporting", "bfloat", "types", "." ]

[ "arm", "16", "\"__bf16\"" ]

arm-builtins

arm_init_bf16_types

arm

CPU

GCC

15,032

52

1

[]

[ "<s>", "void", "NodeAllocator", "::", "clear", "(", ")", "{", "MemPool", ".", "Reset", "(", ")", ";", "Blocks", ".", "clear", "(", ")", ";", "ActiveEnd", "=", "nullptr", ";", "}", "</s>" ]

[ "Clear", "all", "timers", "in", "this", "group", "." ]

[ "Hexagon" ]

RDFGraph

clear

Hexagon

DSP

LLVM

15,033

24

1

[]

[ "<s>", "static", "rtx", "ix86_expand_sse_cmp", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "op_true", ",", "rtx", "op_false", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest",...

[ "Expand", "an", "sse", "vector", "comparison", ".", "Return", "the", "register", "with", "the", "result", "." ]

[ "i386", "8", "0" ]

i386-expand1

ix86_expand_sse_cmp

i386

CPU

GCC

15,034

278

1

[]

[ "<s>", "tree", "ix86_builtin_vectorized_function", "(", "unsigned", "int", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "machine_mode", "in_mode", ",", "out_mode", ";", "int", "in_n", ",", "out_n", ";", "if", "(", "TREE_CODE", "(", "type_...

[ "Returns", "a", "function", "decl", "for", "a", "vectorized", "version", "of", "the", "builtin", "function", "with", "builtin", "function", "code", "FN", "and", "the", "result", "vector", "type", "TYPE", ",", "or", "NULL_TREE", "if", "it", "is", "not", "av...

[ "i386", "4", "2", "8", "4", "16", "8", "4", "2", "8", "4", "16", "8", "4", "2", "8", "4", "16", "8", "4", "2", "8", "4", "16", "8" ]

i386-builtins1

ix86_builtin_vectorized_function

i386

CPU

GCC

15,035

407

1

[]

[ "<s>", "bool", "AVRInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOp", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unexpected opcode!\"", ")", ";", "case", "A...

[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]

[ "AVR", "AVR", "\"unexpected opcode!\"", "AVR::JMPk", "AVR::CALLk", "AVR::RCALLk", "AVR::RJMPk", "13", "AVR::BRBSsk", "AVR::BRBCsk", "AVR::BREQk", "AVR::BRNEk", "AVR::BRSHk", "AVR::BRLOk", "AVR::BRMIk", "AVR::BRPLk", "AVR::BRGEk", "AVR::BRLTk", "7" ]

AVRInstrInfo

isBranchOffsetInRange

AVR

MPU

LLVM

15,036

116

1

[]

[ "<s>", "const", "char", "*", "J2TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "J2ISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "J2ISD", "::", "FIRST_NUMBER", ":", "break", ";", "cas...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "J2", "J2", "J2ISD::NodeType", "J2ISD::FIRST_NUMBER", "J2ISD::X" ]

J2ISelLowering

getTargetNodeName

J2

MPU

LLVM

15,037

68

1

[]

[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIPeepholeSDWA16

runOnMachineFunction

AMDGPU

GPU

LLVM

15,038

210

1

[]

[ "<s>", "bool", "AVRRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", ...

[ "Subtarget", "Hooks", "." ]

[ "AVR", "AVR", "AVR::PTRDISPREGSRegClassID" ]

AVRRegisterInfo11

shouldCoalesce

AVR

MPU

LLVM

15,039

78

1

[]

[ "<s>", "const", "char", "*", "mcore_output_jump_label_table", "(", ")", "{", "int", "i", ";", "if", "(", "pool_size", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.align 2\\n\"", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "pool_size", ...

[ "Dump", "out", "any", "constants", "accumulated", "in", "the", "final", "pass", ".", "These", "will", "only", "be", "labels", "." ]

[ "mcore", "\"\\t.align 2\\n\"", "0", "\"L\"", "\".long\t%0\"", "0", "\"\"" ]

mcore2

mcore_output_jump_label_table

mcore

MPU

GCC

15,040

78

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "classifyLEAReg", "(", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Src", ",", "unsigned", "Opc", ",", "bool", "AllowSP", ",", "unsigned", "&", "NewSrc", ",", "bool", "&", "isKill", ",", "bool", "&",...

[ "Given", "an", "operand", "within", "a", "MachineInstr", ",", "insert", "preceding", "code", "to", "put", "it", "into", "the", "right", "format", "for", "a", "particular", "kind", "of", "LEA", "instruction", "." ]

[ "X86", "X86", "X86::LEA32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::LEA32r", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86::LEA64_32r", "X86", "64", "X86::sub_32bit" ]

X86InstrInfo (2)1

classifyLEAReg

X86

CPU

LLVM

15,041

349

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegisterClass", "ARM::tGPRRegisterClass", "0", "ARM::t2LDRi12", "0", "ARM" ]

Thumb2InstrInfo4

loadRegFromStackSlot

ARM

CPU

LLVM

15,042

176

1

[]

[ "<s>", "char", "*", "iq2000_output_conditional_branch", "(", "rtx", "insn", ",", "rtx", "*", "operands", ",", "int", "two_operands_p", ",", "int", "float_p", ",", "int", "inverted_p", ",", "int", "length", ")", "{", "static", "char", "buffer", "[", "200", ...

[ "Output", "assembly", "instructions", "to", "perform", "a", "conditional", "branch", ".", "INSN", "is", "the", "branch", "instruction", ".", "OPERANDS", "[", "0", "]", "is", "the", "condition", ".", "OPERANDS", "[", "1", "]", "is", "the", "target", "of", ...

[ "iq2000", "200", "0", "\"%z2\"", "\",%z3\"", "\",%.\"", "\"%F0\"", "\"%C0\"", "\"%W0\"", "\"%N0\"", "\"%.\"", "\"%.\"", "\"\"", "0", "4", "8", "\"b%s%%?\\t%%Z2%%1\"", "\"b%s%s%%?\\t%s%s,%%1\"", "\"z\"", "\"\"", "12", "16", "16", "\".+16\"", "\".+12\"", "\"b%s\\t%%Z2...

iq20002

iq2000_output_conditional_branch

iq2000

CPU

GCC

15,043

368

1

[]

[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RISCVFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "RISCV", "RISCV", "RISCV", "0", "RISCV", "RISCV::X0", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8", "RISCVABI::getBPReg", "RISCV::VL", "RISCV::VTYPE" ]

RISCVRegisterInfo14

getReservedRegs

RISCV

CPU

LLVM

15,044

175

1

[]

[ "<s>", "SDValue", "Z80oldTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")",...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Z80old", "Z80old", "ISD::MUL", "ISD::AND", "ISD::ZERO_EXTEND", "ISD::TRUNCATE", "Z80oldISD::SUB", "Z80oldISD::SEXT" ]

Z80oldISelLowering

PerformDAGCombine

Z80old

MPU

LLVM

15,045

175

1

[]

[ "<s>", "bool", "AVRAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "bool", "Error", "=", "AsmPrinter", "::", "PrintAsmOpe...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "AVR", "AVR", "0", "1", "0", "0", "0", "\"Operand must be a register when you're\"", "\"using 'A'..'Z' operand extracodes.\"", "0", "1", "AVR", "AVR", "8", "2", "\"Only 8 and 16 bit regs are supported.\"", "\"Multibyte index out of range.\"", "2", "AVR::sub_hi", "AVR::sub_lo", ...

AVRAsmPrinter

PrintAsmOperand

AVR

MPU

LLVM

15,046

307

1

[]

[ "<s>", "X86DCBasicBlock", "&", "getParent", "(", ")", "{", "return", "static_cast", "<", "X86DCBasicBlock", "&", ">", "(", "DCInstruction", "::", "getParent", "(", ")", ")", ";", "}", "</s>" ]

[ "getParent", "-", "Return", "the", "last", "analyzed", "interval", "." ]

[ "X86", "X86", "X86" ]

X86DCInstruction

getParent

X86

CPU

LLVM

15,047

21

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "PPCInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "ge...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "\"No InstrInfo?\"", "PPC" ]

PPCInstrInfo

CreateTargetPostRAHazardRecognizer

PowerPC

CPU

LLVM

15,048

114

1

[]

[ "<s>", "const", "char", "*", "output_call", "(", "rtx", "x", ")", "{", "if", "(", "symbolic_operand", "(", "x", ",", "VOIDmode", ")", ")", "return", "m68k_symbolic_call", ";", "else", "return", "\"jsr %a0\"", ";", "}", "</s>" ]

[ "INSN", "is", "either", "a", "function", "call", "or", "a", "millicode", "call", ".", "It", "may", "have", "an", "unconditional", "jump", "in", "its", "delay", "slot", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]

[ "m68k", "\"jsr %a0\"" ]

m68k

output_call

m68k

MPU

GCC

15,049

26

1

[]

[ "<s>", "unsigned", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "UpdateMF", ",", "bool", "UseEstimate", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsi...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "PowerPC", "PPC", "1", "PPC", "PPC", "PPC", "0", "224", "0", "0", "PPC" ]

PPCFrameLowering24

determineFrameLayout

PowerPC

CPU

LLVM

15,050

286

1

[]

[ "<s>", "void", "msp430_expand_eh_return", "(", "rtx", "eh_handler", ")", "{", "rtx", "ap", ",", "sa", ",", "ra", ",", "tmp", ";", "ap", "=", "arg_pointer_rtx", ";", "sa", "=", "msp430_eh_return_stackadj_rtx", "(", ")", ";", "ra", "=", "eh_handler", ";", ...

[ "This", "function", "is", "called", "before", "reload", ",", "to", "``", "fix", "''", "the", "stack", "in", "preparation", "for", "an", "EH", "return", "." ]

[ "msp430", "4", "2" ]

msp430

msp430_expand_eh_return

msp430

MPU

GCC

15,051

79

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "Lanai" ]

LanaiAsmBackend18

mayNeedRelaxation

Lanai

CPU

LLVM

15,052

15

1

[]

[ "<s>", "void", "UnwindOpcodeAssembler", "::", "EmitVFPRegSave", "(", "uint32_t", "VFPRegSave", ")", "{", "size_t", "i", "=", "32", ";", "while", "(", "i", ">", "16", ")", "{", "uint32_t", "Bit", "=", "1u", "<<", "(", "i", "-", "1", ")", ";", "if", ...

[ "Emit", "unwind", "opcodes", "for", ".vsave", "directives", "." ]

[ "ARM", "32", "16", "1u", "1", "0u", "0", "1", "16", "1", "ARM::EHABI", "16", "4", "0", "1u", "1", "0u", "0", "1", "0", "1", "ARM::EHABI", "4" ]

ARMUnwindOpAsm7

EmitVFPRegSave

ARM

CPU

LLVM

15,053

197

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::isX18ReservedByDefault", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget14

AArch64Subtarget

AArch64

CPU

LLVM

15,054

160

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "X86", "::", "VR128XRegClass", ")", ")", ";", "if"...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "X86", "X86", "X86::VR128XRegClass", "X86", "X86", "X86", "X86" ]

X86TargetMachine4

addPreEmitPass

X86

CPU

LLVM

15,055

73

1

[]

[ "<s>", "static", "rtx", "tilegx_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsigned_p", ";", "mode", "=", "TYPE_MODE", "(", "valty...

[ "Implement", "TARGET_FUNCTION_VALUE", "." ]

[ "tilegx", "1", "0" ]

tilegx

tilegx_function_value

tilegx

VLIW

GCC

15,056

60

1

[]

[ "<s>", "static", "int", "arc600_corereg_hazard", "(", "rtx_insn", "*", "pred", ",", "rtx_insn", "*", "succ", ")", "{", "if", "(", "!", "TARGET_ARC600", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "pred", ")", ")", "==", "SEQUEN...

[ "Return", "length", "adjustment", "for", "INSN", ".", "For", "ARC600", ":", "A", "write", "to", "a", "core", "reg", "greater", "or", "equal", "to", "32", "must", "not", "be", "immediately", "followed", "by", "a", "use", ".", "Anticipate", "the", "length"...

[ "arc", "0", "1", "0", "0", "0", "32", "61", "3", "4U", "0", "4", "0" ]

arc

arc600_corereg_hazard

arc

MPU

GCC

15,057

267

1

[]

[ "<s>", "static", "bool", "aarch64_movw_imm", "(", "HOST_WIDE_INT", "val", ",", "scalar_int_mode", "mode", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "4", ")", "{", "if", "(", "(", "val", "&", "(", "(", "(", "HOST_WIDE_INT", ")", "0xff...

[ "Return", "true", "if", "val", "is", "an", "immediate", "that", "can", "be", "loaded", "into", "a", "register", "by", "a", "MOVZ", "instruction", "." ]

[ "aarch64", "4", "0xffff", "32", "0xffff", "48", "1", "0xffffffff", "0xffff", "0", "0xffff", "16" ]

aarch64

aarch64_movw_imm

aarch64

CPU

GCC

15,058

109

1

[]

[ "<s>", "void", "arc_init", "(", "void", ")", "{", "enum", "attr_tune", "tune_dflt", "=", "TUNE_NONE", ";", "if", "(", "TARGET_A5", ")", "{", "arc_cpu_string", "=", "\"A5\"", ";", "}", "else", "if", "(", "TARGET_ARC600", ")", "{", "arc_cpu_string", "=", "...

[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]

[ "arc", "\"A5\"", "\"ARC600\"", "\"ARC601\"", "\"ARC700\"", "0", "4", "30", "3", "30", "4", "30", "\"-mmul64 not supported for ARC700\"", "\"-mno-mpy supported only for ARC700\"", "\"-mmul32x16 supported only for ARC600 or ARC601\"", "\"-mno-dpfp-lrsr supported only with -mdpfp\"", "\...

arc4

arc_init

arc

MPU

GCC

15,059

456

1

[]

[ "<s>", "const", "char", "*", "MOSMCExpr", "::", "getName", "(", ")", "const", "{", "const", "auto", "&", "Modifier", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "ModifierNames", ")", ",", "std", "::", "end", "(", "ModifierNames", ")", ...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "MOS", "MOS" ]

MOSMCExpr

getName

MOS

MPU

LLVM

15,060

75

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

SIInsertSkips10

getAnalysisUsage

AMDGPU

GPU

LLVM

15,061

18

1

[]

[ "<s>", "void", "AArch64TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "AArch64", "AArch64", "1", "0", "0", "\"Unimplemented C_Other constraint\"", "0xfff", "32", "64", "0", "0", "0", "0", "0.0", "0.0", "0" ]

AArch64ISelLowering109

LowerAsmOperandForConstraint

AArch64

CPU

LLVM

15,062

422

1

[]

[ "<s>", "rtx", "arc_rewrite_small_data", "(", "rtx", "op", ")", "{", "op", "=", "copy_insn", "(", "op", ")", ";", "subrtx_ptr_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_PTR", "(", "iter", ",", "array", ",", "&", "op", ",", "ALL", ")", "...

[ "If", "possible", ",", "rewrite", "OP", "so", "that", "it", "refers", "to", "small", "data", "using", "explicit", "relocations", "." ]

[ "arc", "0", "0", "0", "0", "0" ]

arc4

arc_rewrite_small_data

arc

MPU

GCC

15,063

193

1

[]

[ "<s>", "bool", "WebAssemblyAddMissingPrototypes", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Add Missing Prototypes **********\\n\"", ")", ";", "std", "::", "vector", "<", "std", "::", "pair", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Add Missing Prototypes **********\\n\"", "\"no-prototype\"", "\"Found no-prototype function: \"", "\"\\n\"", "\"Functions with 'no-prototype' attribute must take varargs: \"", "0", "\"Functions with 'no-prototype' attribute should not have params: \"", "...

WebAssemblyAddMissingPrototypes10

runOnModule

WebAssembly

Virtual ISA

LLVM

15,064

412

1

[]

[ "<s>", "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling conventio...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AArch64", "AArch64", "\"Unsupported calling convention.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64ISelLowering105

CCAssignFnForCall

AArch64

CPU

LLVM

15,065

103

1

[]

[ "<s>", "static", "bool", "aarch64_pass_by_reference", "(", "cumulative_args_t", "pcum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "size", ";", "machine_mode", "dummy...

[ "Implement", "TARGET_PASS_BY_REFERENCE", "." ]

[ "aarch64", "0", "2" ]

aarch645

aarch64_pass_by_reference

aarch64

CPU

GCC

15,066

110

1

[]

[ "<s>", "static", "void", "setup_incoming_varargs_64", "(", "CUMULATIVE_ARGS", "*", "cum", ")", "{", "rtx", "save_area", ",", "mem", ";", "alias_set_type", "set", ";", "int", "i", ",", "max", ";", "if", "(", "cfun", "->", "va_list_gpr_size", ")", "ix86_vararg...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "i386", "0", "16", "0", "1", "0", "1", "16", "16", "1" ]

i386

setup_incoming_varargs_64

i386

CPU

GCC

15,067

358

1

[]

[ "<s>", "static", "void", "h8300_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "if", "(", "TARGET_H8300H", ")", "fputs", "(", "TARGET_NORMAL_MODE", "?", "\"\\t.h8300hn\\n\"", ":", "\"\\t.h8300h\\n\"", ",", "asm_out_file", ")", ";", "els...

[ "Output", "assembly", "code", "for", "the", "start", "of", "the", "file", "." ]

[ "h8300", "\"\\t.h8300hn\\n\"", "\"\\t.h8300h\\n\"", "\"\\t.h8300sxn\\n\"", "\"\\t.h8300sx\\n\"", "\"\\t.h8300sn\\n\"", "\"\\t.h8300s\\n\"" ]

h83003

h8300_file_start

h8300

MPU

GCC

15,068

59

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createAMDGPUConvertToISAPass", "(", "*", "TM", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "R600" ]

AMDGPUTargetMachine101

addPreRegAlloc

R600

GPU

LLVM

15,069

20

1

[]

[ "<s>", "void", "AMDGPUAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "AMDGPUMCInstLower", "MCInstLowering", "(", "OutContext", ",", "MF", "->", "getTarget", "(", ")", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "("...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "R600", "\"Warning: Illegal instruction detected: \"", "\"\\n\"", "1", "4", "16", "1", "0", "4", "\"%s%08X\"", "0", "\" \"", "\"\"" ]

AMDGPUMCInstLower2

EmitInstruction

R600

GPU

LLVM

15,070

403

1

[]

[ "<s>", "unsigned", "MipsCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MipsRegisterInfo", "::", "getRegi...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Mips", "Mips", "Mips", "\"Unable to encode MachineOperand!\"", "0" ]

MipsCodeEmitter23

getMachineOpValue

Mips

CPU

LLVM

15,071

196

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips", "Mips", "4", "1", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0_64", "Mips::V0", "1", "0", "MipsI...

MipsISelLowering125

LowerReturn

Mips

CPU

LLVM

15,072

447

1

[]

[ "<s>", "StringRef", "AArch64NamedImmMapper", "::", "toString", "(", "uint32_t", "Value", ",", "uint64_t", "FeatureBits", ",", "bool", "&", "Valid", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "NumMappings", ";", "++", "i", ")...

[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]

[ "AArch64", "AArch64", "0" ]

AArch64BaseInfo26

toString

AArch64

CPU

LLVM

15,073

71

1

[]

[ "<s>", "const", "unsigned", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "bool", "callsEHReturn", "=", "false", ";", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "cal...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "X86", "X86" ]

X86RegisterInfo63

getCalleeSavedRegs

X86

CPU

LLVM

15,074

112

1

[]

[ "<s>", "const", "char", "*", "avr_out_insert_notbit", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ",", "rtx", "xbitno", ",", "int", "*", "plen", ")", "{", "rtx", "op", "[", "4", "]", "=", "{", "operands", "[", "0", "]", ",", "...

[ "Output", "instructions", "to", "insert", "an", "inverted", "bit", "into", "OPERANDS", "[", "0", "]", ":", "$", "0.", "$", "1", "=", "~", "$", "2.", "$", "3", "if", "XBITNO", "=", "NULL", "$", "0.", "$", "1", "=", "~", "$", "2.XBITNO", "if", "X...

[ "avr", "4", "0", "1", "2", "3", "1", "7", "0", "3", "7", "0", "2", "\"subi %0,0x80\"", "1", "\"bst %2,%3\"", "\"bld %0,%1\"", "\"subi %0,0x80\"", "3", "0", "1", "3", "0", "2", "\"andi %0,~(1<<%1)\"", "\"sbrs %2,%3\"", "\"ori %0,1<<%1\"", "3", "\"com %2\"", "...

avr

avr_out_insert_notbit

avr

MPU

GCC

15,075

275

1

[]

[ "<s>", "SDValue", "LC3bTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "LC3b", "LC3b", "ISD::OutputArg", "\"Here it broke!!!!!\\n\"" ]

LC3bISelLowering

LowerReturn

LC3b

CPU

LLVM

15,076

53

1

[]

[ "<s>", "static", "void", "rs6000_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "\"rs6000_conditional_register_usage called\\n\"", ")", ";", "fixed_regs", "[", "64", "]", "...

[ "Change", "register", "usage", "conditional", "on", "target", "flags", "." ]

[ "rs6000", "\"rs6000_conditional_register_usage called\\n\"", "64", "1", "13", "13", "13", "1", "32", "64", "1", "2", "0", "2", "1", "1", "1", "1", "1", "1", "1", "1", "20", "1", "20", "32", "1" ]

rs60007

rs6000_conditional_register_usage

rs6000

CPU

GCC

15,077

319

1

[]

[ "<s>", "static", "void", "bpf_output_destructor", "(", "rtx", "symbol", ",", "int", "priority", "ATTRIBUTE_UNUSED", ")", "{", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "symbol", ")", ";", "if", "(", "decl", ")", "sorry_at", "(", "DECL_SOURCE_LOCATION", "(",...

[ "Output", "the", "assembly", "code", "for", "a", "destructor", ".", "Since", "eBPF", "does", "n't", "support", "indirect", "calls", ",", "destructors", "are", "not", "supported", "." ]

[ "bpf", "\"no destructors\"", "\"no destructors\"" ]

bpf

bpf_output_destructor

bpf

Virtual ISA

GCC

15,078

41

1

[]

[ "<s>", "static", "void", "aarch64_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=",...

[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "aarch64", "0", "0", "0", "0" ]

aarch643

aarch64_setup_incoming_varargs

aarch64

CPU

GCC

15,079

293

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly CallIndirect Fixup\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly CallIndirect Fixup\"" ]

WebAssemblyCallIndirectFixup

getPassName

WebAssembly

Virtual ISA

LLVM

15,080

11

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".ent\"", ")", "{", "Parser", ".", "Lex", "(", ")", "...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "Mips", "Mips", "\".ent\"", "\".end\"", "\".frame\"", "\".set\"", "\".fmask\"", "\".mask\"", "\".gpword\"", "\".word\"", "4" ]

MipsAsmParser102

ParseDirective

Mips

CPU

LLVM

15,081

159

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "AArch64Subtarget", "&", "Subtarget", ...

[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64FrameLowering27

canUseAsPrologue

AArch64

CPU

LLVM

15,082

59

1

[]

[ "<s>", "void", "VERegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "VE", "VE", "0", "\"Unexpected\"", "VE", "2" ]

VERegisterInfo2

eliminateFrameIndex

VE

CPU

LLVM

15,083

138

1

[]

[ "<s>", "static", "unsigned", "int", "rs6000_xcoff_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "align", ";", "unsigned", "int", "flags", "=", "default_section_type_flags_1", "(", ...

[ "Section", "attributes", ".", "AIX", "is", "always", "PIC", "." ]

[ "rs6000", "1" ]

rs60003

rs6000_xcoff_section_type_flags

rs6000

CPU

GCC

15,084

88

1

[]

[ "<s>", "bool", "aarch64_process_target_attr", "(", "tree", "args", ")", "{", "if", "(", "TREE_CODE", "(", "args", ")", "==", "TREE_LIST", ")", "{", "do", "{", "tree", "head", "=", "TREE_VALUE", "(", "args", ")", ";", "if", "(", "head", ")", "{", "if"...

[ "Parse", "the", "tree", "in", "ARGS", "that", "contains", "the", "target", "attribute", "information", "and", "update", "the", "global", "target", "options", "space", ".", "PRAGMA_OR_ATTR", "is", "a", "string", "to", "be", "used", "in", "error", "messages", ...

[ "aarch64", "\"attribute %<target%> argument not a string\"", "1", "0", "\"malformed %<target()%> pragma or attribute\"", "\",\"", "0", "\"pragma or attribute %<target(\\\"%s\\\")%> is not valid\"", "\",\"", "1", "\"malformed %<target(\\\"%s\\\")%> pragma or attribute\"" ]

aarch64

aarch64_process_target_attr

aarch64

CPU

GCC

15,085

231

1

[]

[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "RISCVISD", "::", "NODE", ":", "\\", "return", "\"RISCVISD::\"", "#", "NODE", ";", "switch", "(", "(", "RISCVISD", "::", "Nod...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "RISCV", "RISCV", "RISCVISD::NODE", "\"RISCVISD::\"", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER" ]

RISCVISelLowering7

getTargetNodeName

RISCV

CPU

LLVM

15,086

165

1

[]

[ "<s>", "const", "ARCTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]

[ "Getter", "for", "generic", "TargetLowering", "class", "." ]

[ "ARC", "ARC" ]

ARCTargetTransformInfo

getTLI

ARC

MPU

LLVM

15,087

12

1

[]

[ "<s>", "bool", "Thumb2SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "PredicateFtor", "&&", "!", "PredicateFtor", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STI", "=", "&"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM" ]

Thumb2SizeReduction25

runOnMachineFunction

ARM

CPU

LLVM

15,088

150

1

[]

[ "<s>", "size_t", "HexagonAbsoluteStub", "::", "size", "(", ")", "const", "{", "return", "m_Size", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Hexagon", "Hexagon" ]

HexagonAbsoluteStub

size

Hexagon

DSP

LLVM

15,089

12

1

[]

[ "<s>", "void", "rs6000_cost_data", "::", "update_target_cost_per_stmt", "(", "vect_cost_for_stmt", "kind", ",", "stmt_vec_info", "stmt_info", ",", "vect_cost_model_location", "where", ",", "unsigned", "int", "orig_count", ")", "{", "if", "(", "kind", "==", "vec_to_sca...

[ "Helper", "function", "for", "add_stmt_cost", ".", "Check", "each", "statement", "cost", "entry", ",", "gather", "information", "and", "update", "the", "target_cost", "fields", "accordingly", "." ]

[ "rs6000", "1", "2", "2", "1" ]

rs6000

update_target_cost_per_stmt

rs6000

CPU

GCC

15,090

185

1

[]

[ "<s>", "BTFTypeFuncProto", "::", "BTFTypeFuncProto", "(", "const", "DISubroutineType", "*", "STy", ",", "uint32_t", "VLen", ",", "const", "std", "::", "unordered_map", "<", "uint32_t", ",", "StringRef", ">", "&", "FuncArgNames", ")", ":", "STy", "(", "STy", ...

[ "The", "Func", "kind", "represents", "both", "subprogram", "and", "pointee", "of", "function", "pointers", "." ]

[ "BPF", "BTF::BTF_KIND_FUNC_PROTO", "24" ]

BTFDebug (2)

BTFTypeFuncProto

BPF

Virtual ISA

LLVM

15,091

54

1

[]

[ "<s>", "static", "void", "expand_block_set_1", "(", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "value_rtx", "=", "convert_to_mode", "(", "Pmode", ",", "value_rtx", ",", "1", ")", ";", "emit_library_call", "(", "byt_memset_lib...

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "at", "address", "DST_REG", "to", "VALUE_RTX", "in", "1-byte", "chunks", "." ]

[ "visium", "1" ]

visium

expand_block_set_1

visium

Virtual ISA

GCC

15,092

63

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "P2" ]

P2AsmParser

getStartLoc

P2

MPU

LLVM

15,093

11

1

[]

[ "<s>", "void", "arc_eh_return_address_location", "(", "rtx", "source", ")", "{", "rtx", "mem", ";", "int", "offset", ";", "struct", "arc_frame_info", "*", "afi", ";", "arc_compute_frame_size", "(", ")", ";", "afi", "=", "&", "cfun", "->", "machine", "->", ...

[ "Return", "rtx", "for", "the", "location", "of", "the", "return", "address", "on", "the", "stack", ",", "suitable", "for", "use", "in", "__builtin_eh_return", ".", "The", "new", "return", "address", "will", "be", "written", "to", "this", "location", "in", ...

[ "arc", "4", "4" ]

arc

arc_eh_return_address_location

arc

MPU

GCC

15,094

97

1

[]

[ "<s>", "int", "m32r_not_same_reg", "(", "rtx", "a", ",", "rtx", "b", ")", "{", "int", "reg_a", "=", "-", "1", ";", "int", "reg_b", "=", "-", "2", ";", "while", "(", "GET_CODE", "(", "a", ")", "==", "SUBREG", ")", "a", "=", "SUBREG_REG", "(", "a...

[ "Returns", "true", "if", "the", "registers", "contained", "in", "the", "two", "rtl", "expressions", "are", "different", "." ]

[ "m32r", "1", "2" ]

m32r3

m32r_not_same_reg

m32r

MPU

GCC

15,095

92

1

[]

[ "<s>", "TargetTransformInfo", "DirectXTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "DirectXTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "DirectX" ]

DirectXTargetMachine

getTargetTransformInfo

DirectX

Virtual ISA

LLVM

15,096

24

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "return", "isZExtFree", "(", "Val", ".", "getValueType", "(", ")", ",", "VT2", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...

[ "R600" ]

AMDGPUISelLowering100

isZExtFree

R600

GPU

LLVM

15,097

26

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how t...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AArch64", "AArch64", "\"Don't know how to custom lower this!\"", "ISD::FADD", "ISD::FSUB", "ISD::FMUL", "ISD::FDIV", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::FP_ROUND", "ISD::FP_EXTEND", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::SHL_PARTS", ...

AArch64ISelLowering109

LowerOperation

AArch64

CPU

LLVM

15,098

447

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::STWFI", "0" ]

XCoreInstrInfo

storeRegToStackSlot

XCore

MPU

LLVM

15,099

161

1

[]