docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "char", "", "ashrsi3_out", "(", "rtx_insn", "", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "", "len", ")", "{", "if", "(", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", ")", "{", "int", "k", ";", "int", "", ...	[ "32bit", "arithmetic", "shift", "right", "(", "(", "signed", "long", ")", "x", ">", ">", "i", ")" ]	[ "avr", "2", "2", "8", "0", "1", "6", "\"mov %A0,%B1\"", "\"mov %B0,%C1\"", "\"mov %C0,%D1\"", "\"clr %D0\"", "\"sbrc %C0,7\"", "\"dec %D0\"", "\"clr %D0\"", "\"sbrc %D1,7\"", "\"dec %D0\"", "\"mov %C0,%D1\"", "\"mov %B0,%C1\"", "\"mov %A0,%B1\"", "16", "0", "1", "2", "4...	avr	ashrsi3_out	avr	MPU	GCC	15,100	333	1	[]
[ "<s>", "SDValue", "XNCMTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "XNCM", "XNCM", "ISD::InputArg", "\"Unsupported calling convention\"" ]	XNCMISelLowering	LowerFormalArguments	XNCM	CPU	LLVM	15,101	84	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]	[ "ARM", "ARM" ]	ARMBaseRegisterInfo	requiresVirtualBaseRegisters	ARM	CPU	LLVM	15,102	16	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "TOKEN", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "Lanai" ]	LanaiAsmParser (2)	isToken	Lanai	CPU	LLVM	15,103	13	1	[]
[ "<s>", "bool", "Cpu0DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Ret", "=", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return", "Ret", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0ISelDAGToDAG	runOnMachineFunction	Cpu0	CPU	LLVM	15,104	24	1	[]
[ "<s>", "BitVector", "R600RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget",...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AMDGPU", "R600", "R600", "R600", "R600", "AMDGPU::ZERO", "AMDGPU::HALF", "AMDGPU::ONE", "AMDGPU::ONE_INT", "AMDGPU::NEG_HALF", "AMDGPU::NEG_ONE", "AMDGPU::PV_X", "AMDGPU::ALU_LITERAL_X", "AMDGPU::ALU_CONST", "AMDGPU::PREDICATE_BIT", "AMDGPU::PRED_SEL_OFF", "AMDGPU::PRED_SEL_ZERO", ...	R600RegisterInfo10	getReservedRegs	AMDGPU	GPU	LLVM	15,105	229	1	[]
[ "<s>", "std", "::", "vector", "<", "std", "::", "pair", "<", "uint64_t", ",", "uint64_t", ">>", "findPltEntries", "(", "uint64_t", "PltSectionVA", ",", "ArrayRef", "<", "uint8_t", ">", "PltContents", ",", "uint64_t", "GotPltSectionVA", ",", "const", "Triple", ...	[ "Returns", "(", "PLT", "virtual", "address", ",", "GOT", "virtual", "address", ")", "pairs", "for", "PLT", "entries", "." ]	[ "AArch64", "0", "7", "4", "support::endian", "0x9f000000", "0x90000000", "12", "12", "29", "3", "12", "5", "0x3ffff", "14", "support::endian", "4", "22", "0x3e5", "10", "0xfff", "3", "4" ]	AArch64MCTargetDesc27	findPltEntries	AArch64	CPU	LLVM	15,106	218	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "16" ]	X86InstrInfo101	loadRegFromStackSlot	X86	CPU	LLVM	15,107	118	1	[]
[ "<s>", "void", "JVMPassConfig", "::", "addMachinePasses", "(", ")", "{", "addPass", "(", "&", "PHIEliminationID", ",", "false", ")", ";", "addPass", "(", "createJVMPreAllocationFixups", "(", ")", ")", ";", "addPass", "(", "createJVMCopyElision", "(", ")", ")",...	[ "Add", "the", "complete", ",", "standard", "set", "of", "LLVM", "CodeGen", "passes", "." ]	[ "JVM", "JVM", "JVM", "JVM" ]	JVMTargetMachine	addMachinePasses	JVM	Virtual ISA	LLVM	15,108	34	1	[]
[ "<s>", "static", "rtx", "loongarch_got_load_tls_le", "(", "rtx", "dest", ",", "rtx", "sym", ")", "{", "return", "gen_got_load_tls_le", "(", "Pmode", ",", "dest", ",", "sym", ")", ";", "}", "</s>" ]	[ "Add", "in", "the", "thread", "pointer", "for", "a", "TLS", "LE", "access", "." ]	[ "loongarch" ]	loongarch	loongarch_got_load_tls_le	loongarch	CPU	GCC	15,109	22	1	[]
[ "<s>", "bool", "fp_one_operand", "(", "rtx", "op", ")", "{", "if", "(", "GET_MODE", "(", "op", ")", "!=", "SFmode", ")", "return", "false", ";", "return", "real_equal", "(", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "&", "dconst1", ")", ";", "}",...	[ "Nonzero", "if", "OP", "is", "a", "floating", "point", "value", "with", "value", "1.0", "." ]	[ "sh" ]	sh	fp_one_operand	sh	CPU	GCC	15,110	32	1	[]
[ "<s>", "static", "int", "arc_save_callee_milli", "(", "unsigned", "int", "gmask", ",", "bool", "save_blink", ",", "bool", "save_fp", ",", "HOST_WIDE_INT", "offset", ",", "HOST_WIDE_INT", "reg_size", ")", "{", "int", "start_reg", "=", "13", ";", "int", "end_reg...	[ "Millicode", "thunks", "implementation", ":", "Generates", "calls", "to", "millicodes", "for", "registers", "starting", "from", "r13", "to", "r25", "Present", "Limitations", ":", "-", "Only", "one", "range", "supported", ".", "The", "remaining", "regs", "will", ...	[ "arc", "13", "25", "0", "1L", "1", "1", "14", "0", "0", "1", "0", "0", "0", "0", "0", "0", "1", "1L", "0", "0", "31", "1L", "0", "0" ]	arc8	arc_save_callee_milli	arc	MPU	GCC	15,111	497	1	[]
[ "<s>", "StringRef", "AMDGPUDAGToDAGISel", "::", "getPassName", "(", ")", "const", "{", "return", "\"AMDGPU DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "AMDGPU", "\"AMDGPU DAG->DAG Pattern Instruction Selection\"" ]	AMDGPUISelDAGToDAG	getPassName	AMDGPU	GPU	LLVM	15,112	12	1	[]
[ "<s>", "const", "char", "", "avr_out_tstpsi", "(", "rtx_insn", "", "insn", ",", "rtx", "", "op", ",", "int", "", "plen", ")", "{", "if", "(", "compare_sign_p", "(", "insn", ")", ")", "{", "avr_asm_len", "(", "\"tst %C0\"", ",", "op", ",", "plen",...	[ "Output", "test", "instruction", "for", "PSImode", "." ]	[ "avr", "\"tst %C0\"", "1", "0", "\"or %A0,%B0\"", "\"or %A0,%C0\"", "2", "\"\"" ]	avr	avr_out_tstpsi	avr	MPU	GCC	15,113	89	1	[]
[ "<s>", "void", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "LoongArch" ]	LoongArchAsmBackend	relaxInstruction	LoongArch	CPU	LLVM	15,114	16	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "Register", "DstReg", ",", "Register", "TrueReg", ",", "Register", "FalseReg", ",", "int", "&", ...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "AArch64", "AArch64", "1", "AArch64::GPR64allRegClass", "AArch64::GPR32allRegClass", "1", "1", "0", "0", "AArch64::FPR64RegClass", "AArch64::FPR32RegClass", "5", "2" ]	AArch64InstrInfo105	canInsertSelect	AArch64	CPU	LLVM	15,115	222	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "Mips" ]	MipsTargetMachine (2)1	getObjFileLowering	Mips	CPU	LLVM	15,116	16	1	[]
[ "<s>", "const", "MCPhysReg", "", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"MachineFunction required\"", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "X86", "X86", "\"MachineFunction required\"", "X86", "X86", "\"no_caller_saved_registers\"", "X86", "X86", "X86", "X86", "X86" ]	X86RegisterInfo29	getCalleeSavedRegs	X86	CPU	LLVM	15,117	497	1	[]
[ "<s>", "static", "void", "riscv_block_move_loop", "(", "rtx", "dest", ",", "rtx", "src", ",", "unsigned", "HOST_WIDE_INT", "length", ",", "unsigned", "HOST_WIDE_INT", "bytes_per_iter", ")", "{", "rtx", "label", ",", "src_reg", ",", "dest_reg", ",", "final_src", ...	[ "Move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", "using", "a", "loop", "that", "moves", "BYTES_PER_ITER", "bytes", "at", "a", "time", ".", "LENGTH", "must", "be", "at", "least", "BYTES_PER_ITER", ".", "Assume", "that", "the", "memory", "regions", "d...	[ "riscv", "0", "0" ]	riscv	riscv_block_move_loop	riscv	CPU	GCC	15,118	189	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "&", "isTailCall", ",", "const", "SmallVectorImpl", "<", "ISD", "::",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "PPC", "PPC" ]	PPCISelLowering113	LowerCall	PowerPC	CPU	LLVM	15,119	154	1	[]
[ "<s>", "const", "NyuziSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Nyuzi", "Nyuzi" ]	NyuziTargetMachine	getSubtargetImpl	Nyuzi	GPU	LLVM	15,120	17	1	[]
[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]	[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...	[ "VE" ]	VEMCExpr	findAssociatedFragment	VE	CPU	LLVM	15,121	18	1	[]
[ "<s>", "unsigned", "internalKnownBits", "(", ")", "const", "{", "unsigned", "Bits", "=", "Unalign", "?", "Unalign", ":", "KnownBits", ";", "if", "(", "Size", "&", "(", "(", "1u", "<<", "Bits", ")", "-", "1", ")", ")", "Bits", "=", "countTrailingZeros",...	[ "Compute", "the", "number", "of", "known", "offset", "bits", "internally", "to", "this", "block", "." ]	[ "AArch64", "1u", "1" ]	AArch64BranchFixupPass1	internalKnownBits	AArch64	CPU	LLVM	15,122	40	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "("...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "X86", "X86", "X86", "8", "4", "X86", "X86", "X86", "X86", "X86::PUSH64r", "X86::PUSH32r", "0", "1" ]	X86InstrInfo43	spillCalleeSavedRegisters	X86	CPU	LLVM	15,123	207	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", "...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::Trap", "SystemZ::CondTrap", "SystemZ::CC", "SystemZ::Return", "SystemZ::Return_XPLINK", "SystemZ::Return", "SystemZ::CondReturn", "SystemZ::CondReturn_XPLINK", "SystemZ::CC",...	SystemZInstrInfo32	PredicateInstruction	SystemZ	CPU	LLVM	15,124	444	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "dl", ...	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "XCore", "XCore", "1", "XCore::MKMSK_rus", "XCore::LDC_ru6", "XCore::LDC_lru6", "4", "XCore::LDWCP_lru6" ]	XCoreInstrInfo (2)	loadImmediate	XCore	MPU	LLVM	15,125	236	1	[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::AV_64RegClassID", "AMDGPU::AV_32RegClassID", "1", "AMDGPU::getAtomicNoRetOp", "1", "0", "0", "1", "0", "AMDGPU::EXTRACT_SUBREG", "0", "0",...	SIISelLowering106	AdjustInstrPostInstrSelection	AMDGPU	GPU	LLVM	15,126	483	1	[]
[ "<s>", "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isVI", "\"Can disassemble only VI ISA.\"", "8", "0", "8", "0", "4", "AMDGPU", "4", "32", "AMDGPU", "0" ]	AMDGPUDisassembler12	getInstruction	AMDGPU	GPU	LLVM	15,127	317	1	[]
[ "<s>", "void", "Cpu0InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O"...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0InstPrinter	printInst	Cpu0	CPU	LLVM	15,128	48	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createFISCELFObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "FISC", "FISC" ]	FISCAsmBackend	createObjectWriter	FISC	CPU	LLVM	15,129	20	1	[]
[ "<s>", "static", "int", "getRegClass", "(", "RegisterKind", "Is", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "Is", "==", "IS_VGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "retu...	[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]	[ "AMDGPU", "1", "1", "AMDGPU::VGPR_32RegClassID", "2", "AMDGPU::VReg_64RegClassID", "3", "AMDGPU::VReg_96RegClassID", "4", "AMDGPU::VReg_128RegClassID", "5", "AMDGPU::VReg_160RegClassID", "8", "AMDGPU::VReg_256RegClassID", "16", "AMDGPU::VReg_512RegClassID", "32", "AMDGPU::VReg_1024...	AMDGPUAsmParser13	getRegClass	AMDGPU	GPU	LLVM	15,130	283	1	[]
[ "<s>", "bool", "addRegAssignAndRewriteFast", "(", ")", "override", "{", "llvm_unreachable", "(", "\"should not be used\"", ")", ";", "}", "</s>" ]	[ "Add", "core", "register", "allocator", "passes", "which", "do", "the", "actual", "register", "assignment", "and", "rewriting", "." ]	[ "NVPTX", "\"should not be used\"" ]	NVPTXTargetMachine (2)1	addRegAssignAndRewriteFast	NVPTX	GPU	LLVM	15,131	12	1	[]
[ "<s>", "bool", "constant_address_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "LABEL_REF", ":", "case", "CONST_INT", ":", "case", "HIGH", ":", "return", "true", ";", "case", "CONST", ":", "if", "(", "flag...	[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", "address", "." ]	[ "sparc" ]	sparc	constant_address_p	sparc	CPU	GCC	15,132	71	1	[]
[ "<s>", "static", "rtx_insn", "*", "m68k_emit_movem", "(", "rtx", "base", ",", "HOST_WIDE_INT", "offset", ",", "unsigned", "int", "count", ",", "unsigned", "int", "regno", ",", "unsigned", "int", "mask", ",", "bool", "store_p", ",", "bool", "adjust_stack_p", ...	[ "Emit", "RTL", "for", "a", "MOVEM", "or", "FMOVEM", "instruction", ".", "BASE", "+", "OFFSET", "represents", "the", "lowest", "memory", "address", ".", "COUNT", "is", "the", "number", "of", "registers", "to", "be", "moved", ",", "with", "register", "REGNO"...	[ "m68k", "2", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "0" ]	m68k4	m68k_emit_movem	m68k	MPU	GCC	15,133	237	1	[]
[ "<s>", "static", "bool", "cris_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "xconst", ")", "{", "switch", "(", "GET_CODE", "(", "xconst", ")", ")", "{", "rtx", "x", ";", "case", "UNSPEC", ":", "x", "=", "XVECEXP", "(", "xconst", ",",...	[ "Worker", "function", "for", "OUTPUT_ADDR_CONST_EXTRA", "." ]	[ "cris", "0", "0", "1", "\":PLT\"", "\":PLTG\"", "\":GOTOFF\"", "1", "\":GOT16\"", "\":GOT\"", "1", "\"16\"" ]	cris	cris_output_addr_const_extra	cris	MPU	GCC	15,134	213	1	[]
[ "<s>", "void", "print", "(", ")", "{", "if", "(", "numSymbols", "==", "0", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "size", ";", "i", "++", ")", "{", "if", "(", "i", ")", "O", "<<", "\", \"", ";", "O", "<<", "(", "u...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "NVPTX", "0", "0", "\", \"", "0", "0", "4", "8", "0", "\", \"", "0", "\"generic(\"", "\")\"", "nvptx::LowerConstant", "\"symbol type unknown\"", "1", "4" ]	NVPTXAsmPrinter44	print	NVPTX	GPU	LLVM	15,135	341	1	[]
[ "<s>", "bool", "PPCExpandAtomicPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "TII", "=", "static_cast", "<", "const", "PPCInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCExpandAtomicPseudoInsts	runOnMachineFunction	PowerPC	CPU	LLVM	15,136	157	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0"...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "NVPTX", "NVPTX", "0", "1", "0", "0" ]	NVPTXAsmPrinter15	PrintAsmOperand	NVPTX	GPU	LLVM	15,137	89	1	[]
[ "<s>", "bool", "ARM64InstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode",...	[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]	[ "ARM64", "ARM64", "ARM64::SBFMXri", "ARM64::UBFMXri", "2", "0", "3", "31", "1", "0", "ARM64::sub_32" ]	ARM64InstrInfo	isCoalescableExtInstr	ARM64	CPU	LLVM	15,138	116	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",",...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "M68k", "1", "\"Invalid fixup offset!\"", "8", "1", "\"Value does not fit in the Fixup field\"", "0", "1", "8" ]	M68kAsmBackend	applyFixup	M68k	MPU	LLVM	15,139	130	1	[]
[ "<s>", "rtx", "function_expander", "::", "use_widen_ternop_insn", "(", "insn_code", "icode", ")", "{", "int", "arg_offset", "=", "0", ";", "if", "(", "use_real_mask_p", "(", "pred", ")", ")", "add_input_operand", "(", "arg_offset", "++", ")", ";", "else", "a...	[ "Implement", "the", "call", "using", "instruction", "ICODE", ",", "with", "a", "1:1", "mapping", "between", "arguments", "and", "input", "operands", "." ]	[ "riscv", "0" ]	riscv-vector-builtins	use_widen_ternop_insn	riscv	CPU	GCC	15,140	96	1	[]
[ "<s>", "MachineBasicBlock", "", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "RISCV", "RISCV", "\"Unexpected instr type to insert\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_FPR32_Using_CC_GPR", "RISCV::Select_FPR64_Using_CC_GPR", "RISCV::BuildPairF64Pseudo", "RISCV::SplitF64Pseudo" ]	RISCVISelLowering36	EmitInstrWithCustomInserter	RISCV	CPU	LLVM	15,141	83	1	[]
[ "<s>", "static", "int", "rs6000_emit_p9_fp_minmax", "(", "rtx", "dest", ",", "rtx", "op", ",", "rtx", "true_cond", ",", "rtx", "false_cond", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "rtx", "op0", "=", "XEXP", "(", "op...	[ "ISA", "3.0", "(", "power9", ")", "minmax", "subcase", "to", "emit", "a", "XSMAXCDP", "or", "XSMINCDP", "instruction", "for", "SF/DF", "scalars", ".", "Move", "TRUE_COND", "to", "DEST", "if", "OP", "of", "the", "operands", "of", "the", "last", "comparison"...	[ "rs6000", "0", "1", "0", "0", "0", "1" ]	rs6000	rs6000_emit_p9_fp_minmax	rs6000	CPU	GCC	15,142	183	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI annotate control flow\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI annotate control flow\"" ]	SIAnnotateControlFlow11	getPassName	AMDGPU	GPU	LLVM	15,143	11	1	[]
[ "<s>", "FastISel", "", "ARM", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "", "libInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";...	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "ARM", "ARM::createFastISel", "ARM", "ARM", "ARM" ]	ARMFastISel17	createFastISel	ARM	CPU	LLVM	15,144	127	1	[]
[ "<s>", "rtx", "spu_gen_exp2", "(", "machine_mode", "mode", ",", "rtx", "scale", ")", "{", "gcc_assert", "(", "mode", "==", "V4SFmode", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "scale", ")", "==", "SImode", "\|\|", "GET_CODE", "(", "scale", ")", "==", ...	[ "Generate", "a", "constant", "or", "register", "which", "contains", "2^SCALE", ".", "We", "assume", "the", "result", "is", "valid", "for", "MODE", ".", "Currently", ",", "MODE", "must", "be", "V4SFmode", "and", "SCALE", "must", "be", "SImode", "." ]	[ "spu", "127", "23", "0", "127", "16", "0", "4", "8", "12", "1", "1", "5", "9", "13", "7", "2", "6", "10", "14", "0", "3", "7", "11", "15", "0" ]	spu	spu_gen_exp2	spu	MPU	GCC	15,145	245	1	[]
[ "<s>", "SDValue", "AVRTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AVR", "AVR", "ISD::OutputArg", "16", "1", "4", "1", "0", "\"Can only return in registers!\"", "1", "AVR", "AVR", "AVRISD::RETI_FLAG", "AVRISD::RET_FLAG", "0", "MVT::Other" ]	AVRISelLowering22	LowerReturn	AVR	MPU	LLVM	15,146	338	1	[]
[ "<s>", "SDNode", "", "SITargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", ...	[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::INSERT_SUBREG", "AMDGPU::REG_SEQUENCE", "AMDGPU::V_DIV_SCALE_F32", "AMDGPU::V_DIV_SCALE_F64", "0", "1", "2", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "4", "3", "1" ]	SIISelLowering139	PostISelFolding	AMDGPU	GPU	LLVM	15,147	455	1	[]
[ "<s>", "SDValue", "VECustomDAG", "::", "getUnpack", "(", "EVT", "DestVT", ",", "SDValue", "Vec", ",", "PackElem", "Part", ",", "SDValue", "AVL", ")", "const", "{", "assert", "(", "getAnnotatedNodeAVL", "(", "AVL", ")", ".", "second", "&&", "\"Expected a pack...	[ "}", "Legalizing", "getNode" ]	[ "VE", "VECustomDAG::getUnpack", "\"Expected a pack-legalized AVL\"", "VEISD::VEC_UNPACK_LO", "VEISD::VEC_UNPACK_HI" ]	VECustomDAG1	getUnpack	VE	CPU	LLVM	15,148	67	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::InputArg", "PPC" ]	PPCISelLowering (2)7	LowerFormalArguments	PowerPC	CPU	LLVM	15,149	121	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine50	addIRPasses	WebAssembly	Virtual ISA	LLVM	15,150	75	1	[]
[ "<s>", "bool", "PTXTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "formatted_raw_ostream", "&", "Out", ",", "CodeGenFileType", "FileType", ",", "bool", "DisableVerify", ")", "{", "MCContext", "*", "Context", "=", "0", ";", "...	[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]	[ "PTX", "PTX", "0", "0", "\"Failed to get MCContext\"", "0", "0", "\"Object file emission is not supported with PTX\"", "0" ]	PTXTargetMachine5	addPassesToEmitFile	PTX	GPU	LLVM	15,151	259	1	[]
[ "<s>", "SDValue", "JVMTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "JVM", "JVM", "ISD::InputArg", "\"JVM doesn't support non-C calling conventions\"", "JVM", "JVM", "JVM::ARGUMENTS", "ISD::InputArg", "\"JVM hasn't implemented inalloca arguments\"", "\"JVM hasn't implemented nest arguments\"", "\"JVM hasn't implemented cons regs arguments\"", "\"JVM hasn't imp...	JVMISelLowering	LowerFormalArguments	JVM	Virtual ISA	LLVM	15,152	324	1	[]
[ "<s>", "void", "XtensaInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Xtensa", "Xtensa", "\"XtensaInstrInfo::copyPhysReg not yet implemented\"" ]	XtensaInstrInfo1	copyPhysReg	Xtensa	MPU	LLVM	15,153	41	1	[]
[ "<s>", "static", "bool", "nios2_symbol_binds_local_p", "(", "const_rtx", "x", ")", "{", "return", "(", "SYMBOL_REF_DECL", "(", "x", ")", "?", "targetm", ".", "binds_local_p", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", ":", "SYMBOL_REF_LOCAL_P", "(", "x", ")...	[ "Return", "true", "if", "SYMBOL_REF", "X", "binds", "locally", "." ]	[ "nios2" ]	nios2	nios2_symbol_binds_local_p	nios2	MPU	GCC	15,154	32	1	[]
[ "<s>", "static", "void", "mips_sim_wait_regs_1", "(", "rtx", "", "x", ",", "void", "", "data", ")", "{", "subrtx_var_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_VAR", "(", "iter", ",", "array", ",", "*", "x", ",", "NONCONST", ")", "if",...	[ "Call", "mips_sim_wait_regs_2", "(", "R", ",", "DATA", ")", "for", "each", "register", "R", "mentioned", "in", "*", "X", "." ]	[ "mips" ]	mips	mips_sim_wait_regs_1	mips	CPU	GCC	15,155	53	1	[]
[ "<s>", "static", "bool", "rs6000_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "=...	[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]	[ "rs6000", "0", "0", "0", "0", "0", "0" ]	rs60001	rs6000_cannot_force_const_mem	rs6000	CPU	GCC	15,156	89	1	[]
[ "<s>", "static", "void", "expand_block_move_1", "(", "rtx", "dst_reg", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "emit_library_call", "(", "byt_memcpy_libfunc", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "dst_reg", ",", "Pmode", ",", "src_reg", "...	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "move", "BYTES_RTX", "bytes", "from", "address", "SRC_REG", "to", "address", "DST_REG", "in", "1-byte", "chunks", "." ]	[ "visium" ]	visium	expand_block_move_1	visium	Virtual ISA	GCC	15,157	52	1	[]
[ "<s>", "void", "rs6000_xcoff_declare_function_name", "(", "FILE", "", "file", ",", "const", "char", "", "name", ",", "tree", "decl", ")", "{", "char", "", "buffer", "=", "(", "char", "", ")", "alloca", "(", "strlen", "(", "name", ")", "+", "1", "...	[ "This", "macro", "produces", "the", "initial", "definition", "of", "a", "function", "name", ".", "On", "the", "RS/6000", ",", "we", "need", "to", "place", "an", "extra", "'", ".", "'", "in", "the", "function", "name", "and", "output", "the", "function", ...	[ "rs6000", "1", "0", "1", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.globl .\"", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.lglobl .\"", "\"\\t.csect \"", "\"[DS]\\n\"", "\"[DS],3\\n\"", "\":\\n\"", "\"\\t.long .\"", ...	rs60004	rs6000_xcoff_declare_function_name	rs6000	CPU	GCC	15,158	378	1	[]
[ "<s>", "Register", "SparcTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "Re...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "Sparc", "Sparc", "\"i0\"", "SP::I0", "\"i1\"", "SP::I1", "\"i2\"", "SP::I2", "\"i3\"", "SP::I3", "\"i4\"", "SP::I4", "\"i5\"", "SP::I5", "\"i6\"", "SP::I6", "\"i7\"", "SP::I7", "\"o0\"", "SP::O0", "\"o1\"", "SP::O1", "\"o2\"", "SP::O2", "\"o3\"", "SP::O3", "\"o4\...	SparcISelLowering (2)2	getRegisterByName	Sparc	CPU	LLVM	15,159	337	1	[]
[ "<s>", "bool", "loongarch_symbolic_constant_p", "(", "rtx", "x", ",", "enum", "loongarch_symbol_type", "*", "symbol_type", ")", "{", "rtx", "offset", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "if", "(", "UNSPEC_ADDRESS_P", ...	[ "Return", "true", "if", "X", "is", "a", "symbolic", "constant", ".", "If", "it", "is", ",", "store", "the", "type", "of", "the", "symbol", "in", "*", "SYMBOL_TYPE", "." ]	[ "loongarch", "32" ]	loongarch1	loongarch_symbolic_constant_p	loongarch	CPU	GCC	15,160	151	1	[]
[ "<s>", "static", "bool", "ix86_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "regclass", ")", "{", "if", "(", "from", "==", "to", ")", "return", "true", ";", "if", "(", "MAYBE_FLOAT_CLASS_P", "(", "regclass...	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]	[ "i386", "2", "4" ]	i386	ix86_can_change_mode_class	i386	CPU	GCC	15,161	77	1	[]
[ "<s>", "int", "R600FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "AMDGPU", "R600", "R600", "R600", "2", "4", "1", "4", "1", "4" ]	R600FrameLowering2	getFrameIndexReference	AMDGPU	GPU	LLVM	15,162	176	1	[]
[ "<s>", "void", "i386_pe_file_end", "(", "void", ")", "{", "struct", "extern_list", "*", "p", ";", "for", "(", "p", "=", "extern_head", ";", "p", "!=", "NULL", ";", "p", "=", "p", "->", "next", ")", "{", "tree", "decl", ";", "decl", "=", "p", "->"...	[ "This", "is", "called", "at", "the", "end", "of", "assembly", ".", "For", "each", "external", "function", "which", "has", "not", "been", "defined", ",", "we", "output", "a", "declaration", "now", ".", "We", "also", "output", "the", ".drectve", "section", ...	[ "i386", "\"__real_\"", "1", "\"\\t.ascii \\\" -export:\\\\\\\"%s\\\\\\\"%s\\\"\\n\"", "\",data\"", "\"\"", "0", "0", "\"refptr.\"", "7", "\"\\t.section\\t.rdata$%s, \\\"dr\\\"\\n\"", "\"\\t.globl\\t%s\\n\"", "\"\\t.linkonce\\tdiscard\\n\"", "\"%s:\\n\\t.quad\\t%s\\n\"" ]	winnt	i386_pe_file_end	i386	CPU	GCC	15,163	281	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "false", ";", "int64_t", "FullOffset", "=", "Off...	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "AMDGPU", "SI", "12" ]	SIRegisterInfo10	needsFrameBaseReg	AMDGPU	GPU	LLVM	15,164	47	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", "...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "4", "128", "\"generic\"", "\"+64bit,+sse2,\"", "\"+64bit,+sse2\"", "\"generic\"", "X86", "X86::Feature64Bit", "X86::FeatureCMOV", "X86", "X86", "X86::FeatureSSE1", "X86::FeatureSSE2", "X86", "X86::Mode64Bit", "\"S...	X86Subtarget39	X86Subtarget	X86	CPU	LLVM	15,165	486	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be reloaded into\"", "AMDGPU::EXEC_LO", "AMDGPU::EXEC_HI", "AMDGPU::EXEC", "\"exec should not be spilled\"", "4", "AMDGPU::SReg_32_XM0_XEXECRegClass", "0" ]	SIInstrInfo11	loadRegFromStackSlot	AMDGPU	GPU	LLVM	15,166	360	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "KindToken", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "SystemZ" ]	SystemZAsmParser (2)	isToken	SystemZ	CPU	LLVM	15,167	13	1	[]
[ "<s>", "void", "FISCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{",...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "FISC", "FISC", "FISC::MOVrr" ]	FISCInstrInfo	copyPhysReg	FISC	CPU	LLVM	15,168	61	1	[]
[ "<s>", "static", "void", "arm_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "if", "(", "optimize", ">", "0", "&&", "TREE_CONSTANT", "(", "decl", ")", ")", "SYMBOL_REF_FLAG", "(", "XEXP", "(", "rtl", ",", "...	[ "Symbols", "in", "the", "text", "segment", "can", "be", "accessed", "without", "indirecting", "via", "the", "constant", "pool", ";", "it", "may", "take", "an", "extra", "binary", "operation", ",", "but", "this", "is", "still", "faster", "than", "indirecting"...	[ "arm", "0", "0", "1" ]	arm	arm_encode_section_info	arm	CPU	GCC	15,169	47	1	[]
[ "<s>", "uint32_t", "AMDGPUTargetLowering", "::", "getImplicitParameterOffset", "(", "const", "AMDGPUMachineFunction", "*", "MFI", ",", "const", "ImplicitParameter", "Param", ")", "const", "{", "uint64_t", "ArgOffset", "=", "MFI", "->", "getABIArgOffset", "(", ")", "...	[ "Helper", "function", "that", "returns", "the", "byte", "offset", "of", "the", "given", "type", "of", "implicit", "parameter", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "4", "\"unexpected implicit parameter type\"" ]	AMDGPUISelLowering102	getImplicitParameterOffset	AMDGPU	GPU	LLVM	15,170	51	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_vpshufb2_vpermq", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "rtx", "rperm", "[", "2", "]", "[", "32", "]", ",", "vperm", ",", "l", ",", "h", ",", "hp", ",", "op", ",", "m128", ";", "unsigned", "...	[ "Implement", "arbitrary", "permutation", "of", "one", "V32QImode", "and", "V16QImode", "operand", "with", "two", "vpshufb", "insns", ",", "vpermq", "and", "vpor", ".", "We", "should", "have", "already", "failed", "all", "two", "or", "three", "instruction", "se...	[ "i386", "2", "32", "128", "0", "2", "1", "2", "0", "16", "32", "1", "3", "32", "0" ]	i3864	expand_vec_perm_vpshufb2_vpermq	i386	CPU	GCC	15,171	440	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin...	[ "Returns", "a", "lowest", "register", "that", "is", "not", "used", "at", "any", "point", "in", "the", "function", "." ]	[ "AMDGPU", "SI", "AMDGPU::NoRegister" ]	SIRegisterInfo83	findUnusedRegister	AMDGPU	GPU	LLVM	15,172	68	1	[]
[ "<s>", "const", "uint16_t", "", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "ARM", "ARM" ]	ARMBaseRegisterInfo6	getCalleeSavedRegs	ARM	CPU	LLVM	15,173	83	1	[]
[ "<s>", "static", "rtx", "m68k_wrap_symbol_into_got_ref", "(", "rtx", "x", ",", "enum", "m68k_reloc", "reloc", ",", "rtx", "temp_reg", ")", "{", "x", "=", "m68k_wrap_symbol", "(", "x", ",", "reloc", ",", "m68k_get_gp", "(", ")", ",", "temp_reg", ")", ";", ...	[ "Does", "the", "same", "as", "m68k_wrap_symbol", ",", "but", "returns", "a", "memory", "reference", "to", "GOT", "slot", "." ]	[ "m68k", "1" ]	m68k	m68k_wrap_symbol_into_got_ref	m68k	MPU	GCC	15,174	50	1	[]
[ "<s>", "void", "ix86_function_specific_restore", "(", "struct", "gcc_options", "", "opts", ",", "struct", "gcc_options", "", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "enum", "processor_type", "old_tune", "=", "ix86_tune", ";", "enum", "processor_...	[ "Restore", "the", "current", "options" ]	[ "i386", "0" ]	i386-options	ix86_function_specific_restore	i386	CPU	GCC	15,175	341	1	[]
[ "<s>", "SDValue", "AAPTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerG...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AAP", "AAP", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::BlockAddress", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::VASTART", "ISD::RETURNADDR", "\"unimplemented operand\"" ]	AAPISelLowering	LowerOperation	AAP	MPU	LLVM	15,176	121	1	[]
[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "ARM", "ARM" ]	ARMBaseRegisterInfo21	getCallPreservedMask	ARM	CPU	LLVM	15,177	34	1	[]
[ "<s>", "void", "emit_fusion_addis", "(", "rtx", "target", ",", "rtx", "addis_value", ",", "const", "char", "", "comment", ",", "const", "char", "", "mode_name", ")", "{", "rtx", "fuse_ops", "[", "10", "]", ";", "char", "insn_template", "[", "80", "]", ...	[ "Emit", "the", "addis", "instruction", "that", "will", "be", "part", "of", "a", "fused", "instruction", "sequence", "." ]	[ "rs6000", "10", "80", "0", "1", "\"lis %0,%v1\"", "0", "1", "1", "2", "\"addis %0,%1,%v2\"", "0", "1", "1", "0", "0", "2", "0", "1", "\"addis %0,%2,%1@toc@ha\"", "\"addis %0,%1@u(%2)\"", "0", "1", "1", "1", "0", "0", "2", "0", "1", "3", "\"addis %0,%2,%1...	rs60005	emit_fusion_addis	rs6000	CPU	GCC	15,178	440	1	[]
[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW BB#\"", "<<", "BB", "->", "getNumber", "(", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")", "...	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "Hexagon", "\"******** MI Converging Scheduling VLIW BB#\"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\" VLIWMachineScheduler::schedule picking next node\\n\"", "\"None...	HexagonMachineScheduler (2)2	schedule	Hexagon	DSP	LLVM	15,179	346	1	[]
[ "<s>", "static", "void", "mips_prepare_pch_save", "(", "void", ")", "{", "mips_set_compression_mode", "(", "0", ")", ";", "mips16_globals", "=", "0", ";", "}", "</s>" ]	[ "Implement", "TARGET_PREPARE_PCH_SAVE", "." ]	[ "mips", "0", "0" ]	mips4	mips_prepare_pch_save	mips	CPU	GCC	15,180	17	1	[]
[ "<s>", "void", "MetadataStreamer", "::", "begin", "(", "const", "Module", "&", "Mod", ")", "{", "emitVersion", "(", ")", ";", "emitPrintf", "(", "Mod", ")", ";", "}", "</s>" ]	[ "Recipe", "iterator", "methods", "." ]	[ "AMDGPU" ]	AMDGPUHSAMetadataStreamer2	begin	AMDGPU	GPU	LLVM	15,181	21	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine5	addPreEmitPass	Hexagon	DSP	LLVM	15,182	87	1	[]
[ "<s>", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Mips", "Mips", "0", "Mips::RA", "Mips::RA_64", "Mips::LO0", "Mips::LO0_64", "Mips::HI0", "Mips::HI0_64", "\"interrupt\"", "0", "Mips::HI0", "Mips::MFHI", "Mips::MFLO", "Mips::K0", "Mips::HI0", "Mips::MFHI64", "Mips::MFLO64", "Mips::K0_64", "Mips::K0" ]	MipsSEFrameLowering1	spillCalleeSavedRegisters	Mips	CPU	LLVM	15,183	352	1	[]
[ "<s>", "static", "bool", "rs6000_debug_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "reg_ok_strict", ")", "{", "bool", "ret", "=", "rs6000_legitimate_address_p", "(", "mode", ",", "x", ",", "reg_ok_strict", ")", ";", "fprintf...	[ "Debug", "version", "of", "rs6000_legitimate_address_p", "." ]	[ "powerpcspe", "\"\\nrs6000_legitimate_address_p: return = %s, mode = %s, \"", "\"strict = %d, reload = %s, code = %s\\n\"", "\"true\"", "\"false\"", "\"after\"", "\"progress\"", "\"before\"" ]	powerpcspe	rs6000_debug_legitimate_address_p	powerpcspe	CPU	GCC	15,184	78	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "AttributeMask", "AttrMask", ";", "for", "(", "Attribute", "::", "AttrKind", "I", "=", "Attribute", "::", "None", ";", "I", "!=", "Attribute", "::", "EndAttrKinds", ";", "I", "=...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "DirectX", "1", "DXIL", "0", "0", "0.0" ]	DXILPrepare	runOnModule	DirectX	Virtual ISA	LLVM	15,185	219	1	[]
[ "<s>", "SDValue", "LanaiTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "Lanai", "Lanai", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]	LanaiISelLowering1	LowerCall	Lanai	CPU	LLVM	15,186	165	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "return",...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "RISCV", "RISCV", "0", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "RISCV::PseudoLLA", "8", "RISCV", "0" ]	RISCVInstrInfo36	getInstSizeInBytes	RISCV	CPU	LLVM	15,187	152	1	[]
[ "<s>", "static", "void", "nvptx_print_address_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "machine_mode", ")", "{", "rtx", "off", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")"...	[ "Subroutine", "of", "nvptx_print_operand", ";", "used", "to", "print", "a", "memory", "reference", "X", "to", "FILE", "." ]	[ "nvptx", "0", "1", "0", "\"+\"", "0" ]	nvptx2	nvptx_print_address_operand	nvptx	GPU	GCC	15,188	119	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM" ]	ARMInstrInfo11	getAnalysisUsage	ARM	CPU	LLVM	15,189	24	1	[]
[ "<s>", "rtx", "nds32_legitimize_pic_address", "(", "rtx", "x", ")", "{", "rtx", "addr", "=", "x", ";", "rtx", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "pat", ";", "int", "relax_group_id", "=", "nds32_alloc_relax_group_id", "(", ")", ";", ...	[ "Expand", "PIC", "code", "for", "@", "GOTOFF", "and", "@", "GOT", ".", "Example", "for", "@", "GOTOFF", ":", "la", "$", "r0", ",", "symbol", "@", "GOTOFF", "-", ">", "sethi", "$", "ta", ",", "hi20", "(", "symbol", "@", "GOTOFF", ")", "ori", "$", ...	[ "nds32", "1", "1", "0", "0", "1", "1", "1" ]	nds32-md-auxiliary	nds32_legitimize_pic_address	nds32	CPU	GCC	15,190	483	1	[]
[ "<s>", "static", "rtx", "spu_addr_space_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ",", "addr_space_t", "as", ")", "{", "if", "(", "as", "!=", "ADDR_SPACE_GENERIC", ")", "return", "x", ";", "return", "spu_legitimize_...	[ "Like", "spu_legitimate_address", ",", "except", "with", "named", "address", "support", "." ]	[ "spu" ]	spu	spu_addr_space_legitimize_address	spu	MPU	GCC	15,191	37	1	[]
[ "<s>", "void", "pa_output_global_address", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "round_constant", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET...	[ "output", "a", "SYMBOL_REF", "or", "a", "CONST", "expression", "involving", "a", "SYMBOL_REF", "." ]	[ "pa", "0", "\"-$global$\"", "\"\"", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "1", "0", "1", "0x1000", "0x1fff", "0", "0", "\"-\"", "\"+\"", "0", "0", "\"-\"", "\"-$global$\"", "\"%s%d\"" ]	pa4	pa_output_global_address	pa	CPU	GCC	15,192	396	1	[]
[ "<s>", "void", "DLXMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "Inst", ",", "raw_ostream", "&", "Ostream", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "SubtargetInfo", ")", "const"...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "DLX", "DLX", "4", "1", "8", "0", "8", "0xff" ]	DLXMCCodeEmitter	encodeInstruction	DLX	CPU	LLVM	15,193	81	1	[]
[ "<s>", "const", "ARMBaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "ARM", "ARM" ]	ARMSubtarget (2)1	getInstrInfo	ARM	CPU	LLVM	15,194	17	1	[]
[ "<s>", "bool", "isEqualityCmpFoldedWithSignedCmp", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "instruction", "generated", "for", "equality", "comparison", "is", "folded", "with", "instruction", "generated", "for", "signed", "comparison", "." ]	[ "PowerPC" ]	PPCISelLowering106	isEqualityCmpFoldedWithSignedCmp	PowerPC	CPU	LLVM	15,195	11	1	[]
[ "<s>", "void", "CAHPFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const", ...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "CAHP", "CAHP", "CAHP", "\"frame pointer should not have been eliminated\"" ]	CAHPFrameLowering	emitEpilogue	CAHP	CPU	LLVM	15,196	171	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "SystemZMCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "SystemZ", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"FK_390_PC16DBL\...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "SystemZ", "SystemZ", "SystemZ::NumTargetFixupKinds", "\"FK_390_PC16DBL\"", "0", "16", "\"FK_390_PC32DBL\"", "0", "32", "\"FK_390_TLS_CALL\"", "0", "0", "0", "\"Invalid kind!\"" ]	SystemZMCAsmBackend	getFixupKindInfo	SystemZ	CPU	LLVM	15,197	97	1	[]
[ "<s>", "static", "void", "aarch64_disqualify_components", "(", "sbitmap", ",", "edge", ",", "sbitmap", ",", "bool", ")", "{", "}", "</s>" ]	[ "Implement", "TARGET_SHRINK_WRAP_DISQUALIFY_COMPONENTS", ".", "Nothing", "to", "do", "for", "aarch64", "." ]	[ "aarch64" ]	aarch64	aarch64_disqualify_components	aarch64	CPU	GCC	15,198	14	1	[]
[ "<s>", "static", "int", "ix86_function_regparm", "(", "const_tree", "type", ",", "const_tree", "decl", ")", "{", "tree", "attr", ";", "int", "regparm", ";", "unsigned", "int", "ccvt", ";", "if", "(", "TARGET_64BIT", ")", "return", "(", "ix86_function_type_abi"...	[ "Return", "the", "regparm", "value", "for", "a", "function", "with", "the", "indicated", "TYPE", "and", "DECL", ".", "DECL", "may", "be", "NULL", "when", "calling", "function", "indirectly", "or", "considering", "a", "libcall", "." ]	[ "i386", "0", "\"regparm\"", "0", "2", "0", "1", "0", "0", "3", "2", "3", "2", "0" ]	i3864	ix86_function_regparm	i386	CPU	GCC	15,199	315	1	[]

[ "<s>", "const", "char", "*", "ashrsi3_out", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", ")", "{", "int", "k", ";", "int", "*", ...

[ "32bit", "arithmetic", "shift", "right", "(", "(", "signed", "long", ")", "x", ">", ">", "i", ")" ]

[ "avr", "2", "2", "8", "0", "1", "6", "\"mov %A0,%B1\"", "\"mov %B0,%C1\"", "\"mov %C0,%D1\"", "\"clr %D0\"", "\"sbrc %C0,7\"", "\"dec %D0\"", "\"clr %D0\"", "\"sbrc %D1,7\"", "\"dec %D0\"", "\"mov %C0,%D1\"", "\"mov %B0,%C1\"", "\"mov %A0,%B1\"", "16", "0", "1", "2", "4...

avr

ashrsi3_out

avr

MPU

GCC

15,100

333

1

[]

[ "<s>", "SDValue", "XNCMTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "XNCM", "XNCM", "ISD::InputArg", "\"Unsupported calling convention\"" ]

XNCMISelLowering

LowerFormalArguments

XNCM

CPU

LLVM

15,101

84

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]

[ "ARM", "ARM" ]

ARMBaseRegisterInfo

requiresVirtualBaseRegisters

ARM

CPU

LLVM

15,102

16

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "TOKEN", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "Lanai" ]

LanaiAsmParser (2)

isToken

Lanai

CPU

LLVM

15,103

13

1

[]

[ "<s>", "bool", "Cpu0DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Ret", "=", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return", "Ret", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0ISelDAGToDAG

runOnMachineFunction

Cpu0

CPU

LLVM

15,104

24

1

[]

[ "<s>", "BitVector", "R600RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget",...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AMDGPU", "R600", "R600", "R600", "R600", "AMDGPU::ZERO", "AMDGPU::HALF", "AMDGPU::ONE", "AMDGPU::ONE_INT", "AMDGPU::NEG_HALF", "AMDGPU::NEG_ONE", "AMDGPU::PV_X", "AMDGPU::ALU_LITERAL_X", "AMDGPU::ALU_CONST", "AMDGPU::PREDICATE_BIT", "AMDGPU::PRED_SEL_OFF", "AMDGPU::PRED_SEL_ZERO", ...

R600RegisterInfo10

getReservedRegs

AMDGPU

GPU

LLVM

15,105

229

1

[]

[ "<s>", "std", "::", "vector", "<", "std", "::", "pair", "<", "uint64_t", ",", "uint64_t", ">>", "findPltEntries", "(", "uint64_t", "PltSectionVA", ",", "ArrayRef", "<", "uint8_t", ">", "PltContents", ",", "uint64_t", "GotPltSectionVA", ",", "const", "Triple", ...

[ "Returns", "(", "PLT", "virtual", "address", ",", "GOT", "virtual", "address", ")", "pairs", "for", "PLT", "entries", "." ]

[ "AArch64", "0", "7", "4", "support::endian", "0x9f000000", "0x90000000", "12", "12", "29", "3", "12", "5", "0x3ffff", "14", "support::endian", "4", "22", "0x3e5", "10", "0xfff", "3", "4" ]

AArch64MCTargetDesc27

findPltEntries

AArch64

CPU

LLVM

15,106

218

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "16" ]

X86InstrInfo101

loadRegFromStackSlot

X86

CPU

LLVM

15,107

118

1

[]

[ "<s>", "void", "JVMPassConfig", "::", "addMachinePasses", "(", ")", "{", "addPass", "(", "&", "PHIEliminationID", ",", "false", ")", ";", "addPass", "(", "createJVMPreAllocationFixups", "(", ")", ")", ";", "addPass", "(", "createJVMCopyElision", "(", ")", ")",...

[ "Add", "the", "complete", ",", "standard", "set", "of", "LLVM", "CodeGen", "passes", "." ]

[ "JVM", "JVM", "JVM", "JVM" ]

JVMTargetMachine

addMachinePasses

JVM

Virtual ISA

LLVM

15,108

34

1

[]

[ "<s>", "static", "rtx", "loongarch_got_load_tls_le", "(", "rtx", "dest", ",", "rtx", "sym", ")", "{", "return", "gen_got_load_tls_le", "(", "Pmode", ",", "dest", ",", "sym", ")", ";", "}", "</s>" ]

[ "Add", "in", "the", "thread", "pointer", "for", "a", "TLS", "LE", "access", "." ]

[ "loongarch" ]

loongarch

loongarch_got_load_tls_le

loongarch

CPU

GCC

15,109

22

1

[]

[ "<s>", "bool", "fp_one_operand", "(", "rtx", "op", ")", "{", "if", "(", "GET_MODE", "(", "op", ")", "!=", "SFmode", ")", "return", "false", ";", "return", "real_equal", "(", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "&", "dconst1", ")", ";", "}",...

[ "Nonzero", "if", "OP", "is", "a", "floating", "point", "value", "with", "value", "1.0", "." ]

[ "sh" ]

sh

fp_one_operand

sh

CPU

GCC

15,110

32

1

[]

[ "<s>", "static", "int", "arc_save_callee_milli", "(", "unsigned", "int", "gmask", ",", "bool", "save_blink", ",", "bool", "save_fp", ",", "HOST_WIDE_INT", "offset", ",", "HOST_WIDE_INT", "reg_size", ")", "{", "int", "start_reg", "=", "13", ";", "int", "end_reg...

[ "Millicode", "thunks", "implementation", ":", "Generates", "calls", "to", "millicodes", "for", "registers", "starting", "from", "r13", "to", "r25", "Present", "Limitations", ":", "-", "Only", "one", "range", "supported", ".", "The", "remaining", "regs", "will", ...

[ "arc", "13", "25", "0", "1L", "1", "1", "14", "0", "0", "1", "0", "0", "0", "0", "0", "0", "1", "1L", "0", "0", "31", "1L", "0", "0" ]

arc8

arc_save_callee_milli

arc

MPU

GCC

15,111

497

1

[]

[ "<s>", "StringRef", "AMDGPUDAGToDAGISel", "::", "getPassName", "(", ")", "const", "{", "return", "\"AMDGPU DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "AMDGPU", "\"AMDGPU DAG->DAG Pattern Instruction Selection\"" ]

AMDGPUISelDAGToDAG

getPassName

AMDGPU

GPU

LLVM

15,112

12

1

[]

[ "<s>", "const", "char", "*", "avr_out_tstpsi", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "op", ",", "int", "*", "plen", ")", "{", "if", "(", "compare_sign_p", "(", "insn", ")", ")", "{", "avr_asm_len", "(", "\"tst %C0\"", ",", "op", ",", "plen",...

[ "Output", "test", "instruction", "for", "PSImode", "." ]

[ "avr", "\"tst %C0\"", "1", "0", "\"or %A0,%B0\"", "\"or %A0,%C0\"", "2", "\"\"" ]

avr

avr_out_tstpsi

avr

MPU

GCC

15,113

89

1

[]

[ "<s>", "void", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "LoongArch" ]

LoongArchAsmBackend

relaxInstruction

LoongArch

CPU

LLVM

15,114

16

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "Register", "DstReg", ",", "Register", "TrueReg", ",", "Register", "FalseReg", ",", "int", "&", ...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "AArch64", "AArch64", "1", "AArch64::GPR64allRegClass", "AArch64::GPR32allRegClass", "1", "1", "0", "0", "AArch64::FPR64RegClass", "AArch64::FPR32RegClass", "5", "2" ]

AArch64InstrInfo105

canInsertSelect

AArch64

CPU

LLVM

15,115

222

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "Mips" ]

MipsTargetMachine (2)1

getObjFileLowering

Mips

CPU

LLVM

15,116

16

1

[]

[ "<s>", "const", "MCPhysReg", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"MachineFunction required\"", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "X86", "X86", "\"MachineFunction required\"", "X86", "X86", "\"no_caller_saved_registers\"", "X86", "X86", "X86", "X86", "X86" ]

X86RegisterInfo29

getCalleeSavedRegs

X86

CPU

LLVM

15,117

497

1

[]

[ "<s>", "static", "void", "riscv_block_move_loop", "(", "rtx", "dest", ",", "rtx", "src", ",", "unsigned", "HOST_WIDE_INT", "length", ",", "unsigned", "HOST_WIDE_INT", "bytes_per_iter", ")", "{", "rtx", "label", ",", "src_reg", ",", "dest_reg", ",", "final_src", ...

[ "Move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", "using", "a", "loop", "that", "moves", "BYTES_PER_ITER", "bytes", "at", "a", "time", ".", "LENGTH", "must", "be", "at", "least", "BYTES_PER_ITER", ".", "Assume", "that", "the", "memory", "regions", "d...

[ "riscv", "0", "0" ]

riscv

riscv_block_move_loop

riscv

CPU

GCC

15,118

189

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "&", "isTailCall", ",", "const", "SmallVectorImpl", "<", "ISD", "::",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "PPC", "PPC" ]

PPCISelLowering113

LowerCall

PowerPC

CPU

LLVM

15,119

154

1

[]

[ "<s>", "const", "NyuziSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Nyuzi", "Nyuzi" ]

NyuziTargetMachine

getSubtargetImpl

Nyuzi

GPU

LLVM

15,120

17

1

[]

[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]

[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...

[ "VE" ]

VEMCExpr

findAssociatedFragment

VE

CPU

LLVM

15,121

18

1

[]

[ "<s>", "unsigned", "internalKnownBits", "(", ")", "const", "{", "unsigned", "Bits", "=", "Unalign", "?", "Unalign", ":", "KnownBits", ";", "if", "(", "Size", "&", "(", "(", "1u", "<<", "Bits", ")", "-", "1", ")", ")", "Bits", "=", "countTrailingZeros",...

[ "Compute", "the", "number", "of", "known", "offset", "bits", "internally", "to", "this", "block", "." ]

[ "AArch64", "1u", "1" ]

AArch64BranchFixupPass1

internalKnownBits

AArch64

CPU

LLVM

15,122

40

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "("...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "X86", "X86", "X86", "8", "4", "X86", "X86", "X86", "X86", "X86::PUSH64r", "X86::PUSH32r", "0", "1" ]

X86InstrInfo43

spillCalleeSavedRegisters

X86

CPU

LLVM

15,123

207

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", "...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::Trap", "SystemZ::CondTrap", "SystemZ::CC", "SystemZ::Return", "SystemZ::Return_XPLINK", "SystemZ::Return", "SystemZ::CondReturn", "SystemZ::CondReturn_XPLINK", "SystemZ::CC",...

SystemZInstrInfo32

PredicateInstruction

SystemZ

CPU

LLVM

15,124

444

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "dl", ...

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "XCore", "XCore", "1", "XCore::MKMSK_rus", "XCore::LDC_ru6", "XCore::LDC_lru6", "4", "XCore::LDWCP_lru6" ]

XCoreInstrInfo (2)

loadImmediate

XCore

MPU

LLVM

15,125

236

1

[]

[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::AV_64RegClassID", "AMDGPU::AV_32RegClassID", "1", "AMDGPU::getAtomicNoRetOp", "1", "0", "0", "1", "0", "AMDGPU::EXTRACT_SUBREG", "0", "0",...

SIISelLowering106

AdjustInstrPostInstrSelection

AMDGPU

GPU

LLVM

15,126

483

1

[]

[ "<s>", "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isVI", "\"Can disassemble only VI ISA.\"", "8", "0", "8", "0", "4", "AMDGPU", "4", "32", "AMDGPU", "0" ]

AMDGPUDisassembler12

getInstruction

AMDGPU

GPU

LLVM

15,127

317

1

[]

[ "<s>", "void", "Cpu0InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O"...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0InstPrinter

printInst

Cpu0

CPU

LLVM

15,128

48

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createFISCELFObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "FISC", "FISC" ]

FISCAsmBackend

createObjectWriter

FISC

CPU

LLVM

15,129

20

1

[]

[ "<s>", "static", "int", "getRegClass", "(", "RegisterKind", "Is", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "Is", "==", "IS_VGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "retu...

[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]

[ "AMDGPU", "1", "1", "AMDGPU::VGPR_32RegClassID", "2", "AMDGPU::VReg_64RegClassID", "3", "AMDGPU::VReg_96RegClassID", "4", "AMDGPU::VReg_128RegClassID", "5", "AMDGPU::VReg_160RegClassID", "8", "AMDGPU::VReg_256RegClassID", "16", "AMDGPU::VReg_512RegClassID", "32", "AMDGPU::VReg_1024...

AMDGPUAsmParser13

getRegClass

AMDGPU

GPU

LLVM

15,130

283

1

[]

[ "<s>", "bool", "addRegAssignAndRewriteFast", "(", ")", "override", "{", "llvm_unreachable", "(", "\"should not be used\"", ")", ";", "}", "</s>" ]

[ "Add", "core", "register", "allocator", "passes", "which", "do", "the", "actual", "register", "assignment", "and", "rewriting", "." ]

[ "NVPTX", "\"should not be used\"" ]

NVPTXTargetMachine (2)1

addRegAssignAndRewriteFast

NVPTX

GPU

LLVM

15,131

12

1

[]

[ "<s>", "bool", "constant_address_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "LABEL_REF", ":", "case", "CONST_INT", ":", "case", "HIGH", ":", "return", "true", ";", "case", "CONST", ":", "if", "(", "flag...

[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", "address", "." ]

[ "sparc" ]

sparc

constant_address_p

sparc

CPU

GCC

15,132

71

1

[]

[ "<s>", "static", "rtx_insn", "*", "m68k_emit_movem", "(", "rtx", "base", ",", "HOST_WIDE_INT", "offset", ",", "unsigned", "int", "count", ",", "unsigned", "int", "regno", ",", "unsigned", "int", "mask", ",", "bool", "store_p", ",", "bool", "adjust_stack_p", ...

[ "Emit", "RTL", "for", "a", "MOVEM", "or", "FMOVEM", "instruction", ".", "BASE", "+", "OFFSET", "represents", "the", "lowest", "memory", "address", ".", "COUNT", "is", "the", "number", "of", "registers", "to", "be", "moved", ",", "with", "register", "REGNO"...

[ "m68k", "2", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "0" ]

m68k4

m68k_emit_movem

m68k

MPU

GCC

15,133

237

1

[]

[ "<s>", "static", "bool", "cris_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "xconst", ")", "{", "switch", "(", "GET_CODE", "(", "xconst", ")", ")", "{", "rtx", "x", ";", "case", "UNSPEC", ":", "x", "=", "XVECEXP", "(", "xconst", ",",...

[ "Worker", "function", "for", "OUTPUT_ADDR_CONST_EXTRA", "." ]

[ "cris", "0", "0", "1", "\":PLT\"", "\":PLTG\"", "\":GOTOFF\"", "1", "\":GOT16\"", "\":GOT\"", "1", "\"16\"" ]

cris

cris_output_addr_const_extra

cris

MPU

GCC

15,134

213

1

[]

[ "<s>", "void", "print", "(", ")", "{", "if", "(", "numSymbols", "==", "0", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "size", ";", "i", "++", ")", "{", "if", "(", "i", ")", "O", "<<", "\", \"", ";", "O", "<<", "(", "u...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "NVPTX", "0", "0", "\", \"", "0", "0", "4", "8", "0", "\", \"", "0", "\"generic(\"", "\")\"", "nvptx::LowerConstant", "\"symbol type unknown\"", "1", "4" ]

NVPTXAsmPrinter44

print

NVPTX

GPU

LLVM

15,135

341

1

[]

[ "<s>", "bool", "PPCExpandAtomicPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "TII", "=", "static_cast", "<", "const", "PPCInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCExpandAtomicPseudoInsts

runOnMachineFunction

PowerPC

CPU

LLVM

15,136

157

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0"...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "NVPTX", "NVPTX", "0", "1", "0", "0" ]

NVPTXAsmPrinter15

PrintAsmOperand

NVPTX

GPU

LLVM

15,137

89

1

[]

[ "<s>", "bool", "ARM64InstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode",...

[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]

[ "ARM64", "ARM64", "ARM64::SBFMXri", "ARM64::UBFMXri", "2", "0", "3", "31", "1", "0", "ARM64::sub_32" ]

ARM64InstrInfo

isCoalescableExtInstr

ARM64

CPU

LLVM

15,138

116

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",",...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "M68k", "1", "\"Invalid fixup offset!\"", "8", "1", "\"Value does not fit in the Fixup field\"", "0", "1", "8" ]

M68kAsmBackend

applyFixup

M68k

MPU

LLVM

15,139

130

1

[]

[ "<s>", "rtx", "function_expander", "::", "use_widen_ternop_insn", "(", "insn_code", "icode", ")", "{", "int", "arg_offset", "=", "0", ";", "if", "(", "use_real_mask_p", "(", "pred", ")", ")", "add_input_operand", "(", "arg_offset", "++", ")", ";", "else", "a...

[ "Implement", "the", "call", "using", "instruction", "ICODE", ",", "with", "a", "1:1", "mapping", "between", "arguments", "and", "input", "operands", "." ]

[ "riscv", "0" ]

riscv-vector-builtins

use_widen_ternop_insn

riscv

CPU

GCC

15,140

96

1

[]

[ "<s>", "MachineBasicBlock", "*", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "RISCV", "RISCV", "\"Unexpected instr type to insert\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_FPR32_Using_CC_GPR", "RISCV::Select_FPR64_Using_CC_GPR", "RISCV::BuildPairF64Pseudo", "RISCV::SplitF64Pseudo" ]

RISCVISelLowering36

EmitInstrWithCustomInserter

RISCV

CPU

LLVM

15,141

83

1

[]

[ "<s>", "static", "int", "rs6000_emit_p9_fp_minmax", "(", "rtx", "dest", ",", "rtx", "op", ",", "rtx", "true_cond", ",", "rtx", "false_cond", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "rtx", "op0", "=", "XEXP", "(", "op...

[ "ISA", "3.0", "(", "power9", ")", "minmax", "subcase", "to", "emit", "a", "XSMAXCDP", "or", "XSMINCDP", "instruction", "for", "SF/DF", "scalars", ".", "Move", "TRUE_COND", "to", "DEST", "if", "OP", "of", "the", "operands", "of", "the", "last", "comparison"...

[ "rs6000", "0", "1", "0", "0", "0", "1" ]

rs6000

rs6000_emit_p9_fp_minmax

rs6000

CPU

GCC

15,142

183

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI annotate control flow\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI annotate control flow\"" ]

SIAnnotateControlFlow11

getPassName

AMDGPU

GPU

LLVM

15,143

11

1

[]

[ "<s>", "FastISel", "*", "ARM", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";...

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "ARM", "ARM::createFastISel", "ARM", "ARM", "ARM" ]

ARMFastISel17

createFastISel

ARM

CPU

LLVM

15,144

127

1

[]

[ "<s>", "rtx", "spu_gen_exp2", "(", "machine_mode", "mode", ",", "rtx", "scale", ")", "{", "gcc_assert", "(", "mode", "==", "V4SFmode", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "scale", ")", "==", "SImode", "||", "GET_CODE", "(", "scale", ")", "==", ...

[ "Generate", "a", "constant", "or", "register", "which", "contains", "2^SCALE", ".", "We", "assume", "the", "result", "is", "valid", "for", "MODE", ".", "Currently", ",", "MODE", "must", "be", "V4SFmode", "and", "SCALE", "must", "be", "SImode", "." ]

[ "spu", "127", "23", "0", "127", "16", "0", "4", "8", "12", "1", "1", "5", "9", "13", "7", "2", "6", "10", "14", "0", "3", "7", "11", "15", "0" ]

spu

spu_gen_exp2

spu

MPU

GCC

15,145

245

1

[]

[ "<s>", "SDValue", "AVRTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AVR", "AVR", "ISD::OutputArg", "16", "1", "4", "1", "0", "\"Can only return in registers!\"", "1", "AVR", "AVR", "AVRISD::RETI_FLAG", "AVRISD::RET_FLAG", "0", "MVT::Other" ]

AVRISelLowering22

LowerReturn

AVR

MPU

LLVM

15,146

338

1

[]

[ "<s>", "SDNode", "*", "SITargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", ...

[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::INSERT_SUBREG", "AMDGPU::REG_SEQUENCE", "AMDGPU::V_DIV_SCALE_F32", "AMDGPU::V_DIV_SCALE_F64", "0", "1", "2", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "4", "3", "1" ]

SIISelLowering139

PostISelFolding

AMDGPU

GPU

LLVM

15,147

455

1

[]

[ "<s>", "SDValue", "VECustomDAG", "::", "getUnpack", "(", "EVT", "DestVT", ",", "SDValue", "Vec", ",", "PackElem", "Part", ",", "SDValue", "AVL", ")", "const", "{", "assert", "(", "getAnnotatedNodeAVL", "(", "AVL", ")", ".", "second", "&&", "\"Expected a pack...

[ "}", "Legalizing", "getNode" ]

[ "VE", "VECustomDAG::getUnpack", "\"Expected a pack-legalized AVL\"", "VEISD::VEC_UNPACK_LO", "VEISD::VEC_UNPACK_HI" ]

VECustomDAG1

getUnpack

VE

CPU

LLVM

15,148

67

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::InputArg", "PPC" ]

PPCISelLowering (2)7

LowerFormalArguments

PowerPC

CPU

LLVM

15,149

121

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine50

addIRPasses

WebAssembly

Virtual ISA

LLVM

15,150

75

1

[]

[ "<s>", "bool", "PTXTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "formatted_raw_ostream", "&", "Out", ",", "CodeGenFileType", "FileType", ",", "bool", "DisableVerify", ")", "{", "MCContext", "*", "Context", "=", "0", ";", "...

[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]

[ "PTX", "PTX", "0", "0", "\"Failed to get MCContext\"", "0", "0", "\"Object file emission is not supported with PTX\"", "0" ]

PTXTargetMachine5

addPassesToEmitFile

PTX

GPU

LLVM

15,151

259

1

[]

[ "<s>", "SDValue", "JVMTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "JVM", "JVM", "ISD::InputArg", "\"JVM doesn't support non-C calling conventions\"", "JVM", "JVM", "JVM::ARGUMENTS", "ISD::InputArg", "\"JVM hasn't implemented inalloca arguments\"", "\"JVM hasn't implemented nest arguments\"", "\"JVM hasn't implemented cons regs arguments\"", "\"JVM hasn't imp...

JVMISelLowering

LowerFormalArguments

JVM

Virtual ISA

LLVM

15,152

324

1

[]

[ "<s>", "void", "XtensaInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Xtensa", "Xtensa", "\"XtensaInstrInfo::copyPhysReg not yet implemented\"" ]

XtensaInstrInfo1

copyPhysReg

Xtensa

MPU

LLVM

15,153

41

1

[]

[ "<s>", "static", "bool", "nios2_symbol_binds_local_p", "(", "const_rtx", "x", ")", "{", "return", "(", "SYMBOL_REF_DECL", "(", "x", ")", "?", "targetm", ".", "binds_local_p", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", ":", "SYMBOL_REF_LOCAL_P", "(", "x", ")...

[ "Return", "true", "if", "SYMBOL_REF", "X", "binds", "locally", "." ]

[ "nios2" ]

nios2

nios2_symbol_binds_local_p

nios2

MPU

GCC

15,154

32

1

[]

[ "<s>", "static", "void", "mips_sim_wait_regs_1", "(", "rtx", "*", "x", ",", "void", "*", "data", ")", "{", "subrtx_var_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_VAR", "(", "iter", ",", "array", ",", "*", "x", ",", "NONCONST", ")", "if",...

[ "Call", "mips_sim_wait_regs_2", "(", "R", ",", "DATA", ")", "for", "each", "register", "R", "mentioned", "in", "*", "X", "." ]

[ "mips" ]

mips

mips_sim_wait_regs_1

mips

CPU

GCC

15,155

53

1

[]

[ "<s>", "static", "bool", "rs6000_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "=...

[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]

[ "rs6000", "0", "0", "0", "0", "0", "0" ]

rs60001

rs6000_cannot_force_const_mem

rs6000

CPU

GCC

15,156

89

1

[]

[ "<s>", "static", "void", "expand_block_move_1", "(", "rtx", "dst_reg", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "emit_library_call", "(", "byt_memcpy_libfunc", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "dst_reg", ",", "Pmode", ",", "src_reg", "...

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "move", "BYTES_RTX", "bytes", "from", "address", "SRC_REG", "to", "address", "DST_REG", "in", "1-byte", "chunks", "." ]

[ "visium" ]

visium

expand_block_move_1

visium

Virtual ISA

GCC

15,157

52

1

[]

[ "<s>", "void", "rs6000_xcoff_declare_function_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "char", "*", "buffer", "=", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "name", ")", "+", "1", "...

[ "This", "macro", "produces", "the", "initial", "definition", "of", "a", "function", "name", ".", "On", "the", "RS/6000", ",", "we", "need", "to", "place", "an", "extra", "'", ".", "'", "in", "the", "function", "name", "and", "output", "the", "function", ...

[ "rs6000", "1", "0", "1", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.globl .\"", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.lglobl .\"", "\"\\t.csect \"", "\"[DS]\\n\"", "\"[DS],3\\n\"", "\":\\n\"", "\"\\t.long .\"", ...

rs60004

rs6000_xcoff_declare_function_name

rs6000

CPU

GCC

15,158

378

1

[]

[ "<s>", "Register", "SparcTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "Re...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "Sparc", "Sparc", "\"i0\"", "SP::I0", "\"i1\"", "SP::I1", "\"i2\"", "SP::I2", "\"i3\"", "SP::I3", "\"i4\"", "SP::I4", "\"i5\"", "SP::I5", "\"i6\"", "SP::I6", "\"i7\"", "SP::I7", "\"o0\"", "SP::O0", "\"o1\"", "SP::O1", "\"o2\"", "SP::O2", "\"o3\"", "SP::O3", "\"o4\...

SparcISelLowering (2)2

getRegisterByName

Sparc

CPU

LLVM

15,159

337

1

[]

[ "<s>", "bool", "loongarch_symbolic_constant_p", "(", "rtx", "x", ",", "enum", "loongarch_symbol_type", "*", "symbol_type", ")", "{", "rtx", "offset", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "if", "(", "UNSPEC_ADDRESS_P", ...

[ "Return", "true", "if", "X", "is", "a", "symbolic", "constant", ".", "If", "it", "is", ",", "store", "the", "type", "of", "the", "symbol", "in", "*", "SYMBOL_TYPE", "." ]

[ "loongarch", "32" ]

loongarch1

loongarch_symbolic_constant_p

loongarch

CPU

GCC

15,160

151

1

[]

[ "<s>", "static", "bool", "ix86_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "regclass", ")", "{", "if", "(", "from", "==", "to", ")", "return", "true", ";", "if", "(", "MAYBE_FLOAT_CLASS_P", "(", "regclass...

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]

[ "i386", "2", "4" ]

i386

ix86_can_change_mode_class

i386

CPU

GCC

15,161

77

1

[]

[ "<s>", "int", "R600FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "AMDGPU", "R600", "R600", "R600", "2", "4", "1", "4", "1", "4" ]

R600FrameLowering2

getFrameIndexReference

AMDGPU

GPU

LLVM

15,162

176

1

[]

[ "<s>", "void", "i386_pe_file_end", "(", "void", ")", "{", "struct", "extern_list", "*", "p", ";", "for", "(", "p", "=", "extern_head", ";", "p", "!=", "NULL", ";", "p", "=", "p", "->", "next", ")", "{", "tree", "decl", ";", "decl", "=", "p", "->"...

[ "This", "is", "called", "at", "the", "end", "of", "assembly", ".", "For", "each", "external", "function", "which", "has", "not", "been", "defined", ",", "we", "output", "a", "declaration", "now", ".", "We", "also", "output", "the", ".drectve", "section", ...

[ "i386", "\"__real_\"", "1", "\"\\t.ascii \\\" -export:\\\\\\\"%s\\\\\\\"%s\\\"\\n\"", "\",data\"", "\"\"", "0", "0", "\"refptr.\"", "7", "\"\\t.section\\t.rdata$%s, \\\"dr\\\"\\n\"", "\"\\t.globl\\t%s\\n\"", "\"\\t.linkonce\\tdiscard\\n\"", "\"%s:\\n\\t.quad\\t%s\\n\"" ]

winnt

i386_pe_file_end

i386

CPU

GCC

15,163

281

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "false", ";", "int64_t", "FullOffset", "=", "Off...

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "AMDGPU", "SI", "12" ]

SIRegisterInfo10

needsFrameBaseReg

AMDGPU

GPU

LLVM

15,164

47

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", "...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "4", "128", "\"generic\"", "\"+64bit,+sse2,\"", "\"+64bit,+sse2\"", "\"generic\"", "X86", "X86::Feature64Bit", "X86::FeatureCMOV", "X86", "X86", "X86::FeatureSSE1", "X86::FeatureSSE2", "X86", "X86::Mode64Bit", "\"S...

X86Subtarget39

X86Subtarget

X86

CPU

LLVM

15,165

486

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be reloaded into\"", "AMDGPU::EXEC_LO", "AMDGPU::EXEC_HI", "AMDGPU::EXEC", "\"exec should not be spilled\"", "4", "AMDGPU::SReg_32_XM0_XEXECRegClass", "0" ]

SIInstrInfo11

loadRegFromStackSlot

AMDGPU

GPU

LLVM

15,166

360

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "KindToken", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "SystemZ" ]

SystemZAsmParser (2)

isToken

SystemZ

CPU

LLVM

15,167

13

1

[]

[ "<s>", "void", "FISCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{",...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "FISC", "FISC", "FISC::MOVrr" ]

FISCInstrInfo

copyPhysReg

FISC

CPU

LLVM

15,168

61

1

[]

[ "<s>", "static", "void", "arm_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "if", "(", "optimize", ">", "0", "&&", "TREE_CONSTANT", "(", "decl", ")", ")", "SYMBOL_REF_FLAG", "(", "XEXP", "(", "rtl", ",", "...

[ "Symbols", "in", "the", "text", "segment", "can", "be", "accessed", "without", "indirecting", "via", "the", "constant", "pool", ";", "it", "may", "take", "an", "extra", "binary", "operation", ",", "but", "this", "is", "still", "faster", "than", "indirecting"...

[ "arm", "0", "0", "1" ]

arm

arm_encode_section_info

arm

CPU

GCC

15,169

47

1

[]

[ "<s>", "uint32_t", "AMDGPUTargetLowering", "::", "getImplicitParameterOffset", "(", "const", "AMDGPUMachineFunction", "*", "MFI", ",", "const", "ImplicitParameter", "Param", ")", "const", "{", "uint64_t", "ArgOffset", "=", "MFI", "->", "getABIArgOffset", "(", ")", "...

[ "Helper", "function", "that", "returns", "the", "byte", "offset", "of", "the", "given", "type", "of", "implicit", "parameter", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "4", "\"unexpected implicit parameter type\"" ]

AMDGPUISelLowering102

getImplicitParameterOffset

AMDGPU

GPU

LLVM

15,170

51

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_vpshufb2_vpermq", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "rtx", "rperm", "[", "2", "]", "[", "32", "]", ",", "vperm", ",", "l", ",", "h", ",", "hp", ",", "op", ",", "m128", ";", "unsigned", "...

[ "Implement", "arbitrary", "permutation", "of", "one", "V32QImode", "and", "V16QImode", "operand", "with", "two", "vpshufb", "insns", ",", "vpermq", "and", "vpor", ".", "We", "should", "have", "already", "failed", "all", "two", "or", "three", "instruction", "se...

[ "i386", "2", "32", "128", "0", "2", "1", "2", "0", "16", "32", "1", "3", "32", "0" ]

i3864

expand_vec_perm_vpshufb2_vpermq

i386

CPU

GCC

15,171

440

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin...

[ "Returns", "a", "lowest", "register", "that", "is", "not", "used", "at", "any", "point", "in", "the", "function", "." ]

[ "AMDGPU", "SI", "AMDGPU::NoRegister" ]

SIRegisterInfo83

findUnusedRegister

AMDGPU

GPU

LLVM

15,172

68

1

[]

[ "<s>", "const", "uint16_t", "*", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "ARM", "ARM" ]

ARMBaseRegisterInfo6

getCalleeSavedRegs

ARM

CPU

LLVM

15,173

83

1

[]

[ "<s>", "static", "rtx", "m68k_wrap_symbol_into_got_ref", "(", "rtx", "x", ",", "enum", "m68k_reloc", "reloc", ",", "rtx", "temp_reg", ")", "{", "x", "=", "m68k_wrap_symbol", "(", "x", ",", "reloc", ",", "m68k_get_gp", "(", ")", ",", "temp_reg", ")", ";", ...

[ "Does", "the", "same", "as", "m68k_wrap_symbol", ",", "but", "returns", "a", "memory", "reference", "to", "GOT", "slot", "." ]

[ "m68k", "1" ]

m68k

m68k_wrap_symbol_into_got_ref

m68k

MPU

GCC

15,174

50

1

[]

[ "<s>", "void", "ix86_function_specific_restore", "(", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "enum", "processor_type", "old_tune", "=", "ix86_tune", ";", "enum", "processor_...

[ "Restore", "the", "current", "options" ]

[ "i386", "0" ]

i386-options

ix86_function_specific_restore

i386

CPU

GCC

15,175

341

1

[]

[ "<s>", "SDValue", "AAPTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerG...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AAP", "AAP", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::BlockAddress", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::VASTART", "ISD::RETURNADDR", "\"unimplemented operand\"" ]

AAPISelLowering

LowerOperation

AAP

MPU

LLVM

15,176

121

1

[]

[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "ARM", "ARM" ]

ARMBaseRegisterInfo21

getCallPreservedMask

ARM

CPU

LLVM

15,177

34

1

[]

[ "<s>", "void", "emit_fusion_addis", "(", "rtx", "target", ",", "rtx", "addis_value", ",", "const", "char", "*", "comment", ",", "const", "char", "*", "mode_name", ")", "{", "rtx", "fuse_ops", "[", "10", "]", ";", "char", "insn_template", "[", "80", "]", ...

[ "Emit", "the", "addis", "instruction", "that", "will", "be", "part", "of", "a", "fused", "instruction", "sequence", "." ]

[ "rs6000", "10", "80", "0", "1", "\"lis %0,%v1\"", "0", "1", "1", "2", "\"addis %0,%1,%v2\"", "0", "1", "1", "0", "0", "2", "0", "1", "\"addis %0,%2,%1@toc@ha\"", "\"addis %0,%1@u(%2)\"", "0", "1", "1", "1", "0", "0", "2", "0", "1", "3", "\"addis %0,%2,%1...

rs60005

emit_fusion_addis

rs6000

CPU

GCC

15,178

440

1

[]

[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW BB#\"", "<<", "BB", "->", "getNumber", "(", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")", "...

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "Hexagon", "\"********** MI Converging Scheduling VLIW BB#\"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\"** VLIWMachineScheduler::schedule picking next node\\n\"", "\"None...

HexagonMachineScheduler (2)2

schedule

Hexagon

DSP

LLVM

15,179

346

1

[]

[ "<s>", "static", "void", "mips_prepare_pch_save", "(", "void", ")", "{", "mips_set_compression_mode", "(", "0", ")", ";", "mips16_globals", "=", "0", ";", "}", "</s>" ]

[ "Implement", "TARGET_PREPARE_PCH_SAVE", "." ]

[ "mips", "0", "0" ]

mips4

mips_prepare_pch_save

mips

CPU

GCC

15,180

17

1

[]

[ "<s>", "void", "MetadataStreamer", "::", "begin", "(", "const", "Module", "&", "Mod", ")", "{", "emitVersion", "(", ")", ";", "emitPrintf", "(", "Mod", ")", ";", "}", "</s>" ]

[ "Recipe", "iterator", "methods", "." ]

[ "AMDGPU" ]

AMDGPUHSAMetadataStreamer2

begin

AMDGPU

GPU

LLVM

15,181

21

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine5

addPreEmitPass

Hexagon

DSP

LLVM

15,182

87

1

[]

[ "<s>", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Mips", "Mips", "0", "Mips::RA", "Mips::RA_64", "Mips::LO0", "Mips::LO0_64", "Mips::HI0", "Mips::HI0_64", "\"interrupt\"", "0", "Mips::HI0", "Mips::MFHI", "Mips::MFLO", "Mips::K0", "Mips::HI0", "Mips::MFHI64", "Mips::MFLO64", "Mips::K0_64", "Mips::K0" ]

MipsSEFrameLowering1

spillCalleeSavedRegisters

Mips

CPU

LLVM

15,183

352

1

[]

[ "<s>", "static", "bool", "rs6000_debug_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "reg_ok_strict", ")", "{", "bool", "ret", "=", "rs6000_legitimate_address_p", "(", "mode", ",", "x", ",", "reg_ok_strict", ")", ";", "fprintf...

[ "Debug", "version", "of", "rs6000_legitimate_address_p", "." ]

[ "powerpcspe", "\"\\nrs6000_legitimate_address_p: return = %s, mode = %s, \"", "\"strict = %d, reload = %s, code = %s\\n\"", "\"true\"", "\"false\"", "\"after\"", "\"progress\"", "\"before\"" ]

powerpcspe

rs6000_debug_legitimate_address_p

powerpcspe

CPU

GCC

15,184

78

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "AttributeMask", "AttrMask", ";", "for", "(", "Attribute", "::", "AttrKind", "I", "=", "Attribute", "::", "None", ";", "I", "!=", "Attribute", "::", "EndAttrKinds", ";", "I", "=...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "DirectX", "1", "DXIL", "0", "0", "0.0" ]

DXILPrepare

runOnModule

DirectX

Virtual ISA

LLVM

15,185

219

1

[]

[ "<s>", "SDValue", "LanaiTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "Lanai", "Lanai", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]

LanaiISelLowering1

LowerCall

Lanai

CPU

LLVM

15,186

165

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "return",...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "RISCV", "RISCV", "0", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "RISCV::PseudoLLA", "8", "RISCV", "0" ]

RISCVInstrInfo36

getInstSizeInBytes

RISCV

CPU

LLVM

15,187

152

1

[]

[ "<s>", "static", "void", "nvptx_print_address_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "machine_mode", ")", "{", "rtx", "off", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")"...

[ "Subroutine", "of", "nvptx_print_operand", ";", "used", "to", "print", "a", "memory", "reference", "X", "to", "FILE", "." ]

[ "nvptx", "0", "1", "0", "\"+\"", "0" ]

nvptx2

nvptx_print_address_operand

nvptx

GPU

GCC

15,188

119

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM" ]

ARMInstrInfo11

getAnalysisUsage

ARM

CPU

LLVM

15,189

24

1

[]

[ "<s>", "rtx", "nds32_legitimize_pic_address", "(", "rtx", "x", ")", "{", "rtx", "addr", "=", "x", ";", "rtx", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "pat", ";", "int", "relax_group_id", "=", "nds32_alloc_relax_group_id", "(", ")", ";", ...

[ "Expand", "PIC", "code", "for", "@", "GOTOFF", "and", "@", "GOT", ".", "Example", "for", "@", "GOTOFF", ":", "la", "$", "r0", ",", "symbol", "@", "GOTOFF", "-", ">", "sethi", "$", "ta", ",", "hi20", "(", "symbol", "@", "GOTOFF", ")", "ori", "$", ...

[ "nds32", "1", "1", "0", "0", "1", "1", "1" ]

nds32-md-auxiliary

nds32_legitimize_pic_address

nds32

CPU

GCC

15,190

483

1

[]

[ "<s>", "static", "rtx", "spu_addr_space_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ",", "addr_space_t", "as", ")", "{", "if", "(", "as", "!=", "ADDR_SPACE_GENERIC", ")", "return", "x", ";", "return", "spu_legitimize_...

[ "Like", "spu_legitimate_address", ",", "except", "with", "named", "address", "support", "." ]

[ "spu" ]

spu

spu_addr_space_legitimize_address

spu

MPU

GCC

15,191

37

1

[]

[ "<s>", "void", "pa_output_global_address", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "round_constant", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET...

[ "output", "a", "SYMBOL_REF", "or", "a", "CONST", "expression", "involving", "a", "SYMBOL_REF", "." ]

[ "pa", "0", "\"-$global$\"", "\"\"", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "1", "0", "1", "0x1000", "0x1fff", "0", "0", "\"-\"", "\"+\"", "0", "0", "\"-\"", "\"-$global$\"", "\"%s%d\"" ]

pa4

pa_output_global_address

pa

CPU

GCC

15,192

396

1

[]

[ "<s>", "void", "DLXMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "Inst", ",", "raw_ostream", "&", "Ostream", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "SubtargetInfo", ")", "const"...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "DLX", "DLX", "4", "1", "8", "0", "8", "0xff" ]

DLXMCCodeEmitter

encodeInstruction

DLX

CPU

LLVM

15,193

81

1

[]

[ "<s>", "const", "ARMBaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "ARM", "ARM" ]

ARMSubtarget (2)1

getInstrInfo

ARM

CPU

LLVM

15,194

17

1

[]

[ "<s>", "bool", "isEqualityCmpFoldedWithSignedCmp", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "instruction", "generated", "for", "equality", "comparison", "is", "folded", "with", "instruction", "generated", "for", "signed", "comparison", "." ]

[ "PowerPC" ]

PPCISelLowering106

isEqualityCmpFoldedWithSignedCmp

PowerPC

CPU

LLVM

15,195

11

1

[]

[ "<s>", "void", "CAHPFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const", ...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "CAHP", "CAHP", "CAHP", "\"frame pointer should not have been eliminated\"" ]

CAHPFrameLowering

emitEpilogue

CAHP

CPU

LLVM

15,196

171

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "SystemZMCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "SystemZ", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"FK_390_PC16DBL\...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "SystemZ", "SystemZ", "SystemZ::NumTargetFixupKinds", "\"FK_390_PC16DBL\"", "0", "16", "\"FK_390_PC32DBL\"", "0", "32", "\"FK_390_TLS_CALL\"", "0", "0", "0", "\"Invalid kind!\"" ]

SystemZMCAsmBackend

getFixupKindInfo

SystemZ

CPU

LLVM

15,197

97

1

[]

[ "<s>", "static", "void", "aarch64_disqualify_components", "(", "sbitmap", ",", "edge", ",", "sbitmap", ",", "bool", ")", "{", "}", "</s>" ]

[ "Implement", "TARGET_SHRINK_WRAP_DISQUALIFY_COMPONENTS", ".", "Nothing", "to", "do", "for", "aarch64", "." ]

[ "aarch64" ]

aarch64

aarch64_disqualify_components

aarch64

CPU

GCC

15,198

14

1

[]

[ "<s>", "static", "int", "ix86_function_regparm", "(", "const_tree", "type", ",", "const_tree", "decl", ")", "{", "tree", "attr", ";", "int", "regparm", ";", "unsigned", "int", "ccvt", ";", "if", "(", "TARGET_64BIT", ")", "return", "(", "ix86_function_type_abi"...

[ "Return", "the", "regparm", "value", "for", "a", "function", "with", "the", "indicated", "TYPE", "and", "DECL", ".", "DECL", "may", "be", "NULL", "when", "calling", "function", "indirectly", "or", "considering", "a", "libcall", "." ]

[ "i386", "0", "\"regparm\"", "0", "2", "0", "1", "0", "0", "3", "2", "3", "2", "0" ]

i3864

ix86_function_regparm

i386

CPU

GCC

15,199

315

1

[]