docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "haveRoundOpsF64", "(", ")", "const", "{", "return", "CIInsts", ";", "}", "</s>" ]	[ "Have", "v_trunc_f64", ",", "v_ceil_f64", ",", "v_rndne_f64", "." ]	[ "AMDGPU" ]	AMDGPUSubtarget107	haveRoundOpsF64	AMDGPU	GPU	LLVM	15,200	10	1	[]
[ "<s>", "void", "MachineModulePass", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addPreserved", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "(", "\"scalar-evolution\"", ")", ";", "AU"...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Patmos", "\"scalar-evolution\"", "\"iv-users\"", "\"memdep\"", "\"live-values\"", "\"domtree\"", "\"domfrontier\"", "\"loops\"", "\"lda\"" ]	MachineModulePass	getAnalysisUsage	Patmos	VLIW	LLVM	15,201	84	1	[]
[ "<s>", "virtual", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "WDC65816Targ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "WDC65816", "128", "WDC" ]	WDC65816AsmPrinter	EmitInstruction	WDC65816	MPU	LLVM	15,202	49	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "AArch64FunctionInfo", "", "AFI", "=", "MF", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "2", "0" ]	AArch64CleanupLocalDynamicTLSPass1	runOnMachineFunction	AArch64	CPU	LLVM	15,203	77	1	[]
[ "<s>", "SDValue", "VideocoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Sma...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Videocore", "Videocore", "ISD::OutputArg", "16", "VC", "0", "\"Can only return in registers!\"", "\"Unknown loc info!\"", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "1", "VCISD::RET_FLAG", "MVT::Other", "VCISD::RET_FLAG", "MVT::Other" ]	VideocoreISelLowering	LowerReturn	Videocore	DSP	LLVM	15,204	324	1	[]
[ "<s>", "unsigned", "ARM64TTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Opd1Info", ",", "OperandValueKind", "Opd2Info", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">"...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "ARM64", "ARM64TTI::getArithmeticInstrCost", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "1" ]	ARM64TargetTransformInfo	getArithmeticInstrCost	ARM64	CPU	LLVM	15,205	102	1	[]
[ "<s>", "void", "AArch64TargetELFStreamer", "::", "emitDirectiveVariantPCS", "(", "MCSymbol", "", "Symbol", ")", "{", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ".", "registerSymbol", "(", "", "Symbol", ")", ";", "cast", "<", "MCSymbolELF", ">", ...	[ "Callback", "used", "to", "implement", "the", ".variant_pcs", "directive", "." ]	[ "AArch64", "AArch64" ]	AArch64ELFStreamer18	emitDirectiveVariantPCS	AArch64	CPU	LLVM	15,206	40	1	[]
[ "<s>", "void", "add", "(", "TransformItem", "*", "TI", ")", "{", "assert", "(", "mayAdd", "(", "TI", ")", ")", ";", "if", "(", "Items", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"new item\\n\"", ")", ";", "}",...	[ "Add", "a", "string", "to", "the", "builder", "." ]	[ "TPC", "\"new item\\n\"", "\"merged to:\\n\"", "1" ]	ScalarToIRF	add	TPC	Virtual ISA	LLVM	15,207	77	1	[]
[ "<s>", "static", "bool", "c6x_pass_by_reference", "(", "cumulative_args_t", "cum_v", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", "=", "-", "1", ";", "if", "(", "...	[ "Types", "larger", "than", "64", "bit", ",", "and", "variable", "sized", "types", ",", "are", "passed", "by", "reference", ".", "The", "callee", "must", "copy", "them", ";", "see", "c6x_callee_copies", "." ]	[ "c6x", "1", "2", "1" ]	c6x2	c6x_pass_by_reference	c6x	VLIW	GCC	15,208	63	1	[]
[ "<s>", "void", "MCS51MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "MCS51", "MCS51", "0", "\"Instruction size cannot be zero\"" ]	MCS51MCCodeEmitter	encodeInstruction	MCS51	MPU	LLVM	15,209	86	1	[]
[ "<s>", "bool", "has_merge_operand_p", "(", ")", "const", "override", "{", "if", "(", "UNSPEC", "==", "UNSPEC_VSLIDEUP", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]	[ "We", "choose", "to", "return", "true", "by", "default", "since", "most", "of", "the", "intrinsics", "use", "has", "merge", "operand", "." ]	[ "riscv" ]	riscv-vector-builtins-bases	has_merge_operand_p	riscv	CPU	GCC	15,210	20	1	[]
[ "<s>", "bool", "useAA", "(", ")", "const", "override", "{", "return", "isCortexA53", "(", ")", ";", "}", "</s>" ]	[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]	[ "AArch64" ]	AArch64Subtarget (2)	useAA	AArch64	CPU	LLVM	15,211	13	1	[]
[ "<s>", "void", "SystemZMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", ...	[ "The", "instruction", "is", "lowered", "." ]	[ "SystemZ", "SystemZ", "0" ]	SystemZMCInstLower14	lower	SystemZ	CPU	LLVM	15,212	90	1	[]
[ "<s>", "static", "bool", "aarch64_evpc_sve_tbl", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "HOST_WIDE_INT", "nelt", ";", "if", "(", "!", "d", "->", "one_vector_p", "&&", "!", "d", "->", "perm", ".", "length", "(", ")", ".", "is_...	[ "Try", "to", "implement", "D", "using", "an", "SVE", "TBL", "instruction", "." ]	[ "aarch64" ]	aarch645	aarch64_evpc_sve_tbl	aarch64	CPU	GCC	15,213	95	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** ISelDAGToDAG ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "\"******** ISelDAGToDAG ******\\n\"", "\"******** Function: \"", "WebAssembly" ]	WebAssemblyISelDAGToDAG19	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	15,214	60	1	[]
[ "<s>", "bool", "MSP430FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "MSP430", "MSP430", "MSP430::POP16r" ]	MSP430FrameLowering (2)	restoreCalleeSavedRegisters	MSP430	MPU	LLVM	15,215	123	1	[]
[ "<s>", "void", "emitAssignment", "(", "MCSymbol", "", "S", ",", "const", "MCExpr", "", "Value", ")", "override", "{", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "S", ")", ";", "if", "(", "Value", "->", "getKind", "(", ")", ...	[ "Emit", "an", "assignment", "of", "Value", "to", "Symbol", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCMCTargetDesc (2)	emitAssignment	PowerPC	CPU	LLVM	15,216	101	1	[]
[ "<s>", "static", "void", "output_movsi", "(", "rtx", "operands", "[", "2", "]", ")", "{", "output_asm_insn", "(", "singlemove_string", "(", "operands", ")", ",", "operands", ")", ";", "}", "</s>" ]	[ "Output", "the", "best", "assembler", "insn", "for", "moving", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "as", "a", "fullword", "." ]	[ "m68k", "2" ]	m68k	output_movsi	m68k	MPU	GCC	15,217	22	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformCMOVCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Cmp", "=", "N", "->", "getOperand", "(", "4", ")", ";", "if", "(", "Cmp", ".", "getOpcode", "(", ...	[ "PerformCMOVCombine", "-", "Target-specific", "DAG", "combining", "for", "ARMISD", ":", ":CMOV", "." ]	[ "ARM", "ARM", "4", "ARMISD::CMPZ", "0", "0", "1", "0", "1", "ARM", "2", "ARMCC::CondCodes", "ARMCC::CondCodes", "ARM", "ARMCC::NE", "ARMISD::CMOV", "ARM", "3", "ARMCC::EQ", "ARM", "ARM", "ISD::SETNE", "ARM", "ARMISD::CMOV", "ARM", "3", "0", "0xfffffffe", "ISD:...	ARMISelLowering (2)2	PerformCMOVCombine	ARM	CPU	LLVM	15,218	422	1	[]
[ "<s>", "void", "ix86_add_new_builtins", "(", "HOST_WIDE_INT", "isa", ",", "HOST_WIDE_INT", "isa2", ")", "{", "isa", "&=", "~", "OPTION_MASK_ISA_64BIT", ";", "if", "(", "(", "isa", "&", "deferred_isa_values", ")", "==", "0", "&&", "(", "isa2", "&", "deferred_...	[ "Add", "any", "new", "builtin", "functions", "for", "a", "given", "ISA", "that", "may", "not", "have", "been", "declared", ".", "This", "saves", "a", "bit", "of", "space", "compared", "to", "adding", "all", "of", "the", "declarations", "to", "the", "tree...	[ "i386", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1" ]	i386-builtins	ix86_add_new_builtins	i386	CPU	GCC	15,219	255	1	[]
[ "<s>", "void", "ARMAsmPrinter", "::", "PrintSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "\"caller should check MO.isGlobal\"", ")", ";", "unsigned", "T...	[ "Print", "the", "MachineOperand", "as", "a", "symbol", "." ]	[ "ARM", "ARM", "\"caller should check MO.isGlobal\"", "ARMII::MO_LO16", "\":lower16:\"", "ARMII::MO_HI16", "\":upper16:\"", "ARM" ]	ARMAsmPrinter	PrintSymbolOperand	ARM	CPU	LLVM	15,220	90	1	[]
[ "<s>", "bool", "avr_mem_flash_p", "(", "rtx", "x", ")", "{", "return", "(", "MEM_P", "(", "x", ")", "&&", "!", "ADDR_SPACE_GENERIC_P", "(", "MEM_ADDR_SPACE", "(", "x", ")", ")", ")", ";", "}", "</s>" ]	[ "Return", "TRUE", "if", "X", "is", "a", "MEM", "rtx", "located", "in", "flash", "and", "FALSE", ",", "otherwise", "." ]	[ "avr" ]	avr	avr_mem_flash_p	avr	MPU	GCC	15,221	25	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2STRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2STRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "0", "ARMCC::A...	Thumb2InstrInfo14	storeRegToStackSlot	ARM	CPU	LLVM	15,222	353	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64" ]	AArch64StackTagging18	getAnalysisUsage	AArch64	CPU	LLVM	15,223	17	1	[]
[ "<s>", "rtx_insn", "", "s390_load_got", "(", "void", ")", "{", "rtx_insn", "", "insns", ";", "rtx", "got_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "12", ")", ";", "start_sequence", "(", ")", ";", "if", "(", "TARGET_CPU_ZARCH", ")", "{", "emit_move_i...	[ "Return", "insn", "sequence", "to", "load", "the", "GOT", "register", "." ]	[ "s390", "12", "1", "1", "0" ]	s3907	s390_load_got	s390	MPU	GCC	15,224	142	1	[]
[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "S...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AMDGPU", "R600", "ISD::InputArg", "16", "R600", "R600", "ISD::InputArg", "8", "AMDGPU::isShader", "0", "ISD::InputArg", "AMDGPU::isShader", "AMDGPU::R600_Reg128RegClass", "AMDGPU", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "ISD::UNINDEXED", "MVT::i32", "MVT::i32...	R600ISelLowering29	LowerFormalArguments	AMDGPU	GPU	LLVM	15,225	473	1	[]
[ "<s>", "Value", "", "HexagonTargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "BasicBlock", "*", "BB", "=", "Builder", ".", "GetInsertBlock", "(",...	[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]	[ "Hexagon", "Hexagon", "32", "64", "\"Only 32/64-bit atomic loads supported\"", "Intrinsic::ID", "32", "Intrinsic::hexagon_L2_loadw_locked", "Intrinsic::hexagon_L4_loadd_locked", "Intrinsic::getDeclaration", "\"larx\"" ]	HexagonISelLowering1	emitLoadLinked	Hexagon	DSP	LLVM	15,226	183	1	[]
[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "PowerPC", "PPC", "PPC::MTCRF", "PPC::MFOCRF", "PPC::CR0", "PPC::CR7", "\"Relocation required in an instruction that we cannot encode!\"" ]	PPCMCCodeEmitter45	getMachineOpValue	PowerPC	CPU	LLVM	15,227	114	1	[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "DominatorTree", "&", "DT", "=", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "AssumptionCache", "&", "AC", "=", "getAnalysis...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "TPC" ]	MemoryToReg	runOnFunction	TPC	Virtual ISA	LLVM	15,228	51	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TPC Hardware Loops\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TPC", "\"TPC Hardware Loops\"" ]	TPCHardwareLoops	getPassName	TPC	Virtual ISA	LLVM	15,229	11	1	[]
[ "<s>", "bool", "hasMinSize", "(", ")", "const", "{", "return", "OptMinSize", ";", "}", "</s>" ]	[ "Optimize", "this", "function", "for", "minimum", "size", "(", "-Oz", ")", "." ]	[ "ARM" ]	ARMSubtarget (2)3	hasMinSize	ARM	CPU	LLVM	15,230	10	1	[]
[ "<s>", "void", "AArch64FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machi...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::TCRETURNdi", "AArch64::TCRETURNri", "AArch64", "AArch64", "0", "1", "0", "\"Negative stack allocation size!?\"", "0", "0", "0", "AArch64::SP", "AArch64::SP", "0", "0", "AArch64::SP", "AArch64::FP", "16", "AArch64::SP",...	AArch64FrameLowering9	emitEpilogue	AArch64	CPU	LLVM	15,231	434	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vrev", "(", "struct", "expand_vec_perm_d", "", "d", ")", "{", "unsigned", "int", "i", ",", "j", ",", "diff", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "(", "", "gen", ")", "(...	[ "Recognize", "patterns", "for", "the", "VREV", "insns", "." ]	[ "arm", "0", "7", "3", "1", "0", "1", "0", "1" ]	arm7	arm_evpc_neon_vrev	arm	CPU	GCC	15,232	355	1	[]
[ "<s>", "const", "Nios2InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Nios2", "Nios2" ]	Nios2Subtarget1	getInstrInfo	Nios2	MPU	LLVM	15,233	14	1	[]
[ "<s>", "static", "short", "find_insn_regmode_weight", "(", "rtx", "insn", ",", "machine_mode", "mode", ")", "{", "short", "reg_weight", "=", "0", ";", "rtx", "x", ";", "x", "=", "PATTERN", "(", "insn", ")", ";", "reg_weight", "+=", "find_set_regmode_weight",...	[ "Get", "regmode", "weight", "for", "insn", "." ]	[ "sh", "0", "0", "1", "0", "0", "1", "0" ]	sh4	find_insn_regmode_weight	sh	CPU	GCC	15,234	165	1	[]
[ "<s>", "void", "HexagonCommonGEP", "::", "collect", "(", ")", "{", "ValueVect", "BO", ";", "getBlockTraversalOrder", "(", "Fn", "->", "begin", "(", ")", ",", "BO", ")", ";", "ValueToNodeMap", "NM", ";", "for", "(", "ValueVect", "::", "iterator", "I", "="...	[ "Analyze", "the", "given", "instruction", "MI", "and", "fill", "in", "the", "Uses", ",", "Defs", "and", "DeadDefs", "list", "based", "on", "the", "MachineOperand", "flags", "." ]	[ "Hexagon", "Hexagon", "\"Gep nodes after initial collection:\\n\"" ]	HexagonCommonGEP1	collect	Hexagon	DSP	LLVM	15,235	148	1	[]
[ "<s>", "void", "RISCVPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "add...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "RISCV", "RISCV" ]	RISCVTargetMachine41	addIRPasses	RISCV	CPU	LLVM	15,236	59	1	[]
[ "<s>", "unsigned", "AAPMachineFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "return", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "AAP...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "AAP", "AAP", "AAP::GR64RegClass" ]	AAPMachineFunctionInfo	getGlobalBaseReg	AAP	MPU	LLVM	15,237	32	1	[]
[ "<s>", "rtx", "rs6000_longcall_ref", "(", "rtx", "call_ref", ")", "{", "const", "char", "*", "call_name", ";", "tree", "node", ";", "if", "(", "GET_CODE", "(", "call_ref", ")", "!=", "SYMBOL_REF", ")", "return", "call_ref", ";", "call_name", "=", "XSTR", ...	[ "Return", "a", "reference", "suitable", "for", "calling", "a", "function", "with", "the", "longcall", "attribute", "." ]	[ "rs6000", "0" ]	rs60003	rs6000_longcall_ref	rs6000	CPU	GCC	15,238	83	1	[]
[ "<s>", "bool", "ARMSubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "if", "(", "isMClass", "(", ")", "&&", "hasMinSize", "(", ")", ")", "return", "false", ";", "return", "useMachineScheduler", "(", ")", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "ARM", "ARM" ]	ARMSubtarget14	enableMachineScheduler	ARM	CPU	LLVM	15,239	27	1	[]
[ "<s>", "bool", "VZeroUpperInserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasAVX"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86::VR256RegClass", "\"X86VZeroUpper state should be clear\"", "\"MBB #\"", "\" was Pass-through, is now Dirty-out.\\n\"" ]	X86VZeroUpper28	runOnMachineFunction	X86	CPU	LLVM	15,240	346	1	[]
[ "<s>", "unsigned", "VEMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "VE", "VE", "VE", "VE", "0", "0", "\"Unhandled expression!\"", "0" ]	VEMCCodeEmitter1	getMachineOpValue	VE	CPU	LLVM	15,241	166	1	[]
[ "<s>", "bool", "AMDGPUPrintfRuntimeBinding", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "auto", "GetDT", "=", "[", "this", "]", "(", "Function", "&", "F", ")", "->", "DominatorTree", "&", "{", "return", "this", "->", "getAnalysis", "<", "Dom...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUPrintfRuntimeBinding	runOnModule	AMDGPU	GPU	LLVM	15,242	88	1	[]
[ "<s>", "void", "IA64RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "un...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "IA64", "IA64", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "IA64::r5", "IA64::r12", "8191", "8192", "IA64::r22", "IA64::ADDIMM22", "IA64::r22", "IA64::r22", "IA64::MOVLIMM64", "IA64::r22", "IA64::ADD", "IA64::r22", "IA64::r22" ]	IA64RegisterInfo	eliminateFrameIndex	IA64	CPU	LLVM	15,243	320	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86" ]	X86AsmPrinter23	runOnMachineFunction	X86	CPU	LLVM	15,244	110	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "EVT", "VT", "=", "getValueType", "(", "DL", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "0", "1", "MVT::i1", "MVT::i8", "MVT::i32", "0", "1", "1", "MVT::i16", "MVT::i64", "2", "MVT::isVoid", "1" ]	ARMISelLowering117	isLegalAddressingMode	ARM	CPU	LLVM	15,245	253	1	[]
[ "<s>", "void", "XCoreRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "XCore", "XCore", "0", "\"Unexpected\"", "XCore", "XCore", "XCore", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", "\"\\n\"", "1", "1", "1", "0", "4", ...	XCoreRegisterInfo (2)1	eliminateFrameIndex	XCore	MPU	LLVM	15,246	451	1	[]
[ "<s>", "static", "unsigned", "int", "mips_arg_regno", "(", "const", "struct", "mips_arg_info", "*", "info", ",", "bool", "hard_float_p", ")", "{", "if", "(", "!", "info", "->", "fpr_p", "\|\|", "!", "hard_float_p", ")", "return", "GP_ARG_FIRST", "+", "info", ...	[ "INFO", "describes", "a", "register", "argument", "that", "has", "the", "normal", "format", "for", "the", "argument", "'s", "mode", ".", "Return", "the", "register", "it", "uses", ",", "assuming", "that", "FPRs", "are", "available", "if", "HARD_FLOAT_P", "."...	[ "mips", "0", "2" ]	mips	mips_arg_regno	mips	CPU	GCC	15,247	61	1	[]
[ "<s>", "void", "sh_fix_range", "(", "const", "char", "", "const_str", ")", "{", "char", "", "str", "=", "strcpy", "(", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "const_str", ")", "+", "1", ")", ",", "const_str", ")", ";", "while", "(",...	[ "Parse", "the", "-mfixed-range=", "option", "string", "." ]	[ "sh", "1", "1", "0", "\"value of -mfixed-range must have form REG1-REG2\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "\"%s-%s is an empty range\"", "1", "1", "1" ]	sh6	sh_fix_range	sh	CPU	GCC	15,248	223	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "X8...	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "X86", "X86", "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86::GR64_TCW64RegClass", "X86::GR64_TCRegClass", "X86::GR32RegClass", "X86::GR32_TCRegClass" ]	X86RegisterInfo37	getPointerRegClass	X86	CPU	LLVM	15,249	161	1	[]
[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo10	getCallPreservedMask	AArch64	CPU	LLVM	15,250	68	1	[]
[ "<s>", "SparcSubtarget", "&", "SparcSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "UseSoftMulDiv", "=", "false", ";", "IsV9", "=", "false", ";", "IsLeon", "=", "false", ";", "V8DeprecatedInsts", "...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Sparc", "Sparc", "Sparc", "\"v9\"", "\"v8\"" ]	SparcSubtarget35	initializeSubtargetDependencies	Sparc	CPU	LLVM	15,251	123	1	[]
[ "<s>", "bool", "PTXPassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", "->", "add", "(", "createPTXMFInfoExtract", "(", "getPTXTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "PM", "->", "add", "(", "createPTXFPRoundingModePass", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "PTX", "PTX", "PTX", "PTX", "PTX", "PTX" ]	PTXTargetMachine4	addPreEmitPass	PTX	GPU	LLVM	15,252	43	1	[]
[ "<s>", "PPCTargetLowering", "::", "ConstraintType", "PPCTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(",...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "PowerPC", "PPC", "PPC", "1", "0", "\"wc\"", "\"wa\"", "\"wd\"", "\"wf\"", "\"ws\"" ]	PPCISelLowering120	getConstraintType	PowerPC	CPU	LLVM	15,253	110	1	[]
[ "<s>", "static", "bool", "ix86_tieable_integer_mode_p", "(", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "HImode", ":", "case", "SImode", ":", "return", "true", ";", "case", "QImode", ":", "return", "TARGET_64BIT", "\|\|"...	[ "A", "subroutine", "of", "ix86_modes_tieable_p", ".", "Return", "true", "if", "MODE", "is", "a", "tieable", "integer", "mode", "." ]	[ "i386" ]	i3863	ix86_tieable_integer_mode_p	i386	CPU	GCC	15,254	45	1	[]
[ "<s>", "static", "bool", "aarch64_simd_vector_alignment_reachable", "(", "const_tree", "type", ",", "bool", "is_packed", ")", "{", "if", "(", "is_packed", ")", "return", "false", ";", "poly_uint64", "preferred_alignment", "=", "aarch64_vectorize_preferred_vector_alignment...	[ "Implement", "target", "hook", "TARGET_VECTORIZE_VECTOR_ALIGNMENT_REACHABLE", "." ]	[ "aarch64" ]	aarch64	aarch64_simd_vector_alignment_reachable	aarch64	CPU	GCC	15,255	60	1	[]
[ "<s>", "static", "void", "riscv_print_operand", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "int", "letter", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", ...	[ "Implement", "TARGET_PRINT_OPERAND", ".", "The", "RISCV-specific", "operand", "codes", "are", ":", "'", "h'", "Print", "the", "high-part", "relocation", "associated", "with", "OP", ",", "after", "stripping", "any", "outermost", "HIGH", ".", "'", "R'", "Print", ...	[ "riscv", "0", "\".aq\"", "\"fence iorw,ow; \"", "\"i\"", "\"invalid use of '%%%c'\"", "\"%s\"", "\"invalid use of '%%%c'\"", "0", "\"invalid use of '%%%c'\"" ]	riscv	riscv_print_operand	riscv	CPU	GCC	15,256	357	1	[]
[ "<s>", "bool", "FPS", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "FPIsUsed", "=", "false", ";", "static_assert", "(", "X86", "::", "FP6", "==", "X86", "::", "FP0", "+", "6", ",", "\"Register enums aren't sorted right!\""...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86::FP6", "X86::FP0", "6", "\"Register enums aren't sorted right!\"", "0", "6", "X86::FP0", "0", "8" ]	X86FloatingPoint	runOnMachineFunction	X86	CPU	LLVM	15,257	236	1	[]
[ "<s>", "SDValue", "getUNDEF", "(", "EVT", "VT", ")", "const", "{", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "}", "</s>" ]	[ "Return", "an", "UNDEF", "node", ".", "UNDEF", "does", "not", "have", "a", "useful", "SDLoc", "." ]	[ "VE" ]	VECustomDAG	getUNDEF	VE	CPU	LLVM	15,258	17	1	[]
[ "<s>", "void", "HexagonInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstPrinter12	printRegName	Hexagon	DSP	LLVM	15,259	22	1	[]
[ "<s>", "bool", "riscv_expand_conditional_move", "(", "rtx", "dest", ",", "rtx", "op", ",", "rtx", "cons", ",", "rtx", "alt", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ...	[ "Emit", "a", "cond", "move", ":", "If", "OP", "holds", ",", "move", "CONS", "to", "DEST", ";", "else", "move", "ALT", "to", "DEST", ".", "Return", "0", "if", "expansion", "failed", "." ]	[ "riscv", "0", "1" ]	riscv1	riscv_expand_conditional_move	riscv	CPU	GCC	15,260	209	1	[]
[ "<s>", "Value", "", "ARMTargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", ...	[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]	[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_ldaexd", "Intrinsic::arm_ldrexd", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "32", "\"val64\"", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "Intrinsic::...	ARMISelLowering (2)2	emitLoadLinked	ARM	CPU	LLVM	15,261	322	1	[]
[ "<s>", "bool", "legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "if", "(", "pic_address_needs_scratch", "(", "x", ")", ")", "return", "false", ";", "if", "(", "SPARC_SYMBOL_REF_TLS_P", "(", "x", ")", "\|\|", "(", "GET_CODE", "(", "x", ")", "==", "CON...	[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "."...	[ "sparc", "0", "0", "0" ]	sparc3	legitimate_pic_operand_p	sparc	CPU	GCC	15,262	67	1	[]
[ "<s>", "int", "bfin_register_move_cost", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "enum", "reg_class", "class1", ",", "enum", "reg_class", "class2", ")", "{", "if", "(", "optimize_size", ")", "return", "2", ";", "if", "(", "class1", "==", ...	[ "Return", "the", "cost", "of", "moving", "data", "from", "a", "register", "in", "class", "CLASS1", "to", "one", "in", "class", "CLASS2", ".", "A", "cost", "of", "2", "is", "the", "default", "." ]	[ "bfin", "2", "2", "2", "2" ]	bfin2	bfin_register_move_cost	bfin	DSP	GCC	15,263	43	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV", "11", "0", "0", "0", "0", "8", "0" ]	RISCVFrameLowering27	processFunctionBeforeFrameFinalized	RISCV	CPU	LLVM	15,264	296	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "AArch64", "AArch64", "ISD::AND", "ISD::OR", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::SIGN_EXTEND", "ISD::INTRINSIC_WO_CHAIN", "AArch64ISD::NEON_VDUPLANE", "AArch64ISD::NEON_LD2DUP", "AArch64ISD::NEON_LD3DUP", "AArch64ISD::NEON_LD4DUP", "ISD::INTRINSIC_VOID", "ISD::INT...	AArch64ISelLowering109	PerformDAGCombine	AArch64	CPU	LLVM	15,265	316	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "if", "(", "VA", ".", "getLocInfo", "(", ")", "...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "AArch64", "8", "8", "0" ]	AArch64CallLowering35	assignValueToAddress	AArch64	CPU	LLVM	15,266	126	1	[]
[ "<s>", "static", "void", "mcore_print_operand_address", "(", "FILE", "*", "stream", ",", "machine_mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "stream", ",", "\"(%s)\"", ",", ...	[ "Print", "the", "operand", "address", "in", "x", "to", "the", "stream", "." ]	[ "mcore", "\"(%s)\"", "0", "1", "\"(%s,\"", "\")\"" ]	mcore	mcore_print_operand_address	mcore	MPU	GCC	15,267	148	1	[]
[ "<s>", "bool", "aarch64_split_128bit_move_p", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "FP_REGNUM_P", "(", "REGNO", "(", "dst", ")", ")", ")", "return", "REG_P", "(", "src", ")", "&&", "!", "FP_REGNUM_P", "(", "REGNO", "(", "src", "...	[ "Return", "true", "if", "we", "should", "split", "a", "move", "from", "128-bit", "value", "SRC", "to", "128-bit", "register", "DEST", "." ]	[ "aarch64" ]	aarch641	aarch64_split_128bit_move_p	aarch64	CPU	GCC	15,268	39	1	[]
[ "<s>", "Register", "MipsTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "Regist...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "Mips", "Mips", "\"$28\"", "Mips::GP_64", "\"$28\"", "Mips::GP", "\"Invalid register name global variable\"" ]	MipsISelLowering44	getRegisterByName	Mips	CPU	LLVM	15,269	107	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64", "\"e-m:o-i64:64-i128:128-n32:64-S128\"", "\"e-m:e-i64:64-i128:128-n32:64-S128\"", "\"E-m:e-i64:64-i128:128-n32:64-S128\"" ]	AArch64TargetMachine39	AArch64TargetMachine	AArch64	CPU	LLVM	15,270	121	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "unsigned", "Bits", "=", "getBranchDisplacementBits", "(", "BranchOp", ")", ";", "assert", "(", "Bits", ">=", "3", "&&",...	[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]	[ "AArch64", "AArch64", "3", "\"max branch displacement must be enough to jump\"", "\"over conditional branch expansion\"", "4" ]	AArch64InstrInfo (2)	isBranchOffsetInRange	AArch64	CPU	LLVM	15,271	42	1	[]
[ "<s>", "static", "bool", "r10k_safe_mem_expr_p", "(", "tree", "expr", ",", "unsigned", "HOST_WIDE_INT", "offset", ")", "{", "HOST_WIDE_INT", "bitoffset", ",", "bitsize", ";", "tree", "inner", ",", "var_offset", ";", "machine_mode", "mode", ";", "int", "unsigned_...	[ "Return", "true", "if", "a", "MEM", "with", "MEM_EXPR", "EXPR", "and", "MEM_OFFSET", "OFFSET", "is", "an", "in-range", "access", "to", "an", "automatic", "variable", ",", "or", "to", "an", "object", "with", "a", "link-time-constant", "address", "." ]	[ "mips" ]	mips5	r10k_safe_mem_expr_p	mips	CPU	GCC	15,272	99	1	[]
[ "<s>", "enum", "reg_class", "xstormy16_preferred_reload_class", "(", "rtx", "x", ",", "enum", "reg_class", "class", ")", "{", "if", "(", "class", "==", "GENERAL_REGS", "&&", "GET_CODE", "(", "x", ")", "==", "MEM", ")", "return", "EIGHT_REGS", ";", "return", ...	[ "Worker", "function", "for", "TARGET_PREFERRED_RELOAD_CLASS", "and", "TARGET_PREFERRED_OUTPUT_RELOAD_CLASS", "." ]	[ "stormy16" ]	stormy163	xstormy16_preferred_reload_class	stormy16	CPU	GCC	15,273	32	1	[]
[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "D...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "R600", "ISD::InputArg", "16", "ISD::InputArg", "8", "0", "AMDGPUAS::CONSTANT_BUFFER_0", "ISD::SEXTLOAD", "36", "MVT::i32", "4" ]	R600ISelLowering65	LowerFormalArguments	R600	GPU	LLVM	15,274	255	1	[]
[ "<s>", "LLT", "getStackValueStoreType", "(", "const", "DataLayout", "&", "DL", ",", "const", "CCValAssign", "&", "VA", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "const", "override", "{", "if", "(", "Flags", ".", "isPointer", "(", ")", ")", "return", ...	[ "Return", "the", "in-memory", "size", "to", "write", "for", "the", "argument", "at", "VA", "." ]	[ "AArch64", "ISD::ArgFlagsTy" ]	AArch64CallLowering13	getStackValueStoreType	AArch64	CPU	LLVM	15,275	50	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "0", "24", "32", "32", "24", "24" ]	AArch64TargetMachine38	AArch64TargetMachine	AArch64	CPU	LLVM	15,276	311	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "", "MI", ",", "const", "MachineBasicBlock", "", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU" ]	SIInstrInfo128	isSchedulingBoundary	AMDGPU	GPU	LLVM	15,277	66	1	[]
[ "<s>", "unsigned", "MSP430RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "FrameIndexValue", "", "Value", ",", "RegScavenger", "", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "MSP430", "MSP430", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "MSP430::FPW", "MSP430::SPW", "2", "2", "1", "MSP430::ADD16ri", "MSP430::MOV16rr", "0", "0", "0", "0", "MSP430::SUB16ri", "MSP430::ADD16ri", "0", "1", "0" ]	MSP430RegisterInfo3	eliminateFrameIndex	MSP430	MPU	LLVM	15,278	375	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "SICacheControl", ">", "SICacheControl", "::", "create", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU", "SI", "AMDGPU", "SI", "SI" ]	SIMemoryLegalizer27	create	AMDGPU	GPU	LLVM	15,279	77	1	[]
[ "<s>", "void", "ix86_expand_floorceil", "(", "rtx", "operand0", ",", "rtx", "operand1", ",", "bool", "do_floor", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "xa", ",", "xi", ",", "TWO52", ",", "tmp", ",", "one", ...	[ "Expand", "SSE2", "sequence", "for", "computing", "floor", "or", "ceil", "from", "OPERAND1", "storing", "into", "OPERAND0", "." ]	[ "i386", "0", "0", "0", "1" ]	i3864	ix86_expand_floorceil	i386	CPU	GCC	15,280	235	1	[]
[ "<s>", "unsigned", "HexagonMCCodeEmitter", "::", "getMachineOpValue", "(", "MCInst", "const", "&", "MI", ",", "MCOperand", "const", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const"...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Hexagon", "Hexagon", "0U", "0", "0U", "\"Operand not found\"", "Hexagon", "Hexagon", "0", "0", "Hexagon::NoRegister", "Hexagon::NoRegister", "Hexagon", "1", "1", "\"Couldn't find producer\"", "Hexagon", "Hexagon::NoRegister", "Hexagon::NoRegister", "Hexagon", "Hexagon", "H...	HexagonMCCodeEmitter14	getMachineOpValue	Hexagon	DSP	LLVM	15,281	503	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "inlineStackProbe", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "PrologMBB", ")", "const", "{", "const", "StringRef", "ChkStkStubSymbol", "=", "\"__chkstk_stub\"", ";", "MachineInstr", "*", "ChkStkStub", ...	[ "Replace", "a", "StackProbe", "inline-stub", "with", "the", "actual", "probe", "code", "inline", "." ]	[ "X86", "X86", "\"__chkstk_stub\"", "0", "0", "\"Not expecting bundled instructions here\"", "\"MBBI expected after __chkstk_stub.\"" ]	X86FrameLowering112	inlineStackProbe	X86	CPU	LLVM	15,282	162	1	[]
[ "<s>", "static", "unsigned", "long", "rs6000_arg_size", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "long", "size", ";", "if", "(", "mode", "!=", "BLKmode", ")", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "else",...	[ "Compute", "the", "size", "(", "in", "words", ")", "of", "a", "function", "argument", "." ]	[ "powerpcspe", "3", "2", "7", "3" ]	powerpcspe	rs6000_arg_size	powerpcspe	CPU	GCC	15,283	61	1	[]
[ "<s>", "uint32_t", "AArch64MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "AArch64", "AArch64", "\"Unexpected ADR target type!\"", "AArch64::BL", "AArch64::fixup_aarch64_pcrel_call26", "AArch64::fixup_aarch64_pcrel_branch26", "0", "0" ]	AArch64MCCodeEmitter (2)	getBranchTargetOpValue	AArch64	CPU	LLVM	15,284	125	1	[]
[ "<s>", "void", "AArch64TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", "...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "AArch64", "AArch64", "\"Don't know how to custom expand this\"", "ISD::FP_TO_UINT", "ISD::FP_TO_SINT", "0", "MVT::i128", "\"unexpected illegal conversion\"" ]	AArch64ISelLowering23	ReplaceNodeResults	AArch64	CPU	LLVM	15,285	68	1	[]
[ "<s>", "bool", "Inserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "in...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips::LW", "Mips::GP", "0", "Mips::JALR", "Mips::LW", "Mips::GP", "0" ]	MipsEmitGPRestore1	runOnMachineFunction	Mips	CPU	LLVM	15,286	262	1	[]
[ "<s>", "bool", "ARMPreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TD", "=", "&", "Fn", ".", "getDataLayout", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "Fn...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM" ]	ARMLoadStoreOptimizer (2)1	runOnMachineFunction	ARM	CPU	LLVM	15,287	91	1	[]
[ "<s>", "SDNode", "", "SITargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", ...	[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::INSERT_SUBREG", "AMDGPU::REG_SEQUENCE" ]	SIISelLowering143	PostISelFolding	AMDGPU	GPU	LLVM	15,288	96	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindInfo", "(", "Fixup", "...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AArch64", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	AArch64AsmBackend27	applyFixup	AArch64	CPU	LLVM	15,289	118	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "X86SSELevel", "(", "No...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "8", "128", "X86", "X86", "X86", "X86", "\"Subtarget features: SSELevel \"", "X86", "\", 3DNowLevel \"", "X86", "\", 64bit \"", "X86", "\"\\n\"", "X86", "\"64-bit code requested on a subtarget that doesn't support it!\"", "5"...	X86Subtarget36	X86Subtarget	X86	CPU	LLVM	15,290	431	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "getInsertSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPair", "&", "BaseReg", ",", "RegSubRegPairAndIdx", "&", "InsertedReg", ")", "const", "{", "assert", "(", "DefId...	[ "Target-dependent", "implementation", "of", "getInsertSubregInputs", "." ]	[ "ARM", "ARM", "\"Invalid definition index\"", "\"Invalid kind of instruction\"", "ARM::VSETLNi32", "1", "2", "3", "0", "ARM::ssub_0", "ARM::ssub_1", "\"Target dependent opcode missing\"" ]	ARMBaseInstrInfo1	getInsertSubregLikeInputs	ARM	CPU	LLVM	15,291	182	1	[]
[ "<s>", "MachineInstrBuilder", "emitInst", "(", "unsigned", "Opc", ",", "unsigned", "DstReg", ")", "{", "return", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", ...	[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]	[ "Mips" ]	MipsFastISel	emitInst	Mips	CPU	LLVM	15,292	35	1	[]
[ "<s>", "void", "AVRAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "AVRMCInstLower", "MCInstLowering", "(", "OutContext", ",", "", "this", ")", ";", "MCInst", "I", ";", "MCInstLowering", ".", "lowerInstruction", "(", "...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "AVR", "AVR", "AVR" ]	AVRAsmPrinter	emitInstruction	AVR	MPU	LLVM	15,293	42	1	[]
[ "<s>", "static", "rtx", "spu_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "op0", ",", "op1", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", ...	[ "When", "the", "address", "is", "reg", "+", "const_int", ",", "force", "the", "const_int", "into", "a", "register", "." ]	[ "spu", "0", "1", "128", "128" ]	spu	spu_legitimize_address	spu	MPU	GCC	15,294	153	1	[]
[ "<s>", "static", "machine_mode", "rs6000_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", ",", "int", ")", "{", "PROMOTE_MODE", "(", "mode", ",",...	[ "On", "rs6000", ",", "function", "arguments", "are", "promoted", ",", "as", "are", "function", "return", "values", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_promote_function_mode	powerpcspe	CPU	GCC	15,295	35	1	[]
[ "<s>", "static", "void", "rs6000_split_logical_inner", "(", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ",", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "bool", "complement_final_p", ",", "bool", "complement_op1_p", ",", "bool", "com...	[ "Helper", "function", "for", "rs6000_split_logical", "to", "emit", "a", "logical", "instruction", "after", "spliting", "the", "operation", "to", "single", "GPR", "registers", ".", "DEST", "is", "the", "destination", "register", ".", "OP1", "and", "OP2", "are", ...	[ "rs6000", "0", "0" ]	rs6000	rs6000_split_logical_inner	rs6000	CPU	GCC	15,296	316	1	[]
[ "<s>", "static", "bool", "tilepro_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "<", "TILEPRO_NUM_RETURN_REGS", ";", "}", "</s>" ]	[ "Implement", "FUNCTION_VALUE_REGNO_P", "." ]	[ "tilepro" ]	tilepro	tilepro_function_value_regno_p	tilepro	VLIW	GCC	15,297	16	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "requiresUniformRegister", "(", "MachineFunction", "&", "MF", ",", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "CallInst", "", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")...	[ "Allows", "target", "to", "decide", "about", "the", "register", "class", "of", "the", "specific", "value", "that", "is", "live", "outside", "the", "defining", "block", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "16" ]	SIISelLowering10	requiresUniformRegister	AMDGPU	GPU	LLVM	15,298	167	1	[]
[ "<s>", "static", "machine_mode", "rs6000_abi_word_mode", "(", "void", ")", "{", "return", "TARGET_32BIT", "?", "SImode", ":", "DImode", ";", "}", "</s>" ]	[ "The", "mode", "the", "ABI", "uses", "for", "a", "word", ".", "This", "is", "not", "the", "same", "as", "word_mode", "for", "-m32", "-mpowerpc64", ".", "This", "is", "used", "to", "implement", "various", "target", "hooks", "." ]	[ "rs6000" ]	rs60004	rs6000_abi_word_mode	rs6000	CPU	GCC	15,299	15	1	[]

[ "<s>", "bool", "haveRoundOpsF64", "(", ")", "const", "{", "return", "CIInsts", ";", "}", "</s>" ]

[ "Have", "v_trunc_f64", ",", "v_ceil_f64", ",", "v_rndne_f64", "." ]

[ "AMDGPU" ]

AMDGPUSubtarget107

haveRoundOpsF64

AMDGPU

GPU

LLVM

15,200

10

1

[]

[ "<s>", "void", "MachineModulePass", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addPreserved", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "(", "\"scalar-evolution\"", ")", ";", "AU"...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Patmos", "\"scalar-evolution\"", "\"iv-users\"", "\"memdep\"", "\"live-values\"", "\"domtree\"", "\"domfrontier\"", "\"loops\"", "\"lda\"" ]

MachineModulePass

getAnalysisUsage

Patmos

VLIW

LLVM

15,201

84

1

[]

[ "<s>", "virtual", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "WDC65816Targ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "WDC65816", "128", "WDC" ]

WDC65816AsmPrinter

EmitInstruction

WDC65816

MPU

LLVM

15,202

49

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "2", "0" ]

AArch64CleanupLocalDynamicTLSPass1

runOnMachineFunction

AArch64

CPU

LLVM

15,203

77

1

[]

[ "<s>", "SDValue", "VideocoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Sma...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Videocore", "Videocore", "ISD::OutputArg", "16", "VC", "0", "\"Can only return in registers!\"", "\"Unknown loc info!\"", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "1", "VCISD::RET_FLAG", "MVT::Other", "VCISD::RET_FLAG", "MVT::Other" ]

VideocoreISelLowering

LowerReturn

Videocore

DSP

LLVM

15,204

324

1

[]

[ "<s>", "unsigned", "ARM64TTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Opd1Info", ",", "OperandValueKind", "Opd2Info", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">"...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "ARM64", "ARM64TTI::getArithmeticInstrCost", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "1" ]

ARM64TargetTransformInfo

getArithmeticInstrCost

ARM64

CPU

LLVM

15,205

102

1

[]

[ "<s>", "void", "AArch64TargetELFStreamer", "::", "emitDirectiveVariantPCS", "(", "MCSymbol", "*", "Symbol", ")", "{", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ".", "registerSymbol", "(", "*", "Symbol", ")", ";", "cast", "<", "MCSymbolELF", ">", ...

[ "Callback", "used", "to", "implement", "the", ".variant_pcs", "directive", "." ]

[ "AArch64", "AArch64" ]

AArch64ELFStreamer18

emitDirectiveVariantPCS

AArch64

CPU

LLVM

15,206

40

1

[]

[ "<s>", "void", "add", "(", "TransformItem", "*", "TI", ")", "{", "assert", "(", "mayAdd", "(", "TI", ")", ")", ";", "if", "(", "Items", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"new item\\n\"", ")", ";", "}",...

[ "Add", "a", "string", "to", "the", "builder", "." ]

[ "TPC", "\"new item\\n\"", "\"merged to:\\n\"", "1" ]

ScalarToIRF

add

TPC

Virtual ISA

LLVM

15,207

77

1

[]

[ "<s>", "static", "bool", "c6x_pass_by_reference", "(", "cumulative_args_t", "cum_v", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", "=", "-", "1", ";", "if", "(", "...

[ "Types", "larger", "than", "64", "bit", ",", "and", "variable", "sized", "types", ",", "are", "passed", "by", "reference", ".", "The", "callee", "must", "copy", "them", ";", "see", "c6x_callee_copies", "." ]

[ "c6x", "1", "2", "1" ]

c6x2

c6x_pass_by_reference

c6x

VLIW

GCC

15,208

63

1

[]

[ "<s>", "void", "MCS51MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "MCS51", "MCS51", "0", "\"Instruction size cannot be zero\"" ]

MCS51MCCodeEmitter

encodeInstruction

MCS51

MPU

LLVM

15,209

86

1

[]

[ "<s>", "bool", "has_merge_operand_p", "(", ")", "const", "override", "{", "if", "(", "UNSPEC", "==", "UNSPEC_VSLIDEUP", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]

[ "We", "choose", "to", "return", "true", "by", "default", "since", "most", "of", "the", "intrinsics", "use", "has", "merge", "operand", "." ]

[ "riscv" ]

riscv-vector-builtins-bases

has_merge_operand_p

riscv

CPU

GCC

15,210

20

1

[]

[ "<s>", "bool", "useAA", "(", ")", "const", "override", "{", "return", "isCortexA53", "(", ")", ";", "}", "</s>" ]

[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]

[ "AArch64" ]

AArch64Subtarget (2)

useAA

AArch64

CPU

LLVM

15,211

13

1

[]

[ "<s>", "void", "SystemZMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", ...

[ "The", "instruction", "is", "lowered", "." ]

[ "SystemZ", "SystemZ", "0" ]

SystemZMCInstLower14

lower

SystemZ

CPU

LLVM

15,212

90

1

[]

[ "<s>", "static", "bool", "aarch64_evpc_sve_tbl", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "HOST_WIDE_INT", "nelt", ";", "if", "(", "!", "d", "->", "one_vector_p", "&&", "!", "d", "->", "perm", ".", "length", "(", ")", ".", "is_...

[ "Try", "to", "implement", "D", "using", "an", "SVE", "TBL", "instruction", "." ]

[ "aarch64" ]

aarch645

aarch64_evpc_sve_tbl

aarch64

CPU

GCC

15,213

95

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** ISelDAGToDAG **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "\"********** ISelDAGToDAG **********\\n\"", "\"********** Function: \"", "WebAssembly" ]

WebAssemblyISelDAGToDAG19

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

15,214

60

1

[]

[ "<s>", "bool", "MSP430FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "MSP430", "MSP430", "MSP430::POP16r" ]

MSP430FrameLowering (2)

restoreCalleeSavedRegisters

MSP430

MPU

LLVM

15,215

123

1

[]

[ "<s>", "void", "emitAssignment", "(", "MCSymbol", "*", "S", ",", "const", "MCExpr", "*", "Value", ")", "override", "{", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "S", ")", ";", "if", "(", "Value", "->", "getKind", "(", ")", ...

[ "Emit", "an", "assignment", "of", "Value", "to", "Symbol", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCMCTargetDesc (2)

emitAssignment

PowerPC

CPU

LLVM

15,216

101

1

[]

[ "<s>", "static", "void", "output_movsi", "(", "rtx", "operands", "[", "2", "]", ")", "{", "output_asm_insn", "(", "singlemove_string", "(", "operands", ")", ",", "operands", ")", ";", "}", "</s>" ]

[ "Output", "the", "best", "assembler", "insn", "for", "moving", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "as", "a", "fullword", "." ]

[ "m68k", "2" ]

m68k

output_movsi

m68k

MPU

GCC

15,217

22

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformCMOVCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Cmp", "=", "N", "->", "getOperand", "(", "4", ")", ";", "if", "(", "Cmp", ".", "getOpcode", "(", ...

[ "PerformCMOVCombine", "-", "Target-specific", "DAG", "combining", "for", "ARMISD", ":", ":CMOV", "." ]

[ "ARM", "ARM", "4", "ARMISD::CMPZ", "0", "0", "1", "0", "1", "ARM", "2", "ARMCC::CondCodes", "ARMCC::CondCodes", "ARM", "ARMCC::NE", "ARMISD::CMOV", "ARM", "3", "ARMCC::EQ", "ARM", "ARM", "ISD::SETNE", "ARM", "ARMISD::CMOV", "ARM", "3", "0", "0xfffffffe", "ISD:...

ARMISelLowering (2)2

PerformCMOVCombine

ARM

CPU

LLVM

15,218

422

1

[]

[ "<s>", "void", "ix86_add_new_builtins", "(", "HOST_WIDE_INT", "isa", ",", "HOST_WIDE_INT", "isa2", ")", "{", "isa", "&=", "~", "OPTION_MASK_ISA_64BIT", ";", "if", "(", "(", "isa", "&", "deferred_isa_values", ")", "==", "0", "&&", "(", "isa2", "&", "deferred_...

[ "Add", "any", "new", "builtin", "functions", "for", "a", "given", "ISA", "that", "may", "not", "have", "been", "declared", ".", "This", "saves", "a", "bit", "of", "space", "compared", "to", "adding", "all", "of", "the", "declarations", "to", "the", "tree...

[ "i386", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1" ]

i386-builtins

ix86_add_new_builtins

i386

CPU

GCC

15,219

255

1

[]

[ "<s>", "void", "ARMAsmPrinter", "::", "PrintSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "\"caller should check MO.isGlobal\"", ")", ";", "unsigned", "T...

[ "Print", "the", "MachineOperand", "as", "a", "symbol", "." ]

[ "ARM", "ARM", "\"caller should check MO.isGlobal\"", "ARMII::MO_LO16", "\":lower16:\"", "ARMII::MO_HI16", "\":upper16:\"", "ARM" ]

ARMAsmPrinter

PrintSymbolOperand

ARM

CPU

LLVM

15,220

90

1

[]

[ "<s>", "bool", "avr_mem_flash_p", "(", "rtx", "x", ")", "{", "return", "(", "MEM_P", "(", "x", ")", "&&", "!", "ADDR_SPACE_GENERIC_P", "(", "MEM_ADDR_SPACE", "(", "x", ")", ")", ")", ";", "}", "</s>" ]

[ "Return", "TRUE", "if", "X", "is", "a", "MEM", "rtx", "located", "in", "flash", "and", "FALSE", ",", "otherwise", "." ]

[ "avr" ]

avr

avr_mem_flash_p

avr

MPU

GCC

15,221

25

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2STRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2STRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "0", "ARMCC::A...

Thumb2InstrInfo14

storeRegToStackSlot

ARM

CPU

LLVM

15,222

353

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64" ]

AArch64StackTagging18

getAnalysisUsage

AArch64

CPU

LLVM

15,223

17

1

[]

[ "<s>", "rtx_insn", "*", "s390_load_got", "(", "void", ")", "{", "rtx_insn", "*", "insns", ";", "rtx", "got_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "12", ")", ";", "start_sequence", "(", ")", ";", "if", "(", "TARGET_CPU_ZARCH", ")", "{", "emit_move_i...

[ "Return", "insn", "sequence", "to", "load", "the", "GOT", "register", "." ]

[ "s390", "12", "1", "1", "0" ]

s3907

s390_load_got

s390

MPU

GCC

15,224

142

1

[]

[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "S...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AMDGPU", "R600", "ISD::InputArg", "16", "R600", "R600", "ISD::InputArg", "8", "AMDGPU::isShader", "0", "ISD::InputArg", "AMDGPU::isShader", "AMDGPU::R600_Reg128RegClass", "AMDGPU", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "ISD::UNINDEXED", "MVT::i32", "MVT::i32...

R600ISelLowering29

LowerFormalArguments

AMDGPU

GPU

LLVM

15,225

473

1

[]

[ "<s>", "Value", "*", "HexagonTargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "BasicBlock", "*", "BB", "=", "Builder", ".", "GetInsertBlock", "(",...

[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]

[ "Hexagon", "Hexagon", "32", "64", "\"Only 32/64-bit atomic loads supported\"", "Intrinsic::ID", "32", "Intrinsic::hexagon_L2_loadw_locked", "Intrinsic::hexagon_L4_loadd_locked", "Intrinsic::getDeclaration", "\"larx\"" ]

HexagonISelLowering1

emitLoadLinked

Hexagon

DSP

LLVM

15,226

183

1

[]

[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "PowerPC", "PPC", "PPC::MTCRF", "PPC::MFOCRF", "PPC::CR0", "PPC::CR7", "\"Relocation required in an instruction that we cannot encode!\"" ]

PPCMCCodeEmitter45

getMachineOpValue

PowerPC

CPU

LLVM

15,227

114

1

[]

[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "DominatorTree", "&", "DT", "=", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "AssumptionCache", "&", "AC", "=", "getAnalysis...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "TPC" ]

MemoryToReg

runOnFunction

TPC

Virtual ISA

LLVM

15,228

51

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TPC Hardware Loops\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TPC", "\"TPC Hardware Loops\"" ]

TPCHardwareLoops

getPassName

TPC

Virtual ISA

LLVM

15,229

11

1

[]

[ "<s>", "bool", "hasMinSize", "(", ")", "const", "{", "return", "OptMinSize", ";", "}", "</s>" ]

[ "Optimize", "this", "function", "for", "minimum", "size", "(", "-Oz", ")", "." ]

[ "ARM" ]

ARMSubtarget (2)3

hasMinSize

ARM

CPU

LLVM

15,230

10

1

[]

[ "<s>", "void", "AArch64FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machi...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::TCRETURNdi", "AArch64::TCRETURNri", "AArch64", "AArch64", "0", "1", "0", "\"Negative stack allocation size!?\"", "0", "0", "0", "AArch64::SP", "AArch64::SP", "0", "0", "AArch64::SP", "AArch64::FP", "16", "AArch64::SP",...

AArch64FrameLowering9

emitEpilogue

AArch64

CPU

LLVM

15,231

434

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vrev", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "j", ",", "diff", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "(", "*", "gen", ")", "(...

[ "Recognize", "patterns", "for", "the", "VREV", "insns", "." ]

[ "arm", "0", "7", "3", "1", "0", "1", "0", "1" ]

arm7

arm_evpc_neon_vrev

arm

CPU

GCC

15,232

355

1

[]

[ "<s>", "const", "Nios2InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Nios2", "Nios2" ]

Nios2Subtarget1

getInstrInfo

Nios2

MPU

LLVM

15,233

14

1

[]

[ "<s>", "static", "short", "find_insn_regmode_weight", "(", "rtx", "insn", ",", "machine_mode", "mode", ")", "{", "short", "reg_weight", "=", "0", ";", "rtx", "x", ";", "x", "=", "PATTERN", "(", "insn", ")", ";", "reg_weight", "+=", "find_set_regmode_weight",...

[ "Get", "regmode", "weight", "for", "insn", "." ]

[ "sh", "0", "0", "1", "0", "0", "1", "0" ]

sh4

find_insn_regmode_weight

sh

CPU

GCC

15,234

165

1

[]

[ "<s>", "void", "HexagonCommonGEP", "::", "collect", "(", ")", "{", "ValueVect", "BO", ";", "getBlockTraversalOrder", "(", "Fn", "->", "begin", "(", ")", ",", "BO", ")", ";", "ValueToNodeMap", "NM", ";", "for", "(", "ValueVect", "::", "iterator", "I", "="...

[ "Analyze", "the", "given", "instruction", "MI", "and", "fill", "in", "the", "Uses", ",", "Defs", "and", "DeadDefs", "list", "based", "on", "the", "MachineOperand", "flags", "." ]

[ "Hexagon", "Hexagon", "\"Gep nodes after initial collection:\\n\"" ]

HexagonCommonGEP1

collect

Hexagon

DSP

LLVM

15,235

148

1

[]

[ "<s>", "void", "RISCVPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "add...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "RISCV", "RISCV" ]

RISCVTargetMachine41

addIRPasses

RISCV

CPU

LLVM

15,236

59

1

[]

[ "<s>", "unsigned", "AAPMachineFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "return", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "AAP...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "AAP", "AAP", "AAP::GR64RegClass" ]

AAPMachineFunctionInfo

getGlobalBaseReg

AAP

MPU

LLVM

15,237

32

1

[]

[ "<s>", "rtx", "rs6000_longcall_ref", "(", "rtx", "call_ref", ")", "{", "const", "char", "*", "call_name", ";", "tree", "node", ";", "if", "(", "GET_CODE", "(", "call_ref", ")", "!=", "SYMBOL_REF", ")", "return", "call_ref", ";", "call_name", "=", "XSTR", ...

[ "Return", "a", "reference", "suitable", "for", "calling", "a", "function", "with", "the", "longcall", "attribute", "." ]

[ "rs6000", "0" ]

rs60003

rs6000_longcall_ref

rs6000

CPU

GCC

15,238

83

1

[]

[ "<s>", "bool", "ARMSubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "if", "(", "isMClass", "(", ")", "&&", "hasMinSize", "(", ")", ")", "return", "false", ";", "return", "useMachineScheduler", "(", ")", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "ARM", "ARM" ]

ARMSubtarget14

enableMachineScheduler

ARM

CPU

LLVM

15,239

27

1

[]

[ "<s>", "bool", "VZeroUpperInserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasAVX"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86::VR256RegClass", "\"X86VZeroUpper state should be clear\"", "\"MBB #\"", "\" was Pass-through, is now Dirty-out.\\n\"" ]

X86VZeroUpper28

runOnMachineFunction

X86

CPU

LLVM

15,240

346

1

[]

[ "<s>", "unsigned", "VEMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "VE", "VE", "VE", "VE", "0", "0", "\"Unhandled expression!\"", "0" ]

VEMCCodeEmitter1

getMachineOpValue

VE

CPU

LLVM

15,241

166

1

[]

[ "<s>", "bool", "AMDGPUPrintfRuntimeBinding", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "auto", "GetDT", "=", "[", "this", "]", "(", "Function", "&", "F", ")", "->", "DominatorTree", "&", "{", "return", "this", "->", "getAnalysis", "<", "Dom...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUPrintfRuntimeBinding

runOnModule

AMDGPU

GPU

LLVM

15,242

88

1

[]

[ "<s>", "void", "IA64RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "un...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "IA64", "IA64", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "IA64::r5", "IA64::r12", "8191", "8192", "IA64::r22", "IA64::ADDIMM22", "IA64::r22", "IA64::r22", "IA64::MOVLIMM64", "IA64::r22", "IA64::ADD", "IA64::r22", "IA64::r22" ]

IA64RegisterInfo

eliminateFrameIndex

IA64

CPU

LLVM

15,243

320

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86" ]

X86AsmPrinter23

runOnMachineFunction

X86

CPU

LLVM

15,244

110

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "EVT", "VT", "=", "getValueType", "(", "DL", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "0", "1", "MVT::i1", "MVT::i8", "MVT::i32", "0", "1", "1", "MVT::i16", "MVT::i64", "2", "MVT::isVoid", "1" ]

ARMISelLowering117

isLegalAddressingMode

ARM

CPU

LLVM

15,245

253

1

[]

[ "<s>", "void", "XCoreRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "XCore", "XCore", "0", "\"Unexpected\"", "XCore", "XCore", "XCore", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", "\"\\n\"", "1", "1", "1", "0", "4", ...

XCoreRegisterInfo (2)1

eliminateFrameIndex

XCore

MPU

LLVM

15,246

451

1

[]

[ "<s>", "static", "unsigned", "int", "mips_arg_regno", "(", "const", "struct", "mips_arg_info", "*", "info", ",", "bool", "hard_float_p", ")", "{", "if", "(", "!", "info", "->", "fpr_p", "||", "!", "hard_float_p", ")", "return", "GP_ARG_FIRST", "+", "info", ...

[ "INFO", "describes", "a", "register", "argument", "that", "has", "the", "normal", "format", "for", "the", "argument", "'s", "mode", ".", "Return", "the", "register", "it", "uses", ",", "assuming", "that", "FPRs", "are", "available", "if", "HARD_FLOAT_P", "."...

[ "mips", "0", "2" ]

mips

mips_arg_regno

mips

CPU

GCC

15,247

61

1

[]

[ "<s>", "void", "sh_fix_range", "(", "const", "char", "*", "const_str", ")", "{", "char", "*", "str", "=", "strcpy", "(", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "const_str", ")", "+", "1", ")", ",", "const_str", ")", ";", "while", "(",...

[ "Parse", "the", "-mfixed-range=", "option", "string", "." ]

[ "sh", "1", "1", "0", "\"value of -mfixed-range must have form REG1-REG2\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "\"%s-%s is an empty range\"", "1", "1", "1" ]

sh6

sh_fix_range

sh

CPU

GCC

15,248

223

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "X8...

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "X86", "X86", "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86::GR64_TCW64RegClass", "X86::GR64_TCRegClass", "X86::GR32RegClass", "X86::GR32_TCRegClass" ]

X86RegisterInfo37

getPointerRegClass

X86

CPU

LLVM

15,249

161

1

[]

[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo10

getCallPreservedMask

AArch64

CPU

LLVM

15,250

68

1

[]

[ "<s>", "SparcSubtarget", "&", "SparcSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "UseSoftMulDiv", "=", "false", ";", "IsV9", "=", "false", ";", "IsLeon", "=", "false", ";", "V8DeprecatedInsts", "...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Sparc", "Sparc", "Sparc", "\"v9\"", "\"v8\"" ]

SparcSubtarget35

initializeSubtargetDependencies

Sparc

CPU

LLVM

15,251

123

1

[]

[ "<s>", "bool", "PTXPassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", "->", "add", "(", "createPTXMFInfoExtract", "(", "getPTXTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "PM", "->", "add", "(", "createPTXFPRoundingModePass", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "PTX", "PTX", "PTX", "PTX", "PTX", "PTX" ]

PTXTargetMachine4

addPreEmitPass

PTX

GPU

LLVM

15,252

43

1

[]

[ "<s>", "PPCTargetLowering", "::", "ConstraintType", "PPCTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(",...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "PowerPC", "PPC", "PPC", "1", "0", "\"wc\"", "\"wa\"", "\"wd\"", "\"wf\"", "\"ws\"" ]

PPCISelLowering120

getConstraintType

PowerPC

CPU

LLVM

15,253

110

1

[]

[ "<s>", "static", "bool", "ix86_tieable_integer_mode_p", "(", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "HImode", ":", "case", "SImode", ":", "return", "true", ";", "case", "QImode", ":", "return", "TARGET_64BIT", "||"...

[ "A", "subroutine", "of", "ix86_modes_tieable_p", ".", "Return", "true", "if", "MODE", "is", "a", "tieable", "integer", "mode", "." ]

[ "i386" ]

i3863

ix86_tieable_integer_mode_p

i386

CPU

GCC

15,254

45

1

[]

[ "<s>", "static", "bool", "aarch64_simd_vector_alignment_reachable", "(", "const_tree", "type", ",", "bool", "is_packed", ")", "{", "if", "(", "is_packed", ")", "return", "false", ";", "poly_uint64", "preferred_alignment", "=", "aarch64_vectorize_preferred_vector_alignment...

[ "Implement", "target", "hook", "TARGET_VECTORIZE_VECTOR_ALIGNMENT_REACHABLE", "." ]

[ "aarch64" ]

aarch64

aarch64_simd_vector_alignment_reachable

aarch64

CPU

GCC

15,255

60

1

[]

[ "<s>", "static", "void", "riscv_print_operand", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "int", "letter", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", ...

[ "Implement", "TARGET_PRINT_OPERAND", ".", "The", "RISCV-specific", "operand", "codes", "are", ":", "'", "h'", "Print", "the", "high-part", "relocation", "associated", "with", "OP", ",", "after", "stripping", "any", "outermost", "HIGH", ".", "'", "R'", "Print", ...

[ "riscv", "0", "\".aq\"", "\"fence iorw,ow; \"", "\"i\"", "\"invalid use of '%%%c'\"", "\"%s\"", "\"invalid use of '%%%c'\"", "0", "\"invalid use of '%%%c'\"" ]

riscv

riscv_print_operand

riscv

CPU

GCC

15,256

357

1

[]

[ "<s>", "bool", "FPS", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "FPIsUsed", "=", "false", ";", "static_assert", "(", "X86", "::", "FP6", "==", "X86", "::", "FP0", "+", "6", ",", "\"Register enums aren't sorted right!\""...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86::FP6", "X86::FP0", "6", "\"Register enums aren't sorted right!\"", "0", "6", "X86::FP0", "0", "8" ]

X86FloatingPoint

runOnMachineFunction

X86

CPU

LLVM

15,257

236

1

[]

[ "<s>", "SDValue", "getUNDEF", "(", "EVT", "VT", ")", "const", "{", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "}", "</s>" ]

[ "Return", "an", "UNDEF", "node", ".", "UNDEF", "does", "not", "have", "a", "useful", "SDLoc", "." ]

[ "VE" ]

VECustomDAG

getUNDEF

VE

CPU

LLVM

15,258

17

1

[]

[ "<s>", "void", "HexagonInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstPrinter12

printRegName

Hexagon

DSP

LLVM

15,259

22

1

[]

[ "<s>", "bool", "riscv_expand_conditional_move", "(", "rtx", "dest", ",", "rtx", "op", ",", "rtx", "cons", ",", "rtx", "alt", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ...

[ "Emit", "a", "cond", "move", ":", "If", "OP", "holds", ",", "move", "CONS", "to", "DEST", ";", "else", "move", "ALT", "to", "DEST", ".", "Return", "0", "if", "expansion", "failed", "." ]

[ "riscv", "0", "1" ]

riscv1

riscv_expand_conditional_move

riscv

CPU

GCC

15,260

209

1

[]

[ "<s>", "Value", "*", "ARMTargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", ...

[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]

[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_ldaexd", "Intrinsic::arm_ldrexd", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "32", "\"val64\"", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "Intrinsic::...

ARMISelLowering (2)2

emitLoadLinked

ARM

CPU

LLVM

15,261

322

1

[]

[ "<s>", "bool", "legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "if", "(", "pic_address_needs_scratch", "(", "x", ")", ")", "return", "false", ";", "if", "(", "SPARC_SYMBOL_REF_TLS_P", "(", "x", ")", "||", "(", "GET_CODE", "(", "x", ")", "==", "CON...

[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "."...

[ "sparc", "0", "0", "0" ]

sparc3

legitimate_pic_operand_p

sparc

CPU

GCC

15,262

67

1

[]

[ "<s>", "int", "bfin_register_move_cost", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "enum", "reg_class", "class1", ",", "enum", "reg_class", "class2", ")", "{", "if", "(", "optimize_size", ")", "return", "2", ";", "if", "(", "class1", "==", ...

[ "Return", "the", "cost", "of", "moving", "data", "from", "a", "register", "in", "class", "CLASS1", "to", "one", "in", "class", "CLASS2", ".", "A", "cost", "of", "2", "is", "the", "default", "." ]

[ "bfin", "2", "2", "2", "2" ]

bfin2

bfin_register_move_cost

bfin

DSP

GCC

15,263

43

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV", "11", "0", "0", "0", "0", "8", "0" ]

RISCVFrameLowering27

processFunctionBeforeFrameFinalized

RISCV

CPU

LLVM

15,264

296

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "AArch64", "AArch64", "ISD::AND", "ISD::OR", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::SIGN_EXTEND", "ISD::INTRINSIC_WO_CHAIN", "AArch64ISD::NEON_VDUPLANE", "AArch64ISD::NEON_LD2DUP", "AArch64ISD::NEON_LD3DUP", "AArch64ISD::NEON_LD4DUP", "ISD::INTRINSIC_VOID", "ISD::INT...

AArch64ISelLowering109

PerformDAGCombine

AArch64

CPU

LLVM

15,265

316

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "if", "(", "VA", ".", "getLocInfo", "(", ")", "...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "AArch64", "8", "8", "0" ]

AArch64CallLowering35

assignValueToAddress

AArch64

CPU

LLVM

15,266

126

1

[]

[ "<s>", "static", "void", "mcore_print_operand_address", "(", "FILE", "*", "stream", ",", "machine_mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "stream", ",", "\"(%s)\"", ",", ...

[ "Print", "the", "operand", "address", "in", "x", "to", "the", "stream", "." ]

[ "mcore", "\"(%s)\"", "0", "1", "\"(%s,\"", "\")\"" ]

mcore

mcore_print_operand_address

mcore

MPU

GCC

15,267

148

1

[]

[ "<s>", "bool", "aarch64_split_128bit_move_p", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "FP_REGNUM_P", "(", "REGNO", "(", "dst", ")", ")", ")", "return", "REG_P", "(", "src", ")", "&&", "!", "FP_REGNUM_P", "(", "REGNO", "(", "src", "...

[ "Return", "true", "if", "we", "should", "split", "a", "move", "from", "128-bit", "value", "SRC", "to", "128-bit", "register", "DEST", "." ]

[ "aarch64" ]

aarch641

aarch64_split_128bit_move_p

aarch64

CPU

GCC

15,268

39

1

[]

[ "<s>", "Register", "MipsTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "Regist...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "Mips", "Mips", "\"$28\"", "Mips::GP_64", "\"$28\"", "Mips::GP", "\"Invalid register name global variable\"" ]

MipsISelLowering44

getRegisterByName

Mips

CPU

LLVM

15,269

107

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64", "\"e-m:o-i64:64-i128:128-n32:64-S128\"", "\"e-m:e-i64:64-i128:128-n32:64-S128\"", "\"E-m:e-i64:64-i128:128-n32:64-S128\"" ]

AArch64TargetMachine39

AArch64TargetMachine

AArch64

CPU

LLVM

15,270

121

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "unsigned", "Bits", "=", "getBranchDisplacementBits", "(", "BranchOp", ")", ";", "assert", "(", "Bits", ">=", "3", "&&",...

[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]

[ "AArch64", "AArch64", "3", "\"max branch displacement must be enough to jump\"", "\"over conditional branch expansion\"", "4" ]

AArch64InstrInfo (2)

isBranchOffsetInRange

AArch64

CPU

LLVM

15,271

42

1

[]

[ "<s>", "static", "bool", "r10k_safe_mem_expr_p", "(", "tree", "expr", ",", "unsigned", "HOST_WIDE_INT", "offset", ")", "{", "HOST_WIDE_INT", "bitoffset", ",", "bitsize", ";", "tree", "inner", ",", "var_offset", ";", "machine_mode", "mode", ";", "int", "unsigned_...

[ "Return", "true", "if", "a", "MEM", "with", "MEM_EXPR", "EXPR", "and", "MEM_OFFSET", "OFFSET", "is", "an", "in-range", "access", "to", "an", "automatic", "variable", ",", "or", "to", "an", "object", "with", "a", "link-time-constant", "address", "." ]

[ "mips" ]

mips5

r10k_safe_mem_expr_p

mips

CPU

GCC

15,272

99

1

[]

[ "<s>", "enum", "reg_class", "xstormy16_preferred_reload_class", "(", "rtx", "x", ",", "enum", "reg_class", "class", ")", "{", "if", "(", "class", "==", "GENERAL_REGS", "&&", "GET_CODE", "(", "x", ")", "==", "MEM", ")", "return", "EIGHT_REGS", ";", "return", ...

[ "Worker", "function", "for", "TARGET_PREFERRED_RELOAD_CLASS", "and", "TARGET_PREFERRED_OUTPUT_RELOAD_CLASS", "." ]

[ "stormy16" ]

stormy163

xstormy16_preferred_reload_class

stormy16

CPU

GCC

15,273

32

1

[]

[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "D...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "R600", "ISD::InputArg", "16", "ISD::InputArg", "8", "0", "AMDGPUAS::CONSTANT_BUFFER_0", "ISD::SEXTLOAD", "36", "MVT::i32", "4" ]

R600ISelLowering65

LowerFormalArguments

R600

GPU

LLVM

15,274

255

1

[]

[ "<s>", "LLT", "getStackValueStoreType", "(", "const", "DataLayout", "&", "DL", ",", "const", "CCValAssign", "&", "VA", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "const", "override", "{", "if", "(", "Flags", ".", "isPointer", "(", ")", ")", "return", ...

[ "Return", "the", "in-memory", "size", "to", "write", "for", "the", "argument", "at", "VA", "." ]

[ "AArch64", "ISD::ArgFlagsTy" ]

AArch64CallLowering13

getStackValueStoreType

AArch64

CPU

LLVM

15,275

50

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "0", "24", "32", "32", "24", "24" ]

AArch64TargetMachine38

AArch64TargetMachine

AArch64

CPU

LLVM

15,276

311

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU" ]

SIInstrInfo128

isSchedulingBoundary

AMDGPU

GPU

LLVM

15,277

66

1

[]

[ "<s>", "unsigned", "MSP430RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "FrameIndexValue", "*", "Value", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "MSP430", "MSP430", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "MSP430::FPW", "MSP430::SPW", "2", "2", "1", "MSP430::ADD16ri", "MSP430::MOV16rr", "0", "0", "0", "0", "MSP430::SUB16ri", "MSP430::ADD16ri", "0", "1", "0" ]

MSP430RegisterInfo3

eliminateFrameIndex

MSP430

MPU

LLVM

15,278

375

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "SICacheControl", ">", "SICacheControl", "::", "create", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU", "SI", "AMDGPU", "SI", "SI" ]

SIMemoryLegalizer27

create

AMDGPU

GPU

LLVM

15,279

77

1

[]

[ "<s>", "void", "ix86_expand_floorceil", "(", "rtx", "operand0", ",", "rtx", "operand1", ",", "bool", "do_floor", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "xa", ",", "xi", ",", "TWO52", ",", "tmp", ",", "one", ...

[ "Expand", "SSE2", "sequence", "for", "computing", "floor", "or", "ceil", "from", "OPERAND1", "storing", "into", "OPERAND0", "." ]

[ "i386", "0", "0", "0", "1" ]

i3864

ix86_expand_floorceil

i386

CPU

GCC

15,280

235

1

[]

[ "<s>", "unsigned", "HexagonMCCodeEmitter", "::", "getMachineOpValue", "(", "MCInst", "const", "&", "MI", ",", "MCOperand", "const", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const"...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Hexagon", "Hexagon", "0U", "0", "0U", "\"Operand not found\"", "Hexagon", "Hexagon", "0", "0", "Hexagon::NoRegister", "Hexagon::NoRegister", "Hexagon", "1", "1", "\"Couldn't find producer\"", "Hexagon", "Hexagon::NoRegister", "Hexagon::NoRegister", "Hexagon", "Hexagon", "H...

HexagonMCCodeEmitter14

getMachineOpValue

Hexagon

DSP

LLVM

15,281

503

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "inlineStackProbe", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "PrologMBB", ")", "const", "{", "const", "StringRef", "ChkStkStubSymbol", "=", "\"__chkstk_stub\"", ";", "MachineInstr", "*", "ChkStkStub", ...

[ "Replace", "a", "StackProbe", "inline-stub", "with", "the", "actual", "probe", "code", "inline", "." ]

[ "X86", "X86", "\"__chkstk_stub\"", "0", "0", "\"Not expecting bundled instructions here\"", "\"MBBI expected after __chkstk_stub.\"" ]

X86FrameLowering112

inlineStackProbe

X86

CPU

LLVM

15,282

162

1

[]

[ "<s>", "static", "unsigned", "long", "rs6000_arg_size", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "long", "size", ";", "if", "(", "mode", "!=", "BLKmode", ")", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "else",...

[ "Compute", "the", "size", "(", "in", "words", ")", "of", "a", "function", "argument", "." ]

[ "powerpcspe", "3", "2", "7", "3" ]

powerpcspe

rs6000_arg_size

powerpcspe

CPU

GCC

15,283

61

1

[]

[ "<s>", "uint32_t", "AArch64MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "AArch64", "AArch64", "\"Unexpected ADR target type!\"", "AArch64::BL", "AArch64::fixup_aarch64_pcrel_call26", "AArch64::fixup_aarch64_pcrel_branch26", "0", "0" ]

AArch64MCCodeEmitter (2)

getBranchTargetOpValue

AArch64

CPU

LLVM

15,284

125

1

[]

[ "<s>", "void", "AArch64TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", "...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "AArch64", "AArch64", "\"Don't know how to custom expand this\"", "ISD::FP_TO_UINT", "ISD::FP_TO_SINT", "0", "MVT::i128", "\"unexpected illegal conversion\"" ]

AArch64ISelLowering23

ReplaceNodeResults

AArch64

CPU

LLVM

15,285

68

1

[]

[ "<s>", "bool", "Inserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "in...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips::LW", "Mips::GP", "0", "Mips::JALR", "Mips::LW", "Mips::GP", "0" ]

MipsEmitGPRestore1

runOnMachineFunction

Mips

CPU

LLVM

15,286

262

1

[]

[ "<s>", "bool", "ARMPreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TD", "=", "&", "Fn", ".", "getDataLayout", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "Fn...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM" ]

ARMLoadStoreOptimizer (2)1

runOnMachineFunction

ARM

CPU

LLVM

15,287

91

1

[]

[ "<s>", "SDNode", "*", "SITargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", ...

[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::INSERT_SUBREG", "AMDGPU::REG_SEQUENCE" ]

SIISelLowering143

PostISelFolding

AMDGPU

GPU

LLVM

15,288

96

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindInfo", "(", "Fixup", "...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AArch64", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

AArch64AsmBackend27

applyFixup

AArch64

CPU

LLVM

15,289

118

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "X86SSELevel", "(", "No...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "8", "128", "X86", "X86", "X86", "X86", "\"Subtarget features: SSELevel \"", "X86", "\", 3DNowLevel \"", "X86", "\", 64bit \"", "X86", "\"\\n\"", "X86", "\"64-bit code requested on a subtarget that doesn't support it!\"", "5"...

X86Subtarget36

X86Subtarget

X86

CPU

LLVM

15,290

431

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "getInsertSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPair", "&", "BaseReg", ",", "RegSubRegPairAndIdx", "&", "InsertedReg", ")", "const", "{", "assert", "(", "DefId...

[ "Target-dependent", "implementation", "of", "getInsertSubregInputs", "." ]

[ "ARM", "ARM", "\"Invalid definition index\"", "\"Invalid kind of instruction\"", "ARM::VSETLNi32", "1", "2", "3", "0", "ARM::ssub_0", "ARM::ssub_1", "\"Target dependent opcode missing\"" ]

ARMBaseInstrInfo1

getInsertSubregLikeInputs

ARM

CPU

LLVM

15,291

182

1

[]

[ "<s>", "MachineInstrBuilder", "emitInst", "(", "unsigned", "Opc", ",", "unsigned", "DstReg", ")", "{", "return", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", ...

[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]

[ "Mips" ]

MipsFastISel

emitInst

Mips

CPU

LLVM

15,292

35

1

[]

[ "<s>", "void", "AVRAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "AVRMCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ";", "MCInst", "I", ";", "MCInstLowering", ".", "lowerInstruction", "(", "...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "AVR", "AVR", "AVR" ]

AVRAsmPrinter

emitInstruction

AVR

MPU

LLVM

15,293

42

1

[]

[ "<s>", "static", "rtx", "spu_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "op0", ",", "op1", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", ...

[ "When", "the", "address", "is", "reg", "+", "const_int", ",", "force", "the", "const_int", "into", "a", "register", "." ]

[ "spu", "0", "1", "128", "128" ]

spu

spu_legitimize_address

spu

MPU

GCC

15,294

153

1

[]

[ "<s>", "static", "machine_mode", "rs6000_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", ",", "int", ")", "{", "PROMOTE_MODE", "(", "mode", ",",...

[ "On", "rs6000", ",", "function", "arguments", "are", "promoted", ",", "as", "are", "function", "return", "values", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_promote_function_mode

powerpcspe

CPU

GCC

15,295

35

1

[]

[ "<s>", "static", "void", "rs6000_split_logical_inner", "(", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ",", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "bool", "complement_final_p", ",", "bool", "complement_op1_p", ",", "bool", "com...

[ "Helper", "function", "for", "rs6000_split_logical", "to", "emit", "a", "logical", "instruction", "after", "spliting", "the", "operation", "to", "single", "GPR", "registers", ".", "DEST", "is", "the", "destination", "register", ".", "OP1", "and", "OP2", "are", ...

[ "rs6000", "0", "0" ]

rs6000

rs6000_split_logical_inner

rs6000

CPU

GCC

15,296

316

1

[]

[ "<s>", "static", "bool", "tilepro_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "<", "TILEPRO_NUM_RETURN_REGS", ";", "}", "</s>" ]

[ "Implement", "FUNCTION_VALUE_REGNO_P", "." ]

[ "tilepro" ]

tilepro

tilepro_function_value_regno_p

tilepro

VLIW

GCC

15,297

16

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "requiresUniformRegister", "(", "MachineFunction", "&", "MF", ",", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")...

[ "Allows", "target", "to", "decide", "about", "the", "register", "class", "of", "the", "specific", "value", "that", "is", "live", "outside", "the", "defining", "block", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "16" ]

SIISelLowering10

requiresUniformRegister

AMDGPU

GPU

LLVM

15,298

167

1

[]

[ "<s>", "static", "machine_mode", "rs6000_abi_word_mode", "(", "void", ")", "{", "return", "TARGET_32BIT", "?", "SImode", ":", "DImode", ";", "}", "</s>" ]

[ "The", "mode", "the", "ABI", "uses", "for", "a", "word", ".", "This", "is", "not", "the", "same", "as", "word_mode", "for", "-m32", "-mpowerpc64", ".", "This", "is", "used", "to", "implement", "various", "target", "hooks", "." ]

[ "rs6000" ]

rs60004

rs6000_abi_word_mode

rs6000

CPU

GCC

15,299

15

1

[]