docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "EVT", "RISCVTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "RI5CY", "RISCV", "MVT::getVectorVT", "MVT::i1" ]	RISCVISelLowering	getSetCCResultType	RI5CY	CPU	LLVM	17,800	65	1	[]
[ "<s>", "static", "section", "*", "loongarch_function_rodata_section", "(", "tree", "decl", ",", "bool", ")", "{", "return", "default_function_rodata_section", "(", "decl", ",", "false", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_ASM_FUNCTION_RODATA_SECTION", ".", "The", "complication", "here", "is", "that", "jump", "tables", "will", "use", "absolute", "addresses", ",", "and", "should", "therefore", "not", "be", "included", "in", "the", "read-only", "part", "of", "a", ...	[ "loongarch" ]	loongarch	loongarch_function_rodata_section	loongarch	CPU	GCC	17,801	20	1	[]
[ "<s>", "static", "void", "mmix_output_shiftvalue_op_from_str", "(", "FILE", "", "stream", ",", "const", "char", "", "mainop", ",", "int64_t", "value", ")", "{", "static", "const", "char", "*", "const", "op_part", "[", "]", "=", "{", "\"L\"", ",", "\"ML\"...	[ "Print", "operator", "suitable", "for", "doing", "something", "with", "a", "shiftable", "wyde", ".", "The", "type", "of", "operator", "is", "passed", "as", "an", "asm", "output", "modifier", "." ]	[ "mmix", "\"L\"", "\"ML\"", "\"MH\"", "\"H\"", "\"0xffffffffffffffff\"", "\"%#\"", "\"MMIX Internal: %s is not a shiftable int\"", "0", "4", "0xffff", "\"%s%s\"", "16", "\"%sL\"" ]	mmix4	mmix_output_shiftvalue_op_from_str	mmix	CPU	GCC	17,802	128	1	[]
[ "<s>", "unsigned", "getMaxNumElements", "(", "ElementCount", "VF", ")", "const", "{", "if", "(", "!", "VF", ".", "isScalable", "(", ")", ")", "return", "VF", ".", "getFixedValue", "(", ")", ";", "return", "VF", ".", "getKnownMinValue", "(", ")", "*", "...	[ "Try", "to", "return", "an", "estimate", "cost", "factor", "that", "can", "be", "used", "as", "a", "multiplier", "when", "scalarizing", "an", "operation", "for", "a", "vector", "with", "ElementCount", "VF", "." ]	[ "AArch64" ]	AArch64TargetTransformInfo	getMaxNumElements	AArch64	CPU	LLVM	17,803	38	1	[]
[ "<s>", "static", "void", "s390_free_pool", "(", "struct", "constant_pool", "", "pool", ")", "{", "struct", "constant", "", "c", ",", "*", "next", ";", "size_t", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "NR_C_MODES", ";", "i", "++", ")"...	[ "Free", "all", "memory", "used", "by", "POOL", "." ]	[ "s390", "0" ]	s390	s390_free_pool	s390	MPU	GCC	17,804	104	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "Subtarget", ".", "hasStdExtZbb", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "cttz", "." ]	[ "RI5CY", "RISCV" ]	RISCVISelLowering	isCheapToSpeculateCttz	RI5CY	CPU	LLVM	17,805	16	1	[]
[ "<s>", "enum", "reg_class", "rl78_mode_code_base_reg_class", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "address_space", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "index_code", "ATTRIBUTE_UNUSED", ")", "{", "r...	[ "Implements", "MODE_CODE_BASE_REG_CLASS", "." ]	[ "rl78" ]	rl78	rl78_mode_code_base_reg_class	rl78	MPU	GCC	17,806	25	1	[]
[ "<s>", "void", "rs6000_final_prescan_insn", "(", "rtx_insn", "", "insn", ",", "rtx", "", "operand", "ATTRIBUTE_UNUSED", ",", "int", "num_operands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "rs6000_warn_cell_microcode", ")", "{", "const", "char", "*", "temp", "...	[ "Define", "FINAL_PRESCAN_INSN", "if", "some", "processing", "needs", "to", "be", "done", "before", "outputting", "the", "assembler", "code", ".", "On", "the", "PowerPC", ",", "we", "remember", "if", "the", "current", "insn", "is", "a", "prefixed", "insn", "w...	[ "rs6000", "0", "0", "\"emitting microcode insn %s\\t[%s] #%d\"", "\"emitting conditional microcode insn %s\\t[%s] #%d\"" ]	rs60006	rs6000_final_prescan_insn	rs6000	CPU	GCC	17,807	176	1	[]
[ "<s>", "bool", "SIShrinkInstructions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "cons...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "SI", "SI", "SI", "SI", "1", "0", "0", "0", "\"Shrinking \"", "\"\\n\"", "0", "\"e32 MI = \"", "\"\\n\"" ]	SIShrinkInstructions3	runOnMachineFunction	R600	GPU	LLVM	17,808	464	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "SystemZ", "SystemZ", "ISD::InputArg", "\"Unsupported calling convention\"" ]	SystemZISelLowering42	LowerFormalArguments	SystemZ	CPU	LLVM	17,809	81	1	[]
[ "<s>", "const", "char", "*", "output_jump_label_table", "(", "void", ")", "{", "if", "(", "pool_size", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.align 2\\n\"", ")", ";", "for", "(", "int", "i", "=", "0", ";", "i", "<", "pool_size", ";", "i"...	[ "Dump", "out", "any", "constants", "accumulated", "in", "the", "final", "pass", ".", "These", "will", "only", "be", "labels", "." ]	[ "sh", "\"\\t.align 2\\n\"", "0", "\"L\"", "\".long\t%O0\"", "0", "\"\"" ]	sh	output_jump_label_table	sh	CPU	GCC	17,810	86	1	[]
[ "<s>", "void", "SPIRVPassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "addPass", "(", "createSPIRVPreLegalizerPass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]	[ "SPIRV", "SPIRV", "SPIRV" ]	SPIRVTargetMachine	addPreLegalizeMachineIR	SPIRV	Virtual ISA	LLVM	17,811	15	1	[]
[ "<s>", "outliner", "::", "InstrType", "RISCVInstrInfo", "::", "getOutliningType", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "Flags", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "MBBI", ";", "MachineBasicBlock", "", ...	[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]	[ "RISCV", "RISCV", "RISCV::X5", "RISCV::X5" ]	RISCVInstrInfo24	getOutliningType	RISCV	CPU	LLVM	17,812	260	1	[]
[ "<s>", "bool", "AArch64MCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unk...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "AArch64", "AArch64", "\"unknown operand type\"" ]	AArch64MCInstLower1	lowerOperand	AArch64	CPU	LLVM	17,813	260	1	[]
[ "<s>", "bool", "isThumb", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "ModeThumb", "]", ";", "}", "</s>" ]	[ "Tests", "whether", "the", "target", "is", "Thumb", "(", "little", "and", "big", "endian", ")", "." ]	[ "ARM", "ARM::ModeThumb" ]	ARMAsmParser108	isThumb	ARM	CPU	LLVM	17,814	19	1	[]
[ "<s>", "void", "MSP430RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "MSP430", "MSP430", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "MSP430::FPW", "MSP430::SPW", "2", "2", "1", "MSP430::ADD16ri", "MSP430::MOV16rr", "0", "0", "0", "MSP430::SUB16ri", "MSP430::ADD16ri", "1" ]	MSP430RegisterInfo19	eliminateFrameIndex	MSP430	MPU	LLVM	17,815	385	1	[]
[ "<s>", "size_type", "size", "(", ")", "const", "{", "return", "V", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "X86" ]	ImmutableGraph	size	X86	CPU	LLVM	17,816	14	1	[]
[ "<s>", "bool", "arc_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ")", "return", "false", ";", "if", "(", "!", "flag_...	[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", ".", "We", "already", "know", "this", "satisfies", "CONSTANT_P", "." ]	[ "arc", "0", "1", "1", "0", "1" ]	arc6	arc_legitimate_constant_p	arc	MPU	GCC	17,817	207	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isUsedByReturnOnly", "(", "SDNode", "*", "N", ")", "const", "{", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "1", ")", "return", "false", ";", "if", "(", "!", "N", "->", "hasNUsesOfValue", "(", "1", ...	[ "Return", "true", "if", "result", "of", "the", "specified", "node", "is", "used", "by", "a", "return", "node", "only", "." ]	[ "ARM", "ARM", "1", "1", "0", "0", "2", "0", "0", "ISD::CopyToReg", "ARMISD::VMOVRRD", "ISD::CopyToReg", "ISD::BITCAST", "1", "0", "ISD::CopyToReg", "1", "0", "1", "2", "0", "ISD::CopyToReg", "0", "2", "1", "ARMISD::RET_FLAG" ]	ARMISelLowering16	isUsedByReturnOnly	ARM	CPU	LLVM	17,818	395	1	[]
[ "<s>", "bool", "Thumb2ITBlockPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetMachine", "&", "TM", "=", "Fn", ".", "getTarget", "(", ")", ";", "AFI", "=", "Fn", ".", "getInfo", "<", "ARMFunctionInfo", ">", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM" ]	Thumb2ITBlockPass11	runOnMachineFunction	ARM	CPU	LLVM	17,819	148	1	[]
[ "<s>", "void", "Cpu0TargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "SmallDataSection", "=", "getContext"...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Cpu0", "Cpu0", "\".sdata\"", "\".sbss\"" ]	Cpu0TargetObjectFile1	Initialize	Cpu0	CPU	LLVM	17,820	83	1	[]
[ "<s>", "unsigned", "SPUInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "S...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "CellSPU", "SPU", "SPU::STQDv16i8", "SPU::STQDv8i16", "SPU::STQDv4i32", "SPU::STQDv4f32", "SPU::STQDv2f64", "SPU::STQDr128", "SPU::STQDr64", "SPU::STQDr32", "SPU::STQDr16", "SPU::STQDr8", "1", "2", "0", "0" ]	SPUInstrInfo	isStoreToStackSlot	CellSPU	MPU	LLVM	17,821	146	1	[]
[ "<s>", "static", "avr_map_op_t", "avr_map_decompose", "(", "unsigned", "int", "f", ",", "const", "avr_map_op_t", "*", "g", ",", "bool", "val_const_p", ")", "{", "int", "i", ";", "bool", "val_used_p", "=", "0", "!=", "avr_map_metric", "(", "f", ",", "MAP_MA...	[ "Try", "to", "decompose", "F", "as", "F", "=", "(", "F", "o", "G^-1", ")", "o", "G", "as", "described", "above", ".", "The", "result", "is", "a", "struct", "representing", "F", "o", "G^-1", "and", "G.", "If", "result.cost", "<", "0", "then", "such"...	[ "avr", "0", "1", "7", "0", "7", "7", "4", "0", "2", "4", "0", "24", "1", "2", "25", "3", "0", "1", "0", "\" %s%d=%d\"" ]	avr4	avr_map_decompose	avr	MPU	GCC	17,822	260	1	[]
[ "<s>", "int", "pa_function_arg_size", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "HOST_WIDE_INT", "size", ";", "size", "=", "mode", "!=", "BLKmode", "?", "GET_MODE_SIZE", "(", "mode", ")", ":", "int_size_in_bytes", "(", "type", ")", ";...	[ "Figure", "out", "the", "size", "in", "words", "of", "the", "function", "argument", "." ]	[ "pa", "1", "2", "0" ]	pa1	pa_function_arg_size	pa	CPU	GCC	17,823	59	1	[]
[ "<s>", "void", "LC3bInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "}", "</s>" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "LC3b", "LC3b" ]	LC3bInstPrinter	printInst	LC3b	CPU	LLVM	17,824	19	1	[]
[ "<s>", "static", "void", "mcore_reorg", "(", "void", ")", "{", "current_function_anonymous_args", "=", "0", ";", "if", "(", "saved_warn_return_type", "!=", "-", "1", ")", "{", "if", "(", "--", "saved_warn_return_type_count", "==", "0", ")", "{", "warn_return_t...	[ "This", "is", "to", "handle", "loads", "from", "the", "constant", "pool", "." ]	[ "mcore", "0", "1", "0", "1", "0" ]	mcore3	mcore_reorg	mcore	MPU	GCC	17,825	51	1	[]
[ "<s>", "static", "unsigned", "int", "arc_compute_function_type", "(", "struct", "function", "*", "fun", ")", "{", "tree", "attr", ",", "decl", "=", "fun", "->", "decl", ";", "unsigned", "int", "fn_type", "=", "fun", "->", "machine", "->", "fn_type", ";", ...	[ "Type", "of", "function", "DECL", ".", "The", "result", "is", "cached", ".", "To", "reset", "the", "cache", "at", "the", "end", "of", "a", "function", ",", "call", "with", "DECL", "=", "NULL_TREE", "." ]	[ "arc", "\"naked\"", "\"interrupt\"", "1", "\"ilink1\"", "\"ilink\"", "\"ilink2\"", "\"firq\"" ]	arc	arc_compute_function_type	arc	MPU	GCC	17,826	198	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineBlockFrequencyInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAn...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "WebAssembly" ]	WebAssemblyExplicitLocals (2)	getAnalysisUsage	WebAssembly	Virtual ISA	LLVM	17,827	33	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DstReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc",...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::ADDI", "0", "RISCV::FPR32RegClass", "RISCV::FSGNJ_S", "RISCV::FPR64RegClass", "RISCV::FSGNJ_D", "RISCV::VRRegClass", "RISCV::VMV1R_V", "RISCV::VRM2RegClass", "RISCV::VRM4RegClass", "RISCV::VRM8RegClass", "RISCV::VRM2RegClass", "RISCV::VMV...	RISCVInstrInfo25	copyPhysReg	RISCV	CPU	LLVM	17,828	379	1	[]
[ "<s>", "unsigned", "HSAILRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "HSAIL", "::", "NoRegister", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "HSAIL", "HSAIL", "HSAIL::NoRegister" ]	HSAILRegisterInfo	getFrameRegister	HSAIL	Virtual ISA	LLVM	17,829	18	1	[]
[ "<s>", "static", "bool", "swap_top_of_ready_list", "(", "rtx_insn", "", "", "ready", ",", "int", "n_ready", ")", "{", "rtx_insn", "", "top", "=", "ready", "[", "n_ready", "-", "1", "]", ";", "rtx_insn", "", "next", "=", "ready", "[", "n_ready", "-"...	[ "Try", "to", "find", "the", "best", "candidate", "on", "the", "top", "of", "ready", "list", "if", "two", "insns", "have", "the", "same", "priority", "-", "candidate", "is", "best", "if", "its", "dependees", "were", "scheduled", "earlier", ".", "Applied", ...	[ "i386", "1", "2", "1", "1" ]	i3864	swap_top_of_ready_list	i386	CPU	GCC	17,830	321	1	[]
[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "MBlaze", "MBlaze", "ISD::InputArg", "16", "MBlaze", "0", "1", "2", "0" ]	MBlazeISelLowering10	LowerCallResult	MBlaze	MPU	LLVM	17,831	170	1	[]
[ "<s>", "static", "void", "reshuffle_units", "(", "basic_block", "loop", ")", "{", "rtx_insn", "", "head", "=", "BB_HEAD", "(", "loop", ")", ";", "rtx_insn", "", "tail", "=", "BB_END", "(", "loop", ")", ";", "rtx_insn", "*", "insn", ";", "unit_req_table...	[ "Find", "insns", "in", "LOOP", "which", "would", ",", "if", "shifted", "to", "the", "other", "side", "of", "the", "machine", ",", "reduce", "an", "imbalance", "in", "the", "unit", "reservations", "." ]	[ "c6x", "0", "1", "2", "1", "2", "1", "2", "1" ]	c6x	reshuffle_units	c6x	VLIW	GCC	17,832	361	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"NVPTX specific alloca hoisting\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "NVPTX", "\"NVPTX specific alloca hoisting\"" ]	NVPTXAllocaHoisting11	getPassName	NVPTX	GPU	LLVM	17,833	11	1	[]
[ "<s>", "bool", "XNCMFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MF", ".", "getTarget", "(", ")", "."...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "XNCM", "XNCM" ]	XNCMFrameLowering	hasFP	XNCM	CPU	LLVM	17,834	56	1	[]
[ "<s>", "virtual", "MachineInstr", "", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{", "return...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "MBlaze", "0" ]	MBlazeInstrInfo3	foldMemoryOperandImpl	MBlaze	MPU	LLVM	17,835	31	1	[]
[ "<s>", "bool", "LoongArchAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "LoongArchOperand", "::"...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "LoongArch", "LoongArch", "LoongArchOperand::createToken", "\"unexpected token\"" ]	LoongArchAsmParser	ParseInstruction	LoongArch	CPU	LLVM	17,836	119	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "for", "(", "unsigned", "Reg", ":", "", "RC", ")", "if", "(", "!", "MRI", ...	[ "Returns", "a", "lowest", "register", "that", "is", "not", "used", "at", "any", "point", "in", "the", "function", "." ]	[ "AMDGPU", "SI", "AMDGPU::NoRegister" ]	SIRegisterInfo (2)	findUnusedRegister	AMDGPU	GPU	LLVM	17,837	44	1	[]
[ "<s>", "static", "tree", "pa_d_handle_target_float_abi", "(", "void", ")", "{", "const", "char", "*", "abi", ";", "if", "(", "TARGET_SOFT_FLOAT", ")", "abi", "=", "\"soft\"", ";", "else", "abi", "=", "\"hard\"", ";", "return", "build_string_literal", "(", "s...	[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "floatAbi", "''", ")", "'", "." ]	[ "pa", "\"soft\"", "\"hard\"", "1" ]	pa-d	pa_d_handle_target_float_abi	pa	CPU	GCC	17,838	39	1	[]
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "ge...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_i32", "WebAssembly::ARGUMENT_i32_S", "WebAssembly::ARGUMENT_i64", "WebAssembly::ARGUMENT_i64_S", "WebAssembly::ARGUMENT_f32", "WebAssembly::ARGUMENT_f32_S", "WebAssembly::ARGUMENT_f64", "WebAssembly::ARGUMENT_f64_S", ...	WebAssemblyAsmPrinter11	EmitInstruction	WebAssembly	Virtual ISA	LLVM	17,839	357	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MipsTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "C...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Mips", "Mips", "1", "0", "MVT::i32", "0U", "Mips::CPURegsRegisterClass", "MVT::i64", "\"Unexpected type.\"", "0U", "Mips::CPU64RegsRegisterClass", "MVT::f32", "0U", "Mips::FGR32RegisterClass", "MVT::f64", "0U", "Mips::FGR64RegisterClass", "0U", "Mips::AFGR64RegisterClass" ]	MipsISelLowering (2)3	getRegForInlineAsmConstraint	Mips	CPU	LLVM	17,840	187	1	[]
[ "<s>", "static", "void", "sh_add_function_attribute", "(", "const", "char", "*", "attr", ")", "{", "tree", "id", "=", "get_identifier", "(", "attr", ")", ";", "if", "(", "current_function_decl", ")", "decl_attributes", "(", "&", "current_function_decl", ",", "...	[ "Add", "ATTR", "to", "the", "attributes", "of", "the", "current", "function", ".", "If", "there", "is", "no", "such", "function", ",", "save", "it", "to", "be", "added", "to", "the", "attributes", "of", "the", "next", "function", "." ]	[ "sh", "0" ]	sh-c	sh_add_function_attribute	sh	CPU	GCC	17,841	65	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "EnableSVEIntrinsicOpts", "&&", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine32	addIRPasses	AArch64	CPU	LLVM	17,842	248	1	[]
[ "<s>", "void", "TPCLatencyResolver", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TPC", "TPC" ]	TPCLatencyResolver	getAnalysisUsage	TPC	Virtual ISA	LLVM	17,843	34	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "VirtRegMap", ">", "(", ")", ";", "AU", ".", "addRequire...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	GCNNSAReassign	getAnalysisUsage	AMDGPU	GPU	LLVM	17,844	51	1	[]
[ "<s>", "bool", "HexagonEarlyIfConversion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "0" ]	HexagonEarlyIfConv (2)	runOnMachineFunction	Hexagon	DSP	LLVM	17,845	142	1	[]
[ "<s>", "void", "MSP430AsmPrinter", "::", "PrintSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "raw_ostream", "&", "O", ")", "{", "uint64_t", "Offset", "=", "MO", ".", "getOffset", "(", ")", ";", "if", "(", "Offset", ")", "O", "<<", "'('"...	[ "Print", "the", "MachineOperand", "as", "a", "symbol", "." ]	[ "MSP430", "MSP430" ]	MSP430AsmPrinter (2)1	PrintSymbolOperand	MSP430	MPU	LLVM	17,846	61	1	[]
[ "<s>", "bool", "isUnconditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "Bcc", "&&", "Inst", ".", "getOperand", "(", "1", ")", ".", "getImm", "(", "...	[ "Return", "true", "if", "this", "is", "a", "branch", "which", "always", "transfers", "control", "flow", "to", "some", "other", "block", "." ]	[ "ARM", "ARM::Bcc", "1", "ARMCC::AL" ]	ARMMCTargetDesc (2)	isUnconditionalBranch	ARM	CPU	LLVM	17,847	50	1	[]
[ "<s>", "void", "AArch64RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "AArch64", "AArch64", "0", "\"Unexpected\"", "AArch64", "AArch64", "1", "1", "AArch64", "\"Emergency spill slot is out of reach\"", "AArch64::GPR64RegClass" ]	AArch64RegisterInfo1	eliminateFrameIndex	AArch64	CPU	LLVM	17,848	298	1	[]
[ "<s>", "void", "buildLoad", "(", "unsigned", "Val", ",", "const", "CCValAssign", "&", "VA", ")", "{", "MachineMemOperand", "*", "MMO", ";", "unsigned", "Addr", "=", "getStackAddress", "(", "VA", ",", "MMO", ")", ";", "MIRBuilder", ".", "buildLoad", "(", ...	[ "Build", "and", "insert", "a", "G_LOAD", "instruction", ",", "while", "constructing", "the", "MachineMemOperand", "." ]	[ "Mips" ]	MipsCallLowering1	buildLoad	Mips	CPU	LLVM	17,849	39	1	[]
[ "<s>", "MachineBasicBlock", "", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "M...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "AArch64", "AArch64", "\"Unexpected instruction for custom inserter!\"", "AArch64::F128CSEL", "AArch64::LR", "AArch64::CATCHRET" ]	AArch64ISelLowering69	EmitInstrWithCustomInserter	AArch64	CPU	LLVM	17,850	124	1	[]
[ "<s>", "void", "Nios2PassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "Nios2", "Nios2" ]	Nios2TargetMachine1	addIRPasses	Nios2	MPU	LLVM	17,851	14	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "k_Register", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "Num", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "LC2200", "\"Invalid access!\"" ]	LC2200AsmParser	getReg	LC2200	CPU	LLVM	17,852	22	1	[]
[ "<s>", "int", "HexagonInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "&", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "&", "UseMI", ",", "unsigned", "UseIdx", ")", "...	[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "1", "1", "1" ]	HexagonInstrInfo (2)2	getOperandLatency	Hexagon	DSP	LLVM	17,853	252	1	[]
[ "<s>", "bool", "RISCVInsertVSETVLI", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "RISCVSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "has...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "\"Expect empty block infos\"" ]	RISCVInsertVSETVLI1	runOnMachineFunction	RISCV	CPU	LLVM	17,854	191	1	[]
[ "<s>", "static", "tree", "ix86_canonical_va_list_type", "(", "tree", "type", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "lookup_attribute", "(", "\"ms_abi va_list\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ")", "return", "ms_va_list_type_n...	[ "Returns", "the", "canonical", "va_list", "type", "specified", "by", "TYPE", ".", "If", "there", "is", "no", "valid", "TYPE", "provided", ",", "it", "return", "NULL_TREE", "." ]	[ "i386", "\"ms_abi va_list\"", "\"sysv_abi va_list\"" ]	i386	ix86_canonical_va_list_type	i386	CPU	GCC	17,855	95	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "if", "(", "!", "WidenVMOVS", "\|\|", "!", "MI", "->", "isCopy", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "ARM", "ARM", "0", "1", "ARM::SPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "0", "\"widening: \"", "1", "ARM::VMOVD", "0", "1", "1", "1", "1", "\"replaced by: \"" ]	ARMBaseInstrInfo (2)4	expandPostRAPseudo	ARM	CPU	LLVM	17,856	330	1	[]
[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "AArch64" ]	AArch64TargetMachine14	getSubtargetImpl	AArch64	CPU	LLVM	17,857	140	1	[]
[ "<s>", "static", "void", "replace_mov_pcrel_step1", "(", "rtx_insn", "", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "unspec", ";", "rtx", "opnds", "[", "2", "]", ";", "rtx_insn", "", "new_insns", ";", "gcc_assert"...	[ "Do", "the", "first", "replacement", "step", "in", "tilegx_fixup_pcrel_references", "." ]	[ "tilegx", "2", "0", "0", "1", "1", "0", "0", "1", "1", "0", "1", "0", "1" ]	tilegx	replace_mov_pcrel_step1	tilegx	VLIW	GCC	17,858	192	1	[]
[ "<s>", "bool", "function_checker", "::", "require_immediate_enum", "(", "unsigned", "int", "rel_argno", ",", "tree", "type", ")", "{", "unsigned", "int", "argno", "=", "m_base_arg", "+", "rel_argno", ";", "if", "(", "!", "argument_exists_p", "(", "argno", ")",...	[ "Check", "that", "argument", "REL_ARGNO", "is", "an", "integer", "constant", "expression", "that", "has", "a", "valid", "value", "for", "enumeration", "type", "TYPE", ".", "REL_ARGNO", "counts", "from", "the", "end", "of", "the", "predication", "arguments", "....	[ "aarch64" ]	aarch64-sve-builtins	require_immediate_enum	aarch64	CPU	GCC	17,859	124	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "HexagonTargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "unsigned", "VecLen", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "ElemTy", "=", "VT", ".", ...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "Hexagon", "Hexagon", "1", "0u", "MVT::i1" ]	HexagonISelLowering100	getPreferredVectorAction	Hexagon	DSP	LLVM	17,860	102	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "if", "(", "Subtarget", "->", "hasLSE", "(", ")", ")", "return", "AtomicExpansionKind", "::", ...	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "AArch64", "AArch64", "0" ]	AArch64ISelLowering (2)3	shouldExpandAtomicCmpXchgInIR	AArch64	CPU	LLVM	17,861	49	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "LiveVariablesID", ")", ";", "AU", ".", "addRequired", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TVM" ]	TVMMoveMaterializable	getAnalysisUsage	TVM	Virtual ISA	LLVM	17,862	70	1	[]
[ "<s>", "const", "int", "*", "SIRegisterInfo", "::", "getRegUnitPressureSets", "(", "unsigned", "RegUnit", ")", "const", "{", "static", "const", "int", "Empty", "[", "]", "=", "{", "-", "1", "}", ";", "if", "(", "hasRegUnit", "(", "AMDGPU", "::", "M0", ...	[ "Get", "the", "dimensions", "of", "register", "pressure", "impacted", "by", "this", "register", "unit", "." ]	[ "AMDGPU", "SI", "1", "AMDGPU::M0", "AMDGPU" ]	SIRegisterInfo114	getRegUnitPressureSets	AMDGPU	GPU	LLVM	17,863	47	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "if", "(", "isGPRAsmReg", "(", ")", "&&", "RegIdx", ".", "Index", "==", "0", ")", "return", "true", ";", "return", "Kind", "==", "k_PhysRegister", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "Mips", "0" ]	MipsAsmParser	isReg	Mips	CPU	LLVM	17,864	28	1	[]
[ "<s>", "unsigned", "LEGRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "LEG", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "LEG", "LEG", "LEG::SP" ]	LEGRegisterInfo	getFrameRegister	LEG	CPU	LLVM	17,865	18	1	[]
[ "<s>", "MCELFStreamer", "&", "Comet2TargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]	[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]	[ "Comet2", "Comet2" ]	Comet2ELFStreamer	getStreamer	Comet2	CPU	LLVM	17,866	19	1	[]
[ "<s>", "bool", "BlackfinFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "Blackfin" ]	BlackfinFrameLowering1	hasReservedCallFrame	Blackfin	DSP	LLVM	17,867	16	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU" ]	AMDGPUAsmParser61	print	AMDGPU	GPU	LLVM	17,868	11	1	[]
[ "<s>", "void", "ix86_expand_rounddf_32", "(", "rtx", "operand0", ",", "rtx", "operand1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "xa", ",", "xa2", ",", "dxa", ",", "TWO52", ",", "tmp", ",", "half", ",", "mha...	[ "Expand", "SSE", "sequence", "for", "computing", "round", "from", "OPERAND1", "storing", "into", "OPERAND0", ".", "Sequence", "that", "works", "without", "relying", "on", "DImode", "truncation", "via", "cvttsd2siq", "that", "is", "only", "available", "on", "64bi...	[ "i386", "0", "0", "0", "0", "0", "0", "0", "1" ]	i386-expand	ix86_expand_rounddf_32	i386	CPU	GCC	17,869	318	1	[]
[ "<s>", "Instruction", "", "VETargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Instruction", "", "Inst", ",", "AtomicOrdering", "Ord", ")", "const", "{", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "...	[ "Custom", "Lower", "{", "." ]	[ "VE", "VE", "\"Invalid fence: unordered/non-atomic\"", "\"Unknown fence ordering in emitLeadingFence\"" ]	VEISelLowering1	emitLeadingFence	VE	CPU	LLVM	17,870	108	1	[]
[ "<s>", "static", "bool", "isAllOnes", "(", "SDValue", "V", ")", "{", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ")", ";", "return", "C", "&&", "C", "->", "isAllOnesValue", "(", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "value", "is", "all", "one", "bits", "." ]	[ "X86" ]	X86ISelLowering (2)	isAllOnes	X86	CPU	LLVM	17,871	30	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "create...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "ARM", "ARM", "1", "ARM", "ARM" ]	ARMTargetMachine101	addIRPasses	ARM	CPU	LLVM	17,872	150	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "dl", ...	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "XCore", "XCore", "1", "XCore::MKMSK_rus", "XCore::LDC_ru6", "XCore::LDC_lru6", "4", "XCore::LDWCP_lru6" ]	XCoreInstrInfo	loadImmediate	XCore	MPU	LLVM	17,873	224	1	[]
[ "<s>", "bool", "ARMLegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{", "using", "namespace", "TargetOpcode", ";", "switch", "(", "MI", ".",...	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "ARM", "ARM", "0", "16", "8", "0", "32", "\"Couldn't find widened instruction\"", "\"Unexpected widened instruction\"", "0", "32", "\"Unexpected type for the widened instruction\"" ]	ARMLegalizerInfo27	legalizeCustom	ARM	CPU	LLVM	17,874	268	1	[]
[ "<s>", "const", "char", "", "avr_out_insert_bits", "(", "rtx", "", "op", ",", "int", "*", "plen", ")", "{", "unsigned", "int", "map", "=", "UINTVAL", "(", "op", "[", "1", "]", ")", "&", "GET_MODE_MASK", "(", "SImode", ")", ";", "unsigned", "mask_fi...	[ "PLEN", "==", "0", ":", "Print", "assembler", "code", "for", "`", "insert_bits", "'", ".", "PLEN", "!", "=", "0", ":", "Compute", "code", "length", "in", "bytes", ".", "OP", "[", "0", "]", ":", "Result", "OP", "[", "1", "]", ":", "The", "mapping"...	[ "avr", "1", "4", "0", "0", "1", "2", "2", "3", "2", "2", "0", "\"map = 0x%08x\\n\"", "0", "1", "\"mov __tmp_reg__,%1\"", "1", "1", "0", "0", "2", "3", "3", "\"eor %0,%1\"", "\"andi %0,%3\"", "\"eor %0,%1\"", "3", "\"mov %0,%1\"", "1", "\"\"" ]	avr	avr_out_insert_bits	avr	MPU	GCC	17,875	309	1	[]
[ "<s>", "type_suffix_index", "function_resolver", "::", "infer_integer_vector_type", "(", "unsigned", "int", "argno", ")", "{", "type_suffix_index", "type", "=", "infer_vector_type", "(", "argno", ")", ";", "if", "(", "type", "==", "NUM_TYPE_SUFFIXES", ")", "return",...	[ "Like", "infer_vector_type", ",", "but", "also", "require", "the", "type", "to", "be", "integral", "." ]	[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a vector of integers\"", "1" ]	aarch64-sve-builtins	infer_integer_vector_type	aarch64	CPU	GCC	17,876	65	1	[]
[ "<s>", "static", "void", "mips_promote_ready", "(", "rtx", "*", "ready", ",", "int", "lower", ",", "int", "higher", ")", "{", "rtx", "new_head", ";", "int", "i", ";", "new_head", "=", "ready", "[", "lower", "]", ";", "for", "(", "i", "=", "lower", ...	[ "Remove", "the", "instruction", "at", "index", "LOWER", "from", "ready", "queue", "READY", "and", "reinsert", "it", "in", "front", "of", "the", "instruction", "at", "index", "HIGHER", ".", "LOWER", "must", "be", "<", "=", "HIGHER", "." ]	[ "mips", "1" ]	mips3	mips_promote_ready	mips	CPU	GCC	17,877	61	1	[]
[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "ARM", "::", "SP", ")", ";", "Re...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::R9" ]	ARMBaseRegisterInfo29	getReservedRegs	ARM	CPU	LLVM	17,878	96	1	[]
[ "<s>", "const", "char", "", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "", "", "argv", ")", "{", "const", "char", "", "val", "=", "NULL", ";", "char", "buf", "[", "128", "]", ";", "FILE", "*", "f", "=", "NULL", ";", "b...	[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", ...	[ "arm", "128", "1", "0", "\"arch\"", "0", "0", "\"cpu\"", "0", "0", "\"tune\"", "\"GCC_CPUINFO\"", "\"r\"", "\"/proc/cpuinfo\"", "\"r\"", "\"CPU implementer\"", "0", "\"CPU part\"", "0", "\"-m\"", "0", "\"=\"", "\"arch\"", "0", "0", "0", "0", "0", "\"-m\"", "...	driver-arm	host_detect_local_cpu	arm	CPU	GCC	17,879	452	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isLdStPairSuppressed", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "llvm", "::", "any_of", "(", "MI", ".", "memoperands", "(", ")", ",", "[", "]", "(", "MachineMemOperand", "*", "MMO", ")"...	[ "Return", "true", "if", "pairing", "the", "given", "load", "or", "store", "is", "hinted", "to", "be", "unprofitable", "." ]	[ "AArch64", "AArch64" ]	AArch64InstrInfo (2)	isLdStPairSuppressed	AArch64	CPU	LLVM	17,880	44	1	[]
[ "<s>", "bool", "rl78_virt_insns_ok", "(", "void", ")", "{", "if", "(", "cfun", ")", "return", "cfun", "->", "machine", "->", "virt_insns_ok", ";", "return", "true", ";", "}", "</s>" ]	[ "Predicates", "used", "in", "the", "MD", "patterns", ".", "This", "one", "is", "true", "when", "virtual", "insns", "may", "be", "matched", ",", "which", "typically", "means", "before", "(", "or", "during", ")", "the", "devirt", "pass", "." ]	[ "rl78" ]	rl78	rl78_virt_insns_ok	rl78	MPU	GCC	17,881	21	1	[]
[ "<s>", "static", "tree", "ix86_md_asm_clobbers", "(", "tree", "outputs", "ATTRIBUTE_UNUSED", ",", "tree", "inputs", "ATTRIBUTE_UNUSED", ",", "tree", "clobbers", ")", "{", "clobbers", "=", "tree_cons", "(", "NULL_TREE", ",", "build_string", "(", "5", ",", "\"flag...	[ "Worker", "function", "for", "TARGET_MD_ASM_CLOBBERS", ".", "We", "do", "this", "in", "the", "new", "i386", "backend", "to", "maintain", "source", "compatibility", "with", "the", "old", "cc0-based", "compiler", "." ]	[ "i386", "5", "\"flags\"", "4", "\"fpsr\"", "7", "\"dirflag\"" ]	i3863	ix86_md_asm_clobbers	i386	CPU	GCC	17,882	68	1	[]
[ "<s>", "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal",...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "X86", "X86", "\".word\"", "2", "\".code\"", "\".att_syntax\"", "\"prefix\"", "\"noprefix\"", "\"'.att_syntax noprefix' is not \"", "\"supported: registers must have a \"", "\"'%' prefix in .att_syntax\"", "0", "\".intel_syntax\"", "1", "\"noprefix\"", "\"prefix\"", "\"'.intel_syntax...	X86AsmParser (2)3	ParseDirective	X86	CPU	LLVM	17,883	263	1	[]
[ "<s>", "virtual", "const", "OpenRISCSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "OpenRISC", "OpenRISC" ]	OpenRISCTargetMachine	getSubtargetImpl	OpenRISC	CPU	LLVM	17,884	14	1	[]
[ "<s>", "AVRSubtarget", "&", "AVRSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AVR", "AVR", "AVR" ]	AVRSubtarget (2)	initializeSubtargetDependencies	AVR	MPU	LLVM	17,885	30	1	[]
[ "<s>", "static", "void", "register_builtin_types", "(", ")", "{", "scalar_types", "[", "VECTOR_TYPE_", "##", "ACLE_NAME", "]", "=", "SCALAR_TYPE", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "NUM_VECTOR_TYPES", ";", "++", "i", ")", ...	[ "Register", "the", "built-in", "RVV", "ABI", "types", ",", "such", "as", "__rvv_int32m1_t", "." ]	[ "aarch64", "0", "0", "0", "16", "1", "128", "1", "1", "1" ]	aarch64-sve-builtins1	register_builtin_types	aarch64	CPU	GCC	17,886	308	1	[]
[ "<s>", "bool", "mep_epilogue_uses", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "LP_REGNO", "&&", "(", "profile_arc_flag", ">", "0", "\|\|", "profile_flag", ">", "0", ")", ")", "return", "true", ";", "return", "(", "reload_completed", "&&", "m...	[ "Return", "true", "if", "epilogue", "uses", "register", "REGNO", "." ]	[ "mep", "0", "0" ]	mep	mep_epilogue_uses	mep	CPU	GCC	17,887	37	1	[]
[ "<s>", "static", "void", "nds32_asm_function_begin_epilogue", "(", "FILE", "*", "file", ")", "{", "fprintf", "(", "file", ",", "\"\\t! BEGIN EPILOGUE\\n\"", ")", ";", "}", "</s>" ]	[ "Before", "rtl", "epilogue", "has", "been", "expanded", ",", "this", "function", "is", "used", "." ]	[ "nds32", "\"\\t! BEGIN EPILOGUE\\n\"" ]	nds32	nds32_asm_function_begin_epilogue	nds32	CPU	GCC	17,888	17	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Vector Registers Merge Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"R600 Vector Registers Merge Pass\"" ]	R600OptimizeVectorRegisters (2)	getPassName	AMDGPU	GPU	LLVM	17,889	13	1	[]
[ "<s>", "int", "reg_unused_after", "(", "rtx", "reg", ",", "rtx", "insn", ")", "{", "enum", "rtx_code", "code", ",", "prev_code", "=", "UNKNOWN", ";", "while", "(", "(", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", ")", "{", "if", "(", "prev_code"...	[ "Return", "nonzero", "if", "REG", "is", "not", "used", "after", "INSN", ".", "We", "assume", "REG", "is", "a", "reload", "reg", ",", "and", "therefore", "does", "not", "live", "past", "labels", "or", "calls", "or", "jumps", "." ]	[ "sparc", "1", "1", "0", "1", "0", "0", "1" ]	sparc3	reg_unused_after	sparc	CPU	GCC	17,890	152	1	[]
[ "<s>", "static", "tree", "s390_handle_vectorbool_attribute", "(", "tree", "", "node", ",", "tree", "name", "ATTRIBUTE_UNUSED", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "tree", ...	[ "Expand", "the", "s390_vector_bool", "type", "attribute", "." ]	[ "s390" ]	s390	s390_handle_vectorbool_attribute	s390	MPU	GCC	17,891	178	1	[]
[ "<s>", "void", "SNESMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "cons...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "SNES", "SNES", "0", "\"Instruction size cannot be zero\"" ]	SNESMCCodeEmitter	encodeInstruction	SNES	DSP	LLVM	17,892	86	1	[]
[ "<s>", "bool", "X86DynAllocaExpander", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "hasDynAlloca", "(", ")", ")", "return", "false", ";",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "4096", "\"stack-probe-size\"", "\"stack-probe-size\"", "0", "\"no-stack-arg-probe\"" ]	X86DynAllocaExpander	runOnMachineFunction	X86	CPU	LLVM	17,893	177	1	[]
[ "<s>", "MipsSubtarget", "&", "MipsSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "std", "::", "string", "CPUName", "=", "MIPS_MC", "::", "selectMipsCPU", "...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Mips", "Mips", "Mips", "MIPS_MC::selectMipsCPU", "Mips", "Mips", "16", "\"Unknown ABI for stack alignment!\"", "8", "\"64-bit code requested on a subtarget that doesn't \"", "\"support it!\"" ]	MipsSubtarget74	initializeSubtargetDependencies	Mips	CPU	LLVM	17,894	135	1	[]
[ "<s>", "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Al...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "256", "AArch64" ]	AArch64SelectionDAGInfo6	EmitTargetCodeForMemset	AArch64	CPU	LLVM	17,895	296	1	[]
[ "<s>", "static", "bool", "isNot", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_XOR", ")", "return", "false", ";", "auto", ...	[ "Check", "if", "the", "current", "token", "has", "kind", "K", "." ]	[ "AMDGPU", "2", "1" ]	AMDGPULegalizerInfo26	isNot	AMDGPU	GPU	LLVM	17,896	59	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC", "PPC" ]	PPCISelLowering (2)7	CanLowerReturn	PowerPC	CPU	LLVM	17,897	82	1	[]
[ "<s>", "unsigned", "NyuziMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi", "0", "Nyuzi::fixup_Nyuzi_HI19", "Nyuzi", "Nyuzi", "0", "Nyuzi::fixup_Nyuzi_IMM_LO13", "\"Unknown fixup type\"", "0" ]	NyuziMCCodeEmitter	getMachineOpValue	Nyuzi	GPU	LLVM	17,898	196	1	[]
[ "<s>", "bool", "Thumb2SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "PredicateFtor", "&&", "!", "PredicateFtor", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STI", "=", "&"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM" ]	Thumb2SizeReduction30	runOnMachineFunction	ARM	CPU	LLVM	17,899	145	1	[]

[ "<s>", "EVT", "RISCVTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "RI5CY", "RISCV", "MVT::getVectorVT", "MVT::i1" ]

RISCVISelLowering

getSetCCResultType

RI5CY

CPU

LLVM

17,800

65

1

[]

[ "<s>", "static", "section", "*", "loongarch_function_rodata_section", "(", "tree", "decl", ",", "bool", ")", "{", "return", "default_function_rodata_section", "(", "decl", ",", "false", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_ASM_FUNCTION_RODATA_SECTION", ".", "The", "complication", "here", "is", "that", "jump", "tables", "will", "use", "absolute", "addresses", ",", "and", "should", "therefore", "not", "be", "included", "in", "the", "read-only", "part", "of", "a", ...

[ "loongarch" ]

loongarch

loongarch_function_rodata_section

loongarch

CPU

GCC

17,801

20

1

[]

[ "<s>", "static", "void", "mmix_output_shiftvalue_op_from_str", "(", "FILE", "*", "stream", ",", "const", "char", "*", "mainop", ",", "int64_t", "value", ")", "{", "static", "const", "char", "*", "const", "op_part", "[", "]", "=", "{", "\"L\"", ",", "\"ML\"...

[ "Print", "operator", "suitable", "for", "doing", "something", "with", "a", "shiftable", "wyde", ".", "The", "type", "of", "operator", "is", "passed", "as", "an", "asm", "output", "modifier", "." ]

[ "mmix", "\"L\"", "\"ML\"", "\"MH\"", "\"H\"", "\"0xffffffffffffffff\"", "\"%#\"", "\"MMIX Internal: %s is not a shiftable int\"", "0", "4", "0xffff", "\"%s%s\"", "16", "\"%sL\"" ]

mmix4

mmix_output_shiftvalue_op_from_str

mmix

CPU

GCC

17,802

128

1

[]

[ "<s>", "unsigned", "getMaxNumElements", "(", "ElementCount", "VF", ")", "const", "{", "if", "(", "!", "VF", ".", "isScalable", "(", ")", ")", "return", "VF", ".", "getFixedValue", "(", ")", ";", "return", "VF", ".", "getKnownMinValue", "(", ")", "*", "...

[ "Try", "to", "return", "an", "estimate", "cost", "factor", "that", "can", "be", "used", "as", "a", "multiplier", "when", "scalarizing", "an", "operation", "for", "a", "vector", "with", "ElementCount", "VF", "." ]

[ "AArch64" ]

AArch64TargetTransformInfo

getMaxNumElements

AArch64

CPU

LLVM

17,803

38

1

[]

[ "<s>", "static", "void", "s390_free_pool", "(", "struct", "constant_pool", "*", "pool", ")", "{", "struct", "constant", "*", "c", ",", "*", "next", ";", "size_t", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "NR_C_MODES", ";", "i", "++", ")"...

[ "Free", "all", "memory", "used", "by", "POOL", "." ]

[ "s390", "0" ]

s390

s390_free_pool

s390

MPU

GCC

17,804

104

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "Subtarget", ".", "hasStdExtZbb", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "cttz", "." ]

[ "RI5CY", "RISCV" ]

RISCVISelLowering

isCheapToSpeculateCttz

RI5CY

CPU

LLVM

17,805

16

1

[]

[ "<s>", "enum", "reg_class", "rl78_mode_code_base_reg_class", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "address_space", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "index_code", "ATTRIBUTE_UNUSED", ")", "{", "r...

[ "Implements", "MODE_CODE_BASE_REG_CLASS", "." ]

[ "rl78" ]

rl78

rl78_mode_code_base_reg_class

rl78

MPU

GCC

17,806

25

1

[]

[ "<s>", "void", "rs6000_final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operand", "ATTRIBUTE_UNUSED", ",", "int", "num_operands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "rs6000_warn_cell_microcode", ")", "{", "const", "char", "*", "temp", "...

[ "Define", "FINAL_PRESCAN_INSN", "if", "some", "processing", "needs", "to", "be", "done", "before", "outputting", "the", "assembler", "code", ".", "On", "the", "PowerPC", ",", "we", "remember", "if", "the", "current", "insn", "is", "a", "prefixed", "insn", "w...

[ "rs6000", "0", "0", "\"emitting microcode insn %s\\t[%s] #%d\"", "\"emitting conditional microcode insn %s\\t[%s] #%d\"" ]

rs60006

rs6000_final_prescan_insn

rs6000

CPU

GCC

17,807

176

1

[]

[ "<s>", "bool", "SIShrinkInstructions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "cons...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "SI", "SI", "SI", "SI", "1", "0", "0", "0", "\"Shrinking \"", "\"\\n\"", "0", "\"e32 MI = \"", "\"\\n\"" ]

SIShrinkInstructions3

runOnMachineFunction

R600

GPU

LLVM

17,808

464

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "SystemZ", "SystemZ", "ISD::InputArg", "\"Unsupported calling convention\"" ]

SystemZISelLowering42

LowerFormalArguments

SystemZ

CPU

LLVM

17,809

81

1

[]

[ "<s>", "const", "char", "*", "output_jump_label_table", "(", "void", ")", "{", "if", "(", "pool_size", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.align 2\\n\"", ")", ";", "for", "(", "int", "i", "=", "0", ";", "i", "<", "pool_size", ";", "i"...

[ "Dump", "out", "any", "constants", "accumulated", "in", "the", "final", "pass", ".", "These", "will", "only", "be", "labels", "." ]

[ "sh", "\"\\t.align 2\\n\"", "0", "\"L\"", "\".long\t%O0\"", "0", "\"\"" ]

sh

output_jump_label_table

sh

CPU

GCC

17,810

86

1

[]

[ "<s>", "void", "SPIRVPassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "addPass", "(", "createSPIRVPreLegalizerPass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]

[ "SPIRV", "SPIRV", "SPIRV" ]

SPIRVTargetMachine

addPreLegalizeMachineIR

SPIRV

Virtual ISA

LLVM

17,811

15

1

[]

[ "<s>", "outliner", "::", "InstrType", "RISCVInstrInfo", "::", "getOutliningType", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "Flags", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "*", ...

[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]

[ "RISCV", "RISCV", "RISCV::X5", "RISCV::X5" ]

RISCVInstrInfo24

getOutliningType

RISCV

CPU

LLVM

17,812

260

1

[]

[ "<s>", "bool", "AArch64MCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unk...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "AArch64", "AArch64", "\"unknown operand type\"" ]

AArch64MCInstLower1

lowerOperand

AArch64

CPU

LLVM

17,813

260

1

[]

[ "<s>", "bool", "isThumb", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "ModeThumb", "]", ";", "}", "</s>" ]

[ "Tests", "whether", "the", "target", "is", "Thumb", "(", "little", "and", "big", "endian", ")", "." ]

[ "ARM", "ARM::ModeThumb" ]

ARMAsmParser108

isThumb

ARM

CPU

LLVM

17,814

19

1

[]

[ "<s>", "void", "MSP430RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "MSP430", "MSP430", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "MSP430::FPW", "MSP430::SPW", "2", "2", "1", "MSP430::ADD16ri", "MSP430::MOV16rr", "0", "0", "0", "MSP430::SUB16ri", "MSP430::ADD16ri", "1" ]

MSP430RegisterInfo19

eliminateFrameIndex

MSP430

MPU

LLVM

17,815

385

1

[]

[ "<s>", "size_type", "size", "(", ")", "const", "{", "return", "V", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "X86" ]

ImmutableGraph

size

X86

CPU

LLVM

17,816

14

1

[]

[ "<s>", "bool", "arc_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ")", "return", "false", ";", "if", "(", "!", "flag_...

[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", ".", "We", "already", "know", "this", "satisfies", "CONSTANT_P", "." ]

[ "arc", "0", "1", "1", "0", "1" ]

arc6

arc_legitimate_constant_p

arc

MPU

GCC

17,817

207

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isUsedByReturnOnly", "(", "SDNode", "*", "N", ")", "const", "{", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "1", ")", "return", "false", ";", "if", "(", "!", "N", "->", "hasNUsesOfValue", "(", "1", ...

[ "Return", "true", "if", "result", "of", "the", "specified", "node", "is", "used", "by", "a", "return", "node", "only", "." ]

[ "ARM", "ARM", "1", "1", "0", "0", "2", "0", "0", "ISD::CopyToReg", "ARMISD::VMOVRRD", "ISD::CopyToReg", "ISD::BITCAST", "1", "0", "ISD::CopyToReg", "1", "0", "1", "2", "0", "ISD::CopyToReg", "0", "2", "1", "ARMISD::RET_FLAG" ]

ARMISelLowering16

isUsedByReturnOnly

ARM

CPU

LLVM

17,818

395

1

[]

[ "<s>", "bool", "Thumb2ITBlockPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetMachine", "&", "TM", "=", "Fn", ".", "getTarget", "(", ")", ";", "AFI", "=", "Fn", ".", "getInfo", "<", "ARMFunctionInfo", ">", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM" ]

Thumb2ITBlockPass11

runOnMachineFunction

ARM

CPU

LLVM

17,819

148

1

[]

[ "<s>", "void", "Cpu0TargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "SmallDataSection", "=", "getContext"...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Cpu0", "Cpu0", "\".sdata\"", "\".sbss\"" ]

Cpu0TargetObjectFile1

Initialize

Cpu0

CPU

LLVM

17,820

83

1

[]

[ "<s>", "unsigned", "SPUInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "S...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "CellSPU", "SPU", "SPU::STQDv16i8", "SPU::STQDv8i16", "SPU::STQDv4i32", "SPU::STQDv4f32", "SPU::STQDv2f64", "SPU::STQDr128", "SPU::STQDr64", "SPU::STQDr32", "SPU::STQDr16", "SPU::STQDr8", "1", "2", "0", "0" ]

SPUInstrInfo

isStoreToStackSlot

CellSPU

MPU

LLVM

17,821

146

1

[]

[ "<s>", "static", "avr_map_op_t", "avr_map_decompose", "(", "unsigned", "int", "f", ",", "const", "avr_map_op_t", "*", "g", ",", "bool", "val_const_p", ")", "{", "int", "i", ";", "bool", "val_used_p", "=", "0", "!=", "avr_map_metric", "(", "f", ",", "MAP_MA...

[ "Try", "to", "decompose", "F", "as", "F", "=", "(", "F", "o", "G^-1", ")", "o", "G", "as", "described", "above", ".", "The", "result", "is", "a", "struct", "representing", "F", "o", "G^-1", "and", "G.", "If", "result.cost", "<", "0", "then", "such"...

[ "avr", "0", "1", "7", "0", "7", "7", "4", "0", "2", "4", "0", "24", "1", "2", "25", "3", "0", "1", "0", "\" %s%d=%d\"" ]

avr4

avr_map_decompose

avr

MPU

GCC

17,822

260

1

[]

[ "<s>", "int", "pa_function_arg_size", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "HOST_WIDE_INT", "size", ";", "size", "=", "mode", "!=", "BLKmode", "?", "GET_MODE_SIZE", "(", "mode", ")", ":", "int_size_in_bytes", "(", "type", ")", ";...

[ "Figure", "out", "the", "size", "in", "words", "of", "the", "function", "argument", "." ]

[ "pa", "1", "2", "0" ]

pa1

pa_function_arg_size

pa

CPU

GCC

17,823

59

1

[]

[ "<s>", "void", "LC3bInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "}", "</s>" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "LC3b", "LC3b" ]

LC3bInstPrinter

printInst

LC3b

CPU

LLVM

17,824

19

1

[]

[ "<s>", "static", "void", "mcore_reorg", "(", "void", ")", "{", "current_function_anonymous_args", "=", "0", ";", "if", "(", "saved_warn_return_type", "!=", "-", "1", ")", "{", "if", "(", "--", "saved_warn_return_type_count", "==", "0", ")", "{", "warn_return_t...

[ "This", "is", "to", "handle", "loads", "from", "the", "constant", "pool", "." ]

[ "mcore", "0", "1", "0", "1", "0" ]

mcore3

mcore_reorg

mcore

MPU

GCC

17,825

51

1

[]

[ "<s>", "static", "unsigned", "int", "arc_compute_function_type", "(", "struct", "function", "*", "fun", ")", "{", "tree", "attr", ",", "decl", "=", "fun", "->", "decl", ";", "unsigned", "int", "fn_type", "=", "fun", "->", "machine", "->", "fn_type", ";", ...

[ "Type", "of", "function", "DECL", ".", "The", "result", "is", "cached", ".", "To", "reset", "the", "cache", "at", "the", "end", "of", "a", "function", ",", "call", "with", "DECL", "=", "NULL_TREE", "." ]

[ "arc", "\"naked\"", "\"interrupt\"", "1", "\"ilink1\"", "\"ilink\"", "\"ilink2\"", "\"firq\"" ]

arc

arc_compute_function_type

arc

MPU

GCC

17,826

198

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineBlockFrequencyInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAn...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "WebAssembly" ]

WebAssemblyExplicitLocals (2)

getAnalysisUsage

WebAssembly

Virtual ISA

LLVM

17,827

33

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DstReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc",...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::ADDI", "0", "RISCV::FPR32RegClass", "RISCV::FSGNJ_S", "RISCV::FPR64RegClass", "RISCV::FSGNJ_D", "RISCV::VRRegClass", "RISCV::VMV1R_V", "RISCV::VRM2RegClass", "RISCV::VRM4RegClass", "RISCV::VRM8RegClass", "RISCV::VRM2RegClass", "RISCV::VMV...

RISCVInstrInfo25

copyPhysReg

RISCV

CPU

LLVM

17,828

379

1

[]

[ "<s>", "unsigned", "HSAILRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "HSAIL", "::", "NoRegister", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "HSAIL", "HSAIL", "HSAIL::NoRegister" ]

HSAILRegisterInfo

getFrameRegister

HSAIL

Virtual ISA

LLVM

17,829

18

1

[]

[ "<s>", "static", "bool", "swap_top_of_ready_list", "(", "rtx_insn", "*", "*", "ready", ",", "int", "n_ready", ")", "{", "rtx_insn", "*", "top", "=", "ready", "[", "n_ready", "-", "1", "]", ";", "rtx_insn", "*", "next", "=", "ready", "[", "n_ready", "-"...

[ "Try", "to", "find", "the", "best", "candidate", "on", "the", "top", "of", "ready", "list", "if", "two", "insns", "have", "the", "same", "priority", "-", "candidate", "is", "best", "if", "its", "dependees", "were", "scheduled", "earlier", ".", "Applied", ...

[ "i386", "1", "2", "1", "1" ]

i3864

swap_top_of_ready_list

i386

CPU

GCC

17,830

321

1

[]

[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "MBlaze", "MBlaze", "ISD::InputArg", "16", "MBlaze", "0", "1", "2", "0" ]

MBlazeISelLowering10

LowerCallResult

MBlaze

MPU

LLVM

17,831

170

1

[]

[ "<s>", "static", "void", "reshuffle_units", "(", "basic_block", "loop", ")", "{", "rtx_insn", "*", "head", "=", "BB_HEAD", "(", "loop", ")", ";", "rtx_insn", "*", "tail", "=", "BB_END", "(", "loop", ")", ";", "rtx_insn", "*", "insn", ";", "unit_req_table...

[ "Find", "insns", "in", "LOOP", "which", "would", ",", "if", "shifted", "to", "the", "other", "side", "of", "the", "machine", ",", "reduce", "an", "imbalance", "in", "the", "unit", "reservations", "." ]

[ "c6x", "0", "1", "2", "1", "2", "1", "2", "1" ]

c6x

reshuffle_units

c6x

VLIW

GCC

17,832

361

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"NVPTX specific alloca hoisting\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "NVPTX", "\"NVPTX specific alloca hoisting\"" ]

NVPTXAllocaHoisting11

getPassName

NVPTX

GPU

LLVM

17,833

11

1

[]

[ "<s>", "bool", "XNCMFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MF", ".", "getTarget", "(", ")", "."...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "XNCM", "XNCM" ]

XNCMFrameLowering

hasFP

XNCM

CPU

LLVM

17,834

56

1

[]

[ "<s>", "virtual", "MachineInstr", "*", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{", "return...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "MBlaze", "0" ]

MBlazeInstrInfo3

foldMemoryOperandImpl

MBlaze

MPU

LLVM

17,835

31

1

[]

[ "<s>", "bool", "LoongArchAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "LoongArchOperand", "::"...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "LoongArch", "LoongArch", "LoongArchOperand::createToken", "\"unexpected token\"" ]

LoongArchAsmParser

ParseInstruction

LoongArch

CPU

LLVM

17,836

119

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "for", "(", "unsigned", "Reg", ":", "*", "RC", ")", "if", "(", "!", "MRI", ...

[ "Returns", "a", "lowest", "register", "that", "is", "not", "used", "at", "any", "point", "in", "the", "function", "." ]

[ "AMDGPU", "SI", "AMDGPU::NoRegister" ]

SIRegisterInfo (2)

findUnusedRegister

AMDGPU

GPU

LLVM

17,837

44

1

[]

[ "<s>", "static", "tree", "pa_d_handle_target_float_abi", "(", "void", ")", "{", "const", "char", "*", "abi", ";", "if", "(", "TARGET_SOFT_FLOAT", ")", "abi", "=", "\"soft\"", ";", "else", "abi", "=", "\"hard\"", ";", "return", "build_string_literal", "(", "s...

[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "floatAbi", "''", ")", "'", "." ]

[ "pa", "\"soft\"", "\"hard\"", "1" ]

pa-d

pa_d_handle_target_float_abi

pa

CPU

GCC

17,838

39

1

[]

[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "*", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "ge...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_i32", "WebAssembly::ARGUMENT_i32_S", "WebAssembly::ARGUMENT_i64", "WebAssembly::ARGUMENT_i64_S", "WebAssembly::ARGUMENT_f32", "WebAssembly::ARGUMENT_f32_S", "WebAssembly::ARGUMENT_f64", "WebAssembly::ARGUMENT_f64_S", ...

WebAssemblyAsmPrinter11

EmitInstruction

WebAssembly

Virtual ISA

LLVM

17,839

357

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MipsTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "C...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Mips", "Mips", "1", "0", "MVT::i32", "0U", "Mips::CPURegsRegisterClass", "MVT::i64", "\"Unexpected type.\"", "0U", "Mips::CPU64RegsRegisterClass", "MVT::f32", "0U", "Mips::FGR32RegisterClass", "MVT::f64", "0U", "Mips::FGR64RegisterClass", "0U", "Mips::AFGR64RegisterClass" ]

MipsISelLowering (2)3

getRegForInlineAsmConstraint

Mips

CPU

LLVM

17,840

187

1

[]

[ "<s>", "static", "void", "sh_add_function_attribute", "(", "const", "char", "*", "attr", ")", "{", "tree", "id", "=", "get_identifier", "(", "attr", ")", ";", "if", "(", "current_function_decl", ")", "decl_attributes", "(", "&", "current_function_decl", ",", "...

[ "Add", "ATTR", "to", "the", "attributes", "of", "the", "current", "function", ".", "If", "there", "is", "no", "such", "function", ",", "save", "it", "to", "be", "added", "to", "the", "attributes", "of", "the", "next", "function", "." ]

[ "sh", "0" ]

sh-c

sh_add_function_attribute

sh

CPU

GCC

17,841

65

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "EnableSVEIntrinsicOpts", "&&", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine32

addIRPasses

AArch64

CPU

LLVM

17,842

248

1

[]

[ "<s>", "void", "TPCLatencyResolver", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TPC", "TPC" ]

TPCLatencyResolver

getAnalysisUsage

TPC

Virtual ISA

LLVM

17,843

34

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "VirtRegMap", ">", "(", ")", ";", "AU", ".", "addRequire...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

GCNNSAReassign

getAnalysisUsage

AMDGPU

GPU

LLVM

17,844

51

1

[]

[ "<s>", "bool", "HexagonEarlyIfConversion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "0" ]

HexagonEarlyIfConv (2)

runOnMachineFunction

Hexagon

DSP

LLVM

17,845

142

1

[]

[ "<s>", "void", "MSP430AsmPrinter", "::", "PrintSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "raw_ostream", "&", "O", ")", "{", "uint64_t", "Offset", "=", "MO", ".", "getOffset", "(", ")", ";", "if", "(", "Offset", ")", "O", "<<", "'('"...

[ "Print", "the", "MachineOperand", "as", "a", "symbol", "." ]

[ "MSP430", "MSP430" ]

MSP430AsmPrinter (2)1

PrintSymbolOperand

MSP430

MPU

LLVM

17,846

61

1

[]

[ "<s>", "bool", "isUnconditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "Bcc", "&&", "Inst", ".", "getOperand", "(", "1", ")", ".", "getImm", "(", "...

[ "Return", "true", "if", "this", "is", "a", "branch", "which", "always", "transfers", "control", "flow", "to", "some", "other", "block", "." ]

[ "ARM", "ARM::Bcc", "1", "ARMCC::AL" ]

ARMMCTargetDesc (2)

isUnconditionalBranch

ARM

CPU

LLVM

17,847

50

1

[]

[ "<s>", "void", "AArch64RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "AArch64", "AArch64", "0", "\"Unexpected\"", "AArch64", "AArch64", "1", "1", "AArch64", "\"Emergency spill slot is out of reach\"", "AArch64::GPR64RegClass" ]

AArch64RegisterInfo1

eliminateFrameIndex

AArch64

CPU

LLVM

17,848

298

1

[]

[ "<s>", "void", "buildLoad", "(", "unsigned", "Val", ",", "const", "CCValAssign", "&", "VA", ")", "{", "MachineMemOperand", "*", "MMO", ";", "unsigned", "Addr", "=", "getStackAddress", "(", "VA", ",", "MMO", ")", ";", "MIRBuilder", ".", "buildLoad", "(", ...

[ "Build", "and", "insert", "a", "G_LOAD", "instruction", ",", "while", "constructing", "the", "MachineMemOperand", "." ]

[ "Mips" ]

MipsCallLowering1

buildLoad

Mips

CPU

LLVM

17,849

39

1

[]

[ "<s>", "MachineBasicBlock", "*", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "M...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "AArch64", "AArch64", "\"Unexpected instruction for custom inserter!\"", "AArch64::F128CSEL", "AArch64::LR", "AArch64::CATCHRET" ]

AArch64ISelLowering69

EmitInstrWithCustomInserter

AArch64

CPU

LLVM

17,850

124

1

[]

[ "<s>", "void", "Nios2PassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "Nios2", "Nios2" ]

Nios2TargetMachine1

addIRPasses

Nios2

MPU

LLVM

17,851

14

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "k_Register", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "Num", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "LC2200", "\"Invalid access!\"" ]

LC2200AsmParser

getReg

LC2200

CPU

LLVM

17,852

22

1

[]

[ "<s>", "int", "HexagonInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "&", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "&", "UseMI", ",", "unsigned", "UseIdx", ")", "...

[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "1", "1", "1" ]

HexagonInstrInfo (2)2

getOperandLatency

Hexagon

DSP

LLVM

17,853

252

1

[]

[ "<s>", "bool", "RISCVInsertVSETVLI", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "RISCVSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "has...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "\"Expect empty block infos\"" ]

RISCVInsertVSETVLI1

runOnMachineFunction

RISCV

CPU

LLVM

17,854

191

1

[]

[ "<s>", "static", "tree", "ix86_canonical_va_list_type", "(", "tree", "type", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "lookup_attribute", "(", "\"ms_abi va_list\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ")", "return", "ms_va_list_type_n...

[ "Returns", "the", "canonical", "va_list", "type", "specified", "by", "TYPE", ".", "If", "there", "is", "no", "valid", "TYPE", "provided", ",", "it", "return", "NULL_TREE", "." ]

[ "i386", "\"ms_abi va_list\"", "\"sysv_abi va_list\"" ]

i386

ix86_canonical_va_list_type

i386

CPU

GCC

17,855

95

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "if", "(", "!", "WidenVMOVS", "||", "!", "MI", "->", "isCopy", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "ARM", "ARM", "0", "1", "ARM::SPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "0", "\"widening: \"", "1", "ARM::VMOVD", "0", "1", "1", "1", "1", "\"replaced by: \"" ]

ARMBaseInstrInfo (2)4

expandPostRAPseudo

ARM

CPU

LLVM

17,856

330

1

[]

[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "AArch64" ]

AArch64TargetMachine14

getSubtargetImpl

AArch64

CPU

LLVM

17,857

140

1

[]

[ "<s>", "static", "void", "replace_mov_pcrel_step1", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "unspec", ";", "rtx", "opnds", "[", "2", "]", ";", "rtx_insn", "*", "new_insns", ";", "gcc_assert"...

[ "Do", "the", "first", "replacement", "step", "in", "tilegx_fixup_pcrel_references", "." ]

[ "tilegx", "2", "0", "0", "1", "1", "0", "0", "1", "1", "0", "1", "0", "1" ]

tilegx

replace_mov_pcrel_step1

tilegx

VLIW

GCC

17,858

192

1

[]

[ "<s>", "bool", "function_checker", "::", "require_immediate_enum", "(", "unsigned", "int", "rel_argno", ",", "tree", "type", ")", "{", "unsigned", "int", "argno", "=", "m_base_arg", "+", "rel_argno", ";", "if", "(", "!", "argument_exists_p", "(", "argno", ")",...

[ "Check", "that", "argument", "REL_ARGNO", "is", "an", "integer", "constant", "expression", "that", "has", "a", "valid", "value", "for", "enumeration", "type", "TYPE", ".", "REL_ARGNO", "counts", "from", "the", "end", "of", "the", "predication", "arguments", "....

[ "aarch64" ]

aarch64-sve-builtins

require_immediate_enum

aarch64

CPU

GCC

17,859

124

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "HexagonTargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "unsigned", "VecLen", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "ElemTy", "=", "VT", ".", ...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "Hexagon", "Hexagon", "1", "0u", "MVT::i1" ]

HexagonISelLowering100

getPreferredVectorAction

Hexagon

DSP

LLVM

17,860

102

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "if", "(", "Subtarget", "->", "hasLSE", "(", ")", ")", "return", "AtomicExpansionKind", "::", ...

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "AArch64", "AArch64", "0" ]

AArch64ISelLowering (2)3

shouldExpandAtomicCmpXchgInIR

AArch64

CPU

LLVM

17,861

49

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "LiveVariablesID", ")", ";", "AU", ".", "addRequired", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TVM" ]

TVMMoveMaterializable

getAnalysisUsage

TVM

Virtual ISA

LLVM

17,862

70

1

[]

[ "<s>", "const", "int", "*", "SIRegisterInfo", "::", "getRegUnitPressureSets", "(", "unsigned", "RegUnit", ")", "const", "{", "static", "const", "int", "Empty", "[", "]", "=", "{", "-", "1", "}", ";", "if", "(", "hasRegUnit", "(", "AMDGPU", "::", "M0", ...

[ "Get", "the", "dimensions", "of", "register", "pressure", "impacted", "by", "this", "register", "unit", "." ]

[ "AMDGPU", "SI", "1", "AMDGPU::M0", "AMDGPU" ]

SIRegisterInfo114

getRegUnitPressureSets

AMDGPU

GPU

LLVM

17,863

47

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "if", "(", "isGPRAsmReg", "(", ")", "&&", "RegIdx", ".", "Index", "==", "0", ")", "return", "true", ";", "return", "Kind", "==", "k_PhysRegister", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "Mips", "0" ]

MipsAsmParser

isReg

Mips

CPU

LLVM

17,864

28

1

[]

[ "<s>", "unsigned", "LEGRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "LEG", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "LEG", "LEG", "LEG::SP" ]

LEGRegisterInfo

getFrameRegister

LEG

CPU

LLVM

17,865

18

1

[]

[ "<s>", "MCELFStreamer", "&", "Comet2TargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]

[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]

[ "Comet2", "Comet2" ]

Comet2ELFStreamer

getStreamer

Comet2

CPU

LLVM

17,866

19

1

[]

[ "<s>", "bool", "BlackfinFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "Blackfin" ]

BlackfinFrameLowering1

hasReservedCallFrame

Blackfin

DSP

LLVM

17,867

16

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU" ]

AMDGPUAsmParser61

print

AMDGPU

GPU

LLVM

17,868

11

1

[]

[ "<s>", "void", "ix86_expand_rounddf_32", "(", "rtx", "operand0", ",", "rtx", "operand1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "xa", ",", "xa2", ",", "dxa", ",", "TWO52", ",", "tmp", ",", "half", ",", "mha...

[ "Expand", "SSE", "sequence", "for", "computing", "round", "from", "OPERAND1", "storing", "into", "OPERAND0", ".", "Sequence", "that", "works", "without", "relying", "on", "DImode", "truncation", "via", "cvttsd2siq", "that", "is", "only", "available", "on", "64bi...

[ "i386", "0", "0", "0", "0", "0", "0", "0", "1" ]

i386-expand

ix86_expand_rounddf_32

i386

CPU

GCC

17,869

318

1

[]

[ "<s>", "Instruction", "*", "VETargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Instruction", "*", "Inst", ",", "AtomicOrdering", "Ord", ")", "const", "{", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "...

[ "Custom", "Lower", "{", "." ]

[ "VE", "VE", "\"Invalid fence: unordered/non-atomic\"", "\"Unknown fence ordering in emitLeadingFence\"" ]

VEISelLowering1

emitLeadingFence

VE

CPU

LLVM

17,870

108

1

[]

[ "<s>", "static", "bool", "isAllOnes", "(", "SDValue", "V", ")", "{", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ")", ";", "return", "C", "&&", "C", "->", "isAllOnesValue", "(", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "value", "is", "all", "one", "bits", "." ]

[ "X86" ]

X86ISelLowering (2)

isAllOnes

X86

CPU

LLVM

17,871

30

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "create...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "ARM", "ARM", "1", "ARM", "ARM" ]

ARMTargetMachine101

addIRPasses

ARM

CPU

LLVM

17,872

150

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "dl", ...

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "XCore", "XCore", "1", "XCore::MKMSK_rus", "XCore::LDC_ru6", "XCore::LDC_lru6", "4", "XCore::LDWCP_lru6" ]

XCoreInstrInfo

loadImmediate

XCore

MPU

LLVM

17,873

224

1

[]

[ "<s>", "bool", "ARMLegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{", "using", "namespace", "TargetOpcode", ";", "switch", "(", "MI", ".",...

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "ARM", "ARM", "0", "16", "8", "0", "32", "\"Couldn't find widened instruction\"", "\"Unexpected widened instruction\"", "0", "32", "\"Unexpected type for the widened instruction\"" ]

ARMLegalizerInfo27

legalizeCustom

ARM

CPU

LLVM

17,874

268

1

[]

[ "<s>", "const", "char", "*", "avr_out_insert_bits", "(", "rtx", "*", "op", ",", "int", "*", "plen", ")", "{", "unsigned", "int", "map", "=", "UINTVAL", "(", "op", "[", "1", "]", ")", "&", "GET_MODE_MASK", "(", "SImode", ")", ";", "unsigned", "mask_fi...

[ "PLEN", "==", "0", ":", "Print", "assembler", "code", "for", "`", "insert_bits", "'", ".", "PLEN", "!", "=", "0", ":", "Compute", "code", "length", "in", "bytes", ".", "OP", "[", "0", "]", ":", "Result", "OP", "[", "1", "]", ":", "The", "mapping"...

[ "avr", "1", "4", "0", "0", "1", "2", "2", "3", "2", "2", "0", "\"map = 0x%08x\\n\"", "0", "1", "\"mov __tmp_reg__,%1\"", "1", "1", "0", "0", "2", "3", "3", "\"eor %0,%1\"", "\"andi %0,%3\"", "\"eor %0,%1\"", "3", "\"mov %0,%1\"", "1", "\"\"" ]

avr

avr_out_insert_bits

avr

MPU

GCC

17,875

309

1

[]

[ "<s>", "type_suffix_index", "function_resolver", "::", "infer_integer_vector_type", "(", "unsigned", "int", "argno", ")", "{", "type_suffix_index", "type", "=", "infer_vector_type", "(", "argno", ")", ";", "if", "(", "type", "==", "NUM_TYPE_SUFFIXES", ")", "return",...

[ "Like", "infer_vector_type", ",", "but", "also", "require", "the", "type", "to", "be", "integral", "." ]

[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a vector of integers\"", "1" ]

aarch64-sve-builtins

infer_integer_vector_type

aarch64

CPU

GCC

17,876

65

1

[]

[ "<s>", "static", "void", "mips_promote_ready", "(", "rtx", "*", "ready", ",", "int", "lower", ",", "int", "higher", ")", "{", "rtx", "new_head", ";", "int", "i", ";", "new_head", "=", "ready", "[", "lower", "]", ";", "for", "(", "i", "=", "lower", ...

[ "Remove", "the", "instruction", "at", "index", "LOWER", "from", "ready", "queue", "READY", "and", "reinsert", "it", "in", "front", "of", "the", "instruction", "at", "index", "HIGHER", ".", "LOWER", "must", "be", "<", "=", "HIGHER", "." ]

[ "mips", "1" ]

mips3

mips_promote_ready

mips

CPU

GCC

17,877

61

1

[]

[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "ARM", "::", "SP", ")", ";", "Re...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::R9" ]

ARMBaseRegisterInfo29

getReservedRegs

ARM

CPU

LLVM

17,878

96

1

[]

[ "<s>", "const", "char", "*", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", "{", "const", "char", "*", "val", "=", "NULL", ";", "char", "buf", "[", "128", "]", ";", "FILE", "*", "f", "=", "NULL", ";", "b...

[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", ...

[ "arm", "128", "1", "0", "\"arch\"", "0", "0", "\"cpu\"", "0", "0", "\"tune\"", "\"GCC_CPUINFO\"", "\"r\"", "\"/proc/cpuinfo\"", "\"r\"", "\"CPU implementer\"", "0", "\"CPU part\"", "0", "\"-m\"", "0", "\"=\"", "\"arch\"", "0", "0", "0", "0", "0", "\"-m\"", "...

driver-arm

host_detect_local_cpu

arm

CPU

GCC

17,879

452

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isLdStPairSuppressed", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "llvm", "::", "any_of", "(", "MI", ".", "memoperands", "(", ")", ",", "[", "]", "(", "MachineMemOperand", "*", "MMO", ")"...

[ "Return", "true", "if", "pairing", "the", "given", "load", "or", "store", "is", "hinted", "to", "be", "unprofitable", "." ]

[ "AArch64", "AArch64" ]

AArch64InstrInfo (2)

isLdStPairSuppressed

AArch64

CPU

LLVM

17,880

44

1

[]

[ "<s>", "bool", "rl78_virt_insns_ok", "(", "void", ")", "{", "if", "(", "cfun", ")", "return", "cfun", "->", "machine", "->", "virt_insns_ok", ";", "return", "true", ";", "}", "</s>" ]

[ "Predicates", "used", "in", "the", "MD", "patterns", ".", "This", "one", "is", "true", "when", "virtual", "insns", "may", "be", "matched", ",", "which", "typically", "means", "before", "(", "or", "during", ")", "the", "devirt", "pass", "." ]

[ "rl78" ]

rl78

rl78_virt_insns_ok

rl78

MPU

GCC

17,881

21

1

[]

[ "<s>", "static", "tree", "ix86_md_asm_clobbers", "(", "tree", "outputs", "ATTRIBUTE_UNUSED", ",", "tree", "inputs", "ATTRIBUTE_UNUSED", ",", "tree", "clobbers", ")", "{", "clobbers", "=", "tree_cons", "(", "NULL_TREE", ",", "build_string", "(", "5", ",", "\"flag...

[ "Worker", "function", "for", "TARGET_MD_ASM_CLOBBERS", ".", "We", "do", "this", "in", "the", "new", "i386", "backend", "to", "maintain", "source", "compatibility", "with", "the", "old", "cc0-based", "compiler", "." ]

[ "i386", "5", "\"flags\"", "4", "\"fpsr\"", "7", "\"dirflag\"" ]

i3863

ix86_md_asm_clobbers

i386

CPU

GCC

17,882

68

1

[]

[ "<s>", "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal",...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "X86", "X86", "\".word\"", "2", "\".code\"", "\".att_syntax\"", "\"prefix\"", "\"noprefix\"", "\"'.att_syntax noprefix' is not \"", "\"supported: registers must have a \"", "\"'%' prefix in .att_syntax\"", "0", "\".intel_syntax\"", "1", "\"noprefix\"", "\"prefix\"", "\"'.intel_syntax...

X86AsmParser (2)3

ParseDirective

X86

CPU

LLVM

17,883

263

1

[]

[ "<s>", "virtual", "const", "OpenRISCSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "OpenRISC", "OpenRISC" ]

OpenRISCTargetMachine

getSubtargetImpl

OpenRISC

CPU

LLVM

17,884

14

1

[]

[ "<s>", "AVRSubtarget", "&", "AVRSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AVR", "AVR", "AVR" ]

AVRSubtarget (2)

initializeSubtargetDependencies

AVR

MPU

LLVM

17,885

30

1

[]

[ "<s>", "static", "void", "register_builtin_types", "(", ")", "{", "scalar_types", "[", "VECTOR_TYPE_", "##", "ACLE_NAME", "]", "=", "SCALAR_TYPE", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "NUM_VECTOR_TYPES", ";", "++", "i", ")", ...

[ "Register", "the", "built-in", "RVV", "ABI", "types", ",", "such", "as", "__rvv_int32m1_t", "." ]

[ "aarch64", "0", "0", "0", "16", "1", "128", "1", "1", "1" ]

aarch64-sve-builtins1

register_builtin_types

aarch64

CPU

GCC

17,886

308

1

[]

[ "<s>", "bool", "mep_epilogue_uses", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "LP_REGNO", "&&", "(", "profile_arc_flag", ">", "0", "||", "profile_flag", ">", "0", ")", ")", "return", "true", ";", "return", "(", "reload_completed", "&&", "m...

[ "Return", "true", "if", "epilogue", "uses", "register", "REGNO", "." ]

[ "mep", "0", "0" ]

mep

mep_epilogue_uses

mep

CPU

GCC

17,887

37

1

[]

[ "<s>", "static", "void", "nds32_asm_function_begin_epilogue", "(", "FILE", "*", "file", ")", "{", "fprintf", "(", "file", ",", "\"\\t! BEGIN EPILOGUE\\n\"", ")", ";", "}", "</s>" ]

[ "Before", "rtl", "epilogue", "has", "been", "expanded", ",", "this", "function", "is", "used", "." ]

[ "nds32", "\"\\t! BEGIN EPILOGUE\\n\"" ]

nds32

nds32_asm_function_begin_epilogue

nds32

CPU

GCC

17,888

17

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Vector Registers Merge Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"R600 Vector Registers Merge Pass\"" ]

R600OptimizeVectorRegisters (2)

getPassName

AMDGPU

GPU

LLVM

17,889

13

1

[]

[ "<s>", "int", "reg_unused_after", "(", "rtx", "reg", ",", "rtx", "insn", ")", "{", "enum", "rtx_code", "code", ",", "prev_code", "=", "UNKNOWN", ";", "while", "(", "(", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", ")", "{", "if", "(", "prev_code"...

[ "Return", "nonzero", "if", "REG", "is", "not", "used", "after", "INSN", ".", "We", "assume", "REG", "is", "a", "reload", "reg", ",", "and", "therefore", "does", "not", "live", "past", "labels", "or", "calls", "or", "jumps", "." ]

[ "sparc", "1", "1", "0", "1", "0", "0", "1" ]

sparc3

reg_unused_after

sparc

CPU

GCC

17,890

152

1

[]

[ "<s>", "static", "tree", "s390_handle_vectorbool_attribute", "(", "tree", "*", "node", ",", "tree", "name", "ATTRIBUTE_UNUSED", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", ...

[ "Expand", "the", "s390_vector_bool", "type", "attribute", "." ]

[ "s390" ]

s390

s390_handle_vectorbool_attribute

s390

MPU

GCC

17,891

178

1

[]

[ "<s>", "void", "SNESMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "cons...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "SNES", "SNES", "0", "\"Instruction size cannot be zero\"" ]

SNESMCCodeEmitter

encodeInstruction

SNES

DSP

LLVM

17,892

86

1

[]

[ "<s>", "bool", "X86DynAllocaExpander", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "hasDynAlloca", "(", ")", ")", "return", "false", ";",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "4096", "\"stack-probe-size\"", "\"stack-probe-size\"", "0", "\"no-stack-arg-probe\"" ]

X86DynAllocaExpander

runOnMachineFunction

X86

CPU

LLVM

17,893

177

1

[]

[ "<s>", "MipsSubtarget", "&", "MipsSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "std", "::", "string", "CPUName", "=", "MIPS_MC", "::", "selectMipsCPU", "...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Mips", "Mips", "Mips", "MIPS_MC::selectMipsCPU", "Mips", "Mips", "16", "\"Unknown ABI for stack alignment!\"", "8", "\"64-bit code requested on a subtarget that doesn't \"", "\"support it!\"" ]

MipsSubtarget74

initializeSubtargetDependencies

Mips

CPU

LLVM

17,894

135

1

[]

[ "<s>", "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Al...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "256", "AArch64" ]

AArch64SelectionDAGInfo6

EmitTargetCodeForMemset

AArch64

CPU

LLVM

17,895

296

1

[]

[ "<s>", "static", "bool", "isNot", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_XOR", ")", "return", "false", ";", "auto", ...

[ "Check", "if", "the", "current", "token", "has", "kind", "K", "." ]

[ "AMDGPU", "2", "1" ]

AMDGPULegalizerInfo26

isNot

AMDGPU

GPU

LLVM

17,896

59

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC", "PPC" ]

PPCISelLowering (2)7

CanLowerReturn

PowerPC

CPU

LLVM

17,897

82

1

[]

[ "<s>", "unsigned", "NyuziMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi", "0", "Nyuzi::fixup_Nyuzi_HI19", "Nyuzi", "Nyuzi", "0", "Nyuzi::fixup_Nyuzi_IMM_LO13", "\"Unknown fixup type\"", "0" ]

NyuziMCCodeEmitter

getMachineOpValue

Nyuzi

GPU

LLVM

17,898

196

1

[]

[ "<s>", "bool", "Thumb2SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "PredicateFtor", "&&", "!", "PredicateFtor", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STI", "=", "&"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM" ]

Thumb2SizeReduction30

runOnMachineFunction

ARM

CPU

LLVM

17,899

145

1

[]