docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegisterClass", "ARM::tGPRRegisterClass", "ARM::tcGPRRegisterClass", "ARM::rGPRRegisterClass", "0", "ARM::t2STRi12", "0", "ARM" ]	Thumb2InstrInfo15	storeRegToStackSlot	ARM	CPU	LLVM	17,600	208	1	[]
[ "<s>", "static", "void", "ix86_reorg", "(", "void", ")", "{", "compute_bb_for_insn", "(", ")", ";", "if", "(", "flag_mitigate_rop", ")", "ix86_mitigate_rop", "(", ")", ";", "if", "(", "TARGET_SEH", "&&", "current_function_has_exception_handlers", "(", ")", ")", ...	[ "Implement", "machine", "specific", "optimizations", ".", "We", "implement", "padding", "of", "returns", "for", "K8", "CPUs", "and", "pass", "to", "avoid", "4", "jumps", "in", "the", "single", "16", "byte", "window", "." ]	[ "i386" ]	i3865	ix86_reorg	i386	CPU	GCC	17,601	68	1	[]
[ "<s>", "const", "unsigned", "", "TMS320C64XRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "unsigned", "nonvolatileRegs", "[", "]", "=", "{", "TMS320C64X", "::", "A10", ",", "TMS320C64...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "TMS320C64X", "TMS320C64X", "TMS320C64X::A10", "TMS320C64X::A11", "TMS320C64X::A12", "TMS320C64X::A13", "TMS320C64X::B10", "TMS320C64X::B11", "TMS320C64X::B12", "TMS320C64X::B13", "0" ]	TMS320C64XRegisterInfo	getCalleeSavedRegs	TMS320C64X	VLIW	LLVM	17,602	61	1	[]
[ "<s>", "MachineBasicBlock", "", "MipsSETargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "r...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Mips", "Mips", "Mips", "Mips::BPOSGE32_PSEUDO", "Mips::SNZ_B_PSEUDO", "Mips::BNZ_B", "Mips::SNZ_H_PSEUDO", "Mips::BNZ_H", "Mips::SNZ_W_PSEUDO", "Mips::BNZ_W", "Mips::SNZ_D_PSEUDO", "Mips::BNZ_D", "Mips::SNZ_V_PSEUDO", "Mips::BNZ_V", "Mips::SZ_B_PSEUDO", "Mips::BZ_B", "Mips::SZ_H_PSE...	MipsSEISelLowering12	EmitInstrWithCustomInserter	Mips	CPU	LLVM	17,603	222	1	[]
[ "<s>", "rtx", "tilegx_simd_int", "(", "rtx", "num", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "n", "=", "0", ";", "gcc_assert", "(", "CONST_INT_P", "(", "num", ")", ")", ";", "n", "=", "INTVAL", "(", "num", ")", ";", "switch", "(", "mod...	[ "Return", "the", "simd", "variant", "of", "the", "constant", "NUM", "of", "mode", "MODE", ",", "by", "replicating", "it", "to", "fill", "an", "interger", "of", "mode", "DImode", ".", "NUM", "is", "first", "truncated", "to", "fit", "in", "MODE", "." ]	[ "tilegx", "0", "0x0101010101010101LL", "0x000000FF", "0x0001000100010001LL", "0x0000FFFF", "0x0000000100000001LL", "0xFFFFFFFF" ]	tilegx	tilegx_simd_int	tilegx	VLIW	GCC	17,604	99	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "new", "CoalesceFeaturesAndStripAtomics", "(", "&", "getWebAssemblyTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine33	addIRPasses	WebAssembly	Virtual ISA	LLVM	17,605	125	1	[]
[ "<s>", "rtx", "alpha_use_linkage", "(", "rtx", "func", "ATTRIBUTE_UNUSED", ",", "bool", "lflag", "ATTRIBUTE_UNUSED", ",", "bool", "rflag", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL_RTX", ";", "}", "</s>" ]	[ "Return", "a", "SYMBOL_REF", "representing", "the", "reference", "to", "the", ".linkage", "entry", "of", "function", "FUNC", "built", "for", "calls", "made", "from", "CFUNDECL", ".", "LFLAG", "is", "1", "if", "this", "is", "the", "reference", "to", "the", ...	[ "alpha" ]	alpha	alpha_use_linkage	alpha	MPU	GCC	17,606	20	1	[]
[ "<s>", "MachineInstr", "*", "TPCInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "int", "Frame...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "TPC", "TPC", "1", "0", "0", "0", "1", "0", "0", "0", "1", "\"Cannot fold physregs\"", "\"Unrelated regclasses\"", "0", "1", "0", "0" ]	TPCInstrInfo	foldMemoryOperandImpl	TPC	Virtual ISA	LLVM	17,607	362	1	[]
[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "unsigned", "Kind", ";", "unsig...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "ARM", "ARM", "4", "ARM::ITasm", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0U", "\"too few operands for instruction\"", "ARM", "\"invalid operand for instruction\"", "\"invalid instruction\"", "ARM", "0", "\"flag setting ins...	ARMAsmParser65	MatchAndEmitInstruction	ARM	CPU	LLVM	17,608	419	1	[]
[ "<s>", "rtx", "nvptx_maybe_convert_symbolic_operand", "(", "rtx", "orig_op", ")", "{", "if", "(", "GET_MODE", "(", "orig_op", ")", "!=", "Pmode", ")", "return", "orig_op", ";", "rtx", "op", "=", "orig_op", ";", "while", "(", "GET_CODE", "(", "op", ")", "...	[ "When", "loading", "an", "operand", "ORIG_OP", ",", "verify", "whether", "an", "address", "space", "conversion", "to", "generic", "is", "required", ",", "and", "if", "so", ",", "perform", "it", ".", "Also", "check", "for", "SYMBOL_REFs", "for", "function", ...	[ "nvptx", "0", "1" ]	nvptx2	nvptx_maybe_convert_symbolic_operand	nvptx	GPU	GCC	17,609	177	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "isReg", "(", ")", "&&", "\"Wrong CountValue accessor\"", ")", ";", "return", "Contents", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "PowerPC", "\"Wrong CountValue accessor\"" ]	PPCCTRLoops2	getReg	PowerPC	CPU	LLVM	17,610	21	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "RISCV", "RISCV", "RISCV::X1", "RISCV::X8", "RISCVABI::getBPReg", "\"interrupt\"", "RISCV::X1", "RISCV::X5", "RISCV::X6", "RISCV::X7", "RISCV::X10", "RISCV::X11", "RISCV::X12", "RISCV::X13", "RISCV::X14", "RISCV::X15", "RISCV::X16", "RISCV::X17", "RISCV::X28", "RISCV::X29", "...	RISCVFrameLowering	determineCalleeSaves	RISCV	CPU	LLVM	17,611	303	1	[]
[ "<s>", "bool", "MipsMCCodeEmitter", "::", "isMicroMips", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "Mips", "::", "FeatureMicroMips", "]", ";", "}", "</s>" ]	[ "Check", "whether", "a", "given", "symbol", "has", "been", "flagged", "with", "MICROMIPS", "flag", "." ]	[ "Mips", "Mips", "Mips", "Mips::FeatureMicroMips" ]	MipsMCCodeEmitter (2)	isMicroMips	Mips	CPU	LLVM	17,612	25	1	[]
[ "<s>", "BitVector", "HexagonRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "R29", ")", ";", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Hexagon", "Hexagon", "Hexagon::R29", "Hexagon::R30", "Hexagon::R31", "Hexagon::PC", "Hexagon::D14", "Hexagon::D15", "Hexagon::LC0", "Hexagon::LC1", "Hexagon::SA0", "Hexagon::SA1", "Hexagon::UGP", "Hexagon::GP", "Hexagon::CS0", "Hexagon::CS1", "Hexagon::CS", "Hexagon::USR" ]	HexagonRegisterInfo17	getReservedRegs	Hexagon	DSP	LLVM	17,613	168	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_arm_ldst_pcrel_12\"", ",", "1", ",", "...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "ARM", "ARM::NumTargetFixupKinds", "\"fixup_arm_ldst_pcrel_12\"", "1", "24", "\"fixup_t2_ldst_pcrel_12\"", "0", "32", "\"fixup_arm_pcrel_10\"", "1", "24", "\"fixup_t2_pcrel_10\"", "0", "32", "\"fixup_thumb_adr_pcrel_10\"", "0", "8", "\"fixup_arm_adr_pcrel_12\"", "1", "24", "\...	ARMAsmBackend18	getFixupKindInfo	ARM	CPU	LLVM	17,614	370	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "OpNum", "+", "1", "<", "MI", ...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "Mips", "Mips", "1", "\"Insufficient operands\"", "1", "\"Unexpected base pointer for inline asm memory operand.\"", "\"Unexpected offset for inline asm memory operand.\"", "0", "4", "4", "4", "\"($\"", "Mips", "\")\"" ]	MipsAsmPrinter (2)1	PrintAsmMemoryOperand	Mips	CPU	LLVM	17,615	182	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86II::LOCK", "\"\\tlock\\n\"", "X86::CALLpcrel32", "X86::Mode64Bit", "0", "\"\\tcallq\\t\"", "0" ]	X86ATTInstPrinter23	printInst	X86	CPU	LLVM	17,616	134	1	[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "AliasAnalysis", "&", "AA", "=", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getA...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonVectorCombine	runOnFunction	Hexagon	DSP	LLVM	17,617	123	1	[]
[ "<s>", "bool", "SPUTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createSPUNopFillerPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "CellSPU", "SPU", "SPU" ]	SPUTargetMachine6	addPreEmitPass	CellSPU	MPU	LLVM	17,618	30	1	[]
[ "<s>", "bool", "MipsHazardSchedule", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "MipsSubtarget", "*", "STI", "=", "&", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::NOP" ]	MipsHazardSchedule	runOnMachineFunction	Mips	CPU	LLVM	17,619	238	1	[]
[ "<s>", "void", "advance", "(", ")", "{", "assert", "(", "Current", "!=", "-", "1", ")", ";", "Current", "=", "Set", ".", "V", ".", "find_next", "(", "Current", ")", ";", "}", "</s>" ]	[ "Advance", "across", "the", "current", "instruction", "." ]	[ "X86", "1" ]	ImmutableGraph	advance	X86	CPU	LLVM	17,620	25	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon early if conversion\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon early if conversion\"" ]	HexagonEarlyIfConv (2)	getPassName	Hexagon	DSP	LLVM	17,621	13	1	[]
[ "<s>", "ChangeStatus", "updateImpl", "(", "Attributor", "&", "A", ")", "override", "{", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "auto", "OrigAssumed", "=", "getAssumed", "(", ")", ";", "const", "AACallEdges", "&", "AAEdges", "=", ...	[ "The", "actual", "update/transfer", "function", "which", "has", "to", "be", "implemented", "by", "the", "derived", "classes", "." ]	[ "AMDGPU", "AMDGPU::isEntryFunctionCC", "AMDGPU", "Intrinsic::ID", "Intrinsic::not_intrinsic", "AMDGPU::getAmdhsaCodeObjectVersion", "5", "\"multigrid_sync_arg needs implicitarg_ptr\"", "\"hostcall needs implicitarg_ptr\"", "\"heap_ptr needs implicitarg_ptr\"", "\"queue_ptr needs implicitarg_ptr\...	AMDGPUAttributor3	updateImpl	AMDGPU	GPU	LLVM	17,622	400	1	[]
[ "<s>", "MCSection", "", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "unsigned", "&", "Align", ",", "const", "GlobalObject", "*", "GO", ")", "const", "override", "{", ...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "NVPTX" ]	NVPTXTargetObjectFile18	getSectionForConstant	NVPTX	GPU	LLVM	17,623	33	1	[]
[ "<s>", "SDValue", "AlphaTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "Selectio...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Alpha", "Alpha", "ISD::OutputArg", "Alpha::R26", "AlphaISD::GlobalRetAddr", "MVT::i64", "\"Do not know how to return this many arguments!\"", "0", "1", "0", "Alpha::R0", "Alpha::F0", "0", "1", "2", "0", "Alpha::R0", "Alpha::R1", "Alpha::F0", "Alpha::F1", "0", "1", "1", ...	AlphaISelLowering6	LowerReturn	Alpha	MPU	LLVM	17,624	491	1	[]
[ "<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]	[ "PowerPC" ]	PPCRegisterInfo (2)1	trackLivenessAfterRegAlloc	PowerPC	CPU	LLVM	17,625	15	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isBDNZ", "(", "unsigned", "Opcode", ")", "const", "{", "return", "(", "Opcode", "==", "(", "Subtarget", ".", "isPPC64", "(", ")", "?", "PPC", "::", "BDNZ8", ":", "PPC", "::", "BDNZ", ")", ")", ";", "}", "</s>" ]	[ "Check", "Opcode", "is", "BDNZ", "(", "Decrement", "CTR", "and", "branch", "if", "it", "is", "still", "nonzero", ")", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::BDNZ8", "PPC::BDNZ" ]	PPCInstrInfo	isBDNZ	PowerPC	CPU	LLVM	17,626	32	1	[]
[ "<s>", "static", "void", "riscv_emit_attribute", "(", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.attribute arch, \\\"%s\\\"\\n\"", ",", "riscv_arch_str", "(", ")", ".", "c_str", "(", ")", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\t.attribute u...	[ "Auxiliary", "function", "to", "emit", "RISC-V", "ELF", "attribute", "." ]	[ "riscv", "\"\\t.attribute arch, \\\"%s\\\"\\n\"", "\"\\t.attribute unaligned_access, %d\\n\"", "0", "1", "\"\\t.attribute stack_align, %d\\n\"", "8" ]	riscv	riscv_emit_attribute	riscv	CPU	GCC	17,627	46	1	[]
[ "<s>", "RISCVSubtarget", "&", "RISCVSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "bool", "Is64Bit", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "RISCV", "RISCV", "RISCV", "\"generic-rv64\"", "\"generic-rv32\"", "MVT::i64", "64" ]	RISCVSubtarget13	initializeSubtargetDependencies	RISCV	CPU	LLVM	17,628	67	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "breakPartialRegDependency", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ...	[ "Insert", "a", "dependency-breaking", "instruction", "before", "MI", "to", "eliminate", "an", "unwanted", "dependency", "on", "OpNum", "." ]	[ "X86", "X86", "X86::VR128RegClass", "X86::VXORPSrr", "X86::XORPSrr", "X86::VR256RegClass", "X86::sub_xmm", "X86::VXORPSrr", "X86::GR64RegClass", "X86::sub_32bit", "X86::XOR32rr", "X86::GR32RegClass", "X86::XOR32rr" ]	X86InstrInfo	breakPartialRegDependency	X86	CPU	LLVM	17,629	387	1	[]
[ "<s>", "SDNode", "", "SITargetLowering", "::", "legalizeTargetIndependentNode", "(", "SDNode", "", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyToReg", ")", "{", "Regi...	[ "Legalize", "target", "independent", "instructions", "(", "e.g", "." ]	[ "AMDGPU", "SI", "ISD::CopyToReg", "1", "2", "MVT::i1", "AMDGPU::VReg_1RegClass", "MVT::i1", "0", "1", "0", "0", "1", "8", "0", "AMDGPU::S_MOV_B32", "0" ]	SIISelLowering114	legalizeTargetIndependentNode	AMDGPU	GPU	LLVM	17,630	342	1	[]
[ "<s>", "bool", "P2FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "", "MFI", "=", "&", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "MF...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "P2", "P2" ]	P2FrameLowering	hasFP	P2	MPU	LLVM	17,631	73	1	[]
[ "<s>", "static", "bool", "s390_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "if", "(", "TARGET_TPF_PROFILING", ")", "return", "false", ";", "if", "(", "!", "TARGET_64BIT", "&&", "flag_pic", "&&", "decl", "&&", "!", "targetm", ...	[ "Return", "true", "if", "the", "given", "call", "expression", "can", "be", "turned", "into", "a", "sibling", "call", ".", "DECL", "holds", "the", "declaration", "of", "the", "function", "to", "be", "called", "whereas", "EXP", "is", "the", "call", "expressi...	[ "s390" ]	s3904	s390_function_ok_for_sibcall	s390	MPU	GCC	17,632	46	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "&", "SIPostRAB...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "AMDGPU", "SI", "SI" ]	AMDGPUTargetMachine1	addPreSched2	AMDGPU	GPU	LLVM	17,633	33	1	[]
[ "<s>", "static", "bool", "aarch64_handle_attr_tune", "(", "const", "char", "", "str", ")", "{", "const", "struct", "processor", "", "tmp_tune", "=", "NULL", ";", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_tune", "(", "str", ",", "&", ...	[ "Handle", "the", "argument", "STR", "to", "the", "tune=", "target", "attribute", ".", "PRAGMA_OR_ATTR", "is", "used", "in", "potential", "error", "messages", "." ]	[ "aarch64", "\"invalid name (\\\"%s\\\") in %<target(\\\"tune=\\\")%> pragma or attribute\"" ]	aarch64	aarch64_handle_attr_tune	aarch64	CPU	GCC	17,634	89	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", ...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "AArch64", "AArch64", "AArch64::SpeculationBarrierISBDSBEndBB", "AArch64::SpeculationBarrierSBEndBB", "0", "0", "0", "0" ]	AArch64InstrInfo121	analyzeBranch	AArch64	CPU	LLVM	17,635	428	1	[]
[ "<s>", "void", "MipsTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "SmallDataSection", "=", "getContext"...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Mips", "Mips", "\".sdata\"", "\".sbss\"" ]	MipsTargetObjectFile18	Initialize	Mips	CPU	LLVM	17,636	83	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "Glue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Hexagon", "Hexagon", "ISD::InputArg", "16", "Hexagon", "Hexagon", "0", "MVT::i1", "MVT::i32", "Hexagon::PredRegsRegClass", "1", "0", "2", "0", "MVT::i1", "1", "0", "2", "1", "0" ]	HexagonISelLowering100	LowerCallResult	Hexagon	DSP	LLVM	17,637	351	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "Hexagon" ]	HexagonAsmParser	getStartLoc	Hexagon	DSP	LLVM	17,638	11	1	[]
[ "<s>", "bool", "ARCRegisterInfo", "::", "needsFrameMoves", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "\|\|", "MF", ".", "getFunction", "(", ")", "->", "needsUnwindTableEntry", ...	[ "Return", "whether", "to", "emit", "frame", "moves", "." ]	[ "ARC", "ARC" ]	ARCRegisterInfo3	needsFrameMoves	ARC	MPU	LLVM	17,639	33	1	[]
[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "MCB", ";", "MCB", ".", "setOpcode", "(", "Hexagon", "::", "BUNDLE", ")", ";", "MCB", ".", "addOperand", "(", "MCOperand", "::", "crea...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "0", "\"Support for packets is disabled\"", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0" ]	HexagonAsmPrinter42	EmitInstruction	Hexagon	DSP	LLVM	17,640	279	1	[]
[ "<s>", "int", "ia64_register_move_cost", "(", "enum", "machine_mode", "mode", ",", "enum", "reg_class", "from", ",", "enum", "reg_class", "to", ")", "{", "if", "(", "to", "==", "ADDL_REGS", ")", "to", "=", "GR_REGS", ";", "if", "(", "from", "==", "ADDL_R...	[ "Calulate", "the", "cost", "of", "moving", "data", "from", "a", "register", "in", "class", "FROM", "to", "one", "in", "class", "TO", ",", "using", "MODE", "." ]	[ "ia64", "0", "3", "3", "0", "0", "0", "2" ]	ia643	ia64_register_move_cost	ia64	CPU	GCC	17,641	209	1	[]
[ "<s>", "unsigned", "X86AsmBackend", "::", "getMaximumNopSize", "(", ")", "const", "{", "if", "(", "!", "STI", ".", "hasFeature", "(", "X86", "::", "FeatureNOPL", ")", "&&", "!", "STI", ".", "hasFeature", "(", "X86", "::", "Mode64Bit", ")", ")", "return",...	[ "Returns", "the", "maximum", "size", "of", "a", "nop", "in", "bytes", "on", "this", "target", "." ]	[ "X86", "X86", "X86::FeatureNOPL", "X86::Mode64Bit", "1", "X86::FeatureFast7ByteNOP", "7", "X86::FeatureFast15ByteNOP", "15", "X86::FeatureFast11ByteNOP", "11", "10" ]	X86AsmBackend14	getMaximumNopSize	X86	CPU	LLVM	17,642	85	1	[]
[ "<s>", "static", "unsigned", "int", "ix86_max_noce_ifcvt_seq_cost", "(", "edge", "e", ")", "{", "bool", "predictable_p", "=", "predictable_edge_p", "(", "e", ")", ";", "if", "(", "predictable_p", ")", "{", "if", "(", "OPTION_SET_P", "(", "param_max_rtl_if_conver...	[ "Implement", "TARGET_MAX_NOCE_IFCVT_SEQ_COST", ".", "Like", "the", "default", "implementation", ",", "but", "returns", "a", "lower", "bound", "." ]	[ "i386", "2" ]	i386	ix86_max_noce_ifcvt_seq_cost	i386	CPU	GCC	17,643	60	1	[]
[ "<s>", "gimple", "*", "fold", "(", "gimple_folder", "&", "f", ")", "const", "override", "{", "if", "(", "tree", "amount", "=", "uniform_integer_cst_p", "(", "gimple_call_arg", "(", "f", ".", "call", ",", "2", ")", ")", ")", "{", "if", "(", "wi", "::"...	[ "Try", "to", "fold", "the", "call", ".", "Return", "the", "new", "statement", "on", "success", "and", "null", "on", "failure", "." ]	[ "aarch64", "2", "0", "\"svlsl\"", "2", "0", "\"svrshr\"", "2" ]	aarch64-sve-builtins-sve23	fold	aarch64	CPU	GCC	17,644	199	1	[]
[ "<s>", "static", "int", "frame_restore_reg", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "addr", ",", "insn", ";", "if", "(", "offset", ")", "{", "rtx", "tmp", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "of...	[ "Helper", "for", "epilogue", ":", "emit", "frame", "load", "with", "post_modify", "or", "post_inc", "to", "restore", "register", "REG", "from", "stack", ".", "The", "initial", "offset", "is", "passed", "via", "OFFSET", "." ]	[ "arc", "0" ]	arc	frame_restore_reg	arc	MPU	GCC	17,645	173	1	[]
[ "<s>", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"After expanding ARM pseudo instructions.\"" ]	ARMExpandPseudoInsts	runOnMachineFunction	ARM	CPU	LLVM	17,646	126	1	[]
[ "<s>", "unsigned", "SystemZInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "INLINEASM", ")", "{", "const", "MachineFunction", "*", "M...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "SystemZ", "SystemZ", "0" ]	SystemZInstrInfo (2)2	getInstSizeInBytes	SystemZ	CPU	LLVM	17,647	86	1	[]
[ "<s>", "rtx", "alpha_legitimize_reload_address", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind_levels", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "P...	[ "Try", "a", "machine-dependent", "way", "of", "reloading", "an", "illegitimate", "address", "operand", ".", "If", "we", "find", "one", ",", "push", "the", "reload", "and", "return", "the", "new", "rtx", "." ]	[ "alpha", "0", "0", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0xffff", "0x8000", "0x8000", "0xffffffff", "0x80000000", "0x80000000", "0", "0", "0", "0", "0" ]	alpha	alpha_legitimize_reload_address	alpha	MPU	GCC	17,648	329	1	[]
[ "<s>", "MCSection", "", "getSectionForConstant", "(", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ")", "const", "override", "{", "return", "ReadOnlySection", ";", "}", "</s>" ]	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "WebAssembly" ]	WebAssemblyTargetObjectFile7	getSectionForConstant	WebAssembly	Virtual ISA	LLVM	17,649	19	1	[]
[ "<s>", "void", "MipsTargetELFStreamer", "::", "emitAssignment", "(", "MCSymbol", "", "S", ",", "const", "MCExpr", "", "Value", ")", "{", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "S", ")", ";", "if", "(", "Value", "->", "getKi...	[ "Emit", "an", "assignment", "of", "Value", "to", "Symbol", "." ]	[ "Mips", "Mips" ]	MipsTargetStreamer (2)1	emitAssignment	Mips	CPU	LLVM	17,650	93	1	[]
[ "<s>", "static", "inline", "void", "aarch64_sub_sp", "(", "rtx", "temp1", ",", "rtx", "temp2", ",", "poly_int64", "delta", ",", "bool", "frame_related_p", ")", "{", "aarch64_add_offset", "(", "Pmode", ",", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "-",...	[ "Subtract", "DELTA", "from", "the", "stack", "pointer", ",", "marking", "the", "instructions", "frame-related", "if", "FRAME_RELATED_P", ".", "TEMP1", "is", "available", "as", "a", "temporary", "if", "nonnull", "." ]	[ "aarch64" ]	aarch645	aarch64_sub_sp	aarch64	CPU	GCC	17,651	37	1	[]
[ "<s>", "void", "i386_pe_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "rtx", "symbol", ";", "int", "flags", ";", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "!"...	[ "Cover", "function", "to", "implement", "ENCODE_SECTION_INFO", "." ]	[ "i386", "0" ]	winnt	i386_pe_encode_section_info	i386	CPU	GCC	17,652	125	1	[]
[ "<s>", "void", "SparcCodeEmitter", "::", "emitInstruction", "(", "MachineBasicBlock", "::", "instr_iterator", "MI", ",", "MachineBasicBlock", "&", "MBB", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", ...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "Sparc", "Sparc", "\"JIT: \"", "\":\\t\"", "0", "0", "\"JIT does not support inline asm!\"", "0", "SP::GETPCX", "\"JIT does not support pseudo instruction GETPCX yet!\"" ]	SparcCodeEmitter	emitInstruction	Sparc	CPU	LLVM	17,653	186	1	[]
[ "<s>", "static", "rtx", "mips_expand_builtin_bposge", "(", "enum", "mips_builtin_type", "builtin_type", ",", "rtx", "target", ")", "{", "rtx", "label1", ",", "label2", ",", "if_then_else", ";", "rtx", "cmp_result", ";", "int", "cmp_value", ";", "if", "(", "tar...	[ "Expand", "a", "bposge", "builtin", "of", "type", "BUILTIN_TYPE", ".", "TARGET", ",", "if", "nonnull", ",", "suggests", "a", "good", "place", "to", "put", "the", "boolean", "result", ".", "The", "sequence", "we", "want", "is", "li", "target", ",", "0", ...	[ "mips", "0", "32", "0" ]	mips3	mips_expand_builtin_bposge	mips	CPU	GCC	17,654	173	1	[]
[ "<s>", "static", "inline", "int", "addsubcosts", "(", "rtx", "x", ")", "{", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", ")", "{", "rtx", "op0", "=", "XEXP", "(", "x", ",", "0", ")", ";", "rtx", "op1", "=", "XEXP", "(", "x", ",", "1"...	[ "Return", "the", "cost", "of", "an", "addition", "or", "a", "subtraction", "." ]	[ "sh", "0", "1", "1", "1", "1", "1", "1", "1", "31", "1", "1", "1", "2", "1", "1", "1", "1", "1", "1", "1", "3" ]	sh	addsubcosts	sh	CPU	GCC	17,655	256	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "MachineOperand", "::", "MO_Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "AMDGPU" ]	SIFoldOperands	isImm	AMDGPU	GPU	LLVM	17,656	14	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Mips" ]	MipsOptimizePICCall	getAnalysisUsage	Mips	CPU	LLVM	17,657	27	1	[]
[ "<s>", "bool", "M88kFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI",...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "M88k", "M88k" ]	M88kFrameLowering	restoreCalleeSavedRegisters	M88k	MPU	LLVM	17,658	31	1	[]
[ "<s>", "void", "BTFDebug", "::", "endModule", "(", ")", "{", "if", "(", "MapDefNotCollected", ")", "{", "processGlobals", "(", "true", ")", ";", "MapDefNotCollected", "=", "false", ";", "}", "processGlobals", "(", "false", ")", ";", "for", "(", "auto", "...	[ "Emit", "all", "exception", "information", "that", "should", "come", "after", "the", "content", "." ]	[ "BPF", "0", "0" ]	BTFDebug1	endModule	BPF	Virtual ISA	LLVM	17,659	193	1	[]
[ "<s>", "static", "bool", "rs6000_expand_vec_perm_const_1", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "unsigned", "char", "perm0", ",", "unsigned", "char", "perm1", ")", "{", "rtx", "x", ";", "if", "(", "(", "perm0", "&", "2", ")"...	[ "Expand", "a", "Paired", "Single", "or", "VSX", "Permute", "Doubleword", "constant", "permutation", ".", "Return", "true", "if", "we", "match", "an", "efficient", "implementation", "." ]	[ "rs6000", "2", "2", "2", "1", "1", "2", "2", "2", "2", "2", "2", "0", "2", "4", "2" ]	rs60005	rs6000_expand_vec_perm_const_1	rs6000	CPU	GCC	17,660	235	1	[]
[ "<s>", "void", "MipsTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "Mips", "Mips", "ISD::INTRINSIC_WO_CHAIN", "0", "Intrinsic::cheri_round_representable_length", "1", "1", "0", "Intrinsic::cheri_representable_alignment_mask", "1" ]	MipsISelLowering66	computeKnownBitsForTargetNode	Mips	CPU	LLVM	17,661	405	1	[]
[ "<s>", "bool", "Thumb1FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]	Thumb1FrameLowering2	restoreCalleeSavedRegisters	ARM	CPU	LLVM	17,662	306	1	[]
[ "<s>", "SDValue", "GBZ80TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ":...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "GBZ80", "GB", "ISD::ADD" ]	GBZ80ISelLowering	PerformDAGCombine	GBZ80	MPU	LLVM	17,663	48	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRe...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "X86", "X86", "X86::MOV8r0", "X86::MOV16r0", "X86::MOV32r0", "X86::MOV64r0", "X86::MOV8r0", "X86::MOV8ri", "X86::MOV16r0", "X86::MOV16ri", "X86::MOV32r0", "X86::MOV32ri", "X86::MOV64r0", "X86::MOV64ri64i32", "0", "0", "0" ]	X86InstrInfo12	reMaterialize	X86	CPU	LLVM	17,664	261	1	[]
[ "<s>", "static", "bool", "ix86_lea_outperforms", "(", "rtx_insn", "*", "insn", ",", "unsigned", "int", "regno0", ",", "unsigned", "int", "regno1", ",", "unsigned", "int", "regno2", ",", "int", "split_cost", ",", "bool", "has_scale", ")", "{", "int", "dist_de...	[ "Return", "true", "if", "usage", "of", "lea", "INSN", "has", "performance", "advantage", "over", "a", "sequence", "of", "instructions", ".", "Instructions", "sequence", "has", "SPLIT_COST", "cycles", "higher", "latency", "than", "lea", "latency", "." ]	[ "i386", "1", "0", "0", "0", "0" ]	i3868	ix86_lea_outperforms	i386	CPU	GCC	17,665	152	1	[]
[ "<s>", "static", "const", "char", "*", "s390_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=...	[ "Implement", "TARGET_MANGLE_TYPE", "." ]	[ "s390", "\"U6__boolc\"", "\"U6__bools\"", "\"U6__booli\"", "\"U6__booll\"", "\"g\"" ]	s3901	s390_mangle_type	s390	MPU	GCC	17,666	113	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "unsigned", "i", "=", "0", ";", "MachineInstr", "&", "MI", "=", "", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "ARM", "ARM", "0", "ARM", "ARM", "\"This eliminateFrameIndex does not support Thumb1!\"", "\"Instr doesn't have FrameIndex operand!\"", "1", "ARM", "ARMII::AddrModeMask", "ARMII::AddrMode4", "ARMII::AddrModeMask", "ARMII::AddrMode6", "\"This code isn't needed if offset already handled!\"",...	ARMBaseRegisterInfo29	eliminateFrameIndex	ARM	CPU	LLVM	17,667	491	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "AArch64" ]	AArch64AsmParser (2)1	getStartLoc	AArch64	CPU	LLVM	17,668	11	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCInstrInfo (2)	getAnalysisUsage	PowerPC	CPU	LLVM	17,669	18	1	[]
[ "<s>", "static", "bool", "mn10300_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", "ATTRIBUTE_UNUSED", ",", "int", "value", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_mam33", ":", "mn10300_processor", "=", "value", "?", ...	[ "Implement", "TARGET_HANDLE_OPTION", "." ]	[ "mn10300" ]	mn103003	mn10300_handle_option	mn10300	MPU	GCC	17,670	64	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "N", ",", "ISD", "::", "LoadExtType", ",", "EVT", "NewVT", ")", "const", "{", "unsigned", "NewSize", "=", "NewVT", ".", "getStoreSizeInBits", "(", ")", ";", "if", "(", ...	[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]	[ "AMDGPU", "AMDGPU", "ISD::LoadExtType", "32", "0", "32", "32", "4", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "32" ]	AMDGPUISelLowering126	shouldReduceLoadWidth	AMDGPU	GPU	LLVM	17,671	152	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "TargetInstrInfo", "::", "isSchedulingBound...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "AMDGPU", "SI", "AMDGPU::EXEC" ]	SIInstrInfo100	isSchedulingBoundary	AMDGPU	GPU	LLVM	17,672	47	1	[]
[ "<s>", "void", "m68hc11_notice_update_cc", "(", "rtx", "exp", ",", "rtx", "insn", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "exp", ")", "==", "SET", ")", "{", "if", "(", "SET_DEST", "(", "exp", ")", "==", "pc_rtx", ")", ";", "else", "...	[ "Store", "in", "cc_status", "the", "expressions", "that", "the", "condition", "codes", "will", "describe", "after", "execution", "of", "an", "instruction", "whose", "pattern", "is", "EXP", ".", "Do", "not", "alter", "them", "if", "the", "instruction", "would",...	[ "m68hc11", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]	m68hc111	m68hc11_notice_update_cc	m68hc11	MPU	GCC	17,673	345	1	[]
[ "<s>", "void", "FISCFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", ...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "FISC", "FISC", "FISC::SP", "FISC::ADDrr", "FISC::ADDri" ]	FISCFrameLowering	emitEpilogue	FISC	CPU	LLVM	17,674	174	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "Mips", "Mips", "0" ]	MipsAsmPrinter31	PrintAsmOperand	Mips	CPU	LLVM	17,675	45	1	[]
[ "<s>", "const", "UPTRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "UPT", "UPT" ]	UPTSubtarget	getRegisterInfo	UPT	CPU	LLVM	17,676	18	1	[]
[ "<s>", "void", "SparcInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "!", "printAlias...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Sparc", "Sparc", "Sparc" ]	SparcInstPrinter20	printInst	Sparc	CPU	LLVM	17,677	69	1	[]
[ "<s>", "uint16_t", "getDiscriminator", "(", ")", "const", "{", "return", "Discriminator", ";", "}", "</s>" ]	[ "Get", "the", "Discriminator", "of", "this", "MCDwarfLoc", "." ]	[ "AArch64" ]	AArch64MCExpr16	getDiscriminator	AArch64	CPU	LLVM	17,678	10	1	[]
[ "<s>", "int", "s390_label_align", "(", "rtx", "label", ")", "{", "rtx_insn", "*", "prev_insn", "=", "prev_active_insn", "(", "label", ")", ";", "rtx", "set", ",", "src", ";", "if", "(", "prev_insn", "==", "NULL_RTX", ")", "goto", "old", ";", "set", "="...	[ "Return", "the", "alignment", "for", "LABEL", ".", "We", "default", "to", "the", "-falign-labels", "value", "except", "for", "the", "literal", "pool", "base", "label", "." ]	[ "s390", "1", "0" ]	s3904	s390_label_align	s390	MPU	GCC	17,679	80	1	[]
[ "<s>", "static", "void", "replace_swapped_aligned_store", "(", "swap_web_entry", "", "insn_entry", ",", "rtx_insn", "", "store_insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "store_insn", ")", ";", "gcc_assert", "(", "insn_entry", "[", "uid", "]", ...	[ "Given", "that", "STORE_INSN", "represents", "an", "aligned", "store-with-swap", "of", "a", "swapped", "value", ",", "replace", "the", "store", "with", "an", "aligned", "store", "(", "without", "swap", ")", "and", "replace", "the", "swap", "with", "a", "copy...	[ "rs6000", "0", "0", "0", "0", "128", "0" ]	rs6000-p8swap1	replace_swapped_aligned_store	rs6000	CPU	GCC	17,680	430	1	[]
[ "<s>", "static", "tree", "xstormy16_handle_below100_attribute", "(", "tree", "", "node", ",", "tree", "name", "ATTRIBUTE_UNUSED", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", ...	[ "Handle", "an", "``", "below", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "stormy16", "\"%<__BELOW100__%> attribute only applies to variables\"", "\"%<__BELOW100__%> attribute not allowed \"", "\"with auto storage class\"" ]	stormy16	xstormy16_handle_below100_attribute	stormy16	CPU	GCC	17,681	118	1	[]
[ "<s>", "void", "AArch64FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "if", "(", "!", "MF", ".", "hasEHFunclets", "(", ")", ")", "return", ";", "const", "Target...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AArch64", "AArch64", "8", "16", "AArch64::GPR64RegClass", "0", "AArch64::MOVi64imm", "2", "AArch64::STURXi", "0" ]	AArch64FrameLowering105	processFunctionBeforeFrameFinalized	AArch64	CPU	LLVM	17,682	226	1	[]
[ "<s>", "PPC", "::", "Predicate", "PPC", "::", "getSwappedPredicate", "(", "PPC", "::", "Predicate", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "PPC", "::", "PRED_EQ", ":", "return", "PPC", "::", "PRED_EQ", ";", "case", "PPC", "::", ...	[ "This", "is", "a", "static", "version", "that", "you", "can", "use", "without", "an", "instruction", "available", "." ]	[ "PowerPC", "PPC::Predicate", "PPC::getSwappedPredicate", "PPC::Predicate", "PPC::PRED_EQ", "PPC::PRED_EQ", "PPC::PRED_NE", "PPC::PRED_NE", "PPC::PRED_LT", "PPC::PRED_GT", "PPC::PRED_GE", "PPC::PRED_LE", "PPC::PRED_GT", "PPC::PRED_LT", "PPC::PRED_LE", "PPC::PRED_GE", "PPC::PRED_NU", ...	PPCPredicates11	getSwappedPredicate	PowerPC	CPU	LLVM	17,683	280	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vuzp", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "out0", ",", "out1", ","...	[ "Recognize", "patterns", "for", "the", "VUZP", "insns", "." ]	[ "arm", "8", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2", "0" ]	arm	arm_evpc_neon_vuzp	arm	CPU	GCC	17,684	300	1	[]
[ "<s>", "Constant", "", "AMDGPULibCalls", "::", "getFunction", "(", "Module", "", "M", ",", "const", "FuncInfo", "&", "fInfo", ")", "{", "return", "EnablePreLink", "?", "AMDGPULibFunc", "::", "getOrInsertFunction", "(", "M", ",", "fInfo", ")", ":", "AMDGPUL...	[ "getFunction", "-", "Return", "this", "trace", "'s", "parent", "function", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPULibCalls10	getFunction	AMDGPU	GPU	LLVM	17,685	38	1	[]
[ "<s>", "static", "rtx", "sh_function_arg", "(", "cumulative_args_t", "ca_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ")", ";", "machine_mode", "mode", "=", "arg", ".", "mod...	[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...	[ "sh", "1", "1", "1", "1", "4", "2" ]	sh	sh_function_arg	sh	CPU	GCC	17,686	270	1	[]
[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "ver...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "RISCV::PseudoJump", "2", "RISCV::PseudoAddTPRel", "1", "\"Unhandled encodeInstruction length!\"", "2", "support::endian", "support::little", "4", "support::endian", "support::little" ]	RISCVMCCodeEmitter1	encodeInstruction	RISCV	CPU	LLVM	17,687	247	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "...	[ "Lower", "interleaved", "load", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]	[ "AArch64", "AArch64", "2", "\"Invalid interleave factor\"", "\"Empty shufflevector input\"", "\"Unmatched number of shufflevectors and indices\"", "4", "0", "64", "128", "2", "Intrinsic::ID", "3", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_ld3", "Intrinsic::aarch64_neon_ld...	AArch64ISelLowering102	lowerInterleavedLoad	AArch64	CPU	LLVM	17,688	378	1	[]
[ "<s>", "static", "bool", "ix86_float_exceptions_rounding_supported_p", "(", "void", ")", "{", "return", "TARGET_80387", "\|\|", "(", "TARGET_SSE", "&&", "TARGET_SSE_MATH", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_FLOAT_EXCEPTIONS_ROUNDING_SUPPORTED_P", "." ]	[ "i386" ]	i386	ix86_float_exceptions_rounding_supported_p	i386	CPU	GCC	17,689	17	1	[]
[ "<s>", "void", "Mips16InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Mips", "Mips", "0", "Mips::CPU16RegsRegClass", "Mips::GPR32RegClass", "Mips::MoveR3216", "Mips::GPR32RegClass", "Mips::CPU16RegsRegClass", "Mips::Move32R16", "Mips::HI0", "Mips::CPU16RegsRegClass", "Mips::Mfhi16", "0", "Mips::LO0", "Mips::CPU16RegsRegClass", "Mips::Mflo16", "0", "...	Mips16InstrInfo13	copyPhysReg	Mips	CPU	LLVM	17,690	208	1	[]
[ "<s>", "void", "AArch64TargetStreamer", "::", "finish", "(", ")", "{", "ConstantPools", "->", "emitAll", "(", "Streamer", ")", ";", "if", "(", "MarkBTIProperty", ")", "emitNoteSection", "(", "ELF", "::", "GNU_PROPERTY_AARCH64_FEATURE_1_BTI", ")", ";", "}", "</s>...	[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetStreamer13	finish	AArch64	CPU	LLVM	17,691	26	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "PACStack", "::", "doDummyPA", "(", ")", ")", "addPass", "(", "createAArch64DummyPA", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGen...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine81	addPreEmitPass	AArch64	CPU	LLVM	17,692	128	1	[]
[ "<s>", "static", "bool", "riscv_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "mode1", "==", "mode2", "\|\|", "!", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_CLASS", "(",...	[ "Implement", "TARGET_MODES_TIEABLE_P", ".", "Do", "n't", "allow", "floating-point", "modes", "to", "be", "tied", ",", "since", "type", "punning", "of", "single-precision", "and", "double-precision", "is", "implementation", "defined", "." ]	[ "riscv" ]	riscv	riscv_modes_tieable_p	riscv	CPU	GCC	17,693	36	1	[]
[ "<s>", "void", "createdInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{", "InstList", ".", "insert", "(", "&", "MI", ")", ";", "}", "</s>" ]	[ "An", "instruction", "has", "been", "created", "and", "inserted", "into", "the", "function", "." ]	[ "Mips" ]	MipsRegisterBankInfo10	createdInstr	Mips	CPU	LLVM	17,694	18	1	[]
[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]	[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...	[ "MOS" ]	MOSMCExpr	findAssociatedFragment	MOS	MPU	LLVM	17,695	18	1	[]
[ "<s>", "bool", "VEAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", ...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "VE", "VE", "\"instruction requires a CPU feature not currently enabled\"", "0ULL", "\"too few operands for instruction\"", "VE", "\"invalid operand for instruction\"", "\"invalid instruction mnemonic\"", "\"Implement any new match types added!\"" ]	VEAsmParser (2)	MatchAndEmitInstruction	VE	CPU	LLVM	17,696	178	1	[]
[ "<s>", "static", "bool", "riscv_legitimate_address_p", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "struct", "riscv_address_info", "addr", ";", "return", "riscv_classify_address", "(", "&", "addr", ",", "x", ",", "m...	[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]	[ "riscv" ]	riscv2	riscv_legitimate_address_p	riscv	CPU	GCC	17,697	33	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo (2)2	isSchedulingBoundary	Hexagon	DSP	LLVM	17,698	114	1	[]
[ "<s>", "int", "memory_reload_operand", "(", "rtx", "operand", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "GET_CODE", "(", "operand", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "operand", ",", "0", ")", ")", "=="...	[ "Predicates", "for", "machine", "description", "." ]	[ "m68hc11", "0", "0", "0", "0", "1", "0", "1", "0", "0" ]	m68hc111	memory_reload_operand	m68hc11	MPU	GCC	17,699	107	1	[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegisterClass", "ARM::tGPRRegisterClass", "ARM::tcGPRRegisterClass", "ARM::rGPRRegisterClass", "0", "ARM::t2STRi12", "0", "ARM" ]

Thumb2InstrInfo15

storeRegToStackSlot

ARM

CPU

LLVM

17,600

208

1

[]

[ "<s>", "static", "void", "ix86_reorg", "(", "void", ")", "{", "compute_bb_for_insn", "(", ")", ";", "if", "(", "flag_mitigate_rop", ")", "ix86_mitigate_rop", "(", ")", ";", "if", "(", "TARGET_SEH", "&&", "current_function_has_exception_handlers", "(", ")", ")", ...

[ "Implement", "machine", "specific", "optimizations", ".", "We", "implement", "padding", "of", "returns", "for", "K8", "CPUs", "and", "pass", "to", "avoid", "4", "jumps", "in", "the", "single", "16", "byte", "window", "." ]

[ "i386" ]

i3865

ix86_reorg

i386

CPU

GCC

17,601

68

1

[]

[ "<s>", "const", "unsigned", "*", "TMS320C64XRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "unsigned", "nonvolatileRegs", "[", "]", "=", "{", "TMS320C64X", "::", "A10", ",", "TMS320C64...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "TMS320C64X", "TMS320C64X", "TMS320C64X::A10", "TMS320C64X::A11", "TMS320C64X::A12", "TMS320C64X::A13", "TMS320C64X::B10", "TMS320C64X::B11", "TMS320C64X::B12", "TMS320C64X::B13", "0" ]

TMS320C64XRegisterInfo

getCalleeSavedRegs

TMS320C64X

VLIW

LLVM

17,602

61

1

[]

[ "<s>", "MachineBasicBlock", "*", "MipsSETargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "r...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Mips", "Mips", "Mips", "Mips::BPOSGE32_PSEUDO", "Mips::SNZ_B_PSEUDO", "Mips::BNZ_B", "Mips::SNZ_H_PSEUDO", "Mips::BNZ_H", "Mips::SNZ_W_PSEUDO", "Mips::BNZ_W", "Mips::SNZ_D_PSEUDO", "Mips::BNZ_D", "Mips::SNZ_V_PSEUDO", "Mips::BNZ_V", "Mips::SZ_B_PSEUDO", "Mips::BZ_B", "Mips::SZ_H_PSE...

MipsSEISelLowering12

EmitInstrWithCustomInserter

Mips

CPU

LLVM

17,603

222

1

[]

[ "<s>", "rtx", "tilegx_simd_int", "(", "rtx", "num", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "n", "=", "0", ";", "gcc_assert", "(", "CONST_INT_P", "(", "num", ")", ")", ";", "n", "=", "INTVAL", "(", "num", ")", ";", "switch", "(", "mod...

[ "Return", "the", "simd", "variant", "of", "the", "constant", "NUM", "of", "mode", "MODE", ",", "by", "replicating", "it", "to", "fill", "an", "interger", "of", "mode", "DImode", ".", "NUM", "is", "first", "truncated", "to", "fit", "in", "MODE", "." ]

[ "tilegx", "0", "0x0101010101010101LL", "0x000000FF", "0x0001000100010001LL", "0x0000FFFF", "0x0000000100000001LL", "0xFFFFFFFF" ]

tilegx

tilegx_simd_int

tilegx

VLIW

GCC

17,604

99

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "new", "CoalesceFeaturesAndStripAtomics", "(", "&", "getWebAssemblyTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine33

addIRPasses

WebAssembly

Virtual ISA

LLVM

17,605

125

1

[]

[ "<s>", "rtx", "alpha_use_linkage", "(", "rtx", "func", "ATTRIBUTE_UNUSED", ",", "bool", "lflag", "ATTRIBUTE_UNUSED", ",", "bool", "rflag", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL_RTX", ";", "}", "</s>" ]

[ "Return", "a", "SYMBOL_REF", "representing", "the", "reference", "to", "the", ".linkage", "entry", "of", "function", "FUNC", "built", "for", "calls", "made", "from", "CFUNDECL", ".", "LFLAG", "is", "1", "if", "this", "is", "the", "reference", "to", "the", ...

[ "alpha" ]

alpha

alpha_use_linkage

alpha

MPU

GCC

17,606

20

1

[]

[ "<s>", "MachineInstr", "*", "TPCInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "int", "Frame...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "TPC", "TPC", "1", "0", "0", "0", "1", "0", "0", "0", "1", "\"Cannot fold physregs\"", "\"Unrelated regclasses\"", "0", "1", "0", "0" ]

TPCInstrInfo

foldMemoryOperandImpl

TPC

Virtual ISA

LLVM

17,607

362

1

[]

[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "unsigned", "Kind", ";", "unsig...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "ARM", "ARM", "4", "ARM::ITasm", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0U", "\"too few operands for instruction\"", "ARM", "\"invalid operand for instruction\"", "\"invalid instruction\"", "ARM", "0", "\"flag setting ins...

ARMAsmParser65

MatchAndEmitInstruction

ARM

CPU

LLVM

17,608

419

1

[]

[ "<s>", "rtx", "nvptx_maybe_convert_symbolic_operand", "(", "rtx", "orig_op", ")", "{", "if", "(", "GET_MODE", "(", "orig_op", ")", "!=", "Pmode", ")", "return", "orig_op", ";", "rtx", "op", "=", "orig_op", ";", "while", "(", "GET_CODE", "(", "op", ")", "...

[ "When", "loading", "an", "operand", "ORIG_OP", ",", "verify", "whether", "an", "address", "space", "conversion", "to", "generic", "is", "required", ",", "and", "if", "so", ",", "perform", "it", ".", "Also", "check", "for", "SYMBOL_REFs", "for", "function", ...

[ "nvptx", "0", "1" ]

nvptx2

nvptx_maybe_convert_symbolic_operand

nvptx

GPU

GCC

17,609

177

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "isReg", "(", ")", "&&", "\"Wrong CountValue accessor\"", ")", ";", "return", "Contents", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "PowerPC", "\"Wrong CountValue accessor\"" ]

PPCCTRLoops2

getReg

PowerPC

CPU

LLVM

17,610

21

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "RISCV", "RISCV", "RISCV::X1", "RISCV::X8", "RISCVABI::getBPReg", "\"interrupt\"", "RISCV::X1", "RISCV::X5", "RISCV::X6", "RISCV::X7", "RISCV::X10", "RISCV::X11", "RISCV::X12", "RISCV::X13", "RISCV::X14", "RISCV::X15", "RISCV::X16", "RISCV::X17", "RISCV::X28", "RISCV::X29", "...

RISCVFrameLowering

determineCalleeSaves

RISCV

CPU

LLVM

17,611

303

1

[]

[ "<s>", "bool", "MipsMCCodeEmitter", "::", "isMicroMips", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "Mips", "::", "FeatureMicroMips", "]", ";", "}", "</s>" ]

[ "Check", "whether", "a", "given", "symbol", "has", "been", "flagged", "with", "MICROMIPS", "flag", "." ]

[ "Mips", "Mips", "Mips", "Mips::FeatureMicroMips" ]

MipsMCCodeEmitter (2)

isMicroMips

Mips

CPU

LLVM

17,612

25

1

[]

[ "<s>", "BitVector", "HexagonRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "R29", ")", ";", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Hexagon", "Hexagon", "Hexagon::R29", "Hexagon::R30", "Hexagon::R31", "Hexagon::PC", "Hexagon::D14", "Hexagon::D15", "Hexagon::LC0", "Hexagon::LC1", "Hexagon::SA0", "Hexagon::SA1", "Hexagon::UGP", "Hexagon::GP", "Hexagon::CS0", "Hexagon::CS1", "Hexagon::CS", "Hexagon::USR" ]

HexagonRegisterInfo17

getReservedRegs

Hexagon

DSP

LLVM

17,613

168

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_arm_ldst_pcrel_12\"", ",", "1", ",", "...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "ARM", "ARM::NumTargetFixupKinds", "\"fixup_arm_ldst_pcrel_12\"", "1", "24", "\"fixup_t2_ldst_pcrel_12\"", "0", "32", "\"fixup_arm_pcrel_10\"", "1", "24", "\"fixup_t2_pcrel_10\"", "0", "32", "\"fixup_thumb_adr_pcrel_10\"", "0", "8", "\"fixup_arm_adr_pcrel_12\"", "1", "24", "\...

ARMAsmBackend18

getFixupKindInfo

ARM

CPU

LLVM

17,614

370

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "OpNum", "+", "1", "<", "MI", ...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "Mips", "Mips", "1", "\"Insufficient operands\"", "1", "\"Unexpected base pointer for inline asm memory operand.\"", "\"Unexpected offset for inline asm memory operand.\"", "0", "4", "4", "4", "\"($\"", "Mips", "\")\"" ]

MipsAsmPrinter (2)1

PrintAsmMemoryOperand

Mips

CPU

LLVM

17,615

182

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86II::LOCK", "\"\\tlock\\n\"", "X86::CALLpcrel32", "X86::Mode64Bit", "0", "\"\\tcallq\\t\"", "0" ]

X86ATTInstPrinter23

printInst

X86

CPU

LLVM

17,616

134

1

[]

[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "AliasAnalysis", "&", "AA", "=", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getA...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonVectorCombine

runOnFunction

Hexagon

DSP

LLVM

17,617

123

1

[]

[ "<s>", "bool", "SPUTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createSPUNopFillerPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "CellSPU", "SPU", "SPU" ]

SPUTargetMachine6

addPreEmitPass

CellSPU

MPU

LLVM

17,618

30

1

[]

[ "<s>", "bool", "MipsHazardSchedule", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "MipsSubtarget", "*", "STI", "=", "&", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::NOP" ]

MipsHazardSchedule

runOnMachineFunction

Mips

CPU

LLVM

17,619

238

1

[]

[ "<s>", "void", "advance", "(", ")", "{", "assert", "(", "Current", "!=", "-", "1", ")", ";", "Current", "=", "Set", ".", "V", ".", "find_next", "(", "Current", ")", ";", "}", "</s>" ]

[ "Advance", "across", "the", "current", "instruction", "." ]

[ "X86", "1" ]

ImmutableGraph

advance

X86

CPU

LLVM

17,620

25

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon early if conversion\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon early if conversion\"" ]

HexagonEarlyIfConv (2)

getPassName

Hexagon

DSP

LLVM

17,621

13

1

[]

[ "<s>", "ChangeStatus", "updateImpl", "(", "Attributor", "&", "A", ")", "override", "{", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "auto", "OrigAssumed", "=", "getAssumed", "(", ")", ";", "const", "AACallEdges", "&", "AAEdges", "=", ...

[ "The", "actual", "update/transfer", "function", "which", "has", "to", "be", "implemented", "by", "the", "derived", "classes", "." ]

[ "AMDGPU", "AMDGPU::isEntryFunctionCC", "AMDGPU", "Intrinsic::ID", "Intrinsic::not_intrinsic", "AMDGPU::getAmdhsaCodeObjectVersion", "5", "\"multigrid_sync_arg needs implicitarg_ptr\"", "\"hostcall needs implicitarg_ptr\"", "\"heap_ptr needs implicitarg_ptr\"", "\"queue_ptr needs implicitarg_ptr\...

AMDGPUAttributor3

updateImpl

AMDGPU

GPU

LLVM

17,622

400

1

[]

[ "<s>", "MCSection", "*", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ",", "const", "GlobalObject", "*", "GO", ")", "const", "override", "{", ...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "NVPTX" ]

NVPTXTargetObjectFile18

getSectionForConstant

NVPTX

GPU

LLVM

17,623

33

1

[]

[ "<s>", "SDValue", "AlphaTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "Selectio...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Alpha", "Alpha", "ISD::OutputArg", "Alpha::R26", "AlphaISD::GlobalRetAddr", "MVT::i64", "\"Do not know how to return this many arguments!\"", "0", "1", "0", "Alpha::R0", "Alpha::F0", "0", "1", "2", "0", "Alpha::R0", "Alpha::R1", "Alpha::F0", "Alpha::F1", "0", "1", "1", ...

AlphaISelLowering6

LowerReturn

Alpha

MPU

LLVM

17,624

491

1

[]

[ "<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]

[ "PowerPC" ]

PPCRegisterInfo (2)1

trackLivenessAfterRegAlloc

PowerPC

CPU

LLVM

17,625

15

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "isBDNZ", "(", "unsigned", "Opcode", ")", "const", "{", "return", "(", "Opcode", "==", "(", "Subtarget", ".", "isPPC64", "(", ")", "?", "PPC", "::", "BDNZ8", ":", "PPC", "::", "BDNZ", ")", ")", ";", "}", "</s>" ]

[ "Check", "Opcode", "is", "BDNZ", "(", "Decrement", "CTR", "and", "branch", "if", "it", "is", "still", "nonzero", ")", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::BDNZ8", "PPC::BDNZ" ]

PPCInstrInfo

isBDNZ

PowerPC

CPU

LLVM

17,626

32

1

[]

[ "<s>", "static", "void", "riscv_emit_attribute", "(", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.attribute arch, \\\"%s\\\"\\n\"", ",", "riscv_arch_str", "(", ")", ".", "c_str", "(", ")", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\t.attribute u...

[ "Auxiliary", "function", "to", "emit", "RISC-V", "ELF", "attribute", "." ]

[ "riscv", "\"\\t.attribute arch, \\\"%s\\\"\\n\"", "\"\\t.attribute unaligned_access, %d\\n\"", "0", "1", "\"\\t.attribute stack_align, %d\\n\"", "8" ]

riscv

riscv_emit_attribute

riscv

CPU

GCC

17,627

46

1

[]

[ "<s>", "RISCVSubtarget", "&", "RISCVSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "bool", "Is64Bit", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "RISCV", "RISCV", "RISCV", "\"generic-rv64\"", "\"generic-rv32\"", "MVT::i64", "64" ]

RISCVSubtarget13

initializeSubtargetDependencies

RISCV

CPU

LLVM

17,628

67

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "breakPartialRegDependency", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ...

[ "Insert", "a", "dependency-breaking", "instruction", "before", "MI", "to", "eliminate", "an", "unwanted", "dependency", "on", "OpNum", "." ]

[ "X86", "X86", "X86::VR128RegClass", "X86::VXORPSrr", "X86::XORPSrr", "X86::VR256RegClass", "X86::sub_xmm", "X86::VXORPSrr", "X86::GR64RegClass", "X86::sub_32bit", "X86::XOR32rr", "X86::GR32RegClass", "X86::XOR32rr" ]

X86InstrInfo

breakPartialRegDependency

X86

CPU

LLVM

17,629

387

1

[]

[ "<s>", "SDNode", "*", "SITargetLowering", "::", "legalizeTargetIndependentNode", "(", "SDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyToReg", ")", "{", "Regi...

[ "Legalize", "target", "independent", "instructions", "(", "e.g", "." ]

[ "AMDGPU", "SI", "ISD::CopyToReg", "1", "2", "MVT::i1", "AMDGPU::VReg_1RegClass", "MVT::i1", "0", "1", "0", "0", "1", "8", "0", "AMDGPU::S_MOV_B32", "0" ]

SIISelLowering114

legalizeTargetIndependentNode

AMDGPU

GPU

LLVM

17,630

342

1

[]

[ "<s>", "bool", "P2FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "&", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "P2", "P2" ]

P2FrameLowering

hasFP

P2

MPU

LLVM

17,631

73

1

[]

[ "<s>", "static", "bool", "s390_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "if", "(", "TARGET_TPF_PROFILING", ")", "return", "false", ";", "if", "(", "!", "TARGET_64BIT", "&&", "flag_pic", "&&", "decl", "&&", "!", "targetm", ...

[ "Return", "true", "if", "the", "given", "call", "expression", "can", "be", "turned", "into", "a", "sibling", "call", ".", "DECL", "holds", "the", "declaration", "of", "the", "function", "to", "be", "called", "whereas", "EXP", "is", "the", "call", "expressi...

[ "s390" ]

s3904

s390_function_ok_for_sibcall

s390

MPU

GCC

17,632

46

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "&", "SIPostRAB...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "AMDGPU", "SI", "SI" ]

AMDGPUTargetMachine1

addPreSched2

AMDGPU

GPU

LLVM

17,633

33

1

[]

[ "<s>", "static", "bool", "aarch64_handle_attr_tune", "(", "const", "char", "*", "str", ")", "{", "const", "struct", "processor", "*", "tmp_tune", "=", "NULL", ";", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_tune", "(", "str", ",", "&", ...

[ "Handle", "the", "argument", "STR", "to", "the", "tune=", "target", "attribute", ".", "PRAGMA_OR_ATTR", "is", "used", "in", "potential", "error", "messages", "." ]

[ "aarch64", "\"invalid name (\\\"%s\\\") in %<target(\\\"tune=\\\")%> pragma or attribute\"" ]

aarch64

aarch64_handle_attr_tune

aarch64

CPU

GCC

17,634

89

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", ...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "AArch64", "AArch64", "AArch64::SpeculationBarrierISBDSBEndBB", "AArch64::SpeculationBarrierSBEndBB", "0", "0", "0", "0" ]

AArch64InstrInfo121

analyzeBranch

AArch64

CPU

LLVM

17,635

428

1

[]

[ "<s>", "void", "MipsTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "SmallDataSection", "=", "getContext"...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Mips", "Mips", "\".sdata\"", "\".sbss\"" ]

MipsTargetObjectFile18

Initialize

Mips

CPU

LLVM

17,636

83

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "Glue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Hexagon", "Hexagon", "ISD::InputArg", "16", "Hexagon", "Hexagon", "0", "MVT::i1", "MVT::i32", "Hexagon::PredRegsRegClass", "1", "0", "2", "0", "MVT::i1", "1", "0", "2", "1", "0" ]

HexagonISelLowering100

LowerCallResult

Hexagon

DSP

LLVM

17,637

351

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "Hexagon" ]

HexagonAsmParser

getStartLoc

Hexagon

DSP

LLVM

17,638

11

1

[]

[ "<s>", "bool", "ARCRegisterInfo", "::", "needsFrameMoves", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "||", "MF", ".", "getFunction", "(", ")", "->", "needsUnwindTableEntry", ...

[ "Return", "whether", "to", "emit", "frame", "moves", "." ]

[ "ARC", "ARC" ]

ARCRegisterInfo3

needsFrameMoves

ARC

MPU

LLVM

17,639

33

1

[]

[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "MCB", ";", "MCB", ".", "setOpcode", "(", "Hexagon", "::", "BUNDLE", ")", ";", "MCB", ".", "addOperand", "(", "MCOperand", "::", "crea...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "0", "\"Support for packets is disabled\"", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0" ]

HexagonAsmPrinter42

EmitInstruction

Hexagon

DSP

LLVM

17,640

279

1

[]

[ "<s>", "int", "ia64_register_move_cost", "(", "enum", "machine_mode", "mode", ",", "enum", "reg_class", "from", ",", "enum", "reg_class", "to", ")", "{", "if", "(", "to", "==", "ADDL_REGS", ")", "to", "=", "GR_REGS", ";", "if", "(", "from", "==", "ADDL_R...

[ "Calulate", "the", "cost", "of", "moving", "data", "from", "a", "register", "in", "class", "FROM", "to", "one", "in", "class", "TO", ",", "using", "MODE", "." ]

[ "ia64", "0", "3", "3", "0", "0", "0", "2" ]

ia643

ia64_register_move_cost

ia64

CPU

GCC

17,641

209

1

[]

[ "<s>", "unsigned", "X86AsmBackend", "::", "getMaximumNopSize", "(", ")", "const", "{", "if", "(", "!", "STI", ".", "hasFeature", "(", "X86", "::", "FeatureNOPL", ")", "&&", "!", "STI", ".", "hasFeature", "(", "X86", "::", "Mode64Bit", ")", ")", "return",...

[ "Returns", "the", "maximum", "size", "of", "a", "nop", "in", "bytes", "on", "this", "target", "." ]

[ "X86", "X86", "X86::FeatureNOPL", "X86::Mode64Bit", "1", "X86::FeatureFast7ByteNOP", "7", "X86::FeatureFast15ByteNOP", "15", "X86::FeatureFast11ByteNOP", "11", "10" ]

X86AsmBackend14

getMaximumNopSize

X86

CPU

LLVM

17,642

85

1

[]

[ "<s>", "static", "unsigned", "int", "ix86_max_noce_ifcvt_seq_cost", "(", "edge", "e", ")", "{", "bool", "predictable_p", "=", "predictable_edge_p", "(", "e", ")", ";", "if", "(", "predictable_p", ")", "{", "if", "(", "OPTION_SET_P", "(", "param_max_rtl_if_conver...

[ "Implement", "TARGET_MAX_NOCE_IFCVT_SEQ_COST", ".", "Like", "the", "default", "implementation", ",", "but", "returns", "a", "lower", "bound", "." ]

[ "i386", "2" ]

i386

ix86_max_noce_ifcvt_seq_cost

i386

CPU

GCC

17,643

60

1

[]

[ "<s>", "gimple", "*", "fold", "(", "gimple_folder", "&", "f", ")", "const", "override", "{", "if", "(", "tree", "amount", "=", "uniform_integer_cst_p", "(", "gimple_call_arg", "(", "f", ".", "call", ",", "2", ")", ")", ")", "{", "if", "(", "wi", "::"...

[ "Try", "to", "fold", "the", "call", ".", "Return", "the", "new", "statement", "on", "success", "and", "null", "on", "failure", "." ]

[ "aarch64", "2", "0", "\"svlsl\"", "2", "0", "\"svrshr\"", "2" ]

aarch64-sve-builtins-sve23

fold

aarch64

CPU

GCC

17,644

199

1

[]

[ "<s>", "static", "int", "frame_restore_reg", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "addr", ",", "insn", ";", "if", "(", "offset", ")", "{", "rtx", "tmp", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "of...

[ "Helper", "for", "epilogue", ":", "emit", "frame", "load", "with", "post_modify", "or", "post_inc", "to", "restore", "register", "REG", "from", "stack", ".", "The", "initial", "offset", "is", "passed", "via", "OFFSET", "." ]

[ "arc", "0" ]

arc

frame_restore_reg

arc

MPU

GCC

17,645

173

1

[]

[ "<s>", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"After expanding ARM pseudo instructions.\"" ]

ARMExpandPseudoInsts

runOnMachineFunction

ARM

CPU

LLVM

17,646

126

1

[]

[ "<s>", "unsigned", "SystemZInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "INLINEASM", ")", "{", "const", "MachineFunction", "*", "M...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "SystemZ", "SystemZ", "0" ]

SystemZInstrInfo (2)2

getInstSizeInBytes

SystemZ

CPU

LLVM

17,647

86

1

[]

[ "<s>", "rtx", "alpha_legitimize_reload_address", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind_levels", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "P...

[ "Try", "a", "machine-dependent", "way", "of", "reloading", "an", "illegitimate", "address", "operand", ".", "If", "we", "find", "one", ",", "push", "the", "reload", "and", "return", "the", "new", "rtx", "." ]

[ "alpha", "0", "0", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0xffff", "0x8000", "0x8000", "0xffffffff", "0x80000000", "0x80000000", "0", "0", "0", "0", "0" ]

alpha

alpha_legitimize_reload_address

alpha

MPU

GCC

17,648

329

1

[]

[ "<s>", "MCSection", "*", "getSectionForConstant", "(", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ")", "const", "override", "{", "return", "ReadOnlySection", ";", "}", "</s>" ]

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "WebAssembly" ]

WebAssemblyTargetObjectFile7

getSectionForConstant

WebAssembly

Virtual ISA

LLVM

17,649

19

1

[]

[ "<s>", "void", "MipsTargetELFStreamer", "::", "emitAssignment", "(", "MCSymbol", "*", "S", ",", "const", "MCExpr", "*", "Value", ")", "{", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "S", ")", ";", "if", "(", "Value", "->", "getKi...

[ "Emit", "an", "assignment", "of", "Value", "to", "Symbol", "." ]

[ "Mips", "Mips" ]

MipsTargetStreamer (2)1

emitAssignment

Mips

CPU

LLVM

17,650

93

1

[]

[ "<s>", "static", "inline", "void", "aarch64_sub_sp", "(", "rtx", "temp1", ",", "rtx", "temp2", ",", "poly_int64", "delta", ",", "bool", "frame_related_p", ")", "{", "aarch64_add_offset", "(", "Pmode", ",", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "-",...

[ "Subtract", "DELTA", "from", "the", "stack", "pointer", ",", "marking", "the", "instructions", "frame-related", "if", "FRAME_RELATED_P", ".", "TEMP1", "is", "available", "as", "a", "temporary", "if", "nonnull", "." ]

[ "aarch64" ]

aarch645

aarch64_sub_sp

aarch64

CPU

GCC

17,651

37

1

[]

[ "<s>", "void", "i386_pe_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "rtx", "symbol", ";", "int", "flags", ";", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "!"...

[ "Cover", "function", "to", "implement", "ENCODE_SECTION_INFO", "." ]

[ "i386", "0" ]

winnt

i386_pe_encode_section_info

i386

CPU

GCC

17,652

125

1

[]

[ "<s>", "void", "SparcCodeEmitter", "::", "emitInstruction", "(", "MachineBasicBlock", "::", "instr_iterator", "MI", ",", "MachineBasicBlock", "&", "MBB", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", ...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "Sparc", "Sparc", "\"JIT: \"", "\":\\t\"", "0", "0", "\"JIT does not support inline asm!\"", "0", "SP::GETPCX", "\"JIT does not support pseudo instruction GETPCX yet!\"" ]

SparcCodeEmitter

emitInstruction

Sparc

CPU

LLVM

17,653

186

1

[]

[ "<s>", "static", "rtx", "mips_expand_builtin_bposge", "(", "enum", "mips_builtin_type", "builtin_type", ",", "rtx", "target", ")", "{", "rtx", "label1", ",", "label2", ",", "if_then_else", ";", "rtx", "cmp_result", ";", "int", "cmp_value", ";", "if", "(", "tar...

[ "Expand", "a", "bposge", "builtin", "of", "type", "BUILTIN_TYPE", ".", "TARGET", ",", "if", "nonnull", ",", "suggests", "a", "good", "place", "to", "put", "the", "boolean", "result", ".", "The", "sequence", "we", "want", "is", "li", "target", ",", "0", ...

[ "mips", "0", "32", "0" ]

mips3

mips_expand_builtin_bposge

mips

CPU

GCC

17,654

173

1

[]

[ "<s>", "static", "inline", "int", "addsubcosts", "(", "rtx", "x", ")", "{", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", ")", "{", "rtx", "op0", "=", "XEXP", "(", "x", ",", "0", ")", ";", "rtx", "op1", "=", "XEXP", "(", "x", ",", "1"...

[ "Return", "the", "cost", "of", "an", "addition", "or", "a", "subtraction", "." ]

[ "sh", "0", "1", "1", "1", "1", "1", "1", "1", "31", "1", "1", "1", "2", "1", "1", "1", "1", "1", "1", "1", "3" ]

sh

addsubcosts

sh

CPU

GCC

17,655

256

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "MachineOperand", "::", "MO_Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "AMDGPU" ]

SIFoldOperands

isImm

AMDGPU

GPU

LLVM

17,656

14

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Mips" ]

MipsOptimizePICCall

getAnalysisUsage

Mips

CPU

LLVM

17,657

27

1

[]

[ "<s>", "bool", "M88kFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI",...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "M88k", "M88k" ]

M88kFrameLowering

restoreCalleeSavedRegisters

M88k

MPU

LLVM

17,658

31

1

[]

[ "<s>", "void", "BTFDebug", "::", "endModule", "(", ")", "{", "if", "(", "MapDefNotCollected", ")", "{", "processGlobals", "(", "true", ")", ";", "MapDefNotCollected", "=", "false", ";", "}", "processGlobals", "(", "false", ")", ";", "for", "(", "auto", "...

[ "Emit", "all", "exception", "information", "that", "should", "come", "after", "the", "content", "." ]

[ "BPF", "0", "0" ]

BTFDebug1

endModule

BPF

Virtual ISA

LLVM

17,659

193

1

[]

[ "<s>", "static", "bool", "rs6000_expand_vec_perm_const_1", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "unsigned", "char", "perm0", ",", "unsigned", "char", "perm1", ")", "{", "rtx", "x", ";", "if", "(", "(", "perm0", "&", "2", ")"...

[ "Expand", "a", "Paired", "Single", "or", "VSX", "Permute", "Doubleword", "constant", "permutation", ".", "Return", "true", "if", "we", "match", "an", "efficient", "implementation", "." ]

[ "rs6000", "2", "2", "2", "1", "1", "2", "2", "2", "2", "2", "2", "0", "2", "4", "2" ]

rs60005

rs6000_expand_vec_perm_const_1

rs6000

CPU

GCC

17,660

235

1

[]

[ "<s>", "void", "MipsTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "Mips", "Mips", "ISD::INTRINSIC_WO_CHAIN", "0", "Intrinsic::cheri_round_representable_length", "1", "1", "0", "Intrinsic::cheri_representable_alignment_mask", "1" ]

MipsISelLowering66

computeKnownBitsForTargetNode

Mips

CPU

LLVM

17,661

405

1

[]

[ "<s>", "bool", "Thumb1FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]

Thumb1FrameLowering2

restoreCalleeSavedRegisters

ARM

CPU

LLVM

17,662

306

1

[]

[ "<s>", "SDValue", "GBZ80TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ":...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "GBZ80", "GB", "ISD::ADD" ]

GBZ80ISelLowering

PerformDAGCombine

GBZ80

MPU

LLVM

17,663

48

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRe...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "X86", "X86", "X86::MOV8r0", "X86::MOV16r0", "X86::MOV32r0", "X86::MOV64r0", "X86::MOV8r0", "X86::MOV8ri", "X86::MOV16r0", "X86::MOV16ri", "X86::MOV32r0", "X86::MOV32ri", "X86::MOV64r0", "X86::MOV64ri64i32", "0", "0", "0" ]

X86InstrInfo12

reMaterialize

X86

CPU

LLVM

17,664

261

1

[]

[ "<s>", "static", "bool", "ix86_lea_outperforms", "(", "rtx_insn", "*", "insn", ",", "unsigned", "int", "regno0", ",", "unsigned", "int", "regno1", ",", "unsigned", "int", "regno2", ",", "int", "split_cost", ",", "bool", "has_scale", ")", "{", "int", "dist_de...

[ "Return", "true", "if", "usage", "of", "lea", "INSN", "has", "performance", "advantage", "over", "a", "sequence", "of", "instructions", ".", "Instructions", "sequence", "has", "SPLIT_COST", "cycles", "higher", "latency", "than", "lea", "latency", "." ]

[ "i386", "1", "0", "0", "0", "0" ]

i3868

ix86_lea_outperforms

i386

CPU

GCC

17,665

152

1

[]

[ "<s>", "static", "const", "char", "*", "s390_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=...

[ "Implement", "TARGET_MANGLE_TYPE", "." ]

[ "s390", "\"U6__boolc\"", "\"U6__bools\"", "\"U6__booli\"", "\"U6__booll\"", "\"g\"" ]

s3901

s390_mangle_type

s390

MPU

GCC

17,666

113

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "unsigned", "i", "=", "0", ";", "MachineInstr", "&", "MI", "=", "*", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "ARM", "ARM", "0", "ARM", "ARM", "\"This eliminateFrameIndex does not support Thumb1!\"", "\"Instr doesn't have FrameIndex operand!\"", "1", "ARM", "ARMII::AddrModeMask", "ARMII::AddrMode4", "ARMII::AddrModeMask", "ARMII::AddrMode6", "\"This code isn't needed if offset already handled!\"",...

ARMBaseRegisterInfo29

eliminateFrameIndex

ARM

CPU

LLVM

17,667

491

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "AArch64" ]

AArch64AsmParser (2)1

getStartLoc

AArch64

CPU

LLVM

17,668

11

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCInstrInfo (2)

getAnalysisUsage

PowerPC

CPU

LLVM

17,669

18

1

[]

[ "<s>", "static", "bool", "mn10300_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", "ATTRIBUTE_UNUSED", ",", "int", "value", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_mam33", ":", "mn10300_processor", "=", "value", "?", ...

[ "Implement", "TARGET_HANDLE_OPTION", "." ]

[ "mn10300" ]

mn103003

mn10300_handle_option

mn10300

MPU

GCC

17,670

64

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "N", ",", "ISD", "::", "LoadExtType", ",", "EVT", "NewVT", ")", "const", "{", "unsigned", "NewSize", "=", "NewVT", ".", "getStoreSizeInBits", "(", ")", ";", "if", "(", ...

[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]

[ "AMDGPU", "AMDGPU", "ISD::LoadExtType", "32", "0", "32", "32", "4", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "32" ]

AMDGPUISelLowering126

shouldReduceLoadWidth

AMDGPU

GPU

LLVM

17,671

152

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "TargetInstrInfo", "::", "isSchedulingBound...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "AMDGPU", "SI", "AMDGPU::EXEC" ]

SIInstrInfo100

isSchedulingBoundary

AMDGPU

GPU

LLVM

17,672

47

1

[]

[ "<s>", "void", "m68hc11_notice_update_cc", "(", "rtx", "exp", ",", "rtx", "insn", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "exp", ")", "==", "SET", ")", "{", "if", "(", "SET_DEST", "(", "exp", ")", "==", "pc_rtx", ")", ";", "else", "...

[ "Store", "in", "cc_status", "the", "expressions", "that", "the", "condition", "codes", "will", "describe", "after", "execution", "of", "an", "instruction", "whose", "pattern", "is", "EXP", ".", "Do", "not", "alter", "them", "if", "the", "instruction", "would",...

[ "m68hc11", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]

m68hc111

m68hc11_notice_update_cc

m68hc11

MPU

GCC

17,673

345

1

[]

[ "<s>", "void", "FISCFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", ...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "FISC", "FISC", "FISC::SP", "FISC::ADDrr", "FISC::ADDri" ]

FISCFrameLowering

emitEpilogue

FISC

CPU

LLVM

17,674

174

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "Mips", "Mips", "0" ]

MipsAsmPrinter31

PrintAsmOperand

Mips

CPU

LLVM

17,675

45

1

[]

[ "<s>", "const", "UPTRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "UPT", "UPT" ]

UPTSubtarget

getRegisterInfo

UPT

CPU

LLVM

17,676

18

1

[]

[ "<s>", "void", "SparcInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "!", "printAlias...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Sparc", "Sparc", "Sparc" ]

SparcInstPrinter20

printInst

Sparc

CPU

LLVM

17,677

69

1

[]

[ "<s>", "uint16_t", "getDiscriminator", "(", ")", "const", "{", "return", "Discriminator", ";", "}", "</s>" ]

[ "Get", "the", "Discriminator", "of", "this", "MCDwarfLoc", "." ]

[ "AArch64" ]

AArch64MCExpr16

getDiscriminator

AArch64

CPU

LLVM

17,678

10

1

[]

[ "<s>", "int", "s390_label_align", "(", "rtx", "label", ")", "{", "rtx_insn", "*", "prev_insn", "=", "prev_active_insn", "(", "label", ")", ";", "rtx", "set", ",", "src", ";", "if", "(", "prev_insn", "==", "NULL_RTX", ")", "goto", "old", ";", "set", "="...

[ "Return", "the", "alignment", "for", "LABEL", ".", "We", "default", "to", "the", "-falign-labels", "value", "except", "for", "the", "literal", "pool", "base", "label", "." ]

[ "s390", "1", "0" ]

s3904

s390_label_align

s390

MPU

GCC

17,679

80

1

[]

[ "<s>", "static", "void", "replace_swapped_aligned_store", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx_insn", "*", "store_insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "store_insn", ")", ";", "gcc_assert", "(", "insn_entry", "[", "uid", "]", ...

[ "Given", "that", "STORE_INSN", "represents", "an", "aligned", "store-with-swap", "of", "a", "swapped", "value", ",", "replace", "the", "store", "with", "an", "aligned", "store", "(", "without", "swap", ")", "and", "replace", "the", "swap", "with", "a", "copy...

[ "rs6000", "0", "0", "0", "0", "128", "0" ]

rs6000-p8swap1

replace_swapped_aligned_store

rs6000

CPU

GCC

17,680

430

1

[]

[ "<s>", "static", "tree", "xstormy16_handle_below100_attribute", "(", "tree", "*", "node", ",", "tree", "name", "ATTRIBUTE_UNUSED", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", ...

[ "Handle", "an", "``", "below", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "stormy16", "\"%<__BELOW100__%> attribute only applies to variables\"", "\"%<__BELOW100__%> attribute not allowed \"", "\"with auto storage class\"" ]

stormy16

xstormy16_handle_below100_attribute

stormy16

CPU

GCC

17,681

118

1

[]

[ "<s>", "void", "AArch64FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "if", "(", "!", "MF", ".", "hasEHFunclets", "(", ")", ")", "return", ";", "const", "Target...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AArch64", "AArch64", "8", "16", "AArch64::GPR64RegClass", "0", "AArch64::MOVi64imm", "2", "AArch64::STURXi", "0" ]

AArch64FrameLowering105

processFunctionBeforeFrameFinalized

AArch64

CPU

LLVM

17,682

226

1

[]

[ "<s>", "PPC", "::", "Predicate", "PPC", "::", "getSwappedPredicate", "(", "PPC", "::", "Predicate", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "PPC", "::", "PRED_EQ", ":", "return", "PPC", "::", "PRED_EQ", ";", "case", "PPC", "::", ...

[ "This", "is", "a", "static", "version", "that", "you", "can", "use", "without", "an", "instruction", "available", "." ]

[ "PowerPC", "PPC::Predicate", "PPC::getSwappedPredicate", "PPC::Predicate", "PPC::PRED_EQ", "PPC::PRED_EQ", "PPC::PRED_NE", "PPC::PRED_NE", "PPC::PRED_LT", "PPC::PRED_GT", "PPC::PRED_GE", "PPC::PRED_LE", "PPC::PRED_GT", "PPC::PRED_LT", "PPC::PRED_LE", "PPC::PRED_GE", "PPC::PRED_NU", ...

PPCPredicates11

getSwappedPredicate

PowerPC

CPU

LLVM

17,683

280

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vuzp", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "out0", ",", "out1", ","...

[ "Recognize", "patterns", "for", "the", "VUZP", "insns", "." ]

[ "arm", "8", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2", "0" ]

arm

arm_evpc_neon_vuzp

arm

CPU

GCC

17,684

300

1

[]

[ "<s>", "Constant", "*", "AMDGPULibCalls", "::", "getFunction", "(", "Module", "*", "M", ",", "const", "FuncInfo", "&", "fInfo", ")", "{", "return", "EnablePreLink", "?", "AMDGPULibFunc", "::", "getOrInsertFunction", "(", "M", ",", "fInfo", ")", ":", "AMDGPUL...

[ "getFunction", "-", "Return", "this", "trace", "'s", "parent", "function", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPULibCalls10

getFunction

AMDGPU

GPU

LLVM

17,685

38

1

[]

[ "<s>", "static", "rtx", "sh_function_arg", "(", "cumulative_args_t", "ca_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ")", ";", "machine_mode", "mode", "=", "arg", ".", "mod...

[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...

[ "sh", "1", "1", "1", "1", "4", "2" ]

sh

sh_function_arg

sh

CPU

GCC

17,686

270

1

[]

[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "ver...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "RISCV::PseudoJump", "2", "RISCV::PseudoAddTPRel", "1", "\"Unhandled encodeInstruction length!\"", "2", "support::endian", "support::little", "4", "support::endian", "support::little" ]

RISCVMCCodeEmitter1

encodeInstruction

RISCV

CPU

LLVM

17,687

247

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "*", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "*", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "...

[ "Lower", "interleaved", "load", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]

[ "AArch64", "AArch64", "2", "\"Invalid interleave factor\"", "\"Empty shufflevector input\"", "\"Unmatched number of shufflevectors and indices\"", "4", "0", "64", "128", "2", "Intrinsic::ID", "3", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_ld3", "Intrinsic::aarch64_neon_ld...

AArch64ISelLowering102

lowerInterleavedLoad

AArch64

CPU

LLVM

17,688

378

1

[]

[ "<s>", "static", "bool", "ix86_float_exceptions_rounding_supported_p", "(", "void", ")", "{", "return", "TARGET_80387", "||", "(", "TARGET_SSE", "&&", "TARGET_SSE_MATH", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_FLOAT_EXCEPTIONS_ROUNDING_SUPPORTED_P", "." ]

[ "i386" ]

i386

ix86_float_exceptions_rounding_supported_p

i386

CPU

GCC

17,689

17

1

[]

[ "<s>", "void", "Mips16InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Mips", "Mips", "0", "Mips::CPU16RegsRegClass", "Mips::GPR32RegClass", "Mips::MoveR3216", "Mips::GPR32RegClass", "Mips::CPU16RegsRegClass", "Mips::Move32R16", "Mips::HI0", "Mips::CPU16RegsRegClass", "Mips::Mfhi16", "0", "Mips::LO0", "Mips::CPU16RegsRegClass", "Mips::Mflo16", "0", "...

Mips16InstrInfo13

copyPhysReg

Mips

CPU

LLVM

17,690

208

1

[]

[ "<s>", "void", "AArch64TargetStreamer", "::", "finish", "(", ")", "{", "ConstantPools", "->", "emitAll", "(", "Streamer", ")", ";", "if", "(", "MarkBTIProperty", ")", "emitNoteSection", "(", "ELF", "::", "GNU_PROPERTY_AARCH64_FEATURE_1_BTI", ")", ";", "}", "</s>...

[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetStreamer13

finish

AArch64

CPU

LLVM

17,691

26

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "PACStack", "::", "doDummyPA", "(", ")", ")", "addPass", "(", "createAArch64DummyPA", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGen...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine81

addPreEmitPass

AArch64

CPU

LLVM

17,692

128

1

[]

[ "<s>", "static", "bool", "riscv_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "mode1", "==", "mode2", "||", "!", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_CLASS", "(",...

[ "Implement", "TARGET_MODES_TIEABLE_P", ".", "Do", "n't", "allow", "floating-point", "modes", "to", "be", "tied", ",", "since", "type", "punning", "of", "single-precision", "and", "double-precision", "is", "implementation", "defined", "." ]

[ "riscv" ]

riscv

riscv_modes_tieable_p

riscv

CPU

GCC

17,693

36

1

[]

[ "<s>", "void", "createdInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{", "InstList", ".", "insert", "(", "&", "MI", ")", ";", "}", "</s>" ]

[ "An", "instruction", "has", "been", "created", "and", "inserted", "into", "the", "function", "." ]

[ "Mips" ]

MipsRegisterBankInfo10

createdInstr

Mips

CPU

LLVM

17,694

18

1

[]

[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]

[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...

[ "MOS" ]

MOSMCExpr

findAssociatedFragment

MOS

MPU

LLVM

17,695

18

1

[]

[ "<s>", "bool", "VEAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", ...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "VE", "VE", "\"instruction requires a CPU feature not currently enabled\"", "0ULL", "\"too few operands for instruction\"", "VE", "\"invalid operand for instruction\"", "\"invalid instruction mnemonic\"", "\"Implement any new match types added!\"" ]

VEAsmParser (2)

MatchAndEmitInstruction

VE

CPU

LLVM

17,696

178

1

[]

[ "<s>", "static", "bool", "riscv_legitimate_address_p", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "struct", "riscv_address_info", "addr", ";", "return", "riscv_classify_address", "(", "&", "addr", ",", "x", ",", "m...

[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]

[ "riscv" ]

riscv2

riscv_legitimate_address_p

riscv

CPU

GCC

17,697

33

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo (2)2

isSchedulingBoundary

Hexagon

DSP

LLVM

17,698

114

1

[]

[ "<s>", "int", "memory_reload_operand", "(", "rtx", "operand", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "GET_CODE", "(", "operand", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "operand", ",", "0", ")", ")", "=="...

[ "Predicates", "for", "machine", "description", "." ]

[ "m68hc11", "0", "0", "0", "0", "1", "0", "1", "0", "0" ]

m68hc111

memory_reload_operand

m68hc11

MPU

GCC

17,699

107

1

[]