docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "void", "s390_save_gprs_to_fprs", "(", "void", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_Z10", "\|\|", "!", "TARGET_HARD_FLOAT", "\|\|", "!", "crtl", "->", "is_leaf", ")", "return", ";", "for", "(", "i", "=", "6", ";", "i", "<",...	[ "Copy", "GPRS", "into", "FPR", "save", "slots", "." ]	[ "s390", "6", "16", "1" ]	s3904	s390_save_gprs_to_fprs	s390	MPU	GCC	18,000	84	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CSKY Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "CSKY", "\"CSKY Assembly Printer\"" ]	CSKYAsmPrinter	getPassName	CSKY	CPU	LLVM	18,001	11	1	[]
[ "<s>", "static", "int", "pa_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "unsigned", "int", "max_arg_words", "=", ...	[ "If", "this", "arg", "would", "be", "passed", "totally", "in", "registers", "or", "totally", "on", "the", "stack", ",", "then", "this", "routine", "should", "return", "zero", "." ]	[ "pa", "8", "0", "0", "1", "1", "1", "0", "0" ]	pa	pa_arg_partial_bytes	pa	CPU	GCC	18,002	122	1	[]
[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", ...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "RISCV", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVIW", "RISCVISD::GORCIW", "RISCVISD::FSLW", "RISCVISD::FSRW", "33", "RISCVISD::VMV_X_S", "0", "1", "0"...	RISCVISelLowering70	ComputeNumSignBitsForTargetNode	RISCV	CPU	LLVM	18,003	151	1	[]
[ "<s>", "void", "PatmosInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Patmos", "Patmos", "\"Trying to spill a register in naked function \"", "\": not supported!\"", "Patmos::RRegsRegClass", "Patmos::SWC", "0", "Patmos::PRegsRegClass", "Patmos::PSEUDO_PREG_SPILL", "0", "\"Register class not handled!\"" ]	PatmosInstrInfo1	storeRegToStackSlot	Patmos	VLIW	LLVM	18,004	268	1	[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "", "&", "Src", ",", "const", "MachineOperand", "", "&", "Dest", ")", "const", "{", "bool", "isDSPControlWrite", "=", "false", "...	[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]	[ "Mips", "Mips", "1", "1", "1", "4", "0", "2", "0", "2", "0", "1" ]	MipsSEInstrInfo11	isCopyInstr	Mips	CPU	LLVM	18,005	170	1	[]
[ "<s>", "bool", "NVPTXLowerKernelArgs", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "isKernelFunction", "(", "F", ")", ")", "return", "false", ";", "for", "(", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "NVPTX", "NVPTX::CUDA" ]	NVPTXLowerKernelArgs2	runOnFunction	NVPTX	GPU	LLVM	18,006	88	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "2", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "TeeRISC", "2" ]	TeeRISCAsmBackend	getNumFixupKinds	TeeRISC	CPU	LLVM	18,007	10	1	[]
[ "<s>", "static", "bool", "arm_can_inline_p", "(", "tree", "caller", ",", "tree", "callee", ")", "{", "tree", "caller_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "caller", ")", ";", "tree", "callee_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "callee", "...	[ "Hook", "to", "determine", "if", "one", "function", "can", "safely", "inline", "another", "." ]	[ "arm" ]	arm5	arm_can_inline_p	arm	CPU	GCC	18,008	127	1	[]
[ "<s>", "rtx", "rs6000_allocate_stack_temp", "(", "machine_mode", "mode", ",", "bool", "offsettable_p", ",", "bool", "reg_reg_p", ")", "{", "rtx", "stack", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "rtx", "addr", ...	[ "Allocate", "a", "stack", "temp", "and", "fixup", "the", "address", "so", "it", "meets", "the", "particular", "memory", "requirements", "(", "either", "offetable", "or", "REG+REG", "addressing", ")", "." ]	[ "powerpcspe", "0" ]	powerpcspe	rs6000_allocate_stack_temp	powerpcspe	CPU	GCC	18,009	114	1	[]
[ "<s>", "int", "AArch64TargetLowering", "::", "getScalingFactorCost", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "AM", ",", "Ty", ")", ")", "return", "AM", ".", "Scale", "!=", "...	[ "Return", "the", "cost", "of", "the", "scaling", "factor", "used", "in", "the", "addressing", "mode", "represented", "by", "AM", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "AArch64", "AArch64", "0", "1", "1" ]	AArch64ISelLowering109	getScalingFactorCost	AArch64	CPU	LLVM	18,010	43	1	[]
[ "<s>", "void", "visium_profile_hook", "(", "void", ")", "{", "visium_frame_needed", "=", "true", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"mcount\"", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ")", ";", "}", "</s>" ]	[ "Profiling", "support", ".", "Just", "a", "call", "to", "MCOUNT", "is", "needed", ".", "No", "labelled", "counter", "location", "is", "involved", ".", "Proper", "support", "for", "__builtin_return_address", "is", "also", "required", ",", "which", "is", "fairly...	[ "visium", "\"mcount\"" ]	visium	visium_profile_hook	visium	Virtual ISA	GCC	18,011	25	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "WebAssembly", "WebAssembly", "\"unimplemented operation lowering\"", "ISD::FrameIndex", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::ExternalSymbol", "ISD::JumpTable", "ISD::BR_JT", "ISD::VASTART", "ISD::BlockAddress", "ISD::BRIND", "\"WebAssembly hasn't implemented computed gotos\"...	WebAssemblyISelLowering26	LowerOperation	WebAssembly	Virtual ISA	LLVM	18,012	357	1	[]
[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "printInstFlags", "(", "M...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86::DATA16_PREFIX", "X86::Is16Bit", "\"\\tdata32\"", "X86" ]	X86IntelInstPrinter14	printInst	X86	CPU	LLVM	18,013	116	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "Teak" ]	TeakAsmBackend	relaxInstruction	Teak	DSP	LLVM	18,014	21	1	[]
[ "<s>", "static", "bool", "bfin_class_likely_spilled_p", "(", "reg_class_t", "rclass", ")", "{", "switch", "(", "rclass", ")", "{", "case", "PREGS_CLOBBERED", ":", "case", "PROLOGUE_REGS", ":", "case", "P0REGS", ":", "case", "D0REGS", ":", "case", "D1REGS", ":"...	[ "Implement", "TARGET_CLASS_LIKELY_SPILLED_P", "." ]	[ "bfin" ]	bfin	bfin_class_likely_spilled_p	bfin	DSP	GCC	18,015	46	1	[]
[ "<s>", "static", "void", "microblaze_function_prologue", "(", "FILE", "", "file", ")", "{", "const", "char", "", "fnname", ";", "long", "fsiz", "=", "current_frame_info", ".", "total_size", ";", "fnname", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "...	[ "Set", "up", "the", "stack", "and", "frame", "(", "if", "desired", ")", "for", "the", "function", "." ]	[ "microblaze", "0", "0", "\"\\t.ent\\t\"", "\"_interrupt_handler\"", "\"_break_handler\"", "\"_fast_interrupt\"", "\"\\n\"", "\"function\"", "\":\\n\"", "\"_interrupt_handler:\\n\"", "\"_break_handler:\\n\"", "\"\\t.frame\\t%s,%ld,%s\\t\\t# vars= %ld, regs= %d, args= %d\\n\"", "\"\\t.mask\\...	microblaze	microblaze_function_prologue	microblaze	MPU	GCC	18,016	252	1	[]
[ "<s>", "bool", "ARMGlobalMerge", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallVector", "<", "GlobalVariable", "", ",", "16", ">", "Globals", ",", "ConstGlobals", ";", "const", "TargetData", "", "TD", "=", "TLI", "->", "getTargetData",...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "ARM", "ARM", "16", "0", "\"llvm.\"", "\".llvm.\"", "1" ]	ARMGlobalMerge	doInitialization	ARM	CPU	LLVM	18,017	202	1	[]
[ "<s>", "static", "bool", "mips_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "mips_abi", "==", "ABI_EABI", ")", "{", "int", "size", ";", "if", "(", "arg", ".", "mode", "==", "DImode", "\|\|"...	[ "Return", "nonzero", "when", "an", "argument", "must", "be", "passed", "by", "reference", "." ]	[ "mips", "0", "1" ]	mips	mips_pass_by_reference	mips	CPU	GCC	18,018	96	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "ca...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "RISCV", "RISCV", "0", "RISCV::SB", "RISCV::SH", "RISCV::SW", "RISCV::FSW", "RISCV::SD", "RISCV::FSD", "0", "1", "1", "0", "0", "2", "0" ]	RISCVInstrInfo	isStoreToStackSlot	RISCV	CPU	LLVM	18,019	131	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "MSP430RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "MSP430", "::", "GR16RegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "MSP430", "MSP430", "MSP430::GR16RegClass" ]	MSP430RegisterInfo (2)	getPointerRegClass	MSP430	MPU	LLVM	18,020	24	1	[]
[ "<s>", "static", "int", "decide_alignment", "(", "int", "align", ",", "enum", "stringop_alg", "alg", ",", "int", "expected_size", ",", "machine_mode", "move_mode", ")", "{", "int", "desired_align", "=", "0", ";", "gcc_assert", "(", "alg", "!=", "no_stringop", ...	[ "Decide", "on", "alignment", ".", "We", "know", "that", "the", "operand", "is", "already", "aligned", "to", "ALIGN", "(", "ALIGN", "can", "be", "based", "on", "profile", "feedback", "and", "thus", "it", "is", "not", "100", "%", "guaranteed", ")", "." ]	[ "i386", "0", "0", "0", "8", "1", "1", "4" ]	i386-expand	decide_alignment	i386	CPU	GCC	18,021	113	1	[]
[ "<s>", "bool", "enableIndirectBrExpand", "(", ")", "const", "override", "{", "return", "useIndirectThunkBranches", "(", ")", ";", "}", "</s>" ]	[ "If", "we", "are", "using", "indirect", "thunks", ",", "we", "need", "to", "expand", "indirectbr", "to", "avoid", "it", "lowering", "to", "an", "actual", "indirect", "jump", "." ]	[ "X86" ]	X86Subtarget (2)2	enableIndirectBrExpand	X86	CPU	LLVM	18,022	13	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "shouldOutlineFromFunctionByDefault", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "function", "should", "be", "outlined", "from", "by", "default", "." ]	[ "AArch64", "AArch64" ]	AArch64InstrInfo10	shouldOutlineFromFunctionByDefault	AArch64	CPU	LLVM	18,023	23	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "device", "(", ")", "->", "getGeneration", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "R600", "AMDGPUDeviceInfo::HD6XXX", "SI" ]	AMDGPUTargetMachine101	addPreEmitPass	R600	GPU	LLVM	18,024	88	1	[]
[ "<s>", "static", "int", "pa_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ...	[ "If", "this", "arg", "would", "be", "passed", "totally", "in", "registers", "or", "totally", "on", "the", "stack", ",", "then", "this", "routine", "should", "return", "zero", "." ]	[ "pa", "8", "0", "0", "1", "1", "1", "0", "0" ]	pa4	pa_arg_partial_bytes	pa	CPU	GCC	18,025	119	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM" ]	ARMAsmPrinter104	runOnMachineFunction	ARM	CPU	LLVM	18,026	137	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "c...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "RISCV", "RISCV", "0", "RISCV::LB", "RISCV::LBU", "RISCV::LH", "RISCV::LHU", "RISCV::FLH", "RISCV::LW", "RISCV::FLW", "RISCV::LWU", "RISCV::LD", "RISCV::FLD", "RISCV::LC_64", "RISCV::LC_128", "RISCV::CLB", "RISCV::CLBU", "RISCV::CLH", "RISCV::CLHU", "RISCV::CLW", "RISCV::CFLW...	RISCVInstrInfo26	isLoadFromStackSlot	RISCV	CPU	LLVM	18,027	216	1	[]
[ "<s>", "static", "void", "mmix_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_farp_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "pretend_sizep", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "", "args_...	[ "SETUP_INCOMING_VARARGS", "." ]	[ "mmix", "1", "1", "8", "7", "8", "1", "\"MMIX Internal: Last named vararg would not fit in a register\"" ]	mmix1	mmix_setup_incoming_varargs	mmix	CPU	GCC	18,028	95	1	[]
[ "<s>", "bool", "mips_linked_madd_p", "(", "rtx", "prev", ",", "rtx", "insn", ")", "{", "rtx", "x", ";", "x", "=", "single_set", "(", "insn", ")", ";", "if", "(", "x", "==", "0", ")", "return", "false", ";", "x", "=", "SET_SRC", "(", "x", ")", "...	[ "Return", "true", "if", "INSN", "is", "a", "multiply-add", "or", "multiply-subtract", "instruction", "and", "PREV", "assigns", "to", "the", "accumulator", "operand", "." ]	[ "mips", "0", "0", "1", "1", "0" ]	mips3	mips_linked_madd_p	mips	CPU	GCC	18,029	112	1	[]
[ "<s>", "bool", "LC2200PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "LC2200", "LC2200" ]	LC2200TargetMachine	addGlobalInstructionSelect	LC2200	CPU	LLVM	18,030	19	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "ARMBaseInstrInfo", "::", "CreateTargetMIHazardRecognizer", "(", "const", "InstrItineraryData", "", "II", ",", "const", "ScheduleDAGMI", "", "DAG", ")", "const", "{", "MultiHazardRecognizer", "", "MHR", "=", "new", "MultiHaza...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]	[ "ARM", "ARM", "ARM", "0x4" ]	ARMBaseInstrInfo110	CreateTargetMIHazardRecognizer	ARM	CPU	LLVM	18,031	92	1	[]
[ "<s>", "void", "GCNSubtarget", "::", "adjustSchedDependency", "(", "SUnit", "", "Def", ",", "int", "DefOpIdx", ",", "SUnit", "", "Use", ",", "int", "UseOpIdx", ",", "SDep", "&", "Dep", ")", "const", "{", "if", "(", "Dep", ".", "getKind", "(", ")", ...	[ "Perform", "target", "specific", "adjustments", "to", "the", "latency", "of", "a", "schedule", "dependency", "." ]	[ "AMDGPU", "SI", "0", "SI", "0", "AMDGPU::VCC_LO" ]	AMDGPUSubtarget1	adjustSchedDependency	AMDGPU	GPU	LLVM	18,032	366	1	[]
[ "<s>", "Function", "", "MBlazeIntrinsicInfo", "::", "getDeclaration", "(", "Module", "", "M", ",", "unsigned", "IntrID", ",", "Type", "", "", "Tys", ",", "unsigned", "numTy", ")", "const", "{", "assert", "(", "!", "isOverloaded", "(", "IntrID", ")", ...	[ "Create", "or", "insert", "an", "LLVM", "Function", "declaration", "for", "an", "intrinsic", ",", "and", "return", "it", "." ]	[ "MBlaze", "MBlaze", "\"MBlaze intrinsics are not overloaded\"", "mblazeIntrinsic::ID" ]	MBlazeIntrinsicInfo1	getDeclaration	MBlaze	MPU	LLVM	18,033	84	1	[]
[ "<s>", "static", "rtx_insn", "", "emit_sp_adjust", "(", "int", "offset", ",", "int", "", "next_scratch_regno", ",", "bool", "frame_related", ",", "rtx", "reg_notes", ")", "{", "rtx", "to_add", ";", "rtx", "imm_rtx", "=", "GEN_INT", "(", "offset", ")", ";...	[ "This", "emits", "code", "for", "'sp", "+=", "offset", "'", ".", "The", "ABI", "only", "allows", "us", "to", "modify", "'sp", "'", "in", "a", "single", "'addi", "'", "or", "'addli", "'", ",", "so", "the", "backtracer", "understands", "it", ".", "Larg...	[ "tilegx", "1" ]	tilegx2	emit_sp_adjust	tilegx	VLIW	GCC	18,034	164	1	[]
[ "<s>", "static", "rtx", "frame_add", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "gcc_assert", "(", "(", "offset", "&", "0x3", ")", "==", "0", ")", ";", "if", "(", "!", "offset", ")", "return", "NULL_RTX", ";", "return", "frame_move", ...	[ "Emit", "a", "frame", "insn", "which", "adjusts", "a", "frame", "address", "register", "REG", "by", "OFFSET", "." ]	[ "arc", "0x3", "0" ]	arc	frame_add	arc	MPU	GCC	18,035	46	1	[]
[ "<s>", "bool", "M88kPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "M88k", "M88k" ]	M88kTargetMachine	addGlobalInstructionSelect	M88k	MPU	LLVM	18,036	22	1	[]
[ "<s>", "bool", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", ".", "add", "(", "createMipsDelaySlotFillerPass", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine86	addPreEmitPass	Mips	CPU	LLVM	18,037	23	1	[]
[ "<s>", "int", "neg_const_double_rtx_ok_for_fpa", "(", "rtx", "x", ")", "{", "REAL_VALUE_TYPE", "r", ";", "int", "i", ";", "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "x", ")", ";", ...	[ "Return", "TRUE", "if", "rtx", "X", "is", "a", "valid", "immediate", "FPA", "constant", "." ]	[ "arm", "0", "0", "8", "1", "0" ]	arm3	neg_const_double_rtx_ok_for_fpa	arm	CPU	GCC	18,038	78	1	[]
[ "<s>", "bool", "AArch64BranchFixup", "::", "isBBInRange", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "DestBB", ",", "unsigned", "OffsetBits", ")", "{", "int64_t", "BrOffset", "=", "getOffsetOf", "(", "MI", ")", ";", "int64_t", "DestOffset", ...	[ "isBBInRange", "-", "Returns", "true", "if", "the", "distance", "between", "specific", "MI", "and", "specific", "BB", "can", "fit", "in", "MI", "'s", "displacement", "field", "." ]	[ "AArch64", "AArch64", "\"Branch of destination BB#\"", "\" from BB#\"", "\" bits available=\"", "\" from \"", "\" to \"", "\" offset \"", "\"\\t\"" ]	AArch64BranchFixupPass1	isBBInRange	AArch64	CPU	LLVM	18,039	106	1	[]
[ "<s>", "static", "void", "rl78_remove_unused_sets", "(", "void", ")", "{", "rtx_insn", "", "insn", ",", "", "ninsn", "=", "NULL", ";", "rtx", "dest", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "ninsn", ")", ...	[ "Remove", "any", "SETs", "where", "the", "destination", "is", "unneeded", "." ]	[ "rl78", "23", "\"deleting because the set register is never used.\\n\"" ]	rl78	rl78_remove_unused_sets	rl78	MPU	GCC	18,040	116	1	[]
[ "<s>", "int", "X86RegisterInfo", "::", "getSEHRegNum", "(", "unsigned", "i", ")", "const", "{", "int", "reg", "=", "X86_MC", "::", "getX86RegNum", "(", "i", ")", ";", "switch", "(", "i", ")", "{", "case", "X86", "::", "R8", ":", "case", "X86", "::", ...	[ "Map", "a", "target", "register", "to", "an", "equivalent", "SEH", "register", "number", "." ]	[ "X86", "X86", "X86", "X86", "X86::R8", "X86::R8D", "X86::R8W", "X86::R8B", "X86::R9", "X86::R9D", "X86::R9W", "X86::R9B", "X86::R10", "X86::R10D", "X86::R10W", "X86::R10B", "X86::R11", "X86::R11D", "X86::R11W", "X86::R11B", "X86::R12", "X86::R12D", "X86::R12W", "X86::R1...	X86RegisterInfo101	getSEHRegNum	X86	CPU	LLVM	18,041	274	1	[]
[ "<s>", "static", "tree", "aarch64_general_add_builtin", "(", "const", "char", "*", "name", ",", "tree", "type", ",", "unsigned", "int", "code", ",", "tree", "attrs", "=", "NULL_TREE", ")", "{", "code", "=", "(", "code", "<<", "AARCH64_BUILTIN_SHIFT", ")", ...	[ "Wrapper", "around", "add_builtin_function", ".", "NAME", "is", "the", "name", "of", "the", "built-in", "function", ",", "TYPE", "is", "the", "function", "type", ",", "CODE", "is", "the", "function", "subcode", "(", "relative", "to", "AARCH64_BUILTIN_GENERAL", ...	[ "aarch64" ]	aarch64-builtins	aarch64_general_add_builtin	aarch64	CPU	GCC	18,042	49	1	[]
[ "<s>", "static", "int", "loongarch_symbol_insns", "(", "enum", "loongarch_symbol_type", "type", ",", "machine_mode", "mode", ")", "{", "switch", "(", "type", ")", "{", "case", "SYMBOL_GOT_DISP", ":", "if", "(", "!", "TARGET_EXPLICIT_RELOCS", "&&", "mode", "!=", ...	[ "Returns", "the", "number", "of", "instructions", "necessary", "to", "reference", "a", "symbol", "." ]	[ "loongarch", "0", "3", "2", "3", "5", "0" ]	loongarch1	loongarch_symbol_insns	loongarch	CPU	GCC	18,043	74	1	[]
[ "<s>", "void", "ix86_expand_clear", "(", "rtx", "dest", ")", "{", "rtx", "tmp", ";", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "dest", ")", ")", "<", "4", ")", "dest", "=", "gen_rtx_REG", "(", "S...	[ "Generate", "either", "``", "mov", "$", "0", ",", "reg", "''", "or", "``", "xor", "reg", ",", "reg", "''", ",", "as", "appropriate", "for", "the", "target", "." ]	[ "i386", "4", "2" ]	i3864	ix86_expand_clear	i386	CPU	GCC	18,044	98	1	[]
[ "<s>", "static", "unsigned", "ix86_add_stmt_cost", "(", "void", "", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "where"...	[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]	[ "i386", "0", "50", "17", "10" ]	i3864	ix86_add_stmt_cost	i386	CPU	GCC	18,045	156	1	[]
[ "<s>", "bool", "isLittleEndian", "(", ")", "const", "{", "return", "IsLittleEndian", ";", "}", "</s>" ]	[ "Tests", "whether", "the", "target", "triple", "is", "little", "endian", "." ]	[ "AArch64" ]	AArch64Subtarget50	isLittleEndian	AArch64	CPU	LLVM	18,046	10	1	[]
[ "<s>", "void", "fr30_expand_epilogue", "(", ")", "{", "int", "regno", ";", "if", "(", "!", "current_frame_info", ".", "initialised", ")", "abort", "(", ")", ";", "if", "(", "current_frame_info", ".", "frame_size", ">", "0", ")", "{", "if", "(", "current_...	[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "epilogue", ".", "Using", "an", "epilogue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "output_function_...	[ "fr30", "0", "0", "508", "0", "1" ]	fr302	fr30_expand_epilogue	fr30	DSP	GCC	18,047	216	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";"...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "AArch64", "AArch64", "AArch64::RET_ReallyLR", "\"Unable to build a return instruction?!\"", "\"Return value without a vreg\"", "AArch64", "AArch64", "MVT::getVT" ]	AArch64CallLowering47	lowerReturn	AArch64	CPU	LLVM	18,048	194	1	[]
[ "<s>", "void", "createdInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{", "NewInsts", ".", "push_back", "(", "&", "MI", ")", ";", "}", "</s>" ]	[ "An", "instruction", "has", "been", "created", "and", "inserted", "into", "the", "function", "." ]	[ "AMDGPU" ]	AMDGPURegisterBankInfo (2)	createdInstr	AMDGPU	GPU	LLVM	18,049	18	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "mips_starting_frame_offset", "(", "void", ")", "{", "if", "(", "FRAME_GROWS_DOWNWARD", ")", "return", "0", ";", "return", "crtl", "->", "outgoing_args_size", "+", "MIPS_GP_SAVE_AREA_SIZE", ";", "}", "</s>" ]	[ "Implement", "TARGET_STARTING_FRAME_OFFSET", ".", "See", "mips_compute_frame_info", "for", "details", "about", "the", "frame", "layout", "." ]	[ "mips", "0" ]	mips	mips_starting_frame_offset	mips	CPU	GCC	18,050	22	1	[]
[ "<s>", "static", "bool", "visium_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{", "return", "code", "==", "'#'", ";", "}", "</s>" ]	[ "Implement", "TARGET_PRINT_OPERAND_PUNCT_VALID_P", "." ]	[ "visium" ]	visium	visium_print_operand_punct_valid_p	visium	Virtual ISA	GCC	18,051	15	1	[]
[ "<s>", "unsigned", "getMaxSupportedInterleaveFactor", "(", ")", "const", "override", "{", "return", "4", ";", "}", "</s>" ]	[ "Get", "the", "maximum", "supported", "factor", "for", "interleaved", "memory", "accesses", "." ]	[ "X86", "4" ]	X86ISelLowering	getMaxSupportedInterleaveFactor	X86	CPU	LLVM	18,052	11	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "std", "::", "vector", "<", "SDNode", "", ">", "*", "Created", ")", "const", "{", "EV...	[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]	[ "AArch64", "AArch64", "0", "MVT::i32", "MVT::i64", "0", "0", "1", "1", "AArch64", "ISD::SETLT", "ISD::ADD", "AArch64ISD::CSEL", "ISD::SRA", "MVT::i64", "ISD::SUB", "0" ]	AArch64ISelLowering137	BuildSDIVPow2	AArch64	CPU	LLVM	18,053	321	1	[]
[ "<s>", "static", "inline", "bool", "reg_ok_for_base_p", "(", "const_rtx", "x", ",", "bool", "strict", ")", "{", "return", "(", "(", "!", "strict", "&&", "!", "HARD_REGISTER_P", "(", "x", ")", ")", "\|\|", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "x", ")",...	[ "Nonzero", "if", "X", "is", "a", "hard", "reg", "that", "can", "be", "used", "as", "an", "index", "." ]	[ "cris" ]	cris	reg_ok_for_base_p	cris	MPU	GCC	18,054	35	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Split Const32s and Const64s\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Split Const32s and Const64s\"" ]	HexagonSplitConst32AndConst6411	getPassName	Hexagon	DSP	LLVM	18,055	11	1	[]
[ "<s>", "static", "bool", "tilegx_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "<", "TILEGX_NUM_RETURN_REGS", ";", "}", "</s>" ]	[ "Implement", "FUNCTION_VALUE_REGNO_P", "." ]	[ "tilegx" ]	tilegx	tilegx_function_value_regno_p	tilegx	VLIW	GCC	18,056	16	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "breakPartialRegDependency", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ...	[ "Insert", "a", "dependency-breaking", "instruction", "before", "MI", "to", "eliminate", "an", "unwanted", "dependency", "on", "OpNum", "." ]	[ "X86", "X86", "X86::VR128RegClass", "X86::VXORPSrr", "X86::XORPSrr", "X86::VR256RegClass", "X86::sub_xmm", "X86::VXORPSrr" ]	X86InstrInfo (2)1	breakPartialRegDependency	X86	CPU	LLVM	18,057	224	1	[]
[ "<s>", "static", "void", "mips_prepare_pch_save", "(", "void", ")", "{", "mips_set_compression_mode", "(", "0", ")", ";", "mips16_globals", "=", "0", ";", "micromips_globals", "=", "0", ";", "}", "</s>" ]	[ "Implement", "TARGET_PREPARE_PCH_SAVE", "." ]	[ "mips", "0", "0", "0" ]	mips	mips_prepare_pch_save	mips	CPU	GCC	18,058	21	1	[]
[ "<s>", "bool", "MBlazeRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "DisableFramePointerElim", "(", "MF", ")", "\|...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "MBlaze", "MBlaze" ]	MBlazeRegisterInfo3	hasFP	MBlaze	MPU	LLVM	18,059	36	1	[]
[ "<s>", "void", "mmix_conditional_register_usage", "(", ")", "{", "int", "i", ";", "if", "(", "TARGET_ABI_GNU", ")", "{", "static", "const", "int", "gnu_abi_reg_alloc_order", "[", "]", "=", "MMIX_GNU_ABI_REG_ALLOC_ORDER", ";", "for", "(", "i", "=", "0", ";", ...	[ "CONDITIONAL_REGISTER_USAGE", "." ]	[ "mmix", "0", "15", "30", "0", "0", "0", "0" ]	mmix2	mmix_conditional_register_usage	mmix	CPU	GCC	18,060	125	1	[]
[ "<s>", "bool", "XtensaFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::spillCalleeSavedRegisters\"", "\" not implemented\"" ]	XtensaFrameLowering1	spillCalleeSavedRegisters	Xtensa	MPU	LLVM	18,061	43	1	[]
[ "<s>", "bool", "cris_cc0_user_requires_cmp", "(", "rtx", "insn", ")", "{", "rtx_insn", "*", "cc0_user", "=", "NULL", ";", "rtx", "body", ";", "rtx", "set", ";", "gcc_assert", "(", "insn", "!=", "NULL", ")", ";", "if", "(", "!", "TARGET_V32", ")", "retu...	[ "Whether", "next_cc0_user", "of", "insn", "is", "LE", "or", "GT", "or", "requires", "a", "real", "compare", "insn", "for", "other", "reasons", "." ]	[ "cris", "0", "0", "0", "0" ]	cris4	cris_cc0_user_requires_cmp	cris	MPU	GCC	18,062	178	1	[]
[ "<s>", "static", "int", "pop_reg", "(", "rtx", "reg", ")", "{", "rtx", "stkslot", "=", "gen_rtx_MEM", "(", "GET_MODE", "(", "reg", ")", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ";", "rtx", "insn", "=", "emit_move_insn", ...	[ "Helper", "used", "when", "restoring", "AUX", "regs", "during", "ISR", "." ]	[ "arc", "1" ]	arc	pop_reg	arc	MPU	GCC	18,063	80	1	[]
[ "<s>", "unsigned", "MMIXMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "SubtargetInfo", ")", "const", "...	[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]	[ "MMIX", "MMIX", "MMIX::fixup_mmix_rel_24", "0", "0" ]	MMIXMCCodeEmitter	getJumpTargetOpValue	MMIX	CPU	LLVM	18,064	76	1	[]
[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "auto", "&", "TLI", "=", "*",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "ARM", "ARM", "ARM", "8", "0", "\"Args should already be split\"" ]	ARMCallLowering16	lowerFormalArguments	ARM	CPU	LLVM	18,065	321	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...	[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]	[ "ARM", "ARM", "ARMCC::CondCodes", "4", "ARM::LDRcp", "0" ]	ARMBaseRegisterInfo1	emitLoadConstPool	ARM	CPU	LLVM	18,066	156	1	[]
[ "<s>", "static", "PatmosOperand", "", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "PatmosOperand", "", "Op", "=", "new", "PatmosOperand", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "R...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "Patmos", "Patmos", "Patmos", "Patmos" ]	PatmosAsmParser	CreateReg	Patmos	VLIW	LLVM	18,067	49	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "LanaiTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const",...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Lanai", "Lanai", "1", "0", "0U", "Lanai::GPRRegClass" ]	LanaiISelLowering	getRegForInlineAsmConstraint	Lanai	CPU	LLVM	18,068	79	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "c...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "RISCV", "RISCV", "0", "RISCV::LB", "RISCV::LBU", "RISCV::LH", "RISCV::LHU", "RISCV::FLH", "RISCV::LW", "RISCV::FLW", "RISCV::LWU", "RISCV::LD", "RISCV::FLD", "1", "2", "2", "0", "1", "0", "0" ]	RISCVInstrInfo (2)	isLoadFromStackSlot	RISCV	CPU	LLVM	18,069	151	1	[]
[ "<s>", "void", "RISCVOperand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "llvm_unreachable", "(", "\"Not implemented\"", ")", ";", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "RISCV", "RISCV", "\"Not implemented\"" ]	RISCVAsmParser (2)1	print	RISCV	CPU	LLVM	18,070	17	1	[]
[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "IsCombinesDisabled", ")", "return", "false", ";", "bool", "HasChanged", "=", "false", ";", "TRI", "=", "MF", ".", "getSubtarget", "(",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonCopyToCombine17	runOnMachineFunction	Hexagon	DSP	LLVM	18,071	253	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "TMS320C64XHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "stalls", ")", "{", "if", "(", "isPseudo", "(", "SU", ")", ")", "return", "NoHazard", ";", "if", "(", "isMove", "...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "TMS320C64X", "TMS320C64X", "\"--no hazard\\n\"" ]	TMS320C64XHazardRecognizer	getHazardType	TMS320C64X	VLIW	LLVM	18,072	120	1	[]
[ "<s>", "static", "const", "char", "*", "arm_invalid_conversion", "(", "const_tree", "fromtype", ",", "const_tree", "totype", ")", "{", "if", "(", "element_mode", "(", "fromtype", ")", "!=", "element_mode", "(", "totype", ")", ")", "{", "if", "(", "TYPE_MODE"...	[ "Return", "the", "diagnostic", "message", "string", "if", "conversion", "from", "FROMTYPE", "to", "TOTYPE", "is", "not", "allowed", ",", "NULL", "otherwise", "." ]	[ "arm", "\"invalid conversion from type %<bfloat16_t%>\"", "\"invalid conversion to type %<bfloat16_t%>\"" ]	arm	arm_invalid_conversion	arm	CPU	GCC	18,073	61	1	[]
[ "<s>", "void", "Hexagon_CCState", "::", "AnalyzeReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "Hexagon_CCAssignFn", "Fn", ",", "unsigned", "SretValueInRegs", ")", "{", "if", "(", "SretValueInRegs", "!=", "0", "...	[ "AnalyzeReturn", "-", "Analyze", "the", "returned", "values", "of", "a", "return", ",", "incorporating", "info", "about", "the", "result", "values", "into", "this", "state", "." ]	[ "Hexagon", "Hexagon", "ISD::OutputArg", "Hexagon", "0", "32", "Hexagon::R0", "0", "MVT::i32", "MVT::i32", "64", "Hexagon::D0", "0", "MVT::i64", "MVT::i64", "0", "ISD::ArgFlagsTy", "1", "1", "\"Return operand #\"", "\" has unhandled type \"", "\"\\n\"" ]	HexagonCallingConvLower	AnalyzeReturn	Hexagon	DSP	LLVM	18,074	211	1	[]
[ "<s>", "static", "bool", "need_to_save", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "is_interrupt_func", "(", "cfun", "->", "decl", ")", ")", "{", "if", "(", "regno", "<", "8", ")", "return", "true", ";", "if", "(", "regno", ">", "23", "...	[ "Returns", "true", "if", "the", "given", "register", "needs", "to", "be", "saved", "by", "the", "current", "function", "." ]	[ "rl78", "8", "23", "22" ]	rl783	need_to_save	rl78	MPU	GCC	18,075	120	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "TM", "=", "static_cast", "<", "const", "PPCTargetMachine", "*", ">", "(", "&", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "PPC" ]	PPCInstrInfo62	runOnMachineFunction	PowerPC	CPU	LLVM	18,076	103	1	[]
[ "<s>", "const", "char", "*", "SparcTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "SPISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "SPISD", "::", "FIRST_NUMBER", ":", "break", ";", "...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Sparc", "Sparc", "SPISD::NodeType", "SPISD::FIRST_NUMBER", "SPISD::CMPICC", "\"SPISD::CMPICC\"", "SPISD::CMPFCC", "\"SPISD::CMPFCC\"", "SPISD::BRICC", "\"SPISD::BRICC\"", "SPISD::BRXCC", "\"SPISD::BRXCC\"", "SPISD::BRFCC", "\"SPISD::BRFCC\"", "SPISD::SELECT_ICC", "\"SPISD::SELECT_ICC\...	SparcISelLowering45	getTargetNodeName	Sparc	CPU	LLVM	18,077	210	1	[]
[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", ...	[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]	[ "AMDGPU", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SI_INDIRECT_DST_V1", "0", "0" ]	SIInstrInfo (3)	buildIndirectWrite	AMDGPU	GPU	LLVM	18,078	115	1	[]
[ "<s>", "static", "rtx", "arm_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsignedp", "ATTRIBUTE_UNUSED", ";", "rtx", "r", "ATTRIBUTE_UNUSED", ";"...	[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", "." ]	[ "arm", "1", "0", "0" ]	arm4	arm_function_value	arm	CPU	GCC	18,079	125	1	[]
[ "<s>", "unsigned", "getID", "(", ")", "const", "{", "return", "ID", ";", "}", "</s>" ]	[ "Return", "the", "register", "class", "ID", "number", "." ]	[ "X86" ]	X86DomainReassignment	getID	X86	CPU	LLVM	18,080	10	1	[]
[ "<s>", "void", "cris_init_expanders", "(", "void", ")", "{", "}", "</s>" ]	[ "The", "INIT_EXPANDERS", "worker", "sets", "the", "per-function-data", "initializer", "and", "mark", "functions", "." ]	[ "cris" ]	cris	cris_init_expanders	cris	MPU	GCC	18,081	7	1	[]
[ "<s>", "int", "riscv_regno_mode_ok_for_base_p", "(", "int", "regno", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "{", "if", "(", "!", "strict_p", "...	[ "Return", "true", "if", "register", "REGNO", "is", "a", "valid", "base", "register", "for", "mode", "MODE", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]	[ "riscv" ]	riscv2	riscv_regno_mode_ok_for_base_p	riscv	CPU	GCC	18,082	60	1	[]
[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ...	[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]	[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_dup_x", "Intrinsic::aarch64_sve_cmpne", "Intrinsic::aarch64_sve_cmpne_wide", "Intrinsic::aarch64_sve_rdffr", "Intrinsic::aarch64_sve_lasta", "Intrinsic::aarc...	AArch64TargetTransformInfo54	instCombineIntrinsic	AArch64	CPU	LLVM	18,083	292	1	[]
[ "<s>", "static", "void", "ix86_output_jmp_thunk_or_indirect", "(", "const", "char", "*", "thunk_name", ",", "const", "int", "regno", ")", "{", "if", "(", "thunk_name", "!=", "NULL", ")", "{", "if", "(", "REX_INT_REGNO_P", "(", "regno", ")", "&&", "ix86_indir...	[ "Helper", "to", "output", "the", "jmp/call", "." ]	[ "i386", "\"\\tcs\\n\"", "\"\\tjmp\\t\"", "\"\\tint3\\n\"" ]	i386	ix86_output_jmp_thunk_or_indirect	i386	CPU	GCC	18,084	81	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TMS320C64X Delay Slot Filler\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TMS320C64X", "\"TMS320C64X Delay Slot Filler\"" ]	DelaySlotFiller30	getPassName	TMS320C64X	VLIW	LLVM	18,085	13	1	[]
[ "<s>", "bool", "TPCRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const", ...	[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]	[ "TPC", "TPC", "4", "0", "1", "TPC::NoSubRegister" ]	TPCRegisterInfo	getRegAllocationHints	TPC	Virtual ISA	LLVM	18,086	369	1	[]
[ "<s>", "int", "group1_reg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "!=", "VOIDmode", "&&", "mode", "!=", "GET_MODE", "(", "op", ")", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "op", ")", ...	[ "The", "following", "predicates", "are", "used", "for", "instruction", "scheduling", "." ]	[ "c4x", "0" ]	c4x1	group1_reg_operand	c4x	DSP	GCC	18,087	60	1	[]
[ "<s>", "static", "tree", "ATTRIBUTE_UNUSED", "rs6000_stack_protect_fail", "(", "void", ")", "{", "return", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_SECURE_PLT", "&&", "flag_pic", ")", "?", "default_hidden_stack_protect_fail", "(", ")", ":", "default_external_...	[ "For", "TARGET_SECURE_PLT", "32-bit", "PIC", "code", "we", "can", "save", "PIC", "register", "setup", "by", "using", "__stack_chk_fail_local", "hidden", "function", "instead", "of", "calling", "__stack_chk_fail", "directly", ".", "Otherwise", "it", "is", "better", ...	[ "powerpcspe" ]	powerpcspe	rs6000_stack_protect_fail	powerpcspe	CPU	GCC	18,088	28	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "...	[ "Lower", "interleaved", "load", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]	[ "AArch64", "AArch64", "2", "\"Invalid interleave factor\"", "\"Empty shufflevector input\"", "\"Unmatched number of shufflevectors and indices\"", "0", "64", "128", "2", "Intrinsic::ID", "3", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_ld3", "Intrinsic::aarch64_neon_ld4", "...	AArch64ISelLowering1	lowerInterleavedLoad	AArch64	CPU	LLVM	18,089	369	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "Selection...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "0", "0", "\"Can only return in registers!\"", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0", "1", "MipsISD::Ret", "MVT::Other", "Mips::RA", "MVT::i32", "MipsISD::Ret...	MipsISelLowering93	LowerReturn	Mips	CPU	LLVM	18,090	397	1	[]
[ "<s>", "static", "rtx", "ix86_expand_vec_init_builtin", "(", "tree", "type", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "machine_mode", "tmode", "=", "TYPE_MODE", "(", "type", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "tmode"...	[ "A", "subroutine", "of", "ix86_expand_builtin", ".", "These", "builtins", "are", "a", "wrapper", "around", "ix86_expand_vector_init", ".", "We", "DO", "have", "language-level", "syntax", "for", "this", ",", "in", "the", "form", "of", "(", "type", ")", "{", "...	[ "i386", "0" ]	i386-expand	ix86_expand_vec_init_builtin	i386	CPU	GCC	18,091	146	1	[]
[ "<s>", "bool", "ix86_cannot_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "enum", "reg_class", "regclass", ")", "{", "if", "(", "from", "==", "to", ")", "return", "false", ";", "if", "(", "MAYBE_FLOAT_CLASS_P", "(", "regclass...	[ "Return", "true", "if", "the", "registers", "in", "CLASS", "can", "not", "represent", "the", "change", "from", "modes", "FROM", "to", "TO", "." ]	[ "i386", "4" ]	i3864	ix86_cannot_change_mode_class	i386	CPU	GCC	18,092	63	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "isHardwareLoopProfitable", "(", "Loop", "", "L", ",", "ScalarEvolution", "&", "SE", ",", "AssumptionCache", "&", "AC", ",", "TargetLibraryInfo", "", "LibInfo", ",", "HardwareLoopInfo", "&", "HWLoopInfo", ")", "{", "const", ...	[ "Query", "the", "target", "whether", "it", "would", "be", "profitable", "to", "convert", "the", "given", "loop", "into", "a", "hardware", "loop", "." ]	[ "PowerPC", "PPC", "PPC", "32", "6", "4", "4", "0", "0", "0", "PPC", "1" ]	PPCTargetTransformInfo24	isHardwareLoopProfitable	PowerPC	CPU	LLVM	18,093	372	1	[]
[ "<s>", "static", "bool", "tilegx_emit_setcc_internal", "(", "rtx", "res", ",", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "cmp_mode", ")", "{", "rtx", "tmp", ";", "bool", "swap", "=", "false", ";", "if", "(", ...	[ "Certain", "simplifications", "can", "be", "done", "to", "make", "invalid", "setcc", "operations", "valid", ".", "Return", "the", "final", "comparison", ",", "or", "NULL", "if", "we", "ca", "n't", "work", "." ]	[ "tilegx" ]	tilegx	tilegx_emit_setcc_internal	tilegx	VLIW	GCC	18,094	195	1	[]
[ "<s>", "void", "ix86_call_abi_override", "(", "const_tree", "fndecl", ")", "{", "cfun", "->", "machine", "->", "call_abi", "=", "ix86_function_abi", "(", "fndecl", ")", ";", "}", "</s>" ]	[ "Implementation", "of", "call", "abi", "switching", "target", "hook", ".", "Specific", "to", "FNDECL", "the", "specific", "call", "register", "sets", "are", "set", ".", "See", "also", "ix86_conditional_register_usage", "for", "more", "details", "." ]	[ "i386" ]	i386	ix86_call_abi_override	i386	CPU	GCC	18,095	19	1	[]
[ "<s>", "void", "VEInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "unsigned", "AltIdx", "=", "VE", "::", "AsmName", ";", "if", "(", "MRI", ".", "getRegClass", "(", "VE", "::", "MISCRegClassID"...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "VE", "VE", "VE::AsmName", "VE::MISCRegClassID", "VE::NoRegAltName" ]	VEInstPrinter	printRegName	VE	CPU	LLVM	18,096	55	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "if", "(", "Pred1", ".", "siz...	[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]	[ "ARM", "ARM", "2", "2", "ARMCC::CondCodes", "ARMCC::CondCodes", "0", "ARMCC::CondCodes", "ARMCC::CondCodes", "0", "ARMCC::AL", "ARMCC::HS", "ARMCC::HI", "ARMCC::LS", "ARMCC::LO", "ARMCC::EQ", "ARMCC::GE", "ARMCC::GT", "ARMCC::LE", "ARMCC::LT" ]	ARMBaseInstrInfo (2)	SubsumesPredicate	ARM	CPU	LLVM	18,097	165	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "EnableARMTailCalls", ")", "return", "false", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false"...	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "ARM", "ARM", "ARM" ]	ARMISelLowering114	mayBeEmittedAsTailCall	ARM	CPU	LLVM	18,098	40	1	[]
[ "<s>", "bool", "X86TileConfig", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MRI", "=", "&", "mf", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "mf", ".", "getSubtarget", "<", "X86Subtarget...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86" ]	X86TileConfig1	runOnMachineFunction	X86	CPU	LLVM	18,099	105	1	[]

[ "<s>", "static", "void", "s390_save_gprs_to_fprs", "(", "void", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_Z10", "||", "!", "TARGET_HARD_FLOAT", "||", "!", "crtl", "->", "is_leaf", ")", "return", ";", "for", "(", "i", "=", "6", ";", "i", "<",...

[ "Copy", "GPRS", "into", "FPR", "save", "slots", "." ]

[ "s390", "6", "16", "1" ]

s3904

s390_save_gprs_to_fprs

s390

MPU

GCC

18,000

84

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CSKY Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "CSKY", "\"CSKY Assembly Printer\"" ]

CSKYAsmPrinter

getPassName

CSKY

CPU

LLVM

18,001

11

1

[]

[ "<s>", "static", "int", "pa_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "unsigned", "int", "max_arg_words", "=", ...

[ "If", "this", "arg", "would", "be", "passed", "totally", "in", "registers", "or", "totally", "on", "the", "stack", ",", "then", "this", "routine", "should", "return", "zero", "." ]

[ "pa", "8", "0", "0", "1", "1", "1", "0", "0" ]

pa

pa_arg_partial_bytes

pa

CPU

GCC

18,002

122

1

[]

[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", ...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "RISCV", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVIW", "RISCVISD::GORCIW", "RISCVISD::FSLW", "RISCVISD::FSRW", "33", "RISCVISD::VMV_X_S", "0", "1", "0"...

RISCVISelLowering70

ComputeNumSignBitsForTargetNode

RISCV

CPU

LLVM

18,003

151

1

[]

[ "<s>", "void", "PatmosInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Patmos", "Patmos", "\"Trying to spill a register in naked function \"", "\": not supported!\"", "Patmos::RRegsRegClass", "Patmos::SWC", "0", "Patmos::PRegsRegClass", "Patmos::PSEUDO_PREG_SPILL", "0", "\"Register class not handled!\"" ]

PatmosInstrInfo1

storeRegToStackSlot

Patmos

VLIW

LLVM

18,004

268

1

[]

[ "<s>", "bool", "MipsSEInstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "*", "&", "Src", ",", "const", "MachineOperand", "*", "&", "Dest", ")", "const", "{", "bool", "isDSPControlWrite", "=", "false", "...

[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]

[ "Mips", "Mips", "1", "1", "1", "4", "0", "2", "0", "2", "0", "1" ]

MipsSEInstrInfo11

isCopyInstr

Mips

CPU

LLVM

18,005

170

1

[]

[ "<s>", "bool", "NVPTXLowerKernelArgs", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "isKernelFunction", "(", "F", ")", ")", "return", "false", ";", "for", "(", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "NVPTX", "NVPTX::CUDA" ]

NVPTXLowerKernelArgs2

runOnFunction

NVPTX

GPU

LLVM

18,006

88

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "2", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "TeeRISC", "2" ]

TeeRISCAsmBackend

getNumFixupKinds

TeeRISC

CPU

LLVM

18,007

10

1

[]

[ "<s>", "static", "bool", "arm_can_inline_p", "(", "tree", "caller", ",", "tree", "callee", ")", "{", "tree", "caller_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "caller", ")", ";", "tree", "callee_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "callee", "...

[ "Hook", "to", "determine", "if", "one", "function", "can", "safely", "inline", "another", "." ]

[ "arm" ]

arm5

arm_can_inline_p

arm

CPU

GCC

18,008

127

1

[]

[ "<s>", "rtx", "rs6000_allocate_stack_temp", "(", "machine_mode", "mode", ",", "bool", "offsettable_p", ",", "bool", "reg_reg_p", ")", "{", "rtx", "stack", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "rtx", "addr", ...

[ "Allocate", "a", "stack", "temp", "and", "fixup", "the", "address", "so", "it", "meets", "the", "particular", "memory", "requirements", "(", "either", "offetable", "or", "REG+REG", "addressing", ")", "." ]

[ "powerpcspe", "0" ]

powerpcspe

rs6000_allocate_stack_temp

powerpcspe

CPU

GCC

18,009

114

1

[]

[ "<s>", "int", "AArch64TargetLowering", "::", "getScalingFactorCost", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "AM", ",", "Ty", ")", ")", "return", "AM", ".", "Scale", "!=", "...

[ "Return", "the", "cost", "of", "the", "scaling", "factor", "used", "in", "the", "addressing", "mode", "represented", "by", "AM", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "AArch64", "AArch64", "0", "1", "1" ]

AArch64ISelLowering109

getScalingFactorCost

AArch64

CPU

LLVM

18,010

43

1

[]

[ "<s>", "void", "visium_profile_hook", "(", "void", ")", "{", "visium_frame_needed", "=", "true", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"mcount\"", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ")", ";", "}", "</s>" ]

[ "Profiling", "support", ".", "Just", "a", "call", "to", "MCOUNT", "is", "needed", ".", "No", "labelled", "counter", "location", "is", "involved", ".", "Proper", "support", "for", "__builtin_return_address", "is", "also", "required", ",", "which", "is", "fairly...

[ "visium", "\"mcount\"" ]

visium

visium_profile_hook

visium

Virtual ISA

GCC

18,011

25

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "WebAssembly", "WebAssembly", "\"unimplemented operation lowering\"", "ISD::FrameIndex", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::ExternalSymbol", "ISD::JumpTable", "ISD::BR_JT", "ISD::VASTART", "ISD::BlockAddress", "ISD::BRIND", "\"WebAssembly hasn't implemented computed gotos\"...

WebAssemblyISelLowering26

LowerOperation

WebAssembly

Virtual ISA

LLVM

18,012

357

1

[]

[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "printInstFlags", "(", "M...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86::DATA16_PREFIX", "X86::Is16Bit", "\"\\tdata32\"", "X86" ]

X86IntelInstPrinter14

printInst

X86

CPU

LLVM

18,013

116

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "Teak" ]

TeakAsmBackend

relaxInstruction

Teak

DSP

LLVM

18,014

21

1

[]

[ "<s>", "static", "bool", "bfin_class_likely_spilled_p", "(", "reg_class_t", "rclass", ")", "{", "switch", "(", "rclass", ")", "{", "case", "PREGS_CLOBBERED", ":", "case", "PROLOGUE_REGS", ":", "case", "P0REGS", ":", "case", "D0REGS", ":", "case", "D1REGS", ":"...

[ "Implement", "TARGET_CLASS_LIKELY_SPILLED_P", "." ]

[ "bfin" ]

bfin

bfin_class_likely_spilled_p

bfin

DSP

GCC

18,015

46

1

[]

[ "<s>", "static", "void", "microblaze_function_prologue", "(", "FILE", "*", "file", ")", "{", "const", "char", "*", "fnname", ";", "long", "fsiz", "=", "current_frame_info", ".", "total_size", ";", "fnname", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "...

[ "Set", "up", "the", "stack", "and", "frame", "(", "if", "desired", ")", "for", "the", "function", "." ]

[ "microblaze", "0", "0", "\"\\t.ent\\t\"", "\"_interrupt_handler\"", "\"_break_handler\"", "\"_fast_interrupt\"", "\"\\n\"", "\"function\"", "\":\\n\"", "\"_interrupt_handler:\\n\"", "\"_break_handler:\\n\"", "\"\\t.frame\\t%s,%ld,%s\\t\\t# vars= %ld, regs= %d, args= %d\\n\"", "\"\\t.mask\\...

microblaze

microblaze_function_prologue

microblaze

MPU

GCC

18,016

252

1

[]

[ "<s>", "bool", "ARMGlobalMerge", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallVector", "<", "GlobalVariable", "*", ",", "16", ">", "Globals", ",", "ConstGlobals", ";", "const", "TargetData", "*", "TD", "=", "TLI", "->", "getTargetData",...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "ARM", "ARM", "16", "0", "\"llvm.\"", "\".llvm.\"", "1" ]

ARMGlobalMerge

doInitialization

ARM

CPU

LLVM

18,017

202

1

[]

[ "<s>", "static", "bool", "mips_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "mips_abi", "==", "ABI_EABI", ")", "{", "int", "size", ";", "if", "(", "arg", ".", "mode", "==", "DImode", "||"...

[ "Return", "nonzero", "when", "an", "argument", "must", "be", "passed", "by", "reference", "." ]

[ "mips", "0", "1" ]

mips

mips_pass_by_reference

mips

CPU

GCC

18,018

96

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "ca...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "RISCV", "RISCV", "0", "RISCV::SB", "RISCV::SH", "RISCV::SW", "RISCV::FSW", "RISCV::SD", "RISCV::FSD", "0", "1", "1", "0", "0", "2", "0" ]

RISCVInstrInfo

isStoreToStackSlot

RISCV

CPU

LLVM

18,019

131

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "MSP430RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "MSP430", "::", "GR16RegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "MSP430", "MSP430", "MSP430::GR16RegClass" ]

MSP430RegisterInfo (2)

getPointerRegClass

MSP430

MPU

LLVM

18,020

24

1

[]

[ "<s>", "static", "int", "decide_alignment", "(", "int", "align", ",", "enum", "stringop_alg", "alg", ",", "int", "expected_size", ",", "machine_mode", "move_mode", ")", "{", "int", "desired_align", "=", "0", ";", "gcc_assert", "(", "alg", "!=", "no_stringop", ...

[ "Decide", "on", "alignment", ".", "We", "know", "that", "the", "operand", "is", "already", "aligned", "to", "ALIGN", "(", "ALIGN", "can", "be", "based", "on", "profile", "feedback", "and", "thus", "it", "is", "not", "100", "%", "guaranteed", ")", "." ]

[ "i386", "0", "0", "0", "8", "1", "1", "4" ]

i386-expand

decide_alignment

i386

CPU

GCC

18,021

113

1

[]

[ "<s>", "bool", "enableIndirectBrExpand", "(", ")", "const", "override", "{", "return", "useIndirectThunkBranches", "(", ")", ";", "}", "</s>" ]

[ "If", "we", "are", "using", "indirect", "thunks", ",", "we", "need", "to", "expand", "indirectbr", "to", "avoid", "it", "lowering", "to", "an", "actual", "indirect", "jump", "." ]

[ "X86" ]

X86Subtarget (2)2

enableIndirectBrExpand

X86

CPU

LLVM

18,022

13

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "shouldOutlineFromFunctionByDefault", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "function", "should", "be", "outlined", "from", "by", "default", "." ]

[ "AArch64", "AArch64" ]

AArch64InstrInfo10

shouldOutlineFromFunctionByDefault

AArch64

CPU

LLVM

18,023

23

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "device", "(", ")", "->", "getGeneration", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "R600", "AMDGPUDeviceInfo::HD6XXX", "SI" ]

AMDGPUTargetMachine101

addPreEmitPass

R600

GPU

LLVM

18,024

88

1

[]

[ "<s>", "static", "int", "pa_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ...

[ "If", "this", "arg", "would", "be", "passed", "totally", "in", "registers", "or", "totally", "on", "the", "stack", ",", "then", "this", "routine", "should", "return", "zero", "." ]

[ "pa", "8", "0", "0", "1", "1", "1", "0", "0" ]

pa4

pa_arg_partial_bytes

pa

CPU

GCC

18,025

119

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM" ]

ARMAsmPrinter104

runOnMachineFunction

ARM

CPU

LLVM

18,026

137

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "c...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "RISCV", "RISCV", "0", "RISCV::LB", "RISCV::LBU", "RISCV::LH", "RISCV::LHU", "RISCV::FLH", "RISCV::LW", "RISCV::FLW", "RISCV::LWU", "RISCV::LD", "RISCV::FLD", "RISCV::LC_64", "RISCV::LC_128", "RISCV::CLB", "RISCV::CLBU", "RISCV::CLH", "RISCV::CLHU", "RISCV::CLW", "RISCV::CFLW...

RISCVInstrInfo26

isLoadFromStackSlot

RISCV

CPU

LLVM

18,027

216

1

[]

[ "<s>", "static", "void", "mmix_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_farp_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_sizep", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "args_...

[ "SETUP_INCOMING_VARARGS", "." ]

[ "mmix", "1", "1", "8", "7", "8", "1", "\"MMIX Internal: Last named vararg would not fit in a register\"" ]

mmix1

mmix_setup_incoming_varargs

mmix

CPU

GCC

18,028

95

1

[]

[ "<s>", "bool", "mips_linked_madd_p", "(", "rtx", "prev", ",", "rtx", "insn", ")", "{", "rtx", "x", ";", "x", "=", "single_set", "(", "insn", ")", ";", "if", "(", "x", "==", "0", ")", "return", "false", ";", "x", "=", "SET_SRC", "(", "x", ")", "...

[ "Return", "true", "if", "INSN", "is", "a", "multiply-add", "or", "multiply-subtract", "instruction", "and", "PREV", "assigns", "to", "the", "accumulator", "operand", "." ]

[ "mips", "0", "0", "1", "1", "0" ]

mips3

mips_linked_madd_p

mips

CPU

GCC

18,029

112

1

[]

[ "<s>", "bool", "LC2200PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "LC2200", "LC2200" ]

LC2200TargetMachine

addGlobalInstructionSelect

LC2200

CPU

LLVM

18,030

19

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "ARMBaseInstrInfo", "::", "CreateTargetMIHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAGMI", "*", "DAG", ")", "const", "{", "MultiHazardRecognizer", "*", "MHR", "=", "new", "MultiHaza...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]

[ "ARM", "ARM", "ARM", "0x4" ]

ARMBaseInstrInfo110

CreateTargetMIHazardRecognizer

ARM

CPU

LLVM

18,031

92

1

[]

[ "<s>", "void", "GCNSubtarget", "::", "adjustSchedDependency", "(", "SUnit", "*", "Def", ",", "int", "DefOpIdx", ",", "SUnit", "*", "Use", ",", "int", "UseOpIdx", ",", "SDep", "&", "Dep", ")", "const", "{", "if", "(", "Dep", ".", "getKind", "(", ")", ...

[ "Perform", "target", "specific", "adjustments", "to", "the", "latency", "of", "a", "schedule", "dependency", "." ]

[ "AMDGPU", "SI", "0", "SI", "0", "AMDGPU::VCC_LO" ]

AMDGPUSubtarget1

adjustSchedDependency

AMDGPU

GPU

LLVM

18,032

366

1

[]

[ "<s>", "Function", "*", "MBlazeIntrinsicInfo", "::", "getDeclaration", "(", "Module", "*", "M", ",", "unsigned", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "numTy", ")", "const", "{", "assert", "(", "!", "isOverloaded", "(", "IntrID", ")", ...

[ "Create", "or", "insert", "an", "LLVM", "Function", "declaration", "for", "an", "intrinsic", ",", "and", "return", "it", "." ]

[ "MBlaze", "MBlaze", "\"MBlaze intrinsics are not overloaded\"", "mblazeIntrinsic::ID" ]

MBlazeIntrinsicInfo1

getDeclaration

MBlaze

MPU

LLVM

18,033

84

1

[]

[ "<s>", "static", "rtx_insn", "*", "emit_sp_adjust", "(", "int", "offset", ",", "int", "*", "next_scratch_regno", ",", "bool", "frame_related", ",", "rtx", "reg_notes", ")", "{", "rtx", "to_add", ";", "rtx", "imm_rtx", "=", "GEN_INT", "(", "offset", ")", ";...

[ "This", "emits", "code", "for", "'sp", "+=", "offset", "'", ".", "The", "ABI", "only", "allows", "us", "to", "modify", "'sp", "'", "in", "a", "single", "'addi", "'", "or", "'addli", "'", ",", "so", "the", "backtracer", "understands", "it", ".", "Larg...

[ "tilegx", "1" ]

tilegx2

emit_sp_adjust

tilegx

VLIW

GCC

18,034

164

1

[]

[ "<s>", "static", "rtx", "frame_add", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "gcc_assert", "(", "(", "offset", "&", "0x3", ")", "==", "0", ")", ";", "if", "(", "!", "offset", ")", "return", "NULL_RTX", ";", "return", "frame_move", ...

[ "Emit", "a", "frame", "insn", "which", "adjusts", "a", "frame", "address", "register", "REG", "by", "OFFSET", "." ]

[ "arc", "0x3", "0" ]

arc

frame_add

arc

MPU

GCC

18,035

46

1

[]

[ "<s>", "bool", "M88kPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "M88k", "M88k" ]

M88kTargetMachine

addGlobalInstructionSelect

M88k

MPU

LLVM

18,036

22

1

[]

[ "<s>", "bool", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", ".", "add", "(", "createMipsDelaySlotFillerPass", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine86

addPreEmitPass

Mips

CPU

LLVM

18,037

23

1

[]

[ "<s>", "int", "neg_const_double_rtx_ok_for_fpa", "(", "rtx", "x", ")", "{", "REAL_VALUE_TYPE", "r", ";", "int", "i", ";", "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "x", ")", ";", ...

[ "Return", "TRUE", "if", "rtx", "X", "is", "a", "valid", "immediate", "FPA", "constant", "." ]

[ "arm", "0", "0", "8", "1", "0" ]

arm3

neg_const_double_rtx_ok_for_fpa

arm

CPU

GCC

18,038

78

1

[]

[ "<s>", "bool", "AArch64BranchFixup", "::", "isBBInRange", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "DestBB", ",", "unsigned", "OffsetBits", ")", "{", "int64_t", "BrOffset", "=", "getOffsetOf", "(", "MI", ")", ";", "int64_t", "DestOffset", ...

[ "isBBInRange", "-", "Returns", "true", "if", "the", "distance", "between", "specific", "MI", "and", "specific", "BB", "can", "fit", "in", "MI", "'s", "displacement", "field", "." ]

[ "AArch64", "AArch64", "\"Branch of destination BB#\"", "\" from BB#\"", "\" bits available=\"", "\" from \"", "\" to \"", "\" offset \"", "\"\\t\"" ]

AArch64BranchFixupPass1

isBBInRange

AArch64

CPU

LLVM

18,039

106

1

[]

[ "<s>", "static", "void", "rl78_remove_unused_sets", "(", "void", ")", "{", "rtx_insn", "*", "insn", ",", "*", "ninsn", "=", "NULL", ";", "rtx", "dest", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "ninsn", ")", ...

[ "Remove", "any", "SETs", "where", "the", "destination", "is", "unneeded", "." ]

[ "rl78", "23", "\"deleting because the set register is never used.\\n\"" ]

rl78

rl78_remove_unused_sets

rl78

MPU

GCC

18,040

116

1

[]

[ "<s>", "int", "X86RegisterInfo", "::", "getSEHRegNum", "(", "unsigned", "i", ")", "const", "{", "int", "reg", "=", "X86_MC", "::", "getX86RegNum", "(", "i", ")", ";", "switch", "(", "i", ")", "{", "case", "X86", "::", "R8", ":", "case", "X86", "::", ...

[ "Map", "a", "target", "register", "to", "an", "equivalent", "SEH", "register", "number", "." ]

[ "X86", "X86", "X86", "X86", "X86::R8", "X86::R8D", "X86::R8W", "X86::R8B", "X86::R9", "X86::R9D", "X86::R9W", "X86::R9B", "X86::R10", "X86::R10D", "X86::R10W", "X86::R10B", "X86::R11", "X86::R11D", "X86::R11W", "X86::R11B", "X86::R12", "X86::R12D", "X86::R12W", "X86::R1...

X86RegisterInfo101

getSEHRegNum

X86

CPU

LLVM

18,041

274

1

[]

[ "<s>", "static", "tree", "aarch64_general_add_builtin", "(", "const", "char", "*", "name", ",", "tree", "type", ",", "unsigned", "int", "code", ",", "tree", "attrs", "=", "NULL_TREE", ")", "{", "code", "=", "(", "code", "<<", "AARCH64_BUILTIN_SHIFT", ")", ...

[ "Wrapper", "around", "add_builtin_function", ".", "NAME", "is", "the", "name", "of", "the", "built-in", "function", ",", "TYPE", "is", "the", "function", "type", ",", "CODE", "is", "the", "function", "subcode", "(", "relative", "to", "AARCH64_BUILTIN_GENERAL", ...

[ "aarch64" ]

aarch64-builtins

aarch64_general_add_builtin

aarch64

CPU

GCC

18,042

49

1

[]

[ "<s>", "static", "int", "loongarch_symbol_insns", "(", "enum", "loongarch_symbol_type", "type", ",", "machine_mode", "mode", ")", "{", "switch", "(", "type", ")", "{", "case", "SYMBOL_GOT_DISP", ":", "if", "(", "!", "TARGET_EXPLICIT_RELOCS", "&&", "mode", "!=", ...

[ "Returns", "the", "number", "of", "instructions", "necessary", "to", "reference", "a", "symbol", "." ]

[ "loongarch", "0", "3", "2", "3", "5", "0" ]

loongarch1

loongarch_symbol_insns

loongarch

CPU

GCC

18,043

74

1

[]

[ "<s>", "void", "ix86_expand_clear", "(", "rtx", "dest", ")", "{", "rtx", "tmp", ";", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "dest", ")", ")", "<", "4", ")", "dest", "=", "gen_rtx_REG", "(", "S...

[ "Generate", "either", "``", "mov", "$", "0", ",", "reg", "''", "or", "``", "xor", "reg", ",", "reg", "''", ",", "as", "appropriate", "for", "the", "target", "." ]

[ "i386", "4", "2" ]

i3864

ix86_expand_clear

i386

CPU

GCC

18,044

98

1

[]

[ "<s>", "static", "unsigned", "ix86_add_stmt_cost", "(", "void", "*", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "*", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "where"...

[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]

[ "i386", "0", "50", "17", "10" ]

i3864

ix86_add_stmt_cost

i386

CPU

GCC

18,045

156

1

[]

[ "<s>", "bool", "isLittleEndian", "(", ")", "const", "{", "return", "IsLittleEndian", ";", "}", "</s>" ]

[ "Tests", "whether", "the", "target", "triple", "is", "little", "endian", "." ]

[ "AArch64" ]

AArch64Subtarget50

isLittleEndian

AArch64

CPU

LLVM

18,046

10

1

[]

[ "<s>", "void", "fr30_expand_epilogue", "(", ")", "{", "int", "regno", ";", "if", "(", "!", "current_frame_info", ".", "initialised", ")", "abort", "(", ")", ";", "if", "(", "current_frame_info", ".", "frame_size", ">", "0", ")", "{", "if", "(", "current_...

[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "epilogue", ".", "Using", "an", "epilogue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "output_function_...

[ "fr30", "0", "0", "508", "0", "1" ]

fr302

fr30_expand_epilogue

fr30

DSP

GCC

18,047

216

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";"...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "AArch64", "AArch64", "AArch64::RET_ReallyLR", "\"Unable to build a return instruction?!\"", "\"Return value without a vreg\"", "AArch64", "AArch64", "MVT::getVT" ]

AArch64CallLowering47

lowerReturn

AArch64

CPU

LLVM

18,048

194

1

[]

[ "<s>", "void", "createdInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{", "NewInsts", ".", "push_back", "(", "&", "MI", ")", ";", "}", "</s>" ]

[ "An", "instruction", "has", "been", "created", "and", "inserted", "into", "the", "function", "." ]

[ "AMDGPU" ]

AMDGPURegisterBankInfo (2)

createdInstr

AMDGPU

GPU

LLVM

18,049

18

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "mips_starting_frame_offset", "(", "void", ")", "{", "if", "(", "FRAME_GROWS_DOWNWARD", ")", "return", "0", ";", "return", "crtl", "->", "outgoing_args_size", "+", "MIPS_GP_SAVE_AREA_SIZE", ";", "}", "</s>" ]

[ "Implement", "TARGET_STARTING_FRAME_OFFSET", ".", "See", "mips_compute_frame_info", "for", "details", "about", "the", "frame", "layout", "." ]

[ "mips", "0" ]

mips

mips_starting_frame_offset

mips

CPU

GCC

18,050

22

1

[]

[ "<s>", "static", "bool", "visium_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{", "return", "code", "==", "'#'", ";", "}", "</s>" ]

[ "Implement", "TARGET_PRINT_OPERAND_PUNCT_VALID_P", "." ]

[ "visium" ]

visium

visium_print_operand_punct_valid_p

visium

Virtual ISA

GCC

18,051

15

1

[]

[ "<s>", "unsigned", "getMaxSupportedInterleaveFactor", "(", ")", "const", "override", "{", "return", "4", ";", "}", "</s>" ]

[ "Get", "the", "maximum", "supported", "factor", "for", "interleaved", "memory", "accesses", "." ]

[ "X86", "4" ]

X86ISelLowering

getMaxSupportedInterleaveFactor

X86

CPU

LLVM

18,052

11

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "std", "::", "vector", "<", "SDNode", "*", ">", "*", "Created", ")", "const", "{", "EV...

[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]

[ "AArch64", "AArch64", "0", "MVT::i32", "MVT::i64", "0", "0", "1", "1", "AArch64", "ISD::SETLT", "ISD::ADD", "AArch64ISD::CSEL", "ISD::SRA", "MVT::i64", "ISD::SUB", "0" ]

AArch64ISelLowering137

BuildSDIVPow2

AArch64

CPU

LLVM

18,053

321

1

[]

[ "<s>", "static", "inline", "bool", "reg_ok_for_base_p", "(", "const_rtx", "x", ",", "bool", "strict", ")", "{", "return", "(", "(", "!", "strict", "&&", "!", "HARD_REGISTER_P", "(", "x", ")", ")", "||", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "x", ")",...

[ "Nonzero", "if", "X", "is", "a", "hard", "reg", "that", "can", "be", "used", "as", "an", "index", "." ]

[ "cris" ]

cris

reg_ok_for_base_p

cris

MPU

GCC

18,054

35

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Split Const32s and Const64s\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Split Const32s and Const64s\"" ]

HexagonSplitConst32AndConst6411

getPassName

Hexagon

DSP

LLVM

18,055

11

1

[]

[ "<s>", "static", "bool", "tilegx_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "<", "TILEGX_NUM_RETURN_REGS", ";", "}", "</s>" ]

[ "Implement", "FUNCTION_VALUE_REGNO_P", "." ]

[ "tilegx" ]

tilegx

tilegx_function_value_regno_p

tilegx

VLIW

GCC

18,056

16

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "breakPartialRegDependency", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ...

[ "Insert", "a", "dependency-breaking", "instruction", "before", "MI", "to", "eliminate", "an", "unwanted", "dependency", "on", "OpNum", "." ]

[ "X86", "X86", "X86::VR128RegClass", "X86::VXORPSrr", "X86::XORPSrr", "X86::VR256RegClass", "X86::sub_xmm", "X86::VXORPSrr" ]

X86InstrInfo (2)1

breakPartialRegDependency

X86

CPU

LLVM

18,057

224

1

[]

[ "<s>", "static", "void", "mips_prepare_pch_save", "(", "void", ")", "{", "mips_set_compression_mode", "(", "0", ")", ";", "mips16_globals", "=", "0", ";", "micromips_globals", "=", "0", ";", "}", "</s>" ]

[ "Implement", "TARGET_PREPARE_PCH_SAVE", "." ]

[ "mips", "0", "0", "0" ]

mips

mips_prepare_pch_save

mips

CPU

GCC

18,058

21

1

[]

[ "<s>", "bool", "MBlazeRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "DisableFramePointerElim", "(", "MF", ")", "|...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "MBlaze", "MBlaze" ]

MBlazeRegisterInfo3

hasFP

MBlaze

MPU

LLVM

18,059

36

1

[]

[ "<s>", "void", "mmix_conditional_register_usage", "(", ")", "{", "int", "i", ";", "if", "(", "TARGET_ABI_GNU", ")", "{", "static", "const", "int", "gnu_abi_reg_alloc_order", "[", "]", "=", "MMIX_GNU_ABI_REG_ALLOC_ORDER", ";", "for", "(", "i", "=", "0", ";", ...

[ "CONDITIONAL_REGISTER_USAGE", "." ]

[ "mmix", "0", "15", "30", "0", "0", "0", "0" ]

mmix2

mmix_conditional_register_usage

mmix

CPU

GCC

18,060

125

1

[]

[ "<s>", "bool", "XtensaFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::spillCalleeSavedRegisters\"", "\" not implemented\"" ]

XtensaFrameLowering1

spillCalleeSavedRegisters

Xtensa

MPU

LLVM

18,061

43

1

[]

[ "<s>", "bool", "cris_cc0_user_requires_cmp", "(", "rtx", "insn", ")", "{", "rtx_insn", "*", "cc0_user", "=", "NULL", ";", "rtx", "body", ";", "rtx", "set", ";", "gcc_assert", "(", "insn", "!=", "NULL", ")", ";", "if", "(", "!", "TARGET_V32", ")", "retu...

[ "Whether", "next_cc0_user", "of", "insn", "is", "LE", "or", "GT", "or", "requires", "a", "real", "compare", "insn", "for", "other", "reasons", "." ]

[ "cris", "0", "0", "0", "0" ]

cris4

cris_cc0_user_requires_cmp

cris

MPU

GCC

18,062

178

1

[]

[ "<s>", "static", "int", "pop_reg", "(", "rtx", "reg", ")", "{", "rtx", "stkslot", "=", "gen_rtx_MEM", "(", "GET_MODE", "(", "reg", ")", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ";", "rtx", "insn", "=", "emit_move_insn", ...

[ "Helper", "used", "when", "restoring", "AUX", "regs", "during", "ISR", "." ]

[ "arc", "1" ]

arc

pop_reg

arc

MPU

GCC

18,063

80

1

[]

[ "<s>", "unsigned", "MMIXMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "SubtargetInfo", ")", "const", "...

[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]

[ "MMIX", "MMIX", "MMIX::fixup_mmix_rel_24", "0", "0" ]

MMIXMCCodeEmitter

getJumpTargetOpValue

MMIX

CPU

LLVM

18,064

76

1

[]

[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "auto", "&", "TLI", "=", "*",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "ARM", "ARM", "ARM", "8", "0", "\"Args should already be split\"" ]

ARMCallLowering16

lowerFormalArguments

ARM

CPU

LLVM

18,065

321

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...

[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]

[ "ARM", "ARM", "ARMCC::CondCodes", "4", "ARM::LDRcp", "0" ]

ARMBaseRegisterInfo1

emitLoadConstPool

ARM

CPU

LLVM

18,066

156

1

[]

[ "<s>", "static", "PatmosOperand", "*", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "PatmosOperand", "*", "Op", "=", "new", "PatmosOperand", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "R...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "Patmos", "Patmos", "Patmos", "Patmos" ]

PatmosAsmParser

CreateReg

Patmos

VLIW

LLVM

18,067

49

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "LanaiTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const",...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Lanai", "Lanai", "1", "0", "0U", "Lanai::GPRRegClass" ]

LanaiISelLowering

getRegForInlineAsmConstraint

Lanai

CPU

LLVM

18,068

79

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "c...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "RISCV", "RISCV", "0", "RISCV::LB", "RISCV::LBU", "RISCV::LH", "RISCV::LHU", "RISCV::FLH", "RISCV::LW", "RISCV::FLW", "RISCV::LWU", "RISCV::LD", "RISCV::FLD", "1", "2", "2", "0", "1", "0", "0" ]

RISCVInstrInfo (2)

isLoadFromStackSlot

RISCV

CPU

LLVM

18,069

151

1

[]

[ "<s>", "void", "RISCVOperand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "llvm_unreachable", "(", "\"Not implemented\"", ")", ";", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "RISCV", "RISCV", "\"Not implemented\"" ]

RISCVAsmParser (2)1

print

RISCV

CPU

LLVM

18,070

17

1

[]

[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "IsCombinesDisabled", ")", "return", "false", ";", "bool", "HasChanged", "=", "false", ";", "TRI", "=", "MF", ".", "getSubtarget", "(",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonCopyToCombine17

runOnMachineFunction

Hexagon

DSP

LLVM

18,071

253

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "TMS320C64XHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "stalls", ")", "{", "if", "(", "isPseudo", "(", "SU", ")", ")", "return", "NoHazard", ";", "if", "(", "isMove", "...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "TMS320C64X", "TMS320C64X", "\"--no hazard\\n\"" ]

TMS320C64XHazardRecognizer

getHazardType

TMS320C64X

VLIW

LLVM

18,072

120

1

[]

[ "<s>", "static", "const", "char", "*", "arm_invalid_conversion", "(", "const_tree", "fromtype", ",", "const_tree", "totype", ")", "{", "if", "(", "element_mode", "(", "fromtype", ")", "!=", "element_mode", "(", "totype", ")", ")", "{", "if", "(", "TYPE_MODE"...

[ "Return", "the", "diagnostic", "message", "string", "if", "conversion", "from", "FROMTYPE", "to", "TOTYPE", "is", "not", "allowed", ",", "NULL", "otherwise", "." ]

[ "arm", "\"invalid conversion from type %<bfloat16_t%>\"", "\"invalid conversion to type %<bfloat16_t%>\"" ]

arm

arm_invalid_conversion

arm

CPU

GCC

18,073

61

1

[]

[ "<s>", "void", "Hexagon_CCState", "::", "AnalyzeReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "Hexagon_CCAssignFn", "Fn", ",", "unsigned", "SretValueInRegs", ")", "{", "if", "(", "SretValueInRegs", "!=", "0", "...

[ "AnalyzeReturn", "-", "Analyze", "the", "returned", "values", "of", "a", "return", ",", "incorporating", "info", "about", "the", "result", "values", "into", "this", "state", "." ]

[ "Hexagon", "Hexagon", "ISD::OutputArg", "Hexagon", "0", "32", "Hexagon::R0", "0", "MVT::i32", "MVT::i32", "64", "Hexagon::D0", "0", "MVT::i64", "MVT::i64", "0", "ISD::ArgFlagsTy", "1", "1", "\"Return operand #\"", "\" has unhandled type \"", "\"\\n\"" ]

HexagonCallingConvLower

AnalyzeReturn

Hexagon

DSP

LLVM

18,074

211

1

[]

[ "<s>", "static", "bool", "need_to_save", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "is_interrupt_func", "(", "cfun", "->", "decl", ")", ")", "{", "if", "(", "regno", "<", "8", ")", "return", "true", ";", "if", "(", "regno", ">", "23", "...

[ "Returns", "true", "if", "the", "given", "register", "needs", "to", "be", "saved", "by", "the", "current", "function", "." ]

[ "rl78", "8", "23", "22" ]

rl783

need_to_save

rl78

MPU

GCC

18,075

120

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "TM", "=", "static_cast", "<", "const", "PPCTargetMachine", "*", ">", "(", "&", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "PPC" ]

PPCInstrInfo62

runOnMachineFunction

PowerPC

CPU

LLVM

18,076

103

1

[]

[ "<s>", "const", "char", "*", "SparcTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "SPISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "SPISD", "::", "FIRST_NUMBER", ":", "break", ";", "...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Sparc", "Sparc", "SPISD::NodeType", "SPISD::FIRST_NUMBER", "SPISD::CMPICC", "\"SPISD::CMPICC\"", "SPISD::CMPFCC", "\"SPISD::CMPFCC\"", "SPISD::BRICC", "\"SPISD::BRICC\"", "SPISD::BRXCC", "\"SPISD::BRXCC\"", "SPISD::BRFCC", "\"SPISD::BRFCC\"", "SPISD::SELECT_ICC", "\"SPISD::SELECT_ICC\...

SparcISelLowering45

getTargetNodeName

Sparc

CPU

LLVM

18,077

210

1

[]

[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", ...

[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]

[ "AMDGPU", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SI_INDIRECT_DST_V1", "0", "0" ]

SIInstrInfo (3)

buildIndirectWrite

AMDGPU

GPU

LLVM

18,078

115

1

[]

[ "<s>", "static", "rtx", "arm_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsignedp", "ATTRIBUTE_UNUSED", ";", "rtx", "r", "ATTRIBUTE_UNUSED", ";"...

[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", "." ]

[ "arm", "1", "0", "0" ]

arm4

arm_function_value

arm

CPU

GCC

18,079

125

1

[]

[ "<s>", "unsigned", "getID", "(", ")", "const", "{", "return", "ID", ";", "}", "</s>" ]

[ "Return", "the", "register", "class", "ID", "number", "." ]

[ "X86" ]

X86DomainReassignment

getID

X86

CPU

LLVM

18,080

10

1

[]

[ "<s>", "void", "cris_init_expanders", "(", "void", ")", "{", "}", "</s>" ]

[ "The", "INIT_EXPANDERS", "worker", "sets", "the", "per-function-data", "initializer", "and", "mark", "functions", "." ]

[ "cris" ]

cris

cris_init_expanders

cris

MPU

GCC

18,081

7

1

[]

[ "<s>", "int", "riscv_regno_mode_ok_for_base_p", "(", "int", "regno", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "{", "if", "(", "!", "strict_p", "...

[ "Return", "true", "if", "register", "REGNO", "is", "a", "valid", "base", "register", "for", "mode", "MODE", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]

[ "riscv" ]

riscv2

riscv_regno_mode_ok_for_base_p

riscv

CPU

GCC

18,082

60

1

[]

[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ...

[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]

[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_dup_x", "Intrinsic::aarch64_sve_cmpne", "Intrinsic::aarch64_sve_cmpne_wide", "Intrinsic::aarch64_sve_rdffr", "Intrinsic::aarch64_sve_lasta", "Intrinsic::aarc...

AArch64TargetTransformInfo54

instCombineIntrinsic

AArch64

CPU

LLVM

18,083

292

1

[]

[ "<s>", "static", "void", "ix86_output_jmp_thunk_or_indirect", "(", "const", "char", "*", "thunk_name", ",", "const", "int", "regno", ")", "{", "if", "(", "thunk_name", "!=", "NULL", ")", "{", "if", "(", "REX_INT_REGNO_P", "(", "regno", ")", "&&", "ix86_indir...

[ "Helper", "to", "output", "the", "jmp/call", "." ]

[ "i386", "\"\\tcs\\n\"", "\"\\tjmp\\t\"", "\"\\tint3\\n\"" ]

i386

ix86_output_jmp_thunk_or_indirect

i386

CPU

GCC

18,084

81

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TMS320C64X Delay Slot Filler\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TMS320C64X", "\"TMS320C64X Delay Slot Filler\"" ]

DelaySlotFiller30

getPassName

TMS320C64X

VLIW

LLVM

18,085

13

1

[]

[ "<s>", "bool", "TPCRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const", ...

[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]

[ "TPC", "TPC", "4", "0", "1", "TPC::NoSubRegister" ]

TPCRegisterInfo

getRegAllocationHints

TPC

Virtual ISA

LLVM

18,086

369

1

[]

[ "<s>", "int", "group1_reg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "!=", "VOIDmode", "&&", "mode", "!=", "GET_MODE", "(", "op", ")", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "op", ")", ...

[ "The", "following", "predicates", "are", "used", "for", "instruction", "scheduling", "." ]

[ "c4x", "0" ]

c4x1

group1_reg_operand

c4x

DSP

GCC

18,087

60

1

[]

[ "<s>", "static", "tree", "ATTRIBUTE_UNUSED", "rs6000_stack_protect_fail", "(", "void", ")", "{", "return", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_SECURE_PLT", "&&", "flag_pic", ")", "?", "default_hidden_stack_protect_fail", "(", ")", ":", "default_external_...

[ "For", "TARGET_SECURE_PLT", "32-bit", "PIC", "code", "we", "can", "save", "PIC", "register", "setup", "by", "using", "__stack_chk_fail_local", "hidden", "function", "instead", "of", "calling", "__stack_chk_fail", "directly", ".", "Otherwise", "it", "is", "better", ...

[ "powerpcspe" ]

powerpcspe

rs6000_stack_protect_fail

powerpcspe

CPU

GCC

18,088

28

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "*", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "*", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "...

[ "Lower", "interleaved", "load", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]

[ "AArch64", "AArch64", "2", "\"Invalid interleave factor\"", "\"Empty shufflevector input\"", "\"Unmatched number of shufflevectors and indices\"", "0", "64", "128", "2", "Intrinsic::ID", "3", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_ld3", "Intrinsic::aarch64_neon_ld4", "...

AArch64ISelLowering1

lowerInterleavedLoad

AArch64

CPU

LLVM

18,089

369

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "Selection...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "0", "0", "\"Can only return in registers!\"", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0", "1", "MipsISD::Ret", "MVT::Other", "Mips::RA", "MVT::i32", "MipsISD::Ret...

MipsISelLowering93

LowerReturn

Mips

CPU

LLVM

18,090

397

1

[]

[ "<s>", "static", "rtx", "ix86_expand_vec_init_builtin", "(", "tree", "type", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "machine_mode", "tmode", "=", "TYPE_MODE", "(", "type", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "tmode"...

[ "A", "subroutine", "of", "ix86_expand_builtin", ".", "These", "builtins", "are", "a", "wrapper", "around", "ix86_expand_vector_init", ".", "We", "DO", "have", "language-level", "syntax", "for", "this", ",", "in", "the", "form", "of", "(", "type", ")", "{", "...

[ "i386", "0" ]

i386-expand

ix86_expand_vec_init_builtin

i386

CPU

GCC

18,091

146

1

[]

[ "<s>", "bool", "ix86_cannot_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "enum", "reg_class", "regclass", ")", "{", "if", "(", "from", "==", "to", ")", "return", "false", ";", "if", "(", "MAYBE_FLOAT_CLASS_P", "(", "regclass...

[ "Return", "true", "if", "the", "registers", "in", "CLASS", "can", "not", "represent", "the", "change", "from", "modes", "FROM", "to", "TO", "." ]

[ "i386", "4" ]

i3864

ix86_cannot_change_mode_class

i386

CPU

GCC

18,092

63

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "isHardwareLoopProfitable", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "AssumptionCache", "&", "AC", ",", "TargetLibraryInfo", "*", "LibInfo", ",", "HardwareLoopInfo", "&", "HWLoopInfo", ")", "{", "const", ...

[ "Query", "the", "target", "whether", "it", "would", "be", "profitable", "to", "convert", "the", "given", "loop", "into", "a", "hardware", "loop", "." ]

[ "PowerPC", "PPC", "PPC", "32", "6", "4", "4", "0", "0", "0", "PPC", "1" ]

PPCTargetTransformInfo24

isHardwareLoopProfitable

PowerPC

CPU

LLVM

18,093

372

1

[]

[ "<s>", "static", "bool", "tilegx_emit_setcc_internal", "(", "rtx", "res", ",", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "cmp_mode", ")", "{", "rtx", "tmp", ";", "bool", "swap", "=", "false", ";", "if", "(", ...

[ "Certain", "simplifications", "can", "be", "done", "to", "make", "invalid", "setcc", "operations", "valid", ".", "Return", "the", "final", "comparison", ",", "or", "NULL", "if", "we", "ca", "n't", "work", "." ]

[ "tilegx" ]

tilegx

tilegx_emit_setcc_internal

tilegx

VLIW

GCC

18,094

195

1

[]

[ "<s>", "void", "ix86_call_abi_override", "(", "const_tree", "fndecl", ")", "{", "cfun", "->", "machine", "->", "call_abi", "=", "ix86_function_abi", "(", "fndecl", ")", ";", "}", "</s>" ]

[ "Implementation", "of", "call", "abi", "switching", "target", "hook", ".", "Specific", "to", "FNDECL", "the", "specific", "call", "register", "sets", "are", "set", ".", "See", "also", "ix86_conditional_register_usage", "for", "more", "details", "." ]

[ "i386" ]

i386

ix86_call_abi_override

i386

CPU

GCC

18,095

19

1

[]

[ "<s>", "void", "VEInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "unsigned", "AltIdx", "=", "VE", "::", "AsmName", ";", "if", "(", "MRI", ".", "getRegClass", "(", "VE", "::", "MISCRegClassID"...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "VE", "VE", "VE::AsmName", "VE::MISCRegClassID", "VE::NoRegAltName" ]

VEInstPrinter

printRegName

VE

CPU

LLVM

18,096

55

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "if", "(", "Pred1", ".", "siz...

[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]

[ "ARM", "ARM", "2", "2", "ARMCC::CondCodes", "ARMCC::CondCodes", "0", "ARMCC::CondCodes", "ARMCC::CondCodes", "0", "ARMCC::AL", "ARMCC::HS", "ARMCC::HI", "ARMCC::LS", "ARMCC::LO", "ARMCC::EQ", "ARMCC::GE", "ARMCC::GT", "ARMCC::LE", "ARMCC::LT" ]

ARMBaseInstrInfo (2)

SubsumesPredicate

ARM

CPU

LLVM

18,097

165

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "EnableARMTailCalls", ")", "return", "false", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false"...

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "ARM", "ARM", "ARM" ]

ARMISelLowering114

mayBeEmittedAsTailCall

ARM

CPU

LLVM

18,098

40

1

[]

[ "<s>", "bool", "X86TileConfig", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MRI", "=", "&", "mf", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "mf", ".", "getSubtarget", "<", "X86Subtarget...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86" ]

X86TileConfig1

runOnMachineFunction

X86

CPU

LLVM

18,099

105

1

[]