docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createARM64ELFObjectWriter", "(", "OS", ",", "OSABI", ",", "IsLittleEndian", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "ARM64", "ARM64" ]	ARM64AsmBackend	createObjectWriter	ARM64	CPU	LLVM	400	21	1	[]
[ "<s>", "bool", "OptimizeLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "!", "EnableX86LEAOpt", "\|\|", "!", "MF", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "16" ]	X86OptimizeLEAs3	runOnMachineFunction	X86	CPU	LLVM	401	145	1	[]
[ "<s>", "void", "i386_pe_seh_cold_init", "(", "FILE", "", "f", ",", "const", "char", "", "name", ")", "{", "struct", "seh_frame_state", "*", "seh", ";", "HOST_WIDE_INT", "alloc_offset", ",", "offset", ";", "if", "(", "!", "TARGET_SEH", ")", "return", ";",...	[ "Emit", "assembler", "directives", "to", "reconstruct", "the", "SEH", "state", "." ]	[ "i386", "\"\\t.seh_proc\\t\"", "240", "0", "\"\\t.seh_stackalloc\\t\"", "\"\\n\"", "0", "0", "\"\\t.seh_savexmm\\t\"", "\"\\t.seh_savereg\\t\"", "0", "\", \"", "\"\\n\"", "15", "0", "0", "240", "\"\\t.seh_setframe\\t\"", "0", "\", \"", "\"\\n\"", "0", "\"\\t.seh_stackallo...	winnt	i386_pe_seh_cold_init	i386	CPU	GCC	402	445	1	[]
[ "<s>", "void", "avr_pass_pre_proep", "::", "compute_maybe_gasisr", "(", "function", "", "fun", ")", "{", "for", "(", "rtx_insn", "", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "("...	[ "Set", "fun-", ">", "machine-", ">", "gasisr.maybe", "provided", "we", "do", "n't", "find", "anything", "that", "prohibits", "GAS", "generating", "parts", "of", "ISR", "prologues", "/", "epilogues", "for", "us", "." ]	[ "avr", "1" ]	avr	compute_maybe_gasisr	avr	MPU	GCC	403	80	1	[]
[ "<s>", "static", "int", "spu_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "elements", ";", "switch", "(", "type_of_cost", ")", "{", "case", ...	[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]	[ "spu", "1", "10", "2", "2", "6", "2", "1" ]	spu	spu_builtin_vectorization_cost	spu	MPU	GCC	404	103	1	[]
[ "<s>", "static", "bool", "set_to_load_agen", "(", "rtx_insn", "", "out_insn", ",", "rtx_insn", "", "in_insn", ")", "{", "rtx", "out_set", ",", "in_set", ";", "out_set", "=", "single_set", "(", "out_insn", ")", ";", "if", "(", "out_set", ")", "{", "in_s...	[ "The", "function", "returns", "true", "if", "out_inst", "sets", "a", "value", "that", "is", "used", "in", "the", "address", "generation", "computation", "of", "in_insn" ]	[ "rs6000" ]	rs6000	set_to_load_agen	rs6000	CPU	GCC	405	60	1	[]
[ "<s>", "static", "tree", "mips_builtin_decl", "(", "unsigned", "int", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "ARRAY_SIZE", "(", "mips_builtins", ")", ")", "return", "error_mark_node", ";", "return", "mips_buil...	[ "Implement", "TARGET_BUILTIN_DECL", "." ]	[ "mips" ]	mips	mips_builtin_decl	mips	CPU	GCC	406	32	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "ARCInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "DL", "=...	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "ARC", "ARC", "12", "ARC::MOV_rs12", "\"Need Arc long immediate instructions.\"" ]	ARCInstrInfo4	loadImmediate	ARC	MPU	LLVM	407	80	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "PowerPC" ]	PPCTargetMachine18	getDataLayout	PowerPC	CPU	LLVM	408	14	1	[]
[ "<s>", "bool", "GCNTTIImpl", "::", "isAlwaysUniform", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intrinsi...	[ "Whether", "Val", "will", "always", "return", "a", "uniform", "value", "regardless", "of", "its", "operands", "." ]	[ "AMDGPU", "Intrinsic::amdgcn_readfirstlane", "Intrinsic::amdgcn_readlane" ]	AMDGPUTargetTransformInfo20	isAlwaysUniform	AMDGPU	GPU	LLVM	409	61	1	[]
[ "<s>", "void", "calculate", "(", ")", "{", "BlockVector", "WorkList", ";", "BlockSet", "AddedToWorkList", ";", "Blocks", ".", "insert", "(", "Entry", ")", ";", "for", "(", "auto", "*", "Pred", ":", "Entry", "->", "predecessors", "(", ")", ")", "{", "if...	[ "calculate", "-", "compute", "block", "frequency", "info", "for", "the", "given", "function", "." ]	[ "WebAssembly" ]	WebAssemblyFixIrreducibleControlFlow1	calculate	WebAssembly	Virtual ISA	LLVM	410	144	1	[]
[ "<s>", "const", "MachineOperand", "*", "getNamedOperand", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpName", ")", "const", "{", "return", "getNamedOperand", "(", "const_cast", "<", "MachineInstr", "&", ">", "(", "MI", ")", ",", "OpName", ")"...	[ "Returns", "the", "operand", "named", "Op", "." ]	[ "AMDGPU" ]	SIInstrInfo107	getNamedOperand	AMDGPU	GPU	LLVM	411	31	1	[]
[ "<s>", "void", "R600InstrInfo", "::", "addFlag", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Operand", ",", "unsigned", "Flag", ")", "const", "{", "unsigned", "TargetFlags", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "...	[ "Add", "one", "of", "the", "MO_FLAG", "*", "flags", "to", "the", "specified", "Operand", "." ]	[ "R600", "0", "1" ]	R600InstrInfo	addFlag	R600	GPU	LLVM	412	144	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", ...	[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]	[ "X86", "X86", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG", "X86II::MO_DLLIMPORT", "X86II::MO_GOTPCREL", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_GOT" ]	X86Subtarget83	classifyGlobalReference	X86	CPU	LLVM	413	120	1	[]
[ "<s>", "static", "void", "mep_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", ...	[ "Function", "args", "in", "registers", "." ]	[ "mep", "4", "1", "0", "4" ]	mep	mep_setup_incoming_varargs	mep	CPU	GCC	414	62	1	[]
[ "<s>", "int", "rl78_hard_regno_nregs", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "int", "rs", "=", "register_sizes", "[", "regno", "]", ";", "if", "(", "rs", "<", "1", ")", "rs", "=", "1", ";", "return", "(", "(", "GET_MODE_SIZE", "...	[ "Implements", "HARD_REGNO_NREGS", "." ]	[ "rl78", "1", "1", "1" ]	rl782	rl78_hard_regno_nregs	rl78	MPU	GCC	415	45	1	[]
[ "<s>", "const", "MCPhysReg", "", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"MachineFunction required\"", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "X86", "X86", "\"MachineFunction required\"", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86RegisterInfo32	getCalleeSavedRegs	X86	CPU	LLVM	416	461	1	[]
[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Uses", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Hexagon" ]	BitTracker17	size	Hexagon	DSP	LLVM	417	14	1	[]
[ "<s>", "static", "int", "avr_operand_rtx_cost", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "enum", "rtx_code", "outer", ",", "int", "opno", ",", "bool", "speed", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "int", ...	[ "Mutually", "recursive", "subroutine", "of", "avr_rtx_cost", "for", "calculating", "the", "cost", "of", "an", "RTX", "operand", "given", "its", "context", ".", "X", "is", "the", "rtx", "of", "the", "operand", ",", "MODE", "is", "its", "mode", ",", "and", ...	[ "avr", "0", "0" ]	avr4	avr_operand_rtx_cost	avr	MPU	GCC	418	94	1	[]
[ "<s>", "int", "valid_dbcc_comparison_p_2", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "EQ", ":", "case", "NE", ":", "case", "GTU", ":", "case", "LTU", ":", "ca...	[ "Return", "true", "if", "X", "is", "a", "valid", "comparison", "operator", "for", "the", "dbcc", "instruction", ".", "Note", "it", "rejects", "floating", "point", "comparison", "operators", ".", "(", "In", "the", "future", "we", "could", "use", "Fdbcc", ")...	[ "m68k", "1", "0" ]	m68k4	valid_dbcc_comparison_p_2	m68k	MPU	GCC	419	69	1	[]
[ "<s>", "static", "tree", "ix86_stack_protect_guard", "(", "void", ")", "{", "if", "(", "TARGET_SSP_TLS_GUARD", ")", "{", "tree", "type_node", "=", "lang_hooks", ".", "types", ".", "type_for_mode", "(", "ptr_mode", ",", "1", ")", ";", "int", "qual", "=", "E...	[ "If", "using", "TLS", "guards", ",", "do", "n't", "waste", "time", "creating", "and", "expanding", "__stack_chk_guard", "decl", "and", "MEM", "as", "we", "are", "going", "to", "ignore", "it", "." ]	[ "i386", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "1" ]	i386	ix86_stack_protect_guard	i386	CPU	GCC	420	211	1	[]
[ "<s>", "void", "X86TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "", ">", "&", "Exits", ")", "const", "{", "const", "X86RegisterInfo", "*", "TRI", "=", "Subtarget"...	[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]	[ "X86", "X86", "X86", "X86::GR64RegClass", "X86::GR64RegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]	X86ISelLowering (2)5	insertCopiesSplitCSR	X86	CPU	LLVM	421	251	1	[]
[ "<s>", "inline", "void", "function_expander", "::", "add_scalar_move_mask_operand", "(", "machine_mode", "mode", ")", "{", "add_input_operand", "(", "mode", ",", "gen_scalar_move_mask", "(", "mode", ")", ")", ";", "}", "</s>" ]	[ "Add", "mask", "operand", "for", "scalar", "move", "instruction", "." ]	[ "riscv" ]	riscv-vector-builtins	add_scalar_move_mask_operand	riscv	CPU	GCC	422	21	1	[]
[ "<s>", "uint32_t", "AMDGPUDevice", "::", "getStackAlignment", "(", ")", "const", "{", "return", "16", ";", "}", "</s>" ]	[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]	[ "R600", "16" ]	AMDILDevice	getStackAlignment	R600	GPU	LLVM	423	12	1	[]
[ "<s>", "bool", "SystemZFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", "...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::GPRRegs", "\"Should be saving %r15 and something else\"", "SystemZ::STMG", "SystemZ::R15D", "0", "SystemZ::GR64BitRegClass", "SystemZ::ELFNumArgGPRs", "SystemZ::ELFArgGPRs", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass",...	SystemZFrameLowering32	spillCalleeSavedRegisters	SystemZ	CPU	LLVM	424	424	1	[]
[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "X86InstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "uint16_t", "domain", "=", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ">>...	[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]	[ "X86", "X86", "X86II::SSEDomainShift", "3", "0", "0xe", "0xe", "0x6", "0x6", "0", "0", "0xe", "0xe", "0xe", "1", "3", "3", "0xa", "0xc" ]	X86InstrInfo (2)3	getExecutionDomain	X86	CPU	LLVM	425	287	1	[]
[ "<s>", "void", "TLCS900InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "TLCS900", "TLCS900", "TLCS900::GR16RegClass", "TLCS900::MOV16mr", "0", "TLCS900::GR8RegClass", "TLCS900::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]	TLCS900InstrInfo	storeRegToStackSlot	TLCS900	MPU	LLVM	426	220	1	[]
[ "<s>", "static", "void", "ix86_emit_support_tinfos", "(", "emit_support_tinfos_callback", "callback", ")", "{", "extern", "tree", "ix86_float16_type_node", ";", "extern", "tree", "ix86_bf16_type_node", ";", "if", "(", "!", "TARGET_SSE2", ")", "{", "gcc_checking_assert",...	[ "Create", "C++", "tinfo", "symbols", "for", "only", "conditionally", "available", "fundamental", "types", "." ]	[ "i386" ]	i3861	ix86_emit_support_tinfos	i386	CPU	GCC	427	59	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Z80" ]	Z80TargetMachine (2)	getDataLayout	Z80	MPU	LLVM	428	14	1	[]
[ "<s>", "static", "int", "arm_cpymemqi_unaligned", "(", "rtx", "*", "operands", ")", "{", "HOST_WIDE_INT", "length", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "if", "(", "optimize_size", ")", "{", "bool", "src_aligned", "=", "MEM_ALIGN", "(",...	[ "Emit", "a", "block", "move", "when", "either", "the", "source", "or", "destination", "is", "unaligned", "(", "not", "aligned", "to", "a", "four-byte", "boundary", ")", ".", "This", "may", "need", "further", "tuning", "depending", "on", "core", "type", ","...	[ "arm", "2", "1", "0", "2", "1", "8", "4", "12", "0", "1", "0", "1", "32", "0", "1", "4", "16", "0", "1", "4", "1" ]	arm	arm_cpymemqi_unaligned	arm	CPU	GCC	429	172	1	[]
[ "<s>", "unsigned", "SystemZInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "SystemZ", "SystemZ", "SystemZ::MOV32mr", "SystemZ::MOV32mry", "SystemZ::MOV64mr", "SystemZ::MOV32m8r", "SystemZ::MOV32m8ry", "SystemZ::MOV32m16r", "SystemZ::MOV32m16ry", "SystemZ::MOV64m8r", "SystemZ::MOV64m8ry", "SystemZ::MOV64m16r", "SystemZ::MOV64m16ry", "SystemZ::MOV64m32r", "System...	SystemZInstrInfo25	isStoreToStackSlot	SystemZ	CPU	LLVM	430	224	1	[]
[ "<s>", "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "\"TLCS900ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "if", "(", "BaseType", "==", "RegBase", "&&", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "0", ")", "{", "errs", ...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "TLCS900", "\"TLCS900ISelAddressMode \"", "0", "\"Base.Reg \"", "\" Base.FrameIndex \"", "\" Disp \"", "\"GV \"", "\" CP \"", "\" Align\"", "\"ES \"", "1", "\" JT\"", "\" Align\"" ]	TLCS900ISelDAGToDAG	dump	TLCS900	MPU	LLVM	431	173	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "Sparc", "0", "0" ]	SparcAsmParser11	addExpr	Sparc	CPU	LLVM	432	78	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isSplatValueForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "APInt", "&", "UndefElts", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "NumElts", "=", "DemandedElts", ".",...	[ "Return", "true", "if", "vector", "Op", "has", "the", "same", "value", "across", "all", "DemandedElts", ",", "indicating", "any", "elements", "which", "may", "be", "undef", "in", "the", "output", "UndefElts", "." ]	[ "X86", "X86", "X86ISD::VBROADCAST", "X86ISD::VBROADCAST_LOAD" ]	X86ISelLowering174	isSplatValueForTargetNode	X86	CPU	LLVM	433	103	1	[]
[ "<s>", "int", "AMDGPUInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags"...	[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SIInstrFlags::renamedInGFX9", "0", "AMDGPU", "SIEncodingFamily::GFX9", "SIInstrFlags::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "SIEncodingFamily::SDWA", "SIInstrFlags::D16", "SIInstrFlags::MIMG", "SIEncodingFamily::GFX80", "AMDGPU::getMCOpcode", "1", "1"...	AMDGPUInstrInfo15	pseudoToMCOpcode	AMDGPU	GPU	LLVM	434	165	1	[]
[ "<s>", "static", "void", "alpha_sa_mask", "(", "unsigned", "long", "", "imaskP", ",", "unsigned", "long", "", "fmaskP", ")", "{", "unsigned", "long", "imask", "=", "0", ";", "unsigned", "long", "fmask", "=", "0", ";", "unsigned", "int", "i", ";", "if...	[ "Compute", "register", "masks", "for", "saved", "registers", "." ]	[ "alpha", "0", "0", "0", "0", "1UL", "0", "32", "1UL", "1UL", "32", "0", "1UL", "1UL" ]	alpha3	alpha_sa_mask	alpha	MPU	GCC	435	208	1	[]
[ "<s>", "const", "char", "*", "nvptx_section_from_addr_space", "(", "addr_space_t", "as", ")", "{", "switch", "(", "as", ")", "{", "case", "ADDR_SPACE_CONST", ":", "return", "\".const\"", ";", "case", "ADDR_SPACE_GLOBAL", ":", "return", "\".global\"", ";", "case"...	[ "Convert", "an", "address", "space", "AS", "to", "the", "corresponding", "ptx", "string", "." ]	[ "nvptx", "\".const\"", "\".global\"", "\".shared\"", "\"\"" ]	nvptx2	nvptx_section_from_addr_space	nvptx	GPU	GCC	436	46	1	[]
[ "<s>", "X86GenInstrInfo", "::", "MachineOutlinerInstrType", "X86InstrInfo", "::", "getOutliningType", "(", "MachineBasicBlock", "::", "iterator", "&", "MIT", ",", "unsigned", "Flags", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "MIT", ";", "if", "(",...	[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]	[ "X86", "X86", "X86", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RIP", "X86::RIP", "X86::RIP" ]	X86InstrInfo42	getOutliningType	X86	CPU	LLVM	437	278	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintType", "RISCVTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "RISCV", "RISCV", "1", "0" ]	RISCVISelLowering (2)2	getConstraintType	RISCV	CPU	LLVM	438	97	1	[]
[ "<s>", "TargetPassConfig", "*", "TriCoreTargetMachine", "::", "createPassConfig", "(", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TriCorePassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "TriCore", "TriCore", "TriCore" ]	TriCoreTargetMachine	createPassConfig	TriCore	MPU	LLVM	439	23	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isValidOffset", "(", "const", "int", "Opcode", ",", "const", "int", "Offset", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "L2_loadri_io", ":", "case", "Hexagon", "::", "LDriw_f", ...	[ "Test", "the", "validity", "of", "offset", "." ]	[ "Hexagon", "Hexagon", "Hexagon::L2_loadri_io", "Hexagon::LDriw_f", "Hexagon::S2_storeri_io", "Hexagon::STriw_f", "Hexagon", "Hexagon", "Hexagon::L2_loadrd_io", "Hexagon::LDrid_f", "Hexagon::S2_storerd_io", "Hexagon::STrid_f", "Hexagon", "Hexagon", "Hexagon::L2_loadrh_io", "Hexagon::L2_...	HexagonInstrInfo81	isValidOffset	Hexagon	DSP	LLVM	440	331	1	[]
[ "<s>", "inline", "bool", "vgpr_2reg_mode_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "return", "(", "mode", "==", "DImode", "\|\|", "mode", "==", "DFmod...	[ "Return", "true", "if", "MODE", "is", "valid", "for", "pair", "of", "VGPR", "registers", "." ]	[ "gcn" ]	gcn-protos3	vgpr_2reg_mode_p	gcn	GPU	GCC	441	34	1	[]
[ "<s>", "SDValue", "XtensaTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Xtensa", "Xtensa", "ISD::OutputArg", "XtensaISD::RET_FLAG", "\"ISelDAG: Can't return aggregate types\\n\"", "\"Unhandled aggregate type\"", "16", "4", "1", "0", "\"Unknown loc info!\"", "ISD::BITCAST", "\"Can only support return in registers\"", "1", "0", "MVT::Other" ]	XtensaISelLowering	LowerReturn	Xtensa	MPU	LLVM	442	339	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "PPCRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::SPILLTOVSRRCRegClass", "PPC::GPRCRegClass", "PPC::VSSRCRegClassID", "PPC::VSFRCRegClassID", "PPC::VSRCRegClassID", "PPC::VSRpRCRegClassID", "PPC::ACCRCRegClassID", "PPC::UACCRCRegClassID" ]	PPCRegisterInfo (2)3	getLargestLegalSuperClass	PowerPC	CPU	LLVM	443	240	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "unsigned", "MaxSize...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "AArch64", "8", "0", "1", "0", "0" ]	AArch64CallLowering26	assignValueToAddress	AArch64	CPU	LLVM	444	136	1	[]
[ "<s>", "void", "avr_asm_output_aligned_decl_common", "(", "FILE", "", "stream", ",", "tree", "decl", ",", "const", "char", "", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ",", "bool", "local_p", ")", "{", "rtx", "mem"...	[ "Track", "need", "of", "__do_clear_bss", "." ]	[ "avr", "0", "\"\\t.globl\\t\"", "\"\\n\"", "\" = %ld\\n\"", "\"static IO declaration for %q+D needs an address\"", "\"__gnu_lto\"" ]	avr4	avr_asm_output_aligned_decl_common	avr	MPU	GCC	445	211	1	[]
[ "<s>", "bool", "RISCVAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MCSubtargetInfo", "&", "NewSTI", "=", "OutStreamer", "->", "getContext", "(", ")", ".", "getSubtargetCopy", "(", "*", "TM", ".", "getMCSubtargetInfo", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RISCV", "RISCV" ]	RISCVAsmPrinter1	runOnMachineFunction	RISCV	CPU	LLVM	446	63	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraC...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "X86", "X86", "0", "1", "0", "0", "\"no-rip\"" ]	X86AsmPrinter21	PrintAsmMemoryOperand	X86	CPU	LLVM	447	110	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", ".", "optForSize", "(", ")", ";", "OptForMinSize", "=", "MF", "->", "getFunction", "(", ")", ".", "optForMinSize", "(", ")",...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "\"OptForMinSize implies OptForSize\"", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "ISD::EXTLOAD", "0" ]	X86ISelDAGToDAG31	PreprocessISelDAG	X86	CPU	LLVM	448	479	1	[]
[ "<s>", "virtual", "const", "AZPRRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "AZPR", "AZPR" ]	AZPRTargetMachine	getRegisterInfo	AZPR	CPU	LLVM	449	18	1	[]
[ "<s>", "static", "tree", "ix86_stack_protect_guard", "(", "void", ")", "{", "if", "(", "TARGET_SSP_TLS_GUARD", ")", "{", "tree", "type_node", "=", "lang_hooks", ".", "types", ".", "type_for_mode", "(", "ptr_mode", ",", "1", ")", ";", "int", "qual", "=", "E...	[ "If", "using", "TLS", "guards", ",", "do", "n't", "waste", "time", "creating", "and", "expanding", "__stack_chk_guard", "decl", "and", "MEM", "as", "we", "are", "going", "to", "ignore", "it", "." ]	[ "i386", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0" ]	i3867	ix86_stack_protect_guard	i386	CPU	GCC	450	203	1	[]
[ "<s>", "bool", "M680x0FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo"...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "M680x0", "M680x0", "M680x0", "0", "0", "0", "1", "M680x0::MOVM32mp", "0", "0" ]	M680x0FrameLowering	restoreCalleeSavedRegisters	M680x0	MPU	LLVM	451	227	1	[]
[ "<s>", "void", "PPCTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "ST", "->", "getDarwinDirective", "(", ")", "==", "PPC", "::", "DIR_A2", ")", "{", "UP", ".", ...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "PowerPC", "PPC", "PPC::DIR_A2" ]	PPCTargetTransformInfo18	getUnrollingPreferences	PowerPC	CPU	LLVM	452	56	1	[]
[ "<s>", "static", "struct", "machine_function", "", "epiphany_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "machine", ";", "current_frame_info", "=", "zero_frame_info", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function_t...	[ "The", "usual", ";", "we", "set", "up", "our", "machine_function", "data", "." ]	[ "epiphany" ]	epiphany	epiphany_init_machine_status	epiphany	MPU	GCC	453	31	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TL45 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TL45", "\"TL45 DAG->DAG Pattern Instruction Selection\"" ]	TL45ISelDAGToDAG	getPassName	TL45	MPU	LLVM	454	11	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI",...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "ARM", "ARM", "ARM", "ARM::FPCXTNS" ]	ARMFrameLowering103	assignCalleeSavedSpillSlots	ARM	CPU	LLVM	455	72	1	[]
[ "<s>", "bool", "IA64TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createIA64DAGToDAGInstructionSelector", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "IA64", "IA64", "IA64" ]	IA64TargetMachine1	addInstSelector	IA64	CPU	LLVM	456	28	1	[]
[ "<s>", "static", "const", "char", "", "rs6000_call_template_1", "(", "rtx", "", "operands", ",", "unsigned", "int", "funop", ",", "bool", "sibcall", ")", "{", "gcc_assert", "(", "funop", "<=", "MAX_RECOG_OPERANDS", ")", ";", "char", "arg", "[", "12", "]"...	[ "Return", "a", "template", "string", "for", "assembly", "to", "emit", "when", "making", "an", "external", "call", ".", "FUNOP", "is", "the", "call", "mem", "argument", "operand", "number", "." ]	[ "rs6000", "12", "0", "0", "1", "1", "1", "\"(%%%u@tlsgd)\"", "1", "1", "1", "\"(%%&@tlsld)\"", "11", "\"%%z%u%s\"", "2", "\"+32768\"", "\"\"", "32", "\"b%s %s%s%s\"", "\"\"", "\"l\"", "\"\"", "\"\\n\\tnop\"", "\"b%s %s%s%s\"", "\"\"", "\"l\"", "\"@plt\"", "\"\""...	rs60008	rs6000_call_template_1	rs6000	CPU	GCC	457	331	1	[]
[ "<s>", "static", "inline", "int", "shiftcosts", "(", "rtx", "x", ")", "{", "int", "value", ";", "if", "(", "TARGET_SHMEDIA", ")", "return", "1", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "UNITS_PER_WORD", ")", "{", "i...	[ "Return", "the", "cost", "of", "a", "shift", "." ]	[ "sh", "1", "1", "1", "1", "2", "1", "1", "1", "31", "1", "1" ]	sh4	shiftcosts	sh	CPU	GCC	458	147	1	[]
[ "<s>", "static", "int", "vax_return_pops_args", "(", "tree", "fundecl", "ATTRIBUTE_UNUSED", ",", "tree", "funtype", "ATTRIBUTE_UNUSED", ",", "int", "size", ")", "{", "return", "size", ">", "255", "*", "4", "?", "0", ":", "size", ";", "}", "</s>" ]	[ "Value", "is", "the", "number", "of", "bytes", "of", "arguments", "automatically", "popped", "when", "returning", "from", "a", "subroutine", "call", ".", "FUNDECL", "is", "the", "declaration", "node", "of", "the", "function", "(", "as", "a", "tree", ")", "...	[ "vax", "255", "4", "0" ]	vax4	vax_return_pops_args	vax	CPU	GCC	459	28	1	[]
[ "<s>", "bool", "s390_const_operand_ok", "(", "tree", "arg", ",", "int", "argnum", ",", "int", "op_flags", ",", "tree", "decl", ")", "{", "if", "(", "O_UIMM_P", "(", "op_flags", ")", ")", "{", "int", "bitwidths", "[", "]", "=", "{", "1", ",", "2", "...	[ "Return", "true", "if", "ARG", "is", "appropriate", "as", "argument", "number", "ARGNUM", "of", "builtin", "DECL", ".", "The", "operand", "flags", "from", "s390-builtins.def", "have", "to", "passed", "as", "OP_FLAGS", "." ]	[ "s390", "1", "2", "3", "4", "5", "8", "12", "16", "32", "1", "1", "\"constant argument %d for builtin %qF is out of range (0..\"", "\")\"", "1", "1", "2", "3", "4", "5", "8", "12", "16", "32", "1", "1", "1", "1", "1", "\"constant argument %d for builtin %qF ...	s3905	s390_const_operand_ok	s390	MPU	GCC	460	255	1	[]
[ "<s>", "NVPTXSubtarget", "::", "NVPTXSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "is...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "module", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "0", "20", "NVPTX", "NVPTX::NVCL", "NVPTX::CUDA" ]	NVPTXSubtarget	NVPTXSubtarget	NVPTX	GPU	LLVM	461	129	1	[]
[ "<s>", "static", "void", "mips_expand_vi_broadcast", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "elt", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "rtx", "t1", ";", "bool", "ok", ";", "if", "(", "elt", "!=", "const0_rtx", ")", ...	[ "A", "subroutine", "of", "mips_expand_vec_init", ",", "expand", "via", "broadcast", "." ]	[ "mips", "0" ]	mips4	mips_expand_vi_broadcast	mips	CPU	GCC	462	173	1	[]
[ "<s>", "unsigned", "ARMFastISel", "::", "fastEmitInst_rr", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "unsigned", "Op1", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ...	[ "Emit", "a", "MachineInstr", "with", "two", "register", "operands", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]	[ "ARM", "ARM", "1", "2", "1", "0" ]	ARMFastISel24	fastEmitInst_rr	ARM	CPU	LLVM	463	179	1	[]
[ "<s>", "void", "Cpu0MCInstLower", "::", "Initialize", "(", "MCContext", "*", "C", ")", "{", "Ctx", "=", "C", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0MCInstLower	Initialize	Cpu0	CPU	LLVM	464	15	1	[]
[ "<s>", "static", "rtx", "altivec_expand_ld_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "unsigned", "int", "f...	[ "Expand", "the", "lvx", "builtins", "." ]	[ "powerpcspe", "0", "0", "0", "1", "0", "0", "1", "0" ]	powerpcspe	altivec_expand_ld_builtin	powerpcspe	CPU	GCC	465	289	1	[]
[ "<s>", "bool", "arm_frame_pointer_required", "(", "void", ")", "{", "if", "(", "SUBTARGET_FRAME_POINTER_REQUIRED", ")", "return", "true", ";", "if", "(", "cfun", "->", "has_nonlocal_label", ")", "return", "true", ";", "if", "(", "TARGET_ARM", "&&", "TARGET_APCS_...	[ "Implement", "TARGET_FRAME_POINTER_REQUIRED", "." ]	[ "arm", "0", "32" ]	arm	arm_frame_pointer_required	arm	CPU	GCC	466	126	1	[]
[ "<s>", "static", "unsigned", "nvptx_process_pars", "(", "parallel", "*", "par", ")", "{", "if", "(", "nvptx_optimize", ")", "nvptx_optimize_inner", "(", "par", ")", ";", "unsigned", "inner_mask", "=", "par", "->", "mask", ";", "if", "(", "par", "->", "inne...	[ "Process", "the", "parallel", "PAR", "and", "all", "its", "contained", "parallels", ".", "We", "do", "everything", "but", "the", "neutering", ".", "Return", "mask", "of", "partitioned", "modes", "used", "within", "this", "parallel", "." ]	[ "nvptx", "0" ]	nvptx5	nvptx_process_pars	nvptx	GPU	GCC	467	190	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "", "MF", ")", ";...	[ "Frame", "Directive", "." ]	[ "Mips", "Mips", "\"\\t.frame\\t\"" ]	MipsAsmPrinter54	emitFrameDirective	Mips	CPU	LLVM	468	85	1	[]
[ "<s>", "SDNode", "", "SITargetLowering", "::", "legalizeTargetIndependentNode", "(", "SDNode", "", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyToReg", ")", "{", "Regi...	[ "Legalize", "target", "independent", "instructions", "(", "e.g", "." ]	[ "AMDGPU", "SI", "ISD::CopyToReg", "1", "2", "MVT::i1", "AMDGPU::VReg_1RegClass", "MVT::i1", "0", "1", "0", "0", "1", "8", "0", "AMDGPU::S_MOV_B32", "0" ]	SIISelLowering (2)3	legalizeTargetIndependentNode	AMDGPU	GPU	LLVM	469	340	1	[]
[ "<s>", "void", "WebAssemblyTargetAsmStreamer", "::", "emitImportModule", "(", "const", "MCSymbolWasm", "*", "Sym", ",", "StringRef", "ModuleName", ")", "{", "OS", "<<", "\"\\t.import_module\\t\"", "<<", "Sym", "->", "getName", "(", ")", "<<", "\", \"", "<<", "Mo...	[ ".import_module" ]	[ "WebAssembly", "WebAssembly", "\"\\t.import_module\\t\"", "\", \"" ]	WebAssemblyTargetStreamer	emitImportModule	WebAssembly	Virtual ISA	LLVM	470	31	1	[]
[ "<s>", "static", "bool", "ix86_expand_vector_init_one_var", "(", "bool", "mmx_ok", ",", "machine_mode", "mode", ",", "rtx", "target", ",", "rtx", "vals", ",", "int", "one_var", ")", "{", "rtx", "var", "=", "XVECEXP", "(", "vals", ",", "0", ",", "one_var", ...	[ "A", "subroutine", "of", "ix86_expand_vector_init", ".", "Store", "into", "TARGET", "a", "vector", "consisting", "of", "the", "values", "in", "VALS", ".", "It", "is", "known", "that", "all", "elements", "except", "ONE_VAR", "are", "constants", ".", "Return", ...	[ "i386", "0", "0", "0", "0", "1", "1", "8", "1", "0xff", "8", "1", "1" ]	i3867	ix86_expand_vector_init_one_var	i386	CPU	GCC	471	364	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Immediate", ":", "OS", "<<", "\"Imm<\"", ";", "OS", "<<", "*", "Imm", ".", "Val", ";", "OS", "<<", "\">\"", ";", "brea...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Mips", "\"Imm<\"", "\">\"", "\"Mem<\"", "\", \"", "\">\"", "\"RegIdx<\"", "\":\"", "\", \"", "\">\"", "\"RegList< \"", "\" \"", "\">\"" ]	MipsAsmParser (2)4	print	Mips	CPU	LLVM	472	150	1	[]
[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "ARM", "ARM", "ARM", "8", "0" ]	ARMCallLowering2	lowerFormalArguments	ARM	CPU	LLVM	473	310	1	[]
[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "ARMBaseInstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "{", "if", "(", "MI", ...	[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]	[ "ARM", "ARM", "ARM::VMOVD", "1", "1", "ARM::VMOVRS", "ARM::VMOVSR", "ARM::VMOVS", "1", "1", "ARMII::DomainMask", "ARMII::DomainNEON", "0", "ARMII::DomainNEONA8", "0", "ARMII::DomainVFP", "0", "0" ]	ARMBaseInstrInfo (2)2	getExecutionDomain	ARM	CPU	LLVM	474	221	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU::NoRegister", "AMDGPU::S_ADD_U32", "1", "AMDGPU::S_AND_B32", "AMDGPU::COPY", "0", "AMDGPU::S_ADD_U32", "SI", "AMDGPU::VGPR_32RegClass" ]	SIFrameLowering15	emitPrologue	AMDGPU	GPU	LLVM	475	464	1	[]
[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "int16_t", "Imm", ";", "if", "(", "isConditionalBranch", "(", "Inst", ")"...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "BPF", "2", "0" ]	BPFMCTargetDesc11	evaluateBranch	BPF	Virtual ISA	LLVM	476	85	1	[]
[ "<s>", "MCSymbol", "*", "X86AsmPrinter", "::", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", ")", "{", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MF", "->", "getConst...	[ "Return", "the", "symbol", "for", "the", "specified", "constant", "pool", "entry", "." ]	[ "X86", "X86" ]	X86AsmPrinter30	GetCPISymbol	X86	CPU	LLVM	477	154	1	[]
[ "<s>", "static", "void", "i386_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "fputs", "(", "ASM_LONG", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "fputs", "(", "\"@DTPOF...	[ "This", "is", "called", "from", "dwarf2out.cc", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]	[ "i386", "\"@DTPOFF\"", "4", "8", "\", 0\"" ]	i3863	i386_output_dwarf_dtprel	i386	CPU	GCC	478	66	1	[]
[ "<s>", "int", "ARM64FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "return", "resolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "ARM64", "ARM64" ]	ARM64FrameLowering	getFrameIndexReference	ARM64	CPU	LLVM	479	30	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::"...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "AMDGPU", "SI", "AMDGPU", "ISD::FADD", "ISD::FSUB", "ISD::SETCC", "ISD::FMAXNUM", "ISD::FMINNUM", "ISD::SMAX", "ISD::SMIN", "ISD::UMAX", "ISD::UMIN", "AMDGPUISD::FMIN_LEGACY", "AMDGPUISD::FMAX_LEGACY", "ISD::LOAD", "ISD::STORE", "ISD::ATOMIC_LOAD", "ISD::ATOMIC_STORE", "ISD::ATOM...	SIISelLowering69	PerformDAGCombine	AMDGPU	GPU	LLVM	480	477	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "\|\|", "Size", "==", "2", "\|\|", "Size", "==", "4", "\|\|", "Size", ...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "32", "0" ]	ARMCallLowering	getStackAddress	ARM	CPU	LLVM	481	108	1	[]
[ "<s>", "void", "tilegx_expand_smuldi3_highpart", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "tilegx_expand_high_multiply", "(", "op0", ",", "op1", ",", "op2", ",", "true", ")", ";", "}", "</s>" ]	[ "Implement", "smuldi3_highpart", "." ]	[ "tilegx" ]	tilegx	tilegx_expand_smuldi3_highpart	tilegx	VLIW	GCC	482	25	1	[]
[ "<s>", "static", "bool", "ix86_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ")", ";", "tree", "cur_tree", ";", "struct", "cl_target_option", "*", ...	[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", ...	[ "i386", "0" ]	i386-c2	ix86_pragma_target_parse	i386	CPU	GCC	483	308	1	[]
[ "<s>", "static", "int", "rs6000_issue_rate", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "&&", "!", "flag_sched_pressure", ")", "return", "1", ";", "switch", "(", "rs6000_tune", ")", "{", "case", "PROCESSOR_RS64A", ":", "case", "PROCESSOR_PPC601...	[ "Return", "how", "many", "instructions", "the", "machine", "can", "issue", "per", "cycle", "." ]	[ "rs6000", "1", "3", "2", "4", "5", "7", "6", "1" ]	rs60007	rs6000_issue_rate	rs6000	CPU	GCC	484	132	1	[]
[ "<s>", "static", "void", "write_return_mode", "(", "std", "::", "stringstream", "&", "s", ",", "bool", "for_proto", ",", "machine_mode", "mode", ")", "{", "const", "char", "*", "ptx_type", "=", "nvptx_ptx_type_from_mode", "(", "mode", ",", "false", ")", ";",...	[ "Emit", "a", "PTX", "return", "as", "a", "prototype", "or", "function", "prologue", "declaration", "for", "MODE", "." ]	[ "nvptx", "\"\\t.reg\"", "\";\\n\"", "\"(.param\"", "\"_out) \"", "\" \"" ]	nvptx	write_return_mode	nvptx	GPU	GCC	485	71	1	[]
[ "<s>", "bool", "DCPU16AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Ext...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "Dcpu16", "DCPU16", "0" ]	Dcpu16AsmPrinter	PrintAsmMemoryOperand	Dcpu16	CPU	LLVM	486	53	1	[]
[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "B", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineFunction", "&", ...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "\"Return value without a vreg\"", "AMDGPU::isShader", "AMDGPU::isKernel", "AMDGPU::S_ENDPGM", "0", "AMDGPU::SI_RETURN_TO_EPILOG", "AMDGPU::S_SETPC_B64_return", "AMDGPU::S_SETPC_B64_return", "AMDGPU::CCR_SGPR_64RegClass", "AMDGPU::S_SETPC_B64_return", "SI"...	AMDGPUCallLowering	lowerReturn	AMDGPU	GPU	LLVM	487	327	1	[]
[ "<s>", "void", "MBlazeInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "MBlaze", "MBlaze", "MBlaze::ADDK", "MBlaze::R0" ]	MBlazeInstrInfo1	copyPhysReg	MBlaze	MPU	LLVM	488	66	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode",...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "ARM", "ARM", "0", "1", "0", "0", "\"[\"", "ARM", "\"]\"" ]	ARMAsmPrinter32	PrintAsmOperand	ARM	CPU	LLVM	489	185	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::GPRRegClass", "32", "RISCV::LW", "RISCV::LD", "RISCV::FPR32RegClass", "RISCV::FLW", "RISCV::FPR64RegClass", "RISCV::FLD", "\"Can't load this register from stack slot\"", "0" ]	RISCVInstrInfo	loadRegFromStackSlot	RISCV	CPU	LLVM	490	157	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]	X86InstrInfo	storeRegToStackSlot	X86	CPU	LLVM	491	170	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getGOT", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flags", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"AArch64TargetLowering::getGOT\\n\"", ")", ";", "SDLoc", ...	[ "Return", "a", "pseudo", "source", "value", "referencing", "the", "global", "offset", "table", "(", "or", "something", "the", "like", ")", "." ]	[ "AArch64", "AArch64", "\"AArch64TargetLowering::getGOT\\n\"", "AArch64II::MO_GOT", "AArch64ISD::LOADgot" ]	AArch64ISelLowering106	getGOT	AArch64	CPU	LLVM	492	80	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTarget21OpValueMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...	[ "getBranchTarget21OpValueMM", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "for", "microMIPS", "." ]	[ "Mips", "Mips", "1", "\"getBranchTarget21OpValueMM expects only expressions or immediates\"", "4", "0", "Mips::fixup_MICROMIPS_PC21_S1", "0" ]	MipsMCCodeEmitter (2)	getBranchTarget21OpValueMM	Mips	CPU	LLVM	493	120	1	[]
[ "<s>", "static", "bool", "mips_valid_pointer_mode", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "SImode", "\|\|", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_VALID_POINTER_MODE", "." ]	[ "mips" ]	mips4	mips_valid_pointer_mode	mips	CPU	GCC	494	22	1	[]
[ "<s>", "MachineInstr", "", "SPUInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "if", ...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "CellSPU", "SPU", "1", "0", "0", "0", "SPU::ORv16i8", "SPU::ORv8i16", "SPU::ORv4i32", "SPU::ORv2i64", "SPU::ORr8", "SPU::ORr16", "SPU::ORr32", "SPU::ORr64", "SPU::ORf32", "SPU::ORf64", "0", "1", "1", "1", "SPU", "SPU::STQDr32", "0", "0", "0", "SPU", "SPU::STQDr32"...	SPUInstrInfo	foldMemoryOperandImpl	CellSPU	MPU	LLVM	495	348	1	[]
[ "<s>", "SDValue", "MipsSETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Mips", "Mips", "ISD::AND", "ISD::OR", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::XOR", "ISD::SETCC", "\"\\nMipsSE DAG Combine:\\n\"", "\"\\n=> \\n\"", "\"\\n\"", "Mips" ]	MipsSEISelLowering18	PerformDAGCombine	Mips	CPU	LLVM	496	269	1	[]
[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", ...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "AMDGPU::S_ENDPGM", "0", "0", "AMDGPU::isShader", "AMDGPU", "AMDGPU", "4", "4", "0", "8", "0", "AMDGPU::SI_RETURN_TO_EPILOG" ]	AMDGPUCallLowering40	lowerReturn	AMDGPU	GPU	LLVM	497	346	1	[]
[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "LegalizerHelper", "&", "Helper", ",", "MachineInstr", "&", "MI", ")", "const", "{", "MachineIRBuilder", "&", "B", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI", "=", ...	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "\"expected switch to return\"" ]	AMDGPULegalizerInfo29	legalizeCustom	AMDGPU	GPU	LLVM	498	508	1	[]
[ "<s>", "DecodeStatus", "PatmosDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CStream", ")", "const", "{", ...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Patmos", "Patmos", "0", "31", "1", "31", "Patmos", "1ULL", "63", "32", "Patmos" ]	PatmosDisassembler1	getInstruction	Patmos	VLIW	LLVM	499	219	1	[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createARM64ELFObjectWriter", "(", "OS", ",", "OSABI", ",", "IsLittleEndian", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "ARM64", "ARM64" ]

ARM64AsmBackend

createObjectWriter

ARM64

CPU

LLVM

400

21

1

[]

[ "<s>", "bool", "OptimizeLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "!", "EnableX86LEAOpt", "||", "!", "MF", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "16" ]

X86OptimizeLEAs3

runOnMachineFunction

X86

CPU

LLVM

401

145

1

[]

[ "<s>", "void", "i386_pe_seh_cold_init", "(", "FILE", "*", "f", ",", "const", "char", "*", "name", ")", "{", "struct", "seh_frame_state", "*", "seh", ";", "HOST_WIDE_INT", "alloc_offset", ",", "offset", ";", "if", "(", "!", "TARGET_SEH", ")", "return", ";",...

[ "Emit", "assembler", "directives", "to", "reconstruct", "the", "SEH", "state", "." ]

[ "i386", "\"\\t.seh_proc\\t\"", "240", "0", "\"\\t.seh_stackalloc\\t\"", "\"\\n\"", "0", "0", "\"\\t.seh_savexmm\\t\"", "\"\\t.seh_savereg\\t\"", "0", "\", \"", "\"\\n\"", "15", "0", "0", "240", "\"\\t.seh_setframe\\t\"", "0", "\", \"", "\"\\n\"", "0", "\"\\t.seh_stackallo...

winnt

i386_pe_seh_cold_init

i386

CPU

GCC

402

445

1

[]

[ "<s>", "void", "avr_pass_pre_proep", "::", "compute_maybe_gasisr", "(", "function", "*", "fun", ")", "{", "for", "(", "rtx_insn", "*", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "("...

[ "Set", "fun-", ">", "machine-", ">", "gasisr.maybe", "provided", "we", "do", "n't", "find", "anything", "that", "prohibits", "GAS", "generating", "parts", "of", "ISR", "prologues", "/", "epilogues", "for", "us", "." ]

[ "avr", "1" ]

avr

compute_maybe_gasisr

avr

MPU

GCC

403

80

1

[]

[ "<s>", "static", "int", "spu_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "elements", ";", "switch", "(", "type_of_cost", ")", "{", "case", ...

[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]

[ "spu", "1", "10", "2", "2", "6", "2", "1" ]

spu

spu_builtin_vectorization_cost

spu

MPU

GCC

404

103

1

[]

[ "<s>", "static", "bool", "set_to_load_agen", "(", "rtx_insn", "*", "out_insn", ",", "rtx_insn", "*", "in_insn", ")", "{", "rtx", "out_set", ",", "in_set", ";", "out_set", "=", "single_set", "(", "out_insn", ")", ";", "if", "(", "out_set", ")", "{", "in_s...

[ "The", "function", "returns", "true", "if", "out_inst", "sets", "a", "value", "that", "is", "used", "in", "the", "address", "generation", "computation", "of", "in_insn" ]

[ "rs6000" ]

rs6000

set_to_load_agen

rs6000

CPU

GCC

405

60

1

[]

[ "<s>", "static", "tree", "mips_builtin_decl", "(", "unsigned", "int", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "ARRAY_SIZE", "(", "mips_builtins", ")", ")", "return", "error_mark_node", ";", "return", "mips_buil...

[ "Implement", "TARGET_BUILTIN_DECL", "." ]

[ "mips" ]

mips

mips_builtin_decl

mips

CPU

GCC

406

32

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "ARCInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "DL", "=...

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "ARC", "ARC", "12", "ARC::MOV_rs12", "\"Need Arc long immediate instructions.\"" ]

ARCInstrInfo4

loadImmediate

ARC

MPU

LLVM

407

80

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "PowerPC" ]

PPCTargetMachine18

getDataLayout

PowerPC

CPU

LLVM

408

14

1

[]

[ "<s>", "bool", "GCNTTIImpl", "::", "isAlwaysUniform", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intrinsi...

[ "Whether", "Val", "will", "always", "return", "a", "uniform", "value", "regardless", "of", "its", "operands", "." ]

[ "AMDGPU", "Intrinsic::amdgcn_readfirstlane", "Intrinsic::amdgcn_readlane" ]

AMDGPUTargetTransformInfo20

isAlwaysUniform

AMDGPU

GPU

LLVM

409

61

1

[]

[ "<s>", "void", "calculate", "(", ")", "{", "BlockVector", "WorkList", ";", "BlockSet", "AddedToWorkList", ";", "Blocks", ".", "insert", "(", "Entry", ")", ";", "for", "(", "auto", "*", "Pred", ":", "Entry", "->", "predecessors", "(", ")", ")", "{", "if...

[ "calculate", "-", "compute", "block", "frequency", "info", "for", "the", "given", "function", "." ]

[ "WebAssembly" ]

WebAssemblyFixIrreducibleControlFlow1

calculate

WebAssembly

Virtual ISA

LLVM

410

144

1

[]

[ "<s>", "const", "MachineOperand", "*", "getNamedOperand", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpName", ")", "const", "{", "return", "getNamedOperand", "(", "const_cast", "<", "MachineInstr", "&", ">", "(", "MI", ")", ",", "OpName", ")"...

[ "Returns", "the", "operand", "named", "Op", "." ]

[ "AMDGPU" ]

SIInstrInfo107

getNamedOperand

AMDGPU

GPU

LLVM

411

31

1

[]

[ "<s>", "void", "R600InstrInfo", "::", "addFlag", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Operand", ",", "unsigned", "Flag", ")", "const", "{", "unsigned", "TargetFlags", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "...

[ "Add", "one", "of", "the", "MO_FLAG", "*", "flags", "to", "the", "specified", "Operand", "." ]

[ "R600", "0", "1" ]

R600InstrInfo

addFlag

R600

GPU

LLVM

412

144

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", ...

[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]

[ "X86", "X86", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG", "X86II::MO_DLLIMPORT", "X86II::MO_GOTPCREL", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_GOT" ]

X86Subtarget83

classifyGlobalReference

X86

CPU

LLVM

413

120

1

[]

[ "<s>", "static", "void", "mep_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", ...

[ "Function", "args", "in", "registers", "." ]

[ "mep", "4", "1", "0", "4" ]

mep

mep_setup_incoming_varargs

mep

CPU

GCC

414

62

1

[]

[ "<s>", "int", "rl78_hard_regno_nregs", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "int", "rs", "=", "register_sizes", "[", "regno", "]", ";", "if", "(", "rs", "<", "1", ")", "rs", "=", "1", ";", "return", "(", "(", "GET_MODE_SIZE", "...

[ "Implements", "HARD_REGNO_NREGS", "." ]

[ "rl78", "1", "1", "1" ]

rl782

rl78_hard_regno_nregs

rl78

MPU

GCC

415

45

1

[]

[ "<s>", "const", "MCPhysReg", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"MachineFunction required\"", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "X86", "X86", "\"MachineFunction required\"", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86RegisterInfo32

getCalleeSavedRegs

X86

CPU

LLVM

416

461

1

[]

[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Uses", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Hexagon" ]

BitTracker17

size

Hexagon

DSP

LLVM

417

14

1

[]

[ "<s>", "static", "int", "avr_operand_rtx_cost", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "enum", "rtx_code", "outer", ",", "int", "opno", ",", "bool", "speed", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "int", ...

[ "Mutually", "recursive", "subroutine", "of", "avr_rtx_cost", "for", "calculating", "the", "cost", "of", "an", "RTX", "operand", "given", "its", "context", ".", "X", "is", "the", "rtx", "of", "the", "operand", ",", "MODE", "is", "its", "mode", ",", "and", ...

[ "avr", "0", "0" ]

avr4

avr_operand_rtx_cost

avr

MPU

GCC

418

94

1

[]

[ "<s>", "int", "valid_dbcc_comparison_p_2", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "EQ", ":", "case", "NE", ":", "case", "GTU", ":", "case", "LTU", ":", "ca...

[ "Return", "true", "if", "X", "is", "a", "valid", "comparison", "operator", "for", "the", "dbcc", "instruction", ".", "Note", "it", "rejects", "floating", "point", "comparison", "operators", ".", "(", "In", "the", "future", "we", "could", "use", "Fdbcc", ")...

[ "m68k", "1", "0" ]

m68k4

valid_dbcc_comparison_p_2

m68k

MPU

GCC

419

69

1

[]

[ "<s>", "static", "tree", "ix86_stack_protect_guard", "(", "void", ")", "{", "if", "(", "TARGET_SSP_TLS_GUARD", ")", "{", "tree", "type_node", "=", "lang_hooks", ".", "types", ".", "type_for_mode", "(", "ptr_mode", ",", "1", ")", ";", "int", "qual", "=", "E...

[ "If", "using", "TLS", "guards", ",", "do", "n't", "waste", "time", "creating", "and", "expanding", "__stack_chk_guard", "decl", "and", "MEM", "as", "we", "are", "going", "to", "ignore", "it", "." ]

[ "i386", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "1" ]

i386

ix86_stack_protect_guard

i386

CPU

GCC

420

211

1

[]

[ "<s>", "void", "X86TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "X86RegisterInfo", "*", "TRI", "=", "Subtarget"...

[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]

[ "X86", "X86", "X86", "X86::GR64RegClass", "X86::GR64RegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]

X86ISelLowering (2)5

insertCopiesSplitCSR

X86

CPU

LLVM

421

251

1

[]

[ "<s>", "inline", "void", "function_expander", "::", "add_scalar_move_mask_operand", "(", "machine_mode", "mode", ")", "{", "add_input_operand", "(", "mode", ",", "gen_scalar_move_mask", "(", "mode", ")", ")", ";", "}", "</s>" ]

[ "Add", "mask", "operand", "for", "scalar", "move", "instruction", "." ]

[ "riscv" ]

riscv-vector-builtins

add_scalar_move_mask_operand

riscv

CPU

GCC

422

21

1

[]

[ "<s>", "uint32_t", "AMDGPUDevice", "::", "getStackAlignment", "(", ")", "const", "{", "return", "16", ";", "}", "</s>" ]

[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]

[ "R600", "16" ]

AMDILDevice

getStackAlignment

R600

GPU

LLVM

423

12

1

[]

[ "<s>", "bool", "SystemZFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", "...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::GPRRegs", "\"Should be saving %r15 and something else\"", "SystemZ::STMG", "SystemZ::R15D", "0", "SystemZ::GR64BitRegClass", "SystemZ::ELFNumArgGPRs", "SystemZ::ELFArgGPRs", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass",...

SystemZFrameLowering32

spillCalleeSavedRegisters

SystemZ

CPU

LLVM

424

1

[]

[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "X86InstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "uint16_t", "domain", "=", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ">>...

[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]

[ "X86", "X86", "X86II::SSEDomainShift", "3", "0", "0xe", "0xe", "0x6", "0x6", "0", "0", "0xe", "0xe", "0xe", "1", "3", "3", "0xa", "0xc" ]

X86InstrInfo (2)3

getExecutionDomain

X86

CPU

LLVM

425

287

1

[]

[ "<s>", "void", "TLCS900InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "TLCS900", "TLCS900", "TLCS900::GR16RegClass", "TLCS900::MOV16mr", "0", "TLCS900::GR8RegClass", "TLCS900::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]

TLCS900InstrInfo

storeRegToStackSlot

TLCS900

MPU

LLVM

426

220

1

[]

[ "<s>", "static", "void", "ix86_emit_support_tinfos", "(", "emit_support_tinfos_callback", "callback", ")", "{", "extern", "tree", "ix86_float16_type_node", ";", "extern", "tree", "ix86_bf16_type_node", ";", "if", "(", "!", "TARGET_SSE2", ")", "{", "gcc_checking_assert",...

[ "Create", "C++", "tinfo", "symbols", "for", "only", "conditionally", "available", "fundamental", "types", "." ]

[ "i386" ]

i3861

ix86_emit_support_tinfos

i386

CPU

GCC

427

59

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Z80" ]

Z80TargetMachine (2)

getDataLayout

Z80

MPU

LLVM

428

14

1

[]

[ "<s>", "static", "int", "arm_cpymemqi_unaligned", "(", "rtx", "*", "operands", ")", "{", "HOST_WIDE_INT", "length", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "if", "(", "optimize_size", ")", "{", "bool", "src_aligned", "=", "MEM_ALIGN", "(",...

[ "Emit", "a", "block", "move", "when", "either", "the", "source", "or", "destination", "is", "unaligned", "(", "not", "aligned", "to", "a", "four-byte", "boundary", ")", ".", "This", "may", "need", "further", "tuning", "depending", "on", "core", "type", ","...

[ "arm", "2", "1", "0", "2", "1", "8", "4", "12", "0", "1", "0", "1", "32", "0", "1", "4", "16", "0", "1", "4", "1" ]

arm

arm_cpymemqi_unaligned

arm

CPU

GCC

429

172

1

[]

[ "<s>", "unsigned", "SystemZInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "SystemZ", "SystemZ", "SystemZ::MOV32mr", "SystemZ::MOV32mry", "SystemZ::MOV64mr", "SystemZ::MOV32m8r", "SystemZ::MOV32m8ry", "SystemZ::MOV32m16r", "SystemZ::MOV32m16ry", "SystemZ::MOV64m8r", "SystemZ::MOV64m8ry", "SystemZ::MOV64m16r", "SystemZ::MOV64m16ry", "SystemZ::MOV64m32r", "System...

SystemZInstrInfo25

isStoreToStackSlot

SystemZ

CPU

LLVM

430

224

1

[]

[ "<s>", "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "\"TLCS900ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "if", "(", "BaseType", "==", "RegBase", "&&", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "0", ")", "{", "errs", ...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "TLCS900", "\"TLCS900ISelAddressMode \"", "0", "\"Base.Reg \"", "\" Base.FrameIndex \"", "\" Disp \"", "\"GV \"", "\" CP \"", "\" Align\"", "\"ES \"", "1", "\" JT\"", "\" Align\"" ]

TLCS900ISelDAGToDAG

dump

TLCS900

MPU

LLVM

431

173

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "Sparc", "0", "0" ]

SparcAsmParser11

addExpr

Sparc

CPU

LLVM

432

78

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isSplatValueForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "APInt", "&", "UndefElts", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "NumElts", "=", "DemandedElts", ".",...

[ "Return", "true", "if", "vector", "Op", "has", "the", "same", "value", "across", "all", "DemandedElts", ",", "indicating", "any", "elements", "which", "may", "be", "undef", "in", "the", "output", "UndefElts", "." ]

[ "X86", "X86", "X86ISD::VBROADCAST", "X86ISD::VBROADCAST_LOAD" ]

X86ISelLowering174

isSplatValueForTargetNode

X86

CPU

LLVM

433

103

1

[]

[ "<s>", "int", "AMDGPUInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags"...

[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SIInstrFlags::renamedInGFX9", "0", "AMDGPU", "SIEncodingFamily::GFX9", "SIInstrFlags::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "SIEncodingFamily::SDWA", "SIInstrFlags::D16", "SIInstrFlags::MIMG", "SIEncodingFamily::GFX80", "AMDGPU::getMCOpcode", "1", "1"...

AMDGPUInstrInfo15

pseudoToMCOpcode

AMDGPU

GPU

LLVM

434

165

1

[]

[ "<s>", "static", "void", "alpha_sa_mask", "(", "unsigned", "long", "*", "imaskP", ",", "unsigned", "long", "*", "fmaskP", ")", "{", "unsigned", "long", "imask", "=", "0", ";", "unsigned", "long", "fmask", "=", "0", ";", "unsigned", "int", "i", ";", "if...

[ "Compute", "register", "masks", "for", "saved", "registers", "." ]

[ "alpha", "0", "0", "0", "0", "1UL", "0", "32", "1UL", "1UL", "32", "0", "1UL", "1UL" ]

alpha3

alpha_sa_mask

alpha

MPU

GCC

435

208

1

[]

[ "<s>", "const", "char", "*", "nvptx_section_from_addr_space", "(", "addr_space_t", "as", ")", "{", "switch", "(", "as", ")", "{", "case", "ADDR_SPACE_CONST", ":", "return", "\".const\"", ";", "case", "ADDR_SPACE_GLOBAL", ":", "return", "\".global\"", ";", "case"...

[ "Convert", "an", "address", "space", "AS", "to", "the", "corresponding", "ptx", "string", "." ]

[ "nvptx", "\".const\"", "\".global\"", "\".shared\"", "\"\"" ]

nvptx2

nvptx_section_from_addr_space

nvptx

GPU

GCC

436

46

1

[]

[ "<s>", "X86GenInstrInfo", "::", "MachineOutlinerInstrType", "X86InstrInfo", "::", "getOutliningType", "(", "MachineBasicBlock", "::", "iterator", "&", "MIT", ",", "unsigned", "Flags", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "MIT", ";", "if", "(",...

[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]

[ "X86", "X86", "X86", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RIP", "X86::RIP", "X86::RIP" ]

X86InstrInfo42

getOutliningType

X86

CPU

LLVM

437

278

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintType", "RISCVTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "RISCV", "RISCV", "1", "0" ]

RISCVISelLowering (2)2

getConstraintType

RISCV

CPU

LLVM

438

97

1

[]

[ "<s>", "TargetPassConfig", "*", "TriCoreTargetMachine", "::", "createPassConfig", "(", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TriCorePassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "TriCore", "TriCore", "TriCore" ]

TriCoreTargetMachine

createPassConfig

TriCore

MPU

LLVM

439

23

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isValidOffset", "(", "const", "int", "Opcode", ",", "const", "int", "Offset", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "L2_loadri_io", ":", "case", "Hexagon", "::", "LDriw_f", ...

[ "Test", "the", "validity", "of", "offset", "." ]

[ "Hexagon", "Hexagon", "Hexagon::L2_loadri_io", "Hexagon::LDriw_f", "Hexagon::S2_storeri_io", "Hexagon::STriw_f", "Hexagon", "Hexagon", "Hexagon::L2_loadrd_io", "Hexagon::LDrid_f", "Hexagon::S2_storerd_io", "Hexagon::STrid_f", "Hexagon", "Hexagon", "Hexagon::L2_loadrh_io", "Hexagon::L2_...

HexagonInstrInfo81

isValidOffset

Hexagon

DSP

LLVM

440

331

1

[]

[ "<s>", "inline", "bool", "vgpr_2reg_mode_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "return", "(", "mode", "==", "DImode", "||", "mode", "==", "DFmod...

[ "Return", "true", "if", "MODE", "is", "valid", "for", "pair", "of", "VGPR", "registers", "." ]

[ "gcn" ]

gcn-protos3

vgpr_2reg_mode_p

gcn

GPU

GCC

441

34

1

[]

[ "<s>", "SDValue", "XtensaTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Xtensa", "Xtensa", "ISD::OutputArg", "XtensaISD::RET_FLAG", "\"ISelDAG: Can't return aggregate types\\n\"", "\"Unhandled aggregate type\"", "16", "4", "1", "0", "\"Unknown loc info!\"", "ISD::BITCAST", "\"Can only support return in registers\"", "1", "0", "MVT::Other" ]

XtensaISelLowering

LowerReturn

Xtensa

MPU

LLVM

442

339

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "PPCRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::SPILLTOVSRRCRegClass", "PPC::GPRCRegClass", "PPC::VSSRCRegClassID", "PPC::VSFRCRegClassID", "PPC::VSRCRegClassID", "PPC::VSRpRCRegClassID", "PPC::ACCRCRegClassID", "PPC::UACCRCRegClassID" ]

PPCRegisterInfo (2)3

getLargestLegalSuperClass

PowerPC

CPU

LLVM

443

240

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "unsigned", "MaxSize...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "AArch64", "8", "0", "1", "0", "0" ]

AArch64CallLowering26

assignValueToAddress

AArch64

CPU

LLVM

444

136

1

[]

[ "<s>", "void", "avr_asm_output_aligned_decl_common", "(", "FILE", "*", "stream", ",", "tree", "decl", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ",", "bool", "local_p", ")", "{", "rtx", "mem"...

[ "Track", "need", "of", "__do_clear_bss", "." ]

[ "avr", "0", "\"\\t.globl\\t\"", "\"\\n\"", "\" = %ld\\n\"", "\"static IO declaration for %q+D needs an address\"", "\"__gnu_lto\"" ]

avr4

avr_asm_output_aligned_decl_common

avr

MPU

GCC

445

211

1

[]

[ "<s>", "bool", "RISCVAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MCSubtargetInfo", "&", "NewSTI", "=", "OutStreamer", "->", "getContext", "(", ")", ".", "getSubtargetCopy", "(", "*", "TM", ".", "getMCSubtargetInfo", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RISCV", "RISCV" ]

RISCVAsmPrinter1

runOnMachineFunction

RISCV

CPU

LLVM

446

63

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraC...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "X86", "X86", "0", "1", "0", "0", "\"no-rip\"" ]

X86AsmPrinter21

PrintAsmMemoryOperand

X86

CPU

LLVM

447

110

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", ".", "optForSize", "(", ")", ";", "OptForMinSize", "=", "MF", "->", "getFunction", "(", ")", ".", "optForMinSize", "(", ")",...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "\"OptForMinSize implies OptForSize\"", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "ISD::EXTLOAD", "0" ]

X86ISelDAGToDAG31

PreprocessISelDAG

X86

CPU

LLVM

448

479

1

[]

[ "<s>", "virtual", "const", "AZPRRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "AZPR", "AZPR" ]

AZPRTargetMachine

getRegisterInfo

AZPR

CPU

LLVM

449

18

1

[]

[ "<s>", "static", "tree", "ix86_stack_protect_guard", "(", "void", ")", "{", "if", "(", "TARGET_SSP_TLS_GUARD", ")", "{", "tree", "type_node", "=", "lang_hooks", ".", "types", ".", "type_for_mode", "(", "ptr_mode", ",", "1", ")", ";", "int", "qual", "=", "E...

[ "If", "using", "TLS", "guards", ",", "do", "n't", "waste", "time", "creating", "and", "expanding", "__stack_chk_guard", "decl", "and", "MEM", "as", "we", "are", "going", "to", "ignore", "it", "." ]

[ "i386", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0" ]

i3867

ix86_stack_protect_guard

i386

CPU

GCC

450

203

1

[]

[ "<s>", "bool", "M680x0FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo"...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "M680x0", "M680x0", "M680x0", "0", "0", "0", "1", "M680x0::MOVM32mp", "0", "0" ]

M680x0FrameLowering

restoreCalleeSavedRegisters

M680x0

MPU

LLVM

451

227

1

[]

[ "<s>", "void", "PPCTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "ST", "->", "getDarwinDirective", "(", ")", "==", "PPC", "::", "DIR_A2", ")", "{", "UP", ".", ...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "PowerPC", "PPC", "PPC::DIR_A2" ]

PPCTargetTransformInfo18

getUnrollingPreferences

PowerPC

CPU

LLVM

452

56

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "epiphany_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "machine", ";", "current_frame_info", "=", "zero_frame_info", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function_t...

[ "The", "usual", ";", "we", "set", "up", "our", "machine_function", "data", "." ]

[ "epiphany" ]

epiphany

epiphany_init_machine_status

epiphany

MPU

GCC

453

31

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TL45 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TL45", "\"TL45 DAG->DAG Pattern Instruction Selection\"" ]

TL45ISelDAGToDAG

getPassName

TL45

MPU

LLVM

454

11

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI",...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "ARM", "ARM", "ARM", "ARM::FPCXTNS" ]

ARMFrameLowering103

assignCalleeSavedSpillSlots

ARM

CPU

LLVM

455

72

1

[]

[ "<s>", "bool", "IA64TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createIA64DAGToDAGInstructionSelector", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "IA64", "IA64", "IA64" ]

IA64TargetMachine1

addInstSelector

IA64

CPU

LLVM

456

28

1

[]

[ "<s>", "static", "const", "char", "*", "rs6000_call_template_1", "(", "rtx", "*", "operands", ",", "unsigned", "int", "funop", ",", "bool", "sibcall", ")", "{", "gcc_assert", "(", "funop", "<=", "MAX_RECOG_OPERANDS", ")", ";", "char", "arg", "[", "12", "]"...

[ "Return", "a", "template", "string", "for", "assembly", "to", "emit", "when", "making", "an", "external", "call", ".", "FUNOP", "is", "the", "call", "mem", "argument", "operand", "number", "." ]

[ "rs6000", "12", "0", "0", "1", "1", "1", "\"(%%%u@tlsgd)\"", "1", "1", "1", "\"(%%&@tlsld)\"", "11", "\"%%z%u%s\"", "2", "\"+32768\"", "\"\"", "32", "\"b%s %s%s%s\"", "\"\"", "\"l\"", "\"\"", "\"\\n\\tnop\"", "\"b%s %s%s%s\"", "\"\"", "\"l\"", "\"@plt\"", "\"\""...

rs60008

rs6000_call_template_1

rs6000

CPU

GCC

457

331

1

[]

[ "<s>", "static", "inline", "int", "shiftcosts", "(", "rtx", "x", ")", "{", "int", "value", ";", "if", "(", "TARGET_SHMEDIA", ")", "return", "1", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "UNITS_PER_WORD", ")", "{", "i...

[ "Return", "the", "cost", "of", "a", "shift", "." ]

[ "sh", "1", "1", "1", "1", "2", "1", "1", "1", "31", "1", "1" ]

sh4

shiftcosts

sh

CPU

GCC

458

147

1

[]

[ "<s>", "static", "int", "vax_return_pops_args", "(", "tree", "fundecl", "ATTRIBUTE_UNUSED", ",", "tree", "funtype", "ATTRIBUTE_UNUSED", ",", "int", "size", ")", "{", "return", "size", ">", "255", "*", "4", "?", "0", ":", "size", ";", "}", "</s>" ]

[ "Value", "is", "the", "number", "of", "bytes", "of", "arguments", "automatically", "popped", "when", "returning", "from", "a", "subroutine", "call", ".", "FUNDECL", "is", "the", "declaration", "node", "of", "the", "function", "(", "as", "a", "tree", ")", "...

[ "vax", "255", "4", "0" ]

vax4

vax_return_pops_args

vax

CPU

GCC

459

28

1

[]

[ "<s>", "bool", "s390_const_operand_ok", "(", "tree", "arg", ",", "int", "argnum", ",", "int", "op_flags", ",", "tree", "decl", ")", "{", "if", "(", "O_UIMM_P", "(", "op_flags", ")", ")", "{", "int", "bitwidths", "[", "]", "=", "{", "1", ",", "2", "...

[ "Return", "true", "if", "ARG", "is", "appropriate", "as", "argument", "number", "ARGNUM", "of", "builtin", "DECL", ".", "The", "operand", "flags", "from", "s390-builtins.def", "have", "to", "passed", "as", "OP_FLAGS", "." ]

[ "s390", "1", "2", "3", "4", "5", "8", "12", "16", "32", "1", "1", "\"constant argument %d for builtin %qF is out of range (0..\"", "\")\"", "1", "1", "2", "3", "4", "5", "8", "12", "16", "32", "1", "1", "1", "1", "1", "\"constant argument %d for builtin %qF ...

s3905

s390_const_operand_ok

s390

MPU

GCC

460

255

1

[]

[ "<s>", "NVPTXSubtarget", "::", "NVPTXSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "is...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "module", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "0", "20", "NVPTX", "NVPTX::NVCL", "NVPTX::CUDA" ]

NVPTXSubtarget

NVPTX

GPU

LLVM

461

129

1

[]

[ "<s>", "static", "void", "mips_expand_vi_broadcast", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "elt", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "rtx", "t1", ";", "bool", "ok", ";", "if", "(", "elt", "!=", "const0_rtx", ")", ...

[ "A", "subroutine", "of", "mips_expand_vec_init", ",", "expand", "via", "broadcast", "." ]

[ "mips", "0" ]

mips4

mips_expand_vi_broadcast

mips

CPU

GCC

462

173

1

[]

[ "<s>", "unsigned", "ARMFastISel", "::", "fastEmitInst_rr", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "unsigned", "Op1", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ...

[ "Emit", "a", "MachineInstr", "with", "two", "register", "operands", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]

[ "ARM", "ARM", "1", "2", "1", "0" ]

ARMFastISel24

fastEmitInst_rr

ARM

CPU

LLVM

463

179

1

[]

[ "<s>", "void", "Cpu0MCInstLower", "::", "Initialize", "(", "MCContext", "*", "C", ")", "{", "Ctx", "=", "C", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0MCInstLower

Initialize

Cpu0

CPU

LLVM

464

15

1

[]

[ "<s>", "static", "rtx", "altivec_expand_ld_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "unsigned", "int", "f...

[ "Expand", "the", "lvx", "builtins", "." ]

[ "powerpcspe", "0", "0", "0", "1", "0", "0", "1", "0" ]

powerpcspe

altivec_expand_ld_builtin

powerpcspe

CPU

GCC

465

289

1

[]

[ "<s>", "bool", "arm_frame_pointer_required", "(", "void", ")", "{", "if", "(", "SUBTARGET_FRAME_POINTER_REQUIRED", ")", "return", "true", ";", "if", "(", "cfun", "->", "has_nonlocal_label", ")", "return", "true", ";", "if", "(", "TARGET_ARM", "&&", "TARGET_APCS_...

[ "Implement", "TARGET_FRAME_POINTER_REQUIRED", "." ]

[ "arm", "0", "32" ]

arm

arm_frame_pointer_required

arm

CPU

GCC

466

126

1

[]

[ "<s>", "static", "unsigned", "nvptx_process_pars", "(", "parallel", "*", "par", ")", "{", "if", "(", "nvptx_optimize", ")", "nvptx_optimize_inner", "(", "par", ")", ";", "unsigned", "inner_mask", "=", "par", "->", "mask", ";", "if", "(", "par", "->", "inne...

[ "Process", "the", "parallel", "PAR", "and", "all", "its", "contained", "parallels", ".", "We", "do", "everything", "but", "the", "neutering", ".", "Return", "mask", "of", "partitioned", "modes", "used", "within", "this", "parallel", "." ]

[ "nvptx", "0" ]

nvptx5

nvptx_process_pars

nvptx

GPU

GCC

467

190

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";...

[ "Frame", "Directive", "." ]

[ "Mips", "Mips", "\"\\t.frame\\t\"" ]

MipsAsmPrinter54

emitFrameDirective

Mips

CPU

LLVM

468

85

1

[]

[ "<s>", "SDNode", "*", "SITargetLowering", "::", "legalizeTargetIndependentNode", "(", "SDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyToReg", ")", "{", "Regi...

[ "Legalize", "target", "independent", "instructions", "(", "e.g", "." ]

[ "AMDGPU", "SI", "ISD::CopyToReg", "1", "2", "MVT::i1", "AMDGPU::VReg_1RegClass", "MVT::i1", "0", "1", "0", "0", "1", "8", "0", "AMDGPU::S_MOV_B32", "0" ]

SIISelLowering (2)3

legalizeTargetIndependentNode

AMDGPU

GPU

LLVM

469

340

1

[]

[ "<s>", "void", "WebAssemblyTargetAsmStreamer", "::", "emitImportModule", "(", "const", "MCSymbolWasm", "*", "Sym", ",", "StringRef", "ModuleName", ")", "{", "OS", "<<", "\"\\t.import_module\\t\"", "<<", "Sym", "->", "getName", "(", ")", "<<", "\", \"", "<<", "Mo...

[ ".import_module" ]

[ "WebAssembly", "WebAssembly", "\"\\t.import_module\\t\"", "\", \"" ]

WebAssemblyTargetStreamer

emitImportModule

WebAssembly

Virtual ISA

LLVM

470

31

1

[]

[ "<s>", "static", "bool", "ix86_expand_vector_init_one_var", "(", "bool", "mmx_ok", ",", "machine_mode", "mode", ",", "rtx", "target", ",", "rtx", "vals", ",", "int", "one_var", ")", "{", "rtx", "var", "=", "XVECEXP", "(", "vals", ",", "0", ",", "one_var", ...

[ "A", "subroutine", "of", "ix86_expand_vector_init", ".", "Store", "into", "TARGET", "a", "vector", "consisting", "of", "the", "values", "in", "VALS", ".", "It", "is", "known", "that", "all", "elements", "except", "ONE_VAR", "are", "constants", ".", "Return", ...

[ "i386", "0", "0", "0", "0", "1", "1", "8", "1", "0xff", "8", "1", "1" ]

i3867

ix86_expand_vector_init_one_var

i386

CPU

GCC

471

364

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Immediate", ":", "OS", "<<", "\"Imm<\"", ";", "OS", "<<", "*", "Imm", ".", "Val", ";", "OS", "<<", "\">\"", ";", "brea...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Mips", "\"Imm<\"", "\">\"", "\"Mem<\"", "\", \"", "\">\"", "\"RegIdx<\"", "\":\"", "\", \"", "\">\"", "\"RegList< \"", "\" \"", "\">\"" ]

MipsAsmParser (2)4

print

Mips

CPU

LLVM

472

150

1

[]

[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "ARM", "ARM", "ARM", "8", "0" ]

ARMCallLowering2

lowerFormalArguments

ARM

CPU

LLVM

473

310

1

[]

[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "ARMBaseInstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "{", "if", "(", "MI", ...

[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]

[ "ARM", "ARM", "ARM::VMOVD", "1", "1", "ARM::VMOVRS", "ARM::VMOVSR", "ARM::VMOVS", "1", "1", "ARMII::DomainMask", "ARMII::DomainNEON", "0", "ARMII::DomainNEONA8", "0", "ARMII::DomainVFP", "0", "0" ]

ARMBaseInstrInfo (2)2

getExecutionDomain

ARM

CPU

LLVM

474

221

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU::NoRegister", "AMDGPU::S_ADD_U32", "1", "AMDGPU::S_AND_B32", "AMDGPU::COPY", "0", "AMDGPU::S_ADD_U32", "SI", "AMDGPU::VGPR_32RegClass" ]

SIFrameLowering15

emitPrologue

AMDGPU

GPU

LLVM

475

464

1

[]

[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "int16_t", "Imm", ";", "if", "(", "isConditionalBranch", "(", "Inst", ")"...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "BPF", "2", "0" ]

BPFMCTargetDesc11

evaluateBranch

BPF

Virtual ISA

LLVM

476

85

1

[]

[ "<s>", "MCSymbol", "*", "X86AsmPrinter", "::", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", ")", "{", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MF", "->", "getConst...

[ "Return", "the", "symbol", "for", "the", "specified", "constant", "pool", "entry", "." ]

[ "X86", "X86" ]

X86AsmPrinter30

GetCPISymbol

X86

CPU

LLVM

477

154

1

[]

[ "<s>", "static", "void", "i386_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "fputs", "(", "ASM_LONG", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "fputs", "(", "\"@DTPOF...

[ "This", "is", "called", "from", "dwarf2out.cc", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]

[ "i386", "\"@DTPOFF\"", "4", "8", "\", 0\"" ]

i3863

i386_output_dwarf_dtprel

i386

CPU

GCC

478

66

1

[]

[ "<s>", "int", "ARM64FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "return", "resolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "ARM64", "ARM64" ]

ARM64FrameLowering

getFrameIndexReference

ARM64

CPU

LLVM

479

30

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::"...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "AMDGPU", "SI", "AMDGPU", "ISD::FADD", "ISD::FSUB", "ISD::SETCC", "ISD::FMAXNUM", "ISD::FMINNUM", "ISD::SMAX", "ISD::SMIN", "ISD::UMAX", "ISD::UMIN", "AMDGPUISD::FMIN_LEGACY", "AMDGPUISD::FMAX_LEGACY", "ISD::LOAD", "ISD::STORE", "ISD::ATOMIC_LOAD", "ISD::ATOMIC_STORE", "ISD::ATOM...

SIISelLowering69

PerformDAGCombine

AMDGPU

GPU

LLVM

480

477

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "||", "Size", "==", "2", "||", "Size", "==", "4", "||", "Size", ...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "32", "0" ]

ARMCallLowering

getStackAddress

ARM

CPU

LLVM

481

108

1

[]

[ "<s>", "void", "tilegx_expand_smuldi3_highpart", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "tilegx_expand_high_multiply", "(", "op0", ",", "op1", ",", "op2", ",", "true", ")", ";", "}", "</s>" ]

[ "Implement", "smuldi3_highpart", "." ]

[ "tilegx" ]

tilegx

tilegx_expand_smuldi3_highpart

tilegx

VLIW

GCC

482

25

1

[]

[ "<s>", "static", "bool", "ix86_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ")", ";", "tree", "cur_tree", ";", "struct", "cl_target_option", "*", ...

[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", ...

[ "i386", "0" ]

i386-c2

ix86_pragma_target_parse

i386

CPU

GCC

483

308

1

[]

[ "<s>", "static", "int", "rs6000_issue_rate", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "&&", "!", "flag_sched_pressure", ")", "return", "1", ";", "switch", "(", "rs6000_tune", ")", "{", "case", "PROCESSOR_RS64A", ":", "case", "PROCESSOR_PPC601...

[ "Return", "how", "many", "instructions", "the", "machine", "can", "issue", "per", "cycle", "." ]

[ "rs6000", "1", "3", "2", "4", "5", "7", "6", "1" ]

rs60007

rs6000_issue_rate

rs6000

CPU

GCC

484

132

1

[]

[ "<s>", "static", "void", "write_return_mode", "(", "std", "::", "stringstream", "&", "s", ",", "bool", "for_proto", ",", "machine_mode", "mode", ")", "{", "const", "char", "*", "ptx_type", "=", "nvptx_ptx_type_from_mode", "(", "mode", ",", "false", ")", ";",...

[ "Emit", "a", "PTX", "return", "as", "a", "prototype", "or", "function", "prologue", "declaration", "for", "MODE", "." ]

[ "nvptx", "\"\\t.reg\"", "\";\\n\"", "\"(.param\"", "\"_out) \"", "\" \"" ]

nvptx

write_return_mode

nvptx

GPU

GCC

485

71

1

[]

[ "<s>", "bool", "DCPU16AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Ext...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "Dcpu16", "DCPU16", "0" ]

Dcpu16AsmPrinter

PrintAsmMemoryOperand

Dcpu16

CPU

LLVM

486

53

1

[]

[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "B", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineFunction", "&", ...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "\"Return value without a vreg\"", "AMDGPU::isShader", "AMDGPU::isKernel", "AMDGPU::S_ENDPGM", "0", "AMDGPU::SI_RETURN_TO_EPILOG", "AMDGPU::S_SETPC_B64_return", "AMDGPU::S_SETPC_B64_return", "AMDGPU::CCR_SGPR_64RegClass", "AMDGPU::S_SETPC_B64_return", "SI"...

AMDGPUCallLowering

lowerReturn

AMDGPU

GPU

LLVM

487

327

1

[]

[ "<s>", "void", "MBlazeInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "MBlaze", "MBlaze", "MBlaze::ADDK", "MBlaze::R0" ]

MBlazeInstrInfo1

copyPhysReg

MBlaze

MPU

LLVM

488

66

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode",...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "ARM", "ARM", "0", "1", "0", "0", "\"[\"", "ARM", "\"]\"" ]

ARMAsmPrinter32

PrintAsmOperand

ARM

CPU

LLVM

489

185

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::GPRRegClass", "32", "RISCV::LW", "RISCV::LD", "RISCV::FPR32RegClass", "RISCV::FLW", "RISCV::FPR64RegClass", "RISCV::FLD", "\"Can't load this register from stack slot\"", "0" ]

RISCVInstrInfo

loadRegFromStackSlot

RISCV

CPU

LLVM

490

157

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]

X86InstrInfo

storeRegToStackSlot

X86

CPU

LLVM

491

170

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getGOT", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flags", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"AArch64TargetLowering::getGOT\\n\"", ")", ";", "SDLoc", ...

[ "Return", "a", "pseudo", "source", "value", "referencing", "the", "global", "offset", "table", "(", "or", "something", "the", "like", ")", "." ]

[ "AArch64", "AArch64", "\"AArch64TargetLowering::getGOT\\n\"", "AArch64II::MO_GOT", "AArch64ISD::LOADgot" ]

AArch64ISelLowering106

getGOT

AArch64

CPU

LLVM

492

80

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTarget21OpValueMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...

[ "getBranchTarget21OpValueMM", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "for", "microMIPS", "." ]

[ "Mips", "Mips", "1", "\"getBranchTarget21OpValueMM expects only expressions or immediates\"", "4", "0", "Mips::fixup_MICROMIPS_PC21_S1", "0" ]

MipsMCCodeEmitter (2)

getBranchTarget21OpValueMM

Mips

CPU

LLVM

493

120

1

[]

[ "<s>", "static", "bool", "mips_valid_pointer_mode", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "SImode", "||", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_VALID_POINTER_MODE", "." ]

[ "mips" ]

mips4

mips_valid_pointer_mode

mips

CPU

GCC

494

22

1

[]

[ "<s>", "MachineInstr", "*", "SPUInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "if", ...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "CellSPU", "SPU", "1", "0", "0", "0", "SPU::ORv16i8", "SPU::ORv8i16", "SPU::ORv4i32", "SPU::ORv2i64", "SPU::ORr8", "SPU::ORr16", "SPU::ORr32", "SPU::ORr64", "SPU::ORf32", "SPU::ORf64", "0", "1", "1", "1", "SPU", "SPU::STQDr32", "0", "0", "0", "SPU", "SPU::STQDr32"...

SPUInstrInfo

foldMemoryOperandImpl

CellSPU

MPU

LLVM

495

348

1

[]

[ "<s>", "SDValue", "MipsSETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Mips", "Mips", "ISD::AND", "ISD::OR", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::XOR", "ISD::SETCC", "\"\\nMipsSE DAG Combine:\\n\"", "\"\\n=> \\n\"", "\"\\n\"", "Mips" ]

MipsSEISelLowering18

PerformDAGCombine

Mips

CPU

LLVM

496

269

1

[]

[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", ...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "AMDGPU::S_ENDPGM", "0", "0", "AMDGPU::isShader", "AMDGPU", "AMDGPU", "4", "4", "0", "8", "0", "AMDGPU::SI_RETURN_TO_EPILOG" ]

AMDGPUCallLowering40

lowerReturn

AMDGPU

GPU

LLVM

497

346

1

[]

[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "LegalizerHelper", "&", "Helper", ",", "MachineInstr", "&", "MI", ")", "const", "{", "MachineIRBuilder", "&", "B", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI", "=", ...

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "\"expected switch to return\"" ]

AMDGPULegalizerInfo29

legalizeCustom

AMDGPU

GPU

LLVM

498

508

1

[]

[ "<s>", "DecodeStatus", "PatmosDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CStream", ")", "const", "{", ...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Patmos", "Patmos", "0", "31", "1", "31", "Patmos", "1ULL", "63", "32", "Patmos" ]

PatmosDisassembler1

getInstruction

Patmos

VLIW

LLVM

499

219

1

[]