docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "MipsPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createMipsOptimizePICCallPass", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";", "}", "</...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine2	addPreRegAlloc	Mips	CPU	LLVM	20,500	28	1	[]
[ "<s>", "rtx", "rs6000_gen_le_vsx_permute", "(", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "if", "(", "FLOAT128_VECTOR_P", "(", "mode", ")", "\|\|", "mode", "==", "TImode", "\|\|", "mode", "==", "V1TImode", ")", "return", "gen_rtx_ROTATE", "(", "mod...	[ "Generate", "a", "permute", "rtx", "that", "represents", "an", "lxvd2x", ",", "stxvd2x", ",", "or", "xxpermdi", "for", "a", "VSX", "load", "or", "store", "operation", "." ]	[ "powerpcspe", "64" ]	powerpcspe	rs6000_gen_le_vsx_permute	powerpcspe	CPU	GCC	20,501	65	1	[]
[ "<s>", "static", "unsigned", "int", "nios2_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "flags", ";", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",",...	[ "Implement", "TARGET_SECTION_TYPE_FLAGS", "." ]	[ "nios2" ]	nios2	nios2_section_type_flags	nios2	MPU	GCC	20,502	47	1	[]
[ "<s>", "SDValue", "HexagonSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Al...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "Hexagon", "Hexagon", "0x3", "0", "32", "8", "0", "\"__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes\"", "0" ]	HexagonSelectionDAGInfo18	EmitTargetCodeForMemcpy	Hexagon	DSP	LLVM	20,503	293	1	[]
[ "<s>", "static", "bool", "mips_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "mips_hard_regno_mode_ok_p", "[", "mode", "]", "[", "regno", "]", ";", "}", "</s>" ]	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]	[ "mips" ]	mips	mips_hard_regno_mode_ok	mips	CPU	GCC	20,504	22	1	[]
[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]	Mips16FrameLowering10	emitPrologue	Mips	CPU	LLVM	20,505	391	1	[]
[ "<s>", "void", "frv_expand_prologue", "(", "void", ")", "{", "frv_stack_t", "*", "info", "=", "frv_stack_info", "(", ")", ";", "rtx", "sp", "=", "stack_pointer_rtx", ";", "rtx", "fp", "=", "frame_pointer_rtx", ";", "frv_frame_accessor_t", "accessor", ";", "if"...	[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "prologue", ".", "Using", "a", "prologue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "the", "TARGET_A...	[ "frv", "0", "2048", "0", "0" ]	frv3	frv_expand_prologue	frv	VLIW	GCC	20,506	352	1	[]
[ "<s>", "rtx", "alpha_expand_zap_mask", "(", "HOST_WIDE_INT", "value", ")", "{", "rtx", "result", ";", "int", "i", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", ">=", "64", ")", "{", "HOST_WIDE_INT", "mask", "=", "0", ";", "for", "(", "i", "=", "7", ";", "i...	[ "Returns", "a", "mask", "so", "that", "zap", "(", "x", ",", "value", ")", "==", "x", "&", "mask", "." ]	[ "alpha", "64", "0", "7", "0", "8", "1", "0xff", "0", "0", "32", "7", "4", "8", "1", "0xff", "3", "0", "8", "1", "0xff" ]	alpha3	alpha_expand_zap_mask	alpha	MPU	GCC	20,507	177	1	[]
[ "<s>", "static", "void", "rs6000_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "first", "+", "size", "<=", "32768", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";",...	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]	[ "rs6000", "32768", "12", "0", "32768", "32768" ]	rs60005	rs6000_emit_probe_stack_range	rs6000	CPU	GCC	20,508	237	1	[]
[ "<s>", "bool", "ARMSubtarget", "::", "ignoreCSRForAllocationOrder", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "PhysReg", ")", "const", "{", "return", "isThumb2", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", "...	[ "True", "if", "the", "register", "allocator", "should", "use", "the", "allocation", "orders", "exactly", "as", "written", "in", "the", "tablegen", "descriptions", ",", "false", "if", "it", "should", "allocate", "the", "specified", "physical", "register", "later"...	[ "ARM", "ARM", "ARM::GPRRegClass" ]	ARMSubtarget14	ignoreCSRForAllocationOrder	ARM	CPU	LLVM	20,509	40	1	[]
[ "<s>", "static", "int", "iamcu_alignment", "(", "tree", "type", ",", "int", "align", ")", "{", "machine_mode", "mode", ";", "if", "(", "align", "<", "32", "\|\|", "TYPE_USER_ALIGN", "(", "type", ")", ")", "return", "align", ";", "type", "=", "strip_array_t...	[ "Compute", "the", "alignment", "for", "a", "variable", "for", "Intel", "MCU", "psABI", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", "." ]	[ "i386", "32", "32" ]	i386	iamcu_alignment	i386	CPU	GCC	20,510	85	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createAArch64DeadRegisterDefinitions", "(", "...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine88	addPostRegAlloc	AArch64	CPU	LLVM	20,511	83	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isLegalInterleavedAccessType", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ",", "bool", "&", "UseScalable", ")", "const", "{", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", ...	[ "Returns", "whether", "or", "not", "generating", "a", "interleaved", "load/store", "intrinsic", "for", "this", "type", "will", "be", "legal", "." ]	[ "AArch64", "AArch64", "2", "8", "16", "32", "64", "0", "128", "64", "128", "0" ]	AArch64ISelLowering168	isLegalInterleavedAccessType	AArch64	CPU	LLVM	20,512	153	1	[]
[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeFloatZero", "(", "const", "ConstantFP", "*", "CF", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "CF", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "0", ";", "bool",...	[ "Emit", "the", "floating-point", "constant", "+0.0", "in", "a", "register", "using", "target-", "specific", "logic", "." ]	[ "X86", "X86", "0", "0", "0", "MVT::f32", "X86", "X86::AVX512_FsFLD0SS", "X86::FsFLD0SS", "X86::LD_Fp032", "MVT::f64", "X86", "X86::AVX512_FsFLD0SD", "X86::FsFLD0SD", "X86::LD_Fp064", "MVT::f80", "0" ]	X86FastISel104	fastMaterializeFloatZero	X86	CPU	LLVM	20,513	166	1	[]
[ "<s>", "static", "struct", "machine_function", "", "ix86_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "f", ";", "f", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "f", "->", "call_abi", "=", "ix86_ab...	[ "Clear", "stack", "slot", "assignments", "remembered", "from", "previous", "functions", ".", "This", "is", "called", "from", "INIT_EXPANDERS", "once", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]	[ "i386" ]	i386-options	ix86_init_machine_status	i386	CPU	GCC	20,514	45	1	[]
[ "<s>", "bool", "AArch64RegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]	[ "AArch64", "AArch64" ]	AArch64RegisterInfo (2)	requiresVirtualBaseRegisters	AArch64	CPU	LLVM	20,515	16	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::BITCAST", "ISD::SRL", "ISD::SRA" ]	ARMISelLowering131	ReplaceNodeResults	ARM	CPU	LLVM	20,516	99	1	[]
[ "<s>", "static", "rtx", "frv_expand_mdpackh_builtin", "(", "tree", "arglist", ",", "rtx", "target", ")", "{", "enum", "insn_code", "icode", "=", "CODE_FOR_mdpackh", ";", "rtx", "pat", ",", "op0", ",", "op1", ";", "rtx", "arg1", "=", "frv_read_argument", "(",...	[ "Expand", "the", "MDPACKH", "builtin", ".", "It", "takes", "four", "unsigned", "short", "arguments", "and", "each", "argument", "forms", "one", "word", "of", "the", "two", "double-word", "input", "registers", ".", "ARGLIST", "is", "a", "TREE_LIST", "of", "th...	[ "frv", "2", "6", "2", "6" ]	frv2	frv_expand_mdpackh_builtin	frv	VLIW	GCC	20,517	198	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Thumb2 instruction size reduction pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"Thumb2 instruction size reduction pass\"" ]	Thumb2SizeReduction19	getPassName	ARM	CPU	LLVM	20,518	11	1	[]
[ "<s>", "void", "PPCTTI", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "if", "(", "ST", "->", "getDarwinDirective", "(", ")", "==", "PPC", "::", "DIR_A2", ")", "{", "UP", ".", "Partial"...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "PowerPC", "PPC", "PPC::DIR_A2" ]	PPCTargetTransformInfo (2)	getUnrollingPreferences	PowerPC	CPU	LLVM	20,519	40	1	[]
[ "<s>", "bool", "PTXMFInfoExtract", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "PTXMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "PTXMachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PTX", "PTX", "PTX", "PTX", "\"**** PTX FUNCTION LOCAL VAR REG DEF ****\\n\"", "PTX::NoRegister", "1", "PTX::NUM_TARGET_REGS", "PTX", "\"Used Reg: \"", "\"\\n\"" ]	PTXMFInfoExtract2	runOnMachineFunction	PTX	GPU	LLVM	20,520	152	1	[]
[ "<s>", "bool", "sh_split_movrt_negc_to_movt_xor", "(", "rtx_insn", "*", "curr_insn", ",", "rtx", "operands", "[", "]", ")", "{", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "return", "false", ";", "set_of_reg", "t_before_negc", "=", "sh_find_set_of_reg...	[ "Given", "the", "current", "insn", ",", "which", "is", "assumed", "to", "be", "a", "movrt_negc", "insn", ",", "try", "to", "figure", "out", "whether", "it", "should", "be", "converted", "into", "a", "movt-xor", "sequence", "in", "the", "movrt_negc", "split...	[ "sh", "0" ]	sh	sh_split_movrt_negc_to_movt_xor	sh	CPU	GCC	20,521	193	1	[]
[ "<s>", "static", "int", "arm_issue_rate", "(", "void", ")", "{", "return", "current_tune", "->", "issue_rate", ";", "}", "</s>" ]	[ "Most", "ARM", "cores", "are", "single", "issue", ",", "but", "some", "newer", "ones", "can", "dual", "issue", ".", "The", "scheduler", "descriptions", "rely", "on", "this", "being", "correct", "." ]	[ "arm" ]	arm	arm_issue_rate	arm	CPU	GCC	20,522	13	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegi...	[ "Frame", "Directive", "." ]	[ "Mips", "Mips" ]	MipsAsmPrinter10	emitFrameDirective	Mips	CPU	LLVM	20,523	70	1	[]
[ "<s>", "void", "M680x0InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "M680x0", "M680x0" ]	M680x0InstPrinter	printInst	M680x0	MPU	LLVM	20,524	50	1	[]
[ "<s>", "int", "csky_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "rclass", ",", "bool", "in", ")", "{", "return", "(", "4", "+", "memory_move_secondary_cost", "(", "mode", ",", "rclass", ",", "in", ")", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_MEMORY_MOVE_COST", ":", "compute", "the", "cost", "of", "moving", "data", "between", "registers", "and", "memory", "." ]	[ "csky", "4" ]	csky	csky_memory_move_cost	csky	CPU	GCC	20,525	28	1	[]
[ "<s>", "bool", "ARCTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "return", "AM", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "ARC", "ARC", "0" ]	ARCISelLowering	isLegalAddressingMode	ARC	MPU	LLVM	20,526	36	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "Mips16RegisterInfo", "::", "intRegClass", "(", "unsigned", "Size", ")", "const", "{", "assert", "(", "Size", "==", "4", ")", ";", "return", "&", "Mips", "::", "CPU16RegsRegClass", ";", "}", "</s>" ]	[ "Return", "GPR", "register", "class", "." ]	[ "Mips", "Mips", "4", "Mips::CPU16RegsRegClass" ]	Mips16RegisterInfo	intRegClass	Mips	CPU	LLVM	20,527	26	1	[]
[ "<s>", "StringRef", "RISCVMCExpr", "::", "getVariantKindName", "(", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid ELF symbol kind\"", ")", ";", "case", "VK_RISCV_LO", ":", "return", "\"lo\"", ...	[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]	[ "RI5CY", "RISCV", "\"Invalid ELF symbol kind\"", "RISCV", "\"lo\"", "RISCV", "\"hi\"", "RISCV", "\"pcrel_lo\"", "RISCV", "\"pcrel_hi\"", "RISCV", "\"got_pcrel_hi\"", "RISCV", "\"tprel_lo\"", "RISCV", "\"tprel_hi\"", "RISCV", "\"tprel_add\"", "RISCV", "\"tls_ie_pcrel_hi\"", ...	RISCVMCExpr	getVariantKindName	RI5CY	CPU	LLVM	20,528	83	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "aarch64_clamp_to_uimm12_shift", "(", "HOST_WIDE_INT", "val", ")", "{", "gcc_assert", "(", "(", "val", "&", "0xffffff", ")", "==", "val", ")", ";", "if", "(", "(", "(", "val", "&", "0xfff", ")", "<<", "0", ")", "==", "...	[ "Returns", "the", "nearest", "value", "to", "VAL", "that", "will", "fit", "as", "a", "12-bit", "unsigned", "immediate", "that", "can", "be", "created", "with", "a", "left", "shift", "of", "0", "or", "12", "." ]	[ "aarch64", "0xffffff", "0xfff", "0", "0xfff", "12" ]	aarch64	aarch64_clamp_to_uimm12_shift	aarch64	CPU	GCC	20,529	46	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "", "MBB", ",", "Register", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "ARMFunctionInfo", "", "AFI", "=", "MBB", "->", "g...	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM::ADDri", "ARM::tADDframe", "ARM::t2ADDri", "0", "ARMCC::AL" ]	ARMBaseRegisterInfo11	materializeFrameBaseRegister	ARM	CPU	LLVM	20,530	229	1	[]
[ "<s>", "void", "alpha_split_atomic_op", "(", "enum", "rtx_code", "code", ",", "rtx", "mem", ",", "rtx", "val", ",", "rtx", "before", ",", "rtx", "after", ",", "rtx", "scratch", ",", "enum", "memmodel", "model", ")", "{", "machine_mode", "mode", "=", "GET...	[ "Expand", "an", "an", "atomic", "fetch-and-operate", "pattern", ".", "CODE", "is", "the", "binary", "operation", "to", "perform", ".", "MEM", "is", "the", "memory", "on", "which", "to", "operate", ".", "VAL", "is", "the", "second", "operand", "of", "the", ...	[ "alpha" ]	alpha	alpha_split_atomic_op	alpha	MPU	GCC	20,531	216	1	[]
[ "<s>", "static", "rtx", "emit_insxl", "(", "machine_mode", "mode", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "rtx", "ret", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";"...	[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "an", "insxl", "instruction", "in", "MODE", "." ]	[ "alpha" ]	alpha4	emit_insxl	alpha	MPU	GCC	20,532	108	1	[]
[ "<s>", "bool", "ix86_d_has_stdcall_convention", "(", "unsigned", "int", "", "link_system", ",", "unsigned", "int", "", "link_windows", ")", "{", "if", "(", "ix86_abi", "==", "MS_ABI", ")", "{", "", "link_system", "=", "1", ";", "", "link_windows", "=", ...	[ "Implement", "TARGET_D_HAS_STDCALL_CONVENTION", "for", "x86", "targets", "." ]	[ "i386", "1", "1", "0", "0", "0" ]	i386-d	ix86_d_has_stdcall_convention	i386	CPU	GCC	20,533	56	1	[]
[ "<s>", "unsigned", "getGlobalBaseReg", "(", ")", "const", "{", "return", "GlobalBaseReg", ";", "}", "</s>" ]	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "TeeRISC" ]	TeeRISCMachineFunctionInfo	getGlobalBaseReg	TeeRISC	CPU	LLVM	20,534	10	1	[]
[ "<s>", "bool", "aarch64_fusion_enabled_p", "(", "enum", "aarch64_fusion_pairs", "op", ")", "{", "return", "(", "aarch64_tune_params", ".", "fusible_ops", "&", "op", ")", "!=", "0", ";", "}", "</s>" ]	[ "Return", "true", "iff", "the", "instruction", "fusion", "described", "by", "OP", "is", "enabled", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_fusion_enabled_p	aarch64	CPU	GCC	20,535	20	1	[]
[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "PowerPC", "PPC", "1", "0", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::VRRCRegClassID", "32" ]	PPCRegisterInfo84	getRegPressureLimit	PowerPC	CPU	LLVM	20,536	106	1	[]
[ "<s>", "static", "void", "arc_override_options", "(", "void", ")", "{", "if", "(", "arc_cpu", "==", "PROCESSOR_NONE", ")", "arc_cpu", "=", "PROCESSOR_ARC700", ";", "if", "(", "arc_size_opt_level", "==", "3", ")", "optimize_size", "=", "1", ";", "if", "(", ...	[ "Check", "ARC", "options", ",", "generate", "derived", "target", "attributes", "." ]	[ "arc", "3", "1", "255", "1", "0", "1" ]	arc5	arc_override_options	arc	MPU	GCC	20,537	76	1	[]
[ "<s>", "static", "const", "char", "*", "rs6000_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "...	[ "AltiVec", "defines", "five", "built-in", "scalar", "types", "that", "serve", "as", "vector", "elements", ";", "we", "must", "teach", "the", "compiler", "how", "to", "mangle", "them", ".", "The", "128-bit", "floating", "point", "mangling", "is", "target-specif...	[ "rs6000", "\"U6__boolc\"", "\"U6__bools\"", "\"u7__pixel\"", "\"U6__booli\"", "\"U6__boolx\"", "\"U10__float128\"", "\"U10__float128\"", "\"g\"", "\"g\"", "\"g\"" ]	rs60007	rs6000_mangle_type	rs6000	CPU	GCC	20,538	163	1	[]
[ "<s>", "static", "machine_mode", "aarch64_reg_save_mode", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "GP_REGNUM_P", "(", "regno", ")", ")", "return", "DImode", ";", "if", "(", "FP_REGNUM_P", "(", "regno", ")", ")", "switch", "(", "crtl", "->", ...	[ "Return", "the", "mode", "a", "register", "save/restore", "should", "use", ".", "DImode", "for", "integer", "registers", ",", "DFmode", "for", "FP", "registers", "in", "non-SIMD", "functions", "(", "they", "only", "save", "the", "bottom", "half", "of", "a", ...	[ "aarch64" ]	aarch64	aarch64_reg_save_mode	aarch64	CPU	GCC	20,539	89	1	[]
[ "<s>", "bool", "RV16KInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "RV16K", "RV16K", "0", "0", "2", "1", "0", "1", "2", "0" ]	RV16KInstrInfo	analyzeBranch	RV16K	Virtual ISA	LLVM	20,540	366	1	[]
[ "<s>", "void", "R600SchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "NextInstKind", "!=", "CurInstKind", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Instruction Type Switch\\n\"", ")", ";", ...	[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]	[ "AMDGPU", "R600", "\"Instruction Type Switch\\n\"", "31", "0", "4", "AMDGPU::ALU_LITERAL_X", "\" Instructions Emitted in this clause\\n\"" ]	R600MachineScheduler (2)	schedNode	AMDGPU	GPU	LLVM	20,541	198	1	[]
[ "<s>", "static", "int", "ia32_multipass_dfa_lookahead", "(", "void", ")", "{", "switch", "(", "ix86_tune", ")", "{", "case", "PROCESSOR_PENTIUM", ":", "case", "PROCESSOR_LAKEMONT", ":", "return", "2", ";", "case", "PROCESSOR_PENTIUMPRO", ":", "case", "PROCESSOR_K6...	[ "How", "many", "alternative", "schedules", "to", "try", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", ",", "but", "no", "wider", ".", "Making", "this", "value", "too", "large", "results", "extra", "w...	[ "i386", "2", "1", "4", "0", "0" ]	i3865	ia32_multipass_dfa_lookahead	i386	CPU	GCC	20,542	88	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "TargetPassConfig", "::", "addPreRegAlloc", "(", ")", ";", "addPass", "(", "createWebAssemblyStoreResults", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine (2)	addPreRegAlloc	WebAssembly	Virtual ISA	LLVM	20,543	21	1	[]
[ "<s>", "void", "MipsRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")"...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips", "Mips::NOREORDER", "Mips::CPLOAD", "Mips::NOMACRO", "Mips::ADDiu", "Mips::SP", "Mips::SP", "Mips::SW", "Mips::RA", "Mips::SP", "Mips::SW", "Mips::FP", "Mips::SP", "Mips::ADDu", "Mips::FP", "Mips::SP", ...	MipsRegisterInfo38	emitPrologue	Mips	CPU	LLVM	20,544	417	1	[]
[ "<s>", "unsigned", "R600InstrInfo", "::", "isLegalUpTo", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", ">", "&", "IGSrcs", ",", "const", "std", "::", "vector", "<", "R600In...	[ "returns", "how", "many", "MIs", "(", "whose", "inputs", "are", "represented", "by", "IGSrcs", ")", "can", "be", "packed", "in", "the", "same", "Instruction", "Group", "while", "meeting", "read", "port", "limitations", "given", "a", "Swz", "swizzle", "sequen...	[ "AMDGPU", "R600", "R600", "R600", "4", "3", "1", "0", "0", "3", "0", "255", "AMDGPU::OQAP", "R600", "R600", "0", "0", "0", "255", "0", "1" ]	R600InstrInfo21	isLegalUpTo	AMDGPU	GPU	LLVM	20,545	411	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "SparcTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const",...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Sparc", "Sparc", "1", "0", "MVT::v2i32", "0U", "SP::IntPairRegClass", "0U", "SP::IntRegsRegClass", "MVT::f32", "0U", "SP::FPRegsRegClass", "MVT::f64", "0U", "SP::LowDFPRegsRegClass", "MVT::f128", "0U", "SP::LowQFPRegsRegClass", "\"Unknown ValueType for f-register-type!\"", "MV...	SparcISelLowering20	getRegForInlineAsmConstraint	Sparc	CPU	LLVM	20,546	429	1	[]
[ "<s>", "bool", "HexagonDCE", "::", "run", "(", ")", "{", "bool", "Collected", "=", "collect", "(", ")", ";", "if", "(", "!", "Collected", ")", "return", "false", ";", "const", "SetVector", "<", "NodeId", ">", "&", "DeadNodes", "=", "getDeadNodes", "(",...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "Hexagon", "Hexagon", "\"Partly dead: \"" ]	HexagonRDFOpt10	run	Hexagon	DSP	LLVM	20,547	283	1	[]
[ "<s>", "void", "RISCVAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCInst", "Res", ";", "bool", "IsCapMode", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", ":...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "RISCV", "RISCV", "RISCV::FeatureCapMode", "\"Opcode not expected!\"", "RISCV::C_BEQZ", "RISCV::BEQ", "0", "RISCV::X0", "1", "RISCV::C_BNEZ", "RISCV::BNE", "0", "RISCV::X0", "1", "RISCV::C_J", "RISCV::CJAL", "RISCV::JAL", "RISCV::C0", "RISCV::X0", "0", "RISCV::C_JAL", "RISC...	RISCVAsmBackend20	relaxInstruction	RISCV	CPU	LLVM	20,548	306	1	[]
[ "<s>", "static", "MCSubtargetInfo", "*", "createMCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "return", "createWebAssemblyMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")",...	[ "createMCSubtargetInfo", "-", "Create", "a", "MCSubtargetInfo", "implementation", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyMCTargetDesc10	createMCSubtargetInfo	WebAssembly	Virtual ISA	LLVM	20,549	30	1	[]
[ "<s>", "void", "v850_output_aligned_bss", "(", "FILE", "", "file", ",", "tree", "decl", ",", "const", "char", "", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "int", "align", ")", "{", "switch", "(", "v850_get_data_area", "(", "decl", ")", ")",...	[ "A", "version", "of", "asm_output_aligned_bss", "(", ")", "that", "copes", "with", "the", "special", "data", "areas", "of", "the", "v850", "." ]	[ "v850", "1" ]	v8503	v850_output_aligned_bss	v850	MPU	GCC	20,550	109	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "\|\|", "S...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "4", "\"Only scalars supported atm\"", "32", "0", "0" ]	ARMCallLowering (2)	assignValueToAddress	ARM	CPU	LLVM	20,551	143	1	[]
[ "<s>", "bool", "MipsTTIImpl", "::", "hasDivRemOp", "(", "Type", "*", "DataType", ",", "bool", "IsSigned", ")", "{", "EVT", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "DataType", ")", ";", "return", "TLI", "->", "isOperationLegalOrCustom", "(",...	[ "Return", "true", "if", "the", "target", "has", "a", "unified", "operation", "to", "calculate", "division", "and", "remainder", "." ]	[ "Mips", "Mips", "ISD::SDIVREM", "ISD::UDIVREM" ]	MipsTargetTransformInfo	hasDivRemOp	Mips	CPU	LLVM	20,552	44	1	[]
[ "<s>", "const", "RISCVSubtarget", "&", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";", "}", "</s>" ]	[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]	[ "RI5CY", "RISCV" ]	RISCVISelLowering	getSubtarget	RI5CY	CPU	LLVM	20,553	12	1	[]
[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU::getAMDGPUAS" ]	AMDGPUPromoteAlloca39	runOnFunction	AMDGPU	GPU	LLVM	20,554	208	1	[]
[ "<s>", "bool", "NEONPreAllocPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "bo...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM" ]	NEONPreAllocPass1	runOnMachineFunction	ARM	CPU	LLVM	20,555	84	1	[]
[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "RISCV" ]	RISCVMCExpr	getKind	RISCV	CPU	LLVM	20,556	10	1	[]
[ "<s>", "static", "void", "timode_check_non_convertible_regs", "(", "bitmap", "candidates", ",", "bitmap", "regs", ",", "unsigned", "int", "regno", ")", "{", "if", "(", "bitmap_bit_p", "(", "regs", ",", "regno", ")", "\|\|", "HARD_REGISTER_NUM_P", "(", "regno", "...	[ "For", "a", "register", "REGNO", ",", "scan", "instructions", "for", "its", "defs", "and", "uses", ".", "Put", "REGNO", "in", "REGS", "if", "a", "def", "or", "use", "is", "n't", "in", "CANDIDATES", "." ]	[ "i386", "\"r%d has non convertible def in insn %d\\n\"", "\"r%d has non convertible use in insn %d\\n\"" ]	i386-features1	timode_check_non_convertible_regs	i386	CPU	GCC	20,557	166	1	[]
[ "<s>", "void", "WebAssemblyInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", "...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "WebAssembly", "WebAssembly", "0", "WebAssembly::CALL_INDIRECT_VOID", "\", \"", "WebAssembly::LOOP", "\"label\"", "WebAssembly::BLOCK", "WebAssembly::END_LOOP", "WebAssembly::END_BLOCK", "\"label\"", "8", "0", "WebAssembly::OPERAND_BASIC_BLOCK", "WebAssemblyII::VariableOpImmediateIsLabel...	WebAssemblyInstPrinter	printInst	WebAssembly	Virtual ISA	LLVM	20,558	415	1	[]
[ "<s>", "bool", "PPCCTRLoops", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapp...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "PowerPC", "PPC" ]	PPCCTRLoops1	runOnFunction	PowerPC	CPU	LLVM	20,559	158	1	[]
[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "RISCV", "RISCV", "RISCV", "\"interrupt\"", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]	RISCVRegisterInfo10	getCallPreservedMask	RISCV	CPU	LLVM	20,560	128	1	[]
[ "<s>", "TargetPassConfig", "", "CAHPTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TargetPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "CAHP", "CAHP" ]	CAHPTargetMachine1	createPassConfig	CAHP	CPU	LLVM	20,561	22	1	[]
[ "<s>", "void", "i386_pe_maybe_record_exported_symbol", "(", "tree", "decl", ",", "const", "char", "", "name", ",", "int", "is_data", ")", "{", "rtx", "symbol", ";", "struct", "export_list", "", "p", ";", "if", "(", "!", "decl", ")", "return", ";", "sym...	[ "Assemble", "an", "export", "symbol", "entry", ".", "We", "need", "to", "keep", "a", "list", "of", "these", ",", "so", "that", "we", "can", "output", "the", "export", "list", "at", "the", "end", "of", "the", "assembly", ".", "We", "used", "to", "outp...	[ "i386", "0" ]	winnt	i386_pe_maybe_record_exported_symbol	i386	CPU	GCC	20,562	102	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsZeroVal", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "X86", "X86", "16", "0", "16", "0", "16", "16", "32", "MVT::v8i32", "MVT::v8f32", "MVT::v4i32", "MVT::v4f32", "8", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]	X86ISelLowering142	getOptimalMemOpType	X86	CPU	LLVM	20,563	228	1	[]
[ "<s>", "static", "bool", "arm_must_pass_in_stack", "(", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "TARGET_AAPCS_BASED", ")", "return", "must_pass_in_stack_var_size", "(", "arg", ")", ";", "else", "return", "must_pass_in_stack_var_size_or_pad", "("...	[ "Return", "true", "if", "a", "type", "must", "be", "passed", "in", "memory", ".", "For", "AAPCS", ",", "small", "aggregates", "(", "padded", "to", "the", "size", "of", "a", "word", ")", "should", "be", "passed", "in", "a", "register", "." ]	[ "arm" ]	arm	arm_must_pass_in_stack	arm	CPU	GCC	20,564	28	1	[]
[ "<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "MIB", ".", "addUse", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";", "Register", "ExtReg", ";", "u...	[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]	[ "X86", "128", "80", "\"We expect that to be 128 bit\"", "0" ]	X86CallLowering17	assignValueToReg	X86	CPU	LLVM	20,565	139	1	[]
[ "<s>", "static", "rtx", "sparc_function_incoming_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "sparc_function_arg_1", "(", "cum", ",", "arg", ",", "true", ")", ";", "}", "</s>" ]	[ "Handle", "the", "TARGET_FUNCTION_INCOMING_ARG", "target", "hook", "." ]	[ "sparc" ]	sparc	sparc_function_incoming_arg	sparc	CPU	GCC	20,566	24	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "Mips", "Mips", "0", "1", "2", "ISD::BITCAST" ]	MipsISelLowering48	LowerCallResult	Mips	CPU	LLVM	20,567	252	1	[]
[ "<s>", "static", "bool", "riscv_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "if", "(", "mode", "==", "HFmode", ")", "return", "true", ";", "else", "return", "default_scalar_mode_supported_p", "(", "mode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]	[ "riscv" ]	riscv1	riscv_scalar_mode_supported_p	riscv	CPU	GCC	20,568	25	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "PowerPC", "PPC", "ISD::InputArg", "16", "PPC", "0", "\"Can only return in registers!\"", "1", "0", "2" ]	PPCISelLowering113	LowerCallResult	PowerPC	CPU	LLVM	20,569	193	1	[]
[ "<s>", "unsigned", "SystemZInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "isSimpleMove", "(", "MI", ",", "FrameIndex", ",", "SystemZII", "::", "SimpleBDXLoad", ")", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "SystemZ", "SystemZ", "SystemZII::SimpleBDXLoad" ]	SystemZInstrInfo (2)	isLoadFromStackSlot	SystemZ	CPU	LLVM	20,570	29	1	[]
[ "<s>", "static", "const", "char", "*", "aarch64_get_multilib_abi_name", "(", "void", ")", "{", "if", "(", "TARGET_BIG_END", ")", "return", "TARGET_ILP32", "?", "\"aarch64_be_ilp32\"", ":", "\"aarch64_be\"", ";", "return", "TARGET_ILP32", "?", "\"aarch64_ilp32\"", ":...	[ "Implement", "TARGET_GET_MULTILIB_ABI_NAME" ]	[ "aarch64", "\"aarch64_be_ilp32\"", "\"aarch64_be\"", "\"aarch64_ilp32\"", "\"aarch64\"" ]	aarch64	aarch64_get_multilib_abi_name	aarch64	CPU	GCC	20,571	28	1	[]
[ "<s>", "bool", "SIAnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopIn...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "SI", "1" ]	SIAnnotateControlFlow24	runOnFunction	AMDGPU	GPU	LLVM	20,572	255	1	[]
[ "<s>", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "if", "(", "isIndirectJump", "(", "Inst", ")", ")", "{", "if", "(", "PendingCall", ")", "report_fatal_error", "(", "\"...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "\"Dangerous instruction in branch delay slot!\"", "\"Dangerous instruction in branch delay slot!\"", "Mips", "\"Dangerous instruction in branch delay slot!\"", "1", "Mips", "Mips", "Mips" ]	MipsNaClELFStreamer17	EmitInstruction	Mips	CPU	LLVM	20,573	263	1	[]
[ "<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "TOY" ]	TOYFrameLowering	hasFP	TOY	CPU	LLVM	20,574	14	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "ARM", "ARM", "ARM", "ARM", "0", "ARM::t2LDMIA_UPD", "ARM::LDMIA_UPD", "ARM::t2LDR_POST", "ARM::LDR_POST_IMM", "ARM::VLDMDIA_UPD", "0", "ARM", "ARM", "0", "ARM", "0" ]	ARMFrameLowering100	restoreCalleeSavedRegisters	ARM	CPU	LLVM	20,575	210	1	[]
[ "<s>", "bool", "AMDGPUAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "(", "(",...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "AMDGPU", "AMDGPU", "4", "1", "0x3f" ]	AMDGPUAsmBackend (2)1	fixupNeedsRelaxation	AMDGPU	GPU	LLVM	20,576	44	1	[]
[ "<s>", "inline", "hashval_t", "wrapped_symbol_hasher", "::", "hash", "(", "const", "value_type", "*", "v", ")", "{", "return", "htab_hash_string", "(", "v", ")", ";", "}", "</s>" ]	[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]	[ "i386" ]	winnt4	hash	i386	CPU	GCC	20,577	19	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")",...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AArch64", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	AArch64AsmBackend16	applyFixup	AArch64	CPU	LLVM	20,578	115	1	[]
[ "<s>", "BTFTypeDerived", "::", "BTFTypeDerived", "(", "const", "DIDerivedType", "*", "DTy", ",", "unsigned", "Tag", ",", "bool", "NeedsFixup", ")", ":", "DTy", "(", "DTy", ")", ",", "NeedsFixup", "(", "NeedsFixup", ")", "{", "switch", "(", "Tag", ")", "{...	[ "Used", "by", "DW_TAG_pointer_type", "only", "." ]	[ "BPF", "BTF::BTF_KIND_PTR", "BTF::BTF_KIND_CONST", "BTF::BTF_KIND_VOLATILE", "BTF::BTF_KIND_TYPEDEF", "BTF::BTF_KIND_RESTRICT", "\"Unknown DIDerivedType Tag\"", "24" ]	BTFDebug1	BTFTypeDerived	BPF	Virtual ISA	LLVM	20,579	113	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "AVRFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "AVRSubtarge...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "AVR", "AVR", "AVR", "AVR", "AVR", "0", "1", "\"Unsupported stack alignment\"", "AVR::SPREAD", "AVR::R31R30", "AVR::SP", "AVR::SUBIWRdK", "AVR::R31R30", "AVR::R31R30", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R31R30", "6", "AVR::ADIWRdK", "AVR::SUBIWRdK", "AVR::SPREAD", "AVR...	AVRFrameLowering (2)	eliminateCallFramePseudoInstr	AVR	MPU	LLVM	20,580	428	1	[]
[ "<s>", "bool", "GCNDPPCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasDPP", "(", ")", "\|\|", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "\"Must be run on SSA\"", "AMDGPU::V_MOV_B32_dpp", "AMDGPU::V_MOV_B64_DPP_PSEUDO" ]	GCNDPPCombine	runOnMachineFunction	AMDGPU	GPU	LLVM	20,581	208	1	[]
[ "<s>", "static", "rtx", "rs6000_spe_function_arg", "(", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "int", "gregno", "=", "cum", "->", "sysv_gregno", ";", "if", "(", "TARGET_E500_DOUBLE", "&&", "(",...	[ "Determine", "where", "to", "put", "a", "SIMD", "argument", "on", "the", "SPE", "." ]	[ "powerpcspe", "1", "1", "1", "2", "1", "0", "1", "1", "1", "4", "2" ]	powerpcspe	rs6000_spe_function_arg	powerpcspe	CPU	GCC	20,582	238	1	[]
[ "<s>", "bool", "RISCVTTIImpl", "::", "isLoweredToCall", "(", "const", "Function", "*", "F", ")", "{", "if", "(", "F", "->", "getName", "(", ")", ".", "startswith", "(", "\"llvm.riscv.pulp\"", ")", ")", "return", "false", ";", "return", "BaseT", "::", "is...	[ "Test", "whether", "calls", "to", "a", "function", "lower", "to", "actual", "program", "function", "calls", "." ]	[ "RISCV", "RISCV", "\"llvm.riscv.pulp\"" ]	RISCVTargetTransformInfo17	isLoweredToCall	RISCV	CPU	LLVM	20,583	36	1	[]
[ "<s>", "void", "SystemZAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "SystemZMCInstLower", "Lower", "(", "MF", "->", "getContext", "(", ")", ",", "", "this", ")", ";", "MCInst", "LoweredMI", ";", "switch", "(", "...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ::Return", "SystemZ::BR", "SystemZ::R14D", "SystemZ::CallBRASL", "SystemZ::BRASL", "SystemZ::R14D", "0", "SystemZ::CallBASR", "SystemZ::BASR", "SystemZ::R14D", "0", "SystemZ::CallJG", "SystemZ::JG", "0", "SystemZ::CallBR", "SystemZ::BR", ...	SystemZAsmPrinter27	EmitInstruction	SystemZ	CPU	LLVM	20,584	490	1	[]
[ "<s>", "bool", "X86AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "int64_t", "...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "X86", "X86" ]	X86AsmBackend (2)	fixupNeedsRelaxation	X86	CPU	LLVM	20,585	40	1	[]
[ "<s>", "static", "int", "ia64_hpux_reloc_rw_mask", "(", "void", ")", "{", "return", "3", ";", "}", "</s>" ]	[ "For", "HPUX", ",", "it", "is", "illegal", "to", "have", "relocations", "in", "shared", "segments", "." ]	[ "ia64", "3" ]	ia64	ia64_hpux_reloc_rw_mask	ia64	CPU	GCC	20,586	11	1	[]
[ "<s>", "static", "tree", "sh_handle_resbank_handler_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "!", "TARGET...	[ "Handle", "a", "'resbank", "'", "attribute", "." ]	[ "sh", "\"%qE attribute is supported only for SH2A\"", "\"%qE attribute only applies to functions\"" ]	sh	sh_handle_resbank_handler_attribute	sh	CPU	GCC	20,587	75	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "X86", "X86", "X86::MOV8rm", "X86::MOV16rm", "X86::MOV16_rm", "X86::MOV32rm", "X86::MOV32_rm", "X86::MOV64rm", "X86::LD_Fp64m", "X86::MOVSSrm", "X86::MOVSDrm", "X86::MOVAPSrm", "X86::MOVAPDrm", "X86::MOVDQArm", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "1", "2", "3", "4", "2"...	X86InstrInfo101	isLoadFromStackSlot	X86	CPU	LLVM	20,588	218	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "llvm_unreachable", "(", "\"UNIMP\"", ")", ";", "}", "</s>" ]	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "PowerPC", "\"UNIMP\"" ]	PPCAsmBackend36	applyFixup	PowerPC	CPU	LLVM	20,589	26	1	[]
[ "<s>", "unsigned", "int", "ix86_local_alignment", "(", "tree", "exp", ",", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "tree", "type", ",", "decl", ";", "if", "(", "exp", "&&", "DECL_P", "(", "exp", ")", ")", "{", "type", "=", ...	[ "Compute", "the", "alignment", "for", "a", "local", "variable", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", ".", "The", "value", "of", "this", "macro", "...	[ "i386", "64", "64", "32", "16", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128" ]	i3864	ix86_local_alignment	i386	CPU	GCC	20,590	449	1	[]
[ "<s>", "InstructionCost", "NVPTXTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Op...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "NVPTX", "NVPTX", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "MVT::i64", "2" ]	NVPTXTargetTransformInfo11	getArithmeticInstrCost	NVPTX	GPU	LLVM	20,591	173	1	[]
[ "<s>", "uint64_t", "SystemZInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "INLINEASM", ")", "{", "const", "MachineFunction", "*", "M...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "SystemZ", "SystemZ", "0" ]	SystemZInstrInfo18	getInstSizeInBytes	SystemZ	CPU	LLVM	20,592	86	1	[]
[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "Hexagon" ]	HexagonTargetMachine10	getInstrItineraryData	Hexagon	DSP	LLVM	20,593	13	1	[]
[ "<s>", "bool", "AVRAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "bool", "Error", "=", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "AVR", "AVR", "0", "1", "0", "0", "0", "\"Operand must be a register when you're\"", "\"using 'A'..'Z' operand extracodes.\"", "0", "1", "AVR", "AVR", "8", "2", "\"Only 8 and 16 bit regs are supported.\"", "\"Multibyte index out of range.\"", "2", "AVR::sub_hi", "AVR::sub_lo", ...	AVRAsmPrinter1	PrintAsmOperand	AVR	MPU	LLVM	20,594	312	1	[]
[ "<s>", "static", "bool", "call_ABI_of_interest", "(", "tree", "fndecl", ")", "{", "if", "(", "rs6000_gnu_attr", "&&", "symtab", "->", "state", "==", "EXPANSION", ")", "{", "struct", "cgraph_node", "*", "c_node", ";", "if", "(", "fndecl", "==", "NULL_TREE", ...	[ "Return", "TRUE", "if", "a", "call", "to", "function", "FNDECL", "may", "be", "one", "that", "potentially", "affects", "the", "function", "calling", "ABI", "of", "the", "object", "file", "." ]	[ "powerpcspe" ]	powerpcspe	call_ABI_of_interest	powerpcspe	CPU	GCC	20,595	73	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "PatmosCallGraphBuilder", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "Patm...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Patmos", "Patmos", "Patmos" ]	PatmosExport	getAnalysisUsage	Patmos	VLIW	LLVM	20,596	42	1	[]
[ "<s>", "static", "bool", "ix86_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET...	[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", ".", "We", "already", "know", "this", "satisfies", "CONSTANT_P", "." ]	[ "i386", "0", "1", "0", "1", "0", "0", "0", "0" ]	i386	ix86_legitimate_constant_p	i386	CPU	GCC	20,597	358	1	[]
[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtar...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "RI5CY", "RISCV", "RISCV", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]	RISCVRegisterInfo	getCallPreservedMask	RI5CY	CPU	LLVM	20,598	100	1	[]
[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "PowerPC", "PPC", "1", "0", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::VRRCRegClassID", "32", "PPC::CRRCRegClassID", "8" ]	PPCRegisterInfo14	getRegPressureLimit	PowerPC	CPU	LLVM	20,599	116	1	[]

[ "<s>", "void", "MipsPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createMipsOptimizePICCallPass", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";", "}", "</...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine2

addPreRegAlloc

Mips

CPU

LLVM

20,500

28

1

[]

[ "<s>", "rtx", "rs6000_gen_le_vsx_permute", "(", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "if", "(", "FLOAT128_VECTOR_P", "(", "mode", ")", "||", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", "return", "gen_rtx_ROTATE", "(", "mod...

[ "Generate", "a", "permute", "rtx", "that", "represents", "an", "lxvd2x", ",", "stxvd2x", ",", "or", "xxpermdi", "for", "a", "VSX", "load", "or", "store", "operation", "." ]

[ "powerpcspe", "64" ]

powerpcspe

rs6000_gen_le_vsx_permute

powerpcspe

CPU

GCC

20,501

65

1

[]

[ "<s>", "static", "unsigned", "int", "nios2_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "flags", ";", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",",...

[ "Implement", "TARGET_SECTION_TYPE_FLAGS", "." ]

[ "nios2" ]

nios2

nios2_section_type_flags

nios2

MPU

GCC

20,502

47

1

[]

[ "<s>", "SDValue", "HexagonSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Al...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "Hexagon", "Hexagon", "0x3", "0", "32", "8", "0", "\"__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes\"", "0" ]

HexagonSelectionDAGInfo18

EmitTargetCodeForMemcpy

Hexagon

DSP

LLVM

20,503

293

1

[]

[ "<s>", "static", "bool", "mips_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "mips_hard_regno_mode_ok_p", "[", "mode", "]", "[", "regno", "]", ";", "}", "</s>" ]

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]

[ "mips" ]

mips

mips_hard_regno_mode_ok

mips

CPU

GCC

20,504

22

1

[]

[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]

Mips16FrameLowering10

emitPrologue

Mips

CPU

LLVM

20,505

391

1

[]

[ "<s>", "void", "frv_expand_prologue", "(", "void", ")", "{", "frv_stack_t", "*", "info", "=", "frv_stack_info", "(", ")", ";", "rtx", "sp", "=", "stack_pointer_rtx", ";", "rtx", "fp", "=", "frame_pointer_rtx", ";", "frv_frame_accessor_t", "accessor", ";", "if"...

[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "prologue", ".", "Using", "a", "prologue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "the", "TARGET_A...

[ "frv", "0", "2048", "0", "0" ]

frv3

frv_expand_prologue

frv

VLIW

GCC

20,506

352

1

[]

[ "<s>", "rtx", "alpha_expand_zap_mask", "(", "HOST_WIDE_INT", "value", ")", "{", "rtx", "result", ";", "int", "i", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", ">=", "64", ")", "{", "HOST_WIDE_INT", "mask", "=", "0", ";", "for", "(", "i", "=", "7", ";", "i...

[ "Returns", "a", "mask", "so", "that", "zap", "(", "x", ",", "value", ")", "==", "x", "&", "mask", "." ]

[ "alpha", "64", "0", "7", "0", "8", "1", "0xff", "0", "0", "32", "7", "4", "8", "1", "0xff", "3", "0", "8", "1", "0xff" ]

alpha3

alpha_expand_zap_mask

alpha

MPU

GCC

20,507

177

1

[]

[ "<s>", "static", "void", "rs6000_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "first", "+", "size", "<=", "32768", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";",...

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]

[ "rs6000", "32768", "12", "0", "32768", "32768" ]

rs60005

rs6000_emit_probe_stack_range

rs6000

CPU

GCC

20,508

237

1

[]

[ "<s>", "bool", "ARMSubtarget", "::", "ignoreCSRForAllocationOrder", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "PhysReg", ")", "const", "{", "return", "isThumb2", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", "...

[ "True", "if", "the", "register", "allocator", "should", "use", "the", "allocation", "orders", "exactly", "as", "written", "in", "the", "tablegen", "descriptions", ",", "false", "if", "it", "should", "allocate", "the", "specified", "physical", "register", "later"...

[ "ARM", "ARM", "ARM::GPRRegClass" ]

ARMSubtarget14

ignoreCSRForAllocationOrder

ARM

CPU

LLVM

20,509

40

1

[]

[ "<s>", "static", "int", "iamcu_alignment", "(", "tree", "type", ",", "int", "align", ")", "{", "machine_mode", "mode", ";", "if", "(", "align", "<", "32", "||", "TYPE_USER_ALIGN", "(", "type", ")", ")", "return", "align", ";", "type", "=", "strip_array_t...

[ "Compute", "the", "alignment", "for", "a", "variable", "for", "Intel", "MCU", "psABI", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", "." ]

[ "i386", "32", "32" ]

i386

iamcu_alignment

i386

CPU

GCC

20,510

85

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createAArch64DeadRegisterDefinitions", "(", "...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine88

addPostRegAlloc

AArch64

CPU

LLVM

20,511

83

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isLegalInterleavedAccessType", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ",", "bool", "&", "UseScalable", ")", "const", "{", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", ...

[ "Returns", "whether", "or", "not", "generating", "a", "interleaved", "load/store", "intrinsic", "for", "this", "type", "will", "be", "legal", "." ]

[ "AArch64", "AArch64", "2", "8", "16", "32", "64", "0", "128", "64", "128", "0" ]

AArch64ISelLowering168

isLegalInterleavedAccessType

AArch64

CPU

LLVM

20,512

153

1

[]

[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeFloatZero", "(", "const", "ConstantFP", "*", "CF", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "CF", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "0", ";", "bool",...

[ "Emit", "the", "floating-point", "constant", "+0.0", "in", "a", "register", "using", "target-", "specific", "logic", "." ]

[ "X86", "X86", "0", "0", "0", "MVT::f32", "X86", "X86::AVX512_FsFLD0SS", "X86::FsFLD0SS", "X86::LD_Fp032", "MVT::f64", "X86", "X86::AVX512_FsFLD0SD", "X86::FsFLD0SD", "X86::LD_Fp064", "MVT::f80", "0" ]

X86FastISel104

fastMaterializeFloatZero

X86

CPU

LLVM

20,513

166

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "ix86_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "f", ";", "f", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "f", "->", "call_abi", "=", "ix86_ab...

[ "Clear", "stack", "slot", "assignments", "remembered", "from", "previous", "functions", ".", "This", "is", "called", "from", "INIT_EXPANDERS", "once", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]

[ "i386" ]

i386-options

ix86_init_machine_status

i386

CPU

GCC

20,514

45

1

[]

[ "<s>", "bool", "AArch64RegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]

[ "AArch64", "AArch64" ]

AArch64RegisterInfo (2)

requiresVirtualBaseRegisters

AArch64

CPU

LLVM

20,515

16

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::BITCAST", "ISD::SRL", "ISD::SRA" ]

ARMISelLowering131

ReplaceNodeResults

ARM

CPU

LLVM

20,516

99

1

[]

[ "<s>", "static", "rtx", "frv_expand_mdpackh_builtin", "(", "tree", "arglist", ",", "rtx", "target", ")", "{", "enum", "insn_code", "icode", "=", "CODE_FOR_mdpackh", ";", "rtx", "pat", ",", "op0", ",", "op1", ";", "rtx", "arg1", "=", "frv_read_argument", "(",...

[ "Expand", "the", "MDPACKH", "builtin", ".", "It", "takes", "four", "unsigned", "short", "arguments", "and", "each", "argument", "forms", "one", "word", "of", "the", "two", "double-word", "input", "registers", ".", "ARGLIST", "is", "a", "TREE_LIST", "of", "th...

[ "frv", "2", "6", "2", "6" ]

frv2

frv_expand_mdpackh_builtin

frv

VLIW

GCC

20,517

198

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Thumb2 instruction size reduction pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"Thumb2 instruction size reduction pass\"" ]

Thumb2SizeReduction19

getPassName

ARM

CPU

LLVM

20,518

11

1

[]

[ "<s>", "void", "PPCTTI", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "if", "(", "ST", "->", "getDarwinDirective", "(", ")", "==", "PPC", "::", "DIR_A2", ")", "{", "UP", ".", "Partial"...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "PowerPC", "PPC", "PPC::DIR_A2" ]

PPCTargetTransformInfo (2)

getUnrollingPreferences

PowerPC

CPU

LLVM

20,519

40

1

[]

[ "<s>", "bool", "PTXMFInfoExtract", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "PTXMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "PTXMachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PTX", "PTX", "PTX", "PTX", "\"****** PTX FUNCTION LOCAL VAR REG DEF ******\\n\"", "PTX::NoRegister", "1", "PTX::NUM_TARGET_REGS", "PTX", "\"Used Reg: \"", "\"\\n\"" ]

PTXMFInfoExtract2

runOnMachineFunction

PTX

GPU

LLVM

20,520

152

1

[]

[ "<s>", "bool", "sh_split_movrt_negc_to_movt_xor", "(", "rtx_insn", "*", "curr_insn", ",", "rtx", "operands", "[", "]", ")", "{", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "return", "false", ";", "set_of_reg", "t_before_negc", "=", "sh_find_set_of_reg...

[ "Given", "the", "current", "insn", ",", "which", "is", "assumed", "to", "be", "a", "movrt_negc", "insn", ",", "try", "to", "figure", "out", "whether", "it", "should", "be", "converted", "into", "a", "movt-xor", "sequence", "in", "the", "movrt_negc", "split...

[ "sh", "0" ]

sh

sh_split_movrt_negc_to_movt_xor

sh

CPU

GCC

20,521

193

1

[]

[ "<s>", "static", "int", "arm_issue_rate", "(", "void", ")", "{", "return", "current_tune", "->", "issue_rate", ";", "}", "</s>" ]

[ "Most", "ARM", "cores", "are", "single", "issue", ",", "but", "some", "newer", "ones", "can", "dual", "issue", ".", "The", "scheduler", "descriptions", "rely", "on", "this", "being", "correct", "." ]

[ "arm" ]

arm

arm_issue_rate

arm

CPU

GCC

20,522

13

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegi...

[ "Frame", "Directive", "." ]

[ "Mips", "Mips" ]

MipsAsmPrinter10

emitFrameDirective

Mips

CPU

LLVM

20,523

70

1

[]

[ "<s>", "void", "M680x0InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "M680x0", "M680x0" ]

M680x0InstPrinter

printInst

M680x0

MPU

LLVM

20,524

50

1

[]

[ "<s>", "int", "csky_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "rclass", ",", "bool", "in", ")", "{", "return", "(", "4", "+", "memory_move_secondary_cost", "(", "mode", ",", "rclass", ",", "in", ")", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_MEMORY_MOVE_COST", ":", "compute", "the", "cost", "of", "moving", "data", "between", "registers", "and", "memory", "." ]

[ "csky", "4" ]

csky

csky_memory_move_cost

csky

CPU

GCC

20,525

28

1

[]

[ "<s>", "bool", "ARCTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "return", "AM", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "ARC", "ARC", "0" ]

ARCISelLowering

isLegalAddressingMode

ARC

MPU

LLVM

20,526

36

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "Mips16RegisterInfo", "::", "intRegClass", "(", "unsigned", "Size", ")", "const", "{", "assert", "(", "Size", "==", "4", ")", ";", "return", "&", "Mips", "::", "CPU16RegsRegClass", ";", "}", "</s>" ]

[ "Return", "GPR", "register", "class", "." ]

[ "Mips", "Mips", "4", "Mips::CPU16RegsRegClass" ]

Mips16RegisterInfo

intRegClass

Mips

CPU

LLVM

20,527

26

1

[]

[ "<s>", "StringRef", "RISCVMCExpr", "::", "getVariantKindName", "(", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid ELF symbol kind\"", ")", ";", "case", "VK_RISCV_LO", ":", "return", "\"lo\"", ...

[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]

[ "RI5CY", "RISCV", "\"Invalid ELF symbol kind\"", "RISCV", "\"lo\"", "RISCV", "\"hi\"", "RISCV", "\"pcrel_lo\"", "RISCV", "\"pcrel_hi\"", "RISCV", "\"got_pcrel_hi\"", "RISCV", "\"tprel_lo\"", "RISCV", "\"tprel_hi\"", "RISCV", "\"tprel_add\"", "RISCV", "\"tls_ie_pcrel_hi\"", ...

RISCVMCExpr

getVariantKindName

RI5CY

CPU

LLVM

20,528

83

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "aarch64_clamp_to_uimm12_shift", "(", "HOST_WIDE_INT", "val", ")", "{", "gcc_assert", "(", "(", "val", "&", "0xffffff", ")", "==", "val", ")", ";", "if", "(", "(", "(", "val", "&", "0xfff", ")", "<<", "0", ")", "==", "...

[ "Returns", "the", "nearest", "value", "to", "VAL", "that", "will", "fit", "as", "a", "12-bit", "unsigned", "immediate", "that", "can", "be", "created", "with", "a", "left", "shift", "of", "0", "or", "12", "." ]

[ "aarch64", "0xffffff", "0xfff", "0", "0xfff", "12" ]

aarch64

aarch64_clamp_to_uimm12_shift

aarch64

CPU

GCC

20,529

46

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "ARMFunctionInfo", "*", "AFI", "=", "MBB", "->", "g...

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM::ADDri", "ARM::tADDframe", "ARM::t2ADDri", "0", "ARMCC::AL" ]

ARMBaseRegisterInfo11

materializeFrameBaseRegister

ARM

CPU

LLVM

20,530

229

1

[]

[ "<s>", "void", "alpha_split_atomic_op", "(", "enum", "rtx_code", "code", ",", "rtx", "mem", ",", "rtx", "val", ",", "rtx", "before", ",", "rtx", "after", ",", "rtx", "scratch", ",", "enum", "memmodel", "model", ")", "{", "machine_mode", "mode", "=", "GET...

[ "Expand", "an", "an", "atomic", "fetch-and-operate", "pattern", ".", "CODE", "is", "the", "binary", "operation", "to", "perform", ".", "MEM", "is", "the", "memory", "on", "which", "to", "operate", ".", "VAL", "is", "the", "second", "operand", "of", "the", ...

[ "alpha" ]

alpha

alpha_split_atomic_op

alpha

MPU

GCC

20,531

216

1

[]

[ "<s>", "static", "rtx", "emit_insxl", "(", "machine_mode", "mode", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "rtx", "ret", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";"...

[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "an", "insxl", "instruction", "in", "MODE", "." ]

[ "alpha" ]

alpha4

emit_insxl

alpha

MPU

GCC

20,532

108

1

[]

[ "<s>", "bool", "ix86_d_has_stdcall_convention", "(", "unsigned", "int", "*", "link_system", ",", "unsigned", "int", "*", "link_windows", ")", "{", "if", "(", "ix86_abi", "==", "MS_ABI", ")", "{", "*", "link_system", "=", "1", ";", "*", "link_windows", "=", ...

[ "Implement", "TARGET_D_HAS_STDCALL_CONVENTION", "for", "x86", "targets", "." ]

[ "i386", "1", "1", "0", "0", "0" ]

i386-d

ix86_d_has_stdcall_convention

i386

CPU

GCC

20,533

56

1

[]

[ "<s>", "unsigned", "getGlobalBaseReg", "(", ")", "const", "{", "return", "GlobalBaseReg", ";", "}", "</s>" ]

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "TeeRISC" ]

TeeRISCMachineFunctionInfo

getGlobalBaseReg

TeeRISC

CPU

LLVM

20,534

10

1

[]

[ "<s>", "bool", "aarch64_fusion_enabled_p", "(", "enum", "aarch64_fusion_pairs", "op", ")", "{", "return", "(", "aarch64_tune_params", ".", "fusible_ops", "&", "op", ")", "!=", "0", ";", "}", "</s>" ]

[ "Return", "true", "iff", "the", "instruction", "fusion", "described", "by", "OP", "is", "enabled", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_fusion_enabled_p

aarch64

CPU

GCC

20,535

20

1

[]

[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "PowerPC", "PPC", "1", "0", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::VRRCRegClassID", "32" ]

PPCRegisterInfo84

getRegPressureLimit

PowerPC

CPU

LLVM

20,536

106

1

[]

[ "<s>", "static", "void", "arc_override_options", "(", "void", ")", "{", "if", "(", "arc_cpu", "==", "PROCESSOR_NONE", ")", "arc_cpu", "=", "PROCESSOR_ARC700", ";", "if", "(", "arc_size_opt_level", "==", "3", ")", "optimize_size", "=", "1", ";", "if", "(", ...

[ "Check", "ARC", "options", ",", "generate", "derived", "target", "attributes", "." ]

[ "arc", "3", "1", "255", "1", "0", "1" ]

arc5

arc_override_options

arc

MPU

GCC

20,537

76

1

[]

[ "<s>", "static", "const", "char", "*", "rs6000_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "...

[ "AltiVec", "defines", "five", "built-in", "scalar", "types", "that", "serve", "as", "vector", "elements", ";", "we", "must", "teach", "the", "compiler", "how", "to", "mangle", "them", ".", "The", "128-bit", "floating", "point", "mangling", "is", "target-specif...

[ "rs6000", "\"U6__boolc\"", "\"U6__bools\"", "\"u7__pixel\"", "\"U6__booli\"", "\"U6__boolx\"", "\"U10__float128\"", "\"U10__float128\"", "\"g\"", "\"g\"", "\"g\"" ]

rs60007

rs6000_mangle_type

rs6000

CPU

GCC

20,538

163

1

[]

[ "<s>", "static", "machine_mode", "aarch64_reg_save_mode", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "GP_REGNUM_P", "(", "regno", ")", ")", "return", "DImode", ";", "if", "(", "FP_REGNUM_P", "(", "regno", ")", ")", "switch", "(", "crtl", "->", ...

[ "Return", "the", "mode", "a", "register", "save/restore", "should", "use", ".", "DImode", "for", "integer", "registers", ",", "DFmode", "for", "FP", "registers", "in", "non-SIMD", "functions", "(", "they", "only", "save", "the", "bottom", "half", "of", "a", ...

[ "aarch64" ]

aarch64

aarch64_reg_save_mode

aarch64

CPU

GCC

20,539

89

1

[]

[ "<s>", "bool", "RV16KInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "RV16K", "RV16K", "0", "0", "2", "1", "0", "1", "2", "0" ]

RV16KInstrInfo

analyzeBranch

RV16K

Virtual ISA

LLVM

20,540

366

1

[]

[ "<s>", "void", "R600SchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "NextInstKind", "!=", "CurInstKind", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Instruction Type Switch\\n\"", ")", ";", ...

[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]

[ "AMDGPU", "R600", "\"Instruction Type Switch\\n\"", "31", "0", "4", "AMDGPU::ALU_LITERAL_X", "\" Instructions Emitted in this clause\\n\"" ]

R600MachineScheduler (2)

schedNode

AMDGPU

GPU

LLVM

20,541

198

1

[]

[ "<s>", "static", "int", "ia32_multipass_dfa_lookahead", "(", "void", ")", "{", "switch", "(", "ix86_tune", ")", "{", "case", "PROCESSOR_PENTIUM", ":", "case", "PROCESSOR_LAKEMONT", ":", "return", "2", ";", "case", "PROCESSOR_PENTIUMPRO", ":", "case", "PROCESSOR_K6...

[ "How", "many", "alternative", "schedules", "to", "try", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", ",", "but", "no", "wider", ".", "Making", "this", "value", "too", "large", "results", "extra", "w...

[ "i386", "2", "1", "4", "0", "0" ]

i3865

ia32_multipass_dfa_lookahead

i386

CPU

GCC

20,542

88

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "TargetPassConfig", "::", "addPreRegAlloc", "(", ")", ";", "addPass", "(", "createWebAssemblyStoreResults", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine (2)

addPreRegAlloc

WebAssembly

Virtual ISA

LLVM

20,543

21

1

[]

[ "<s>", "void", "MipsRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")"...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips", "Mips::NOREORDER", "Mips::CPLOAD", "Mips::NOMACRO", "Mips::ADDiu", "Mips::SP", "Mips::SP", "Mips::SW", "Mips::RA", "Mips::SP", "Mips::SW", "Mips::FP", "Mips::SP", "Mips::ADDu", "Mips::FP", "Mips::SP", ...

MipsRegisterInfo38

emitPrologue

Mips

CPU

LLVM

20,544

417

1

[]

[ "<s>", "unsigned", "R600InstrInfo", "::", "isLegalUpTo", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", ">", "&", "IGSrcs", ",", "const", "std", "::", "vector", "<", "R600In...

[ "returns", "how", "many", "MIs", "(", "whose", "inputs", "are", "represented", "by", "IGSrcs", ")", "can", "be", "packed", "in", "the", "same", "Instruction", "Group", "while", "meeting", "read", "port", "limitations", "given", "a", "Swz", "swizzle", "sequen...

[ "AMDGPU", "R600", "R600", "R600", "4", "3", "1", "0", "0", "3", "0", "255", "AMDGPU::OQAP", "R600", "R600", "0", "0", "0", "255", "0", "1" ]

R600InstrInfo21

isLegalUpTo

AMDGPU

GPU

LLVM

20,545

411

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SparcTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const",...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Sparc", "Sparc", "1", "0", "MVT::v2i32", "0U", "SP::IntPairRegClass", "0U", "SP::IntRegsRegClass", "MVT::f32", "0U", "SP::FPRegsRegClass", "MVT::f64", "0U", "SP::LowDFPRegsRegClass", "MVT::f128", "0U", "SP::LowQFPRegsRegClass", "\"Unknown ValueType for f-register-type!\"", "MV...

SparcISelLowering20

getRegForInlineAsmConstraint

Sparc

CPU

LLVM

20,546

429

1

[]

[ "<s>", "bool", "HexagonDCE", "::", "run", "(", ")", "{", "bool", "Collected", "=", "collect", "(", ")", ";", "if", "(", "!", "Collected", ")", "return", "false", ";", "const", "SetVector", "<", "NodeId", ">", "&", "DeadNodes", "=", "getDeadNodes", "(",...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "Hexagon", "Hexagon", "\"Partly dead: \"" ]

HexagonRDFOpt10

run

Hexagon

DSP

LLVM

20,547

283

1

[]

[ "<s>", "void", "RISCVAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCInst", "Res", ";", "bool", "IsCapMode", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", ":...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "RISCV", "RISCV", "RISCV::FeatureCapMode", "\"Opcode not expected!\"", "RISCV::C_BEQZ", "RISCV::BEQ", "0", "RISCV::X0", "1", "RISCV::C_BNEZ", "RISCV::BNE", "0", "RISCV::X0", "1", "RISCV::C_J", "RISCV::CJAL", "RISCV::JAL", "RISCV::C0", "RISCV::X0", "0", "RISCV::C_JAL", "RISC...

RISCVAsmBackend20

relaxInstruction

RISCV

CPU

LLVM

20,548

306

1

[]

[ "<s>", "static", "MCSubtargetInfo", "*", "createMCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "return", "createWebAssemblyMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")",...

[ "createMCSubtargetInfo", "-", "Create", "a", "MCSubtargetInfo", "implementation", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyMCTargetDesc10

createMCSubtargetInfo

WebAssembly

Virtual ISA

LLVM

20,549

30

1

[]

[ "<s>", "void", "v850_output_aligned_bss", "(", "FILE", "*", "file", ",", "tree", "decl", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "int", "align", ")", "{", "switch", "(", "v850_get_data_area", "(", "decl", ")", ")",...

[ "A", "version", "of", "asm_output_aligned_bss", "(", ")", "that", "copes", "with", "the", "special", "data", "areas", "of", "the", "v850", "." ]

[ "v850", "1" ]

v8503

v850_output_aligned_bss

v850

MPU

GCC

20,550

109

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "||", "S...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "4", "\"Only scalars supported atm\"", "32", "0", "0" ]

ARMCallLowering (2)

assignValueToAddress

ARM

CPU

LLVM

20,551

143

1

[]

[ "<s>", "bool", "MipsTTIImpl", "::", "hasDivRemOp", "(", "Type", "*", "DataType", ",", "bool", "IsSigned", ")", "{", "EVT", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "DataType", ")", ";", "return", "TLI", "->", "isOperationLegalOrCustom", "(",...

[ "Return", "true", "if", "the", "target", "has", "a", "unified", "operation", "to", "calculate", "division", "and", "remainder", "." ]

[ "Mips", "Mips", "ISD::SDIVREM", "ISD::UDIVREM" ]

MipsTargetTransformInfo

hasDivRemOp

Mips

CPU

LLVM

20,552

44

1

[]

[ "<s>", "const", "RISCVSubtarget", "&", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";", "}", "</s>" ]

[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]

[ "RI5CY", "RISCV" ]

RISCVISelLowering

getSubtarget

RI5CY

CPU

LLVM

20,553

12

1

[]

[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU::getAMDGPUAS" ]

AMDGPUPromoteAlloca39

runOnFunction

AMDGPU

GPU

LLVM

20,554

208

1

[]

[ "<s>", "bool", "NEONPreAllocPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "bo...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM" ]

NEONPreAllocPass1

runOnMachineFunction

ARM

CPU

LLVM

20,555

84

1

[]

[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "RISCV" ]

RISCVMCExpr

getKind

RISCV

CPU

LLVM

20,556

10

1

[]

[ "<s>", "static", "void", "timode_check_non_convertible_regs", "(", "bitmap", "candidates", ",", "bitmap", "regs", ",", "unsigned", "int", "regno", ")", "{", "if", "(", "bitmap_bit_p", "(", "regs", ",", "regno", ")", "||", "HARD_REGISTER_NUM_P", "(", "regno", "...

[ "For", "a", "register", "REGNO", ",", "scan", "instructions", "for", "its", "defs", "and", "uses", ".", "Put", "REGNO", "in", "REGS", "if", "a", "def", "or", "use", "is", "n't", "in", "CANDIDATES", "." ]

[ "i386", "\"r%d has non convertible def in insn %d\\n\"", "\"r%d has non convertible use in insn %d\\n\"" ]

i386-features1

timode_check_non_convertible_regs

i386

CPU

GCC

20,557

166

1

[]

[ "<s>", "void", "WebAssemblyInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", "...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "WebAssembly", "WebAssembly", "0", "WebAssembly::CALL_INDIRECT_VOID", "\", \"", "WebAssembly::LOOP", "\"label\"", "WebAssembly::BLOCK", "WebAssembly::END_LOOP", "WebAssembly::END_BLOCK", "\"label\"", "8", "0", "WebAssembly::OPERAND_BASIC_BLOCK", "WebAssemblyII::VariableOpImmediateIsLabel...

WebAssemblyInstPrinter

printInst

WebAssembly

Virtual ISA

LLVM

20,558

415

1

[]

[ "<s>", "bool", "PPCCTRLoops", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapp...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "PowerPC", "PPC" ]

PPCCTRLoops1

runOnFunction

PowerPC

CPU

LLVM

20,559

158

1

[]

[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "RISCV", "RISCV", "RISCV", "\"interrupt\"", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]

RISCVRegisterInfo10

getCallPreservedMask

RISCV

CPU

LLVM

20,560

128

1

[]

[ "<s>", "TargetPassConfig", "*", "CAHPTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TargetPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "CAHP", "CAHP" ]

CAHPTargetMachine1

createPassConfig

CAHP

CPU

LLVM

20,561

22

1

[]

[ "<s>", "void", "i386_pe_maybe_record_exported_symbol", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "is_data", ")", "{", "rtx", "symbol", ";", "struct", "export_list", "*", "p", ";", "if", "(", "!", "decl", ")", "return", ";", "sym...

[ "Assemble", "an", "export", "symbol", "entry", ".", "We", "need", "to", "keep", "a", "list", "of", "these", ",", "so", "that", "we", "can", "output", "the", "export", "list", "at", "the", "end", "of", "the", "assembly", ".", "We", "used", "to", "outp...

[ "i386", "0" ]

winnt

i386_pe_maybe_record_exported_symbol

i386

CPU

GCC

20,562

102

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsZeroVal", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "X86", "X86", "16", "0", "16", "0", "16", "16", "32", "MVT::v8i32", "MVT::v8f32", "MVT::v4i32", "MVT::v4f32", "8", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]

X86ISelLowering142

getOptimalMemOpType

X86

CPU

LLVM

20,563

228

1

[]

[ "<s>", "static", "bool", "arm_must_pass_in_stack", "(", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "TARGET_AAPCS_BASED", ")", "return", "must_pass_in_stack_var_size", "(", "arg", ")", ";", "else", "return", "must_pass_in_stack_var_size_or_pad", "("...

[ "Return", "true", "if", "a", "type", "must", "be", "passed", "in", "memory", ".", "For", "AAPCS", ",", "small", "aggregates", "(", "padded", "to", "the", "size", "of", "a", "word", ")", "should", "be", "passed", "in", "a", "register", "." ]

[ "arm" ]

arm

arm_must_pass_in_stack

arm

CPU

GCC

20,564

28

1

[]

[ "<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "MIB", ".", "addUse", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";", "Register", "ExtReg", ";", "u...

[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]

[ "X86", "128", "80", "\"We expect that to be 128 bit\"", "0" ]

X86CallLowering17

assignValueToReg

X86

CPU

LLVM

20,565

139

1

[]

[ "<s>", "static", "rtx", "sparc_function_incoming_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "sparc_function_arg_1", "(", "cum", ",", "arg", ",", "true", ")", ";", "}", "</s>" ]

[ "Handle", "the", "TARGET_FUNCTION_INCOMING_ARG", "target", "hook", "." ]

[ "sparc" ]

sparc

sparc_function_incoming_arg

sparc

CPU

GCC

20,566

24

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "Mips", "Mips", "0", "1", "2", "ISD::BITCAST" ]

MipsISelLowering48

LowerCallResult

Mips

CPU

LLVM

20,567

252

1

[]

[ "<s>", "static", "bool", "riscv_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "if", "(", "mode", "==", "HFmode", ")", "return", "true", ";", "else", "return", "default_scalar_mode_supported_p", "(", "mode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]

[ "riscv" ]

riscv1

riscv_scalar_mode_supported_p

riscv

CPU

GCC

20,568

25

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "PowerPC", "PPC", "ISD::InputArg", "16", "PPC", "0", "\"Can only return in registers!\"", "1", "0", "2" ]

PPCISelLowering113

LowerCallResult

PowerPC

CPU

LLVM

20,569

193

1

[]

[ "<s>", "unsigned", "SystemZInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "isSimpleMove", "(", "MI", ",", "FrameIndex", ",", "SystemZII", "::", "SimpleBDXLoad", ")", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "SystemZ", "SystemZ", "SystemZII::SimpleBDXLoad" ]

SystemZInstrInfo (2)

isLoadFromStackSlot

SystemZ

CPU

LLVM

20,570

29

1

[]

[ "<s>", "static", "const", "char", "*", "aarch64_get_multilib_abi_name", "(", "void", ")", "{", "if", "(", "TARGET_BIG_END", ")", "return", "TARGET_ILP32", "?", "\"aarch64_be_ilp32\"", ":", "\"aarch64_be\"", ";", "return", "TARGET_ILP32", "?", "\"aarch64_ilp32\"", ":...

[ "Implement", "TARGET_GET_MULTILIB_ABI_NAME" ]

[ "aarch64", "\"aarch64_be_ilp32\"", "\"aarch64_be\"", "\"aarch64_ilp32\"", "\"aarch64\"" ]

aarch64

aarch64_get_multilib_abi_name

aarch64

CPU

GCC

20,571

28

1

[]

[ "<s>", "bool", "SIAnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopIn...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "SI", "1" ]

SIAnnotateControlFlow24

runOnFunction

AMDGPU

GPU

LLVM

20,572

255

1

[]

[ "<s>", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "if", "(", "isIndirectJump", "(", "Inst", ")", ")", "{", "if", "(", "PendingCall", ")", "report_fatal_error", "(", "\"...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "\"Dangerous instruction in branch delay slot!\"", "\"Dangerous instruction in branch delay slot!\"", "Mips", "\"Dangerous instruction in branch delay slot!\"", "1", "Mips", "Mips", "Mips" ]

MipsNaClELFStreamer17

EmitInstruction

Mips

CPU

LLVM

20,573

263

1

[]

[ "<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "TOY" ]

TOYFrameLowering

hasFP

TOY

CPU

LLVM

20,574

14

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "ARM", "ARM", "ARM", "ARM", "0", "ARM::t2LDMIA_UPD", "ARM::LDMIA_UPD", "ARM::t2LDR_POST", "ARM::LDR_POST_IMM", "ARM::VLDMDIA_UPD", "0", "ARM", "ARM", "0", "ARM", "0" ]

ARMFrameLowering100

restoreCalleeSavedRegisters

ARM

CPU

LLVM

20,575

210

1

[]

[ "<s>", "bool", "AMDGPUAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "(", "(",...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "AMDGPU", "AMDGPU", "4", "1", "0x3f" ]

AMDGPUAsmBackend (2)1

fixupNeedsRelaxation

AMDGPU

GPU

LLVM

20,576

44

1

[]

[ "<s>", "inline", "hashval_t", "wrapped_symbol_hasher", "::", "hash", "(", "const", "value_type", "*", "v", ")", "{", "return", "htab_hash_string", "(", "v", ")", ";", "}", "</s>" ]

[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]

[ "i386" ]

winnt4

hash

i386

CPU

GCC

20,577

19

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")",...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AArch64", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

AArch64AsmBackend16

applyFixup

AArch64

CPU

LLVM

20,578

115

1

[]

[ "<s>", "BTFTypeDerived", "::", "BTFTypeDerived", "(", "const", "DIDerivedType", "*", "DTy", ",", "unsigned", "Tag", ",", "bool", "NeedsFixup", ")", ":", "DTy", "(", "DTy", ")", ",", "NeedsFixup", "(", "NeedsFixup", ")", "{", "switch", "(", "Tag", ")", "{...

[ "Used", "by", "DW_TAG_pointer_type", "only", "." ]

[ "BPF", "BTF::BTF_KIND_PTR", "BTF::BTF_KIND_CONST", "BTF::BTF_KIND_VOLATILE", "BTF::BTF_KIND_TYPEDEF", "BTF::BTF_KIND_RESTRICT", "\"Unknown DIDerivedType Tag\"", "24" ]

BTFDebug1

BTFTypeDerived

BPF

Virtual ISA

LLVM

20,579

113

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "AVRFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "AVRSubtarge...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "AVR", "AVR", "AVR", "AVR", "AVR", "0", "1", "\"Unsupported stack alignment\"", "AVR::SPREAD", "AVR::R31R30", "AVR::SP", "AVR::SUBIWRdK", "AVR::R31R30", "AVR::R31R30", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R31R30", "6", "AVR::ADIWRdK", "AVR::SUBIWRdK", "AVR::SPREAD", "AVR...

AVRFrameLowering (2)

eliminateCallFramePseudoInstr

AVR

MPU

LLVM

20,580

428

1

[]

[ "<s>", "bool", "GCNDPPCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasDPP", "(", ")", "||", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "\"Must be run on SSA\"", "AMDGPU::V_MOV_B32_dpp", "AMDGPU::V_MOV_B64_DPP_PSEUDO" ]

GCNDPPCombine

runOnMachineFunction

AMDGPU

GPU

LLVM

20,581

208

1

[]

[ "<s>", "static", "rtx", "rs6000_spe_function_arg", "(", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "int", "gregno", "=", "cum", "->", "sysv_gregno", ";", "if", "(", "TARGET_E500_DOUBLE", "&&", "(",...

[ "Determine", "where", "to", "put", "a", "SIMD", "argument", "on", "the", "SPE", "." ]

[ "powerpcspe", "1", "1", "1", "2", "1", "0", "1", "1", "1", "4", "2" ]

powerpcspe

rs6000_spe_function_arg

powerpcspe

CPU

GCC

20,582

238

1

[]

[ "<s>", "bool", "RISCVTTIImpl", "::", "isLoweredToCall", "(", "const", "Function", "*", "F", ")", "{", "if", "(", "F", "->", "getName", "(", ")", ".", "startswith", "(", "\"llvm.riscv.pulp\"", ")", ")", "return", "false", ";", "return", "BaseT", "::", "is...

[ "Test", "whether", "calls", "to", "a", "function", "lower", "to", "actual", "program", "function", "calls", "." ]

[ "RISCV", "RISCV", "\"llvm.riscv.pulp\"" ]

RISCVTargetTransformInfo17

isLoweredToCall

RISCV

CPU

LLVM

20,583

36

1

[]

[ "<s>", "void", "SystemZAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SystemZMCInstLower", "Lower", "(", "MF", "->", "getContext", "(", ")", ",", "*", "this", ")", ";", "MCInst", "LoweredMI", ";", "switch", "(", "...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ::Return", "SystemZ::BR", "SystemZ::R14D", "SystemZ::CallBRASL", "SystemZ::BRASL", "SystemZ::R14D", "0", "SystemZ::CallBASR", "SystemZ::BASR", "SystemZ::R14D", "0", "SystemZ::CallJG", "SystemZ::JG", "0", "SystemZ::CallBR", "SystemZ::BR", ...

SystemZAsmPrinter27

EmitInstruction

SystemZ

CPU

LLVM

20,584

490

1

[]

[ "<s>", "bool", "X86AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "int64_t", "...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "X86", "X86" ]

X86AsmBackend (2)

fixupNeedsRelaxation

X86

CPU

LLVM

20,585

40

1

[]

[ "<s>", "static", "int", "ia64_hpux_reloc_rw_mask", "(", "void", ")", "{", "return", "3", ";", "}", "</s>" ]

[ "For", "HPUX", ",", "it", "is", "illegal", "to", "have", "relocations", "in", "shared", "segments", "." ]

[ "ia64", "3" ]

ia64

ia64_hpux_reloc_rw_mask

ia64

CPU

GCC

20,586

11

1

[]

[ "<s>", "static", "tree", "sh_handle_resbank_handler_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "!", "TARGET...

[ "Handle", "a", "'resbank", "'", "attribute", "." ]

[ "sh", "\"%qE attribute is supported only for SH2A\"", "\"%qE attribute only applies to functions\"" ]

sh

sh_handle_resbank_handler_attribute

sh

CPU

GCC

20,587

75

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "X86", "X86", "X86::MOV8rm", "X86::MOV16rm", "X86::MOV16_rm", "X86::MOV32rm", "X86::MOV32_rm", "X86::MOV64rm", "X86::LD_Fp64m", "X86::MOVSSrm", "X86::MOVSDrm", "X86::MOVAPSrm", "X86::MOVAPDrm", "X86::MOVDQArm", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "1", "2", "3", "4", "2"...

X86InstrInfo101

isLoadFromStackSlot

X86

CPU

LLVM

20,588

218

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "llvm_unreachable", "(", "\"UNIMP\"", ")", ";", "}", "</s>" ]

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "PowerPC", "\"UNIMP\"" ]

PPCAsmBackend36

applyFixup

PowerPC

CPU

LLVM

20,589

26

1

[]

[ "<s>", "unsigned", "int", "ix86_local_alignment", "(", "tree", "exp", ",", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "tree", "type", ",", "decl", ";", "if", "(", "exp", "&&", "DECL_P", "(", "exp", ")", ")", "{", "type", "=", ...

[ "Compute", "the", "alignment", "for", "a", "local", "variable", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", ".", "The", "value", "of", "this", "macro", "...

[ "i386", "64", "64", "32", "16", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128" ]

i3864

ix86_local_alignment

i386

CPU

GCC

20,590

449

1

[]

[ "<s>", "InstructionCost", "NVPTXTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Op...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "NVPTX", "NVPTX", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "MVT::i64", "2" ]

NVPTXTargetTransformInfo11

getArithmeticInstrCost

NVPTX

GPU

LLVM

20,591

173

1

[]

[ "<s>", "uint64_t", "SystemZInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "INLINEASM", ")", "{", "const", "MachineFunction", "*", "M...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "SystemZ", "SystemZ", "0" ]

SystemZInstrInfo18

getInstSizeInBytes

SystemZ

CPU

LLVM

20,592

86

1

[]

[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "Hexagon" ]

HexagonTargetMachine10

getInstrItineraryData

Hexagon

DSP

LLVM

20,593

13

1

[]

[ "<s>", "bool", "AVRAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "bool", "Error", "=", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "AVR", "AVR", "0", "1", "0", "0", "0", "\"Operand must be a register when you're\"", "\"using 'A'..'Z' operand extracodes.\"", "0", "1", "AVR", "AVR", "8", "2", "\"Only 8 and 16 bit regs are supported.\"", "\"Multibyte index out of range.\"", "2", "AVR::sub_hi", "AVR::sub_lo", ...

AVRAsmPrinter1

PrintAsmOperand

AVR

MPU

LLVM

20,594

312

1

[]

[ "<s>", "static", "bool", "call_ABI_of_interest", "(", "tree", "fndecl", ")", "{", "if", "(", "rs6000_gnu_attr", "&&", "symtab", "->", "state", "==", "EXPANSION", ")", "{", "struct", "cgraph_node", "*", "c_node", ";", "if", "(", "fndecl", "==", "NULL_TREE", ...

[ "Return", "TRUE", "if", "a", "call", "to", "function", "FNDECL", "may", "be", "one", "that", "potentially", "affects", "the", "function", "calling", "ABI", "of", "the", "object", "file", "." ]

[ "powerpcspe" ]

powerpcspe

call_ABI_of_interest

powerpcspe

CPU

GCC

20,595

73

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "PatmosCallGraphBuilder", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "Patm...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Patmos", "Patmos", "Patmos" ]

PatmosExport

getAnalysisUsage

Patmos

VLIW

LLVM

20,596

42

1

[]

[ "<s>", "static", "bool", "ix86_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET...

[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", ".", "We", "already", "know", "this", "satisfies", "CONSTANT_P", "." ]

[ "i386", "0", "1", "0", "1", "0", "0", "0", "0" ]

i386

ix86_legitimate_constant_p

i386

CPU

GCC

20,597

358

1

[]

[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtar...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "RI5CY", "RISCV", "RISCV", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]

RISCVRegisterInfo

getCallPreservedMask

RI5CY

CPU

LLVM

20,598

100

1

[]

[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "PowerPC", "PPC", "1", "0", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::VRRCRegClassID", "32", "PPC::CRRCRegClassID", "8" ]

PPCRegisterInfo14

getRegPressureLimit

PowerPC

CPU

LLVM

20,599

116

1

[]