docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "int", "loongarch_binary_cost", "(", "rtx", "x", ",", "int", "single_cost", ",", "int", "double_cost", ",", "bool", "speed", ")", "{", "int", "cost", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "==", "UNITS_PER_...	[ "Return", "the", "cost", "of", "binary", "operation", "X", ",", "given", "that", "the", "instruction", "sequence", "for", "a", "word-sized", "or", "smaller", "operation", "has", "cost", "SINGLE_COST", "and", "that", "the", "sequence", "of", "a", "double-word",...	[ "loongarch", "2", "0", "1", "1" ]	loongarch	loongarch_binary_cost	loongarch	CPU	GCC	20,700	90	1	[]
[ "<s>", "void", "F2003fInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "F2003f", "F2003f", "F2003f::KRZrm", "0", "0" ]	F2003fInstrInfo	loadRegFromStackSlot	F2003f	CPU	LLVM	20,701	157	1	[]
[ "<s>", "bool", "HexagonTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "GlobalVariable", "", "GVA", "=", "dyn_cast", "<"...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetObjectFile5	IsGlobalInSmallSection	Hexagon	DSP	LLVM	20,702	96	1	[]
[ "<s>", "const", "uint32_t", "*", "Comet2RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Comet2", "Comet2" ]	Comet2RegisterInfo	getCallPreservedMask	Comet2	CPU	LLVM	20,703	22	1	[]
[ "<s>", "static", "inline", "const", "MachineInstrBuilder", "&", "addMemOperand", "(", "const", "MachineInstrBuilder", "&", "MIB", ",", "int", "FI", ",", "int", "Offset", "=", "0", ")", "{", "MachineInstr", "*", "MI", "=", "MIB", ";", "MachineFunction", "&", ...	[ "Add", "a", "MachineMemOperand", "to", "the", "machine", "instruction", "." ]	[ "M68k", "0" ]	M68kInstrBuilder	addMemOperand	M68k	MPU	LLVM	20,704	143	1	[]
[ "<s>", "static", "bool", "arm_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "bool", "result", ";", "...	[ "RTX", "costs", "when", "optimizing", "for", "size", "." ]	[ "arm", "\"\\n%s cost: %d (%s)\\n\"", "\"Hot\"", "\"Cold\"", "\"final\"", "\"partial\"" ]	arm5	arm_rtx_costs	arm	CPU	GCC	20,705	213	1	[]
[ "<s>", "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMicroMipsSizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", ")", ")", ";", "addPass", "(", "createMipsBranchExpansion", "(", "...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine21	addPreEmitPass	Mips	CPU	LLVM	20,706	36	1	[]
[ "<s>", "int", "m32r_expand_block_move", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "orig_dst", "=", "operands", "[", "0", "]", ";", "rtx", "orig_src", "=", "operands", "[", "1", "]", ";", "rtx", "bytes_rtx", "=", "operands", "[", "2", "]", ";...	[ "Expand", "string/block", "move", "operations", ".", "operands", "[", "0", "]", "is", "the", "pointer", "to", "the", "destination", ".", "operands", "[", "1", "]", "is", "the", "pointer", "to", "the", "source", ".", "operands", "[", "2", "]", "is", "th...	[ "m32r", "0", "1", "2", "3", "0", "0", "1", "0", "0", "0", "4", "1" ]	m32r3	m32r_expand_block_move	m32r	MPU	GCC	20,707	382	1	[]
[ "<s>", "bool", "ARMBlockPlacement", "::", "fixBackwardsWLS", "(", "MachineLoop", "", "ML", ")", "{", "MachineInstr", "", "WlsInstr", "=", "findWLS", "(", "ML", ")", ";", "if", "(", "!", "WlsInstr", ")", "return", "false", ";", "MachineBasicBlock", "*", "...	[ "Checks", "if", "loop", "has", "a", "backwards", "branching", "WLS", ",", "and", "if", "possible", ",", "fixes", "it", "." ]	[ "ARM", "ARM", "\"Found a backwards WLS from \"", "\" to \"", "\"\\n\"", "\"Can't move Predecessor block as \"", "\"it would convert a WLS from forward to a \"", "\"backwards branching WLS\\n\"" ]	ARMBlockPlacement (2)	fixBackwardsWLS	ARM	CPU	LLVM	20,708	208	1	[]
[ "<s>", "bool", "SPIRVPreLegalizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SPIRVSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SPIRVSubtarget", ">", "(", ")", ";", "SPIRVGlobalRegistry", "*", "GR", "=...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "SPIRV", "SPIRV", "SPIRV", "SPIRV", "SPIRV", "SPIRV" ]	SPIRVPreLegalizer	runOnMachineFunction	SPIRV	Virtual ISA	LLVM	20,709	92	1	[]
[ "<s>", "static", "void", "cr16_create_dwarf_for_multi_push", "(", "rtx", "insn", ")", "{", "rtx", "dwarf", ",", "reg", ",", "tmp", ";", "int", "i", ",", "j", ",", "from", ",", "to", ",", "word_cnt", ",", "dwarf_par_index", ",", "inc", ";", "machine_mode"...	[ "Generate", "DWARF2", "annotation", "for", "multi-push", "instruction", "." ]	[ "cr16", "0", "0", "0", "0", "0", "2", "4", "1", "1", "0", "0", "0", "0", "0", "1", "2", "2", "1", "0", "0", "0", "1", "2", "1", "1", "0", "0" ]	cr162	cr16_create_dwarf_for_multi_push	cr16	MPU	GCC	20,710	412	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInf...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature" ]	MipsAsmPrinter27	runOnMachineFunction	Mips	CPU	LLVM	20,711	162	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "PPC", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "PowerPC", "PPC::NumTargetFixupKinds" ]	PPCAsmBackend (2)1	getNumFixupKinds	PowerPC	CPU	LLVM	20,712	13	1	[]
[ "<s>", "bool", "SIWholeQuadMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "AMDGPU_PS", ")", "return", "false", ";",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "AMDGPU", "SI", "SI", "AMDGPU::EXEC", "0", "AMDGPU::SReg_64RegClass", "AMDGPU::COPY", "AMDGPU::EXEC", "AMDGPU::S_WQM_B64", "AMDGPU::EXEC", "AMDGPU::EXEC", "AMDGPU::SCC" ]	SIWholeQuadMode29	runOnMachineFunction	AMDGPU	GPU	LLVM	20,713	334	1	[]
[ "<s>", "const", "X86TargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "X86TargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]	[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]	[ "X86", "X86", "X86" ]	X86ISelDAGToDAG103	getTargetMachine	X86	CPU	LLVM	20,714	19	1	[]
[ "<s>", "static", "void", "aarch64_set_one_block_and_progress_pointer", "(", "rtx", "src", ",", "rtx", "*", "dst", ",", "machine_mode", "mode", ")", "{", "if", "(", "known_eq", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ",", "256", ")", ")", "{", "mode", "=...	[ "Like", "aarch64_copy_one_block_and_progress_pointers", ",", "except", "for", "memset", "where", "SRC", "is", "a", "register", "we", "have", "created", "with", "the", "duplicated", "value", "to", "be", "set", "." ]	[ "aarch64", "256", "0", "32", "128", "0", "16", "0" ]	aarch641	aarch64_set_one_block_and_progress_pointer	aarch64	CPU	GCC	20,715	180	1	[]
[ "<s>", "static", "void", "mips_init_builtins", "(", "void", ")", "{", "const", "struct", "mips_builtin_description", "*", "d", ";", "unsigned", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "mips_builtins", ")", ";", "i", ...	[ "Init", "builtin", "functions", ".", "This", "is", "called", "from", "TARGET_INIT_BUILTIN", "." ]	[ "mips", "0" ]	mips4	mips_init_builtins	mips	CPU	GCC	20,716	79	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "GlobalBaseReg", "=", "0", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "InsertVRSaveCode", "(", "MF", ")", ";", "return", "true", ";"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "0" ]	PPCISelDAGToDAG12	runOnMachineFunction	PowerPC	CPU	LLVM	20,717	29	1	[]
[ "<s>", "static", "int", "csky_sched_adjust_cost", "(", "rtx_insn", "", "insn", ",", "int", "dep_type", ",", "rtx_insn", "", "dep", ",", "int", "cost", ",", "unsigned", "int", "dw", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "dep_type", "==", "REG_DEP_ANTI", ...	[ "This", "function", "implements", "the", "target", "macro", "TARGET_SCHED_ADJUST_COST", ".", "It", "corrects", "the", "value", "of", "COST", "based", "on", "the", "relationship", "between", "INSN", "and", "DEP", "through", "the", "dependence", "DEP_TYPE", ".", "...	[ "csky", "0", "0", "0", "0", "0", "0", "0", "2", "1", "0", "0", "0", "0", "1", "1" ]	csky	csky_sched_adjust_cost	csky	CPU	GCC	20,718	467	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "i...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "ARM", "ARM", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "32", "0", "64", "32", "16", "MVT::v8i16", "MVT::v16i8" ]	ARMISelLowering (2)	isShuffleMaskLegal	ARM	CPU	LLVM	20,719	318	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "ARM", "ARM", "ARM::LDR", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::t2LDRi12", "ARM::tRestore", "1", "2", "2", "0", "1", "0", "ARM::VLDRD", "ARM::VLDRS", "1", "2", "2", "0", "1", "0", "0" ]	ARMBaseInstrInfo114	isLoadFromStackSlot	ARM	CPU	LLVM	20,720	286	1	[]
[ "<s>", "void", "PIC16TargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "tm", ")", "{", "TargetLoweringObjectFile", "::", "Initialize", "(", "Ctx", ",", "tm", ")", ";", "TM", "=", "&", "tm", ";", "BSSSe...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "PIC16", "PIC16", "PIC16", "\"udata.# UDATA\"", "PIC16", "\"romdata.# ROMDATA\"", "PIC16", "\"idata.# IDATA\"", "PIC16", "\"\"", "PIC16", "PIC16", "PIC16", "PIC16", "\"ExternalVarDecls\"", "PIC16", "PIC16", "\"ExternalVarDefs\"" ]	PIC16TargetObjectFile2	Initialize	PIC16	MPU	LLVM	20,721	131	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "DiagnosticInfo", "*", "DI", ")", "{", "return", "DI", "->", "getKind", "(", ")", "==", "DK_MisalignedTrap", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "Hexagon" ]	HexagonISelLowering110	classof	Hexagon	DSP	LLVM	20,722	20	1	[]
[ "<s>", "const", "char", "*", "ix86_output_indirect_function_return", "(", "rtx", "ret_op", ")", "{", "if", "(", "cfun", "->", "machine", "->", "function_return_type", "!=", "indirect_branch_keep", ")", "{", "char", "thunk_name", "[", "32", "]", ";", "enum", "i...	[ "Output", "indirect", "function", "return", ".", "RET_OP", "is", "the", "function", "return", "target", "." ]	[ "i386", "32", "1", "\"\\tbnd jmp\\t%s\\n\"", "1", "\"\\tjmp\\t%s\\n\"", "\"\"", "\"%!jmp\\t%A0\"" ]	i3867	ix86_output_indirect_function_return	i386	CPU	GCC	20,723	165	1	[]
[ "<s>", "static", "void", "ix86_emit_save_sse_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "SSE_REG...	[ "Emit", "code", "to", "save", "SSE", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "stored", "at", "CFA", "-", "CFA_OFFSET", "." ]	[ "i386", "0" ]	i3865	ix86_emit_save_sse_regs_using_mov	i386	CPU	GCC	20,724	58	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Optim...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]	X86ISelDAGToDAG74	PreprocessISelDAG	X86	CPU	LLVM	20,725	465	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "M", ".", "data", "(", ")", ",", "VT", ")", ")", "...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "RISCV", "RISCV", "0" ]	RISCVISelLowering3	isShuffleMaskLegal	RISCV	CPU	LLVM	20,726	88	1	[]
[ "<s>", "static", "void", "ix86_code_end", "(", "void", ")", "{", "rtx", "xops", "[", "2", "]", ";", "int", "regno", ";", "for", "(", "regno", "=", "AX_REG", ";", "regno", "<=", "SP_REG", ";", "regno", "++", ")", "{", "char", "name", "[", "32", "]...	[ "This", "function", "generates", "code", "for", "-fpic", "that", "loads", "%", "ebx", "with", "the", "return", "address", "of", "the", "caller", "and", "then", "returns", "." ]	[ "i386", "2", "32", "1", "1", "1", "1", "\"\\t.weak_definition\\t\"", "\"\\n\\t.private_extern\\t\"", "1", "0", "0", "\"\\t.hidden\\t\"", "1", "8", "\"\\tnop\\n\"", "0", "1", "\"mov%z0\\t{%1, %0\|%0, %1}\"", "\"%!ret\"" ]	i3865	ix86_code_end	i386	CPU	GCC	20,727	417	1	[]
[ "<s>", "static", "bool", "tilepro_current_function_is_leaf", "(", "void", ")", "{", "return", "crtl", "->", "is_leaf", "&&", "!", "cfun", "->", "machine", "->", "calls_tls_get_addr", ";", "}", "</s>" ]	[ "Return", "whether", "the", "current", "function", "is", "leaf", ".", "This", "takes", "into", "account", "whether", "the", "function", "calls", "tls_get_addr", "." ]	[ "tilepro" ]	tilepro	tilepro_current_function_is_leaf	tilepro	VLIW	GCC	20,728	20	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::READCYCLECOUNTER", "ISD::ATOMIC_STORE", "ISD::ATOMIC_LOAD", "ISD::ATOMIC_LOAD_ADD", "ISD::ATOMIC_LOAD_AND", "ISD::ATOMIC_LOAD_NAND", "ISD::ATOMIC_LOAD_OR", "ISD::ATOMIC_LOAD_SUB", "IS...	ARMISelLowering126	ReplaceNodeResults	ARM	CPU	LLVM	20,729	196	1	[]
[ "<s>", "VETargetMachine", "::", "VETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Mo...	[ "Create", "an", "Aurora", "VE", "architecture", "model", "." ]	[ "VE", "VE", "VE" ]	VETargetMachine8	VETargetMachine	VE	CPU	LLVM	20,730	108	1	[]
[ "<s>", "static", "bool", "sparc_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "flag_pic", "&&", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "rtx", "op0", "=", "XEXP", "(", ...	[ "Return", "true", "if", "ADDR", "(", "a", "legitimate", "address", "expression", ")", "has", "an", "effect", "that", "depends", "on", "the", "machine", "mode", "it", "is", "used", "for", ".", "In", "PIC", "mode", ",", "(", "mem", ":", "HI", "[", "%",...	[ "sparc", "0", "1" ]	sparc4	sparc_mode_dependent_address_p	sparc	CPU	GCC	20,731	65	1	[]
[ "<s>", "static", "void", "aarch64_pop_regs", "(", "unsigned", "regno1", ",", "unsigned", "regno2", ",", "HOST_WIDE_INT", "adjustment", ",", "rtx", "*", "cfi_ops", ")", "{", "machine_mode", "mode", "=", "aarch64_reg_save_mode", "(", "cfun", "->", "decl", ",", "...	[ "Pop", "the", "two", "registers", "numbered", "REGNO1", ",", "REGNO2", "from", "the", "stack", ",", "adjusting", "it", "afterwards", "by", "ADJUSTMENT", "and", "writing", "the", "appropriate", "REG_CFA_RESTORE", "notes", "into", "CFI_OPS", "." ]	[ "aarch64" ]	aarch646	aarch64_pop_regs	aarch64	CPU	GCC	20,732	139	1	[]
[ "<s>", "bool", "PatmosInstrInfo", "::", "findCommutedOpIndices", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "unsigned", "op1", ",", "op2", ";", "switch", "(", "MI", ".", ...	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]	[ "Patmos", "Patmos", "Patmos::ADDr", "Patmos::ADDr_ow", "Patmos::ORr", "Patmos::ORr_ow", "Patmos::ANDr", "Patmos::ANDr_ow", "Patmos::XORr", "Patmos::XORr_ow", "Patmos::NORr", "Patmos::NORr_ow", "3", "4", "Patmos::MUL", "Patmos::MULU", "2", "3" ]	PatmosInstrInfo1	findCommutedOpIndices	Patmos	VLIW	LLVM	20,733	167	1	[]
[ "<s>", "static", "void", "mips_set_frame_expr", "(", "rtx", "frame_pattern", ")", "{", "rtx", "insn", ";", "insn", "=", "get_last_insn", "(", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_EXPR_...	[ "Make", "the", "last", "instruction", "frame", "related", "and", "note", "that", "it", "performs", "the", "operation", "described", "by", "FRAME_PATTERN", "." ]	[ "mips", "1" ]	mips3	mips_set_frame_expr	mips	CPU	GCC	20,734	42	1	[]
[ "<s>", "unsigned", "PPCAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "int64_t", "ImmVal", ";", "switch", "(", "Kind", ")", "{", "case", "MCK_0", ":", "ImmVal", "=", "0", ";", "brea...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "PowerPC", "PPC", "0", "1", "2", "3", "4", "5", "6", "7", "PPC", "PPC" ]	PPCAsmParser12	validateTargetOperandClass	PowerPC	CPU	LLVM	20,735	135	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::GPRRegClass", "32", "RISCV::SW", "RISCV::SD", "RISCV::FPR16RegClass", "RISCV::FSH", "RISCV::FPR32RegClass", "RISCV::FSW", "RISCV::FPR64RegClass", "RISCV::FSD", "\"Can't store this register to stack slot\"", "0" ]	RISCVInstrInfo19	storeRegToStackSlot	RISCV	CPU	LLVM	20,736	249	1	[]
[ "<s>", "static", "int", "thumb1_extra_regs_pushed", "(", "arm_stack_offsets", "*", "offsets", ",", "bool", "for_prologue", ")", "{", "HOST_WIDE_INT", "amount", ";", "unsigned", "long", "live_regs_mask", "=", "offsets", "->", "saved_regs_mask", ";", "unsigned", "long...	[ "Given", "the", "stack", "offsets", "and", "register", "mask", "in", "OFFSETS", ",", "decide", "how", "many", "additional", "registers", "to", "push", "instead", "of", "subtracting", "a", "constant", "from", "SP", ".", "For", "epilogues", "the", "principle", ...	[ "arm", "0x40ff", "0xff", "0x0f00", "512", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "8", "1", "1", "0", "0", "4", "4", "512", "4", "512", "508", "4", "4", "4", "0" ]	arm	thumb1_extra_regs_pushed	arm	CPU	GCC	20,737	294	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine17	SparcTargetMachine	Sparc	CPU	LLVM	20,738	128	1	[]
[ "<s>", "static", "void", "riscv_emit_int_order_test", "(", "enum", "rtx_code", "code", ",", "bool", "*", "invert_ptr", ",", "rtx", "target", ",", "rtx", "cmp0", ",", "rtx", "cmp1", ")", "{", "enum", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "("...	[ "Compare", "CMP0", "and", "CMP1", "using", "ordering", "test", "CODE", "and", "store", "the", "result", "in", "TARGET", ".", "CMP0", "and", "TARGET", "are", "register_operands", ".", "If", "INVERT_PTR", "is", "nonnull", ",", "it", "'s", "OK", "to", "set", ...	[ "riscv", "0" ]	riscv2	riscv_emit_int_order_test	riscv	CPU	GCC	20,739	166	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", "TM", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "ad...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetMachine29	addIRPasses	AArch64	CPU	LLVM	20,740	83	1	[]
[ "<s>", "static", "bool", "m32r_pass_by_reference", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", ";", "if", "(", "type", ")", "size",...	[ "Return", "nonzero", "if", "TYPE", "must", "be", "passed", "by", "indirect", "reference", "." ]	[ "m32r", "0", "8" ]	m32r4	m32r_pass_by_reference	m32r	MPU	GCC	20,741	53	1	[]
[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "bool", "Is64Bit", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isPPC64", "(",...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::ADDItlsgdLADDR", "PPC::ADDItlsldLADDR", "PPC::ADDItlsgdLADDR32", "PPC::ADDItlsldLADDR32", "\"TLS Dynamic Call Fixup:\\n \"", "0", "1", "PPC::X3", "PPC::R3", "\"Opcode inconsistency error\"", "PPC::ADDItlsgdLADDR", "PPC::ADDItlsgdL", "PPC::GETtlsADDR", ...	PPCTLSDynamicCall1	processBlock	PowerPC	CPU	LLVM	20,742	502	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "retu...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine1	addPreEmitPass	ARM	CPU	LLVM	20,743	72	1	[]
[ "<s>", "static", "machine_mode", "ix86_cc_modes_compatible", "(", "machine_mode", "m1", ",", "machine_mode", "m2", ")", "{", "if", "(", "m1", "==", "m2", ")", "return", "m1", ";", "if", "(", "GET_MODE_CLASS", "(", "m1", ")", "!=", "MODE_CC", "\|\|", "GET_MOD...	[ "If", "two", "condition", "code", "modes", "are", "compatible", ",", "return", "a", "condition", "code", "mode", "which", "is", "compatible", "with", "both", ".", "Otherwise", ",", "return", "VOIDmode", "." ]	[ "i386" ]	i3865	ix86_cc_modes_compatible	i386	CPU	GCC	20,744	199	1	[]
[ "<s>", "static", "rtx", "aarch64_progress_pointer", "(", "rtx", "pointer", ")", "{", "return", "aarch64_move_pointer", "(", "pointer", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "pointer", ")", ")", ")", ";", "}", "</s>" ]	[ "Return", "a", "new", "RTX", "holding", "the", "result", "of", "moving", "POINTER", "forward", "by", "the", "size", "of", "the", "mode", "it", "points", "to", "." ]	[ "aarch64" ]	aarch64	aarch64_progress_pointer	aarch64	CPU	GCC	20,745	23	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "XCore", "XCore", "ISD::InputArg", "16", "XCore", "0", "1", "2", "0" ]	XCoreISelLowering43	LowerCallResult	XCore	MPU	LLVM	20,746	163	1	[]
[ "<s>", "void", "R600DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "unsigned", "int", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "AMDGPU", "R600", "1", "AMDGPUISD::BUILD_VERTICAL_VECTOR", "ISD::SCALAR_TO_VECTOR", "ISD::BUILD_VECTOR", "0", "2", "AMDGPU::R600_Reg64RegClassID", "4", "AMDGPUISD::BUILD_VERTICAL_VECTOR", "AMDGPU::R600_Reg128VerticalRegClassID", "AMDGPU::R600_Reg128RegClassID", "\"Do not know how to lower ...	AMDGPUISelDAGToDAG108	Select	AMDGPU	GPU	LLVM	20,747	154	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", ")", ";", "addPass", "(", "&", "AMDGPUUnifyDivergentExitNodesID", ")", ";"...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI" ]	AMDGPUTargetMachine11	addPreISel	AMDGPU	GPU	LLVM	20,748	73	1	[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "R600", "0" ]	AMDGPUISelLowering43	getTargetNodeName	R600	GPU	LLVM	20,749	145	1	[]
[ "<s>", "static", "void", "process_cfa_register", "(", "FILE", "*", "out_file", ",", "rtx", "pat", ",", "bool", "unwind", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "pat", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "pat", ")", ";", "int", "dest_...	[ "This", "function", "processes", "a", "SET", "pattern", "for", "REG_CFA_REGISTER", "." ]	[ "ia64", "\"\\t.save rp, r%d\\n\"", "0", "\"\\t.save pr, r%d\\n\"", "\"\\t.save ar.unat, r%d\\n\"", "\"\\t.save ar.lc, r%d\\n\"" ]	ia64	process_cfa_register	ia64	CPU	GCC	20,750	190	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "const", "Function", "", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!"...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "X86", "X86", "0", "0", "X86::MOV64mi32", "2" ]	X86FrameLowering81	processFunctionBeforeFrameFinalized	X86	CPU	LLVM	20,751	227	1	[]
[ "<s>", "unsigned", "MCS51InstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "NewDestBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{...	[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]	[ "MCS51", "MCS51", "MCS51::JMPk" ]	MCS51InstrInfo	insertIndirectBranch	MCS51	MPU	LLVM	20,752	60	1	[]
[ "<s>", "bool", "isKMasked", "(", ")", "const", "{", "return", "(", "Attributes", "&", "(", "KMergeMasked", "\|", "KZeroMasked", ")", ")", "!=", "0", ";", "}", "</s>" ]	[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "any", "of", "k-masked", "opcodes", "." ]	[ "X86", "0" ]	X86InstrFMA3Info11	isKMasked	X86	CPU	LLVM	20,753	20	1	[]
[ "<s>", "rtx", "legitimize_address", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL_RTX", ";", "}", "</s>" ]	[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "X", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "OLDX", "is", "the", "address", "as", "it", ...	[ "bfin" ]	bfin2	legitimize_address	bfin	DSP	GCC	20,754	21	1	[]
[ "<s>", "static", "bool", "s390_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "addr", ",", "bool", "strict", ")", "{", "struct", "s390_address", "ad", ";", "if", "(", "TARGET_Z10", "&&", "larl_operand", "(", "addr", ",", "VOIDmode", ")", "&&...	[ "Return", "true", "if", "ADDR", "is", "a", "valid", "memory", "address", ".", "STRICT", "specifies", "whether", "strict", "register", "checking", "applies", "." ]	[ "s390" ]	s3904	s390_legitimate_address_p	s390	MPU	GCC	20,755	181	1	[]
[ "<s>", "void", "MipsSEDAGToDAGISel", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "SelectionDAGISel", "::", "getAnalysisUsage", "(", "AU", ")", ";", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Mips", "Mips" ]	MipsSEISelDAGToDAG10	getAnalysisUsage	Mips	CPU	LLVM	20,756	28	1	[]
[ "<s>", "bool", "aarch64_split_128bit_move_p", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "return", "(", "!", "REG_P", "(", "src", ")", "\|\|", "!", "(", "FP_REGNUM_P", "(", "REGNO", "(", "dst", ")", ")", "&&", "FP_REGNUM_P", "(", "REGNO", "(", "sr...	[ "Return", "true", "if", "we", "should", "split", "a", "move", "from", "128-bit", "value", "SRC", "to", "128-bit", "register", "DEST", "." ]	[ "aarch64" ]	aarch64	aarch64_split_128bit_move_p	aarch64	CPU	GCC	20,757	39	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "return", "createPatmosVLIWMachineSched", "(", "C", ")", ";", "}", "</s>" ]	[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]	[ "Patmos", "Patmos" ]	PatmosTargetMachine1	createMachineScheduler	Patmos	VLIW	LLVM	20,758	18	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "X86RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "RC", "==", "&", "X86", "::", "GR8_NOREXRe...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "X86", "X86", "X86::GR8_NOREXRegClass", "X86", "X86", "X86::FR32RegClassID", "X86::FR64RegClassID", "X86::VR128RegClassID", "X86::VR256RegClassID", "X86::FR32XRegClassID", "X86::FR64XRegClassID", "X86::VR128XRegClassID", "X86::VR256XRegClassID", "X86::GR8RegClassID", "X86::GR16RegClassID...	X86RegisterInfo82	getLargestLegalSuperClass	X86	CPU	LLVM	20,759	266	1	[]
[ "<s>", "static", "rtx", "frv_volatile_memref", "(", "enum", "machine_mode", "mode", ",", "rtx", "arg", ")", "{", "rtx", "mem", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "memory_address", "(", "mode", ",", "arg", ")", ")", ";", "MEM_VOLATILE_P", "...	[ "Return", "a", "volatile", "memory", "reference", "of", "mode", "MODE", "whose", "address", "is", "ARG", "." ]	[ "frv", "1" ]	frv2	frv_volatile_memref	frv	VLIW	GCC	20,760	40	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", "...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "AArch64", "AArch64", "0", "0", "0", "0", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"" ]	AArch64InstrInfo105	areMemAccessesTriviallyDisjoint	AArch64	CPU	LLVM	20,761	217	1	[]
[ "<s>", "void", "HexagonMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "M...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"Encoding bundle\\n\"", "0", "0", "Hexagon", "1", "Hexagon", "Hexagon" ]	HexagonMCCodeEmitter12	encodeInstruction	Hexagon	DSP	LLVM	20,762	193	1	[]
[ "<s>", "bool", "SIAnnotateControlFlow", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "(", "Context", ")", ";", "Boolean", "...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "AMDGPU", "SI", "0", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_if", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_else", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_break", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_if_break", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_...	SIAnnotateControlFlow43	doInitialization	AMDGPU	GPU	LLVM	20,763	204	1	[]
[ "<s>", "inline", "hashval_t", "registered_function_hasher", "::", "hash", "(", "value_type", "value", ")", "{", "return", "value", "->", "instance", ".", "hash", "(", ")", ";", "}", "</s>" ]	[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]	[ "aarch64" ]	aarch64-sve-builtins	hash	aarch64	CPU	GCC	20,764	20	1	[]
[ "<s>", "SDValue", "VideocoreTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLo...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Videocore", "Videocore", "ISD::InputArg" ]	VideocoreISelLowering	LowerFormalArguments	Videocore	DSP	LLVM	20,765	46	1	[]
[ "<s>", "void", "SPIRVMCInstLower", "::", "lower", "(", "const", "MachineInstr", "", "MI", ",", "MCInst", "&", "OutMI", ",", "SPIRV", "::", "ModuleAnalysisInfo", "", "MAI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ...	[ "The", "instruction", "is", "lowered", "." ]	[ "SPIRV", "SPIRV", "SPIRV::ModuleAnalysisInfo", "0", "\"unknown operand type\"", "\"Cannot find function Id\"" ]	SPIRVMCInstLower	lower	SPIRV	Virtual ISA	LLVM	20,766	275	1	[]
[ "<s>", "Register", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "AArch64", "::", "X1", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]	[ "AArch64", "AArch64::X1" ]	AArch64ISelLowering (2)1	getExceptionSelectorRegister	AArch64	CPU	LLVM	20,767	17	1	[]
[ "<s>", "unsigned", "VEInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "VE", "::", "LDSri", "\|\|", "MI", ".", "getOpcode"...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "VE", "VE", "VE::LDSri", "VE::LDLri", "VE::LDUri", "1", "2", "2", "0", "1", "0", "0" ]	VEInstrInfo15	isLoadFromStackSlot	VE	CPU	LLVM	20,768	118	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Set p2align Operands\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Set p2align Operands\"" ]	WebAssemblySetP2AlignOperands3	getPassName	WebAssembly	Virtual ISA	LLVM	20,769	13	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "XCoreInstr...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "XCore", "XCore", "XCore", "XCore", "0", "0", "1", "4", "0", "4", "\"eliminateCallFramePseudoInstr size too big: \"", "\"\\n\"", "XCore::ADJCALLSTACKDOWN", "XCore::EXTSP_u6", "XCore::EXTSP_lu6", "XCore::ADJCALLSTACKUP", "XCore::LDAWSP_ru6", "XCore::LDAWSP_lru6", "XCore::SP" ]	XCoreFrameLowering11	eliminateCallFramePseudoInstr	XCore	MPU	LLVM	20,770	281	1	[]
[ "<s>", "static", "void", "mcore_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "ptr_pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATI...	[ "Keep", "track", "of", "some", "information", "about", "varargs", "for", "the", "prolog", "." ]	[ "mcore", "1" ]	mcore1	mcore_setup_incoming_varargs	mcore	MPU	GCC	20,771	80	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "return", "createX86MachObjectWriter", "(", "OS", ",", "true", ",", "MachO", "::", "CPU_TYPE_X86_64", ",", "Subtype", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "X86", "X86", "X86" ]	X86AsmBackend1	createObjectWriter	X86	CPU	LLVM	20,772	26	1	[]
[ "<s>", "int", "pa_adjust_insn_length", "(", "rtx", "insn", ",", "int", "length", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", "&&", "GET_CODE", "(", "pat", ")", "==", "PARA...	[ "Return", "any", "length", "adjustment", "needed", "by", "INSN", "which", "already", "has", "its", "length", "computed", "as", "LENGTH", ".", "Return", "zero", "if", "no", "adjustment", "is", "necessary", ".", "For", "the", "PA", ":", "function", "calls", ...	[ "pa", "4", "4", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "1", "4", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "4", "4", "4", "4", "4", "0", "1", "0", "1", "0", "0", "1", "0", "4", "4", "0", ...	pa3	pa_adjust_insn_length	pa	CPU	GCC	20,773	439	1	[]
[ "<s>", "unsigned", "AlphaRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "llvm_unreachable", "(", "\"What is the return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "Alpha", "Alpha", "\"What is the return address register\"", "0" ]	AlphaRegisterInfo4	getRARegister	Alpha	MPU	LLVM	20,774	17	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isValidOffset", "(", "const", "int", "Opcode", ",", "const", "int", "Offset", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "LDriw", ":", "case", "Hexagon", "::", "LDriw_f", ":", ...	[ "Test", "the", "validity", "of", "offset", "." ]	[ "Hexagon", "Hexagon", "Hexagon::LDriw", "Hexagon::LDriw_f", "Hexagon::STriw", "Hexagon::STriw_f", "4", "0", "\"Offset has incorrect alignment\"", "Hexagon", "Hexagon", "Hexagon::LDrid", "Hexagon::LDrid_f", "Hexagon::STrid", "Hexagon::STrid_f", "8", "0", "\"Offset has incorrect alig...	HexagonInstrInfo71	isValidOffset	Hexagon	DSP	LLVM	20,775	472	1	[]
[ "<s>", "static", "bool", "aarch64_short_vector_p", "(", "const_tree", "type", ",", "machine_mode", "mode", ")", "{", "poly_int64", "size", "=", "-", "1", ";", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "if", "(...	[ "Return", "TRUE", "if", "the", "type", ",", "as", "described", "by", "TYPE", "and", "MODE", ",", "is", "a", "short", "vector", "type", "as", "described", "in", "AAPCS64", "\\S", "4.1.2", ".", "See", "the", "comment", "above", "aarch64_composite_type_p", "f...	[ "aarch64", "1", "aarch64_sve::builtin_type_p", "8", "16" ]	aarch64	aarch64_short_vector_p	aarch64	CPU	GCC	20,776	127	1	[]
[ "<s>", "void", "xstormy16_expand_andqi3", "(", "rtx", "*", "operands", ")", "{", "rtx", "in", ",", "out", ",", "outsub", ",", "val", ";", "out", "=", "operands", "[", "0", "]", ";", "in", "=", "operands", "[", "1", "]", ";", "val", "=", "operands",...	[ "Likewise", ",", "for", "AND", "." ]	[ "stormy16", "0", "1", "2", "0", "0", "0", "0", "0", "0", "0" ]	stormy16	xstormy16_expand_andqi3	stormy16	CPU	GCC	20,777	252	1	[]
[ "<s>", "void", "ARMAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ",", "STI", ")", ...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "ARM", "ARM", "256", "\"\\n\"", "\"unexpected instruction to relax: \"", "ARM::tCBZ", "ARM::tCBNZ", "ARM::tHINT", "0", "14", "0" ]	ARMAsmBackend26	relaxInstruction	ARM	CPU	LLVM	20,778	173	1	[]
[ "<s>", "unsigned", "R600RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "R600", "::", "NoRegister", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "AMDGPU", "R600", "R600::NoRegister" ]	R600RegisterInfo16	getFrameRegister	AMDGPU	GPU	LLVM	20,779	18	1	[]
[ "<s>", "static", "void", "ia64_file_start", "(", "void", ")", "{", "ia64_flag_var_tracking", "=", "flag_var_tracking", ";", "flag_var_tracking", "=", "0", ";", "default_file_start", "(", ")", ";", "emit_safe_across_calls", "(", ")", ";", "}", "</s>" ]	[ "Begin", "the", "assembly", "file", "." ]	[ "ia64", "0" ]	ia643	ia64_file_start	ia64	CPU	GCC	20,780	24	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRe...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "X86", "X86", "X86::EFLAGS", "X86::MOV32r0", "0", "X86::MOV32r1", "1", "X86::MOV32r_1", "1", "\"Unexpected instruction!\"", "X86::MOV32ri", "0", "0" ]	X86InstrInfo141	reMaterialize	X86	CPU	LLVM	20,781	255	1	[]
[ "<s>", "bool", "ARM64TargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "if", "(", "AM", ".", "HasBaseReg", "&&", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "ARM64", "ARM64", "0", "8", "0", "1LL", "9", "1LL", "9", "1", "0", "1LL", "12", "1", "1", "0" ]	ARM64ISelLowering	isLegalAddressingMode	ARM64	CPU	LLVM	20,782	210	1	[]
[ "<s>", "void", "RISCVTargetStreamer", "::", "emitTargetAttributes", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "RISCV", "::", "FeatureRV32E", ")", ")", "emitAttribute", "(", "RISCVAttrs", "::", "STACK_ALIGN",...	[ "Emit", "the", "build", "attributes", "that", "only", "depend", "on", "the", "hardware", "that", "we", "expect", "." ]	[ "RISCV", "RISCV", "RISCV::FeatureRV32E", "RISCVAttrs::STACK_ALIGN", "RISCVAttrs::ALIGN_4", "RISCVAttrs::STACK_ALIGN", "RISCVAttrs::ALIGN_16", "RISCVFeatures::parseFeatureBits", "RISCV::Feature64Bit", "RISCVAttrs::ARCH" ]	RISCVTargetStreamer (2)	emitTargetAttributes	RISCV	CPU	LLVM	20,783	108	1	[]
[ "<s>", "unsigned", "HexagonMCInst", "::", "getUnits", "(", "HexagonTargetMachine", "const", "&", "TM", ")", "const", "{", "const", "HexagonInstrInfo", "*", "QII", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "const", "In...	[ "Returns", "the", "choice", "of", "FUs", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonMCInst4	getUnits	Hexagon	DSP	LLVM	20,784	77	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Mips", "Mips" ]	MipsMCCodeEmitter (2)2	getMachineOpValue	Mips	CPU	LLVM	20,785	143	1	[]
[ "<s>", "TargetTransformInfo", "SystemZTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "SystemZTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine19	getTargetTransformInfo	SystemZ	CPU	LLVM	20,786	23	1	[]
[ "<s>", "std", "::", "string", "getDataLayout", "(", ")", "const", "{", "const", "char", "*", "p", ";", "if", "(", "is64Bit", "(", ")", ")", "p", "=", "\"e-p:64:64-s:64-f64:64:64-i64:64:64-f80:128:128\"", ";", "else", "{", "if", "(", "isTargetDarwin", "(", ...	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "X86", "\"e-p:64:64-s:64-f64:64:64-i64:64:64-f80:128:128\"", "\"e-p:32:32-f64:32:64-i64:32:64-f80:128:128\"", "\"e-p:32:32-f64:32:64-i64:32:64-f80:32:32\"" ]	X86Subtarget36	getDataLayout	X86	CPU	LLVM	20,787	50	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "riscv_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "\|\|", "TREE_CODE", "(", "exp", ")", "==", "CONSTRUCTOR", ")", "...	[ "Implement", "TARGET_CONSTANT_ALIGNMENT", "." ]	[ "riscv" ]	riscv	riscv_constant_alignment	riscv	CPU	GCC	20,788	47	1	[]
[ "<s>", "void", "MSP430PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMSP430BranchSelectionPass", "(", ")", ",", "false", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "MSP430", "MSP430", "MSP430" ]	MSP430TargetMachine13	addPreEmitPass	MSP430	MPU	LLVM	20,789	17	1	[]
[ "<s>", "static", "bool", "c6x_call_saved_register_used", "(", "tree", "call_expr", ")", "{", "CUMULATIVE_ARGS", "cum_v", ";", "cumulative_args_t", "cum", ";", "HARD_REG_SET", "call_saved_regset", ";", "tree", "parameter", ";", "machine_mode", "mode", ";", "tree", "t...	[ "Checks", "whether", "the", "given", "CALL_EXPR", "would", "use", "a", "caller", "saved", "register", ".", "This", "is", "used", "to", "decide", "whether", "sibling", "call", "optimization", "could", "be", "performed", "on", "the", "respective", "function", "c...	[ "c6x", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	c6x2	c6x_call_saved_register_used	c6x	VLIW	GCC	20,790	287	1	[]
[ "<s>", "bool", "useAA", "(", ")", "const", "override", "{", "return", "UseAA", ";", "}", "</s>" ]	[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]	[ "AArch64" ]	AArch64Subtarget10	useAA	AArch64	CPU	LLVM	20,791	11	1	[]
[ "<s>", "void", "TMS320C64XFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "int", "frame_size", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF"...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "TMS320C64X", "TMS320C64X", "TMS320C64X::B3", "8", "7", "7", "TMS320C64X", "TMS320C64X", "TMS320C64X::prolog" ]	TMS320C64XFrameLowering	emitPrologue	TMS320C64X	VLIW	LLVM	20,792	139	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "ARM", "ARM", "ISD::MemIndexedMode", "ISD::LOAD", "ISD::STORE", "ISD::SEXTLOAD", "ARM", "ISD::ADD", "ISD::POST_INC", "ISD::POST_DEC" ]	ARMISelLowering91	getPostIndexedAddressParts	ARM	CPU	LLVM	20,793	307	1	[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "BPF", "MVT::SimpleValueType", "\"LowerFormalArguments Unhandled argument type: \"", "MVT::i32", "MVT::i64", "MVT::i64", "BPF::GPRRegClass", "BPF::GPR32RegClass", "ISD::AssertSext", "ISD::AssertZext", "...	BPFISelLowering19	LowerFormalArguments	BPF	Virtual ISA	LLVM	20,794	449	1	[]
[ "<s>", "static", "bool", "base_reg_adjustment_p", "(", "rtx", "set", ",", "rtx", "", "base_reg", ",", "rtx", "", "offset", ")", "{", "if", "(", "GET_CODE", "(", "set", ")", "==", "SET", "&&", "REG_P", "(", "SET_DEST", "(", "set", ")", ")", "&&", ...	[ "This", "routine", "tests", "for", "the", "base", "register", "update", "SET", "in", "load/store", "multiple", "RTL", "insns", ",", "used", "in", "pop_operation_p", "and", "ldstwm_operation_p", "." ]	[ "nios2", "0", "0", "1", "0", "1" ]	nios2	base_reg_adjustment_p	nios2	MPU	GCC	20,795	122	1	[]
[ "<s>", "void", "ThumbRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", ...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"Unable to resolve frame index!\"" ]	ThumbRegisterInfo10	resolveFrameIndex	ARM	CPU	LLVM	20,796	151	1	[]
[ "<s>", "static", "bool", "aarch64_validate_march", "(", "const", "char", "", "str", ",", "const", "struct", "processor", "", "", "res", ",", "unsigned", "long", "", "isa_flags", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_a...	[ "Validate", "a", "command-line", "-march", "option", ".", "Parse", "the", "arch", "and", "extensions", "(", "if", "any", ")", "specified", "in", "STR", "and", "throw", "errors", "if", "appropriate", ".", "Put", "the", "results", ",", "if", "they", "are", ...	[ "aarch64", "\"missing arch name in -march=%qs\"", "\"unknown value %qs for -march\"", "\"invalid feature modifier in -march=%qs\"" ]	aarch643	aarch64_validate_march	aarch64	CPU	GCC	20,797	96	1	[]
[ "<s>", "static", "rtx", "m68k_get_tls_get_addr", "(", "void", ")", "{", "if", "(", "m68k_tls_get_addr", "==", "NULL_RTX", ")", "m68k_tls_get_addr", "=", "init_one_libfunc", "(", "\"__tls_get_addr\"", ")", ";", "return", "m68k_tls_get_addr", ";", "}", "</s>" ]	[ "Return", "SYMBOL_REF", "for", "__tls_get_addr", "." ]	[ "m68k", "\"__tls_get_addr\"" ]	m68k	m68k_get_tls_get_addr	m68k	MPU	GCC	20,798	24	1	[]
[ "<s>", "const", "HexagonRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Hexagon", "Hexagon" ]	HexagonSubtarget1	getRegisterInfo	Hexagon	DSP	LLVM	20,799	17	1	[]

[ "<s>", "static", "int", "loongarch_binary_cost", "(", "rtx", "x", ",", "int", "single_cost", ",", "int", "double_cost", ",", "bool", "speed", ")", "{", "int", "cost", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "==", "UNITS_PER_...

[ "Return", "the", "cost", "of", "binary", "operation", "X", ",", "given", "that", "the", "instruction", "sequence", "for", "a", "word-sized", "or", "smaller", "operation", "has", "cost", "SINGLE_COST", "and", "that", "the", "sequence", "of", "a", "double-word",...

[ "loongarch", "2", "0", "1", "1" ]

loongarch

loongarch_binary_cost

loongarch

CPU

GCC

20,700

90

1

[]

[ "<s>", "void", "F2003fInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "F2003f", "F2003f", "F2003f::KRZrm", "0", "0" ]

F2003fInstrInfo

loadRegFromStackSlot

F2003f

CPU

LLVM

20,701

157

1

[]

[ "<s>", "bool", "HexagonTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<"...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetObjectFile5

IsGlobalInSmallSection

Hexagon

DSP

LLVM

20,702

96

1

[]

[ "<s>", "const", "uint32_t", "*", "Comet2RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Comet2", "Comet2" ]

Comet2RegisterInfo

getCallPreservedMask

Comet2

CPU

LLVM

20,703

22

1

[]

[ "<s>", "static", "inline", "const", "MachineInstrBuilder", "&", "addMemOperand", "(", "const", "MachineInstrBuilder", "&", "MIB", ",", "int", "FI", ",", "int", "Offset", "=", "0", ")", "{", "MachineInstr", "*", "MI", "=", "MIB", ";", "MachineFunction", "&", ...

[ "Add", "a", "MachineMemOperand", "to", "the", "machine", "instruction", "." ]

[ "M68k", "0" ]

M68kInstrBuilder

addMemOperand

M68k

MPU

LLVM

20,704

143

1

[]

[ "<s>", "static", "bool", "arm_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "bool", "result", ";", "...

[ "RTX", "costs", "when", "optimizing", "for", "size", "." ]

[ "arm", "\"\\n%s cost: %d (%s)\\n\"", "\"Hot\"", "\"Cold\"", "\"final\"", "\"partial\"" ]

arm5

arm_rtx_costs

arm

CPU

GCC

20,705

213

1

[]

[ "<s>", "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMicroMipsSizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", ")", ")", ";", "addPass", "(", "createMipsBranchExpansion", "(", "...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine21

addPreEmitPass

Mips

CPU

LLVM

20,706

36

1

[]

[ "<s>", "int", "m32r_expand_block_move", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "orig_dst", "=", "operands", "[", "0", "]", ";", "rtx", "orig_src", "=", "operands", "[", "1", "]", ";", "rtx", "bytes_rtx", "=", "operands", "[", "2", "]", ";...

[ "Expand", "string/block", "move", "operations", ".", "operands", "[", "0", "]", "is", "the", "pointer", "to", "the", "destination", ".", "operands", "[", "1", "]", "is", "the", "pointer", "to", "the", "source", ".", "operands", "[", "2", "]", "is", "th...

[ "m32r", "0", "1", "2", "3", "0", "0", "1", "0", "0", "0", "4", "1" ]

m32r3

m32r_expand_block_move

m32r

MPU

GCC

20,707

382

1

[]

[ "<s>", "bool", "ARMBlockPlacement", "::", "fixBackwardsWLS", "(", "MachineLoop", "*", "ML", ")", "{", "MachineInstr", "*", "WlsInstr", "=", "findWLS", "(", "ML", ")", ";", "if", "(", "!", "WlsInstr", ")", "return", "false", ";", "MachineBasicBlock", "*", "...

[ "Checks", "if", "loop", "has", "a", "backwards", "branching", "WLS", ",", "and", "if", "possible", ",", "fixes", "it", "." ]

[ "ARM", "ARM", "\"Found a backwards WLS from \"", "\" to \"", "\"\\n\"", "\"Can't move Predecessor block as \"", "\"it would convert a WLS from forward to a \"", "\"backwards branching WLS\\n\"" ]

ARMBlockPlacement (2)

fixBackwardsWLS

ARM

CPU

LLVM

20,708

208

1

[]

[ "<s>", "bool", "SPIRVPreLegalizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SPIRVSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SPIRVSubtarget", ">", "(", ")", ";", "SPIRVGlobalRegistry", "*", "GR", "=...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "SPIRV", "SPIRV", "SPIRV", "SPIRV", "SPIRV", "SPIRV" ]

SPIRVPreLegalizer

runOnMachineFunction

SPIRV

Virtual ISA

LLVM

20,709

92

1

[]

[ "<s>", "static", "void", "cr16_create_dwarf_for_multi_push", "(", "rtx", "insn", ")", "{", "rtx", "dwarf", ",", "reg", ",", "tmp", ";", "int", "i", ",", "j", ",", "from", ",", "to", ",", "word_cnt", ",", "dwarf_par_index", ",", "inc", ";", "machine_mode"...

[ "Generate", "DWARF2", "annotation", "for", "multi-push", "instruction", "." ]

[ "cr16", "0", "0", "0", "0", "0", "2", "4", "1", "1", "0", "0", "0", "0", "0", "1", "2", "2", "1", "0", "0", "0", "1", "2", "1", "1", "0", "0" ]

cr162

cr16_create_dwarf_for_multi_push

cr16

MPU

GCC

20,710

412

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInf...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature" ]

MipsAsmPrinter27

runOnMachineFunction

Mips

CPU

LLVM

20,711

162

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "PPC", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "PowerPC", "PPC::NumTargetFixupKinds" ]

PPCAsmBackend (2)1

getNumFixupKinds

PowerPC

CPU

LLVM

20,712

13

1

[]

[ "<s>", "bool", "SIWholeQuadMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "AMDGPU_PS", ")", "return", "false", ";",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "AMDGPU", "SI", "SI", "AMDGPU::EXEC", "0", "AMDGPU::SReg_64RegClass", "AMDGPU::COPY", "AMDGPU::EXEC", "AMDGPU::S_WQM_B64", "AMDGPU::EXEC", "AMDGPU::EXEC", "AMDGPU::SCC" ]

SIWholeQuadMode29

runOnMachineFunction

AMDGPU

GPU

LLVM

20,713

334

1

[]

[ "<s>", "const", "X86TargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "X86TargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]

[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]

[ "X86", "X86", "X86" ]

X86ISelDAGToDAG103

getTargetMachine

X86

CPU

LLVM

20,714

19

1

[]

[ "<s>", "static", "void", "aarch64_set_one_block_and_progress_pointer", "(", "rtx", "src", ",", "rtx", "*", "dst", ",", "machine_mode", "mode", ")", "{", "if", "(", "known_eq", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ",", "256", ")", ")", "{", "mode", "=...

[ "Like", "aarch64_copy_one_block_and_progress_pointers", ",", "except", "for", "memset", "where", "SRC", "is", "a", "register", "we", "have", "created", "with", "the", "duplicated", "value", "to", "be", "set", "." ]

[ "aarch64", "256", "0", "32", "128", "0", "16", "0" ]

aarch641

aarch64_set_one_block_and_progress_pointer

aarch64

CPU

GCC

20,715

180

1

[]

[ "<s>", "static", "void", "mips_init_builtins", "(", "void", ")", "{", "const", "struct", "mips_builtin_description", "*", "d", ";", "unsigned", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "mips_builtins", ")", ";", "i", ...

[ "Init", "builtin", "functions", ".", "This", "is", "called", "from", "TARGET_INIT_BUILTIN", "." ]

[ "mips", "0" ]

mips4

mips_init_builtins

mips

CPU

GCC

20,716

79

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "GlobalBaseReg", "=", "0", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "InsertVRSaveCode", "(", "MF", ")", ";", "return", "true", ";"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "0" ]

PPCISelDAGToDAG12

runOnMachineFunction

PowerPC

CPU

LLVM

20,717

29

1

[]

[ "<s>", "static", "int", "csky_sched_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "int", "dep_type", ",", "rtx_insn", "*", "dep", ",", "int", "cost", ",", "unsigned", "int", "dw", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "dep_type", "==", "REG_DEP_ANTI", ...

[ "This", "function", "implements", "the", "target", "macro", "TARGET_SCHED_ADJUST_COST", ".", "It", "corrects", "the", "value", "of", "COST", "based", "on", "the", "relationship", "between", "INSN", "and", "DEP", "through", "the", "dependence", "DEP_TYPE", ".", "...

[ "csky", "0", "0", "0", "0", "0", "0", "0", "2", "1", "0", "0", "0", "0", "1", "1" ]

csky

csky_sched_adjust_cost

csky

CPU

GCC

20,718

467

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "i...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "ARM", "ARM", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "32", "0", "64", "32", "16", "MVT::v8i16", "MVT::v16i8" ]

ARMISelLowering (2)

isShuffleMaskLegal

ARM

CPU

LLVM

20,719

318

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "ARM", "ARM", "ARM::LDR", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::t2LDRi12", "ARM::tRestore", "1", "2", "2", "0", "1", "0", "ARM::VLDRD", "ARM::VLDRS", "1", "2", "2", "0", "1", "0", "0" ]

ARMBaseInstrInfo114

isLoadFromStackSlot

ARM

CPU

LLVM

20,720

286

1

[]

[ "<s>", "void", "PIC16TargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "tm", ")", "{", "TargetLoweringObjectFile", "::", "Initialize", "(", "Ctx", ",", "tm", ")", ";", "TM", "=", "&", "tm", ";", "BSSSe...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "PIC16", "PIC16", "PIC16", "\"udata.# UDATA\"", "PIC16", "\"romdata.# ROMDATA\"", "PIC16", "\"idata.# IDATA\"", "PIC16", "\"\"", "PIC16", "PIC16", "PIC16", "PIC16", "\"ExternalVarDecls\"", "PIC16", "PIC16", "\"ExternalVarDefs\"" ]

PIC16TargetObjectFile2

Initialize

PIC16

MPU

LLVM

20,721

131

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "DiagnosticInfo", "*", "DI", ")", "{", "return", "DI", "->", "getKind", "(", ")", "==", "DK_MisalignedTrap", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "Hexagon" ]

HexagonISelLowering110

classof

Hexagon

DSP

LLVM

20,722

20

1

[]

[ "<s>", "const", "char", "*", "ix86_output_indirect_function_return", "(", "rtx", "ret_op", ")", "{", "if", "(", "cfun", "->", "machine", "->", "function_return_type", "!=", "indirect_branch_keep", ")", "{", "char", "thunk_name", "[", "32", "]", ";", "enum", "i...

[ "Output", "indirect", "function", "return", ".", "RET_OP", "is", "the", "function", "return", "target", "." ]

[ "i386", "32", "1", "\"\\tbnd jmp\\t%s\\n\"", "1", "\"\\tjmp\\t%s\\n\"", "\"\"", "\"%!jmp\\t%A0\"" ]

i3867

ix86_output_indirect_function_return

i386

CPU

GCC

20,723

165

1

[]

[ "<s>", "static", "void", "ix86_emit_save_sse_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "SSE_REG...

[ "Emit", "code", "to", "save", "SSE", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "stored", "at", "CFA", "-", "CFA_OFFSET", "." ]

[ "i386", "0" ]

i3865

ix86_emit_save_sse_regs_using_mov

i386

CPU

GCC

20,724

58

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Optim...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]

X86ISelDAGToDAG74

PreprocessISelDAG

X86

CPU

LLVM

20,725

465

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "M", ".", "data", "(", ")", ",", "VT", ")", ")", "...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "RISCV", "RISCV", "0" ]

RISCVISelLowering3

isShuffleMaskLegal

RISCV

CPU

LLVM

20,726

88

1

[]

[ "<s>", "static", "void", "ix86_code_end", "(", "void", ")", "{", "rtx", "xops", "[", "2", "]", ";", "int", "regno", ";", "for", "(", "regno", "=", "AX_REG", ";", "regno", "<=", "SP_REG", ";", "regno", "++", ")", "{", "char", "name", "[", "32", "]...

[ "This", "function", "generates", "code", "for", "-fpic", "that", "loads", "%", "ebx", "with", "the", "return", "address", "of", "the", "caller", "and", "then", "returns", "." ]

[ "i386", "2", "32", "1", "1", "1", "1", "\"\\t.weak_definition\\t\"", "\"\\n\\t.private_extern\\t\"", "1", "0", "0", "\"\\t.hidden\\t\"", "1", "8", "\"\\tnop\\n\"", "0", "1", "\"mov%z0\\t{%1, %0|%0, %1}\"", "\"%!ret\"" ]

i3865

ix86_code_end

i386

CPU

GCC

20,727

417

1

[]

[ "<s>", "static", "bool", "tilepro_current_function_is_leaf", "(", "void", ")", "{", "return", "crtl", "->", "is_leaf", "&&", "!", "cfun", "->", "machine", "->", "calls_tls_get_addr", ";", "}", "</s>" ]

[ "Return", "whether", "the", "current", "function", "is", "leaf", ".", "This", "takes", "into", "account", "whether", "the", "function", "calls", "tls_get_addr", "." ]

[ "tilepro" ]

tilepro

tilepro_current_function_is_leaf

tilepro

VLIW

GCC

20,728

20

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::READCYCLECOUNTER", "ISD::ATOMIC_STORE", "ISD::ATOMIC_LOAD", "ISD::ATOMIC_LOAD_ADD", "ISD::ATOMIC_LOAD_AND", "ISD::ATOMIC_LOAD_NAND", "ISD::ATOMIC_LOAD_OR", "ISD::ATOMIC_LOAD_SUB", "IS...

ARMISelLowering126

ReplaceNodeResults

ARM

CPU

LLVM

20,729

196

1

[]

[ "<s>", "VETargetMachine", "::", "VETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Mo...

[ "Create", "an", "Aurora", "VE", "architecture", "model", "." ]

[ "VE", "VE", "VE" ]

VETargetMachine8

VETargetMachine

VE

CPU

LLVM

20,730

108

1

[]

[ "<s>", "static", "bool", "sparc_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "flag_pic", "&&", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "rtx", "op0", "=", "XEXP", "(", ...

[ "Return", "true", "if", "ADDR", "(", "a", "legitimate", "address", "expression", ")", "has", "an", "effect", "that", "depends", "on", "the", "machine", "mode", "it", "is", "used", "for", ".", "In", "PIC", "mode", ",", "(", "mem", ":", "HI", "[", "%",...

[ "sparc", "0", "1" ]

sparc4

sparc_mode_dependent_address_p

sparc

CPU

GCC

20,731

65

1

[]

[ "<s>", "static", "void", "aarch64_pop_regs", "(", "unsigned", "regno1", ",", "unsigned", "regno2", ",", "HOST_WIDE_INT", "adjustment", ",", "rtx", "*", "cfi_ops", ")", "{", "machine_mode", "mode", "=", "aarch64_reg_save_mode", "(", "cfun", "->", "decl", ",", "...

[ "Pop", "the", "two", "registers", "numbered", "REGNO1", ",", "REGNO2", "from", "the", "stack", ",", "adjusting", "it", "afterwards", "by", "ADJUSTMENT", "and", "writing", "the", "appropriate", "REG_CFA_RESTORE", "notes", "into", "CFI_OPS", "." ]

[ "aarch64" ]

aarch646

aarch64_pop_regs

aarch64

CPU

GCC

20,732

139

1

[]

[ "<s>", "bool", "PatmosInstrInfo", "::", "findCommutedOpIndices", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "unsigned", "op1", ",", "op2", ";", "switch", "(", "MI", ".", ...

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

[ "Patmos", "Patmos", "Patmos::ADDr", "Patmos::ADDr_ow", "Patmos::ORr", "Patmos::ORr_ow", "Patmos::ANDr", "Patmos::ANDr_ow", "Patmos::XORr", "Patmos::XORr_ow", "Patmos::NORr", "Patmos::NORr_ow", "3", "4", "Patmos::MUL", "Patmos::MULU", "2", "3" ]

PatmosInstrInfo1

findCommutedOpIndices

Patmos

VLIW

LLVM

20,733

167

1

[]

[ "<s>", "static", "void", "mips_set_frame_expr", "(", "rtx", "frame_pattern", ")", "{", "rtx", "insn", ";", "insn", "=", "get_last_insn", "(", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_EXPR_...

[ "Make", "the", "last", "instruction", "frame", "related", "and", "note", "that", "it", "performs", "the", "operation", "described", "by", "FRAME_PATTERN", "." ]

[ "mips", "1" ]

mips3

mips_set_frame_expr

mips

CPU

GCC

20,734

42

1

[]

[ "<s>", "unsigned", "PPCAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "int64_t", "ImmVal", ";", "switch", "(", "Kind", ")", "{", "case", "MCK_0", ":", "ImmVal", "=", "0", ";", "brea...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "PowerPC", "PPC", "0", "1", "2", "3", "4", "5", "6", "7", "PPC", "PPC" ]

PPCAsmParser12

validateTargetOperandClass

PowerPC

CPU

LLVM

20,735

135

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::GPRRegClass", "32", "RISCV::SW", "RISCV::SD", "RISCV::FPR16RegClass", "RISCV::FSH", "RISCV::FPR32RegClass", "RISCV::FSW", "RISCV::FPR64RegClass", "RISCV::FSD", "\"Can't store this register to stack slot\"", "0" ]

RISCVInstrInfo19

storeRegToStackSlot

RISCV

CPU

LLVM

20,736

249

1

[]

[ "<s>", "static", "int", "thumb1_extra_regs_pushed", "(", "arm_stack_offsets", "*", "offsets", ",", "bool", "for_prologue", ")", "{", "HOST_WIDE_INT", "amount", ";", "unsigned", "long", "live_regs_mask", "=", "offsets", "->", "saved_regs_mask", ";", "unsigned", "long...

[ "Given", "the", "stack", "offsets", "and", "register", "mask", "in", "OFFSETS", ",", "decide", "how", "many", "additional", "registers", "to", "push", "instead", "of", "subtracting", "a", "constant", "from", "SP", ".", "For", "epilogues", "the", "principle", ...

[ "arm", "0x40ff", "0xff", "0x0f00", "512", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "8", "1", "1", "0", "0", "4", "4", "512", "4", "512", "508", "4", "4", "4", "0" ]

arm

thumb1_extra_regs_pushed

arm

CPU

GCC

20,737

294

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine17

SparcTargetMachine

Sparc

CPU

LLVM

20,738

128

1

[]

[ "<s>", "static", "void", "riscv_emit_int_order_test", "(", "enum", "rtx_code", "code", ",", "bool", "*", "invert_ptr", ",", "rtx", "target", ",", "rtx", "cmp0", ",", "rtx", "cmp1", ")", "{", "enum", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "("...

[ "Compare", "CMP0", "and", "CMP1", "using", "ordering", "test", "CODE", "and", "store", "the", "result", "in", "TARGET", ".", "CMP0", "and", "TARGET", "are", "register_operands", ".", "If", "INVERT_PTR", "is", "nonnull", ",", "it", "'s", "OK", "to", "set", ...

[ "riscv", "0" ]

riscv2

riscv_emit_int_order_test

riscv

CPU

GCC

20,739

166

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", "TM", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "ad...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetMachine29

addIRPasses

AArch64

CPU

LLVM

20,740

83

1

[]

[ "<s>", "static", "bool", "m32r_pass_by_reference", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", ";", "if", "(", "type", ")", "size",...

[ "Return", "nonzero", "if", "TYPE", "must", "be", "passed", "by", "indirect", "reference", "." ]

[ "m32r", "0", "8" ]

m32r4

m32r_pass_by_reference

m32r

MPU

GCC

20,741

53

1

[]

[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "bool", "Is64Bit", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isPPC64", "(",...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::ADDItlsgdLADDR", "PPC::ADDItlsldLADDR", "PPC::ADDItlsgdLADDR32", "PPC::ADDItlsldLADDR32", "\"TLS Dynamic Call Fixup:\\n \"", "0", "1", "PPC::X3", "PPC::R3", "\"Opcode inconsistency error\"", "PPC::ADDItlsgdLADDR", "PPC::ADDItlsgdL", "PPC::GETtlsADDR", ...

PPCTLSDynamicCall1

processBlock

PowerPC

CPU

LLVM

20,742

502

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "retu...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine1

addPreEmitPass

ARM

CPU

LLVM

20,743

72

1

[]

[ "<s>", "static", "machine_mode", "ix86_cc_modes_compatible", "(", "machine_mode", "m1", ",", "machine_mode", "m2", ")", "{", "if", "(", "m1", "==", "m2", ")", "return", "m1", ";", "if", "(", "GET_MODE_CLASS", "(", "m1", ")", "!=", "MODE_CC", "||", "GET_MOD...

[ "If", "two", "condition", "code", "modes", "are", "compatible", ",", "return", "a", "condition", "code", "mode", "which", "is", "compatible", "with", "both", ".", "Otherwise", ",", "return", "VOIDmode", "." ]

[ "i386" ]

i3865

ix86_cc_modes_compatible

i386

CPU

GCC

20,744

199

1

[]

[ "<s>", "static", "rtx", "aarch64_progress_pointer", "(", "rtx", "pointer", ")", "{", "return", "aarch64_move_pointer", "(", "pointer", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "pointer", ")", ")", ")", ";", "}", "</s>" ]

[ "Return", "a", "new", "RTX", "holding", "the", "result", "of", "moving", "POINTER", "forward", "by", "the", "size", "of", "the", "mode", "it", "points", "to", "." ]

[ "aarch64" ]

aarch64

aarch64_progress_pointer

aarch64

CPU

GCC

20,745

23

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "XCore", "XCore", "ISD::InputArg", "16", "XCore", "0", "1", "2", "0" ]

XCoreISelLowering43

LowerCallResult

XCore

MPU

LLVM

20,746

163

1

[]

[ "<s>", "void", "R600DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "unsigned", "int", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "AMDGPU", "R600", "1", "AMDGPUISD::BUILD_VERTICAL_VECTOR", "ISD::SCALAR_TO_VECTOR", "ISD::BUILD_VECTOR", "0", "2", "AMDGPU::R600_Reg64RegClassID", "4", "AMDGPUISD::BUILD_VERTICAL_VECTOR", "AMDGPU::R600_Reg128VerticalRegClassID", "AMDGPU::R600_Reg128RegClassID", "\"Do not know how to lower ...

AMDGPUISelDAGToDAG108

Select

AMDGPU

GPU

LLVM

20,747

154

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", ")", ";", "addPass", "(", "&", "AMDGPUUnifyDivergentExitNodesID", ")", ";"...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI" ]

AMDGPUTargetMachine11

addPreISel

AMDGPU

GPU

LLVM

20,748

73

1

[]

[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "R600", "0" ]

AMDGPUISelLowering43

getTargetNodeName

R600

GPU

LLVM

20,749

145

1

[]

[ "<s>", "static", "void", "process_cfa_register", "(", "FILE", "*", "out_file", ",", "rtx", "pat", ",", "bool", "unwind", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "pat", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "pat", ")", ";", "int", "dest_...

[ "This", "function", "processes", "a", "SET", "pattern", "for", "REG_CFA_REGISTER", "." ]

[ "ia64", "\"\\t.save rp, r%d\\n\"", "0", "\"\\t.save pr, r%d\\n\"", "\"\\t.save ar.unat, r%d\\n\"", "\"\\t.save ar.lc, r%d\\n\"" ]

ia64

process_cfa_register

ia64

CPU

GCC

20,750

190

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "Function", "*", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!"...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "X86", "X86", "0", "0", "X86::MOV64mi32", "2" ]

X86FrameLowering81

processFunctionBeforeFrameFinalized

X86

CPU

LLVM

20,751

227

1

[]

[ "<s>", "unsigned", "MCS51InstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "NewDestBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{...

[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]

[ "MCS51", "MCS51", "MCS51::JMPk" ]

MCS51InstrInfo

insertIndirectBranch

MCS51

MPU

LLVM

20,752

60

1

[]

[ "<s>", "bool", "isKMasked", "(", ")", "const", "{", "return", "(", "Attributes", "&", "(", "KMergeMasked", "|", "KZeroMasked", ")", ")", "!=", "0", ";", "}", "</s>" ]

[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "any", "of", "k-masked", "opcodes", "." ]

[ "X86", "0" ]

X86InstrFMA3Info11

isKMasked

X86

CPU

LLVM

20,753

20

1

[]

[ "<s>", "rtx", "legitimize_address", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL_RTX", ";", "}", "</s>" ]

[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "X", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "OLDX", "is", "the", "address", "as", "it", ...

[ "bfin" ]

bfin2

legitimize_address

bfin

DSP

GCC

20,754

21

1

[]

[ "<s>", "static", "bool", "s390_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "addr", ",", "bool", "strict", ")", "{", "struct", "s390_address", "ad", ";", "if", "(", "TARGET_Z10", "&&", "larl_operand", "(", "addr", ",", "VOIDmode", ")", "&&...

[ "Return", "true", "if", "ADDR", "is", "a", "valid", "memory", "address", ".", "STRICT", "specifies", "whether", "strict", "register", "checking", "applies", "." ]

[ "s390" ]

s3904

s390_legitimate_address_p

s390

MPU

GCC

20,755

181

1

[]

[ "<s>", "void", "MipsSEDAGToDAGISel", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "SelectionDAGISel", "::", "getAnalysisUsage", "(", "AU", ")", ";", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Mips", "Mips" ]

MipsSEISelDAGToDAG10

getAnalysisUsage

Mips

CPU

LLVM

20,756

28

1

[]

[ "<s>", "bool", "aarch64_split_128bit_move_p", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "return", "(", "!", "REG_P", "(", "src", ")", "||", "!", "(", "FP_REGNUM_P", "(", "REGNO", "(", "dst", ")", ")", "&&", "FP_REGNUM_P", "(", "REGNO", "(", "sr...

[ "Return", "true", "if", "we", "should", "split", "a", "move", "from", "128-bit", "value", "SRC", "to", "128-bit", "register", "DEST", "." ]

[ "aarch64" ]

aarch64

aarch64_split_128bit_move_p

aarch64

CPU

GCC

20,757

39

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "return", "createPatmosVLIWMachineSched", "(", "C", ")", ";", "}", "</s>" ]

[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]

[ "Patmos", "Patmos" ]

PatmosTargetMachine1

createMachineScheduler

Patmos

VLIW

LLVM

20,758

18

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "RC", "==", "&", "X86", "::", "GR8_NOREXRe...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "X86", "X86", "X86::GR8_NOREXRegClass", "X86", "X86", "X86::FR32RegClassID", "X86::FR64RegClassID", "X86::VR128RegClassID", "X86::VR256RegClassID", "X86::FR32XRegClassID", "X86::FR64XRegClassID", "X86::VR128XRegClassID", "X86::VR256XRegClassID", "X86::GR8RegClassID", "X86::GR16RegClassID...

X86RegisterInfo82

getLargestLegalSuperClass

X86

CPU

LLVM

20,759

266

1

[]

[ "<s>", "static", "rtx", "frv_volatile_memref", "(", "enum", "machine_mode", "mode", ",", "rtx", "arg", ")", "{", "rtx", "mem", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "memory_address", "(", "mode", ",", "arg", ")", ")", ";", "MEM_VOLATILE_P", "...

[ "Return", "a", "volatile", "memory", "reference", "of", "mode", "MODE", "whose", "address", "is", "ARG", "." ]

[ "frv", "1" ]

frv2

frv_volatile_memref

frv

VLIW

GCC

20,760

40

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", "...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "AArch64", "AArch64", "0", "0", "0", "0", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"" ]

AArch64InstrInfo105

areMemAccessesTriviallyDisjoint

AArch64

CPU

LLVM

20,761

217

1

[]

[ "<s>", "void", "HexagonMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "M...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"Encoding bundle\\n\"", "0", "0", "Hexagon", "1", "Hexagon", "Hexagon" ]

HexagonMCCodeEmitter12

encodeInstruction

Hexagon

DSP

LLVM

20,762

193

1

[]

[ "<s>", "bool", "SIAnnotateControlFlow", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "(", "Context", ")", ";", "Boolean", "...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "AMDGPU", "SI", "0", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_if", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_else", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_break", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_if_break", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_...

SIAnnotateControlFlow43

doInitialization

AMDGPU

GPU

LLVM

20,763

204

1

[]

[ "<s>", "inline", "hashval_t", "registered_function_hasher", "::", "hash", "(", "value_type", "value", ")", "{", "return", "value", "->", "instance", ".", "hash", "(", ")", ";", "}", "</s>" ]

[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]

[ "aarch64" ]

aarch64-sve-builtins

hash

aarch64

CPU

GCC

20,764

20

1

[]

[ "<s>", "SDValue", "VideocoreTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLo...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Videocore", "Videocore", "ISD::InputArg" ]

VideocoreISelLowering

LowerFormalArguments

Videocore

DSP

LLVM

20,765

46

1

[]

[ "<s>", "void", "SPIRVMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ",", "SPIRV", "::", "ModuleAnalysisInfo", "*", "MAI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ...

[ "The", "instruction", "is", "lowered", "." ]

[ "SPIRV", "SPIRV", "SPIRV::ModuleAnalysisInfo", "0", "\"unknown operand type\"", "\"Cannot find function Id\"" ]

SPIRVMCInstLower

lower

SPIRV

Virtual ISA

LLVM

20,766

275

1

[]

[ "<s>", "Register", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "AArch64", "::", "X1", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

[ "AArch64", "AArch64::X1" ]

AArch64ISelLowering (2)1

getExceptionSelectorRegister

AArch64

CPU

LLVM

20,767

17

1

[]

[ "<s>", "unsigned", "VEInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "VE", "::", "LDSri", "||", "MI", ".", "getOpcode"...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "VE", "VE", "VE::LDSri", "VE::LDLri", "VE::LDUri", "1", "2", "2", "0", "1", "0", "0" ]

VEInstrInfo15

isLoadFromStackSlot

VE

CPU

LLVM

20,768

118

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Set p2align Operands\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Set p2align Operands\"" ]

WebAssemblySetP2AlignOperands3

getPassName

WebAssembly

Virtual ISA

LLVM

20,769

13

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "XCoreInstr...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "XCore", "XCore", "XCore", "XCore", "0", "0", "1", "4", "0", "4", "\"eliminateCallFramePseudoInstr size too big: \"", "\"\\n\"", "XCore::ADJCALLSTACKDOWN", "XCore::EXTSP_u6", "XCore::EXTSP_lu6", "XCore::ADJCALLSTACKUP", "XCore::LDAWSP_ru6", "XCore::LDAWSP_lru6", "XCore::SP" ]

XCoreFrameLowering11

eliminateCallFramePseudoInstr

XCore

MPU

LLVM

20,770

281

1

[]

[ "<s>", "static", "void", "mcore_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "ptr_pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATI...

[ "Keep", "track", "of", "some", "information", "about", "varargs", "for", "the", "prolog", "." ]

[ "mcore", "1" ]

mcore1

mcore_setup_incoming_varargs

mcore

MPU

GCC

20,771

80

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "return", "createX86MachObjectWriter", "(", "OS", ",", "true", ",", "MachO", "::", "CPU_TYPE_X86_64", ",", "Subtype", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "X86", "X86", "X86" ]

X86AsmBackend1

createObjectWriter

X86

CPU

LLVM

20,772

26

1

[]

[ "<s>", "int", "pa_adjust_insn_length", "(", "rtx", "insn", ",", "int", "length", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", "&&", "GET_CODE", "(", "pat", ")", "==", "PARA...

[ "Return", "any", "length", "adjustment", "needed", "by", "INSN", "which", "already", "has", "its", "length", "computed", "as", "LENGTH", ".", "Return", "zero", "if", "no", "adjustment", "is", "necessary", ".", "For", "the", "PA", ":", "function", "calls", ...

[ "pa", "4", "4", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "1", "4", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "4", "4", "4", "4", "4", "0", "1", "0", "1", "0", "0", "1", "0", "4", "4", "0", ...

pa3

pa_adjust_insn_length

pa

CPU

GCC

20,773

439

1

[]

[ "<s>", "unsigned", "AlphaRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "llvm_unreachable", "(", "\"What is the return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "Alpha", "Alpha", "\"What is the return address register\"", "0" ]

AlphaRegisterInfo4

getRARegister

Alpha

MPU

LLVM

20,774

17

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isValidOffset", "(", "const", "int", "Opcode", ",", "const", "int", "Offset", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "LDriw", ":", "case", "Hexagon", "::", "LDriw_f", ":", ...

[ "Test", "the", "validity", "of", "offset", "." ]

[ "Hexagon", "Hexagon", "Hexagon::LDriw", "Hexagon::LDriw_f", "Hexagon::STriw", "Hexagon::STriw_f", "4", "0", "\"Offset has incorrect alignment\"", "Hexagon", "Hexagon", "Hexagon::LDrid", "Hexagon::LDrid_f", "Hexagon::STrid", "Hexagon::STrid_f", "8", "0", "\"Offset has incorrect alig...

HexagonInstrInfo71

isValidOffset

Hexagon

DSP

LLVM

20,775

472

1

[]

[ "<s>", "static", "bool", "aarch64_short_vector_p", "(", "const_tree", "type", ",", "machine_mode", "mode", ")", "{", "poly_int64", "size", "=", "-", "1", ";", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "if", "(...

[ "Return", "TRUE", "if", "the", "type", ",", "as", "described", "by", "TYPE", "and", "MODE", ",", "is", "a", "short", "vector", "type", "as", "described", "in", "AAPCS64", "\\S", "4.1.2", ".", "See", "the", "comment", "above", "aarch64_composite_type_p", "f...

[ "aarch64", "1", "aarch64_sve::builtin_type_p", "8", "16" ]

aarch64

aarch64_short_vector_p

aarch64

CPU

GCC

20,776

127

1

[]

[ "<s>", "void", "xstormy16_expand_andqi3", "(", "rtx", "*", "operands", ")", "{", "rtx", "in", ",", "out", ",", "outsub", ",", "val", ";", "out", "=", "operands", "[", "0", "]", ";", "in", "=", "operands", "[", "1", "]", ";", "val", "=", "operands",...

[ "Likewise", ",", "for", "AND", "." ]

[ "stormy16", "0", "1", "2", "0", "0", "0", "0", "0", "0", "0" ]

stormy16

xstormy16_expand_andqi3

stormy16

CPU

GCC

20,777

252

1

[]

[ "<s>", "void", "ARMAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ",", "STI", ")", ...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "ARM", "ARM", "256", "\"\\n\"", "\"unexpected instruction to relax: \"", "ARM::tCBZ", "ARM::tCBNZ", "ARM::tHINT", "0", "14", "0" ]

ARMAsmBackend26

relaxInstruction

ARM

CPU

LLVM

20,778

173

1

[]

[ "<s>", "unsigned", "R600RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "R600", "::", "NoRegister", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "AMDGPU", "R600", "R600::NoRegister" ]

R600RegisterInfo16

getFrameRegister

AMDGPU

GPU

LLVM

20,779

18

1

[]

[ "<s>", "static", "void", "ia64_file_start", "(", "void", ")", "{", "ia64_flag_var_tracking", "=", "flag_var_tracking", ";", "flag_var_tracking", "=", "0", ";", "default_file_start", "(", ")", ";", "emit_safe_across_calls", "(", ")", ";", "}", "</s>" ]

[ "Begin", "the", "assembly", "file", "." ]

[ "ia64", "0" ]

ia643

ia64_file_start

ia64

CPU

GCC

20,780

24

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRe...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "X86", "X86", "X86::EFLAGS", "X86::MOV32r0", "0", "X86::MOV32r1", "1", "X86::MOV32r_1", "1", "\"Unexpected instruction!\"", "X86::MOV32ri", "0", "0" ]

X86InstrInfo141

reMaterialize

X86

CPU

LLVM

20,781

255

1

[]

[ "<s>", "bool", "ARM64TargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "if", "(", "AM", ".", "HasBaseReg", "&&", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "ARM64", "ARM64", "0", "8", "0", "1LL", "9", "1LL", "9", "1", "0", "1LL", "12", "1", "1", "0" ]

ARM64ISelLowering

isLegalAddressingMode

ARM64

CPU

LLVM

20,782

210

1

[]

[ "<s>", "void", "RISCVTargetStreamer", "::", "emitTargetAttributes", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "RISCV", "::", "FeatureRV32E", ")", ")", "emitAttribute", "(", "RISCVAttrs", "::", "STACK_ALIGN",...

[ "Emit", "the", "build", "attributes", "that", "only", "depend", "on", "the", "hardware", "that", "we", "expect", "." ]

[ "RISCV", "RISCV", "RISCV::FeatureRV32E", "RISCVAttrs::STACK_ALIGN", "RISCVAttrs::ALIGN_4", "RISCVAttrs::STACK_ALIGN", "RISCVAttrs::ALIGN_16", "RISCVFeatures::parseFeatureBits", "RISCV::Feature64Bit", "RISCVAttrs::ARCH" ]

RISCVTargetStreamer (2)

emitTargetAttributes

RISCV

CPU

LLVM

20,783

108

1

[]

[ "<s>", "unsigned", "HexagonMCInst", "::", "getUnits", "(", "HexagonTargetMachine", "const", "&", "TM", ")", "const", "{", "const", "HexagonInstrInfo", "*", "QII", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "const", "In...

[ "Returns", "the", "choice", "of", "FUs", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonMCInst4

getUnits

Hexagon

DSP

LLVM

20,784

77

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Mips", "Mips" ]

MipsMCCodeEmitter (2)2

getMachineOpValue

Mips

CPU

LLVM

20,785

143

1

[]

[ "<s>", "TargetTransformInfo", "SystemZTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "SystemZTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine19

getTargetTransformInfo

SystemZ

CPU

LLVM

20,786

23

1

[]

[ "<s>", "std", "::", "string", "getDataLayout", "(", ")", "const", "{", "const", "char", "*", "p", ";", "if", "(", "is64Bit", "(", ")", ")", "p", "=", "\"e-p:64:64-s:64-f64:64:64-i64:64:64-f80:128:128\"", ";", "else", "{", "if", "(", "isTargetDarwin", "(", ...

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "X86", "\"e-p:64:64-s:64-f64:64:64-i64:64:64-f80:128:128\"", "\"e-p:32:32-f64:32:64-i64:32:64-f80:128:128\"", "\"e-p:32:32-f64:32:64-i64:32:64-f80:32:32\"" ]

X86Subtarget36

getDataLayout

X86

CPU

LLVM

20,787

50

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "riscv_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "||", "TREE_CODE", "(", "exp", ")", "==", "CONSTRUCTOR", ")", "...

[ "Implement", "TARGET_CONSTANT_ALIGNMENT", "." ]

[ "riscv" ]

riscv

riscv_constant_alignment

riscv

CPU

GCC

20,788

47

1

[]

[ "<s>", "void", "MSP430PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMSP430BranchSelectionPass", "(", ")", ",", "false", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "MSP430", "MSP430", "MSP430" ]

MSP430TargetMachine13

addPreEmitPass

MSP430

MPU

LLVM

20,789

17

1

[]

[ "<s>", "static", "bool", "c6x_call_saved_register_used", "(", "tree", "call_expr", ")", "{", "CUMULATIVE_ARGS", "cum_v", ";", "cumulative_args_t", "cum", ";", "HARD_REG_SET", "call_saved_regset", ";", "tree", "parameter", ";", "machine_mode", "mode", ";", "tree", "t...

[ "Checks", "whether", "the", "given", "CALL_EXPR", "would", "use", "a", "caller", "saved", "register", ".", "This", "is", "used", "to", "decide", "whether", "sibling", "call", "optimization", "could", "be", "performed", "on", "the", "respective", "function", "c...

[ "c6x", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

c6x2

c6x_call_saved_register_used

c6x

VLIW

GCC

20,790

287

1

[]

[ "<s>", "bool", "useAA", "(", ")", "const", "override", "{", "return", "UseAA", ";", "}", "</s>" ]

[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]

[ "AArch64" ]

AArch64Subtarget10

useAA

AArch64

CPU

LLVM

20,791

11

1

[]

[ "<s>", "void", "TMS320C64XFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "int", "frame_size", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF"...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "TMS320C64X", "TMS320C64X", "TMS320C64X::B3", "8", "7", "7", "TMS320C64X", "TMS320C64X", "TMS320C64X::prolog" ]

TMS320C64XFrameLowering

emitPrologue

TMS320C64X

VLIW

LLVM

20,792

139

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "ARM", "ARM", "ISD::MemIndexedMode", "ISD::LOAD", "ISD::STORE", "ISD::SEXTLOAD", "ARM", "ISD::ADD", "ISD::POST_INC", "ISD::POST_DEC" ]

ARMISelLowering91

getPostIndexedAddressParts

ARM

CPU

LLVM

20,793

307

1

[]

[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "BPF", "MVT::SimpleValueType", "\"LowerFormalArguments Unhandled argument type: \"", "MVT::i32", "MVT::i64", "MVT::i64", "BPF::GPRRegClass", "BPF::GPR32RegClass", "ISD::AssertSext", "ISD::AssertZext", "...

BPFISelLowering19

LowerFormalArguments

BPF

Virtual ISA

LLVM

20,794

449

1

[]

[ "<s>", "static", "bool", "base_reg_adjustment_p", "(", "rtx", "set", ",", "rtx", "*", "base_reg", ",", "rtx", "*", "offset", ")", "{", "if", "(", "GET_CODE", "(", "set", ")", "==", "SET", "&&", "REG_P", "(", "SET_DEST", "(", "set", ")", ")", "&&", ...

[ "This", "routine", "tests", "for", "the", "base", "register", "update", "SET", "in", "load/store", "multiple", "RTL", "insns", ",", "used", "in", "pop_operation_p", "and", "ldstwm_operation_p", "." ]

[ "nios2", "0", "0", "1", "0", "1" ]

nios2

base_reg_adjustment_p

nios2

MPU

GCC

20,795

122

1

[]

[ "<s>", "void", "ThumbRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", ...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"Unable to resolve frame index!\"" ]

ThumbRegisterInfo10

resolveFrameIndex

ARM

CPU

LLVM

20,796

151

1

[]

[ "<s>", "static", "bool", "aarch64_validate_march", "(", "const", "char", "*", "str", ",", "const", "struct", "processor", "*", "*", "res", ",", "unsigned", "long", "*", "isa_flags", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_a...

[ "Validate", "a", "command-line", "-march", "option", ".", "Parse", "the", "arch", "and", "extensions", "(", "if", "any", ")", "specified", "in", "STR", "and", "throw", "errors", "if", "appropriate", ".", "Put", "the", "results", ",", "if", "they", "are", ...

[ "aarch64", "\"missing arch name in -march=%qs\"", "\"unknown value %qs for -march\"", "\"invalid feature modifier in -march=%qs\"" ]

aarch643

aarch64_validate_march

aarch64

CPU

GCC

20,797

96

1

[]

[ "<s>", "static", "rtx", "m68k_get_tls_get_addr", "(", "void", ")", "{", "if", "(", "m68k_tls_get_addr", "==", "NULL_RTX", ")", "m68k_tls_get_addr", "=", "init_one_libfunc", "(", "\"__tls_get_addr\"", ")", ";", "return", "m68k_tls_get_addr", ";", "}", "</s>" ]

[ "Return", "SYMBOL_REF", "for", "__tls_get_addr", "." ]

[ "m68k", "\"__tls_get_addr\"" ]

m68k

m68k_get_tls_get_addr

m68k

MPU

GCC

20,798

24

1

[]

[ "<s>", "const", "HexagonRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Hexagon", "Hexagon" ]

HexagonSubtarget1

getRegisterInfo

Hexagon

DSP

LLVM

20,799

17

1

[]