docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "pass_vsetvl", "::", "forward_demand_fusion", "(", "void", ")", "{", "bool", "changed_p", "=", "false", ";", "for", "(", "const", "bb_info", "*", "bb", ":", "crtl", "->", "ssa", "->", "bbs", "(", ")", ")", "{", "basic_block", "cfg_bb", "...	[ "Compute", "global", "forward", "demanded", "info", "." ]	[ "riscv" ]	riscv-vsetvl	forward_demand_fusion	riscv	CPU	GCC	20,600	367	1	[]
[ "<s>", "VESubtarget", "&", "VESubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "VE", "VE", "VE", "\"ve\"" ]	VESubtarget6	initializeSubtargetDependencies	VE	CPU	LLVM	20,601	44	1	[]
[ "<s>", "void", "arm_print_tune_info", "(", "void", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "\"\\t\"", "ASM_COMMENT_START", "\".tune parameters\\n\"", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "\"\\t\\t\"", "ASM_COMMENT_START", "\"constant_limit:\\t%d\\...	[ "This", "function", "is", "used", "to", "print", "CPU", "tuning", "information", "as", "comment", "in", "assembler", "file", ".", "Pointers", "are", "not", "printed", "for", "now", "." ]	[ "arm", "\"\\t\"", "\".tune parameters\\n\"", "\"\\t\\t\"", "\"constant_limit:\\t%d\\n\"", "\"\\t\\t\"", "\"max_insns_skipped:\\t%d\\n\"", "\"\\t\\t\"", "\"prefetch.num_slots:\\t%d\\n\"", "\"\\t\\t\"", "\"prefetch.l1_cache_size:\\t%d\\n\"", "\"\\t\\t\"", "\"prefetch.l1_cache_line_size:\\t%d\\...	arm6	arm_print_tune_info	arm	CPU	GCC	20,602	322	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "P2" ]	P2AsmParser	isReg	P2	MPU	LLVM	20,603	13	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "", "MI", ",", "const", "TargetRegisterClass", "", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", ...	[ "Subtarget", "Hooks", "." ]	[ "AMDGPU", "SI", "4", "4" ]	SIRegisterInfo119	shouldCoalesce	AMDGPU	GPU	LLVM	20,604	82	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "X86MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "getNumLocalDynamicTLSAcce...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "2", "0" ]	X86InstrInfo (2)	runOnMachineFunction	X86	CPU	LLVM	20,605	62	1	[]
[ "<s>", "static", "void", "frv_print_operand_address", "(", "FILE", "*", "stream", ",", "machine_mode", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "switch", "(",...	[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]	[ "frv", "0", "\"%ld\"", "0", "0", "\"bad insn to frv_print_operand_address:\"" ]	frv	frv_print_operand_address	frv	VLIW	GCC	20,606	137	1	[]
[ "<s>", "Register", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "ABI", ".", "IsN64", "(", ")", "?", "Mips", "::", "A1_64", ":", "Mips", "::", "A1", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]	[ "Mips", "Mips::A1_64", "Mips::A1" ]	MipsISelLowering32	getExceptionSelectorRegister	Mips	CPU	LLVM	20,607	27	1	[]
[ "<s>", "static", "void", "check_store_cacheline_hazard", "(", "void", ")", "{", "rtx_insn", "", "insn", ",", "", "succ0", ",", "*", "insn1", ";", "bool", "found", "=", "false", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", ...	[ "Search", "for", "a", "sequence", "made", "out", "of", "two", "stores", "and", "a", "given", "number", "of", "loads", ",", "insert", "a", "nop", "if", "required", "." ]	[ "arc", "3" ]	arc	check_store_cacheline_hazard	arc	MPU	GCC	20,608	246	1	[]
[ "<s>", "static", "rtx", "moxie_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fntype_or_decl", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "MOXIE_...	[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", ".", "VALTYPE", "is", "the", "data", "type", "of", "the", "value", "(", "as", "a", "tree", ")", ".", "If", "the", "precise", "function", "being", "called", "is", "known",...	[ "moxie" ]	moxie	moxie_function_value	moxie	CPU	GCC	20,609	28	1	[]
[ "<s>", "bool", "ThunkInserter", "<", "Derived", ">", "::", "run", "(", "MachineModuleInfo", "&", "MMI", ",", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getName", "(", ")", ".", "startswith", "(", "getDerived", "(", ")", ".", ...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "X86" ]	X86IndirectThunks3	run	X86	CPU	LLVM	20,610	90	1	[]
[ "<s>", "unsigned", "CFStack", "::", "getLoopDepth", "(", ")", "{", "return", "LoopStack", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "loop", "nesting", "level", "of", "the", "specified", "block", "." ]	[ "AMDGPU" ]	R600ControlFlowFinalizer (2)	getLoopDepth	AMDGPU	GPU	LLVM	20,611	15	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "...	[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]	[ "AMDGPU", "AMDGPU", "2", "2", "0", "1", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "0", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::TokenFactor", "MVT::Other", "1", "1" ]	AMDGPUISelLowering121	SplitVectorLoad	AMDGPU	GPU	LLVM	20,612	486	1	[]
[ "<s>", "void", "s390_d_register_target_info", "(", "void", ")", "{", "const", "struct", "d_target_info_spec", "handlers", "[", "]", "=", "{", "{", "\"floatAbi\"", ",", "s390_d_handle_target_float_abi", "}", ",", "{", "NULL", ",", "NULL", "}", ",", "}", ";", ...	[ "Implement", "TARGET_D_REGISTER_CPU_TARGET_INFO", "." ]	[ "s390", "\"floatAbi\"" ]	s390-d	s390_d_register_target_info	s390	MPU	GCC	20,613	34	1	[]
[ "<s>", "int", "m32c_reg_ok_for_base_p", "(", "rtx", "x", ",", "int", "strict", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "REG", ")", "return", "0", ";", "switch", "(", "REGNO", "(", "x", ")", ")", "{", "case", "A0_REGNO", ":", "case", ...	[ "Implements", "REG_OK_FOR_BASE_P", "." ]	[ "m32c", "0", "1", "1", "0" ]	m32c	m32c_reg_ok_for_base_p	m32c	MPU	GCC	20,614	67	1	[]
[ "<s>", "static", "bool", "avr_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "size", "==", "POINTER_SIZE", "/", "BITS_PER_UNIT", "&&", "aligned_p", "&&", "text_segment_operand", "(", "x", ","...	[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "AVR", "version", "needs", "special", "handling", "for", "references", "to", "certain", "labels", "." ]	[ "avr", "\"\\t.word\\tgs(\"", "\")\\n\"", "\"\\t.byte\\tlo8(\"", "\")\"", "\"need binutils PR13503\\n\"", "\"\\t.byte\\thi8(\"", "\")\"", "\"need binutils PR13503\\n\"", "\"\\t.byte\\thh8(\"", "\")\"", "\"need binutils PR13503\\n\"", "0", "1" ]	avr6	avr_assemble_integer	avr	MPU	GCC	20,615	230	1	[]
[ "<s>", "TPCAAResult", "run", "(", "Function", "&", "F", ",", "AnalysisManager", "<", "Function", ">", "&", "AM", ")", "{", "return", "TPCAAResult", "(", ")", ";", "}", "</s>" ]	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "TPC", "TPC", "TPC" ]	TPCAliasAnalysis	run	TPC	Virtual ISA	LLVM	20,616	21	1	[]
[ "<s>", "bool", "ARM64PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createARM64ExpandPseudoPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableLoadStoreOpt", ")", "addP...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "ARM64", "ARM64", "ARM64", "ARM64" ]	ARM64TargetMachine1	addPreSched2	ARM64	CPU	LLVM	20,617	39	1	[]
[ "<s>", "static", "int", "arm_save_coproc_regs", "(", "void", ")", "{", "int", "saved_size", "=", "0", ";", "unsigned", "reg", ";", "unsigned", "start_reg", ";", "rtx", "insn", ";", "for", "(", "reg", "=", "LAST_IWMMXT_REGNUM", ";", "reg", ">=", "FIRST_IWMM...	[ "Emit", "RTL", "to", "save", "coprocessor", "registers", "on", "function", "entry", ".", "Returns", "the", "number", "of", "bytes", "pushed", "." ]	[ "arm", "0", "1", "8", "2", "1", "1", "2", "2", "2" ]	arm4	arm_save_coproc_regs	arm	CPU	GCC	20,618	206	1	[]
[ "<s>", "void", "XtensaInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented operand\"", ")", ";", "}", "</s>" ]	[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "Xtensa", "Xtensa", "\"Unimplemented operand\"" ]	XtensaInstrInfo	insertNoop	Xtensa	MPU	LLVM	20,619	22	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "aarch64_vectorize_preferred_vector_alignment", "(", "const_tree", "type", ")", "{", "if", "(", "aarch64_sve_data_mode_p", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "{", "HOST_WIDE_INT", "result", ";", "if", "(", "!", "BITS_PE...	[ "Implement", "target", "hook", "TARGET_VECTORIZE_PREFERRED_VECTOR_ALIGNMENT", "." ]	[ "aarch64" ]	aarch645	aarch64_vectorize_preferred_vector_alignment	aarch64	CPU	GCC	20,620	54	1	[]
[ "<s>", "unsigned", "AArch64MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "("...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "AArch64", "AArch64", "\"Unable to encode MCOperand!\"", "0" ]	AArch64MCCodeEmitter22	getMachineOpValue	AArch64	CPU	LLVM	20,621	83	1	[]
[ "<s>", "void", "PPCScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "const", "MCInstrDesc", "", "MCID", "=", "DAG", "->", "getInstrDesc", "(", "SU", ")", ";", "if", "(", "!", "MCID", ")", "return", ";", "ScoreboardH...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "PowerPC", "PPC" ]	PPCHazardRecognizers26	EmitInstruction	PowerPC	CPU	LLVM	20,622	37	1	[]
[ "<s>", "bool", "X86AsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Ops", ")", "{", "const", "MCRegisterInfo", "*", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "switch", ...	[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]	[ "X86", "X86", "X86::VMOVZPQILo2PQIrr", "X86::VMOVAPDrr", "X86::VMOVAPDYrr", "X86::VMOVAPSrr", "X86::VMOVAPSYrr", "X86::VMOVDQArr", "X86::VMOVDQAYrr", "X86::VMOVDQUrr", "X86::VMOVDQUYrr", "X86::VMOVUPDrr", "X86::VMOVUPDYrr", "X86::VMOVUPSrr", "X86::VMOVUPSYrr", "0", "8", "1", "8",...	X86AsmParser (2)5	processInstruction	X86	CPU	LLVM	20,623	468	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2LDRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARMCC::AL", "...	Thumb2InstrInfo14	loadRegFromStackSlot	ARM	CPU	LLVM	20,624	361	1	[]
[ "<s>", "void", "CompositeHandler", "::", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "for", "(", "Value", "*", "Arg", ":", "I", ".", "arg_operands", "(", ")", ")", "{", "visitValue", "(", "Arg", ",", "Arg", "->", "getType", "(", ")", ")", ...	[ "CallInst", "simplification", "." ]	[ "JVM" ]	JVMCompositeHandler	visitCallInst	JVM	Virtual ISA	LLVM	20,625	36	1	[]
[ "<s>", "tree", "arm_valid_target_attribute_tree", "(", "tree", "args", ",", "struct", "gcc_options", "", "opts", ",", "struct", "gcc_options", "", "opts_set", ")", "{", "if", "(", "!", "arm_valid_target_attribute_rec", "(", "args", ",", "opts", ")", ")", "re...	[ "Return", "a", "TARGET_OPTION_NODE", "tree", "of", "the", "target", "options", "listed", "or", "NULL", "." ]	[ "arm" ]	arm5	arm_valid_target_attribute_tree	arm	CPU	GCC	20,626	44	1	[]
[ "<s>", "void", "TPCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createTPCScalarSink", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addBlockPlacement", "(", ")", ";", "if", "(", "g...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC" ]	TPCTargetMachine	addPreRegAlloc	TPC	Virtual ISA	LLVM	20,627	130	1	[]
[ "<s>", "static", "const", "char", "*", "pru_comparison_str", "(", "enum", "rtx_code", "cond", ")", "{", "switch", "(", "cond", ")", "{", "case", "NE", ":", "return", "\"ne\"", ";", "case", "EQ", ":", "return", "\"eq\"", ";", "case", "GEU", ":", "return...	[ "Map", "rtx_code", "to", "unsigned", "PRU", "branch", "op", "suffix", ".", "Callers", "must", "handle", "sign", "comparison", "themselves", "for", "signed", "operations", "." ]	[ "pru", "\"ne\"", "\"eq\"", "\"ge\"", "\"gt\"", "\"le\"", "\"lt\"" ]	pru	pru_comparison_str	pru	CPU	GCC	20,628	60	1	[]
[ "<s>", "MachineInstr", "", "AMDGPUInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MFI", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "LiveVariables", "", "LV", ")", "const", "{", "return", "NULL", ";"...	[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]	[ "R600" ]	AMDGPUInstrInfo10	convertToThreeAddress	R600	GPU	LLVM	20,629	28	1	[]
[ "<s>", "void", "AMDGPUDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "for", "(", "int", "I", "=", "MFI", "->", "getObjectIndexB...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "AMDGPU", "AMDGPU", "MVT::i32", "ISD::AssertZext", "0", "ISD::STORE", "2", "1", "8", "0", "AMDGPU::V_MOV_B32_e32", "MVT::i32", "0" ]	AMDGPUISelDAGToDAG100	PreprocessISelDAG	AMDGPU	GPU	LLVM	20,630	333	1	[]
[ "<s>", "static", "bool", "mips_load_call_address", "(", "enum", "mips_call_type", "type", ",", "rtx", "dest", ",", "rtx", "addr", ")", "{", "if", "(", "TARGET_EXPLICIT_RELOCS", "&&", "!", "(", "type", "==", "MIPS_CALL_SIBCALL", "&&", "TARGET_CALL_SAVED_GP", ")",...	[ "Load", "function", "address", "ADDR", "into", "register", "DEST", ".", "SIBCALL_P", "is", "true", "if", "the", "address", "is", "needed", "for", "a", "sibling", "call", "." ]	[ "mips" ]	mips4	mips_load_call_address	mips	CPU	GCC	20,631	75	1	[]
[ "<s>", "MCGNodes", "&", "getNodes", "(", ")", "{", "return", "MCG", ".", "getNodes", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "list", "of", "nodes", "in", "this", "pi-block", "." ]	[ "Patmos" ]	PatmosCallGraphBuilder	getNodes	Patmos	VLIW	LLVM	20,632	14	1	[]
[ "<s>", "bool", "rvexTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "rvexSubtarget", "&", "Subtarget", "=", "TM", ".", ...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "rvex", "rvex", "rvex", "rvex" ]	rvexTargetObjectFile	IsGlobalInSmallSection	rvex	VLIW	LLVM	20,633	126	1	[]
[ "<s>", "bool", "X86InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "assert", "(", "I", ".", "getParent", "(", ")", "&&", "\"Instruction should be in a basic block!\"", ")", ";", ...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "X86", "X86", "\"Instruction should be in a basic block!\"", "\"Instruction should be in a function!\"", "\"Generic instruction has unexpected implicit operands\\n\"", "\" C++ instruction selection: \"" ]	X86InstructionSelector15	select	X86	CPU	LLVM	20,634	445	1	[]
[ "<s>", "RISCVProcFamilyEnum", "getProcFamily", "(", ")", "const", "{", "return", "RISCVProcFamily", ";", "}", "</s>" ]	[ "Returns", "RISC-V", "processor", "family", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVSubtarget (2)	getProcFamily	RISCV	CPU	LLVM	20,635	10	1	[]
[ "<s>", "static", "unsigned", "int", "ix86_max_noce_ifcvt_seq_cost", "(", "edge", "e", ")", "{", "bool", "predictable_p", "=", "predictable_edge_p", "(", "e", ")", ";", "enum", "compiler_param", "param", "=", "(", "predictable_p", "?", "PARAM_MAX_RTL_IF_CONVERSION_PR...	[ "Implement", "TARGET_MAX_NOCE_IFCVT_SEQ_COST", ".", "Like", "the", "default", "implementation", ",", "but", "returns", "a", "lower", "bound", "." ]	[ "i386", "2" ]	i3866	ix86_max_noce_ifcvt_seq_cost	i386	CPU	GCC	20,636	59	1	[]
[ "<s>", "InstructionCost", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", "=", "TTI", "::", "OK_AnyValue", ",", "TTI", "::", "OperandVa...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "BPF", "ISD::ADD", "1" ]	BPFTargetTransformInfo	getArithmeticInstrCost	BPF	Virtual ISA	LLVM	20,637	130	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getX86Subtarget", "(", ")", ".", "hasSSE2", "(", ")", ")", "{", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "X86", "X86", "X86", "X86::VR128RegClass", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine121	addPreEmitPass	X86	CPU	LLVM	20,638	121	1	[]
[ "<s>", "s390_label_align", "(", "LABEL", ")", "{", "\"%r0\"", ",", "\"%r1\"", ",", "\"%r2\"", ",", "\"%r3\"", ",", "\"%r4\"", ",", "\"%r5\"", ",", "\"%r6\"", ",", "\"%r7\"", ",", "\\", "\"%r8\"", ",", "\"%r9\"", ",", "\"%r10\"", ",", "\"%r11\"", ",", "\"...	[ "Return", "the", "alignment", "for", "LABEL", ".", "We", "default", "to", "the", "-falign-labels", "value", "except", "for", "the", "literal", "pool", "base", "label", "." ]	[ "s390", "\"%r0\"", "\"%r1\"", "\"%r2\"", "\"%r3\"", "\"%r4\"", "\"%r5\"", "\"%r6\"", "\"%r7\"", "\"%r8\"", "\"%r9\"", "\"%r10\"", "\"%r11\"", "\"%r12\"", "\"%r13\"", "\"%r14\"", "\"%r15\"", "\"%f0\"", "\"%f2\"", "\"%f4\"", "\"%f6\"", "\"%f1\"", "\"%f3\"", "\"%f5\"", "...	s3906	s390_label_align	s390	MPU	GCC	20,639	144	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon optimize vextract\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon optimize vextract\"" ]	HexagonVExtract	getPassName	Hexagon	DSP	LLVM	20,640	11	1	[]
[ "<s>", "static", "reg_class_t", "loongarch_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "reg_class_subset_p", "(", "FP_REGS", ",", "rclass", ")", "&&", "loongarch_mode_ok_for_mov_fmt_p", "(", "GET_MODE", "(", "x", ")...	[ "Implement", "TARGET_PREFERRED_RELOAD_CLASS", "." ]	[ "loongarch" ]	loongarch	loongarch_preferred_reload_class	loongarch	CPU	GCC	20,641	48	1	[]
[ "<s>", "int", "visium_expand_block_set", "(", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "bytes_rtx", "=", "operands", "[", "1", "]", ";", "rtx", "value_rtx", "=", "operands", "[", "2", "]", ";", "rtx"...	[ "Expand", "string/block", "set", "operations", ".", "operands", "[", "0", "]", "is", "the", "pointer", "to", "the", "destination", ".", "operands", "[", "1", "]", "is", "the", "number", "of", "bytes", "to", "set", ".", "operands", "[", "2", "]", "is", ...	[ "visium", "0", "1", "2", "3", "0", "0", "0", "4", "2", "1" ]	visium	visium_expand_block_set	visium	Virtual ISA	GCC	20,642	150	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "X86Subtarget", "&", "STI", "=", "MF", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "X86", "X86", "X86", "X86", "X86", "0", "0", "1", "0", "0", "3", "3" ]	X86FrameLowering48	eliminateCallFramePseudoInstr	X86	CPU	LLVM	20,643	442	1	[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetMachine64	addIRPasses	NVPTX	GPU	LLVM	20,644	237	1	[]
[ "<s>", "static", "bool", "tilepro_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "case", "HImode", ":", "case", "SImode", ":", "case", "DImode", ":", "return", "true", ";", "case", "...	[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]	[ "tilepro" ]	tilepro2	tilepro_scalar_mode_supported_p	tilepro	VLIW	GCC	20,645	44	1	[]
[ "<s>", "int", "uns_arith_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "SMALL_INT_UNSIGNED", "(", "op", ")", ")", "return", "1", ";", "return", "register_operand",...	[ "Return", "truth", "value", "of", "whether", "OP", "can", "be", "used", "as", "an", "operands", "where", "a", "register", "or", "16", "bit", "unsigned", "integer", "is", "needed", "." ]	[ "mt", "1" ]	mt	uns_arith_operand	mt	CPU	GCC	20,646	37	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "EnableA53Fix835769", ")", "addPass", "(", "createAArch64A53Fix835769", "(", ")", ")", ";", "addPass", "(", "createAArch64BranchRelaxation", "(", ")", ")", ";", "if", "(", "T...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine31	addPreEmitPass	AArch64	CPU	LLVM	20,647	63	1	[]
[ "<s>", "const", "char", "", "pa_output_dbra", "(", "rtx", "", "operands", ",", "rtx_insn", "*", "insn", ",", "int", "which_alternative", ")", "{", "int", "length", "=", "get_attr_length", "(", "insn", ")", ";", "if", "(", "branch_to_delay_slot_p", "(", "...	[ "Return", "the", "output", "template", "for", "emitting", "a", "dbra", "type", "insn", ".", "Note", "it", "may", "perform", "some", "output", "operations", "on", "its", "own", "before", "returning", "the", "final", "output", "string", "." ]	[ "pa", "0", "\"ldo %1(%0),%0\"", "1", "\"{fstws\|fstw} %0,-16(%%r30)\"", "\"ldw -16(%%r30),%4\"", "\"ldo %1(%4),%4\\n\\tstw %4,-16(%%r30)\"", "\"{fldws\|fldw} -16(%%r30),%0\"", "\"ldw %0,%4\"", "\"ldo %1(%4),%4\\n\\tstw %4,%0\"", "0", "8", "0", "1", "4", "0", "4", "\"addib,%C2,n %1,%0...	pa	pa_output_dbra	pa	CPU	GCC	20,648	497	1	[]
[ "<s>", "uint32_t", "ARMMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "ARMSubtarget", "&", "Subtarget", "=", "...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM::fixup_t2_branch", "ARM::fixup_arm_branch" ]	ARMMCCodeEmitter13	getBranchTargetOpValue	ARM	CPU	LLVM	20,649	75	1	[]
[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ",", "unsigned", ...	[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]	[ "AMDGPU", "R600", "\"Invalid Channel\"", "0", "AMDGPU::R600_AddrRegClass", "1", "AMDGPU::R600_Addr_YRegClass", "2", "AMDGPU::R600_Addr_ZRegClass", "3", "AMDGPU::R600_Addr_WRegClass", "AMDGPU::MOVA_INT_eg", "AMDGPU::AR_X", "AMDGPU::OpName", "0", "AMDGPU::MOV", "AMDGPU::AR_X", "AMDGP...	R600InstrInfo (2)	buildIndirectWrite	AMDGPU	GPU	LLVM	20,650	194	1	[]
[ "<s>", "void", "DiagnosticInfoUnsupported", "::", "print", "(", "DiagnosticPrinter", "&", "DP", ")", "const", "{", "DP", "<<", "\"unsupported \"", "<<", "getDescription", "(", ")", "<<", "\" in \"", "<<", "Fn", ".", "getName", "(", ")", ";", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "\"unsupported \"", "\" in \"" ]	AMDGPUDiagnosticInfoUnsupported	print	AMDGPU	GPU	LLVM	20,651	28	1	[]
[ "<s>", "void", "s390_asm_output_function_label", "(", "FILE", "", "asm_out_file", ",", "const", "char", "", "fname", ",", "tree", "decl", ")", "{", "int", "hw_before", ",", "hw_after", ";", "s390_function_num_hotpatch_hw", "(", "decl", ",", "&", "hw_before", ...	[ "Write", "the", "extra", "assembler", "code", "needed", "to", "declare", "a", "function", "properly", "." ]	[ "s390", "0", "\"\\tnopr\\t%%r7\"", "\"\\t# pre-label NOPs for hotpatch (%d halfwords)\\n\"", "1", "\"\\tnopr\\t%r7\\n\"", "8", "\"\\t# alignment for hotpatch\\n\"", "0", "\"\\t# post-label NOPs for hotpatch (%d halfwords)\\n\"" ]	s3904	s390_asm_output_function_label	s390	MPU	GCC	20,652	152	1	[]
[ "<s>", "bool", "FixupBWInstPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "FixupBWInsts", "\|\|", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "this", "->",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"Start X86FixupBWInsts\\n\"", "\"End X86FixupBWInsts\\n\"" ]	X86FixupBWInsts1	runOnMachineFunction	X86	CPU	LLVM	20,653	123	1	[]
[ "<s>", "bool", "function_checker", "::", "require_immediate_one_of", "(", "unsigned", "int", "rel_argno", ",", "HOST_WIDE_INT", "value0", ",", "HOST_WIDE_INT", "value1", ",", "HOST_WIDE_INT", "value2", ",", "HOST_WIDE_INT", "value3", ")", "{", "unsigned", "int", "ar...	[ "Check", "that", "argument", "REL_ARGNO", "is", "an", "integer", "constant", "expression", "that", "has", "one", "of", "the", "given", "values", "." ]	[ "aarch64" ]	aarch64-sve-builtins	require_immediate_one_of	aarch64	CPU	GCC	20,654	103	1	[]
[ "<s>", "bool", "TVMControlFlowPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"runnning TVMControlFlowPrepare on \"", "<<", "F", ".", "getName", "(", ")", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "TVM", "TVM", "\"runnning TVMControlFlowPrepare on \"", "\"\\n\"", "1" ]	TVMControlFlowPrepare	runOnFunction	TVM	Virtual ISA	LLVM	20,655	103	1	[]
[ "<s>", "bool", "Nios2AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Nios2", "Nios2" ]	Nios2AsmBackend1	writeNopData	Nios2	MPU	LLVM	20,656	18	1	[]
[ "<s>", "static", "bool", "frv_pack_insn_p", "(", "rtx", "insn", ")", "{", "if", "(", "frv_packet", ".", "num_insns", "==", "frv_packet", ".", "issue_rate", ")", "return", "false", ";", "if", "(", "frv_packet", ".", "num_insns", ">", "0", "&&", "GET_CODE", ...	[ "Return", "true", "if", "INSN", "can", "be", "added", "to", "the", "current", "packet", ".", "Update", "the", "DFA", "state", "on", "success", "." ]	[ "frv", "0", "0" ]	frv2	frv_pack_insn_p	frv	VLIW	GCC	20,657	91	1	[]
[ "<s>", "InstructionCost", "GCNTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "ICA", ".", "getID", "(", ")", "==", "Intrinsic", "::", "fabs", ")"...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "AMDGPU", "Intrinsic::fabs", "0", "1", "MVT::SimpleValueType", "MVT::f64", "MVT::f16", "MVT::f32", "1", "2", "Intrinsic::fma", "Intrinsic::uadd_sat", "Intrinsic::usub_sat", "Intrinsic::sadd_sat", "Intrinsic::ssub_sat", "MVT::v2i16", "MVT::v4i16", "1" ]	AMDGPUTargetTransformInfo (2)1	getIntrinsicInstrCost	AMDGPU	GPU	LLVM	20,658	297	1	[]
[ "<s>", "unsigned", "int", "UPTInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "UPT", "UPT", "0", "UPT::Bcc", "0", "UPT::JMP" ]	UPTInstrInfo	insertBranch	UPT	CPU	LLVM	20,659	139	1	[]
[ "<s>", "void", "AZPRFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\">> AZPRFrameLowering::emitEpilogue <<\\n\"", ")", ";", "MachineBasicBlock",...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AZPR", "AZPR", "\">> AZPRFrameLowering::emitEpilogue <<\\n\"", "AZPR", "AZPR", "AZPR::ADDUI", "AZPR::r30", "AZPR::r30" ]	AZPRFrameLowering	emitEpilogue	AZPR	CPU	LLVM	20,660	122	1	[]
[ "<s>", "bool", "X86TargetMachine", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "assert", "(", "SrcAS", "!=", "DestAS", "&&", "\"Expected different address spaces!\"", ")", ";", "if", "(", "getPointerSize", "...	[ "Returns", "true", "if", "a", "cast", "between", "SrcAS", "and", "DestAS", "is", "a", "noop", "." ]	[ "X86", "X86", "\"Expected different address spaces!\"", "256", "256" ]	X86TargetMachine114	isNoopAddrSpaceCast	X86	CPU	LLVM	20,661	47	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "RISCV", "RISCV" ]	RISCVFrameLowering	hasReservedCallFrame	RISCV	CPU	LLVM	20,662	25	1	[]
[ "<s>", "bool", "Z80oldTargetLowering", "::", "isNarrowingProfitable", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "return", "!", "(", "VT1", "==", "MVT", "::", "i24", "&&", "VT2", "==", "MVT", "::", "i16", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "to", "narrow", "operations", "of", "type", "SrcVT", "to", "DestVT", "." ]	[ "Z80old", "Z80old", "MVT::i24", "MVT::i16" ]	Z80oldISelLowering	isNarrowingProfitable	Z80old	MPU	LLVM	20,663	30	1	[]
[ "<s>", "static", "void", "sh_print_operand_address", "(", "FILE", "*", "stream", ",", "machine_mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "case", "SUBREG", ":", "fprintf", "(", "stream", ",...	[ "Print", "the", "operand", "address", "in", "x", "to", "the", "stream", "." ]	[ "sh", "\"@%s\"", "0", "1", "\"@(%d,%s)\"", "0", "0", "\"@(%s,%s)\"", "\"@-%s\"", "0", "\"@%s+\"", "0" ]	sh	sh_print_operand_address	sh	CPU	GCC	20,664	247	1	[]
[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "PowerPC", "PPC", "PPC::MTCRF", "PPC::MFOCRF", "PPC::CR0", "PPC::CR7", "\"Relocation required in an instruction that we cannot encode!\"" ]	PPCMCCodeEmitter1	getMachineOpValue	PowerPC	CPU	LLVM	20,665	114	1	[]
[ "<s>", "static", "const", "char", "*", "rs6000_invalid_within_doloop", "(", "rtx", "insn", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "return", "\"Function call in the loop.\"", ";", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "(", "GET_CODE", ...	[ "NULL", "if", "INSN", "insn", "is", "valid", "within", "a", "low-overhead", "loop", ".", "Otherwise", "return", "why", "doloop", "can", "not", "be", "applied", ".", "PowerPC", "uses", "the", "COUNT", "register", "for", "branch", "on", "table", "instructions"...	[ "rs6000", "\"Function call in the loop.\"", "\"Computed branch in the loop.\"" ]	rs60003	rs6000_invalid_within_doloop	rs6000	CPU	GCC	20,666	56	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "ARMBaseRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterClass", "*", "Super", "=", "R...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "ARM", "ARM", "ARM::GPRRegClassID", "ARM::SPRRegClassID", "ARM::DPRRegClassID", "ARM::GPRPairRegClassID", "ARM::QPRRegClassID", "ARM::QQPRRegClassID", "ARM::QQQQPRRegClassID", "ARM" ]	ARMBaseRegisterInfo11	getLargestLegalSuperClass	ARM	CPU	LLVM	20,667	121	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "HexagonInstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "return", "std", "::", "make_pair", "(", "TF", "&", "~", "HexagonII", "::", "MO_Bitmas...	[ "Decompose", "the", "machine", "operand", "'s", "target", "flags", "into", "two", "values", "-", "the", "direct", "target", "flag", "value", "and", "any", "of", "bit", "flags", "that", "are", "applied", "." ]	[ "Hexagon", "Hexagon", "HexagonII::MO_Bitmasks", "HexagonII::MO_Bitmasks" ]	HexagonInstrInfo (2)2	decomposeMachineOperandsTargetFlags	Hexagon	DSP	LLVM	20,668	37	1	[]
[ "<s>", "static", "void", "rs6000_xcoff_asm_init_sections", "(", "void", ")", "{", "read_only_data_section", "=", "get_unnamed_section", "(", "0", ",", "rs6000_xcoff_output_readonly_section_asm_op", ",", "&", "xcoff_read_only_section_name", ")", ";", "private_data_section", ...	[ "Implement", "TARGET_ASM_INIT_SECTIONS", "." ]	[ "powerpcspe", "0", "0", "0" ]	powerpcspe	rs6000_xcoff_asm_init_sections	powerpcspe	CPU	GCC	20,669	83	1	[]
[ "<s>", "static", "void", "msp430_print_operand_addr", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "PLUS", ":", "msp430_print_operand_raw", "(", "file", ",", "XEXP", "(", "addr", "...	[ "Output", "to", "stdio", "stream", "FILE", "the", "assembler", "syntax", "for", "an", "instruction", "operand", "that", "is", "a", "memory", "reference", "whose", "address", "is", "ADDR", "." ]	[ "msp430", "1", "0", "\"(%s)\"", "0", "\"@\"", "\"&\"" ]	msp4302	msp430_print_operand_addr	msp430	MPU	GCC	20,670	116	1	[]
[ "<s>", "bool", "AArch64ConditionalCompares", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** AArch64 Conditional Compares ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"******** AArch64 Conditional Compares ******\\n\"", "\"******** Function: \"" ]	AArch64ConditionalCompares26	runOnMachineFunction	AArch64	CPU	LLVM	20,671	187	1	[]
[ "<s>", "bool", "Thumb1InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "Machi...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]	Thumb1InstrInfo2	restoreCalleeSavedRegisters	ARM	CPU	LLVM	20,672	231	1	[]
[ "<s>", "MachineBasicBlock", "", "LM32TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "as...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "LM32", "LM32", "\"Unexpected instr type to insert\"", "LM32::SelectCC_Opc" ]	LM32ISelLowering	EmitInstrWithCustomInserter	LM32	MPU	LLVM	20,673	49	1	[]
[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "AMDGPU" ]	AMDGPUCodeGenPrepare34	runOnFunction	AMDGPU	GPU	LLVM	20,674	163	1	[]
[ "<s>", "bool", "KudeyarFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "Kudeyar", "Kudeyar", "1", "Kudeyar::POPA", "0", "1", "0", "Kudeyar::POP_R", "0", "Kudeyar::POP_R" ]	KudeyarFrameLowering	restoreCalleeSavedRegisters	Kudeyar	CPU	LLVM	20,675	257	1	[]
[ "<s>", "void", "avr_output_addr_vec_elt", "(", "FILE", "*", "stream", ",", "int", "value", ")", "{", "if", "(", "AVR_HAVE_JMP_CALL", ")", "fprintf", "(", "stream", ",", "\"\\t.word gs(.L%d)\\n\"", ",", "value", ")", ";", "else", "fprintf", "(", "stream", ","...	[ "Worker", "function", "for", "`", "ASM_OUTPUT_ADDR_VEC_ELT", "'", "." ]	[ "avr", "\"\\t.word gs(.L%d)\\n\"", "\"\\trjmp .L%d\\n\"" ]	avr4	avr_output_addr_vec_elt	avr	MPU	GCC	20,676	35	1	[]
[ "<s>", "static", "bool", "msp430_check_index_not_high_mem", "(", "rtx", "op", ")", "{", "if", "(", "CONST_INT_P", "(", "op", ")", "&&", "IN_RANGE", "(", "INTVAL", "(", "op", ")", ",", "HOST_WIDE_INT_M1U", "<<", "15", ",", "(", "1", "<<", "15", ")", "-"...	[ "We", "can", "only", "allow", "signed", "15-bit", "indexes", "i.e", ".", "+/-32K", "." ]	[ "msp430", "15", "1", "15", "1" ]	msp430	msp430_check_index_not_high_mem	msp430	MPU	GCC	20,677	42	1	[]
[ "<s>", "static", "tree", "sparc_gimplify_va_arg", "(", "tree", "valist", ",", "tree", "type", ",", "tree", "", "pre_p", ",", "tree", "", "post_p", ")", "{", "HOST_WIDE_INT", "size", ",", "rsize", ",", "align", ";", "tree", "addr", ",", "incr", ";", "...	[ "Implement", "`", "va_arg", "'", "for", "stdarg", "." ]	[ "sparc", "0", "1", "0", "2", "2", "0", "1", "0", "\"va_arg_tmp\"" ]	sparc3	sparc_gimplify_va_arg	sparc	CPU	GCC	20,678	418	1	[]
[ "<s>", "bool", "AMDGPUPromoteAllocaToVector", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", "\|\|", "DisablePromoteAllocaToVector", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "BasicB...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "16" ]	AMDGPUPromoteAlloca1	runOnFunction	AMDGPU	GPU	LLVM	20,679	105	1	[]
[ "<s>", "void", "ARMInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM", "ARM::GPRRegisterClass", "ARM", "ARM", "ARM::LDR", "0", "0", "ARM::tGPRRegisterClass", "ARM", "ARM", "ARM::tRestore", "0", "ARM::DPRRegisterClass", "ARM::FLDD", "0", "ARM::SPRRegisterClass", "\"Unknown regclass!\"", "ARM::FLDS", "0" ]	ARMInstrInfo14	loadRegFromStackSlot	ARM	CPU	LLVM	20,680	294	1	[]
[ "<s>", "bool", "A64Imms", "::", "isFPImm", "(", "const", "APFloat", "&", "Val", ",", "uint32_t", "&", "Imm8Bits", ")", "{", "const", "fltSemantics", "&", "Sem", "=", "Val", ".", "getSemantics", "(", ")", ";", "unsigned", "FracBits", "=", "APFloat", "::",...	[ "isFPImm", "-", "Tests", "if", "this", "is", "a", "MO_FPImmediate", "operand", "." ]	[ "AArch64", "1", "10", "0x1f", "23", "0xff", "52", "0x7ff", "112", "\"Only half, single and double precision supported\"", "1ULL", "1", "1", "4", "0xf", "3", "4", "7", "0x7", "7", "4" ]	AArch64BaseInfo2	isFPImm	AArch64	CPU	LLVM	20,681	233	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCCTRLoops13	getAnalysisUsage	PowerPC	CPU	LLVM	20,682	27	1	[]
[ "<s>", "EVT", "ARMTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsZeroVal", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "ARM", "ARM", "16", "16", "MVT::v4i32", "8", "8", "MVT::v2i32", "4", "MVT::i32", "2", "MVT::i16", "MVT::Other" ]	ARMISelLowering107	getOptimalMemOpType	ARM	CPU	LLVM	20,683	141	1	[]
[ "<s>", "int", "rs6000_trampoline_size", "(", "void", ")", "{", "int", "ret", "=", "0", ";", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "ABI_AIX", ":", "ret", "=", "(", "TARGET_32BIT", ")", "?", "12...	[ "Length", "in", "units", "of", "the", "trampoline", "for", "entering", "a", "nested", "function", "." ]	[ "rs6000", "0", "12", "24", "40", "48" ]	rs60003	rs6000_trampoline_size	rs6000	CPU	GCC	20,684	60	1	[]
[ "<s>", "int", "SIInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags", ...	[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]	[ "AMDGPU", "SI", "SI", "SIInstrFlags::renamedInGFX9", "0", "AMDGPU", "SIEncodingFamily::GFX9", "SIInstrFlags::D16Buf", "SIEncodingFamily::GFX80", "SIInstrFlags::SDWA", "SIEncodingFamily::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "AMDGPU", "SIEncodingFamily::SDWA10", "AMDGPU::getMFMAEa...	SIInstrInfo35	pseudoToMCOpcode	AMDGPU	GPU	LLVM	20,685	289	1	[]
[ "<s>", "static", "rtx", "sparc_tls_got", "(", "void", ")", "{", "rtx", "temp", ";", "if", "(", "flag_pic", ")", "{", "current_function_uses_pic_offset_table", "=", "1", ";", "return", "pic_offset_table_rtx", ";", "}", "if", "(", "!", "global_offset_table", ")"...	[ "Return", "the", "Global", "Offset", "Table", "to", "be", "used", "in", "TLS", "mode", "." ]	[ "sparc", "1", "\"_GLOBAL_OFFSET_TABLE_\"" ]	sparc3	sparc_tls_got	sparc	CPU	GCC	20,686	55	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "AArch64", "AArch64", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", "AArch64::ADDSWrx", "AArch64::ADDSXrr", "AArch64::ADDSXrs", "AArch64::ADDSXrx", "1", "2", "0", "0", ...	AArch64InstrInfo109	analyzeCompare	AArch64	CPU	LLVM	20,687	273	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "Cpu0" ]	Cpu0TargetMachine	getObjFileLowering	Cpu0	CPU	LLVM	20,688	16	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPreSched2", "(", ")", "{", "const", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "addPass", "(", "createHexagonCopyToCombine", "(", ")", ",", "false", ")", ";", "if", "(", "getO...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine63	addPreSched2	Hexagon	DSP	LLVM	20,689	52	1	[]
[ "<s>", "virtual", "const", "MSP430Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "MSP430", "MSP430" ]	MSP430TargetMachine10	getSubtargetImpl	MSP430	MPU	LLVM	20,690	14	1	[]
[ "<s>", "const", "MachineOperand", "*", "getNamedOperand", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpName", ")", "const", "{", "return", "getNamedOperand", "(", "const_cast", "<", "MachineInstr", "&", ">", "(", "MI", ")", ",", "OpName", ")"...	[ "Returns", "the", "operand", "named", "Op", "." ]	[ "R600" ]	SIInstrInfo108	getNamedOperand	R600	GPU	LLVM	20,691	31	1	[]
[ "<s>", "const", "GBZ80InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "GBZ80", "GB" ]	GBZ80Subtarget	getInstrInfo	GBZ80	MPU	LLVM	20,692	14	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalT1ScaledAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "EVT", "VT", ")", "const", "{", "const", "int", "Scale", "=", "AM", ".", "Scale", ";", "if", "(", "Scale", "<", "0", ")", "return", "fals...	[ "Returns", "true", "if", "the", "addressing", "mode", "representing", "by", "AM", "is", "legal", "for", "the", "Thumb1", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "0", "1", "2" ]	ARMISelLowering (2)5	isLegalT1ScaledAddressingMode	ARM	CPU	LLVM	20,693	51	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableCExtOpt", ")", "addPass", "(", "createHexagonConstExtenders", "(", ")", ")", ";", "...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine	addPreRegAlloc	Hexagon	DSP	LLVM	20,694	86	1	[]
[ "<s>", "static", "bool", "rs6000_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "bool", "testing_p", "=", "!", "target", ";", "if", ...	[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]	[ "rs6000", "1", "2", "0", "1" ]	rs60007	rs6000_vectorize_vec_perm_const	rs6000	CPU	GCC	20,695	153	1	[]
[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]	[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]	[ "JVM" ]	JVMSubtarget	getTargetTriple	JVM	Virtual ISA	LLVM	20,696	12	1	[]
[ "<s>", "static", "inline", "int", "regno_or_subregno", "(", "rtx", "op", ")", "{", "if", "(", "REG_P", "(", "op", ")", ")", "return", "REGNO", "(", "op", ")", ";", "else", "if", "(", "SUBREG_P", "(", "op", ")", ")", "return", "subreg_regno", "(", "...	[ "Helper", "function", "to", "return", "the", "register", "number", "of", "a", "RTX", "." ]	[ "powerpcspe" ]	powerpcspe	regno_or_subregno	powerpcspe	CPU	GCC	20,697	42	1	[]
[ "<s>", "virtual", "SDNode", "", "PostISelFolding", "(", "MachineSDNode", "", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "N", ";", "}", "</s>" ]	[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]	[ "R600" ]	AMDGPUISelLowering15	PostISelFolding	R600	GPU	LLVM	20,698	19	1	[]
[ "<s>", "void", "emitTBSSSymbol", "(", "MCSection", "", "Section", ",", "MCSymbol", "", "Symbol", ",", "uint64_t", "Size", ",", "unsigned", "ByteAlignment", "=", "0", ")", "override", "{", "}", "</s>" ]	[ "Emit", "a", "thread", "local", "bss", "(", ".tbss", ")", "symbol", "." ]	[ "Patmos", "0" ]	PatmosInstrInfo1	emitTBSSSymbol	Patmos	VLIW	LLVM	20,699	22	1	[]

[ "<s>", "bool", "pass_vsetvl", "::", "forward_demand_fusion", "(", "void", ")", "{", "bool", "changed_p", "=", "false", ";", "for", "(", "const", "bb_info", "*", "bb", ":", "crtl", "->", "ssa", "->", "bbs", "(", ")", ")", "{", "basic_block", "cfg_bb", "...

[ "Compute", "global", "forward", "demanded", "info", "." ]

[ "riscv" ]

riscv-vsetvl

forward_demand_fusion

riscv

CPU

GCC

20,600

367

1

[]

[ "<s>", "VESubtarget", "&", "VESubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "VE", "VE", "VE", "\"ve\"" ]

VESubtarget6

initializeSubtargetDependencies

VE

CPU

LLVM

20,601

44

1

[]

[ "<s>", "void", "arm_print_tune_info", "(", "void", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "\"\\t\"", "ASM_COMMENT_START", "\".tune parameters\\n\"", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "\"\\t\\t\"", "ASM_COMMENT_START", "\"constant_limit:\\t%d\\...

[ "This", "function", "is", "used", "to", "print", "CPU", "tuning", "information", "as", "comment", "in", "assembler", "file", ".", "Pointers", "are", "not", "printed", "for", "now", "." ]

[ "arm", "\"\\t\"", "\".tune parameters\\n\"", "\"\\t\\t\"", "\"constant_limit:\\t%d\\n\"", "\"\\t\\t\"", "\"max_insns_skipped:\\t%d\\n\"", "\"\\t\\t\"", "\"prefetch.num_slots:\\t%d\\n\"", "\"\\t\\t\"", "\"prefetch.l1_cache_size:\\t%d\\n\"", "\"\\t\\t\"", "\"prefetch.l1_cache_line_size:\\t%d\\...

arm6

arm_print_tune_info

arm

CPU

GCC

20,602

322

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "P2" ]

P2AsmParser

isReg

P2

MPU

LLVM

20,603

13

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", ...

[ "Subtarget", "Hooks", "." ]

[ "AMDGPU", "SI", "4", "4" ]

SIRegisterInfo119

shouldCoalesce

AMDGPU

GPU

LLVM

20,604

82

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "X86MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "getNumLocalDynamicTLSAcce...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "2", "0" ]

X86InstrInfo (2)

runOnMachineFunction

X86

CPU

LLVM

20,605

62

1

[]

[ "<s>", "static", "void", "frv_print_operand_address", "(", "FILE", "*", "stream", ",", "machine_mode", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "switch", "(",...

[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]

[ "frv", "0", "\"%ld\"", "0", "0", "\"bad insn to frv_print_operand_address:\"" ]

frv

frv_print_operand_address

frv

VLIW

GCC

20,606

137

1

[]

[ "<s>", "Register", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "ABI", ".", "IsN64", "(", ")", "?", "Mips", "::", "A1_64", ":", "Mips", "::", "A1", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

[ "Mips", "Mips::A1_64", "Mips::A1" ]

MipsISelLowering32

getExceptionSelectorRegister

Mips

CPU

LLVM

20,607

27

1

[]

[ "<s>", "static", "void", "check_store_cacheline_hazard", "(", "void", ")", "{", "rtx_insn", "*", "insn", ",", "*", "succ0", ",", "*", "insn1", ";", "bool", "found", "=", "false", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", ...

[ "Search", "for", "a", "sequence", "made", "out", "of", "two", "stores", "and", "a", "given", "number", "of", "loads", ",", "insert", "a", "nop", "if", "required", "." ]

[ "arc", "3" ]

arc

check_store_cacheline_hazard

arc

MPU

GCC

20,608

246

1

[]

[ "<s>", "static", "rtx", "moxie_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fntype_or_decl", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "MOXIE_...

[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", ".", "VALTYPE", "is", "the", "data", "type", "of", "the", "value", "(", "as", "a", "tree", ")", ".", "If", "the", "precise", "function", "being", "called", "is", "known",...

[ "moxie" ]

moxie

moxie_function_value

moxie

CPU

GCC

20,609

28

1

[]

[ "<s>", "bool", "ThunkInserter", "<", "Derived", ">", "::", "run", "(", "MachineModuleInfo", "&", "MMI", ",", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getName", "(", ")", ".", "startswith", "(", "getDerived", "(", ")", ".", ...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "X86" ]

X86IndirectThunks3

run

X86

CPU

LLVM

20,610

90

1

[]

[ "<s>", "unsigned", "CFStack", "::", "getLoopDepth", "(", ")", "{", "return", "LoopStack", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "loop", "nesting", "level", "of", "the", "specified", "block", "." ]

[ "AMDGPU" ]

R600ControlFlowFinalizer (2)

getLoopDepth

AMDGPU

GPU

LLVM

20,611

15

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "...

[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]

[ "AMDGPU", "AMDGPU", "2", "2", "0", "1", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "0", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::TokenFactor", "MVT::Other", "1", "1" ]

AMDGPUISelLowering121

SplitVectorLoad

AMDGPU

GPU

LLVM

20,612

486

1

[]

[ "<s>", "void", "s390_d_register_target_info", "(", "void", ")", "{", "const", "struct", "d_target_info_spec", "handlers", "[", "]", "=", "{", "{", "\"floatAbi\"", ",", "s390_d_handle_target_float_abi", "}", ",", "{", "NULL", ",", "NULL", "}", ",", "}", ";", ...

[ "Implement", "TARGET_D_REGISTER_CPU_TARGET_INFO", "." ]

[ "s390", "\"floatAbi\"" ]

s390-d

s390_d_register_target_info

s390

MPU

GCC

20,613

34

1

[]

[ "<s>", "int", "m32c_reg_ok_for_base_p", "(", "rtx", "x", ",", "int", "strict", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "REG", ")", "return", "0", ";", "switch", "(", "REGNO", "(", "x", ")", ")", "{", "case", "A0_REGNO", ":", "case", ...

[ "Implements", "REG_OK_FOR_BASE_P", "." ]

[ "m32c", "0", "1", "1", "0" ]

m32c

m32c_reg_ok_for_base_p

m32c

MPU

GCC

20,614

67

1

[]

[ "<s>", "static", "bool", "avr_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "size", "==", "POINTER_SIZE", "/", "BITS_PER_UNIT", "&&", "aligned_p", "&&", "text_segment_operand", "(", "x", ","...

[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "AVR", "version", "needs", "special", "handling", "for", "references", "to", "certain", "labels", "." ]

[ "avr", "\"\\t.word\\tgs(\"", "\")\\n\"", "\"\\t.byte\\tlo8(\"", "\")\"", "\"need binutils PR13503\\n\"", "\"\\t.byte\\thi8(\"", "\")\"", "\"need binutils PR13503\\n\"", "\"\\t.byte\\thh8(\"", "\")\"", "\"need binutils PR13503\\n\"", "0", "1" ]

avr6

avr_assemble_integer

avr

MPU

GCC

20,615

230

1

[]

[ "<s>", "TPCAAResult", "run", "(", "Function", "&", "F", ",", "AnalysisManager", "<", "Function", ">", "&", "AM", ")", "{", "return", "TPCAAResult", "(", ")", ";", "}", "</s>" ]

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "TPC", "TPC", "TPC" ]

TPCAliasAnalysis

run

TPC

Virtual ISA

LLVM

20,616

21

1

[]

[ "<s>", "bool", "ARM64PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createARM64ExpandPseudoPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableLoadStoreOpt", ")", "addP...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "ARM64", "ARM64", "ARM64", "ARM64" ]

ARM64TargetMachine1

addPreSched2

ARM64

CPU

LLVM

20,617

39

1

[]

[ "<s>", "static", "int", "arm_save_coproc_regs", "(", "void", ")", "{", "int", "saved_size", "=", "0", ";", "unsigned", "reg", ";", "unsigned", "start_reg", ";", "rtx", "insn", ";", "for", "(", "reg", "=", "LAST_IWMMXT_REGNUM", ";", "reg", ">=", "FIRST_IWMM...

[ "Emit", "RTL", "to", "save", "coprocessor", "registers", "on", "function", "entry", ".", "Returns", "the", "number", "of", "bytes", "pushed", "." ]

[ "arm", "0", "1", "8", "2", "1", "1", "2", "2", "2" ]

arm4

arm_save_coproc_regs

arm

CPU

GCC

20,618

206

1

[]

[ "<s>", "void", "XtensaInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented operand\"", ")", ";", "}", "</s>" ]

[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "Xtensa", "Xtensa", "\"Unimplemented operand\"" ]

XtensaInstrInfo

insertNoop

Xtensa

MPU

LLVM

20,619

22

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "aarch64_vectorize_preferred_vector_alignment", "(", "const_tree", "type", ")", "{", "if", "(", "aarch64_sve_data_mode_p", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "{", "HOST_WIDE_INT", "result", ";", "if", "(", "!", "BITS_PE...

[ "Implement", "target", "hook", "TARGET_VECTORIZE_PREFERRED_VECTOR_ALIGNMENT", "." ]

[ "aarch64" ]

aarch645

aarch64_vectorize_preferred_vector_alignment

aarch64

CPU

GCC

20,620

54

1

[]

[ "<s>", "unsigned", "AArch64MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "("...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "AArch64", "AArch64", "\"Unable to encode MCOperand!\"", "0" ]

AArch64MCCodeEmitter22

getMachineOpValue

AArch64

CPU

LLVM

20,621

83

1

[]

[ "<s>", "void", "PPCScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "const", "MCInstrDesc", "*", "MCID", "=", "DAG", "->", "getInstrDesc", "(", "SU", ")", ";", "if", "(", "!", "MCID", ")", "return", ";", "ScoreboardH...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "PowerPC", "PPC" ]

PPCHazardRecognizers26

EmitInstruction

PowerPC

CPU

LLVM

20,622

37

1

[]

[ "<s>", "bool", "X86AsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Ops", ")", "{", "const", "MCRegisterInfo", "*", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "switch", ...

[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]

[ "X86", "X86", "X86::VMOVZPQILo2PQIrr", "X86::VMOVAPDrr", "X86::VMOVAPDYrr", "X86::VMOVAPSrr", "X86::VMOVAPSYrr", "X86::VMOVDQArr", "X86::VMOVDQAYrr", "X86::VMOVDQUrr", "X86::VMOVDQUYrr", "X86::VMOVUPDrr", "X86::VMOVUPDYrr", "X86::VMOVUPSrr", "X86::VMOVUPSYrr", "0", "8", "1", "8",...

X86AsmParser (2)5

processInstruction

X86

CPU

LLVM

20,623

468

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2LDRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARMCC::AL", "...

Thumb2InstrInfo14

loadRegFromStackSlot

ARM

CPU

LLVM

20,624

361

1

[]

[ "<s>", "void", "CompositeHandler", "::", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "for", "(", "Value", "*", "Arg", ":", "I", ".", "arg_operands", "(", ")", ")", "{", "visitValue", "(", "Arg", ",", "Arg", "->", "getType", "(", ")", ")", ...

[ "CallInst", "simplification", "." ]

[ "JVM" ]

JVMCompositeHandler

visitCallInst

JVM

Virtual ISA

LLVM

20,625

36

1

[]

[ "<s>", "tree", "arm_valid_target_attribute_tree", "(", "tree", "args", ",", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", "opts_set", ")", "{", "if", "(", "!", "arm_valid_target_attribute_rec", "(", "args", ",", "opts", ")", ")", "re...

[ "Return", "a", "TARGET_OPTION_NODE", "tree", "of", "the", "target", "options", "listed", "or", "NULL", "." ]

[ "arm" ]

arm5

arm_valid_target_attribute_tree

arm

CPU

GCC

20,626

44

1

[]

[ "<s>", "void", "TPCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createTPCScalarSink", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addBlockPlacement", "(", ")", ";", "if", "(", "g...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC" ]

TPCTargetMachine

addPreRegAlloc

TPC

Virtual ISA

LLVM

20,627

130

1

[]

[ "<s>", "static", "const", "char", "*", "pru_comparison_str", "(", "enum", "rtx_code", "cond", ")", "{", "switch", "(", "cond", ")", "{", "case", "NE", ":", "return", "\"ne\"", ";", "case", "EQ", ":", "return", "\"eq\"", ";", "case", "GEU", ":", "return...

[ "Map", "rtx_code", "to", "unsigned", "PRU", "branch", "op", "suffix", ".", "Callers", "must", "handle", "sign", "comparison", "themselves", "for", "signed", "operations", "." ]

[ "pru", "\"ne\"", "\"eq\"", "\"ge\"", "\"gt\"", "\"le\"", "\"lt\"" ]

pru

pru_comparison_str

pru

CPU

GCC

20,628

60

1

[]

[ "<s>", "MachineInstr", "*", "AMDGPUInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MFI", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "LiveVariables", "*", "LV", ")", "const", "{", "return", "NULL", ";"...

[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]

[ "R600" ]

AMDGPUInstrInfo10

convertToThreeAddress

R600

GPU

LLVM

20,629

28

1

[]

[ "<s>", "void", "AMDGPUDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "for", "(", "int", "I", "=", "MFI", "->", "getObjectIndexB...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "AMDGPU", "AMDGPU", "MVT::i32", "ISD::AssertZext", "0", "ISD::STORE", "2", "1", "8", "0", "AMDGPU::V_MOV_B32_e32", "MVT::i32", "0" ]

AMDGPUISelDAGToDAG100

PreprocessISelDAG

AMDGPU

GPU

LLVM

20,630

333

1

[]

[ "<s>", "static", "bool", "mips_load_call_address", "(", "enum", "mips_call_type", "type", ",", "rtx", "dest", ",", "rtx", "addr", ")", "{", "if", "(", "TARGET_EXPLICIT_RELOCS", "&&", "!", "(", "type", "==", "MIPS_CALL_SIBCALL", "&&", "TARGET_CALL_SAVED_GP", ")",...

[ "Load", "function", "address", "ADDR", "into", "register", "DEST", ".", "SIBCALL_P", "is", "true", "if", "the", "address", "is", "needed", "for", "a", "sibling", "call", "." ]

[ "mips" ]

mips4

mips_load_call_address

mips

CPU

GCC

20,631

75

1

[]

[ "<s>", "MCGNodes", "&", "getNodes", "(", ")", "{", "return", "MCG", ".", "getNodes", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "list", "of", "nodes", "in", "this", "pi-block", "." ]

[ "Patmos" ]

PatmosCallGraphBuilder

getNodes

Patmos

VLIW

LLVM

20,632

14

1

[]

[ "<s>", "bool", "rvexTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "rvexSubtarget", "&", "Subtarget", "=", "TM", ".", ...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "rvex", "rvex", "rvex", "rvex" ]

rvexTargetObjectFile

IsGlobalInSmallSection

rvex

VLIW

LLVM

20,633

126

1

[]

[ "<s>", "bool", "X86InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "assert", "(", "I", ".", "getParent", "(", ")", "&&", "\"Instruction should be in a basic block!\"", ")", ";", ...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "X86", "X86", "\"Instruction should be in a basic block!\"", "\"Instruction should be in a function!\"", "\"Generic instruction has unexpected implicit operands\\n\"", "\" C++ instruction selection: \"" ]

X86InstructionSelector15

select

X86

CPU

LLVM

20,634

445

1

[]

[ "<s>", "RISCVProcFamilyEnum", "getProcFamily", "(", ")", "const", "{", "return", "RISCVProcFamily", ";", "}", "</s>" ]

[ "Returns", "RISC-V", "processor", "family", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVSubtarget (2)

getProcFamily

RISCV

CPU

LLVM

20,635

10

1

[]

[ "<s>", "static", "unsigned", "int", "ix86_max_noce_ifcvt_seq_cost", "(", "edge", "e", ")", "{", "bool", "predictable_p", "=", "predictable_edge_p", "(", "e", ")", ";", "enum", "compiler_param", "param", "=", "(", "predictable_p", "?", "PARAM_MAX_RTL_IF_CONVERSION_PR...

[ "Implement", "TARGET_MAX_NOCE_IFCVT_SEQ_COST", ".", "Like", "the", "default", "implementation", ",", "but", "returns", "a", "lower", "bound", "." ]

[ "i386", "2" ]

i3866

ix86_max_noce_ifcvt_seq_cost

i386

CPU

GCC

20,636

59

1

[]

[ "<s>", "InstructionCost", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", "=", "TTI", "::", "OK_AnyValue", ",", "TTI", "::", "OperandVa...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "BPF", "ISD::ADD", "1" ]

BPFTargetTransformInfo

getArithmeticInstrCost

BPF

Virtual ISA

LLVM

20,637

130

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getX86Subtarget", "(", ")", ".", "hasSSE2", "(", ")", ")", "{", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "X86", "X86", "X86", "X86::VR128RegClass", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine121

addPreEmitPass

X86

CPU

LLVM

20,638

121

1

[]

[ "<s>", "s390_label_align", "(", "LABEL", ")", "{", "\"%r0\"", ",", "\"%r1\"", ",", "\"%r2\"", ",", "\"%r3\"", ",", "\"%r4\"", ",", "\"%r5\"", ",", "\"%r6\"", ",", "\"%r7\"", ",", "\\", "\"%r8\"", ",", "\"%r9\"", ",", "\"%r10\"", ",", "\"%r11\"", ",", "\"...

[ "Return", "the", "alignment", "for", "LABEL", ".", "We", "default", "to", "the", "-falign-labels", "value", "except", "for", "the", "literal", "pool", "base", "label", "." ]

[ "s390", "\"%r0\"", "\"%r1\"", "\"%r2\"", "\"%r3\"", "\"%r4\"", "\"%r5\"", "\"%r6\"", "\"%r7\"", "\"%r8\"", "\"%r9\"", "\"%r10\"", "\"%r11\"", "\"%r12\"", "\"%r13\"", "\"%r14\"", "\"%r15\"", "\"%f0\"", "\"%f2\"", "\"%f4\"", "\"%f6\"", "\"%f1\"", "\"%f3\"", "\"%f5\"", "...

s3906

s390_label_align

s390

MPU

GCC

20,639

144

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon optimize vextract\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon optimize vextract\"" ]

HexagonVExtract

getPassName

Hexagon

DSP

LLVM

20,640

11

1

[]

[ "<s>", "static", "reg_class_t", "loongarch_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "reg_class_subset_p", "(", "FP_REGS", ",", "rclass", ")", "&&", "loongarch_mode_ok_for_mov_fmt_p", "(", "GET_MODE", "(", "x", ")...

[ "Implement", "TARGET_PREFERRED_RELOAD_CLASS", "." ]

[ "loongarch" ]

loongarch

loongarch_preferred_reload_class

loongarch

CPU

GCC

20,641

48

1

[]

[ "<s>", "int", "visium_expand_block_set", "(", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "bytes_rtx", "=", "operands", "[", "1", "]", ";", "rtx", "value_rtx", "=", "operands", "[", "2", "]", ";", "rtx"...

[ "Expand", "string/block", "set", "operations", ".", "operands", "[", "0", "]", "is", "the", "pointer", "to", "the", "destination", ".", "operands", "[", "1", "]", "is", "the", "number", "of", "bytes", "to", "set", ".", "operands", "[", "2", "]", "is", ...

[ "visium", "0", "1", "2", "3", "0", "0", "0", "4", "2", "1" ]

visium

visium_expand_block_set

visium

Virtual ISA

GCC

20,642

150

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "X86Subtarget", "&", "STI", "=", "MF", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "X86", "X86", "X86", "X86", "X86", "0", "0", "1", "0", "0", "3", "3" ]

X86FrameLowering48

eliminateCallFramePseudoInstr

X86

CPU

LLVM

20,643

442

1

[]

[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetMachine64

addIRPasses

NVPTX

GPU

LLVM

20,644

237

1

[]

[ "<s>", "static", "bool", "tilepro_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "case", "HImode", ":", "case", "SImode", ":", "case", "DImode", ":", "return", "true", ";", "case", "...

[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]

[ "tilepro" ]

tilepro2

tilepro_scalar_mode_supported_p

tilepro

VLIW

GCC

20,645

44

1

[]

[ "<s>", "int", "uns_arith_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "SMALL_INT_UNSIGNED", "(", "op", ")", ")", "return", "1", ";", "return", "register_operand",...

[ "Return", "truth", "value", "of", "whether", "OP", "can", "be", "used", "as", "an", "operands", "where", "a", "register", "or", "16", "bit", "unsigned", "integer", "is", "needed", "." ]

[ "mt", "1" ]

mt

uns_arith_operand

mt

CPU

GCC

20,646

37

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "EnableA53Fix835769", ")", "addPass", "(", "createAArch64A53Fix835769", "(", ")", ")", ";", "addPass", "(", "createAArch64BranchRelaxation", "(", ")", ")", ";", "if", "(", "T...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine31

addPreEmitPass

AArch64

CPU

LLVM

20,647

63

1

[]

[ "<s>", "const", "char", "*", "pa_output_dbra", "(", "rtx", "*", "operands", ",", "rtx_insn", "*", "insn", ",", "int", "which_alternative", ")", "{", "int", "length", "=", "get_attr_length", "(", "insn", ")", ";", "if", "(", "branch_to_delay_slot_p", "(", "...

[ "Return", "the", "output", "template", "for", "emitting", "a", "dbra", "type", "insn", ".", "Note", "it", "may", "perform", "some", "output", "operations", "on", "its", "own", "before", "returning", "the", "final", "output", "string", "." ]

[ "pa", "0", "\"ldo %1(%0),%0\"", "1", "\"{fstws|fstw} %0,-16(%%r30)\"", "\"ldw -16(%%r30),%4\"", "\"ldo %1(%4),%4\\n\\tstw %4,-16(%%r30)\"", "\"{fldws|fldw} -16(%%r30),%0\"", "\"ldw %0,%4\"", "\"ldo %1(%4),%4\\n\\tstw %4,%0\"", "0", "8", "0", "1", "4", "0", "4", "\"addib,%C2,n %1,%0...

pa

pa_output_dbra

pa

CPU

GCC

20,648

497

1

[]

[ "<s>", "uint32_t", "ARMMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "ARMSubtarget", "&", "Subtarget", "=", "...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM::fixup_t2_branch", "ARM::fixup_arm_branch" ]

ARMMCCodeEmitter13

getBranchTargetOpValue

ARM

CPU

LLVM

20,649

75

1

[]

[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ",", "unsigned", ...

[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]

[ "AMDGPU", "R600", "\"Invalid Channel\"", "0", "AMDGPU::R600_AddrRegClass", "1", "AMDGPU::R600_Addr_YRegClass", "2", "AMDGPU::R600_Addr_ZRegClass", "3", "AMDGPU::R600_Addr_WRegClass", "AMDGPU::MOVA_INT_eg", "AMDGPU::AR_X", "AMDGPU::OpName", "0", "AMDGPU::MOV", "AMDGPU::AR_X", "AMDGP...

R600InstrInfo (2)

buildIndirectWrite

AMDGPU

GPU

LLVM

20,650

194

1

[]

[ "<s>", "void", "DiagnosticInfoUnsupported", "::", "print", "(", "DiagnosticPrinter", "&", "DP", ")", "const", "{", "DP", "<<", "\"unsupported \"", "<<", "getDescription", "(", ")", "<<", "\" in \"", "<<", "Fn", ".", "getName", "(", ")", ";", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "\"unsupported \"", "\" in \"" ]

AMDGPUDiagnosticInfoUnsupported

print

AMDGPU

GPU

LLVM

20,651

28

1

[]

[ "<s>", "void", "s390_asm_output_function_label", "(", "FILE", "*", "asm_out_file", ",", "const", "char", "*", "fname", ",", "tree", "decl", ")", "{", "int", "hw_before", ",", "hw_after", ";", "s390_function_num_hotpatch_hw", "(", "decl", ",", "&", "hw_before", ...

[ "Write", "the", "extra", "assembler", "code", "needed", "to", "declare", "a", "function", "properly", "." ]

[ "s390", "0", "\"\\tnopr\\t%%r7\"", "\"\\t# pre-label NOPs for hotpatch (%d halfwords)\\n\"", "1", "\"\\tnopr\\t%r7\\n\"", "8", "\"\\t# alignment for hotpatch\\n\"", "0", "\"\\t# post-label NOPs for hotpatch (%d halfwords)\\n\"" ]

s3904

s390_asm_output_function_label

s390

MPU

GCC

20,652

152

1

[]

[ "<s>", "bool", "FixupBWInstPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "FixupBWInsts", "||", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "this", "->",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"Start X86FixupBWInsts\\n\"", "\"End X86FixupBWInsts\\n\"" ]

X86FixupBWInsts1

runOnMachineFunction

X86

CPU

LLVM

20,653

123

1

[]

[ "<s>", "bool", "function_checker", "::", "require_immediate_one_of", "(", "unsigned", "int", "rel_argno", ",", "HOST_WIDE_INT", "value0", ",", "HOST_WIDE_INT", "value1", ",", "HOST_WIDE_INT", "value2", ",", "HOST_WIDE_INT", "value3", ")", "{", "unsigned", "int", "ar...

[ "Check", "that", "argument", "REL_ARGNO", "is", "an", "integer", "constant", "expression", "that", "has", "one", "of", "the", "given", "values", "." ]

[ "aarch64" ]

aarch64-sve-builtins

require_immediate_one_of

aarch64

CPU

GCC

20,654

103

1

[]

[ "<s>", "bool", "TVMControlFlowPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"runnning TVMControlFlowPrepare on \"", "<<", "F", ".", "getName", "(", ")", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "TVM", "TVM", "\"runnning TVMControlFlowPrepare on \"", "\"\\n\"", "1" ]

TVMControlFlowPrepare

runOnFunction

TVM

Virtual ISA

LLVM

20,655

103

1

[]

[ "<s>", "bool", "Nios2AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Nios2", "Nios2" ]

Nios2AsmBackend1

writeNopData

Nios2

MPU

LLVM

20,656

18

1

[]

[ "<s>", "static", "bool", "frv_pack_insn_p", "(", "rtx", "insn", ")", "{", "if", "(", "frv_packet", ".", "num_insns", "==", "frv_packet", ".", "issue_rate", ")", "return", "false", ";", "if", "(", "frv_packet", ".", "num_insns", ">", "0", "&&", "GET_CODE", ...

[ "Return", "true", "if", "INSN", "can", "be", "added", "to", "the", "current", "packet", ".", "Update", "the", "DFA", "state", "on", "success", "." ]

[ "frv", "0", "0" ]

frv2

frv_pack_insn_p

frv

VLIW

GCC

20,657

91

1

[]

[ "<s>", "InstructionCost", "GCNTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "ICA", ".", "getID", "(", ")", "==", "Intrinsic", "::", "fabs", ")"...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "AMDGPU", "Intrinsic::fabs", "0", "1", "MVT::SimpleValueType", "MVT::f64", "MVT::f16", "MVT::f32", "1", "2", "Intrinsic::fma", "Intrinsic::uadd_sat", "Intrinsic::usub_sat", "Intrinsic::sadd_sat", "Intrinsic::ssub_sat", "MVT::v2i16", "MVT::v4i16", "1" ]

AMDGPUTargetTransformInfo (2)1

getIntrinsicInstrCost

AMDGPU

GPU

LLVM

20,658

297

1

[]

[ "<s>", "unsigned", "int", "UPTInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "UPT", "UPT", "0", "UPT::Bcc", "0", "UPT::JMP" ]

UPTInstrInfo

insertBranch

UPT

CPU

LLVM

20,659

139

1

[]

[ "<s>", "void", "AZPRFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\">> AZPRFrameLowering::emitEpilogue <<\\n\"", ")", ";", "MachineBasicBlock",...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AZPR", "AZPR", "\">> AZPRFrameLowering::emitEpilogue <<\\n\"", "AZPR", "AZPR", "AZPR::ADDUI", "AZPR::r30", "AZPR::r30" ]

AZPRFrameLowering

emitEpilogue

AZPR

CPU

LLVM

20,660

122

1

[]

[ "<s>", "bool", "X86TargetMachine", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "assert", "(", "SrcAS", "!=", "DestAS", "&&", "\"Expected different address spaces!\"", ")", ";", "if", "(", "getPointerSize", "...

[ "Returns", "true", "if", "a", "cast", "between", "SrcAS", "and", "DestAS", "is", "a", "noop", "." ]

[ "X86", "X86", "\"Expected different address spaces!\"", "256", "256" ]

X86TargetMachine114

isNoopAddrSpaceCast

X86

CPU

LLVM

20,661

47

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "RISCV", "RISCV" ]

RISCVFrameLowering

hasReservedCallFrame

RISCV

CPU

LLVM

20,662

25

1

[]

[ "<s>", "bool", "Z80oldTargetLowering", "::", "isNarrowingProfitable", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "return", "!", "(", "VT1", "==", "MVT", "::", "i24", "&&", "VT2", "==", "MVT", "::", "i16", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "to", "narrow", "operations", "of", "type", "SrcVT", "to", "DestVT", "." ]

[ "Z80old", "Z80old", "MVT::i24", "MVT::i16" ]

Z80oldISelLowering

isNarrowingProfitable

Z80old

MPU

LLVM

20,663

30

1

[]

[ "<s>", "static", "void", "sh_print_operand_address", "(", "FILE", "*", "stream", ",", "machine_mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "case", "SUBREG", ":", "fprintf", "(", "stream", ",...

[ "Print", "the", "operand", "address", "in", "x", "to", "the", "stream", "." ]

[ "sh", "\"@%s\"", "0", "1", "\"@(%d,%s)\"", "0", "0", "\"@(%s,%s)\"", "\"@-%s\"", "0", "\"@%s+\"", "0" ]

sh

sh_print_operand_address

sh

CPU

GCC

20,664

247

1

[]

[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "PowerPC", "PPC", "PPC::MTCRF", "PPC::MFOCRF", "PPC::CR0", "PPC::CR7", "\"Relocation required in an instruction that we cannot encode!\"" ]

PPCMCCodeEmitter1

getMachineOpValue

PowerPC

CPU

LLVM

20,665

114

1

[]

[ "<s>", "static", "const", "char", "*", "rs6000_invalid_within_doloop", "(", "rtx", "insn", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "return", "\"Function call in the loop.\"", ";", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "(", "GET_CODE", ...

[ "NULL", "if", "INSN", "insn", "is", "valid", "within", "a", "low-overhead", "loop", ".", "Otherwise", "return", "why", "doloop", "can", "not", "be", "applied", ".", "PowerPC", "uses", "the", "COUNT", "register", "for", "branch", "on", "table", "instructions"...

[ "rs6000", "\"Function call in the loop.\"", "\"Computed branch in the loop.\"" ]

rs60003

rs6000_invalid_within_doloop

rs6000

CPU

GCC

20,666

56

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "ARMBaseRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterClass", "*", "Super", "=", "R...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "ARM", "ARM", "ARM::GPRRegClassID", "ARM::SPRRegClassID", "ARM::DPRRegClassID", "ARM::GPRPairRegClassID", "ARM::QPRRegClassID", "ARM::QQPRRegClassID", "ARM::QQQQPRRegClassID", "ARM" ]

ARMBaseRegisterInfo11

getLargestLegalSuperClass

ARM

CPU

LLVM

20,667

121

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "HexagonInstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "return", "std", "::", "make_pair", "(", "TF", "&", "~", "HexagonII", "::", "MO_Bitmas...

[ "Decompose", "the", "machine", "operand", "'s", "target", "flags", "into", "two", "values", "-", "the", "direct", "target", "flag", "value", "and", "any", "of", "bit", "flags", "that", "are", "applied", "." ]

[ "Hexagon", "Hexagon", "HexagonII::MO_Bitmasks", "HexagonII::MO_Bitmasks" ]

HexagonInstrInfo (2)2

decomposeMachineOperandsTargetFlags

Hexagon

DSP

LLVM

20,668

37

1

[]

[ "<s>", "static", "void", "rs6000_xcoff_asm_init_sections", "(", "void", ")", "{", "read_only_data_section", "=", "get_unnamed_section", "(", "0", ",", "rs6000_xcoff_output_readonly_section_asm_op", ",", "&", "xcoff_read_only_section_name", ")", ";", "private_data_section", ...

[ "Implement", "TARGET_ASM_INIT_SECTIONS", "." ]

[ "powerpcspe", "0", "0", "0" ]

powerpcspe

rs6000_xcoff_asm_init_sections

powerpcspe

CPU

GCC

20,669

83

1

[]

[ "<s>", "static", "void", "msp430_print_operand_addr", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "PLUS", ":", "msp430_print_operand_raw", "(", "file", ",", "XEXP", "(", "addr", "...

[ "Output", "to", "stdio", "stream", "FILE", "the", "assembler", "syntax", "for", "an", "instruction", "operand", "that", "is", "a", "memory", "reference", "whose", "address", "is", "ADDR", "." ]

[ "msp430", "1", "0", "\"(%s)\"", "0", "\"@\"", "\"&\"" ]

msp4302

msp430_print_operand_addr

msp430

MPU

GCC

20,670

116

1

[]

[ "<s>", "bool", "AArch64ConditionalCompares", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** AArch64 Conditional Compares **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"********** AArch64 Conditional Compares **********\\n\"", "\"********** Function: \"" ]

AArch64ConditionalCompares26

runOnMachineFunction

AArch64

CPU

LLVM

20,671

187

1

[]

[ "<s>", "bool", "Thumb1InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "Machi...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]

Thumb1InstrInfo2

restoreCalleeSavedRegisters

ARM

CPU

LLVM

20,672

231

1

[]

[ "<s>", "MachineBasicBlock", "*", "LM32TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "as...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "LM32", "LM32", "\"Unexpected instr type to insert\"", "LM32::SelectCC_Opc" ]

LM32ISelLowering

EmitInstrWithCustomInserter

LM32

MPU

LLVM

20,673

49

1

[]

[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "AMDGPU" ]

AMDGPUCodeGenPrepare34

runOnFunction

AMDGPU

GPU

LLVM

20,674

163

1

[]

[ "<s>", "bool", "KudeyarFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "Kudeyar", "Kudeyar", "1", "Kudeyar::POPA", "0", "1", "0", "Kudeyar::POP_R", "0", "Kudeyar::POP_R" ]

KudeyarFrameLowering

restoreCalleeSavedRegisters

Kudeyar

CPU

LLVM

20,675

257

1

[]

[ "<s>", "void", "avr_output_addr_vec_elt", "(", "FILE", "*", "stream", ",", "int", "value", ")", "{", "if", "(", "AVR_HAVE_JMP_CALL", ")", "fprintf", "(", "stream", ",", "\"\\t.word gs(.L%d)\\n\"", ",", "value", ")", ";", "else", "fprintf", "(", "stream", ","...

[ "Worker", "function", "for", "`", "ASM_OUTPUT_ADDR_VEC_ELT", "'", "." ]

[ "avr", "\"\\t.word gs(.L%d)\\n\"", "\"\\trjmp .L%d\\n\"" ]

avr4

avr_output_addr_vec_elt

avr

MPU

GCC

20,676

35

1

[]

[ "<s>", "static", "bool", "msp430_check_index_not_high_mem", "(", "rtx", "op", ")", "{", "if", "(", "CONST_INT_P", "(", "op", ")", "&&", "IN_RANGE", "(", "INTVAL", "(", "op", ")", ",", "HOST_WIDE_INT_M1U", "<<", "15", ",", "(", "1", "<<", "15", ")", "-"...

[ "We", "can", "only", "allow", "signed", "15-bit", "indexes", "i.e", ".", "+/-32K", "." ]

[ "msp430", "15", "1", "15", "1" ]

msp430

msp430_check_index_not_high_mem

msp430

MPU

GCC

20,677

42

1

[]

[ "<s>", "static", "tree", "sparc_gimplify_va_arg", "(", "tree", "valist", ",", "tree", "type", ",", "tree", "*", "pre_p", ",", "tree", "*", "post_p", ")", "{", "HOST_WIDE_INT", "size", ",", "rsize", ",", "align", ";", "tree", "addr", ",", "incr", ";", "...

[ "Implement", "`", "va_arg", "'", "for", "stdarg", "." ]

[ "sparc", "0", "1", "0", "2", "2", "0", "1", "0", "\"va_arg_tmp\"" ]

sparc3

sparc_gimplify_va_arg

sparc

CPU

GCC

20,678

418

1

[]

[ "<s>", "bool", "AMDGPUPromoteAllocaToVector", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", "||", "DisablePromoteAllocaToVector", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "BasicB...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "16" ]

AMDGPUPromoteAlloca1

runOnFunction

AMDGPU

GPU

LLVM

20,679

105

1

[]

[ "<s>", "void", "ARMInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM", "ARM::GPRRegisterClass", "ARM", "ARM", "ARM::LDR", "0", "0", "ARM::tGPRRegisterClass", "ARM", "ARM", "ARM::tRestore", "0", "ARM::DPRRegisterClass", "ARM::FLDD", "0", "ARM::SPRRegisterClass", "\"Unknown regclass!\"", "ARM::FLDS", "0" ]

ARMInstrInfo14

loadRegFromStackSlot

ARM

CPU

LLVM

20,680

294

1

[]

[ "<s>", "bool", "A64Imms", "::", "isFPImm", "(", "const", "APFloat", "&", "Val", ",", "uint32_t", "&", "Imm8Bits", ")", "{", "const", "fltSemantics", "&", "Sem", "=", "Val", ".", "getSemantics", "(", ")", ";", "unsigned", "FracBits", "=", "APFloat", "::",...

[ "isFPImm", "-", "Tests", "if", "this", "is", "a", "MO_FPImmediate", "operand", "." ]

[ "AArch64", "1", "10", "0x1f", "23", "0xff", "52", "0x7ff", "112", "\"Only half, single and double precision supported\"", "1ULL", "1", "1", "4", "0xf", "3", "4", "7", "0x7", "7", "4" ]

AArch64BaseInfo2

isFPImm

AArch64

CPU

LLVM

20,681

233

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCCTRLoops13

getAnalysisUsage

PowerPC

CPU

LLVM

20,682

27

1

[]

[ "<s>", "EVT", "ARMTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsZeroVal", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "ARM", "ARM", "16", "16", "MVT::v4i32", "8", "8", "MVT::v2i32", "4", "MVT::i32", "2", "MVT::i16", "MVT::Other" ]

ARMISelLowering107

getOptimalMemOpType

ARM

CPU

LLVM

20,683

141

1

[]

[ "<s>", "int", "rs6000_trampoline_size", "(", "void", ")", "{", "int", "ret", "=", "0", ";", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "ABI_AIX", ":", "ret", "=", "(", "TARGET_32BIT", ")", "?", "12...

[ "Length", "in", "units", "of", "the", "trampoline", "for", "entering", "a", "nested", "function", "." ]

[ "rs6000", "0", "12", "24", "40", "48" ]

rs60003

rs6000_trampoline_size

rs6000

CPU

GCC

20,684

60

1

[]

[ "<s>", "int", "SIInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags", ...

[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]

[ "AMDGPU", "SI", "SI", "SIInstrFlags::renamedInGFX9", "0", "AMDGPU", "SIEncodingFamily::GFX9", "SIInstrFlags::D16Buf", "SIEncodingFamily::GFX80", "SIInstrFlags::SDWA", "SIEncodingFamily::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "AMDGPU", "SIEncodingFamily::SDWA10", "AMDGPU::getMFMAEa...

SIInstrInfo35

pseudoToMCOpcode

AMDGPU

GPU

LLVM

20,685

289

1

[]

[ "<s>", "static", "rtx", "sparc_tls_got", "(", "void", ")", "{", "rtx", "temp", ";", "if", "(", "flag_pic", ")", "{", "current_function_uses_pic_offset_table", "=", "1", ";", "return", "pic_offset_table_rtx", ";", "}", "if", "(", "!", "global_offset_table", ")"...

[ "Return", "the", "Global", "Offset", "Table", "to", "be", "used", "in", "TLS", "mode", "." ]

[ "sparc", "1", "\"_GLOBAL_OFFSET_TABLE_\"" ]

sparc3

sparc_tls_got

sparc

CPU

GCC

20,686

55

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "AArch64", "AArch64", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", "AArch64::ADDSWrx", "AArch64::ADDSXrr", "AArch64::ADDSXrs", "AArch64::ADDSXrx", "1", "2", "0", "0", ...

AArch64InstrInfo109

analyzeCompare

AArch64

CPU

LLVM

20,687

273

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "Cpu0" ]

Cpu0TargetMachine

getObjFileLowering

Cpu0

CPU

LLVM

20,688

16

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addPreSched2", "(", ")", "{", "const", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "addPass", "(", "createHexagonCopyToCombine", "(", ")", ",", "false", ")", ";", "if", "(", "getO...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine63

addPreSched2

Hexagon

DSP

LLVM

20,689

52

1

[]

[ "<s>", "virtual", "const", "MSP430Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "MSP430", "MSP430" ]

MSP430TargetMachine10

getSubtargetImpl

MSP430

MPU

LLVM

20,690

14

1

[]

[ "<s>", "const", "MachineOperand", "*", "getNamedOperand", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpName", ")", "const", "{", "return", "getNamedOperand", "(", "const_cast", "<", "MachineInstr", "&", ">", "(", "MI", ")", ",", "OpName", ")"...

[ "Returns", "the", "operand", "named", "Op", "." ]

[ "R600" ]

SIInstrInfo108

getNamedOperand

R600

GPU

LLVM

20,691

31

1

[]

[ "<s>", "const", "GBZ80InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "GBZ80", "GB" ]

GBZ80Subtarget

getInstrInfo

GBZ80

MPU

LLVM

20,692

14

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalT1ScaledAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "EVT", "VT", ")", "const", "{", "const", "int", "Scale", "=", "AM", ".", "Scale", ";", "if", "(", "Scale", "<", "0", ")", "return", "fals...

[ "Returns", "true", "if", "the", "addressing", "mode", "representing", "by", "AM", "is", "legal", "for", "the", "Thumb1", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "0", "1", "2" ]

ARMISelLowering (2)5

isLegalT1ScaledAddressingMode

ARM

CPU

LLVM

20,693

51

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableCExtOpt", ")", "addPass", "(", "createHexagonConstExtenders", "(", ")", ")", ";", "...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine

addPreRegAlloc

Hexagon

DSP

LLVM

20,694

86

1

[]

[ "<s>", "static", "bool", "rs6000_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "bool", "testing_p", "=", "!", "target", ";", "if", ...

[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]

[ "rs6000", "1", "2", "0", "1" ]

rs60007

rs6000_vectorize_vec_perm_const

rs6000

CPU

GCC

20,695

153

1

[]

[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]

[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]

[ "JVM" ]

JVMSubtarget

getTargetTriple

JVM

Virtual ISA

LLVM

20,696

12

1

[]

[ "<s>", "static", "inline", "int", "regno_or_subregno", "(", "rtx", "op", ")", "{", "if", "(", "REG_P", "(", "op", ")", ")", "return", "REGNO", "(", "op", ")", ";", "else", "if", "(", "SUBREG_P", "(", "op", ")", ")", "return", "subreg_regno", "(", "...

[ "Helper", "function", "to", "return", "the", "register", "number", "of", "a", "RTX", "." ]

[ "powerpcspe" ]

powerpcspe

regno_or_subregno

powerpcspe

CPU

GCC

20,697

42

1

[]

[ "<s>", "virtual", "SDNode", "*", "PostISelFolding", "(", "MachineSDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "N", ";", "}", "</s>" ]

[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]

[ "R600" ]

AMDGPUISelLowering15

PostISelFolding

R600

GPU

LLVM

20,698

19

1

[]

[ "<s>", "void", "emitTBSSSymbol", "(", "MCSection", "*", "Section", ",", "MCSymbol", "*", "Symbol", ",", "uint64_t", "Size", ",", "unsigned", "ByteAlignment", "=", "0", ")", "override", "{", "}", "</s>" ]

[ "Emit", "a", "thread", "local", "bss", "(", ".tbss", ")", "symbol", "." ]

[ "Patmos", "0" ]

PatmosInstrInfo1

emitTBSSSymbol

Patmos

VLIW

LLVM

20,699

22

1

[]